CN100474450C - 闪存设备的页缓冲器电路及其控制读操作的方法 - Google Patents

闪存设备的页缓冲器电路及其控制读操作的方法 Download PDF

Info

Publication number
CN100474450C
CN100474450C CNB2005101362994A CN200510136299A CN100474450C CN 100474450 C CN100474450 C CN 100474450C CN B2005101362994 A CNB2005101362994 A CN B2005101362994A CN 200510136299 A CN200510136299 A CN 200510136299A CN 100474450 C CN100474450 C CN 100474450C
Authority
CN
China
Prior art keywords
bit line
bit
page buffer
circuit
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101362994A
Other languages
English (en)
Other versions
CN1841560A (zh
Inventor
金德柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1841560A publication Critical patent/CN1841560A/zh
Application granted granted Critical
Publication of CN100474450C publication Critical patent/CN100474450C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B67/00—Sporting games or accessories therefor, not provided for in groups A63B1/00 - A63B65/00
    • A63B67/18—Badminton or similar games with feathered missiles
    • A63B67/183—Feathered missiles
    • A63B67/197—Feathered missiles with special functions, e.g. light emission or sound generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B67/00—Sporting games or accessories therefor, not provided for in groups A63B1/00 - A63B65/00
    • A63B67/18—Badminton or similar games with feathered missiles
    • A63B67/183—Feathered missiles
    • A63B67/187—Shuttlecocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Read Only Memory (AREA)

Abstract

一种闪存设备的页缓冲器电路包括：分别连接到多个位线对的页缓冲器，用于响应位线控制信号、位线选择信号和控制信号而对存储单元执行读操作或编程操作；和分别连接到多个位线对的位线预充电电路，用于在读操作中，响应位线预充电信号而将与其连接的位线对中的一条位线预充电至基准电压电平。所述基准电压可以是与温度和/或电压的变化无关的稳定电压。不管读操作中温度和/或电压的变化如何，位线预充电电路将稳定预充电电压提供给位线。因此，可以防止读出错误的数据。

Description

闪存设备的页缓冲器电路及其控制读操作的方法
技术领域
本发明涉及一种闪存设备，尤其涉及一种闪存设备的页缓冲器电路。
背景技术
通常，闪存设备包括用于短时间段编程或读取大量数据的页缓冲器电路。因此，通过页缓冲器电路以页为基础执行闪存设备的编程操作或读取操作。
图1是现有技术中闪存设备的页缓冲器电路和Y-门电路的电路图。
页缓冲器电路11包括多个页缓冲器。Y-门电路12包括多个Y-门。应当理解，为了简单起见，在图1中仅示出了页缓冲器电路11的页缓冲器20、30以及Y-门电路12的Y-门G1、G2。每个页缓冲器20、30连接到一对位线。更具体地，页缓冲器20连接在位线BLe1、BLo1与Y-门G1之间。页缓冲器30连接在位线BLe2、BLo2与Y-门G2之间。Y-门G1、G2还连接到数据I/O线DIOL。
而且，页缓冲器20包括位线选择电路21和寄存器电路22。位线选择电路21包括NMOS晶体管N21到N24。寄存器电路22包括预充电电路P21、检测电路23、锁存电路24、开关N25、N26以及复位电路N27。检测电路23包括NMOS晶体管N28、N29。
而且，页缓冲器30以与页缓冲器20相同的方式包括位线选择电路31和寄存器电路32。位线选择电路31包括NMOS晶体管N31到N34。寄存器电路32包括预充电电路P31、检测电路33、锁存电路34、开关N35、N36以及复位电路N37。检测电路33包括NMOS晶体管N38、N39。
将参考图2基于页缓冲器20的操作来描述如上构造的页缓冲器电路11的读操作。
参考图2，预充电控制信号(PRECHb)被使能一段预定时间(T1)。结果，预充电电路P21响应预充电控制信号(PRECHb)而将检测节点SO1预充电至电压(VCC)电平。而且，当预充电控制信号(PRECHb)被使能时，位线选择信号(BSLe)被使能电压(Vpre)电平一段时间(T2)。这时，位线选择信号(BSLo)保持禁用。电压(Vpre)与电压(VCC)电平相同。
位线选择电路21的NMOS晶体管N23响应位线选择信号(BSLe)而导通并且将位线BLe1连接到检测节点SO1。因此，通过检测节点SO1的电压(VCC)将位线BLe1预充电至电压(VCC-Vth，其中Vth是NMOS晶体管N23的阈值电压)电平。这时，位线BLe1被预充电至电压(Vp1＝VCC-Vth，其中VCC、Vth是理想电压电平)电平，如由图2中的虚线“A”所示。
然而，如果诸如温度和电压的外部环境变化，则位线选择信号(BSLe)的电压(Vpre)和NMOS晶体管N23的阈值电压(Vth)可以变化。因此，根据温度和/或电压的变化而被预充电的位线BLe1的电压可能改变。
例如，如果电压(Vpre)降低并且阈值电压(Vth)上升，则电压(Vpre)不足以导通NMOS晶体管N23。也就是，当NMOS晶体管N23的导通电阻增加时，NMOS晶体管N23不足以将检测节点SO1的电压(VCC)传送到位线BLe1。结果，位线BLe1未被充分地预充电，并且因此变成电压(Vp2＝Vp-Vdiff)电平，如图2中实线“B”所示。
如果如上所述位线BLe1未被充分地预充电，则页缓冲器20可以在随后执行的数据检测周期(T3)出现故障。这将在下面进行更详细的描述。当位线选择信号(BSLe)在数据检测周期(T3)期间被使能到电压(Vsen)电平时，NMOS晶体管N23将位线BLe1连接到检测节点SO1。而且，如果将偏压施加给连接到将被读取的存储单元的字线，则根据存储单元中存储的数据来改变位线BLe1的电压。
例如，当连接到位线BLe1的存储单元的数据是“1”时，位线BLe1被保持为预充电状态的电压电平，即，电压(Vp2)电平。结果，在周期(T3)，检测节点SO1的电压(其被预充电至高于电压(Vp2)的电压(VCC))降低。结果，检测节点SO1变成低电平和高电平的中间电平。
之后，如果在预定时间(T4)期间使能锁存控制信号(LCH)，则检测检测节点SO1的电压的检测电路23错误地生成检测数据(SD)。如上所述，在页缓冲器电路11中，根据读操作中温度和/或电压的变化而改变位线的预充电电压。因此，因为读取了错误数据而产生了问题。
同时，尽管图2中未示出，在读操作中，位线选择电路21、31响应位线选择信号(例如，BSLe)同时将位线BLe1、BLe2连接到检测节点SO1、SO2。结果，将从分别连接到位线BLe1、BLe2的存储单元读出的数据分别传送到检测节点SO1、SO2。这时，由于检测节点SO1、SO2之间的耦合电容(C)，可以通过相互影响来改变检测节点SO1、SO2的电压。
结果，因为可能将错误读出的数据传送到检测节点SO1、SO2产生问题。该问题在闪存设备的集成程度较高和位线数量增加时变得更加严重。也就是，存在这样一个问题：随着检测节点之间的距离变窄，检测节点的电压对相邻检测节点的电压具有更大的影响。
发明内容
闪存设备的页缓冲器并入了将被施加到位线的、而与读操作中温度和/或电压的变化无关的稳定的预充电电压，因此防止读出错误数据。
一种闪存设备的页缓冲器还可以利用一种控制闪存设备的页缓冲器的读操作的方法，其使用将被施加到位线的、而与读操作中温度和/或电压的变化无关的稳定的预充电电压，因此防止读出错误数据。
所述方法还提供闪存设备的页缓冲器的读操作的控制，其中在不同时间点执行逐个交替放置的第一页缓冲器和第二页缓冲器的读操作，从而减少了相邻检测节点之间的耦合电容分量(component)，并且防止错误地读出数据。
一种闪存设备的页缓冲器电路，其可以包括连接到多个位线对的存储单元。所述页缓冲器电路包括：分别连接到多个位线对的页缓冲器，用于响应位线控制信号、位线选择信号和控制信号而对存储单元执行读操作或编程操作；和分别连接到多个位线对的位线预充电电路，用于在读操作中，响应位线预充电信号而将与其连接的位线对中的一条预充电至基准电压电平。所述基准电压是与温度和/或电压的变化无关的稳定电压。
一种闪存设备的页缓冲器电路，其可以包括连接到第一位线对的第一存储单元和连接到第二位线对的第二存储单元。所述页缓冲器电路包括：分别连接到第一位线对的第一页缓冲器，用于响应第一位线控制信号、第一位线选择信号和第一控制信号而对第一存储单元同时执行读操作或编程操作；分别连接到第二位线对的第二页缓冲器，用于响应第二位线控制信号、第二位线选择信号和第二控制信号而对第二存储单元同时执行读操作或编程操作；分别连接到第一位线对的第一位线预充电电路，用于在第一页缓冲器的读操作中响应第一位线预充电信号而同时将与其连接的第一位线对中的一条位线预充电至基准电压电平；和分别连接到第二位线对的第二位线预充电电路，用于在第二页缓冲器的读操作中响应第二位线预充电信号而将与其连接的第二位线对中的一条位线预充电至基准电压。所述基准电压是与温度和/或电压的变化无关的稳定电压。
一种控制页缓冲器电路的读操作的方法可以包括：响应预充电控制信号，允许多个页缓冲器中每一个的预充电电路将检测节点预充电至设定电压，每个页缓冲器连接到位线对；响应位线预充电信号，允许多个位线预充电电路中的每一个将位线对中的一条预充电至基准电压电平，所述每个位线预充电电路连接到位线对；响应位线控制信号和位线选择信号，允许每个页缓冲器的位线选择电路选择一对位线中的一条位线并且将所选择的位线连接到检测节点；和响应锁存控制信号，允许每个页缓冲器的寄存器电路检测检测节点的电压，在其中存储检测数据，并且输出所存储的数据作为读数据。被预充电至基准电压电平的位线是所选择的位线，并且所述基准电压是与温度和/或电压的变化无关的稳定电压。
一种控制页缓冲器电路的读操作的方法可以包括：响应第一预充电控制信号，允许每个第一页缓冲器的第一预充电电路将第一检测节点预充电至设定电压，每个第一页缓冲器连接到第一位线对；响应第二预充电控制信号，允许每个第二页缓冲器的第二预充电电路将第二检测节点预充电至设定电压，每个第二页缓冲器连接到第二位线对；响应第一位线预充电信号，允许每个第一位线预充电电路将第一位线对中的一条预充电至基准电压电平，每个第一位线预充电电路连接到第一位线对；响应第二位线预充电信号，允许每个第二位线预充电电路将第二位线对中的一条预充电至基准电压电平，每个第二位线预充电电路连接到第二位线对；响应第一位线控制信号和第一位线选择信号，允许每个第一页缓冲器的第一位线选择电路选择第一位线对中的一条并且将所选择的第一位线连接到第一检测节点；响应第二位线控制信号和第二位线选择信号，允许每个第二页缓冲器的第二位线选择电路选择第二位线对中的一条并且将所选择的第二位线连接到第二检测节点；响应第一锁存控制信号，允许每个第一页缓冲器的第一寄存器电路检测第一检测节点的电压，在其中存储第一检测数据，并且输出所存储的数据作为第一读数据；和响应第二锁存控制信号，允许每个第二页缓冲器的第二寄存器电路检测第二检测节点的电压，在其中存储第二检测数据，并且输出所存储的数据作为第二读数据。被预充电至基准电压电平的第一或第二位线是所选择的第一或第二位线，并且所述基准电压是与温度和/或电压的变化无关的稳定电压。
一种控制页缓冲器电路的读操作的方法可以包括：响应第一位线预充电信号，允许每个第一页缓冲器的第一位线预充电电路将第一位线对中的一条预充电至基准电压电平，每个第一页缓冲器连接到第一位线对；响应第二位线预充电信号，允许每个第二页缓冲器的第二位线预充电电路将第二位线对中的一条预充电至基准电压电平，每个第二页缓冲器连接到第二位线对；响应第一预充电控制信号，允许每个第一页缓冲器的第一预充电电路将第一检测节点预充电至设定电压；响应第一位线控制信号和第一位线选择信号，允许每个第一页缓冲器的第一位线选择电路选择第一位线对中的一条并且将所选择的第一位线连接到第一检测节点；当所选择的第一位线连接到第一检测节点时，响应第一锁存控制信号，允许每个第一页缓冲器的第一寄存器电路检测第一检测节点的电压，在其中存储第一检测数据，并且输出所存储的数据作为第一读数据；响应第二预充电控制信号，允许每个第二页缓冲器的第二预充电电路将第二检测节点预充电至设定电压；响应第二位线控制信号和第二位线选择信号，允许每个第二页缓冲器的第二位线选择电路选择第二位线对中的一条并且将所选择的第二位线连接到第二检测节点；和当所选择的第二位线连接到第二检测节点时，响应第二锁存控制信号，允许每个第二页缓冲器的第二寄存器电路检测第二检测节点的电压，在其中存储第二检测数据，并且输出所存储的数据作为第二读数据。第一页缓冲器和第二页缓冲器被逐个交替放置，并且当第一位线选择电路将所选择的第一位线连接到第一检测节点时，第二位线选择电路将所选择的第二位线从第二检测节点分离。
附图说明
图1是现有技术中闪存设备的页缓冲器电路和Y-门电路的电路图；
图2示出了与图1所示的页缓冲器电路的读操作相关的信号的时序图；
图3是根据此处描述的实施例的、闪存设备的页缓冲器电路和Y-门电路的电路图；和
图4和5示出了与图3所示的页缓冲器电路的读操作相关信号的时序图。
具体实施方式
图3是闪存设备的页缓冲器电路和Y-门电路的电路图。
参考图3，页缓冲器电路100可被连接在位线BLe1到BLo2K(K是整数)与Y-门电路200之间。尽管图3中已经示出位线BLe1、BLo1到BLe(2K-1)和BLo(2K-1)是连续排列的并且位线BLe2、BLo2到BLe2K和BLo2K是连续排列的，但是它们可以交替地成对排列。也就是，它们可以以BLe1、BLo1、BLe2、BLo2、...、BLe(2K-1)、BLo(2K-1)、BLe2K和BLo2K的顺序排列。它们还可以采用任何适当的结构。
页缓冲器电路100可以包括基准电压发生器101、多个位线预充电电路BLP1到BLP2K(K是整数)以及多个页缓冲器PB1到PB2K(K是整数)。
基准电压发生器101生成与温度和/或电压的变化无关的稳定的基准电压(VREF)。基准电压(VREF)可被设定为与电压(VCC)电平相同的电平。位线预充电电路BLP1到BLP2K中的每一个以及页缓冲器PB1到PB2K中的每一个以每对位线逐个地连接。例如，位线预充电电路BLP1到BLP(2K-1)和页缓冲器PB1到PB(2K-1)分别连接到位线BLe1、BLo1到BLe(2K-1)和BLo(2K-1)。更具体地，位线预充电电路BLP1和页缓冲器PB1连接到位线BLe1、BLo1。
每个位线预充电电路BLP1到BLP(2K-1)包括开关NM1、NM2。开关NM1、NM2可以使用NMOS晶体管来实现。位线预充电电路BLP1到BLP(2K-1)的构造和操作基本相同。因此，仅描述位线预充电电路BLP1作为示例。
位线预充电电路BLP1的开关NM1连接在基准电压(VREF)与位线BLe1之间，并且响应位线预充电信号(VBLe1)而接通或关断。开关NM1接通以便将基准电压(VREF)提供给位线BLe1，从而位线BLe1被预充电至基准电压(VREF)。
开关NM2连接在基准电压(VREF)与位线BLo1之间，并且响应位线预充电信号(VBLo1)而接通或关断。开关NM2接通以便将基准电压(VREF)提供给位线BLo1，从而位线BLo1被预充电至基准电压(VREF)电平。
每个页缓冲器PB1到PB(2K-1)可以包括位线选择电路110和寄存器电路120。页缓冲器PB1到PB(2K-1)的构造和操作基本相同。因此，仅描述页缓冲器PB1作为示例。
页缓冲器PB1的位线选择电路110包括NMOS晶体管N41到N44。NMOS晶体管N41连接在位线BLe1与位线偏压(VIRPWR)之间并且响应位线控制信号(DICHe1)而导通或截止。NMOS晶体管N41导通以便将位线偏压(VIRPWR)施加到位线BLe1。在读操作中位线偏压(VIRPWR)被设定为地电压(VSS)。
NMOS晶体管N42连接在位线BLo1与位线偏压(VIRPWR)之间并且响应位线控制信号(DICHo1)而导通或截止。然后NMOS晶体管N42导通以便将位线偏压(VIRPWR)施加到位线BLo1。
NMOS晶体管N43连接在位线BLe1与检测节点S1之间并且响应位线选择信号(BSLe1)而导通或截止。NMOS晶体管N43导通以便将位线BLe1连接到检测节点S1。
NMOS晶体管N44连接在位线BLo1与检测节点S1之间并且响应位线选择信号(BSLo1)而导通或截止。NMOS晶体管N44导通以便将位线BLo1连接到检测节点S1。
页缓冲器PB1的寄存器电路120包括预充电电路P41、检测电路121、锁存电路122、通过电路N45、N46、以及锁存复位电路N47。
预充电电路P41响应预充电控制信号(PRCHb1)而将检测节点S1预充电至电压(VCC)电平。检测电路121在读操作中响应锁存控制信号(LCH1)而检测由来自位线BLe1、BLo1之一的读数据(RD1)决定的检测节点S1的电压，并且生成检测数据(SQ1b)。锁存电路122包括反相器123、124，并且在读操作中锁存检测数据(SQ1b)和在编程操作中锁存编程数据(PQ1)。
通过电路N45、N46可使用NMOS晶体管来实现。通过电路N45连接在锁存电路122与检测节点S1之间，并且在编程操作中响应编程控制信号(PGM)将从锁存电路122接收的编程数据(PQ1)输出到检测节点S1。
通过电路N46连接在锁存电路122与Y-门电路200的Y-门YG1之间。通过电路N46响应I/O控制信号(PBDO)而接通或关断。通过电路N46在读操作中响应I/O控制信号(PBDO)将从锁存电路122接收的检测数据(SQ1b)的反转数据(SQ1)输出到Y-门YG1。通过电路N46也在编程操作中响应I/O控制信号(PBDO)而将从Y-门YG1接收的编程数据(PQ1)输出到锁存电路122。
锁存复位电路N47响应复位控制信号(RST)而初始化锁存电路122。
而且，位线预充电电路BLP2到BLP2K以及页缓冲器PB2到PB2K分别连接到位线BLe2、BLo2到BLe2K、BLo2K。更具体地，位线预充电电路BLP2和页缓冲器PB2连接到位线BLe2、BLo2。每个位线预充电电路BLP2到BLP2K包括开关NM3、NM4。开关NM3、NM4可以使用NMOS晶体管来实现。位线预充电电路BLP2到BLP2K的构造和操作基本相同。因此，仅描述位线预充电电路BLP2作为示例。
位线预充电电路BLP2的开关NM3连接在基准电压(VREF)与位线BLe2之间，并且响应位线预充电信号(VBLe2)而接通或关断。开关NM3接通以便将基准电压(VREF)提供给位线BLe2，从而位线BLe2被预充电至基准电压(VREF)电平。
开关NM4连接在基准电压(VREF)与位线BLo2之间，并且响应位线预充电信号(VBLo2)而接通或关断。开关NM4接通以便将基准电压(VREF)提供给位线BLo2，从而位线BLo2被预充电至基准电压(VREF)电平。
每个页缓冲器PB2到PB2K可以包括位线选择电路130和寄存器电路140。页缓冲器PB2到PB2K的构造和操作基本相同。因此，仅描述页缓冲器PB2作为示例。
页缓冲器PB2的位线选择电路120可以包括NMOS晶体管N51到N54。位线选择电路120的构造和操作与位线选择电路110的构造和操作基本相同。因此，为了避免冗长，不再描述位线选择电路120的构造和操作。位线选择电路110、120彼此不同之处在于：位线选择电路120响应位线控制信号(DICHe2、DICHo2)以及位线选择信号(BSLe2、BSLo2)操作。
页缓冲器PB2的寄存器电路140可以包括预充电电路P51、检测电路141、锁存电路142、通过电路N55、N56、以及锁存复位电路N57。寄存器电路140的构造和操作与寄存器电路120的构造和操作基本相同。因此，为了避免冗长，不再描述寄存器电路140的构造和操作。寄存器电路120、140彼此不同之处在于：寄存器电路140响应预充电控制信号(PRCHb2)和锁存控制信号(LCH2)操作。同时，页缓冲器PB1到PB2K的通过电路N46、N56分别连接到Y-门电路200的Y-门YG1到YG2K。而且，Y-门YG1到YG2K连接到数据I/O线DIOL。
同时，当位线BLe1、BLo1到BLe2K、BLo2K以顺序BLe1、BLo1、BLe2、BLo2、...、BLe(2K-1)、BLo(2K-1)、BLe2K和BLo2K排列时，如上所述，页缓冲器PB1到PB2K可以以顺序PB1、PB2、...、PBK和PB2K排列。
将参考图4来详细描述页缓冲器电路100的读操作的实施例。图4示出了在读出连接到位线BLe1到BLe2K的存储单元的数据的情况中相关信号的示例性时序图。
使能位线控制信号(DICHo1、DICHo2)，并且位线控制信号(DICHe1、DICHe2)被禁能。页缓冲器PB1、PB3、...、PB(2K-1)的位线选择电路110响应位线控制信号(IDICHo1)而向位线BLo1、BLo3、...、BLo(2K-1)提供位线偏压(VIRPWR)。在读操作中，位线偏压(VIRPWR)被设定为地电压(VSS)电平。结果，位线BLo1、BLo3、...、BLo(2K-1)被放电至地电压(VSS)电平。
而且，页缓冲器PB2、PB4、...、PB2K的位线选择电路130响应位线控制信号(DICHo2)而向位线BLo2、BLo4、...、BLo2K提供位线偏压(VIRPWR)。结果，位线BLo2、BLo4、...、BLo2K被放电至地电压(VSS)电平。这时，页缓冲器PB1到PB2K的位线选择电路110、130响应位线控制信号(DICHe1、DICHe2)不将位线偏压(VIRPWR)提供给位线BLe1到BLe2K。
同时，预充电控制信号(PRCHb1)被禁能一段预定时间(D1)，并且预充电控制信号(PRCHb2)被禁能一段预定时间(D2)。结果，页缓冲器PB1、PB3、...、PB(2K-1)的预充电电路P41响应预充电控制信号(PRCHb1)将检测节点S1预充电至电压(VCC)电平。而且，页缓冲器PB2、PB4、...、PB2K的预充电电路P51响应预充电控制信号(PRCHb2)将检测节点S2预充电至电压(VCC)电平。预充电控制信号(PRCHb1、PRCHb2)可以被同时禁能，并且预定时间(D2)可以被设定为长于预定时间(D1)。
当预充电控制信号(PRCHb1)被禁能时，位线预充电信号(VBLe1)在预定时间(D3)期间被使能。这时，位线预充电信号(VBLo1)保持禁能。结果，位线预充电电路BLP1、BLP3、...BLP(2K-1)响应位线预充电信号(VBLe1)将位线BLe1、BLe3、...、BLe(2K-1)预充电至基准电压(VREF)电平。基准电压(VREF)保持在与温度和/或电压的变化无关的恒定电压(例如VCC)电平。
而且，由于位线预充电信号(VBLe1)被使能，因此在预定时间(H1)过去之后，位线预充电信号(VBLe2)在预定时间(D4)被使能。结果，位线预充电电路BLP2、BLP4、...BLP2K响应位线预充电信号(VBLe2)将位线BLe2、BLe4、...、BLe2K预充电至基准电压(VREF)电平。
在预定时间(D1)过去之后，位线选择信号(BSLe1)在预定时间(D5)期间被使能。当位线选择信号(BSLe1)被使能时，锁存控制信号(LCH1)在预定时间(D7)期间被使能。这时，位线选择信号(BSLo1)保持禁能。结果页缓冲器PB1、PB3、...、PB(2K-1)的位线选择电路110响应位线选择信号(BSLe1)将位线BLe1、BLe3、...、BLe(2K-1)分别连接到检测节点S1。
在这种情况下，位线BLe1、BLe3、...、BLe(2K-1)被预充电至稳定的基准电压(VREF)电平，而不管温度和/或电压如何变化。因此，每个检测节点S1的电压可以根据连接到位线BLe1、BLe3、...、BLe(2K-1)的存储单元(未示出)的读数据(RD1)的值而精确地变为高电平或低电平。因此，页缓冲器PB1、PB3、...、PB(2K-1)的每个检测电路121错误地进行操作，但是响应锁存控制信号(LCH1)来检测检测节点S1的电压，并且产生检测数据(SQ1b)。
之后，页缓冲器PB1、PB3、...、PB(2K-1)的每个锁存电路122锁存检测数据(SQ1b)并且输出反转检测数据(SQ1)。
同时，由于位线选择信号(BSLe1)被使能，因此，在预定时间(H2)过去之后，位线选择信号(BSLe2)在预定时间(D6)期间被使能。当位线选择信号(BSLe2)被使能时，锁存控制信号(LCH2)在预定时间(D8)期间被使能。这时，位线选择信号(BSLo2)保持禁能。结果，页缓冲器PB2、PB4、...、PB(2K)的位线选择电路130响应位线选择信号(BSLSe2)将位线BLe2、BLe4、...、BLe2K分别连接到检测节点S2。
在这种情况下，位线BLe2、BLe4、...、BLe2K被预充电至稳定的基准电压(VREF)电平，而不管温度和/或电压如何变化。因此，检测节点S2的电压根据连接到位线BLe2、BLe4、...、BLe2K的存储单元(未示出)的读数据(RD2)的电压而精确地变为高电平或低电平。因此，页缓冲器PB2、PB4、...、PB2K的每个检测电路141错误地进行操作，但是响应锁存控制信号(LCH2)来检测检测节点S2的电压，并且产生检测数据(SQ2b)。
之后，页缓冲器PB2、PB4、...、PB2K的每个锁存电路142锁存检测数据(SQ1b)，并且输出反转的检测数据(SQ2)。
尽管图4中未示出，但是，之后，如果I/O控制信号(PBDO)被使能，则页缓冲器PB1到PB2K的通过电路N46、N56响应该I/O控制信号(PBDO)向Y-门电路200的Y-门YG1到YG2K同时输出从锁存电路122、142接收的反转检测数据(SQ1、SQ2)。之后，对于预定时间依次逐个使能门控制信号(YS1到YS2K)，并且然后将其禁能。也就是，当门控制信号(YS1到YS2K)之一被使能时，剩余的门控制信号被禁能。而且，YS1、YS2、YS3、...、YS2K-1、YS2K可以以那一顺序被连续逐个地使能。结果，Y-门YG1到YG2K将检测数据(SQ1、SQ2)依次分别输出到数据I/O线DIOL。
下面参考图5来详细描述页缓冲器电路100的读操作的另一实施例。图5示出了在读出连接到位线BLe1至BLe2K的存储单元的数据的情况下相关信号的示例性时序图。
位线控制信号(DICHo1、DICHo2)被使能，并且位线控制信号(DICHe1、DICHe2)被禁能。页缓冲器PB1、PB3、...、PB(2K-1)的位线选择电路110响应位线控制信号(DICHo1)将位线偏压(VIRPWR)提供给位线BLo1、BLo3、...、BLo(2K-1)。在读操作中，位线偏压(VIRPWR)被设定为地电压(VSS)电平。结果，位线BLo1、BLo3、...、BLo(2K-1)被放电至地电压(VSS)电平。
而且，页缓冲器PB2、PB4、...、PB2K的位线选择电路130响应位线控制信号(DICHo2)将位线偏压(VIRPWR)提供给位线BLo2、BLo4、...、BLo2K。结果，位线BLo2、BLo4、...、BLo2K被放电至地电压(VSS)电平。这时，页缓冲器PB1至PB2K的位线选择电路110、130响应位线控制信号(DICHe1、DICHe2)不将位线偏压(VIRPWR)提供给位线BLe1至BLe2K。
之后，在预定时间(D11)期间位线预充电信号(VBLe1)被使能。这时，位线预充电信号(VBLo1)保持禁能。结果，位线预充电电路BLP1、BLP3、...、BLP(2K-1)响应位线预充电信号(VBLe1)将位线BLe1、BLe3、...、BLe(2K-1)预充电至基准电压(VREF)电平。基准电压(VREF)被保持为恒定电压(例如，VCC)电平而不管温度和/或电压如何变化。
而且，因为位线预充电信号(VBLe1)被使能，因此在预定时间(H11)过去之后，在预定时间(D12)期间位线预充电信号(VBLe2)被使能。结果，位线预充电电路BLP2、BLP4、...、BLP2K响应位线预充电信号(VBLe2)将位线BLe2、BLe4、...、BLe2K预充电至基准电压(VREF)电平。
在预定时间(D13)期间预充电控制信号(PRCHb1)被禁能。结果，页缓冲器PB1、PB3、...、PB(2K-1)的预充电电路P41响应预充电控制信号(PRCHb1)将检测节点S1预充电至电压(VCC)电平。
之后，在预定时间(D14)期间位线选择信号(BSLe1)使能。当位线选择信号(BSLe1)被使能时，在预定时间(D15)期间锁存控制信号(LCH1)被使能。结果，页缓冲器PB1、PB3、...、PB(2K-1)的位线选择电路110响应位线选择信号(BSLe1)将位线BLe1、BLe3、...、BLe(2K-1)连接到检测节点S1。
在这种情况下，位线BLe1、BLe3、...、BLe(2K-1)被预充电至稳定的基准电压(VREF)电平，而不管温度和/或电压如何变化。因此，每个检测节点S1的电压可以根据连接到位线BLe1、BLe3、...、BLe(2K-1)的存储单元(未示出)的读数据(RD1)的值而精确地变为高电平或低电平。因此，页缓冲器PB1、PB3、...、PB(2K-1)的每个检测电路121错误地进行操作，但是响应锁存控制信号(LCH1)检测检测节点S1的电压，并且产生检测数据(SQ1b)。
之后，页缓冲器PB1、PB3、...、PB(2K-1)的锁存电路122的每个锁存检测数据(SQ1b)并且输出反转的检测数据(SQ1)。
同时，当预充电控制信号(PRCHb1)被禁能并且位线选择信号(BSLe1)被使能时，位线选择信号(BSLe2)保持禁能，并且预充电控制信号(PRCHb2)保持使能。结果，页缓冲器PB2、PB4、...、PB2K的位线选择电路130从检测节点S2分离位线BLe2、BLe4、...、BLe(2K)。
而且，页缓冲器PB2、PB4、...、PB(2K)的预充电电路P5响应预充电控制信号(PRCHb2)而停止检测节点S2的预充电操作。结果，当每个检测电路121检测检测节点S1的电压时，检测节点S2未被预充电而是保持浮动。因此，可以减少检测节点S1、S2之间的耦合电容分量。结果，因为检测节点S2的电压没有影响检测节点S21的电压，因此检测电路121错误地进行操作，但是可以精确地检测检测节点S1的电压。
之后，在预定时间(D16)期间预充电控制信号(PRCHb2)被禁能。页缓冲器PB2、PB4、...、PB2K的预充电电路P51响应预充电控制信号(PRCHb2)而将检测节点S2预充电至电压(VCC)电平。而且，由于位线选择信号(BLSe1)被使能，因此在预定时间(H12)过去之后，位线选择信号(BLSe2)在预定时间(D17)期间被使能。当位线选择信号(BLSe2)被使能时，在预定时间(D18)期间锁存控制信号(LCH2)被使能。结果，页缓冲器PB2、PB4、...、PB2K的位线选择电路130响应位线选择信号(BLSe2)将位线BLe2、BLe4、...、BLe2K连接到检测节点S2。
在这种情况下，位线BLe2、BLe4、...、BLe2K被预充电至稳定的基准电压(VREF)电平，而不管温度和/或电压如何变化。因此，检测节点S2的电压根据连接到位线BLe2、BLe4、...、BLe2K的存储单元(未示出)的读数据(RD2)的电压而精确地变为高电平或低电平。因此，页缓中器PB2、PB4、...、PB2K的每个检测电路141错误地进行操作，但是可以响应锁存控制信号(LCH2)检测检测节点S2的电压，并且产生检测数据(SQ2b)。
之后，页缓冲器PB2、PB4、...、PB2K的锁存电路142的每个锁存检测数据(SQ1b)并且输出反转检测数据(SQ2)。
同时，当预充电控制信号(PRCHb2)被禁能并且位线选择信号(BSLe2)被使能时，位线选择信号(BSLe1)保持禁能，并且预充电控制信号(PRCHb1)保持使能。结果，页缓冲器PB1、PB3、...、PB(2K-1)的位线选择电路110从检测节点S1分别分离位线BLe1、BLe3、...、BLe(2K-1)。
而且，页缓冲器PB1、PB3、...、PB(2K-1)的预充电电路P41响应预充电控制信号(PRCHb1)而停止检测节点S1的预充电操作。结果，当每个检测电路141检测检测节点S2的电压时，检测节点S1未被预充电而是保持浮动。因此，可以减少检测节点S1、S2之间的耦合电容分量。结果，因为检测节点S1的电压没有影响检测节点S2的电压，因此检测电路141错误地进行操作，但是可以精确地检测检测节点S2的电压。
尽管图5中未示出，但是，之后，如果I/O控制信号(PBDO)被使能，则页缓冲器PB1到PB2K的通过电路N46、N56响应该I/O控制信号(PBDO)向Y-门电路200的Y-门YG1到YG2K同时输出从锁存电路122、142接收的反转检测数据(SQ1、SQ2)。之后，对于预定时间依次逐个使能门控制信号(YS1到YS2K)，并且然后将其禁能。也就是，当门控制信号(YS1到YS2K)之一被使能时，剩余的门控制信号被禁能。而且，YS1、YS2、YS3、...、YS2K-1、YS2K可以以该顺序被连续逐个地使能。结果，Y-门YG1到YG2K将检测数据(SQ1、SQ2)依次分别输出到数据I/O线DIOL。
如上所述，位线预充电电路将稳定预充电电压提供给位线而与读操作中温度和/或电压的变化无关。因此，可以防止读出错误的数据，并且可以提高闪存设备的可靠性。
而且，根据闪存设备的读取方法，由于可以减少相邻检测节点之间的耦合电容分量，因此可以防止读出错误的数据。
尽管已经参考各个实施例进行了上述描述，但是应当理解，在不背离由所附权利要求定义的本发明的精神和范围的情况下，本领域的普通技术人员可以对本发明进行变化和修改。

Claims (17)

1.一种闪存设备的页缓冲器电路，其包括连接到多个位线对的存储单元，包括：
分别连接到多个位线对的页缓冲器，用于响应位线控制信号、位线选择信号和控制信号而对存储单元执行读操作或编程操作；和
分别连接到多个位线对的位线预充电电路，用于在读操作中，响应位线预充电信号而将与其连接的位线对中的一条位线预充电至基准电压电平，
其中所述基准电压是与温度和/或电压的变化无关的稳定电压。
2.如权利要求1所述的页缓冲器电路，还包括产生基准电压的基准电压发生器。
3.如权利要求1所述的页缓冲器电路，其中多个页缓冲器中的每一个包括：
位线选择电路，用于在读操作中响应位线控制信号和位线选择信号，选择与其连接的位线对中的一条位线，将所选择的位线连接到检测节点，将位线对中的另一条位线从检测节点分离，并且给位线对中的另一条位线提供地电压；和
寄存器电路，用于在读操作中响应控制信号而检测从所选择的位线接收的读数据并且在其中存储所检测的数据，
其中每个位线预充电电路将所选择的位线预充电至基准电压电平。
4.如权利要求3所述的页缓冲器电路，其中所述寄存器电路响应的控制信号包括预充电控制信号、锁存控制信号、编程控制信号、I/O控制信号和复位控制信号，和
所述寄存器包括：
预充电电路，用于响应预充电控制信号而将检测节点预充电至设定的电压电平；
检测电路，用于在读操作中响应锁存控制信号而检测读数据并且生成检测的数据；
锁存电路，用于在读操作中锁存检测的数据并且在编程操作中锁存编程数据；
第一通过电路，其连接在锁存电路与检测节点之间，并且编程操作中响应编程控制信号而将从锁存电路接收的编程数据输出至检测节点；
第二通过电路，用于在读操作中响应I/O控制信号而将从锁存电路接收的检测数据的反转数据输出至Y-门之一，并且在编程操作中响应I/O控制信号而将从Y-门之一接收的编程数据输出至锁存电路；和
锁存复位电路，用于响应复位控制信号而初始化锁存电路。
5.如权利要求1所述的页缓冲器电路，其中每个位线预充电电路包括：
第一开关，其连接在与其对应的位线对中的一条位线与基准电压之间，并且响应相关的位线预充电信号而接通或关断；和
第二开关，其连接在位线对中的另一条位线与基准电压之间，并且响应相关的位线预充电信号而接通或关断。
6.一种闪存设备的页缓冲器电路，其包括连接到第一位线对的第一存储单元和连接到第二位线对的第二存储单元，所述页缓冲器电路包括：
分别连接到第一位线对的第一页缓冲器，用于响应第一位线控制信号、第一位线选择信号和第一控制信号而对第一存储单元同时执行读操作或编程操作；
分别连接到第二位线对的第二页缓冲器，用于响应第二位线控制信号、第二位线选择信号和第二控制信号而对第二存储单元同时执行读操作或编程操作；
分别连接到第一位线对的第一位线预充电电路，用于在第一页缓冲器的读操作中响应第一位线预充电信号而将与其连接的第一位线对中的一条位线预充电至基准电压电平；和
分别连接到第二位线对的第二位线预充电电路，用于在第二页缓冲器的读操作中响应第二位线预充电信号而将与其连接的第二位线对中的一条位线预充电至基准电压，
其中所述基准电压是与温度和/或电压的变化无关的稳定电压。
7.如权利要求6所述的页缓冲器电路，还包括产生基准电压的基准电压发生器。
8.如权利要求6所述的页缓冲器电路，其中第一页缓冲器和第二页缓冲器被逐个交替放置。
9.如权利要求6所述的页缓冲器电路，其中每个第一页缓冲器包括：
位线选择电路，用于在读操作中响应第一位线控制信号和第一位线选择信号，选择与其连接的第一位线对中的一条，将所选择的位线连接到检测节点，将第一位线对中的另一条从检测节点中分离，并且给第一位线对中的另一条提供地电压；和
寄存器电路，用于在读操作中响应第一控制信号而检测从所选择的位线接收的读数据并且在其中存储所检测的数据，
其中每个第一位线预充电电路将所选择的位线预充电至基准电压电平。
10.如权利要求6所述的页缓冲器电路，其中每个第二页缓冲器包括：
位线选择电路，用于在读操作中响应第二位线控制信号和第二位线选择信号，选择与其连接的第二位线对中的一条，将所选择的位线连接到检测节点，将第二位线对中的另一条从检测节点中分离，并且给第二位线对中的另一条提供地电压；和
寄存器电路，用于在读操作中响应第二控制信号而检测从所选择的位线接收的读数据并且在其中存储所检测的数据，
其中每个第二位线预充电电路将所选择的位线预充电至基准电压电平。
11.如权利要求6所述的页缓冲器电路，其中每个第一位线预充电电路包括：
第一开关，其连接在与其对应的第一位线对中的一条与基准电压之间，并且响应相关的第一位线预充电信号而接通或关断；和
第二开关，其连接在第一位线对中的另一条与基准电压之间，并且响应相关的第一位线预充电信号而接通或关断。
12.如权利要求6所述的页缓冲器电路，其中每个第二位线预充电电路包括：
第一开关，其连接在与其对应的第二位线对中的一条与基准电压之间，并且响应相关的第二位线预充电信号而接通或关断；和
第二开关，其连接在第二位线对中的另一条与基准电压之间，并且响应相关的第二位线预充电信号而接通或关断。
13.一种控制页缓冲器电路的读操作的方法，包括：
响应预充电控制信号，允许多个页缓冲器中每一个的预充电电路将检测节点预充电至设定电压，每个页缓冲器连接到位线对；
响应位线预充电信号，允许多个位线预充电电路中的每一个将一对位线中的一条预充电至基准电压电平，所述每个位线预充电电路连接到一对位线；
响应位线控制信号和位线选择信号，允许每个页缓冲器的位线选择电路选择位线对中的一条位线并且将所选择的位线连接到检测节点；和
响应锁存控制信号，允许每个页缓冲器的寄存器电路检测检测节点的电压，在其中存储检测的数据，并且输出所存储的数据作为读数据，
其中被预充电至基准电压电平的位线是所选择的位线，并且所述基准电压是与温度和/或电压的变化无关的稳定电压。
14.一种控制页缓冲器电路的读操作的方法，包括：
响应第一预充电控制信号，允许每个第一页缓冲器的第一预充电电路将第一检测节点预充电至设定电压，每个第一页缓冲器连接到第一位线对；
响应第二预充电控制信号，允许每个第二页缓冲器的第二预充电电路将第二检测节点预充电至设定电压，每个第二页缓冲器连接到第二位线对；
响应第一位线预充电信号，允许每个第一位线预充电电路将第一位线对中的一条预充电至基准电压电平，每个第一位线预充电电路连接到第一位线对；
响应第二位线预充电信号，允许每个第二位线预充电电路将第二位线对中的一条预充电至基准电压电平，每个第二位线预充电电路连接到第二位线对；
响应第一位线控制信号和第一位线选择信号，允许每个第一页缓冲器的第一位线选择电路选择第一位线对中的一条并且将所选择的第一位线连接到第一检测节点；
响应第二位线控制信号和第二位线选择信号，允许每个第二页缓冲器的第二位线选择电路选择第二位线对中的一条并且将所选择的第二位线连接到第二检测节点；
响应第一锁存控制信号，允许每个第一页缓冲器的第一寄存器电路检测第一检测节点的电压，在其中存储第一检测数据，并且输出所存储的数据作为第一读数据；和
响应第二锁存控制信号，允许每个第二页缓冲器的第二寄存器电路检测第二检测节点的电压，在其中存储第二检测数据，并且输出所存储的数据作为第二读数据，
其中被预充电至基准电压电平的第一或第二位线是所选择的第一或第二位线，并且所述基准电压是与温度和/或电压的变化无关的稳定电压。
15.一种控制页缓冲器电路的读操作的方法，包括：
响应第一位线预充电信号，允许每个第一页缓冲器的第一位线预充电电路将第一位线对中的一条预充电至基准电压电平，每个第一页缓冲器连接到第一位线对；
响应第二位线预充电信号，允许每个第二页缓冲器的第二位线预充电电路将第二位线对中的一条预充电至基准电压电平，每个第二页缓冲器连接到第二位线对；
响应第一预充电控制信号，允许每个第一页缓冲器的第一预充电电路将第一检测节点预充电至设定电压；
响应第一位线控制信号和第一位线选择信号，允许每个第一页缓冲器的第一位线选择电路选择第一位线对中的一条并且将所选择的第一位线连接到第一检测节点；
当所选择的第一位线连接到第一检测节点时，响应第一锁存控制信号，允许每个第一页缓冲器的第一寄存器电路检测第一检测节点的电压，在其中存储第一检测数据，并且输出所存储的数据作为第一读数据；
响应第二预充电控制信号，允许每个第二页缓冲器的第二预充电电路将第二检测节点预充电至设定电压；
响应第二位线控制信号和第二位线选择信号，允许每个第二页缓冲器的第二位线选择电路选择第二位线对中的一条并且将所选择的第二位线连接到第二检测节点；和
当所选择的第二位线连接到第二检测节点时，响应第二锁存控制信号，允许每个第二页缓冲器的第二寄存器电路检测第二检测节点的电压，在其中存储第二检测数据，并且输出所存储的数据作为第二读数据，
其中，第一页缓冲器和第二页缓冲器被逐个交替放置，并且当第一位线选择电路将所选择的第一位线连接到第一检测节点时，第二位线选择电路将所选择的第二位线从第二检测节点分离。
16.如权利要求15所述的方法，其中所述基准电压是与温度和/或电压的变化无关的稳定电压，和
每个第一位线预充电电路将所选择的第一位线预充电至基准电压电平，并且每个第二位线预充电电路将所选择的第二位线预充电至基准电压电平。
17.如权利要求15所述的方法，其中在第一位线选择电路将所选择的第一位线连接到第一检测节点之前的设定时间期间，所述第一预充电电路将第一检测节点预充电至设定电压，
在第二位线选择电路将所选择的第二位线连接到第二检测节点之前的设定时间期间，所述第二预充电电路将第一检测节点预充电至设定电压，和
当第一预充电电路对第一检测节点预充电和第一位线选择电路将所选择的第一位线连接到第一检测节点时，第二预充电电路停止第二检测节点的预充电操作。
CNB2005101362994A 2005-03-30 2005-12-27 闪存设备的页缓冲器电路及其控制读操作的方法 Expired - Fee Related CN100474450C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR26545/05 2005-03-30
KR1020050026545A KR100680484B1 (ko) 2005-03-30 2005-03-30 개선된 독출 동작 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 독출 동작 제어 방법

Publications (2)

Publication Number Publication Date
CN1841560A CN1841560A (zh) 2006-10-04
CN100474450C true CN100474450C (zh) 2009-04-01

Family

ID=37030530

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101362994A Expired - Fee Related CN100474450C (zh) 2005-03-30 2005-12-27 闪存设备的页缓冲器电路及其控制读操作的方法

Country Status (4)

Country Link
US (1) US7257047B2 (zh)
JP (1) JP5059321B2 (zh)
KR (1) KR100680484B1 (zh)
CN (1) CN100474450C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635205B1 (ko) * 2004-11-15 2006-10-16 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 읽기 방법
KR100669349B1 (ko) * 2005-12-02 2007-01-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
KR100816148B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 이의 독출 방법
KR100816162B1 (ko) * 2007-01-23 2008-03-21 주식회사 하이닉스반도체 낸드 플래시 메모리 장치 및 셀 특성 개선 방법
KR100833422B1 (ko) 2007-03-15 2008-05-29 주식회사 하이닉스반도체 메모리 소자의 페이지 버퍼 회로
US8355286B2 (en) 2009-05-08 2013-01-15 Hynix Semiconductor Inc. Method of operating nonvolatile memory device controlled by controlling coupling resistance value between a bit line and a page buffer
KR101034930B1 (ko) * 2009-05-08 2011-05-17 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR20140026115A (ko) 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102125371B1 (ko) * 2012-12-04 2020-06-22 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작방법
CN103943142B (zh) * 2014-03-31 2017-02-08 西安紫光国芯半导体有限公司 一种静态随机存储器及其位线预充电自定时电路
KR20150116176A (ko) * 2014-04-07 2015-10-15 에스케이하이닉스 주식회사 셀 하부에 단위 페이지 버퍼들을 갖는 비휘발성 메모리 장치
ITUB20160956A1 (it) * 2016-02-22 2017-08-22 Sk Hynix Inc Memoria flash NAND comprendente un page buffer per il rilevamento di corrente
KR102491133B1 (ko) * 2016-03-21 2023-01-25 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10127988B2 (en) * 2016-08-26 2018-11-13 Micron Technology, Inc. Temperature compensation in memory sensing
KR20180123610A (ko) * 2017-05-08 2018-11-19 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR20200107024A (ko) * 2019-03-05 2020-09-16 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법, 그리고 불휘발성 메모리 장치를 포함하는 스토리지 장치
US11031071B2 (en) * 2019-03-05 2021-06-08 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method of nonvolatile memory device, and storage device including nonvolatile memory device
KR20210112661A (ko) * 2020-03-05 2021-09-15 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US20230019022A1 (en) * 2021-07-13 2023-01-19 Micron Technology, Inc. Microelectronic devices, and related memory devices, methods, and electronic systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210355B2 (ja) * 1991-03-04 2001-09-17 株式会社東芝 不揮発性半導体記憶装置
KR0172403B1 (ko) * 1995-11-15 1999-03-30 김광호 불휘발성 반도체 메모리의 데이타 리드회로
KR0172408B1 (ko) * 1995-12-11 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 및 그의 구동방법
KR100204803B1 (ko) * 1996-10-04 1999-06-15 윤종용 단일 비트셀 및 다중비트셀 동작의 동시적인 수행이 가능한 불휘발성 반도체 메모리 장치
JP3981179B2 (ja) * 1997-03-28 2007-09-26 松下電器産業株式会社 不揮発性半導体記憶装置
JP3576763B2 (ja) * 1997-08-21 2004-10-13 株式会社東芝 半導体記憶装置
JP3637211B2 (ja) * 1998-08-31 2005-04-13 株式会社東芝 半導体記憶装置
KR100347866B1 (ko) * 1999-03-08 2002-08-09 삼성전자 주식회사 낸드 플래시 메모리 장치
KR100399353B1 (ko) * 2001-07-13 2003-09-26 삼성전자주식회사 시분할 감지 기능을 구비한 불 휘발성 반도체 메모리 장치및 그것의 읽기 방법
US7042770B2 (en) * 2001-07-23 2006-05-09 Samsung Electronics Co., Ltd. Memory devices with page buffer having dual registers and method of using the same
KR100466981B1 (ko) * 2002-03-04 2005-01-24 삼성전자주식회사 저전압 불휘발성 반도체 메모리 장치
KR100515060B1 (ko) 2003-08-13 2005-09-14 삼성전자주식회사 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치
KR100626371B1 (ko) * 2004-03-30 2006-09-20 삼성전자주식회사 캐쉬 읽기 동작을 수행하는 비휘발성 메모리 장치, 그것을포함한 메모리 시스템, 그리고 캐쉬 읽기 방법

Also Published As

Publication number Publication date
KR100680484B1 (ko) 2007-02-08
KR20060104404A (ko) 2006-10-09
JP5059321B2 (ja) 2012-10-24
US7257047B2 (en) 2007-08-14
CN1841560A (zh) 2006-10-04
US20060221739A1 (en) 2006-10-05
JP2006286168A (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
CN100474450C (zh) 闪存设备的页缓冲器电路及其控制读操作的方法
CN102254574B (zh) 半导体存储器件及其操作方法
CN100550190C (zh) 非易失性存储器装置及操作其分页缓冲器的方法
CN100547685C (zh) 非易失性存储器件和用于操作其页缓冲器的方法
KR101049663B1 (ko) 페이지 버퍼 회로와 이를 구비한 불휘발성 메모리 소자 및 그 동작 방법
US7061813B2 (en) Page buffer of non-volatile memory device and method of programming and reading non-volatile memory device
USRE44978E1 (en) Method of verifying programming of a nonvolatile memory device
US7313024B2 (en) Non-volatile memory device having page buffer for verifying pre-erase
US8085587B2 (en) Non-volatile memory device and method of verifying a program operation in the same
KR101967895B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
JP4832885B2 (ja) 不揮発性メモリ装置のページバッファ
JP2006286167A (ja) 向上した動作性能を有するフラッシュメモリ装置のページバッファ回路とその読み出し及びプログラム動作制御方法
JP2006228396A (ja) 不揮発性メモリ装置のページバッファ動作方法
JP2006155852A (ja) ページバッファおよびこれを用いたフラッシュメモリ素子の検証方法
US8120964B2 (en) Nonvolatile memory device and method of operating the same
CN102820051A (zh) 半导体器件及其操作方法
US7403431B2 (en) Method of reading a flash memory device
KR100672117B1 (ko) 플래시 메모리 소자의 순간 과전류를 줄이는 프로그램 방법
CN101154449B (zh) 闪存器件及其读取方法
US20100284226A1 (en) Voltage generation circuit and nonvolatile memory device including the same
US7782676B2 (en) Method of operating a nonvolatile memory device
KR20090124105A (ko) 플래시 메모리 소자의 페이지 버퍼 및 이를 이용한 독출동작 및 검증 동작

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20131227