CN100440483C - 具电荷捕捉存储器单元的半导体存储器及制造方法 - Google Patents
具电荷捕捉存储器单元的半导体存储器及制造方法 Download PDFInfo
- Publication number
- CN100440483C CN100440483C CNB2003801056485A CN200380105648A CN100440483C CN 100440483 C CN100440483 C CN 100440483C CN B2003801056485 A CNB2003801056485 A CN B2003801056485A CN 200380105648 A CN200380105648 A CN 200380105648A CN 100440483 C CN100440483 C CN 100440483C
- Authority
- CN
- China
- Prior art keywords
- word line
- layer
- source
- regions
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000463 material Substances 0.000 claims description 56
- 238000009413 insulation Methods 0.000 claims description 26
- 238000000926 separation method Methods 0.000 claims description 25
- 239000000945 filler Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 13
- 239000004744 fabric Substances 0.000 claims description 13
- 230000008520 organization Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 238000013461 design Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 4
- 239000013067 intermediate product Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- -1 tetraethyl orthosilicate salt Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
在本发明具有NROM单元的半导体存储器中，该存储器晶体管(T)的沟道区域是以横切关于相关字线(2)的方向延伸，该位线是配置在该字线的顶端，而以电绝缘于该字线的方法配置，且形成电导交叉连接(21)，并分段配置于该字线间的内隙，且以电绝缘该字线的方法配置，而皆以次二序列连接至该位线。
Description
技术领域
本发明涉及半导体存储器及制造方法，尤其涉及具电荷捕捉存储器单元的半导体存储器及制造方法。
背景技术
存储器单元阵列包含电荷捕捉存储器单元，其具有可由沟道热电子(CHE)编程及由热洞所清除的存储器晶体管，举例来说，尤其是包含平面SONOS存储器单元或是NROM(nitride programmable read-onlymemory，氮化物可编程只读存储器)存储器单元(US 5,768,192，US6,011,725，WO 99/60631)，其具有平面MOS晶体管及一作为栅极介电质的氧化物-氮化物-氧化物储存层序列，其需要4至5伏特的电压来编程及清除，这可视为一项缺点。除此的外，如果存储器单元不是排列于一平面相邻于另一平面，而是位于半导体主体顶端会被蚀刻掉的沟槽壁上，则该存储器单元才能更广泛地微型化。
此类沟槽以一距离互相平行，且因此在该半导体主体的表面上形成一种梳状结构，该存储器晶体管的沟道是于沟槽壁上垂直排列。源极和漏极区域是排列在该半导体主体的顶端，其是以邻接该沟槽及位于该沟槽底部的方式排列，该源极/漏极区域是连接于位线上。存储器晶体管的栅极电极是排列于该沟槽上且连接于字线，该字线是横向于该位线，该位线则位该存储器单元阵列的顶端。
栅极介电质是于该沟槽壁上形成，其是借助一储存层序列，该储存层序列通常是使用氧化物-氮化物-氧化物层序列。在本例中，该氮化物层是在单元编程期间作为实际的储存层，电子会在氧化物层间被捕捉(捕捉)。
一种包含NROM的虚拟的接地阵列(virtual ground array)通常连接至字线，其是在该源极/漏极区域上方运作，且横过埋于下方的位线，该晶体管电流因此平行流过该字线。
这将造成许多的困难度：该存储器晶体管不能借助更精确的设定该源极/漏极掺杂(LDD、环形布植)最佳化，该字线具有微小的交叉部分，使得因为由该微小的交叉部分所造成的低电导性，而不可能快速存取存储器内容。因为介于相邻沟道区域间的绝缘较佳地是由一沟道终止布植所影响，掺杂扩散进入该沟道区域便能引起在该沟道内的非均质电流分布，以及发生显著的窄宽效应。
US 6,469.935B2描述一种阵列结构的非易失性存储器及其运作方式。在此阵列中，具有多个第一连接区域，其是共同连接于在一方阵内的四存储器单元的一第一丛集，和包含该存储器晶体管的源极/漏极区城，以及多个第二连接区域，其是共同连接于在一方阵内的四存储器单元的一第二丛集，和包含该存储器晶体管的源极/漏极区域，每一第一和第二丛集对包含一共享单元。该运作方法利用控制栅极连接至控制线，其是平行于该字线且是配置于邻接该字线的两侧。
US 5,679,591描述一种方法，用以制造一不与位于顶端的位线接触的半导体存储器，其中该位线带是配置于该字线堆栈之间，且相互连接至该沿字线的连续存储器晶体管上的源极/漏极区域。该沟道区域是横向于该字线且借助沟槽绝缘互相隔离。
发明内容
本发明的目的乃是详细说明一种改善的半导体存储器，其在一虚拟接地结构下具有电荷捕捉存储器单元。
根据本发明的一个方面，提供了一种存储器阵列结构，其包含一基板，其具有一第一极性，其包含多个浅沟槽绝缘区域，其实质上是沿着一第一方向(y)连续配置；多个传导字线，其是沿着一第二方向(x)配置，该第二方向是横切该第一方向，该字线是借助一捕捉介电质而至少部分地与该基板绝缘，其中邻接字线间的该基板区域是以一具有一第二极性的杂质布植，藉此产生多个源极/漏极区域，其是由在该第二方向(x)的该沟槽绝缘所束搏，该源极/漏极区域是交替以奇数和偶数编号的行配置，而沿着该第一方向(y)，且交替以偶数和奇数编号的列配置，而沿着该第二方向(x)；多个传导跳线连接，其实质上是于该沟槽绝缘区域的上，该等区域电连接该源极/漏极区域对，在偶数编号列的每一对源极/漏极区域是连接在偶数编号行的源极/漏极区域，以及在接续奇数编号行的相邻源极/漏极区域，而在奇数编号列的每一队源极/漏极区域是连接在奇数编号行的源极/漏极区域，以及在接续奇数编号行的相邻源极/漏极区域；以及多个传导位线，其是沿着该第一方向(y)在该跳线连接上配置，每一该位线是连接多个跳线连接，而在该偶数编号列或是该奇数编号列。
根据本发明的另一方面，提供了一种用以制造一半导体存储器的方法，其中在第一步骤中，在一半导体主体或基板的顶端，以任意顺序，提供一掺杂浓度，其足够形成存储器晶体管的沟道区域，且制造带状STI绝缘(1)，而是互相以一距离相隔平行配置；在第二步骤中，提供一介电质储存层序列，其包含一第一边界层(10)、一储存层(11)以及一第二边界层(12)；在第三步骤中，提供一电传导材料且与在该顶端的电绝缘一起图形化，以形成字线(2)，而是互相以一距离间隔平行配置，其方向是横切于该STI绝缘(1)；在第四步骤中，该字线(2)是侧向电绝缘，且源极/漏极区域(19)是借助在该STI绝缘(1)及该字线(2)之间注入掺杂形成；在第五步骤中，该电传导材料及该介电质材料是注入该字线(2)之间的间隙物，并以一方法图形化，使得根据该源极/漏极区域(19)沿着一个别字线(2)的一连续编号，其中未配置在一STI绝缘不同侧的该源极/漏极区域(19)的每一个获得相同的号码，(a)在该字线(2)的一侧，在该编号中的一偶数编号的源极/漏极区域，皆是电导连接于该接续奇数编号的源极/漏极区域，以及(b)在该字线(2)的另一侧，在该编号中的一奇数编号的源极/漏极区域，皆是电导连接于该接续偶数编号的源极/漏极区域；以及在第六步骤中，该电传导材料是用于带状中，其目的在于形成位线(4)，而互相以一距离间隔平行配置，且方向是横切于该字线(2)，且以如此的方法接触连接于在该第五步骤中注入的该电传导材料，而使得一个别位线(4)是电导连接于该电传导材料的一部分，且都是连续地沿着该位线，而在该字线之间的次二内隙中。
本发明的细节方面则于其它方面中揭露。
发明的半导体存储器具有电荷捕捉存储器单元，尤其是SONOS单元或是NROM单元，该沟道区域是横向于有关的字线运作，该字线则配置在该字线的顶端，且以电绝缘于字线的方法配置，并有电导性的交叉连接，其是配置作为字线之间内隙的传导跨接线连接，且电绝缘于该字线，并且以一特定方法连接至该位线。
依据沿着一个别字线的存储器晶体管的连续编号，在该字线的一侧，一偶数编号的存储器晶体管的源极/漏极区域，交叉连接电导连接至在该编号中的该接续奇数编号的存储器晶体管的源极/漏极区域，在该字线的另一侧，一奇数编号的存储器晶体管的源极/漏极区域，交叉连接电导连接至在该编号中的该接续偶数编号的存储器晶体管的源极/漏极区域，该字线在该位线之间是接触连接于字线带，其减少电主体电阻。
附图说明
该半导体存储器及其制造方法的实施方式，是参照图式图1至图14，于下文中描述更多细节。
图1所示为STI绝缘及字线的配置设计图；
图2所示为字线及位线的配置设计图；
图3所示为字线、位线及字线带的配置设计图；
图4所示为制造方法的一第一中间产物的细节，其是沿着该字线的截面图；
图5所示为图4的制造方法的下一步骤的截面图；
图6至图8所示为制造方法的不同步骤之中间产物，其是垂直该字线的截面图；
图9所示为该晶体管及字线的配置设计平面图；
图10所示为该字线、位线及位线接触的配置设计平面图；
图11及图12所示为制造方法的下一步骤后，中间产物的更进一步的细节，其是横向于该字线的截面图；
图13所示为该配置的电路设计图；以及
图14所示为另一实施方式的截面图，其是对应于图7的截面图。
具体实施方式
图1所示为一设计的平面图，其揭露该STI绝缘1、具有侧向间隙物3的字线2，以及互相电导连接的区域的位置。该STI绝缘(浅沟槽绝缘)乃是绝缘沟槽，其是彼此以一距离平行配置，且介于该晶体管的沟道区域之间，该晶体管是平行于位于每一字线2下方的绝缘沟槽运作，该字线因此在该沟道区域上运作，其是横向配置于该字线的经度方向，该晶体管的源极/漏极区域是侧向邻接于该字线，该源极/漏极区域是于该区域内互相电导连接，该区域是为图1所示的斜线部分，每一关连绝缘沟槽的一小部分都桥接起来。
图2所示为配置平面图，该配置包含在该字线上方的位线4。在图1标记为斜线部分的区域，此后称为交叉连接，其在图2标记为相同的小写字母。该交叉连接是借助该位线4接触连接，该位线接触5在图2中由虚线表示其轮廓，且由一交叉识别。除此的外，该位线接触5是以大写符号标记，其是对应于关连的交叉连接的小写符号。在图2中可发现，该位线4是电接触连接于交叉连接，其是连续配置在该位线的方向，但两字线之间有一内隙存在。
图3所示为根据图2字线带6的平面图，其是接触连接于该字线2的顶端，且是配置在该位线4的上。该字线带6是用以作为更进一步减低该字线的该电主体电阻，该位线4是电绝缘于该字线2及该字线带6。
本半导体存储器的实施方式更精确的结构将参照一较佳的制造方法及图式解说。图4所示为该半导体存储器制造方法之中间产物的细节，其是平行于该字线的截面图。包含衬垫氧化物7及衬垫氮化物8的一般层是于半导体主体或是基板的顶端制造，该半导体材料具有掺杂浓度，其是够以形成存储器晶体管的沟道区域，为了此目的，在基板中以已知的晶体管制造方法形成掺杂阱是可行的。提供给该晶体管的该沟道区域的一掺杂阱9，其是由该阱接口所指示，在图4中以虚线描绘。
该绝缘沟槽是在该半导体主体或是基板的顶端制造为STI绝缘1，这些STI绝缘1是由多个绝缘沟槽所组成，其是互相间隔一距离平行配置，且较佳地是以该半导体材料的氧化物填满，然而，在该绝缘沟槽中亦可为不同的介电质。
图5所示为图4的制造方法的下一步骤的截面图。一储存层序列是施加于该半导体主体或基板的顶端上，该储存层序列亦用以作为栅极介电质，且包含一第一边界层10、一储存层11以及一第二边界层12.该边界层10、12尤其可为一氧化物，而该储存层11可为一氮化物。除了该氧化物-氮化物-氧化物层序列的外，亦可使用适用于电荷捕捉存储器单元的不同的储存层序列，这些层一开始是用于整个区域，其亦可由在周边区域不同的栅极介电质整个或部分取代。
接着是一第一字线层13，其较佳是为多晶硅，亦可使用一第二字线14或是字线层序列，其是例如W/WN或是WSi，且改善该第一字线层13的传导性。其后额外附加一硬屏蔽层15，其是由垫绝缘材料所制成，该硬屏蔽是以带形式依序图像化，因此可图像化该字线网络(字线堆栈)，其是以一距离相互平行。
这可在图6中见到，其是有关中间产物横过对应该字线网络20的结构截面图。在此范例中，该字线网络20包含该储存层11、该第二边界层12、该第一字线层13(例如多晶硅)、该第二字线层(例如WSi)以及该硬屏蔽15。在该字线间，该确实储存层11可移除，如同图6所示。或者，该第二边界层12及该储存层11亦可存在于此。现在可为该源极/漏极区域注入布植，其包含相关的最佳化，如果该第二字线层14是为WSi，典型具有约3耐米厚度的氧化层，较佳地是于该字线的侧边形成。
接下来是平版印刷步骤，LDD布植(轻微掺杂漏极)及环形布植可受已知方法所影响。该掺杂区域16在图6中是以虚线描绘且由此制程，其初始仍具有一低掺杂浓度，其是比所设想完成的源极/漏极区域还低。位于该掺杂区域16之间的乃是一晶体管的沟道区域17。
依据图7的截面图，间隙物18是接着于该字线网络20的侧壁形成，该字线网络20(在本案例中为该第一字线13及该第二字线14)的电导材料，亦侧向借助该间隙物电绝缘，该间隙物是以一般方法制造，其是所提供的该材料保角沉积，且接着非等向回蚀。该间隙物18是用于屏蔽一更进一步的布植，用以形成该源极/漏极区域19，该间隙物18可对应图1至图3所描绘的间隙物3，然而亦可在该布植前或后制造间隙物，视情况所需，该布植是以退火锻炼。
接续的步骤是制造该交叉连接，如同图8所示，该交叉连接21及该介电质填充物22分别被注入该字线所排列的内隙间，由于该交叉连接是总是倾向分别连接在介于该字线网络20的间相关内隙的源极/漏极区域，但该交叉连接必须互相电绝缘，他们必须分段形成，且借助介电质材料互相绝缘。
为了这个目的，首先该内隙是由介电质材料所填充，其是接着由该区域中移除，以形成该交叉连接。提供给该交叉连接的该电传导材料是接着处入。或者，除此的外，介于该字线网络之间的内隙完全由提供给该交叉连接的电导材料所填充，该材料是接着由提供给该交叉连接的分段间隔移除，且由介电质材料所取代。
一个适当的第一变形的介电质材料，较佳地是为介电质，其是用以宽间隙物，(亦即为了驱动周边的高电压晶体管)，其可为例如：一氧化物制造的TEOS(四乙基正硅酸盐)。在本实施方式中，如果该间隙物18是为例如氮化物，或是不同的材料但相对于填充的氧化物可选择性地移除，则会具有优势，该填充介电质材料是接着于提供给该交叉连接的该区域中移除，仅留下该介电填充物22。该第一边界层10的材料亦于该孔穴中移除且因此形成，使得该源极/漏极区域19的该掺杂半导体材料于该处无覆盖物。一电导材料，较佳地是为多晶硅，接着能被注入该孔穴中，该源极/漏极区域是借助该材料交叉连接于该顶端，该顶端是为平面化。
在所提的第二变形中，首先在本实施方式中，亦是先移除该第一边界层10的材料。在该交叉连接的材料及该源极/漏极区域19的顶端之间，亦可制造一电接触，介于该字线网络20之间的内隙接着完全由该材料填充，例如多晶硅，以提供给该交叉连接，该顶端是为平面化。所注入的材料是借助平版印刷术于所预设的间隔中移除，使得提供给交叉连接的个别分段可互相绝缘。介电填充物22接着可注入其间，其是在该顶端再一次平面化之后。
图9所示为因此所获得的结构平面图，此平面图的方向是对应于图1至图3。三字线WLi-1、WLi及WLi+1在此描绘是自左排至右，该存储器晶体管T是以虚线描绘的沟道区域说明。该STI绝缘1的填充沟渠是分别排列于该沟道区域之间。该交叉连接21再一次以斜线区域描绘，该介电填充物22使该相同字线内隙的该交叉连接21的电导材料的分段互相绝缘。
图10所示为图9的简化平面图，用以说明该接续制造位线4的排列。这些位线是互相以一距离平行配置，其是横向地相对于该位线及介于该存储器晶体管所占用的区域间。因此，其大约排列在该STI绝缘1的沟槽的上。为了定位目的，图10中该字线2的编号同样地是比照图9描绘，图10是借助该位线4说明该位线接触5的位置，其是电绝缘于该字线2，其是电导连接于该分别对应的交叉连接21。
图11所示为横向相对于该字线的截面图，其是在该位线4制造之后。一种已知的方法称为「双镶嵌结构制程」是用于本实施方式于此说明。在本实施方式中，由介电质材料所组成的一层24是使用，并于设想的位线的区域中提供沟槽，且亦提供在该材料上的孔洞，以在该位线接触5的该位置上交叉连接以便制成。该接触孔洞是与该沟槽以一提供给该位线的材料填充，因此制造该结构是于图11的截面图中说明。
在此半导体存储器中，与一般只有较小交叉片段的字线的半导体存储器相比，该字线具有较高的电导性。然而，该字线的传导性可额外地改善，因为根据本发明的半导体存储器，提供额外的如字线带的互相连接尤其简单，此乃因为该字线2是较宽的形成，其是由于该沟道区域的经度方向是横向地相对该字线排列。因此，该字线的顶端能于该位线之间接触连接，使得该位线的上且电绝缘于后者，字线带能平行于该字线排列。最终，原则上所有已知用以制造金属化的方法都可使用，其可使用一铝层作为基础金属层，其是连接于由钨所制造的接触孔洞填充物，另一种双镶嵌结构技术则可使用铜和钨。
图12所示为在制造该字线带6后的截面图，其是横向相对于该字线及两位线之间，换句话说，亦即位移至相对于图11的截面图之前或之后。介于该位线之间的内隙及该位线的顶端，首先由一介电质层24a所覆盖和铺平，接触孔洞是于该介电质层24a中制造，其中该接触孔洞是以接触孔洞填充物24所填充，其是依据图12的截面图。该字线带6是电导连接于这些接触孔洞填充物23，一更进一步的介电质层25是于该字线带6间使用。用以完成该半导体存储器的更进一步的方法步骤，可用之后依照已知方法制造。
图13所示为一虚拟接地存储器单元结构的电路设计图，其中该字线是由左至右描绘，而该位线是由上至下排列。从源极至漏极的该晶体管经度方向是平行于该字线排列，且因此对应于该阵列中该晶体管之前述一般配置。尽管根据本发明的该半导体存储器结构具有相同的电路设计，于实现目标的晶体管方向，对应于该连接是于图13中以粗线描绘，因此该终端点是分别互相连接重叠的处，该晶体管的经度方向是因此平行于该位线。
在一较佳地配置中，该字线网络20是侧向提供氧化物所组成的间隙物3。最终，根据图14一种方法尤其适合，其是对应于图7的截面图。该字线层13、14是侧向氧化以形成氧化层18a，其是封装该字线，且由该氧化物组成的该间隙物18便接着形成。该硬屏蔽15是事先准备提供给该间隙物尺寸的厚度，且是以氮化物制成，该间隙物18是由全区域保角沉积一氧化层，且接着非等向回蚀该氧化物所制成。根据本方法的一较佳实施方式，制造该结构的顶端因此由一薄氮化层(氮化物衬垫26)涂覆，如图14所描绘。
接着一填充物27是被注入该字线间的内隙，因此该顶端是平面化。该填充物27是一种提供给介电质填充物22的材料，并且相对于氮化硅可选择性地蚀刻掉，举例来说，可使用BPSG。在该表面平面化之后，该硬屏蔽15是至少部分移除，同时该孔穴28会朝向一侧边加宽，如同图14所示。氮化物衬垫26在本实施方式中是作为蚀刻终止层，扩大的孔穴28是由氮化物层所填满，该孔穴28是侧向投射在该字线网络的上，而在该间隙物18的下。该氮化物层接着便作为屏蔽，用以侧向限定该填充物27被移除的区域，以及该交叉连接21被注入的区域。
依据此方法，便可制造非易失性存储器单元晶体管以作为虚拟接地阵列，其是借助连续绝缘沟槽达成互相电绝缘的效果，同时也达到高电路密度。该源极/漏极区域能借助LDD和环形布植达到最佳化。该字线的电传导性可借助字线带所增加，制造期间的热预算可维持低点，因为该源极/漏极连接触是在该栅极介电质制成之后才布植。
图式符号说明
1 STI色缘
2 字线
3 间隙物
4 位线
5 位线接触
6 字线带
7 衬垫氧化物
8 衬垫氮化物
9 阱
10 第一边界层
11 储存层
12 第二边界层
13 第一字线层
14 第二字线层
15 硬屏蔽
16 掺杂区域
17 沟道区域
18 间隙物
18a 氧化物层
19 源极/漏极区域
20 字线网络
21 交叉连接
22 介电质填充物
23 接触孔洞填充物
24 介电质层
24a 另一介电质层
25 另一介电质层
26 氮化物衬垫
27 介电质填充物
28 孔穴
Claims (18)
1.一种存储器阵列结构，其包含：
一基板，其具有一第一极性，其包含多个浅沟槽绝缘区域，其实质上是沿着一第一方向(y)连续配置；
多个传导字线，其是沿着一第二方向(x)配置，该第二方向是横切该第一方向，该字线是借助一捕捉介电质而至少部分地与该基板绝缘，其中邻接字线间的该基板区域是以一具有一第二极性的杂质布植，藉此产生多个源极/漏极区域，其是由在该第二方向(x)的该沟槽绝缘所束搏，该源极/漏极区域是交替以奇数和偶数编号的行配置，而沿着该第一方向(y)，且交替以偶数和奇数编号的列配置，而沿着该第二方向(x)；
多个传导跳线连接，其实质上是于该沟槽绝缘区域的上，该等区域电连接该源极/漏极区域对，在偶数编号列的每一对源极/漏极区域是连接在偶数编号行的源极/漏极区域，以及在接续奇数编号行的相邻源极/漏极区域，而在奇数编号列的每一队源极/漏极区域是连接在奇数编号行的源极/漏极区域，以及在接续奇数编号行的相邻源极/漏极区域；以及
多个传导位线，其是沿着该第一方向(y)在该跳线连接上配置，每一该位线是连接多个跳线连接，而在该偶数编号列或是该奇数编号列。
2.如权利要求1所述的存储器阵列结构，其中该源极/漏极区域(19)是侧向邻接于该字线(2)配置。
3.如权利要求1或2所述的存储器阵列结构，其中：
该字线(2)是提供侧向间隙物(3)；
该传导跳线连接(21)是配置邻接于该间隙物(3)，且借助该间隙物(3)电绝缘于该字线(2)；
于该传导跳线连接(21)间提供一介电质填充物(22)，且在该字线(2)及该传导跳线连接(21)上提供一介电质材料层(24)；
该位线(4)是配置在该介电质材料层(24)的内；以及
一位线接触(5)是配置在该传导跳线连接(21)的上，且借助填充接触孔洞连接至该位线(4)，该孔洞是于该介电质材料层(24)的内提供。
4.如权利要求1或2所述的存储器阵列结构，其中该字线实质上是完全借助该捕捉介电质层与该基板绝缘。
5.如权利要求1或2所述的存储器阵列结构，其中该存储器阵列是适用于作为一虚拟接地阵列操作。
6.如权利要求1或2所述的存储器阵列结构，其中该位线是为金属位线。
7.如权利要求1或2所述的存储器阵列结构，其中该存储器阵列是为一氮化物可编程只读存储器(NROM)存储器阵列。
8.如权利要求1或2所述的存储器阵列结构，其中该捕捉介电质是由介于二边界层间的一储存层所组成。
9.如权利要求1或2所述的存储器阵列结构，其中该储存层是为一氮化物层，且其中该边界层是为一氧化物层。
10.如权利要求6所述的存储器阵列结构，其中该存储器阵列是为一浮点栅极存储器阵列。
11.如权利要求1或2所述的存储器阵列结构，其中该传导跳线连接除了多晶硅以外，是由一电传导金属所形成。
12.一种用以制造一半导体存储器的方法，其中：
在第一步骤中，在一半导体主体或基板的顶端，以任意顺序，提供一掺杂浓度，其足够形成存储器晶体管的沟道区域，且制造带状STI绝缘(1)，而是互相以一距离相隔平行配置；
在第二步骤中，提供一介电质储存层序列，其包含一第一边界层(10)、一储存层(11)以及一第二边界层(12)；
在第三步骤中，提供一电传导材料且与在该顶端的电绝缘一起图形化，以形成字线(2)，而是互相以一距离间隔平行配置，其方向是横切于该STI绝缘(1)；
在第四步骤中，该字线(2)是侧向电绝缘，且源极/漏极区域(19)是借助在该STI绝缘(1)及该字线(2)之间注入掺杂形成；
在第五步骤中，该电传导材料及该介电质材料是注入该字线(2)之间的间隙物，并以一方法图形化，使得根据该源极/漏极区域(19)沿着一个别字线(2)的一连续编号，其中未配置在一STI绝缘不同侧的该源极/漏极区域(19)的每一个获得相同的号码，
(a)在该字线(2)的一侧，在该编号中的一偶数编号的源极/漏极
(b)在该字线(2)的另一侧，在该编号中的一奇数编号的源极/漏极区域，皆是电导连接于该接续偶数编号的源极/漏极区域；以及
在第六步骤中，该电传导材料是用于带状中，其目的在于形成位((4)，而互相以一距离间隔平行配置，且方向是横切于该字线(2)，且以如此的方法接触连接于在该第五步骤中注入的该电传导材料，而使得一个别位线(4)是电导连接于该电传导材料的一部份，且都是连续地沿着该位线，而在该字线之间的次二内隙中。
13.如权利要求12所述的方法，其中该第四步骤的实施，是借助在该字线(2)的侧壁形成间隙物，且使用该间隙物以屏蔽一用以形成该源极/漏极区域的布植。
14.如权利要求12或13所述的方法，其中在该第五步骤中，注入于该字线(2)之间的该电传导材料，是以一不在该间隙物(18)上方延伸的方法结构化。
15.如权利要求12至14任一项所述的方法，其中在该第二步骤中，一氧化物层是制造作为该第一边界层(10)，一氮化物层是制造作为该储存层(11)，且一氧化物层是制造作为该第二边界层(12)。
16.如权利要求12至15任一项所述的方法，其中在一第七步骤中，在该位线(2)之间的一平面化的顶端，制造暴露该字线(2)的该电传导材料的接触孔洞，且以另一电传导材料，字线带(6)是制造以作为相互连接，而是经由接触孔洞填充物电导连接于相关的字线，且电绝缘于该位线(4)。
17.如权利要求12至16任一项所述的方法，其中该第六步骤中的执行，是借助一由介电质材料所组成的层(24)，是施加且提供在该材料上的接触孔洞以便接触连接，且亦提供在该位线的该区域中的沟槽；以及
该接触孔洞及该沟槽是以一提供给该位线的材料填充。
18.如权利要求12至17任一项所述的方法，其中
该位线(2)是提供由氧化物组成的间隙物(18、18a)，且是配置在该字线(2)的侧壁；
该间隙物(18、18a)是由一氮化物衬垫(26)覆盖；
侧向投射在该字线上的一氮化物层，是施用在该字线(2)上及相关的间隙物(18、18a)；以及
该第五步骤的执行，是借助在该字线(2)之间的内隙提供一介电质填充物(27)且铺平；
使用在该区域中具有孔穴，以供给电传导材料的一屏蔽，该填充物(27)是相对于在该区域中的该氮化物层及该氮化物衬垫(26)选择性地移除，以及
该电传导材料是注入该孔穴以因此完成制造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10258194.0 | 2002-12-12 | ||
| DE10258194A DE10258194B4 (de) | 2002-12-12 | 2002-12-12 | Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1723555A CN1723555A (zh) | 2006-01-18 |
| CN100440483C true CN100440483C (zh) | 2008-12-03 |
Family
ID=32477599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003801056485A Expired - Fee Related CN100440483C (zh) | 2002-12-12 | 2003-12-12 | 具电荷捕捉存储器单元的半导体存储器及制造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7184291B2 (zh) |
| EP (1) | EP1570520A2 (zh) |
| JP (1) | JP2006510194A (zh) |
| KR (1) | KR100703252B1 (zh) |
| CN (1) | CN100440483C (zh) |
| AU (1) | AU2003294845A1 (zh) |
| DE (1) | DE10258194B4 (zh) |
| TW (1) | TWI235485B (zh) |
| WO (1) | WO2004053982A2 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10332095B3 (de) * | 2003-07-15 | 2005-01-20 | Infineon Technologies Ag | Halbleiterspeicher mit Charge-trapping-Speicherzellen |
| US7049651B2 (en) | 2003-11-17 | 2006-05-23 | Infineon Technologies Ag | Charge-trapping memory device including high permittivity strips |
| DE102004006505B4 (de) * | 2004-02-10 | 2006-01-26 | Infineon Technologies Ag | Charge-Trapping-Speicherzelle und Herstellungsverfahren |
| US6972226B2 (en) * | 2004-03-31 | 2005-12-06 | Infineon Technologies Ag | Charge-trapping memory cell array and method for production |
| US7423310B2 (en) | 2004-09-29 | 2008-09-09 | Infineon Technologies Ag | Charge-trapping memory cell and charge-trapping memory device |
| US7365382B2 (en) | 2005-02-28 | 2008-04-29 | Infineon Technologies Ag | Semiconductor memory having charge trapping memory cells and fabrication method thereof |
| US7320934B2 (en) * | 2005-06-20 | 2008-01-22 | Infineon Technologies Ag | Method of forming a contact in a flash memory device |
| US20070018278A1 (en) * | 2005-07-25 | 2007-01-25 | Michael Kund | Semiconductor memory device |
| US20070048951A1 (en) * | 2005-08-31 | 2007-03-01 | Hocine Boubekeur | Method for production of semiconductor memory devices |
| US7416976B2 (en) | 2005-08-31 | 2008-08-26 | Infineon Technologies Ag | Method of forming contacts using auxiliary structures |
| US20070077748A1 (en) * | 2005-09-30 | 2007-04-05 | Dominik Olligs | Method for forming a semiconductor product and semiconductor product |
| US20070082446A1 (en) * | 2005-10-07 | 2007-04-12 | Dominik Olligs | Methods for fabricating non-volatile memory cell array |
| KR100900301B1 (ko) * | 2007-04-27 | 2009-06-02 | 삼성전자주식회사 | 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법 |
| US7492636B2 (en) * | 2007-04-27 | 2009-02-17 | Macronix International Co., Ltd. | Methods for conducting double-side-biasing operations of NAND memory arrays |
| JP2009182076A (ja) * | 2008-01-30 | 2009-08-13 | Panasonic Corp | 半導体装置及びその製造方法 |
| TWI421879B (zh) * | 2009-12-09 | 2014-01-01 | Macronix Int Co Ltd | 記憶體的記憶胞陣列 |
| US11889680B2 (en) | 2020-08-28 | 2024-01-30 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760437A (en) * | 1995-09-11 | 1998-06-02 | Rohm Co., Ltd. | Semiconductor memory device, a method for manufacturing thereof and a connecting method of virtual ground array of a semiconductor memory device |
| DE10117037A1 (de) * | 2001-04-05 | 2002-10-17 | Infineon Technologies Ag | Speicherzellenarray mit einzeln adressierbaren Speicherzellen und Verfahren zur Herstellung desselben |
| US8787035B2 (en) * | 2011-04-05 | 2014-07-22 | Tyco Electronics Corporation | Electrical interconnect device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168334A (en) * | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
| JP3358663B2 (ja) * | 1991-10-25 | 2002-12-24 | ローム株式会社 | 半導体記憶装置およびその記憶情報読出方法 |
| DE19604260C2 (de) * | 1996-02-06 | 1998-04-30 | Siemens Ag | Festwert-Speicherzellenvorrichtung und ein Verfahren zu deren Herstellung |
| IT1284185B1 (it) * | 1996-06-28 | 1998-05-08 | Texas Instruments Italia Spa | Matrice di memoria flash eeprom orizzontalmente settorizzata per operazioni di cancellazione. |
| US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| KR100246782B1 (ko) * | 1996-08-30 | 2000-03-15 | 김영환 | 메모리 셀 어레이 |
| US5679591A (en) * | 1996-12-16 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of making raised-bitline contactless trenched flash memory cell |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
| US6215148B1 (en) * | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
| JP2000228509A (ja) * | 1999-02-05 | 2000-08-15 | Fujitsu Ltd | 半導体装置 |
| US6469935B2 (en) * | 1999-08-05 | 2002-10-22 | Halo Lsi Design & Device Technology, Inc. | Array architecture nonvolatile memory and its operation methods |
| JP4899241B2 (ja) * | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| US6531350B2 (en) * | 2001-02-22 | 2003-03-11 | Halo, Inc. | Twin MONOS cell fabrication method and array organization |
| DE10110150A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
| US7365382B2 (en) * | 2005-02-28 | 2008-04-29 | Infineon Technologies Ag | Semiconductor memory having charge trapping memory cells and fabrication method thereof |
-
2002
- 2002-12-12 DE DE10258194A patent/DE10258194B4/de not_active Expired - Fee Related
-
2003
- 2003-12-08 TW TW092134622A patent/TWI235485B/zh not_active IP Right Cessation
- 2003-12-12 EP EP03785809A patent/EP1570520A2/en not_active Withdrawn
- 2003-12-12 AU AU2003294845A patent/AU2003294845A1/en not_active Abandoned
- 2003-12-12 JP JP2004558082A patent/JP2006510194A/ja active Pending
- 2003-12-12 CN CNB2003801056485A patent/CN100440483C/zh not_active Expired - Fee Related
- 2003-12-12 KR KR1020057010527A patent/KR100703252B1/ko not_active IP Right Cessation
- 2003-12-12 WO PCT/EP2003/014172 patent/WO2004053982A2/en active Application Filing
-
2005
- 2005-06-03 US US11/145,541 patent/US7184291B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760437A (en) * | 1995-09-11 | 1998-06-02 | Rohm Co., Ltd. | Semiconductor memory device, a method for manufacturing thereof and a connecting method of virtual ground array of a semiconductor memory device |
| DE10117037A1 (de) * | 2001-04-05 | 2002-10-17 | Infineon Technologies Ag | Speicherzellenarray mit einzeln adressierbaren Speicherzellen und Verfahren zur Herstellung desselben |
| US8787035B2 (en) * | 2011-04-05 | 2014-07-22 | Tyco Electronics Corporation | Electrical interconnect device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1723555A (zh) | 2006-01-18 |
| DE10258194A1 (de) | 2004-07-15 |
| US20050286296A1 (en) | 2005-12-29 |
| WO2004053982A2 (en) | 2004-06-24 |
| US7184291B2 (en) | 2007-02-27 |
| KR100703252B1 (ko) | 2007-04-03 |
| DE10258194B4 (de) | 2005-11-03 |
| KR20050085511A (ko) | 2005-08-29 |
| TW200414522A (en) | 2004-08-01 |
| AU2003294845A1 (en) | 2004-06-30 |
| AU2003294845A8 (en) | 2004-06-30 |
| WO2004053982A3 (en) | 2004-10-14 |
| EP1570520A2 (en) | 2005-09-07 |
| TWI235485B (en) | 2005-07-01 |
| JP2006510194A (ja) | 2006-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100440483C (zh) | 具电荷捕捉存储器单元的半导体存储器及制造方法 | |
| US7365382B2 (en) | Semiconductor memory having charge trapping memory cells and fabrication method thereof | |
| CN102468283B (zh) | 存储器件及其制造方法、存储系统和多层器件 | |
| KR101028994B1 (ko) | 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN100470836C (zh) | 晶体管结构、存储单元及其阵列、及存储器制造方法 | |
| KR101056113B1 (ko) | 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
| CN1186820C (zh) | 半导体存储阵列及其制造方法 | |
| CN101937919A (zh) | 三维非易失性存储装置及其制造方法 | |
| KR101160185B1 (ko) | 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
| CN102237368A (zh) | 非易失性存储器件及其制造方法 | |
| CN103872057A (zh) | 非易失性存储器件及其制造方法 | |
| CN102760740A (zh) | 非易失性存储器件及其制造方法 | |
| CN100501976C (zh) | Nrom器件及其制造方法 | |
| CN103579252A (zh) | 非易失性存储器件及其制造方法 | |
| CN100361306C (zh) | 位线结构及其制造方法 | |
| US7288812B2 (en) | Semiconductor memory with virtual ground architecture | |
| KR101329586B1 (ko) | 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
| CN101075618B (zh) | 非易失性存储器单元阵列及形成其的方法 | |
| US11844215B2 (en) | Three-dimensional flash memory device supporting bulk erase operation and manufacturing method therefor | |
| CN1886798B (zh) | 具有交错的局部互连结构的存储单元阵列 | |
| US20060027853A1 (en) | Semiconductor storage device and method of manufacturing same | |
| CN1332439C (zh) | 具电荷捕捉存储单元半导体存储器的制造方法 | |
| US20080203459A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| CN100502014C (zh) | 半导体存储装置及生产方法 | |
| CN108538849A (zh) | 一种三维堆叠的闪存结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: INFINEON TECHNOLOGIES AG Patentee after: Dream Limited by Share Ltd. Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG Patentee before: Cimon Da Flash GmbH & Co.KG Address after: Munich, Germany Patentee after: INFINEON TECHNOLOGIES AG Patentee after: Cimon Da Flash GmbH & Co.KG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG Patentee before: Infineon Technologies Flash GmbH & Co.KG |
|
| CP03 | Change of name, title or address |
Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20160314 Address after: Munich, Germany Patentee after: INFINEON TECHNOLOGIES AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG Patentee before: Dream Limited by Share Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081203 Termination date: 20151212 |
|
| EXPY | Termination of patent right or utility model |