CN1332439C - 具电荷捕捉存储单元半导体存储器的制造方法 - Google Patents

Abstract

电传导材料被引入该字线(2)间的空间及使用屏蔽(6)以一种方式被部份移除使得该传导材料的余留部分(7)于各情况接填充相关空间的区段及皆产生与漏极/源极区域(15)的电接触。使用该传导材料的进一步部份，形成该制造方法的对准标记为可能的。

Description

具电荷捕捉存储单元半导体存储器的制造方法

技术领域

本发明涉及具电荷捕捉存储单元半导体存储器的制造方法及半导体基板。

背景技术

电荷捕捉存储单元，特别是根据美国专利第5,768,192号、美国专利第6,011,765号或WO 99/60631的平面SONOS存储单元或NROM存储单元，具氧化物-氮化物-氧化物储存层序列做为栅极介电体，电荷捕捉存储单元由沟道热电子(CHE)程序化及由热空穴消除，包含NROM单元的虚拟接地数组一般被提供为具字线，其在源极/漏极区域上方运行及跨越经埋藏位线。所以该晶体管电流平行地流至该字线，此产生各种难题：记忆晶体管无法由源极/漏极掺杂的精确设定而被最适化。该字线具小的截面区段，使得至存储器内容的快速存取为不可能的，此系由于因该小的截面区段的结果所引起的低电传导性。

美国专利第5,679,591号叙述制造具位线于其顶部侧的不接触半导体存储器之制造方法，在此情况下，位线条片皆被排列于字线堆栈间及中间连接沿该字线的连续记忆晶体管的源极/漏极区域，该沟道区域关于该字线横向地放置及由沟槽隔离彼此隔离。

发明内容

本发明目的为订定一种改良方法以制造具以虚拟接地架构的电荷捕捉存储单元的半导体存储器。

此目的可通过以下技术方案达到。

根据本发明的一种具电荷捕捉记忆单元的半导体存储器的制造方法，其中，第一步骤，在半导体本体或基板的顶部侧，以任意次序提供足够形成存储器晶体管的沟道区域的掺杂剂浓度，并且制造彼此间相距一距离平行排列的条片型式STI隔离；第二步骤，施用包含第一边界层、储存层及第二边界层的介电体储存层序列；第三步骤，施用电传导材料并且与顶部侧的绝缘层一起被图案化以形成字线，其关于该STI隔离横向地彼此间相距一距离平行排列；第四步骤，该字线被侧边电绝缘，并且该漏极/源极区域经向该STI隔离及该字线间引入掺杂剂而制造，其中，在第五步骤，在该字线间的空间引入电传导材料，并且使用掩膜来部分移除所引入的电传导材料，使得该电传导材料的余留部分分别填满相关空间的区段而产生与漏极/源极区域的至少其中之一的电接触。

在此方法的情况下，在第一步骤，在半导体本体或基板的顶部侧，以任意次序，足够形成存储器晶体管的沟道区域之掺杂剂浓度被提供及彼此间相距一距离平行排列的条片型式STI隔离的排列被制造。在第二步骤，包含第一边界层、实际储存层及第二边界层的介电体储存层序列被施用。在第三步骤，电传导材料被施用及与在顶部侧的绝缘层一起图案化以形成字线，其关于该STI隔离横向地彼此间相距一距离平行排列。在第四步骤，该字线的侧边绝缘被提供，及掺杂剂的植入被执行，藉由此，该晶体管的漏极/源极区域在该STI隔离及该字线间被制造。在第五步骤，电传导材料被引入该字线间的空间及使用掩膜以一种方式被部分移除使得该电传导材料的余留部分于各情况接填充相关空间的区段及每一部分产生与该漏极/源极区域的至少其一的电接触。

在进一步步骤，介电材料的部分皆可被引入该字线及该电传导材料余留部分间的空间。

较佳为，在第五步骤中，电传导材料以一种方式被图案化使得根据沿个别字线的源极/漏极区域的连续编号，在此情况下，未置于STI隔离不同侧的源极/漏极区域的每一获得相同数字，在每一情况下，在字线的一侧偶数号码的源极/漏极区域系电传导地连接至在该编号的后续奇数号码的源极/漏极区域，及在此字线的相反一侧，在每一情况下，奇数号码的源极/漏极区域系电传导地连接至在该编号的后续偶数号码的源极/漏极区域，交叉连接因而被制造，其每一连接架桥条片状STI隔离，可被施用于彼此相距一段距离平行排列及与字线横向的位线及可以一种方式与该交叉连接接触连接使得个别位线电传导地连接至该交互连接，交互连接沿该位线连续存在且每一交互连接皆系存在皆系存在但在该字线之间有一中间间隔。

一种氧化物层被提供做为该第一边界层，氮化物层被提供做为该储存层，及一种氧化物层被提供做为该第二边界层。钨，特别是，适合用作在该字线之间被引入的电传导材料。此方法优点在于该电传导材料的其余部份的区域，特别是交互连接，在该字线侧面壁的电绝缘原因接触孔洞被蚀出的结果而不被接着，该电传导材料接着被引入在此接触孔洞内。在该字线侧面壁被提供的介电体间隔物因而维持其起初厚度，由此确保在该字线及其余电传导材料间的有效电绝缘。以此方式，该顶部侧位线及由交互连接所形成的该晶体管结构的特别排列可以简单方式被制造。该存储单元可由此非常紧密地封装于存储单元数组。

此方法额外使得可特别是在该存储单元数组的周围以简单方式额外制造高对比，特别是金属的对准标记，用于该字线的层序列可为此目的被图案化为标记边缘，其内部体积以电传导材料，特别是以钨，填充。在稍后的方法步骤中，在该应掩膜的施用时由此形成的该对准标记提供更佳的对比。

附图说明

该方法的实例参考第1至5图更详细于下叙述。

图1显示该STI隔离及字线的较佳排列机制。

图2显示该字线及位线的较佳排列机制。

图3显示用于图案化该电传导材料的掩膜之结构。

图4显示根据本发明制造的排列之电路图解。

图5显示穿过可根据本发明制造的对准标记之排列的截面区段。

具体实施方式

为示例具体实施例，图1显示说明该STI隔离1、具侧面间隔物3的字线2及要被电传导地连接至另一的区域的位置之平面视图。该STI隔离(浅沟隔离)为距彼此一段距离平行排列及以介电体填充的隔离沟槽且在其间每一STI隔离存在该晶体管T的沟道区域，此沟道区域与在每一字线下方的沟槽隔离平行运行。所以该字线在关于该字线的纵向方向横向排列的沟道区域上运行。该晶体管T的源极/漏极区域15以一种方式侧边地相邻于该字线。该源极/漏极区域在图1以平行影线方式辨识的区域电传导地连接至另一，该相关隔离沟槽的短块在每一区域被架桥。以平行影线方式被辨识的该区域皆以被引入的该电绝缘传导材料的余留部份7填充，介电体材料被引入于其间。在图1所说明的实例中，在每一部份的余留部份7形成越过该隔离沟槽的(STI隔离1)的交互连接。

图2显示根据图1的排列之平面视图，其包括被施用于该字线2上方的位线4。在图1以平行影线方式说明的区域在图2中皆以相同的小写字母表示。于此存在的被引入的该电绝缘材料的余留部份7形成交互连接及由该位线4接触连接。该位线接点5在图2中以隐藏轮廓的断线被说明及以十字辨识。而且，在每一位置该位线接点5以大写字母表示，其对应于该相关交互连接的小写字母。在图2中可见到该位线4在交互连接处电接触连接，该交互连接在该位线4的方向连续排列且每一交叉连接皆系存在但在该字线2之间有一中间间隔。

图3以相对应平面视图说明根据在图1所说明的实例中可被用于图案化该电传导材料的余留部份7的掩膜6之结构。该掩膜6的部份，其可由光致抗蚀剂较佳地形成，以长方形说明于图3。这些光致抗蚀剂区域的尺寸可被采用于该蚀刻方法，该掩膜6在该STI隔离1上方的区段为打开的。该掩膜开孔接存在于在该字线2上方的宽度的部份，其由在顶部侧的绝缘层覆盖。被引入于该字线2之间的，特别是引入在间隔物3(其侧边地电绝缘该字线)之间的中间间隔之电传导材料，可关于封住该字线2的介电体材料被选择性地蚀刻，该字线的顶部侧绝缘可为如氮化物；该间隔物为如该半导体材料的氧化物，如二氧化硅，该电传导材料为如钨。

在该电传导材料的部份蚀出期间，封住该字线2的该介电体材料未被蚀刻或仅些微被初期地蚀刻，故，该字线维持朝向外部为电绝缘的。特别是，该间隔物3的全部厚度系维持在该字线2及被引入于该中间间隔的该电传导材料的余留部份7之间，故该字线2维持为与该电传导材料的余留部份足够电绝缘的，其特别是在所示实例中形成该交互连接。

一旦该电传导材料已使用在图3所说明的该掩膜6被部份地移除，由此制造的开孔可以介电体材料填充，其绝缘该交互连接与另一。在顶部侧，该位线4可接着根据图2的说明被制造及与存在于该字线2之间的该电传导材料的余留部份7接触连接。使用此方法，制造具最大储存密度的存储单元排列为可能。

图4显示虚拟接地存储单元结构的电路图解，其中该字线被说明为自左至右运行及该位线为自顶部至底部，在此情况下该晶体管自源极至漏极的纵向方向平行于该字线运行及因而对应于在数组中该晶体管的先前习知排列。根据第1及2图在实际上该晶体管的位向对应于在图4中以边界说明的连接之短化，故个别连接至另一的端点相合。该晶体管的纵向方向因而如同之前为平行于该位线所绘制的。

图5显示被提供用于半导体基板或晶圆的顶部侧的字线之层序列的截面区段，位于该半导体材料顶部侧的是该储存层序列8，其可为如氧化物-氮化物-氧化物储存层，但其原则上可为任何合适用于电荷捕捉的储存层序列。第一字线层9为如多晶硅，第二字线层10可被提供以减少该第一字线层9的整体电阻，该第二字线层为如钨/硅化钨，位于其上的是隔离层11，其为如氮化物。位于该字线卷筒侧壁的是如由氧化物所制造的间隔物3，其侧边地电绝缘该字线。该电传导材料被引入该字线间，在图案化后，此材料的余留部份7仍保留。两个字线及在于半导体材料于它们之间，该源极/漏极区域15在图5以交叉区段被说明为实例。

被提供用于该字线的层序列可额外被用于制造对准标记12，其在该记忆组件的完成后被移除及在制造方法期间用于在稍后方法步骤被施用的掩膜之对准。在于图5所说明的实例中，被提供用于该字线的层亦被结构化以形成掩膜边缘13，其内部体积以由该电传导材料所制造的填充物14填充，此材料可为如钨。该掩膜边缘13为如围绕体积的墙，较佳为以直角围绕。由该电传导材料所制造的填充物14，特别是金属，在后续施用的硬掩膜(如由多晶硅制造)对准期间，产生增加的对比。以此方式建构的对准标记原则上可被排列于任意的半导体基板或晶圆上，其中形成半导体组件的结构存在于顶部侧，该结构包括电传导材料，该电传导材料额外形成至少一部份此种对准标记。

参考符号清单：

1    STI隔离

2    字线

3    间隔物

4    位线

5    位线接点

6    掩膜

7    电传导材料余留部分

8    储存层序列

9    第一字线层

10   第二字线层

11   绝缘层

12   对准标记

13   掩膜边界

14   填充

15   源极/漏极区域

Blj  位线

Wlj  字线

Claims (8)

1.一种具电荷捕捉存储单元的半导体存储器的制造方法，其中

第一步骤，在半导体本体或基板的顶部侧，以任意次序提供足够形成存储器晶体管的沟道区域的掺杂剂浓度，并且制造彼此间相距一距离平行排列的条片型式STI隔离(1)，

第二步骤，施用包含第一边界层、存储层及第二边界层的介电体存储层序列(8)，

第三步骤，施用电传导材料并且与顶部侧的绝缘层(11)一起被图案化以形成字线(2)，其关于该STI隔离(1)横向地彼此间相距一距离平行排列，

第四步骤，该字线(2)被侧边电绝缘，并且漏极/源极区域(15)经向该STI隔离(1)及该字线(2)间引入掺杂剂而制造，

其中，

在第五步骤，在该字线(2)间的空间引入电传导材料，并且使用掩膜(6)来部分移除所引入的电传导材料，使得该电传导材料的余留部分(7)分别填满相关空间的区段而产生与漏极/源极区域(15)的至少其中之一的电接触。

2.根据权利要求1的方法，其中，

在第六步骤，在该字线(2)及该电传导材料余留部分(7)间的空间引入介电材料。

3.根据权利要求2的方法，其中，

在第五步骤，电传导材料的余留部分的排列方式是，对沿各字线(2)的源极/漏极区域(15)连续编号，其中未排列于STI隔离(1)不同侧的源极/漏极区域(19)具有相同的编号，

a)在该字线(2)的一侧，编为偶数号码的各源极/漏极区域电传导地连接至在偶数号码后的奇数号码的源极/漏极区域，及

b)在此字线(2)的相反一侧，奇数号码的源极/漏极区域电传导地连接至在该奇数号码后的偶数号码的源极/漏极区域。

4.根据权利要求3的方法，其中，

在第七步骤，以条片形式施用电传导材料，以形成位线(4)，其彼此相距一段距离平行排列并且与该字线(2)横向地排列并且在所述第五步骤与被引入的该电传导材料接触连接，使得各位线(4)电传导地连接至该电传导材料的部份，该电传导材料的部分是连续存在的，但在所述字线之间具有一中间间隔。

5.根据权利要求1的方法，其中，

在该第二步骤，一个氧化物层被制造为该第一边界层，一个氮化物层被制造为该存储层，及一个氧化物层被制造为该第二边界层。

6.根据权利要求1的方法，其中，

在该第三步骤，该电传导材料及该绝缘层(11)被额外图案化以形成对准标记(12)的一部份，及，

在该第五步骤，该电传导材料也被图案化以形成对准标记(12)的其它部份。

7.根据权利要求6的方法，其中，

在该第三步骤，该对准部份(12)的部份被图案化为标记边界(13)，及在该第五步骤，该电传导材料被引入做为由该标记边界(13)所围绕的体积内的填充物(14)。

8.根据权利要求1的方法，其中，

在该第五步骤，钨被引入做为该电传导材料。

Images