CN100394289C - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN100394289C
CN100394289C CNB2005100067411A CN200510006741A CN100394289C CN 100394289 C CN100394289 C CN 100394289C CN B2005100067411 A CNB2005100067411 A CN B2005100067411A CN 200510006741 A CN200510006741 A CN 200510006741A CN 100394289 C CN100394289 C CN 100394289C
Authority
CN
China
Prior art keywords
sweep trace
electrode
electrode terminal
signal wire
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100067411A
Other languages
English (en)
Other versions
CN1648751A (zh
Inventor
川崎清弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optoelectronic Science Co ltd
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN1648751A publication Critical patent/CN1648751A/zh
Application granted granted Critical
Publication of CN100394289C publication Critical patent/CN100394289C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K8/00—Pens with writing-points other than nibs or balls
    • B43K8/02—Pens with writing-points other than nibs or balls with writing-points comprising fibres, felt, or similar porous or capillary material
    • B43K8/028—Movable closure or gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K23/00—Holders or connectors for writing implements; Means for protecting the writing-points
    • B43K23/08—Protecting means, e.g. caps
    • B43K23/12—Protecting means, e.g. caps for pens
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K8/00—Pens with writing-points other than nibs or balls
    • B43K8/02—Pens with writing-points other than nibs or balls with writing-points comprising fibres, felt, or similar porous or capillary material
    • B43K8/04—Arrangements for feeding ink to writing-points
    • B43K8/12—Arrangements for feeding ink to writing-points writing-points or writing-point units being separable from reservoir
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明共开了一种液晶显示装置，使透明导电层与金属层积层所产生的扫描线与像素电极同时形成，并借助于导入半色调图像曝光技术，让对栅极绝缘层形成开口部的过程，及半导体层的条纹化过程，成为合理化的新技术，配合在源极/漏极配线的阳极氧化过程，经由导入半色调图像曝光技术，使电极端子的保护层形成的过程合理化，构造出TN型液晶显示装置的四片光罩板处理方案。

Description

液晶显示装置及其制造方法
技术领域
本发明涉及具有彩色图像显示功能的液晶显示装置，以及更具体地，涉及主动型的液晶显示装置。
背景技术
近年来，由于细微加工技术、液晶材料技术以及高密度封装技术等的进步，5～50Cm对角的液晶显示装置，以商业用的标准，大量使用在电视图像或各种图像显示器上。此外，在构成液晶面板的两片玻璃电路板的其中一面，事先形成RGB的着色层，可轻松实现彩色显示。尤其是在每一像素内置开关组件，即主动型的液晶面板，既可以减轻低阶失真，又可以加快响应速度，并能保证图像达到高度对比。
上述的液晶显示装置(液晶面板)，一般具有200～1200条扫描线及300～1600条信号线，并排列成矩阵形。最近，为了支持显示容量的扩增，同时着手进行大画面化及高精细化。
图7表示液晶面板的装配状态，采用导电性粘着剂，将提供驱动信号的半导体集成电路芯片3，连接至构成液晶面板1之其中一面的透明性绝缘电路板，例如在玻璃电路板2上所形成的扫描线电极端子群5的COG(Chip-On-Glass)方式，或是以聚亚醯膜类树脂薄膜为基础，使用含导电性介质的适当粘着剂，将具有金属或焊锡电镀之铜箔端子的TCP薄膜4，加压焊接至信号线的电极端子群6，并且采用固定TCP(Tape-Carrier-Package)等装配方式，以便将电气信号提供至图像显示部。基于说明之便，同时以图表表示上述两种装配方式，但实际上可适当选择任一种方式。
大致位于液晶面板1的中央，连接显示部内的像素、扫描线以及信号线的电极端子5、6之间的配线路7、8，没有必要与电极端子群5，6使用相同的导电材构成。9是通用于所有液晶元的透明导电性对置电极，以及其对置面上的另一片透明性絶缘电路板的对置玻璃电路板或彩色滤光片。
图8表示将絶缘栅极型薄膜晶体管10依据每一像素配置的主动型液晶显示装置，以作为开关组件的等效电路图，11(在图7是7)是扫描线、12(在图7是8)是信号线、13是液晶元，将液晶元13作为电性方面的容量组件使用。以实线描绘的组件类，会在构成液晶面板的一面玻璃电路板2上形成，以虚线描绘所有液晶元13共通的对置电极14，会在另一面玻璃电路板9对置的主平面上形成。当绝缘栅极型薄膜晶体管10的OFF电阻或是液晶元13的电阻变低时，或是重视显示图像的灰阶性时，可在液晶元13并排施加辅助性的储存电容15等，在电路上略施巧思，以扩大作为负荷的液晶元13的时间常数，16是储存电容15的共通母线所构成的储存电容。
图9表示液晶显示装置的图像显示部的重要部位剖面图，构成液晶面板1的2片玻璃电路板2、9，是在树脂性纤维、空心颗粒或彩色滤光片9上形成，以柱状间隔物等间隔材(图中未标示)，保持规定的几μm间隔距离后形成，在玻璃电路板9的四周，使用有机性树脂所构成的密封材与封口材(未以任何图表说明)密封其间隙(Gap)形成密闭空间，并在该密闭空间填充液晶17。
实现彩色显示时，使用称为着色层18的染料或颜料之任一种或两者兼用，以厚度约1～2μm的有机薄膜包覆在玻璃电路板9的密闭空间，就会具有颜色显示功能，此时的玻璃电路板9，就是所谓的彩色滤光片(Color Filter，简称CF)。根据液晶材料17的性质，玻璃电路板9的上面或玻璃电路板2的下面之任一面，或是在两面贴上偏光板19后，液晶面板1即可发挥电气光学组件的功能。目前市面上大部分的液晶面板都是采用TN(Twist Nematic)类的液晶材料，通常需要两片偏光板19。图中虽未标示，但穿透型液晶面板是配置背面光源，以做为光源，并从下方照射白光。
在连接液晶17的2片玻璃电路板2、9上，会形成厚度约0.1μm的聚亚醯膜类系树脂薄膜20，这是决定液晶分子方向的定向膜。21是连接绝缘栅极型薄膜晶体管10的漏极及透明导电性像素电极22的漏极(配线)，大多会与信号线(源极线)12同时形成。位于信号线12与漏极21之间的是半导体层23，细节会说明于后。在与彩色滤光片9相接的着色层18的边界上，形成厚度约0.1μm的Cr薄膜层24，这是为防止外界光源照射至半导体层23、扫描线11以及信号线12的遮光组件，也就是所谓的黑色矩阵框(Black Matrix简称BM)，这已是目前通用的技术。
以下将说明作为开关组件的绝缘栅极型薄膜晶体管构造以及相关制造方法。目前，广为使用的绝缘栅极型薄膜晶体管有两种，其中之一称为蚀刻中止层型，将会以以现有技术做详细解说。图10是现有技术构成液晶面板的主动电路板(显示装置用半导体装置)的单位像素平面图，图10(e)的A-A’、B-B’以及C-C’线上的剖面图如图11所示，以下简单说明其制造过程。
首先，如图10(a)与图11(a)所示，将厚度约0.5～1.1mm的玻璃电路板2，做为具有优异耐热性、耐药品性与透明性的絶缘性电路板，例如在CORNING公司制/商品名称1737的一个主平面上，使用SPT(溅镀)等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第一金属层，经过细微加工技术，选择性形成兼具栅极11A的扫描线11以及储存电容线16。经过综合检查扫描线的材质，会选用兼具耐热性、耐药品性、耐氟酸性以及导电性，一般多使用Cr，Ta，MoW合金等具有优异耐热性的金属或合金。
配合液晶面板的超大画面及高精致化，为降低扫描线的电阻值，使用AL(铝)做为扫描线的材料虽然合理，但单体的AL耐热性不佳，所以上述耐热金属的Cr，Ta，Mo或是与硅化物层叠，或是在AL的表面以阳极氧化施加氧化层(AL2O3)，都是目前一般所使用的技术。即，扫描线11是由一层以上的金属层所构成。
其次是在整体玻璃电路板2，使用PCVD(等离子体)装置，例如以约0.3-0.05-0.1μm的薄膜厚度，依序包覆在构成栅极绝缘层的第1 SiNx(硅胶窒化)层30，以及几乎不含杂质，由绝缘栅极型薄膜晶体管的信道构成第一非晶质硅胶(A-Si)层31，以及由保护信道的绝缘层构成第二SiNx层32与三种薄膜层，如图10(b)与图11(b)所示，经过细微加工技术，将栅极11A上的第二SiNx层宽度，选择性保留为较栅极11A更为狭窄，以做为保护絶缘层(蚀刻中止层或是信道保护层)32D，并露出第一非晶质硅胶层31。
接着，同样使用PCVD装置，全面以约0.05μm的薄膜厚度包覆杂质如含磷的第二非晶质硅胶层33，如图10(c)与图11(c)所示，使用SPT等真空制膜装置，依序包覆薄膜厚度约0.1μm的耐热金属层，例如Ti，Cr，Mo等薄膜层34，以及低电阻配线层、薄膜厚度约0.3μm的AL薄膜层35，以及薄膜厚度约0.1μm，作为中间导电层的Ti薄膜层36，经过细微加工技术，属于源极/漏极配线材的这三种薄膜层34A，35A以及36A，经层叠后选择性形成絶缘栅极型薄膜晶体管的漏极2 1以及作为源极的信号线12。以形成源极/漏极配线所使用的光敏树脂图形为光罩板，依序蚀刻Ti薄膜层36、AL薄膜层35、Ti薄膜层34之后，去除源极/漏极12、21之间的第二非晶质硅胶层33，露出保护绝缘层32D，同时在其它区域，也去除第一非晶质硅胶层31，露出栅极绝缘层30后，即可形成上述的选择性图形。如此一来，在存在信道保护层的第2SiNx层32D之下，第二非晶质硅胶层33会自动结束蚀刻，此一制造方法称为蚀刻中止层型。
源极/漏极12、21与保护绝缘层32D的一部分(几μm)形成平面式重叠，以避免绝缘栅极型薄膜晶体管的构造偏移。此一重叠会以寄生容量产生电性作用，虽然越小越好，仍需根据曝光机的调整精度、光罩板的精度、玻璃电路板的膨胀系数以及曝光时的玻璃电路板温度决定，实用性的数值约为2μm。
去除上述光敏树脂图形后，在整体玻璃电路板2，作为透明性绝缘层的栅极绝缘层也同样使用PCVD装置，包覆约0.3μm薄膜厚度的SiNx层以作为钝化绝缘层37，如图10(d)与图11(d)所示的钝化绝缘层37，在漏极21上以及在图像显示部外的区域，扫描线11与信号线12的电极端子形成的区域，会各自形成开口部62、63、64，去除开口部63内的钝化绝缘层37与栅极绝缘层30之后，在开口部63内露出部分的扫描线，同时，去除开口部62、64内的钝化绝缘层37，露出部分的漏极21与部分信号线。同样的，在储存电容线16(平行束起的电极图形)上形成开口部65，露出部分的储存电容线16。
最后，使用SPT等真空制膜装置，以薄膜厚度约0.1～0.2μm的透明导电层，例如包覆ITO(Indium-Tin-Oxide)、或是IZO(Indium-Zine-Oxide)，如图10(e)与图11(e)所示，经过细微加工技术后，在含有开口部62的钝化绝缘层37上，选择性形成像素电极22，即完成主动电路板2。以开口部63内所露出的部分扫描线11作为电极端子5，也可以开口部64内所露出的部分信号线12作为电极端子6，如图所示，虽然也可以在包含开口部63、64的钝化绝缘层37上，选择性形成由ITO所构成的电极端子5A、6A，通常也会同时形成连接电极端子5A、6A之间的透明导电性的短路线路40。其理由是，图中虽未标示，电极端子5A、6A与短路线路40之间会形成细长条状而变成高电阻化，因此可作为因应静电措施的高电阻。同样的，虽未制定编号，但包含开口部65会对储存电容线16形成电极端子。
信号线12的配线电阻不会造成问题时，不一定需要由AL构成的低电阻配线层35，此时，只要选用Cr、Ta、MoW等耐热金属材料，源极/漏极配线12、21即可简化成单层。如此一来，最重要的是源极/漏极配线使用耐热金属层，并确保与第二非晶质硅胶层之间的电性连接，关于绝缘栅极型薄膜晶体管的耐热性，现有技术的特开平7-74368号公报已有详细记载。此外，在图10(c)当中，储存电容线16与漏极21透过栅极绝缘层30，由平面重叠的区域50(朝右下方斜线部)形成储存电容15，将于此省略详细说明。
专利文献1特开平7-74368号公报
以上虽省略说明5片光罩板详细的处理过程，但由于半导体层的条纹化过程合理化及删减接触点形成过程，所以原先需要7～8片左右的光罩板，也因为干式蚀刻技术的引进，现在已减少至5片，可望大幅减轻处理成本。为降低液晶显示装置的生产成本，首先必须降低主动电路板的处理成本，其次必须在面板组装过程与模块装配过程上降低零件成本，这也是一般所熟悉的开发目标。降低处理成本的方法包括缩短处理的删减过程、开发低廉的处理或是更换处理，以下则是以4片光罩板即可制成主动电路板，即使用4片光罩板处理以删减过程的现有技术进行说明。4片光罩板处理是在导入半色调图像曝光技术后，删减照相蚀刻过程，图12是支持4片光罩板处理的主动电路板的单位像素平面图，图13表示图12(e)的A-A’、B-B’以及C-C’线上的剖面图。如上所述，一般采用的绝缘栅极型薄膜晶体管有两种，此处采用的是信道蚀刻型的绝缘栅极型薄膜晶体管。
首先与5片光罩板处理一样，在玻璃电路板2的一个主平面上，使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.3μm的第1金属层，如图12(a)与图13(a)所示，经过细微加工技术后，选择性形成兼具栅极11A的扫描线11以及储存电容线16。
接着，在整体玻璃电路板2，使用PCVD装置，例如以约0.3-0.2-0.05μm的薄膜厚度，依序包覆构成栅极绝缘层的SiNx层30，以及几乎不含杂质，由绝缘栅极型薄膜晶体管的信道构成的第一非晶质硅胶层31，以及含有杂质，由绝缘栅极型薄膜晶体管的源极/漏极构成的第二非晶质硅胶层33以及三种薄膜层。接着，使用SPT等真空制膜装置，例如以Ti薄膜层34作为薄膜厚度约0.1μm的耐热金属层，以AL薄膜层35作为薄膜厚度约0.3μm的低电阻配线层，以及以Ti薄膜层36作为薄膜厚度约0.1μm的中间导电层，依序包覆源极/漏极配线材，经过细微加工技术后，选择性形成绝缘栅极型薄膜晶体管的漏极21，以及兼具源极的信号线12，形成此一选择性图形时，透过半色调图像曝光技术，如图12(b)与图13(b)所示，例如源极/漏极之间的信道形成区域80B(斜线部)的薄膜厚度为1.5μm，而合理化形成光敏树脂图形80A、80B，其较源极/漏极配线形成区域80A(12)、80A(21)的薄膜厚度(3μm)还要薄，这就是4片光罩板最大的特征。
在此情形下，制造液晶显示装置用电路板时，光敏树脂图形80A，80B通常是使用一般正光阻型的光敏树脂，源极/漏极配线形成区域80A为黑色，也就是形成Cr薄膜，信道区域80B则是灰色，例如宽度约0.5～1μm的Line And Space的Cr图形，其它区域则是白色，也就是可以使用去除Cr薄膜的光罩板。灰色区域因为曝光机的分辨率不够，故无法解析出细微的线和空间(LineAnd Space)，可从显示器光源穿透一半左右的光罩板照射光，配合正光阻型光敏树脂剩余薄膜的特性，如图13(b)所示，即可取得具备剖面形状的光敏树脂图形80A、80B。
以上述光敏树脂图形80A、80B作为光罩板，如图13(b)所示，依序蚀刻Ti薄膜层36、AL薄膜层35、Ti薄膜层34、第二非晶质硅胶层33以及第一非晶质硅胶层31，并露出栅极绝缘层30之后，如图12(c)与图13(c)所示，在氧电浆等的灰化方式下，当光敏树脂图形80A，80B的薄膜厚度减少1.5μm以上，光敏树脂图形80B便会消失并露出信道区域，同时，只有80C(12)、80C(21)可以直接留在源极/漏极配线形成区域。再以减少薄膜厚度的光敏树脂图形80C(12)、80C(21)作为光罩板，再次依序蚀刻源极/漏极配线间(信道形成区域)的Ti薄膜层、AL薄膜层、Ti薄膜层、第二非晶质硅胶层33A以及第一非晶质硅胶层31A，将第一非晶质硅胶层31A保留约0.05～0.1μm后进行蚀刻。在金属层蚀刻后，第一非晶质硅胶层31A保留约0.05～0.1μm进行蚀刻后即构成源极/漏极配线，以此制造方法所取得的绝缘栅极型薄膜晶体管，通称为信道蚀刻型。在上述氧电浆的处理上，最好是加强异向性，才能有效抑制图形尺寸的变化，其理由将叙述于后。
在去除上述光敏树脂图形80C(12)、80C(21)之后，与5片光罩板处理相同，如图12(d)与图13(d)所示，在整体玻璃电路板2上，包覆透明性绝缘层薄膜厚度约0.3μm的第二SiNx层，以作为钝化绝缘层37，在漏极21上、图像显示部外区域的扫描线11上以及信号线12形成的电极端子的区域，各自形成开口部62、63、64，去除开口部63内的钝化绝缘层37以与门极绝缘层30后，在开口部63内露出部分扫描线，同时，去除开口部62、64内的钝化绝缘层37，分别在开口部62内露出部分漏极21，以及在开口部64内露出部分信号线。在储存电容线16上形成开口部65后，露出部分的储存电容线16。
最后，使用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μm的透明导电层，例如ITO或是IZO，如图12(e)与图13(e)所示，经过细微加工技术后，在钝化绝缘层37上选择性形成包含开口部62的透明导电性像素电极22后，即完成主动电路板2。关于电极端子，在这个阶段包含开口部63、64，在钝化绝缘层37上选择性的形成由ITO所构成的透明导电性电极端子5A、6A。
在这一类5片光罩板处理以及4片光罩板处理，也同时进行漏极21接触点扫描线11的形成过程，因此，配合该处理的开口部62、63内的绝缘层厚度与种类各有不同。相较于栅极绝缘层30，钝化绝缘层37的制膜温度不但低而且品质差，使用氟氟酸类蚀刻液进行蚀刻时，蚀刻速度分别差距在数1000/分、数100/分甚至一个位数，加上漏极21上的开口部62的剖面形状上方，因过度蚀刻而无法控制孔径，故采用氟类气体的干式蚀刻。
即使采用干式蚀刻，漏极21上的开口部62也只有钝化绝缘层37，所以相较于扫描线11上的开口部63，难以避免过度蚀刻，加上材质的关系，漏极21(中间导电层36A)因为蚀刻气体而减少薄膜厚度。此外，结束蚀刻后去除光敏树脂图形时，首先因为去除氟素化的表面聚合物而以氧电浆灰化的方式处理，光敏树脂图形的表面约删减0.1～0.3μm左右，之后使用有机剥离液，例如东京应化制的剥离液106等施以药液处理，虽然这是常见的处理方式，但是，当中间导电层36A的厚度减少，且露出底层的铝层35A的状态下，经过氧电浆灰化处理，铝层35A的表面形成绝缘体的AL2O3之后，与像素电极22之间将无法取得良好的电阻性接触点。因此，为使中间导电层36A的薄膜厚度减少也不受影响，先将薄膜厚度设定在0.2μm，即可避开上述的问题。或者也可以在开口部62～65形成时，采取去除铝层35A，露出底层耐热金属层的Ti薄膜层34A，然后形成像素电极22等回避的措施。其优点是一开始便不需要中间导电层36A。
不过，薄膜厚度的面内如果不均匀，前项的因应措施未必能够发挥有效的作用。此外，如果蚀刻速度的面内均等性不佳也是一样。虽然后者的因应措施不需要中间导电层36A，但是当增加铝层35A的去除过程，或是开口部62的剖面控制不足，极可能造成像素电极22分段。
4片光罩板处理所适用的信道形成过程，因为是选择性去除源极/漏极配线12、21之间的源极/漏极配线材以及含有杂质的半导体层，因此这也会严重影响绝缘栅极型薄膜晶体管的ON特性，以决定信道长度(现在的量产品是4～6μm)的过程。此一信道长度的变动，也会使绝缘栅极型薄膜晶体管的ON电流值大幅改变，通常虽要求严格的制造管理，但信道长度，即半色调图像曝光区域的图形尺寸，会影响曝光量(光源强度与光罩板的图形精度，尤其是线和空间尺寸(Line And Space尺寸)、光敏树脂的涂抹厚度、光敏树脂的显像处理以及该蚀刻过程上的光敏树脂薄膜减少等多种参数，再加上上述各数量的面内均等性互相结合后，未必可达到高良品率且稳定生产，所以需要比过去更加严格的制造管理，但从现况来看，尚未达到高水平。尤其是6μm以下的信道长度，因光阻图形的薄膜厚度减少，造成图形尺寸严重受到影响的倾向越来越明显。
有鉴于相关的现状，本发明除了可以避免过去5片光罩板处理或4片光罩板处理同样在接触点形成时的缺失，采用制造量大的半色调图像曝光技术，更可以达到删减制造过程的目标。此外，实现液晶面板的低价格化，配合需求量的增加，更进一步积极追求删减制造过程数，经简化其它主要制造过程，或是引进低成本化的技术后，使本发明的价值更为提升。
首先，本发明将现有技术的特愿平5-268726号公报所公开之像素电极的合理化形成过程，用于本发明，并进一步达到删减制造过程的目的。其次，将半色调图像曝光技术应用至易于管理图形精度的半导体层形成过程及对扫描线的接触点形成过程，更进一步实现删减制造过程的目的。基于在绝缘栅极型薄膜晶体管的源极/漏极配线施加钝化功能的目的，现有技术的特开平2-275925号公报所公开的光敏有机绝缘层，是采用形成源极/漏极配线的光敏树脂，或是根据特开平2-216129号公报所公开的内容，在由铝构成的源极/漏极配线的表面，融合形成绝缘层的阳极氧化技术，以实现处理的合理化与低温化。接着，为了更进一步删减过程，也将半色调图像曝光技术应用于源极/漏极配线的阳极氧化层形成，使电极端子的保护层形成过程合理化。
专利文献1特开平5-268726号公报
专利文献2特开平2-275925号公报
专利文献3特开平2-216129号公报
发明内容
根据本发明的一方面，提供一种液晶显示装置，在一个主平面上，至少具有由绝缘栅极型薄膜晶体管，以及作为上述绝缘栅极型薄膜晶体管栅极的扫描线与作为源极配线的信号线，以及连接漏极配线的像素电极所构成的单位像素，包括由单位像素排列成二次元矩阵的第一透明性絶缘电路板，与上述第一透明性絶缘电路板相对的第二透明性絶缘电路板或彩色滤光片之间填充液晶，其特征是：至少在第一透明性绝缘电路板的一个主平面上，由透明导电层第一金属层层叠成扫描线，以及形成透明导电性的像素电极，与图像显示部外区域相同的透明导电性的信号线电极端子，在栅极上，透过电浆保护层与栅极绝缘层，由不含杂质的第二半导体层形成条纹状，在上述第一半导体层上，形成较栅极细窄的保护绝缘层，分别在上述像素电极上、信号线的电极端子上以及在图像显示部外的区域，在属于扫描线一部分的扫描线电极端子上的电浆保护层与栅极绝缘层会形成开口部，并在各开口部内露出像素电极、扫描线的电极端子以及信号线的电极端子，在上述保护绝缘层的一部分上以及第一半导体层上，由绝缘栅极型薄膜晶体管的源极/漏极形成一对含有杂质的第二半导体层，在栅极绝缘层上、第二半导体层上以及信号线的部分电极端子上，由含有一层以上的耐热金属层构成源极(信号线)配线，以及同样在栅极绝缘层上、第二半导体层上以及上述开口部内的部分像素电极上，会形成漏极配线，其特征是在上述源极/漏极配线上，会形成光敏有机绝缘层。
由此结构，因为透明导电性的像素电极与扫描线是同时形成，所以会在玻璃电路板上形成。此外，由于绝缘栅极型薄膜晶体管是蚀刻中止层型，因此，当信道上形成保护绝缘层后，在源极/漏极配线上会形成光敏有机绝缘层，将主动电路板施加钝化功能后，即可获得具有透明导性电极端子的TN型液晶显示装置。
根据本发明的另一方面，提供一种液晶显示装置，其特征同样是：至少在第一透明性绝缘电路板的一个主平面上，由透明导电层第一金属层层叠成扫描线，以及形成透明导电性的像素电极(与图像显示部外的区域相同，透明导电性的信号线电极端子)，在栅极上，透过电浆保护层与栅极绝缘层，由不含杂质的第一半导体层形成条纹状，在上述第一半导体层上，形成较栅极细窄的保护绝缘层，在上述像素电极上及图像显示部外的区域上，在部分扫描线上(或是在扫描线的电极端子上与信号线的电极端子上)的电浆保护层以与栅极绝缘层上会形成开口部，各开口部内会露出透明导电性的像素电极及部分透明导电性的扫描线(或是扫描线的电极端子与信号线的电极端子)，在上述保护绝缘层的部分上以及第一半导体层上，由绝缘栅极型薄膜晶体管的源极/漏极形成一对含有杂质的第二半导体层，在栅极绝缘层上以及第二半导体层上(以及在部分信号线电极端子上)，由含有一层以上的耐热金属层构成源极(信号线)配线，以及在栅极绝缘层上、第一半导体层上以及上述开口部内的部分像素电极上，同样包括漏极配线与扫描线的一部分，形成由扫描线的电极端子(或是透明导电性的扫描线电极端子)与部分信号线所构成的信号线电极端子(或是透明导电性的信号线电极端子)，其特征是上述信号线的电极端子上除外，在信号线上会形成光敏有机绝缘层。
由此结构，因为透明导电性的像素电极是与扫描线是同时形成，所以会在玻璃电路板上形成。此外，由于绝缘栅极型薄膜晶体管是蚀刻中止层型，因此，当信道上形成保护绝缘层后，在信号线上会形成光敏有机绝缘层，将主动电路板施加最低限度的钝化功能，即可获得TN型的液晶显示装置，电极端子可采用透明导电性或是金属性任一种。
根据本发明的另一方面，提供一种液晶显示装置，其特征同样是：至少在第一透明性绝缘电路板的一个主平面上，形成透明导电层与第一金属层层叠成的扫描线，以及透明导电性的像素电极(与图像显示部外的区域相同，是透明导电性的信号线电极端子)，在栅极上，透过电浆保护层与栅极绝缘层，由不含杂质的第一半导体层形成条纹状，在上述第一半导体层上，形成较栅极细窄的保护绝缘层，在上述像素电极上及图像显示部外的区域上，在部分扫描线上(或是在扫描线的电极端子上与信号线的电极端子上)的电浆保护层以与栅极绝缘层会形成开口部，各开口部内露出透明导电性的像素电极及部分透明导电性的扫描线(或是扫描线的电极端子与信号线的电极端子)，在上述保护绝缘层的一部分上以及第一半导体层上，由绝缘栅极型薄膜晶体管的源极/漏极形成一对含有杂质的第二半导体层，在栅极绝缘层上以及第二半导体层上(以及在部分信号线电极端子上)，由含有一层以上的耐热金属层以及可以阳极氧化的金属层构成源极(信号线)配线，并在栅极绝缘层上、第一半导体层上以及上述开口部内的部分像素电极上，同样包括漏极配线与上述扫描线的一部分，形成由扫描线的电极端子(或是透明导电性的扫描线电极端子)与部分信号线构成的信号线的电极端子(或是透明导电性的信号线电极端子)，其特征是上述电极端子上除外，会在源极/漏极配线的表面形成阳极氧化层。
由此结构，会使透明导电性的像素电极与扫描线同时形成，所以会在玻璃电路板上形成。此外，由于绝缘栅极型薄膜晶体管是蚀刻中止层型，因此，当信道上形成保护绝缘层后，至少在信号线的表面，会形成绝缘性阳极氧化层的五氧化钽(Ta205)或是氧化铝(A1203)，即可获得施加钝化功能的TN型液晶显示装置。虽然电极端子可采用透明导电性或是金属性中任一种，但金属性的电极端子对处理的限制较少。
根据本发明的另一方面，提供一种液晶显示装置的制造方法，其特征是：借助于半色调图像曝光技术，使用一片光罩板形成扫描线与像素电极的过程，以及形成保护绝缘层的过程，并借助于半色调图像曝光技术，使用一片光罩板处理扫描线的电极端子以及信号线的电极端子对像素电极形成接触点，以与栅极上的半导体层形成过程，以及使用光敏有机绝缘层以形成源极/漏极配线的过程。
由此结构，即可使用一片光罩板处理扫描线的形成过程及像素电极的形成过程，以达到删减照相蚀刻过程数的目的。于是，使用一片光罩板处理接触点与半导体层，达到删减照相蚀刻过程数的目的后，即可直接保留在源极/漏极配线形成时所使用的光敏有机绝缘层，而不再需要形成钝化绝缘层，除了能删减制造过程，还可以使用四片光罩板，制造具有透明导电性电极端子的TN型液晶显示装置。
根据本发明的另一方面，提供一种液晶显示装置的制造方法，其特征是借助于半色调图像曝光技术，使用一片光罩板形成扫描线与像素电极的过程，以及形成保护绝缘层的过程，并借助于半色调图像曝光技术，使用一片光罩板处理扫描线的电极端子以及信号线的电极端子对像素电极形成接触点，以与栅极上的半导体层形成过程，同时借助于半色调图像曝光技术，使用光敏有机绝缘层形成源极/漏极配线，且只在信号线上保留光敏有机绝缘层的过程。
由此结构，即可使用一片光罩板处理扫描线的形成过程及像素电极的形成过程，以达到删减照相蚀刻过程数的目的。于是，使用一片光罩板处理接触点与半导体层，达到删减照相蚀刻过程数的目的后，源极/漏极配线形成时，采用半色调图像曝光技术，在信号线上，只选择性保留光敏有机绝缘层，不再需要钝化绝缘层的形成，除了可删减制造过程，还可只使用四片光罩板制造TN型液晶显示装置。
根据本发明的另一方面，提供一种液晶显示装置的制造方法，其特征是借助于半色调图像曝光技术，使用一片光罩板形成扫描线与像素电极的过程，以及形成保护绝缘层的过程，并借助于半色调图像曝光技术，使用一片光罩板处理扫描线的电极端子以及信号线的电极端子对像素电极形成接触点，以与栅极上的半导体层形成过程，同时采用半色调图像曝光技术，形成源极/漏极配线，且只有源极/漏极配线进行阳极氧化的过程。
由此结构，即可使用一片光罩板处理扫描线的形成过程及像素电极的形成过程，以达到删减照相蚀刻过程数的目的。于是，使用一片光罩板处理接触点与半导体层，达到删减照相蚀刻过程数的目的后，在源极/漏极配线形成时，采用半色调图像曝光技术，在源极/漏极配线上选择性形成阳极氧化层，如此一来，就不再需要形成钝化绝缘层，除了可删减制造过程，还能只使用四片光罩板制造TN型液晶显示装置。
如以上所述，本发明主要是针对采用蚀刻中止层型的绝缘栅极型薄膜晶体管，以一片光罩板处理扫描线与像素电极的合理化技术为核心，依据此结构，提出各种主动电路板的方案。本发明所记载的液晶显示装置，由于绝缘栅极型薄膜晶体管的信道上设有保护绝缘层，所以除了图像显示部外形成的电极端子，只有源极/漏极配线上或是只有信号线上会选择性形成光敏有机绝缘层，才具有钝化功能。因此，不需要特殊的加热过程，以非晶质硅胶层为半导体层的绝缘栅极型薄膜晶体管，不需要具有过高的耐热性。也就是说，利用钝化形成即可达到避免电性性能受损的附加效果。
在本发明所记载之液晶显示装置的一部分，绝缘栅极型薄膜晶体管的信道上同样设有保护绝缘层，由可以阳极氧化的源极/漏极配线材构成的源极/漏极配线进行阳极氧化，就可具有钝化功能，同样不需要具有过高的耐热性。此外，在源极/漏极配线进行阳极氧化时，导入半色调图像曝光技术，即可在扫描线或信号线的电极端子上选择性保护，能得到防止照相蚀刻过程数增加的效果。
除此之外，导入半色调图像曝光技术后，可以同一片光罩板处理半导体层的条纹化过程及对栅极绝缘层的开口部形成过程，除了能删减过程还能减少照相蚀刻过程数。使用四片光罩板，并根据不同于以往的制造方法，即可制造液晶显示装置，对降低液晶显示装置成本具有极大的贡献。再者，上述过程对图形精度的要求并不高，所以不会对良品率或品质造成太大的影响，容易掌控生产管理。
根据上述的说明可以清楚了解本发明的要件，其中的重点在于形成扫描线与像素电极时，借助于半色调图像曝光技术，在透明导电层与扫描线用金属薄膜层之间，叠成的仿真像素电极上具有开口部，栅极上半导体层形成区域的薄膜厚度，会形成较其它区域厚的光敏树脂图形，以上述光敏树脂图形为光罩板，在开口部内将像素电极露出的过程，以及减少上述光敏树脂图形的薄膜厚度并露出半导体层，以显现薄膜厚度的光敏树脂图形为光罩板，在栅极上形成半导体层，即可以一片光罩板处理半导体层与接触点的形成，除此之外的结构，包括扫描线、信号线、像素电极、栅极绝缘层等的材质或薄膜厚度等完全不同的液晶显示装置，或其制造方法上的差异性，不难了解这些都是属于本发明的范畴，此外，更可以确定的是绝缘栅极型薄膜晶体管的半导体层，并非仅限定于非晶质硅胶。
附图说明
图1是根据本发明的实施例1的主动电路板的平面图；
图2是根据本发明的实施例1的主动电路板的制造过程的剖面图；
图3是根据本发明的实施例2的主动电路板的平面图；
图4是根据本发明的实施例2的主动电路板的制造过程的剖面图；
图5是根据本发明的实施例3的主动电路板的平面图；
图6是根据本发明的实施例3的主动电路板的制造过程的剖面图；
图7是说明液晶面板装配状态的斜视图；
图8是液晶面板的等效线路图；
图9是现有技术的液晶面板的剖面图；
图10是现有技术的主动电路板的平面图；
图11是现有技术的主动电路板的制造过程的剖面图；
图12是合理化之后的主动电路板的平面图；以及
图13是合理化之后的主动电路板的制造过程的剖面图。
符号说明
1：液晶面板
2：主动电路板(玻璃电路板)
3：半导体集成电路芯片
4：TCP薄膜
5：金属性扫描线的一部分或电极端子
5A：透明导电性扫描线的一部分或电极端子
6：金属性信号线的一部分或电极端子
6A：透明导电性信号线的一部分或电极端子
9：彩色滤光片(对置的玻璃电路板)
10：绝缘栅极型薄膜晶体管
11：扫描线
11A：栅极配线、栅极
12：信号线(源极配线、源极)
16：储存电容线
17：液晶
19：偏光板
20：定向膜
21：漏极(漏极配线、漏极)
22：透明导电性的像素电极
30：栅极绝缘层
31：不含杂质的(第一)非晶质硅胶层
32D：保护绝缘层(蚀刻中止层、信道保护绝缘层)
33：含有杂质的(第二)非晶质硅胶层
34：(可以阳极氧化的)耐热金属层
35：(可以阳极氧化的)低电阻金属层(AL)
36：中间导电层
37：钝化绝缘层
50，52：储存电容形成区域
62：(漏极上的)开口部
63，63A：(在部分扫描线上或扫描线的电极端子上的)开口部
64，64A：(在部分信号线上或信号线的电极端子上的)开口部
65：(对置电极上的)开口部
68：阳极氧化层(氧化钛，TiO2)
69：阳极氧化层(氧化铝，Al2O3)
71：电浆保护层
72：蓄积电极
74：(像素电极上的)开口部
82A，82B，87A，87B：
(半色调图像曝光所形成的)光敏树脂图形
85：光敏有机绝缘层图形
86A，86B：(半色调图像曝光所形成的)光敏有机绝缘层图形
91：透明导电层
92：第一金属层
具体实施方式
以下根据图1～图6，说明本发明的实施例。图1表示有关本发明实施例1的显示装置用半导体装置(主动电路板)的平面图，图2表示图1(e)的A-A’线上、B-B’线上以及C-C’线上的制造过程的剖面图。同样的，实施例2的图3与图4、实施例3的图5与图6分别表示主动电路板平面图以及制造过程的剖面图。对于与以往现有技术相同的部位，会附加相同符号并省略详细说明。
实施例1
实施例1，首先是在玻璃电路板2的一个主平面上，采用SPT等真空制膜装置，包覆薄膜厚度约0.1～0.2μm的透明导电层91，如ITO，以及包覆薄膜厚度约0.1～0.3μm的第一金属层92，如Cr、Ta、MoW合金等。由于扫描线的低电阻化，为避免因为ITO与碱性显像液或光阻剥离液引起电池反应，所以耐热金属层也可以采用层叠后的铝或是含有Nd的铝合金。
其次，如图1(A)与图2(A)所示，透过细微加工技术，依序蚀刻第1金属层92与透明导电层91，露出玻璃电路板2，选择性形成透明导电层91A与第1金属层92A层叠成作为栅极11A的扫描线11以及扫描线的仿真电极端子94，以及透明导电层91B与第一金属层92B层叠成的仿真像素电极93，以及透明导电层91C与第一金属层92C层叠成的信号线的仿真电极端子95。透过栅极绝缘层，提升扫描线与信号线的绝缘耐压，为了提高良品率，以上的电极最好采用干式蚀刻，以抑制剖面形状的锥度。
接着，在整体玻璃电路板2，以约0.1μm的薄膜厚度，将TaOx、或是SiO2等透明绝缘层包覆成电浆保护层71。此一电浆保护层71将透过后续的PCVD装置，在栅极绝缘层的SiNx制膜时，使扫描线11的两端所露出的透明导电层91A还原，进而影响SiNx的膜质，所以必须透过栅极绝缘层，防止扫描线与信号线之间的绝缘耐压降低，相关细节请参考先行范例特开昭59-9962号公报。
专利引用文献4特开昭59-9962号公报
包覆电浆保护层71后，与现有技术一样使用PCVD装置，例如以约0.2-0.05-0.1μm的薄膜厚度依序包覆栅极绝缘层构成的第1SiNx层30，几乎不含杂质并由绝缘栅极型薄膜晶体管的信道构成的第一非晶质硅胶层31，保护信道并构成绝缘层的第二SiNx层32以及三种薄膜层。在此，栅极绝缘层、电浆保护层71及第1SiNx层30，因为层叠的关系，所以第一SiNx层30的形成厚度较以往薄，具有优良的辅助功效。
透过细微加工技术，如图1(b)与图2(b)所示，选择性保留较栅极11A细的栅极11A上的第2SiNx层，并露出第一非晶质硅胶层31作为保护绝缘层32D。
于是，使用PCVD装置之后，在整体玻璃电路板2，以约0.05μm的薄膜厚度包覆杂质，例如含磷的第二非晶质硅胶层33，加上分别在仿真像素电极93上具有开口部74，在图像显示部外区域的扫描线的仿真电极端子94上具有开口部63A，以及在信号线的仿真电极端子95上具有开口部64A。，假设半导体层形成区域，即栅极11A上的区域82A的薄膜厚度为2μm，较其它区域82B的1μm厚，并以半色调图像曝光技术形成光敏树脂图形82A、82B。接着，以光敏树脂图形82A、82B为光罩板，如图1(c)与图2(c)所示，包括上述开口部内的第2非晶质硅胶层33、第一非晶质硅胶层31、栅极绝缘层30以及电浆保护层71，也依序蚀刻第一金属层92A～92C，分别露出扫描线11的电极端子5A、像素电极22以及信号线的电极端子6A。
接着以氧电浆等灰化方式，减少上述光敏树脂图形82A、82B的薄膜厚度1μm以上，光敏树脂图形82B消失后，露出第二非晶质硅胶层33 B的同时，即可在半导体层形成区域上，只保留减少薄膜厚度的光敏树脂图形82C。光敏树脂图形82C相当于半导体层形成区域，即使变更蚀刻中止层型的绝缘栅极型薄膜晶体管尺寸，绝缘栅极型薄膜晶体管的电性特性也不会受到影响，处理管理非常简单。再者，如图1(d)与图2(d)所示，以光敏树脂图形82C为光罩板，选择性蚀刻第2非晶质硅胶层33B以及第1非晶质硅胶层31B，在栅极11A上形成图形宽度较栅极11A厚的条纹状半导体层33A、31A，并露出栅极绝缘层30A。此时，在上述开口部63A、64A以及74内露出的透明导电性的扫描线电极端子5A、信号线的电极端子6A以及像素电极22，虽然是暴露在第二与第一非晶质硅胶层33A、31A的蚀刻气体中，但氟气类的蚀刻气体并不会减少这些透明导电层的薄膜厚度，或是对电阻值及透明度产生不良影响，因此结构形态非常良好。
去除上述光敏树脂图形82C之后，在源极/漏极配线的形成过程中，使用SPT等真空制膜装置，包覆薄膜厚度约0.1μm的耐热金属层，如Ti、Ta等薄膜层34，以及薄膜厚度约0.3μm之低电阻配线层的AL薄膜层35。接着，透过细微加工技术，使用薄膜厚度约1～2μm的光敏有机绝缘层图形85(12)、85(21)，依序蚀刻由二层薄膜构成的源极/漏极配线材、第二非晶质硅胶层33A以及第一非晶质硅胶层31A，并露出栅极绝缘层30A与保护绝缘层32D，如图1(e)与图2(e)所示，包括开口部74内的像素电极22的一部分，选择性形成34A与35A层叠成绝缘栅极型薄膜晶体管的漏极21，以及包括信号线的电极端子6A的一部分，也兼具源极的信号线12。如此一来，即可了解透明导电性的电极端子5A，6A则是在结束源极/漏极配线12、21的蚀刻之后，会露出在玻璃电路板2上。此外，在源极/漏极配线12、21的结构方面，只要放宽电阻值的限制，Ta、Cr、MoW等也可以简化成单层。
在经过上述步骤所制作的主动电路板2贴上彩色滤光片后，即成为液晶面板，也完成本发明的实施例1。根据实施例1，光敏有机绝缘层图形85因为会接触液晶，所以光敏有机绝缘层是以热塑性酚酫树脂为主要成分，而并非一般的光敏树脂。不但纯度高，且主要成分含有压克力树脂或聚亚醯膜树脂，最重要的是使用耐热性高的光敏有机绝缘层，在结构上可视材质加热，使其流动之后包覆在源极/漏极配线12、21的侧面。此时，势必能大幅提升液晶面板的稳定性。关于储存电容15的结构，如图1(e)所示，图中虽然说明的是与源极/漏极配线12、21同时形成含有部分像素电极22的蓄积电极72，以及在前段的扫描线11设置突起部，并透过电浆保护层71A与栅极绝缘层30A，平面式重叠的结构例(朝向右下方的斜线部52)，但不表示储存电容15的结构会因而受限，曾经用现有技术做过说明，在与扫描线11同时形成的储存电容线16与漏极21(像素电极22)之间，也可以透过含有栅极绝缘层30A的绝缘层构成，或是使用其它结构，于此省略详细说明。
在因应静电措施方面，如图1(e)所示，在主动电路板2的外围配置因应静电措施用的透明导电层图形40，透过源极/漏极配线可将透明导电层图形40连接至透明导电性的电极端子5A、6A，虽然此类现有技术的静电措施用意良好，但由于已经对栅极絶缘层30设定开口部形成过程，所以实施其它因应静电的措施并不困难，于此省略详细说明。
根据实施例1，虽然扫描线的电极端子及信号线的电极端子，同样会产生透明导电层装置结构的限制，但也可以采取解除相关限制的装置/处理，以下便以实施例2进行说明。
实施例2
实施例2，如图1(d)与图2(d)所示，以光敏树脂图形82C为光罩板，选择性蚀刻第二非晶质硅胶层33B以及第一非晶质硅胶层31B，在栅极11A上，形成图形宽度较栅极11A宽的条纹状半导体层33A、31A，在露出栅极绝缘层30A之前，进行与实施例1相同的制造过程。但，基于以下理由，未必要有信号线的电极端子6A。
去除上述光敏树脂图形82C之后，在源极/漏极配线的形成过程中，使用SPT等真空制膜装置，包覆薄膜厚度约0.1μm的耐热金属层，例如Ti、Ta等薄膜层34，以及薄膜厚度约0.3μm之低电阻配线层的AL薄膜层35。接着，透过细微加工技术，使用光敏有机绝缘层图形86A、86B，依序蚀刻由2层薄膜构成的源极/漏极配线材、第二非晶质硅胶层33A以及第一非晶质硅胶层31A，并露出栅极绝缘层30A与保护绝缘层32D，如图3(e)与图4(e)所示，包括开口部74内的像素电极22的一部分，选择性形成34A与35A层叠成绝缘栅极型薄膜晶体管的漏极21，以及作为源极的信号线12，在形成源极/漏极配线12、21的同时，包括露出的扫描线的一部分5A，也同时形成由扫描线的电极端子5及由信号线一部分所构成的电极端子6。换言之，如实施范例1所示，未必一定具有透明导电性的信号线电极端子6A。此时，假设信号线12上的86A(12)薄膜厚度为3μm，透过半色调图像曝光技术，实施范例2最重要的特征是事先形成的光敏有机绝缘层图形86A、86B，较漏极21上的86B(21)、电极端子5、6上的86B(5)、86B(6)以及蓄积电极72上的86B(72)的薄膜厚度1.5μm厚。支持电极端子5、6的86B(5)、86B(6)的最小尺寸，会增大至数10μm，虽然光罩板的制作或完成，其尺寸的管理并不困难，但配合信号线12的区域86A(12)的最小尺寸为4～8μm，相较之下，尺寸精度较高。因此，黑色区域的图形必需较精细。不过，诚如以往范例的说明，相较于以一次曝光处理，加上两次蚀刻处理后所形成的源极/漏极配线，本发明的源极/漏极配线仅需一次曝光处理及一次蚀刻处理即可形成，影响图形宽度变动的因素较少，无论是源极/漏极配线的尺寸管理，或是源极/漏极配线之间，即信道长度的尺寸管理，图形精度的管理都较过去的半色调图像曝光技术简单。再者，相较于信道蚀刻型的绝缘栅极型薄膜晶体管，决定蚀刻中止层型的绝缘栅极型薄膜晶体管的ON电流，是保护信道的保护绝缘层32D的尺寸，而不是源极/漏极配线间的尺寸，由此可以明白处理管理将更简单。
源极/漏极配线12、21形成之后，透过氧电浆等灰化方式，上述光敏有机绝缘层图形86A、86B减少1.5μm以上的薄膜厚度，光敏有机绝缘层图形86B消失后，如图3(f)与图4(f)所示，露出漏极21、电极端子5、6以及蓄积电极72的同时，在信号线12上，虽然只有减去薄膜厚度的光敏有机绝缘层图形86C(12)可以直接保留，但在上述氧电浆处理下，一旦光敏有机绝缘层图形86C(12)的图形宽度变细，露出信号线12的上方，便会降低稳定性，因此，最好是加强异向性、才能有效抑制图形尺寸的变化，具体而言，其中以RIE(Reactive Ion Etching Plasama)方式、具有高密度离子源的ICP(Inductive Coupled Plasama)方式或是TCP(Transfer CoupledPlasama)方式的氧电浆处理为最理想。此外，在源极/漏极配线12、21的结构方面，只要缓和电阻值的限制，Ta、Cr、MoW等也可以简化成单层。
在上述实施形态下所制成的主动电路板2贴上彩色滤光片之后，即成为液晶面板，也完成本发明的实施例2。根据实施例2，光敏有机绝缘层图形86C因为接触到液晶，所以光敏有机绝缘层是以热塑性酚酫树脂为主要成分，而非一般的光敏树脂，不但纯度高，最重要的是主要成分采用含有压克力树脂或聚亚醯膜树脂、耐热性高的光敏有机绝缘层。关于储存电容15的结构，则与实施例1相同。此外，如图3(f)所示，连接透明导电性的扫描线的一部分5A，以及在信号线12下形成的透明导电性的图形6A，以及配置在主动电路板2外围的短路线路40的透明导电层图形，其形状若是细长形线状，在静电措施上，即可采用高电阻配线，除此之外，当然也可以实施采用其它导电性零件的静电措施。
根据实施例2，只在信号线12上形成光敏有机绝缘层86C(12)，与蓄积电极72、像素电极22一样，漏极21维持导电性并同时露出，即使如此，仍可达到充分的稳定性，这是因为施加在液晶胞的驱动信号基本上是交流电，在图像检查时，会调整(调整减轻闪光)对置电极14的电压，以利减少彩色滤光片9上的对置电极14与像素电极22(漏极21)之间的直流电压成份。因此，其所依据的基本原理，是最好事先形成绝缘层，以免在信号线12上只导通直流成份。
像这样如果能形成与源极/漏极配线材的金属性相同的电极端子5、6，就不再需要信号线的电极端子6A，因为信号线12是连至防静电的短路线路40，在功能上属于必备的部位。同样的，也不再需要扫描线1 1的电极端子5A，因为金属性的电极端子5是连至扫描线11，在功能上是属于必备的部位(接触点)，当然也就需要由透明导电层构成的部分扫描线5A。
此外，不需要在透明导电性的扫描线电极端子5A上形成金属性的电极端子5，包括透明导电性的信号线12的电极端子6A的部分在内，变更源极/漏极配线的形成图形设计后，如图3(g)与图4(g)所示，变更为源极/漏极配线材所构成的电极端子5、6后，即可获得与实施例1相同，由透明导电层构成的电极端子5A、6A，图像显示部内的装置结构则不变。
如上所述，在本发明的实施例1与实施例2中，有机绝缘层分别只在源极/漏极配线上以及信号线上形成，虽然能达到删减制造过程的目的，但因为有机绝缘层的厚度一般是在1μm以上，所以使用平磨用布的定向膜做定向处理时，其差异性会造成非定向的状态，或是可能影响确保液晶元的间隙精度。所以在实施例3以追加最少的过程数，即可使机绝缘层具有不同的钝化技术。
实施例3
在实施例3，如图5(d)与图6(d)所示，接触点形成过程以及半导体层33A、31A的形成过程之前，其制造过程大致与实施范例2相同。去除光敏树脂图形82C之后，在源极/漏极配线的形成过程，使用SPT等真空制膜装置，依序包覆薄膜厚度约0.1μm，可以阳极氧化的耐热金属层，例如Ti，Ta等薄膜层34，以及薄膜厚度约0.3μm，同样可以阳极氧化之低电阻配线层的AL薄膜层35。接着，经过细微加工技术，使用光敏树脂图形87A、87B，依序蚀刻由这两层薄膜构成的源极/漏极配线材、第两非晶质硅胶层33A以及第一非晶质硅胶层31A，并露出栅极绝缘层30A与保护绝缘层32D，如图5(e)与图6(e)所示，包括开口部74内的像素电极22的一部分，选择性形成34A与35A层叠成绝缘栅极型薄膜晶体管的漏极21，以及作为源极配线的信号线12，并在形成源极/漏极配线12、21的同时，包括露出扫描线的一部分5A，也形成扫描线的电极端子5，以及由部分信号线构成的电极端子6。此时，假设电极端子5、6上的87A(5)、87A(6)薄膜厚度(黑色区域)为3μm，透过半色调图像曝光技术，形成的光敏树脂图形87A、87B较源极/漏极配线12、21上，以及蓄积电极72上的87B(12)、87B(21)以及87B(72)的薄膜厚度(中间调区域)的1.5μm厚，这也是实施例2最重要的特征。
源极/漏极配线12、21形成之后，透过氧电浆等灰化方式，使上述光敏树脂图形87A、87B的薄膜厚度减少1.5μm以上，光敏树脂图形87B消失，并露出源极/漏极配线12、21以及蓄积电极72的同时，在电极端子5、6上，只有减去薄膜厚度的光敏树脂图形87C(5)、87C(6)可以直接保留。经由上述氧电浆处理，即使光敏树脂图形87C的图形宽度变细，也只会在具有较大图形尺寸的电极端子5、6的四周形成阳极氧化层，几乎不会影响到电性特性、良品率以及品质，这是必须特别强调的特征。接着，以减少薄膜厚度的光敏树脂图形87C(5)、87C(6)为光罩板，照射光线的同时，如图5(f)与图6(f)所示，源极/漏极配线12、21阳极氧化之后，形成氧化层68、69的同时，在源极/漏极配线12、21的下方侧面所露出的第2非晶质硅胶层33A及第1非晶质硅胶层31A进行阳极氧化后，会形成绝缘层的氧化硅胶层(SiO2)66、67(图中均未标示)。
在源极/漏极配线12、21的上方露出AL，或是在侧面露出AL、Ti的层叠，透过阳极氧化，Ti变成半导体的氧化钛(TiO2)68、AL则变成绝缘层的氧化铝(AL2O3)69。虽然氧化钛层68不是绝缘层，因为薄膜厚度非常薄且露出面积也小，所以不至于造成钝化上的问题，但耐热金属薄膜层34A最好还是选用Ta。但是，不同于Ti，Ta，吸附底层的表面氧化层后，缺少容易形成电阻性接触点的功能，此一特性须特别注意。
阳极氧化所形成的氧化铝69、氧化钛68的各氧化层薄膜厚度，在配线的钝化上，只要约0.1～0.2μm即足够，使用乙二醇等化学合成液，即可达到超过100V的施加电压。源极/漏极配线12、21进行阳极氧化时，图中虽未标示，但必须注意所有信号线12要依电性并列或直列形成，然后在后续制造过程的某一阶段，必须解除直/并列，否则不仅会妨碍主动电路板2的电性检查，甚至会影响液晶显示装置的实际运转。解除方式之一是利用雷射光照射后引起蒸发分散，或是用划线器做机械式切除，这些方式都很简单，于此省略详细说明。
结束阳极氧化之后，去除减少薄膜厚度的光敏树脂图形87C(5)、87C(6)，如图5(g)与图6(g)所示，其侧面会露出由形成阳极氧化层的低电阻薄膜层构成的电极端子5、6。阳极氧化电流会透过防止静电用的高电阻短路线路40，流过扫描线的电极端子5的侧面。相较于信号线的电极端子6，可以想见侧面所形成的绝缘层厚度会变得比较薄。此外，在源极/漏极配线12、21的结构方面，只要放宽电阻值的限制，即可简化成可以阳极氧化的Ta单层。在上述实施形态下所制成的主动电路板2贴上彩色滤光片之后，即成为液晶面板，也完成本发明的实施例3。关于储存电容15的结构，与实施例1、实施例2相同。
根据实施范例3，源极/漏极配线12、21以及第2非晶质硅胶层33A、第1非晶质硅胶层31A进行阳极氧化时，与漏极21电性连接的像素电极22也同时会被阳极氧化，虽然在增加透明导电层的电阻值时必须特别注意，但不用担心透明导电层的透明度会下降。漏极21、像素电极22以及蓄积电极72进行阳极氧化的电流，也须经由绝缘栅极型薄膜晶体管的信道供应，由于像素电极22的面积较大，必须要有化学合成电流或是较长时间的化学合成，无论照射如何强烈的外光，都会影响信道部的电阻，所以如果要在漏极21上及蓄积电极72上，形成膜质与薄膜厚度与信号线12上相等的阳极氧化层69(21)、69(72)，只延长化学合成时间是难以支持的。但是，在漏极配线21上及蓄积电极72上所形成的阳极氧化层69(21)、69(72)，即使不完善，但不会影响实用性且又可以达到较为理想的稳定性。这是因为施加在液晶胞的驱动信号基本上是交流电，在图像检查时，会调整(调整减轻闪光)对置电极14的电压，以利减少彩色滤光片9上的对置电极14与像素电极22(漏极21)之间的直流电压成份。因此，最好是事先形成绝缘层，以免在信号线12上只导通直流成份。
与实施例1一样，不需要在透明导电性的扫描线电极端子5A上形成金属性的电极端子5，包括透明导电性的信号线12的电极端子6A的一部分，变更源极/漏极配线12、21的形成图形设计，如图5(h)与图6(h)所示，变更源极/漏极配线材所构成电极端子5、6，即可获得由透明导电层构成的电极端子5A、6A。此时，形成源极/漏极配线12、21时，虽然不再需要半色调图像曝光技术，但由透明导电层构成的电极端子5A、6A在增加电阻值时须特别注意。此时，即使变更电极端子的结构，图像显示部内的装置结构仍旧不变。

Claims (4)

1.一种液晶显示装置，在一第一透明绝缘基板之主平面上，至少具有由绝缘栅极型薄膜晶体管，可作为该绝缘栅极型薄膜晶体管栅极的扫描线，可作为源极配线的信号线，以及连接漏极配线的像素电极所构成的单位像素于第一透明绝缘基板排列成二次元矩阵，液晶填充于该第一透明绝缘基板和与之相对的第二透明绝缘基板或彩色滤光片之间，其特征在于：
在该第一透明绝缘基板的该主平面上，形成由一种透明导电层和一种第一金属层层叠所组成的扫描线、透明导电像素电极、以及图像显示区外部之信号线的透明导电电极端子，
形成岛状不含杂质的第一半导体层并使其穿过电浆保护层，以及形成栅极电极上的一种栅极绝缘层，
在上述第一半导体层上，形成较栅极细窄的保护绝缘层，
在上述像素电极上形成开口部以露出透明导电像素电极，在图像显示区外该信号线的一部分上形成开口部以露出扫描线的透明导电部分，在扫描线与信号线的电极端子上的电浆保护层和栅极绝缘层形成开口部以露出扫描线与信号线的电极端子，
在上述保护绝缘层的一部分以及该第一半导体层上，形成一对含有杂质的第二半导体层来构成绝缘栅极型薄膜晶体管的源极和漏极，
在该栅极绝缘层上以及在该第二半导体层上、以及在该信号线电极端子的一部分上，形成由含有一层以上的第二金属层所构成的源极配线作为信号线，该第二金属层包含一种耐热金属层，在该栅极绝缘层上、在该第一半导体层上以及在上述开口部之内的该像素电极之一部分上，形成漏极配线，在该扫描线的一部分上形成该扫描线的电极端子、或该扫描线的透明电极端子以及形成具有信号线一部分的信号线端子或是透明导电性的信号线电极端子，以及
除了在上述信号线的该电极端子上之外，在该信号线上形成光敏有机绝缘层。
2.一种液晶显示装置，在一第一透明绝缘基板之主平面上，至少具有由绝缘栅极型薄膜晶体管，可作为该绝缘栅极型薄膜晶体管栅极的扫描线，可作为源极配线的信号线，以及连接漏极配线的像素电极所构成的单位像素于第一透明绝缘基板排列成二次元矩阵，液晶填充于该第一透明绝缘基板和与之相对的第二透明绝缘基板或彩色滤光片之间，其特征在于：
在该第一透明绝缘基板的该主平面上，形成由一种透明导电层和一种第一金属层层叠所组成的扫描线、透明导电像素电极、以及信号线的透明导电电极端子，
形成岛状不含杂质之第一半导体层并使其穿过电浆保护层，以及形成栅极电极上之一种栅极绝缘层，
在上述第一半导体层上，形成较栅极细窄的保护绝缘层，
在上述像素电极上形成开口部以露出透明导电像素电极，在图像显示区外该信号线的一部分上形成开口部以露出扫描线的透明导电部分，在扫描线与信号线的电极端子上的电浆保护层和栅极绝缘层形成开口部以露出扫描线与信号线的电极端子，
在上述保护绝缘层的一部分以及该第一半导体层上，形成一对含有杂质的第二半导体层来构成绝缘栅极型薄膜晶体管的源极和漏极，
在该栅极绝缘层上以及在该第二半导体层上、以及在该信号线电极端子的一部分上，形成由含有一层以上的阳极氧化金属层构成的源极配线作为信号线，该第二金属层包含一种耐热金属层，在该栅极绝缘层上、在该第一半导体层上以及在上述开口部之内的该像素电极之一部分上，形成由阳极氧化金属层所构成之漏极配线，在该扫描线的一部分上形成该扫描线的电极端子、或该扫描线的透明电极端子以及形成具有信号线一部分的信号线端子或是透明导电性的信号线电极端子，以及
除了在上述电极端子上之外，在源极-漏极配线上形成阳极氧化层。
3.一种液晶显示装置的制造方法，在一第一透明绝缘基板之主平面上，形成至少具有由绝缘栅极型薄膜晶体管，可作为该绝缘栅极型薄膜晶体管栅极的扫描线，可作为源极配线的信号线，以及连接漏极配线的像素电极所构成的单位像素于第一透明绝缘基板排列成二次元矩阵，填充液晶于该第一透明绝缘基板和与之相对的第二透明绝缘基板或彩色滤光片之间，该制造方法包含步骤：
在该第一透明绝缘基板的该主平面上，形成扫描线、扫描线之一部分的扫描线电极端子、信号线电极端子以及像素电极，以上都由一种透明导电层和一种第一金属层层叠所组成，
依序包覆一种电浆保护层、一种栅极绝缘层、不含杂质的一种第一非晶质硅胶层与一种保护绝缘层，
在该绝缘栅极型薄膜晶体管的栅极上保留较该栅极狭窄之该保护绝缘层的同时，露出该第一非晶质硅胶层，
包覆含有杂质的第二非晶质硅胶层，
形成光敏树脂模具，其在该扫描线、或该扫描线及该信号线电极端子、和该像素电极上具有开口，并且该光敏树脂模具在该栅极电极上之该第一和第二非晶质硅胶层形成区的厚度比其它区域厚，
利用上述光敏树脂模具为光罩板，去除上述开口部内的该第二非晶硅层、该第一非晶硅层、该栅极绝缘层、该电浆保护层以及该第一金属层，并且露出该扫描线的透明导电部分、或该扫描线及该信号线之透明导电电极端子，和透明导电性之像素电极，
减少上述光敏树脂模具的薄膜厚度，并露出该第二非晶硅层，
在该栅极上形成岛状之第二非晶硅层，以及较该栅极宽之该第一非晶硅层，并且露出该栅极绝缘层，
包覆含有一层以上且具有一种耐热金属层的第二金属层后，在源极导线和该保护绝缘层重叠之部分、漏极导线与该保护绝缘层和该像素电极重叠之部分、该扫描线电极端子与该扫描线重叠之部分、以及组成上述信号线之一部分的信号导线之电极端子上形成感光有机绝缘层，或在源极导线与上述保护绝缘层和该信号导线之透明导线电极端子重叠之部分、以及漏极导线与上述保护绝缘层和该像素电极重叠之部分上形成感光有机绝缘层，并且其厚度在该信号导线的区域比其它区域厚，
选择性去除该第二金属层、该第二非晶硅层以及第一非晶硅层，并且形成具有该第二金属层、或是一种透明导电层的扫描线、信号线电极端子以及源极和漏极配线，以及
减少上述感光有机绝缘层模具的厚度，露出上述扫描线和信号线电极端子，以及该漏极配线。
4.一种液晶显示装置的制造方法，在一第一透明绝缘基板之主平面上，形成至少具有由绝缘栅极型薄膜晶体管，可作为该绝缘栅极型薄膜晶体管栅极的扫描线，可作为源极配线的信号线，以及连接漏极配线的像素电极所构成的单位像素于第一透明绝缘基板排列成二次元矩阵，填充液晶于该第一透明绝缘基板和与之相对的第二透明绝缘基板或彩色滤光片之间，该制造方法包含步骤：
在该第一透明绝缘基板的该主平面上，形成扫描线、扫描线之一部分的扫描线电极端子、信号线电极端子以及像素电极，以上皆由一种透明导电层和一种第一金属层层叠所组成，
依序包覆一种电浆保护层、一种栅极绝缘层、不含杂质的一种第一非晶质硅胶层与一种保护绝缘层，
在该绝缘栅极型薄膜晶体管的栅极上保留较该栅极狭窄之该保护绝缘层的同时，露出该第一非晶质硅胶层，
包覆含有杂质之第二非晶质硅胶层，
形成第一光敏树脂模具，其在该扫描线、或该扫描线及该信号线电极端子、和该像素电极上具有开口，并且该第一光敏树脂模具在该栅极电极上所述第一和第二非晶质硅胶层形成区的厚度比其它区域厚，
利用该第一光敏树脂模具为光罩板，去除上述开口部内的该第二非晶硅层、该第一非晶硅层、该栅极绝缘层、该电浆保护层以及该第一金属层，并且露出该扫描线的透明导电部分、或该扫描线电极端子和该信号线之透明导电电极端子，和透明导电性之像素电极，
减少该第一光敏树脂模具的薄膜厚度，并露出该第二非晶硅层，
利用该降低厚度之光敏树脂模具为光罩板，在该栅极上形成岛状之第二非晶硅层，和较该栅极宽之该第一非晶硅层，并且露出该栅极绝缘层，
包覆含有一层以上且具有一种耐热金属层的可阳极氧化之金属层后，在源极导线和该保护绝缘层重叠之部分、漏极导线与该保护绝缘层和该像素电极重叠之部分、该扫描线电极端子与该扫描线重叠之部分、以及组成上述信号线之一部分的信号导线之电极端子上形成第二光敏树脂模具，并且其厚度在该扫描线和该信号线区域比其它区域厚，
利用该第二光敏树脂模具为光罩板，选择性去除可阳极氧化之金属层、该第二非晶硅层以及该第一非晶硅层，并且形成具有一种可阳极氧化之金属层的扫描线与信号线的电极端子以及源极和漏极导线，
减少该第二光敏树脂模具的厚度并且露出源极和漏极配线，以及
在保护上述电极端子的同时，利用该减少厚度的第二光敏树脂模具为光罩板，进行上述源极和漏极配线阳极氧化的过程；或在与上述保护绝缘层部分重叠，包括部分透明导电性的信号线电极端子在内，形成源极配线，以及同样包括部分像素电极的漏极配线后，进行上述源极和漏极配线阳极氧化的过程。
CNB2005100067411A 2004-01-29 2005-01-31 液晶显示装置及其制造方法 Active CN100394289C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004021288A JP2005215275A (ja) 2004-01-29 2004-01-29 液晶表示装置とその製造方法
JP021288/2004 2004-01-29

Publications (2)

Publication Number Publication Date
CN1648751A CN1648751A (zh) 2005-08-03
CN100394289C true CN100394289C (zh) 2008-06-11

Family

ID=34805607

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100067411A Active CN100394289C (zh) 2004-01-29 2005-01-31 液晶显示装置及其制造方法

Country Status (5)

Country Link
US (2) US7321404B2 (zh)
JP (1) JP2005215275A (zh)
KR (1) KR100710532B1 (zh)
CN (1) CN100394289C (zh)
TW (1) TWI306979B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879055B (zh) * 2003-11-14 2010-05-26 株式会社半导体能源研究所 液晶显示器件及其制造方法
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
TWI319911B (en) * 2005-08-11 2010-01-21 Liquid crystal display device and manufacturing method thereof
JP4702003B2 (ja) * 2005-11-16 2011-06-15 セイコーエプソン株式会社 液晶装置およびプロジェクタ
WO2007088722A1 (ja) * 2006-01-31 2007-08-09 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
CN101026931B (zh) * 2006-02-24 2011-10-19 佛山市顺德区顺达电脑厂有限公司 直角式信号线之制作方法及其电路板
US7872720B2 (en) * 2007-03-01 2011-01-18 Seiko Epson Corporation Liquid crystal device and projector
KR101484063B1 (ko) 2008-08-14 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5610855B2 (ja) * 2010-06-04 2014-10-22 京セラディスプレイ株式会社 液晶表示装置および液晶表示装置の製造方法
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US20120323284A1 (en) * 2011-06-15 2012-12-20 Smith & Nephew, Inc. Variable angle locking implant
CN102629588B (zh) * 2011-12-13 2014-04-16 京东方科技集团股份有限公司 阵列基板的制造方法
CN102751300B (zh) * 2012-06-18 2014-10-15 北京京东方光电科技有限公司 一种非晶硅平板x射线传感器的制作方法
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
CN103984169A (zh) * 2013-02-08 2014-08-13 群创光电股份有限公司 液晶显示装置
WO2015045554A1 (ja) * 2013-09-26 2015-04-02 シャープ株式会社 生体情報取得装置および生体情報取得方法
CN106575063B (zh) * 2014-08-07 2019-08-27 夏普株式会社 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
US10866291B2 (en) * 2014-09-12 2020-12-15 Emory University Devices and systems for MRI-guided procedures
KR102269080B1 (ko) 2015-01-23 2021-06-24 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102601207B1 (ko) 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1251914A (zh) * 1998-10-01 2000-05-03 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
CN1255740A (zh) * 1998-11-26 2000-06-07 三星电子株式会社 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法
CN1317106A (zh) * 1998-09-04 2001-10-10 松下电器产业株式会社 有源矩阵型液晶显示装置及其制造方法
CN1333475A (zh) * 2000-05-12 2002-01-30 株式会社日立制作所 液晶显示装置及其制造方法
TW519763B (en) * 1999-10-26 2003-02-01 Nec Corp Active matrix LCD panel
US6624864B1 (en) * 1998-04-17 2003-09-23 Kabushiki Kaisha Toshiba Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3782195B2 (ja) * 1997-03-10 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示素子及びその製造方法
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR20000039794A (ko) * 1998-12-16 2000-07-05 김영환 고개구율 및 고투과율 액정표시장치의 제조방법
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624864B1 (en) * 1998-04-17 2003-09-23 Kabushiki Kaisha Toshiba Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
CN1317106A (zh) * 1998-09-04 2001-10-10 松下电器产业株式会社 有源矩阵型液晶显示装置及其制造方法
CN1251914A (zh) * 1998-10-01 2000-05-03 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
CN1255740A (zh) * 1998-11-26 2000-06-07 三星电子株式会社 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法
TW519763B (en) * 1999-10-26 2003-02-01 Nec Corp Active matrix LCD panel
CN1333475A (zh) * 2000-05-12 2002-01-30 株式会社日立制作所 液晶显示装置及其制造方法

Also Published As

Publication number Publication date
US7321404B2 (en) 2008-01-22
KR20050077793A (ko) 2005-08-03
CN1648751A (zh) 2005-08-03
TW200525264A (en) 2005-08-01
KR100710532B1 (ko) 2007-04-23
US20080030637A1 (en) 2008-02-07
US7894009B2 (en) 2011-02-22
TWI306979B (en) 2009-03-01
JP2005215275A (ja) 2005-08-11
US20050168666A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
CN100394289C (zh) 液晶显示装置及其制造方法
CN100353247C (zh) 液晶显示装置及其制造方法
CN100386669C (zh) 液晶显示装置及其制造方法
JP2004317685A (ja) 液晶表示装置とその製造方法
CN1648750A (zh) 液晶显示装置及其制造方法
CN107678222A (zh) 显示面板及其制造方法
TWI281999B (en) LCD device and manufacturing method thereof
TW468081B (en) Liquid crystal display device
TWI304145B (zh)
CN100545726C (zh) 液晶显示装置及其制造方法
TWI300873B (zh)
CN100557490C (zh) 液晶显示装置及其制造方法
JP2005049667A (ja) 液晶表示装置とその製造方法
CN100543569C (zh) 液晶显示装置及其制造方法
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP2001356367A (ja) 液晶画像表示装置及び画像表示装置用半導体装置の製造方法
CN100590500C (zh) 液晶显示装置及其制造方法
JP3391304B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3536762B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3216640B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
CN100405194C (zh) 液晶显示装置及其制造方法
CN100416389C (zh) 液晶显示装置及其制造方法
JP2003208111A (ja) 有機ｅｌ表示装置と液晶表示装置及び表示装置用半導体装置
CN105204251B (zh) 一种显示基板及其制作方法和显示装置
JP4538218B2 (ja) 液晶表示装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: YOUDA PHOTOELECTRIC CO., LTD.

Free format text: FORMER OWNER: GUANGHUI ELECTRONIC CO., LTD.

Effective date: 20080215

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080215

Address after: Hsinchu City, Taiwan, China

Applicant after: AU OPTRONICS Corp.

Address before: Taoyuan County of Taiwan Province

Applicant before: QUANTA DISPLAY INCORPORATION

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240117

Address after: 825 Waterscreek Avenue, Unit 250, Allen, Texas 75013, USA

Patentee after: Optoelectronic Science Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: AU OPTRONICS Corp.

TR01 Transfer of patent right