CN100388467C - 半导体封装及其制造方法以及半导体器件 - Google Patents

半导体封装及其制造方法以及半导体器件 Download PDF

Info

Publication number
CN100388467C
CN100388467C CNB031559816A CN03155981A CN100388467C CN 100388467 C CN100388467 C CN 100388467C CN B031559816 A CNB031559816 A CN B031559816A CN 03155981 A CN03155981 A CN 03155981A CN 100388467 C CN100388467 C CN 100388467C
Authority
CN
China
Prior art keywords
electrode
capacitor arrangement
semiconductor
layer
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031559816A
Other languages
English (en)
Other versions
CN1487583A (zh
Inventor
清水规良
六川昭雄
饭岛隆广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1487583A publication Critical patent/CN1487583A/zh
Application granted granted Critical
Publication of CN100388467C publication Critical patent/CN100388467C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体封装，提供有多层互连结构，将半导体芯片安装在它的上表面上，其中多层互连结构的最上面叠置结构包括电容器结构，该电容器结构具有由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成的介质层，并包括将上部电极和下部电极与半导体芯片的电极直接连接的芯片连接焊盘，由此确保了互连图形的设计自由度，极大地提高了电容器和半导体芯片之间接近的程度，并且封装可以制得更小同时重量更轻，还提供了半导体封装的制造方法及使用半导体封装的半导体器件。

Description

半导体封装及其制造方法以及半导体器件
技术领域
本发明涉及用于安装半导体芯片的封装，也就是，半导体封装及其制造方法以及由半导体封装和安装其内的半导体芯片组成的半导体器件。
背景技术
在许多应用中，半导体器件制造得越来越致密。为此，当非常接近地提供互连图形时，防止互连之间的串扰以及电源线等的电位波动很重要。特别是，当半导体封装安装用于高频开关操作需要的高频半导体芯片时，随着频率的增加，更容易发生串扰。此外，开关元件的高速开/关操作也会产生开关噪声。由于此，电源线等的电位更容易波动。
在过去，作为消除这种问题的手段，将单独的芯片电容器或其它电容器安装在半导体封装中，作为通过信号线或电源线(去耦)消除电路之间不需要的耦合的旁路电容器。
然而，现有技术的方法存在以下问题。
首先，随着单独的芯片电容器等的安装，互连图形的设计自由度降低。
此外，如果连接芯片电容器和半导体芯片的互连距离较长，那么电感变得较大，并且不能获得芯片电容器的去耦效果。因此，芯片电容器等要尽可能地靠近半导体芯片安装。然而，芯片电容器的尺寸限制了安装位置，所以也限制了半导体芯片附近的布局。
此外，如果将芯片电容器或其它电容器安装在半导体封装中，那么封装的尺寸和重量不可避免地变大和变重。这与减小尺寸和重量的趋势相违背。而且，也限制了减小芯片电容器等的尺寸的措施。
发明内容
本发明的一个目的是解决现有技术中的以上问题，并提供一种半导体封装，能确保互连图形的设计自由度，极大地提高了电容器和半导体芯片之间接近的程度，并能够减小封装的尺寸和重量，还提供了半导体封装的制造方法及使用半导体封装的半导体器件。
为实现以上目的，根据本发明的第一方案，提供一种半导体封装，提供有多层互连结构，将半导体芯片安装在它的上表面上，其中多层互连结构的最上叠置结构包括电容器结构，电容器结构具有由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成的介质层，并包括将上部电极和下部电极与半导体芯片的电极直接连接的芯片连接焊盘。
根据本发明的第二方案，提供一种半导体封装，包括一绝缘基板，在该绝缘基板的上表面和下表面上提供有多层互连结构，将半导体芯片安装在上表面多层互连结构的上表面上，其中上表面多层互连结构包括电容器结构，该电容器结构具有由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成的介质层，上表面多层互连结构的最上层包括将上部电极和下部电极与半导体芯片的电极相连的芯片连接焊盘，半导体芯片位于平面图中与电容器结构重叠的区域中。此时，上表面多层互连结构包括多个叠置的电容器结构。
对于高介电常数的无机填料，最优选使用具有钙钛矿结构的陶瓷粉。
对于绝缘树脂，最优选使用聚酰亚胺树脂。
根据本发明的第三方案，提供一种半导体器件，由以上的半导体封装及在它的电极处直接连接到芯片连接焊盘的半导体芯片组成。
根据本发明的第四方案，提供一种半导体封装的制造方法，该半导体封装提供有多层互连结构，将半导体芯片安装在它的上表面上，该方法包括在多层互连结构的最上面叠置结构中形成电容器结构的步骤，该电容器结构形成步骤包括在最上面叠置结构的最下层处形成用作电容器结构的下部电极的导体层，使用以胶体状态分散的高介电常数的无机填料和绝缘树脂组成的电解液通过电解沉积在下部电极上形成无机填料和绝缘树脂组成的混合电解沉积层作为电容器结构的介质层，在介质层上形成用作电容器结构上部电极的导体层，以及在电容器结构内形成芯片连接焊盘将上部电极和下部电极与半导体芯片的电极直接连接。
根据本发明的第五方案，提供一种半导体封装的制造方法，该半导体封装包括一绝缘基板在该绝缘基板的上表面和下表面提供有多层互连结构，将半导体芯片安装在上表面多层互连结构的上表面上，该方法包括在多层互连结构的上表面中形成电容器结构的步骤，该电容器结构形成步骤包括形成用作电容器结构的下部电极的导体层，使用以胶体状态分散的高介电常数的无机填料和绝缘树脂组成的电解液通过电解沉积在下部电极上形成无机填料和绝缘树脂组成的混合电解沉积层作为电容器结构的介质层，在介质层上形成用作电容器结构上部电极的导体层，以及形成芯片连接焊盘将上部电极和下部电极与半导体芯片的电极进行连接，半导体芯片位于平面图中与电容器层重叠的上表面多层互连结构的最上层的区域中。此时，该方法还包括通过叠置多层形成电容器结构的步骤。
附图说明
从下面参考附图的优选实施例的说明中，本发明的这些和其它目的和特点将变得很明显，其中：
图1示出了根据本发明的半导体器件的剖面图，由根据本发明第一方案的第一实施例的半导体封装以及安装其内的半导体芯片组成；
图2示出了在图1的半导体封装中内部电容器的层结构的分解图；
图3示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤1的剖面图；
图4示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤2的剖面图；
图5示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤3的剖面图；
图6示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤4的剖面图；
图7示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤5的剖面图；
图8示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤6的剖面图；
图9示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤7的剖面图；
图10示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤8的剖面图；
图11示出了根据本发明第一方案的第一实施例的半导体封装及半导体器件的制造步骤9的剖面图；
图12示出了根据本发明的半导体器件的剖面图，由根据本发明第一方案的第二实施例的半导体封装以及安装其内的半导体芯片组成；
图13示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤1的剖面图；
图14示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤2的剖面图；
图15示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤3的剖面图；
图16示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤4的剖面图；
图17示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤5的剖面图；
图18示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤6的剖面图；
图19示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤7的剖面图；
图20示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤8的剖面图；
图21示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤9的剖面图；
图22示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤10的剖面图；
图23示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤11的剖面图；
图24示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤12的剖面图；
图25示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤13的剖面图；
图26示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤14的剖面图；
图27示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤15的剖面图；
图28示出了根据本发明第一方案的第二实施例的半导体封装及半导体器件的制造步骤16的剖面图；
图29示出了根据本发明的半导体器件的剖面图，由根据本发明第二方案的第一实施例的半导体封装以及安装其内的半导体芯片组成；
图30示出了根据本发明的半导体器件的剖面图，由根据本发明第二方案的另一实施例的半导体封装以及安装其内的半导体芯片组成；
图31示出了根据本发明第二方案的第一实施例的半导体封装及半导体器件的制造步骤1的剖面图；
图32示出了根据本发明第二方案的第一实施例的半导体封装及半导体器件的制造步骤2的剖面图；
图33示出了根据本发明第二方案的第一实施例的半导体封装及半导体器件的制造步骤3的剖面图；
图34示出了根据本发明第二方案的第一实施例的半导体封装及半导体器件的制造步骤4的剖面图；
图35示出了根据本发明第二方案的第一实施例的半导体封装及半导体器件的制造步骤5的剖面图；
图36示出了根据本发明第二方案的第一实施例的半导体封装及半导体器件的制造步骤6的剖面图；
图37示出了根据本发明第二方案的第一实施例的半导体封装及半导体器件的制造步骤7的剖面图；
图38示出了根据本发明第二方案的第一实施例的半导体封装及半导体器件的制造步骤8的剖面图；
图39示出了对应于图38阶段的步骤的剖面图，示出了根据本发明第二方案的另一实施例的半导体封装以及半导体器件的制造步骤。
具体实施方式
参考附图详细地介绍本发明的优选实施例。
第一实施例
图1示出了根据本发明的半导体器件30的部分剖面图，由根据本发明第一方案的半导体封装10以及安装其中的半导体芯片20组成。
根据本发明第一方案的半导体封装10提供有叠置在绝缘基板12的上表面上的多层互连结构14，下表面互连结构16形成在绝缘基板12的下表面上，通孔18穿过绝缘基板12电连接多层互连结构14的最下层“d”和下表面互连结构16的最上层“e”。
下表面互连结构16为借助绝缘层L叠置的两个互连层“e”和“f”的结构。最下层互连层“f”的预定位置形成为外部连接焊盘fP。焊料15用于将它们与外部连接端子(管脚)13粘接。示出的四个管脚13例如包括左端的接地端子(GR)、中心的两个信号端子(S)以及右端的电源端子(P)。除了焊料15的位置之外，由焊料抗蚀剂11覆盖下表面互连结构16的下表面。
多层互连结构14由借助下面的介质层Y或绝缘层M和N叠置的四个互连层“a”、“b”、“c”和“d”组成。互连层“a”到“b”通过穿过介质层Y或绝缘层M和N的通路孔V电连接。
本发明的第一方案的特点为多层互连结构14的最上部形成为电容器结构X。电容器结构X由互连层“a”组成的上部电极层、介质层Y以及由互连层“b”组成的下部电极层组成。介质层Y由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成。上部电极层“a”的预定位置形成为芯片连接焊盘aP，并通过焊料17直接连接到半导体芯片20的电极焊盘22。也就是，通过丝网印刷或安装焊料球涂覆焊膏提供焊料17。使焊料17熔化连接半导体芯片20的电极突点22。通过电容器芯片20的电极上的焊料直接形成电极突点22，并基本上与电极成一体。此外，由于图示的限制虽然图1中没有示出，但如下所介绍的，形成上部电极层“a”的互连层的其它位置形成为用于下部电极“b”的芯片连接焊盘bP，在与周围绝缘并隔离(sectioned off)的区域中。它们直接与半导体芯片20的其它电极突点22相连，没有穿过其它的互连路径。除了焊料17的位置之外，上部电极“a”的上表面由焊料抗蚀剂19覆盖。
参考图2的示意性分解图，将介绍半导体器件30中电容器X和半导体芯片20之间的一种形式的连接关系。图2示出了从上部开始，半导体芯片20、焊料抗蚀剂层19、上部电极层“a”、介质层Y以及下部电极层“b”。在本例中，上部电极层“a”变成电源层，而下部电极层“b”变成接地层。然而，本发明不必限于此。也可以使上部电极层“a”为接地层，使下部电极层“b”为电源层。半导体芯片20实际上提供有大量的电极突点22，但为方便图示，仅示出了四个电极突点。其中，图中左部点画线表示的第二个(半导体芯片20的中心)电极突点22借助焊料抗蚀剂层19的开口19h中的焊料突点17直接连接到电容器X的上部电极“a”的芯片连接焊盘ap。虚线表示的半导体芯片20的其它电极突点22直接连接到芯片连接焊盘bP，芯片连接焊盘bP通过上部电极层“a”中的绝缘环T与环绕的上部电极层“a”绝缘并隔离。这些绝缘并隔离的芯片连接焊盘bP通过提供在介质层Y中岛形的导体层R连接到下部电极层“b”的连接位置bP’。
也就是，安装在封装10中的半导体芯片20的电极突点22，以及直接位于它们之下的芯片连接焊盘ap和bP直接连接而没有穿过两个外部互连路径。
以此方式，通过本发明第一方案的半导体封装以及使用该封装的本发明的半导体器件，提供了这样一种结构，其中形成在半导体封装10内的电容器X和安装在封装10内的半导体芯片20直接连接，可以使半导体芯片20和电容器X之间的连接距离最小。
由于此，由半导体芯片20和电容器X之间的互连造成的电感增加基本上不会发生，并且可以有效地得到电容器X固有的去耦效果。
此外，通过高介电常数的无机填料和绝缘树脂的混合电解沉积层，电容器X的介质层Y可以形成为小于10μm的极薄层，由此电容器X可以整体地形成在封装10内，成为极薄结构。因此，对互连图形的设计自由度基本上没有任何影响，同时对减小封装的尺寸和重量没有影响。
接下来，参考图3到11介绍根据本发明第一方案的一个实施例的半导体封装10和半导体器件30的制造步骤。这些图是通过不同步骤的处理得到的结构的剖面图。
步骤1.制备基板和形成通孔(图3)
通过钻孔或激光处理在两面覆铜的叠层中形成通孔18’，两面覆铜的叠层由用铜箔“g”覆盖在两个表面的绝缘芯12组成。对于使用的叠层，例如使用用绝缘树脂(环氧树脂、聚酰亚胺树脂、BT树脂、PPE树脂等)浸渍的FR-4等效物或其它玻璃纤维布。
步骤2.形成互连层和填充通孔(图4)
无电镀铜或溅射铜在通孔18’内壁的整个表面和铜箔“g”上形成薄的供电导体层，然后电镀铜用导体填充通孔18’并在两个表面的铜箔“g”上形成导体层，然后一起构图铜箔和两个表面的导体层。由于此，得到示出的结构，其中绝缘基板12的上表面和下表面形成有互连层“d”和“e”，上表面和下表面的互连层“d”和“e”通过用导体填充的通孔18电连接。
步骤3.形成绝缘层(图5)
通过涂覆聚酰亚胺树脂、环氧树脂或其它树脂或叠置和粘贴这些树脂片，在图4结构的上表面和下表面形成用于互连层之间绝缘的绝缘层N和L，然后在绝缘层中形成电连接互连层的通路孔V’。通过激光处理(UV-YAG激光、CO2激光、受激准分子激光器等)形成通路孔V’。
步骤4.形成导体层并填充通孔(图6)
通过无电镀铜、溅射铜等在图5结构的上表面和下表面形成供电薄导体层，然后电镀铜用导体填充通路孔V’并形成上表面导体层C’和下表面导体层f’。由于此，得到示出的结构，其中通过用导体填充的通路孔V电连接上表面和下表面的导体层c’/f’。
步骤5.形成下部电极(图7)
通过蚀刻构图上表面和下表面的导体层c’/f’。为此，形成第二上表面互连层“c”和第二下表面互连层“f”。这些互连层“c”和“f”与第一互连层“d”和“e”在预定位置通过这些通路孔V电连接。
接下来，根据需要的互连层数量重复步骤3到步骤5。
步骤6.形成介质层(图8)
确切地重复一次步骤3到5在互连层“c”上形成绝缘层M和互连层“b”。部分互连层“b”变成最终形成的电容器的下部电极。接下来，用碱或酸清洗表面，通过电解沉积在互连层“b”上形成介质层Y。该电解沉积如下进行。
通过混合作为绝缘树脂的聚酰亚胺树脂中的高介电常数无机填料粉并将胶体状态的混合物分散在异丙醇或其它溶剂中制备电解液。用掩模(未示出)覆盖除上表面之外形成有互连层“b”的基板并浸泡在以上电解液中，然后使用基板作为阴极侧，电场施加到阳极，引起胶体电泳将无机填料和聚酰亚胺树脂的混合电解沉积层沉积在基板的上表面上。它可以用做介质层Y。可以通过将互连层“b”连接到阴极进行以此方式沉积混合电解沉积层的电解沉积。
形成混合电解沉积层的机理如下。也就是，无机填料的胶体颗粒电中性，没有极性，但聚酰亚胺树脂的胶体颗粒呈现正极性，并起阳离子的作用。电解液中存在的胶体颗粒的类型可以认为是由其上沉积有无机填料的胶体颗粒并聚集的聚酰亚胺树脂的胶体颗粒组成。因此，由用于电泳的施加电场驱动聚酰亚胺树脂的胶体颗粒。同时，无机填料的胶体颗粒和它们一起移动，它们到达阴极侧上的基板，并沉积为两个混合层。
由施加电流和施加时间的量可以自由地设置以此方式通过电解沉积形成的介质层Y的厚度。例如，层可以形成得极薄，例如小于10μm。
对于高介电常数无机填料，钙钛矿结构的陶瓷粉很合适。例如，可以使用钛酸钡(BaTiO3)、锆钛酸铅(Pb(ZrXTi1-x)O3)、钛酸锶(SrTiO3)等。
聚酰亚胺树脂具有介质性质，但通过混合到这种高介电常数无机填料中，由这两种混合的电沉积层组成的介质层的介电常数变得相当高，并且可以通过薄介质层实现大容量电容器。
步骤7.形成介质层的通路孔(图9)
通过激光处理在介质层Y中形成通路孔V’。通路孔V’包括形成图2所示导体岛R的通路孔。通过UV-YAG激光、CO2激光、受激准分子激光器等进行激光处理。有时也可以通过机械钻孔形成通路孔V’。
步骤8.形成上部电极(图10)
通过无电镀铜、溅射铜等在图9结构的上表面上形成供电薄导体层，然后电镀铜用导体以填充通路孔V’(图9)并形成上表面导体层。通过蚀刻构图形成最上部的互连层“a”。部分互连层“a”变成电容器结构X的上部电极。互连层“a”的预定位置通过导体填充的通路孔V与下互连层电连接。
此外，上表面互连层“a”的预定位置也形成有芯片连接焊盘bP，芯片连接焊盘bP通过图2所示的绝缘环T与周围绝缘并隔离。这是通过蚀刻除去互连层“a”在构图时形成绝缘环T的形状，然后在蚀刻掉的部分中填充焊料抗蚀剂层来完成的。由绝缘环T环绕的部分互连层“a”变成芯片连接焊盘bP。通过蚀刻之前填充通路孔，芯片连接焊盘bP的下部形成为穿过介质层Y的导体层R(通路孔)的一部分。下端连接到下部电极层“b”的预定位置bP’。
以此方式，完成了由上部电极“a”、介质层Y以及下部电极“b”组成的电容器结构X。
步骤9.形成焊料抗蚀剂层(图11)
除了外部连接焊盘aP和fP的一部分之外，在上表面和下表面形成焊料抗蚀剂层19作为保护层。通过印刷或热压键合(真空热压等也可以)在整个表面上形成焊料抗蚀剂层19，然后构图开出焊盘aP和fP的位置。
接下来，如图1所示，通过焊料15将外部连接端子(管脚)13粘接到下表面焊盘fP，完成了根据本发明的半导体封装。
此外，通过将半导体芯片20安装在上表面，完成了根据本发明的半导体器件30。这是通过用焊料17将半导体芯片20的焊料突点22粘接到上表面焊盘aP和fP完成的。
在以上介绍的例子中，通过减法(在整个表面上形成层然后通过构图除去不需要的部分的方法)形成互连层，但也可以通过加法(用掩模仅在需要的位置形成膜)形成互连层。
第二实施例
图12示出了根据本发明的半导体器件60的剖面图，由根据本发明第一方案的半导体封装40以及安装其上的半导体芯片50组成。
半导体封装40由多层互连结构44、上表面的焊料48组成的半导体芯片连接端子、以及下表面的焊料43组成的外部连接端子组成。除了焊料43的位置之外，下表面由焊料抗蚀剂41覆盖。
多层互连结构44由借助介质层“y”或绝缘层“m”和“n”叠置的三个互连层“i”、“j”以及“k”组成。互连层“i”到“k”通过在需要的位置穿过绝缘层“m”和“n”的通路孔V电连接。
本发明的第一方案的特点为多层互连结构44的最上部形成有电容器结构X。电容器结构X由互连层“i”组成的上部电极层、介质层“y”以及由互连层“j”组成的下部电极层组成。介质层“y”由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成。上部电极层“i”和下部电极层“j”以各种方式在预定的位置处形成芯片连接焊盘P，并通过焊料48组成的芯片连接端子直接连接到半导体芯片50的对应电极51。也就是，熔化焊料48连接到半导体芯片50的电极51。
也就是，半导体芯片50的电极突点52安装在封装40上和直接形成在它们之下的电容器“X”的芯片连接焊盘iP和jP直接连接而没有穿过两个外部互连路径。
以此方式，按与第一实施例的相同方式，减小了半导体芯片50和电容器“X”之间的连接距离，由此基本上可以防止由两者之间的互连造成的电感增加，并且可以有效地得到电容器固有的去耦效果。此外，通过混合电解沉积层形成极薄的介质层“y”，由此电容器可以整体地形成在封装40内，成为极薄结构。因此，对互连图形的设计自由度基本上没有任何影响，同时对减小封装的尺寸和重量没有影响。
接下来，参考图13到28介绍图12所示根据本发明第一方案半导体封装40和半导体器件60的制造步骤。这些图是通过不同步骤的处理得到的结构的剖面图。应该注意以下介绍的制造步骤包括在本受让人在日本待审专利公开(Kokai)No.2000-323613中公开的金属基板上形成多层互连结构的方法加上根据本发明在多层互连结构的顶层上形成电容器结构的步骤。
步骤1.在金属基板上形成绝缘层(图13)
由铜或铝组成的金属基板42形成在一个表面上并涂覆环氧树脂或聚酰亚胺树脂或叠置这些树脂片形成绝缘层“q”。
步骤2.在绝缘层中形成开口(图14)
通过激光处理在绝缘层“q”中形成开口O1，在开口O1的下部露出金属基板4的以上表面。
步骤3.在金属基板中形成凹坑(图15)
在金属基板42的另一表面形成抗蚀剂层46，然后蚀刻金属基板42的以上开口中的露出部分在金属基板42的表面形成凹坑47。
步骤4.在凹坑和开口中形成焊料层(图16)
电镀金属基板42形成焊料层48作为供电路径连续地填充凹坑47和开口O1。
步骤5.形成用于电容器电极的金属层(图17)
在整个上表面上(绝缘层“q”和焊料层48上)连续地无电镀和电镀铜形成由用做电容器的第一电极的铜组成的金属层i’。
步骤6.形成第一电极(图18)
通过蚀刻构图金属层i’形成电容器的第一电极(上部电极)“i”。
步骤7.形成介质层(图19)
形成抗蚀剂层49覆盖绝缘层“q”和焊料层48。上部电极“i”没有被抗蚀剂层49覆盖并露出。接下来，用碱或酸清洗表面，通过电解沉积用抗蚀剂层49作为掩模在上部电极“i”上形成介质层“y”。进行该电解沉积的方法类似于第一实施例的方法。
步骤8.形成金属层用做包括电容器电极的互连层(图20)
除去抗蚀剂层49，然后在整个表面上(绝缘层“q”、焊料层48以及介质层“y”)连续地无电镀和电镀铜形成金属层j’，用做包括铜组成的电容器的第二电极的互连层。
步骤9.形成第二电极和互连图形(图21)
通过蚀刻构图金属层j’形成包括电容器的第二电极(下部电极)的互连层“j”。为此，连续地叠置第一电极“i”、介质层“y”以及其它电极“j”以完成电容器“X”。在图中，介质层“y”的右上部的上表面没有互连层“j”，以将部分介质层“y”露出。在后面的步骤中在右部形成穿过介质层“y”的通路孔。
步骤10.形成绝缘层(图22)
通过涂覆环氧树脂或聚酰亚胺树脂或叠置这种树脂片将绝缘层“m”形成在整个上表面上(包括第二电极等的互连层“j”的露出表面)。
步骤11.在绝缘层中形成开口9(图23)
通过激光处理在绝缘层“m”中形成开口O2，在开口O2下部露出包括第二电极的互连层“j”。应该注意在图中，右边的第二开口也穿过了介质层“y”的右边露出部分以露出下部的互连层“j”上表面。
步骤12.形成金属层9(图24)
连续地无电镀和电镀铜形成金属层k’，覆盖绝缘层“m”并填充开口O2。
步骤13.形成通路孔和互连层(图25)
通过蚀刻构图金属层k’，形成通路孔V和互连层“k”。
步骤14.再形成绝缘层和互连层(图26)
通过重复以上步骤10到步骤13需要的次数，得到需要的多层互连结构。在示出的实施例中，仅重复一次这些步骤以在上表面上形成绝缘层“n”和用于外部连接端子的焊盘P。
步骤15.形成外部连接端子(图27)
通过焊料抗蚀剂层41覆盖除焊盘P之外的整个上表面，然后焊料球43接合在焊盘P上作为外部连接端子。
步骤16.除去金属基板(图28)
在前述步骤的图中颠倒朝下的状态示出了该图。在该步骤，除去了抗蚀剂层46，然后通过蚀刻除去金属基板42。使用蚀刻金属基板42(铜或铝)但不蚀刻焊料48的蚀刻剂进行该蚀刻。为此，在绝缘层“q”的表面露出在金属基板42的凹坑47(图15)中填充的焊料48，并形成半导体芯片连接突点。由此，完成了本发明第一方案的半导体封装40。
步骤17.安装半导体芯片(图12)
在预定的焊料突点48设置半导体芯片50的电极51。熔化焊料突点48并固化以粘结半导体芯片的电极51和突点48。由于此，完成了由本发明的第一方案的半导体封装40和安装其内的半导体芯片50组成的本发明的半导体器件60。
在以上第一实施例和第二实施例中介绍的本发明第一方案的半导体封装和半导体器件代表了本发明的最佳方式，减小了半导体芯片和电容器之间的连接距离。
然而，本发明不限于这种最佳方式。通过下面将介绍的本发明的第二方案可以有效地得到与常规的结构相比改进了半导体芯片和电容器临近效应。
第三实施例
图29示出了根据本发明的半导体器件130的局部剖面图，由根据本发明第二方案的第一实施例的半导体封装110以及安装其上的半导体芯片120组成。
根据本发明第二方案的半导体封装110由上表面和下表面提供有多层互连结构114和116的绝缘基板112组成。提供通孔118穿过绝缘基板112以电连接上表面多层互连结构114的最低层a4和下表面多层互连结构116的最顶层a5。
该结构的目的是在基板的两个表面上同时并平行地连续叠加多层互连结构保持叠置在绝缘基板的两个表面上的层数不变的制造工艺中防止基板翘曲。
下表面多层互连结构16为借助绝缘层M3和M4叠置的三个互连层a5、a6和a7组成的结构。最下面互连层a7的预定位置形成有外部连接焊盘a7P。通过焊料115结合到外部连接端9(管脚)113。示出的六个管脚113包括例如左端的接地端子(GR)、中心的四个信号端子(S)、以及右端的电源端子(P)。除了焊料115的位置之外，下表面多层互连结构116的下表面由焊料抗蚀剂111覆盖。
上表面多层互连结构114由借助绝缘层M1和M2或介质层Y0叠置的四个互连层a1、a2、a3以及a4组成。互连层a1到a4通过在需要的位置穿过介质层Y0或绝缘层M1和M2的通路孔V电连接。
本发明的第二方案的特点为上表面多层互连结构114包括电容器结构X0。电容器结构X0由互连层a2组成的上部电极层、介质层Y0以及由互连层a3组成的下部电极层组成。介质层Y0由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成。上部电极层a2和下部电极层a3的预定位置连接在穿过通路孔V形成在最上互连层a1上分开的预定位置处。预定位置形成芯片连接焊盘a1P，并通过焊料177连接到半导体芯片120的电极突点122。也就是，通过丝网印刷或安装焊料球涂覆焊膏提供焊料117。使焊料117熔化连接半导体芯片120的电极突点122。通过电容器芯片120的电极上的焊料直接形成电极突点122，并基本上与电极成一体。
以此方式，本发明第二方案的半导体封装和使用该封装的半导体器件提供有用于连接电容器结构X0的上部电极(互连层a2)和下部电极(互连层a3)的芯片连接焊盘a1P和平面图中与电容器结构X0重叠的上表面多层互连结构的区域中的半导体芯片120的电极突点122。由于此，与常规的芯片电容器或其它电容器的结构相比，可以极大地缩短半导体芯片和电容器之间的连接距离。
也就是，在过去，芯片电容器或其它电容器设置在远离上表面多层互连结构的上表面半导体芯片的其它区域中。当将芯片电容器或其它电容器设置在与半导体芯片相同的上表面侧上时，连接距离变成几个mm的数量级，对应于芯片的平面尺寸，当将电容器设置在与半导体芯片相对的下表面侧时，连接距离变成约0.2mm到0.8mm(200μm到800μm)，对应于绝缘层的厚度。
与此相反，采用本发明第二方案的结构，电容器结构提供在与半导体芯片相同的上表面侧的多层互连结构内。此外，与半导体芯片的连接焊盘提供在与平面图中电容器结构重叠的区域内，因此，即使是最大的连接距离也没有超过上表面多层互连结构的厚度。上表面多层互连结构的厚度包括20μm左右的绝缘层和15μm左右的互连层。上表面多层互连结构114的厚度变成绝缘层(M1+M2＝40μm)、包括电极层(a1+a2+a3+a4＝60μm)的互连层以及介质层Y0(10μm)的总厚度或110μm。
更具体地参考半导体芯片120和电容器结构X0之间的连接距离，从电容器结构X0的下部电极a3(远离半导体芯片120的电极)到要连接到半导体芯片120的电极122的互连层a1的连接距离对应于介质层Y0(10μm)、上部电极a2(15μm)、绝缘层M1(20μm)、以及互连层a1(15μm)的总厚度，也就是60μm。
相反，如果象过去一样将芯片电容器安装在例如下表面侧，那么绝缘基板的厚度(200到800μm)的厚度进一步增加到上部和下部多层互连结构114和116的总厚度(在等效于图29的结构中，即使最小时约200μm)，所以半导体芯片和电容器之间的连接距离变成约400μm到1000μm(1mm)。
以此方式，根据本发明的第二方案，虽然没有和本发明的第一方案中一样缩短得最多，但与常规结构相比，可以极大地缩短半导体芯片和电容器之间的连接距离。此外，按与本发明第一方案中的相同方式，可以确保互连图形的设计自由度。以此方式，即使采用本发明第二方案的半导体封装和半导体器件，也可以得到实际相当有利的效果。
此外，根据本发明的第二方案，电容器结构不局限于一层。即使叠置多层，也可以得到缩短常规结构的连接距离的效果。
图30示出了根据本发明的半导体器件130’的局部剖面图，由具有叠置在一起的两层电容器结构的本发明第二方案的半导体封装110’以及安装其上的半导体芯片120组成。也就是，该结构具有叠置在上表面多层互连结构114’内的两个电容器结构X1和X2。上表面多层互连结构114’具有借助绝缘层M1、M2和M3或介质层Y1和Y2叠置的六个互连层a1到a6。电容器结构X1由互连层a2组成的上部电极、介质层Y1、互连层a3组成的下部电极组成。电容器结构X2由互连层a4组成的上部电极、介质层Y2、互连层a5组成的下部电极组成。
下表面多层互连结构116’为借助绝缘层M4到M6叠置的四个互连层a7到a10组成的结构。最下部的互连层a10P的预定位置形成为外部连接焊盘a10P。
对于其余的结构，与图29中相同的参考数字表示的部分的介绍与在该图中进行的介绍一样。
如图30所示，即使提供了两层电容器结构，当采用图29的电容器结构1的层类型加上表面电容器结构X1的下部电极a3(15μm)、隔开上部和下部电容器结构X1和X2的绝缘层M2(20μm)、下表面电容器结构X2的上部电极a4(15μm)、以及介质层Y2(10μm)的总厚度60μm时，从半导体芯片120到较远的下表面的电容器结构X2的下部电极a5的连接距离对应于60μm的连接距离，也就是，120μm。
相反，在常规的结构中，当对应于图30的结构叠置多个多层互连时，该距离对应于以上提到的400μm到1000μm(1mm)加上部互连结构的互连层2(15μm×2＝30μm)、两层绝缘层(20μm×2＝40μm)、底层互连结构的一层互连层(15μm)以及一层绝缘层(20μm)约100μm的总厚度，或500μm到1100μm(1.1mm)的总厚度。
因此，即使提供图30所示的两层电容器结构，根据本发明的第二方案，与常规结构相比，可以极大地缩短连接距离。当然，类似地可以确保互连图形的设计自由度。
接下来，将参考图31到38介绍本发明的第二方案的第一实施例的半导体封装110和半导体器件130的制造步骤。这些图是由不同步骤的处理得到的结构剖面图。应该注意图31到38中参考数字的下部两位对应于图3到11中介绍第一实施例中的步骤使用的参考数字的部分可以通过类似于图3到11的对应部分的材料和形成方法形成。
步骤1.制备基板、形成通孔以及形成互连图形(图31)
通过进行类似于第一实施例的步骤1到2(图3和图4)的处理，绝缘芯112的上表面和下表面提供有互连a4和a5。上和下互连层a4/a5通过填充有导体的通孔118电连接。
步骤2.形成绝缘层(图32)
进行类似于第一实施例的步骤3(图5)的处理，用于互连层之间绝缘的绝缘层M2和M3形成在上表面和下表面互连层a4和a5上，然后通路孔V’形成在绝缘层M2和M3中，用于互连层之间的电连接。
图3.形成下部电极并填充通路孔(图33)
通过进行类似于第一实施例的步骤4到5的处理(图6到7)，上表面和下表面绝缘层M2和M3形成有导体层，通路孔V’由导体填充形成通路孔V。接下来，蚀刻上表面导体层形成电容器结构X2的下表面电极a3(图29)。蚀刻之后，下表面导体层a6’由掩模K覆盖并且没有被蚀刻。当在后一步骤中形成介质层时，它用做供电层。
步骤4.形成介质层(图34)
按与第一实施例相同的方式进行电解沉积在下部电极a3上形成介质层Y0，把下表面介质层a6’用做供电层。
步骤5.形成介质层的通路孔(图35)
使用激光处理在介质层Y0中形成通路孔V’。
步骤6.形成上部电极(图36)
进行类似于第一实施例的步骤8(图10)提供掩模K的处理，填充通路孔V’形成通路孔V，导体层形成在介质层Y0上，然后除去掩模K，同时蚀刻导体层和下表面导体层a6’形成上部电极a2和下部互连层a6。由于此，完成了作为上表面多层互连结构一部分的电容器结构X0，该电容器结构X0由上部电极a2、介质层Y0、以及下部电极a3组成。
步骤7.形成绝缘层/互连层
通过再重复一次步骤2和3，在上表面和下表面叠置(叠加)一组绝缘层M1和互连层a1以及一组绝缘层M4和互连层a7。这里，示出了在上表面和下表面增加另一互连层的情况。根据需要的互连层的数量重复一定次数的步骤2和3。
步骤8.形成焊料抗蚀剂层(图38)
通过进行类似于第一实施例的步骤9(图11)的处理，除了芯片连接焊盘a1P和外部连接端焊盘a7P部分之外，形成焊料抗蚀剂层119和111作为保护层。将焊盘部分a1P和a7P连续地镀镍(Ni)和金(Au)。由于此，基本上同时完成了上表面多层互连结构114和下表面多层互连结构116。
步骤9.完成半导体封装及半导体器件(图29)
接下来，如图29所示，通过焊料115将管脚113和其它的外部连接端子粘结到下表面外部连接端焊盘a7P以完成半导体封装110。此外，通过焊料117将半导体芯片120的电极端122粘结到上表面芯片连接焊盘a1P以安装半导体芯片120，由此完成了半导体器件130。
以上，根据本发明的第二方案，介绍了在上表面多层互连结构仅提供一个电容器结构的半导体封装110和半导体器件130(图29)的制造工艺。
如图30所示，根据本发明第二方案的叠置两个电容器结构的半导体封装110’和半导体器件130’的结构基本上与以上的相同，但通过进行步骤4到7(图34到图37)两次，形成了电容器结构X2(下部电极a5、介质层Y2以及上部电极a4)、电容器结构X1(下部电极a3、介质层Y1以及上部电极a2)以及两者之间的绝缘层M2。由于此，形成了包括两个叠置电容器结构X1和X2的内部上表面多层互连结构114’。此外，在对应于上表面电容器结构的一层的五连层的下表面添加一个五连层。与制造图29的步骤相同的方式进行其余的步骤。
应该注意图30示出了两层电容器结构的一个例子，但通过重复步骤4到7(图34到37)，可以提供三层或更多层的电容器结构。此时，优选增加对应于电容器结构的增加层数的下部多层互连结构的互连层数。也就是，通过在绝缘基板的两个表面同时和平行地叠加多层互连结构，叠置在基板两个表面层数能保持平衡并且可以防止在制造工艺中发生基板翘曲。
总结本发明的效果，提供一种半导体封装，能确保互连图形的设计自由度，极大地提高了电容器和半导体芯片之间接近的程度，并能够减小封装的尺寸和重量，还提供了半导体封装的制造方法及使用半导体封装的半导体器件。
虽然参考为了说明的目的选择的具体实施例介绍了本发明，但显然本领域中的技术人员可以做出大量的修改同时不脱离本发明的基本概念和范围。

Claims (9)

1.一种半导体封装，提供有多层互连结构，将半导体芯片安装在它的上表面上，其中：
多层互连结构的最上面叠置结构包括电容器结构，该电容器结构具有由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成的介质层，并且包括将上部电极和下部电极与所述半导体芯片的电极直接连接的芯片连接焊盘，所述介质层只提供在所述电容器结构的电极上。
2.一种半导体封装，包括一绝缘基板，在该绝缘基板的上表面和下表面提供有多层互连结构，将半导体芯片安装在上表面多层互连结构的上表面上，其中：
上表面多层互连结构包括电容器结构，该电容器结构具有由高介电常数的无机填料和绝缘树脂的混合电解沉积层组成的介质层，所述上表面多层互连结构的最上层包括将上部电极和下部电极与半导体芯片的电极相连的芯片连接焊盘，所述半导体芯片位于平面图中与所述电容器结构重叠的区域中，所述介质层只提供在所述电容器结构的电极上。
3.根据权利要求2中的半导体封装，其中所述上表面多层互连结构包括多个叠置的电容器结构。
4.根据权利要求1到3中任何一个的半导体封装，其中所述无机填料为具有钙钛矿结构的陶瓷粉。
5.根据权利要求1到3中任何一个的半导体封装，其中所述绝缘树脂为聚酰亚胺树脂。
6.一种由权利要求1到3中任何一个的半导体封装和在半导体芯片的电极处直接连接到芯片连接焊盘的半导体芯片组成的半导体器件。
7.一种半导体封装的制造方法，该半导体封装提供有多层互连结构，将半导体芯片安装在它的上表面上，该方法包括：
在所述多层互连结构的最上面叠置结构中形成电容器结构的步骤，
所述电容器结构形成步骤包括：
在所述最上面叠置结构的最下层处形成用作所述电容器结构的下部电极的导体层，
使用以胶体状态分散的高介电常数的无机填料和绝缘树脂组成的电解液通过电解沉积在所述下部电极上形成所述无机填料和所述绝缘树脂组成的混合电解沉积层作为所述电容器结构的介质层，
在所述介质层上形成用作所述电容器结构上部电极的导体层，以及
在所述电容器结构内形成芯片连接焊盘用于将所述上部电极和所述下部电极与所述半导体芯片的电极直接连接。
8.一种半导体封装的制造方法，该半导体封装包括一绝缘基板，在该绝缘基板上表面和下表面提供有多层互连结构，将半导体芯片安装在上表面多层互连结构的上表面上，该方法包括：
在上表面多层互连结构中形成电容器结构的步骤，
所述电容器结构形成步骤包括：
形成用作所述电容器结构的下部电极的导体层，
使用以胶体状态分散的高介电常数的无机填料和绝缘树脂组成的电解液通过电解沉积在所述下部电极上形成所述无机填料和所述绝缘树脂组成的混合电解沉积层作为所述电容器结构的介质层，
在所述介质层上形成用作所述电容器结构上部电极的导体层，以及
形成芯片连接焊盘将所述上部电极和所述下部电极与半导体芯片的电极进行连接，所述半导体芯片位于平面图中与所述电容器结构重叠的所述上表面多层互连结构的最上层的区域中。
9.根据权利要求8的半导体封装的制造方法，还包括通过叠置多层形成所述电容器结构的步骤。
CNB031559816A 2002-08-27 2003-08-27 半导体封装及其制造方法以及半导体器件 Expired - Fee Related CN100388467C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002247487 2002-08-27
JP247487/2002 2002-08-27
JP2003058792A JP4243117B2 (ja) 2002-08-27 2003-03-05 半導体パッケージとその製造方法および半導体装置
JP058792/2003 2003-03-05

Publications (2)

Publication Number Publication Date
CN1487583A CN1487583A (zh) 2004-04-07
CN100388467C true CN100388467C (zh) 2008-05-14

Family

ID=31980486

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031559816A Expired - Fee Related CN100388467C (zh) 2002-08-27 2003-08-27 半导体封装及其制造方法以及半导体器件

Country Status (5)

Country Link
US (2) US6921977B2 (zh)
JP (1) JP4243117B2 (zh)
KR (1) KR100996898B1 (zh)
CN (1) CN100388467C (zh)
TW (1) TWI309963B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
JP4539916B2 (ja) * 2005-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
TWI253701B (en) * 2005-01-21 2006-04-21 Via Tech Inc Bump-less chip package
JP4238843B2 (ja) * 2005-06-21 2009-03-18 セイコーエプソン株式会社 半導体チップ、半導体チップの製造方法および電子機器
US20070138628A1 (en) * 2005-12-15 2007-06-21 Lam Ken M Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package
US8258599B2 (en) * 2005-12-15 2012-09-04 Atmel Corporation Electronics package with an integrated circuit device having post wafer fabrication integrated passive components
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
DE102005062932B4 (de) * 2005-12-29 2015-12-24 Polaris Innovations Ltd. Chip-Träger mit reduzierter Störsignalempfindlichkeit
US7510928B2 (en) * 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
US7932590B2 (en) * 2006-07-13 2011-04-26 Atmel Corporation Stacked-die electronics package with planar and three-dimensional inductor elements
TWI324033B (en) * 2006-08-07 2010-04-21 Unimicron Technology Corp Method for fabricating a flip-chip substrate
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP4917979B2 (ja) * 2007-07-09 2012-04-18 半導体特許株式会社 半導体装置及びその製造方法
JP5372346B2 (ja) * 2007-07-18 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
CN101809735B (zh) * 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件
US8077475B2 (en) * 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
KR101007932B1 (ko) * 2008-07-25 2011-01-14 세크론 주식회사 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법
US8866260B2 (en) * 2009-02-27 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. MIM decoupling capacitors under a contact pad
JP5296590B2 (ja) * 2009-03-30 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
US9261632B2 (en) * 2010-01-05 2016-02-16 Hewlett Packard Enterprise Development Lp Light emitting diode device
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
JP5820673B2 (ja) * 2011-09-15 2015-11-24 新光電気工業株式会社 半導体装置及びその製造方法
TWI440419B (zh) * 2012-09-14 2014-06-01 Via Tech Inc 線路基板及線路基板製程
JP6282425B2 (ja) * 2012-10-29 2018-02-21 新光電気工業株式会社 配線基板の製造方法
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
US8928142B2 (en) * 2013-02-22 2015-01-06 Fairchild Semiconductor Corporation Apparatus related to capacitance reduction of a signal port
WO2017105446A1 (en) * 2015-12-16 2017-06-22 Intel Corporation Improved package power delivery using plane and shaped vias
KR102017635B1 (ko) * 2016-03-25 2019-10-08 삼성전자주식회사 팬-아웃 반도체 패키지
US10818621B2 (en) 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP6705592B2 (ja) * 2016-06-20 2020-06-03 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10325868B2 (en) * 2017-04-24 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR102019355B1 (ko) 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US6124636A (en) * 1998-01-26 2000-09-26 Nec Corporation MMIC package
US6392898B1 (en) * 1997-10-17 2002-05-21 Ibiden Co., Ltd. Package substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260148A (ja) 1998-03-13 1999-09-24 Hitachi Ltd 薄膜誘電体とそれを用いた多層配線板とその製造方法
JP2000208945A (ja) 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6480370B1 (en) * 1999-12-28 2002-11-12 Intel Corporation Polymeric dielectric material for high-energy density capacitors
JP2001223301A (ja) 2000-02-08 2001-08-17 Hitachi Ltd 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ
JP2001267751A (ja) 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板およびその製造方法
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US6392898B1 (en) * 1997-10-17 2002-05-21 Ibiden Co., Ltd. Package substrate
US6124636A (en) * 1998-01-26 2000-09-26 Nec Corporation MMIC package

Also Published As

Publication number Publication date
JP2004146771A (ja) 2004-05-20
TWI309963B (en) 2009-05-11
TW200414839A (en) 2004-08-01
US20050263874A1 (en) 2005-12-01
JP4243117B2 (ja) 2009-03-25
KR100996898B1 (ko) 2010-11-29
KR20040018989A (ko) 2004-03-04
US20040041270A1 (en) 2004-03-04
CN1487583A (zh) 2004-04-07
US7314780B2 (en) 2008-01-01
US6921977B2 (en) 2005-07-26

Similar Documents

Publication Publication Date Title
CN100388467C (zh) 半导体封装及其制造方法以及半导体器件
CN102106198B (zh) 半导体装置及其制造方法
US6884655B2 (en) Semiconductor package, method of manufacturing the same, and semiconductor device
US7335531B2 (en) Semiconductor device package and method of production and semiconductor device of same
US7339277B2 (en) Semiconductor device having passive component and support substrate with electrodes and through electrodes passing through support substrate
US7808799B2 (en) Wiring board
US7414309B2 (en) Encapsulated electronic part packaging structure
US7352060B2 (en) Multilayer wiring substrate for providing a capacitor structure inside a multilayer wiring substrate
KR100754713B1 (ko) 전력 코어 장치 및 그 제조 방법
US6545353B2 (en) Multilayer wiring board and semiconductor device
US20080006943A1 (en) Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
KR20030085470A (ko) 다층 반도체 장치 및 그 제조 방법
JP2001102479A (ja) 半導体集積回路装置およびその製造方法
KR20040048816A (ko) 전자 부품 실장 구조 및 그 제조 방법
JP2002299496A (ja) 半導体装置及びその製造方法
JP3731420B2 (ja) 半導体装置の製造方法
JP2001035990A (ja) 半導体装置
JP2001250912A (ja) 半導体装置およびその製造方法ならびに電子機器
WO2023172610A2 (en) Semiconductor package with integrated capacitors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20200827