DE102005062932B4 - Chip-Träger mit reduzierter Störsignalempfindlichkeit - Google Patents

Chip-Träger mit reduzierter Störsignalempfindlichkeit Download PDF

Info

Publication number
DE102005062932B4
DE102005062932B4 DE102005062932.6A DE102005062932A DE102005062932B4 DE 102005062932 B4 DE102005062932 B4 DE 102005062932B4 DE 102005062932 A DE102005062932 A DE 102005062932A DE 102005062932 B4 DE102005062932 B4 DE 102005062932B4
Authority
DE
Germany
Prior art keywords
capacitor
capacitor electrode
metallization layer
interface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005062932.6A
Other languages
English (en)
Other versions
DE102005062932A1 (de
Inventor
Dr. Lehmann Volker
Florian Binder
Thomas Haneder
Dr. Sommer Grit
Dr. Schneegans Manfred
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Polaris Innovations Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Polaris Innovations Ltd filed Critical Polaris Innovations Ltd
Priority to DE102005062932.6A priority Critical patent/DE102005062932B4/de
Priority to US11/618,172 priority patent/US7911026B2/en
Publication of DE102005062932A1 publication Critical patent/DE102005062932A1/de
Application granted granted Critical
Publication of DE102005062932B4 publication Critical patent/DE102005062932B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Träger (10) für mikroelektronische Bauteile und/oder Schaltungen (60) umfassend: – ein Substrat (12), das eine erste Grenzfläche (14), in der eine Vielzahl erster Kontaktlöcher (22) ausgebildet ist, und eine der ersten Grenzfläche (14) im wesentlichen gegenüberliegende zweite Grenzfläche (16) aufweist, in der eine Vielzahl zweiter Kontaktlöcher (24) ausgebildet ist, wobei das Substrat (12) einen elektrisch leitfähigen Substratkörper (18) und eine Vielzahl von in dem Substratkörper (18) ausgebildeten elektrisch leitfähigen Kontaktkanälen (26) umfasst, von denen jeder ein erstes Kontaktloch (22) mit einem zweiten Kontaktloch (24) elektrisch leitfähig verbindet; – zumindest eine auf der ersten Grenzfläche (14) angeordnete vorderseitige Verdrahtungschicht (30), in der zumindest eine erste vorderseitige Metallisierungsschicht (34) derart ausgebildet ist, dass sie eine erste Kondensatorelektrode (46) zum elektrischen Verbinden der mikroelektronischen Bauteile und/oder Schaltungen (60) mit einem ersten Pol einer Signal- oder Versorgungsspannung zumindest teilweise umfasst; und – eine an der zweiten Grenzfläche (16) angeordnete rückseitige Verdrahtungsschicht (32), in der zumindest eine erste rückseitige Metallisierungsschicht (42) ausgebildet ist, die eine zweite Kondensatorelektrode (48) zumindest teilweise umfasst, wobei die erste Kondensatorelektrode (46) und/oder die zweite Kondensatorelektrode (48) eine Vielzahl von ersten bzw. zweiten, senkrecht zur ersten bzw. zweiten Grenzfläche verlaufenden Kondensatorfingern (50, 64, 66) umfasst, die von einer Vielzahl der Kontaktkanäle (26) gebildet werden, welche mit der ersten vorderseitigen bzw. rückseitigen Metallisierungsschicht (34, 42) elektrisch leitfähig verbunden sind und die ersten und/oder zweiten Kondensatorfinger (50, 64, 66) durch ein Kondensatordielektrikum (28, 36) vom Substratkörper (18) beabstandet und gegen diesen elektrisch isoliert sind; wobei die erste vorderseitige Metallisierungsschicht (34) und/oder die erste rückseitige Metallisierungsschicht (42) zumindest bereichsweise durch das Kondensatordielektrikum (28, 36) von der ersten (14) bzw. zweiten Grenzfläche (16) beabstandet ist bzw. sind.

Description

  • Die vorliegende Erfindung betrifft einen Träger für mikroelektronische Bauelemente und/oder Schaltungen, insbesondere Chips mit niedriger Empfindlichkeit für Störungen von Versorgungs- oder Signalspannungen. Dabei beschreibt die vorliegende Erfindung eine innovative Technologie-Plattform zur Herstellung von hoch integrierten ”System in Package”-Modulen auf Basis von Silizium-Trägern und findet Anwendung im Bereich der Kommunikationstechnik sowie Automobil- und Industrieelektronik (z. B. Hochfrequenzmodule für Mobiltelefone, Basisstationen oder auch Radarmodule für Automobile) oder anderen Bereichen, in denen eine Höchstintegration aus Platz- oder Kostengründen erwünscht ist. ”System in Package”-Module werden derzeit unter Verwendung verschiedener Trägermaterialien, wie beispielsweise LTCC-Keramik, Laminat-PCB, Glas oder Silizium, hergestellt.
  • Mit steigender Integrationsdichte, zunehmenden Signalfrequenzen sowie abnehmenden Versorgungsspannungen und Signalpegeln steigt die Empfindlichkeit integrierter Schaltungen in Bezug auf Störsignale. Insbesondere Fluktuationen und Störungen der Versorgungsspannung oder hochfrequente Störungen der zu verarbeitenden Signale, insbesondere Hochfrequenzsignale und schnelle Digitalsignale, können die Funktion und Zuverlässigkeit des Systems negativ beeinflussen. Es ist somit stets nötig, insbesondere hochfrequente Störsignale aus den an einen Chipträger, insbesondere eines ”System in Package”-Moduls, zu übertragenden Signal- und/oder Versorgungsspannungen zu filtern.
  • Diese ”Entstörung” der Versorgungsspannung sowie die Filterung für Signalspannungen erfolgt mit diskreten Bauelementen, insbesondere SMD-Bauelementen, die auf dem Träger angeordnet werden. Es handelt sich hierbei meist um passive Bauelemente, mit deren Hilfe hochfrequente Anteile aus der Versorgungsspannung gefiltert werden oder die als Filter oder Abstimmglieder für Signalspannungen eingesetzt werden.
  • Die Miniaturisierung dieser passiven Bauelemente kann allerdings bisher mit der Entwicklung in der Miniaturisierung integrierter Schaltungen nicht Schritt halten. Daher stellen solche Entstörungs- und Filterkomponenten immer eine Grenze für die Miniaturisierung von ”System in Package”-Modulen dar.
  • US 2005/0263874 A1 beschreibt eine Trägerstruktur zur elektrischen Kontaktierung von Halbleiterbauteilen. Die Trägerstruktur umfasst eine vielschichtige Verdrahtungsschicht, wobei in der obersten Schichtfolge eine Kondensatorstruktur aus zwei elektrisch leitfähigen und einer dazwischen liegenden dielektrischen Schicht ausgebildet ist. Werden die als Kondensatorelektroden wirkenden elektrisch leitfähigen Schichten mit den Polen einer Versorgungsspannung für die Halbleiterbauteile verbunden, lassen sich damit Fluktuationen in der Versorgungsspannung unterdrücken.
  • US 2005/0023664 A1 offenbart einen Träger für eine Halbleiterkomponente mit integrierten passiven Komponenten, wie zum Beispiel Kondensatoren und Widerstände. Der Träger umfasst ein Trägersubstrat mit einer Vielzahl von Durchkontaktierungen (vias). Zwischen den Durchkontaktierungen sind im Trägersubstrat Gräben (trenches), ausgebildet die sich von einer Substratgrenzfläche in das Trägersubstrat hinein erstrecken und kapazitiv an dotierte Bereiche des Trägersubstrats koppeln. Alternativ oder zusätzlich könnten auch elektrisch leitfähige Durchkontaktierungen (vias) über dielektrische Schichten an elektrisch leitfähige Bereiche des umgebenden Substratkörpers kapazitiv koppeln.
  • US 6 518 670 B1 beschreibt eine mehrschichtige Halbleitervorrichtung und insbesondere eine auf einem Chipträger oder einem Chip integrierte Entkopplungs- und Abschirmungsstruktur. Dabei sind elektrisch leitfähige Verdrahtungsleitungen in einer unteren Metallisierungsschicht über resistive Durchkontaktierungen mit elektrisch leitfähigen Verdrahtungsleitungen in einer oberen Metallisierungsschicht verbunden. In einer zwischen den beiden Metallisierungsschichten angeordneten Zwischenisolation, in der auch die resistiven Durchkontaktierungen ausgebildet sind, sind zwischen den Durchkontaktierungen elektrisch leitfähige Zwischenverbindungsleitungen vorgesehen, die über dielektrische Schichten kapazitiv an die resistiven Durchkontaktierungen koppeln.
  • US 6 970 362 B1 beschreibt einen mehrschichtigen Chipträger, in dem eine Vielzahl von elektrisch leitfähigen Schichten durch dielektrisches Material voneinander getrennt sind. Die Schichten sind abwechselnd mit einer ersten und einer zweiten Durchkontaktierung einer Spannungsversorgung für eine Halbleiterschaltung verbunden und bilden damit eine große elektrische Kapazität zur Reduktion von Rauschen der Versorgungsspannung.
  • Es ist somit Aufgabe der vorliegenden Erfindung einen Träger für integrierte Schaltungen, insbesondere Chips für ”System in Package”-Module bereitzustellen, der bei kompakter Bauweise eine verbesserte Störsignalempfindlichkeit und eine einfachere und kostengünstige Herstellung ermöglicht.
  • Diese Aufgabe wird durch den im unabhängigen Anspruch 1 definierten Träger gelöst. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Die Erfindung stellt somit einen Träger für mikroelektronische Bauteile und/oder Schaltungen, insbesondere Chips, zur Verfügung, welcher umfasst:
    • – ein Substrat, das eine erste bzw. vorderseitige Grenzfläche, in der eine Vielzahl erster Kontaktlöcher ausgebildet ist, und eine der ersten Grenzfläche im wesentlichen gegenüberliegende, vorzugsweise im wesentlichen zur ersten Grenzfläche parallele, zweite bzw. rückseitige Grenzfläche aufweist, in der eine Vielzahl zweiter Kontaktlöcher ausgebildet ist, wobei das Substrat einen elektrisch leitfähigen Substratkörper und eine Vielzahl von in dem Substratkörper ausgebildeten elektrisch leitfähigen Kontaktkanälen umfasst, von denen jeder ein erstes Kontaktloch mit einem zweiten Kontaktloch elektrisch leitfähig verbindet;
    • – zumindest eine auf der ersten Grenzfläche angeordnete erste bzw. vorderseitige Verdrahtungschicht, in der zumindest eine erste vorderseitige Metallisierungsschicht bzw. Leiterbahnschicht derart ausgebildet ist, dass sie eine erste Kondensatorelektrode zum elektrischen Verbinden der mikroelektronischen Bauteile und/oder Schaltungen mit einem ersten Pol einer Signal- und/oder Versorgungsspannung zumindest teilweise umfasst; und
    • – eine an der zweiten Grenzfläche angeordnete rückseitige Verdrahtungsschicht, in der zumindest eine erste rückseitige Metallisierungsschicht ausgebildet ist, die eine zweite Kondensatorelektrode zumindest teilweise umfasst, wobei die erste Kondensatorelektrode und/oder die zweite Kondensatorelektrode eine Vielzahl von ersten bzw. zweiten, senkrecht zur ersten bzw. zweiten Grenzfläche verlaufenden Kondensatorfingern umfasst, die von einer Vielzahl der Kontaktkanäle gebildet werden, welche mit der ersten vorderseitigen bzw. rückseitigen Metallisierungsschicht elektrisch leitfähig verbunden sind und die ersten und/oder zweiten Kondensatorfinger durch ein Kondensatordielektrikum vom Substratkörper beabstandet und gegen diesen elektrisch isoliert sind; wobei die erste vorderseitige Metallisierungsschicht und/oder die erste rückseitige Metallisierungsschicht zumindest bereichsweise durch das Kondensatordielektrikum von der ersten bzw. zweiten Grenzfläche beabstandet ist bzw. sind.
  • Somit ist die erste Kondensatorelektrode und/oder die zweite Kondensatorelektrode zumindest teilweise durch das Kondensatordielektrikum von der ersten bzw. zweiten Grenzfläche beabstandet und gegen den Substratkörper und/oder gegen Kontaktkanäle elektrisch isoliert. Dadurch werden die zweiten bzw. ersten Kondensatorfinger gegen die erste vorderseitige bzw. rückseitige Metallisierungsschicht elektrisch isoliert.
  • Somit bildet zumindest ein Teil der ersten vorderseitigen Metallisierungsschicht zumindest einen Teil der ersten Kondensatorelektrode. Die zweite Kondensatorelektrode ist zumindest teilweise in einer rückseitigen Metallisierungsschicht ausgebildet.
  • Dabei ist die Verwendung der Bezeichnungen ”vorderseitig” bzw. ”rückseitig” nicht einschränkend sondern dient lediglich der Unterscheidung der ersten von der zweiten Grenzfläche bzw. den darauf angeordneten Schichten. Für die Definition der Erfindung könnten somit die beiden Begriffe auch vertauscht benutzt werden.
  • Der erfindungsgemäße Träger stellt einen universell einsetzbaren Chipträger für die Montage mehrerer mikroelektronischer Bauteile (d. h. Dies, bevorzugt aus Silizium) und insbesondere einen Träger zur Verwendung in ”System in Package”-Modulen dar, welcher diese Bauteile sehr gut elektrisch leitend miteinander verbindet.
  • Dazu werden in dem Träger, wie in herkömmlichen Trägern, Verdrahtungsschichten mit Metallisierungsschichten und Durchgangskanäle mit leitfähigen Kontaktkanälen verwendet um eine Umverdrahtung bzw. eine elektrische Kontaktierung elektronischer Bauteile und insbesondere Chips zu ermöglichen. Die Umverdrahtung bzw. Kontaktierung wird über die zumindest eine erste bzw. zweite vorderseitige Leiterbahnschicht bzw. Metallisierungsschicht ermöglicht. Dazu ist die Metallisierungsschicht vorzugsweise im wesentlichen lateral, d. h. senkrecht zur Substratnormalenrichtung in eine Vielzahl von Leiterbahnen strukturiert. Bei der Kontaktierung bzw. Umverdrahtung wird üblicherweise nicht die gesamte Fläche der Metallisierungsschicht für Leiterbahnen und/oder Durchkontaktierungen verwendet. Insbesondere wird die Länge von Signalleitungen zur Vermeidung elektrischer Widerstände und parasitärer Induktivitäten möglichst kurz und die für die Signalleitungen verwendete Fläche zur Unterdrückung parasitärer Kapazitäten möglichst klein gehalten. Bei der Herstellung von Metallisierungsschichten werden allerdings vorzugsweise ganzflächige Metallschichten aufgebracht, die nachträglich in Form von Leiterbahnen strukturiert werden.
  • Die vorliegende Erfindung nutzt nun vorhandene flächige Metallisierungsschichten zumindest teilweise zur Bildung zumindest der ersten flächigen Kondensatorelektrode. Der bei Signalleitungen üblicherweise zu vermeidende Effekt von parasitären Kapazitäten wird in der vorliegenden Erfindung durch die kapazitive Kopplung über das Kondensatordielektrikum gezielt ausgenutzt. Durch die entstehende Kapazität werden unerwünschte hochfrequente Schwankungen bzw. Störungen der mittels der Kondensatorelektroden an die elektronischen Bauteile und insbesondere Chips übertragenen Versorgungsspannung bzw. der zu verarbeitenden Signale gedämpft bzw. unterdrückt bzw. gefiltert.
  • Ein Modul auf der Basis eines Trägers gemäß der vorliegenden Erfindung weist somit eine deutlich reduzierte Störsignalempfindlichkeit auf. Bevorzugt wird die Fläche, über die die beiden Kondensatorelektroden kapazitiv koppeln und insbesondere die von der ersten Kondensatorelektrode in der ersten vorderseitigen Metallisierungsschicht belegte Fläche und damit die elektrische Kapazität derart an die Anforderungen der im Modul integrierten bzw. zu integrierenden elektronischen Bauelemente bzw. Chips und/oder an das verwendete Versorgungssystem bzw. die Signalspannungen angepasst, dass auf externe, passive Bauelemente zur Entstörung zumindest teilweise verzichtet werden kann. Da bei der Herstellung eines erfindungsgemäßen Trägers keine aufwendigen zusätzlichen technologischen Schritte erforderlich sind, andererseits aber die Anforderungen an externe Entstörkomponenten vermindert werden, können durch die vorliegende Erfindung die Herstellungskosten insbesondere von ”System in Package”-Modulen reduziert werden. Außerdem wird durch die Reduzierung diskreter externer und insbesondere passiver Bauelemente die Größe solcher Module vermindert, was für Anwendungen, in denen eine hohe Packungsdichte erforderlich ist, besonders vorteilhaft ist.
  • Als weiterer Vorteil eines Trägers gemäß der vorliegenden Erfindung ergibt sich, dass durch Reduzierung von erforderlichen externen Bauelementen (wie z. B. Filterkomponenten) die Länge der dafür nötigen Zuleitungen reduziert und damit parasitäre Induktivitäten und Widerstände vermindert werden können. Dadurch werden die Entstör- bzw. Filterwirkungen zusätzlich verbessert und insbesondere besser kontrollierbar bzw. einstellbar.
  • In der ersten vorderseitigen Metallisierungsschicht und/oder der ersten rückseitigen Metallisierungsschicht ist zumindest eine erste vorderseitige bzw. rückseitige Leiterbahn ausgebildet, die mit zumindest einem Kontaktkanal elektrisch leitfähig verbunden ist. Somit ist zumindest eine erste vorderseitige Leiterbahn über zumindest einen Kontaktkanal mit zumindest einer rückseitigen Leiterbahn elektrisch leitfähig verbunden. In einer bevorzugten Ausführungsform umfasst der Träger ferner zumindest eine in der vorderseitigen und/oder rückseitigen Verdrahtungsschicht ausgebildete zweite vorderseitige bzw. rückseitige Metallisierungsschicht, welche weiter von der vorderseitigen bzw. rückseitigen Grenzfläche beabstandet ist als die erste vorderseitige bzw. rückseitige Metallisierungsschicht und in der zumindest eine zweite vorderseitige bzw. rückseitige Leiterbahn ausgebildete ist, die mit zumindest einem Kontaktkanal unter Bildung einer Durchkontaktierung elektrisch leitfähig verbunden ist. Dabei sind in der ersten vorderseitigen bzw. rückseitigen Metallisierungsschicht insbesondere im Bereich der Durchkontaktierung Aussparungen vorgesehen, durch die die erste vorderseitige bzw. rückseitige Metallisierungsschicht gegen die Durchkontaktierung elektrisch isoliert ist.
  • Entsprechend könnten in der vorderseitigen bzw. rückseitigen Verdrahtungsschicht eine oder mehrere weitere Metallisierungsschichten ausgebildet sein. Vorzugsweise sind diese zumindest teilweise unter Bildung von weiteren Durchkontaktierungen mit weiteren Kontaktkanälen und/oder anderen Metallisierungsschichten elektrisch leitfähig verbunden. Dabei weisen dazwischen liegende Metallisierungsschichten insbesondere im Bereich der Durchkontaktierungen Aussparungen auf, durch die diese dazwischen liegenden Metallisierungsschichten gegen die Durchkontaktierungen elektrisch isoliert sind. Alternativ oder zusätzlich könnten auch verschiedene Metallisierungsschichten, insbesondere innerhalb der selben Verdrahtungsschicht und/oder in verschiedenen Verdrahtungsschichten elektrisch leitfähig miteinander verbunden sein. Dabei sind vorzugsweise zumindest zwei verschiedene Leiterbahnen in den verschiedenen Metallisierungsschichten elektrisch leitfähig miteinander verbunden.
  • Zumindest eine rückseitige Leiterbahn ist mit zumindest einem rückseitigen Kontakt und zumindest eine vorderseitige Leiterbahn ist mit zumindest einem vorderseitigen Kontakt elektrisch leitfähig verbunden. Über diese Kontakte kann eine gute elektrische Leitfähigkeit zu den mikroelektronischen Bauteilen und/oder Schaltungen hergestellt werden.
  • Vorzugsweise umfasst das Substrat makroporöses Silizium. Besonders bevorzugt ist der Substratkörper zumindest teilweise elektrisch leitfähig dotiert (p- oder n-dotiert). Eine elektrisch leitfähige Dotierung des Substratkörpers und insbesondere dotiertes Silizium eignet sich bei der Herstellung des Substrats und insbesondere bei einem bevorzugten elektrochemischen Herstellungsverfahren für makroporöses Silizium besonders. Somit sind für diese Ausführungsform keine zusätzlichen aufwendigen technologischen Schritte erforderlich.
  • Als Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung umfasst eine erste Kondensatorelektrode vorzugsweise eine möglichst große Fläche der ersten vorderseitigen Metallisierungsschicht, um eine möglichst große elektrische Kapazität zur zweiten Kondensatorelektrode zu bewirken. Entsprechend umfasst auch eine zweite Kondensatorelektrode vorzugsweise eine möglichst große Fläche der zweiten vorderseitigen Metallisierung und/oder des Substrats. Insbesondere ist die gesamte Fläche der Projektion der ersten und/oder zweiten Kondensatorelektrode in Substratnormalenrichtung (d. h. in einer Richtung im wesentlichen senkrecht zur ersten Grenzfläche) auf die erste Grenzfläche vorzugsweise größer als 1 mm2, noch mehr bevorzugt größer als 5 mm2, am meisten bevorzugt größer als 20 mm2. Der gesamte Träger umfasst vorzugsweise eine Fläche von zumindest 10 mm2, noch mehr bevorzugt zumindest 30 mm2. Besonders bevorzugt umfasst die erste Kondensatorelektrode im wesentlichen die gesamte, nicht für Signalleitungen, also insbesondere Leiterbahnen, und/oder Durchkontaktierungen benötigte bzw. verwendete Fläche in der ersten vorderseitigen Metallisierungsschicht.
  • Vorzugsweise ist die Dicke des Kondensatordielektrikums zumindest teilweise kleiner als 500 nm, besonders bevorzugt kleiner als 250 nm. Somit weisen insbesondere die erste und die zweite Kondensatorelektrode vorzugsweise zumindest teilweise einen gegenseitigen Abstand auf der kleiner als 500 nm, noch mehr bevorzugt kleiner als 250 nm ist. Außerdem umfasst das Kondensatordielektrikum vorzugsweise einen Isolator mit hoher Dielektrizitätskonstante, insbesondere TiO2 und/oder Al2O3 und/oder Ta2O5 und/oder HfO2 und/oder Si3N4 und/oder ONO (insbesondere die Schichtstruktur SiO2/Si3N4/SiO2). Beides trägt dazu bei, eine hohe elektrische Kapazität zwischen den Kondensatorelektroden und damit besonders gute Dämpfungseigenschaften zu erreichen.
  • In dem oben genannten Träger ist die pro Fläche, also insbesondere pro Fläche senkrecht zur Substratnormalenrichtung bzw. parallel zur ersten und/oder zweiten Grenzfläche, gebildete elektrische Kapazität zwischen der ersten Kondensatorelektrode und der zweiten Kondensatorelektrode vorzugsweise zumindest teilweise größer als 500 pF/mm2, noch mehr bevorzugt größer als 1 nF/mm2, am meisten bevorzugt größer als 3 nF/mm2. Insbesondere ist die gesamte im Träger gebildete elektrische Kapazität zwischen der ersten Kondensatorelektrode und der zweiten Kondensatorelektrode vorzugsweise größer als 50 nF, noch mehr bevorzugt größer als 100 nF, am meisten bevorzugt größer als 300 nF.
  • Die Kontaktkanäle sind zumindest teilweise durch Durchgangsisolierungen vom Substratkörper beabstandet und gegen diesen elektrisch isoliert. Die Durchgangsisolierungen sind dabei vorzugsweise röhrenförmig ausgestaltet und umgeben die elektrisch leitfähigen Kontaktkanäle zum Substratkörper hin.
  • Erfindungsgemäß umfasst in einer erfindungsgemäßen Ausführungsform die erste Kondensatorelektrode eine Vielzahl von ersten Kondensatorfingern, die von einer Vielzahl der Kontaktkanäle gebildet werden, welche mit der ersten vorderseitigen Metallisierungsschicht elektrisch leitfähig verbunden sind. Dadurch besitzt die erste Kondensatorelektrode eine besonders große Oberfläche und insbesondere eine große Kontaktfläche bzw. Kopplungsfläche zum Substrat und insbesondere den im Substrat ausgebildeten elektrisch leitfähigen Bereichen. Außerdem wird dadurch das Potential der ersten Kondensatorelektrode bis zur zweiten Grenzfläche übertragen, was eine kapazitive Kopplung zu einer rückseitigen Metallisierungsschicht in einer rückseitigen Verdrahtungsschicht bewirkt, wobei die zweite Kondensatorelektrode die erste rückseitige Metallisierungsschicht zumindest teilweise umfasst. Dabei bilden nicht notwendigerweise alle mit der ersten vorderseitigen Metallisierungsschicht elektrisch leitfähig verbundenen Kontaktkanäle Kondensatorfinger. So könnte in der ersten vorderseitigen Metallisierungsschicht insbesondere zumindest eine Leiterbahn ausgebildet sein, die gegen die erste Kondensatorelektrode elektrisch isoliert ist. Ein mit dieser Leiterbahn elektrisch leitfähig verbundener Kontaktkanal bildet dann eine Durchkontaktierung zur zweiten Grenzfläche.
  • Erfindungsgemäß umfasst die erste rückseitige Metallisierungsschicht die zweite Kondensatorelektrode zumindest teilweise. Dabei umfasst die zweite Kondensatorelektrode eine Vielzahl von zweiten Kondensatorfingern, die von einer Vielzahl der Kontaktkanäle gebildet werden, welche mit der ersten rückseitigen Metallisierungsschicht elektrisch leitfähig verbunden sind. Dabei ist es besonders vorteilhaft, wenn das Kondensatordielektrikum die Durchgangsisolierungen der ersten und/oder zweiten Kondensatorfinger umfasst. Erfindungsgemäß sind die ersten und/oder zweiten Kondensatorfinger durch das Kondensatordielektrikum vom Substratkörper beabstandet und gegen diesen elektrisch isoliert.
  • Es ist außerdem besonders bevorzugt, wenn die erste Kondensatorelektrode und/oder die zweite Kondensatorelektrode eine geschlossene Fläche in der ersten vorderseitigen bzw. rückseitigen Metallisierungsschicht derart umfasst, dass die Projektion dieser geschlossenen Fläche auf die erste bzw. zweite Grenzfläche eine Vielzahl von ersten bzw. zweiten Kontaktlöchern überdeckt. Damit ist eine besonders gute kapazitive Kopplung der in den entsprechenden Kontaktkanälen ausgebildeten zweiten bzw. ersten Kondensatorfingern zur ersten bzw. zweiten Kondensatorelektrode erreichbar.
  • Dabei erfolgt die kapazitive Kopplung zwischen der ersten und der zweiten Kondensatorelektrode über den Substratkörper. Dies ist insbesondere vorteilhaft, wenn die erste und die zweite Kondensatorelektrode jeweils eine Vielzahl von Kontaktkanälen als Kondensatorfinger umfasst. Diese Anordnung bewirkt insbesondere eine Serienschaltung zweier Kapazitäten. Dabei ist die erste Kapazität zwischen den ersten Kondensatorfingern und dem Substratkörper und die zweite Kapazität zwischen dem Substratkörper und den zweiten Kondensatorfingern ausgebildet. Dabei sind die ersten und zweiten Kondensatorfinger zumindest in einer Richtung vorzugsweise zumindest teilweise abwechselnd angeordnet. Die erste und zweite Kondensatorelektrode bilden über die ersten und zweiten Kondensatorfinger somit vorzugsweise eine Interdigitalstruktur.
  • In einem Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung umfasst die zweite Kondensatorelektrode den Substratkörper zumindest teilweise. Somit entsteht die kapazitive Kopplung im wesentlichen zwischen der ersten Kondensatorelektrode und dem Substratkörper.
  • In einem weiteren Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung ist die zweite Kondensatorelektrode zumindest teilweise in einer zweiten vorderseitigen Metallisierungsschicht ausgebildet, die zumindest teilweise durch das Kondensatordielektrikum von der ersten vorderseitigen Metallisierungsschicht beabstandet ist. Vorzugsweise ist die zweite vorderseitige Metallisierungsschicht dabei zumindest teilweise im wesentlichen parallel zur ersten Metallisierungsschicht angeordnet.
  • Dabei ist die zweite Kondensatorelektrode vorzugsweise im wesentlichen in ihrer gesamten Fläche, bis auf Bereiche von Ankontaktierungen bzw. Durchkontaktierungen, in Substratnormalenrichtung durch das Kondensatordielektrikum von der ersten Kondensatorelektrode getrennt. Es bildet sich somit eine Struktur ähnlich einem Plattenkondensator aus. Dabei kann zwischen der ersten vorderseitigen Metallisierungsschicht und der ersten Grenzfläche eine weitere vorderseitige Metallisierungsschicht ausgebildet sein, die gegen die Kondensatorelektroden elektrisch isoliert ist.
  • Die Erfindung wird nachfolgend mit Bezug auf die begleitende Zeichnung bevorzugter Ausführungsformen und Beispiele beispielhaft beschrieben. Dabei zeigen:
  • 1: eine erste bevorzugte Ausführungsform der vorliegenden Erfindung;
  • 2: ein Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung;
  • 3: ein weiteres Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung; und
  • 4: eine weitere bevorzugte Ausführungsform der vorliegenden Erfindung
  • In 1 und 4 sind unterschiedliche bevorzugte Ausführungsformen eines erfindungsgemäßen Trägers angegeben. Im elektrischen Design des Systems werden Vorzugsebenen für die Umverdrahtung der Signale (z. B. Hochfrequenzsignale oder digitale Hochgeschwindigkeitssignale), die Masse sowie die Versorgungsspannung im Lagenaufbau des Silizium-Trägers definiert. Zwischen den Lagen der Masse und der Versorgungsspannung wird über das verwendete Dielektrikum eine Koppelkapazität realisiert. Durch die Verwendung eines hochpermittiven Materials, wie z. B. TiO2 und/oder Al2O3 und/oder Ta2O5 und/oder HfO2 und/oder Si3N4 und/oder ONO (insbesondere die Schichtstruktur SiO2/Si3N4/SiO2), können hohe Kapazitätswerte zur Entstörung des Versorgungssystems oder zur Filterung von Störungen in Signalen erreicht werden.
  • 1 zeigt eine erste bevorzugte Ausführungsform der vorliegenden Erfindung. Der darin dargestellte Träger 10 umfasst ein Substrat 12, das eine erste im wesentlichen planare Oberfläche bzw. Grenzfläche 14 und eine vorzugsweise dazu parallele im wesentlichen planare zweite Oberfläche bzw. Grenzfläche 16, die der ersten Grenzfläche 14 gegenüberliegt. Das Substrat 12 umfasst einen Substratkörper 18, der vorzugsweise Silizium umfasst.
  • Im Substratkörper 18 ist eine Vielzahl von Durchgangskanälen 20 ausgebildet, von denen jeder Durchgangskanal 20 jeweils über ein erstes Kontaktloch 22 in der ersten Grenzfläche 14 und ein zweites Kontaktloch 24 in der zweiten Grenzfläche 16 mündet. Jeder der Durchgangskanäle 20 weist eine elektrisch leitfähige Kontaktkanal 26 auf, der eine elektrisch leitfähige Verbindung zwischen dem ersten Kontaktloch 22 und dem zweiten Kontaktloch 24 herstellt. Der Kontaktkanal 26 ist mittels einer Durchgangsisolierung 28 gegen den Substratkörper 18 elektrisch isoliert. Die Durchgangsisolierung 28 umfasst dabei elektrisch isolierendes Material, wie beispielsweise SiO2 oder TiO2. Vorzugsweise sind die Durchgangsisolierungen 28 im wesentlichen röhrenförmig ausgebildet und bilden jeweils die Wand der Durchgangskanäle 20. Am meisten bevorzugt verlaufen die Durchgangskanäle 20 im wesentlichen parallel zueinander und parallel zu einer Substratnormalenrichtung, d. h. einer Richtung senkrecht zur ersten bzw. zweiten Grenzfläche. Die Durchgangskanäle verlaufen somit vorzugsweise geradlinig entlang einer Längsachse parallel zur Substratnormalenrichtung und weisen weiter bevorzugt jeweils einen im wesentlichen kreisförmigen Querschnitt senkrecht zur Substratnormalenrichtung also parallel zur ersten 14 bzw. zweiten Grenzfläche 16 auf.
  • Die Durchgangskanäle 20 sind vorzugsweise im wesentlichen regelmäßig und insbesondere zumindest teilweise äquidistant zueinander angeordnet. In einem Querschnitt parallel zur ersten 14 bzw. zweiten Grenzfläche 16 sind die Durchgangskanäle 20 somit zumindest teilweise in einem regelmäßigen 2-dimensionalen Gitter angeordnet. In den gezeigten bevorzugten Ausführungsformen sind die Durchgangskanäle 20 insbesondere in einem quadratischen Gitter angeordnet, wobei der Mittelpunktsabstand benachbarter Durchgangskanäle vorzugsweise zwischen 2 μm und 200 μm, noch mehr bevorzugt zwischen 10 μm und 100 μm, liegt. Der Durchmesser der Durchgangskanäle 20 entspricht vorzugsweise der Hälfte des Abstands benachbarter Durchgangskanäle 20 und liegt somit vorzugsweise zwischen 1 μm und 100 μm noch mehr bevorzugt zwischen 5 μm und 50 μm. Das Substrat 12 weist somit am meisten bevorzugt zwischen 100 und 10 000 Durchgangskanäle 20 pro mm2 auf.
  • Diese Durchgangskanäle werden vorzugsweise durch elektrochemisches Ätzen hergestellt. Besonders bevorzugt werden dabei durch elektrochemisches Ätzen in einem Siliziumsubstrat Sacklöcher von einer ersten, vorderseitigen Oberfläche des Siliziumsubstrats aus erzeugt. Anschließend wird vorzugsweise eine Isolatorschicht auf den Oberflächen des im vorangegangenen Schritt erhaltenen Substrats erzeugt. Durch selektives isotropes Ätzen von der zweiten, rückseitigen Oberfläche aus werden vorzugsweise die erzeugten Sacklöcherenden derart freigelegt, dass die jeweiligen Sacklöcherwände, welche durch die Isolatorschicht gebildet werden, auf der rückseitigen Oberfläche aus dem Substrat herausragen und in diesem Bereich nur durch die, die jeweilige Sacklochwand bildende Isolatorschicht definiert werden, was wiederum über die Länge der herausragenden Isolatorschicht eingestellt werden kann. Anschließend wird vorzugsweise eine weitere Isolatorschicht auf den Oberflächen des erhaltenen Substrats erzeugt. Danach wird vorzugsweise eine Vielzahl der erzeugten Sacklöcher mit Metall befüllt. Dies erfolgt vorzugsweise durch Einbringen des Substrats in eine Schmelze des Metalls unter Druck in einer die Schmelze enthaltenden Prozesskammer. Vorzugsweise wird anschließend die Schmelze in den Sacklöchern von der vorderseitigen Oberfläche aus asymmetrisch abgekühlt, so dass eine Kontraktion des Metalls beim Abkühlen in den Sacklöchern zur rückseitigen Oberfläche hin erfolgt, bis die erstarrte Metalloberfläche auf einer Ebene mit der rückseitigen Oberfläche des Substrats liegt. Schließlich werden vorzugsweise die übrigen unbefüllten, aus dem Substrat herausragenden und in diesem Bereich nur durch die Isolatorschicht gebildeten Sacklöcherenden entfernt. Alternativ könnten die Durchgangskanäle auch durch bekannte Plasmaätzverfahren hergestellt werden.
  • Der Träger 10 weist ferner eine an der ersten Grenzfläche 14 angeordnete erste Verdrahtungsschicht 30, auch als vorderseitige Verdrahtungsschicht 30 bezeichnet, und eine an der zweiten Grenzfläche 16 angeordnete zweite Verdrahtungsschicht 32, auch als rückseitige Verdrahtungsschicht 32 bezeichnet, auf. In der in 1 gezeigten Ausführungsform umfasst die vorderseitige Verdrahtungsschicht 30 eine erste vorderseitige Metallisierungsschicht 34, welche durch ein Kondensatordielektrikum 36 von der ersten Grenzfläche 14 beabstandet ist. Das Kondensatordielektrikum 36 ist an der ersten Grenzfläche 14 angeordnet und bildet eine elektrische isolierende Schicht, die vorzugsweise eine hohe relative Dielektrizitätszahl aufweist. Besonders bevorzugt umfasst das Kondensatordielektrikum 36 TiO2 und/oder Al2O3 und/oder Ta2O5 und/oder HfO2 und/oder Si3N4 und/oder ONO (insbesondere die Schichtstruktur SiO2/Si3N4/SiO2) mit einer relativen Dielektrizitätszahl von bis zu 95 und einer typischen Dicke in Substratnormalenrichtung von vorzugsweise ungefähr 200 nm. Es sind auch kleinere Dicken (z. B. ungefähr 100 nm) möglich. Die erste vorderseitige Metallisierungsschicht 34 grenzt vorzugsweise direkt an das Kondensatordielektrikum 36 an.
  • Außerdem weist die erste Verdrahtungsschicht 30 in der in 1 gezeigten Ausführungsform eine zweite vorderseitige Metallisierungsschicht 38 auf, die von der ersten Grenzfläche 14 in Substratnormalenrichtung weiter beabstandet ist als die erste vorderseitige Metallisierungsschicht 34 und die durch eine vorderseitige Verdrahtungsisolation 40 zumindest teilweise gegen die erste vorderseitige Metallisierungsschicht 34 elektrisch isoliert ist. Abweichend von der gezeigten Ausführungsform könnten in der ersten bzw. vorderseitigen Verdrahtungsschicht eine oder mehrere weitere vorderseitige Metallisierungsschichten vorgesehen sein.
  • Die zweite bzw. rückseitige Verdrahtungsschicht 32 weist eine erste rückseitige Metallisierungsschicht 42 auf. Diese kann, wie in 1 gezeigt, durch eine rückseitige Verdrahtungsisolation 40 von der zweiten Grenzfläche 16 beabstandet sein. Alternativ könnte die erste rückseitige Metallisierungsschicht 42 abweichend von der dargestellten Ausführungsform auch direkt an der zweiten Grenzfläche 16 angeordnet sein. Auch die zweite bzw. rückseitige Verdrahtungsschicht 32 könnte eine oder mehrere weitere Metallisierungsschichten aufweisen.
  • Die Metallisierungsschichten sowohl in der vorderseitigen Verdrahtungsschicht 30 als auch in der rückseitigen Verdrahtungsschicht 32 verlaufen vorzugsweise im wesentlichen entlang von Ebenen senkrecht zur Substratnormalenrichtung. Je nach Ausgestaltung des Trägers 10 können die Metallisierungsschichten aber auch Stufen in Substratnormalenrichtung aufweisen. Jede der Metallisierungsschichten entspricht dabei vorzugsweise einer in einem einzigen Metallisierungsprozess erzeugten metallischen Schicht bzw. Leiterbahnschichten. Weist vor dem Abscheiden der jeweiligen Metallisierungsschicht die Oberfläche des Trägers eine Stufe auf, so ist diese Stufe auch in der entsprechenden Metallisierungsschicht vorhanden.
  • Die Metallisierungsschichten sind zumindest teilweise in lateraler Richtung, d. h. senkrecht zu Substratnormalenrichtung, strukturiert. Die Metallisierung innerhalb der jeweiligen Metallisierungsschicht ist also in lateraler Richtung teilweise unterbrochen. Dies ist insbesondere dort erwünscht, wo einzelne Bereiche der jeweiligen Metallisierungsschicht elektrisch gegeneinander isoliert werden sollen. In den Metallisierungsschichten sind vorzugsweise zumindest teilweise in herkömmlicher Weise Leiterbahnen 44 ausgebildet.
  • Wesentlich für die Erfindung ist dabei, dass zumindest eine Metallisierungsschicht eine erste Kondensatorelektrode 46 und eine andere Metallisierungsschicht eine zweite Kondensatorelektrode 48 zumindest teilweise umfasst. In der ersten gezeigten Ausführungsform gemäß 1 ist die erste Kondensatorelektrode 46 zumindest als Teil der ersten vorderseitigen Metallisierungsschicht 34 ausgebildet, während die zweite Kondensatorelektrode 48 zumindest teilweise von der ersten rückseitigen Metallisierungsschicht 42 umfasst ist. In dieser Ausführungsform umfasst die zweite Kondensatorelektrode 48 außerdem eine Vielzahl von Kondensatorfingern 50. Die Vielzahl der Kondensatorfinger 50 der zweiten Kondensatorelektrode 48 sind durch einen Teil der Durchkontaktierungen bzw. Kontaktkanäle 26 gebildet und sind mit dem in der ersten rückseitigen Metallisierungsschicht 42 ausgebildeten Teil der zweiten Kondensatorelektrode 48 elektrisch leitfähig verbunden. Die Kondensatorfinger 50 der zweiten Kondensatorelektrode 48 grenzen über die erste Grenzfläche 14 an das Kondensatordielektrikum 36 an.
  • Die erste Kondensatorelektrode 46 ist dabei flächig bzw. großflächig ausgebildet, d. h. die erste Kondensatorelektrode 46 umfasst eine geschlossene elektrisch leitfähige Schicht, die in beide Dimensionen senkrecht zur Substratnormalenrichtung, also zumindest teilweise im wesentlichen parallel zur ersten Grenzfläche 14, eine Ausdehnung aufweist, die einem Vielfachen der Abstände benachbarter Kontaktkanäle 26 bzw. benachbarter Kondensatorfinger 50 entspricht. Vorzugsweise umfasst die erste Kondensatorelektrode 46 den größten Teil der ersten vorderseitigen Metallisierungsschicht 34 und ist lediglich dort unterbrochen, weist also eine Aussparung 52 auf, wo ein elektrischer Kontakt zwischen einem Kontaktkanal 26 und der zweiten vorderseitigen Metallisierungsschicht 38 in Form einer Durchkontaktierung 54 hergestellt ist.
  • Die Kondensatorfinger 50 der zweiten Kondensatorelektrode 48 sind zumindest teilweise, vorzugsweise vollständig bezüglich des Kondensatordielektrikums 36 der ersten Kondensatorelektrode 46 gegenüberliegend angeordnet, d. h. an das Kondensatordielektrikum 36 angrenzend. Dadurch ergibt sich eine besonders hohe elektrische Kapazität zwischen der ersten Kondensatorelektrode 34 und der zweiten Kondensatorelektrode 48. Die beiden Kondensatorelektroden sind dabei ausgelegt, an die beiden Pole einer Versorgungsspannung bzw. eines elektrischen Versorgungssystems für eine elektronische Schaltung angeschlossen zu werden und übertragen diese Versorgungsspannung an die elektronische Schaltung. Die im Träger 10 zwischen der ersten 46 und der zweiten Kondensatorelektrode 48 auftretende elektrische Kapazität bewirkt dabei eine Dämpfung bzw. Unterdrückung insbesondere hochfrequenter Spannungsfluktuationen im Versorgungssystem. Damit bewirkt die integrierte Kapazität des Trägers eine Entstörung des Versorgungssystems bzw. der Versorgungsspannung. Dazu wird eine der beiden Kondensatorelektroden auf das Potential der Versorgungsspannung (VDD) gelegt, während die andere Kondensatorelektrode geerdet wird (GND). Somit bildet die erste Kondensatorelektrode und/oder die zweite Kondensatorelektrode eine erste bzw. zweite Versorgungselektrode zum elektrischen Verbinden der mikroelektronischen Bauteile und/oder Schaltungen mit einem ersten bzw. zweiten Pol der Versorgungsspannung.
  • Die zweite vorderseitige Metallisierungsschicht 38 sowie die nicht für die Kondensatorelektroden 46 und 48 genutzten Bereiche der ersten Vorderseitigen 38 und der ersten rückseitigen Metallisierungsschicht 42 werden für die Übertragung weiterer elektrischer Signale (z. B. RF-Signale) genutzt. Insbesondere sind die Kontaktkanäle 26 zumindest teilweise sowohl mit Bereichen der vorderseitigen Metallisierungsschichten und insbesondere der zweiten vorderseitigen Metallisierungsschicht 38 und Bereichen der ersten rückseitigen Metallisierungsschicht 42 unter Bildung von Durchkontaktierungen 54 elektrisch leitfähig verbunden, um rückseitige Kontakte 56 mit vorderseitigen Kontakten 58 elektrisch leitfähig zu verbinden. 1 zeigt einen rückseitigen Kontakt 56, der als Standard Flip Chip Interconnect ausgestaltet ist und mit einem als Face-To-Face Interconnect ausgestalteten vorderseitigen Kontakt 58 elektrisch leitfähig verbunden ist. Über den vorderseitigen Kontakt 58 kontaktiert der Träger 10 einen elektronischen Chip 60. Entsprechende vorderseitige Kontakte sind für alle im Chip 60 benötigten Signale und Spannungen vorgesehen.
  • Die zweite vorderseitige Metallisierungsschicht bzw. -lage 38 führt vorzugsweise Signalleitungen bzw. Leiterbahnen 44. Die erste vorderseitige Metallisierungsschicht bzw. -lage 34 wird als möglichst vollflächige Metallisierung für die Versorgungsspannung vorgesehen. Die Metalllage auf der Rückseite des Trägers 10, die erste rückseitige Metallisierungsschicht bzw. -lage 42 wird als Massefläche ausgeführt. Öffnungen bzw. Aussparungen 52 für Durchkontaktierungen 54 sowie notwendige Bereiche für die Umverdrahtung reduzieren die Fläche der Versorgungsspannung und der Masse, also die Fläche der ersten Kondensatorelektrode 46 und der zweiten Kondensatorelektrode 48.
  • Weiterhin werden die nicht für die Umverdrahtung benötigten Kontaktkanäle 26 elektrisch leitend mit der Massefläche, also dem von der ersten rückseitigen Metallisierungsschicht 42 umfassten Teil der zweiten Kondensatorelektrode 48 verbunden.
  • Damit kann eine Koppelkapazität zwischen den Kondensatorfingern 50 der zweiten Kondensatorelektrode 48 und der ersten vorderseitigen Metallisierungsschicht 34 und insbesondere der ersten Kondensatorelektrode 46 entstehen. Durch die Verwendung eines Dielektrikums (z. B. TiO2) mit einer relativen Dielektrizitätszahl von 95 und einer typischen Dicke von 200 nm können hohe Kapazitätswerte je nach Durchmesser der Löcher von ca. 800 bis 3300 pF/mm2 erreicht werden. Bei einer Modulgröße von beispielsweise 100 mm2 stehen somit 80–330 nF zur Hochfrequenzentstörung des Versorgungssystemes zur Verfügung.
  • Vorteil dieser Ausführung ist, dass die Kapazitäten ohne weiteres Hinzufügen von Prozessschritten und damit sehr kostengünstig realisiert werden können. Das Dielektrikum (z. B. TiO2) dient als Isolator, um – wo erforderlich – die verschiedenen metallischen Leiter und/oder das leitfähige Substrat gegeneinander zu isolieren und gleichzeitig als Dielektrikum zur Herstellung der integrierten Kapazität.
    Durchmesser der Löcher in μm Kapazitäts-/Flächenverhältnis in pF/mm2
    5 800
    10 1200
    50 3300
    Tabelle 1: Erreichbare Kapazitätswerte für die erste in Fig. 1 gezeigte Ausführungsform mit unterschiedlichen Größen der Durchkontaktierungen
  • Tabelle 1 zeigt berechnete Werte für die Kapazität pro Fläche für die erste in 1 gezeigte Ausführungsform, wobei der Mittelpunktsabstand der Kontaktkanäle bzw. Löcher, doppelt so groß ist wie der in der Tabelle angegebene Durchmesser der Kontaktkanäle bzw. Löcher.
  • Abweichend von der gezeigten Ausführungsform könnten die Kondensatorfinger 50 auch als Teil der ersten Kondensatorelektrode 46 ausgebildet sein, also mit dem flächigen Teil der ersten Kondensatorelektrode 46 in der ersten vorderseitigen Metallisierungsschicht 34 leitfähig verbunden sein. Die Kondensatorfinger 50 wären in diesem Fall nicht mehr leitfähig mit der ersten rückseitigen Metallisierungsschicht 42 verbunden. Das Kondensatordielektrikum 36 ist in diesem alternativen Fall vorzugsweise an die zweite Grenzfläche 16, also zwischen dem Substrat und der ersten rückseitigen Metallisierungsschicht 42 angeordnet.
  • Ein Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung ist in 2 dargestellt. Abweichend von der ersten gezeigten Ausführungsform ist an diesem Beispiel das Kondensatordielektrikum 36 an der der ersten Grenzfläche 14 abgewandten Seite der ersten vorderseitigen Metallisierungsschicht 34 angeordnet und an diese angrenzend. Die erste vorderseitige Metallisierungsschicht 34 ist von der ersten Grenzfläche 14 durch die dazwischen angeordnete vorderseitige Verdrahtungsisolation 40 beabstandet. Unmittelbar an das Kondensatordielektrikum 36 angrenzend ist die zweite vorderseitige Metallisierungsschicht 38 ausgebildet. Das Kondensatordielektrikum 36 trennt somit die erste 34 von der zweiten vorderseitigen Metallisierungsschicht 38.
  • Während analog zur erfindungsgemäßen ersten Ausführungsform die erste Kondensatorelektrode 46 in der ersten vorderseitigen Metallisierungsschicht 34 ausgebildet ist, ist abweichend von der ersten Ausführungsform in dem in 2 gezeigten nicht erfindungsgemäßen Beispiel die zweite Kondensatorelektrode 48 von der zweiten vorderseitigen Metallisierungsschicht 38 umfasst. Wiederum sind beide Kondensatorelektroden zumindest teilweise flächig bzw. großflächig ausgestaltet. Besonders bevorzugt umfassen die Kondensatorelektroden alle nicht für Signalübertragung benötigten Bereiche der ersten 34 bzw. zweiten vorderseitigen Metallisierungsschicht 38. Insbesondere bei Verwendung eines dünnen Kondensatordielektrikums 36 mit hoher relativer Dielektrizitätszahl lässt sich damit eine große elektrische Kapazität zwischen den Kondensatorelektroden erreichen, die eine besonders effiziente Entstörung des Versorgungssystems oder von Signalspannungen bewirkt. Dazu werden wiederum die beiden Kondensatorelektroden 46 und 48 jeweils mit den Polen des Versorgungssystems bzw. der Versorgungsspannung oder der Signalspannung verbunden.
  • Wie in 2 gezeigt, umfasst in diesem Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung die vorderseitige Verdrahtungsschicht 30 eine dritte vorderseitige Metallisierungsschicht 62. Diese Schicht und insbesondere die in dieser Schicht ausgebildeten Leiterbahnen 44 werden ebenso wie die erste rückseitige Metallisierungsschicht 42 zumindest teilweise für die Signalübertragung insbesondere die Übertragung von RF- und Hochfrequenzsignalen genutzt. Wiederum sind Durchkontaktierungen 54 vorgesehen die den rückseitigen Kontakt 56 mit dem vorderseitigen Kontakt 58 elektrisch leitfähig verbinden.
  • Bei Verwendung der zweiten vorderseitigen Metallisierungsschicht 38 für die Bildung der zweiten Kondensatorelektrode 48 kann die Koppelkapazität zwischen zwei Metallebenen implementiert werden. Somit erhöht sich die Kapazität auf 4200 pF/mm2. Die erste rückseitige Metallisierungsschicht 42 wird damit frei und kann für zusätzliche Umverdrahtungen von Signalen genutzt werden.
  • In einem weiteren Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung, wie es in 3 dargestellt ist, ist der Substratkörper 18 des Substrats 12 elektrisch leitfähig dotiert und als zweite Kondensatorelektrode 48 ausgestaltet. Insbesondere ist der dotierte Substratkörper 18 zum elektrischen Verbinden mit einem Pol der Versorgungsspannung und insbesondere mit der Erdung (GND) ausgestaltet.
  • Die erste vorderseitige Verdrahtungsschicht 30 umfasst die erste vorderseitige Metallisierungsschicht 34 und die zweite vorderseitige Metallisierungsschicht 38, die jeweils durch die vorderseitige Verdrahtungsisolation 40 und das Kondensatordielektrikum 36 voneinander bzw. von der ersten Grenzfläche 14 elektrisch isoliert und beabstandet sind. Die erste Kondensatorelektrode 46 ist teilweise in der ersten vorderseitigen Metallisierungsschicht 34 ausgebildet.
  • Außerdem umfasst die erste Kondensatorelektrode 46 eine Vielzahl von Kondensatorfingern 50, die elektrisch leitfähig mit dem in der ersten vorderseitigen Metallisierungsschicht 34 ausgebildeten Teil der ersten Kondensatorelektrode 46 elektrisch leitfähig verbunden sind. Die Vielzahl der Kondensatorfinger 50 der ersten Kondensatorelektrode 46 wird durch einen Teil der Kontaktkanäle 26 des Substrats 12 gebildet. Die Kondensatorfinger 50 der ersten Kondensatorelektrode 46 sind durch die Durchgangsisolierung 28 elektrisch vom leitfähigen Substratkörper 18 isoliert.
  • Somit bildet das System bestehend aus der ersten Kondensatorelektrode 46, dem elektrisch leitfähigen Substratkörper 18, der als zweite Kondensatorelektrode 48 ausgestaltet ist, und der Durchgangsisolierung 28, die als Kondensatordielektrikum ausgestaltet ist, eine Kondensatorstruktur. Aufgrund der sich dadurch ergebenden elektrischen Kapazität zwischen der ersten 46 und der zweiten Kondensatorelektrode 48 wird eine Entstörung der Versorgungsspannung erreicht. Dazu ist die erste Kondensatorelektrode 46 ausgelegt, mit dem entsprechend anderen Pol der Versorgungsspannung verbunden zu werden. Wie in den anderen Ausführungsformen und Beispielen wird zum Erreichen einer möglichst großen Kapazität ein Großteil der ersten vorderseitigen Metallisierungsschicht 34 und der Kontaktkanäle 26 als erste Kondensatorelektrode 46 genutzt. Insbesondere wird die Kapazität dieser Kondensatorstruktur an die erforderliche Entstörungseigenschaft des Trägers 10 angepasst.
  • Für dieses Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung umfasst der Substratkörper vorzugsweise dotiertes Siliziummaterial, wobei beispielsweise ein spezifischer elektrischer Widerstand für den Substratkörper im Bereich von etwa 100 Ohm cm bis 1 kOhm cm (p- oder n-dotiert) verwendet wird. Vorzugsweise umfasst der Substratkörper zumindest lokal zusätzliche Dotierungen, die den spezifischen elektrischen Widerstand zumindest lokal erniedrigen. Somit liegt der spezifische elektrische Widerstand des Substratkörpers vorzugsweise zumindest teilweise bzw. lokal unter 1 Ohm cm, besonders bevorzugt unterhalb von 10 mOhm cm, am meisten bevorzugt bei ungefähr 1 mOhm cm. Damit ist eine Verringerung elektrischer Verluste bzw. eine Erhöhung der Güten der entstehenden Kapazitäten erreichbar. Das Kondensatordielektrikum 36 umfasst vorzugsweise SiO2. Durch die Verwendung von höher dotiertem Silizium für den Substratkörper kann die Güte der resultierenden Kapazität erhöht werden.
  • Bei einer Waferdicke von 150 μm und einem 200 nm dicken SiO2-Dielektrikum können sehr hohe Kapazitäten je nach Durchmesser der Durchkontaktierung von 1600 bis 4100 pF/mm2 erreicht werden. Für die in Tabelle 2 angegebenen Werte wurde wiederum ein Mittelpunktsabstand der Kondensatorfinger gewählt, der dem doppelten des Durchmessers der Kondensatorfinger (Löcher) entspricht. Mit einer typischen Modulgröße von 100 mm2 kann somit eine Koppelkapazität von 160 bis 410 nF erzielt werden.
  • Je nach Anwendung lassen sich hiermit sehr gute Entkoppelkonzepte für das Versorgungssystem eines Moduls realisieren.
    Durchmesser der Löcher in μm Kapazitäts-/Flächenverhältnis in pF/mm2
    5 4100
    10 2900
    50 1600
    Tabelle 2: Erreichbare Kapazitätswerte für das in Fig. 3 gezeigte Beispiel eines Trägers als technologischer Hintergrund zum Verständnis der Erfindung mit unterschiedlichen Größen der Durchkontaktierungen
  • Auch in dieser Designvariante werden keine zusätzlichen Prozessschritte benötigt, um die integrierten Kapazitäten herzustellen.
  • 4 zeigt eine weitere bevorzugte Ausführungsform der vorliegenden Erfindung. Wiederum ist der Substratkörper 18 elektrisch leitfähig dotiert. Die erste Kondensatorelektrode 46 ist teilweise in der ersten vorderseitigen Metallisierungsschicht 34 ausgebildet, während die zweite Kondensatorelektrode 48 teilweise in der ersten rückseitigen Metallisierungsschicht 42 ausgebildet ist. Die erste Kondensatorelektrode 46 umfasst außerdem eine Vielzahl von ersten Kondensatorfingern 64 die durch einen Teil der Kontaktkanäle 26 gebildet wird und elektrisch leitfähig mit dem in der ersten vorderseitigen Metallisierungsschicht 34 ausgebildeten Teil der ersten Kondensatorelektrode 46 elektrisch leitfähig verbunden sind. Entsprechend umfasst die zweite Kondensatorelektrode 48 eine Vielzahl von zweiten Kondensatorfingern 66, die elektrisch leitfähig mit entsprechenden Bereichen der ersten rückseitigen Metallisierungsschicht 42 verbunden sind. Dabei sind die Kondensatorfinger der einen Kondensatorelektrode jeweils durch die Verdrahtungsisolation 40, welche bereichsweise einen Teil des Kondensatordielektrikums 36 bildet, gegen die Metallisierungsschicht der jeweils anderen Kondensatorelektrode und durch die Durchgangsisolierung 28, welche ebenfalls einen Teil des Kondensatordielektrikums 36 bildet, gegen den elektrisch leitfähigen Substratkörper 18 isoliert.
  • Die ersten 64 und zweiten Kondensatorfinger 66 sind dabei zumindest in einer Richtung jeweils abwechselnd angeordnet, d. h. die einem ersten Kondensatorfinger 64 benachbarten Kondensatorfinger gehören zur zweiten Kondensatorelektrode 48 und umgekehrt. Diese Anordnung kann in beide zweidimensionalen Raumrichtungen der vorzugsweise quadratischen Anordnung von Durchgangskanälen, also Kondensatorfingern, gelten. Alternativ können die Kontaktkanäle auch reihenweise zur selben Kondensatorelektrode gehören, wobei deren Zugehörigkeit von Reihe zu Reihe wechselt. In jedem Fall wird über diese Anordnung der Kondensatorelektroden 46 und 48 eine hohe elektrische Kapazität zwischen den Kondensatorelektroden erreicht.
  • Durch das Verbinden der Kondensatorelektroden mit den Polen der Versorgungsspannung wird damit eine Entstörung des Versorgungssystems bewirkt. Dabei kann die in dieser Ausführungsform gezeigte Anordnung der Kondensatorelektroden als Serienschaltung zweier Kondensatorstrukturen verstanden werden. Die erste Kondensatorstruktur bildet sich dabei zwischen der ersten Kondensatorelektrode 46 und dem elektrisch leitfähig dotierten Substratkörper 18 aus, während der Übergang zwischen dem Substratkörper 18 und der zweiten Kondensatorelektrode 48 die zweite Kondensatorstruktur bilden. Durch diese Serienschaltung der Kapazitäten und insbesondere auch durch eine geeignete Dotierung des Substratkörpers 18 kann die Güte der Kapazität zwischen den Kondensatorelektroden verbessert werden, was zu einer besser kontrollierbaren Entstörung des Versorgungssystems führt.
  • In dieser Designvariante reduziert sich die erzielbare Kapazität im Vergleich zur dritten gezeigten Ausführungsform, die Güten können aber erhöht werden. Abhängig vom Durchmesser der Kondensatorfinger werden Kapazitäten von ca. 500 bis 1400 pF/mm2 erreicht.
  • Besonders bevorzugt ist ein Kondensatordielektrikum 36 mit einer hohen relativen Dielektrizitätskonstante. Insbesondere ist die relative Dielektrizitätskonstante des Kondensatordielektrikums 36 vorzugsweise größer als die Dielektrizitätskonstante der Verdrahtungsisolation 40. Für die Verdrahtungsisolation 40 könnte beispielsweise SiO2 verwendet werden, während als Kondensatordielektrikum 36 sich TiO2 und/oder Al2O3 und/oder Ta2O5 und/oder HfO2 und/oder Si3N4 und/oder ONO (insbesondere die Schichtstruktur SiO2/Si3N4/SiO2) besonders gut eignet. Insbesondere in den erfindungsgemäßen Ausführungsformen gemäß den 1 und 4 und im Beispiel gemäß 3 weist auch die Durchgangsisolierung 28 vorzugsweise eine hohe relative Dielektrizitätszahl auf. Die Herstellung dieser dielektrischen Schicht großer Kapazität kann z. B. mit bekannten Verfahren wie Sputtern (Physical Vapour Deposition), CVD (Chemical Vapour Deposition), MOCVD (Metal Organic CVD) oder ALD (Atomic Layer Deposition) erfolgen.
  • Sowohl die erfindungsgemäßen Ausführungsformen als auch die den Hintergrund der Erfindung eräuternden Beispiele eignen sich für die Hochfrequenzentstörung der Versorgungsnetze sehr gut, da große Kapazitätswerte pro Fläche erzielt werden können. Vor allem die in 1 dargestellte Ausführungsform bzw. das in 2 dargestellte Beispiel eignet sich darüber hinaus auch besonders gut für die Realisierung von Hochfrequenzkapazitäten in Anwendungen für Filter und Abstimmglieder, da Kapazitäten hoher Güte erzielt werden können. In diesem Fall werden die erste und zweite Kondensatorelektrode als erste und zweite Signalelektrode zur Übertragung eines elektrischen Signals an die mikroelektronische Schaltung bzw. den Chip 60 ausgestaltet.
  • Bezugszeichenliste
    • 10
    Träger
    12
    Substrat
    14
    erste Grenzfläche
    16
    zweite Grenzfläche
    18
    Substratkörper
    20
    Durchgangskanal
    22
    erstes Kontaktloch
    24
    zweites Kontaktloch
    26
    Kontaktkanal
    28
    Durchgangsisolierung
    30
    erste bzw. vorderseitige Verdrahtungsschicht
    32
    zweite bzw. rückseitige Verdrahtungsschicht
    34
    erste vorderseitige Metallisierungsschicht
    36
    Kondensatordielektrikum
    38
    zweite vorderseitige Metallisierungsschicht
    40
    Verdrahtungsisolation
    42
    erste rückseitige Metallisierungsschicht
    44
    Leiterbahn
    46
    erste Kondensatorelektrode
    48
    zweite Kondensatorelektrode
    50
    Kondensatorfinger
    52
    Aussparung
    54
    Durchkontaktierung
    56
    rückseitiger Kontakt
    58
    vorderseitiger Kontakt
    60
    Chip
    62
    dritte vorderseitige Metallisierungsschicht
    64
    erster Kondensatorfinger
    66
    zweiter Kondensatorfinger

Claims (10)

  1. Träger (10) für mikroelektronische Bauteile und/oder Schaltungen (60) umfassend: – ein Substrat (12), das eine erste Grenzfläche (14), in der eine Vielzahl erster Kontaktlöcher (22) ausgebildet ist, und eine der ersten Grenzfläche (14) im wesentlichen gegenüberliegende zweite Grenzfläche (16) aufweist, in der eine Vielzahl zweiter Kontaktlöcher (24) ausgebildet ist, wobei das Substrat (12) einen elektrisch leitfähigen Substratkörper (18) und eine Vielzahl von in dem Substratkörper (18) ausgebildeten elektrisch leitfähigen Kontaktkanälen (26) umfasst, von denen jeder ein erstes Kontaktloch (22) mit einem zweiten Kontaktloch (24) elektrisch leitfähig verbindet; – zumindest eine auf der ersten Grenzfläche (14) angeordnete vorderseitige Verdrahtungschicht (30), in der zumindest eine erste vorderseitige Metallisierungsschicht (34) derart ausgebildet ist, dass sie eine erste Kondensatorelektrode (46) zum elektrischen Verbinden der mikroelektronischen Bauteile und/oder Schaltungen (60) mit einem ersten Pol einer Signal- oder Versorgungsspannung zumindest teilweise umfasst; und – eine an der zweiten Grenzfläche (16) angeordnete rückseitige Verdrahtungsschicht (32), in der zumindest eine erste rückseitige Metallisierungsschicht (42) ausgebildet ist, die eine zweite Kondensatorelektrode (48) zumindest teilweise umfasst, wobei die erste Kondensatorelektrode (46) und/oder die zweite Kondensatorelektrode (48) eine Vielzahl von ersten bzw. zweiten, senkrecht zur ersten bzw. zweiten Grenzfläche verlaufenden Kondensatorfingern (50, 64, 66) umfasst, die von einer Vielzahl der Kontaktkanäle (26) gebildet werden, welche mit der ersten vorderseitigen bzw. rückseitigen Metallisierungsschicht (34, 42) elektrisch leitfähig verbunden sind und die ersten und/oder zweiten Kondensatorfinger (50, 64, 66) durch ein Kondensatordielektrikum (28, 36) vom Substratkörper (18) beabstandet und gegen diesen elektrisch isoliert sind; wobei die erste vorderseitige Metallisierungsschicht (34) und/oder die erste rückseitige Metallisierungsschicht (42) zumindest bereichsweise durch das Kondensatordielektrikum (28, 36) von der ersten (14) bzw. zweiten Grenzfläche (16) beabstandet ist bzw. sind.
  2. Träger nach Anspruch 1, wobei die erste Kondensatorelektrode (46) und/oder die zweite Kondensatorelektrode (48) eine erste bzw. zweite Versorgungselektrode zum elektrischen Verbinden der mikroelektronischen Bauteile und/oder Schaltungen (60) mit einem ersten bzw. zweiten Pol einer Versorgungsspannung bildet.
  3. Träger nach einem der vorangegangenen Ansprüche, wobei in der ersten vorderseitigen Metallisierungsschicht (34) und/oder der ersten rückseitigen Metallisierungsschicht (42) zumindest eine erste vorderseitige bzw. rückseitige Leiterbahn (44) ausgebildet ist, die mit zumindest einem Kontaktkanal (26) elektrisch leitfähig verbunden ist.
  4. Träger nach einem der vorangegangenen Ansprüche, wobei der Substratkörper (18) zumindest teilweise elektrisch leitfähig dotiertes Silizium umfasst.
  5. Träger nach einem der vorangegangenen Ansprüche, wobei die erste Kondensatorelektrode (46) im wesentlichen die gesamte, nicht für Leiterbahnen (44) und/oder Durchkontaktierungen (54) verwendete Fläche in der ersten vorderseitigen Metallisierungsschicht (34) umfasst.
  6. Träger nach einem der vorangegangenen Ansprüche, wobei das Kondensatordielektrikum (28, 36) einen Isolator mit hoher Dielektrizitätskonstante aus0 TiO2 und/oder Al2O3 und/oder Ta2O5 und/oder HfO2 und/oder Si3N4 und/oder eine ONO-Schichtstruktur, insbesondere die Schichtstruktur SiO2/Si3N4/SiO2, umfasst.
  7. Träger nach einem der vorangegangenen Ansprüche, wobei die im Träger (10) pro Fläche gebildete elektrische Kapazität zwischen der ersten Kondensatorelektrode (46) und der zweiten Kondensatorelektrode (48) zumindest teilweise größer als 500 pF/mm2, vorzugsweise größer als 1 nF/mm2, am meisten bevorzugt größer als 3 nF/mm2 ist.
  8. Träger nach einem der vorangegangenen Ansprüche, wobei die im Träger (10) gebildete elektrische Kapazität zwischen der ersten Kondensatorelektrode (46) und der zweiten Kondensatorelektrode (48) größer als 50 nF, vorzugsweise größer als 100 nF, am meisten bevorzugt größer als 300 nF ist.
  9. Träger nach einem der vorangegangenen Ansprüche, wobei die kapazitive Kopplung zwischen der ersten (46) und der zweiten Kondensatorelektrode (48) über den Substratkörper (18) erfolgt.
  10. Träger nach einem der vorangegangenen Ansprüche, wobei in zumindest einer der Metallisierungsschichten Induktivitäten ausgebildet sind.
DE102005062932.6A 2005-12-29 2005-12-29 Chip-Träger mit reduzierter Störsignalempfindlichkeit Expired - Fee Related DE102005062932B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005062932.6A DE102005062932B4 (de) 2005-12-29 2005-12-29 Chip-Träger mit reduzierter Störsignalempfindlichkeit
US11/618,172 US7911026B2 (en) 2005-12-29 2006-12-29 Chip carrier with reduced interference signal sensitivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005062932.6A DE102005062932B4 (de) 2005-12-29 2005-12-29 Chip-Träger mit reduzierter Störsignalempfindlichkeit

Publications (2)

Publication Number Publication Date
DE102005062932A1 DE102005062932A1 (de) 2007-07-12
DE102005062932B4 true DE102005062932B4 (de) 2015-12-24

Family

ID=38169782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005062932.6A Expired - Fee Related DE102005062932B4 (de) 2005-12-29 2005-12-29 Chip-Träger mit reduzierter Störsignalempfindlichkeit

Country Status (2)

Country Link
US (1) US7911026B2 (de)
DE (1) DE102005062932B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816474B2 (en) * 2008-08-07 2014-08-26 Infineon Technologies Ag Capacitor structure
US8497564B2 (en) * 2009-08-13 2013-07-30 Broadcom Corporation Method for fabricating a decoupling composite capacitor in a wafer and related structure
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
DE202018103749U1 (de) * 2018-06-29 2018-07-06 4Jet Microtech Gmbh & Co. Kg Vorrichtung mit elektrischer Kontaktstruktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518670B1 (en) * 2002-03-06 2003-02-11 International Business Machines Corporation Electrically porous on-chip decoupling/shielding layer
US20050023664A1 (en) * 2002-12-09 2005-02-03 Chudzik Michael Patrick High density chip carrier with integrated passive devices
WO2005104149A1 (en) * 2004-04-19 2005-11-03 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US20050263874A1 (en) * 2002-08-27 2005-12-01 Shinko Electric Industries Co., Ltd. Semiconductor package, method of production of same, and semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6518670B1 (en) * 2002-03-06 2003-02-11 International Business Machines Corporation Electrically porous on-chip decoupling/shielding layer
US20050263874A1 (en) * 2002-08-27 2005-12-01 Shinko Electric Industries Co., Ltd. Semiconductor package, method of production of same, and semiconductor device
US20050023664A1 (en) * 2002-12-09 2005-02-03 Chudzik Michael Patrick High density chip carrier with integrated passive devices
WO2005104149A1 (en) * 2004-04-19 2005-11-03 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias

Also Published As

Publication number Publication date
US7911026B2 (en) 2011-03-22
DE102005062932A1 (de) 2007-07-12
US20070210417A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
EP2201585B1 (de) Elektrisches vielschichtbauelement
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112017003172T5 (de) Bildung eines Luftspalt-Abstandhalters für nanoskalige Halbleiterbauelemente
US8749022B2 (en) Capacitor device and method of fabricating the same
EP0714130B1 (de) Verfahren zur Herstellung einer Anordnung zur kapazitiven Signalübertragung zwischen den Chiplagen einer vertikal integrierten Schaltung
WO2006005670A1 (de) Verfahren zur herstellung einer kondensatoranordnung sowie zugehörige kondensatoranordnung
DE4322354A1 (de) Kondensator in einem integrierten Funktionsblock oder in einer integrierten Schaltung mit großer Kapazität; Verfahren zur Herstellung des Kondensators; und Benutzung des Kondensators als integrierter Entkopplungskondensator
DE102012105871B4 (de) Verstellbarer Mäanderlinienwiderstand
DE60030951T2 (de) Verfahren zur herstellung von koaxialen verbindungsleitungen in einem cmos-prozess
DE10348902B4 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
WO2010081603A1 (de) Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
DE102005062932B4 (de) Chip-Träger mit reduzierter Störsignalempfindlichkeit
DE10358299A1 (de) Kondensatorbauelement
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE102015101566A1 (de) Mems-vorrichtung mit konstanter kapazität
DE10158798A1 (de) Kondensator und Verfahren zum Herstellen eines Kondensators
WO2015185354A2 (de) Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts
EP3014656B1 (de) Bauelementanordnung
EP1709696B1 (de) Piezoelektrischer aktor
DE102006041004A1 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE10341564B4 (de) Kondensatoranordnung und Verfahren zur Herstellung derselben
EP3557633A1 (de) Hochvolt-kondensator zur integration in elektrische leistungsmodule sowie verfahren zur herstellung
DE10310554A1 (de) Halbleiterbauelement
EP1468433A1 (de) Spule auf einem halbleitersubstrat und verfahren zu deren herstellung
DE102013008858B4 (de) Kapazitätsstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee