CN100376015C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN100376015C
CN100376015C CNB2003801030112A CN200380103011A CN100376015C CN 100376015 C CN100376015 C CN 100376015C CN B2003801030112 A CNB2003801030112 A CN B2003801030112A CN 200380103011 A CN200380103011 A CN 200380103011A CN 100376015 C CN100376015 C CN 100376015C
Authority
CN
China
Prior art keywords
semiconductor device
substrate
thin film
single crystalline
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801030112A
Other languages
English (en)
Other versions
CN1711624A (zh
Inventor
丸山研二
仓泽正树
近藤正雄
有本由弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1711624A publication Critical patent/CN1711624A/zh
Application granted granted Critical
Publication of CN100376015C publication Critical patent/CN100376015C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种具有包含铁电薄膜的电容结构的半导体器件，其通过如下方法形成：在具有适合于生长具有平面(111)的铁电单晶薄膜层的表面的单晶衬底10上，形成：包含Pb且具有与该衬底表面平行的平面(111)的铁电单晶薄膜12’(或包含Pb且取向与平行于该衬底表面的平面(111)平行的铁电多晶薄膜)、以及半导体器件的部分电路16，以由此制备具有所述包含Pb的铁电薄膜和所述半导体器件的部分电路的单晶衬底10；以及将所述单晶衬底10接合到已经预先形成有该半导体器件的另一电路的另一衬底上，以便将此两个电路连接。由此获得的半导体器件中的电容包括具有大极化电荷量的铁电薄膜。该半导体器件可以用作高可靠性的非易失性存储器。

Description

制造半导体器件的方法
相关申请的参照
本申请基于并要求于2002年11月12日递交的日本专利申请2002-328382的优先权，其内容援引在这里供参考。
技术领域
本发明涉及一种半导体器件，并特别涉及一种制造具有包含铁电薄膜的电容结构的半导体器件的方法。
背景技术
现已知各种半导体器件，如半导体存储器。在这些存储器件中，那些即使电源关闭仍能够保存数据的存储器件被称为非易失性存储器。在这些非易失性存储器中，使用铁电材料作为用于保存电荷的电容材料的非易失性存储器被称为铁电存储器(铁电随机存储器(FRAM，注册商标))。
FRAM利用铁电薄膜所具有的相异极性的两个剩余极化特性，并且即使在电源关闭时，该FRAM仍能够保存数据。表示非易失性特性的次数可能是1×1010至1×1012次。重写速度是几十毫微秒级，速度很高。
在该FRAM中，用于形成电容的铁电材料可以沿两个方向中的一个方向极化。通过区分极化的方向，可以相应于一个极化方向存储数据“1”，并相应于相反极化方向存储数据“0”。当电容中的介电材料不是铁电材料而是顺电材料(paradieletric material)时，只有当电极之间存在电位差时才能保持极化；当电位差消除时，就不能保持极化。因此，在这种情况下，产生了易失操作(volatile operation)。通过施加足以转换电容极性的大的电位，可以检测FRAM中的铁电材料的极化方向。
用于FRAM中的铁电材料包括铅基铁电材料和铋基铁电材料。铅基铁电材料的代表如PZT(PbZrxTi1-xO3)、PLZT(PbyLa1-yZrxTi1-xO3)等。铋基铁电材料的代表是SBT(SrBi2Ta2O9)。
关于FRAM中使用的铁电材料，日本待审专利公开(Kokai)13-102543教导了使用单晶铁电薄膜作为铁电材料，用于在FRAM中形成电容。然而，此公开文本中没有教导在本发明中描述的、通过使用在单晶衬底上生长的单晶铁电薄膜来制造半导体器件的方法。
日本待审专利公开(Kokai)11-103024教导了一种结构的半导体器件，其中，在下电极上形成了具有多个排列为一层的晶体粒子的铁电薄膜(定向多晶薄膜)，其中，构成与薄膜接触的表面的晶体排列于平面(111)上。
此外，Foster等人在《应用物理期刊》(Journal ofApplied Physics)81，2324，1997中，公布了一种具有较大剩余极化电荷(2Pr)的PZT薄膜，其是通过在(001)SrTiO3上形成作为下电极的(001)SrRuO3，之后用MOCVD方法形成PZT(001)薄膜而获得的。
因为使用铁电材料形成上述电容的LSI系统用于处理货币数据及个人数据，如IC卡、智能卡等的设备中，所以该LSI系统必须具有较高的可靠性。为了达到十年的使用寿命，如这些LSI系统所预期的，理想是铁电电容的极化电荷尽可能大。然而，通过传统的溅射方法制造的铁电电容，极化电荷的数量最多从20μC/cm2到25μC/cm2，并且难以保持高产量地获得满足实际产品所需的30μC/cm2极化电荷量的铁电电容。更难以获得提高产品的可靠性所需的不小于35μC/cm2极化电荷量的铁电电容。
发明内容
本发明的目的在于提供一种方法，使得能够产生具有电容结构的高可靠性的半导体器件，该电容结构包括具有大量极化电荷的铁电薄膜。
根据本发明的制造半导体器件的方法，使用了具有平面(111)的单晶的薄膜材料或具有平行于平面(111)取向的多晶薄膜作为铁电晶体材料，并且在其两个表面上形成电极，以制造一种半导体器件，其包括的电容的剩余极化量大于使用定向多晶薄膜的传统电容的剩余极化量。
具体地，本发明涉及一种制造具有包含铁电薄膜的电容结构的半导体器件的方法，特征是：
在表面适合于生长具有平面(111)的铁电单晶薄膜层的单晶衬底上，形成铁电单晶薄膜或铁电多晶薄膜以及半导体器件的部分电路，铁电单晶薄膜包含Pb且具有与该衬底表面平行的平面(111)，该铁电多晶薄膜包含Pb且取向与平行于该衬底表面的平面(111)平行，以由此制备具有所述包含Pb的铁电薄膜和所述半导体器件的部分电路的单晶衬底；以及
将所述单晶衬底接合到已经预先形成有该半导体器件另一电路的另一衬底上，以便将此两个电路连接，以由此获得具有包含铁电薄膜的电容结构的半导体器件。
根据本发明的实施例，提供了一种制造具有包含铁电薄膜的电容结构的半导体器件的方法，包括：(1)在单晶衬底上，形成包含Pb且具有与该衬底的表面平行的平面(111)的铁电单晶薄膜层；图案化所述薄膜层，以由此在该单晶衬底上形成预定形状的单独的铁电薄膜；形成位于所述铁电薄膜上的预定形状的电容的一个电极；以及在该单晶衬底上形成半导体器件的部分电路，以由此制备具有所述包含Pb的铁电薄膜、所述一个电极以及所述半导体器件的部分电路的单晶衬底；
(2)制备形成有该半导体器件的另一电路的半导体衬底；
(3)将所述单晶衬底接合到所述半导体衬底上，以将此两个衬底的电路连接起来；以及
(4)去除所述单晶衬底，以暴露该铁电薄膜，并在该暴露的铁电薄膜上形成该电容的另一电极。
根据本发明的另一实施例，提供了一种制造具有包含铁电薄膜的电容结构的半导体器件的方法，包括：
(1)在具有通孔的单晶衬底上形成导电薄膜层；在所述导电薄膜层上形成：包含Pb且具有与该衬底表面平行的平面(111)的铁电单晶薄膜、或包含Pb且取向与平行于该衬底表面的平面(111)平行的铁电多晶薄膜；图案化所述导电薄膜层和所述铁电薄膜层，以由此形成预定形状的单独的铁电薄膜和预定形状的电容的一个电极；在所述铁电薄膜上形成该电容的另一电极；以及，形成半导体器件的部分电路，以穿过所述单晶衬底中的孔，以便由此制备：包含电容结构以及所述半导体器件的部分电路的单晶衬底，其中该电容结构由所述包含Pb的铁电薄膜和保持该铁电薄膜的一对电极组成；
(2)制备具有形成有该半导体器件的另一电路的半导体衬底；
(3)将所述单晶衬底接合到所述半导体衬底上，以将此两个衬底的电路连接起来。
在本发明的方法中，从包含铅(Pb)的铁电材料形成电容的介电薄膜。作为包含铅(Pb)的铁电材料，可以使用PZT(PbZrxTi1-xO3)、PLZT(PbyLa1-yZrxTi1-xO3)、PLCSZT((Pb，La，Ca，Sr)(Zr，Ti)O3)、或通过添加Nb得到的物质。
作为要形成有铁电薄膜的单晶衬底，可以使用具有要形成有铁电薄膜的平面(111)的单晶衬底、或具有偏离该平面(111)的偏角的单晶衬底。通常，使用具有偏角的单晶衬底增加生长的晶体的表面的光滑度。作为具有平面(111)的单晶衬底的典型的例子，可以以MgO或SrTiO3单晶衬底作为代表。
或者，作为要形成有铁电薄膜的单晶衬底，可以使用具有要形成有铁电薄膜的平面(0001)(C-平面)的α-Al2O3单晶衬底、或具有偏离该平面(0001)的偏角的α-Al2O3单晶衬底。还可以使用具有要形成有铁电薄膜的平面(001)的MgAl2O4(镁氧尖晶石)单晶衬底。
当使用上述用于形成铁电薄膜的衬底(MgO、SrTiO3、α-Al2O3、或MgAl2O4单晶衬底)时，可以在形成铁电多晶薄膜层之前，在衬底上形成用作电容的一个电极的导电薄膜。该导电薄膜可以由Pt、Ir、Ti、Ru或其氧化物形成，并且，其平面(111)可以用作上面形成有铁电薄膜的表面。
或者，作为用于在上面形成铁电薄膜的单晶衬底，可以采用具有要形成有铁电薄膜的平面(111)、或具有等价平面即具有平面{111}的单晶硅衬底，或采用具有偏离该平面{111}的偏角的单晶硅衬底。此外，采用具有要形成有铁电薄膜的平面{100}的单晶硅衬底、或具有相对该平面{100}的偏角的单晶硅衬底，作为所述单晶衬底。
当采用此单晶硅衬底时，该铁电薄膜可以直接在该单晶衬底的铁电薄膜形成表面上外延生长，或通过在其上形成的缓冲层而进行外延生长。在形成铁电薄膜期间，使用缓冲层能有效地防止硅的形成。该缓冲层可以由MgO、YSZ(钇稳定氧化锆(ZrO2))、MgAl2O4、CaO、SrTiO3、CeO2等形成，其平面(111)或平面(0001)可以用于铁电薄膜的形成。
当使用单晶硅衬底并且在该衬底的铁电薄膜形成表面上直接地或通过缓冲层地形成铁电薄膜时，可以在形成铁电多晶薄膜层之前，在该衬底上或在缓冲层上形成用作电容的一个电极的导电薄膜。该导电薄膜由Pt、Ir、Ti、Ru或其氧化物形成，并且，其平面(111)可以用作上面形成有铁电薄膜的表面。此外，可以使用这些金属元素的合金。此外，上述金属或其合金的多层可以堆叠。或者，该导电薄膜可以由SrRuO3、YBCO或LSCO形成，并且，其平面(111)可以用作形成铁电薄膜的表面。
附图说明
图1A至图1E描述了在实施例1中的制造半导体器件的方法的前半部分的步骤；
图2A至图2C描述了在实施例1中的制造半导体器件的方法的后半部分的步骤；
图3A至图3F描述了在制造实施例2形成的半导体中使用的、具有电容的单晶衬底的制备；
图4描述了通过将图2形成的具有电容的单晶衬底翻转并将其接合到所形成的具有半导体电路的硅衬底来制造的半导体器件；
图5描述了不将图2形成的具有电容的单晶衬底翻转、但将其接合到所形成的具有半导体电路的硅衬底来制造的半导体器件；以及
图6A至图6F描述了在制造实施例3形成的半导体中使用的、具有电容的单晶衬底的制备。
具体实施方式
在本发明中，在单晶衬底上形成了具有与该衬底表面平行的平面(111)且包括Pb的铁电单晶薄膜。Foster等人在《应用物理期刊》81，2324，1997中，公布了当在(001)SrTiO3上形成作为下电极的(001)SrRuO3，并且之后通过有机金属化学气相沉积(MOCVD)方法形成具有平面(001)的PZT薄膜时，该薄膜具有的剩余极化电荷量(2Pr)为110μC/cm2。这表明如果计算平面(111)，则剩余极化电荷为63μC/cm2，这是上述的实际产品所需的量30μC/cm2的两倍多。
例如，当采用PZT材料作为铁电材料时，当晶体类型是立方型时，极化轴沿(001)方向。当在该电极上形成铁电薄膜单晶的平面(111)时，垂直于该电极的表面的轴<111>与极化轴<001>成35.3°的角度。多晶铁电薄膜具有30至100nm的畴结构；由于极化轴的方位角的波动，所以，与单晶薄膜相比，该多晶铁电薄膜仅具有少量的极化电荷。
因此，通过下述过程可以制造具有电容的高可靠性半导体器件：在单晶结构上形成具有与衬底的表面平行的平面(111)的铁电单晶薄膜层，蚀刻该薄膜层，以在单晶衬底上形成预定形状的单独的(isolated)铁电薄膜；在该薄膜的两个表面上形成电极，并将该单晶衬底接合到已经形成有半导体电路的另一衬底上，以将两个电路连接在一起。上述高可靠性半导体器件中的该电容包括单晶铁电薄膜，该单晶铁电薄膜的极化电荷量不小于传统的定向多晶薄膜的极化电荷量30μC/cm2的两倍。
根据本发明制造的该半导体器件在用于电容的铁电薄膜的单位面积上具有较大的极化电荷量，因此，即使降低了电容面积，也能够确保所需的极化电荷量。这样就可以根据比例规则进行微加工，并因此能够以较低的成本制造出具有高集成度的半导体器件，而且能够保持较高的性能。
实施例
下面将通过实施例来进一步描述本发明，然而，本发明不受实施例限制。
实施例1
如图1A所示，单晶PZT层12在单晶衬底10上外延生长，该单晶PZT层12具有与该衬底10的表面平行的平面(111)11。可以使用具有例如MgO平面(111)、SrTiO3平面(111)、或α-Al2O3平面(0001)的衬底作为单晶衬底10。
单晶PZT(111)可以通过有机金属化学气相沉积(MOCVD)方法、分子束外延(MBE)方法或脉冲激光沉积(PLD)的方法外延生长。但薄膜成形方法并不局限于此。此外，不局限于PZT(PbZrxTi1-xO3)，还可以使用例如PLZT(PbyLa1-yZrxTi1-xO3)、PLCSZT((Pb，La，Ca，Sr)(Zr，Ti)O3)的铁电材料、以及通过添加Nb获得的材料。
例如，通过使用Pb(THD)2、Zr(THD)4及Ti(i-PrO)2(THD)2作为起始材料，在550至600℃的衬底温度及130至670Pa(1至5Torr)的压力下，由MOCVD方法形成PZT薄膜。在这些起始化合物(starting compound)的分子式中，THD代表三甲基己烷二离子(trimethylhexane dionate)，并且i-Pro代表异丙氧基(isopropoxy)。
在衬底10的整个表面上形成具有扁平PZT平面(111)11的薄膜层12，并且然后蚀刻该薄膜层12，在要制造薄膜电容的区域留下薄膜12’(图1B)。在留下的PZT薄膜12’上，通过Pt或Ir材料的薄膜形成下电极14(当在随后的步骤中要被接合到另一衬底时，其被翻转)。在衬底10上形成钨插塞16(图1C)，其将是半导体器件的电路的一部分，并且与在后续过程中与衬底接合的另一衬底(半导体衬底)彼此连接。
接下来，在衬底10上形成绝缘材料(例如TEOS)层，并且其表面通过平坦化方法(例如CMP)被平坦化，以形成绝缘膜18(图1D)。之后，在下电极14上以及在该钨插塞16上形成钨薄膜20；并且再形成TEOS绝缘层，然后平坦化该TEOS绝缘层，以形成层间绝缘膜22(图1E)。
如图2A所示，将形成有用于电容的铁电PZT薄膜12’的衬底10翻转，以便朝向预先形成有作为半导体器件的电路的一部分的晶体管23的半导体衬底24。接下来，如图2B所示，衬底10紧密地粘着于衬底24上，使得衬底10的钨薄膜20连接到衬底22的晶体管的互连电极26上，随后通过热处理，将两个衬底连接到一起，并使其彼此机械地以及电性地连接。例如，日本待审专利公开(Kokai)号2-303114和1-115143中已经揭示了通过热处理接合晶片型衬底的技术。
接下来，去除用于形成电容的铁电PZT薄膜12’的衬底10。当衬底10是MgO衬底时，通过使用HCl的化学分解的方法去除衬底10。在SrTiO3衬底的情况下，采用HNO3、HF和HCl的混合酸使其化学溶解。蓝宝石(α-Al2O3)衬底只有用熔融的KOH使其溶解，因此，使用SiC研磨剂机械地将其去除或使用胶质氧化硅机械地并化学地将其去除。
最后，如图2C所示，按照上述相同的方法，形成电容的上电极28、连接到上电极28的钨薄膜30、连接到钨插塞16上的另一钨插塞32、以及层间绝缘薄膜34，以由此提供具有由下电极14、铁电PZT薄膜12’以及上电极28组成的铁电电容36的半导体器件。上电极28可以通过使用例如Ir或IrO2形成。
实施例2
本实施例描述了通过在具有通孔的蓝宝石(α-Al2O3)衬底的平面(0001)上形成PZT薄膜，制造具有铁电电容的半导体器件。
如图3A所示，在以平面(0001)51作为上表面的蓝宝石(α-Al2O3)单晶衬底上制出通孔52a、52b。通孔52a用于形成将与电容的一个电极连接的插塞(plug)，并且通孔52b用于形成将与要后续接合的半导体衬底(电路板)连接的、用作互连的插塞。可通过机加工蓝宝石衬底50、或通过使用反应气体的干蚀刻方法、或通过使用Ar离子的离子研磨方法、或通过使用熔融KOH的化学蚀刻来制出这些通孔。
如图3B所示，在衬底50的平面(0001)51上形成薄膜54，该薄膜54具有与平面51平行的平面(111)55。薄膜54将形成铁电电容的一个电极，并且可以由Pr或Ir形成。在该薄膜54上，进一步形成PZT薄膜56，该PZT薄膜56具有与衬底50的平面(0001)51平行的平面(111)57。在Pt平面(111)或在Ir平面(111)上生长的PZT薄膜具有与Pt或Ir晶体的不一致的晶格常数，因此，不是形成为完整的单晶，而是形成为具有较强取向的多晶薄膜(取向平行于平面(111)的多晶薄膜)。如果使用SrRuO3薄膜取代Pt或Ir薄膜，则可以获得单晶PZT薄膜。接下来，如图3C所示，去除薄膜56和54(图3B)，但留下将形成电容的铁电薄膜58的部分、以及形成电极60的部分。
如图3D所示，通孔52a和52b(图3C)用钨填充，并且形成从通孔52a中的钨延伸的钨插塞62a，以与电极60连接。柱状的钨材料从通孔52b中的钨的顶端延伸，以形成插塞62b，该插塞62b将形成与随后接合的半导体衬底连接的互连。
绝缘材料层(如TEOS)形成于衬底50上，并且其表面被平坦化，以形成绝缘薄膜64(图3E)。接下来，如图3F所示，在铁电薄膜58上形成Pt或Ir薄膜的另一电极66，该电极66具有与衬底50的表面平行的平面(111)。在电极66和钨插塞62b上分别形成钨薄膜68a和68b。再次形成TEOS绝缘层，并将其平坦化，以形成层间绝缘薄膜70(图3F)。
在本实施例中，形成有电容的衬底50可以翻转并接合到预先形成有晶体管的另一衬底上，其中该电容由铁电薄膜58以及夹持该铁电薄膜58的两个电极60和66组成；或上述衬底50可以不翻转而接合到所述另一衬底上。当衬底50被翻转时，如图4所示，电容的电极66形成下电极，并通过钨薄膜68a连接到形成于另一衬底(半导体衬底)74中的晶体管76的互连电极78a上；并且钨插塞62b通过钨薄膜68b连接到另一互连电极78b上。当衬底50没有被翻转时，如图5所示，电容的电极60形成了下电极，并通过钨插塞62a连接到另一衬底74的晶体管76的一个互连电极78a上；并且钨插塞62b连接到另一互连电极78b上。
实施例3
本实施例描述了通过在具有通孔的硅衬底的平面(111)上形成PZT薄膜，制造具有铁电电容的半导体器件。
如图6A所示，在以平面(111)91作为上表面的硅衬底90上制出通孔92a、92b。通孔92a用于形成将与电容的一个电极连接的插塞，并且通孔92b用于形成将与后续要接合的半导体衬底连接的、用作互连的插塞。可通过机加工硅衬底90、或通过使用反应气体的干蚀刻方法、或通过使用Ar离子的离子研磨方法、或通过使用HF和HNO3的混合酸的化学蚀刻来制出这些通孔。
如图6B所示，在衬底90的平面(111)91上形成MgAl2O4薄膜94，该薄膜94具有平行于平面91的平面(111)95。薄膜94用作缓冲层，以在其上形成具有与衬底90的平面91平行的平面(111)的PZT薄膜；并且薄膜94具有防止在形成PZT薄膜的过程中形成硅化物的作用。然后，在薄膜94上，用Pt或Ir形成将用作铁电电容的一个电极的薄膜96。该薄膜96也具有与衬底90的平面(111)91平行的平面(111)97。在该薄膜96上进一步形成具有与衬底90的平面(111)91平行的平面(111)99的PZT薄膜98。
接下来，如图6C所示，去除薄膜98和96(图6B)，仅留下将形成电容的铁电薄膜100的部分、以及形成电极102的部分。
接下来，如图6D所示，通孔92a和92b(图6C)用钨填充，并且形成从通孔92a中的钨延伸的钨插塞104a，以与电极102连接。柱状的钨材料从通孔92b中的钨的顶端延伸，以形成插塞104b，该插塞104b形成将与随后接合的半导体衬底连接的互连。
绝缘材料层(如TEOS)形成于衬底90上，并且其表面被平坦化，以形成绝缘膜106(图6E)。接下来，如图6F所示，在铁电薄膜100上形成Pt或Ir薄膜的另一电极108，该电极108具有与衬底90的表面平行的平面(111)。在电极108和钨插塞104b上分别形成钨薄膜110a和110b。再次形成TEOS绝缘层，并将其被平坦化，以形成层间绝缘薄膜112(图6F)。
如实施例2所述，在本实施例中，形成有电容的衬底90也可以翻转并接合到预先已经形成有晶体管的另一衬底上，其中该电容由铁电薄膜100以及夹持该铁电薄膜58的两个电极102和108组成；或该衬底90可以不翻转而接合到所述另一衬底上。
实施例4
本实施例描述了通过在具有通孔的硅衬底的平面(001)上形成PZT薄膜，制造具有铁电电容的半导体器件。
与实施例3描述的方式相同，在以平面(001)作为上表面的硅衬底上制出：一通孔，其用于形成将连接到电容的一个电极的插塞；以及，一通孔，其用于形成将与随后接合的半导体衬底(电路板)连接的、用作互连的插塞。
通常，硅衬底的表面上存在薄氧化膜(自然氧化物(native oxide))。这里，在留有氧化膜的硅衬底的平面(001)上形成MgAl2O4薄膜。在存在薄氧化膜的Si平面(001)上形成的该MgAl2O4薄膜是具有平面(111)的薄膜，其形成缓冲层，用于在其上形成具有与硅衬底的表面(薄膜形成表面)平行的平面(111)的PZT薄膜，如实施例3所述；并该MgAl2O4薄膜可以防止在PZT薄膜的形成过程中硅化物的形成。
接下来，根据在上面实施例3描述的过程，在硅衬底上形成电容。该衬底可以接合到预先形成有晶体管的另一衬底上，以由此产生具有铁电PZT电容的半导体器件。
工业实用性
本发明的半导体器件使用具有平面(111)的表面的单晶作为电容的铁电薄膜，该平面(111)垂直于轴<111>，该轴<111>相对于极化轴<001>具有35.3°的角度。该单晶铁电薄膜具有计算为63μC/cm2的极化电荷量，其不小于传统的定向多晶薄膜的极化电荷量30μC/cm2的两倍。由于其较大的剩余极化量，所以，具有采用本发明获得的半导体器件作为非易失性存储器的系统LSI具有非常高的可靠性。
此外，通过本发明获得的半导体器件具有较大的单位面积的极化电荷量，这样即使电容面积减小，也能确保所需的极化电荷量。这样就可以根据比例规则进行微加工，并因此能够以较低的成本制造出具有高集成度的半导体器件，而且能够保持较高的性能。

Claims (24)

1.一种制造半导体器件的方法，该半导体器件具有包含铁电薄膜的电容结构，该方法包括：
在表面适合于生长具有平面(111)的铁电单晶薄膜层的单晶衬底上，形成铁电单晶薄膜或铁电多晶薄膜以及半导体器件的部分电路，该铁电单晶薄膜包含Pb且具有与该衬底的表面平行的平面(111)，该铁电多晶薄膜包含Pb且取向与平行于该衬底的表面的平面(111)平行，以由此制备具有所述包含Pb的铁电薄膜和所述半导体器件的部分电路的单晶衬底；以及
将所述单晶衬底接合到已经预先形成有该半导体器件的另一电路的另一衬底上，以便将此两个电路连接，以由此获得具有包含铁电薄膜的电容结构的半导体器件。
2.如权利要求1所述的制造半导体器件的方法，包括：
(1)在单晶衬底上，形成包含Pb且具有与该衬底的表面平行的平面(111)的铁电单晶薄膜层；图案化所述薄膜层，以由此在该单晶衬底上形成预定形状的单独的铁电薄膜；形成位于所述铁电薄膜上的预定形状的电容的一个电极；以及在该单晶衬底上形成半导体器件的部分电路，以由此制备具有所述包含Pb的铁电薄膜、所述一个电极以及所述半导体器件的部分电路的单晶衬底；
(2)制备形成有该半导体器件的另一电路的半导体衬底；
(3)将所述单晶衬底接合到所述半导体衬底上，以将此两个衬底的电路连接起来；以及
(4)去除所述单晶衬底，以暴露该铁电薄膜，并在暴露的铁电薄膜上形成该电容的另一电极。
3.如权利要求1所述的制造半导体器件的方法，包括：
(1)在具有通孔的单晶衬底上形成导电薄膜层；在所述导电薄膜层上形成：包含Pb且具有与该衬底表面平行的平面(111)的铁电单晶薄膜、或包含Pb且取向与平行于该衬底的表面的平面(111)平行的铁电多晶薄膜；图案化所述导电薄膜层和所述铁电薄膜层，以由此形成预定形状的单独的铁电薄膜和预定形状的电容的一个电极；在所述铁电薄膜上形成该电容的另一电极；以及，形成半导体器件的部分电路，以穿过所述单晶衬底中的孔，以便由此制备：包含电容结构以及所述半导体器件的部分电路的单晶衬底，其中该电容结构由所述包含Pb的铁电薄膜和夹持该铁电薄膜的一对电极组成；
(2)制备形成有该半导体器件的另一电路的半导体衬底；
(3)将所述单晶衬底接合到所述半导体衬底上，以将此两个衬底的电路连接起来。
4.如权利要求1至3中任一项所述的制造半导体器件的方法，其中：形成所述铁电薄膜的材料是PZT(PbZrxTi1-xO3)、PLZT(PbyLa1-yZrxTi1-xO3)、PLCSZT((Pb，La，Ca，Sr)(Zr，Ti)O3)、或通过添加Nb获得的物质。
5.如权利要求1所述的制造半导体器件的方法，其中：采用具有要形成有该铁电薄膜的平面(111)的单晶衬底、或具有偏离该平面(111)的偏角的单晶衬底，作为所述单晶衬底。
6.如权利要求5所述的制造半导体器件的方法，其中：所述单晶衬底是MgO或SrTiO3单晶衬底。
7.如权利要求1所述的制造半导体器件的方法，其中：采用具有要形成有该铁电薄膜的平面(0001)的α-Al2O3单晶衬底、或具有偏离该平面(0001)的偏角的α-Al2O3单晶衬底，作为所述单晶衬底。
8.如权利要求1所述的制造半导体器件的方法，其中：采用具有要形成有该铁电薄膜的平面(001)的MgAl2O4单晶衬底，作为所述单晶衬底。
9.如权利要求1所述的制造半导体器件的方法，其中在形成所述铁电多晶薄膜层之前，该方法还包括形成导电薄膜，该导电薄膜将在所述单晶衬底上形成该电容的一个电极。
10.如权利要求9所述的制造半导体器件的方法，其中：所述导电薄膜由Pt、Ir、Ti、Ru或其氧化物形成。
11.如权利要求1所述的制造半导体器件的方法，其中：采用具有要形成有该铁电薄膜的平面{111}的单晶硅衬底、或具有偏离该平面{111}的偏角的单晶硅衬底，作为所述单晶衬底。
12.如权利要求1所述的制造半导体器件的方法，其中：采用具有要形成有该铁电薄膜的平面{100}的单晶硅衬底、或具有偏离该平面{100}的偏角的单晶硅衬底，作为所述单晶衬底。
13.如权利要求11或12所述的制造半导体器件的方法，其中：所述铁电薄膜直接在所述单晶衬底的铁电薄膜形成表面上外延生长。
14.如权利要求11或12所述的制造半导体器件的方法，其中：所述铁电薄膜通过在所述单晶衬底的铁电薄膜形成表面上形成的缓冲层外延生长。
15.如权利要求14所述的制造半导体器件的方法，其中：所述缓冲层由MgO、钇稳定氧化锆、MgAl2O4、CaO、SrTiO3、或CeO2形成，并且所述铁电薄膜在所述缓冲层的平面(111)或平面(0001)上生长。
16.如权利要求13所述的制造半导体器件的方法，其中：在形成所述铁电多晶薄膜层之前，在所述单晶衬底上形成导电薄膜。
17.如权利要求16所述的制造半导体器件的方法，其中：所述导电薄膜由Pt、Ir、Ti、Ru或其氧化物形成，并且所述铁电多晶薄膜在所述导电薄膜的平面(111)上生长。
18.如权利要求17所述的制造半导体器件的方法，其中：所述导电薄膜通过堆叠由Pt、Ir、Ti、Ru或其氧化物形成的多层来形成。
19.如权利要求16所述的制造半导体器件的方法，其中：所述导电薄膜由SrRuO3、YBCO或LSCO形成，并且所述铁电薄膜在所述导电薄膜的平面(111)上生长。
20.如权利要求14所述的制造半导体器件的方法，其中：在形成所述铁电多晶薄膜层之前，在所述缓冲层上形成导电薄膜。
21.如权利要求20所述的制造半导体器件的方法，其中：所述导电薄膜由Pt、Ir、Ti、Ru或其氧化物形成，并且所述铁电多晶薄膜在所述导电薄膜的平面(111)上生长。
22.如权利要求21所述的制造半导体器件的方法，其中：所述导电薄膜通过堆叠由Pt、Ir、Ti、Ru或其氧化物形成的多层来形成。
23.如权利要求20所述的制造半导体器件的方法，其中：所述导电薄膜由SrRuO3、YBCO或LSCO形成，并且所述铁电薄膜在所述导电薄膜的平面(111)上生长。
24.如权利要求15所述的制造半导体器件的方法，其中：在形成所述铁电多晶薄膜层之前，在所述缓冲层上形成导电薄膜。
CNB2003801030112A 2002-11-12 2003-11-05 制造半导体器件的方法 Expired - Fee Related CN100376015C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002328382A JP2004165351A (ja) 2002-11-12 2002-11-12 半導体装置の製造方法
JP328382/2002 2002-11-12

Publications (2)

Publication Number Publication Date
CN1711624A CN1711624A (zh) 2005-12-21
CN100376015C true CN100376015C (zh) 2008-03-19

Family

ID=32310543

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801030112A Expired - Fee Related CN100376015C (zh) 2002-11-12 2003-11-05 制造半导体器件的方法

Country Status (5)

Country Link
US (1) US7674634B2 (zh)
JP (1) JP2004165351A (zh)
CN (1) CN100376015C (zh)
TW (1) TWI228821B (zh)
WO (1) WO2004044965A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095425A1 (ja) * 2005-03-10 2006-09-14 Fujitsu Limited 不揮発性半導体記憶装置及びその製造方法
FI121722B (fi) 2006-09-18 2011-03-15 Valtion Teknillinen Levykondensaattori- tai levyresonaattorijärjestely
US11996517B2 (en) 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US9853325B2 (en) 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
KR20130060065A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 제조 방법
CN104538539B (zh) * 2014-12-25 2017-06-27 内蒙古科技大学 一种电卡效应致冷复合厚膜材料
CN104637948B (zh) * 2015-01-24 2017-11-17 复旦大学 非破坏性读出铁电存储器及其制备方法和读/写操作方法
CN104637949B (zh) * 2015-01-24 2017-11-17 复旦大学 非破坏性读出铁电存储器及其制备方法和操作方法
CN106409818B (zh) * 2016-10-17 2019-01-22 北京工业大学 一种非破坏性得到柔性铁电薄膜电容的方法
CN107481751B (zh) * 2017-09-06 2020-01-10 复旦大学 一种铁电存储集成电路
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
EP3762989A4 (en) 2018-03-07 2021-12-15 Space Charge, LLC THIN FILM SOLID STATE ENERGY STORAGE DEVICES
TWI764176B (zh) * 2020-06-16 2022-05-11 光洋應用材料科技股份有限公司 用於濺鍍腔的零部件及其製備方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186235A (ja) * 1994-12-16 1996-07-16 Texas Instr Inc <Ti> 半導体装置の製造方法
JPH08227980A (ja) * 1995-02-21 1996-09-03 Toshiba Corp 半導体装置及びその製造方法
CN1292931A (zh) * 1998-09-22 2001-04-25 株式会社日立制作所 铁电电容器与半导体器件
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60202952A (ja) * 1984-03-28 1985-10-14 Fujitsu Ltd 半導体装置の製造方法
US5070026A (en) * 1989-06-26 1991-12-03 Spire Corporation Process of making a ferroelectric electronic component and product
JPH06196648A (ja) 1992-12-25 1994-07-15 Fuji Xerox Co Ltd 配向性強誘電体薄膜素子
JP2924574B2 (ja) 1993-05-31 1999-07-26 富士ゼロックス株式会社 配向性強誘電体薄膜素子
KR100219519B1 (ko) * 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP2001102543A (ja) 1999-09-30 2001-04-13 Fujitsu Ltd 半導体装置及びその製造方法
JP3608459B2 (ja) * 1999-12-28 2005-01-12 株式会社村田製作所 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
US6396094B1 (en) * 2000-05-12 2002-05-28 Agilent Technologies, Inc. Oriented rhombohedral composition of PbZr1-xTixO3 thin films for low voltage operation ferroelectric RAM
JP2002016229A (ja) 2000-06-29 2002-01-18 Rikogaku Shinkokai 強誘電体素子およびその製造方法
US6829157B2 (en) * 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186235A (ja) * 1994-12-16 1996-07-16 Texas Instr Inc <Ti> 半導体装置の製造方法
JPH08227980A (ja) * 1995-02-21 1996-09-03 Toshiba Corp 半導体装置及びその製造方法
CN1292931A (zh) * 1998-09-22 2001-04-25 株式会社日立制作所 铁电电容器与半导体器件
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same

Also Published As

Publication number Publication date
WO2004044965A2 (en) 2004-05-27
US20060166378A1 (en) 2006-07-27
US7674634B2 (en) 2010-03-09
TWI228821B (en) 2005-03-01
WO2004044965A3 (en) 2004-11-25
CN1711624A (zh) 2005-12-21
TW200414509A (en) 2004-08-01
JP2004165351A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
CN100376015C (zh) 制造半导体器件的方法
US7446361B2 (en) Capacitor and semiconductor device having a ferroelectric material
EP1306889B1 (en) Electronic device with electrode and its manufacture
US6855974B2 (en) Ferroelectric capacitor, process for production thereof and semiconductor device using the same
US20040129961A1 (en) Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
JP3645338B2 (ja) 不揮発性半導体記憶装置
KR101025189B1 (ko) 반도체 장치 및 그 제조 방법
JP2001244426A (ja) 強誘電メモリ・セルの製造方法
US6376259B1 (en) Method for manufacturing a ferroelectric memory cell including co-annealing
KR20010062752A (ko) 강유전성 캐패시터 및 반도체 장치
JPH1056145A (ja) 半導体集積回路装置の製造方法
JP2002151656A (ja) 半導体装置及びその製造方法
JP5211560B2 (ja) 半導体装置の製造方法および半導体装置
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
US7153706B2 (en) Ferroelectric capacitor having a substantially planar dielectric layer and a method of manufacture therefor
JP2002359358A (ja) 強誘電体メモリ及び電子機器
JP2005108876A (ja) 半導体装置及びその製造方法
CN1312744C (zh) 氧化物薄膜的制造方法
JPH1187634A (ja) 薄膜キャパシタ
KR100960284B1 (ko) 반도체 장치와 그 제조 방법
JP3604253B2 (ja) 半導体記憶装置
JP2001139313A (ja) 酸化物膜の製造方法と強誘電体メモリの製造方法
JPH1197638A (ja) 半導体記憶装置及びその製造方法
JPH09148528A (ja) 誘電体キャパシタ
JP2005317741A (ja) 多結晶体、多結晶体装置、及び多結晶体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080319

Termination date: 20101105