JPH09148528A

JPH09148528A - 誘電体キャパシタ

Info

Publication number: JPH09148528A
Application number: JP7311152A
Authority: JP
Inventors: Takashi Kawakubo; 隆川久保; Shin Fukushima; 伸福島; Kazuhide Abe; 和秀阿部; Shuichi Komatsu; 周一小松
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-11-29
Filing date: 1995-11-29
Publication date: 1997-06-06
Anticipated expiration: 2015-11-29
Also published as: JP3400218B2

Abstract

(57)【要約】【課題】強誘電キュリー温度が高く、高温においても
大きな残留分極を保持可能であり、かつ下部電極の微細
加工が可能な誘電体キャパシタを提供すること。【解決手段】表面に六方晶系の（０００１）面が現れ
ている導電性基板と、この導電性基板上に（１１１）面
方位にエピタキシャル成長したペロブスカイト型結晶構
造を有する誘電体膜とを具備し、導電性基板表面の六方
晶系のａ軸の格子定数ａ_s （ｈｃｐ）と、ペロブスカイ
ト型結晶のａ軸長で表される誘電体材料本来の格子定数
ａ_d とが下記式に示す関係を満たすことを特徴とする。１．００２≦ａ_d ／（ａ_s （ｈｃｐ）×２^1/2 ）≦１．
０３０

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体記憶装置に
用いられる、エピタキシャル誘電体薄膜を有する誘電体
キャパシタに関する。

【０００２】

【従来の技術】最近、記憶媒体として強誘電体薄膜を有
する強誘電体キャパシタを用いた記憶装置（強誘電体メ
モリ）の開発が行われており、１部には既に実用化がな
されている。強誘電体メモリは不揮発性であり、電源を
落とした後も記憶内容が失われない、しかも膜厚が十部
薄い場合には自発分極の反転が早く、ＤＲＡＭ並みに高
速の書き込み、読み出しが可能であるなどの優れた特徴
を有する。また、１ビットのメモリセルを一つのトラン
ジスタと一つの強誘電体キャパシタとで構成することが
できるため、大容量化にも適している。

【０００３】強誘電体メモリに適した強誘電体薄膜に必
要な特性は、残留分極が大きいこと、残留分極の温度依
存性が小さいこと、及び残留分極の長時間保持が可能で
あること（リテンション）などである。

【０００４】現在強誘電体材料としては、主としてジル
コン酸チタン酸鉛（ＰＺＴ）が用いられている。ＰＺＴ
は、ジルコン酸鉛とチタン酸鉛の固溶体であるが、ほぼ
１：１のモル比で固溶したものが自発分極が大きく、低
い電界でも反転することができ、記憶媒体として優れて
いるものと考えられている。ＰＺＴは、強誘電体相と常
誘電体層の間の転移温度（キュリー温度）が３００℃以
上と比較的高いため、通常の電子回路が使用される温度
範囲（１２０℃以下）では、記憶された内容が熱によっ
て失われる心配は少ない。

【０００５】しかしながら、ＰＺＴの良質な薄膜は、作
成が難しいことが知られている。第１に、ＰＺＴの主成
分である鉛は５００℃以上で蒸発しやすく、そのため組
成の正確な制御が難しい。第２に、ＰＺＴがペロブスカ
イト型結晶構造を形成したときにはじめて強誘電性が現
れるが、このペロブスカイト型結晶を持つＰＺＴが得に
くく、パイロクロアと呼ばれる結晶構造のほうが容易に
得られやすいという問題がある。また、シリコンデバイ
スに応用した場合には、主成分である鉛のシリコン中へ
の拡散を防ぐことが難しいという問題もある。

【０００６】ＰＺＴ以外ではチタン酸バリウム（ＢａＴ
ｉＯ₃ ）が代表的な強誘電体として知られている。チタ
ン酸バリウムは、ＰＺＴと同様にペロブスカイト型結晶
を持ち、キュリー温度は約１２０℃であることが知られ
ている。Ｐｂと比べるとＢａは蒸発しにくいので、チタ
ン酸バリウムの薄膜作成においては、組成の制御が比較
的容易である。また、チタン酸バリウムが結晶化した場
合は、ペロブスカイト型以外の結晶構造をとることは殆
どない。

【０００７】これらの長所にもかかわらず、チタン酸バ
リウムの薄膜キャパシタが強誘電体メモリの記憶媒体と
してさほど検討されていない理由として、チタン酸バリ
ウムはＰＺＴと比べて残留分極が小さく、しかも残留分
極の温度依存性が大きいことが挙げられる。この原因
は、チタン酸バリウムのキュリー温度が低い（１２０
℃）ことにあり、このため強誘電体メモリを作成した場
合、１００℃以上の高温にさらされた場合に記憶内容が
失われる恐れがあるばかりではなく、通常電子回路が使
用される温度範囲（８５℃以下）でも残留分極の温度依
存性が大きく、動作が不安定である。したがって、チタ
ン酸バリウムからなる強誘電体薄膜を使用した薄膜キャ
パシタは、強誘電体メモリの記憶媒体としての用途に適
さないと考えられている。

【０００８】

【発明が解決しようとする課題】本発明者らは、新しい
強誘電体薄膜として、下部電極（例えばＰｔの（１０
０）面）の格子定数に比較的近くやや大きな格子定数を
持つ誘電材料（例えば、Ｂａ_x Ｓｒ_1-x ＴｉＯ₃ ）を選
択し、かつまたＲＦマグネトロン・スパッタ法という成
膜過程でミスフィット転位が比較的入りにくい成膜方法
を採用して、分極軸であるｃ軸方向にエピタキシャル成
長させることにより、膜厚２００ｎｍ以上の比較的厚い
膜厚をもつ薄膜においても、エピタキシャル効果により
本来の誘電体の格子定数よりも膜厚方向（ｃ軸）に格子
定数が伸び、面内方向（ａ軸）の格子定数が縮んだ状態
を保つことができることを見いだした。

【０００９】その結果、強誘電キュリー温度を高温側に
シフトさせ、室温領域で大きな残留分極を示し、かつ８
５℃程度まで温度を上げても十分大きな残留分極を保持
できる強誘電体薄膜が実現可能であることを確認した。
例えば、下部電極として酸化されにくいＰｔ（格子定数
ａ：０．３９２３１）を使用し、誘電体として所定の組
成領域のチタン酸バリウムストロンチウム（Ｂａ_x Ｓｒ
_1-x ＴｉＯ₃ 、ｘ＝０．３０−０．９０、以下ＢＳＴと
呼ぶ）を用いることにより、本来室温では強誘電性を示
さないはずの組成領域（ｘ≦０．７）でも強誘電性が発
現し、またもともと室温で強誘電性を示す組成領域（ｘ
＞０．７）においては、本来室温以上にあるキュリー温
度がさらに上昇するという、実用上好ましい強誘電体特
性を実現できることを実験的に確認している。

【００１０】しかしながら、白金を下部電極に使うこと
は、キャパシタとしての絶縁性にすぐれ、また大きな強
誘電性を得るという点で優れているが、白金のハロゲン
化物の蒸気圧が低く、反応性イオンエッチングなどによ
るドライエッチングが非常に困難であるという欠点を有
している。このため、サブミクロンのサイズのキャパシ
タセルを作成しようとすると、白金下部電極の加工が障
害になり、キャパシタセルの作成が非常に困難になると
いう問題点があった。また、白金下部電極の代わりに、
同様に上記ＢＳＴ膜をエピタキシャル成長させることが
可能な、ルテニウム酸ストロンチウムなど導電性ペロブ
スカイト結晶を使用しても、下部電極のドライエッチン
グによる微細加工が困難なことに変わりはない。

【００１１】本発明は、エピタキシャル効果を利用して
強誘電性を発現した強誘電体薄膜、あるいはエピタキシ
ャル効果により強誘電性が強化された強誘電体薄膜を有
する薄膜キャパシタを用い、高集積化した不揮発性メモ
リを作製する際に問題になる下部電極の微細加工の問題
を克服するためになされたものである。

【００１２】即ち、本発明の目的は、強誘電キュリー温
度が高く、高温においても大きな残留分極を保持可能で
あり、かつ下部電極の微細加工が可能な誘電体キャパシ
タを提供することにある。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、本発明（請求項１）は、表面に六方晶系の（０００
１）面が現れている導電性基板と、この導電性基板上に
（１１１）面方位にエピタキシャル成長したペロブスカ
イト型結晶構造を有する誘電体膜とを具備し、前記導電
性基板表面の六方晶系のａ軸の格子定数ａ_s （ｈｃｐ）
と、前記ペロブスカイト型結晶のａ軸長で表される前記
誘電体材料本来の格子定数ａ_d とが下記式に示す関係を
満たすことを特徴とする誘電体キャパシタを提供する。

【００１４】１．００２≦ａ_d ／（ａ_s （ｈｃｐ）×２
^1/2 ）≦１．０３０また、本発明（請求項２）は、表面に立方晶系の（１１
１）面が現われている導電性基板と、この導電性基板上
に（１１１）面方位にエピタキシャル成長したペロブス
カイト型結晶構造を有する誘電体膜とを具備し、前記導
電性基板表面の立方晶系のａ軸の格子定数ａ_s （ｃｕ
ｂ）と、前記ペロブスカイト型結晶のａ軸長で表される
前記誘電体材料本来の格子定数ａ_d とが下記式に示す関
係を満たすことを特徴とする誘電体キャパシタを提供す
る。

【００１５】１．００２≦ａ_d ／ａ_s （ｃｕｂ）≦１．０３０更に、本発明（請求項３）は、上記誘電体キャパシタ
（請求項１，２）において、前記誘電体材料の本来のキ
ュリー温度が２００℃以下であることを特徴とする誘電
体キャパシタを提供する。

【００１６】更にまた、本発明（請求項４）は、上記誘
電体キャパシタ（請求項１，３）において、前記導電性
基板が、シリコン（１１１）基板と、このシリコン（１
１１）基板上に形成された開口部を有する絶縁層と、こ
の絶縁層上に、前記開口部を介して成長した（１１１）
配向シリコン層とからなり、前記（１１１）配向シリコ
ン層上に前記キャパシタの誘電体膜がエピタキシャル成
長していることを特徴とする誘電体キャパシタを提供す
る。

【００１７】なお、上記六方晶系の導電性基板として
は、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）、及びオス
ミウム（Ｏｓ）からなる群から選ばれた少なくとも１種
を含む合金を挙げることが出来る。

【００１８】本発明は、以下のような原理に基づくもの
である。即ち、本発明者らは、酸化物誘電体の下地電極
として利用が可能な貴金属の中で、微細加工が可能なル
テニウム（Ｒｕ）、レニウム（Ｒｅ）、あるいはオスミ
ウム（Ｏｓ）に着目した。しかしながら、白金、金、パ
ラジウム、イリジウム、ロジウムなどは面心立方格子
（ｆｃｃ）を取り、やはり立方晶系のペロブスカイト誘
電体膜とは格子定数も極めて近いため、前述したように
白金電極膜の（１００）面上に分極方向である（１０
０）面をエピタキシャル成長させることが可能である。
しかも下部電極の格子定数を誘電体膜の格子定数よりや
や小さくすることにより、誘電体膜の成長面内のａ軸を
縮め、成長方向のｃ軸を延ばすことによってＢＳＴ膜の
分極軸方向であるｃ軸方向の誘電特性を飛躍的に改善す
ることが可能である。また、白金電極等の（１００）面
は、キャパシタと組み合わせてメモリセルを構成するト
ランジスタを作りこむために、シリコン（１００）基板
上に直接あるいはバリアメタル等を介してエピタキシャ
ル成長させることが可能である。

【００１９】一方、Ｒｕ、Ｒｅ、Ｏｓはともに六方晶系
に属しており、ＢＳＴ結晶の室温の分極方向である（１
００）面と格子整合をとることが不可能であり、エピタ
キシャル成長させることができない。そこで発明者ら
は、チタン酸バリウム結晶の分極軸が低温では［１１
１］方位であることに着目した。すなわち、チタン酸バ
リウムは、約１３０℃から約０℃の間は正方晶、約０℃
から約−９０℃では斜方晶、それ以下では菱面体晶が安
定であり、それぞれ［１００］方位、［１１０］方位、
［１１１］方位に分極軸方向を持つとされている。

【００２０】このように、温度により安定相が変わる
が、それぞれの安定相間のエネルギ差は非常に小さいと
考えられる。したがって、白金の（１００）面上にＢＳ
Ｔをエピタキシャル成長させるときに導入される歪みに
よりｃ軸が伸長し、本来は立方晶が安定な組成領域でも
正方晶となり、ｃ軸方向に自発分極が現れて強誘電体に
なる現象と同様に、六方晶系の（０００１）面ないしは
立方晶系の（１１１）面からなる下部電極上に、ペロブ
スカイト系誘電体膜の（１１１）面をエピタキシャル成
長させて歪みを導入すれば、［１１１］方向に自発分極
が発生して強誘電性を誘起することができる。

【００２１】例えば、Ｒｕ、Ｒｅ、Ｏｓの六方晶におけ
るａ軸の格子定数はそれぞれ０．２７０４ｎｍ、０．２
７６１ｎｍおよび０．２７３５ｎｍであり、これを立方
晶系の（１１１）面とみなして格子定数に変換すると、
０．３８２４ｎｍ、０．３９０５ｎｍおよび０．３８６
８ｎｍになる。一方、チタン酸ストロンチウムの格子定
数は０．３９０４ｎｍ、正方晶であるチタン酸バリウム
のａ軸は０．３９９２ｎｍ、ｃ軸は０．４０３６ｎｍ、
体積平均した格子定数は０．４００７ｎｍである。

【００２２】従って、下地電極としてＲｕ、Ｒｅ、Ｏｓ
の合金（相互に全率固溶体を作るので、格子定数はＲｕ
からＲｅまで連続的に変化する）の（０００１）面を使
用し、誘電体としてチタン酸ストロンチウムとチタン酸
バリウムの固溶体の（１１１）面をエピタキシャル成長
させることにより、［１１１］方向に強誘電性を付与す
るのに望ましい０．２％〜３．０％の格子定数差に基づ
く歪みを導入することが可能になる。例えば、下地電極
にレニウムを使用し、誘電体にバリウム分率８０％のＢ
ＳＴ膜（０．３９８０ｎｍ）を使用することで、誘電体
膜の面内方向に１．９％の歪みを与えることができる。

【００２３】具体的に本発明で使用可能なペロブスカイ
ト型構造の誘電体材料としては、ＡＢＯ₃ で表される組
成式を示すものがある。Ａとしては主としてＢａからな
り、その一部をＳｒあるいはＣａのうち少なくとも１種
類の元素で置換したもの、Ｂとして、Ｔｉ、Ｓｎ、Ｚ
ｒ、Ｈｆなどおよびそれらの固溶系、さらにはＭｇ_1/3
Ｔａ_2/3 、Ｍｇ_1/3 Ｎｂ_2/3 、Ｚｎ_1/3 Ｎｂ_2/3 、Ｚｎ
_1/3 Ｔａ_2/3 などの複合酸化物およびそれらの固溶系を
使用することができる。

【００２４】本発明で、誘電体固有のキュリー温度を２
００℃以下と規定した理由は、キュリー温度が２００℃
以上と高いものは、ペロブスカイト結晶を構成する元素
に低融点金属である鉛かビスマスを含むため、これらの
誘電体はシリコン半導体プロセスに適さないためであ
る。

【００２５】また、下地電極として、ドライエッチング
が比較的容易なＲｕ、Ｒｅ、Ｏｓおよびそれらの合金が
望ましいが、耐酸化性を向上させる目的や、格子定数を
調整する目的で、白金、パラジウム、イリジウム、ロジ
ウムなどをＲｕ、Ｒｅ、Ｏｓに、均一にあるいは表面近
傍に固溶させてもよい。

【００２６】また、白金を中心とした合金などの、面心
立方格子をとる結晶の（１１１）面を使用することも可
能である。さらに、ルテニウムあるいはレニウムなどの
六方晶（０００１）面と、白金などの立方晶（１１１）
面を積層することも可能である。比較的厚いＲｕ、Ｒ
ｅ、Ｏｓの上にごく薄い白金層を成長させることによ
り、加工性と誘電体界面の耐酸化性を両立させることも
できる。

【００２７】本発明において、誘電体膜と下地電極の格
子定数の比を０．２％〜３．０％と規定した理由は、
０．２％未満の比ではキュリー温度を十分上昇させて大
きな残留分極を得るための歪みを導入させることができ
ず、３．０％を越えると歪みが大きすぎて、基板との界
面や成長途中に格子不整合歪が導入されて逆に歪みが緩
和されてしまうからである。

【００２８】また、本発明で、Ｓｉ基板上に六方晶（０
００１）面あるいは立方晶の（１１１）面に配向した下
部電極結晶を作成する方法として、Ｓｉ（１１１）基板
を使用し、Ｓｉ（１１１）面からのエピタキシャルない
し配向成長を利用する方法があげられる。また、シリコ
ン基板と下部電極の間に、エピタキシャルないし配向成
長したバリアメタル層や、コンタクトプラグ層を挟むこ
とができる。バリアメタルとして、チタン、タンタル、
ニオブ、タングステン、モリブデンなど高融点金属、そ
れらの窒化物、炭化物、ケイ化物、酸化物などのなか
で、六方晶の結晶の（０００１）面、立方晶の結晶の
（１１１）面を使用することができる。例えば、立方晶
の窒化チタンの（１１１）面などである。また、コンタ
クトプラグとして、上記のバリアメタルの材料が使用で
きるほか、エピタキシャルないしは配向成長させたシリ
コン結晶を使用することができる。

【００２９】なお以上説明したように、本発明にかかる
誘電体キャパシタは、不揮発性の強誘電体メモリ（ＦＲ
ＡＭ）に使用することができるが、同様に高誘電体膜を
使用したダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）に使用することも可能である。すなわち、
誘電体は強誘電体相変移温度（キュリー温度）近傍で最
大値をとることが知られているが、誘電体層のチタン酸
バリウムとチタン酸ストロンチウムの固溶比と、下部電
極を構成する、例えばＲｕ、Ｒｅ、Ｏｓ合金との格子定
数の比の２つのパラメータを調節することにより、バル
クの誘電体をも上回る大きな誘電率の誘電体膜を得るこ
とが可能である。具体的には、Ｓｔのモル分率が０〜３
０％程度のＢＳＴ膜において、Ｒｅ、Ｒｕ、Ｏｓ合金か
らなる下部電極との格子定数比を１〜３％にして膜面内
に圧縮歪を導入することにより、誘電率が５００〜１０
００と大きい誘電体膜を得ることができる。

【００３０】このように、本発明によれば、シリコンプ
ロセスに適合するのに困難な低融点金属である鉛やビス
マスを含まず、エピタキシャル成長時に導入する歪によ
り誘起された強誘電体膜を使用し、また下部電極にもド
ライエッチングが可能なＲｕ、Ｒｅ等の合金を使用する
ことにより、超高集積化した不揮発性半導体記憶素子を
作成し得る誘電体キャパシタを得ることが可能である。

【００３１】

【発明の形態】以下、本発明を実施例によって説明す
る。実施例１図１及び２は、本発明の第１の実施例に係る強誘電体メ
モリの製造プロセスを工程順に示す断面図である。即
ち、エピタキシャル成長させたときに生じる不整合歪を
利用して歪み誘起強誘電体膜を形成し、強誘電体メモリ
を形成した例である。

【００３２】図１（ａ）は、メモリセルのトランジスタ
部および層間絶縁膜９を形成した状態を示す。図１
（ａ）において、参照符号１は第１導電型のシリコン基
板を示す。この第１導電型シリコン基板１に素子間分離
酸化膜２が形成され、この素子間分離酸化膜２により分
離されたシリコン基板１の領域上に、ゲート酸化膜３及
びワード線４が形成されている。なお、参照符号５は層
間絶縁膜、６は第２導電型不純物拡散層をそれぞれ示
す。

【００３３】次いで、図１（ｂ）に示すように、フォト
リソグラフィーおよびイオンエッチングにより層間絶縁
膜を開孔し、単結晶シリコン（１１１）面の選択成長技
術によりコンタクトプラグ１１を形成した。コンタクト
プラグは、ジクロルシランを原料ガスとしたＬＰＣＶＤ
法により、成長温度８２０℃で単結晶シリコンを選択的
に埋め込んだ。

【００３４】その後、図１（ｃ）に示すように、フッ酸
を使用した湿式選択エッチングにより、コンタクトプラ
グ１１をエッチバックして平坦化した後、バリアメタル
層１２として反応性スパッタ法により６００℃でＴｉＮ
膜を（１１１）面となるようにエピタキシャル成長させ
た。引き続き、下部電極１３となるＲｅ−１０％Ｒｕ合
金の薄膜をスパッタ法により６００℃で（０００１）面
となるようにエピタキシャル成長させた。更に、Ｓｒの
モル分率２０％のＢＳＴ薄膜１６を下部電極１３上に
（１１１）面となるようにエピタキシャル成長させた。

【００３５】次に、図２（ａ）に示すように、フォトリ
ソグラフィーおよびイオンエッチングにより誘電体層１
６、下部電極層１３、及びバリアメタル層１２をパター
ニングした。次いで、図２（ｂ）に示すように、層間絶
縁膜７を堆積し、フォトリソグラフィーおよびイオンエ
ッチングにより層間絶縁膜７を開孔し、さらにニッケル
上部電極１５を順次形成した。その後、図２（ｃ）に示
すように、更に層間絶縁膜９を堆積し、フォトリソグラ
フィーおよびイオンエッチングにより層間絶縁膜９，
７，５を開孔し、ビット線８を形成した。

【００３６】このようにして得た強誘電体メモリの誘電
体キャパシタにおいて、誘電体層１６であるＢＳＴ膜の
本来のａ軸の格子定数は０．３９７５ｎｍ、下部電極層
１３であるＲｅ−Ｒｕ合金の格子定数は０．２７５５ｎ
ｍであり、平方根２倍してｆｃｃの（１１１）面に換算
すると、格子定数比は１．０２０であった。誘電特性を
測定したところ、残留分極量として０．１５Ｃ／ｍ² と
大きな値が得られ、強誘電体メモリとして十分であるこ
とが確かめられた。

【００３７】実施例２図３及び４は、本発明の第２の実施例に係るダイナミッ
クアクセスメモリ（ＤＲＡＭ）半導体記憶装置の製造プ
ロセスを工程順に示す断面図である。図３（ａ）は、Ｓ
ｉ（１１１）基板上にメモリセルのトランジスタ部およ
びビット線を形成した後、平坦化用の絶縁膜および研磨
停止層を形成した後の断面図である。図３（ａ）におい
て、参照符号１１は第１導電型半導体基板を示す。この
第１導電型シリコン基板１１に素子間分離酸化膜１２が
形成され、この素子間分離酸化膜１２により分離された
シリコン基板１１の領域上に、ゲート酸化膜１３及びワ
ード線１４が形成されている。なお、参照符号１５，１
７は層間絶縁膜、１６は第２導電型不純物拡散層、１８
はビット線、１９は平坦化用絶縁膜、２０は研磨停止層
をそれぞれ示す。

【００３８】絶縁膜１９を平坦化するためにはエッチバ
ック法を用いても良いし、またＣＭＰ法などを用いても
良い。研磨停止層２０としては、酸化アルミニウムなど
の絶縁膜を用いることができる。

【００３９】次いで、図３（ｂ）に示すように、公知の
フォトリソグラフィーおよびプラズマエッチングによ
り、研磨停止層２０の開孔部に引き続き第２導電型不純
物拡散層へのコンタクトホールを形成し、選択成長技術
によりアモルファスシリコン層２１を形成した。成膜技
術は、ジシランおよびジボランを原料ガスとしたＬＰＣ
ＶＤ法により、成長温度４５０℃でアモルファスシリコ
ンを単結晶シリコン基板に対して選択的に成長させた。

【００４０】次に、フォーミングガス中で６００℃の熱
処理により、シリコン基板１１界面から固相成長により
（１１１）方位の単結晶シリコンを成長させ、アモルフ
ァス層をすべて単結晶化した。その後、図３（ｃ）に示
すように、ＣＭＰないしは機械的研磨により研磨停止層
２０上に形成されている単結晶シリコンを除去した。そ
の後、図４（ａ）に示すように、基板温度６００℃で反
応性スパッタ法により（１１１）方位のＴｉＮバリアメ
タル２２をエピタキシャル成長させ、さらに下部電極２
３となる、厚さ１００ｎｍのＲｅ−５０％Ｒｕ合金の薄
膜を基板温度６００℃でスパッタ法により（０００１）
方位にエピタキシャル成長させた。

【００４１】その後、フォトリソグラフィーおよびプラ
ズマエッチングによりパターニングを行った。そして、
図４（ｂ）に示すように、Ｓｒのモル分率２５％のＢＳ
Ｔ高誘電率薄膜２６を、基板温度６００℃でスパッタ法
により（１１１）面にエピタキシャル成長させた。次い
で、図４（ｃ）に示すように、層間絶縁膜を堆積し、フ
ォトリソグラフィーおよびイオンエッチングにより層間
絶縁膜を開孔し、さらにニッケル上部電極２５を形成し
た。

【００４２】このときのＢＳＴ膜２６の格子定数は０．
３９３１ｎｍ、Ｒｅ−Ｒｕ合金２３の格子定数は０．２
７３８ｎｍで、平方根２倍してｆｃｃの（１１１）面に
換算すると、格子定数比は１．０１５であった。比誘電
率を測定したところ、６５０と大きな値が得られた。

【００４３】

【発明の効果】以上詳述したように、本発明によれば、
下部電極として六方晶系の（０００１）面に配向した導
電性基板、又は立方結晶系の導電性基板を用い、さらに
（１１１）面にエピタキシャル成長したペロブスカイト
型結晶構造を有する誘電体膜を使用することにより、蓄
積電荷量の増大、強誘電性の誘起、電荷蓄積素子間のば
らつきの低減、下部電極のドライエッチングによる超高
微細化などを実現することができ、その結果、高集積化
した半導体記憶素子を実現が可能となる。従って、本発
明の工業的値は極めて大きい。

【図面の簡単な説明】

【図１】本発明の一実施例に係るメモリセルの製造プロ
セスを工程順に示す断面図。

【図２】本発明の一実施例に係るメモリセルの製造プロ
セスを工程順に示す断面図。

【図３】本発明の他の実施例に係るメモリセルの製造プ
ロセスを工程順に示す断面図。

【図４】本発明の他の実施例に係るメモリセルの製造プ
ロセスを工程順に示す断面図。

【符号の説明】

１，１１…第１導電型のシリコン基板２，１２…素子間分離酸化膜３，１３…ゲート酸化膜４，１４…ワード線５，７，１５，１７…層間絶縁膜６，１６…第２導電型不純物拡散層８，１８…ビット線１１，２１…コンタクトプラグ１２，２２…バリアメタル１３，２３…下部電極層１５，２５…上部電極層１６，２６…強誘電体層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/8242 21/8247 29/788 29/792 (72)発明者小松周一神奈川県川崎市幸区柳町70番地株式会社東芝柳町工場内

Claims

【特許請求の範囲】

【請求項１】表面に六方晶系の（０００１）面が現れ
ている導電性基板と、この導電性基板上に（１１１）面
方位にエピタキシャル成長したペロブスカイト型結晶構
造を有する誘電体膜とを具備し、前記導電性基板表面の
六方晶系のａ軸の格子定数ａ_s （ｈｃｐ）と、前記ペロ
ブスカイト型結晶のａ軸長で表される前記誘電体材料本
来の格子定数ａ_d とが下記式に示す関係を満たすことを
特徴とする誘電体キャパシタ。１．００２≦ａ_d ／（ａ_s （ｈｃｐ）×２^1/2 ）≦１．
０３０
【請求項２】表面に立方晶系の（１１１）面が現われ
ている導電性基板と、この導電性基板上に（１１１）面
方位にエピタキシャル成長したペロブスカイト型結晶構
造を有する誘電体膜とを具備し、前記導電性基板表面の
立方晶系のａ軸の格子定数ａ_s （ｃｕｂ）と、前記ペロ
ブスカイト型結晶のａ軸長で表される前記誘電体材料本
来の格子定数ａ_d とが下記式に示す関係を満たすことを
特徴とする誘電体キャパシタ。１．００２≦ａ_d ／ａ_s （ｃｕｂ）≦１．０３０
【請求項３】前記誘電体材料の本来のキュリー温度が
２００℃以下であることを特徴とする請求項１又は２に
記載の誘電体キャパシタ。
【請求項４】前記導電性基板が、シリコン（１１１）
基板と、このシリコン（１１１）基板上に形成された開
口部を有する絶縁層と、この絶縁層上に、前記開口部を
介して成長した（１１１）配向シリコン層とからなり、
前記（１１１）配向シリコン層上に前記キャパシタの誘
電体膜がエピタキシャル成長していることを特徴とする
請求項１又は３に記載の誘電体キャパシタ。