BR102013019237A2 - Sistema, dispositivo de transistor de efeito de campo de óxido de metal (mosfet) e método - Google Patents
Sistema, dispositivo de transistor de efeito de campo de óxido de metal (mosfet) e método Download PDFInfo
- Publication number
- BR102013019237A2 BR102013019237A2 BRBR102013019237-6A BR102013019237A BR102013019237A2 BR 102013019237 A2 BR102013019237 A2 BR 102013019237A2 BR 102013019237 A BR102013019237 A BR 102013019237A BR 102013019237 A2 BR102013019237 A2 BR 102013019237A2
- Authority
- BR
- Brazil
- Prior art keywords
- sic
- mosfet
- semiconductor device
- approximately
- sic semiconductor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000005669 field effect Effects 0.000 title claims abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 7
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 130
- 239000012298 atmosphere Substances 0.000 claims abstract description 42
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000006073 displacement reaction Methods 0.000 claims abstract description 4
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 claims description 41
- 230000002829 reductive effect Effects 0.000 claims description 35
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 24
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910052786 argon Inorganic materials 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- 230000010287 polarization Effects 0.000 claims description 6
- 229910052743 krypton Inorganic materials 0.000 claims description 5
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052724 xenon Inorganic materials 0.000 claims description 5
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 5
- 238000013459 approach Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 239000010410 layer Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000007789 sealing Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002401 inhibitory effect Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000012080 ambient air Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003570 air Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000009461 vacuum packaging Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Sistema, dispositivo de transistor de efeito de campo de óxido de metal (mosfet) e método. Trata-se de um sistema que inclui um dispositivo semicondutor de carboneto de silício (sic) e uma embalagem vedada hermeticamente que engloba o dispositivo semicondutor de sic. A embalagem vedade hermeticamente é configurada para manter uma atmosfera particular próxima do disposito semicondutor de sic. Adicionalmente, a atmosfera particular limita um deslocamento em uma tensão limite do dispositivo semicondutor de sic para menos 1v durante a operação.
Description
“SISTEMA, DISPOSITIVO DE TRANSISTOR DE EFEITO DE CAMPO DE ÓXIDO DE METAL (MOSFET) E MÉTODO” Antecedentes A matéria revelada no presente documento refere-se a dispositivos semicondutores e, mais especificamente, a dispositivos semicondutores de carboneto de silício.
Para um dispositivo semicondutor, tal como um transistor de carboneto de silício (SiC) ou silício (Si), a instabilidade em temperatura e polarização (BTI) pode causar uma variabilidade substancial no desempenho de dispositivo. Por exemplo, a instabilidade em temperatura e polarização negativa (NBTI) pode resultar, em particular, em um desvio ou mudança significativa na tensão limite de um dispositivo de SiC quando operado sob condições particulares, tal como polarização negativa e/ou temperaturas elevadas, ao longo de um período de tempo estendido. Acredita-se que a NBTI em dispositivos de SiC é um resultado de aprisionamento de carga interfacial (por exemplo, cargas de óxido), que pode, por exemplo, ser induzido operando-se o dispositivo em uma temperatura elevada e sob uma condição de polarização particular por períodos de tempo estendidos. Por exemplo, um Transistor de efeito de campo de semicondutor de óxido de metal de SiC (MOSFET) pode experimentar um deslocamento de tensão limite quando submetido a um estresse de temperatura e tensão combinadas devido à NBTI.
Em determinados casos, a NBTI supracitada pode deslocar (por exemplo, diminuir) a tensão limite de um dispositivo de SiC ao ponto em que o dispositivo pode se tornar condutivo mesmo sem uma tensão porta-fonte aplicada, transformando um dispositivo normalmente desativado em um dispositivo normalmente ativado. Como tal, a NBTI impacta de forma significativa a confiabilidade e desempenho de dispositivos de SiC. Uma pesquisa considerável foi direcionada para projetos para atenuar o problema de BTI em dispositivos de Si, e, em determinados casos, o problema de BTI foi diminuído ou evitado em Si. Entretanto, existem diferenças comportamentais significativas entre dispositivos de Si e SiC e, portanto, os mecanismos usados para diminuir o problema em Si não se adéquam prontamente a SiC. Como tal, uma solução aceita pela indústria para NBTI em dispositivos de SiC ainda será determinada. Consequentemente, aliviar o Problema de NBTI em dispositivos de SiC é especialmente desejável a fim de tomar vantagem das características de operação únicas (por exemplo, temperatura de operação superior, propriedades mecânicas aprimoradas, propriedades elétricas aprimoradas e etc.) que SiC pode oferecer a determinados sistemas e aplicações.
Breve Descrição Em uma realização, um sistema inclui um dispositivo semicondutor de carboneto de silício (SiC) e uma embalagem vedada hermeticamente que engloba o dispositivo semicondutor de SiC. A embalagem vedada hermeticamente é configurada para manter uma atmosfera particular próxima do dispositivo semicondutor de SiC. Adicionalmente, a atmosfera particular limita um deslocamento em uma tensão limite do dispositivo semicondutor de SiC para menos que 1 V durante a operação.
Em outra realização, um dispositivo de transistor de efeito de campo de óxido de metal (MOSFET) inclui um invólucro disposto sobre o dispositivo de MOSFET. O invólucro é configurado para cercar o dispositivo de MOSFET em um ambiente de pressão reduzida em relação ao ambiente do lado de fora do invólucro. Adicionalmente, o ambiente de pressão reduzida reduz um deslocamento de tensão limite do dispositivo de MOSFET durante a operação.
Em outra realização, um método inclui fornecer um dispositivo elétrico de carboneto de silício (SiC) e vedar o dispositivo elétrico de SiC em uma embalagem sob uma atmosfera que tem uma pressão menor que aproximadamente 1,33 kPa (10 torr). A atmosfera inibe a instabilidade em temperatura e polarização negativa (NBTI) quando se opera o dispositivo elétrico de SiC em temperaturas elevadas, polarizações elevadas ou ambas, por um período de tempo estendido.
Breve Descrição dos Desenhos Esses e outros recursos, aspectos e vantagens da presente invenção se tornarão melhor compreendidos quando a seguinte descrição detalhada é lida com referência aos desenhos anexos nos quais caracteres semelhantes representam partes semelhantes pelos desenhos, em que: A Figura 1 é uma vista em corte transversal esquemática de um MOSFET de SiC, de acordo com uma realização da presente abordagem; A Figura 2 é um esquema de um corrente de dreno como uma função de tensão de porta para um MOSFET convencional antes e depois do estresse de temperatura e tensão; A Figura 3 é um esquema da mudança na tensão limite de um dispositivo sob atmosfera normal e sob vácuo de acordo com uma realização da presente abordagem; A Figura 4 é um fluxograma que ilustra uma realização de um processo para construir e vedar um dispositivo de SiC em uma embalagem à vácuo de acordo com uma realização da presente abordagem; A Figura 5 é um fluxograma que ilustra uma realização de um processo para construir um dispositivo de SiC e usar o dispositivo em um vácuo de acordo com uma realização da presente abordagem; A Figura 6 é um esquema da mudança na tensão limite de um dispositivo sob uma pressão reduzida de ar e sob uma pressão reduzida de argônio, de acordo com uma realização da presente abordagem; e A Figura 7 é um fluxograma que ilustra uma realização de um processo para construir e vedar um dispositivo de SiC na embalagem sob uma atmosfera inerte de acordo com uma realização da presente abordagem.
Descrição Detalhada Uma ou mais realizações específicas são descritas abaixo. Em um esforço para fornecer uma descrição concisa dessas realizações, todos os recursos de uma implantação real podem não ser descritas no relatório descritivo. Deve-se apreciar que, no desenvolvimento de qualquer implantação real, como em qualquer projeto de engenharia ou design, inúmeras decisões de implantação específicas deverri ser feitas para alcançar as metas específicas dos desenvolvedores, como a conformidade com as restrições relacionadas a negócios e relacionadas a sistema, que podem variar de uma implantação para outra. Ademais, deveria ser apreciado que este esforço de desenvolvimento pode ser complexo e demorado, mas, mesmo assim pode ser um empreendimento de rotina de projeto, fabricação e manufatura para os indivíduos de habilidade comum que tiverem o benefício dessa revelação.
Quando se introduz os elementos de várias realizações da presente invenção, os artigos "um", "uma", "a" e "dito" destinam-se a dizer que há um ou mais dos elementos. Os termos "que compreende", "que inclui" e "que tem" são destinados a serem inclusivos e significarem que podem existir elementos adicionais diferentes dos elementos listados.
Conforme apresentado acima, BTI, tal como NBTI, apresenta um desafio para a confiabilidade de dispositivo semicondutor. Deveria ser apreciado que as físicas e química associadas com o fenômeno de BTI são complexas. Como tal, enquanto o mecanismo exato de BTI pode não ser compreendido inteiramente em todos os contextos, as presentes realizações fornecem sistemas e métodos para inibir (por exemplo, reduzir, limitar, aliviar ou de outra forma diminuir) a BTI, tal como NBTI, durante a operação de dispositivos semicondutores (por exemplo, MOSFETs de SiC). Em particular, a presente abordagem envolve controlar a atmosfera local que cerca o dispositivo durante a operação. Conforme apresentado em detalhes abaixo, em determinadas realizações, o dispositivo semicondutor pode ser embalado de modo que um ambiente à vácuo possa ser mantido ao redor do dispositivo durante a operação. Em outras realizações, o dispositivo semicondutor pode ser embalado de modo que uma atmosfera inerte seja mantida ao redor do dispositivo durante a operação. Em ainda outras realizações, o dispositivo semicondutor pode ser utilizado em aplicações em que elas são submetidas a vácuo durante a operação (por exemplo, aplicações relacionadas ao espaço, aplicações de câmara de teste e etc.). Consequentemente, com o uso da abordagem revelada atualmente, a BTI pode ser reduzida de forma significativa a níveis toleráveis (por exemplo, na ordem de décimos de um volt em vez de na ordem de diversos volts).
Enquanto a seguinte revelação pode ser focada, em geral, na NBTI em MOSFETs de SiC, deveria ser apreciado que as soluções e técnicas detalhadas no presente documento para atenuar a BTI pode ser aplicabilidade para outros dispositivos semicondutores, tal como transistores bipolares de porta isolada (IGBT), tiristor controlado por MOS e tiristor controlado por porta. Para propósitos de explicação, um tiristor controlado por MOS (MCT) pode incluir dois MOSFETs embutidos na estrutura e pode ser sensível a um deslocamento na tensão limite (VTH) como um resultado de efeitos de BTI. Também é contemplado que as técnicas detalhadas no presente documento também atenuarão os efeitos relacionados à instabilidade em limite de polarização positiva (PBTI), que se refere aos efeitos de VTH que ocorre sob uma polarização positiva.
Com o anterior em mente, a Figura 1 ilustra um transistor de efeito de campo de semicondutor de óxido de metal (MOSFET) 100, de acordo com uma realização exemplificativa da presente abordagem. Em determinadas realizações, o MOSFET ilustrado 100 pode ser um MOSFET à base de SiC projetado para uma operação de temperatura alta (por exemplo, acima de aproximadamente 125 °C, acima de aproximadamente 175 °C e/ou acima de aproximadamente 300 °C). Adicionalmente, o MOSFET ilustrado 100 pode ser fabricado com o uso de processos de fabricação de microeletrônico padrão. Esses processos podem incluir, por exemplo, litográfico, métodos de expansão/deposição de filme (por exemplo, deposição de vapor química ou física, plaqueamento, oxidação, etc.), métodos de expansão de cristal e métodos de gravação a seco ou úmido. O MOSFET ilustrado 100 inclui um substrato 102, que pode ser feito de um material semicondutor, tal como carboneto de silício (SiC). O substrato 102 pode ser uma cunha de semicondutor ou pastilha que define uma superfície principal 104 e uma direção normal de superfície ou “direção de espessura”, f, que se estende normalmente a partir da superfície e para o interior do substrato 102. Deveria ser apreciado que a Figura 1 é destinada a ilustrar as posições relativas dos vários componentes do MOSFET 100 e não deveria ser interpretado como insinuando dimensões ou escalas relativas desses componentes. A superfície ilustrada 104 suporta um eletrodo de porta 106. Adicionalmente, o eletrodo de porta ilustrado 106 é disposto sobre uma camada de isolamento 108 (que também pode ser referida como uma camada dielétrica de porta ou de óxido de porta) que está em contato direto com a superfície 104 do substrato 102. A camada de isolamento 108 pode, em geral, ser a partir de um material eletricamente isolante, tal como dióxido de silício (S1O2). Além disso, a camada de isolamento ilustrada 108 se estende ao longo da superfície 104 e pode se estender a qualquer ponto até a camada de contato 126. O eletrodo de porta 106 pode incluir uma camada de silício policristalino 107 e também pode incluir uma camada de resistência baixa 109 formada, por exemplo, de material eletricamente condutivo (por exemplo, metal e/ou silicato). O eletrodo de porta 106 pode ser configurado para receber uma tensão de porta, VG. O substrato ilustrado 102 também define uma segunda superfície 110 que está em contato com um eletrodo dreno 112, que é geralmente configurado para receber uma tensão de dreno, VD. Deveria ser observado que a Figura 1 é uma vista em corte transversal esquemática de uma única célula de MOSFET e que o dispositivo de MOSFET completo é compreendido tipicamente de um número grande de células situadas uma próxima à outra, compartilhando um eletrodo de porta em comum 106 e eletrodo dreno 112. O substrato ilustrado 102 inclui uma região de desvio 114 além de uma região de poço 116, que é disposta adjacente à região de desvio 114 e próxima à superfície 104. A região de desvio 114 pode ser dopada com um primeiro tipo de dopante e ter um primeiro tipo de condutividade com primeiros portadores de carga majoritários, enquanto a região de poço 116 pode ser dopada com um segundo tipo de dopante e ter um segundo tipo de condutividade com segundos portadores de carga majoritários. Por exemplo, no substrato de SiC 102 o primeiro tipo de dopante pode ser um ou mais dentre nitrogênio e fósforo (“dopantes do tipo n”), enquanto o segundo tipo de dopante pode ser um ou mais dentre alumínio, boro, gálio e berílio (“dopantes do tipo p”), resultando em regiões dopas por n e dopadas por p, respectivamente. Para tal realização, os primeiros e segundos portadores de carga majoritários seriam elétrons e furos, respectivamente. O substrato ilustrado 102 inclui adicionalmente uma região de contato de fonte 122 que tem o primeiro tipo de condutividade (por exemplo, tipo n na Figura 1). A região de poço 116 pode ser disposta próxima à região de contato 122 de modo que a região de poço 116 possa incluir na mesma uma região de canal 118 disposta próxima ao eletrodo de porta 106. Por exemplo, a região de canal 118 pode se estender ao longo da superfície 104 sob o eletrodo de porta 106 (em que “sob” significa mais ao longo da direção de espessura t). Adicionalmente, uma camada dielétrica 120, algumas vezes referida como uma intercamada dielétrica (ILD), pode ser disposta sobre o eletrodo de porta 106 e a camada de isolamento 108. Em um exemplo a camada dielétrica é um material que inclui vidro de silicato de fósforo (PSG).
Em uma realização, a região de contato de fonte 122 pode ser disposta adjacente à superfície 104 e a região de poço 116 pode cercar a região de contato de fonte 122. O substrato 102, em determinadas realizações, também inclui uma região de contato de corpo 125 que tem o segundo tipo de condutividade (por exemplo, tipo p na Figura 1). A região de contato de corpo 125 na realização ilustrada é disposta adjacente à região de poço 116 e â superfície 104. Um eletrodo fonte 124 (por exemplo, formado de metal, tal como alumínio) pode ser disposto sobre a região de contato de fonte 122 e a região de contato de corpo 125 e pode ser configurado para receber uma tensão de fonte, VS. Adicionalmente, o eletrodo fonte 124 pode estar em contato elétrico tanto com a região de contato de fonte 122 quanto com a região de contato de corpo 125. Por exemplo, na realização ilustrada, o contato elétrico entre o eletrodo fonte 124 e a região de contato de fonte 122 e a região de contato de corpo 125 é feito por meio de uma camada de contato 126 (por exemplo, formada de níquel ou outro metal adequado).
Deveria ser apreciado que a embalagem ilustrada 130 pode incluir uma embalagem hermeticamente vedada (por exemplo, uma embalagem de circuito integrado) ou um invólucro (por exemplo, uma câmara de vácuo ou outra câmara adequada) para manter uma atmosfera particular 132 (por exemplo, pressão e/ou composição de gás) próximo do dispositivo de SiC. Deveria ser apreciado que, em determinadas realizações, a embalagem 130 pode ser conformar para o formato do dispositivo 100, conforme ilustrado na Figura 1, enquanto, em outras realizações, a embalagem 130 pode ser de qualquer formato adequado. Em determinadas realizações, a pressão dentro da embalagem 130 pode ser menor que aproximadamente 101,32 kPa (760 torr), menor que aproximadamente 66,66 kPa (500 torr), menor que aproximadamente 13,33 kPa (100 torr), menor que aproximadamente 1,33 kPa (10 torr), menor que aproximadamente 0,1 kPa (1 torr), menor que aproximadamente 0,01 kPa (0,1 torr), ou aproximadamente 1,33 x 10'8 kPa (10' 7 torr). Em determinadas realizações, a pressão dentro da embalagem 130 pode estar entre aproximadamente 0,00001 kPa (0,0001 torr) e aproximadamente 1,33 kPa (10 torr), entre aproximadamente 0,0001 kPa (0,001 torr) e aproximadamente 0,1 kPa (1 torr), entre aproximadamente 0,01 kPa (0,05 torr) e aproximadamente 0,07 kPa (0,5 torr), ou aproximadamente 0,01 kPa (0,1 torr). Além disso, deveria ser apreciado que, além da ou alternativa à pressão reduzida, a embalagem 130 pode ser preenchida por um gás particular ou mistura de gases. Por exemplo, em determinadas realizações, a embalagem 130 pode manter uma atmosfera 132 sobre o MOSFET 100 que inclui uma pressão reduzida (por exemplo, menor que 101,32 kPa (760 torr), aproximadamente 0,01 kPa (0,1 torr), ou aproximadamente 1,33 x 10"8 kPa (10' 7 torr)) de ar ambiente. Em determinadas realizações, a embalagem 130 pode manter uma atmosfera 132 sobre o MOSFET 100 que inclui uma pressão reduzida (por exemplo, aproximadamente 0,1 kPa (1 torr) ou aproximadamente 0,01 kPa (0,1 torr)) de um gás inerte, tal como argônio, nitrogênio, hélio, criptônio, xênon ou outro gás inerte adequado. Em outras realizações, a embalagem 130 pode manter uma atmosfera 132 sobre o MOSFET 100 que inclui uma pressão atmosférica levemente menor (por exemplo, entre aproximadamente 66,66 kPa (500 torr) e aproximadamente 750 torr) de um gás inerte (por exemplo, argônio, nitrogênio, hélio, criptônio, xênon ou outro gás inerte adequado).
Em determinadas realizações, a embalagem 130 pode ser construída de metais, polímeros, ou um material compósito adequado para manter a atmosfera 132 (por exemplo, um vácuo ou atmosfera inerte) próximo do dispositivo de SiC (por exemplo, MOSFET 100). Por exemplo, em determinadas realizações, a embalagem 130 pode ser construída de inúmero peças metálica que são ligadas ou fundidas juntas para fornecer uma embalagem de metal hermeticamente vedada 130. A título de exemplo específico, em determinadas implantações, o dispositivo de SiC 100 pode ser colocado em uma fornalha à vácuo (por exemplo, Modelo 3140 ou 3150 disponível junto à SST International of Downey, CA) para vedação. A título de exemplo específico adicional, em determinadas realizações, a embalagem 130 pode incluir diversas peças de metal que são mantidas ao redor do dispositivo de SiC 100 enquanto em uma câmara da fornalha à vácuo, que é bombeada para baixo para uma pressão reduzida (por exemplo, na faixa de militorr ou microtorr) antes de aquecer o dispositivo 100 e embalagem 130. Nessa realização, após aquecer a câmara da fornalha à vácuo para uma temperatura adequada, a solda próxima das bordas da embalagem 130 (ou porções da embalagem 130 próximas das bordas que fundiram) podem fluir para a posição ao longo da costura para formar uma vedação hermética entre as peças da embalagem 130 mediante resfriamento. Em outras realizações, as peças metálicas de uma embalagem metálica 130 podem ser uma soldada à outra ao redor do dispositivo de SiC sob uma atmosfera reduzida e controlada. Por exemplo, vedantes de costura (por exemplo, os vedantes de costura Venus III™ ou Venus IV™ disponíveis junto à Polaris Electronics Corp., ou outros sistemas de vedação adequados) podem ser usados para soldar manualmente, automaticamente ou semi-automaticamente duas ou mais peças da embalagem metálica 130 juntas ao redor do dispositivo de SiC 100 sob uma pressão reduzida (por exemplo, na faixa de militorr ou microtorr) e/ou atmosfera inerte. Em outras realizações, a embalagem 130 pode incluir duas ou mais peças produzidas a partir de um ou mais materiais rígidos (por exemplo, metal, polímero ou compósito). Nessas realizações, a embalagem 130 e o dispositivo de SiC 100 podem ser colocados dentro de uma câmara de vácuo (por exemplo, fornecendo um vácuo e/ou atmosfera inerte) de modo que as peças rígidas da embalagem 130 possam ser uma ligada à outra com o uso de uma cola, resina, epóxi ou outro material de vedação adequado para fornecer uma embalagem hermeticamente vedada 130 mediante cura. Em ainda outras realizações, o dispositivo de SiC 100 pode ser colocado dentro de uma câmara configurada para fornecer uma atmosfera particular (por exemplo, pressão reduzida e/ou inerte) ao redor do dispositivo de SiC 100 enquanto uma camada de polímero unitária ou segmentada é aplicada e vedada ao redor do dispositivo de SiC 100 para fornecer uma embalagem hermeticamente vedada 130.
Durante a operação, o MOSFET 100 pode, em geral, agir como um comutador. Quando uma diferença de tensão VDS = VD - VS é aplicada entre o eletrodo dreno 112 e o eletrodo fonte 124, uma corrente de saída (IDS) entre aqueles mesmos eletrodos pode ser modulada ou de outra forma controlada por uma tensão de entrada VGS aplicada ao eletrodo de porta 106, em que VGS = VG - VS. Para tensões de porta VG menores que uma “tensão limite” (VTH) do MOSFET 100, uma corrente IDS permanece nominalmente em cerca de zero, embora uma corrente de vazamento relativamente pequena possa existir mesmo para tensões de porta abaixo da tensão limite. A tensão limite VTH é uma função, entre outras coisas, das dimensões, materiais e níveis de dopante no MOSFET 100, e os MOSFETs são projetados tipicamente de modo a exibir uma tensão limite VTH predeterminada. Os circuitos que incorporam o MOSFET 100 podem então ser projetados para a (predeterminada) tensão limite VTH esperada.
Deveria ser apreciado que a tensão limite (VTH) para um MOSFET não é definida de exclusivamente. Existem pelo menos cinco técnicas diferentes para medir a VTH e para um exemplo específico elas não produzem necessariamente os mesmo resultados. O método empregado no presente documento é denominado “método de corrente de dreno limite,” em que a tensão de porta em uma corrente de dreno especificada é considerada como a tensão limite.
Foi observado que os MOSFETs convencionais, que incluem MOSFETs de SiC ou silício, experimentam um deslocamento na tensão limite devido à NBTI quando submetidos a uma diferença potencial entre os eletrodos porta e fonte 106, 124 e, particularmente, quando submetidos a esse potencial em temperaturas elevadas e por períodos de tempo estendidos. Especificamente, conforme mencionado, a instabilidade em temperatura e polarização negativa (NBTI) é uma preocupação para dispositivos de SiC. Ilustrando um exemplo desse deslocamento de tensão limite, a Figura 2 é um esquema 140 de corrente de dreno como uma função de tensão de porta para um MOSFET convencional antes a após o estresse por temperatura e tensão. Isto é, a Figura 2 ilustra o efeito de NBTI em um dispositivo de MOSFET de SiC que carece da embalagem 130 apresentada acima e que opera sob condições atmosféricas (por exemplo, aproximadamente 101,32 kPa (101,32 kPa (760 torr)) de ar ambiente)eletrodo fonte 124 que limita o efeito de NBTI durante a operação, conforme discutido no presente documento.
Em relação à Figura 2, um método de corrente de dreno limite, que é uma variação da “técnica de sub-limite,” pode ser usado quando se caracteriza o fenômeno de NBTI no dispositivo de MOSFET de SiC. As condições de teste exemplificativas para gerar os dados ilustrados no esquema 140 da Figura 2 são apresentadas abaixo. Em determinadas realizações, as condições de teste pode ser tais que as medições de curva de transferência são tomadas em MOSFETs em temperatura de estresse constante. Por exemplo, primeiro, a tensão de porta pode ser mantida em constantes -20 volts (V) por 15 minutos e a VDS pode ser mantida em 0 V. Então, uma tensão constante pequena pode ser aplicada entre os terminais de dreno e fonte (por exemplo, aproximadamente 100 mV) e a tensão de porta pode ser varrida de -10 V para +10 V, uma faixa grande o suficiente para capturar a faixa de corrente inferior do MOSFET (por exemplo, menor que 0,1 nanoampéres nesse caso particular) até a corrente de saturação (por exemplo, aproximadamente 16 miliampéres), definindo a curva de transferência “pós neg” 142 representada na Figura 3. Uma polarização de estresse positiva de porta de tensão constante de +20 V pode então ser aplicada à forte por 15 minutos adicionais, com VDS = 0 V. Finalmente, uma varredura inversa semelhante da tensão de porta pode ser conduzida de +10 V para -10 V para capturar a curva de transferência “pós pos” 144 com uma tensão constante pequena sendo aplicada entre os terminais de dreno e fonte (por exemplo, aproximadamente 100 mV). O uso de 10 microampéres como a corrente de dreno limite de escolha para a determinação de VTH é feito por razões práticas. Por exemplo, é pequena o suficiente para residir na porção sub-limite linear da curva de transferência semilog e é grande o suficiente para medir com precisão e fácil de extrair dos dados. Os parâmetros de MOSFET e condições de teste para coleta de dados são conforme a seguir: VDS = 0,1 V; Temp = 175 °C; espessura de óxido de porta (Tox) = 500 Angstroms, Área Ativa de Dispositivo = 0,067 cm2; Área de uma célula de MOS = 1,6E-4cm2; razão de largura de canal para comprimento (W/L) de uma célula de MOS = 6.900. Escalar a corrente de dreno limite para dispositivos menores ou maiores tem uma dependência linear sobre a Área Ativa de Dispositivo, Área de uma célula de MOS e W/L. Entretanto deveria ser observado que a corrente limite escala inversamente com espessura de óxido de porta (Tox).
Consequentemente, a Figura 2 demonstra o desvio ou deslocamento na tensão limite (por exemplo, um deslocamento na tensão em que IDS aumenta de forma significativa) após estresse de polarização de porta negativa e positiva. A escala vertical é a corrente de dreno (ampéres), a escala horizontal é a tensão de porta para fonte (volts). O deslocamento de tensão limite representa portanto um exemplo dos efeitos da instabilidade em temperatura e polarização (BTI). O desvio de VTH é considerado como a diferença de tensão entre o valor de estresse de tensão positiva de VTH e o valor de estresse de tensão negativa de VTH em 10 microampéres de corrente de fonte para dreno. No exemplo ilustrado na Figura 2, o desvio de VTH é de aproximadamente 6,9 V.
Com o anterior em mente, a Figura 3 inclui um esquema 150 da mudança ou deslocamento na tensão limite (por exemplo, AVTH) de um dispositivo de MOSFET de SiC devido ao efeito de NBTI sob condições atmosféricas diferentes, de acordo com um exemplo da presente abordagem. Em particular, a Figura 3 ilustra a ΔΝ/ΤΗ para um dispositivo de MOSFET de SiC sob condições atmosféricas (por exemplo, aproximadamente 101,32 kPa (760 torr) de ar ambiente) bem como a AVTH para o dispositivo de MOSFET de SiC em vácuo (por exemplo, menor que aproximadamente 0,01 kPa (0,1 torr), aproximadamente 1,33 x 10'8 kPa (10'7 torr), ou outra pressão reduzida adequada). Para obter os dados ilustrados no esquema 150, a AVTH pode ser determinada (por exemplo, conforme apresentado acima em relação à Figura 2) no dispositivo de MOSFET de SiC a 150 °C, sob condições atmosféricas. Ilustrada pela barra 152 do esquema 150, essa medição representa uma AVTH de aproximadamente 1,0 V a aproximadamente 1,1 V para o dispositivo de MOSFET de SiC devido ao efeito de NBTI sob condições atmosféricas. Subsequentemente, o dispositivo de MOSFET de SiC pode ser colocado sob pressão reduzida (por exemplo, menor que aproximadamente 0,01 kPa (0,1 torr), aproximadamente 1,33 x 10"8 kPa (10'7 torr), ou outra pressão reduzida adequada) e a AVTH pode ser determinada novamente. Ilustrada pela barra 154 do esquema 150, essa medição representa uma ΔΝ/ΤΗ de aproximadamente 0,3 V a aproximadamente 0,4 V para o dispositivo de MOSFET de SiC devido ao efeito de NBTI em um ambiente de vácuo.
Como tal, a Figura 3 ilustra claramente que a ΔΝ/ΤΗ resultante da NBTI no dispositivo de MOSFET de SiC sob condições atmosféricas (por exemplo, ilustrado pela barra 152) é mais que o dobro da ΔΝ/ΤΗ resultante dâ NBTI no dispositivo de MOSFET de SiC sob vácuo (por exemplo, ilustrado pela barra 154). Consequentemente, operar o dispositivo de MOSFET de SiC em um vácuo parece reduzir substancialmente (por exemplo, impede, atenua ou de outra forma diminui) a ΔΝ/ΤΗ e/ou o fenômeno de BTI (por exemplo, NBTI) no dispositivo. Em determinadas realizações, a ΔΝ/ΤΗ alcançada através das presentes abordagens pode ser menor que 1 V, menor que 0,8 N/, menor que 0,5 N/, menor que 0,4 V, menor que 0,3 V, menor que 0,2 V ou menor que 0,1 \/. Além disso, em determinadas realizações, a ΔΝ/ΤΗ reduzida habilitada pelas presentes abordagens pode ser de aproximadamente 75%, 50%, 40%, 30%, 25%, 10%, ou 5% da ΔΝ/ΤΗ observada para SiC sem usar as técnicas de pressão reduzida reveladas no presente do documento. Deveria ser mais apreciado que visto que os efeitos de BTI podem induzir uma ΔΝ/ΤΗ tão grande quanto diversos volts (por exemplo, 2Va5V) em MOSFETs de SiC típicos, as presente técnicas conferem um aprimoramento substancial à confiabilidade do dispositivo.
Com isso me mente, imagina-se que uma implantação da presente abordagem envolve utilizar um MOSFET de SiC que tem uma embalagem 130, conforme apresentado acima em relação à Figura 1. Isto é, em determinadas realizações, os dispositivos de SiC, tal como dispositivo de MOSFETs de SiC, podem ser embalados (por exemplo, com o uso da embalagem 130) de modo que o MOSFET de SiC seja mantido em um ambiente de pressão reduzida por toda a operação. Por exemplo, voltando-se para a Figura 4, um fluxograma ilustra uma realização de um processo 160 para inibir NBTI em um MOSFET de SiC com o uso da embalagem 130. O processo ilustrado 160 começa com a construção (bloco 162) de um dispositivo semicondutor de carboneto de silício (SiC), tal como o MOSFET de SiC 100 ilustrado na Figura 1. Durante a embalagem, o dispositivo de SiC pode ser vedado (bloco 164) em uma embalagem (por exemplo, a embalagem 130) que mantém um vácuo (por exemplo, uma pressão reduzida em relação à pressão atmosférica) ao redor do dispositivo. Por exemplo, em determinadas realizações, a pressão da atmosfera 132 que cerca o dispositivo de SiC pode ser menor que aproximadamente 93,33 kPa (700 torr), menor que aproximadamente 33,33 kPa (250 torr), menor que aproximadamente 10 kPa (75 torr), menor que aproximadamente 6,67 kPa (50 torr), menor que aproximadamente 0,67 kPa (5 torr), menor que aproximadamente 0,07 kPa (0,5 torr), ou menor que aproximadamente 0,01 kPa (0,05 torr). Através da embalagem à vácuo do dispositivo de SiC desta forma, a BTI (por exemplo, NBTI) pode ser inibida (bloco 166) pelo vácuo ou ambiente de pressão reduzida quando se opera o dispositivo de SiC.
Entretanto, em outras realizações, também se imagina que outra implantação da presente abordagem envolve utilizar um dispositivo de SiC para aplicações que envolvem um ambiente à vácuo. Isto é, em determinadas realizações, em vez da embalagem à vácuo de um dispositivo de SiC, conforme apresentado acima, o dispositivo pode, em vez disso, ser configurado para operar em um ambiente de pressão reduzida ou substancialmente sem pressão. Por exemplo, voltando-se para a Figura 5, um fluxograma ilustra uma realização de um processo 170 para inibir NBTI em um dispositivo de SiC. O processo ilustrado 160 começa com a construção (bloco 162) de um dispositivo semicondutor de carboneto de silício (SiC), tal como o MOSFET de SiC 100 ilustrado na Figura 1, mas um dispositivo que carece da embalagem 130 discutida acima. Uma vez construído, o dispositivo de SiC pode ser operado (bloco 174) em um vácuo para inibir a BTI (por exemplo, NBTI) no dispositivo de SiC durante a operação. Por exemplo, em determinadas realizações, um MOSFET de SiC pode ser operado no vácuo do espaço (por exemplo, para aplicações de ônibus espacial e/ou satélite) ou no ambiente de pressão reduzida (por exemplo, para uma câmara de teste de pressão ou à vácuo) a fim de inibir a NBTI no dispositivo durante a operação.
A Figura 6 ilustra um esquema 180 da ΔΝ/ΤΗ para um dispositivo de MOSFET de SiC devido ao efeito de NBTI sob condições atmosféricas diferentes, de acordo com um exemplo da presente abordagem. Em particular, a Figura 6 ilustra a ΔΝ/ΤΗ para um dispositivo de MOSFET de SiC sob uma pressão substancialmente reduzida (por exemplo, menor que aproximadamente 0,01 kPa (0,1 torr) ou aproximadamente 1,33 x 10'8 kPa (10'7 torr)) de ar bem como a Δ\/ΤΗ para o dispositivo de MOSFET de SiC sob uma atmosfera de argônio de pressão reduzida 132 (por exemplo, menor que aproximadamente 101,32 kPa (760 torr), menor que 0,1 kPa (1 torr), ou aproximadamente 0,01 kPa (0,1 torr) de argônio). Para obter os dados ilustrados no esquema 180, a ΔΝ/ΤΗ pode ser determinada, conforme apresentado acima em relação à Figura 2 no dispositivo de MOSFET de SiC a 150 °C, sob vácuo. Ilustrada pela barra 182 do esquema 180, essa medição representa uma ΔΝ/ΤΗ de aproximadamente 0,2 V a aproximadamente 0,3 \/ para o dispositivo de MOSFET de SiC devido ao efeito de NBTI sob vácuo. Subsequentemente, o dispositivo de MOSFET de SiC pode ser colocado sob atmosfera de pressão reduzida 132 de argônio (por exemplo, menor que aproximadamente 101,32 kPa (760 torr), aproximadamente 0,1 kPa (1 torr), ou aproximadamente 0,01 kPa (0,1 torr) e a ΔΝ/ΤΗ pode ser determinada novamente. Ilustrada pela barra 184 do esquema 180, essa medição representa uma ΔΝ/ΤΗ de aproximadamente 0,5 V a aproximadamente 0,6 V para o dispositivo de MOSFET de SiC devido ao efeito de NBTI em uma atmosfera inerte 132.
Como tal, a Figura 6 ilustra que a ΔΧ/ΤΗ que resulta da NBTI no dispositivo de MOSFET de SiC sob uma atmosfera inerte de pressão reduzida 132 (por exemplo, ilustrada pelas barras 184) ainda é substancialmente maior que (por exemplo, aproximadamente o dobro) a Δ\/ΤΗ que resulta da NBTI no dispositivo de MOSFET de SiC sob um vácuo mais forte (por exemplo, ilustrado pelas barras 182). Consequentemente, operar o dispositivo de MOSFET de SiC em uma atmosfera de vácuo relativamente forte 132 (por exemplo, menor que 0,1 kPa (1 torr), menor que 0,01 kPa (0,1 torr), ou aproximadamente 1,33 x 10 8 kPa (10'7 torr)) parece reduzir substancialmente (por exemplo, impede, atenua ou de outra forma diminui) a Δ\/ΤΗ e/ou o fenômeno de NBTI no dispositivo em relação a uma atmosfera de pressão superior 132 (por exemplo, maior que 0,1 kPa (1 torr) ou 0,01 kPa (0,1 torr)) de um ou mais gases (por exemplo, ar ou uma atmosfera inerte, tal como argônio). Entretanto, deveria ser apreciado que, em comparação à Δ\/ΤΗ para o dispositivo de SiC sob condições atmosféricas normais (por exemplo, ilustrado pelas barras 152 da Figura 3), a Δ\/ΤΗ para o dispositivo de SiC sob a pressão reduzida de argônio (por exemplo, ilustrado pelas barras 164 da Figura 4) pode ainda representar um aprimoramento substancial em relação à NBTI. Em determinadas realizações, a ΔΧ/ΤΗ alcançada através da presença da atmosfera inerte de pressão reduzida 132 pode ser menor que 1 X/, menor que 0,5 X/, menor que 0,4 X/, menor que 0,3 V, menor que 0,2 X/, menor que 0,1 X/. Além disso, em determinadas realizações, a ΔΧ/ΤΗ reduzida habilitada pela presença da atmosfera inerte de pressão reduzida 132 pode ser de aproximadamente 75%, 50%, 40%, 30%, 25%, 10%, ou 5% da ΔΧ/ΤΗ observada para um dispositivo de SiC sem usar uma atmosfera inerte 132 conforme revelado no presente documento.
Com isso me mente, imagina-se que outra implantação da presente abordagem envolve utilizar um MOSFET de SiC que tem uma embalagem 130, conforme apresentado acima em relação à Figura 1. Por exemplo, voltando-se para a Figura 7, um fluxograma ilustra uma realização de um processo 190 para inibir a NBTI em um MOSFET de SiC com o uso da embalagem 130. O processo ilustrado 190 começa com a construção (bloco 192) de um dispositivo semicondutor de carboneto de silício (SiC), tal como o MOSFET de SiC 100 ilustrado na Figura 1. Durante a embalagem, o dispositivo de SiC pode ser vedado (bloco 194) em uma embalagem (por exemplo, a embalagem 130) que mantém uma atmosfera particular 132 ao redor do dispositivo. Isto é, em determinadas realizações, os dispositivos de SiC, tal como dispositivos de MOSFET de SiC, podem ser embalados (por exemplo, pela embalagem 130) de modo que o MOSFET de SiC seja mantido em uma atmosfera particular 132 (por exemplo, uma atmosfera inerte, tal como argônio, hélio, nitrogênio, criptônio, xênon ou outro gás adequado). Por exemplo, em determinadas realizações, a embalagem 130 do dispositivo de SiC pode ser preenchida com argônio, hélio, nitrogênio ou outro gás adequado antes da vedação da embalagem 130 ao redor do dispositivo de SiC e o gás inerte pode funcionar para reduzir pelo menos parcialmente (por exemplo, impede, atenua ou outra forma diminui) o efeito de NBTI no dispositivo. Através da embalagem do dispositivo de SiC desta forma, a BTI (por exemplo, NBTI) pode ser inibida (bloco 196) pela atmosfera selecionada 132 quando se opera o dispositivo de SiC. Além disso, em determinadas realizações, uma abordagem de combinação pode ser utilizada, em que a embalagem 130 mantém um ambiente de pressão reduzida entorno do dispositivo de SiC (por exemplo, um vácuo de 0,01 kPa (0,1 torr)) em que a pressão de gás remanescente dentro da embalagem 130 é produzida por um gás inerte (por exemplo, argônio, hélio, nitrogênio, xênon, criptônio misturas dos mesmos ou outro gás inerte ou mistura adequada).
Esta descrição por escrito utiliza exemplos para revelar a invenção, incluindo o melhor modo e também para permitir que qualquer pessoa versada na técnica pratique a invenção, incluindo a produção e utilização de quaisquer dispositivos ou sistemas e a execução de quaisquer métodos incorporados. O escopo patenteável da invenção é definido pelas reivindicações e pode incluir outros exemplos que ocorrem para aqueles indivíduos versados na técnica. Tais outros exemplos são destinados a estarem dentro do escopo das reivindicações se eles tiverem elementos estruturais que não diferem da linguagem literal das reivindicações ou se eles incluírem elementos estruturais equivalentes com diferenças insubstânciais da linguagem literal das reivindicações.
Claims (20)
1. SISTEMA, que compreende: um dispositivo semicondutor de carboneto de silício (SiC); e uma embalagem vedada hermeticamente envelopando o dispositivo semicondutor de SiC, em que a embalagem vedada hermeticamente é configurada para manter uma atmosfera particular perto do dispositivo semicondutor de SiC, em que a atmosfera particular limita um deslocamento em uma tensão limite do dispositivo semicondutor de SiC para menos que 1 V durante a operação.
2. SISTEMA, de acordo com a reivindicação 1, em que a atmosfera particular compreende um vácuo.
3. SISTEMA, de acordo com a reivindicação 2, em que o vácuo compreende uma pressão menor que aproximadamente 0,1 kPa (1 torr).
4. SISTEMA, de acordo com a reivindicação 2, em que o vácuo compreende uma pressão de aproximadamente 0,01 kPa (0,1 torr).
5. SISTEMA, de acordo com a reivindicação 1, em que a atmosfera particular compreende argônio, hélio, nitrogênio, criptônio, xênon ou uma combinação dos mesmos.
6. SISTEMA, de acordo com a reivindicação 1, em que o dispositivo semicondutor de SiC compreende um transistor de efeito de campo de óxido de metal (MOSFET).
7. SISTEMA, de acordo com a reivindicação 1, em que o dispositivo semicondutor de SiC compreende um transistor bipolar de porta isolada (IGBT), um tiristor controlado por MOS ou um tiristor controlado por porta.
8. SISTEMA, de acordo com a reivindicação 1, em que o deslocamento na tensão limite do dispositivo semicondutor de SiC é resultado da instabilidade em temperatura e polarização (BTI) no dispositivo semicondutor de SiC quando se opera o dispositivo semicondutor de SiC em temperaturas elevadas, polarização elevada ou ambas.
9. SISTEMA, de acordo com a reivindicação 8, em que a atmosfera particular limita o deslocamento na tensão limite do dispositivo semicondutor de SiC para menos que aproximadamente 0,8 V.
10. SISTEMA, de acordo com a reivindicação 9, em que a atmosfera particular limita o deslocamento na tensão limite do dispositivo semicondutor de SiC para menos que aproximadamente 0,5 V.
11. SISTEMA, de acordo com a reivindicação 1, em que ò dispositivo semicondutor de SiC é configurado para operar em uma temperatura acima de 175 °C.
12. SISTEMA, de acordo com a reivindicação 1, em que o dispositivo semicondutor de SiC é configurado para operar em uma temperatura acima de 300 °C.
13. DISPOSITIVO DE TRANSISTOR DE EFEITO DE CAMPO DE ÓXIDO DE METAL (MOSFET), que compreende: um invólucro disposto sobre o dispositivo de MOSFET, em que o invólucro é configurado para cercar o dispositivo de MOSFET em um ambiente de pressão reduzida em relação ao ambiente do lado de fora do invólucro e em que o ambiente de pressão reduzida reduz um deslocamento de tensão limite do dispositivo de MOSFET durante a operação.
14. DISPOSITIVO, de acordo com a reivindicação 13, em que o deslocamento de tensão limite do MOSFET é um resultado da instabilidade em temperatura e polarização negativa (NBTI) durante a operação do MOSFET em temperaturas elevadas e/ou polarizações elevadas por períodos de tempo estendidos.
15. DISPOSITIVO, de acordo com a reivindicação 13, em que o ambiente de pressão reduzida compreende uma pressão reduzida de um gás inerte, em que o gás inerte compreende hélio, argônio ou nitrogênio.
16. DISPOSITIVO, de acordo com a reivindicação 13, em que o ambiente de pressão reduzida reduz o deslocamento de tensão limite para menos que aproximadamente 1 V.
17. MÉTODO, que compreende: fornecer um dispositivo elétrico de carboneto de silício (SiC); vedar o dispositivo elétrico de SiC em uma embalagem sob uma atmosfera que tem uma pressão menor que aproximadamente 1,33 kPa (10 torr), em que a atmosfera inibe a instabilidade em temperatura e polarização negativa (NBTI) quando se opera o dispositivo elétrico de SiC em temperaturas elevadas, polarizações elevadas ou ambas, por um período de tempo estendido.
18. MÉTODO, de acordo com a reivindicação 17, em que a atmosfera consiste essencialmente em um ou mais gases inertes
19. MÉTODO, de acordo com a reivindicação 17, em que a atmosfera compreende ar.
20. MÉTODO, de acordo com a reivindicação 17, em que a NBTI é inibida de modo que um deslocamento de tensão limite do dispositivo elétrico de SiC a partir da NBTI seja menor que aproximadamente 1 volt.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/562,029 US9576868B2 (en) | 2012-07-30 | 2012-07-30 | Semiconductor device and method for reduced bias temperature instability (BTI) in silicon carbide devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BR102013019237A2 true BR102013019237A2 (pt) | 2015-08-25 |
Family
ID=48877107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRBR102013019237-6A BR102013019237A2 (pt) | 2012-07-30 | 2013-07-29 | Sistema, dispositivo de transistor de efeito de campo de óxido de metal (mosfet) e método |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9576868B2 (pt) |
| EP (1) | EP2693469A3 (pt) |
| JP (1) | JP6266252B2 (pt) |
| CN (1) | CN103579302B (pt) |
| BR (1) | BR102013019237A2 (pt) |
| CA (1) | CA2822132C (pt) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10367089B2 (en) * | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
| US9576868B2 (en) * | 2012-07-30 | 2017-02-21 | General Electric Company | Semiconductor device and method for reduced bias temperature instability (BTI) in silicon carbide devices |
| JP6773577B2 (ja) * | 2017-02-01 | 2020-10-21 | トヨタ自動車株式会社 | 半導体装置 |
| WO2022174400A1 (en) * | 2021-02-19 | 2022-08-25 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
Family Cites Families (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233874A (en) * | 1991-08-19 | 1993-08-10 | General Motors Corporation | Active microaccelerometer |
| US20040144999A1 (en) * | 1995-06-07 | 2004-07-29 | Li Chou H. | Integrated circuit device |
| US5830804A (en) * | 1996-06-28 | 1998-11-03 | Cypress Semiconductor Corp. | Encapsulated dielectric and method of fabrication |
| US6309272B1 (en) * | 1997-12-26 | 2001-10-30 | Canon Kabushiki Kaisha | Method of making an image forming apparatus |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| US6319757B1 (en) * | 1998-07-08 | 2001-11-20 | Caldus Semiconductor, Inc. | Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates |
| US6302987B1 (en) * | 1999-04-05 | 2001-10-16 | General Electric Company | High voltage polymer processing methods and power feed-through bushing applications |
| US6534850B2 (en) * | 2001-04-16 | 2003-03-18 | Hewlett-Packard Company | Electronic device sealed under vacuum containing a getter and method of operation |
| US6649446B1 (en) * | 2001-11-29 | 2003-11-18 | Clarisay, Inc. | Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof |
| US20030141802A1 (en) * | 2002-01-28 | 2003-07-31 | John Liebeskind | Electronic device having a getter used as a circuit element |
| JP4340040B2 (ja) | 2002-03-28 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7262434B2 (en) | 2002-03-28 | 2007-08-28 | Rohm Co., Ltd. | Semiconductor device with a silicon carbide substrate and ohmic metal layer |
| US7786565B2 (en) * | 2003-09-04 | 2010-08-31 | Panasonic Corporation | Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor |
| US7144767B2 (en) * | 2003-09-23 | 2006-12-05 | International Business Machines Corporation | NFETs using gate induced stress modulation |
| US7256087B1 (en) | 2003-12-22 | 2007-08-14 | Cypress Semiconductor Corporation | Techniques for improving negative bias temperature instability (NBTI) lifetime of field effect transistors |
| JP4585772B2 (ja) * | 2004-02-06 | 2010-11-24 | 関西電力株式会社 | 高耐圧ワイドギャップ半導体装置及び電力装置 |
| JP4354347B2 (ja) * | 2004-06-29 | 2009-10-28 | 日本電波工業株式会社 | 水晶発振器 |
| US20070001651A1 (en) * | 2004-07-02 | 2007-01-04 | Harvey Troy A | Distributed networks of electric double layer capacitor supervisory controllers and networks thereof |
| US7242055B2 (en) | 2004-11-15 | 2007-07-10 | International Business Machines Corporation | Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide |
| CN101065820B (zh) * | 2004-11-26 | 2010-06-16 | 日本财团法人高知县产业振兴中心 | 场致发射电极、其制造方法和电子装置 |
| JP4680763B2 (ja) * | 2005-12-16 | 2011-05-11 | 住友電工デバイス・イノベーション株式会社 | 電子装置および半導体装置 |
| US20070205521A1 (en) * | 2006-01-27 | 2007-09-06 | Lockheed Martin Corporation | Encapsulation of Semiconductor Components |
| US7696578B2 (en) * | 2006-02-08 | 2010-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective CESL structure for CMOS application |
| US20070232078A1 (en) * | 2006-03-31 | 2007-10-04 | Metz Matthew V | In situ processing for ultra-thin gate oxide scaling |
| US20070267690A1 (en) * | 2006-05-19 | 2007-11-22 | Ho-Yuan Yu | DMOSFET with current injection |
| US8377812B2 (en) | 2006-11-06 | 2013-02-19 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
| US7831309B1 (en) * | 2006-12-06 | 2010-11-09 | University Of Southern California | Implants based on bipolar metal oxide semiconductor (MOS) electronics |
| US8338245B2 (en) * | 2006-12-14 | 2012-12-25 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system employing stress-engineered spacers |
| US8049326B2 (en) * | 2007-06-07 | 2011-11-01 | The Regents Of The University Of Michigan | Environment-resistant module, micropackage and methods of manufacturing same |
| JP5098508B2 (ja) * | 2007-08-13 | 2012-12-12 | ソニー株式会社 | 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法 |
| US7919801B2 (en) * | 2007-10-26 | 2011-04-05 | Hvvi Semiconductors, Inc. | RF power transistor structure and a method of forming the same |
| US20090115026A1 (en) * | 2007-11-05 | 2009-05-07 | Texas Instruments Incorporated | Semiconductor device having through-silicon vias for high current,high frequency, and heat dissipation |
| US7999250B2 (en) * | 2008-03-04 | 2011-08-16 | Hvvi Semiconductors, Inc. | Silicon-germanium-carbon semiconductor structure |
| WO2009111874A1 (en) * | 2008-03-11 | 2009-09-17 | The Royal Institution For The Advancement Of Learning/ Mcgiil University | Low-temperature wafer level processing for mems devices |
| US7649199B2 (en) * | 2008-04-11 | 2010-01-19 | Eastman Kodak Company | N-type semiconductor materials in thin film transistors and electronic devices |
| WO2009126010A2 (ko) * | 2008-04-12 | 2009-10-15 | 엘지이노텍주식회사 | 발광 소자 |
| TWI420693B (zh) * | 2008-07-17 | 2013-12-21 | Advanced Optoelectronic Tech | 發光二極體及其製程 |
| JP2010050422A (ja) * | 2008-08-22 | 2010-03-04 | Deiakkusu:Kk | 耐熱性半導体パッケージ及びパッケージの製造方法 |
| JP2010071816A (ja) * | 2008-09-18 | 2010-04-02 | Toshiba Corp | 電子装置 |
| US7642147B1 (en) * | 2008-10-01 | 2010-01-05 | International Business Machines Corporation | Methods for removing sidewall spacers |
| JP5588670B2 (ja) | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置 |
| WO2010110246A1 (ja) | 2009-03-25 | 2010-09-30 | ローム株式会社 | 半導体装置 |
| DE102009015747B4 (de) * | 2009-03-31 | 2013-08-08 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht |
| CN102396070A (zh) | 2009-04-13 | 2012-03-28 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| DE102009021485B4 (de) * | 2009-05-15 | 2017-10-05 | Globalfoundries Dresden Module One Llc & Co. Kg | Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung |
| JP5525940B2 (ja) | 2009-07-21 | 2014-06-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102009039421B4 (de) * | 2009-08-31 | 2017-09-07 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement |
| JP2011082454A (ja) * | 2009-10-09 | 2011-04-21 | Panasonic Corp | 絶縁膜構造体及びこれを用いた半導体装置 |
| US20120200546A1 (en) * | 2009-10-16 | 2012-08-09 | Sharp Kabushiki Kaisha | Semiconductor device, display device provided with same, and method for manufacturing semiconductor device |
| US8119473B2 (en) * | 2009-12-31 | 2012-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | High temperature anneal for aluminum surface protection |
| JP5632616B2 (ja) * | 2010-01-26 | 2014-11-26 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法及び基板収容構造 |
| US20110180097A1 (en) * | 2010-01-27 | 2011-07-28 | Axcelis Technologies, Inc. | Thermal isolation assemblies for wafer transport apparatus and methods of use thereof |
| US8237171B2 (en) | 2010-02-09 | 2012-08-07 | Microsemi Corporation | High voltage high package pressure semiconductor package |
| JP5687858B2 (ja) * | 2010-07-30 | 2015-03-25 | スタンレー電気株式会社 | 半導体発光装置 |
| JP5961865B2 (ja) * | 2010-09-15 | 2016-08-02 | ローム株式会社 | 半導体素子 |
| US10367089B2 (en) * | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
| CN108281358A (zh) * | 2011-05-12 | 2018-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| US20130009167A1 (en) * | 2011-07-06 | 2013-01-10 | Sharp Kabushiki Kaisha | Light emitting diode with patterned structures and method of making the same |
| US8564010B2 (en) * | 2011-08-04 | 2013-10-22 | Toshiba Techno Center Inc. | Distributed current blocking structures for light emitting diodes |
| US8629061B2 (en) * | 2012-02-08 | 2014-01-14 | Gtat Corporation | Method for three-dimensional packaging of electronic devices |
| CN102738334B (zh) * | 2012-06-19 | 2015-07-08 | 厦门市三安光电科技有限公司 | 具有电流扩展层的发光二极管及其制作方法 |
| US9576868B2 (en) * | 2012-07-30 | 2017-02-21 | General Electric Company | Semiconductor device and method for reduced bias temperature instability (BTI) in silicon carbide devices |
| US9257283B2 (en) * | 2012-08-06 | 2016-02-09 | General Electric Company | Device having reduced bias temperature instability (BTI) |
-
2012
- 2012-07-30 US US13/562,029 patent/US9576868B2/en active Active
-
2013
- 2013-07-26 JP JP2013155116A patent/JP6266252B2/ja active Active
- 2013-07-26 EP EP13178277.3A patent/EP2693469A3/en not_active Ceased
- 2013-07-26 CA CA2822132A patent/CA2822132C/en active Active
- 2013-07-29 BR BRBR102013019237-6A patent/BR102013019237A2/pt not_active Application Discontinuation
- 2013-07-30 CN CN201310324987.8A patent/CN103579302B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CA2822132C (en) | 2020-09-01 |
| JP6266252B2 (ja) | 2018-01-24 |
| US20140027782A1 (en) | 2014-01-30 |
| CA2822132A1 (en) | 2014-01-30 |
| EP2693469A3 (en) | 2016-01-20 |
| CN103579302B (zh) | 2018-05-08 |
| EP2693469A2 (en) | 2014-02-05 |
| CN103579302A (zh) | 2014-02-12 |
| US9576868B2 (en) | 2017-02-21 |
| JP2014030018A (ja) | 2014-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Peng et al. | Crystallized monolayer semiconductor for ohmic contact resistance, high intrinsic gain, and high current density | |
| Zhang et al. | Design space and origin of off-state leakage in GaN vertical power diodes | |
| BR102013019891A2 (pt) | método para fabricar um dispositivo semicondutor, dispositivos de transistor de efeito de campo de óxido de metal (mosfet) e semicondutor | |
| BR112013024192B1 (pt) | dispositivo semicondutor e dispositivo de transistor de efeito de campo de óxido metálico | |
| BR102013019237A2 (pt) | Sistema, dispositivo de transistor de efeito de campo de óxido de metal (mosfet) e método | |
| Gurfinkel et al. | Time-Dependent Dielectric Breakdown of 4H-SiC/$\hbox {SiO} _ {2} $ MOS Capacitors | |
| US8638614B2 (en) | Non-volatile memory device and MOSFET using graphene gate electrode | |
| Zhang et al. | Organic high electron mobility transistors realized by 2D electron gas | |
| Kim et al. | P‐137: Vt Behaviors of LTPS‐TFT Fabricated on PI substrate for Flexible Applications | |
| Zhang et al. | Comparison of total ionizing dose effects in SOI FinFETs between room and high temperature | |
| KR20090036843A (ko) | 반도체 소자의 제조 방법 | |
| US20230269995A1 (en) | Utilizing monolayer molecular crystals to improve contact properties of organic field-effect transistors | |
| Wong et al. | Subthreshold Characteristics of MOS Transistors With $\hbox {CeO} _ {2}/\hbox {La} _ {2}\hbox {O} _ {3} $ Stacked Gate Dielectric | |
| US10910371B2 (en) | Self-heating test structure | |
| Suwa et al. | Very low bit error rate in flash memory using tunnel dielectrics formed by Kr/O2/NO plasma oxynitridation | |
| Hao et al. | Observation of negative bias temperature instabilities in parasitic p-channel MOSFETs occurring during high-temperature reverse-bias stressing of trench-gated n-channel MOSFETs | |
| JP2008109023A (ja) | 半導体装置の評価方法 | |
| TWI650820B (zh) | 以鍺層作爲通道區域的半導體裝置及其製造方法 | |
| TWI536505B (zh) | 不揮發性半導體記憶裝置、不揮發性半導體記憶裝置之製造方法、及製造裝置 | |
| Huang et al. | On-Resistance–Reliability Tradeoffs in Al₂O₃/LaAlO₃/SiO₂ Gate for SiC Power MOSFETs | |
| US10741395B2 (en) | Method for manufacturing semiconductor device | |
| KR20230105013A (ko) | 인클로즈드 게이트 fet 및 그 구동 방법 | |
| Chenglong et al. | Threshold voltage adjustment of organic thin film transistor by introducing a polysilicon floating gate | |
| Molina et al. | Carrier separation and Vth measurements of W-La2O3 gated MOSFET structures after electrical stress | |
| Das et al. | Enhanced electron trapping in reoxidized nitrided oxide dielectric at 77 K |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B03A | Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette] | ||
| B06F | Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette] | ||
| B06U | Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette] | ||
| B06A | Patent application procedure suspended [chapter 6.1 patent gazette] | ||
| B11B | Dismissal acc. art. 36, par 1 of ipl - no reply within 90 days to fullfil the necessary requirements |