WO2022260303A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2022260303A1
WO2022260303A1 PCT/KR2022/007090 KR2022007090W WO2022260303A1 WO 2022260303 A1 WO2022260303 A1 WO 2022260303A1 KR 2022007090 W KR2022007090 W KR 2022007090W WO 2022260303 A1 WO2022260303 A1 WO 2022260303A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
disposed
line
layer
dam
Prior art date
Application number
PCT/KR2022/007090
Other languages
English (en)
French (fr)
Inventor
신동희
손선권
차나현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202280041123.2A priority Critical patent/CN117501838A/zh
Publication of WO2022260303A1 publication Critical patent/WO2022260303A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Definitions

  • the present invention relates to a display device.
  • the display device may be a flat panel display device such as a liquid crystal display device, a field emission display device, an organic light emitting display device, and the like.
  • a light emitting display device includes a light emitting element capable of emitting light by itself in each of the pixels of the display panel, so that an image can be displayed without a backlight unit providing light to the display panel.
  • a tile-type display device may implement a large screen by connecting a plurality of display devices having a relatively small size.
  • the tile-type display device may include a boundary portion called a seam between the plurality of display devices due to the non-display area or the bezel area of each of the plurality of display devices adjacent to each other.
  • An object to be solved by the present invention is to form a dam pattern including an insulating material in a region adjacent to a contact hole where an external signal line and a first connection line are connected, thereby forming a plurality of wires in the same conductive layer in a patterning process. and to provide a display device that prevents a plurality of wires arranged in an area adjacent to a contact hole from being short-circuited.
  • a display device for solving the above problems includes a first substrate, an external signal line disposed on the first substrate, and a contact hole disposed on the external signal line and exposing one surface of the external signal line.
  • a second substrate including a second substrate, a lower metal layer disposed on the second substrate and including a connection pattern, a dam pattern disposed adjacent to the contact hole on the lower metal layer, and a first conductive layer disposed on the lower metal layer As, it includes a voltage line and a connection line spaced apart from each other with the dam pattern interposed therebetween.
  • a display device for solving the above problems includes an external signal line disposed on a first substrate and a second substrate disposed on the external signal line, wherein the external signal line passes through the second substrate.
  • a second substrate including a contact hole overlapping one end, a connection pattern overlapping one end of the external signal line, disposed on one side of the contact hole in a first direction, and extending in a second direction crossing the first direction a voltage line, a dam pattern disposed between the contact hole and the voltage line and extended in the second direction, and a connection line disposed on the other side of the contact hole in the first direction and electrically connected to the connection pattern. do.
  • the process of patterning the conductive layer disposed around the contact hole penetrating the substrate may include a process of exposing and developing the photoresist layer. Due to the step formed by the height of the contact hole in the region where the photoresist layer overlaps the contact hole, the photoresist layer may remain in the contact hole and its surrounding area even after exposure and development processes. Meanwhile, by forming a dam pattern having a predetermined thickness in the area around the contact hole, the photoresist layer disposed on top of the dam pattern can be stably removed after the exposure and development processes. The conductive layer disposed thereon can be stably removed. Accordingly, it is possible to easily prevent short-circuiting of a plurality of lines disposed adjacent to the contact hole in the patterning process of the conductive layer.
  • FIG. 1 is a plan view illustrating a tile-type display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating a display device according to an exemplary embodiment.
  • FIG 3 is a cross-sectional view of a display device according to an exemplary embodiment.
  • FIG. 4 is a plan layout view illustrating a flexible film and external signal lines included in a display device according to an exemplary embodiment.
  • FIG. 5 is a block diagram briefly illustrating pixels of a display device according to an exemplary embodiment.
  • FIG. 6 is an equivalent circuit diagram of one pixel of a display device according to an exemplary embodiment.
  • FIG. 7 is a plan layout view illustrating an example in which area A of FIG. 4 is enlarged.
  • FIG. 8 is a planar layout view illustrating a relative connection relationship among a lower conductive layer, a lower metal layer, and a second conductive layer of FIG. 7 .
  • FIG. 9 is a planar layout view illustrating a relative connection relationship between the semiconductor layer, the first conductive layer, and the second conductive layer of FIG. 7 .
  • FIG. 10 is a plan layout view illustrating an example in which region C of FIG. 7 is enlarged.
  • FIG. 11 is a cross-sectional view showing an example taken along line II′ of FIG. 10 .
  • FIG. 12 is a cross-sectional view showing an example taken along line II-II' of FIGS. 7 to 9 .
  • FIG. 13 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • FIG. 14 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • 15 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • 16 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • 17 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • FIG. 18 is a plan layout view illustrating another example in which region C of FIG. 7 is enlarged.
  • FIG. 19 is a cross-sectional view showing an example cut along line III-III′ of FIG. 18 .
  • FIG. 20 is a cross-sectional view showing an example cut along the line IV-IV' of FIG. 18;
  • FIG. 21 is a plan layout view illustrating another example in which region C of FIG. 7 is enlarged.
  • FIG. 22 is a cross-sectional view showing an example cut along line V-V′ of FIG. 21 .
  • FIG. 23 is a plan layout view illustrating another example in which region C of FIG. 7 is enlarged.
  • 24 to 26 are cross-sectional views of each manufacturing process of the display device of FIG. 11 .
  • FIG. 1 is a plan view illustrating a tile-type display device according to an exemplary embodiment.
  • the tile-type display device TD displays a moving image or a still image.
  • the tile-type display device TD may refer to any electronic device providing a display screen.
  • An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, and the like may be included in the tile-type display device TD.
  • the tile-type display device TD may have a rectangular shape including a long side in the first direction DR1 and a short side in the second direction DR2 on a plan view.
  • the tile-type display device TD may have an overall planar shape, but is not limited thereto.
  • the tile-type display device TD may include a plurality of display devices 10 .
  • the plurality of display devices 10 may be arranged in a lattice shape, but is not limited thereto.
  • the plurality of display devices 10 may be connected in the first direction DR1 or the second direction DR2 , and the tile-type display device TD may have a specific shape.
  • each of the plurality of display devices 10 may have the same size, but is not limited thereto.
  • the plurality of display devices 10 may have different sizes.
  • Each of the plurality of display devices 10 may have a rectangular shape including a long side and a short side.
  • the plurality of display devices 10 may be disposed with long or short sides connected to each other. Some of the display devices 10 may be disposed on the edge of the tile-type display device TD, forming one side of the tile-type display device TD.
  • a first direction DR1, a second direction DR2, and a third direction DR3 are defined.
  • the first direction DR1 and the second direction DR2 may be directions perpendicular to each other within one plane.
  • the third direction DR3 may be a direction perpendicular to a plane on which the first and second directions DR1 and DR2 are located.
  • the third direction DR3 is perpendicular to each of the first and second directions DR1 and DR2.
  • the third direction DR3 represents the thickness direction (or display direction) of the display device 10 .
  • top indicates a display direction to one side of the third direction DR3
  • upper surface indicates a display direction to one side of the third direction DR3, unless otherwise specified.
  • 3 directions (DR3) Represents a surface facing one side.
  • bottom refers to the opposite direction of the display direction to the other side of the third direction DR3, and “bottom” refers to a surface facing the other side of the third direction DR3.
  • left”, “right”, “upper”, and “lower” indicate directions when the tile-type display device TD or the display device 10 is viewed from a flat surface. For example, “right” is one side of the first direction DR1, "left” is the other side of the first direction DR1, “upper side” is one side of the second direction DR2, and “lower side” is the second direction DR2. represents the other side.
  • Each of the plurality of display devices 10 may include a display area DA and a non-display area NDA.
  • the display area DA may display an image by including a plurality of pixels.
  • Each of the plurality of pixels includes an organic light emitting diode including an organic light emitting layer, a micro LED, a quantum dot light emitting diode including a quantum dot light emitting layer, or an inorganic semiconductor. Inorganic light emitting diodes may be included.
  • each of a plurality of pixels includes an inorganic light emitting diode, but is not limited thereto.
  • the non-display area NDA may be disposed around the display area DA to surround the display area DA and may not display an image.
  • the tile-type display device TD may have an overall planar shape, but is not limited thereto.
  • the tile-type display device TD has a three-dimensional shape, so that it can give a user a three-dimensional effect.
  • the tile-type display device TD has a three-dimensional shape
  • at least some of the display devices 10 among the plurality of display devices 10 may have a curved shape.
  • the tile-type display device TD may have a three-dimensional shape since each of the plurality of display devices 10 has a planar shape and is connected to each other at a predetermined angle, the tile-type display device TD may have a three-dimensional shape.
  • the tile-type display device TD may include a coupling area SM disposed between the plurality of display areas DA.
  • the tile-type display device TD may be formed by connecting non-display areas NDAs of adjacent display devices 10 to each other.
  • the plurality of display devices 10 may be connected to each other through a coupling member or an adhesive member disposed in the coupling area SM.
  • the coupling area SM of each of the plurality of display devices 10 may not include a pad portion or a flexible film attached to the pad portion. Accordingly, the distance between the display areas DA of each of the plurality of display devices 10 may be close enough that the coupling area SM between the plurality of display devices 10 is not recognized by the user.
  • the external light reflectance of the display area DA of each of the plurality of display devices 10 and the external light reflectance of the coupling area SM between the plurality of display devices 10 may be substantially the same. Therefore, the tile-type display device TD prevents the user from perceiving the coupling area SM between the plurality of display devices 10, thereby improving the sense of disconnection between the plurality of display devices 10 and improving the immersion of the image. can improve.
  • FIG. 2 is a plan view illustrating a display device according to an exemplary embodiment.
  • the display area DA of the display device 10 may include a plurality of pixels.
  • a pixel means a repeated minimum unit for display.
  • a plurality of pixels may be arranged in a matrix direction.
  • the shape of each pixel may be a rectangle or a square on a plane.
  • each pixel may include a plurality of light emitting elements made of inorganic particles, but is not limited thereto.
  • the display area DA may include a light emission area LA defined by a light blocking member to be described later and a light blocking area BA around the light emission area LA.
  • the light emission area LA may be an area through which light emitted from the light emitting device layer of the display device 10 is provided to the outside, and the light blocking area BA may be an area through which light emitted from the light emitting device layer does not pass.
  • Light having a predetermined peak wavelength may be provided to the outside from the light emission area LA.
  • the light emission area LA may include a first light emission area LA1 , a second light emission area LA2 , and a third light emission area LA3 .
  • the first to third light emission areas LA1 , LA2 , and LA3 may be areas in which light having a predetermined peak wavelength is emitted to the outside of the display device 10 .
  • the first light emission area LA1 can emit light of a first color
  • the second light emission area LA2 can emit light of a second color
  • the third light emission area LA3 can emit light of a third color.
  • light can be emitted.
  • the first color light may be red light having a peak wavelength ranging from 610 nm to 650 nm
  • the second color light may be green light having a peak wavelength ranging from 510 nm to 550 nm
  • the third color light may be light having a peak wavelength ranging from 510 nm to 550 nm. It may be blue light having a peak wavelength in the range of 440 nm to 480 nm, but is not limited thereto.
  • the first to third light emission areas LA1 , LA2 , and LA3 may be sequentially and repeatedly disposed along the first direction DR1 in the display area DA of the display device 10 .
  • Planar shapes of the first to third light emission areas LA1 , LA2 , and LA3 may be rectangular, but are not limited thereto.
  • the light blocking area BA may be disposed to surround the first to third light emitting areas LA1 , LA2 , and LA3 .
  • a light blocking member is disposed in the light blocking area BA to prevent color mixing of light between the first to third light emission areas LA1 , LA2 , and LA3 .
  • FIG 3 is a cross-sectional view of a display device according to an exemplary embodiment.
  • the display device 10 includes a base member BL, a display layer DPL, an encapsulation layer TFE, an anti-reflection film (ARF), a flexible film (FPCB), a connection film (ACF), and a display A driving unit DIC may be included.
  • the base member BL may support the display device 10 .
  • the base member BL includes a first substrate SUB1, a first barrier insulating layer BIL1, a lower conductive layer 110, a second barrier insulating layer BIL2, a second substrate SUB2, and a third barrier insulating layer BIL3.
  • the first substrate SUB1 may be a base substrate.
  • the first substrate SUB1 may be a flexible substrate capable of being bent, folded, or rolled.
  • the first substrate SUB1 may include an insulating material such as a polymer resin such as polyimide (PI), but is not limited thereto.
  • the first substrate SUB1 may be a rigid substrate including a glass material.
  • the first barrier insulating layer BIL1 may be disposed on the first substrate SUB1.
  • the first barrier insulating layer BIL1 may include an inorganic layer capable of preventing penetration of air or moisture.
  • the first barrier insulating layer BIL1 may include at least one of a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, an aluminum oxide layer, and an amorphous silicon layer, but is limited thereto. It doesn't work.
  • the first substrate SUB1 and the first barrier insulating layer BIL1 may include a first contact hole CNT1.
  • the first contact hole CNT1 may pass through the first substrate SUB1 and the first barrier insulating layer BIL1.
  • the first contact hole CNT1 may be defined by the sidewall of the first substrate SUB1 and the sidewall of the first barrier insulating layer BIL1.
  • the first contact hole CNT1 may be etched from the lower surface of the first substrate SUB1 to penetrate the upper surface of the first barrier insulating layer BIL1.
  • the lower width of the first contact hole CNT1 may be greater than the upper width of the first contact hole CNT1.
  • the lower conductive layer 110 may be disposed on the first barrier insulating layer BIL1.
  • the lower conductive layer 110 may include an external signal line FOL.
  • the lower conductive layer 110 includes an external signal line FOL, and the external signal line FOL may serve to electrically connect the display layer DPL and the flexible film FPCB.
  • the lower conductive layer 110 may include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), silver (Ag), titanium (Ti), nickel (Ni), or neodymium (Nd). , And it may be a single layer or multiple layers made of any one of copper (Cu) or an alloy thereof.
  • the external signal line FOL may be disposed in the display area DA on the first barrier insulating layer BIL1.
  • the display device 10 may minimize the area of the non-display area NDA by including the external signal line FOL disposed in the display area DA.
  • a portion of the lower surface of the external signal line FOL may be exposed through the first contact hole CNT1 .
  • the external signal line FOL may be electrically or physically connected to the connection film ACF inserted into the first contact hole CNT1.
  • the external signal line FOL may electrically connect the flexible film FPCB and the display layer DPL.
  • the external signal line FOL may be electrically connected to the flexible film FPCB through the connection film ACF. Specifically, a part of the lower surface of the external signal line FOL may be exposed by the first contact hole CNT1, and a part of the lower surface of the external signal line FOL exposed by the first contact hole CNT1 may be exposed by the first contact hole CNT1. It may be electrically connected to the flexible film FPCB by contacting the connection film ACF inserted into the first contact hole CNT1.
  • the external signal line FOL may be electrically connected to the display layer DPL through the first connection pattern CWP. Specifically, a portion of the upper surface of the external signal line FOL may be exposed by a second contact hole CNT2, which will be described later, and a portion of the upper surface of the external signal line FOL exposed by the second contact hole CNT2. Some may be electrically connected to the plurality of wires of the display layer DPL by contacting the first connection pattern CWP of the display layer DPL through the second contact hole CNT2 .
  • the plurality of wires of the display layer DPL may include data lines, voltage lines, or gate lines.
  • the external signal line FOL may be electrically connected to a data line, a voltage line, or a gate line of the display layer DPL through the first connection pattern CWP.
  • the data line, voltage line, or gate line may be connected to the transistor TFT of the pixel.
  • the external signal line FOL may supply the electrical signal received from the flexible film FPCB to the transistor TFT of the pixel through the first connection pattern CWP.
  • the second barrier insulating layer BIL2 may be disposed on the first barrier insulating layer BIL1 and the lower conductive layer 110 .
  • the second barrier insulating layer BIL2 may include an inorganic layer capable of preventing penetration of air or moisture.
  • the second barrier insulating layer BIL2 may include at least one of a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, an aluminum oxide layer, and an amorphous silicon layer, but is limited thereto. It doesn't work.
  • the second substrate SUB2 may be disposed on the second barrier insulating layer BIL2.
  • the second substrate SUB2 may be a base substrate.
  • the second substrate SUB2 may be a flexible substrate capable of being bent, folded, or rolled.
  • the second substrate SUB2 may include an insulating material such as a polymer resin such as polyimide (PI), but is not limited thereto.
  • the second substrate SUB2 may be a rigid substrate including a glass material.
  • the third barrier insulating layer BIL3 may be disposed on the second substrate SUB2.
  • the third barrier insulating layer BIL3 may include an inorganic layer capable of preventing penetration of air or moisture.
  • the third barrier insulating layer BIL3 may include at least one of a silicon nitride layer, a silicon oxy nitride layer, a silicon oxide layer, a titanium oxide layer, an aluminum oxide layer, and an amorphous silicon layer, but is limited thereto. It doesn't work.
  • the third barrier insulating layer BIL3 , the second substrate SUB2 , and the second barrier insulating layer BIL2 may include a second contact hole CNT2 .
  • the second contact hole CNT2 may pass through the third barrier insulating layer BIL3 , the second substrate SUB2 , and the second barrier insulating layer BIL2 .
  • the second contact hole CNT2 may be defined by sidewalls of the third barrier insulating layer BIL3 , sidewalls of the second substrate SUB2 , and sidewalls of the second barrier insulating layer BIL2 .
  • the second contact hole CNT2 may be etched from the upper surface of the third barrier insulating film BIL3 to penetrate the lower surface of the second barrier insulating film BIL2.
  • the upper width of the second contact hole CNT2 may be greater than the lower width of the second contact hole CNT2.
  • the upper surface of the external signal line FOL may be exposed by the second contact hole CNT2, and the external signal line FOL may be inserted into the second contact hole CNT2. It may be electrically or physically connected to the first connection pattern CWP.
  • the display layer DPL may be disposed on the base member BL.
  • the display layer DPL may include a circuit layer TFTL, a light emitting element layer EML, a wavelength conversion layer WLCL, and a color filter layer CFL.
  • the circuit layer TFTL may be disposed on the third barrier insulating layer BIL3.
  • the circuit layer TFTL may include at least one transistor driving a plurality of pixels, and may drive the light emitting element layer EML.
  • the circuit layer TFTL includes a lower metal layer 120, a buffer layer BF, a semiconductor layer 130, a gate insulating film GI, a first conductive layer 140, an interlayer insulating film ILD, and a second conductive layer 150. , a first passivation layer PV1, and a first planarization layer OC1.
  • the lower metal layer 120 may be disposed on the third barrier insulating layer BIL3.
  • the lower metal layer 120 may include a light blocking pattern BML and a first connection pattern CWP.
  • the lower metal layer 120 may further include a data line or a voltage line, but is not limited thereto.
  • the lower metal layer 120 may include a material that blocks light.
  • the lower metal layer 120 may be formed of an opaque metal material that blocks transmission of light.
  • the light blocking pattern BML may be disposed on the third barrier insulating layer BIL3.
  • the light-blocking pattern BML may be disposed to cover at least a channel region of the active layer ACT of the transistor TFT.
  • the first connection pattern CWP may be disposed spaced apart from the light blocking pattern BML on the third barrier insulating layer BIL3 . Meanwhile, although the drawing shows that the first connection pattern CWP and the light blocking pattern BML are formed of the same material on the same layer, the material of the first connection pattern CWP is not limited thereto.
  • the first connection pattern CWP may be inserted into the second contact hole CNT2 and electrically connected to the external signal line FOL.
  • the first connection pattern CWP may be electrically connected to the data line to supply a data voltage to the transistor TFT.
  • the first connection pattern CWP may be connected to a voltage line to supply a power voltage to the transistor TFT.
  • the first connection pattern CWP may be connected to a gate line to supply a gate signal to the transistor TFT. Accordingly, the first connection pattern CWP may serve to supply the electrical signal received from the external signal line FOL to the transistor TFT of the pixel.
  • the buffer layer BF may be disposed on the lower metal layer 120 and the third barrier insulating layer BIL3.
  • the buffer layer BF may serve to protect the transistor from moisture penetrating through the second substrate SUB2, which is vulnerable to moisture permeation.
  • the buffer layer BF may include an inorganic material capable of preventing penetration of air or moisture.
  • the buffer layer BF may include a plurality of inorganic layers alternately stacked.
  • the semiconductor layer 130 may be disposed on the buffer layer BF.
  • the semiconductor layer 130 may include an active layer ACT of the transistor TFT. As described above, the active layer ACT of the transistor TFT may be disposed to overlap the light blocking pattern BML.
  • the gate insulating layer GI may be disposed on the semiconductor layer 130 and the buffer layer BF.
  • the gate insulating film GI may be formed as a multilayer in which inorganic layers including at least one of silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiOxNy) are alternately stacked.
  • the first conductive layer 140 may be disposed on the gate insulating layer GI.
  • the first conductive layer 140 may include the gate electrode GE of the transistor TFT.
  • the gate electrode GE may overlap the active layer ACT with the gate insulating layer GI interposed therebetween.
  • the interlayer insulating layer ILD may be disposed on the first conductive layer 140 and the gate insulating layer GI.
  • An interlayer insulating layer ILD may be disposed to cover the gate electrode GE.
  • the second conductive layer 150 may be disposed on the interlayer insulating layer ILD.
  • the second conductive layer 150 may include a source electrode SE and a drain electrode DE of the transistor TFT.
  • the source electrode SE and the drain electrode DE of the transistor TFT may be disposed to be spaced apart from each other on the interlayer insulating layer ILD.
  • the source electrode SE and the drain electrode DE of the transistor TFT are formed at both end regions of the active layer ACT of the transistor TFT through contact holes penetrating the interlayer insulating film ILD and the gate insulating film GI, respectively. can be electrically connected to
  • the source electrode SE of the transistor TFT may be electrically connected to the first electrode RME1 of the light emitting element layer EML to be described later.
  • the drain electrode DE of the transistor TFT may be connected to a first voltage line to which a high potential voltage (or first power supply voltage) supplied to the transistor TFT is applied.
  • the first passivation layer PV1 may be disposed on the second conductive layer 150 and the interlayer insulating layer ILD.
  • the first passivation layer PV1 may protect the transistor TFT.
  • the first passivation layer PV1 may include a contact hole through which the first electrode RME1 passes.
  • the first planarization layer OC1 may be disposed on the first passivation layer PV1.
  • the first planarization layer OC1 may have a substantially flat surface regardless of the shape or presence of a pattern disposed thereon. That is, the first planarization layer OC1 may serve to planarize an upper portion of the first passivation layer PV1.
  • the first planarization layer OC1 may include the first passivation layer PV1 and a contact hole through which the first electrode RME1 of the light emitting element layer EML passes.
  • the first planarization layer OC1 may include an organic insulating material, for example, an organic material such as polyimide (PI).
  • the light emitting element layer EML may be disposed on the circuit layer TFTL.
  • the light emitting element layer EML may be disposed on the first planarization layer OC1 of the circuit layer TFTL.
  • the light emitting element layer EML includes a first protruding pattern BP1, a second protruding pattern BP2, a first electrode RME1, a second electrode RME2, a first insulating layer PAS1, and a light emitting element ED. , a second insulating layer PAS2, a first contact electrode CTE1, a second contact electrode CTE2, and a sub bank SB.
  • the first and second protruding patterns BP1 and BP2 may be disposed on the first planarization layer OC1.
  • the first and second protruding patterns BP1 and BP2 may protrude from the upper surface of the first planarization layer OC1.
  • the first and second protruding patterns BP1 and BP2 may be disposed in the light emission area LA or the opening area of each of the plurality of pixels.
  • the first and second protruding patterns BP1 and BP2 may be disposed to be spaced apart from each other in the light emission area LA to provide a space in which the plurality of light emitting elements ED are disposed.
  • the first electrode RME1 may be disposed on the first planarization layer OC1 and the first protrusion pattern BP1.
  • the first electrode RME1 may be disposed on the first protruding pattern BP1 disposed on one side of the plurality of light emitting elements ED.
  • the first electrode RME1 may be disposed on the inclined side of the first protruding pattern BP1 to reflect light emitted from the light emitting element ED.
  • the first electrode RME1 may be inserted into a contact hole provided in the first planarization layer OC1 and the first passivation layer PV1 to be electrically connected to the source electrode SE of the transistor TFT.
  • the first electrode RME1 may be electrically connected to one end of the light emitting element ED through the first contact electrode CTE1.
  • the first electrode RME1 may receive a voltage proportional to the luminance of the light emitting element ED from the transistor TFT of the pixel.
  • the second electrode RME2 may be disposed on the first planarization layer OC1 and the second protrusion pattern BP2.
  • the second electrode RME2 may be disposed on the second protrusion pattern BP2 disposed on the other side of the plurality of light emitting elements ED.
  • the second electrode RME2 may be disposed on the inclined side of the second protruding pattern BP2 to reflect light emitted from the light emitting element ED.
  • the second electrode RME2 may be electrically connected to the other end of the light emitting element ED through the second contact electrode CTE2.
  • the second electrode RME2 may receive a low potential voltage supplied to all pixels from a low potential line.
  • the first and second electrodes RME1 and RME2 may each include a conductive material having a high reflectance.
  • the first and second electrodes RME1 and RME2 may include at least one of silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), and lanthanum (La).
  • the first and second electrodes RME1 and RME2 may include a material such as ITO, IZO, or ITZO.
  • the first and second electrodes RME1 and RME2 include a plurality of layers including a transparent conductive material layer and a metal layer with high reflectivity, or one layer including a transparent conductive material and a metal layer with high reflectivity. can include
  • the first and second electrodes RME1 and RME2 may have a stacked structure of ITO/Ag/ITO/, ITO/Ag/IZO, or ITO/Ag/ITZO/IZO.
  • the first insulating layer PAS1 may be disposed on the first planarization layer OC1 and the first and second electrodes RME1 and RME2.
  • the first insulating layer PAS1 may serve to protect the first and second electrodes RME1 and RME2 and insulate the first and second electrodes RME1 and RME2 from each other.
  • the first insulating layer PAS1 may include a contact portion penetrating the first insulating layer PAS1 and exposing portions of the first electrode RME1 and the second electrode RME2 .
  • the sub bank SB may be disposed in the light blocking area BA on the first insulating layer PAS1.
  • the sub bank SB may be disposed on a boundary between a plurality of pixels and may include an opening overlapping the light emission area LA.
  • the sub bank SB is a barrier rib for guiding the ink in which the light emitting elements ED are dispersed to be ejected into the light emission area LA during the inkjet printing process for aligning the light emitting elements ED during the manufacturing process of the display device 10. can play a role
  • the sub bank SB may have a predetermined height and may include an organic insulating material such as polyimide (PI).
  • the light emitting element ED may be disposed between the first protrusion pattern BP1 and the second protrusion pattern BP2 in the light emission area LA.
  • the light emitting device ED may be disposed on the first insulating layer PAS1. Both ends of the light emitting device ED may be arranged to be placed on the first electrode RME1 and the second electrode RME2, respectively.
  • One end of the light emitting element ED may be electrically connected to the first electrode RME1 through the first contact electrode CTE1, and the other end of the light emitting element ED may be electrically connected to the first electrode RME1 through the second contact electrode CTE2. It may be electrically connected to the second electrode RME2.
  • the light emitting device ED may have a size of a nanometer scale (1nm or more and less than 1um) or a micrometer scale (1um or more and less than 1mm). In one embodiment, both the diameter and the length of the light emitting device ED may have a nanometer-scale size, or both may have a micrometer-scale size. In some other embodiments, the diameter of the light emitting device ED may be on the nanometer scale while the length of the light emitting device ED may be on the micrometer scale. In some embodiments, some of the light emitting devices (EDs) have diameters and/or lengths on the nanometer scale while other portions have diameters and/or lengths on the micrometer scale. may be
  • the light emitting device ED may be an inorganic light emitting diode.
  • An inorganic light emitting diode may include a plurality of semiconductor layers.
  • an inorganic light emitting diode may include a first conductivity type (eg, n-type) semiconductor layer, a second conductivity type (eg, p-type) semiconductor layer, and an active semiconductor layer interposed therebetween.
  • the active semiconductor layer receives holes and electrons from the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, respectively, and the holes and electrons reaching the active semiconductor layer are combined with each other to emit light.
  • the light emitting device ED may be aligned between the first and second electrodes RME1 and RME2 according to an electric field formed in a specific direction between the first and second electrodes RME1 and RME2 that face each other.
  • the light emitting elements ED disposed in the first to third light emitting regions LA1 , LA2 , and LA3 may include active layers made of the same material and emit light of the same wavelength or color.
  • the light emitting device ED may emit third color light or blue light having a peak wavelength in the range of 440 nm to 480 nm, but is not limited thereto.
  • the second insulating layer PAS2 may be disposed on the light emitting element ED.
  • the second insulating layer PAS2 may be disposed to surround the outer surface of the light emitting element ED, but may be disposed to expose both ends of the light emitting element ED.
  • the second insulating layer PAS2 may serve to protect the plurality of light emitting elements ED and simultaneously fix the plurality of light emitting elements ED in the manufacturing process of the display device 10 .
  • the second insulating layer PAS2 may fill a space between the light emitting element ED and the first insulating layer PAS1.
  • the first contact electrode CTE1 may be disposed on the first electrode RME1 and the first insulating layer PAS1.
  • the first contact electrode CTE1 may be electrically connected to the first electrode RME1 through a contact portion that penetrates the first insulating layer PAS1 and exposes a part of the first electrode RME1.
  • the first contact electrode CTE1 may contact one end of the light emitting element ED exposed by the second insulating layer PAS2 .
  • the first contact electrode CTE1 contacts one end of the first electrode RME1 and the light emitting element ED, the first contact electrode CTE1 is formed on one end of the first electrode RME1 and the light emitting element ED. It may serve to electrically connect the ends.
  • the second contact electrode CTE2 may be disposed on the second electrode RME2 and the first insulating layer PAS1.
  • the second contact electrode CTE2 may be spaced apart from the first contact electrode CTE1 .
  • the second contact electrode CTE2 may be electrically connected to the second electrode RME2 through a contact portion that penetrates the first insulating layer PAS1 and exposes a part of the second electrode RME2.
  • the second contact electrode CTE2 may contact the other end of the light emitting element ED exposed by the second insulating layer PAS2.
  • the second contact electrode CTE2 When the second contact electrode CTE2 contacts the other end of the second electrode RME2 and the light emitting element ED, respectively, the second contact electrode CTE2 is the other end of the second electrode RME2 and the light emitting element ED. It may serve to electrically connect the ends.
  • the wavelength control layer WLCL may be disposed on the light emitting element layer EML.
  • the wavelength control layer WLCL may serve to convert or transmit a wavelength of light so that the wavelength of light emitted from the light emitting element layer EML and incident on the wavelength control layer WLCL corresponds to a color corresponding to each pixel. .
  • the wavelength control layer WLCL includes a third insulating layer PAS3, a first light blocking member BK1, a first wavelength conversion pattern WLC1, a second wavelength conversion pattern WLC2, a light transmission pattern LTU, and a second protection layer.
  • a layer PV2 and a second planarization layer OC2 may be included.
  • the third insulating layer PAS3 may be disposed on the first and second contact electrodes CTE1 and CTE2, the sub bank SB, and the first and second insulating layers PAS1 and PAS2.
  • the third insulating film PAS3 may be disposed on the light emitting element layer EML to protect the light emitting element layer EML.
  • the third insulating layer PAS3 may seal lower surfaces of the first wavelength conversion pattern WLC1 , the second wavelength conversion pattern WLC2 , and the light transmission pattern LTU.
  • the first light blocking member BK1 may be disposed in the light blocking area BA on the third insulating layer PAS3.
  • the first light blocking member BK1 may overlap the sub bank SB in a thickness direction.
  • the first light blocking member BK1 may block transmission of light.
  • the first light blocking member BK1 prevents light from penetrating and mixing colors between the first to third light emission areas LA1 , LA2 , and LA3 , thereby improving color reproducibility of the display device 10 .
  • the first light blocking member BK1 may be disposed to surround the first to third light emission areas LA1 , LA2 , and LA3 on a plane.
  • the first wavelength conversion pattern WLC1 may be disposed in the first light emission area LA1 on the third insulating layer PAS3.
  • the first wavelength conversion pattern WLC1 may be surrounded by the first light blocking member BK1.
  • the first wavelength conversion pattern WLC1 may include a first base resin BS1, a first scattering material SCT1, and first wavelength conversion particles WLS1.
  • the first base resin BS1 may include a material having relatively high light transmittance.
  • the first base resin BS1 may be made of a transparent organic material.
  • the first base resin BS1 may include at least one of organic materials such as an epoxy-based resin, an acrylic-based resin, a cardo-based resin, and an imide-based resin.
  • the first scattering material SCT1 may have a refractive index different from that of the first base resin BS1 and may form an optical interface with the first base resin BS1.
  • the first scattering material SCT1 may include a light scattering material or a light scattering particle that scatters at least a portion of transmitted light.
  • the first scattering material SCT1 is a metal such as titanium oxide (TiO2), zirconium oxide (ZrO2), aluminum oxide (Al2O3), indium oxide (In2O3), zinc oxide (ZnO), or tin oxide (SnO2). It may contain an oxide or organic particles such as an acrylic resin or a urethane resin.
  • the first scattering body SCT1 may scatter light in a random direction regardless of an incident direction of the incident light without substantially converting the peak wavelength of the incident light.
  • the first wavelength conversion particle WLS1 may convert or shift a peak wavelength of incident light into a first peak wavelength.
  • the first wavelength conversion particle WLS1 may convert blue light provided from the light emitting element layer EML into red light having a single peak wavelength in the range of 610 nm to 650 nm and then emit it.
  • the first wavelength conversion particle WLS1 may be a quantum dot, a quantum rod, or a phosphor.
  • a quantum dot may be a particulate material that emits a specific color while electrons transition from a conduction band to a valence band.
  • the second wavelength conversion pattern WLC2 may be disposed in the second light emission area LA2 on the third insulating layer PAS3.
  • the second wavelength conversion pattern WLC2 may be surrounded by the first light blocking member BK1.
  • the second wavelength conversion pattern WLC2 may include a second base resin BS2, a second scattering material SCT2, and a second wavelength conversion material WLS2.
  • the second base resin BS2 may include a material having a relatively high light transmittance.
  • the second base resin BS2 may be made of a transparent organic material.
  • the second base resin BS2 may be made of the same material as the first base resin BS1 or a material exemplified in the first base resin BS1.
  • the second scattering material SCT2 may have a refractive index different from that of the second base resin BS2 and may form an optical interface with the second base resin BS2.
  • the second scattering material SCT2 may include a light scattering material or a light scattering particle that scatters at least a portion of transmitted light.
  • the second scattering object SCT2 may be made of the same material as the first scattering object SCT1 or a material exemplified in the first scattering object SCT1.
  • the second scattering body SCT2 may scatter light in a random direction regardless of an incident direction of the incident light without substantially converting the peak wavelength of the incident light.
  • the second wavelength conversion material WLS2 may convert or shift the peak wavelength of incident light to a second peak wavelength different from the first peak wavelength of the first wavelength conversion material WLS1.
  • the second wavelength conversion material WLS2 may convert blue light provided from the light emitting element layer EML into green light having a single peak wavelength in the range of 510 nm to 550 nm and emit the light.
  • the second wavelength conversion material WLS2 may be quantum dots, quantum rods, or phosphors.
  • the wavelength conversion range of the second wavelength conversion material WLS2 may be made of quantum dots, quantum rods, or phosphors so that the wavelength conversion range is different from that of the first wavelength conversion material WLS1.
  • the light transmission pattern LTU may be disposed in the third light emission area LA3 on the third insulating layer PAS3.
  • the light transmission pattern LTU may be surrounded by the first light blocking member BK1.
  • the light transmission pattern (LTU) may maintain and transmit a peak wavelength of incident light.
  • the light transmission pattern LTU may include a third base resin BS3 and a third scattering material SCT3.
  • the third base resin BS3 may include a material having a relatively high light transmittance.
  • the third base resin BS3 may be made of a transparent organic material.
  • the third base resin BS3 may be made of the same material as the first or second base resins BS1 and BS2, or may be made of the material exemplified in the first or second base resins BS1 and BS2. have.
  • the third scattering body SCT3 may have a refractive index different from that of the third base resin BS3 and may form an optical interface with the third base resin BS3.
  • the third scattering material SCT3 may include a light scattering material or a light scattering particle that scatters at least a portion of transmitted light.
  • the third scattering body SCT3 may be made of the same material as the first or second scattering bodies SCT1 and SCT2, or may be made of the same material as the first or second scattering body SCT1 and SCT2. have.
  • the third scattering body SCT3 may scatter light in a random direction regardless of an incident direction of the incident light without substantially converting the peak wavelength of the incident light.
  • the second passivation layer PV2 may cover the first wavelength conversion pattern WLC1 , the second wavelength conversion pattern WLC2 , the light transmission pattern LTU, and the first light blocking member BK1 .
  • the second passivation layer PV2 seals the first wavelength conversion pattern WLC1, the second wavelength conversion pattern WLC2, and the light transmission pattern LTU, so that the first and second wavelength conversion patterns WLC1, WLC2) and the light transmission pattern (LTU) can be prevented from being damaged or contaminated.
  • the second passivation layer PV2 may include an inorganic material.
  • the second planarization layer OC2 may be disposed on the second passivation layer PV2.
  • the second planarization layer OC2 has a substantially flat surface regardless of the shape or presence of the patterns of the first wavelength conversion pattern WLC1, the second wavelength conversion pattern WLC2, and the light transmission pattern LTU disposed thereon. can That is, the second planarization layer OC2 may serve to planarize upper portions of the first wavelength conversion pattern WLC1 , the second wavelength conversion pattern WLC2 , and the light transmission pattern LTU.
  • the second planarization layer OC2 may include an organic insulating material such as polyimide (PI).
  • the display device 10 Since the wavelength control layer WLCL is directly disposed on the light emitting element layer EML, the display device 10 includes a separate substrate for the first and second wavelength conversion patterns WLC1 and WLC2 and the light transmission pattern LTU. Or it may not require a base member. Accordingly, the first and second wavelength conversion patterns WLC1 and WLC2 and the light transmission pattern LTU may be easily aligned with the first to third light emission areas LA1 , LA2 and LA3 , respectively, and the display device ( 10) can be relatively reduced in thickness.
  • the color filter layer (CFL) may be disposed on the wavelength control layer (WLCL).
  • the color filter layer CFL may serve to block emission of light of a color other than the color corresponding to each pixel.
  • the color filter layer CFL may be disposed on the second planarization layer OC2 of the wavelength control layer WLCL.
  • the color filter layer CFL may include a second light blocking member BK2 , first to third color filters CF1 , CF2 , and CF3 , and a third passivation layer PV3 .
  • the second light blocking member BK2 may be disposed in the light blocking area BA on the second planarization layer OC2 of the wavelength control layer WLCL.
  • the second light blocking member BK2 may overlap the first light blocking member BK1 or the sub bank SB in a thickness direction.
  • the second light blocking member BK2 may block transmission of light.
  • the second light blocking member BK2 prevents light from penetrating and mixing colors between the first to third light emission areas LA1 , LA2 , and LA3 , thereby improving color reproducibility of the tile-type display device TD.
  • the first light blocking member BK1 may be disposed to surround the first to third light emission areas LA1 , LA2 , and LA3 on a plane.
  • the first color filter CF1 may be disposed in the first light emission area LA1 on the second planarization layer OC2.
  • the first color filter CF1 may be surrounded by the second light blocking member BK2.
  • the first color filter CF1 may overlap the first wavelength conversion pattern WLC1 in a thickness direction.
  • the first color filter CF1 selectively transmits light of a first color (eg, red light), and selectively transmits light of a second color (eg, green light) and light of a third color (eg, red light). , blue light) can be blocked or absorbed.
  • the first color filter CF1 may be a red color filter and may include a red colorant.
  • the second color filter CF2 may be disposed in the second light emission area LA2 on the second planarization layer OC2.
  • the second color filter CF2 may be surrounded by the second light blocking member BK2.
  • the second color filter CF2 may overlap the second wavelength conversion pattern WLC2 in a thickness direction.
  • the second color filter CF2 selectively transmits light of a second color (eg, green light), and selectively transmits light of a first color (eg, red light) and light of a third color (eg, green light). , blue light) can be blocked or absorbed.
  • the second color filter CF2 may be a green color filter and may include a green colorant.
  • the third color filter CF3 may be disposed in the third light emission area LA3 on the second planarization layer OC2.
  • the third color filter CF3 may be surrounded by the second light blocking member BK2.
  • the third color filter CF3 may overlap the light transmission pattern LTU in a thickness direction.
  • the third color filter CF3 selectively transmits light of a third color (eg, blue light), and transmits light of a first color (eg, red light) and light of a second color (eg, blue light). , green light) can be blocked or absorbed.
  • the third color filter CF3 may be a blue color filter and may include a blue colorant.
  • the first to third color filters CF1 , CF2 , and CF3 may absorb a portion of light introduced from the outside of the display device 10 to reduce reflected light caused by external light. Accordingly, the first to third color filters CF1 , CF2 , and CF3 may prevent color distortion due to external light reflection.
  • the first to third color filters CF1 , CF2 , and CF3 are directly disposed on the second flattening layer OC2 of the wavelength control layer WLCL, so that the display device 10 has the first to third color filters ( A separate substrate for CF1, CF2, CF3) may not be required. Accordingly, the thickness of the display device 10 may be relatively reduced.
  • the third passivation layer PV3 may cover the first to third color filters CF1 , CF2 , and CF3 .
  • the third passivation layer PV3 may protect the first to third color filters CF1 , CF2 , and CF3 .
  • the encapsulation layer TFE may be disposed on the third passivation layer PV3 of the color filter layer CFL.
  • the encapsulation layer TFE may include at least one inorganic layer to prevent penetration of oxygen or moisture.
  • the encapsulation layer TFE may include at least one organic layer to protect the display device 10 from foreign substances such as dust.
  • the anti-reflection film ARF may be disposed on the encapsulation layer TFE.
  • the anti-reflection film ARF may reduce visibility deterioration due to reflection of external light by preventing reflection of external light.
  • the anti-reflection film ARF may protect the upper surface of the display device 10 .
  • the anti-reflection film (ARF) may be omitted.
  • the anti-reflection film (ARF) may be replaced with a polarizing film.
  • the flexible film FPCB may be disposed under the first substrate SUB1.
  • the flexible film FPCB may be attached to the lower surface of the first substrate SUB1 using the adhesive member ADM.
  • the adhesive member ADM may be omitted.
  • One side of the flexible film FPCB may be adjacent to the first contact hole CNT1.
  • the flexible film FPCB may include a lead electrode LDE disposed on one side of the upper surface. At least a portion of the lead electrode LDE may be inserted into the first contact hole CNT1.
  • the flexible film FPCB may support the display driver DIC disposed on the other side of the lower surface.
  • the lead electrode LDE may be electrically connected to the display driver DIC through a lead line (not shown) disposed on a lower surface of the flexible film FPCB.
  • the lead electrode LDE may be electrically connected to the external signal line FOL through the connection film ACF.
  • the other side of the flexible film FPCB may be connected to a source circuit board (not shown) below the first substrate SUB1.
  • the flexible film FPCB may transmit signals of the display driver DIC to the display layer DPL.
  • connection film ACF may attach the lead electrode LDE of the flexible film FPCB to the lower surface of the external signal line FOL.
  • One surface of the connection film ACF may contact a lower surface of the external signal line FOL exposed through the first contact hole CNT1 , and the other surface of the connection film ACF may contact the lead electrode LDE.
  • the connection film ACF may include an anisotropic conductive film.
  • the connection film ACF may have conductivity in a region where the external signal line FOL and the lead electrode LDE come into contact, and the flexible film FPCB may be externally It can be electrically connected to the signal line FOL.
  • the display driver DIC may be an integrated circuit (IC).
  • the display driver DIC may convert digital video data into an analog data voltage based on a data control signal of the timing controller and supply the voltage to the data line of the display area DA through the flexible film FPCB. have.
  • the display driver DIC may generate a gate signal based on the gate control signal of the timing controller and supply the gate signal to the gate line of the display area DA through the flexible film FPCB.
  • the display device 10 includes an external signal line FOL disposed on the first substrate SUB1 and a flexible film FPCB disposed under the first substrate SUB1, thereby providing a area can be minimized.
  • FIG. 4 is a plan layout view illustrating a flexible film and external signal lines included in a display device according to an exemplary embodiment.
  • the display device 10 includes a first flexible film FPCB1 , a second flexible film FPCB2 , a plurality of horizontal external signal lines GFL, and a plurality of vertical external signal lines DFL. can do.
  • the first flexible film FPCB1 may be disposed on the left side of the display area DA.
  • the horizontal external signal line GFL may be disposed at a left edge of the display area DA and connected to the first flexible film FPCB1.
  • the first flexible film FPCB1 may be disposed under the first substrate SUB1 and may be connected to the horizontal external signal line GFL through the connection film ACF.
  • the first flexible film FPCB1 may supply the gate signal received from the gate driver (not shown) to the gate line of the display area DA through the horizontal external signal line GFL.
  • the second flexible film FPCB2 may be disposed below the display area DA.
  • the vertical external signal line DFL may be disposed at a lower edge of the display area DA and connected to the second flexible film FPCB2 .
  • the second flexible film FPCB2 may be disposed under the first substrate SUB1 and may be connected to the vertical external signal line DFL through the connection film ACF.
  • the second flexible film FPCB2 may supply the data voltage received from the data driver (not shown) to the data line of the display area DA through the vertical external signal line DFL.
  • the second flexible film FPCB2 may supply the power voltage to the voltage line of the display area DA through the data vertical external signal line DFL.
  • the second flexible film FPCB2 may supply a sensing signal to the sensing line of the display area DA through the vertical external signal line DFL.
  • a plurality of second flexible films FPCB2 may be formed according to the size of the display device 10 or the number of pixels, but the number of second flexible films FPCB2 is not limited to that shown in FIG. 4 .
  • the display device 10 includes first and second flexible films FPCB1 and FPCB2 disposed under the first substrate SUB1, and horizontal external signal lines GFL and vertical external signal lines disposed in the display area DA. By including (DFL), the area of the non-display area NDA can be minimized.
  • FIG. 5 is a block diagram briefly illustrating pixels of a display device according to an exemplary embodiment.
  • the display device 10 may include a plurality of pixels SP and a plurality of wires.
  • the plurality of wires may be included in the aforementioned circuit layer TFTL.
  • the plurality of wires may include a gate line GL, a data line DL, a first voltage line VDL, a sensing line SL, a horizontal voltage line HVDL, and a second voltage line VSL.
  • the plurality of wires may further include a vertical voltage line (VVSL) and a horizontal voltage line (HVDL).
  • the plurality of pixels SP may include first to third pixels SP1 , SP2 , and SP3 .
  • Each of the first to third pixels SP1 , SP2 , and SP3 is connected to a gate line GL, a data line DL, a first voltage line VDL, a second voltage line VSL, and a sensing line SL. can be connected
  • the data line DL may include a first data line DL1 , a second data line DL2 , and a third data line DL3 .
  • the first data line DL1 is connected to the first pixel SP1
  • the second data line DL2 is connected to the second pixel SP2
  • the third data line DL3 is connected to the third pixel SP3. can be connected to
  • connection may mean that any one member is connected through mutual physical contact with another member as well as through another member.
  • this may be understood as an integrated member, in which one part and the other part are interconnected due to the integrated member.
  • connection between one member and another member may be interpreted as including an electrical connection through another member in addition to a direct contact connection.
  • the sensing line SL may extend in the second direction DR2.
  • the sensing line SL may be connected to the first to third pixels SP1 , SP2 , and SP3 .
  • the first voltage line VDL may extend in the second direction DR2.
  • the first voltage line VDL may be spaced apart from the sensing line SL in the first direction DR1.
  • the first voltage line VDL may be connected to the first to third pixels SP1 , SP2 , and SP3 .
  • the horizontal voltage line HVDL may extend in the first direction DR1.
  • the horizontal voltage line HVDL crosses the first voltage line VDL, and the first voltage line VDL and the horizontal voltage line HVDL may be connected to each other in the crossing region.
  • the first voltage line VDL may be connected to the horizontal voltage line HVDL, and may supply a driving voltage or a high potential voltage to the horizontal voltage line HVDL.
  • the first voltage line VDL may supply a driving voltage or a high potential voltage to the pixel SP.
  • the gate line GL may extend in the first direction DR1.
  • the gate line GL extends in the second direction DR2 and may be respectively connected to first and second auxiliary gate lines BGL1 and BGL2 spaced apart from each other.
  • the gate line GL may be connected to the first to third pixels SP1 , SP2 , and SP3 through the first auxiliary gate line BGL1 and the second auxiliary gate line BGL2 .
  • the second voltage line VSL may extend in the first direction DR1.
  • the second voltage line VSL may be spaced apart from the gate line GL in the second direction DR2.
  • the second voltage line VSL may be connected to the first to third pixels SP1 , SP2 , and SP3 .
  • the vertical voltage line VVSL may extend in the second direction DR2 .
  • the vertical voltage line VVSL crosses the second voltage line VSL, and the second voltage line VSL and the vertical voltage line VVSL may be connected to each other at the crossing area.
  • the vertical voltage line VVSL may be connected to the second voltage line VSL and may supply a low potential voltage to the second voltage line VSL.
  • the data line DL may extend in the second direction DR2.
  • the data line DL may be spaced apart from the sensing line SL, the first voltage line VDL, and the vertical voltage line VVSL in the first direction DR1.
  • the first data line DL1 extends in the second direction DR2 and may be connected to the first pixel SP1.
  • the second data line DL2 may be disposed between the first data line DL1 and the vertical voltage line VVSL.
  • the second data line DL2 extends in the second direction DR2 and may be connected to the second pixel SP2.
  • the third data line DL3 may be disposed between the first data line DL1 and the second data line DL2.
  • the third data line DL3 extends in the second direction DR2 and may be connected to the third pixel SP3.
  • FIG. 6 is an equivalent circuit diagram of one pixel of a display device according to an exemplary embodiment.
  • each pixel SP of the display device 10 may include first to third transistors T1, T2, and T3, a capacitor CST, and a light emitting element ED. have.
  • the light emitting element ED may emit light according to the driving current supplied through the first transistor T1.
  • the amount of light emitted or luminance of the light emitting device ED may be proportional to the magnitude of the driving current.
  • the light emitting device ED may be an inorganic light emitting device including an inorganic semiconductor.
  • One end of the light emitting element ED is connected to the source electrode of the first transistor T1, and the other end has a low potential voltage lower than the high potential voltage (hereinafter, first power supply voltage) of the first voltage line VDL.
  • first power supply voltage the high potential voltage
  • second power supply voltage may be connected to the second voltage line VSL supplied.
  • the first transistor T1 adjusts the current flowing from the first voltage line VDL to which the first power supply voltage is supplied to the light emitting element ED according to the voltage difference between the gate electrode and the source electrode.
  • the first transistor T1 may be a driving transistor for driving the light emitting element ED.
  • the gate electrode of the first transistor T1 is connected to the second source/drain electrode of the second transistor T2, the source electrode of the first transistor T1 is connected to one end of the light emitting element ED, and A drain electrode of the first transistor T1 may be connected to a first voltage line VDL to which a first power supply voltage is applied.
  • the second transistor T2 is turned on by the gate signal of the gate line GL to connect the data line DTL to the gate electrode of the first transistor T1.
  • the gate electrode of the second transistor T2 is connected to the gate line GL
  • the second source/drain electrode of the second transistor T2 is connected to the gate electrode of the first transistor T1
  • the second transistor A first source/drain electrode of T2 may be connected to the data line DTL.
  • the third transistor T3 is turned on by the gate signal of the gate line GL to connect the sensing line SL to the source electrode of the first transistor T1.
  • the gate electrode of the third transistor T3 is connected to the gate line GL
  • the first source/drain electrode of the third transistor T3 is connected to the sensing line SL
  • the third transistor T3 has a first source/drain electrode connected to the sensing line SL. 2 source/drain electrodes may be connected to the source electrode of the first transistor T1.
  • the first source/drain electrode of each of the second and third transistors T2 and T3 may be a drain electrode, and the second source/drain electrode may be a source electrode, but is not limited thereto, and vice versa. may be the case of
  • the capacitor CST is formed between the gate electrode of the first transistor T1 and the source electrode of the first transistor T1.
  • the capacitor CST stores a difference voltage between the gate voltage and the source voltage of the first transistor T1.
  • Each of the first to third transistors T1 , T2 , and T3 may be formed as a thin film transistor.
  • the first to third transistors T1 , T2 , and T3 have been mainly described as being formed of N-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), but the present invention is not limited thereto. That is, the first to third transistors T1, T2, and T3 are formed of P-type MOSFETs, or some of the first to third transistors T1, T2, and T3 are N-type MOSFETs and others are P-type MOSFETs. may be formed.
  • FIG. 7 is a plan layout view illustrating an example in which area A of FIG. 4 is enlarged.
  • the display device 10 may include a lower conductive layer 110 , a lower metal layer 120 , a semiconductor layer 130 , a first conductive layer 140 , and a second conductive layer 150 . have.
  • the lower conductive layer 110 may include a plurality of external signal lines FOL spaced apart from each other.
  • the plurality of external signal lines FOL may include a first external signal line FOL1 , a second external signal line FOL2 , a third external signal line FOL3 , and a fourth external signal line FOL4 .
  • the first to fourth external signal lines FOL1 , FOL2 , FOL3 , and FOL4 generally extend in the second direction DR2 and may be disposed such that one end overlaps the lower connection pattern CWP.
  • the lower metal layer 120 may include a lower connection pattern CWP, a light blocking pattern BML, a vertical voltage line VVSL, a first voltage line VDL, a sensing line SL, and a data line DL.
  • the lower connection pattern CWP, the light blocking pattern BML, the vertical voltage line VVSL, the first voltage line VDL, the sensing line SL, and the data line DL may be spaced apart from each other.
  • the first voltage line VDL may extend in the second direction DR2. There may be a plurality of first voltage lines VDL, and the first voltage lines VDL may be arranged along columns of pixels in the display area DA.
  • the sensing line SL extends in the second direction DR2 and may be spaced apart from the first voltage line VDL in the first direction DR1.
  • the sensing line SL may be disposed on the left side of the first voltage line VDL.
  • the plurality of first voltage lines VDL may be spaced apart from each other in the first direction DR1.
  • Sensing lines SL may be arranged along columns of pixels in display area DA.
  • the vertical voltage line VVSL extends in the second direction DR2 and may be spaced apart from the first voltage line VDL and the sensing line SL in the first direction DR1.
  • the vertical voltage line VVSL may be spaced apart from the sensing line SL with the first voltage line VDL interposed therebetween.
  • the vertical voltage lines VVSL may be arranged along columns of pixels in the display area DA.
  • the data line DL extends in the second direction DR2 and may be spaced apart from the first voltage line VDL, the sensing line SL, and the vertical voltage line VVSL in the first direction DR1.
  • the data line DL may be disposed between the first voltage line VDL and the vertical voltage line VVSL.
  • the data line DL may include the first to third data lines DL1 , DL2 , and DL3 .
  • the first data line DL1 is disposed between the first voltage line VDL and the vertical voltage line VVSL
  • the second data line DL2 is disposed between the first data line DL1 and the vertical voltage line VVSL.
  • the third data line DL3 may be disposed between the first data line DL1 and the second data line DL2.
  • the light blocking pattern BML may be disposed between the light blocking pattern BML and the first data line DL1. There may be a plurality of light blocking patterns BML, and each of the plurality of light blocking patterns BML may be disposed on each of the plurality of pixels SP.
  • the lower connection pattern CWP may overlap one end of the external signal line FOL.
  • the number of lower connection patterns CWP may be plural.
  • the lower connection pattern CWP may be disposed at one end of each of the first to fourth external signal lines FOL1 , FOL2 , FOL3 , and FOL4 spaced apart from each other.
  • the semiconductor layer 130 may include a first semiconductor pattern ACT1 , a second semiconductor pattern ACT2 , a third semiconductor pattern ACT3 , and a fourth semiconductor pattern ACT4 .
  • the first semiconductor pattern ACT1 , the second semiconductor pattern ACT2 , the third semiconductor pattern ACT3 , and the fourth semiconductor pattern ACT4 may be spaced apart from each other.
  • the first semiconductor pattern ACT1 may be disposed between the first voltage line VDL and the light blocking pattern BML.
  • the first semiconductor pattern ACT1 has one end overlapping the first voltage line VDL and the first conductive pattern CP1 of the second conductive layer 150, and the other end overlapping the light blocking pattern BML and the second conductive pattern ACT1. It may be disposed to overlap the third conductive pattern CP3 of the layer 150 .
  • the number of first semiconductor patterns ACT1 may be plural, and each of the plurality of first semiconductor patterns ACT1 may be disposed in each of the plurality of pixels SP.
  • the first semiconductor pattern ACT1 may be the semiconductor pattern ACT1 of the first transistor T1 of each pixel SP.
  • the second semiconductor pattern ACT2 may be disposed to be spaced apart from the first semiconductor pattern ACT1.
  • the second semiconductor pattern ACT2 has one end overlapping the fourth conductive pattern CP4 of the second conductive layer 150, and the other end overlaps the data line DL and the second conductive layer 150. 5 may be arranged to overlap the conductive pattern CP5.
  • a plurality of second semiconductor patterns ACT2 may be provided, and each of the plurality of second semiconductor patterns ACT2 may be disposed in each of a plurality of pixels SP.
  • the second semiconductor pattern ACT2 may be the semiconductor pattern ACT2 of the second transistor T2 of each pixel SP.
  • the third semiconductor pattern ACT3 may be disposed to be spaced apart from the first and second semiconductor patterns ACT1 and ACT2.
  • the third semiconductor pattern ACT3 has one end overlapping the sensing line SL and the second conductive pattern CP2 of the second conductive layer 150, and the other end of the third conductive pattern CP2 of the second conductive layer 150. It may be arranged to overlap with (CP3).
  • the number of third semiconductor patterns ACT3 may be plural, and each of the plurality of third semiconductor patterns ACT3 may be disposed in each of the plurality of pixels SP.
  • the third semiconductor pattern ACT3 may be the semiconductor pattern ACT3 of the third transistor T3 of each pixel SP.
  • the fourth semiconductor pattern ACT4 may be disposed to be spaced apart from the first to third semiconductor patterns ACT1, ACT2, and ACT3.
  • the fourth semiconductor pattern ACT4 may be disposed between the horizontal voltage line HVDL and the lower connection pattern CWP.
  • the fourth semiconductor pattern ACT4 may be disposed such that one end overlaps the upper connection pattern FCNP of the second conductive layer 150 and the other end overlaps the horizontal voltage line HVDL.
  • There may be a plurality of fourth semiconductor patterns ACT4, and each of the plurality of fourth semiconductor patterns ACT4 may be disposed to correspond to each of the plurality of external signal lines FOL or the plurality of lower connection patterns CWP.
  • the fourth semiconductor pattern ACT4 may be a semiconductor pattern ACT4 of a fourth transistor TFT1 (refer to FIG. 12 ) of each external signal line FOL, which will be described later.
  • the first conductive layer 140 may include a first gate pattern GP1 , a second gate pattern GP2 , a first auxiliary gate line BGL1 , and a second auxiliary gate line BGL2 .
  • the first gate pattern GP1 , the second gate pattern GP2 , the first auxiliary gate line BGL1 , and the second auxiliary gate line BGL2 may be spaced apart from each other.
  • the first gate pattern GP1 may be disposed to overlap the light blocking pattern BML.
  • the number of first gate patterns GP1 may be plural, and each of the plurality of first gate patterns GP1 may be disposed in each of the plurality of pixels SP.
  • the second gate pattern GP2 may be disposed to overlap a partial region of the fourth semiconductor pattern ACT4.
  • the second gate pattern GP2 may not overlap both ends of the fourth semiconductor pattern ACT4 and may overlap the central region of the fourth semiconductor pattern ACT4.
  • the second gate pattern GP2 may be a gate electrode GP2 of a fourth transistor TFT1 (refer to FIG. 12 ) of each external signal line FOL, which will be described later.
  • the first auxiliary gate line BGL1 may be disposed between the first data line DL1 and the first gate pattern GP1.
  • the first auxiliary gate line BGL1 may extend in the second direction DR2 between the horizontal voltage line HVDL and the gate line GL.
  • the first auxiliary gate line BGL1 may overlap some regions of the plurality of second semiconductor patterns ACT2, and one end of the first auxiliary gate line BGL1 may overlap the gate line GL.
  • the second auxiliary gate line BGL2 may be disposed between the sensing line SL and the first voltage line VDL.
  • the second auxiliary gate line BGL2 may extend in the second direction DR2 between the horizontal voltage line HVDL and the gate line GL.
  • the second auxiliary gate line BGL2 may overlap some regions of the plurality of third semiconductor patterns ACT3, and one end of the second auxiliary gate line BGL2 may overlap the gate line GL.
  • the second conductive layer 150 includes a second voltage line VSL, a horizontal voltage line HVDL, a gate line GL, an upper connection pattern FCNP, a first conductive pattern CP1, and a second conductive pattern CP2. ), a third conductive pattern CP3, a fourth conductive pattern CP4, and a fifth conductive pattern CP5.
  • Second voltage line VSL, horizontal voltage line HVDL, gate line GL, upper connection pattern FCNP, first conductive pattern CP1, second conductive pattern CP2, third conductive pattern CP3 ), the fourth conductive pattern CP4 and the fifth conductive pattern CP5 may be spaced apart from each other.
  • the second voltage line VSL may extend in the first direction DR1.
  • the second voltage line VSL may cross the vertical voltage line VVSL.
  • the second voltage line VSL may be disposed adjacent to an upper side of the lower connection pattern CWP.
  • There may be a plurality of second voltage lines VSL, and they may be spaced apart from each other in the second direction DR2.
  • the second voltage line VSL may be arranged along rows of pixels in the display area DA.
  • the horizontal voltage line HVDL may extend in the first direction DR1.
  • the horizontal voltage line HVDL may be spaced apart from the second voltage line VSL in the second direction DR2 .
  • the horizontal voltage line HVDL may cross the first voltage line VDL.
  • the horizontal voltage line HVDL may be disposed under the second voltage line VSL with the lower connection pattern CWP interposed therebetween.
  • the horizontal voltage lines HVDL may be arranged along rows of pixels in the display area DA.
  • the gate line GL may extend in the first direction DR1.
  • the gate line GL may be disposed between the second voltage line VSL and the horizontal voltage line HVDL.
  • the gate line GL may be disposed adjacent to the upper side of the second voltage line VSL.
  • the gate line GL may overlap one end of the first auxiliary gate line BGL1 and one end of the second auxiliary gate line BGL2 , respectively.
  • the upper connection pattern FCNP may overlap the lower connection pattern CWP and one end of the fourth semiconductor layer ACT4. Also, a partial area of the upper connection pattern FCNP may overlap one of the sensing line SL and the first to third data lines DL1 , DL2 , and DL3 . There may be a plurality of upper connection patterns FCNP, and each of the plurality of upper connection patterns FCNP may be disposed to correspond to each of the plurality of lower connection patterns CWP.
  • the first conductive pattern CP1 may overlap the first voltage line VDL.
  • the first conductive pattern CP1 may be disposed between the horizontal voltage line HVDL and the gate line GL.
  • the first conductive pattern CP1 extends in the second direction DR2 between the horizontal voltage line HVDL and the gate line GL, and is spaced apart from the horizontal voltage line HVDL and the gate line GL.
  • the second conductive pattern CP2 may overlap the sensing line SL.
  • the second conductive pattern CP2 may be disposed between the horizontal voltage line HVDL and the gate line GL.
  • the second conductive pattern CP2 extends in the second direction DR2 between the horizontal voltage line HVDL and the gate line GL, and is spaced apart from the horizontal voltage line HVDL and the gate line GL.
  • the third conductive pattern CP3 may overlap the light blocking pattern BML and the first gate pattern GP1.
  • the number of third conductive patterns CP3 may be plural, and each of the plurality of third conductive patterns CP3 may be disposed in each of the plurality of pixels SP.
  • the fourth conductive pattern CP4 may overlap one end of the second active pattern ACT2 and a portion of the first gate pattern GP1.
  • the number of fourth conductive patterns CP4 may be plural, and each of the plurality of fourth conductive patterns CP4 may be disposed in each of the plurality of pixels SP.
  • the fifth conductive pattern CP5 may be disposed to overlap the other end of the second active pattern ACT2 and the data line DL.
  • a plurality of fifth conductive patterns CP5 may be provided, and each of the plurality of fifth conductive patterns CP5 may be disposed in each of a plurality of pixels SP.
  • FIG. 8 is a planar layout view illustrating a relative connection relationship among a lower conductive layer, a lower metal layer, and a second conductive layer of FIG. 7 .
  • the plurality of patterns or lines formed of the second conductive layer 150 are electrically connected to the lower conductive layer 110 or the lower metal layer 120 through a contact hole (CNT3n, where n is a natural number of 7 or less).
  • a contact hole CNT3n, where n is a natural number of 7 or less.
  • the lower metal layer 120 may be electrically connected to the lower conductive layer 110 through the second contact hole CNRT2.
  • the lower connection pattern CWP may be electrically connected to one end of the external signal line FOL through the second contact hole CNT2.
  • the plurality of lower connection patterns CWP may include first to fourth lower connection patterns CWP1 , CWP2 , CWP3 , and CWP4 .
  • the first lower connection pattern CWP1 overlaps one end of the first external signal line FOL1
  • the second lower connection pattern CWP2 overlaps one end of the second external signal line FOL2
  • the third lower connection pattern CWP2 overlaps one end of the second external signal line FOL2.
  • the lower connection pattern CWP3 may overlap one end of the third external signal line FOL3, and the fourth lower connection pattern CWP4 may overlap one end of the fourth external signal line FOL4.
  • the first to fourth external signal lines FOL1 , FOL2 , FOL3 , and FOL4 may be connected to the first to fourth lower connection patterns CWP1 , CWP2 , CWP3 , and CWP4 through the second contact hole CNT2 , respectively.
  • the plurality of second voltage lines VSL and the plurality of vertical voltage lines VVSL may cross each other, and the second voltage lines VSL and the vertical voltage line VVSL cross each other to form a third contact in the overlapping region. They may be connected through the hole CNT31.
  • the first voltage line VDL and the plurality of horizontal voltage lines HVDL may cross each other, and the first voltage line VDL and the horizontal voltage line HVDL cross each other to form a third contact hole ( CNT32) can be connected.
  • the horizontal voltage line HVDL may further include a second auxiliary electrode protruding upward from an area adjacent to the upper connection pattern FCNP or the lower connection pattern CWP.
  • the horizontal voltage line HVDL disposed adjacent to the lower side of the first and second lower connection patterns CWP1 and CWP2 may include second auxiliary electrodes AVE12 and AVE22 protruding upward.
  • the horizontal voltage line HVDL disposed adjacent to the lower side of the third and fourth lower connection patterns CWP3 and CWP4 may include second auxiliary electrodes AVE32 and AVE42 protruding upward.
  • the first conductive pattern CP1 may be connected to the first voltage line VDL through the third contact hole CNT33, and the second conductive pattern CP2 may be connected to the sensing line (VDL) through the third contact hole CNT34.
  • SL can be connected.
  • the light blocking pattern BML may include first to third light blocking patterns BML1 , BML2 , and BML3 .
  • the first to third light blocking patterns BML1 , BML2 , and BML3 may be spaced apart from each other.
  • the first to third light-blocking patterns BML1 , BML2 , and BML3 may be sequentially arranged in a direction opposite to the second direction DR2 (eg, a downward direction).
  • the first light blocking pattern BML1 is the light blocking pattern BML1 of the first pixel SP1
  • the second blocking pattern BML2 is the light blocking pattern BML2 of the second pixel SP2
  • the third blocking pattern BML3 may be the light blocking pattern BML3 of the third pixel SP3.
  • the third conductive pattern CP3 includes the third conductive pattern CP3_SP1 of the first pixel SP1, the third conductive pattern CP3_SP2 of the second pixel SP2, and the third conductive pattern CP3 of the third pixel SP3.
  • CP3_SP3 may be included.
  • the third conductive patterns CP3_SP1, CP3_SP2, and CP3_SP3 respectively disposed on the first to third pixels SP1, SP2, and SP3 may be spaced apart from each other.
  • the third conductive pattern CP3_SP1 of the first pixel SP1 overlaps the first light blocking pattern BML1 and may be connected to each other through the third contact hole CNT35_SP1.
  • the third conductive pattern CP3_SP2 of the second pixel SP2 overlaps the second light blocking pattern BML2 and may be connected to each other through the third contact hole CNT35_SP2.
  • the third conductive pattern CP3_SP3 of the third pixel SP3 overlaps the third light blocking pattern BML3 and may be connected to each other through the third contact hole CNT35_SP3.
  • the fourth conductive pattern CP4 includes the fourth conductive pattern CP4_SP1 of the first pixel SP1, the fourth conductive pattern CP4_SP2 of the second pixel SP2, and the fourth conductive pattern CP4_SP2 of the third pixel SP3. CP4_SP3) may be included.
  • the fourth conductive patterns CP4_SP1 , CP4_SP2 , and CP4_SP3 respectively disposed on the first to third pixels SP1 , SP2 , and SP3 may be spaced apart from each other.
  • the fifth conductive pattern CP5 includes the fifth conductive pattern CP5_SP1 of the first pixel SP1, the fifth conductive pattern CP5_SP2 of the second pixel SP2, and the fifth conductive pattern CP5_SP2 of the third pixel SP3.
  • CP5_SP3 may be included.
  • the fifth conductive patterns CP5_SP1, CP5_SP2, and CP5_SP3 respectively disposed on the first to third pixels SP1, SP2, and SP3 may be spaced apart from each other.
  • the fifth conductive pattern CP5_SP1 of the first pixel SP1 is connected to the first data line DL1 through the third contact hole CNT36_SP1, and the fifth conductive pattern CP5_SP2 of the second pixel SP2 is It is connected to the second data line DL2 through another third contact hole CNT36_SP1, and the fifth conductive pattern CP5_SP3 of the third pixel SP3 transmits third data through another third contact hole CNT36_SP3. It may be connected to line DL3.
  • the upper connection pattern FCNP may include first to fourth upper connection patterns FCNP1 , FCNP2 , FCNP3 , and FCNP4 .
  • the first to fourth upper connection patterns FCNP1 , FCNP2 , FCNP3 , and FCNP4 may be spaced apart from each other.
  • the first upper connection pattern FCNP1 may overlap the first external signal line FOL1 and the first lower connection pattern CWP1.
  • the first upper connection pattern FCNP1 may include a first dummy pattern DMP1, a first connection line FCNL1, and a first auxiliary electrode AVE11.
  • the first dummy pattern DMP1 may overlap the first lower connection pattern CWP1 and the second contact hole CNT2.
  • the first connection line FCNL1 may extend in the first direction DR1 and overlap a portion of the first lower connection pattern CWP1 and the third data line DL3.
  • the first auxiliary electrode AVE11 may be spaced apart from and face the second auxiliary electrode AVE12 disposed on the lower side.
  • the first connection line FCNL1 may be connected to the first lower connection pattern CWP1 through the third contact hole CNT37_FL1 and connected to the third data line DL3 through another third contact hole CNT38_FL1. have.
  • the first connection line FCNL1 may serve to connect the first lower connection pattern CWP1 and the third data line DL3.
  • the second upper connection pattern FCNP2 may overlap the second external signal line FOL2 and the second lower connection pattern CWP2.
  • the second upper connection pattern FCNP2 may include a second dummy pattern DMP2, a second connection line FCNL2, and a first auxiliary electrode AVE21.
  • the second dummy pattern DMP2 may overlap the second lower connection pattern CWP2 and the second contact hole CNT2.
  • the second connection line FCNL2 may extend in the first direction DR1 and overlap a portion of the second lower connection pattern CWP2 and the sensing line SL.
  • the first auxiliary electrode AVE21 may face and be spaced apart from the second auxiliary electrode AVE22 disposed on the lower side.
  • the second connection line FCNL2 may be connected to the second lower connection pattern CWP2 through the third contact hole CNT37_FL2 and connected to the sensing line SL through another third contact hole CNT38_FL2.
  • the second connection line FCNL2 may serve to connect the second lower connection pattern CWP2 and the sensing line SL.
  • the third and fourth upper connection patterns FCNP3 and FCNP4 are substantially similar to the first upper connection pattern FCNP1, but the third connection line FCNL3 of the third upper connection pattern FCNP3 is the first data line DL1. ), and the fourth connection line FCNL4 of the fourth upper connection pattern FCNP4 may overlap the second data line DL2.
  • the third connection line FCNL3 may be connected to the third lower connection pattern CWP3 through the third contact hole CNT37_FL3 and connected to the first data line DL1 through another third contact hole CNT38_FL3. have.
  • the third connection line FCNL3 may serve to connect the third lower connection pattern CWP3 and the first data line DL1.
  • the fourth connection line FCNL4 is connected to the fourth lower connection pattern CWP4 through the third contact hole CNT37_FL4, and is connected to the second data line DL2 through another third contact hole CNT38_FL4.
  • the fourth connection line FCNL4 may serve to connect the fourth lower connection pattern CWP4 and the second data line DL2.
  • FIG. 9 is a planar layout view illustrating a relative connection relationship between the semiconductor layer, the first conductive layer, and the second conductive layer of FIG. 7 .
  • a plurality of patterns or lines formed of the second conductive layer 150 may be electrically connected to the first conductive layer 140 through a contact hole (CNT4n, where n is a natural number of 3 or less).
  • the plurality of patterns or lines formed of the second conductive layer 150 may be electrically connected to the semiconductor layer 130 through a contact hole (CNT5n, where n is a natural number equal to or less than 8).
  • the gate line GL may be connected to the first auxiliary gate line BGL1 and the second auxiliary gate line BGL2 .
  • the gate line GL is connected to the second auxiliary gate line BGL2 through the fourth contact hole CTN41 and connected to the first auxiliary gate line BGL1 through another fourth contact hole CTN42.
  • the first gate pattern GP1 may include the gate pattern GP1_SP1 of the first pixel SP1, the gate pattern GP1_SP2 of the second pixel SP2, and the gate pattern GP1_SP3 of the third pixel SP3.
  • the gate pattern GP1_SP1 of the first pixel SP1 may overlap the third conductive pattern CP3_SP1 of the first pixel SP1 and the fourth conductive pattern CP4_SP1 of the first pixel SP1.
  • the gate pattern GP1_SP2 of the second pixel SP2 may overlap the third conductive pattern CP3_SP2 of the second pixel SP2 and the fourth conductive pattern CP4_SP2 of the second pixel SP2.
  • the gate pattern GP1_SP3 of the third pixel SP3 may overlap the third conductive pattern CP3_SP3 of the third pixel SP3 and the fourth conductive pattern CP4_SP3 of the third pixel SP3.
  • the fourth conductive pattern CP4_SP1 of the first pixel SP1 may be connected to the gate pattern GP1_SP1 of the first pixel SP1 through the fourth contact hole CNT43_SP1.
  • the fourth conductive pattern CP4_SP2 of the second pixel SP2 may be connected to the gate pattern GP1_SP2 of the second pixel SP2 through the fourth contact hole CNT43_SP2.
  • the fourth conductive pattern CP4_SP3 of the third pixel SP3 may be connected to the gate pattern GP1_SP3 of the third pixel SP3 through the fourth contact hole CNT43_SP3.
  • the plurality of second gate patterns GP2_FL1 , GP2_FL2 , GP2_FL3 , and GP2_FL4 may be arranged to correspond to each of the plurality of fourth semiconductor patterns ACT4_FL1 , ACT4_FL2 , ACT4_FL3 , and ACT4_FL4 .
  • the first conductive pattern CP1 overlaps one end of each of the first semiconductor patterns ACT1_SP1, ACT1_SP2, and ACT1_SP3 of the first to third pixels SP1, SP2, and SP3, and passes through the fifth contact hole CNT51. They can be electrically connected to each other.
  • the second conductive pattern CP2 overlaps one end of each of the third semiconductor patterns ACT3_SP1, ACT3_SP2, and ACT3_SP3 of the first to third pixels SP1, SP2, and SP3, and passes through the fifth contact hole CNT55. They can be electrically connected to each other.
  • the third conductive patterns CP3_SP1, CP3_SP2, and CP3_SP3 of the first to third pixels SP1, SP2, and SP3 are connected to the first to third pixels SP1, SP2, and SP3 through the fifth contact hole CNT52. It may be connected to the other end of each of the first semiconductor patterns ACT1_SP1, ACT1_SP2, and ACT1_SP3.
  • the third conductive patterns CP3_SP1, CP3_SP2, and CP3_SP3 of the first to third pixels SP1, SP2, and SP3 are connected to the first to third pixels SP1, SP2, and SP3 through another fifth contact hole CNT56. It may be connected to the other end of each of the third semiconductor patterns ACT3_SP1, ACT3_SP2, and ACT3_SP3 of SP3.
  • the fourth conductive patterns CP4_SP1, CP4_SP2, and CP4_SP3 of the first to third pixels SP1, SP2, and SP3 are connected to the first to third pixels SP1, SP2, and SP3 through the fifth contact hole CNT53.
  • One end of each of the second semiconductor patterns ACT2_SP1, ACT2_SP2, and ACT2_SP3 may be connected.
  • the fifth conductive patterns CP5_SP1, CP5_SP2, and CP5_SP3 of the first to third pixels SP1, SP2, and SP3 are connected to the first to third pixels SP1, SP2, and SP3 through the fifth contact hole CNT54. It may be connected to the other end of each of the second semiconductor patterns ACT2_SP1, ACT2_SP2, and ACT2_SP3.
  • the first auxiliary electrodes AVE11 , AVE21 , AVE31 , and AVE4 of the first to fourth connection patterns FCNP1 , FCNP2 , FCNP3 , and FCNP4 are connected to the plurality of fourth semiconductor patterns ACT4_FL1 through the fifth contact hole CNT57 .
  • ACT4_FL2, ACT4_FL3, and ACT4_FL4) may be connected to one end of each.
  • the plurality of second auxiliary electrodes AVE12 , AVE22 , AVE32 , and AVE42 may be connected to other ends of the plurality of fourth semiconductor patterns ACT4_FL1 , ACT4_FL2 , ACT4_FL3 , and ACT4_FL4 through the fifth contact hole CNT58 , respectively.
  • FIG. 10 is a plan layout view illustrating an example in which region C of FIG. 7 is enlarged.
  • the planar arrangement relationship between the first external signal line FOL1, the first lower connection pattern CWP1, and the first upper connection pattern FCNP1 is the second to fourth external signal lines FOL2, FOL3, FOL4), the second to fourth lower connection patterns (CWP2, CWP3, CWP4) and the second to fourth upper connection patterns (FCNP2, FCNP3, FCNP4) are only different from each other in wirings electrically connected, and the plane between them It can be substantially the same as the placement relationship.
  • the second to fourth external signal lines FOL2 , FOL3 , and FOL4 the second to fourth lower connection patterns CWP2 , CWP3 , and CWP4 , and the second to fourth upper connection patterns FCNP2 , FCNP3 , and FCNP4 .
  • the planar arrangement relationship of is replaced with a description of the planar arrangement relationship between the first external signal line FOL1 , the first lower connection pattern CWP1 , and the first upper connection pattern FCNP1 .
  • the dam pattern DAM may be disposed in an area adjacent to the second contact hole CNT2 on a plane.
  • the dam pattern DAM may be disposed between the second contact hole CNT2 and the second voltage line VSL and extend in the first direction DR1.
  • the dam pattern DAM may be disposed adjacent to the upper side of the second contact hole CNT2 .
  • the dam pattern DAM may not overlap the second contact hole CNT2.
  • the second voltage line VSL and the first connection line FCNL1 may be disposed adjacent to the second contact hole CNT2.
  • the second voltage line VSL may be disposed adjacent to the upper side of the second contact hole CNT2, and the first connection line FCNL1 may be disposed adjacent to the lower side of the second contact hole CNT2.
  • the second voltage line VSL and the first connection line FCNL1 may be spaced apart from each other in the second direction DR2 with the dam pattern DAM interposed therebetween.
  • the second voltage line VSL may extend in the first direction DR1 and be electrically connected to the vertical voltage line VVSL through the third contact hole CNT31.
  • the first connection line FCNL1 extends in the first direction DR1 and may overlap the third data line DL3 and the first lower connection pattern CWP1.
  • the first connection line FCNL1 may be connected to the third data line DL3 through the third contact hole CNT38 and connected to the first lower connection pattern CWP1 through another contact hole CNT37. That is, the first connection line FCNL1 may connect the third data line DL3 and the first lower connection pattern CWP1.
  • the first dummy pattern DMP1 may be disposed between the first connection line FCNL1 and the second voltage line VSL. In one embodiment, the first dummy pattern DMP1 may be integrated with the first connection line FCNL1 to form one first upper connection pattern FCNP1.
  • the first dummy pattern DMP1 may be spaced apart from the second voltage line VSL with the dam pattern DAM interposed therebetween.
  • the width of the dam pattern DAM in the first direction DR1 may be greater than the width of the first dummy pattern DMP1 in the first direction DR1. Since the width of the dam pattern DAM in the first direction DR1 is larger than the width of the first dummy pattern DMP1 in the first direction DR1, the first dummy pattern DMP1 formed of the same conductive layer and In the patterning process of forming the second voltage line VSL, a short circuit between the first dummy pattern DMP1 and the second voltage line VSL may be prevented.
  • FIG. 11 is a cross-sectional view showing an example taken along line II′ of FIG. 10 .
  • the lower conductive layer 110 may be disposed on the first barrier insulating layer BIL1.
  • the lower conductive layer 110 may include first and fourth external signal lines FOL1 and FOL4 spaced apart from each other.
  • the second barrier insulating layer BIL2 may be disposed on the first barrier insulating layer BIL1 on which the lower conductive layer 110 is disposed.
  • the second barrier insulating layer BIL2 may include a hole exposing a portion of an upper surface of the first external signal line FOL1 .
  • the second substrate SUB2 may be disposed on the second barrier insulating layer BIL2.
  • the second substrate SUB2 may include a hole penetrating the second substrate SUB2 and exposing a portion of an upper surface of the first external signal line FOL1 .
  • a hole included in the second substrate SUB2 and exposing a part of the first external signal line FOL1 may overlap a hole included in the second barrier insulating layer BIL2 .
  • the third barrier insulating layer BIL3 may be disposed on the second substrate SUB2.
  • the third barrier insulating layer BIL3 may be disposed to cover the top surface of the second substrate SUB2 and sidewalls defining the hole.
  • the second substrate SUB2 may be sealed by the second barrier insulating layer BIL2 and the third barrier insulating layer BIL3.
  • a second contact hole CNT2 may be included.
  • the second contact hole CNT2 may overlap one end of the first external signal line FOL1 on a plane and expose a top surface of the first external signal line FOL1 .
  • the lower metal layer 120 may be disposed on the third barrier insulating layer BIL3.
  • the lower metal layer 120 may include a first lower connection pattern CWP1 , a first data line DL1 , and a third data line DL3 .
  • the first lower connection pattern CWP1 may be disposed on the third barrier insulating layer BIL3 overlapping the upper surface of the second substrate SUB2 and the sidewall of the second substrate SUB2 defining the second contact hole CNT2. can The first lower connection pattern CWP1 may be connected to the upper surface of the first external signal line FOL1 through the second contact hole CNT2.
  • the first data line DL1 and the third data line DL3 may be disposed on the third barrier insulating layer BIL3 overlapping the upper surface of the second substrate SUB2.
  • the buffer layer BF may be disposed on the lower metal layer 120 .
  • the buffer layer BF may include a third contact hole CNT37_FL1 exposing a part of the first lower connection pattern CWP1 and another third contact hole CNT38_FL1 exposing a part of the third data line DL3.
  • a gate insulating layer GI may be disposed on the buffer layer BF.
  • the gate insulating layer GI may include a first region GI_A, a second region GI_B, and a third region GI_C adjacent to the second contact hole CNT2.
  • the first region GI_A of the gate insulating layer GI may be disposed to cover the first data line DL1 and the third data line DL3.
  • the second region GI_B of the gate insulating layer GI may be disposed between the second voltage line VSL and the second contact hole CNT2 on a plane.
  • the third region GI_C of the gate insulating layer GI may be disposed within the region partitioned by the second contact hole CNT2.
  • An interlayer insulating layer ILD may be disposed on the gate insulating layer GI.
  • the interlayer insulating layer ILD may include a first region ILD_A, a second region ILD_B, and a third region ILD_C adjacent to the second contact hole CNT2 .
  • the first region ILD_A of the interlayer insulating film ILD overlaps the first region GI_A of the gate insulating film GI
  • the second region ILD_B of the interlayer insulating film ILD overlaps the second region GI_A of the gate insulating film GI. It overlaps with the region GI_B
  • the third region ILD_C of the interlayer insulating layer ILD may overlap the third region GI_C of the gate insulating layer GI.
  • the first region ILD_A of the interlayer insulating layer ILD and the first region GI_A of the gate insulating layer GI expose part of the third data line DL3 together with the buffer layer BF through the third contact hole CNT38_FL1. ) may be included.
  • the second region ILD_B of the interlayer insulating layer ILD and the second region GI_B of the gate insulating layer GI may constitute the dam pattern DAM. Accordingly, the height d3 of the dam pattern DAM may be equal to the sum of the thickness d1 of the gate insulating layer GI and the thickness d2 of the interlayer insulating layer ILD.
  • the dam pattern DAM may have a predetermined height d3.
  • the dam pattern DAM adjusts the thickness of the photoresist layer used in the patterning process of the second conductive layer 150 to form the second contact hole CNT2 penetrating the second substrate SUB2. It may play a role of preventing the second voltage line VSL and the first connection pattern FCNL1 from being short-circuited by the photoresist layer remaining in the area partitioned off.
  • the third region ILD_C of the interlayer insulating layer ILD and the third region GI_C of the gate insulating layer GI may be disposed in an area partitioned by the second contact hole CTN2 .
  • the third region ILD_C of the interlayer insulating layer ILD and the third region GI_C of the gate insulating layer GI may be surrounded by sidewalls of the second substrate SUB2.
  • dam pattern DAM is formed by patterning the interlayer insulating layer ILD_B and the gate insulating layer GI_B, a process of forming an additional layer is omitted, so that the manufacturing process efficiency of the display device 10 can be improved. have.
  • the second conductive layer 150 may be disposed on the buffer layer BF on which the interlayer insulating layer ILD_B and the gate insulating layer GI_B are formed.
  • the second conductive layer 150 may include a second voltage line VSL and a first upper connection pattern FCNP1.
  • the second voltage line VSL and the first upper connection pattern FCNP1 may be formed on the same layer and include the same material.
  • the second voltage line VSL and the first upper connection pattern FCNP1 may be formed through one mask process.
  • the second voltage line VSL may be disposed adjacent to an upper side of the dam pattern DAM.
  • the second voltage line VSL may be disposed on the buffer layer BF.
  • the second voltage line VSL may be directly disposed on the upper surface of the buffer layer BF. Since the second voltage line VSL is disposed to be spaced apart from the dam pattern DAM, the second voltage line VSL may not overlap the interlayer insulating layer ILD and the gate insulating layer GI in the third direction DR3. have.
  • the first upper connection pattern FCNP1 may be disposed adjacent to the lower side of the dam pattern DAM.
  • the first upper connection pattern FCNP1 may extend from an area overlapping the second contact hole CNT2 to an area where the third data line DL3 is disposed.
  • the first dummy pattern DMP1 may overlap the second contact hole CNT2.
  • the first dummy pattern DMP1 may overlap the third region ILD_C of the interlayer insulating layer ILD in an area overlapping the second contact hole CNT2 .
  • the first dummy pattern DMP1 may be partially disposed on the buffer layer BF exposed by the third region ILD_C of the interlayer insulating layer ILD in an area adjacent to the second contact hole CNT2 .
  • the first connection line FCNL1 may extend from and integrate with the first dummy pattern DMP1.
  • the first connection line FCNL1 may be connected to the first lower connection pattern CWP1 exposed by the third contact hole CNT37_FL1 passing through the buffer layer BF.
  • the first connection line FCNL1 has a third contact hole CNT38_FL1 penetrating the first region ILD_A of the interlayer insulating layer ILD, the first region GI_A of the gate insulating layer GI, and the buffer layer BF. It may be connected to the exposed third data line DL3.
  • the first external signal line FOL1 is connected to the first connection line FCNL1 through the first lower connection pattern CWP1 and transmits a data signal to the third data line DL1 through the first connection line FCNL1.
  • the data signal is transferred to the data line DL during the manufacturing process of the display device 10.
  • a short circuit between the connection line FCNL and the second voltage line VSL may be prevented.
  • FIG. 12 is a cross-sectional view showing an example taken along line II-II' of FIGS. 7 to 9 .
  • the display device 10 of FIGS. 7 to 9 may further include a plurality of fourth transistors TFT1 .
  • the plurality of fourth transistors TFT1 may be disposed adjacent to and below the lower connection pattern CWP in plan view. Specifically, the plurality of fourth transistors TFT1 may be respectively disposed below the first to fourth lower connection patterns CWP1 , CWP2 , CWP3 , and CWP4 .
  • FIG. 12 exemplarily illustrates a fourth transistor TFT1 disposed below the first lower connection pattern CWP1 among the plurality of fourth transistors TFT1 .
  • the buffer layer BF may be disposed on the third barrier insulating layer BIL3 on which the first lower connection pattern CWP1 is disposed.
  • the buffer layer BF may include a contact hole CNT37_FL1 exposing a part of an upper surface of the first lower connection pattern CWP1.
  • the fourth transistor TFT1 may be disposed on the buffer layer BF below the first lower connection pattern CWP1 in plan view.
  • the fourth transistor TFT1 may be electrically connected between the external signal line FOL (first external signal line FOL1 in the drawing) and the horizontal voltage line HVDL.
  • the fourth transistor TFT1 may include a semiconductor pattern ACT4 - FL1 , a gate electrode GP2_FL1 , a drain electrode AVE11 , and a source electrode AVE12 .
  • the gate electrode GP2_FL1 of the fourth transistor TFT1 serves as the second gate pattern GP2_FL1
  • the drain electrode AVE11 of the fourth transistor TFT1 serves as the first auxiliary electrode AVE11.
  • the source electrode AVE12 of TFT1 may be referred to as a second auxiliary electrode AVE12.
  • the semiconductor pattern ACT4 - FL1 of the fourth transistor TFT1 may be disposed on the buffer layer BF.
  • the semiconductor patterns ACT4 - FL1 of the fourth transistor TFT1 may be disposed on the semiconductor layer 130 .
  • the gate insulating layer GI may be disposed on the buffer layer BF on which the semiconductor patterns ACT4 - FL1 of the fourth transistor TFT1 are disposed.
  • the gate insulating layer GI may expose a portion of the upper surface of the first lower connection pattern CWP1 together with the buffer layer BF.
  • the gate electrode GP2_FL1 of the fourth transistor TFT1 may be disposed on the gate insulating layer GI.
  • the gate electrode GP2_FL1 of the fourth transistor TFT1 may overlap a portion of the semiconductor pattern ACT4-FL1 of the fourth transistor TFT1.
  • the gate electrode GP2_FL1 of the fourth transistor TFT1 may be disposed on the first conductive layer 140 .
  • the interlayer insulating layer ILD may be disposed on the gate insulating layer GI on which the gate electrode GP2_FL1 of the fourth transistor TFT1 is disposed.
  • the interlayer insulating layer ILD may expose a portion of an upper surface of the first lower connection pattern CWP1 together with the buffer layer BF and the gate insulating layer GI.
  • the drain electrode AVE11 and the source electrode AVE12 of the fourth transistor TFT1 may be disposed on the interlayer insulating layer ILD.
  • the drain electrode AVE11 and the source electrode AVE12 of the fourth transistor TFT1 may be spaced apart from each other.
  • the drain electrode AVE11 and the source electrode AVE12 of the fourth transistor TFT1 may be disposed on the second conductive layer 150 .
  • the drain electrode AVE11 of the fourth transistor TFT1 may overlap one end of the semiconductor pattern ACT4 - FL1 of the fourth transistor TFT1.
  • the drain electrode AVE11 of the fourth transistor TFT1 may be electrically connected to one end of the fourth transistor TFT1 through the contact hole CNT57 penetrating the interlayer insulating film ILD and the gate insulating film GI.
  • the drain electrode AVE11 of the fourth transistor TFT1 may be integrated with the first connection line FCNL1 to form one pattern. That is, the drain electrode AVE11 of the fourth transistor TFT1 may be a partial region of the first upper connection pattern FCNP1.
  • the first connection line FCNL1 may be electrically connected to the first lower connection pattern CWP1 through the contact hole CNT37_FL1 penetrating the buffer layer BF, and the drain electrode AVE11 of the fourth transistor TFT1 may be It may be electrically connected to the first lower connection pattern CWP1 through the first connection line FCNL1. Accordingly, the drain electrode AVE11 of the fourth transistor TFT1 may be electrically connected to the first external signal line FOL1 through the first connection line FCNL1 and the first lower connection pattern CWP1. Therefore, the external signal line FOL and the fourth transistor TFT1 may be electrically connected through the drain electrode AVE11 of the fourth transistor TFT1.
  • the source electrode AVE12 of the fourth transistor TFT1 may overlap the other end of the semiconductor pattern ACT4 - FL1 of the fourth transistor TFT1 .
  • the source electrode AVE12 of the fourth transistor TFT1 may be electrically connected to the other end of the fourth transistor TFT1 through the contact hole CNT58 passing through the interlayer insulating layer ILD and the gate insulating layer GI.
  • the source electrode AVE12 of the fourth transistor TFT1 may be integrally formed with the horizontal voltage line HVDL. Accordingly, the source electrode AVE12 of the fourth transistor TFT1 may be connected to the horizontal voltage line HVDL. Accordingly, the horizontal voltage line HVDL and the fourth transistor TFT1 may be electrically connected through the source electrode AVE12 of the fourth transistor TFT1.
  • the fourth transistor TFT1 is connected between the external signal line FOL and the horizontal voltage line HVDL, and can play a role in resolving the overvoltage or overcurrent when overvoltage or overcurrent is applied to the external signal line FOL.
  • the fourth transistor TFT1 is connected between the first external signal line FOL1 electrically connected to the third data line DL3 and the horizontal voltage line HVDL, and is connected to the first external signal line FOL1.
  • FIG. 13 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • the present embodiment is different from the embodiment of FIG. 11 in that the first dummy pattern DMP1_1 is disposed in the area partitioned by the second contact hole CNT2 .
  • the first dummy pattern DMP1_1 is disposed on the sidewall of the buffer layer BF overlapping the second contact hole CNT2 in an area adjacent to the dam pattern DAM, but not on the upper surface of the buffer layer BF. may not be That is, the first dummy pattern DMP1_1 overlaps the second contact hole CNT2 and may be disposed in an area defined by the second contact hole CNT2.
  • This embodiment may be formed in a patterning process of the second conductive layer 150 for forming the second voltage line VSL and the first connection line FCNL1 during the manufacturing process of the display device 10 described later.
  • the photoresist layer used in the patterning process of the second conductive layer 150 remains in the second contact hole CNT2 due to the step formed by the second contact hole CNT2, and the second contact hole ( A first dummy pattern DMP1_1 may be formed in an area overlapping CNT2 .
  • the first dummy pattern DMP1_1 and the second voltage line VSL are spaced apart with the dam pattern DAM interposed therebetween, and the first dummy pattern DMP1_1 forms the second contact hole CNT2.
  • the second voltage line VSL and the first upper connection pattern FCNP1 may be stably disconnected. Accordingly, reliability of the manufacturing process of the display device 10 may be improved.
  • FIG. 14 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • the first dummy pattern DMP1_2 and the second voltage line VSL_2 extend toward the dam pattern DAM and are partially disposed on the sidewall of the dam pattern DAM, as shown in FIG. 11 . It is a difference from the embodiment.
  • the second voltage line VSL_2 extends from the buffer layer BF toward the dam pattern DAM and may be partially disposed on one sidewall of the dam pattern DAM.
  • the second voltage line VSL_2 may be partially disposed on one sidewall of the gate insulating layer GI_B constituting one sidewall of the dam pattern DAM and one sidewall of the interlayer insulating layer ILD_B.
  • the second voltage line VSL_2 may not be disposed on the upper surface of the dam pattern DAM.
  • the second voltage line VSL_2 may not be disposed on the upper surface of the interlayer insulating layer ILD_B constituting the upper surface of the dam pattern DAM.
  • the first dummy pattern DMP1_2 may be disposed to be spaced apart from the second voltage line VSL_2 with the dam pattern DAM interposed therebetween.
  • the first dummy pattern DMP1_2 may extend toward the dam pattern DAM on the buffer layer BF and may be partially disposed on the other sidewall of the dam pattern DAM.
  • the first dummy pattern DMP1_2 may be partially disposed on the other sidewall of the gate insulating layer GI_B constituting the other sidewall of the dam pattern DAM and the other sidewall of the interlayer insulating layer ILD_B.
  • the first dummy pattern DMP1_2 may not be disposed on the upper surface of the dam pattern DAM.
  • the first dummy pattern DMP1_2 may not be disposed on the upper surface of the interlayer insulating layer ILD_B constituting the upper surface of the dam pattern DAM.
  • This embodiment may be formed in a patterning process of the second conductive layer 150 for forming the second voltage line VSL_2 and the first connection line FCNL1 during the manufacturing process of the display device 10 described later.
  • a dam pattern DAM having a predetermined height is disposed in an area adjacent to the second contact hole CNT2, and the pattern of the second conductive layer 150 is formed.
  • the thickness of the photoresist layer used in the conversion process can be adjusted. Accordingly, the second conductive layer disposed on the upper surface of the dam pattern DAM is stably removed, thereby preventing a short circuit between the second voltage line VSL and the first upper connection pattern FCNP1.
  • 15 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • the present embodiment is different from the embodiment of FIG. 11 in that the sidewall of the interlayer insulating layer ILD_1 is aligned to the inner side of the sidewall of the gate insulating layer GI.
  • the interlayer insulating layer ILD_1 disposed on the gate insulating layer GI may be disposed on the upper surface of the gate insulating layer GI.
  • the interlayer insulating layer ILD_1 is disposed on the upper surface of the gate insulating layer GI, and may expose a portion of the upper surface of the gate insulating layer GI. Therefore, the sidewall of the interlayer insulating layer ILD_1 may be aligned to the inner side of the sidewall of the gate insulating layer GI.
  • the sidewall of the interlayer insulating layer ILD_A_1 and the sidewall of the gate insulating layer GI_A defining the contact hole CNT38_FL1 connecting the first connection line FCNL1 and the third data line DL3 may not be aligned.
  • a sidewall of the interlayer insulating layer ILD_A_1 defining the contact hole CNT38_FL1 may be aligned to an inner side of a sidewall of the gate insulating layer GI_A defining the contact hole CNT38_FL1.
  • the sidewall of the interlayer insulating layer ILD_B_1 constituting the dam pattern DAM_1 and the sidewall of the gate insulating layer GI_B may not be aligned.
  • the sidewall of the interlayer insulating layer ILD_B_1 constituting the dam pattern DAM_1 may be aligned to the inner side of the sidewall of the gate insulating layer GI_B constituting the dam pattern DAM_1. Accordingly, the interlayer insulating layer ILD_B_1 constituting the dam pattern DAM_1 may expose a portion of the upper surface of the gate insulating layer GI_B.
  • the present embodiment may be formed by separately performing a process of forming the dam pattern DAM_1, the gate insulating layer GI including a plurality of contact holes, and the interlayer insulating layer ILD_1. .
  • 16 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • the present embodiment differs from the embodiment of FIG. 11 in that the sidewall of the interlayer insulating layer ILD_2 is aligned outside the sidewall of the gate insulating layer GI.
  • the interlayer insulating layer ILD_2 disposed on the gate insulating layer GI may be disposed to cover the upper surface and sidewalls of the gate insulating layer GI. Accordingly, the sidewall of the interlayer insulating layer ILD_2 may be aligned outside the sidewall of the gate insulating layer GI.
  • the sidewall of the interlayer insulating layer ILD_B_2 constituting the dam pattern DAM_2 and the sidewall of the gate insulating layer GI_B may not be aligned.
  • sidewalls of the interlayer insulating layer ILD_B_2 constituting the dam pattern DAM_2 may be aligned outside of sidewalls of the gate insulating layer GI_B constituting the dam pattern DAM_2.
  • the interlayer insulating layer ILD_B_2 constituting the dam pattern DAM_2 may cover the upper surface and the sidewall of the gate insulating layer GI_B and may constitute the sidewall of the dam pattern DAM_2.
  • 17 is a cross-sectional view showing another example taken along the line II' of FIG. 10;
  • the gate insulating film GI_3 and the interlayer insulating film ILD_3 are disposed over the entire surface, and the dam pattern DAM_3 is formed as a separate layer from the gate insulating film GI_3 and the interlayer insulating film ILD_3. It is different from the embodiment of FIG. 11 in that it becomes.
  • the gate insulating layer GI_3 may be disposed entirely on the buffer layer BF.
  • the interlayer insulating layer ILD_3 may be entirely disposed on the gate insulating layer GI_3.
  • the second conductive layer 150 may be disposed on the interlayer insulating layer ILD_3.
  • the second conductive layer 150 may include a second voltage line VSL and a first upper connection pattern FCNP1.
  • the second voltage line VSL and the first upper connection pattern FCNP1 may be spaced apart from each other on the interlayer insulating layer ILD_3.
  • the first upper connection pattern FCNP1 may include a first dummy pattern DMP1 and a first connection line FCNL1.
  • the first dummy pattern DMP1 may be disposed on the gate insulating layer GI_3 and the interlayer insulating layer ILD_3 overlapping the second contact hole CNT2 .
  • the first connection line FCNL1 may extend from the first dummy pattern DMP1 and overlap a portion of the first lower connection pattern CWP1 and the first and third data lines DL1 and DL3 .
  • the first connection line FCNL1 may be electrically connected to the first lower connection pattern CWP1 through the contact hole CNT37_FL1 penetrating the interlayer insulating layer ILD_3, the gate insulating layer GI_3, and the buffer layer BF.
  • the first connection line FCNL1 may be electrically connected to the third data line DL3 through the contact hole CNT38_FL1 penetrating the interlayer insulating layer ILD_3, the gate insulating layer GI_3, and the buffer layer BF.
  • the second voltage line VSL may be spaced apart from the first upper connection pattern FCNP1.
  • the second voltage line VSL may be disposed on the interlayer insulating layer ILD_3.
  • the dam pattern DAM_3 may be disposed on an upper surface of the interlayer insulating layer ILD_3.
  • the dam pattern DAM_3 may be disposed between the second voltage line VSL and the first upper connection pattern FCNP1. That is, the second voltage line VSL and the first upper connection pattern FCNP1 may be spaced apart from each other with the dam pattern DAM_3 interposed therebetween.
  • the dam pattern DAM_3 may be located in an area adjacent to the second contact hole CNT2.
  • the dam pattern DAM_3 may protrude upward from the upper surface of the interlayer insulating layer ILD_3. That is, the dam pattern DAM_3 may be formed to have a predetermined thickness. The thickness of the dam pattern DAM_3 may be greater than that of the second conductive layer 150 .
  • the dam pattern DAM_3 is formed by connecting the second voltage line VSL and the first upper connection pattern FCNP1 (or upper connection pattern) in the patterning process of the second conductive layer 150 during the manufacturing process of the display device 10 described later. It may serve to adjust the thickness of the photoresist layer so that the pattern (FCNP) is stably disconnected.
  • the dam pattern DAM_3 may include an insulating material.
  • the dam pattern DAM_3 may include an organic insulating material or an inorganic insulating material.
  • the dam pattern DAM_3 may include an organic material such as polyimide (PI), but is not limited thereto.
  • the dam pattern DAM_3 may be formed after forming the interlayer insulating layer ILD_3 and before the process of patterning the second conductive layer 150 . In this case, an additional process for forming the dam pattern DAM_3 is performed, but the gate insulating film GI_3 and the interlayer insulating film ILD_3 are disposed over the entire surface to provide insulation or insulation between the lower conductive layer and the second conductive layer 150. Protection can be easy.
  • FIG. 18 is a plan layout view illustrating another example in which region C of FIG. 7 is enlarged.
  • 19 is a cross-sectional view showing an example cut along line III-III′ of FIG. 18 .
  • 20 is a cross-sectional view showing an example cut along the line IV-IV' of FIG. 18;
  • the dam pattern DAM_4 is formed to surround the second contact hole CNT2 in an area adjacent to the second contact hole CNT2 on a plane, as shown in FIGS. 10 and 11. It is different from the embodiment of
  • the dam pattern DAM_4 may be disposed to surround the second contact hole CNT2 where the external signal line FOL and the lower connection pattern CWP contact each other.
  • the dam pattern DAM_4 may have a closed loop shape to surround the second contact hole CNT2.
  • the dam pattern DAM_4 may include the first to fourth dam patterns DAM1, DAM2, DAM3, and DAM4.
  • the first to fourth dam patterns DAM1 , DAM2 , DAM3 , and DAM4 may form the first to fourth sides of the dam pattern DAM_4 .
  • the first dam pattern DAM1 is the upper side of the dam pattern DAM_4
  • the second dam pattern DAM2 is the lower side of the dam pattern DAM_4
  • the third dam pattern DAM1 is the upper side of the dam pattern DAM_4.
  • the left side, the fourth dam pattern DAM4, may be the right side of the dam pattern DAM_4.
  • the second voltage line VSL may be disposed adjacent to the upper side of the dam pattern DAM_4, and the first connection line FCNL1 may be disposed adjacent to the lower side of the dam pattern DAM_4.
  • the second voltage line VSL and the first connection line FCNL1 may be spaced apart from each other with the dam pattern DAM_4 interposed therebetween.
  • the second voltage line VSL is spaced apart from the upper side of the first dam pattern DAM1 of the dam pattern DAM_4, and the first connection line FCNL1 is connected to the second dam pattern DAM2 of the dam pattern DAM_4.
  • the first connection line FCNL1 may overlap a portion of the first lower connection pattern CWP1 and a portion of the third data line DL3 in the third direction DR3.
  • a part of the first connection line FCNL1 is electrically connected to the first lower connection pattern CWP1 through the contact hole CNT37_FL1 passing through the buffer layer BF, and another part of the first connection line FCNL1 is interlayer. It may be electrically connected to the third data line DL3 through another contact hole CNT38 penetrating the insulating layer ILD, the gate insulating layer GI, and the buffer layer BF.
  • the first dummy pattern DMP1_1 may be disposed in an area partitioned by the dam pattern DAM_4.
  • the first dummy pattern DMP1_1 is disposed in a region defined inside of the first to fourth dam patterns DAM1 , DAM2 , DAM3 , and DAM4 of the dam pattern DAM_4 , so as to cover the second contact hole CNT2 and the third It can overlap in the direction DR3.
  • the first dummy pattern DMP1_1 may be formed as an island pattern within a region defined inside the first to fourth dam patterns DAM1 , DAM2 , DAM3 , and DAM4 of the dam pattern DAM_4 .
  • the first dummy pattern DMP1_1 As the first dummy pattern DMP1_1 is disposed in the area partitioned by the dam pattern DAM_4, the first dummy pattern DMP1_1 forms the second voltage line VSL and the first connection line with the dam pattern DAM_4 interposed therebetween. (FCNL1) and may be separated from each other. Specifically, the first dummy pattern DMP1_1 is spaced apart from the second voltage line VSL in the second direction DR2 with the first dam pattern DAM1 of the dam pattern DAM_4 interposed therebetween, and the dam pattern DAM_4 ) may be spaced apart from the first connection line FCNL1 in the second direction DR2 with the second dam pattern DAM2 interposed therebetween. Accordingly, the first dummy pattern DMP1_1 and the first connection line FCNL1 may be spaced apart and formed as separate patterns.
  • the second voltage line VSL, the first connection line FCNL1 and the first dummy pattern DMP1_1 may be formed of the same material on the same layer.
  • the second voltage line VSL, the first connection line FCNL1 and the first dummy pattern DMP1_1 may be formed of the second conductive layer 150 .
  • the first dummy pattern DMP1_1 may overlap a portion of the first lower connection pattern CWP1 in the third direction DR3.
  • a buffer layer BF, a gate insulating layer GI_C, and an interlayer insulating layer ILD_C are interposed between the first dummy pattern DMP1_1 and the first lower connection pattern CWP1, and the first dummy pattern DMP1_1 and the first connection pattern ( FCNL1) is formed as a separate pattern, so that the dummy pattern DMP_1 and the first lower connection pattern CWP1 may be electrically insulated.
  • FIG. 21 is a plan layout view illustrating another example in which region C of FIG. 7 is enlarged.
  • 22 is a cross-sectional view showing an example cut along line V-V′ of FIG. 21 .
  • a third gate pattern GP3 disposed on the gate insulating layer GI and formed of the first conductive layer 140 is further included, as shown in FIGS. 18 and 19 . It is a difference from the embodiment.
  • the first conductive layer 140 may further include a third gate pattern GP3.
  • a partial area of the third gate pattern GP3 overlaps the lower connection pattern CWP (specifically, the first lower connection pattern CWP1) in the third direction DR3, and the third gate pattern GP3
  • Other partial areas may be overlapped with the first connection line FCNL1 in the third direction DR3.
  • the third gate pattern GP3 is formed of the first conductive layer 140 and may be disposed on the gate insulating layer GI.
  • the third gate pattern GP3 may extend downward in an area partitioned by the dam pattern DAM_4. Accordingly, the third gate pattern GP3 may cover the gate insulating layer GI_B constituting the second dam pattern DAM2.
  • the interlayer insulating layer ILD may be disposed on the gate insulating layer GI on which the third gate pattern GP3 is disposed. Accordingly, the interlayer insulating layer ILD_B constituting the second dam pattern DAM2 may be disposed on the third gate pattern GP3.
  • the second conductive layer 150 may be disposed on the interlayer insulating layer ILD.
  • the first connection line FCNL1 may contact and be electrically connected to a part of the third gate pattern GP3 exposed by the interlayer insulating layer ILD_B constituting the second dam pattern DAM2.
  • FIG. 23 is a plan layout view illustrating another example in which region C of FIG. 7 is enlarged.
  • the present embodiment is different from the embodiment of FIG. 18 in that the dam pattern DAM_5 includes the first dam pattern DAM1 and the second dam pattern DAM2.
  • the dam pattern DAM_5 includes the first dam pattern DAM1 disposed above the second contact hole CNT1 and the second dam pattern DAM2 disposed below the second contact hole CNT1.
  • the dam pattern DAM_5 includes only the first dam pattern DAM1 and the second dam pattern DAM2 disposed on the upper and lower sides of the second contact hole CNT1, the second voltage line VSL and the second dam pattern DAM_5
  • One connection line FCNL1 may be patterned to be stably disconnected by the dam pattern DAM_5.
  • 24 to 26 are cross-sectional views of each manufacturing process of the display device of FIG. 11 .
  • a material layer 150 ′ for the second conductive layer is entirely deposited on the dam pattern DAM, the gate insulating layer GI, and the interlayer insulating layer ILD.
  • the material layer 150' for the second conductive layer is deposited to the inside of the contact hole CNT38_FL1 penetrating the gate insulating film GI and the interlayer insulating film ILD, and is connected to the third data line DL3, and is connected to the buffer layer. It may be deposited to the inside of the other contact hole CNT37_FL1 passing through (BF) and connected to the first lower connection pattern CWP1.
  • a photoresist layer PR' is applied on the material layer 150' for the second conductive layer.
  • the photoresist layer PR′ may have a generally flat surface, but may include a predetermined step depending on the shape of the lower pattern.
  • the height of the surface of the photoresist layer PR′ in the region where the dam pattern DAM is disposed may be higher than the height of the surface in the region adjacent to the dam pattern DAM.
  • the height of the surface of the photoresist layer PR′ may be measured from a reference plane such as one surface of the first substrate SUB1. This may be reflected when the dam pattern DAM disposed under the photoresist layer PR' is formed to have a predetermined thickness.
  • the thickness of the photoresist layer PR′ may be different for each region. Specifically, the thickness dd3 of the photoresist layer PR' in an area overlapping the dam pattern DAM may be smaller than the thicknesses dd2 and dd1 of the photoresist layer PR' in adjacent areas. A thickness dd1 of the photoresist layer PR' in an area overlapping the second contact hole CNT2 may be greater than thicknesses dd2 and dd3 of the photoresist layer PR' in adjacent areas.
  • the photoresist layer PR' fills the step formed by the second contact hole CNT2 penetrating the second substrate SUB2 and has a substantially flat surface, thereby forming a A thickness dd1 of the photoresist layer PR' may be significantly greater than other areas, and a thickness dd3 of the photoresist layer PR' in an area overlapping the dam pattern DAM may be smaller than other areas.
  • first and second photoresist patterns PR1 and PR2 are formed by exposing and developing the applied photoresist layer PR'.
  • the thickness dd1 of the photoresist layer PR' overlapping the second contact hole CNT2 is relatively thick, the second contact hole CNT2 overlaps with the second contact hole CNT2 even after exposure and development of the photoresist layer PR'.
  • the thickness (dd3) of the photoresist layer PR' overlapping the dam pattern DAM is relatively thin, so that after the exposure and development processes, the photoresist layer PR' in the area overlapping the dam pattern DAM Removal of can be stable.
  • the photoresist layer PR' disposed on the dam pattern DAM is stable.
  • the second conductive layer material layer 150 ′ overlapping the dam pattern DAM may be exposed by the first and second photoresist patterns PR1 and PR2.
  • the material layer 150' for the second conductive layer is etched using the first and second photoresist patterns PR1 and PR2 as an etching mask, and as shown in FIG. 26, the second voltage line VSL and the first upper portion are etched.
  • a connection pattern FCNP1 is formed.
  • the first and second photoresist patterns PR1 and PR2 are removed through a strip or ashing process.
  • the patterning process of the second conductive layer 150 disposed in the area around the second contact hole CNT2 penetrating the second substrate SUB2 is performed by photo A process of exposing and developing the resist layer may be included. Due to the step formed by the height of the second contact hole CNT2 in the region where the photoresist layer overlaps the second contact hole CNT2, the photoresist layer remains exposed to the second contact hole CNT2 even after the exposure and development processes. and may remain in the surrounding area.
  • the photoresist layer disposed on top of the dam pattern DAM can be stably removed after the exposure and development processes.
  • the second conductive layer 150 disposed on the dam pattern DAM can be stably removed. Therefore, in the patterning process of the second conductive layer 150, the second voltage line VSL and the connection line FCNL disposed adjacent to the second contact hole CNT2 can be stably disconnected, and thus the display device 10 ) The reliability of the manufacturing process can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 외부 신호 라인, 상기 외부 신호 라인 상에 배치되며, 상기 외부 신호 라인의 일면을 노출하는 컨택홀을 포함하는 제2 기판, 상기 제2 기판 상에 배치되며, 연결 패턴을 포함하는 하부 금속층, 상기 하부 금속층 상에서 상기 컨택홀과 인접 배치된 댐 패턴, 및 상기 하부 금속층 상에 배치되는 제1 도전층으로서, 상기 댐 패턴을 사이에 두고 서로 이격된 전압 라인 및 연결 라인을 포함한다.

Description

표시 장치
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치를 대형 크기로 제조하는 경우, 화소 개수의 증가로 인하여 발광 소자의 불량률이 증가할 수 있고, 생산성 또는 신뢰성이 저하될 수 있다. 이를 해결하기 위해, 타일형 표시 장치는 상대적으로 작은 크기를 갖는 복수의 표시 장치를 연결하여 대형 크기의 화면을 구현할 수 있다. 타일형 표시 장치는 서로 인접한 복수의 표시 장치 각각의 비표시 영역 또는 베젤 영역으로 인하여, 복수의 표시 장치 사이의 심(Seam)이라는 경계 부분을 포함할 수 있다. 복수의 표시 장치 사이의 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 발명이 해결하고자 하는 과제는 외부 신호 라인과 제1 연결 라인이 연결되는 컨택홀의 인접 영역에 절연 물질을 포함하는 댐 패턴을 형성함으로써, 복수의 배선을 형성하는 패턴화 공정에서 동일한 도전층으로 형성되며, 컨택홀의 인접 영역에 배치되는 복수의 배선들이 합선되는 것을 방지하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않으며, 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 외부 신호 라인, 상기 외부 신호 라인 상에 배치되며, 상기 외부 신호 라인의 일면을 노출하는 컨택홀을 포함하는 제2 기판, 상기 제2 기판 상에 배치되며, 연결 패턴을 포함하는 하부 금속층, 상기 하부 금속층 상에서 상기 컨택홀과 인접 배치된 댐 패턴, 및 상기 하부 금속층 상에 배치되는 제1 도전층으로서, 상기 댐 패턴을 사이에 두고 서로 이격된 전압 라인 및 연결 라인을 포함한다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 기판 상에 배치된 외부 신호 라인, 상기 외부 신호 라인 상에 배치되는 제2 기판으로서, 상기 제2 기판을 관통하며 상기 외부 신호 라인의 일 단부와 중첩하는 컨택홀을 포함하는 제2 기판, 상기 외부 신호 라인의 일 단부와 중첩하는 연결 패턴, 상기 컨택홀의 제1 방향 일측에 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 전압 라인, 상기 컨택홀과 상기 전압 라인 사이에 배치되어 상기 제2 방향으로 연장된 댐 패턴, 및 상기 컨택홀의 상기 제1 방향 타측에 배치되며, 상기 연결 패턴과 전기적으로 연결되는 연결 라인을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따른 표시 장치는 기판을 관통하는 컨택홀의 주변 영역에 배치되는 도전층의 패턴화 공정은 포토레지스트층을 노광 및 현상하는 공정을 포함할 수 있다. 상기 포토레지스트층이 컨택홀과 중첩하는 영역에서 컨택홀의 높이에 의해 형성되는 단차로 인해, 포토레지스트층을 노광 및 현상 공정 이후에도 컨택홀 및 그 주변 영역에 잔류할 수 있다. 한편, 소정의 두께를 가지는 댐 패턴을 컨택홀 주변 영역에 형성함으로써 댐 패턴의 상부에 배치되는 포토레지스트층은 노광 및 현상 공정 이후 안정적으로 제거할 수 있으므로, 도전층의 패턴화 공정에서 댐 패턴의 상부에 배치되는 도전층은 안정적으로 제거될 수 있다. 따라서, 도전층의 패턴화 공정에서 컨택홀과 인접 배치되는 복수의 라인들을 합선되는 것을 용이하게 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 일 실시예에 따른 표시 장치에 포함된 연성 필름 및 외부 신호 라인들을 나타낸 평면 배치도이다.
도 5는 일 실시예에 따른 표시 장치의 화소들을 간략하게 나타내는 블록도이다.
도 6은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 7은 도 4의 A 영역을 확대한 일 예를 나타낸 평면 배치도이다.
도 8은 도 7의 하부 도전층, 하부 금속층 및 제2 도전층의 상대적인 연결 관계를 나타낸 평면 배치도이다.
도 9는 도 7의 반도체층, 제1 도전층 및 제2 도전층의 상대적인 연결 관계를 나타낸 평면 배치도이다.
도 10은 도 7의 C 영역을 확대한 일 예를 나타낸 평면 배치도이다.
도 11은 도 10의 I-I'선을 따라 자른 일 예를 나타낸 단면도이다.
도 12는 도 7 내지 도 9의 II-II'선을 따라 자른 일 예를 나타낸 단면도이다.
도 13은 도 10의 I-I'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 14는 도 10의 I-I'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 15는 도 10의 I-I'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 16은 도 10의 I-I'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 17은 도 10의 I-I'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 18은 도 7의 C 영역을 확대한 다른 예를 나타낸 평면 배치도이다.
도 19는 도 18의 III-III'선을 따라 자른 일 예를 나타낸 단면도이다.
도 20은 도 18의 IV-IV'선을 따라 자른 일 예를 나타낸 단면도이다.
도 21은 도 7의 C 영역을 확대한 또 다른 예를 나타낸 평면 배치도이다.
도 22는 도 21의 V-V'선을 따라 자른 일 예를 나타낸 단면도이다.
도 23은 도 7의 C 영역을 확대한 또 다른 예를 나타낸 평면 배치도이다.
도 24 내지 도 26은 도 11의 표시 장치의 제조 공정별 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 타일형 표시 장치(TD)는 동영상이나 정지 영상을 표시한다. 타일형 표시 장치(TD)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 타일형 표시 장치(TD)에 포함될 수 있다.
타일형 표시 장치(TD)는 평면상 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 포함하는 직사각형 형상을 가질 수 있다. 타일형 표시 장치(TD)는 전체적으로 평면적 형상을 가질 수 있으나, 이에 한정되지 않는다.
타일형 표시 장치(TD)는 복수의 표시 장치(10)를 포함할 수 있다. 복수의 표시 장치(10)는 격자형으로 배열될 수 있으나, 이에 한정되지 않는다. 복수의 표시 장치(10)는 제1 방향(DR1) 또는 제2 방향(DR2)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치(10) 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치(10)는 서로 다른 크기를 가질 수 있다.
복수의 표시 장치(10) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(10)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다.
이하, 타일형 표시 장치(TD) 또는 표시 장치(10)를 설명하는 도면에서는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 이하, 타일형 표시 장치(TD) 또는 표시 장치(10)를 설명하는 실시예에서. 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
타일형 표시 장치(TD) 또는 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, "하면"은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 타일형 표시 장치(TD) 또는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"은 제1 방향(DR1) 일측, "좌측"은 제1 방향(DR1) 타측, "상측"은 제2 방향(DR2) 일측, "하측"은 제2 방향(DR2) 타측을 나타낸다.
복수의 표시 장치(10) 각각은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소를 포함하여 영상을 표시할 수 있다. 복수의 화소 각각은 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 초소형 발광 다이오드(Micro LED), 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum Dot Light Emitting Diode), 또는 무기 반도체를 포함하는 무기 발광 다이오드를 포함할 수 있다. 이하에서는, 복수의 화소 각각이 무기 발광 다이오드를 포함하는 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다.
타일형 표시 장치(TD)는 전체적으로 평면적 형상을 가질 수 있으나, 이에 한정되지 않는다. 타일형 표시 장치(TD)는 입체적 형상을 가짐으로써, 사용자에게 입체감을 줄 수 있다. 예를 들어, 타일형 표시 장치(TD)가 입체적 형상을 갖는 경우, 복수의 표시 장치(10) 중 적어도 일부의 표시 장치(10)는 커브드(Curved) 형상을 가질 수 있다. 다른 예를 들어, 복수의 표시 장치(10) 각각은 평면 형상을 갖고 서로 소정의 각도로 연결됨으로써, 타일형 표시 장치(TD)는 입체적 형상을 가질 수 있다.
타일형 표시 장치(TD)는 복수의 표시 영역(DA) 사이에 배치되는 결합 영역(SM)을 포함할 수 있다. 타일형 표시 장치(TD)는 인접한 표시 장치들(10) 각각의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 영역(SM)에 배치되는 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 복수의 표시 장치(10) 각각의 결합 영역(SM)은 패드부 또는 패드부에 부착되는 연성 필름을 포함하지 않을 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역들(DA) 사이의 거리는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 복수의 표시 장치(10) 사이의 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)의 표시 영역(DA)은 복수의 화소를 포함할 수 있다. 화소는 표시를 위한 반복되는 최소 단위를 의미한다. 복수의 화소는 행렬 방향으로 배열될 수 있다. 각 화소의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있으나, 이에 제한되는 것은 아니다.
표시 영역(DA)은 후술하는 차광 부재에 의해 정의되는 출광 영역(LA) 및 그 주변의 차광 영역(BA)을 포함할 수 있다. 출광 영역(LA)은 표시 장치(10)의 발광 소자층에서 방출된 광이 외부로 제공되는 영역이고, 차광 영역(BA)은 발광 소자층에서 방출된 광이 투과하지 않는 영역일 수 있다. 상기 출광 영역(LA)에서는 소정의 피크 파장을 갖는 광이 외부로 제공될 수 있다. 출광 영역(LA)은 제1 출광 영역(LA1), 제2 출광 영역(LA2) 및 제3 출광 영역(LA3)을 포함할 수 있다.
제1 내지 제3 출광 영역(LA1, LA2, LA3)은 소정의 피크 파장을 갖는 광이 표시 장치(10)의 외부로 출사되는 영역일 수 있다. 제1 출광 영역(LA1)은 제1 색의 광을 출사할 수 있고, 제2 출광 영역(LA2)은 제2 색의 광을 출사할 수 있으며, 제3 출광 영역(LA3)은 제3 색의 광을 출사할 수 있다. 예를 들어, 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 출광 영역(LA1, LA2, LA3)은 표시 장치(10)의 표시 영역(DA)에서 제1 방향(DR1)을 따라 순차적으로 반복 배치될 수 있다. 제1 내지 제3 출광 영역(LA1, LA2, LA3)의 평면 형상은 직사각형 일 수 있으나, 이에 제한되지 않는다.
차광 영역(BA)은 제1 내지 제3 출광 영역(LA1, LA2, LA3)을 둘러싸도록 배치될 수 있다. 차광 영역(BA)에는 차광 부재가 배치되어, 제1 내지 제3 출광 영역(LA1, LA2, LA3) 사이에 광의 혼색이 발생하는 것을 방지할 수 있다.
도 3은 일 실시예에 따른 표시 장치의 단면도이다.
도 3을 참조하면, 표시 장치(10)는 베이스 부재(BL), 표시층(DPL), 봉지층(TFE), 반사 방지막(ARF), 연성 필름(FPCB), 연결 필름(ACF), 및 표시 구동부(DIC)를 포함할 수 있다.
*베이스 부재(BL)는 표시 장치(10)를 지지할 수 있다. 베이스 부재(BL)는 제1 기판(SUB1), 제1 배리어 절연막(BIL1), 하부 도전층(110), 제2 배리어 절연막(BIL2), 제2 기판(SUB2), 제3 배리어 절연막(BIL3)을 포함할 수 있다.
제1 기판(SUB1)은 베이스 기판일 수 있다. 제1 기판(SUB1)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 제1 기판(SUB1)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 제1 기판(SUB1)은 글라스 재질을 포함하는 리지드 기판일 수 있다.
제1 배리어 절연막(BIL1)은 제1 기판(SUB1) 상에 배치될 수 있다. 제1 배리어 절연막(BIL1)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제1 배리어 절연막(BIL1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제1 기판(SUB1) 및 제1 배리어 절연막(BIL1)은 제1 컨택홀(CNT1)을 포함할 수 있다. 제1 컨택홀(CNT1)은 제1 기판(SUB1) 및 제1 배리어 절연막(BIL1)을 관통할 수 있다. 제1 컨택홀(CNT1)은 제1 기판(SUB1)의 측벽 및 제1 배리어 절연막(BIL1)의 측벽에 의해 정의될 수 있다.
제1 컨택홀(CNT1)은 제1 기판(SUB1)의 하면에서부터 식각되어 제1 배리어 절연막(BIL1)의 상면까지 관통할 수 있다. 예를 들어, 제1 컨택홀(CNT1)의 하부 폭은 제1 컨택홀(CNT1)의 상부 폭보다 클 수 있다.
하부 도전층(110)은 제1 배리어 절연막(BIL1) 상에 배치될 수 있다. 하부 도전층(110)은 외부 신호 라인(FOL)을 포함할 수 있다. 하부 도전층(110)은 외부 신호 라인(FOL)을 포함하며, 상기 외부 신호 라인(FOL)은 표시층(DPL)과 연성 필름(FPCB)을 전기적으로 연결시키는 역할을 할 수 있다. 예를 들어, 하부 도전층(110)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
외부 신호 라인(FOL)은 제1 배리어 절연막(BIL1) 상에서 표시 영역(DA)에 배치될 수 있다. 표시 장치(10)는 표시 영역(DA)에 배치된 외부 신호 라인(FOL)을 포함함으로써, 비표시 영역(NDA)의 면적을 최소화할 수 있다. 표시 장치(10)의 제조 과정에서, 외부 신호 라인(FOL)의 하면의 일부는 제1 컨택홀(CNT1)에 의해 노출될 수 있다. 외부 신호 라인(FOL)은 제1 컨택홀(CNT1)에 삽입된 연결 필름(ACF)과 전기적 또는 물리적으로 연결될 수 있다.
외부 신호 라인(FOL)은 연성 필름(FPCB)과 표시층(DPL)을 전기적으로 연결시킬 수 있다.
외부 신호 라인(FOL)은 연결 필름(ACF)을 통해 연성 필름(FPCB)에 전기적으로 연결될 수 있다. 구체적으로, 외부 신호 라인(FOL)의 하면의 일부는 제1 컨택홀(CNT1)에 의해 노출될 수 있고, 제1 컨택홀(CNT1)에 의해 노출된 외부 신호 라인(FOL)의 하면의 일부는 제1 컨택홀(CNT1)에 삽입된 연결 필름(ACF)과 접촉함으로써 연성 필름(FPCB)과 전기적으로 연결될 수 있다.
외부 신호 라인(FOL)은 제1 연결 패턴(CWP)을 통해 표시층(DPL)에 전기적으로 연결될 수 있다. 구체적으로, 외부 신호 라인(FOL)의 상면의 일부는 후술하는 제2 컨택홀(CNT2)에 의해 노출될 수 있고, 제2 컨택홀(CNT2)에 의해 노출된 외부 신호 라인(FOL)의 상면의 일부는 제2 컨택홀(CNT2)을 통해 표시층(DPL)의 제1 연결 패턴(CWP)과 접촉함으로써 표시층(DPL)의 복수의 배선에 각각 전기적으로 연결될 수 있다. 상기 표시층(DPL)의 복수의 배선은 데이터 라인, 전압 라인, 또는 게이트 라인 등을 포함할 수 있다. 즉, 외부 신호 라인(FOL)은 제1 연결 패턴(CWP)을 통해 표시층(DPL)의 데이터 라인, 전압 라인, 또는 게이트 라인 등에 전기적으로 연결될 수 있다. 데이터 라인, 전압 라인, 또는 게이트 라인은 화소의 트랜지스터(TFT)에 연결될 수 있다.
따라서, 외부 신호 라인(FOL)은 연성 필름(FPCB)으로부터 수신된 전기적 신호를 제1 연결 패턴(CWP)을 통해 화소의 트랜지스터(TFT)에 공급할 수 있다.
제2 배리어 절연막(BIL2)은 제1 배리어 절연막(BIL1) 및 하부 도전층(110) 상에 배치될 수 있다. 제2 배리어 절연막(BIL2)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제2 배리어 절연막(BIL2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제2 기판(SUB2)은 제2 배리어 절연막(BIL2) 상에 배치될 수 있다. 제2 기판(SUB2)은 베이스 기판일 수 있다. 제2 기판(SUB2)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 제2 기판(SUB2)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 제2 기판(SUB2)은 글라스 재질을 포함하는 리지드 기판일 수 있다.
제3 배리어 절연막(BIL3)은 제2 기판(SUB2) 상에 배치될 수 있다. 제3 배리어 절연막(BIL3)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제3 배리어 절연막(BIL3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제3 배리어 절연막(BIL3), 제2 기판(SUB2), 및 제2 배리어 절연막(BIL2)은 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 컨택홀(CNT2)은 제3 배리어 절연막(BIL3), 제2 기판(SUB2), 및 제2 배리어 절연막(BIL2)을 관통할 수 있다. 제2 컨택홀(CNT2)은 제3 배리어 절연막(BIL3)의 측벽, 제2 기판(SUB2)의 측벽, 및 제2 배리어 절연막(BIL2)의 측벽에 의해 정의될 수 있다.
제2 컨택홀(CNT2)은 제3 배리어 절연막(BIL3)의 상면에서부터 식각되어 제2 배리어 절연막(BIL2)의 하면까지 관통할 수 있다. 예를 들어, 제2 컨택홀(CNT2)의 상부 폭은 제2 컨택홀(CNT2)의 하부 폭보다 클 수 있다. 표시 장치(10)의 제조 과정에서, 외부 신호 라인(FOL)의 상면은 제2 컨택홀(CNT2)에 의해 노출될 수 있고, 외부 신호 라인(FOL)은 제2 컨택홀(CNT2)에 삽입된 제1 연결 패턴(CWP)과 전기적 또는 물리적으로 연결될 수 있다.
표시층(DPL)은 베이스 부재(BL) 상에 배치될 수 있다. 표시층(DPL)은 회로층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 및 컬러 필터층(CFL)을 포함할 수 있다.
회로층(TFTL)은 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 회로층(TFTL)은 복수의 화소를 구동하는 적어도 하나의 트랜지스터 등을 포함하여, 발광 소자층(EML)을 구동할 수 있다.
회로층(TFTL)은 하부 금속층(120), 버퍼층(BF), 반도체층(130), 게이트 절연막(GI), 제1 도전층(140), 층간 절연막(ILD), 제2 도전층(150), 제1 보호층(PV1), 및 제1 평탄화층(OC1)을 포함할 수 있다.
하부 금속층(120)은 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 하부 금속층(120)은 차광 패턴(BML) 및 제1 연결 패턴(CWP)을 포함할 수 있다. 후술하는 바와 같이, 하부 금속층(120)은 데이터 라인 또는 전압 라인을 더 포함할 수도 있으나, 이에 제한되는 것은 아니다. 하부 금속층(120)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(120)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
차광 패턴(BML)은 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 차광 패턴(BML)은 하부에서 적어도 트랜지스터(TFT)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있다.
제1 연결 패턴(CWP)은 제3 배리어 절연막(BIL3) 상에서 차광 패턴(BML)과 이격되게 배치될 수 있다. 한편, 도면에서는 제1 연결 패턴(CWP)과 차광 패턴(BML)이 동일한 층에서 동일 물질로 형성된 것을 도시하고 있으나, 제1 연결 패턴(CWP)의 구성 물질을 이에 제한되지 않는다.
제1 연결 패턴(CWP)은 제2 컨택홀(CNT2)에 삽입되어 외부 신호 라인(FOL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 연결 패턴(CWP)은 데이터 라인에 전기적으로 연결되어 트랜지스터(TFT)에 데이터 전압을 공급할 수 있다. 다른 예를 들어, 제1 연결 패턴(CWP)은 전압 라인에 연결되어 트랜지스터(TFT)에 전원 전압을 공급할 수 있다. 또 다른 예를 들어, 제1 연결 패턴(CWP)은 게이트 라인에 연결되어 트랜지스터(TFT)에 게이트 신호를 공급할 수 있다. 따라서, 제1 연결 패턴(CWP)은 외부 신호 라인(FOL)로부터 수신된 전기적 신호를 화소의 트랜지스터(TFT)에 공급하는 역할을 할 수 있다.
버퍼층(BF)은 하부 금속층(120) 및 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 버퍼층(BF)은 투습에 취약한 제2 기판(SUB2)을 통해 침투하는 수분으로부터 트랜지스터를 보호하는 역할을 할 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기 물질을 포함할 수 있다. 예를 들어, 버퍼층(BF)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
반도체층(130)은 버퍼층(BF) 상에 배치될 수 있다. 반도체층(130)은 트랜지스터(TFT)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TFT)의 액티브층(ACT)은 상술한 바와 같이 차광 패턴(BML)과 중첩하여 배치될 수 있다.
게이트 절연막(GI)은 반도체층(130) 및 버퍼층(BF) 상에 배치될 수 있다. 게이트 절연막(GI)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층(140)은 게이트 절연막(GI) 상에 배치될 수 있다. 제1 도전층(140)은 트랜지스터(TFT)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 액티브층(ACT)과 중첩될 수 있다.
층간 절연막(ILD)은 제1 도전층(140) 및 게이트 절연막(GI) 상에 배치될 수 있다. 층간 절연막(ILD)은 게이트 전극(GE)을 덮도록 배치될 수 있다.
제2 도전층(150)은 층간 절연막(ILD) 상에 배치될 수 있다. 제2 도전층(150)은 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(ILD) 상에서 서로 이격되도록 배치될 수 있다. 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)은 각각 층간 절연막(ILD) 및 게이트 절연막(GI)을 관통하는 컨택홀을 통해 트랜지스터(TFT)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다.
트랜지스터(TFT)의 소스 전극(SE)은 후술하는 발광 소자층(EML)의 제1 전극(RME1)과 전기적으로 연결될 수 있다. 트랜지스터(TFT)의 드레인 전극(DE)은 후술하는 바와 같이 트랜지스터(TFT)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되는 제1 전압 라인과 연결될 수 있다.
제1 보호층(PV1)은 제2 도전층(150) 및 층간 절연막(ILD) 상에 배치될 수 있다. 제1 보호층(PV1)은 트랜지스터(TFT)를 보호할 수 있다. 제1 보호층(PV1)은 제1 전극(RME1)이 관통하는 컨택홀을 포함할 수 있다.
제1 평탄화층(OC1)은 제1 보호층(PV1) 상에 배치될 수 있다. 제1 평탄화층(OC1)은 하부에 배치된 패턴의 형상이나 유무에 무관하게 대체로 평탄한 표면을 가질 수 있다. 즉, 제1 평탄화층(OC1)은 제1 보호층(PV1)의 상부를 평탄화하는 역할을 할 수 있다. 제1 평탄화층(OC1)은 제1 보호층(PV1)과 함께 발광 소자층(EML)의 제1 전극(RME1)이 관통하는 컨택홀을 포함할 수 있다. 제1 평탄화층(OC1)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다.
발광 소자층(EML)은 회로층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 회로층(TFTL)의 제1 평탄화층(OC1) 상에 배치될 수 있다.
발광 소자층(EML)은 제1 돌출 패턴(BP1), 제2 돌출 패턴(BP2), 제1 전극(RME1), 제2 전극(RME2), 제1 절연층(PAS1), 발광 소자(ED), 제2 절연층(PAS2), 제1 접촉 전극(CTE1), 제2 접촉 전극(CTE2) 및 서브 뱅크(SB)를 포함할 수 있다.
제1 및 제2 돌출 패턴(BP1, BP2)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 제1 및 제2 돌출 패턴(BP1, BP2)은 제1 평탄화층(OC1)의 상면으로부터 돌출될 수 있다. 제1 및 제2 돌출 패턴(BP1, BP2)은 복수의 화소 각각의 출광 영역(LA) 또는 개구 영역에 배치될 수 있다. 제1 및 제2 돌출 패턴(BP1, BP2)은 출광 영역(LA)에서 서로 이격되도록 배치되어, 복수의 발광 소자(ED)가 배치되는 공간을 제공할 수 있다.
제1 전극(RME1)은 제1 평탄화층(OC1) 및 제1 돌출 패턴(BP1) 상에 배치될 수 있다. 제1 전극(RME1)은 복수의 발광 소자(ED)의 일측에 배치된 제1 돌출 패턴(BP1) 상에 배치될 수 있다. 제1 전극(RME1)은 제1 돌출 패턴(BP1)의 경사진 측면 상에 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제1 전극(RME1)은 제1 평탄화층(OC1) 및 제1 보호층(PV1)에 마련된 컨택홀에 삽입되어 트랜지스터(TFT)의 소스 전극(SE)과 전기적으로 연결될 수 있다. 제1 전극(RME1)은 제1 접촉 전극(CTE1)을 통해 발광 소자(ED)의 일 단부에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(RME1)은 화소의 트랜지스터(TFT)로부터 발광 소자(ED)의 휘도에 비례하는 전압을 수신할 수 있다.
제2 전극(RME2)은 제1 평탄화층(OC1) 및 제2 돌출 패턴(BP2) 상에 배치될 수 있다. 제2 전극(RME2)은 복수의 발광 소자(ED)의 타측에 배치된 제2 돌출 패턴(BP2) 상에 배치될 수 있다. 제2 전극(RME2)은 제2 돌출 패턴(BP2)의 경사진 측면 상에 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다. 제2 전극(RME2)은 제2 접촉 전극(CTE2)을 통해 발광 소자(ED)의 타 단부에 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(RME2)은 저전위 라인으로부터 전체 화소에 공급되는 저전위 전압을 수신할 수 있다.
제1 및 제2 전극(RME1, RME2)은 각각 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(RME1, RME2)은 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 란타늄(La) 중 적어도 하나를 포함할 수 있다. 다른 예를 들어, 제1 및 제2 전극(RME1, RME2)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 또 다른 예를 들어, 제1 및 제2 전극(RME1, RME2)은 투명 전도성 물질층 및 반사율이 높은 금속층을 갖는 복수의 층을 포함하거나, 투명 전도성 물질 및 반사율이 높은 금속을 포함하는 하나의 층을 포함할 수 있다. 제1 및 제2 전극(RME1, RME2)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 제1 평탄화층(OC1), 제1 및 제2 전극(RME1, RME2) 상에 배치될 수 있다. 제1 절연층(PAS1)은 제1 및 제2 전극(RME1, RME2)을 보호함과 동시에 제1 및 제2 전극(RME1, RME2)을 상호 절연시키는 역할을 할 수 있다. 제1 절연층(PAS1)은 제1 절연층(PAS1)을 관통하며, 제1 전극(RME1) 및 제2 전극(RME2)의 일부를 노출하는 컨택부를 포함할 수 있다.
서브 뱅크(SB)는 제1 절연층(PAS1) 상에서 차광 영역(BA)에 배치될 수 있다. 서브 뱅크(SB)는 복수의 화소의 경계에 배치되며, 출광 영역(LA)과 중첩하는 개구를 포함할 수 있다. 서브 뱅크(SB)는 표시 장치(10)의 제조 공정 중 발광 소자(ED)는 정렬하기 위한 잉크젯 프린팅 공정에서 발광 소자(ED)가 분산된 잉크가 출광 영역(LA) 내에 분사되도록 가이드하는 격벽의 역할을 할 수 있다. 서브 뱅크(SB)는 소정의 높이를 가질 수 있고, 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
발광 소자(ED)는 출광 영역(LA) 내에서 제1 돌출 패턴(BP1) 및 제2 돌출 패턴(BP2) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 양 단부가 각각 제1 전극(RME1) 및 제2 전극(RME2) 상에 놓이도록 정렬될 수 있다.
발광 소자(ED)의 일 단부는 제1 접촉 전극(CTE1)을 통해 제1 전극(RME1)에 전기적으로 연결될 수 있고, 발광 소자(ED)의 타 단부는 제2 접촉 전극(CTE2)을 통해 제2 전극(RME2)에 전기적으로 연결될 수 있다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다. 발광 소자(ED)는 서로 이격 대향하는 제1 및 제2 전극(RME1, RME2) 사이에 특정 방향으로 형성된 전계에 따라 제1 및 제2 전극(RME1, RME2) 사이에서 정렬될 수 있다.
제1 내지 제3 출광 영역(LA1, LA2, LA3)에 각각 배치되는 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 예를 들어, 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있으나, 이에 한정되지 않는다.
제2 절연층(PAS2)은 발광 소자(ED) 상에 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 양 단부는 노출하도록 배치될 수 있다. 제2 절연층(PAS2)은 복수의 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 복수의 발광 소자(ED)를 고정시는 역할을 할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)와 제1 절연층(PAS1) 사이의 공간을 채울 수도 있다.
제1 접촉 전극(CTE1)은 제1 전극(RME1) 및 제1 절연층(PAS1) 상에 배치될 수 있다. 제1 접촉 전극(CTE1)은 제1 절연층(PAS1)을 관통하며 제1 전극(RME1)의 일부를 노출하는 컨택부를 통해 제1 전극(RME1)과 전기적으로 연결될 수 있다. 제1 접촉 전극(CTE1)은 제2 절연층(PAS2)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(CTE1)이 제1 전극(RME1) 및 발광 소자(ED)의 일 단부와 각각 접촉함으로써, 제1 접촉 전극(CTE1)은 제1 전극(RME1)과 발광 소자(ED)의 일 단부를 전기적으로 연결하는 역할을 할 수 있다.
제2 접촉 전극(CTE2)은 제2 전극(RME2) 및 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 접촉 전극(CTE2)은 제1 접촉 전극(CTE1)과 이격될 수 있다. 제2 접촉 전극(CTE2)은 제1 절연층(PAS1)을 관통하며 제2 전극(RME2)의 일부를 노출하는 컨택부를 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다. 제2 접촉 전극(CTE2)은 제2 절연층(PAS2)이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(CTE2)이 제2 전극(RME2) 및 발광 소자(ED)의 타 단부와 각각 접촉함으로써, 제2 접촉 전극(CTE2)은 제2 전극(RME2)과 발광 소자(ED)의 타 단부를 전기적으로 연결하는 역할을 할 수 있다.
파장 제어층(WLCL)은 발광 소자층(EML) 상에 배치될 수 있다. 파장 제어층(WLCL)은 발광 소자층(EML)으로부터 방출되어 파장 제어층(WLCL)으로 입사된 광의 파장이 각 화소에 해당되는 색에 대응되도록 광의 파장을 변환시키거나 투과하는 역할을 할 수 있다.
파장 제어층(WLCL)은 제3 절연막(PAS3), 제1 차광 부재(BK1), 제1 파장 변환 패턴(WLC1), 제2 파장 변환 패턴(WLC2), 광 투과 패턴(LTU), 제2 보호층(PV2), 및 제2 평탄화층(OC2)을 포함할 수 있다.
제3 절연막(PAS3)은 제1 및 제2 접촉 전극(CTE1, CTE2), 서브 뱅크(SB), 제1 및 제2 절연막(PAS1, PAS2) 상에 배치될 수 있다. 제3 절연막(PAS3)은 발광 소자층(EML)의 상부에 배치되어 발광 소자층(EML)을 보호할 수 있다. 제3 절연막(PAS3)은 제1 파장 변환 패턴(WLC1), 제2 파장 변환 패턴(WLC2), 광 투과 패턴(LTU)의 하면을 밀봉할 수 있다.
제1 차광 부재(BK1)는 제3 절연막(PAS3) 상에서 차광 영역(BA)에 배치될 수 있다. 제1 차광 부재(BK1)는 서브 뱅크(SB)와 두께 방향으로 중첩될 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 제1 차광 부재(BK1)는 제1 내지 제3 출광 영역(LA1, LA2, LA3) 사이에 광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 출광 영역(LA1, LA2, LA3)을 둘러싸도록 배치될 수 있다.
제1 파장 변환 패턴(WLC1)은 제3 절연막(PAS3) 상의 제1 출광 영역(LA1)에 배치될 수 있다. 제1 파장 변환 패턴(WLC1)은 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 파장 변환 패턴(WLC1)은 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 변환 입자(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물을 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 변환 입자(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 변환 입자(WLS1)는 발광 소자층(EML)에서 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 변환 입자(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
제2 파장 변환 패턴(WLC2)은 제3 절연막(PAS3) 상의 제2 출광 영역(LA2)에 배치될 수 있다. 제2 파장 변환 패턴(WLC2)은 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 파장 변환 패턴(WLC2)은 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 변환 물질(WLS2)을 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다. 제2 산란체(SCT2)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 파장 변환 물질(WLS2)은 입사광의 피크 파장을 제1 파장 변환 물질(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 변환 물질(WLS2)은 발광 소자층(EML)에서 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 변환 물질(WLS2)은 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 변환 물질(WLS2)의 파장 변환 범위는 제1 파장 변환 물질(WLS1)의 파장 변환 범위와 다르도록 양자점, 양자 막대 또는 형광체로 이루어질 수 있다.
광 투과 패턴(LTU)은 제3 절연막(PAS3) 상의 제3 출광 영역(LA3)에 배치될 수 있다. 광 투과 패턴(LTU)은 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 광 투과 패턴(LTU)은 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과 패턴(LTU)은 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 또는 제2 베이스 수지(BS1, BS2)와 동일 물질로 이루어지거나, 제1 또는 제2 베이스 수지(BS1, BS2)에서 예시된 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 또는 제2 산란체(SCT1, SCT2)와 동일 물질로 이루어지거나, 제1 또는 제2 산란체(SCT1, SCT2)에서 예시된 물질로 이루어질 수 있다. 제3 산란체(SCT3)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 보호층(PV2)은 제1 파장 변환 패턴(WLC1), 제2 파장 변환 패턴(WLC2), 광 투과 패턴(LTU), 및 제1 차광 부재(BK1)를 덮을 수 있다. 예를 들어, 제2 보호층(PV2)은 제1 파장 변환 패턴(WLC1), 제2 파장 변환 패턴(WLC2) 및 광 투과 패턴(LTU)을 밀봉하여 제1 및 제2 파장 변환 패턴(WLC1, WLC2)과 광 투과 패턴(LTU)의 손상 또는 오염을 방지할 수 있다. 예를 들어, 제2 보호층(PV2)은 무기 물질을 포함할 수 있다.
제2 평탄화층(OC2)은 제2 보호층(PV2) 상에 배치될 수 있다. 제2 평탄화층(OC2)은 하부에 배치된 제1 파장 변환 패턴(WLC1), 제2 파장 변환 패턴(WLC2) 및 광 투과 패턴(LTU)의 패턴의 형상이나 유무에 무관하게 대체로 평탄한 표면을 가질 수 있다. 즉, 제2 평탄화층(OC2)은 제1 파장 변환 패턴(WLC1), 제2 파장 변환 패턴(WLC2) 및 광 투과 패턴(LTU)의 상부를 평탄화하는 역할을 할 수 있다. 예를 들어, 제2 평탄화층(OC2)은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
파장 제어층(WLCL)은 발광 소자층(EML) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 및 제2 파장 변환 패턴(WLC1, WLC2)과 광 투과 패턴(LTU)을 위한 별도의 기판 또는 베이스 부재를 필요로 하지 않을 수 있다. 따라서, 제1 및 제2 파장 변환 패턴(WLC1, WLC2)과 광 투과 패턴(LTU)은 제1 내지 제3 출광 영역(LA1, LA2, LA3) 각각에 용이하게 얼라인될 수 있고, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
컬러 필터층(CFL)은 파장 제어층(WLCL) 상에 배치될 수 있다. 컬러 필터층(CFL)은 각 화소에 해당되는 색이 아닌 다른 색의 광의 방출되는 것을 차단하는 역할을 할 수 있다.
컬러 필터층(CFL)은 파장 제어층(WLCL)의 제2 평탄화층(OC2) 상에 배치될 수 있다. 컬러 필터층(CFL)은 제2 차광 부재(BK2), 제1 내지 제3 컬러 필터(CF1, CF2, CF3), 및 제3 보호층(PV3)을 포함할 수 있다.
제2 차광 부재(BK2)는 파장 제어층(WLCL)의 제2 평탄화층(OC2) 상에서 차광 영역(BA)에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 차광 부재(BK1) 또는 서브 뱅크(SB)와 두께 방향으로 중첩될 수 있다. 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다. 제2 차광 부재(BK2)는 제1 내지 제3 출광 영역(LA1, LA2, LA3) 사이에 광이 침범하여 혼색되는 것을 방지함으로써, 타일형 표시 장치(TD)의 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 출광 영역(LA1, LA2, LA3)을 둘러싸도록 배치될 수 있다.
제1 컬러 필터(CF1)는 제2 평탄화층(OC2) 상의 제1 출광 영역(LA1)에 배치될 수 있다. 제1 컬러 필터(CF1)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환 패턴(WLC1)과 두께 방향으로 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 평탄화층(OC2) 상의 제2 출광 영역(LA2)에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환 패턴(WLC2)과 두께 방향으로 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다.
제3 컬러 필터(CF3)는 제2 평탄화층(OC2) 상의 제3 출광 영역(LA3)에 배치될 수 있다. 제3 컬러 필터(CF3)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 광 투과 패턴(LTU)과 두께 방향으로 중첩될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
*제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 파장 제어층(WLCL)의 제2 평탄화층(OC2) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제3 보호층(PV3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 덮을 수 있다. 제3 보호층(PV3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 보호할 수 있다.
봉지층(TFE)은 컬러 필터층(CFL)의 제3 보호층(PV3) 상에 배치될 수 있다. 봉지층(TFE)은 적어도 하나의 무기막을 포함하여 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막을 포함하여 표시 장치(10)를 먼지와 같은 이물질로부터 보호할 수 있다.
반사 방지막(ARF)은 봉지층(TFE) 상에 배치될 수 있다. 반사 방지막(ARF)은 외부 광의 반사를 방지함으로써, 외부 광의 반사로 인한 시인성의 저하를 감소시킬 수 있다. 반사 방지막(ARF)은 표시 장치(10)의 상면을 보호할 수 있다. 반사 방지막(ARF)은 생략될 수 있다. 다른 예를 들어, 반사 방지막(ARF)은 편광 필름으로 대체될 수 있다.
연성 필름(FPCB)은 제1 기판(SUB1)의 하부에 배치될 수 있다. 연성 필름(FPCB)은 접착 부재(ADM)를 이용하여 제1 기판(SUB1)의 하면에 부착될 수 있다. 선택적으로, 접착 부재(ADM)는 생략될 수 있다. 연성 필름(FPCB)의 일측은 제1 컨택홀(CNT1)에 인접할 수 있다. 연성 필름(FPCB)은 상면 일측에 배치된 리드 전극(LDE)을 포함할 수 있다. 리드 전극(LDE)의 적어도 일부는 제1 컨택홀(CNT1)에 삽입될 수 있다. 연성 필름(FPCB)은 하면 타측에 배치된 표시 구동부(DIC)를 지지할 수 있다. 리드 전극(LDE)은 연성 필름(FPCB)의 하면에 배치된 리드 라인(미도시)을 통해 표시 구동부(DIC)에 전기적으로 연결될 수 있다. 리드 전극(LDE)은 연결 필름(ACF)을 통해 외부 신호 라인(FOL)에 전기적으로 연결될 수 있다. 연성 필름(FPCB)의 타측은 제1 기판(SUB1)의 하부에서 소스 회로 보드(미도시)에 연결될 수 있다. 연성 필름(FPCB)은 표시 구동부(DIC)의 신호를 표시층(DPL)에 전송할 수 있다.
연결 필름(ACF)은 연성 필름(FPCB)의 리드 전극(LDE)을 외부 신호 라인(FOL)의 하면에 부착시킬 수 있다. 연결 필름(ACF)의 일면은 제1 컨택홀(CNT1)에 의해 노출되는 외부 신호 라인(FOL)의 하면에 접촉되고, 연결 필름(ACF)의 타면은 리드 전극(LDE)에 접촉될 수 있다. 예를 들어, 연결 필름(ACF)은 이방성 도전 필름(Anisotropic Conductive Film)을 포함할 수 있다. 연결 필름(ACF)이 이방성 도전 필름을 포함하는 경우, 연결 필름(ACF)은 외부 신호 라인(FOL)과 리드 전극(LDE)이 접촉되는 영역에서 도전성을 가질 수 있고, 연성 필름(FPCB)을 외부 신호 라인(FOL)에 전기적으로 연결시킬 수 있다.
표시 구동부(DIC)는 집적 회로(Integrated Circuit, IC)일 수 있다. 예를 들어, 표시 구동부(DIC)는 타이밍 제어부의 데이터 제어 신호를 기초로 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환할 수 있고, 연성 필름(FPCB)을 통해 표시 영역(DA)의 데이터 라인에 공급할 수 있다. 다른 예를 들어, 표시 구동부(DIC)는 타이밍 제어부의 게이트 제어 신호를 기초로 게이트 신호를 생성할 수 있고, 연성 필름(FPCB)을 통해 표시 영역(DA)의 게이트 라인에 공급할 수 있다. 표시 장치(10)는 제1 기판(SUB1) 상에 배치된 외부 신호 라인(FOL)과 제1 기판(SUB1)의 하부에 배치된 연성 필름(FPCB)을 포함함으로써, 비표시 영역(NDA)의 면적을 최소화할 수 있다.
도 4는 일 실시예에 따른 표시 장치에 포함된 연성 필름 및 외부 신호 라인들을 나타낸 평면 배치도이다.
도 4를 참조하면, 표시 장치(10)는 제1 연성 필름(FPCB1), 제2 연성 필름(FPCB2), 복수의 수평 외부 신호 라인(GFL), 및 복수의 수직 외부 신호 라인(DFL)을 포함할 수 있다.
제1 연성 필름(FPCB1)은 표시 영역(DA)의 좌측에 배치될 수 있다. 수평 외부 신호 라인(GFL)은 표시 영역(DA)의 좌측 가장자리에 배치되어 제1 연성 필름(FPCB1)에 연결될 수 있다. 제1 연성 필름(FPCB1)은 제1 기판(SUB1)의 하부에 배치될 수 있고, 연결 필름(ACF)을 통해 수평 외부 신호 라인(GFL)에 접속될 수 있다. 예를 들어, 제1 연성 필름(FPCB1)은 게이트 구동부(미도시)로부터 수신된 게이트 신호를 수평 외부 신호 라인(GFL)을 통해 표시 영역(DA)의 게이트 라인에 공급할 수 있다.
제2 연성 필름(FPCB2)은 표시 영역(DA)의 하측에 배치될 수 있다. 수직 외부 신호 라인(DFL)은 표시 영역(DA)의 하측 가장자리에 배치되어 제2 연성 필름(FPCB2)에 연결될 수 있다. 제2 연성 필름(FPCB2)은 제1 기판(SUB1)의 하부에 배치될 수 있고, 연결 필름(ACF)을 통해 수직 외부 신호 라인(DFL)에 연결될 수 있다. 예를 들어, 제2 연성 필름(FPCB2)은 데이터 구동부(미도시)로부터 수신된 데이터 전압을 수직 외부 신호 라인(DFL)을 통해 표시 영역(DA)의 데이터 라인에 공급할 수 있다. 다른 예를 들어, 제2 연성 필름(FPCB2)은 전원 전압을 데이터 수직 외부 신호 라인(DFL)을 통해 표시 영역(DA)의 전압 라인에 공급할 수 있다. 또 다른 예를 들어, 제2 연성 필름(FPCB2)은 센싱 신호를 수직 외부 신호 라인(DFL)을 통해 표시 영역(DA)의 센싱 라인에 공급할 수도 있다.
제2 연성 필름(FPCB2)은 표시 장치(10)의 크기 또는 화소의 개수에 따라 복수 개로 형성될 수 있으나, 제2 연성 필름(FPCB2)의 개수는 도 4의 도시에 한정되지 않는다.
표시 장치(10)는 제1 기판(SUB1)의 하부에 배치된 제1 및 제2 연성 필름(FPCB1, FPCB2)과 표시 영역(DA)에 배치된 수평 외부 신호 라인(GFL) 및 수직 외부 신호 라인(DFL)을 포함함으로써, 비표시 영역(NDA)의 면적을 최소화할 수 있다.
도 5는 일 실시예에 따른 표시 장치의 화소들을 간략하게 나타내는 블록도이다.
도 5를 참조하면, 표시 장치(10)는 복수의 화소(SP) 및 복수의 배선을 포함할 수 있다. 상기 복수의 배선들은 상술한 회로층(TFTL)에 포함될 수 있다. 복수의 배선은 게이트 라인(GL), 데이터 라인(DL), 제1 전압 라인(VDL), 센싱 라인(SL), 수평 전압 라인(HVDL), 제2 전압 라인(VSL)을 포함할 수 있다. 상기 복수의 배선들은 수직 전압 라인(VVSL) 및 수평 전압 라인(HVDL)을 더 포함할 수 있다.
복수의 화소(SP)는 제1 내지 제3 화소(SP1, SP2, SP3)을 포함할 수 있다. 제1 내지 제3 화소(SP1, SP2, SP3) 각각은 게이트 라인(GL), 데이터 라인(DL), 제1 전압 라인(VDL), 제2 전압 라인(VSL), 및 센싱 라인(SL)에 연결될 수 있다.
데이터 라인(DL)은 제1 데이터 라인(DL1), 제2 데이터 라인(DL2) 및 제3 데이터 라인(DL3)을 포함할 수 있다. 제1 데이터 라인(DL1)은 제1 화소(SP1)에 연결되고, 제2 데이터 라인(DL2)은 제2 화소(SP2)에 연결되며, 제3 데이터 라인(DL3)은 제3 화소(SP3)에 연결될 수 있다.
한편, 본 명세서에서 '연결'의 의미를 어느 한 부재가 다른 부재와 상호 물리적인 접촉을 통하여 연결되는 것뿐만 아니라, 다른 부재를 통하여 연결된 것을 의미할 수도 있다. 또한, 이는 일체화된 하나의 부재로써 어느 일 부분과 다른 부분은 일체화된 부재로 인하여 상호 연결된 것으로 이해될 수 있다. 나아가, 어느 한 부재와 다른 부재의 연결은 직접 접촉된 연결에 더하여 다른 부재를 통한 전기적 연결까지 포함하는 의미로 해석될 수 있다.
센싱 라인(SL)은 제2 방향(DR2)으로 연장될 수 있다. 센싱 라인(SL)은 제1 내지 제3 화소(SP1, SP2, SP3)와 연결될 수 있다.
제1 전압 라인(VDL)은 제2 방향(DR2)으로 연장될 수 있다. 제1 전압 라인(VDL)은 센싱 라인(SL)과 제1 방향(DR1)으로 이격될 수 있다. 제1 전압 라인(VDL)은 제1 내지 제3 화소(SP1, SP2, SP3)와 연결될 수 있다.
수평 전압 라인(HVDL)은 제1 방향(DR1)으로 연장될 수 있다. 수평 전압 라인(HVDL)은 제1 전압 라인(VDL)과 교차하며, 상기 교차하는 영역에서 상기 제1 전압 라인(VDL)과 수평 전압 라인(HVDL)은 연결될 수 있다. 제1 전압 라인(VDL)은 수평 전압 라인(HVDL)에 연결될 수 있고, 수평 전압 라인(HVDL)에 구동 전압 또는 고전위 전압을 공급할 수 있다. 제1 전압 라인(VDL)은 화소(SP)에 구동 전압 또는 고전위 전압을 공급할 수 있다.
게이트 라인(GL)은 제1 방향(DR1)으로 연장될 수 있다. 게이트 라인(GL)은 제2 방향(DR2)으로 연장되며 서로 이격된 제1 및 제2 보조 게이트 라인(BGL1, BGL2)과 각각 연결될 수 있다. 게이트 라인(GL)은 제1 보조 게이트 라인(BGL1) 및 제2 보조 게이트 라인(BGL2)을 통해 제1 내지 제3 화소(SP1, SP2, SP3)와 연결될 수 있다.
제2 전압 라인(VSL)은 제1 방향(DR1)으로 연장될 수 있다. 제2 전압 라인(VSL)은 게이트 라인(GL)과 제2 방향(DR2)으로 이격될 수 있다. 제2 전압 라인(VSL)은 제1 내지 제3 화소(SP1, SP2, SP3)와 연결될 수 있다.
수직 전압 라인(VVSL)은 제2 방향(DR2)으로 연장될 수 있다. 수직 전압 라인(VVSL)은 제2 전압 라인(VSL)과 교차하며, 상기 교차하는 영역에서 상기 제2 전압 라인(VSL)과 수직 전압 라인(VVSL)은 연결될 수 있다. 수직 전압 라인(VVSL)은 제2 전압 라인(VSL)에 연결될 수 있고, 제2 전압 라인(VSL)에 저전위 전압을 공급할 수 있다.
데이터 라인(DL)은 제2 방향(DR2)으로 연장될 수 있다. 데이터 라인(DL)은 센싱 라인(SL), 제1 전압 라인(VDL) 및 수직 전압 라인(VVSL)과 제1 방향(DR1)으로 이격될 수 있다.
제1 데이터 라인(DL1)은 제2 방향(DR2)으로 연장되며, 제1 화소(SP1)와 연결될 수 있다. 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)과 수직 전압 라인(VVSL) 사이에 배치될 수 있다. 제2 데이터 라인(DL2)은 제2 방향(DR2)으로 연장되며, 제2 화소(SP2)와 연결될 수 있다. 제3 데이터 라인(DL3)은 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이에 배치될 수 있다. 제3 데이터 라인(DL3)은 제2 방향(DR2)으로 연장되며, 제3 화소(SP3)와 연결될 수 있다.
도 6은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 5 및 도 6을 참조하면, 표시 장치(10)의 각 화소(SP)는 제1 내지 제3 트랜지스터(T1, T2, T3), 커패시터(CST), 및 발광 소자(ED)를 포함할 수 있다.
발광 소자(ED)는 제1 트랜지스터(T1)를 통해 공급되는 구동 전류에 따라 발광할 수 있다. 발광 소자(ED)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다. 발광 소자(ED)는 무기 반도체를 포함하는 무기 발광 소자일 수 있다.
발광 소자(ED)의 일 단은 제1 트랜지스터(T1)의 소스 전극에 연결되고, 타 단은 제1 전압 라인(VDL)의 고전위 전압(이하, 제1 전원 전압)보다 낮은 저전위 전압(이하, 제2 전원 전압)이 공급되는 제2 전압 라인(VSL)에 연결될 수 있다.
제1 트랜지스터(T1)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전압 라인(VDL)으로부터 발광 소자(ED)로 흐르는 전류를 조정한다. 일 예로, 제1 트랜지스터(T1)는 발광 소자(ED)의 구동을 위한 구동 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제2 트랜지스터(T2)의 제2 소스/드레인 전극에 연결되고, 제1 트랜지스터(T1)의 소스 전극은 발광 소자(ED)의 일 단에 연결되며, 제1 트랜지스터(T1)의 드레인 전극은 제1 전원 전압이 인가되는 제1 전압 라인(VDL)에 연결될 수 있다.
제2 트랜지스터(T2)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 데이터 라인(DTL)을 제1 트랜지스터(T1)의 게이트 전극에 연결시킨다. 제2 트랜지스터(T2)의 게이트 전극은 게이트 라인(GL)에 연결되고, 제2 트랜지스터(T2)의 제2 소스/드레인 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결되며, 제2 트랜지스터(T2)의 제1 소스/드레인 전극은 데이터 라인(DTL)에 연결될 수 있다.
제3 트랜지스터(T3)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 센싱 라인(SL)을 제1 트랜지스터(T1)의 소스 전극에 연결시킨다. 제3 트랜지스터(T3)의 게이트 전극은 게이트 라인(GL)에 연결되고, 제3 트랜지스터(T3)의 제1 소스/드레인 전극은 센싱 라인(SL)에 연결되며, 제3 트랜지스터(T3)의 제2 소스/드레인 전극은 제1 트랜지스터(T1)의 소스 전극에 연결될 수 있다.
일 실시예에서, 제2 및 제3 트랜지스터들(T2, T3) 각각의 제1 소스/드레인 전극은 드레인 전극이고, 제2 소스/드레인 전극은 소스 전극일 수 있으나, 이에 한정되지 않고, 그 반대의 경우일 수도 있다.
커패시터(CST)는 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 소스 전극 사이에 형성된다. 커패시터(CST)는 제1 트랜지스터(T1)의 게이트 전압과 소스 전압의 차전압을 저장한다.
제1 내지 제3 트랜지스터(T1, T2, T3) 각각은 박막 트랜지스터(Thin film transistor)로 형성될 수 있다. 도 6에서는 제1 내지 제3 트랜지스터(T1, T2, T3)가 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 제한되는 것은 아니다. 즉, 제1 내지 제3 트랜지스터(T1, T2, T3)가 P 타입 MOSFET으로 형성되거나, 제1 내지 제3 트랜지스터(T1, T2, T3) 중 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET으로 형성될 수도 있다.
도 7은 도 4의 A 영역을 확대한 일 예를 나타낸 평면 배치도이다.
도 7을 참조하면, 표시 장치(10)는 하부 도전층(110), 하부 금속층(120), 반도체층(130), 제1 도전층(140), 제2 도전층(150)을 포함할 수 있다.
하부 도전층(110)은 서로 이격된 복수의 외부 신호 라인(FOL)을 포함할 수 있다. 복수의 외부 신호 라인(FOL)은 제1 외부 신호 라인(FOL1), 제2 외부 신호 라인(FOL2), 제3 외부 신호 라인(FOL3), 및 제4 외부 신호 라인(FOL4)을 포함할 수 있다. 제1 내지 제4 외부 신호 라인(FOL1, FOL2, FOL3, FOL4)은 대체로 제2 방향(DR2)으로 연장되며, 일 단부가 하부 연결 패턴(CWP)과 중첩하도록 배치될 수 있다.
하부 금속층(120)은 하부 연결 패턴(CWP), 차광 패턴(BML), 수직 전압 라인(VVSL), 제1 전압 라인(VDL), 센싱 라인(SL) 및 데이터 라인(DL)을 포함할 수 있다. 하부 연결 패턴(CWP), 차광 패턴(BML), 수직 전압 라인(VVSL), 제1 전압 라인(VDL), 센싱 라인(SL) 및 데이터 라인(DL)은 서로 이격되도록 배치될 수 있다.
제1 전압 라인(VDL)은 제2 방향(DR2)으로 연장될 수 있다. 제1 전압 라인(VDL)은 복수 개일 수 있으며, 제1 전압 라인(VDL)은 표시 영역(DA)의 화소의 열을 따라 배열될 수 있다.
센싱 라인(SL)은 제2 방향(DR2)으로 연장되며, 제1 전압 라인(VDL)과 제1 방향(DR1)으로 이격될 수 있다. 센싱 라인(SL)은 제1 전압 라인(VDL)의 좌측에 배치될 수 있다. 복수의 제1 전압 라인(VDL)은 제1 방향(DR1)으로 서로 이격될 수 있다. 센싱 라인(SL)은 표시 영역(DA)의 화소의 열을 따라 배열될 수 있다.
수직 전압 라인(VVSL)은 제2 방향(DR2)으로 연장되며, 제1 전압 라인(VDL) 및 센싱 라인(SL)과 제1 방향(DR1)으로 이격될 수 있다. 수직 전압 라인(VVSL)은 제1 전압 라인(VDL)을 사이에 두고 센싱 라인(SL)과 이격될 수 있다. 수직 전압 라인(VVSL)은 표시 영역(DA)의 화소의 열을 따라 배열될 수 있다.
데이터 라인(DL)은 제2 방향(DR2)으로 연장되며, 제1 전압 라인(VDL), 센싱 라인(SL) 및 수직 전압 라인(VVSL)과 제1 방향(DR1)으로 이격될 수 있다. 데이터 라인(DL)은 제1 전압 라인(VDL)과 수직 전압 라인(VVSL) 사이에 배치될 수 있다.
데이터 라인(DL)은 상술한 바와 같이, 제1 내지 제3 데이터 라인(DL1, DL2, DL3)을 포함할 수 있다. 제1 데이터 라인(DL1)은 제1 전압 라인(VDL)과 수직 전압 라인(VVSL) 사이에 배치되고, 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)과 수직 전압 라인(VVSL) 사이에 배치되며, 제3 데이터 라인(DL3)은 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이에 배치될 수 있다.
차광 패턴(BML)은 차광 패턴(BML)과 제1 데이터 라인(DL1) 사이에 배치될 수 있다. 차광 패턴(BML)은 복수 개일 수 있으며, 복수의 차광 패턴(BML) 각각은 복수의 화소(SP) 각각에 배치될 수 있다.
하부 연결 패턴(CWP)은 외부 신호 라인(FOL)의 일 단부와 중첩되도록 배치될 수 있다. 하부 연결 패턴(CWP)은 복수 개일 수 있다. 하부 연결 패턴(CWP)은 서로 이격된 제1 내지 제4 외부 신호 라인(FOL1, FOL2, FOL3, FOL4)의 일 단부 각각에 배치될 수 있다.
반도체층(130)은 제1 반도체 패턴(ACT1), 제2 반도체 패턴(ACT2), 제3 반도체 패턴(ACT3) 및 제4 반도체 패턴(ACT4)을 포함할 수 있다. 제1 반도체 패턴(ACT1), 제2 반도체 패턴(ACT2), 제3 반도체 패턴(ACT3) 및 제4 반도체 패턴(ACT4)은 서로 이격되도록 배치될 수 있다.
제1 반도체 패턴(ACT1)은 제1 전압 라인(VDL)과 차광 패턴(BML) 사이에 배치될 수 있다. 제1 반도체 패턴(ACT1)은 일 단부가 제1 전압 라인(VDL) 및 제2 도전층(150)의 제1 도전 패턴(CP1)과 중첩되고, 타 단부가 차광 패턴(BML) 및 제2 도전층(150)의 제3 도전 패턴(CP3)과 중첩되도록 배치될 수 있다. 제1 반도체 패턴(ACT1)은 복수 개일 수 있으며, 복수의 제1 반도체 패턴(ACT1) 각각은 복수의 화소(SP) 각각에 배치될 수 있다. 제1 반도체 패턴(ACT1)의 각 화소(SP)의 제1 트랜지스터(T1)의 반도체 패턴(ACT1)일 수 있다.
제2 반도체 패턴(ACT2)은 제1 반도체 패턴(ACT1)과 이격되도록 배치될 수 있다. 제2 반도체 패턴(ACT2)은 일 단부가 후술하는 제2 도전층(150)의 제4 도전 패턴(CP4)과 중첩되고, 타 단부가 데이터 라인(DL) 및 제2 도전층(150)의 제5 도전 패턴(CP5)과 중첩되도록 배치될 수 있다. 제2 반도체 패턴(ACT2)은 복수 개일 수 있으며, 복수의 제2 반도체 패턴(ACT2) 각각은 복수의 화소(SP) 각각에 배치될 수 있다. 제2 반도체 패턴(ACT2)의 각 화소(SP)의 제2 트랜지스터(T2)의 반도체 패턴(ACT2)일 수 있다.
제3 반도체 패턴(ACT3)은 제1 및 제2 반도체 패턴(ACT1, ACT2)과 이격되도록 배치될 수 있다. 제3 반도체 패턴(ACT3)은 일 단부가 센싱 라인(SL) 및 제2 도전층(150)의 제2 도전 패턴(CP2) 중첩되고, 타 단부가 제2 도전층(150)의 제3 도전 패턴(CP3)과 중첩되도록 배치될 수 있다. 제3 반도체 패턴(ACT3)은 복수 개일 수 있으며, 복수의 제3 반도체 패턴(ACT3) 각각은 복수의 화소(SP) 각각에 배치될 수 있다. 제3 반도체 패턴(ACT3)의 각 화소(SP)의 제3 트랜지스터(T3)의 반도체 패턴(ACT3)일 수 있다.
제4 반도체 패턴(ACT4)은 제1 내지 제3 반도체 패턴(ACT1, ACT2, ACT3)과 이격되도록 배치될 수 있다. 제4 반도체 패턴(ACT4)은 수평 전압 라인(HVDL)과 하부 연결 패턴(CWP) 사이에 배치될 수 있다. 제4 반도체 패턴(ACT4)은 일 단부가 제2 도전층(150)의 상부 연결 패턴(FCNP)과 중첩되고, 타 단부가 수평 전압 라인(HVDL)과 중첩되도록 배치될 수 있다. 제4 반도체 패턴(ACT4)은 복수 개일 수 있으며, 복수의 제4 반도체 패턴(ACT4) 각각은 복수의 외부 신호 라인(FOL) 또는 복수의 하부 연결 패턴(CWP) 각각에 대응되도록 배치될 수 있다. 제4 반도체 패턴(ACT4)은 후술하는 각 외부 신호 라인(FOL)의 제4 트랜지스터(TFT1, 도 12 참조)의 반도체 패턴(ACT4)일 수 있다.
제1 도전층(140)은 제1 게이트 패턴(GP1), 제2 게이트 패턴(GP2), 제1 보조 게이트 라인(BGL1), 및 제2 보조 게이트 라인(BGL2)을 포함할 수 있다. 제1 게이트 패턴(GP1), 제2 게이트 패턴(GP2), 제1 보조 게이트 라인(BGL1), 및 제2 보조 게이트 라인(BGL2)은 서로 이격되도록 배치될 수 있다.
제1 게이트 패턴(GP1)은 차광 패턴(BML)과 중첩되도록 배치될 수 있다. 제1 게이트 패턴(GP1)은 복수 개일 수 있으며, 복수의 제1 게이트 패턴(GP1) 각각은 복수의 화소(SP) 각각에 배치될 수 있다.
제2 게이트 패턴(GP2)은 제4 반도체 패턴(ACT4)의 일부 영역과 중첩되도록 배치될 수 있다. 제2 게이트 패턴(GP2)은 제4 반도체 패턴(ACT4)의 양 단부와 비중첩하고, 제4 반도체 패턴(ACT4)의 중심 영역과 중첩할 수 있다. 제2 게이트 패턴(GP2)은 복수 개일 수 있으며, 복수의 제2 게이트 패턴(GP2) 각각은 복수의 제4 반도체 패턴(ACT4) 각각에 대응되도록 배치될 수 있다. 제2 게이트 패턴(GP2)은 후술하는 각 외부 신호 라인(FOL)의 제4 트랜지스터(TFT1, 도 12 참조)의 게이트 전극(GP2)일 수 있다.
제1 보조 게이트 라인(BGL1)은 제1 데이터 라인(DL1)과 제1 게이트 패턴(GP1) 사이에 배치될 수 있다. 제1 보조 게이트 라인(BGL1)은 수평 전압 라인(HVDL)과 게이트 라인(GL) 사이에서 제2 방향(DR2)으로 연장될 수 있다. 제1 보조 게이트 라인(BGL1)은 복수의 제2 반도체 패턴(ACT2)의 일부 영역과 중첩될 수 있고, 제1 보조 게이트 라인(BGL1)의 일 단부는 게이트 라인(GL)과 중첩될 수 있다.
제2 보조 게이트 라인(BGL2)은 센싱 라인(SL)과 제1 전압 라인(VDL) 사이에 배치될 수 있다. 제2 보조 게이트 라인(BGL2)은 수평 전압 라인(HVDL)과 게이트 라인(GL) 사이에서 제2 방향(DR2)으로 연장될 수 있다. 제2 보조 게이트 라인(BGL2)은 복수의 제3 반도체 패턴(ACT3)의 일부 영역과 중첩될 수 있고, 제2 보조 게이트 라인(BGL2)의 일 단부는 게이트 라인(GL)과 중첩될 수 있다.
제2 도전층(150)은 제2 전압 라인(VSL), 수평 전압 라인(HVDL), 게이트 라인(GL), 상부 연결 패턴(FCNP), 제1 도전 패턴(CP1), 제2 도전 패턴(CP2), 제3 도전 패턴(CP3), 제4 도전 패턴(CP4) 및 제5 도전 패턴(CP5)을 포함할 수 있다. 제2 전압 라인(VSL), 수평 전압 라인(HVDL), 게이트 라인(GL), 상부 연결 패턴(FCNP), 제1 도전 패턴(CP1), 제2 도전 패턴(CP2), 제3 도전 패턴(CP3), 제4 도전 패턴(CP4) 및 제5 도전 패턴(CP5)은 서로 이격되도록 배치될 수 있다.
제2 전압 라인(VSL)은 제1 방향(DR1)으로 연장될 수 있다. 제2 전압 라인(VSL)은 수직 전압 라인(VVSL)과 교차할 수 있다. 제2 전압 라인(VSL)은 하부 연결 패턴(CWP)의 상측에 인접 배치될 수 있다. 제2 전압 라인(VSL)은 복수 개일 수 있고, 제2 방향(DR2)으로 서로 이격될 수 있다. 제2 전압 라인(VSL)은 표시 영역(DA)의 화소의 행을 따라 배열될 수 있다.
수평 전압 라인(HVDL)은 제1 방향(DR1)으로 연장될 수 있다. 수평 전압 라인(HVDL)은 제2 전압 라인(VSL)과 제2 방향(DR2)으로 이격될 수 있다. 수평 전압 라인(HVDL)은 제1 전압 라인(VDL)과 교차할 있다. 수평 전압 라인(HVDL)은 하부 연결 패턴(CWP)을 사이에 두고 제2 전압 라인(VSL)의 하측에 배치될 수 있다. 수평 전압 라인(HVDL)은 복수 개일 수 있고, 제2 방향(DR2)으로 서로 이격될 수 있다. 수평 전압 라인(HVDL)은 표시 영역(DA)의 화소의 행을 따라 배열될 수 있다.
게이트 라인(GL)은 제1 방향(DR1)으로 연장될 수 있다. 게이트 라인(GL)은 제2 전압 라인(VSL)과 수평 전압 라인(HVDL) 사이에 배치될 수 있다. 게이트 라인(GL)은 제2 전압 라인(VSL)의 상측에 인접 배치될 수 있다. 게이트 라인(GL)은 상술한 제1 보조 게이트 라인(BGL1)의 일 단부 및 제2 보조 게이트 라인(BGL2)의 일 단부와 각각 중첩할 수 있다.
상부 연결 패턴(FCNP)은 하부 연결 패턴(CWP) 및 제4 반도체층(ACT4)의 일 단부와 중첩할 수 있다. 또한, 상부 연결 패턴(FCNP)의 일부 영역은 센싱 라인(SL) 및 제1 내지 제3 데이터 라인(DL1, DL2, DL3) 중 하나와 중첩할 수 있다. 상부 연결 패턴(FCNP)은 복수 개일 수 있으며, 복수의 상부 연결 패턴(FCNP) 각각은 복수의 하부 연결 패턴(CWP) 각각에 대응되도록 배치될 수 있다.
제1 도전 패턴(CP1)은 제1 전압 라인(VDL)과 중첩 배치될 수 있다. 제1 도전 패턴(CP1)은 수평 전압 라인(HVDL)과 게이트 라인(GL) 사이에 배치될 수 있다. 제1 도전 패턴(CP1)은 수평 전압 라인(HVDL)과 게이트 라인(GL) 사이에서 제2 방향(DR2)으로 연장되되, 수평 전압 라인(HVDL) 및 게이트 라인(GL)과 각각 이격되도록 배치될 수 있다.
제2 도전 패턴(CP2)은 센싱 라인(SL)과 중첩 배치될 수 있다. 제2 도전 패턴(CP2)은 수평 전압 라인(HVDL)과 게이트 라인(GL) 사이에 배치될 수 있다. 제2 도전 패턴(CP2)은 수평 전압 라인(HVDL)과 게이트 라인(GL) 사이에서 제2 방향(DR2)으로 연장되되, 수평 전압 라인(HVDL) 및 게이트 라인(GL)과 각각 이격되도록 배치될 수 있다.
제3 도전 패턴(CP3)은 차광 패턴(BML) 및 제1 게이트 패턴(GP1)과 중첩 배치될 수 있다. 제3 도전 패턴(CP3)은 복수 개일 수 있으며, 복수의 제3 도전 패턴(CP3) 각각은 복수의 화소(SP) 각각에 배치될 수 있다.
제4 도전 패턴(CP4)은 제2 액티브 패턴(ACT2)의 일 단부 및 제1 게이트 패턴(GP1)의 일부와 중첩하도록 배치될 수 있다. 제4 도전 패턴(CP4)은 복수 개일 수 있으며, 복수의 제4 도전 패턴(CP4) 각각은 복수의 화소(SP) 각각에 배치될 수 있다.
제5 도전 패턴(CP5)은 제2 액티브 패턴(ACT2)의 타 단부 및 데이터 라인(DL)과 중첩하도록 배치될 수 있다. 제5 도전 패턴(CP5)은 복수 개일 수 있으며, 복수의 제5 도전 패턴(CP5) 각각은 복수의 화소(SP) 각각에 배치될 수 있다.
도 8은 도 7의 하부 도전층, 하부 금속층 및 제2 도전층의 상대적인 연결 관계를 나타낸 평면 배치도이다.
도 8을 참조하면, 제2 도전층(150)으로 형성된 복수의 패턴 또는 라인들은 컨택홀(CNT3n, n은 7이하의 자연수)을 통해 하부 도전층(110) 또는 하부 금속층(120)과 전기적으로 연결될 수 있다. 또한, 하부 금속층(120)은 제2 컨택홀(CNRT2)을 통해 하부 도전층(110)과 전기적으로 연결될 수 있다.
하부 연결 패턴(CWP)은 제2 컨택홀(CNT2)을 통해 외부 신호 라인(FOL)의 일 단부와 전기적으로 연결될 수 있다. 복수의 하부 연결 패턴(CWP)은 제1 내지 제4 하부 연결 패턴(CWP1, CWP2, CWP3, CWP4)을 포함할 수 있다. 제1 하부 연결 패턴(CWP1)은 제1 외부 신호 라인(FOL1)의 일 단부와 중첩되고, 제2 하부 연결 패턴(CWP2)은 제2 외부 신호 라인(FOL2)의 일 단부와 중첩되고, 제3 하부 연결 패턴(CWP3)은 제3 외부 신호 라인(FOL3)의 일 단부와 중첩되며, 제4 하부 연결 패턴(CWP4)은 제4 외부 신호 라인(FOL4)의 일 단부와 중첩될 수 있다. 제1 내지 제4 하부 연결 패턴(CWP1, CWP2, CWP3, CWP4)은 각각 제2 컨택홀(CNT2)을 통해 제1 내지 제4 외부 신호 라인(FOL1, FOL2, FOL3, FOL4)가 연결될 수 있다.
복수의 제2 전압 라인(VSL)과 복수의 수직 전압 라인(VVSL)은 교차할 수 있으며, 제2 전압 라인(VSL)과 수직 전압 라인(VVSL)은 상기 서로 교차하여 중첩되는 영역에서 제3 컨택홀(CNT31)을 통해 연결될 수 있다.
제1 전압 라인(VDL)과 복수의 수평 전압 라인(HVDL)은 교차할 수 있으며, 제1 전압 라인(VDL)과 수평 전압 라인(HVDL)은 상기 서로 교차하여 중첩되는 영역에서 제3 컨택홀(CNT32)을 통해 연결될 수 있다.
수평 전압 라인(HVDL)은 상부 연결 패턴(FCNP) 또는 하부 연결 패턴(CWP)과 인접한 영역에서 상측으로 돌출된 제2 보조 전극을 더 포함할 수 있다. 예를 들어, 제1 및 제2 하부 연결 패턴(CWP1, CWP2)의 하측에 인접 배치된 수평 전압 라인(HVDL)은 상측으로 돌출된 제2 보조 전극(AVE12, AVE22)을 포함할 수 있다. 또한, 제3 및 제4 하부 연결 패턴(CWP3, CWP4)의 하측에 인접 배치된 수평 전압 라인(HVDL)은 상측으로 돌출된 제2 보조 전극(AVE32, AVE42)을 포함할 수 있다.
제1 도전 패턴(CP1)은 제3 컨택홀(CNT33)을 통해 제1 전압 라인(VDL)과 연결될 수 있고, 제2 도전 패턴(CP2)은 다른 제3 컨택홀(CNT34)을 통해 센싱 라인(SL)과 연결될 수 있다.
차광 패턴(BML)은 제1 내지 제3 차광 패턴(BML1, BML2, BML3)을 포함할 수 있다. 제1 내지 제3 차광 패턴(BML1, BML2, BML3)은 서로 이격되어 배치될 수 있다. 예를 들어, 제1 내지 제3 차광 패턴(BML1, BML2, BML3)은 제2 방향(DR2)의 반대 방향(예를 들어, 하측 방향)을 따라 순차 배치될 수 있다. 제1 차광 패턴(BML1)은 제1 화소(SP1)의 차광 패턴(BML1)이고, 제2 차광 패턴(BML2)은 제2 화소(SP2)의 차광 패턴(BML2)이며, 제3 차광 패턴(BML3)은 제3 화소(SP3)의 차광 패턴(BML3)일 수 있다.
제3 도전 패턴(CP3)은 제1 화소(SP1)의 제3 도전 패턴(CP3_SP1), 제2 화소(SP2)의 제3 도전 패턴(CP3_SP2) 및 제3 화소(SP3)의 제3 도전 패턴(CP3_SP3)을 포함할 수 있다. 상기 제1 내지 제3 화소(SP1, SP2, SP3)에 각각 배치되는 제3 도전 패턴(CP3_SP1, CP3_SP2, CP3_SP3)은 서로 이격되어 배치될 수 있다.
제1 화소(SP1)의 제3 도전 패턴(CP3_SP1)은 제1 차광 패턴(BML1)과 중첩 배치되며 제3 컨택홀(CNT35_SP1)을 통해 서로 연결될 수 있다. 제2 화소(SP2)의 제3 도전 패턴(CP3_SP2)은 제2 차광 패턴(BML2)과 중첩 배치되며 제3 컨택홀(CNT35_SP2)을 통해 서로 연결될 수 있다. 제3 화소(SP3)의 제3 도전 패턴(CP3_SP3)은 제3 차광 패턴(BML3)과 중첩 배치되며 제3 컨택홀(CNT35_SP3)을 통해 서로 연결될 수 있다.
제4 도전 패턴(CP4)은 제1 화소(SP1)의 제4 도전 패턴(CP4_SP1), 제2 화소(SP2)의 제4 도전 패턴(CP4_SP2) 및 제3 화소(SP3)의 제4 도전 패턴(CP4_SP3)을 포함할 수 있다. 상기 제1 내지 제3 화소(SP1, SP2, SP3)에 각각 배치되는 제4 도전 패턴(CP4_SP1, CP4_SP2, CP4_SP3)은 서로 이격되어 배치될 수 있다.
제5 도전 패턴(CP5)은 제1 화소(SP1)의 제5 도전 패턴(CP5_SP1), 제2 화소(SP2)의 제5 도전 패턴(CP5_SP2) 및 제3 화소(SP3)의 제5 도전 패턴(CP5_SP3)을 포함할 수 있다. 상기 제1 내지 제3 화소(SP1, SP2, SP3)에 각각 배치되는 제5 도전 패턴(CP5_SP1, CP5_SP2, CP5_SP3)은 서로 이격되어 배치될 수 있다.
제1 화소(SP1)의 제5 도전 패턴(CP5_SP1)은 제3 컨택홀(CNT36_SP1)을 통해 제1 데이터 라인(DL1)과 연결되고, 제2 화소(SP2)의 제5 도전 패턴(CP5_SP2)은 다른 제3 컨택홀(CNT36_SP1)을 통해 제2 데이터 라인(DL2)과 연결되며, 제3 화소(SP3)의 제5 도전 패턴(CP5_SP3)은 또 다른 제3 컨택홀(CNT36_SP3)을 통해 제3 데이터 라인(DL3)과 연결될 수 있다.
상부 연결 패턴(FCNP)은 제1 내지 제4 상부 연결 패턴(FCNP1, FCNP2, FCNP3, FCNP4)을 포함할 수 있다. 제1 내지 제4 상부 연결 패턴(FCNP1, FCNP2, FCNP3, FCNP4)은 서로 이격되어 배치될 수 있다.
제1 상부 연결 패턴(FCNP1)은 제1 외부 신호 라인(FOL1) 및 제1 하부 연결 패턴(CWP1)과 중첩 배치될 수 있다. 제1 상부 연결 패턴(FCNP1)은 제1 더미 패턴(DMP1), 제1 연결 라인(FCNL1) 및 제1 보조 전극(AVE11)을 포함할 수 있다.
제1 더미 패턴(DMP1)은 제1 하부 연결 패턴(CWP1) 및 제2 컨택홀(CNT2)과 중첩 배치될 수 있다. 제1 연결 라인(FCNL1)은 제1 방향(DR1)으로 연장되어 제1 하부 연결 패턴(CWP1)의 일부 및 제3 데이터 라인(DL3)과 중첩될 수 있다. 제1 보조 전극(AVE11)은 하측에 배치되는 제2 보조 전극(AVE12)과 이격 대향할 수 있다.
제1 연결 라인(FCNL1)은 제3 컨택홀(CNT37_FL1)을 통해 제1 하부 연결 패턴(CWP1)과 연결되고, 또 다른 제3 컨택홀(CNT38_FL1)을 통해 제3 데이터 라인(DL3)과 연결될 수 있다. 제1 연결 라인(FCNL1)은 제1 하부 연결 패턴(CWP1)과 제3 데이터 라인(DL3)을 연결하는 역할을 할 수 있다.
제2 상부 연결 패턴(FCNP2)은 제2 외부 신호 라인(FOL2) 및 제2 하부 연결 패턴(CWP2)과 중첩 배치될 수 있다. 제2 상부 연결 패턴(FCNP2)은 제2 더미 패턴(DMP2), 제2 연결 라인(FCNL2) 및 제1 보조 전극(AVE21)을 포함할 수 있다.
제2 더미 패턴(DMP2)은 제2 하부 연결 패턴(CWP2) 및 제2 컨택홀(CNT2)과 중첩 배치될 수 있다. 제2 연결 라인(FCNL2)은 제1 방향(DR1)으로 연장되어 제2 하부 연결 패턴(CWP2)의 일부 및 센싱 라인(SL)과 중첩될 수 있다. 제1 보조 전극(AVE21)은 하측에 배치되는 제2 보조 전극(AVE22)과 이격 대향할 수 있다.
제2 연결 라인(FCNL2)은 제3 컨택홀(CNT37_FL2)을 통해 제2 하부 연결 패턴(CWP2)과 연결되고, 또 다른 제3 컨택홀(CNT38_FL2)을 통해 센싱 라인(SL)과 연결될 수 있다. 제2 연결 라인(FCNL2)은 제2 하부 연결 패턴(CWP2)과 센싱 라인(SL)을 연결하는 역할을 할 수 있다.
제3 및 제4 상부 연결 패턴(FCNP3, FCNP4)은 제1 상부 연결 패턴(FCNP1)과 대체로 유사하되, 제3 상부 연결 패턴(FCNP3)의 제3 연결 라인(FCNL3)은 제1 데이터 라인(DL1)과 중첩되고, 제4 상부 연결 패턴(FCNP4)의 제4 연결 라인(FCNL4)은 제2 데이터 라인(DL2)과 중첩될 수 있다.
제3 연결 라인(FCNL3)은 제3 컨택홀(CNT37_FL3)을 통해 제3 하부 연결 패턴(CWP3)과 연결되고, 또 다른 제3 컨택홀(CNT38_FL3)을 통해 제1 데이터 라인(DL1)과 연결될 수 있다. 제3 연결 라인(FCNL3)은 제3 하부 연결 패턴(CWP3)과 제1 데이터 라인(DL1)을 연결하는 역할을 할 수 있다. 이와 유사하게, 제4 연결 라인(FCNL4)은 제3 컨택홀(CNT37_FL4)을 통해 제4 하부 연결 패턴(CWP4)과 연결되고, 또 다른 제3 컨택홀(CNT38_FL4)을 통해 제2 데이터 라인(DL2)과 연결될 수 있다. 제4 연결 라인(FCNL4)은 제4 하부 연결 패턴(CWP4)과 제2 데이터 라인(DL2)을 연결하는 역할을 할 수 있다.
도 9는 도 7의 반도체층, 제1 도전층 및 제2 도전층의 상대적인 연결 관계를 나타낸 평면 배치도이다.
도 9를 참조하면, 제2 도전층(150)으로 형성된 복수의 패턴 또는 라인들은 컨택홀(CNT4n, n은 3이하의 자연수)을 통해 제1 도전층(140)과 전기적으로 연결될 수 있다. 또한, 제2 도전층(150)으로 형성된 복수의 패턴 또는 라인들은 컨택홀(CNT5n, n은 8이하의 자연수)을 통해 반도체층(130)과 전기적으로 연결될 수 있다.
구체적으로, 게이트 라인(GL)은 제1 보조 게이트 라인(BGL1), 및 제2 보조 게이트 라인(BGL2)과 연결될 수 있다. 구체적으로, 게이트 라인(GL)은 제4 컨택홀(CTN41)을 통해 제2 보조 게이트 라인(BGL2)과 연결되고, 다른 제4 컨택홀(CTN42)을 통해 제1 보조 게이트 라인(BGL1)과 연결될 수 있다.
제1 게이트 패턴(GP1)은 제1 화소(SP1)의 게이트 패턴(GP1_SP1), 제2 화소(SP2)의 게이트 패턴(GP1_SP2), 및 제3 화소(SP3)의 게이트 패턴(GP1_SP3)을 포함할 수 있다.
제1 화소(SP1)의 게이트 패턴(GP1_SP1)은 제1 화소(SP1)의 제3 도전 패턴(CP3_SP1) 및 제1 화소(SP1)의 제4 도전 패턴(CP4_SP1)과 중첩할 수 있다. 제2 화소(SP2)의 게이트 패턴(GP1_SP2)은 제2 화소(SP2)의 제3 도전 패턴(CP3_SP2) 및 제2 화소(SP2)의 제4 도전 패턴(CP4_SP2)과 중첩할 수 있다. 제3 화소(SP3)의 게이트 패턴(GP1_SP3)은 제3 화소(SP3)의 제3 도전 패턴(CP3_SP3) 및 제3 화소(SP3)의 제4 도전 패턴(CP4_SP3)과 중첩할 수 있다.
제1 화소(SP1)의 제4 도전 패턴(CP4_SP1)은 제4 컨택홀(CNT43_SP1)을 통해 제1 화소(SP1)의 게이트 패턴(GP1_SP1)과 연결될 수 있다. 제2 화소(SP2)의 제4 도전 패턴(CP4_SP2)은 제4 컨택홀(CNT43_SP2)을 통해 제2 화소(SP2)의 게이트 패턴(GP1_SP2)과 연결될 수 있다. 제3 화소(SP3)의 제4 도전 패턴(CP4_SP3)은 제4 컨택홀(CNT43_SP3)을 통해 제3 화소(SP3)의 게이트 패턴(GP1_SP3)과 연결될 수 있다.
복수의 제2 게이트 패턴(GP2_FL1, GP2_FL2, GP2_FL3, GP2_FL4)은 복수의 제4 반도체 패턴(ACT4_FL1, ACT4_FL2, ACT4_FL3, ACT4_FL4) 각각에 대응되도록 배치될 수 있다.
제1 도전 패턴(CP1)은 제1 내지 제3 화소(SP1, SP2, SP3)의 각 제1 반도체 패턴(ACT1_SP1, ACT1_SP2, ACT1_SP3)의 일 단부와 중첩되며, 제5 컨택홀(CNT51)을 통해 서로 전기적으로 연결될 수 있다.
제2 도전 패턴(CP2)은 제1 내지 제3 화소(SP1, SP2, SP3)의 각 제3 반도체 패턴(ACT3_SP1, ACT3_SP2, ACT3_SP3)의 일 단부와 중첩되며, 제5 컨택홀(CNT55)을 통해 서로 전기적으로 연결될 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3)의 각 제3 도전 패턴(CP3_SP1, CP3_SP2, CP3_SP3)은 제5 컨택홀(CNT52)을 통해 제1 내지 제3 화소(SP1, SP2, SP3)의 각 제1 반도체 패턴(ACT1_SP1, ACT1_SP2, ACT1_SP3)의 타 단부와 연결될 수 있다. 또한, 제1 내지 제3 화소(SP1, SP2, SP3)의 각 제3 도전 패턴(CP3_SP1, CP3_SP2, CP3_SP3)은 다른 제5 컨택홀(CNT56)을 통해 제1 내지 제3 화소(SP1, SP2, SP3)의 각 제3 반도체 패턴(ACT3_SP1, ACT3_SP2, ACT3_SP3)의 타 단부와 연결될 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3)의 각 제4 도전 패턴(CP4_SP1, CP4_SP2, CP4_SP3)은 제5 컨택홀(CNT53)을 통해 제1 내지 제3 화소(SP1, SP2, SP3)의 각 제2 반도체 패턴(ACT2_SP1, ACT2_SP2, ACT2_SP3)의 일 단부와 연결될 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3)의 각 제5 도전 패턴(CP5_SP1, CP5_SP2, CP5_SP3)은 제5 컨택홀(CNT54)을 통해 제1 내지 제3 화소(SP1, SP2, SP3)의 각 제2 반도체 패턴(ACT2_SP1, ACT2_SP2, ACT2_SP3)의 타 단부와 연결될 수 있다.
제1 내지 제4 연결 패턴(FCNP1, FCNP2, FCNP3, FCNP4)의 각 제1 보조 전극(AVE11, AVE21, AVE31, AVE4)은 제5 컨택홀(CNT57)을 통해 복수의 제4 반도체 패턴(ACT4_FL1, ACT4_FL2, ACT4_FL3, ACT4_FL4)의 일 단부 각각에 연결될 수 있다.
복수의 제2 보조 전극(AVE12, AVE22, AVE32, AVE42)은 제5 컨택홀(CNT58)을 통해 복수의 제4 반도체 패턴(ACT4_FL1, ACT4_FL2, ACT4_FL3, ACT4_FL4)의 타 단부 각각에 연결될 수 있다.
도 10은 도 7의 C 영역을 확대한 일 예를 나타낸 평면 배치도이다.
이하, 도 10을 참조하여 제1 외부 신호 라인(FOL1), 제1 하부 연결 패턴(CWP1), 제1 상부 연결 패턴(FCNP1) 및 제2 전압 라인(VSL) 사이의 상대적인 평면 배치 관계에 대하여 설명하기로 한다.
한편, 도 10에서는 제1 외부 신호 라인(FOL1), 제1 하부 연결 패턴(CWP1) 및 제1 상부 연결 패턴(FCNP1) 사이의 평면 배치 관계는 제2 내지 제4 외부 신호 라인(FOL2, FOL3, FOL4), 제2 내지 제4 하부 연결 패턴(CWP2, CWP3, CWP4) 및 제2 내지 제4 상부 연결 패턴(FCNP2, FCNP3, FCNP4)과 전기적으로 연결되는 배선에서 차이가 있을 뿐, 이들 사이의 평면 배치 관계와 실질적으로 동일할 수 있다. 따라서, 제2 내지 제4 외부 신호 라인(FOL2, FOL3, FOL4), 제2 내지 제4 하부 연결 패턴(CWP2, CWP3, CWP4) 및 제2 내지 제4 상부 연결 패턴(FCNP2, FCNP3, FCNP4) 사이의 평면 배치 관계는 제1 외부 신호 라인(FOL1), 제1 하부 연결 패턴(CWP1) 및 제1 상부 연결 패턴(FCNP1) 사이의 평면 배치 관계에 대한 설명으로 대체하기로 한다.
댐 패턴(DAM)은 평면상 제2 컨택홀(CNT2)의 인접 영역에 배치될 수 있다. 댐 패턴(DAM)은 제2 컨택홀(CNT2)과 제2 전압 라인(VSL) 사이에 배치되어 제1 방향(DR1)으로 연장될 수 있다. 제2 전압 라인(VSL)이 제2 컨택홀(CNT2)의 상측에 인접 배치되는 예시적인 실시예에서, 댐 패턴(DAM)은 제2 컨택홀(CNT2)의 상측에 인접 배치될 수 있다. 한편, 댐 패턴(DAM)은 제2 컨택홀(CNT2)과 비중첩할 수 있다.
제2 전압 라인(VSL)과 제1 연결 라인(FCNL1)은 제2 컨택홀(CNT2)과 인접하여 배치될 수 있다. 제2 전압 라인(VSL)은 제2 컨택홀(CNT2)의 상측에 인접 배치되며, 제1 연결 라인(FCNL1)은 제2 컨택홀(CNT2)의 하측에 인접 배치될 수 있다. 제2 전압 라인(VSL)과 제1 연결 라인(FCNL1)은 댐 패턴(DAM)을 사이에 두고 제2 방향(DR2)으로 서로 이격될 수 있다.
제2 전압 라인(VSL)은 제1 방향(DR1)으로 연장되어, 제3 컨택홀(CNT31)을 통해 수직 전압 라인(VVSL)과 전기적으로 연결될 수 있다.
제1 연결 라인(FCNL1)은 제1 방향(DR1)으로 연장되어, 제3 데이터 라인(DL3) 및 제1 하부 연결 패턴(CWP1)과 중첩할 수 있다. 제1 연결 라인(FCNL1)은 제3 컨택홀(CNT38)을 통해 제3 데이터 라인(DL3)과 연결되고, 다른 컨택홀(CNT37)을 통해 제1 하부 연결 패턴(CWP1)과 연결될 수 있다. 즉, 제1 연결 라인(FCNL1)은 제3 데이터 라인(DL3)과 제1 하부 연결 패턴(CWP1)을 연결할 수 있다.
제1 더미 패턴(DMP1)은 제1 연결 라인(FCNL1)과 제2 전압 라인(VSL) 사이에 배치될 수 있다. 일 실시예에서, 제1 더미 패턴(DMP1)은 제1 연결 라인(FCNL1)과 일체화되어 하나의 제1 상부 연결 패턴(FCNP1)을 형성할 수 있다.
제1 더미 패턴(DMP1)은 댐 패턴(DAM)을 사이에 두고 제2 전압 라인(VSL)과 이격될 수 있다. 댐 패턴(DAM)의 제1 방향(DR1)의 폭은 제1 더미 패턴(DMP1)의 제1 방향(DR1)의 폭보다 클 수 있다. 댐 패턴(DAM)의 제1 방향(DR1)의 폭이 제1 더미 패턴(DMP1)의 제1 방향(DR1)의 폭보다 크게 형성됨으로써, 동일한 도전층으로 형성되는 제1 더미 패턴(DMP1)과 제2 전압 라인(VSL)을 형성하는 패턴화 공정에서 제1 더미 패턴(DMP1)과 제2 전압 라인(VSL)이 합선되는 것을 방지할 수 있다.
도 11는 도 10의 I-I'선을 따라 자른 일 예를 나타낸 단면도이다.
도 11 및 도 12를 참조하면, 하부 도전층(110)은 제1 배리어 절연막(BIL1) 상에 배치될 수 있다. 하부 도전층(110)은 서로 이격된 제1 및 제4 외부 신호 라인(FOL1, FOL4)를 포함할 수 있다.
제2 배리어 절연막(BIL2)은 하부 도전층(110)이 배치된 제1 배리어 절연막(BIL1) 상에 배치될 수 있다. 제2 배리어 절연막(BIL2)은 제1 외부 신호 라인(FOL1)의 상면의 일부를 노출하는 홀을 포함할 수 있다.
제2 기판(SUB2)은 제2 배리어 절연막(BIL2) 상에 배치될 수 있다. 제2 기판(SUB2)은 제2 기판(SUB2)을 관통하며, 제1 외부 신호 라인(FOL1)의 상면의 일부를 노출하는 홀을 포함할 수 있다. 상기 제2 기판(SUB2)이 포함하며, 제1 외부 신호 라인(FOL1)의 일부를 노출하는 홀은 제2 배리어 절연막(BIL2)이 포함하는 홀과 중첩할 수 있다.
*제3 배리어 절연막(BIL3)은 제2 기판(SUB2) 상에 배치될 수 있다. 제3 배리어 절연막(BIL3)은 제2 기판(SUB2)의 상면 및 홀을 정의하는 측벽을 덮도록 배치될 수 있다. 제2 기판(SUB2)은 제2 배리어 절연막(BIL2) 및 제3 배리어 절연막(BIL3)에 의해 밀봉될 수 있다.
한편, 제2 배리어 절연막(BIL2), 제2 기판(SUB2) 및 제3 배리어 절연막(BIL3)은 제2 배리어 절연막(BIL2), 제2 기판(SUB2) 및 제3 배리어 절연막(BIL3)을 관통하는 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 컨택홀(CNT2)은 평면상 제1 외부 신호 라인(FOL1)의 일 단부와 중첩하며, 제1 외부 신호 라인(FOL1)의 상면을 노출할 수 있다.
하부 금속층(120)은 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 하부 금속층(120)은 제1 하부 연결 패턴(CWP1), 제1 데이터 라인(DL1), 제3 데이터 라인(DL3)을 포함할 수 있다.
제1 하부 연결 패턴(CWP1)은 제2 기판(SUB2)의 상면 및 제2 컨택홀(CNT2)을 정의하는 제2 기판(SUB2)의 측벽과 중첩하는 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 제1 하부 연결 패턴(CWP1)은 제2 컨택홀(CNT2)을 통해 제1 외부 신호 라인(FOL1)의 상면과 연결될 수 있다.
제1 데이터 라인(DL1) 및 제3 데이터 라인(DL3)은 제2 기판(SUB2)의 상면과 중첩하는 제3 배리어 절연막(BIL3) 상에 배치될 수 있다.
버퍼층(BF)은 하부 금속층(120) 상에 배치될 수 있다. 버퍼층(BF)은 제1 하부 연결 패턴(CWP1)의 일부를 노출하는 제3 컨택홀(CNT37_FL1) 및 제3 데이터 라인(DL3)의 일부를 노출하는 또 다른 제3 컨택홀(CNT38_FL1)을 포함할 수 있다.
게이트 절연막(GI)은 버퍼층(BF) 상에 배치될 수 있다. 게이트 절연막(GI)은 제2 컨택홀(CNT2)의 인접 영역에서 제1 영역(GI_A), 제2 영역(GI_B) 및 제3 영역(GI_C)을 포함할 수 있다. 게이트 절연막(GI)의 제1 영역(GI_A)은 제 데이터 라인(DL1) 및 제3 데이터 라인(DL3)을 덮도록 배치될 수 있다. 게이트 절연막(GI)의 제2 영역(GI_B)은 평면상 제2 전압 라인(VSL)과 제2 컨택홀(CNT2) 사이에 배치될 수 있다. 게이트 절연막(GI)의 제3 영역(GI_C)은 제2 컨택홀(CNT2)이 구획하는 영역 내에 배치될 수 있다.
층간 절연막(ILD)은 게이트 절연막(GI) 상에 배치될 수 있다. 층간 절연막(ILD)은 제2 컨택홀(CNT2)의 인접 영역에서 제1 영역(ILD_A), 제2 영역(ILD_B) 및 제3 영역(ILD_C)을 포함할 수 있다.
층간 절연막(ILD)의 제1 영역(ILD_A)은 게이트 절연막(GI)의 제1 영역(GI_A)과 중첩하고, 층간 절연막(ILD)의 제2 영역(ILD_B)은 게이트 절연막(GI)의 제2 영역(GI_B)과 중첩하며, 층간 절연막(ILD)의 제3 영역(ILD_C)은 게이트 절연막(GI)의 제3 영역(GI_C)과 중첩할 수 있다.
층간 절연막(ILD)의 제1 영역(ILD_A) 및 게이트 절연막(GI)의 제1 영역(GI_A)은 버퍼층(BF)과 함께 제3 데이터 라인(DL3)의 일부를 노출하는 제3 컨택홀(CNT38_FL1)을 포함할 수 있다.
층간 절연막(ILD)의 제2 영역(ILD_B) 및 게이트 절연막(GI)의 제2 영역(GI_B)은 댐 패턴(DAM)을 구성할 수 있다. 따라서, 댐 패턴(DAM)의 높이(d3)는 게이트 절연막(GI)의 두께(d1)와 층간 절연막(ILD)의 두께(d2)의 합과 같을 수 있다. 댐 패턴(DAM)을 게이트 절연막(GI)의 일부 및 층간 절연막(ILD)의 일부를 패턴화하여 형성함으로써, 댐 패턴(DAM)은 소정의 높이(d3)를 가질 수 있다. 댐 패턴(DAM)은 후술하는 바와 같이 제2 도전층(150)의 패턴화하는 공정에서 이용되는 포토레지스트층의 두께를 조절하여, 제2 기판(SUB2)을 관통하는 제2 컨택홀(CNT2)에 구획된 영역에 잔류할 수 있는 포토레지스트층에 의해 제2 전압 라인(VSL)과 제1 연결 패턴(FCNL1)이 합선되는 것을 방지하는 역할을 할 수 있다.
층간 절연막(ILD)의 제3 영역(ILD_C) 및 게이트 절연막(GI)의 제3 영역(GI_C)은 제2 컨택홀(CTN2)에 의해 구획되는 영역 내에 배치될 수 있다. 층간 절연막(ILD)의 제3 영역(ILD_C) 및 게이트 절연막(GI)의 제3 영역(GI_C)은 제2 기판(SUB2)의 측벽에 의해 둘러싸일 수 있다.
본 실시예에서, 댐 패턴(DAM)을 층간 절연막(ILD_B) 및 게이트 절연막(GI_B)을 패턴화하여 형성함으로써 추가적인 층을 형성하는 공정이 생략되어 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
제2 도전층(150)은 층간 절연막(ILD_B) 및 게이트 절연막(GI_B)이 형성된 버퍼층(BF) 상에 배치될 수 있다. 제2 도전층(150)은 제2 전압 라인(VSL)과 제1 상부 연결 패턴(FCNP1)을 포함할 수 있다. 일 실시예에서, 제2 전압 라인(VSL)과 제1 상부 연결 패턴(FCNP1)은 동일한 층에 형성되고, 동일 물질을 포함할 수 있다. 또한, 제2 전압 라인(VSL)과 제1 상부 연결 패턴(FCNP1)은 하나의 마스크 공정을 통해 형성될 수 있다.
제2 전압 라인(VSL)은 댐 패턴(DAM)의 상측에 인접 배치될 수 있다. 제2 전압 라인(VSL)은 버퍼층(BF) 상에 배치될 수 있다. 이에 제한되는 것은 아니나, 제2 전압 라인(VSL)은 버퍼층(BF)의 상면에 직접 배치될 수 있다. 제2 전압 라인(VSL)이 댐 패턴(DAM)과 이격 되도록 배치됨으로써, 제2 전압 라인(VSL)은 층간 절연막(ILD) 및 게이트 절연막(GI)과 제3 방향(DR3)으로 비중첩할 수 있다.
제1 상부 연결 패턴(FCNP1)은 댐 패턴(DAM)의 하측에 인접 배치될 수 있다. 제1 상부 연결 패턴(FCNP1)은 제2 컨택홀(CNT2)과 중첩하는 영역으로부터 제3 데이터 라인(DL3)이 배치되는 영역까지 연장될 수 있다.
제1 더미 패턴(DMP1)은 제2 컨택홀(CNT2)과 중첩 배치될 수 있다. 제1 더미 패턴(DMP1)은 제2 컨택홀(CNT2)과 중첩되는 영역에서 층간 절연막(ILD)의 제3 영역(ILD_C)과 중첩 배치될 수 있다. 제1 더미 패턴(DMP1)은 제2 컨택홀(CNT2)의 인접 영역에서 층간 절연막(ILD)의 제3 영역(ILD_C)이 노출하는 버퍼층(BF) 상에 일부 배치될 수 있다.
제1 연결 라인(FCNL1)은 제1 더미 패턴(DMP1)으로부터 연장되어 일체화될 수 있다. 제1 연결 라인(FCNL1)은 버퍼층(BF)을 관통하는 제3 컨택홀(CNT37_FL1)이 노출하는 제1 하부 연결 패턴(CWP1)과 연결될 수 있다. 또한, 제1 연결 라인(FCNL1)은 층간 절연막(ILD)의 제1 영역(ILD_A), 게이트 절연막(GI)의 제1 영역(GI_A) 및 버퍼층(BF)을 관통하는 제3 컨택홀(CNT38_FL1)이 노출하는 제3 데이터 라인(DL3)과 연결될 수 있다.
제1 외부 신호 라인(FOL1)은 제1 하부 연결 패턴(CWP1)을 통해 제1 연결 라인(FCNL1)과 연결되고, 제1 연결 라인(FCNL1)을 통해 제3 데이터 라인(DL1)에 데이터 신호를 전달할 수 있다.
제2 전압 라인(VSL)과 제1 연결 라인(FCNL1)을 댐 패턴(DAM)을 사이에 두고 이격되도록 형성함으로써, 표시 장치(10)의 제조 공정 중 데이터 라인(DL)에 데이터 신호를 전달하는 연결 라인(FCNL)과 제2 전압 라인(VSL)이 서로 합선되는 것을 방지할 수 있다.
도 12는 도 7 내지 도 9의 II-II'선을 따라 자른 일 예를 나타낸 단면도이다.
도 7 내지 도 9을 표시 장치(10)는 복수의 제4 트랜지스터(TFT1)를 더 포함할 수 있다. 복수의 제4 트랜지스터(TFT1)는 평면상 하부 연결 패턴(CWP)의 하측에 인접하여 배치될 수 있다. 구체적으로, 복수의 제4 트랜지스터(TFT1)는 제1 내지 제4 하부 연결 패턴(CWP1, CWP2, CWP3, CWP4)의 하측에 각각 배치될 수 있다. 한편, 도 12에는 복수의 제4 트랜지스터(TFT1) 중 제1 하부 연결 패턴(CWP1)의 하측에 배치된 제4 트랜지스터(TFT1)를 예시적으로 도시하고 있다.
도 7 내지 도 9 및 도 12을 참조하면, 버퍼층(BF)은 제1 하부 연결 패턴(CWP1)이 배치된 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 버퍼층(BF)은 제1 하부 연결 패턴(CWP1)의 상면의 일부를 노출하는 컨택홀(CNT37_FL1)을 포함할 수 있다.
제4 트랜지스터(TFT1)는 평면상 제1 하부 연결 패턴(CWP1)의 하측에서 버퍼층(BF) 상에 배치될 수 있다. 제4 트랜지스터(TFT1)는 외부 신호 라인(FOL)(도면에서 제1 외부 신호 라인(FOL1))과 수평 전압 라인(HVDL) 사이에 전기적으로 연결될 수 있다.
제4 트랜지스터(TFT1)는 반도체 패턴(ACT4-FL1), 게이트 전극(GP2_FL1), 드레인 전극(AVE11), 소스 전극(AVE12)을 포함할 수 있다. 본 명세서에서, 제4 트랜지스터(TFT1)의 게이트 전극(GP2_FL1)은 제2 게이트 패턴(GP2_FL1)으로, 제4 트랜지스터(TFT1)의 드레인 전극(AVE11)은 제1 보조 전극(AVE11)으로 제4 트랜지스터(TFT1)의 소스 전극(AVE12)은 제2 보조 전극(AVE12)으로 지칭될 수도 있다.
제4 트랜지스터(TFT1)의 반도체 패턴(ACT4-FL1)은 버퍼층(BF) 상에 배치될 수 있다. 제4 트랜지스터(TFT1)의 반도체 패턴(ACT4-FL1)은 반도체층(130)에 배치될 수 있다.
게이트 절연막(GI)은 제4 트랜지스터(TFT1)의 반도체 패턴(ACT4-FL1)이 배치된 버퍼층(BF) 상에 배치될 수 있다. 게이트 절연막(GI)은 버퍼층(BF)과 함께 제1 하부 연결 패턴(CWP1)의 상면의 일부를 노출할 수 있다.
제4 트랜지스터(TFT1)의 게이트 전극(GP2_FL1)은 게이트 절연막(GI) 상에 배치될 수 있다. 제4 트랜지스터(TFT1)의 게이트 전극(GP2_FL1)은 제4 트랜지스터(TFT1)의 반도체 패턴(ACT4-FL1)의 일부와 중첩배치될 수 있다. 제4 트랜지스터(TFT1)의 게이트 전극(GP2_FL1)은 제1 도전층(140)에 배치될 수 있다.
층간 절연막(ILD)은 제4 트랜지스터(TFT1)의 게이트 전극(GP2_FL1)이 배치된 게이트 절연막(GI) 상에 배치될 수 있다. 층간 절연막(ILD)은 버퍼층(BF) 및 게이트 절연막(GI)과 함께 제1 하부 연결 패턴(CWP1)의 상면의 일부를 노출할 수 있다.
제4 트랜지스터(TFT1)의 드레인 전극(AVE11) 및 소스 전극(AVE12)은 층간 절연막(ILD) 상에 배치될 수 있다. 제4 트랜지스터(TFT1)의 드레인 전극(AVE11) 및 소스 전극(AVE12)은 서로 이격될 수 있다. 제4 트랜지스터(TFT1)의 드레인 전극(AVE11) 및 소스 전극(AVE12)은 제2 도전층(150)에 배치될 수 있다.
제4 트랜지스터(TFT1)의 드레인 전극(AVE11)은 제4 트랜지스터(TFT1)의 반도체 패턴(ACT4-FL1)의 일 단에 중첩될 수 있다. 제4 트랜지스터(TFT1)의 드레인 전극(AVE11)은 층간 절연막(ILD) 및 게이트 절연막(GI)을 관통하는 컨택홀(CNT57)을 통해 제4 트랜지스터(TFT1)의 일 단과 전기적으로 연결할 수 있다.
제4 트랜지스터(TFT1)의 드레인 전극(AVE11)은 제1 연결 라인(FCNL1)과 일체화되어 하나의 패턴을 형성할 수 있다. 즉, 제4 트랜지스터(TFT1)의 드레인 전극(AVE11)은 제1 상부 연결 패턴(FCNP1)의 일부 영역일 수 있다. 제1 연결 라인(FCNL1)은 버퍼층(BF)을 관통하는 컨택홀(CNT37_FL1)을 통해 제1 하부 연결 패턴(CWP1)과 전기적으로 연결될 수 있고, 제4 트랜지스터(TFT1)의 드레인 전극(AVE11)은 제1 연결 라인(FCNL1)을 통해 제1 하부 연결 패턴(CWP1)과 전기적으로 연결될 수 있다. 이에 따라, 제4 트랜지스터(TFT1)의 드레인 전극(AVE11)은 제1 연결 라인(FCNL1) 및 제1 하부 연결 패턴(CWP1)을 통해 제1 외부 신호 라인(FOL1)과 전기적으로 연결될 수 있다. 따라서, 외부 신호 라인(FOL)과 제4 트랜지스터(TFT1)는 제4 트랜지스터(TFT1)의 드레인 전극(AVE11)을 통해 전기적으로 연결될 수 있다.
제4 트랜지스터(TFT1)의 소스 전극(AVE12)은 제4 트랜지스터(TFT1)의 반도체 패턴(ACT4-FL1)의 타 단에 중첩될 수 있다. 제4 트랜지스터(TFT1)의 소스 전극(AVE12)은 층간 절연막(ILD) 및 게이트 절연막(GI)을 관통하는 컨택홀(CNT58)을 통해 제4 트랜지스터(TFT1)의 타 단과 전기적으로 연결할 수 있다.
제4 트랜지스터(TFT1)의 소스 전극(AVE12)은 수평 전압 라인(HVDL)과 일체화되도록 형성될 수 있다. 따라서, 제4 트랜지스터(TFT1)의 소스 전극(AVE12)은 수평 전압 라인(HVDL)과 연결될 수 있다. 따라서, 수평 전압 라인(HVDL)과 제4 트랜지스터(TFT1)는 제4 트랜지스터(TFT1)의 소스 전극(AVE12)을 통해 전기적으로 연결될 수 있다.
제4 트랜지스터(TFT1)는 외부 신호 라인(FOL)과 수평 전압 라인(HVDL) 사이에 연결되어, 외부 신호 라인(FOL)에 과전압 또는 과전류가 인가되는 경우, 과전압 또는 과전류를 해소하는 역할을 할 수 있다. 예를 들어, 제4 트랜지스터(TFT1)는 제3 데이터 라인(DL3)과 전기적으로 연결되는 제1 외부 신호 라인(FOL1)과 수평 전압 라인(HVDL) 사이에 연결되어, 제1 외부 신호 라인(FOL1)에 과전압 또는 과전류가 인가되는 경우에도 제3 데이터 라인(DL3)에 과전압 또는 과전류가 흐르지 않도록 조절할 수 있다.
도 13은 도 10의 I-I'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 13을 참조하면, 본 실시예는 제1 더미 패턴(DMP1_1)이 제2 컨택홀(CNT2)에 의해 구획된 영역 내에 배치되는 점이 도 11의 실시예와 차이점이다.
구체적으로, 제1 더미 패턴(DMP1_1)은 댐 패턴(DAM)과 인접한 영역에서 제2 컨택홀(CNT2)과 중첩한 버퍼층(BF)의 측벽 상에 배치되되, 버퍼층(BF)의 상면 상에는 배치되지 않을 수 있다. 즉, 제1 더미 패턴(DMP1_1)은 제2 컨택홀(CNT2)과 중첩되며, 제2 컨택홀(CNT2)에 의해 구획된 영역 내에 배치될 수 있다.
본 실시예는 후술하는 표시 장치(10)의 제조 공정 중 제2 전압 라인(VSL)과 제1 연결 라인(FCNL1)을 형성하기 위한 제2 도전층(150)의 패턴화 공정에서 형성될 수 있다. 예를 들어, 제2 도전층(150)의 패턴화 공정에서 이용되는 포토레지스트층이 제2 컨택홀(CNT2)에 의해 형성된 단차에 의해 제2 컨택홀(CNT2) 내에 잔류되어 제2 컨택홀(CNT2)과 중첩된 영역에는 제1 더미 패턴(DMP1_1)이 형성될 수 있다.
한편, 본 실시예에서 제1 더미 패턴(DMP1_1)과 제2 전압 라인(VSL)은 댐 패턴(DAM)을 사이에 두고 이격되며, 상기 제1 더미 패턴(DMP1_1)이 제2 컨택홀(CNT2) 내부에만 배치됨으로써 제2 전압 라인(VSL)과 제1 상부 연결 패턴(FCNP1)은 안정적으로 단선될 수 있다. 따라서, 표시 장치(10)의 제조 공정의 신뢰성이 향상될 수 있다.
도 14는 도 10의 I-I'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 14를 참조하면, 본 실시예는 제1 더미 패턴(DMP1_2)과 제2 전압 라인(VSL_2)이 댐 패턴(DAM) 측으로 연장되어 댐 패턴(DAM)의 측벽 상에도 일부 배치되는 점이 도 11의 실시예와 차이점이다.
구체적으로, 제2 전압 라인(VSL_2)은 버퍼층(BF) 상에서 댐 패턴(DAM) 측으로 연장되어, 댐 패턴(DAM)의 일측벽 상에도 일부 배치될 수 있다. 제2 전압 라인(VSL_2)은 댐 패턴(DAM)의 일측벽을 구성하는 게이트 절연막(GI_B)의 일측벽 및 층간 절연막(ILD_B)의 일측벽에도 일부 배치될 수 있다.
제2 전압 라인(VSL_2)은 댐 패턴(DAM)의 상면 상에는 배치되지 않을 수 있다. 제2 전압 라인(VSL_2)은 댐 패턴(DAM)의 상면을 구성하는 층간 절연막(ILD_B)의 상면에는 배치되지 않을 수 있다.
제1 더미 패턴(DMP1_2)은 댐 패턴(DAM)을 사이에 두고 제2 전압 라인(VSL_2)과 이격되어 배치될 수 있다. 제1 더미 패턴(DMP1_2)은 버퍼층(BF) 상에서 댐 패턴(DAM) 측으로 연장되어, 댐 패턴(DAM)의 타측벽 상에도 일부 배치될 수 있다. 제1 더미 패턴(DMP1_2)은 댐 패턴(DAM)의 타측벽을 구성하는 게이트 절연막(GI_B)의 타측벽 및 층간 절연막(ILD_B)의 타측벽에도 일부 배치될 수 있다.
제1 더미 패턴(DMP1_2)은 댐 패턴(DAM)의 상면 상에는 배치되지 않을 수 있다. 제1 더미 패턴(DMP1_2)은 댐 패턴(DAM)의 상면을 구성하는 층간 절연막(ILD_B)의 상면에는 배치되지 않을 수 있다.
본 실시예는 후술하는 표시 장치(10)의 제조 공정 중 제2 전압 라인(VSL_2)과 제1 연결 라인(FCNL1)을 형성하기 위한 제2 도전층(150)의 패턴화 공정에서 형성될 수 있다. 예를 들어, 제2 도전층(150)의 패턴화 공정에서 제2 컨택홀(CNT2)과 인접한 영역에 소정의 높이를 가지는 댐 패턴(DAM)이 배치되어, 제2 도전층(150)의 패턴화 공정에서 이용되는 포토레지스트층의 두께가 조절할 수 있다. 이에 따라, 댐 패턴(DAM)의 상면에 배치되는 제2 도전층이 안정적으로 제거되어, 제2 전압 라인(VSL)과 제1 상부 연결 패턴(FCNP1)이 서로 합선되는 것을 방지할 수 있다.
도 15는 도 10의 I-I'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 15를 참조하면, 본 실시예는 층간 절연막(ILD_1)의 측벽이 게이트 절연막(GI)의 측벽보다 내측에 정렬되는 점이 도 11의 실시예와 차이점이다.
구체적으로, 게이트 절연막(GI) 상에 배치되는 층간 절연막(ILD_1)은 게이트 절연막(GI)의 상면 상에 배치될 수 있다. 층간 절연막(ILD_1)은 게이트 절연막(GI)의 상면 상에 배치되되, 게이트 절연막(GI)의 상면의 일부를 노출할 수 있다. 따라서, 층간 절연막(ILD_1)의 측벽은 게이트 절연막(GI)의 측벽보다 내측에 정렬될 수 있다.
제1 연결 라인(FCNL1)과 제3 데이터 라인(DL3)을 연결하는 컨택홀(CNT38_FL1)을 정의하는 층간 절연막(ILD_A_1)의 측벽과 게이트 절연막(GI_A)의 측벽은 나란하게 정렬되지 않을 수 있다. 구체적으로, 컨택홀(CNT38_FL1)을 정의하는 층간 절연막(ILD_A_1)의 측벽은 컨택홀(CNT38_FL1)을 정의하는 게이트 절연막(GI_A)의 측벽보다 내측에 정렬될 수 있다.
또한, 댐 패턴(DAM_1)을 구성하는 층간 절연막(ILD_B_1)의 측벽과 게이트 절연막(GI_B)의 측벽은 나란하게 정렬되지 않을 수 있다. 구체적으로, 댐 패턴(DAM_1)을 구성하는 층간 절연막(ILD_B_1)의 측벽은 댐 패턴(DAM_1)을 구성하는 게이트 절연막(GI_B)의 측벽보다 내측에 정렬될 수 있다. 따라서, 댐 패턴(DAM_1)을 구성하는 층간 절연막(ILD_B_1)은 게이트 절연막(GI_B)의 상면의 일부를 노출할 수 있다.
본 실시예는 표시 장치(10)의 제조 공정 중, 댐 패턴(DAM_1)과 복수의 컨택홀을 포함하는 게이트 절연막(GI)과 층간 절연막(ILD_1)을 형성하는 공정을 별도로 수행함으로써 형성될 수 있다.
도 16은 도 10의 I-I'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 16을 참조하면, 본 실시예는 층간 절연막(ILD_2)의 측벽이 게이트 절연막(GI)의 측벽보다 외측에 정렬되는 점이 도 11의 실시예와 차이점이다.
구체적으로, 게이트 절연막(GI) 상에 배치되는 층간 절연막(ILD_2)은 게이트 절연막(GI)의 상면 및 측벽을 덮도록 배치될 수 있다. 따라서, 층간 절연막(ILD_2)의 측벽은 게이트 절연막(GI)의 측벽보다 외측에 정렬될 수 있다.
댐 패턴(DAM_2)을 구성하는 층간 절연막(ILD_B_2)의 측벽과 게이트 절연막(GI_B)의 측벽은 나란하게 정렬되지 않을 수 있다. 구체적으로, 댐 패턴(DAM_2)을 구성하는 층간 절연막(ILD_B_2)의 측벽은 댐 패턴(DAM_2)을 구성하는 게이트 절연막(GI_B)의 측벽보다 외측에 정렬될 수 있다. 따라서, 댐 패턴(DAM_2)을 구성하는 층간 절연막(ILD_B_2)은 게이트 절연막(GI_B)의 상면 및 측벽을 덮을 수 있고, 댐 패턴(DAM_2)의 측벽을 구성할 수 있다.
도 17은 도 10의 I-I'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 17을 참조하면, 본 실시예는 게이트 절연막(GI_3)과 층간 절연막(ILD_3)이 전면적으로 배치되고, 댐 패턴(DAM_3)이 게이트 절연막(GI_3)과 층간 절연막(ILD_3)과 별도의 층으로 형성되는 점이 도 11의 실시예와 차이점이다.
구체적으로, 게이트 절연막(GI_3)은 버퍼층(BF) 상에 전면적으로 배치될 수 있다. 층간 절연막(ILD_3)은 게이트 절연막(GI_3) 상에 전면적으로 배치될 수 있다.
제2 도전층(150)은 층간 절연막(ILD_3) 상에 배치될 수 있다. 제2 도전층(150)은 제2 전압 라인(VSL) 및 제1 상부 연결 패턴(FCNP1)을 포함할 수 있다. 제2 전압 라인(VSL) 및 제1 상부 연결 패턴(FCNP1)은 층간 절연막(ILD_3) 상에서 서로 이격될 수 있다.
제1 상부 연결 패턴(FCNP1)은 제1 더미 패턴(DMP1) 및 제1 연결 라인(FCNL1)을 포함할 수 있다. 제1 더미 패턴(DMP1)은 제2 컨택홀(CNT2)과 중첩하는 게이트 절연막(GI_3) 및 층간 절연막(ILD_3) 상에 배치될 수 있다. 제1 연결 라인(FCNL1)은 제1 더미 패턴(DMP1)으로부터 연장되어 제1 하부 연결 패턴(CWP1)의 일부, 제1 및 제3 데이터 라인(DL1, DL3)과 중첩될 수 있다.
제1 연결 라인(FCNL1)은 층간 절연막(ILD_3), 게이트 절연막(GI_3) 버퍼층(BF)을 관통하는 컨택홀(CNT37_FL1)을 통해 제1 하부 연결 패턴(CWP1)과 전기적으로 연결될 수 있다. 제1 연결 라인(FCNL1)은 층간 절연막(ILD_3), 게이트 절연막(GI_3) 버퍼층(BF)을 관통하는 컨택홀(CNT38_FL1)을 통해 제3 데이터 라인(DL3)과 전기적으로 연결될 수 있다.
제2 전압 라인(VSL)은 제1 상부 연결 패턴(FCNP1)과 이격되어 배치될 수 있다. 제2 전압 라인(VSL)은 층간 절연막(ILD_3) 상에 배치될 수 있다.
댐 패턴(DAM_3)은 층간 절연막(ILD_3)의 상면 상에 배치될 수 있다. 댐 패턴(DAM_3)은 제2 전압 라인(VSL)과 제1 상부 연결 패턴(FCNP1) 사이에 배치될 수 있다. 즉, 제2 전압 라인(VSL)과 제1 상부 연결 패턴(FCNP1)은 댐 패턴(DAM_3)을 사이에 두고 서로 이격 배치될 수 있다. 댐 패턴(DAM_3)은 제2 컨택홀(CNT2)의 인접 영역에 위치할 수 있다.
댐 패턴(DAM_3)은 층간 절연막(ILD_3)의 상면으로부터 상부로 돌출된 형상을 가질 수 있다. 즉, 댐 패턴(DAM_3)은 소정의 두께를 가지도록 형성될 수 있다. 댐 패턴(DAM_3)의 두께는 제2 도전층(150)의 두께보다 클 수 있다. 댐 패턴(DAM_3)은 후술하는 표시 장치(10)의 제조 공정 중, 제2 도전층(150)의 패턴화 공정에서 제2 전압 라인(VSL)과 제1 상부 연결 패턴(FCNP1)(또는 상부 연결 패턴(FCNP))이 안정적으로 단선되도록 포토레지스트층의 두께를 조절하는 역할을 할 수 있다.
댐 패턴(DAM_3)은 절연 물질을 포함할 수 있다. 예를 들어, 댐 패턴(DAM_3)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다. 예시적인 실시예에서, 댐 패턴(DAM_3)은 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
댐 패턴(DAM_3)은 층간 절연막(ILD_3)을 형성한 후, 제2 도전층(150)을 패턴화하는 공정 전에 형성될 수 있다. 이 경우, 댐 패턴(DAM_3)을 형성하기 위한 추가적인 공정이 수행되나, 게이트 절연막(GI_3) 및 층간 절연막(ILD_3)이 전면적으로 배치되어 하부의 도전층과 제2 도전층(150) 사이의 절연 또는 보호가 용이할 수 있다.
도 18은 도 7의 C 영역을 확대한 다른 예를 나타낸 평면 배치도이다. 도 19는 도 18의 III-III'선을 따라 자른 일 예를 나타낸 단면도이다. 도 20은 도 18의 IV-IV'선을 따라 자른 일 예를 나타낸 단면도이다.
도 18 내지 도 20을 참조하면, 본 실시예는 댐 패턴(DAM_4)이 평면상 제2 컨택홀(CNT2)의 인접 영역에서 제2 컨택홀(CNT2)을 둘러싸도록 형성되는 점이 도 10 및 도 11의 실시예와 차이점이다.
구체적으로, 댐 패턴(DAM_4)은 외부 신호 라인(FOL)과 하부 연결 패턴(CWP)이 서로 접촉하는 제2 컨택홀(CNT2)을 둘러싸도록 배치될 수 있다. 상기 댐 패턴(DAM_4)은 제2 컨택홀(CNT2)을 둘러싸도록 폐루프 형상을 가질 수 있다. 댐 패턴(DAM_4)은 제1 내지 제4 댐 패턴(DAM1, DAM2, DAM3, DAM4)를 포함할 수 있다. 제1 내지 제4 댐 패턴(DAM1, DAM2, DAM3, DAM4)는 댐 패턴(DAM_4)의 제1 내지 제4 변을 구성할 수 있다. 예를 들어, 제1 댐 패턴(DAM1)은 댐 패턴(DAM_4)의 상변, 제2 댐 패턴(DAM2)은 댐 패턴(DAM_4)의 하변, 제3 댐 패턴(DAM1)은 댐 패턴(DAM_4)의 좌변, 제4 댐 패턴(DAM4)은 댐 패턴(DAM_4)의 우변일 수 있다.
제2 전압 라인(VSL)은 댐 패턴(DAM_4)의 상측에 인접 배치되고, 제1 연결 라인(FCNL1)은 댐 패턴(DAM_4)의 하측에 인접 배치될 수 있다. 제2 전압 라인(VSL)과 제1 연결 라인(FCNL1)은 댐 패턴(DAM_4)을 사이에 두고 서로 이격되어 배치될 수 있다. 구체적으로, 제2 전압 라인(VSL)은 댐 패턴(DAM_4)의 제1 댐 패턴(DAM1) 상측에 이격 배치되고, 제1 연결 라인(FCNL1)은 댐 패턴(DAM_4)의 제2 댐 패턴(DAM2) 하측에 이격 배치될 수 있다.
제1 연결 라인(FCNL1)은 제1 하부 연결 패턴(CWP1)의 일부 및 제3 데이터 라인(DL3)의 일부와 제3 방향(DR3)으로 중첩할 수 있다. 제1 연결 라인(FCNL1)의 일부는 버퍼층(BF)을 관통하는 컨택홀(CNT37_FL1)을 통해 제1 하부 연결 패턴(CWP1)과 전기적으로 연결되고, 제1 연결 라인(FCNL1)의 다른 일부는 층간 절연막(ILD), 게이트 절연막(GI) 및 버퍼층(BF)을 관통하는 다른 컨택홀(CNT38)을 통해 제3 데이터 라인(DL3)과 전기적으로 연결될 수 있다.
본 실시예에서, 제1 더미 패턴(DMP1_1)은 댐 패턴(DAM_4)이 구획하는 영역 내에 배치될 수 있다. 제1 더미 패턴(DMP1_1)은 댐 패턴(DAM_4)의 제1 내지 제4 댐 패턴(DAM1, DAM2, DAM3, DAM4)의 내측으로 정의되는 영역 내에 배치되어, 제2 컨택홀(CNT2)과 제3 방향(DR3)으로 중첩할 수 있다. 제1 더미 패턴(DMP1_1)은 댐 패턴(DAM_4)의 제1 내지 제4 댐 패턴(DAM1, DAM2, DAM3, DAM4)의 내측으로 정의되는 영역 내에서 섬형 패턴으로 형성될 수 있다.
제1 더미 패턴(DMP1_1)이 댐 패턴(DAM_4)이 구획하는 영역 내에 배치됨으로써, 제1 더미 패턴(DMP1_1)은 댐 패턴(DAM_4)을 사이에 두고 제2 전압 라인(VSL) 및 제1 연결 라인(FCNL1)과 각각 이격될 수 있다. 구체적으로, 제1 더미 패턴(DMP1_1)은 댐 패턴(DAM_4)의 제1 댐 패턴(DAM1)을 사이에 두고 제2 전압 라인(VSL)과 제2 방향(DR2)으로 이격되고, 댐 패턴(DAM_4)의 제2 댐 패턴(DAM2)을 사이에 두고 제1 연결 라인(FCNL1)과 제2 방향(DR2)으로 이격될 수 있다. 이에 따라, 제1 더미 패턴(DMP1_1)과 제1 연결 라인(FCNL1)은 이격되어 별도의 패턴으로 형성될 수 있다.
제2 전압 라인(VSL), 제1 연결 라인(FCNL1) 및 제1 더미 패턴(DMP1_1)은 동일한 층에서 동일 물질로 형성될 수 있다. 예를 들어, 제2 전압 라인(VSL), 제1 연결 라인(FCNL1) 및 제1 더미 패턴(DMP1_1)은 제2 도전층(150)으로 형성될 수 있다.
제1 더미 패턴(DMP1_1)은 제1 하부 연결 패턴(CWP1)의 일부와 제3 방향(DR3)으로 중첩 배치될 수 있다. 제1 더미 패턴(DMP1_1)과 제1 하부 연결 패턴(CWP1) 사이에 버퍼층(BF), 게이트 절연막(GI_C) 및 층간 절연막(ILD_C)이 개재되고 제1 더미 패턴(DMP1_1)과 제1 연결 패턴(FCNL1)이 별도의 패턴으로 형성됨으로써, 더미 패턴(DMP_1)과 제1 하부 연결 패턴(CWP1)은 전기적으로 절연될 수 있다.
도 21은 도 7의 C 영역을 확대한 또 다른 예를 나타낸 평면 배치도이다. 도 22는 도 21의 V-V'선을 따라 자른 일 예를 나타낸 단면도이다.
도 21 및 도 22를 참조하면, 본 실시예는 게이트 절연막(GI) 상에 배치되며, 제1 도전층(140)으로 형성된 제3 게이트 패턴(GP3)이 더 포함되는 점이 도 18 및 도 19의 실시예와 차이점이다.
구체적으로, 제1 도전층(140)은 제3 게이트 패턴(GP3)이 더 포함할 수 있다. 제3 게이트 패턴(GP3)의 일부 영역은 하부 연결 패턴(CWP)(구체적으로, 제1 하부 연결 패턴(CWP1))과 제3 방향(DR3)으로 중첩 배치되고, 제3 게이트 패턴(GP3)의 다른 일부 영역은 제1 연결 라인(FCNL1)과 제3 방향(DR3)으로 중첩 배치될 수 있다.
제3 게이트 패턴(GP3)은 제1 도전층(140)으로 형성되며, 게이트 절연막(GI) 상에 배치될 수 있다. 제3 게이트 패턴(GP3)은 댐 패턴(DAM_4)에 의해 구획되는 영역에서 하측으로 연장될 수 있다. 이에 따라, 제3 게이트 패턴(GP3)은 제2 댐 패턴(DAM2)을 구성하는 게이트 절연막(GI_B)을 덮을 수 있다.
층간 절연막(ILD)은 제3 게이트 패턴(GP3)이 배치된 게이트 절연막(GI) 상에 배치될 수 있다. 따라서, 제2 댐 패턴(DAM2)을 구성하는 층간 절연막(ILD_B)은 제3 게이트 패턴(GP3) 상에 배치될 수 있다.
제2 도전층(150)은 층간 절연막(ILD) 상에 배치될 수 있다. 제1 연결 라인(FCNL1)은 제2 댐 패턴(DAM2)을 구성하는 층간 절연막(ILD_B)이 노출하는 제3 게이트 패턴(GP3)의 일부와 접촉하여 전기적으로 연결될 수 있다.
도 23은 도 7의 C 영역을 확대한 또 다른 예를 나타낸 평면 배치도이다.
도 23을 참조하면, 본 실시예는 댐 패턴(DAM_5)이 제1 댐 패턴(DAM1) 및 제2 댐 패턴(DAM2)은 포함하는 점이 도 18의 실시예와 차이점이다.
본 실시예에서 댐 패턴(DAM_5)은 제2 컨택홀(CNT1)의 상측에 배치되는 제1 댐 패턴(DAM1) 및 제2 컨택홀(CNT1)의 하측에 배치되는 제2 댐 패턴(DAM2)을 포함할 수 있다. 댐 패턴(DAM_5)은 제2 컨택홀(CNT1)의 상측 및 하측에 배치되는 제1 댐 패턴(DAM1) 및 제2 댐 패턴(DAM2)만을 포함함에도 불구하고, 제2 전압 라인(VSL)과 제1 연결 라인(FCNL1)은 상기 댐 패턴(DAM_5)에 의해 안정적으로 단선되도록 패턴화될 수 있다.
이하, 일 실시예에 따른 표시 장치의 제조 공정에 대해 설명한다.
도 24 내지 도 26은 도 11의 표시 장치의 제조 공정별 단면도들이다.
먼저, 도 24를 참조하면, 댐 패턴(DAM), 게이트 절연막(GI) 및 층간 절연막(ILD) 상에 제2 도전층용 물질층(150')을 전면적 증착한다. 상기 증착 과정에서 제2 도전층용 물질층(150')은 게이트 절연막(GI) 및 층간 절연막(ILD)을 관통하는 컨택홀(CNT38_FL1) 내부까지 증착되어 제3 데이터 라인(DL3)과 연결되고, 버퍼층(BF)을 관통하는 다른 컨택홀(CNT37_FL1) 내부까지 증착되어 제1 하부 연결 패턴(CWP1)과 연결될 수 있다.
이어, 제2 도전층용 물질층(150') 상에 포토레지스트층(PR')을 도포한다. 본 실시예에서, 상기 포토레지스트층(PR')은 대체로 평탄한 표면을 가질 수 있으나, 하부의 패턴 형상에 따라 소정의 단차를 포함할 수 있다. 예를 들어, 댐 패턴(DAM)이 배치된 영역에서의 포토레지스트층(PR')의 표면의 높이는 댐 패턴(DAM)의 인접 영역에서의 표면의 높이보다 높을 수 있다. 포토레지스트층(PR')의 표면의 높이는 제1 기판(SUB1)의 일면과 같은 기준면으로부터 측정될 수 있다. 이는 포토레지스트층(PR')의 하부에 배치된 댐 패턴(DAM)이 소정의 두께를 가지고 형성되어 반영된 것일 수 있다.
한편, 포토레지스트층(PR')의 두께는 영역별로 상이할 수 있다. 구체적으로, 댐 패턴(DAM)과 중첩되는 영역에서의 포토레지스트층(PR')의 두께(dd3)는 인접 영역에서의 포토레지스트층(PR')의 두께(dd2, dd1)보다 작을 수 있다. 제2 컨택홀(CNT2)과 중첩된 영역에서의 포토레지스트층(PR')의 두께(dd1)는 인접한 영역에서의 포토레지스트층(PR')의 두께(dd2, dd3)보다 클 수 있다. 포토레지스트층(PR')이 제2 기판(SUB2)을 관통하는 제2 컨택홀(CNT2)에 의해 형성된 단차를 채우고 대체로 평탄한 표면을 가짐으로써, 제2 컨택홀(CNT2)과 중첩하는 영역에서의 포토레지스트층(PR')의 두께(dd1)는 다른 영역보다 현저히 크고, 댐 패턴(DAM)과 중첩하는 영역에서의 포토레지스트층(PR')의 두께(dd3)는 다른 영역보다 작을 수 있다.
이어, 도 25를 참조하면, 도포된 포토레지스트층(PR')을 노광 및 현상을 통해 제1 및 제2 포토레지스트 패턴(PR1, PR2)을 형성한다. 상술한 바와 같이 제2 컨택홀(CNT2)과 중첩하는 포토레지스트층(PR')의 두께(dd1)가 상대적으로 두꺼워 포토레지스트층(PR')의 노광 및 현상 공정 후에도 상기 제2 컨택홀(CNT2)과 중첩하는 제2 포토레지스트 패턴(PR2)의 일부가 잔류할 수 있다. 한편, 댐 패턴(DAM)과 중첩하는 포토레지스트층(PR')의 두께(dd3)는 상대적으로 얇아 노광 및 현상 공정 후, 댐 패턴(DAM)과 중첩된 영역에서의 포토레지스트층(PR')의 제거는 안정적일 수 있다. 따라서, 포토레지스트층(PR')을 제1 및 제2 포토레지스트 패턴(PR1, PR2)으로 형성하는 노광 및 현상 공정에서 댐 패턴(DAM)의 상부에 배치되는 포토레지스트층(PR')이 안정적으로 제거되어 제1 및 제2 포토레지스트 패턴(PR1, PR2)에 의해 댐 패턴(DAM)과 중첩하는 제2 도전층용 물질층(150')은 노출될 수 있다.
이어, 상기 제1 및 제2 포토레지스트 패턴(PR1, PR2)을 식각 마스크로 이용하여 제2 도전층용 물질층(150')을 식각하여 도 26과 같이 제2 전압 라인(VSL) 및 제1 상부 연결 패턴(FCNP1)을 형성한다. 이어, 제1 및 제2 포토레지스트 패턴(PR1, PR2)을 스트립 또는 애싱 공정을 통해 제거한다.
본 실시예에 따른 표시 장치(10)의 제조 방법에 의하면 제2 기판(SUB2)을 관통하는 제2 컨택홀(CNT2)의 주변 영역에 배치되는 제2 도전층(150)의 패턴화 공정은 포토레지스트층을 노광 및 현상하는 공정을 포함할 수 있다. 상기 포토레지스트층이 제2 컨택홀(CNT2)과 중첩하는 영역에서 제2 컨택홀(CNT2)의 높이에 의해 형성되는 단차로 인해, 포토레지스트층을 노광 및 현상 공정 이후에도 제2 컨택홀(CNT2) 및 그 주변 영역에 잔류할 수 있다. 한편, 소정의 두께를 가지는 댐 패턴(DAM)을 제2 컨택홀(CNT2) 주변 영역에 형성함으로써 댐 패턴(DAM)의 상부에 배치되는 포토레지스트층은 노광 및 현상 공정 이후 안정적으로 제거할 수 있으므로, 제2 도전층(150)의 패턴화 공정에서 댐 패턴(DAM)의 상부에 배치되는 제2 도전층(150)은 안정적으로 제거될 수 있다. 따라서, 제2 도전층(150)의 패턴화 공정에서 제2 컨택홀(CNT2)과 인접 배치되는 제2 전압 라인(VSL)과 연결 라인(FCNL)을 안정적으로 단선할 수 있으므로, 표시 장치(10)의 제조 공정의 신뢰성이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 배치된 외부 신호 라인;
    상기 외부 신호 라인 상에 배치되며, 상기 외부 신호 라인의 일면을 노출하는 컨택홀을 포함하는 제2 기판;
    상기 제2 기판 상에 배치되며, 연결 패턴을 포함하는 하부 금속층;
    상기 하부 금속층 상에서 상기 컨택홀과 인접 배치된 댐 패턴; 및
    상기 하부 금속층 상에 배치되는 제1 도전층으로서, 상기 댐 패턴을 사이에 두고 서로 이격된 전압 라인 및 연결 라인을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 연결 패턴은 상기 컨택홀을 통해 상기 외부 신호 라인과 전기적으로 연결되는 표시 장치.
  3. 제1 항에 있어서,
    상기 하부 금속층은 상기 하부 연결 패턴과 이격 배치되는 데이터 라인을 더 포함하고,
    상기 연결 라인은 상기 연결 패턴과 상기 데이터 라인을 전기적으로 연결시키는 표시 장치.
  4. 제1 항에 있어서,
    상기 댐 패턴은 절연 물질을 포함하는 표시 장치.
  5. 제1 항에 있어서,
    상기 하부 금속층 상에 배치된 게이트 절연막;
    상기 게이트 절연막 상에 배치된 제2 도전층; 및
    상기 제2 도전층 상에 배치된 층간 절연막을 더 포함하되,
    상기 제1 도전층은 상기 층간 절연막 상에 배치되는 표시 장치.
  6. 제5 항에 있어서,
    상기 댐 패턴은 상기 게이트 절연막 및 상기 층간 절연막과 동일한 층으로 구성되는 표시 장치.
  7. 제6 항에 있어서,
    상기 전압 라인은 상기 게이트 절연막 및 상기 층간 절연막과 상기 제1 기판의 두께 방향으로 비중첩하는 표시 장치.
  8. 제5 항에 있어서,
    상기 댐 패턴은 상기 층간 절연막 상에 배치되고, 상기 층간 절연막의 일면으로부터 상부로 돌출된 형상을 가지는 표시 장치.
  9. 제8 항에 있어서,
    상기 전압 라인은 상기 층간 절연막 상에 배치되는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 도전층은 상기 전압 라인과 상기 연결 라인 사이에 배치되는 더미 패턴을 더 포함하고,
    상기 더미 패턴은 상기 전압 라인과 이격된 표시 장치.
  11. 제10 항에 있어서,
    상기 더미 패턴은 상기 컨택홀과 중첩하는 표시 장치.
  12. 제10 항에 있어서,
    상기 더미 패턴은 상기 연결 라인과 일체화되는 표시 장치.
  13. 제10 항에 있어서,
    상기 댐 패턴은 상기 더미 패턴과 상기 전압 라인 사이에 배치되는 제1 댐 패턴, 및 상기 더미 패턴 및 상기 연결 라인 사이에 배치되는 제2 댐 패턴을 포함하며,
    상기 더미 패턴은 상기 제1 댐 패턴을 사이에 두고 상기 전압 라인과 이격되고, 상기 제2 댐 패턴을 사이에 두고 상기 연결 라인과 이격되는 표시 장치.
  14. 제1 항에 있어서,
    상기 댐 패턴은 평면상 상기 컨택홀을 둘러싸는 폐루프 형상을 가지는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 도전층은 상기 댐 패턴에 의해 구획된 영역 내에 배치되는 더미 패턴을 더 포함하는 표시 장치.
  16. 제1 기판 상에 배치된 외부 신호 라인;
    상기 외부 신호 라인 상에 배치되는 제2 기판으로서, 상기 제2 기판을 관통하며 상기 외부 신호 라인의 일 단부와 중첩하는 컨택홀을 포함하는 제2 기판;
    상기 외부 신호 라인의 일 단부와 중첩하는 연결 패턴;
    상기 컨택홀의 제1 방향 일측에 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 전압 라인;
    상기 컨택홀과 상기 전압 라인 사이에 배치되어 상기 제2 방향으로 연장된 댐 패턴; 및
    상기 컨택홀의 상기 제1 방향 타측에 배치되며, 상기 연결 패턴과 전기적으로 연결되는 연결 라인을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 전압 라인과 상기 연결 라인은 동일한 층에 배치되는 표시 장치.
  18. 제16 항에 있어서,
    상기 댐 패턴은 절연 물질을 포함하며 상부로 돌출된 형상을 가지는 표시 장치.
  19. 제16 항에 있어서,
    상기 전압 라인과 상기 연결 라인 사이에 배치되는 더미 패턴을 더 포함하되,
    상기 댐 패턴의 상기 제2 방향으로의 폭은 상기 더미 패턴의 상기 제2 방향으로의 폭보다 큰 표시 장치.
  20. 제16 항에 있어서,
    상기 연결 패턴은 상기 컨택홀을 통해 상기 외부 신호라인과 전기적으로 연결되는 표시 장치.
PCT/KR2022/007090 2021-06-08 2022-05-18 표시 장치 WO2022260303A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280041123.2A CN117501838A (zh) 2021-06-08 2022-05-18 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210073903A KR20220165849A (ko) 2021-06-08 2021-06-08 표시 장치
KR10-2021-0073903 2021-06-08

Publications (1)

Publication Number Publication Date
WO2022260303A1 true WO2022260303A1 (ko) 2022-12-15

Family

ID=84284412

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/007090 WO2022260303A1 (ko) 2021-06-08 2022-05-18 표시 장치

Country Status (4)

Country Link
US (1) US20220392990A1 (ko)
KR (1) KR20220165849A (ko)
CN (1) CN117501838A (ko)
WO (1) WO2022260303A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078672A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR20190042168A (ko) * 2017-10-16 2019-04-24 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR20200008837A (ko) * 2018-07-17 2020-01-29 엘지디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR20200047933A (ko) * 2018-10-26 2020-05-08 삼성디스플레이 주식회사 표시 장치
US20200168688A1 (en) * 2018-11-28 2020-05-28 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078672A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR20190042168A (ko) * 2017-10-16 2019-04-24 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR20200008837A (ko) * 2018-07-17 2020-01-29 엘지디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR20200047933A (ko) * 2018-10-26 2020-05-08 삼성디스플레이 주식회사 표시 장치
US20200168688A1 (en) * 2018-11-28 2020-05-28 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US20220392990A1 (en) 2022-12-08
CN117501838A (zh) 2024-02-02
KR20220165849A (ko) 2022-12-16

Similar Documents

Publication Publication Date Title
WO2021149863A1 (ko) 표시 장치
WO2021230509A1 (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
WO2021162180A1 (ko) 표시 장치
WO2020054994A1 (ko) 유기 발광표시 장치
WO2021118268A1 (en) Display apparatus having display module and method of manufacturing the same
WO2022164168A1 (ko) 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
WO2022231170A1 (ko) 표시 장치
WO2022260303A1 (ko) 표시 장치
WO2023146054A1 (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
WO2022085923A1 (ko) 표시 장치 및 그의 제조 방법
WO2022225316A1 (ko) 표시 장치 및 타일형 표시 장치
WO2023008856A1 (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
WO2023101411A1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2022191546A1 (ko) 표시 장치 및 이의 리페어 방법
WO2023008846A1 (ko) 표시 장치
WO2023211102A1 (ko) 표시 장치
WO2023054871A1 (ko) 표시 장치
WO2022215818A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022169178A1 (ko) 표시 장치
WO2023113489A1 (ko) 표시 장치
WO2023191447A1 (ko) 표시 장치
WO2022270927A1 (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
WO2023136515A1 (ko) 표시 장치
WO2022225281A1 (ko) 표시 장치
WO2022270929A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22820431

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280041123.2

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE