CN117501838A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117501838A
CN117501838A CN202280041123.2A CN202280041123A CN117501838A CN 117501838 A CN117501838 A CN 117501838A CN 202280041123 A CN202280041123 A CN 202280041123A CN 117501838 A CN117501838 A CN 117501838A
Authority
CN
China
Prior art keywords
pattern
disposed
line
dam
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280041123.2A
Other languages
English (en)
Inventor
申东熹
孙宣权
车娜贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117501838A publication Critical patent/CN117501838A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示装置，显示装置包括：第一衬底；外部信号线，布置在第一衬底上；第二衬底，布置在外部信号线上，第二衬底包括暴露外部信号线的一个表面的接触孔；下金属层，布置在第二衬底上，下金属层包括连接图案；坝图案，布置在下金属层上以便与接触孔相邻；以及电压线和连接线，是布置在下金属层上的第一导电层，并且彼此间隔开且坝图案设置在电压线和连接线之间。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求以各种形式增加。例如，显示装置应用于各种电子装置，诸如智能电话、数码相机、笔记本计算机、导航系统和智能电视。显示装置可以包括诸如液晶显示装置、场发射显示装置、有机发光显示装置等的平坦面板显示装置。在这方面，有机发光显示装置可以包括发光元件，其中显示面板的像素中的每个可以以自发方式发射光，并且因此可以在没有背光单元向显示面板提供光的情况下显示图像。
在以大尺寸制造显示装置的情况下，发光元件的缺陷可能由于像素数量的增加而增加，并且因此装置的生产率或可靠性可能降低。为了解决这个问题，在拼接显示装置中，具有相对小尺寸的子显示装置可以彼此连接以实现大尺寸屏幕。拼接显示装置可以由于彼此相邻的子显示装置中的每个的非显示区域或边框区域而包括在子显示装置中的相邻子显示装置之间的被称为接缝的边界。在于整个屏幕上显示一个图像的情况下，子显示装置中的相邻子显示装置之间的边界可以遍及整个屏幕引起断开连接的感觉，从而降低观看者对图像的沉浸感。
发明内容
技术问题
本公开提供了显示装置，其中包括绝缘材料的坝图案形成在与接触孔相邻的区域中，外部信号线和第一连接线经由接触孔彼此连接，使得在用于形成线的图案化工艺中线由相同的导电层构成，并且防止了设置在与接触孔相邻的区域中的线短路。
然而，本公开的方面不限于本文所陈述的方面。通过参考以下给出的本公开的详细描述，本公开的上述和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
技术方案
根据本公开的实施方式，显示装置可以包括：第一衬底；外部信号线，设置在第一衬底上；第二衬底，设置在外部信号线上，第二衬底可以包括暴露外部信号线的表面的接触孔；下金属层，设置在第二衬底上，下金属层可以包括下连接图案；坝图案，设置在下金属层上并且与接触孔相邻；以及第一导电层，设置在下金属层上，第一导电层可以包括彼此间隔开的电压线和连接线，且坝图案设置在电压线和连接线之间。
根据本公开的实施方式，显示装置可以包括：第一衬底；外部信号线，设置在第一衬底上；第二衬底，设置在外部信号线上，第二衬底可以包括接触孔，接触孔延伸穿过第二衬底并且在平面图中与外部信号线的一个端部重叠；连接图案，在平面图中与外部信号线的一个端部重叠；电压线，设置在第二衬底的在接触孔周围的在第一方向上的一侧处，并且在与第一方向相交的第二方向上延伸；坝图案，设置在第二衬底的接触孔和电压线之间，并且在第二方向上延伸；以及连接线，在接触孔周围设置在第二衬底的在第一方向上的相对侧处，其中，连接线电连接到连接图案。
其它实施方式的细节包括在详细描述和附图中。
技术效果
在根据实施方式的显示装置中，设置在延伸穿过衬底的接触孔周围的周边区域中的导电层的图案化工艺可以包括曝光和显影光刻胶层的工艺。由于在光刻胶层与接触孔重叠的区域中由接触孔的竖直大小形成的台阶，即使在曝光和显影工艺之后，光刻胶层也可以保留在接触孔和接触孔周围的周边区域中。在这方面，可以在接触孔周围的周边区域中形成具有预定的或给定的厚度的坝图案，使得可以在曝光和显影工艺之后可靠地去除光刻胶层的设置在坝图案的顶表面上的部分。因此，在导电层的图案化工艺中，可以可靠地去除设置在坝图案的顶表面上的导电层。因此，在导电层的图案化工艺中，设置成与接触孔相邻的线可以可靠地彼此断开连接，并且因此可以防止它们之间的短路。因此，可以改善显示装置的制造工艺的可靠性。
本公开的效果不限于以上提及的效果，并且本领域技术人员将从以下描述清楚地理解未提及的其它效果。
附图说明
图1是示出根据一个实施方式的拼接显示装置的示意性平面图。
图2是示出根据一个实施方式的显示装置的示意性平面图。
图3是根据一个实施方式的显示装置的示意性剖视图。
图4是示出根据一个实施方式的包括在显示装置中的柔性膜和外部信号线的平面布局。
图5是示出根据一个实施方式的显示装置的像素的框图。
图6是根据一个实施方式的显示装置的一个像素的等效电路的示意图。
图7是示出图4的区域A的一个放大示例的平面布局图。
图8是示出图7中的下导电层、下金属层和第二导电层的相对连接关系的平面布局图。
图9是示出图7中的半导体层、第一导电层和第二导电层之间的相对连接关系的平面布局图。
图10是示出图7的区域C的一个放大示例的平面布局图。
图11是示出沿着图10'中的I-I'线切割的一个示例的示意性剖视图。
图12是示出沿着图7至图9的II-II'线切割的一个示例的示意性剖视图。
图13是示出沿着图10中的线I-I'切割的另一示例的示意性剖视图。
图14是示出沿着图10中的线I-I'切割的另一示例的示意性剖视图。
图15是示出沿着图10中的线I-I'切割的另一示例的示意性剖视图。
图16是示出沿着图10中的线I-I'切割的另一示例的示意性剖视图。
图17是示出沿着图10中的I-I'线切割的另一示例的示意性剖视图。
图18是示出图7的区域C的另一放大示例的平面布局图。
图19是示出沿着图18的线III-III'切割的一个示例的示意性剖视图。
图20是示出沿着图18的IV-IV'线切割的一个示例的示意性剖视图。
图21是示出图7的区域C的另一放大示例的平面布局图。
图22是示出沿着图21中的V-V'线切割的一个示例的示意性剖视图。
图23是示出图7的区域C的另一放大示例的平面布局。
图24至图26分别是用于制造图11中的显示装置的方法的步骤的示意性剖视图。
具体实施方式
现在将参考附图在下文中更全面地描述本发明，在附图中示出了本发明的优选实施方式。然而，本发明可以以不同的形式来体现，并且不应被解释为限于本文中所陈述的实施方式。相反，提供这些实施方式使得本公开将是彻底和完整的，并且将向本领域的技术人员完全传达本发明的范围。
还应当理解，当层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者也可以存在中间层。在整个说明书中，相同的附图标记表示相同的组件。
在整个说明书中，相同的附图标记用于相同或相似的元件。
在下文中，将参考附图描述实施方式。
图1是示出根据一个实施方式的拼接显示装置的示意性平面图。
参考图1，拼接显示装置TD显示运动图像或静止图像。拼接显示装置TD可以指提供显示屏幕的任何电子装置。例如，拼接显示装置TD可以包括例如可以提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网、移动电话、智能电话、平板PC(个人计算机)、电子手表、智能手表、手表电话、头戴式显示器(HMD)、移动通信终端、电子笔记本、电子书、PMP(便携式多媒体播放器)、导航装置、游戏装置、数码相机、摄像机。
拼接显示装置TD可以在平面图中具有包括在第一方向DR1上延伸的长边和在第二方向DR2上延伸的短边的矩形形状。拼接显示装置TD可以大体上具有平坦的形状。本公开不限于此。
拼接显示装置TD可以包括子显示装置10。子显示装置10可以以网格方式布置或设置。本公开不限于此。子显示装置10可以在第一方向DR1或第二方向DR2上彼此连接。拼接显示装置TD可以具有特定的或给定的形状。例如，子显示装置10可以具有彼此相同的尺寸。本公开不限于此。例如，子显示装置10可以具有不同的尺寸。
子显示装置10中的每个可以具有包括长边和短边的矩形形状。子显示装置10中的相邻子显示装置10的长边或短边可以彼此接触。子显示装置10中的一些或多个可以构成拼接显示装置TD的边缘，并且因此构成拼接显示装置TD的一个边或一边。
在下文中，在用于示出拼接显示装置TD或子子显示装置10的附图中，限定了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以彼此垂直并且限定一个平面。第三方向DR3可以与由第一方向DR1和第二方向DR2限定的平面正交。第三方向DR3垂直于第一方向DR1和第二方向DR2中的每个。在下文中，在描述拼接显示装置TD或子显示装置10的实施方式中，第三方向DR3指示子显示装置10的厚度方向或显示方向。
在描述拼接显示装置TD或子显示装置10的实施方式中，“顶”表示在第三方向DR3上的一侧(例如，显示方向)上，并且“顶表面”是指面朝向在第三方向DR3上的一个侧或一侧的表面，除非另有说明。此外，“底”是指在第三方向DR3上的相对侧(例如，与显示方向相反的方向)，并且“底表面”是指面朝向在第三方向DR3上的相对侧的表面。此外，“左”、“右”、“上”和“下”表示拼接显示装置TD或子显示装置10在平面图中的方向。例如，“右”表示在第一方向DR1上的一个侧或一侧，“左”表示在第一方向DR1上的相对侧，“上”表示在第二方向DR2上的一个侧或一侧，并且“下”表示在第二方向DR2上的相对侧。
子显示装置10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括像素以显示图像。像素中的每个可以包括包含有机发光层的有机发光二极管、包含有机发光层的微发光二极管、包含量子点发光层的量子点发光二极管或包含无机半导体的无机发光二极管。在下文中，将描述其中像素中的每个可以包括无机发光二极管的示例。本公开不限于此。非显示区域NDA可以设置在显示区域DA周围并且围绕显示区域DA，或者可以与显示区域DA相邻，并且可以不显示图像。
拼接显示装置TD可以大体上具有平面形状。本公开不限于此。拼接显示装置TD可以具有三维形状以将三维效果赋予用户。例如，在拼接显示装置TD具有三维形状的情况下，子显示装置10中的至少一些或多个可以具有曲化的形状。在另一示例中，子显示装置10中的每个可以具有平坦的形状。子显示装置10可以以在其之间限定的预定角度彼此连接，使得拼接显示装置TD可以具有三维形状。
拼接显示装置TD可以包括设置在显示区域DA中的相邻显示区域DA之间的接合区域SM。拼接显示装置TD可以通过将子显示装置10中的相邻子显示装置10的非显示区域NDA彼此连接而形成。子显示装置10可以经由设置在接合区域SM中的接合构件或粘合构件彼此连接。子显示装置10中的相邻子显示装置10之间的每个接合区域SM可以不包括焊盘区域或附接到焊盘区域的柔性膜。因此，子显示装置10中的相邻子显示装置10的显示区域DA之间的距离可以小到使得子显示装置10中的相邻子显示装置10之间的接合区域SM不被用户识别。此外，子显示装置10中的每个的显示区域DA的外部光反射率和子显示装置10中的相邻子显示装置10之间的接合区域SM的外部光反射率可以基本上彼此相等。因此，拼接显示装置TD可以防止子显示装置10中的相邻子显示装置10之间的接合区域SM被用户识别，从而降低子显示装置10中的相邻子显示装置10之间的断开连接的感觉，并且因此改善用户对图像的沉浸感。
图2是示出根据一个实施方式的显示装置的示意性平面图。
参考图2，子显示装置10的显示区域DA可以包括像素。像素意指用于显示的最小重复单元。像素可以以矩阵形式布置或设置。在平面图中，每个像素的形状可以是矩形或正方形。在实施方式中，每个像素可以包括分别由无机颗粒制成的发光元件。本公开不限于此。
显示区域DA可以包括由稍后要描述的光阻挡构件限定的光输出区域LA和在光输出区域LA周围的光阻挡区域BA。光输出区域LA可以是从子显示装置10的发光元件层发射的光通过其被提供到外部的区域，而光阻挡区域BA可以是从发光元件层发射的光不从中透过的区域。在光输出区域LA中，具有预定峰值波长的光可以提供到外部。光输出区域LA可以包括第一光输出区域LA1、第二光输出区域LA2和第三光输出区域LA3。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个可以指其中从子显示装置10输出具有预定峰值波长的光的区域。第一光输出区域LA1可以发射第一颜色的光，第二光输出区域LA2可以发射第二颜色的光，并且第三光输出区域LA3可以发射第三颜色的光。例如，第一颜色的光可以是具有在约610nm至约650nm的范围内的峰值波长的红光，并且第二颜色的光可以是具有在约510nm至约550nm的范围内的峰值波长的绿光，并且第三颜色的光可以是具有在约440nm至约480nm的范围内的峰值波长的蓝光。本公开不限于此。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以沿着第一方向DR1并且在子显示装置10的显示区域DA中依次且重复地设置。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个的平面形状可以是矩形的。本公开不限于此。
光阻挡区域BA可以设置成围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个。光阻挡构件可以设置在光阻挡区域BA中以防止来自第一光输出区域LA1、第二光输出区域LA2和第三光输出区域LA3的光束之间发生混合。
图3是根据一个实施方式的显示装置的示意性剖视图。
参考图3，子显示装置10可以包括基础构件BL、显示层DPL、封装层TFE、抗反射膜ARF、柔性膜FPCB、连接膜ACF和显示驱动器DIC。
基础构件BL可以支承子显示装置10。基础构件BL可以包括第一衬底SUB1、第一阻隔绝缘膜BIL1、下导电层110、第二阻隔绝缘膜BIL2、第二衬底SUB2和第三阻隔绝缘膜BIL3。
第一衬底SUB1可以用作基础衬底。第一衬底SUB1可以实施为可弯曲、可折叠或可卷曲的柔性衬底。例如，第一衬底SUB1可以包括绝缘材料，诸如聚合物树脂(诸如，聚酰亚胺(PI))。本公开不限于此。例如，第一衬底SUB1可以实施为包括玻璃材料的刚性衬底。
第一阻隔绝缘膜BIL1可以设置在第一衬底SUB1上。第一阻隔绝缘膜BIL1可以包括可防止空气或湿气渗透的无机膜。例如，第一阻隔绝缘膜BIL1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一种。本公开不限于此。
第一衬底SUB1和第一阻隔绝缘膜BIL1可以在其中容纳第一接触孔CNT1。第一接触孔CNT1可以延伸穿过第一衬底SUB1和第一阻隔绝缘膜BIL1。第一接触孔CNT1可以由第一衬底SUB1的侧壁和第一阻隔绝缘膜BIL1的侧壁限定。
第一接触孔CNT1可以从第一衬底SUB1的底表面延伸到第一阻隔绝缘膜BIL1的顶表面。例如，第一接触孔CNT1的底部的宽度可以大于第一接触孔CNT1的顶部的宽度。
下导电层110可以设置在第一阻隔绝缘膜BIL1上。下导电层110可以包括外部信号线FOL。下导电层110可以包括外部信号线FOL，并且外部信号线FOL可以起到将显示层DPL和柔性膜FPCB彼此电连接的作用。例如，下导电层110可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成的单层或多层。
外部信号线FOL可以设置在显示区域DA中以及第一阻隔绝缘膜BIL1上。子显示装置10可以包括设置在显示区域DA中的外部信号线FOL，使得可以最小化其非显示区域NDA的尺寸。在子显示装置10的制造工艺期间，外部信号线FOL的底表面的一部分可以通过第一接触孔CNT1暴露。外部信号线FOL可以电连接或物理连接到插入在第一接触孔CNT1中的连接膜ACF。
外部信号线FOL可以将柔性膜FPCB和显示层DPL彼此电连接。
外部信号线FOL可以经由连接膜ACF电连接到柔性膜FPCB。例如，外部信号线FOL的底表面的部分可以通过第一接触孔CNT1暴露。外部信号线FOL的底表面的通过第一接触孔CNT1暴露的部分可以接触插入到第一接触孔CNT1中的连接膜ACF，并且因此可以电连接到柔性膜FPCB。
外部信号线FOL可以经由第一连接图案CWP电连接到显示层DPL。例如，外部信号线FOL的顶表面的一部分可以通过稍后要描述的第二接触孔CNT2暴露。外部信号线FOL的顶表面的通过第二接触孔CNT2暴露的部分可以经由第二接触孔CNT2接触显示层DPL的第一连接图案CWP，并且因此可以电连接到显示层DPL的线中的每个。显示层DPL的线可以包括数据线、电压线或栅极线。例如，外部信号线FOL可以经由第一连接图案CWP电连接到显示层DPL的数据线、电压线或栅极线。数据线、电压线或栅极线可以连接到像素的晶体管TFT。
因此，外部信号线FOL可以经由第一连接图案CWP将从柔性膜FPCB接收的电信号提供到像素的晶体管TFT。
第二阻隔绝缘膜BIL2可以设置在第一阻隔绝缘膜BIL1和下导电层110上。第二阻隔绝缘膜BIL2可以包括可防止空气或湿气渗透的无机膜。例如，第二阻隔绝缘膜BIL2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一种。本公开不限于此。
第二衬底SUB2可以设置在第二阻隔绝缘膜BIL2上。第二衬底SUB2可以用作基础衬底。第二衬底SUB2可以实施为可弯曲、可折叠或可卷曲的柔性衬底。例如，第二衬底SUB2可以包括绝缘材料，诸如聚合物树脂(诸如，聚酰亚胺(PI))。本公开不限于此。在另一示例中，第二衬底SUB2可以实施为包括玻璃材料的刚性衬底。
第三阻隔绝缘膜BIL3可以设置在第二衬底SUB2上。第三阻隔绝缘膜BIL3可以包括可防止空气或湿气渗透的无机膜。例如，第三阻隔绝缘膜BIL3可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一种。本公开不限于此。
第三阻隔绝缘膜BIL3、第二衬底SUB2和第二阻隔绝缘膜BIL2可以在其中容纳第二接触孔CNT2。第二接触孔CNT2可以延伸穿过第三阻隔绝缘膜BIL3、第二衬底SUB2和第二阻隔绝缘膜BIL2。第二接触孔CNT2可以由第三阻隔绝缘膜BIL3的侧壁、第二衬底SUB2的侧壁和第二阻隔绝缘膜BIL2的侧壁限定。
第二接触孔CNT2可以从第三阻隔绝缘膜BIL3的顶表面延伸到第二阻隔绝缘膜BIL2的底表面。例如，第二接触孔CNT2的顶部的宽度可以大于第二接触孔CNT2的底部的宽度。在子显示装置10的制造工艺期间，外部信号线FOL的顶表面可以通过第二接触孔CNT2暴露，并且外部信号线FOL可以电连接或物理连接到插入到第二接触孔CNT2中的第一连接图案CWP。
显示层DPL可以设置在基础构件BL上。显示层DPL可以包括电路层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
电路层TFTL可以设置在第三阻隔绝缘膜BIL3上。电路层TFTL可以包括用于激活像素以激活发光元件层EML的至少一个晶体管。
电路层TFTL可以包括下金属层120、缓冲层BF、半导体层130、栅极绝缘层GI、第一导电层140、层间绝缘层ILD、第二导电层150、第一保护层PV1和第一平坦化层OC1。
下金属层120可以设置在第三阻隔绝缘膜BIL3上。下金属层120可以包括光阻挡图案BML和第一连接图案CWP。如稍后将描述的，下金属层120还可以包括数据线或电压线。本公开不限于此。下金属层120可以包括阻挡光的材料。例如，下金属层120可以由阻挡光透射的不透明金属材料制成。
光阻挡图案BML可以设置在第三阻隔绝缘膜BIL3上。光阻挡图案BML可以设置在至少晶体管TFT的有源层ACT的沟道区域下方并与所述沟道区域重叠。
第一连接图案CWP可以与光阻挡图案BML间隔开，并且可以设置在第三阻隔绝缘膜BIL3上。在一个示例中，附图示出了第一连接图案CWP和光阻挡图案BML由相同的材料或类似的材料制成并且构成相同的层。然而，第一连接图案CWP的材料不限于此。
第一连接图案CWP可以部分地插入到第二接触孔CNT2中，并且因此可以电连接到外部信号线FOL。例如，第一连接图案CWP可以电连接到数据线以向晶体管TFT提供数据电压。在另一示例中，第一连接图案CWP可以连接到电压线以向晶体管TFT提供电力电压。在另一示例中，第一连接图案CWP可以连接到栅极线以向晶体管TFT提供栅极信号。因此，第一连接图案CWP可以用于将从外部信号线FOL接收的电信号提供到像素的晶体管TFT。
缓冲层BF可以设置在下金属层120和第三阻隔绝缘膜BIL3上。缓冲层BF可以用于保护晶体管免受穿过易受湿气渗透的第二衬底SUB2的湿气的影响。缓冲层BF可以包括可防止空气或湿气渗透的无机材料。例如，缓冲层BF可以包括可彼此交替堆叠的无机膜。
半导体层130可以设置在缓冲层BF上。半导体层130可以包括晶体管TFT的有源层ACT。如以上所描述的，晶体管TFT的有源层ACT可以设置成与光阻挡图案BML重叠。
栅极绝缘层GI可以设置在半导体层130和缓冲层BF上。栅极绝缘层GI可以实施为其中包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)的无机材料中的至少一种的无机层可彼此交替地堆叠的多层。
第一导电层140可以设置在栅极绝缘层GI上。第一导电层140可以包括晶体管TFT的栅电极GE。栅电极GE可以与有源层ACT重叠，同时栅极绝缘层GI插置在栅电极GE和有源层ACT之间。
层间绝缘层ILD可以设置在第一导电层140和栅极绝缘层GI上。层间绝缘层ILD可以设置成覆盖栅电极GE或与栅电极GE重叠。
第二导电层150可以设置在层间绝缘层ILD上。第二导电层150可以包括晶体管TFT的源电极SE和漏电极DE。晶体管TFT的源电极SE和漏电极DE可以彼此间隔开并且可以设置在层间绝缘层ILD上。晶体管TFT的源电极SE和漏电极DE可以经由延伸穿过层间绝缘层ILD和栅极绝缘层GI的两个接触孔分别电连接到晶体管TFT的有源层ACT的两个相对端部。
晶体管TFT的源电极SE可以电连接到发光元件层EML的稍后将描述的第一电极RME1。如稍后将描述的，晶体管TFT的漏电极DE可以连接到第一电压线，提供到晶体管TFT的高电位电压(或第一电力电压)被施加到所述第一电压线。
第一保护层PV1可以设置在第二导电层150和层间绝缘层ILD上。第一保护层PV1可以保护晶体管TFT。第一保护层PV1可以在其中容纳第一电极RME1延伸穿过其的接触孔。
第一平坦化层OC1可以设置在第一保护层PV1上。第一平坦化层OC1可以具有大致平坦的顶表面，而与设置在其之下的图案的形状或者所述图案的不存在或存在无关。例如，第一平坦化层OC1可以用于平坦化第一保护层PV1上方的部分的表面。第一平坦化层OC1可以在其中容纳发光元件层EML的第一电极RME1延伸穿过其的接触孔。在这方面，第一电极RME1也可以延伸穿过第一保护层PV1。第一平坦化层OC1可以包括有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机材料。
发光元件层EML可以设置在电路层TFTL上。发光元件层EML可以设置在电路层TFTL的第一平坦化层OC1上。
发光元件层EML可以包括第一突出图案BP1、第二突出图案BP2、第一电极RME1、第二电极RME2、第一绝缘层PAS1、发光元件ED、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2和子堤SB。
第一突出图案BP1和第二突出图案BP2可以设置在第一平坦化层OC1上。第一突出图案BP1和第二突出图案BP2可以从第一平坦化层OC1的顶表面突出。第一突出图案BP1和第二突出图案BP2可以设置在像素中的每个的开口区域或光输出区域LA中。第一突出图案BP1和第二突出图案BP2可以彼此间隔开，并且可以设置在光输出区域LA中以提供其中设置发光元件ED的空间。
第一电极RME1可以设置在第一平坦化层OC1和第一突出图案BP1上。第一电极RME1可以设置在设置于发光元件ED的阵列的一个侧或一侧上的第一突出图案BP1上。第一电极RME1可以设置在第一突出图案BP1的倾斜侧表面上，以反射从发光元件ED发射的光。
第一电极RME1可以插入到延伸穿过第一平坦化层OC1和第一保护层PV1的接触孔中，并且因此可以电连接到晶体管TFT的源电极SE。第一电极RME1可以经由第一接触电极CTE1电连接到发光元件ED的一个端部。例如，第一电极RME1可以从像素的晶体管TFT接收与发光元件ED的亮度水平成比例的电压。
第二电极RME2可以设置在第一平坦化层OC1和第二突出图案BP2上。第二电极RME2可以设置在设置于发光元件ED的阵列的相对侧上的第二突出图案BP2上。第二电极RME2可以设置在第二突出图案BP2的倾斜侧表面上，以反射从发光元件ED发射的光。第二电极RME2可以经由第二接触电极CTE2电连接到发光元件ED的相对端部。例如，第二电极RME2可以接收从低电位线向像素中的全部提供的低电位电压。
第一电极RME1和第二电极RME2中的每个可以包括具有高反射率的导电材料。例如，第一电极RME1和第二电极RME2中的每个可以包括银(Ag)、铜(Cu)、铝(Al)、镍(Ni)和镧(La)中的至少一种。在另一示例中，第一电极RME1和第二电极RME2中的每个在本公开的精神和范围内可以包括诸如ITO、IZO、ITZO等的材料。在另一示例中，第一电极RME1和第二电极RME2中的每个可以包括包含透明导电材料层和高反射金属层的层，或者可以包括包含透明导电材料和高反射金属层的单个层。第一电极RME1和第二电极RME2中的每个可以具有诸如ITO/Ag/ITO/、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层PAS1可以设置在第一平坦化层OC1以及第一电极RME1和第二电极RME2上。第一绝缘层PAS1可以用于保护第一电极RME1和第二电极RME2，并且同时用于使第一电极RME1和第二电极RME2彼此绝缘。第一绝缘层PAS1可以在其中容纳延伸穿过第一绝缘层PAS1的接触，并且暴露第一电极RME1和第二电极RME2中的每个的一部分。
子堤SB可以设置在光阻挡区域BA中以及第一绝缘层PAS1上。子堤SB可以设置在像素中的相邻像素之间的边界处，并且可以具有在其中限定的与光输出区域LA重叠的开口。子堤SB可以用作分隔壁，以在子显示装置10的制造工艺期间在喷墨打印工艺中引导包含分散在其中的发光元件ED的油墨以喷射到光输出区域LA中，用于均匀地定向发光元件ED。子堤SB可以具有预定的竖直大小，并且可以包括诸如聚酰亚胺(PI)的有机绝缘材料。
发光元件ED可以设置在光输出区域LA中以及在第一突出图案BP1和第二突出图案BP2之间。发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以被定向成使得其两个相对端部分别位于第一电极RME1和第二电极RME2上。
发光元件ED的一个端部可以经由第一接触电极CTE1电连接到第一电极RME1，而发光元件ED的相对端部可以经由第二接触电极CTE2电连接到第二电极RME2。
发光元件ED可以具有纳米级(在约1nm至约1μm的范围内)至微米级(在约1μm至约1mm的范围内)的尺寸。在一个实施方式中，发光元件ED可以具有纳米级或微米级的尺寸的直径和长度。在一些其它实施方式中，发光元件ED的直径可以具有纳米级的尺寸，而发光元件ED的长度可以具有微米级的尺寸。在一些实施方式中，发光元件ED中的一些或多个中的每个可以具有纳米级的尺寸的直径和/或长度，而其它发光元件ED中的每个可以具有微米级的尺寸的直径和/或长度。
在一个实施方式中，发光元件ED可以实施为无机发光二极管。无机发光二极管可以包括半导体层。例如，无机发光二极管可以包括第一导电型(例如，n型)半导体层、第二导电型(例如，p型)半导体层以及插置在它们之间的有源半导体层。有源半导体层可以分别从第一导电型半导体层和第二导电型半导体层接收空穴和电子，并且然后到达有源半导体层的空穴和电子可以彼此复合以发射光。发光元件ED可以在第一电极RME1和第二电极RME2之间并且根据在彼此间隔开且彼此面对的第一电极RME1和第二电极RME2之间在特定的或给定的方向上生成的电场而均匀地定向。
分别设置在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的发光元件ED可以包括由相同的材料或类似的材料制成的有源层，并且因此可以发射相同波长带的光或相同颜色的光。例如，发光元件ED可以发射在约440nm至约480nm的范围内的峰值波长的第三颜色光(或蓝光)。本公开不限于此。
第二绝缘层PAS2可以设置在发光元件ED上。例如，第二绝缘层PAS2可以设置成围绕发光元件ED的外表面。发光元件ED的两个相对端部可以被暴露。第二绝缘层PAS2可以在子显示装置10的制造工艺中保护发光元件ED并且同时用于固定发光元件ED。第二绝缘层PAS2可以填充发光元件ED和第一绝缘层PAS1之间的空间。
第一接触电极CTE1可以设置在第一电极RME1和第一绝缘层PAS1上。第一接触电极CTE1可以经由延伸穿过第一绝缘层PAS1并且暴露第一电极RME1的一部分的第一接触而电连接到第一电极RME1。第一接触电极CTE1可以接触发光元件ED的通过第二绝缘层PAS2暴露的一个端部。在第一接触电极CTE1接触第一电极RME1和发光元件ED的一个端部中的每个的情况下，第一接触电极CTE1可以用于将第一电极RME1和发光元件ED的一个端部电连接。
第二接触电极CTE2可以设置在第二电极RME2和第一绝缘层PAS1上。第二接触电极CTE2可以与第一接触电极CTE1间隔开。第二接触电极CTE2可以经由延伸穿过第一绝缘层PAS1并且暴露第二电极RME2的一部分的第二接触而电连接到第二电极RME2。第二接触电极CTE2可以接触发光元件ED的通过第二绝缘层PAS2暴露的相对端部。在第二接触电极CTE2接触第二电极RME2和发光元件ED的相对端部中的每个的情况下，第二接触电极CTE2可以用于将第二电极RME2和发光元件ED的相对端部电连接。
波长控制层WLCL可以设置在发光元件层EML上。波长控制层WLCL可以用于将从发光元件层EML发射并入射到波长控制层WLCL的光的波长转换成与每个像素对应的颜色的波长，或者使从发光元件层EML发射的光从中透过。
波长控制层WLCL可以包括第三绝缘膜PAS3、第一光阻挡构件BK1、第一波长转换图案WLC1、第二波长转换图案WLC2、光透射图案LTU、第二保护层PV2和第二平坦化层OC2。
第三绝缘膜PAS3可以设置在第一接触电极CTE1和第二接触电极CTE2、子堤SB以及第一绝缘膜PAS1和第二绝缘膜PAS2上。第三绝缘膜PAS3可以设置在发光元件层EML的顶表面上以保护发光元件层EML。第三绝缘膜PAS3可以密封第一波长转换图案WLC1、第二波长转换图案WLC2和光透射图案LTU中的每个的底表面。
第一光阻挡构件BK1可以设置在光阻挡区域BA中以及第三绝缘膜PAS3上。第一光阻挡构件BK1可以在装置的厚度方向上与子堤SB重叠。第一光阻挡构件BK1可以阻挡光的透射。第一光阻挡构件BK1可以防止来自第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的一个的光束侵入到第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的另一个中，并且因此防止来自第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的光束彼此混合。因此，可以改善子显示装置10的色域。第一光阻挡构件BK1可以设置成在平面图中围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个。
第一波长转换图案WLC1可以设置在第一光输出区域LA1中以及第三绝缘膜PAS3上。第一波长转换图案WLC1可以被第一光阻挡构件BK1围绕。第一波长转换图案WLC1可以包括第一基础树脂BS1、第一散射器件SCT1和第一波长转换颗粒WLS1。
第一基础树脂BS1可以包括具有相对高透光率的材料。第一基础树脂BS1可以由透明有机材料制成。例如，第一基础树脂BS1可以包括诸如环氧基树脂、丙烯酸基树脂、卡多(cardo)基树脂和酰亚胺基树脂的有机材料中的至少一种。
第一散射器件SCT1可以具有与第一基础树脂BS1的折射率不同的折射率，使得可以在第一基础树脂BS1和第一散射器件SCT1之间形成光学界面。例如，第一散射器件SCT1可以实施为散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第一散射器件SCT1可以包括诸如二氧化钛(TiO2)、二氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)的金属氧化物，或者诸如丙烯酸基树脂或聚氨酯基树脂的有机颗粒。第一散射器件SCT1可以在随机方向上散射入射光而与入射光的入射方向无关，同时基本上不转换入射光的峰值波长。
第一波长转换颗粒WLS1可以将入射光的峰值波长转换或移位至第一峰值波长。例如，第一波长转换颗粒WLS1可以将从发光元件层EML提供的蓝光转换成具有在约610nm至约650nm的范围内的单个峰值波长的红光，并且可以发射红光。第一波长转换颗粒WLS1可以实施为量子点、量子杆或磷光体。量子点可以指当电子从导带跃迁到价带时发射特定的或给定的颜色的颗粒材料。
第二波长转换图案WLC2可以设置在第二光输出区域LA2中以及第三绝缘膜PAS3上。第二波长转换图案WLC2可以被第一光阻挡构件BK1围绕。第二波长转换图案WLC2可以包括第二基础树脂BS2、第二散射器件SCT2和第二波长转换材料WLS2。
第二基础树脂BS2可以包括具有相对高透光率的材料。第二基础树脂BS2可以由透明有机材料制成。例如，第二基础树脂BS2可以由与第一基础树脂BS1的材料相同的材料或类似的材料制成，或者可以由例如作为第一基础树脂BS1的材料的材料制成。
第二散射器件SCT2可以具有与第二基础树脂BS2的折射率不同的折射率，使得可以在第二基础树脂BS2和第二散射器件SCT2之间形成光学界面。例如，第二散射器件SCT2可以实施为散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第二散射器件SCT2可以由与第一散射器件SCT1的材料相同的材料或类似的材料制成，或者可以由例如作为第一散射器件SCT1的材料的材料制成。第二散射器件SCT2可以在随机方向上散射入射光而与入射光的入射方向无关，同时基本上不转换入射光的峰值波长。
第二波长转换材料WLS2可以将入射光的峰值波长转换或移位至第二峰值波长，第二峰值波长不同于与第一波长转换材料WLS1相关的第一峰值波长。例如，第二波长转换材料WLS2可以将从发光元件层EML提供的蓝光转换成具有在约510nm至约550nm的范围内的单个峰值波长的绿光，并且可以发射绿光。第二波长转换材料WLS2可以实施为量子点、量子杆或磷光体。第二波长转换材料WLS2可以实施为量子点、量子杆或磷光体，使得与第二波长转换材料WLS2相关的波长转换范围不同于与第一波长转换材料WLS1相关的波长转换范围。
光透射图案LTU可以设置在第三光输出区域LA3中以及第三绝缘膜PAS3上。光透射图案LTU可以被第一光阻挡构件BK1围绕。光透射图案LTU可以在保持入射光的峰值波长的同时使入射光从中透过。光透射图案LTU可以包括第三基础树脂BS3和第三散射器件SCT3。
第三基础树脂BS3可以包括具有相对高透光率的材料。第三基础树脂BS3可以由透明有机材料制成。例如，第三基础树脂BS3可以由与第一基础树脂BS1或第二基础树脂BS2的材料相同的材料或类似的材料制成，或者可以由例如作为第一基础树脂BS1或第二基础树脂BS2的材料的材料制成。
第三散射器件SCT3可以具有与第三基础树脂BS3的折射率不同的折射率，使得在第三基础树脂BS3和第三散射器件SCT3之间形成光学界面。例如，第三散射器件SCT3可以实施为散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第三散射器件SCT3可以由与第一散射器件SCT1或第二散射器件SCT2的材料相同的材料或类似的材料制成，或者可以由例如作为第一散射器件SCT1或第二散射器件SCT2的材料的材料制成。第三散射器件SCT3可以在随机方向上散射入射光而与入射光的入射方向无关，同时基本上不转换入射光的峰值波长。
第二保护层PV2可以覆盖第一波长转换图案WLC1、第二波长转换图案WLC2、光透射图案LTU和第一光阻挡构件BK1，或者与第一波长转换图案WLC1、第二波长转换图案WLC2、光透射图案LTU和第一光阻挡构件BK1重叠。例如，第二保护层PV2可以密封第一波长转换图案WLC1、第二波长转换图案WLC2和光透射图案LTU，以防止第一波长转换图案WLC1和第二波长转换图案WLC2以及光透射图案LTU的损坏或污染。例如，第二保护层PV2可以包括无机材料。
第二平坦化层OC2可以设置在第二保护层PV2上。第二平坦化层OC2可以具有基本上平坦的顶表面，而与设置在其之下的第一波长转换图案WLC1、第二波长转换图案WLC2和光透射图案LTU中的每个的图案形状或者不存在或存在无关。例如，第二平坦化层OC2可以用于平坦化第一波长转换图案WLC1、第二波长转换图案WLC2和光透射图案LTU中的每个上方的部分的表面。例如，第二平坦化层OC2可以包括诸如聚酰亚胺(PI)的有机绝缘材料。
波长控制层WLCL可以设置在或直接设置在发光元件层EML上，使得子显示装置10可以不需要用于第一波长转换图案WLC1和第二波长转换图案WLC2以及光透射图案LTU的单独的衬底或基础构件。因此，第一波长转换图案WLC1和第二波长转换图案WLC2以及光透射图案LTU可以分别与第一发光区域LA1、第二发光区域LA2和第三发光区域LA3容易地对准。此外，子显示装置10的厚度可以相对地减小。
滤色器层CFL可以设置在波长控制层WLCL上。滤色器层CFL可以阻挡与每个像素对应的颜色以外的颜色的光的发射。
滤色器层CFL可以设置在波长控制层WLCL的第二平坦化层OC2上。滤色器层CFL可以包括第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3以及第三保护层PV3。
第二光阻挡构件BK2可以设置在光阻挡区域BA中以及波长控制层WLCL的第二平坦化层OC2上。第二光阻挡构件BK2可以在厚度方向上与第一光阻挡构件BK1或子堤SB重叠。第二光阻挡构件BK2可以阻挡光的透射。第二光阻挡构件BK2可以防止来自第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的一个的光束侵入到第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的另一个中，并且因此防止来自第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的光束彼此混合。因此，可以改善拼接显示装置TD的色域。第二光阻挡构件BK2可以设置成在平面图中围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个。
第一滤色器CF1可以设置在第一光输出区域LA1中以及第二平坦化层OC2上。第一滤色器CF1可以被第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向上与第一波长转换图案WLC1重叠。第一滤色器CF1可以选择性地使第一颜色的光(例如，红光)从中透过，并且可以阻挡或吸收第二颜色的光(例如，绿光)和第三颜色的光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器。红色着色剂可以包含在其中。
第二滤色器CF2可以设置在第二光输出区域LA2中以及第二平坦化层OC2上。第二滤色器CF2可以被第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向上与第二波长转换图案WLC2重叠。第二滤色器CF2可以选择性地使第二颜色的光(例如，绿光)从中透过，并且可以阻挡或吸收第一颜色的光(例如，红光)和第三颜色的光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器。绿色着色剂可以包含在其中。
第三滤色器CF3可以设置在第三光输出区域LA3中以及第二平坦化层OC2上。第三滤色器CF3可以被第二光阻挡构件BK2围绕。第三滤色器CF3可以在厚度方向上与光透射图案LTU重叠。第三滤色器CF3可以选择性地使第三颜色的光(例如，蓝光)从中透过，并且可以阻挡或吸收第一颜色的光(例如，红光)和第二颜色的光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器。蓝色着色剂可以包含在其中。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以吸收从子显示装置10的外部引入的光的一部分以减少外部光的反射。因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由于外部光反射引起的颜色失真。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置在或直接设置在波长控制层WLCL的第二平坦化层OC2上，使得子显示装置10可以不需要用于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的单独衬底。因此，子显示装置10的厚度可以相对地减小。
第三保护层PV3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3或者与第一滤色器CF1、第二滤色器CF2和第三滤色器CF3重叠。第三保护层PV3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三保护层PV3上。封装层TFE可以包括至少一个无机膜以防止氧气或湿气的渗透。此外，封装层TFE可以包括至少一个有机膜以保护子显示装置10免受诸如灰尘的异物质的影响。
抗反射膜ARF可以设置在封装层TFE上。抗反射膜ARF可以防止外部光的反射，从而减少由于外部光的反射引起的可视性的劣化。抗反射膜ARF可以保护子显示装置10的顶表面。抗反射膜ARF可以被省略。在另一示例中，抗反射膜ARF可以用偏振膜代替。
柔性膜FPCB可以设置在第一衬底SUB1下方。柔性膜FPCB可以使用粘合构件ADM附接到第一衬底SUB1的底表面。可选地，粘合构件ADM可以被省略。柔性膜FPCB的一个侧或一侧可以与第一接触孔CNT1相邻。柔性膜FPCB可以包括设置在其顶表面的一个侧或一侧上的导引电极LDE。导引电极LDE的至少一部分可以插入到第一接触孔CNT1中。柔性膜FPCB可以支承设置在其底表面的相对侧上的显示驱动器DIC。导引电极LDE可以经由设置在柔性膜FPCB的底表面上的导引线(未示出)电连接到显示驱动器DIC。导引电极LDE可以经由连接膜ACF电连接到外部信号线FOL。在第一衬底SUB1之下或下方的柔性膜FPCB的相对侧可以连接到源电路板(未示出)。柔性膜FPCB可以将信号从显示驱动器DIC传输到显示层DPL。
连接膜ACF可以将柔性膜FPCB的导引电极LDE附接到外部信号线FOL的底表面。连接膜ACF的一个表面或一表面可以与外部信号线FOL的底表面的通过第一接触孔CNT1暴露的部分接触，而连接膜ACF的相对表面可以接触导引电极LDE。例如，连接膜ACF可以包括各向异性导电膜。在连接膜ACF可以包括各向异性导电膜的情况下，连接膜ACF可以在其接触外部信号线FOL和导引电极LDE中的每个的部分处具有导电性，使得柔性膜FPCB可以电连接到外部信号线FOL。
显示驱动器DIC可以实施为集成电路(IC)。例如，显示驱动器DIC可以基于来自时序控制器的数据控制信号将数字视频数据转换成模拟数据电压，并且经由柔性膜FPCB将模拟数据电压提供到显示区域DA的数据线。在另一示例中，显示驱动器DIC可以基于来自时序控制器的栅极控制信号生成栅极信号，并且经由柔性膜FPCB将栅极信号提供到显示区域DA的栅极线。子显示装置10可以包括设置在第一衬底SUB1的顶表面上的外部信号线FOL和设置在第一衬底SUB1的底表面上的柔性膜FPCB，使得可以最小化非显示区域NDA的尺寸。
图4是示出根据一个实施方式的包括在显示装置中的柔性膜和外部信号线的平面布局。
参考图4，子显示装置10可以包括第一柔性膜FPCB1、第二柔性膜FPCB2、水平外部信号线GFL和竖直外部信号线DFL。
第一柔性膜FPCB1可以设置在显示区域DA的左侧中。水平外部信号线GFL可以设置在显示区域DA的左边缘中并且可以连接到第一柔性膜FPCB1。第一柔性膜FPCB1可以设置在第一衬底SUB1之下或下方，并且可以经由连接膜ACF连接到水平外部信号线GFL。例如，第一柔性膜FPCB1可以经由水平外部信号线GFL将从栅极驱动器(未示出)接收的栅极信号提供到显示区域DA的栅极线。
第二柔性膜FPCB2可以设置在显示区域DA的下部分中。竖直外部信号线DFL可以设置在显示区域DA的下边缘中并且可以连接到第二柔性膜FPCB2。第二柔性膜FPCB2可以设置在第一衬底SUB1之下或下方，并且可以经由连接膜ACF连接到竖直外部信号线DFL。例如，第二柔性膜FPCB2可以经由竖直外部信号线DFL将从数据驱动器(未示出)接收的数据电压提供到显示区域DA的数据线。在另一示例中，第二柔性膜FPCB2可以经由竖直外部信号线DFL将电力电压提供到显示区域DA的电压线。在另一示例中，第二柔性膜FPCB2可以经由竖直外部信号线DFL将感测信号提供到显示区域DA的感测线。
第二柔性膜FPCB2可以根据子显示装置10的尺寸或像素的数量而包括多个第二柔性膜FPCB2。第二柔性膜FPCB2的数量不限于图4中所示的数量。
子显示装置10可以包括设置在第一衬底SUB1之下或下方的第一柔性膜FPCB1和第二柔性膜FPCB2以及设置在显示区域DA中的水平外部信号线GFL和竖直外部信号线DFL，使得可以最小化非显示区域NDA的尺寸。
图5是示意性地示出根据一个实施方式的显示装置的像素的框图。
参考图5，子显示装置10可以包括像素SP和线。线可以包括在如以上所描述的电路层TFTL中。线可以包括栅极线GL、数据线DL、第一电压线VDL、感测线SL、水平电压线HVDL和第二电压线VSL。线还可以包括竖直电压线VVSL和水平电压线HVDL。
像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以连接到栅极线GL、数据线DL、第一电压线VDL、第二电压线VSL和感测线SL。
数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1可以连接到第一像素SP1。第二数据线DL2可以连接到第二像素SP2。第三数据线DL3可以连接到第三像素SP3。
如本文中所使用的，“连接”的含义可以不仅意指一个构件经由所述一个构件与另一构件之间的物理接触连接到所述另一构件，而且还意指一个构件经由又一构件连接到另一构件。此外，可以理解，单个一体的构件的一部分和另一部分彼此连接。此外，一个构件和另一构件之间的连接可以被解释为不仅包括基于直接接触的连接，而且还包括经由又一构件在所述一个构件与所述另一构件之间的电连接。
感测线SL可以在第二方向DR2上延伸。感测线SL可以连接到第一像素SP1、第二像素SP2和第三像素SP3。
第一电压线VDL可以在第二方向DR2上延伸。第一电压线VDL可以在第一方向DR1上与感测线SL间隔开。第一电压线VDL可以连接到第一像素SP1、第二像素SP2和第三像素SP3。
水平电压线HVDL可以在第一方向DR1上延伸。水平电压线HVDL可以与第一电压线VDL相交。在相交区域中，第一电压线VDL和水平电压线HVDL可以彼此连接。第一电压线VDL可以连接到水平电压线HVDL，并且可以向水平电压线HVDL提供驱动电压或高电位电压。第一电压线VDL可以向像素SP提供驱动电压或高电位电压。
栅极线GL可以在第一方向DR1上延伸。栅极线GL可以在第二方向DR2上延伸，并且可以连接到彼此间隔开的第一辅助栅极线BGL1和第二辅助栅极线BGL2中的每个。栅极线GL可以经由第一辅助栅极线BGL1和第二辅助栅极线BGL2连接到第一像素SP1、第二像素SP2和第三像素SP3。
第二电压线VSL可以在第一方向DR1上延伸。第二电压线VSL可以在第二方向DR2上与栅极线GL间隔开。第二电压线VSL可以连接到第一像素SP1、第二像素SP2和第三像素SP3。
竖直电压线VVSL可以在第二方向DR2上延伸。竖直电压线VVSL可以与第二电压线VSL相交。在相交区域中，第二电压线VSL和竖直电压线VVSL可以彼此连接。竖直电压线VVSL可以连接到第二电压线VSL，并且可以向第二电压线VSL提供低电位电压。
数据线DL可以在第二方向DR2上延伸。数据线DL可以在第一方向DR1上与感测线SL、第一电压线VDL和竖直电压线VVSL间隔开。
第一数据线DL1可以在第二方向DR2上延伸并且可以连接到第一像素SP1。第二数据线DL2可以设置在第一数据线DL1和竖直电压线VVSL之间。第二数据线DL2可以在第二方向DR2上延伸并且可以连接到第二像素SP2。第三数据线DL3可以设置在第一数据线DL1和第二数据线DL2之间。第三数据线DL3可以在第二方向DR2上延伸并且可以连接到第三像素SP3。
图6是根据一个实施方式的显示装置的一个像素的等效电路的示意图。
参考图5和图6，子显示装置10的每个像素SP可以包括第一晶体管T1、第二晶体管T2和第三晶体管T3、电容器CST和发光元件ED。
发光元件ED可以基于通过第一晶体管T1提供的驱动电流发射光。发光元件ED的光发射量或亮度可以与驱动电流的大小成比例。发光元件ED可以实施为包括无机半导体的无机发光元件。
发光元件ED的一个端部可以连接到第一晶体管T1的源电极，而其相对端部可以连接到被提供比第一电压线VDL的高电位电压(在下文中，第一电力电压)低的低电位电压(在下文中，第二电力电压)的第二电压线VSL。
第一晶体管T1可以基于第一晶体管T1的栅电极和源电极的电压之间的电压差来调节从被提供第一电力电压的第一电压线VDL流向发光元件ED的电流。在一个示例中，第一晶体管T1可以充当用于激活发光元件ED的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的第二源或漏电极，第一晶体管T1的源电极可以连接到发光元件ED的一个端部，并且第一晶体管T1的漏电极可以连接到被施加第一电力电压的第一电压线VDL。
第二晶体管T2可以基于栅极线GL的栅极信号导通，以将数据线DL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到栅极线GL，第二晶体管T2的第二源或漏电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的第一源或漏电极可以连接到数据线DL。
第三晶体管T3可以基于栅极线GL的栅极信号导通，以将感测线SL连接到第一晶体管T1的源电极。第三晶体管T3的栅电极可以连接到栅极线GL，第三晶体管T3的第一源或漏电极可以连接到感测线SL，并且第三晶体管T3的第二源或漏电极可以连接到第一晶体管T1的源电极。
在一个实施方式中，第二晶体管T2和第三晶体管T3中的每个的第一源或漏电极可以用作漏电极，而其第二源或漏电极可以用作源电极。本公开不限于此。第二晶体管T2和第三晶体管T3中的每个的第一源或漏电极可以用作源电极，而其第二源或漏电极可以用作漏电极。
电容器CST形成在第一晶体管T1的栅电极和第一晶体管T1的源电极之间。电容器CST在其中存储第一晶体管T1的栅极电压和源极电压之间的差电压。
第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个可以实施为薄膜晶体管。在图6中，描述了其中第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个实施为N型MOSFET(金属氧化物半导体场效应晶体管)的示例。本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个可以实施为P型MOSFET。第一晶体管T1、第二晶体管T2和第三晶体管T3中的一些或多个可以实施为N型MOSFET，而第一晶体管T1、第二晶体管T2和第三晶体管T3中的其它的晶体管可以实施为P型MOSFET。
图7是示出图4的区域A的一个放大示例的平面布局图。
参考图7，子显示装置10可以包括下导电层110、下金属层120、半导体层130、第一导电层140和第二导电层150。
下导电层110可以包括彼此间隔开的外部信号线FOL。外部信号线FOL可以包括第一外部信号线FOL1、第二外部信号线FOL2、第三外部信号线FOL3和第四外部信号线FOL4。第一外部信号线FOL1、第二外部信号线FOL2、第三外部信号线FOL3和第四外部信号线FOL4中的每个可以大体上在第二方向DR2上延伸，并且可以具有设置成与下连接图案CWP重叠的一个端部。
下金属层120可以包括下连接图案CWP、光阻挡图案BML、竖直电压线VVSL、第一电压线VDL、感测线SL和数据线DL。下连接图案CWP、光阻挡图案BML、竖直电压线VVSL、第一电压线VDL、感测线SL和数据线DL可以设置成彼此间隔开。
第一电压线VDL可以在第二方向DR2上延伸。第一电压线VDL可以包括多个第一电压线VDL。第一电压线VDL可以沿着显示区域DA的像素行布置或设置。
感测线SL可以在第二方向DR2上延伸并且可以在第一方向DR1上与第一电压线VDL间隔开。感测线SL可以设置于在第一电压线VDL周围的左侧处。第一电压线VDL可以在第一方向DR1上彼此间隔开。感测线SL可以包括可沿着显示区域DA的像素行布置或设置的多个感测线SL。
竖直电压线VVSL可以在第二方向DR2上延伸，并且可以在第一方向DR1上与第一电压线VDL和感测线SL间隔开。竖直电压线VVSL可以与感测线SL隔开，同时第一电压线VDL插置在它们之间。竖直电压线VVSL可以包括可沿着显示区域DA的像素行布置或设置的多个竖直电压线VVSL。
数据线DL可以在第二方向DR2上延伸，并且可以在第一方向DR1上与第一电压线VDL、感测线SL和竖直电压线VVSL间隔开。数据线DL可以设置在第一电压线VDL和竖直电压线VVSL之间。
如以上所描述的，数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1可以设置在第一电压线VDL和竖直电压线VVSL之间。第二数据线DL2可以设置在第一数据线DL1和竖直电压线VVSL之间。第三数据线DL3可以设置在第一数据线DL1和第二数据线DL2之间。
光阻挡图案BML可以设置在光阻挡图案BML和第一数据线DL1之间。光阻挡图案BML可以包括多个光阻挡图案BML。光阻挡图案BML中的每个可以设置在像素SP中的每个中。
下连接图案CWP可以设置成与外部信号线FOL的一个端部重叠。下连接图案CWP可以包括多个下连接图案CWP。下连接图案CWP可以设置成与彼此间隔开的第一外部信号线FOL1、第二外部信号线FOL2、第三外部信号线FOL3和第四外部信号线FOL4中的每个的一个端部重叠。
半导体层130可以包括第一半导体图案ACT1、第二半导体图案ACT2、第三半导体图案ACT3和第四半导体图案ACT4。第一半导体图案ACT1、第二半导体图案ACT2、第三半导体图案ACT3和第四半导体图案ACT4可以设置成彼此间隔开。
第一半导体图案ACT1可以设置在第一电压线VDL和光阻挡图案BML之间。第一半导体图案ACT1可以具有与第一电压线VDL和第二导电层150的第一导电图案CP1重叠的一个端部以及与光阻挡图案BML和第二导电层150的第三导电图案CP3重叠的相对端部。第一半导体图案ACT1可以包括多个第一半导体图案ACT1。第一半导体图案ACT1中的每个可以设置在像素SP中的每个中。第一半导体图案ACT1可以用作每个像素SP的第一晶体管T1的半导体图案ACT1。
第二半导体图案ACT2可以设置成与第一半导体图案ACT1间隔开。第二半导体图案ACT2可以具有与如稍后所描述的第二导电层150的第四导电图案CP4重叠的一个端部以及与数据线DL和第二导电层150的第五导电图案CP5重叠的相对端部。第二半导体图案ACT2可以包括多个第二半导体图案ACT2。第二半导体图案ACT2中的每个可以设置在像素SP中的每个中。第二半导体图案ACT2可以用作每个像素SP的第二晶体管T2的半导体图案ACT2。
第三半导体图案ACT3可以设置成与第一半导体图案ACT1和第二半导体图案ACT2间隔开。第三半导体图案ACT3可以具有与感测线SL和第二导电层150的第二导电图案CP2重叠的一个端部以及与第二导电层150的第三导电图案CP3重叠的相对端部。第三半导体图案ACT3可以包括多个第三半导体图案ACT3。第三半导体图案ACT3中的每个可以设置在像素SP中的每个中。第三半导体图案ACT3可以用作每个像素SP的第三晶体管T3的半导体图案ACT3。
第四半导体图案ACT4可以设置成与第一半导体图案ACT1、第二半导体图案ACT2和第三半导体图案ACT3间隔开。第四半导体图案ACT4可以设置在水平电压线HVDL和下连接图案CWP之间。第四半导体图案ACT4可以具有与第二导电层150的上连接图案FCNP重叠的一个端部以及与水平电压线HVDL重叠的相对端部。第四半导体图案ACT4可以包括多个第四半导体图案ACT4。第四半导体图案ACT4中的每个可以设置成与外部信号线FOL中的每个或下连接图案CWP中的每个对应。第四半导体图案ACT4可以用作每个外部信号线FOL的第四晶体管TFT1的半导体图案ACT4(图12)，这将在稍后进行描述。
第一导电层140可以包括第一栅极图案GP1、第二栅极图案GP2、第一辅助栅极线BGL1和第二辅助栅极线BGL2。第一栅极图案GP1、第二栅极图案GP2、第一辅助栅极线BGL1和第二辅助栅极线BGL2可以设置成彼此间隔开。
第一栅极图案GP1可以设置成与光阻挡图案BML重叠。第一栅极图案GP1可以包括多个第一栅极图案GP1。第一栅极图案GP1中的每个可以设置在像素SP中的每个中。
第二栅极图案GP2可以设置成与第四半导体图案ACT4的部分区域重叠。第二栅极图案GP2可以不与第四半导体图案ACT4的两个相对端部重叠，并且可以与第四半导体图案ACT4的中央区域重叠。第二栅极图案GP2可以包括多个第二栅极图案GP2。第二栅极图案GP2中的每个可以设置成与第四半导体图案ACT4中的每个对应。第二栅极图案GP2可以用作每个外部信号线FOL的第四晶体管TFT1(图12)的栅电极GP2，这将在稍后进行描述。
第一辅助栅极线BGL1可以设置在第一数据线DL1和第一栅极图案GP1之间。第一辅助栅极线BGL1可以在第二方向DR2上以及在水平电压线HVDL和栅极线GL之间延伸。第一辅助栅极线BGL1可以与第二半导体图案ACT2中的每个的部分区域重叠。第一辅助栅极线BGL1的一个端部可以与栅极线GL重叠。
第二辅助栅极线BGL2可以设置在感测线SL和第一电压线VDL之间。第二辅助栅极线BGL2可以在第二方向DR2上以及在水平电压线HVDL和栅极线GL之间延伸。第二辅助栅极线BGL2可以与第三半导体图案ACT3中的每个的部分区域重叠。第二辅助栅极线BGL2的一个端部可以与栅极线GL重叠。
第二导电层150可以包括第二电压线VSL、水平电压线HVDL、栅极线GL、上连接图案FCNP、第一导电图案CP1、第二导电图案CP2、第三导电图案CP3、第四导电图案CP4和第五导电图案CP5。第二电压线VSL、水平电压线HVDL、栅极线GL、上连接图案FCNP、第一导电图案CP1、第二导电图案CP2、第三导电图案CP3、第四导电图案CP4和第五导电图案CP5可以设置成彼此间隔开。
第二电压线VSL可以在第一方向DR1上延伸。第二电压线VSL可以与竖直电压线VVSL相交。第二电压线VSL可以设置成与下连接图案CWP的上侧相邻。第二电压线VSL可以包括可在第二方向DR2上彼此间隔开的多个第二电压线VSL。第二电压线VSL可以沿着显示区域DA中的像素行布置或设置。
水平电压线HVDL可以在第一方向DR1上延伸。水平电压线HVDL可以在第二方向DR2上与第二电压线VSL隔开。水平电压线HVDL可以与第一电压线VDL相交。水平电压线HVDL可以设置在第二电压线VSL下方，同时下连接图案CWP插置在它们之间。水平电压线HVDL可以包括可在第二方向DR2上彼此间隔开的多个水平电压线HVDL。水平电压线HVDL可以沿着显示区域DA中的像素行布置或设置。
栅极线GL可以在第一方向DR1上延伸。栅极线GL可以设置在第二电压线VSL和水平电压线HVDL之间。栅极线GL可以设置成与第二电压线VSL的上侧相邻。如以上所描述的，栅极线GL可以与第一辅助栅极线BGL1的一个端部和第二辅助栅极线BGL2的一个端部中的每个重叠。
上连接图案FCNP可以与下连接图案CWP和第四半导体层ACT4的一个端部重叠。此外，上连接图案FCNP的部分区域可以与第一数据线DL1、第二数据线DL2和第三数据线DL3中的一个以及感测线SL重叠。上连接图案FCNP可以包括多个上连接图案FCNP。上连接图案FCNP中的每个可以设置成与下连接图案CWP中的每个对应。
第一导电图案CP1可以与第一电压线VDL重叠。第一导电图案CP1可以设置在水平电压线HVDL和栅极线GL之间。第一导电图案CP1可以在第二方向DR2上以及在水平电压线HVDL和栅极线GL之间延伸，并且可以设置成与水平电压线HVDL和栅极线GL中的每个间隔开。
第二导电图案CP2可以与感测线SL重叠。第二导电图案CP2可以设置在水平电压线HVDL和栅极线GL之间。第二导电图案CP2可以在第二方向DR2上以及在水平电压线HVDL和栅极线GL之间延伸，并且可以设置成与水平电压线HVDL和栅极线GL中的每个间隔开。
第三导电图案CP3可以与光阻挡图案BML和第一栅极图案GP1重叠。第三导电图案CP3可以包括多个第三导电图案CP3。第三导电图案CP3中的每个可以设置在像素SP中的每个中。
第四导电图案CP4可以设置成与第二有源图案ACT2的一个端部和第一栅极图案GP1的一部分重叠。第四导电图案CP4可以包括多个第四导电图案CP4。第四导电图案CP4中的每个可以设置在像素SP中的每个中。
第五导电图案CP5可以设置成与第二有源图案ACT2的相对端部以及数据线DL重叠。第五导电图案CP5可以包括多个第五导电图案CP5。第五导电图案CP5中的每个可以设置在像素SP中的每个中。
图8是示出图7中的下导电层、下金属层和第二导电层的相对连接关系的平面布局图。
参考图8，由第二导电层150构成的图案或线可以经由接触孔CNT3n(n是7或更小的自然数)电连接到下导电层110或下金属层120。此外，下金属层120可以经由第二接触孔CNT2电连接到下导电层110。
下连接图案CWP可以经由第二接触孔CNT2电连接到外部信号线FOL的一个端部。下连接图案CWP可以包括第一下连接图案CWP1、第二下连接图案CWP2、第三下连接图案CWP3和第四下连接图案CWP4。第一下连接图案CWP1可以与第一外部信号线FOL1的一个端部重叠。第二下连接图案CWP2可以与第二外部信号线FOL2的一个端部重叠。第三下连接图案CWP3可以与第三外部信号线FOL3的一个端部重叠。第四下连接图案CWP4可以与第四外部信号线FOL4的一个端部重叠。第一下连接图案CWP1、第二下连接图案CWP2、第三下连接图案CWP3和第四下连接图案CWP4可以经由第二接触孔CNT2分别连接到第一外部信号线FOL1、第二外部信号线FOL2、第三外部信号线FOL3和第四外部信号线FOL4。
第二电压线VSL可以与竖直电压线VVSL相交。每个第二电压线VSL和每个竖直电压线VVSL可以在其中每个第二电压线VSL和每个竖直电压线VVSL彼此相交的区域中经由第三接触孔CNT31彼此连接。
第一电压线VDL和水平电压线HVDL可以彼此相交。第一电压线VDL和每个水平电压线HVDL可以在其中第一电压线VDL和每个水平电压线HVDL彼此相交的区域中经由第三接触孔CNT32彼此连接。
水平电压线HVDL还可以包括向上突出以及在与上连接图案FCNP或下连接图案CWP相邻的区域中的第二辅助电极。例如，设置成与第一下连接图案CWP1和第二下连接图案CWP2中的每个的下侧相邻的水平电压线HVDL可以包括向上突出的第二辅助电极AVE12和AVE22。此外，设置成与第三下连接图案CWP3和第四下连接图案CWP4中的每个的下侧相邻的水平电压线HVDL可以包括向上突出的第二辅助电极AVE32和AVE22。
第一导电图案CP1可以经由第三接触孔CNT33连接到第一电压线VDL。第二导电图案CP2可以经由第三接触孔CNT34连接到感测线SL。
光阻挡图案BML可以包括第一光阻挡图案BML1、第二光阻挡图案BML2和第三光阻挡图案BML3。第一光阻挡图案BML1、第二光阻挡图案BML2和第三光阻挡图案BML3可以设置成彼此间隔开。例如，第一光阻挡图案BML1、第二光阻挡图案BML2和第三光阻挡图案BML3可以沿着与第二方向DR2相反的方向(例如，向下)依次布置或设置。第一光阻挡图案BML1可以用作第一像素SP1的光阻挡图案BML1。第二光阻挡图案BML2可以用作第二像素SP2的光阻挡图案BML2。第三光阻挡图案BML3可以用作第三像素SP3的光阻挡图案BML3。
第三导电图案CP3可以包括第一像素SP1的第三导电图案CP3_SP1、第二像素SP2的第三导电图案CP3_SP2和第三像素SP3的第三导电图案CP3_SP3。分别设置在第一像素SP1、第二像素SP2和第三像素SP3中的第三导电图案CP3_SP1、CP3_SP2和CP3_SP3可以设置成彼此间隔开。
第一像素SP1的第三导电图案CP3_SP1可以与第一光阻挡图案BML1重叠，并且可以经由第三接触孔CNT35_SP1连接到第一光阻挡图案BML1。第二像素SP2的第三导电图案CP3_SP2可以与第二光阻挡图案BML2重叠，并且可以经由第三接触孔CNT35_SP2连接到第二光阻挡图案BML2。第三像素SP3的第三导电图案CP3_SP3可以与第三光阻挡图案BML3重叠，并且可以经由第三接触孔CNT35_SP3连接到第三光阻挡图案BML3。
第四导电图案CP4可以包括第一像素SP1的第四导电图案CP4_SP1、第二像素SP2的第四导电图案CP4_SP2和第三像素SP3的第四导电图案CP4_SP3。分别设置在第一像素SP1、第二像素SP2和第三像素SP3中的第四导电图案CP4_SP1、CP4_SP2和CP4_SP3可以设置成彼此间隔开。
第五导电图案CP5可以包括第一像素SP1的第五导电图案CP5_SP1、第二像素SP2的第五导电图案CP5_SP2和第三像素SP3的第五导电图案CP5_SP3。分别设置在第一像素SP1、第二像素SP2和第三像素SP3中的第五导电图案CP5_SP1、CP5_SP2和CP5_SP3可以设置成彼此间隔开。
第一像素SP1的第五导电图案CP5_SP1可以经由第三接触孔CNT36_SP1连接到第一数据线DL1。第二像素SP2的第五导电图案CP5_SP2可以经由第三接触孔CNT36_SP1连接到第二数据线DL2。第三像素SP3的第五导电图案CP5_SP3可以经由第三接触孔CNT36_SP3连接到第三数据线DL3。注意，还可以包括另一接触孔CNT36_SP2。
上连接图案FCNP可以包括第一上连接图案FCNP1、第二上连接图案FCNP2、第三上连接图案FCNP3和第四上连接图案FCNP4。第一上连接图案FCNP1、第二上连接图案FCNP2、第三上连接图案FCNP3和第四上连接图案FCNP4可以设置成彼此间隔开。
第一上连接图案FCNP1可以与第一外部信号线FOL1和第一下连接图案CWP1重叠。第一上连接图案FCNP1可以包括第一虚设图案DMP1、第一连接线FCNL1和第一辅助电极AVE11。
第一虚设图案DMP1可以与第一下连接图案CWP1和第二接触孔CNT2重叠。第一连接线FCNL1可以在第一方向DR1上延伸，并且因此与第一下连接图案CWP1的一部分和第三数据线DL3重叠。第一辅助电极AVE11可以与下面的第二辅助电极AVE12间隔开并且面朝向第二辅助电极AVE12。
第一连接线FCNL1可以经由第三接触孔CNT37_FL1连接到第一下连接图案CWP1，并且可以经由第三接触孔CNT38_FL1连接到第三数据线DL3。第一连接线FCNL1可以用于将第一下连接图案CWP1和第三数据线DL3彼此连接。
第二上连接图案FCNP2可以与第二外部信号线FOL2和第二下连接图案CWP2重叠。第二上连接图案FCNP2可以包括第二虚设图案DMP2、第二连接线FCNL2和第一辅助电极AVE21。还可以包括第三虚设图案DMP3和第四虚设图案DMP4。
第二虚设图案DMP2可以与第二下连接图案CWP2和第二接触孔CNT2重叠。第二连接线FCNL2可以在第一方向DR1上延伸，并且因此与第二下连接图案CWP2的一部分和感测线SL重叠。第一辅助电极AVE21可以与下面的第二辅助电极AVE22间隔开并且面朝向第二辅助电极AVE22。
第二连接线FCNL2可以经由第三接触孔CNT37_FL2连接到第二下连接图案CWP2，并且可以经由第三接触孔CNT38_FL2连接到感测线SL。第二连接线FCNL2可以用于将第二下连接图案CWP2和感测线SL彼此连接。
第三上连接图案FCNP3和第四上连接图案FCNP4中的每个可以大致类似于第一上连接图案FCNP1。第三上连接图案FCNP3的第三连接线FCNL3可以与第一数据线DL1重叠。第四上连接图案FCNP4的第四连接线FCNL4可以与第二数据线DL2重叠。第三连接线FCNL3可以经由第三接触孔CNT37_FL3连接到第三下连接图案CWP3，并且可以经由第三接触孔CNT38_FL3连接到第一数据线DL1。第三连接线FCNL3可以用于将第三下连接图案CWP3和第一数据线DL1彼此连接。类似地，第四连接线FCNL4可以经由第三接触孔CNT37_FL4连接到第四下连接图案CWP4，并且可以经由第三接触孔CNT38_FL4连接到第二数据线DL2。第四连接线FCNL4可以用于将第四下连接图案CWP4和第二数据线DL2彼此连接。图9是示出图7中的半导体层、第一导电层和第二导电层之间的相对连接关系的平面布局图。
参考图9，由第二导电层150构成的图案或线可以经由接触孔CNT4n(n为3或更小的自然数)电连接到第一导电层140。此外，由第二导电层150构成的图案或线可以经由接触孔CNT5n(n是小于或等于8的自然数)电连接到半导体层130。
例如，栅极线GL可以连接到第一辅助栅极线BGL1和第二辅助栅极线BGL2。例如，栅极线GL可以经由第四接触孔CNT41连接到第二辅助栅极线BGL2，并且可以经由第四接触孔CNT42连接到第一辅助栅极线BGL1。
第一栅极图案GP1可以包括第一像素SP1的栅极图案GP1_SP1、第二像素SP2的栅极图案GP1_SP2和第三像素SP3的栅极图案GP1_SP3。
第一像素SP1的栅极图案GP1_SP1可以与第一像素SP1的第三导电图案CP3_SP1和第一像素SP1的第四导电图案CP4_SP1中的每个重叠。第二像素SP2的栅极图案GP1_SP2可以与第二像素SP2的第三导电图案CP3_SP2和第二像素SP2的第四导电图案CP4_SP2中的每个重叠。第三像素SP3的栅极图案GP1_SP3可以与第三像素SP3的第三导电图案CP3_SP3和第三像素SP3的第四导电图案CP4_SP3中的每个重叠。
第一像素SP1的第四导电图案CP4_SP1可以经由第四接触孔CNT43_SP1连接到第一像素SP1的栅极图案GP1_SP1。第二像素SP2的第四导电图案CP4_SP2可以经由第四接触孔CNT43_SP2连接到第二像素SP2的栅极图案GP1_SP2。第三像素SP3的第四导电图案CP4_SP3可以经由第四接触孔CNT43_SP3连接到第三像素SP3的栅极图案GP1_SP3。
第二栅极图案GP2_FL1、GP2_FL2、GP2_FL3和GP2_FL4可以设置成分别与第四半导体图案ACT4_FL1、ACT4_FL2、ACT4_FL3和ACT4_FL4对应。
第一导电图案CP1可以与第一像素SP1、第二像素SP2和第三像素SP3的第一半导体图案ACT1_SP1、ACT1_SP2和ACT1_SP3中的每个的一个端部重叠，并且可以经由第五接触孔CNT51电连接到第一像素SP1、第二像素SP2和第三像素SP3的第一半导体图案ACT1_SP1、ACT1_SP2和ACT1_SP3中的每个的一个端部。
第二导电图案CP2可以与第一像素SP1、第二像素SP2和第三像素SP3的第三半导体图案ACT3_SP1、ACT3_SP2和ACT3_SP3中的每个的一个端部重叠，并且可以经由第五接触孔CNT55电连接到第一像素SP1、第二像素SP2和第三像素SP3的第三半导体图案ACT3_SP1、ACT3_SP2和ACT3_SP3中的每个的一个端部。
第一像素SP1、第二像素SP2和第三像素SP3的第三导电图案CP3_SP1、CP3_SP2和CP3_SP3中的每个可以经由第五接触孔CNT52连接到第一像素SP1、第二像素SP2和第三像素SP3的第一半导体图案ACT1_SP1、ACT1_SP2和ACT1_SP3中的每个的相对端部。此外，第一像素SP1、第二像素SP2和第三像素SP3的第三导电图案CP3_SP1、CP3_SP2和CP3_SP3中的每个可以经由第五接触孔CNT56连接到第一像素SP1、第二像素SP2和第三像素SP3的第三半导体图案ACT3_SP1、ACT3_SP2和ACT3_SP3中的每个的相对端部。
第一像素SP1、第二像素SP2和第三像素SP3的第四导电图案CP4_SP1、CP4_SP2和CP4_SP3中的每个可以经由第五接触孔CNT53连接到第一像素SP1、第二像素SP2和第三像素SP3的第二半导体图案ACT2_SP1、ACT2_SP2和ACT2_SP3中的每个的一个端部。
第一像素SP1、第二像素SP2和第三像素SP3的第五导电图案CP5_SP1、CP5_SP2和CP5_SP3中的每个可以经由第五接触孔CNT54连接到第一像素SP1、第二像素SP2和第三像素SP3的第二半导体图案ACT2_SP1、ACT2_SP2和ACT2_SP3中的每个的相对端部。
第一连接图案FCNP1、第二连接图案FCNP2、第三连接图案FCNP3和第四连接图案FCNP4的第一辅助电极AVE11、AVE21、AVE31和AVE41中的每个可以经由第五接触孔CNT57连接到第四半导体图案ACT4_FL1、ACT4_FL2、ACT4_FL3和ACT4_FL4中的每个的一个端部。
第二辅助电极AVE12、AVE22、AVE32和AVE22中的每个可以经由第五接触孔CNT58连接到第四半导体图案ACT4_FL1、ACT4_FL2、ACT4_FL3和ACT4_FL4中的每个的相对端部。
图10是示出图7的区域C的一个放大示例的平面布局图。
在下文中，将参考图10描述第一外部信号线FOL1、第一下连接图案CWP1、第一上连接图案FCNP1和第二电压线VSL之间的相对平面布置关系。
在图10中，第一外部信号线FOL1、第一下连接图案CWP1和第一上连接图案FCNP1之间的平面布置关系可以与第二外部信号线FOL2、第三外部信号线FOL3和第四外部信号线FOL4中的每个、第二下连接图案CWP2、第三下连接图案CWP3和第四下连接图案CWP4中的每个以及第二上连接图案FCNP2、第三上连接图案FCNP3和第四上连接图案FCNP4中的每个之间的平面布置关系基本上相同。因此，第一外部信号线FOL1、第一下连接图案CWP1和第一上连接图案FCNP1之间的平面布置关系可以等同地应用于第二外部信号线FOL2、第三外部信号线FOL3和第四外部信号线FOL4中的每个、第二下连接图案CWP2、第三下连接图案CWP3和第四下连接图案CWP4中的每个以及第二上连接图案FCNP2、第三上连接图案FCNP3和第四上连接图案FCNP4中的每个之间的平面布置关系。
在平面图中，坝图案DAM可以设置在与第二接触孔CNT2相邻的区域中。坝图案DAM可以设置在第二接触孔CNT2和第二电压线VSL之间并且可以在第一方向DR1上延伸。在其中第二电压线VSL设置成与第二接触孔CNT2的上侧相邻的实施方式中，坝图案DAM可以设置成与第二接触孔CNT2的上侧相邻。在一个示例中，坝图案DAM可以不与第二接触孔CNT2重叠。
第二电压线VSL和第一连接线FCNL1可以设置成与第二接触孔CNT2相邻。第二电压线VSL可以设置成与第二接触孔CNT2的上侧相邻，而第一连接线FCNL1可以设置成与第二接触孔CNT2的下侧相邻。第二电压线VSL和第一连接线FCNL1可以在第二方向DR2上彼此间隔开，同时坝图案DAM插置在它们之间。
第二电压线VSL可以在第一方向DR1上延伸，并且可以经由第三接触孔CNT31电连接到竖直电压线VVSL。
第一连接线FCNL1可以在第一方向DR1上延伸，并且可以与第三数据线DL3和第一下连接图案CWP1重叠。第一连接线FCNL1可以经由第三接触孔CNT38连接到第三数据线DL3，并且可以经由第三接触孔CNT37连接到第一下连接图案CWP1。例如，第一连接线FCNL1可以将第三数据线DL3和第一下连接图案CWP1彼此连接。
第一虚设图案DMP1可以设置在第一连接线FCNL1和第二电压线VSL之间。在一个实施方式中，第一虚设图案DMP1可以与第一连接线FCNL1是一体的，以形成单个第一上连接图案FCNP1。
第一虚设图案DMP1可以与第二电压线VSL间隔开，同时坝图案DAM插置在它们之间。坝图案DAM在第一方向DR1上的宽度可以大于第一虚设图案DMP1在第一方向DR1上的宽度。坝图案DAM在第一方向DR1上的宽度可以大于第一虚设图案DMP1在第一方向DR1上的宽度，使得可以防止在形成由相同的导电层构成的第一虚设图案DMP1和第二电压线VSL的图案化工艺中第一虚设图案DMP1和第二电压线VSL之间的短路。
图11是示出沿着图10中的线I-I'切割的一个示例的示意性剖视图。
参考图11和图12，下导电层110可以设置在第一阻隔绝缘膜BIL1上。下导电层110可以包括彼此间隔开的第一外部信号线FOL1和第四外部信号线FOL4。
第二阻隔绝缘膜BIL2可以设置在其上设置有下导电层110的第一阻隔绝缘膜BIL1上。第二阻隔绝缘膜BIL2可以具有限定在其中的、暴露第一外部信号线FOL1的顶表面的一部分的孔。
第二衬底SUB2可以设置在第二阻隔绝缘膜BIL2上。第二衬底SUB2可以具有延伸穿过第二衬底SUB2以暴露第一外部信号线FOL1的顶表面的一部分的孔。限定在第二衬底SUB2中以暴露第一外部信号线FOL1的顶表面的一部分的孔可以与限定在第二阻隔绝缘膜BIL2中的孔重叠。
第三阻隔绝缘膜BIL3可以设置在第二衬底SUB2上。第三阻隔绝缘膜BIL3可以设置成覆盖第二衬底SUB2的顶表面和限定孔的侧壁，或者与第二衬底SUB2的顶表面和限定孔的侧壁重叠。第二衬底SUB2可以被第二阻隔绝缘膜BIL2和第三阻隔绝缘膜BIL3密封。
在一个示例中，第二阻隔绝缘膜BIL2、第二衬底SUB2和第三阻隔绝缘膜BIL3可以在其中容纳延伸穿过第二阻隔绝缘膜BIL2、第二衬底SUB2和第三阻隔绝缘膜BIL3的第二接触孔CNT2。第二接触孔CNT2可以在平面图中与第一外部信号线FOL1的一个端部重叠，并且可以暴露第一外部信号线FOL1的顶表面的一部分。
下金属层120可以设置在第三阻隔绝缘膜BIL3上。下金属层120可以包括第一下连接图案CWP1、第一数据线DL1和第三数据线DL3。
第一下连接图案CWP1可以在第三阻隔绝缘膜BIL3上设置成与第二衬底SUB2的顶表面和第二衬底SUB2的限定第二接触孔CNT2的侧壁重叠。第一下连接图案CWP1可以经由第二接触孔CNT2连接到第一外部信号线FOL1的顶表面。
第一数据线DL1和第三数据线DL3可以在第三阻隔绝缘膜BIL3上设置成与第二衬底SUB2的顶表面重叠。
缓冲层BF可以设置在下金属层120上。缓冲层BF可以包括暴露第一下连接图案CWP1的一部分的第三接触孔CNT37_FL1和暴露第三数据线DL3的一部分的第三接触孔CNT38_FL1。
栅极绝缘层GI可以设置在缓冲层BF上。栅极绝缘层GI可以包括与第二接触孔CNT2相邻的第一区域GI_A、第二区域GI_B和第三区域GI_C。栅极绝缘层GI的第一区域GI_A可以设置成覆盖第一数据线DL1和第三数据线DL3，或者与第一数据线DL1和第三数据线DL3重叠。栅极绝缘层GI的第二区域GI_B可以在平面图中设置在第二电压线VSL和第二接触孔CNT2之间。栅极绝缘层GI的第三区域GI_C可以设置在由第二接触孔CNT2限定的区域中。
层间绝缘层ILD可以设置在栅极绝缘层GI上。层间绝缘层ILD可以包括与第二接触孔CNT2相邻的第一区域ILD_A、第二区域ILD_B和第三区域ILD_C。
层间绝缘层ILD的第一区域ILD_A可以与栅极绝缘层GI的第一区域GI_A重叠。层间绝缘层ILD的第二区域ILD_B可以与栅极绝缘层GI的第二区域GI_B重叠。层间绝缘层ILD的第三区域ILD_C可以与栅极绝缘层GI的第三区域GI_C重叠。
层间绝缘层ILD的第一区域ILD_A和栅极绝缘层GI的第一区域GI_A与缓冲层BF一起可以在其中容纳暴露第三数据线DL3的一部分的第三接触孔CNT38_FL1。
层间绝缘层ILD的第二区域ILD_B和栅极绝缘层GI的第二区域GI_B可以构成坝图案DAM。因此，坝图案DAM的竖直大小d3可以等于栅极绝缘层GI的厚度d1和层间绝缘层ILD的厚度d2的总和。坝图案DAM可以通过图案化栅极绝缘层GI的一部分和层间绝缘层ILD的一部分来形成，使得坝图案DAM可以具有预定的竖直大小d3。坝图案DAM可以用于调节在如稍后描述的图案化第二导电层150的工艺中使用的光刻胶层的厚度，从而防止第二电压线VSL和第一连接图案FCNL1之间的短路，否则可能由于光刻胶层的可能保留在由延伸穿过第二衬底SUB2的第二接触孔CNT2限定的区域中的部分而发生短路。
层间绝缘层ILD的第三区域ILD_C和栅极绝缘层GI的第三区域GI_C可以设置在由第二接触孔CTN2限定的区域中。层间绝缘层ILD的第三区域ILD_C和栅极绝缘层GI的第三区域GI_C可以被第二衬底SUB2的侧壁围绕。
在此实施方式中，在通过图案化层间绝缘层ILD_B和栅极绝缘层GI_B来形成坝图案DAM的情况下，可以省略形成另外的层的工艺，从而可以改善子显示装置10的制造工艺的效率。
第二导电层150可以设置在其上形成有层间绝缘层ILD_B和栅极绝缘层GI_B的缓冲层BF上。第二导电层150可以包括第二电压线VSL和第一上连接图案FCNP1。在一个实施方式中，第二电压线VSL和第一上连接图案FCNP1可以构成相同的层，并且可以由相同的材料或类似的材料制成。此外，第二电压线VSL和第一上连接图案FCNP1可以使用一个掩模工艺来形成。
第二电压线VSL可以设置成与坝图案DAM的上侧相邻。第二电压线VSL可以设置在缓冲层BF上。本公开不限于此。第二电压线VSL可以设置在或直接设置在缓冲层BF的顶表面上。在第二电压线VSL与坝图案DAM间隔开的情况下，第二电压线VSL可以在第三方向DR3上不与层间绝缘层ILD和栅极绝缘层GI重叠。
第一上连接图案FCNP1可以设置成与坝图案DAM的下侧相邻。第一上连接图案FCNP1可以从它的与第二接触孔CNT2重叠的区域延伸到它的在其上设置有第三数据线DL3的区域。
第一虚设图案DMP1可以与第二接触孔CNT2重叠。第一虚设图案DMP1的与第二接触孔CNT2重叠的部分可以与层间绝缘层ILD的第三区域ILD_C重叠。第一虚设图案DMP1的与第二接触孔CNT2相邻的部分可以设置在缓冲层BF的通过层间绝缘层ILD的第三区域ILD_C暴露的部分上。
第一连接线FCNL1可以从第一虚设图案DMP1延伸并且与第一虚设图案DMP1是一体的。第一连接线FCNL1可以连接到通过延伸穿过缓冲层BF的第三接触孔CNT37_FL1暴露的第一下连接图案CWP1。此外，第一连接线FCNL1可以连接到通过延伸穿过层间绝缘层ILD的第一区域ILD_A、栅极绝缘层GI的第一区域GI_A和缓冲层BF的第三接触孔CNT38_FL1暴露的第三数据线DL3。
第一外部信号线FOL1可以经由第一下连接图案CWP1连接到第一连接线FCNL1，并且可以经由第一连接线FCNL1将数据信号传输到第三数据线DL1。
在第二电压线VSL和第一连接线FCNL1彼此间隔开同时坝图案DAM设置在它们之间的情况下，在子显示装置10的制造工艺期间，可以防止向数据线DL传输数据信号的连接线FCNL和第二电压线VSL之间的短路。
图12是示出沿着图7至图9的II-II'线切割的一个示例的示意性剖视图。
在图7至图9中，子显示装置10还可以包括第四晶体管TFT1。第四晶体管TFT1可以在平面图中设置成与下连接图案CWP的下侧相邻。例如，第四晶体管TFT1可以在平面图中分别设置成与第一下连接图案CWP1、第二下连接图案CWP2、第三下连接图案CWP3和第四下连接图案CWP4的下侧相邻。在一个示例中，图12示出了第四晶体管TFT1中的设置成与第一下连接图案CWP1的下侧相邻的第四晶体管TFT1。
参考图7至图9以及图12，缓冲层BF可以设置在其上设置有第一下连接图案CWP1的第三阻隔绝缘膜BIL3上。缓冲层BF可以在其中容纳暴露第一下连接图案CWP1的顶表面的一部分的接触孔CNT37_FL1。
第四晶体管TFT1可以在示意性剖视图中设置在缓冲层BF上，并且可以在平面图中设置成与第一下连接图案CWP1的下侧相邻。第四晶体管TFT1可以电连接到外部信号线FOL(附图中的第一外部信号线FOL1)和水平电压线HVDL并且设置在外部信号线FOL(附图中的第一外部信号线FOL1)和水平电压线HVDL之间。
第四晶体管TFT1可以包括半导体图案ACT4-FL1、栅电极GP2_FL1、漏电极AVE11和源电极AVE12。根据本公开，第四晶体管TFT1的栅电极GP2_FL1可以被称为第二栅极图案GP2_FL1，第四晶体管TFT1的漏电极AVE11可以被称为第一辅助电极AVE11，并且第四晶体管TFT1的源电极AVE12可以被称为第二辅助电极AVE12。
第四晶体管TFT1的半导体图案ACT4-FL1可以设置在缓冲层BF上。第四晶体管TFT1的半导体图案ACT4-FL1可以设置在半导体层130上。
栅极绝缘层GI可以设置在其上设置有第四晶体管TFT1的半导体图案ACT4-FL1的缓冲层BF上。栅极绝缘层GI与缓冲层BF一起可以暴露第一下连接图案CWP1的顶表面的一部分。
第四晶体管TFT1的栅电极GP2_FL1可以设置在栅极绝缘层GI上。第四晶体管TFT1的栅电极GP2_FL1可以与第四晶体管TFT1的半导体图案ACT4-FL1的一部分重叠。第四晶体管TFT1的栅电极GP2_FL1可以设置在第一导电层140上。
层间绝缘层ILD可以设置在其上设置有第四晶体管TFT1的栅电极GP2_FL1的栅极绝缘层GI上。层间绝缘层ILD与缓冲层BF和栅极绝缘层GI一起可以暴露第一下连接图案CWP1的顶表面的一部分。
第四晶体管TFT1的漏电极AVE11和源电极AVE12可以设置在层间绝缘层ILD上。第四晶体管TFT1的漏电极AVE11和源电极AVE12可以彼此间隔开。第四晶体管TFT1的漏电极AVE11和源电极AVE12可以设置在第二导电层150上。
第四晶体管TFT1的漏电极AVE11可以与第四晶体管TFT1的半导体图案ACT4-FL1的一个端部重叠。第四晶体管TFT1的漏电极AVE11可以经由延伸穿过层间绝缘层ILD和栅极绝缘层GI的接触孔CNT57电连接到第四晶体管TFT1的一个端部。
第四晶体管TFT1的漏电极AVE11可以与第一连接线FCNL1是一体的以形成单个图案。例如，第四晶体管TFT1的漏电极AVE11可以是第一上连接图案FCNP1的部分区域。第一连接线FCNL1可以经由延伸穿过缓冲层BF的接触孔CNT37_FL1电连接到第一下连接图案CWP1。第四晶体管TFT1的漏电极AVE11可以经由第一连接线FCNL1电连接到第一下连接图案CWP1。因此，第四晶体管TFT1的漏电极AVE11可以经由第一连接线FCNL1和第一下连接图案CWP1电连接到第一外部信号线FOL1。因此，外部信号线FOL和第四晶体管TFT1可以经由第四晶体管TFT1的漏电极AVE11彼此电连接。
第四晶体管TFT1的源电极AVE12可以与第四晶体管TFT1的半导体图案ACT4-FL1的相对端部重叠。第四晶体管TFT1的源电极AVE12可以经由延伸穿过层间绝缘层ILD和栅极绝缘层GI的接触孔CNT58电连接到第四晶体管TFT1的相对端部。
第四晶体管TFT1的源电极AVE12可以与水平电压线HVDL是一体的。因此，第四晶体管TFT1的源电极AVE12可以连接到水平电压线HVDL。因此，水平电压线HVDL和第四晶体管TFT1可以经由第四晶体管TFT1的源电极AVE12彼此电连接。
第四晶体管TFT1可以连接到外部信号线FOL和水平电压线HVDL，并且设置在外部信号线FOL和水平电压线HVDL之间。因此，在过电压或过电流被施加到外部信号线FOL的情况下，第四晶体管TFT1可以用于去除过电压或过电流。例如，第四晶体管TFT1可以连接到水平电压线HVDL以及与第三数据线DL3电连接的第一外部信号线FOL1，并且设置在水平电压线HVDL和与第三数据线DL3电连接的第一外部信号线FOL1之间，使得即使在过电压或过电流被施加到第一外部信号线FOL1的情况下，第四晶体管TFT1也可以不允许过电压或过电流在第三数据线DL3中流动。
图13是示出沿着图10中的线I-I'切割的另一示例的示意性剖视图。
参考图13，此实施方式与图11中的实施方式的不同之处在于，第一虚设图案DMP1_1设置在由第二接触孔CNT2限定的区域中。
例如，第一虚设图案DMP1_1可以在缓冲层BF的侧壁上设置成与第二接触孔CNT2重叠以及设置在与坝图案DAM相邻的区域中，并且可以不设置在缓冲层BF的顶表面上。例如，第一虚设图案DMP1_1可以与第二接触孔CNT2重叠，并且可以设置在由第二接触孔CNT2限定的区域中。
此实施方式可以在稍后要描述的子显示装置10的制造工艺期间在用于形成第二电压线VSL和第一连接线FCNL1的第二导电层150的图案化工艺中实现。例如，在第二导电层150的图案化工艺中使用的光刻胶层可以由于由第二接触孔CNT2形成的台阶而保留在第二接触孔CNT2中，使得第一虚设图案DMP1_1可以形成在与第二接触孔CNT2重叠的区域中。
在一个示例中，在此实施方式中，第一虚设图案DMP1_1和第二电压线VSL可以彼此间隔开，同时坝图案DAM设置在它们之间。第一虚设图案DMP1_1可以仅设置在第二接触孔CNT2内部。因此，第二电压线VSL和第一上连接图案FCNP1_1可以以可靠的方式彼此断开连接。因此，可以改善子显示装置10的制造工艺的可靠性。
图14是示出沿着图10中的线I-I'切割的另一示例的示意性剖视图。
参考图14，此实施方式与图11中的实施方式的不同之处在于，第一虚设图案DMP1_2和第二电压线VSL_2朝向坝图案DAM延伸并且部分地设置在坝图案DAM的侧壁上。第二上连接图案FCNP_2也可以包括第一虚设图案DMP1_2和第一连接线FCNL1。
例如，第二电压线VSL_2可以在缓冲层BF上并且沿着缓冲层BF以及朝向坝图案DAM延伸，并且可以部分地设置在坝图案DAM的一个侧壁或一侧壁上。第二电压线VSL_2的一部分也可以设置在栅极绝缘层GI_B的一个侧壁和层间绝缘层ILD_B的一个侧壁上，栅极绝缘层GI_B的一个侧壁和层间绝缘层ILD_B的一个侧壁构成坝图案DAM的一个侧壁。
第二电压线VSL_2可以不设置在坝图案DAM的顶表面上。第二电压线VSL_2可以不设置在层间绝缘层ILD_B的顶表面上，层间绝缘层ILD_B的顶表面构成坝图案DAM的顶表面。
第一虚设图案DMP1_2可以设置成与第二电压线VSL_2间隔开，同时坝图案DAM插置在它们之间。第一虚设图案DMP1_2可以在缓冲层上并且沿着缓冲层以及朝向坝图案DAM延伸，并且可以部分地设置在坝图案DAM的相对侧壁上。第一虚设图案DMP1_2可以部分地设置在栅极绝缘层GI_B的相对侧壁和层间绝缘层ILD_B的相对侧壁上，栅极绝缘层GI_B的相对侧壁和层间绝缘层ILD_B的相对侧壁构成坝图案DAM的相对侧壁。
第一虚设图案DMP1_2可以不设置在坝图案DAM的顶表面上。第一虚设图案DMP1_2可以不设置在层间绝缘层ILD_B的顶表面上，层间绝缘层ILD_B的顶表面构成坝图案DAM的顶表面。
此实施方式可以在稍后要描述的子显示装置10的制造工艺期间在用于形成第二电压线VSL_2和第一连接线FCNL1的第二导电层150的图案化工艺中实现。例如，在第二导电层150的图案化工艺中，具有预定的竖直大小的坝图案DAM可以设置在与第二接触孔CNT2相邻的区域中，使得可以调节在第二导电层150的图案化工艺中使用的光刻胶层的厚度。因此，可以可靠地去除第二导电层的设置在坝图案DAM的顶表面上的部分，从而防止第二电压线VSL和第一上连接图案FCNP1彼此短路。
图15是示出沿着图10中的线I-I'切割的另一示例的示意性剖视图。
参考图15，此实施方式与图11中的实施方式的不同之处在于，层间绝缘层ILD_1的侧壁相对于栅极绝缘层GI的侧壁向内设置。
例如，设置在栅极绝缘层GI上的层间绝缘层ILD_1可以设置在栅极绝缘层GI的顶表面上。层间绝缘层ILD_1可以设置在栅极绝缘层GI的顶表面上以暴露栅极绝缘层GI的顶表面的一部分。因此，层间绝缘层ILD_1的侧壁可以相对于栅极绝缘层GI的侧壁向内设置。
层间绝缘层ILD_A_1的限定将第一连接线FCNL1和第三数据线DL3彼此连接的接触孔CNT38_FL1的侧壁和栅极绝缘层GI_A的侧壁可以彼此不对准。例如，层间绝缘层ILD_A_1的限定接触孔CNT38_FL1的侧壁可以相对于栅极绝缘层GI_A的限定接触孔CNT38_FL1的侧壁向内设置。
此外，层间绝缘层ILD_B_1的侧壁和构成坝图案DAM_1的栅极绝缘层GI_B的侧壁可以彼此不对准。例如，构成坝图案DAM_1的层间绝缘层ILD_B_1的侧壁可以相对于构成坝图案DAM_1的栅极绝缘层GI_B的侧壁向内设置。因此，构成坝图案DAM_1的层间绝缘层ILD_B_1可以暴露栅极绝缘层GI_B的顶表面的一部分。
此实施方式可以在子显示装置10的制造工艺期间通过单独地形成包括坝图案DAM_1和接触孔的栅极绝缘层GI和层间绝缘层ILD_1来实现。
图16是示出沿着图10中的线I-I'切割的另一示例的示意性剖视图。
参考图16，此实施方式与图11中的实施方式的不同之处在于，层间绝缘层ILD_2的侧壁相对于栅极绝缘层GI的侧壁向外设置。
例如，设置在栅极绝缘层GI上的层间绝缘层ILD_2可以设置成覆盖栅极绝缘层GI的顶表面和侧壁，或者与栅极绝缘层GI的顶表面和侧壁重叠。因此，层间绝缘层ILD_2的侧壁可以相对于栅极绝缘层GI的侧壁向外设置。
层间绝缘层ILD_B_2的侧壁和构成坝图案DAM_2的栅极绝缘层GI_B的侧壁可以彼此不对准。例如，构成坝图案DAM_2的层间绝缘层ILD_B_2的侧壁可以相对于构成坝图案DAM_2的栅极绝缘层GI_B的侧壁向外设置。因此，构成坝图案DAM_2的层间绝缘层ILD_B_2可以覆盖栅极绝缘层GI_B的顶表面和侧壁或者与栅极绝缘层GI_B的顶表面和侧壁重叠，并且可以构成坝图案DAM_2的侧壁。
图17是示出沿着图10中的I-I'线切割的另一示例的示意性剖视图。
参考图17，此实施方式与图11中的实施方式的不同之处在于，在此实施方式中，栅极绝缘层GI_3和层间绝缘层ILD_3中的每个可以遍及衬底SUB1的整个区域设置，并且坝图案DAM_3由与栅极绝缘层GI_3和层间绝缘层ILD_3分离的层组成。
例如，栅极绝缘层GI_3可以遍及衬底SUB1的整个区域以及在缓冲层BF上设置。层间绝缘层ILD_3可以遍及衬底SUB1的整个区域以及在栅极绝缘层GI_3上设置。
第二导电层150可以设置在层间绝缘层ILD_3上。第二导电层150可以包括第二电压线VSL和第一上连接图案FCNP1。第二电压线VSL和第一上连接图案FCNP1可以彼此间隔开并且可以设置在层间绝缘层ILD_3上。
第一上连接图案FCNP1可以包括第一虚设图案DMP1和第一连接线FCNL1。第一虚设图案DMP1可以设置在栅极绝缘层GI_3和层间绝缘层ILD_3中的每个的与第二接触孔CNT2重叠的部分上。第一连接线FCNL1可以从第一虚设图案DMP1延伸并且可以与第一下连接图案CWP1的一部分以及第一数据线DL1和第三数据线DL3重叠。
第一连接线FCNL1可以经由延伸穿过层间绝缘层ILD_3和栅极绝缘层GI_3以及缓冲层BF的接触孔CNT37_FL1电连接到第一下连接图案CWP1。第一连接线FCNL1可以经由延伸穿过层间绝缘层ILD_3、栅极绝缘层GI_3和缓冲层BF的接触孔CNT38_FL1电连接到第三数据线DL3。
第二电压线VSL可以设置成与第一上连接图案FCNP1间隔开。第二电压线VSL可以设置在层间绝缘层ILD_3上。
坝图案DAM_3可以设置在层间绝缘层ILD_3的顶表面上。坝图案DAM_3可以设置在第二电压线VSL和第一上连接图案FCNP1之间。例如，第二电压线VSL和第一上连接图案FCNP1可以彼此间隔开，同时坝图案DAM_3插置在它们之间。坝图案DAM_3可以位于或设置在与第二接触孔CNT2相邻的区域中。
坝图案DAM_3可以具有从层间绝缘层ILD_3的顶表面向上突出的形状。例如，坝图案DAM_3可以形成为具有预定厚度。坝图案DAM_3的厚度可以大于第二导电层150的厚度。坝图案DAM_3可以在稍后要描述的子显示装置10的制造工艺期间在第二导电层150的图案化工艺中用于调节光刻胶层的厚度，使得第二电压线VSL和第一上连接图案FCNP1(或上连接图案FCNP)可靠地彼此断开连接。
坝图案DAM_3可以包括绝缘材料。例如，坝图案DAM_3可以包括有机绝缘材料或无机绝缘材料。在示例中，坝图案DAM_3可以包括诸如聚酰亚胺(PI)的有机材料。本公开不限于此。
坝图案DAM_3可以在形成层间绝缘层ILD_3的工艺之后以及在图案化第二导电层150的工艺之前形成。可以执行用于形成坝图案DAM_3的另外的工艺。然而，因为栅极绝缘层GI_3和层间绝缘层ILD_3中的每个遍及衬底SUB1的整个区域设置，所以可以容易地实现下导电层和第二导电层150之间的绝缘或对下导电层和第二导电层150保护。
图18是示出图7的区域C的另一放大示例的平面布局图。图19是示出沿着图18的线III-III'切割的一个示例的示意性剖视图。图20是示出沿着图18的IV-IV'线切割的一个示例的示意性剖视图。
参考图18至图20，此实施方式与图10和图11中的实施方式的不同之处在于，坝图案DAM_4在平面图中设置成围绕第二接触孔CNT2并且设置在与第二接触孔CNT2相邻的区域中。
例如，坝图案DAM_4可以设置成围绕外部信号线FOL和下连接图案CWP接触的第二接触孔CNT2。坝图案DAM_4可以具有闭环形状以围绕第二接触孔CNT2。坝图案DAM_4可以包括第一坝图案DAM1、第二坝图案DAM2、第三坝图案DAM3和第四坝图案DAM4。第一坝图案DAM1、第二坝图案DAM2、第三坝图案DAM3和第四坝图案DAM4可以分别构成坝图案DAM_4的第一侧至第四侧。例如，第一坝图案DAM1可以构成坝图案DAM_4的上侧，第二坝图案DAM2可以构成坝图案DAM_4的下侧，第三坝图案DAM1可以构成坝图案DAM_4的左侧，并且第四坝图案DAM4可以构成坝图案DAM_4的右侧。
第二电压线VSL可以设置成与坝图案DAM_4的上侧相邻。第一连接线FCNL1可以设置成与坝图案DAM_4的下侧相邻。第二电压线VSL和第一连接线FCNL1可以设置成彼此间隔开，同时坝图案DAM_4插置在它们之间。例如，第二电压线VSL可以与坝图案DAM_4的第一坝图案DAM1的上侧间隔开。第一连接线FCNL1可以与坝图案DAM_4的第二坝图案DAM2的下侧间隔开。
第一连接线FCNL1可以在第三方向DR3上与第一下连接图案CWP1的一部分和第三数据线DL3的一部分重叠。第一连接线FCNL1的一部分可以经由延伸穿过缓冲层BF的接触孔CNT37_FL1电连接到第一下连接图案CWP1。第一连接线FCNL1的另一部分可以经由延伸穿过层间绝缘层ILD、栅极绝缘层GI和缓冲层BF的接触孔CNT38电连接到第三数据线DL3。
在此实施方式中，第一虚设图案DMP1_1可以设置在由坝图案DAM_4限定的区域中。第一虚设图案DMP1_1可以设置在由坝图案DAM_4的第一坝图案DAM1、第二坝图案DAM2、第三坝图案DAM3和第四坝图案DAM4限定的内部区域中，并且可以在第三方向DR3上与第二接触孔CNT2重叠。第一虚设图案DMP1_1可以形成为岛状图案并且形成在由坝图案DAM_4的第一坝图案DAM1、第二坝图案DAM2、第三坝图案DAM3和第四坝图案DAM4限定的内部区域内。
在第一虚设图案DMP1_1设置在由坝图案DAM_4限定的区域中的情况下，第一虚设图案DMP1_1可以与第二电压线VSL和第一连接线FCNL1中的每个间隔开，同时坝图案DAM_4插置在它们之间。例如，第一虚设图案DMP1_1可以在第二方向DR2上与第二电压线VSL间隔开，同时坝图案DAM_4的第一坝图案DAM1插置在它们之间，并且第一虚设图案DMP1_1可以在第二方向DR2上与第一连接线FCNL1间隔开，且坝图案DAM_4的第二坝图案DAM2插置在它们之间。因此，第一虚设图案DMP1_1和第一连接线FCNL1可以彼此间隔开，并且因此分别构成分离的图案。
第二电压线VSL、第一连接线FCNL1和第一虚设图案DMP1_1可以由相同的材料或类似的材料制成，并且可以构成相同的层。例如，第二电压线VSL、第一连接线FCNL1和第一虚设图案DMP1_1可以由第二导电层150构成。
第一虚设图案DMP1_1可以在第三方向DR3上与第一下连接图案CWP1的一部分重叠。缓冲层BF、栅极绝缘层GI_C和层间绝缘层ILD_C可以插置在第一虚设图案DMP1_1和第一下连接图案CWP1之间。此外，第一虚设图案DMP1_1和第一连接图案FCNL1可以分别构成分离的图案。因此，虚设图案DMP_1和第一下连接图案CWP1可以彼此电绝缘。
图21是示出图7的区域C的另一放大示例的平面布局图。图22是示出沿着图21中的V-V'线切割的一个示例的示意性剖视图。
参考图21和图22，此实施方式与图18和图19中的实施方式的不同之处在于，此实施方式还可以包括设置在栅极绝缘层GI上并且由第一导电层140构成的第三栅极图案GP3。
例如，第一导电层140还可以包括第三栅极图案GP3。第三栅极图案GP3的一部分区域可以在第三方向DR3上与下连接图案CWP(例如，第一下连接图案CWP1)重叠，同时第三栅极图案GP3的另一部分区域可以在第三方向DR3上与第一连接线FCNL1重叠。
第三栅极图案GP3可以由第一导电层140构成，并且可以设置在栅极绝缘层GI上。第三栅极图案GP3可以从由坝图案DAM_4限定的区域向下延伸。因此，第三栅极图案GP3可以覆盖构成第二坝图案DAM2的栅极绝缘层GI_B，或者与构成第二坝图案DAM2的栅极绝缘层GI_B重叠。
层间绝缘层ILD可以设置在其上设置有第三栅极图案GP3的栅极绝缘层GI上。因此，构成第二坝图案DAM2的层间绝缘层ILD_B可以设置在第三栅极图案GP3上。
第二导电层150可以设置在层间绝缘层ILD上。第一连接线FCNL1可以接触并电连接到第三栅极图案GP3的通过构成第二坝图案DAM2的层间绝缘层ILD_B暴露的部分。
图23是示出图7的区域C的另一放大示例的平面布局。
参考图23，此实施方式与图18中的实施方式的不同之处在于，坝图案DAM_5可以包括第一坝图案DAM1和第二坝图案DAM2。
在此实施方式中，坝图案DAM_5可以包括设置在第二接触孔CNT1上方的第一坝图案DAM1和设置在第二接触孔CNT1下方的第二坝图案DAM2。尽管坝图案DAM_5可以仅包括分别设置在第二接触孔CNT1上方和下方的第一坝图案DAM1和第二坝图案DAM2，但是第二电压线VSL和第一连接线FCNL1仍然可以被图案化成经由坝图案DAM_5彼此可靠地断开连接。
在下文中，将描述根据一个实施方式的显示装置的制造工艺。
图24至图26是图11中的显示装置的制造工艺的步骤的示意性剖视图。
首先，参考图24，在坝图案DAM、栅极绝缘层GI和层间绝缘层ILD上以及遍及衬底SUB1的整个区域沉积用于第二导电层的材料层150'。在沉积工艺中，用于第二导电层的材料层150'可以沉积到延伸穿过栅极绝缘层GI和层间绝缘层ILD的接触孔CNT38_FL1的内部中，并且因此可以连接到第三数据线DL3。用于第二导电层的材料层150'可以沉积到延伸穿过缓冲层BF的接触孔CNT37_FL1的内部中，并且因此可以连接到第一下连接图案CWP1。
在用于第二导电层的材料层150'上施加光刻胶层PR'。在此实施方式中，光刻胶层PR'可以具有大致平坦的表面，但是可以根据下面的图案的形状而包括预定的台阶。例如，光刻胶层PR'的在设置有坝图案DAM(例如，与坝图案重叠)的区域中的部分的表面的竖直高度可以高于光刻胶层PR'的在与坝图案DAM相邻的区域中的部分的表面的竖直高度。光刻胶层PR'的表面的竖直高度可以从诸如第一衬底SUB1的一个表面或一表面的参考平面测量。这基于设置在光刻胶层PR'之下或下方的坝图案DAM具有预定厚度的事实。
在一个示例中，光刻胶层PR'的厚度可以基于面积而变化。例如，光刻胶层PR'的在与坝图案DAM重叠的区域中的厚度dd3可以小于光刻胶层PR'的在与坝图案相邻的区域中的厚度dd2和dd1中的每个。光刻胶层PR'的在与第二接触孔CNT2重叠的区域中的厚度dd1可以大于光刻胶层PR'的在与第二接触孔CNT2相邻的区域中的厚度dd2和dd3中的每个。由于光刻胶层PR'填充延伸穿过第二衬底SUB2的第二接触孔CNT2并且因此具有大致平坦的表面，光刻胶层PR'的在与第二接触孔CNT2重叠的区域中的厚度dd1可以显著大于在其它区域中的厚度。光刻胶层PR'的在与坝图案DAM重叠的区域中的厚度dd3可以在小于其它区域中的厚度。
参考图25，将所施加的光刻胶层PR'曝光并显影以形成第一光刻胶图案PR1和第二光刻胶图案PR2。如以上所描述的，光刻胶层PR'的在与第二接触孔CNT2重叠的区域中的厚度dd1相对较大。因此，即使在光刻胶层PR'的曝光和显影工艺之后，第二光刻胶图案PR2的与第二接触孔CNT2重叠的部分也可以部分地保留。另一方面，光刻胶层PR'的在与坝图案DAM重叠的区域中的厚度dd3相对较小。因此，在曝光和显影工艺之后，可以可靠地去除光刻胶层PR'的在与坝图案DAM重叠的区域中的部分。因此，在将光刻胶层PR'转换成第一光刻胶图案PR1和第二光刻胶图案PR2的曝光和显影工艺中，可以可靠地去除光刻胶层PR'的设置在坝图案DAM的顶表面上的部分，使得用于第二导电层的材料层150'的与坝图案DAM重叠的部分可以通过第一光刻胶图案PR1和第二光刻胶图案PR2暴露。
使用第一光刻胶图案PR1和第二光刻胶图案PR2作为蚀刻掩模来蚀刻用于第二导电层的材料层150'，以形成如图26中所示的第二电压线VSL和第一上连接图案FCNP1。使用剥离或灰化工艺去除第一光刻胶图案PR1和第二光刻胶图案PR2。
在根据此实施方式的子显示装置10的制造方法中，设置于在延伸穿过第二衬底SUB2的第二接触孔CNT2周围的周边区域中的第二导电层150的图案化工艺可以包括曝光和显影光刻胶层的工艺。由于在光刻胶层与第二接触孔CNT2重叠的区域中由第二接触孔CNT2的竖直大小形成的台阶，即使在曝光和显影工艺之后光刻胶层也可以保留在第二接触孔CNT2和第二接触孔CNT2周围的周边区域中。在这方面，具有预定厚度的坝图案DAM可以形成在第二接触孔CNT2周围的周边区域中，使得在曝光和显影工艺之后可以可靠地去除光刻胶层的设置在坝图案DAM的顶表面上的部分。因此，在第二导电层150的图案化工艺中，可以可靠地去除设置在坝图案DAM的顶表面上的第二导电层150。因此，在第二导电层150的图案化工艺中，设置成与第二接触孔CNT2相邻的第二电压线VSL和连接线FCNL可以彼此可靠地断开连接。可以改善子显示装置10的制造工艺的可靠性。
参考附图描述本公开的实施方式，但是本公开所属领域的普通技术人员将理解，在不背离本公开的范围的情况下，所描述的实施方式可以以各种不同的形式来实施。因此，应当理解，上述实施方式不是限制性的，而是说明性的。

Claims (20)

1.显示装置，包括：
第一衬底；
外部信号线，设置在所述第一衬底上；
第二衬底，设置在所述外部信号线上，所述第二衬底包括暴露所述外部信号线的表面的接触孔；
下金属层，设置在所述第二衬底上，所述下金属层包括下连接图案；
坝图案，设置在所述下金属层上并且与所述接触孔相邻；以及
第一导电层，设置在所述下金属层上，所述第一导电层包括彼此间隔开的电压线和连接线，
其中，所述坝图案设置在所述电压线和所述连接线之间。
2.根据权利要求1所述的装置，其中，所述连接图案通过所述第二衬底的所述接触孔电连接到所述外部信号线。
3.根据权利要求1所述的装置，其中，
所述下金属层还包括与所述下连接图案间隔开的数据线，以及
所述连接线将所述下连接图案电连接到所述数据线。
4.根据权利要求1所述的装置，其中，所述坝图案包括绝缘材料。
5.根据权利要求1所述的装置，还包括：
栅极绝缘层，设置在所述下金属层上；
第二导电层，设置在所述栅极绝缘层上；以及
层间绝缘层，设置在所述第二导电层上，
其中，所述第一导电层设置在所述层间绝缘层上。
6.根据权利要求5所述的装置，其中，所述坝图案、所述栅极绝缘层和所述层间绝缘层设置在相同的层上。
7.根据权利要求6所述的装置，其中，所述电压线在所述第一衬底的厚度方向上不与所述栅极绝缘层和所述层间绝缘层重叠。
8.根据权利要求5所述的装置，其中，
所述坝图案设置在所述层间绝缘层上，以及
所述坝图案具有从所述层间绝缘层的表面向上突出的形状。
9.根据权利要求8所述的装置，其中，所述电压线设置在所述层间绝缘层上。
10.根据权利要求1所述的装置，其中，
所述第一导电层还包括设置在所述电压线和所述连接线之间的虚设图案，以及
所述虚设图案与所述电压线间隔开。
11.根据权利要求10所述的装置，其中，所述虚设图案在平面图中与所述接触孔重叠。
12.根据权利要求10所述的装置，其中，所述虚设图案和所述连接线是一体的。
13.根据权利要求10所述的装置，其中，
所述坝图案包括：
第一坝图案，设置在所述虚设图案和所述电压线之间；以及
第二坝图案，设置在所述虚设图案和所述连接线之间，
所述虚设图案与所述电压线间隔开，所述第一坝图案设置在所述虚设图案和所述电压线之间，
所述虚设图案与所述连接线间隔开，所述第二坝图案设置在所述虚设图案和所述连接线之间。
14.根据权利要求1所述的装置，其中，所述坝图案在平面图中具有围绕所述接触孔的闭环形状。
15.根据权利要求14所述的装置，其中，所述第一导电层还包括设置在由所述坝图案形成的区域中的虚设图案。
16.显示装置，包括：
第一衬底；
外部信号线，设置在所述第一衬底上；
第二衬底，设置在所述外部信号线上，所述第二衬底包括接触孔，所述接触孔延伸穿过所述第二衬底并且在平面图中与所述外部信号线的一端部重叠；
连接图案，在平面图中与所述外部信号线的一端部重叠；
电压线，设置在所述第二衬底的在所述接触孔周围的在第一方向上的一侧处，并且在与所述第一方向相交的第二方向上延伸；
坝图案，设置在所述第二衬底的所述接触孔和所述电压线之间，并且在所述第二方向上延伸；以及
连接线，在所述接触孔周围设置在所述第二衬底的在所述第一方向上的相对侧处，
其中，所述连接线电连接到所述连接图案。
17.根据权利要求16所述的装置，其中，所述电压线和所述连接线设置在相同的层上。
18.根据权利要求16所述的装置，其中，所述坝图案包括绝缘材料并且向上突出。
19.根据权利要求16所述的装置，还包括：
虚设图案，设置在所述电压线和所述连接线之间，
其中，所述坝图案在所述第二方向上的宽度大于所述虚设图案在所述第二方向上的宽度。
20.根据权利要求16所述的装置，其中，所述连接图案通过所述第二衬底的所述接触孔电连接到所述外部信号线。
CN202280041123.2A 2021-06-08 2022-05-18 显示装置 Pending CN117501838A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0073903 2021-06-08
KR1020210073903A KR20220165849A (ko) 2021-06-08 2021-06-08 표시 장치
PCT/KR2022/007090 WO2022260303A1 (ko) 2021-06-08 2022-05-18 표시 장치

Publications (1)

Publication Number Publication Date
CN117501838A true CN117501838A (zh) 2024-02-02

Family

ID=84284412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280041123.2A Pending CN117501838A (zh) 2021-06-08 2022-05-18 显示装置

Country Status (4)

Country Link
US (1) US20220392990A1 (zh)
KR (1) KR20220165849A (zh)
CN (1) CN117501838A (zh)
WO (1) WO2022260303A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491590B1 (ko) * 2017-10-16 2023-01-20 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR20180078672A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102554738B1 (ko) * 2018-07-17 2023-07-11 엘지디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR102626223B1 (ko) * 2018-10-26 2024-01-17 삼성디스플레이 주식회사 표시 장치
KR20200064207A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20220165849A (ko) 2022-12-16
WO2022260303A1 (ko) 2022-12-15
US20220392990A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US11929386B2 (en) Display device and tiled display device including the same
CN115084200A (zh) 显示装置、显示装置的制造方法及瓦片型显示装置
US20220285428A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20220019198A (ko) 표시 장치
US20220328724A1 (en) Display device, method of providing the same, and tiled display device including display device
CN114765198A (zh) 拼接式显示器和制造拼接式显示器的方法
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN117501838A (zh) 显示装置
US11989481B2 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230275103A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230411576A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20240155926A1 (en) Display device, method of manufacturing the same, and tiled display device
US20240153966A1 (en) Display device, method of manufacturing the same and tiled display device
US20230317903A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230274691A1 (en) Display device, method of manufacturing the display device, and tiled display device including the display device
KR20240007844A (ko) 표시 장치
KR20230139898A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230131332A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230129095A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230131316A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230068470A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230001045A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination