KR20190042168A - 표시장치와 그의 제조방법 - Google Patents

표시장치와 그의 제조방법 Download PDF

Info

Publication number
KR20190042168A
KR20190042168A KR1020170133749A KR20170133749A KR20190042168A KR 20190042168 A KR20190042168 A KR 20190042168A KR 1020170133749 A KR1020170133749 A KR 1020170133749A KR 20170133749 A KR20170133749 A KR 20170133749A KR 20190042168 A KR20190042168 A KR 20190042168A
Authority
KR
South Korea
Prior art keywords
buffer layer
film
inorganic film
dam
disposed
Prior art date
Application number
KR1020170133749A
Other languages
English (en)
Other versions
KR102491590B1 (ko
Inventor
오지환
박종찬
엄현철
허해리
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170133749A priority Critical patent/KR102491590B1/ko
Priority to US15/796,470 priority patent/US10743425B2/en
Priority to CN201711125930.XA priority patent/CN108039418B/zh
Publication of KR20190042168A publication Critical patent/KR20190042168A/ko
Priority to KR1020230007421A priority patent/KR102660145B1/ko
Application granted granted Critical
Publication of KR102491590B1 publication Critical patent/KR102491590B1/ko
Priority to KR1020240052181A priority patent/KR20240058811A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H01L51/5237—
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/5012—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

본 발명은 봉지막이 스크라이빙 라인에 형성되는 것을 방지할 수 있는 표시장치 및 그의 제조방법을 제공한다. 본 발명의 일 실시예에 따른 표시 장치는 화소들이 배치된 표시 영역, 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 표시 영역을 덮으며, 무기막을 포함하는 봉지막, 및 비표시 영역에 배치되고, 무기막의 가장자리와 접촉하는 버퍼층을 포함한다.

Description

표시장치와 그의 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 표시장치와 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel)와 같은 비자발광 표시 장치 및 유기발광표시장치(OLED: Organic Light Emitting Display), 퀀텀닷발광표시장치 (QLED: Quantum dot Light Emitting Display)와 같은 전계발광표시장치 (Electroluminescence Display)등 여러가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광표시장치 및 퀀텀닷발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
유기발광표시장치는 발광소자를 각각 포함하는 화소들, 및 화소들을 정의하기 위해 화소들을 구획하는 뱅크를 포함한다. 뱅크는 화소 정의막으로 역할을 할 수 있다. 발광소자는 애노드 전극, 정공 수송층(hole transporting layer), 발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동되며, 발광층에서 서로 결합하여 발광하게 된다.
발광소자는 외부의 수분, 산소와 같은 외적 요인에 의해 쉽게 열화가 일어나는 단점이 있다. 이를 방지하기 위하여, 유기발광표시장치는 외부의 수분, 산소가 발광소자에 침투되지 않도록 봉지막을 형성한다.
퀀텀닷 발광표시장치는 발광구조물을 포함한다. 발광구조물은 애노드 전극, 애노드 전극과 마주하는 캐소드 전극, 애노드 전극과 캐소드 전극 사이에 위치하는 발광소자를 포함한다. 발광소자는 정공수송층, 발광층, 전자수송층을 포함한다. 발광층(light emitting layer)에 퀀텀닷 (Quantum Dot)물질을 포함한다.
도 1은 복수의 표시 패널이 형성된 원장 기판을 나타내는 도면이다. 도 2는 도 1에 도시된 Ⅰ-Ⅰ' 선의 단면으로 기존의 표시장치를 개략적으로 나타내는 단면도이고, 도 3은 기존의 표시장치에 무기막을 형성하는 방법을 설명하기 위하여 단면도이다.
도 1 내지 도 3을 참조하면, 원장 기판(Mother Substrate, MS)은 공정 편의상 복수의 표시 패널(PNL)을 동시에 제조하기 위한 기판이다. 표시 패널(PNL)은 개별적으로 분리되어서 각 표시장치로서 역할을 하는 것으로서, 원장 기판(MS) 상에 복수개를 동시에 형성한 후 컷팅 공정 또는 스크라이빙(scribing) 공정을 통하여 분리한다.
기존의 표시장치는 유기 발광 소자(20)가 형성된 기판(10) 상에 봉지막(30)을 형성한다. 이때, 봉지막(30)은 제1 무기막(30a), 유기막(30b) 및 제2 무기막(30c)을 포함함으로써, 발광층과 전극에 산소 또는 수분이 침투되는 것을 방지한다.
제1 무기막(30a) 및 제2 무기막(30c)은 CVD(Chemical Vapor Deposition) 기법을 이용하여 기판(10) 상에 증착된다. CVD 기법은 도 3에 도시된 바와 같이 기판(10) 상에 마스크(40)를 배치하고, 제1 무기막(30a) 또는 제2 무기막(30c)를 구성하는 원소를 포함하는 가스를 기판(10) 위에 공급한다. 상기 공급된 가스는 마스크(40)가 형성되지 않은 영역의 기판(10) 표면에서 화학적 반응이 일어나고, 이에 따라, 제1 무기막(30a) 또는 제2 무기막(30c)을 마스크(40)가 배치되지 않은 영역의 기판(10) 표면에 형성하게 된다.
그러나, CVD 기법은 마스크(40)가 기판(10)과 소정의 간격으로 이격되어 있기 때문에 마스크(40)와 기판(10) 사이로 가스가 침투하여 마스크(40)가 배치된 영역의 기판(10) 표면에서 화학적 반응이 일어나고, 이에 따라, 제1 무기막(30a) 또는 제2 무기막(30c)이 마스크(40)가 배치된 영역의 기판(10) 표면에까지 형성되는 경우가 발생한다.
이와 같이 제1 무기막(30a) 또는 제2 무기막(30c)이 마스크(40)가 배치된 영역의 기판(10) 표면, 예를 들면, 스크라이빙 라인(SL)에까지 형성되면, 표시패널(PNL)을 분리하기 위한 컷팅 공정, 즉, 레이저 컷팅 공정이나 기계적 스크라이빙 공정 시에 제1 무기막(30a) 또는 제2 무기막(30c)에 크랙이 발생할 수 있다. 크랙은 외부 충격에 의해 무기막을 따라 내부로 전파될 수 있고, 전파된 크랙에 따라 유입된 수분 및 산소는 흑점 및 흑선 얼룩을 유발한다.
한편, 최근에는 CVD 기법의 박막도포성(Step Coverage)이 낮다는 한계점을 해결하기 위하여 ALD(Atomic Layer Deposition) 기법을 이용하여 제1 무기막(30a) 및 제2 무기막(30c)을 기판(10) 상에 증착하는 기술이 주목받고 있다. ALD 기법은 마스크(40)를 기판(10) 상에 배치하고, ALD 금속이 포함된 원료와 반응 가스를 교차하여 박막을 형성하는 방법이다. 이러한 ALD 기법은 CVD 기법에 비해 우수한 흡착력을 가지고 있어 박막도포성이 높으며, 박막 두께를 조절할 수 있어 매우 얇은 박막을 형성하는데 유리하다.
그러나, ALD 기법은 앞서 설명한 바와 같이 우수한 흡착력을 가지고 있기 때문에 기판(10)에 마스크(40)가 배치된 영역 내로 길게 형성될 수 있으며, 이에 따라, CVD 기법에 비해 제1 무기막(30a) 또는 제2 무기막(30c)이 스크라이빙 라인(SL)에까지 형성될 가능성이 높다는 문제점이 있다.
상술한 문제점을 해결하기 위하여, 마스크(40)를 발광소자(20)에 가깝게 배치하여 기판(10) 간의 이격거리를 줄이고, 제1 무기막(30a) 또는 제2 무기막(30c)이 마스크(40)가 배치된 영역 내로 침투하는 것을 방지하기 위한 방법을 고려할 수 있다. 그러나, 상기 방법은 마스크(40)를 배치하면서 유기 발광 소자(20)에 손상을 주거나 변형을 야기하여, 흑점이 유발되는 문제점이 발생할 수 있다.
한편, 기판(10) 상에는 복수의 금속 라인들이 배치되는데, 예를 들면 비표시 영역에 배치된 금속 라인들은 CVD 공정시 얇은 보호막으로만 덮여져있다. CVD 공정에서 순간적으로 고전압이 인가되면, 고전압에 의하여 금속 라인을 보호하는 보호막이 뜯겨 나가는 경우가 발생하고, 비표시 영역에서의 금속 라인들은 마스크(40)와의 사이에서 정전기가 발생되는 또 다른 문제점이 있다. 정전기에 의하여, 표시 패널은 금속 라인이 손상되어 제대로 동작하지 않으며, 마스크(40) 역시 재사용이 불가능질 수 있다.
본 발명은 봉지막이 의도하지 않은 영역, 예를 들어, 스크라이빙 라인에 형성되는 것을 방지하고 마스크와 금속 라인 사이에 정전기가 발생하는 것을 방지할 수 있는 표시장치 및 그의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 표시 장치는 화소들이 배치된 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 표시 영역을 덮으며, 무기막을 포함하는 봉지막, 및 비표시 영역에서 표시 영역과 이격 배치되고, 무기막의 가장자리와 접촉하는 버퍼층을 포함한다.
본 발명의 다른 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에서 표시 영역에 화소들을 형성하고, 비표시 영역에 버퍼층을 형성하는 단계, 버퍼층 상에 마스크를 배치하는 단계, 및 표시 영역을 덮도록 무기막을 형성한 후 마스크를 제거하는 단계를 포함한다.
본 발명에 따르면, 비표시 영역과 스크라이빙 라인 사이에 버퍼층을 형성하고 무기막 증착시 버퍼층에 마스크를 배치함으로써 무기막이 스크라이빙 라인에 형성되는 것을 방지하고, 이에 따라, 스크라이빙 공정시 무기막에 크랙이 발생하는 것을 방지하여 표시 장치의 수율 및 신뢰성을 향상시킬 수 있다.
그리고, 본 발명은 비표시 영역에 버퍼층을 형성하여 표시 장치의 측면으로부터의 수분 및 산소의 침투를 최소화하여 표시 장치의 수명 및 신뢰성을 향상시킬 수 있다.
그리고, 본 발명은 버퍼층을 댐보다 높게 형성하여 버퍼층 상에 마스크를 배치할 때 댐의 손상을 최소화할 수 있다. 이에 따라, 손상된 댐을 통해 수분 및 산소가 유기막으로 전파되는 것을 방지할 수 있다.
그리고, 본 발명은 버퍼층을 복수의 아일랜드 타입의 패턴들로 형성함으로써 버퍼층(130)을 형성함에 따른 비표시 영역에서의 스트레스 증가를 최소화시킬 수 있다.
그리고, 본 발명은 버퍼층을 전극과 중첩되지 않도록 형성함으로써 버퍼층 상에 마스크를 배치할 때 전극의 손상을 최소화할 수 있다. 이에 따라, 손상된 전극으로 인해 발생하는 불량을 방지할 수 있다.
그리고, 본 발명은 제1 버퍼층과 제2 버퍼층을 형성하여 제1 무기막과 제2 무기막을 서로 다른 면적을 가지도록 형성할 수 있고, 이에 따라, 제2 무기막이 제1 무기막 및 유기막을 완전히 덮어 산소 및 수분이 침투하는 것을 방지할 수 있다.
그리고, 본 발명은 평탄화막 및 뱅크 중 적어도 하나와 동일한 물질로 버퍼층을 형성함으로써 별도의 제조공정을 추가할 필요가 없다.
그리고, 본 발명은 전원 라인에 전원 전압을 공급하는 전원 보조 라인 상에 버퍼층을 형성함으로써, 제1 무기막 또는 제2 무기막을 증착하는 공정에서 마스크의 가장자리에 순간적으로 많은 전하가 몰리더라도 버퍼층에 의하여 마스크와 전원 보조 라인 사이의 정전기 발생을 방지할 수 있다.
그리고, 본 발명은 버퍼층에 보호막을 노출시키는 적어도 하나의 홈을 형성함으로써 외부로부터 유입되는 수분 및 산소가 내부로 전파되는 것을 방지할 수 있다.
그리고, 본 발명은 버퍼층을 이용하여 제1 전원 보조 라인 상에 제2 전원 보조 라인을 추가 형성함으로써, 전원 보조 라인의 단면적을 증가시킬 수 있고, 이에 따라, 저항을 줄여 전원 전압을 안정적으로 공급할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 복수의 표시 패널이 형성된 원장 기판을 나타내는 도면이다.
도 2는 도 1에 도시된 Ⅰ-Ⅰ' 선의 단면으로 기존의 표시장치를 개략적으로 나타내는 단면도이다.
도 3은 기존의 표시장치에 무기막을 형성하는 방법을 설명하기 위하여 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 5은 도 4의 제1 기판, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 6은 본 발명의 제1 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 7은 도 6에 도시된 Ⅰ-Ⅰ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 8는 도 6에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 9은 도 6에 도시된 Ⅲ-Ⅲ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 10은 도 8의 버퍼층 상에 마스크가 배치되는 일 예를 보여주는 단면도이다.
도 11는 본 발명의 제2 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 12은 도 11에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 13는 본 발명의 제3 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 14는 도 13에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 15은 본 발명의 제4 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 16은 도 14에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 17은 본 발명의 제5 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 18는 본 발명의 제6 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 19은 도 18에 도시된 Ⅲ-Ⅲ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 20은 도 19의 버퍼층 상에 마스크가 배치되는 일 예를 보여주는 단면도이다.
도 21는 도 19의 변형된 실시예를 개략적으로 나타내는 단면도이다.
도 22은 본 발명의 제7 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 23는 도 22에 도시된 Ⅲ-Ⅲ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 24는 도 23의 변형된 실시예를 개략적으로 나타내는 단면도이다.
도 25은 본 발명의 제1 실시 예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이다.
도 26a 내지 도 26h는 본 발명의 제1 실시 예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 27은 본 발명의 제2 실시 예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이다.
도 28a 내지 도 28l는 본 발명의 제2 실시 예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 29은 본 발명의 제8 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 30은 도 29에 도시된 III-III' 선의 단면을 개략적으로 나타내는 단면도이다.
도 31는 도 29에 도시된 II-II' 선의 단면을 개략적으로 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다. 도 5은 도 4의 제1 기판, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다. 이하에서는, 본 발명의 일 실시예에 따른 표시장치가 유기발광표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 즉, 본 발명의 일 실시예에 따른 표시장치는 유기발광표시장치뿐만 아니라, 액정표시장치(Liquid Crystal Display), 전계발광표시장치(Electroluminescence Display), 퀀텀닷발광표시장치 (Quantum dot Lighting Emitting Diode) 및 전기영동 표시장치(Electrophoresis display) 중 어느 하나로 구현될 수도 있다.
도 4 및 도 5을 참조하면, 본 발명의 일 실시예에 따른 표시장치(100)는 표시패널(110), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(140), 연성필름(150), 회로보드(160), 및 타이밍 제어부(170)를 포함한다.
표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)은 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있으며, 이에 한정되지는 않는다. 제2 기판(112)은 플라스틱 필름, 유리 기판, 또는 봉지 필름일 수 있으며, 이에 한정되지는 않는다.
제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.
화소들 각각은 박막 트랜지스터와 제1 전극, 발광층, 및 제2 전극을 구비하는 발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 구조에 대한 설명은 도 6 및 도 7을 결부하여 후술한다.
표시패널(110)은 도 5과 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부 및 패드들이 형성될 수 있다.
게이트 구동부는 타이밍 제어부(170)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.
소스 드라이브 IC(140)는 타이밍 제어부(170)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(140)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(140)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(150)에 실장될 수 있다.
표시패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(150)에는 패드들과 소스 드라이브 IC(140)를 연결하는 배선들, 패드들과 회로보드(160)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(150)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(150)의 배선들이 연결될 수 있다.
회로보드(160)는 연성필름(150)들에 부착될 수 있다. 회로보드(160)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(160)에는 타이밍 제어부(170)가 실장될 수 있다. 회로보드(160)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(170)는 회로보드(160)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(170)는 타이밍 신호에 기초하여 게이트 구동부의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(140)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(170)는 게이트 제어신호를 게이트 구동부에 공급하고, 소스 제어신호를 소스 드라이브 IC(140)들에 공급한다.
제1 실시예
도 6은 본 발명의 제1 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 6을 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA), 댐(120) 및 버퍼층(130)이 형성될 수 있다.
표시 영역(DA)에는 화상을 표시하는 화소(P)들이 형성된다. 화소들 각각은 박막 트랜지스터와 제1 전극, 발광층, 및 제2 전극을 구비하는 발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다.
이하에서는 도 7을 참조하여 본 발명의 실시예들에 따른 표시 영역(DA)의 화소(P)의 구조를 상세히 살펴본다.
도 7은 도 6의 표시 영역의 화소의 일 예를 보여주는 단면도이다.
도 7을 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 박막 트랜지스터(210)들 및 커패시터(220)들이 형성된다.
투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)들을 보호하기 위해 제1 기판(111) 상에는 버퍼막이 형성될 수 있다.
박막 트랜지스터(210)들 각각은 액티브층(211), 게이트 전극(212), 소스 전극(213) 및 드레인 전극(214)을 포함한다. 도 7에서는 박막 트랜지스터(210)들의 게이트 전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(210)들은 게이트 전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 기판(111)의 버퍼막 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 제1 기판(111) 상에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(211) 상에는 게이트 절연막(230)이 형성될 수 있다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(230) 상에는 게이트 전극(212)이 형성될 수 있다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
게이트 전극(212) 상에는 층간 절연막(240)이 형성될 수 있다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(240) 상에는 소스 전극(213)과 드레인 전극(214)이 형성될 수 있다. 소스 전극(213)과 드레인 전극(214) 각각은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀(CH1, CH2)을 통해 액티브층(211)에 접속될 수 있다. 소스 전극(213)과 드레인 전극(214) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
커패시터(220)들 각각은 하부 전극(221)과 상부 전극(222)을 포함한다. 하부 전극(221)은 게이트 절연막(230) 상에 형성되며, 게이트 전극(212)과 동일한 물질로 형성될 수 있다. 상부 전극(222)은 층간 절연막(240) 상에 형성되며, 소스 전극(223) 및 드레인 전극(224)과 동일한 물질로 형성될 수 있다.
박막 트랜지스터(210) 및 커패시터(220) 상에는 보호막(250)이 형성될 수 있다. 보호막(250)은 절연막으로서 역할을 할 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
보호막(250) 상에는 박막 트랜지스터(210)와 커패시터(220)로 인한 단차를 평탄하게 하기 위한 평탄화막(260)이 형성될 수 있다. 평탄화막(260)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(260) 상에는 발광소자(280)와 뱅크(284)가 형성된다. 발광소자(280)는 제1 전극(282), 발광층(283), 및 제2 전극(281)을 포함한다. 제1 전극(282)은 캐소드 전극이고, 제2 전극(281)은 애노드 전극일 수 있다. 제1 전극(282), 발광층(283) 및 제2 전극(281)이 적층된 영역은 발광부(EA)로 정의될 수 있다.
제2 전극(281)은 평탄화막(260) 상에 형성될 수 있다. 제2 전극(281)은 보호막(250)과 평탄화막(260)을 관통하는 콘택홀(CH3)을 통해 박막 트랜지스터(210)의 드레인 진극(214)에 접속된다. 제2 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(284)은 발광부들(EA)을 구획하기 위해 평탄화막(260) 상에서 제2 전극(281)의 가장자리를 덮도록 형성될 수 있다. 뱅크(284)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 전극(281)과 뱅크(284) 상에는 발광층(283)이 형성된다. 발광층(283)은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제2 전극(281)과 제1 전극(282)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
발광층(283)은 백색 광을 발광하는 백색 발광층으로 이루어질 수 있다. 이 경우, 제2 전극(281)과 뱅크(284)를 덮도록 형성될 수 있다. 이 경우, 제2 기판(112) 상에는 컬러필터가 형성될 수 있다.
또는, 발광층(283)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어질 수 있다. 이 경우, 발광층(283)는 제2 전극(281)에 대응되는 영역에 형성될 수 있으며, 제2 기판(112) 상에는 컬러필터가 형성되지 않을 수 있다.
제1 전극(282)은 발광층(283) 상에 형성된다. 유기발광표시장치가 상부 발광(top emission) 구조로 형성되는 경우, 제1 전극(282)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 전극(282) 상에는 캡핑층(capping layer)이 형성될 수 있다.
발광소자(280) 상에는 봉지막(290)이 형성된다. 봉지막(290)은 발광층(283)과 제1 전극(282)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(290)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성된다. 유기막(292)은 이물들(particles)이 제1 무기막(291)을 뚫고 발광층(283)과 제1 전극(282)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(293)은 유기막(292)을 덮도록 형성된다.
봉지막(290) 상에는 제1 내지 제3 컬러필터들과 블랙 매트릭스가 형성될 수 있다. 적색 발광부에는 적색 컬러필터(323)가 형성되고, 청색 발광부에는 청색 컬러필터(322)가 형성되며, 녹색 발광부에는 녹색 컬러필터(321)가 형성될 수 있다.
제1 기판(111)의 봉지막(290)과 제2 기판(112)의 컬러필터들은 접착층(330)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층(330)은 투명한 접착 레진일 수 있다.
다시 도 6을 참조하여 설명하면, 패드 영역(PA)은 제1 기판(111)의 일 측 가장자리에 배치될 수 있다. 패드 영역(PA)은 복수의 패드들을 포함하며, 복수의 패드들은 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(150)의 배선들과 전기적으로 연결될 수 있다.
댐(120)은 표시 영역(DA)을 둘러싸도록 배치되어 유기막(292)의 흐름을 차단한다. 또한, 댐(120)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 화소(P)의 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다.
버퍼층(130)은 비표시 영역(NDA)에서 표시 영역(DA)과 이격 배치되고, 화소(P)의 봉지막(290)을 구성하는 제1 무기막(291) 또는 제2 무기막(293)과 접촉한다.
이하에서는 도 8 내지 도 10을 참조하여 본 발명의 제1 실시예에 따른 댐과 버퍼층을 상세히 살펴본다.
도 8는 도 6에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이고, 도 9은 도 6에 도시된 Ⅲ-Ⅲ' 선의 단면을 개략적으로 나타내는 단면도이다. 도 10은 도 8의 버퍼층 상에 마스크가 배치되는 일 예를 보여주는 단면도이다.
도 8 내지 도 10은 설명의 편의를 위하여 박막 트랜지스터(210)들 및 커패시터(220)의 구체적인 구성을 생략하고 이들을 포함하는 TFT 기판(200)을 도시하고 있다. TFT 기판(200)은 도 8에 도시된 제1 기판(111), 게이트 절연막(230) 및 층간 절연막(240)을 포함할 수 있다.
도 8에 도시된 표시장치는 제1 기판(111) 상에 형성된 봉지막(290), 댐(120) 및 버퍼층(130)을 포함한다. 이때, 제1 기판(111)은 화소(P)들이 형성된 표시 영역(DA)과 복수의 패드들이 형성된 패드 영역(PA)을 포함한다.
봉지막(290)은 표시 영역(DA)에 형성된 발광소자(280)을 덮도록 형성되어 발광소자(280)에 산소 또는 수분이 침투되는 것을 방지한다. 이때, 봉지막(290)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성되고, 제2 무기막(293)은 유기막(292)을 덮도록 형성된다.
제1 및 제2 무기막들(291, 293) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들(291, 293)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막(292)은 발광층(283)에서 발광된 광을 통과시키기 위해 투명하게 형성될 수 있다. 유기막(292)은 발광층(283)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막(292)는 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막(292)는 잉크젯(ink-jet) 공정으로 형성될 수도 있다.
댐(120)은 표시 영역(DA)의 외곽을 둘러싸도록 형성되어 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단한다. 봉지막(290)을 구성하는 유기막(292)은 피복 성능이 뛰어난 반면 배리어 성능이 떨어지므로, 반드시 제2 무기막(293)에 의하여 봉지되어야 한다. 그러나, 유기막(292)을 형성하고자 하는 영역 밖으로 흘러 넘치게 되면, 제2 무기막(293)에 의하여 봉지되지 못하고 노출된 유기막(292)을 통하여 수분, 산소 등이 침투하게 된다. 이를 방지하기 위하여, 댐(120)을 이용하여 유기막(292)의 흐름을 차단함으로써, 유기막(292)이 표시 장치의 외부로 노출되는 것을 방지할 수 있다.
또한, 댐(120)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다. 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하게 되면 유기막(292)에 의하여 패드에서 전기적 접촉이 제대로 이루어지지 않아 구동 불량 또는 점등 검사 불량이 발생할 수 있다. 이를 방지하기 위하여, 댐(120)을 이용하여 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단함으로써, 유기막(292)이 패드 영역(PA)을 침범하는 것을 방지할 수 있다.
도 8 내지 도 10에는 하나의 댐(120)을 도시하고 있으나, 이에 한정되지 않는다. 다른 실시예에 있어서, 댐(120)은 제1 댐, 및 제1 댐과 이격되어 비표시영역에 배치된 제2 댐을 포함할 수 있다. 제2 댐은 제1 댐의 외곽으로 흘러넘치는 유기막(292)의 흐름을 차단한다.
이러한 댐(120)은 화소(P)의 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 이와 같은 경우, 댐(120)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
버퍼층(130)은 비표시 영역(NDA)에서 표시 영역(DA)과 이격 배치되어 제1 무기막(291) 및 제2 무기막(293) 중 적어도 하나와 접촉한다. 보다 구체적으로, 버퍼층(130)은 비표시 영역(NDA)에서 댐(120)과 스크라이빙 라인(SL) 사이에 형성되어, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크(140)가 TFT 기판(200)과 소정의 거리를 유지하도록 마스크(140)를 지지한다. 이를 위하여, 마스크(140)는 버퍼층(130)과 접촉하도록 버퍼층(130) 상에 배치된다.
버퍼층(130) 상에 마스크(140)를 배치한 후 제1 무기막(291) 또는 제2 무기막(293)을 증착하게 되면, 제1 무기막(291) 또는 제2 무기막(293)은 마스크(140)가 배치된 영역을 제외한 영역에 형성된다. 이때, 제1 무기막(291) 또는 제2 무기막(293)은 버퍼층(130)에 의하여 마스크(140)와 TFT 기판(200) 사이에 공간이 형성되지 않으므로 마스크(140)가 배치된 영역 내로 침투하는 것이 차단된다. 결과적으로, 본원발명은 버퍼층(130)을 댐(120)과 스크라이빙 라인(SL) 사이에 배치하고 마스크(140)를 버퍼층(130) 상에 접촉하도록 배치함으로써, 제1 무기막(291) 또는 제2 무기막(293)이 버퍼층(130)의 외곽, 예를 들면, 스크라이빙 라인(SL)에 형성되는 것을 방지할 수 있다.
한편, 버퍼층(130)은 도 9에 도시된 바와 같이 댐(120)과 패드 영역(PA) 사이에 형성하여 제1 무기막(291) 또는 제2 무기막(293)이 패드 영역(PA)에 형성되는 것을 방지할 수 있다. 이를 통해, 제1 무기막(291) 또는 제2 무기막(293)에 의하여 패드부에서 전기적 접촉이 이루어지지 않아 구동 불량 도는 점등 검사 불량이 발생하는 것을 방지할 수 있다.
또한, 버퍼층(130)은 상술한 바와 같이 증착된 제1 무기막(291) 및 제2 무기막(292) 중 적어도 하나의 가장자리와 접촉한다. 도 8는 버퍼층(130)이 제1 무기막(291)의 가장자리 및 제2 무기막(293)의 가장자리와 접촉하도록 도시하고 있으나, 이에 한정되는 것은 아니다.
다른 실시예에 있어서, 버퍼층(130)은 제2 무기막(293)의 가장자리만 접촉할 수도 있다. 보다 구체적으로, 제1 무기막(291) 및 제2 무기막(293)은 서로 다른 마스크를 사용하여 증착될 수 있다. 제1 무기막(291)은 제1 마스크를 사용하여 증착되고, 제2 무기막(293)은 제2 마스크를 사용하여 증착될 수 있다. 이때, 제1 마스크는 제1 무기막(291)이 제2 무기막(293) 보다 작게 형성될 수 있도록 제2 마스크 보다 면적이 크고, 발광소자(280)에 가깝게 배치될 수 있다. 이에 따라, 제1 무기막(291)은 제2 무기막(293) 보다 면적이 작게 형성될 수 있다. 제2 무기막(293)은 제1 무기막(291) 및 제1 무기막(291) 상에 형성된 유기막(292)을 완전히 덮을 수 있다.
또 다른 실시예에 있어서, 버퍼층(130)은 제1 무기막(291)의 가장자리만 접촉할 수도 있다. 보다 구체적으로, 제1 무기막(291) 및 제2 무기막(293)은 서로 다른 증착 기법을 사용하여 증착될 수 있다. 제1 무기막(291)은 발광소자(280)가 평탄하게 형성되어 있지 않으므로 박막도포성(Step Coverage)이 높은 ALD 기법을 사용하여 증착될 수 있다. 제1 무기막(291)은 버퍼층(130) 상에 버퍼층(130)과 접촉하도록 마스크(140)를 배치한 후 ALD 기법을 사용하여 증착될 수 있다. 이에 따라, 버퍼층(130)은 제1 무기막(291)의 가장자리와 접촉할 수 있다. 반면, 제2 무기막(293)은 상대적으로 평탄한 유기막(292) 상에 형성되므로 CVD 기법을 사용하여 증착될 수 있다. 제2 무기막(293)은 버퍼층(130) 상에 버퍼층(130)과 이격하도록 마스크(140)를 배치한 후 CVD 기법을 사용하여 증착될 수 있다. 이에 따라, 제2 무기막(293)은 제1 무기막(291) 및 유기막(292)을 완전히 덮을 수 있다.
한편, 버퍼층(130)의 높이(H2)는 댐(120)의 높이(H1)와 같거나 크게 형성될 수 있다. 버퍼층(130)의 높이(H2)가 댐(120)의 높이(H1)보다 작으면, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 버퍼층(130) 상에 마스크(140)를 배치할 때 마스크(140)에 의하여 댐(120)이 손상될 수 있다. 그리고 손상된 댐(120)에 유기막(292)이 접촉하게 되면, 손상된 댐(120)으로 침투한 산소 또는 수분이 유기막(292)으로 흡수되어 발광소자(280)에까지 침투하여 발광소자(280)에 열화가 발생할 수 있다.
바람직하게는, 버퍼층(130)의 높이(H2)는 도 8에 도시된 바와 같이 댐(120)의 높이(H1) 보다 크게 형성함으로써, 버퍼층(130) 상에 마스크(140)를 배치할 때 댐(120)이 손상되는 것을 줄일 수 있으나, 이에 한정되는 것은 아니다. 마스크(140) 제어가 정밀하게 이루어진다면, 마스크(140)의 의하여 댐(120)이 손상될 가능성이 낮아질 것이다. 이와 같은 경우, 버퍼층(130)의 높이(H2)를 댐(120)의 높이(H1)보다 크게 형성할 필요성 역시 낮아질 수 있다.
이러한 버퍼층(130)은 화소(P)의 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 이와 같은 경우, 버퍼층(130)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
제2 실시예
도 11는 본 발명의 제2 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이고, 도 12은 도 11에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 11 및 도 12은 설명의 편의를 위하여 박막 트랜지스터(210)들 및 커패시터(220)의 구체적인 구성을 생략하고 이들을 포함하는 TFT 기판(200)을 도시하고 있다. TFT 기판(200)은 도 7에 도시된 제1 기판(111), 게이트 절연막(230) 및 층간 절연막(240)을 포함할 수 있다.
도 11를 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA), 댐(120) 및 버퍼층(130)이 형성될 수 있다. 이때, 도 11 및 도 12에 도시된 버퍼층(130)은 댐(120)과 표시 영역(DA) 사이에 배치된다는 점에서 도 6 내지 도 10에 도시된 제1 기판과 차이가 있다. 이하에서는 도 6 내지 도 10과 동일한 내용은 생략하도록 한다.
댐(120)은 비표시 영역(NDA)에서 버퍼층(130)의 외곽을 둘러싸도록 형성되어 버퍼층(130)의 외곽으로 흘러넘치는 유기막(292)의 흐름을 차단한다. 또한, 댐(120)은 버퍼층(130)과 패드 영역(PA) 사이에 배치되어 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다.
도 11 및 도 12에는 하나의 댐(120)을 도시하고 있으나, 이에 한정되지 않는다. 다른 실시예에 있어서, 댐(120)은 제1 댐, 및 제1 댐과 이격되어 비표시영역에 배치된 제2 댐을 포함할 수 있다. 제2 댐은 제1 댐의 외곽으로 흘러넘치는 유기막(292)의 흐름을 차단할 수 있다.
버퍼층(130)은 비표시 영역(NDA)에 형성되어 제1 무기막(291) 및 제2 무기막(293) 중 적어도 하나와 접촉한다. 보다 구체적으로, 버퍼층(130)은 비표시 영역(NDA)에서 댐(120)과 표시영역(DA)의 사이에 형성되어, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크(140)가 TFT 기판(200)과 소정의 거리를 유지하도록 마스크(140)를 지지한다. 이를 위하여, 마스크(140)는 버퍼층(130)과 접촉하도록 버퍼층(130) 상에 배치된다.
버퍼층(130) 상에 마스크(140)를 배치한 후 제1 무기막(291) 또는 제2 무기막(293)을 증착하게 되면, 제1 무기막(291) 또는 제2 무기막(293)은 마스크(140)가 배치된 영역을 제외한 영역에 형성된다. 이때, 제1 무기막(291) 또는 제2 무기막(293)은 버퍼층(130)에 의하여 마스크(140)와 TFT 기판(200) 사이에 공간이 형성되지 않으므로 마스크(140)가 배치된 영역 내로 침투하는 것이 차단된다. 결과적으로, 본원발명은 버퍼층(130)을 댐(120)과 표시영역(DA) 사이에 배치하고, 마스크(140)를 버퍼층(130) 상에 접촉하도록 배치함으로써, 제1 무기막(291) 또는 제2 무기막(293)이 버퍼층(130)의 외곽, 예를 들면, 스크라이빙 라인(SL)에 형성되는 것을 방지할 수 있다.
또한, 버퍼층(130)은 상술한 바와 같이 증착된 제1 무기막(291) 및 제2 무기막(292) 중 적어도 하나의 가장자리와 접촉한다. 도 13은 버퍼층(130)이 제1 무기막(291)의 가장자리 및 제2 무기막(293)의 가장자리와 접촉하도록 도시하고 있으나, 이에 한정되는 것은 아니다.
다른 실시예에 있어서, 버퍼층(130)은 제1 무기막(291)의 가장자리만 접촉할 수도 있다. 보다 구체적으로, 제1 무기막(291) 및 제2 무기막(293)은 서로 다른 증착 기법과 서로 다른 마스크를 사용하여 증착될 수 있다. 제1 무기막(291)은 발광소자(280)가 평탄하게 형성되어 있지 않으므로 박막도포성(Step Coverage)이 높은 ALD 기법을 사용하여 증착될 수 있다. 제1 무기막(291)은 버퍼층(130) 상에 버퍼층(130)과 접촉하도록 제1 마스크를 배치한 후 ALD 기법을 사용하여 증착될 수 있다. 이에 따라, 버퍼층(130)은 제1 무기막(291)의 가장자리와 접촉할 수 있다. 반면, 제2 무기막(293)은 상대적으로 평탄한 유기막(292) 상에 형성되므로 CVD 기법을 사용하여 증착될 수 있다. 제2 무기막(293)은 TFT 기판(200) 상에 버퍼층(130) 및 댐(120)과 중첩되지 않도록 제2 마스크를 배치한 후 CVD 기법을 사용하여 증착될 수 있다. 이때, 제2 마스크는 제2 무기막(293)이 제1 무기막(291) 보다 넓게 형성될 수 있도록 제1 마스크 보다 형성 면적이 작은 반면 오픈(open) 면적이 클 수 있다. 이에 따라, 제2 무기막(293)은 제1 무기막(291) 및 제1 무기막(291) 상에 형성된 유기막(292)을 완전히 덮을 수 있다.
한편, 버퍼층(130)의 높이(H2)는 댐(120)의 높이(H1)보다 크게 형성될 수 있다. 버퍼층(130)의 높이(H2)가 댐(120)의 높이(H1)와 같거나 작으면, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 버퍼층(130) 상에 마스크(140)를 배치할 때 마스크(140)가 댐(120)에 접촉하여 댐(120)이 손상될 수 있다. 그리고 손상된 댐(120)에 유기막(292)이 접촉하게 되면, 손상된 댐(120)으로 침투한 산소 또는 수분이 유기막(292)으로 흡수되어 발광소자(280)에까지 침투하여 발광소자(280)에 열화가 발생할 수 있다.
본원발명은 버퍼층(130)의 높이(H2)를 댐(120)의 높이(H1)보다 크게 형성함으로써 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 버퍼층(130) 상에 마스크(140)를 배치할 때 댐(120)의 손상을줄일 수 있으나, 이에 한정되지 않는다.
또한, 버퍼층(130)은 제1 전극(282)과 중첩되지 않도록 형성한다. 버퍼층(130)을 제1 전극(282)에 중첩되도록 형성하면, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 버퍼층(130) 상에 마스크(140)를 배치할 때 마스크(140)가 이동하면서 제1 전극(282)에 손상을 줄 수 있다. 손상된 제2 전극은 화소가 제대로 구동하지 못하고 흑점이 발생할 수 있다.
본원발명은 버퍼층(130)을 제1 전극(282)과 중첩되지 않도록 형성함으로써 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 버퍼층(130) 상에 마스크(140)를 배치할 때 제1 전극(282)의 손상을 줄일 수 있다.
제3 실시예
도 13는 본 발명의 제3 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이고, 도 14는 도 13에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 13 및 도 14는 설명의 편의를 위하여 박막 트랜지스터(210)들 및 커패시터(220)의 구체적인 구성을 생략하고 이들을 포함하는 TFT 기판(200)을 도시하고 있다. TFT 기판(200)은 도 8에 도시된 제1 기판(111), 게이트 절연막(230) 및 층간 절연막(240)을 포함할 수 있다.
도 13 및 도 14를 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA), 댐(120), 제1 버퍼층(132) 및 제2 버퍼층(134)이 형성될 수 있다. 이때, 도 13 및 도 14에 도시된 버퍼층(130)은 제1 버퍼층(132) 및 제2 버퍼층(134)를 포함한다는 점에서 도 6 내지 도 10에 도시된 제1 기판과 차이가 있다. 이하에서는 도 6 내지 도 10과 동일한 내용은 생략하도록 한다.
댐(120)은 비표시 영역(NDA)에서 제1 버퍼층(132)의 외곽을 둘러싸도록 형성되어 제1 버퍼층(132)의 외곽으로 흘러넘치는 유기막(292)의 흐름을 차단한다. 또한, 댐(120)은 제1 버퍼층(132)과 패드 영역(PA) 사이에 배치되어 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다.
도 13 및 도 14에는 하나의 댐(120)을 도시하고 있으나, 이에 한정되지 않는다. 다른 실시예에 있어서, 댐(120)은 제1 댐, 및 제1 댐과 이격되어 비표시영역에 배치된 제2 댐을 포함할 수 있다. 제2 댐은 제1 댐의 외곽으로 흘러넘치는 유기막(292)의 흐름을 차단한다.
제1 버퍼층(132)은 비표시 영역(NDA)에 형성되어 제1 무기막(291)의 가장자리와 접촉한다. 보다 구체적으로, 제1 버퍼층(132)은 비표시 영역(NDA)에서 댐(120)과 표시영역(DA)의 사이에 형성되어, 제1 무기막(291)을 증착하는 공정에서 제1 마스크가 TFT 기판(200)과 소정의 거리를 유지하도록 제1 마스크를 지지한다. 이를 위하여, 제1 마스크는 제1 버퍼층(132) 상에 제1 버퍼층(132)과 접촉하도록 배치된다.
제1 버퍼층(132) 상에 제1 마스크를 배치한 후 제1 무기막(291)을 증착하게 되면, 제1 무기막(291)은 제1 마스크가 배치된 영역을 제외한 영역에 형성된다. 이때, 제1 무기막(291)은 제1 버퍼층(132)에 의하여 제1 마스크와 TFT 기판(200) 사이에 공간이 형성되지 않으므로 제1 마스크가 배치된 영역 내로 침투하는 것이 차단된다. 결과적으로, 본원발명은 제1 버퍼층(132)을 댐(120)과 표시영역(DA) 사이에 배치하고 제1 마스크를 제1 버퍼층(132) 상에 접촉하도록 배치함으로써, 제1 무기막(291)이 제1 버퍼층(132)의 외곽, 예를 들면, 스크라이빙 라인(SL)에 형성되는 것을 방지할 수 있다.
또한, 제1 버퍼층(132)은 제1 전극(282)과 중첩되지 않도록 형성한다. 제1 버퍼층(132)을 제1 전극(282)에 중첩되도록 형성하면, 제1 무기막(291)을 증착하는 공정에서 제1 버퍼층(132) 상에 제1 마스크를 배치할 때 제1 마스크가 이동하면서 제1 전극(282)에 손상을 줄 수 있다. 손상된 제2 전극은 화소가 제대로 구동하지 못하고 흑점이 발생할 수 있다.
본원발명은 제1 버퍼층(132)을 제1 전극(282)과 중첩되지 않도록 형성함으로써 제1 무기막(291)을 증착하는 공정에서 제1 버퍼층(132) 상에 제1 마스크를 배치할 때 제1 전극(282)의 손상을 줄일 수 있다.
제2 버퍼층(134)은 비표시 영역(NDA)에 형성되어 제2 무기막(293)의 가장자리와 접촉한다. 보다 구체적으로, 제2 버퍼층(134)은 비표시 영역(NDA)에서 댐(120)과 스크라이빙 라인(SL) 사이에 형성되어, 제2 무기막(293)을 증착하는 공정에서 제2 마스크가 TFT 기판(200)과 소정의 거리를 유지하도록 제2 마스크를 지지한다. 이를 위하여, 제2 마스크는 제2 버퍼층(134) 상에 제2 버퍼층(134)과 접촉하도록 배치된다.
제2 버퍼층(134) 상에 제2 마스크를 배치한 후 제2 무기막(293)을 증착하게 되면, 제2 무기막(293)은 제2 마스크가 배치된 영역을 제외한 영역에 형성된다. 이때, 제2 무기막(293)은 제2 버퍼층(134)에 의하여 제2 마스크와 TFT 기판(200) 사이에 공간이 형성되지 않으므로 제2 마스크가 배치된 영역 내로 침투하는 것이 차단된다. 결과적으로, 본원발명은 제2 버퍼층(134)을 댐(120)과 스크라이빙 라인(SL) 사이에 배치하고 제2 마스크를 제2 버퍼층(134) 상에 접촉하도록 배치함으로써, 제2 무기막(293)이 제2 버퍼층(134)의 외곽, 예를 들면, 스크라이빙 라인(SL)에 형성되는 것을 방지할 수 있다.
한편, 본원발명은 제1 버퍼층(132)과 제2 버퍼층(134)을 형성하여 제1 무기막(291)과 제2 무기막(293)을 서로 다른 면적을 가지도록 형성할 수 있다. 보다 구체적으로, 제1 버퍼층(132)을 댐(120)과 표시영역(DA) 사이에 형성하고, 제2 버퍼층(132)을 댐(120)의 외곽에 형성함으로써 제2 무기막(293)이 제1 무기막(291) 및 댐(120)에 의하여 흐름이 차단된 유기막(292)을 완전히 덮어 산소 및 수분이 침투하는 것을 방지할 수 있다. 이때, 제1 무기막(291) 및 제2 무기막(292)은 동일한 증착 기법을 사용하여 형성될 수 있고, 서로 다른 증착 기법을 사용하여 형성될 수도 있다.
한편, 제1 버퍼층(132)의 높이(H2)는 댐(120)의 높이(H1) 보다 크게 형성될 수 있다. . 제1 버퍼층(132)의 높이(H2)가 댐(120)의 높이(H1)과 같거나 작으면, 제1 무기막(291)을 증착하는 공정에서 제1 버퍼층(132) 상에 제1 마스크를 배치할 때 제1 마스크에 의하여 댐(120)이 손상될 수 있다. 또한, 제2 버퍼층(134)의 높이(H3)는 댐(120)의 높이(H1)와 같거나 크게 형성될 수 있다. 제2 버퍼층(134)의 높이(H3)가 댐(120)의 높이(H1) 보다 작으면, 제2 무기막(292)을 증착하는 공정에서 제2 버퍼층(134) 상에 제2 마스크를 배치할 때 제2 마스크에 의하여 댐(120)이 손상될 수 있다. 그리고 손상된 댐(120)에 유기막(292)이 접촉하게 되면, 손상된 댐(120)으로 침투한 산소 또는 수분이 유기막(292)으로 흡수되어 발광소자(280)에까지 침투하여 발광소자(280)에 열화가 발생할 수 있다.
이러한 제1 버퍼층(132) 및 제2 버퍼층(134)은 화소(P)의 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 이와 같은 경우, 제1 버퍼층(132) 및 제2 버퍼층(134)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
제4 실시예
도 15은 본 발명의 제4 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이고, 도 16은 도 15에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 15 및 도 16은 설명의 편의를 위하여 박막 트랜지스터(210)들 및 커패시터(220)의 구체적인 구성을 생략하고 이들을 포함하는 TFT 기판(200)을 도시하고 있다. TFT 기판(200)은 도 8에 도시된 제1 기판(111), 게이트 절연막(230) 및 층간 절연막(240)을 포함할 수 있다.
도 15 및 도 16을 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA) 및 버퍼층(130)이 형성될 수 있다. 이때, 도 15 및 도 16에 도시된 제1 기판은 댐이 형성되어 있지 않고, 봉지막이 유기막을 포함하고 있지 않다는 점에서 도 6 내지 도 10에 도시된 제1 기판과 차이가 있다. 이하에서는 도 6 내지 도 10과 동일한 내용은 생략하도록 한다.
봉지막(290)은 표시 영역(DA)에 형성된 발광소자(280)을 덮도록 형성되어 발광소자(280)에 산소 또는 수분이 침투되는 것을 방지한다. 이때, 봉지막(290)은 적어도 하나의 무기막을 포함한다. 예를 들어, 봉지막(290)은 하나의 제1 무기막(291)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다.
제1 무기막(291)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 무기막(291)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
도 15 및 도 16에는 하나의 제1 무기막(291)을 도시하고 있으나, 이에 한정되지 않는다. 다른 실시예에 있어서, 무기막은 제1 무기막(291) 및 제2 무기막(292)을 포함할 수 있다.
버퍼층(130)은 비표시 영역(NDA)에 형성되어 제1 무기막(291)의 가장자리와 접촉한다. 보다 구체적으로, 버퍼층(130)은 비표시 영역(NDA)에서 스크라이빙 라인(SL)과 이격하여 형성되어, 제1 무기막(291)을 증착하는 공정에서 마스크(140)가 TFT 기판(200)과 소정의 거리를 유지하도록 마스크(140)를 지지한다. 이를 위하여, 마스크(140)는 버퍼층(130)과 접촉하도록 버퍼층(130) 상에 배치된다.
버퍼층(130) 상에 마스크(140)를 배치한 후 제1 무기막(291)을 증착하게 되면, 제1 무기막(291)은 마스크(140)가 배치된 영역을 제외한 영역에 형성된다. 이때, 제1 무기막(291)은 버퍼층(130)에 의하여 마스크(140)와 TFT 기판(200) 사이에 공간이 형성되지 않으므로 마스크(140)가 배치된 영역 내로 침투하는 것이 차단된다. 결과적으로, 본원발명은 버퍼층(130)을 비표시 영역(NDA)에 스크라이빙 라인(SL)과 이격하여 배치하고 마스크(140)를 버퍼층(130) 상에 접촉하도록 배치함으로써, 제1 무기막(291)이 버퍼층(130)의 외곽, 예를 들면, 스크라이빙 라인(SL)에 형성되는 것을 방지할 수 있다.
이러한 버퍼층(130)은 화소(P)의 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 이와 같은 경우, 버퍼층(130)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
제5 실시예
도 17은 본 발명의 제5 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 17을 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA), 댐(120) 및 버퍼층(130)이 형성될 수 있다. 이때, 도 18에 도시된 버퍼층(130)은 복수의 아일랜드 타입의 패턴들로 형성된다. 복수의 아일랜드 타입의 패턴들로 형성된 버퍼층(130)은 다른 실시예에도 적용될 수 있다.
버퍼층(130)은 댐(120)의 외곽을 따라 복수의 아일랜드 패턴들로 형성할 수 있다. 제5 실시예에 따른 본원발명은 버퍼층(130)을 라인 패턴이 아닌 복수의 아일랜드 패턴들로 형성함으로써 버퍼층(130)을 형성함에 따른 비표시 영역(NDA)에서의 스트레스 증가를 줄일 수 있다.
제6 실시예
도 18는 본 발명의 제6 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
표시 영역(DA)에는 표시 영역(DA)에는 데이터 라인들, 데이터 라인들과 교차되는 게이트 라인들이 형성된다. 또한, 표시 영역(DA)에는 데이터 라인들과 게이트 라인들의 교차 영역에 매트릭스 형태로 화상을 표시하는 화소(P)들이 형성된다. 화소(P)들 각각은 게이트 라인의 게이트 신호가 입력되면 데이터 라인의 데이터 전압에 따라 발광소자(260)에 소정의 전류를 공급한다. 이로 인해, 화소(P)들 각각의 발광소자(260)는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 또한, 전원 라인에는 전원 전압이 공급된다. 전원 라인은 화소(P)들 각각에 전원 전압을 공급한다.
비표시 영역(NDA)에는 댐(120), 전원 라인들이 접속되는 전원 보조 라인(VAL), 전원 보조 라인(VAL)과 접속되는 패드(PAD)들, 및 버퍼층(130)이 형성된다. 또한, 설명의 편의를 위하여 도면에 구체적으로 도시하고 있지 않지만, 비표시 영역(NDA)에는 데이터 라인들이 접속되는 데이터 링크 라인(DLL)들이 더 형성된다.
패드 영역(PA)은 제1 기판(111)의 일 측 가장자리에 배치될 수 있다. 패드 영역(PA)은 복수의 패드들을 포함하며, 복수의 패드들은 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(150)의 배선들과 전기적으로 연결될 수 있다.
댐(120)은 표시 영역(DA)을 둘러싸도록 배치되어 유기막(292)의 흐름을 차단한다. 또한, 댐(120)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 화소(P)의 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다.
데이터 링크 라인(DLL)들은 패드 영역(PA)에 배치된 패드(PAD)들과 일대일로 접속되고, 표시 영역(DA)에 배치된 데이터 라인들과 일대일로 접속된다. 구체적으로, 데이터 링크 라인(DLL)의 일단은 제1 콘택홀을 통해 데이터 라인에 접속되고, 타단은 제2 콘택홀을 통해 패드(PAD)에 접속된다. 패드(PAD)는 이방성 도전 필름(antisotropic conducting film)을 이용하여 제3 콘택홀을 통해 연성 필름(150)의 배선들과 전기적으로 연결될 수 있다.
데이터 링크 라인(DLL)은 데이터 라인에 접속되는 일단에서 데이터 라인과 나란하게 형성되다가 소정의 길이까지 데이터 라인 대비 비스듬하게 형성될 수 있고, 상기 소정의 길이부터 패드(PAD)에 접속되는 타단까지 패드(PAD)와 나란하게 형성될 수 있다.
데이터 링크 라인(DLL)들은 게이트 전극(212)과 동일한 물질로 이루어진 게이트 금속패턴으로 형성될 수 있다. 데이터 라인 및 패드(PAD)는 소스/드레인 전극(213/214)과 동일한 물질로 이루어진 소스/드레인 금속패턴으로 형성될 수 있다.
전원 보조 라인(VAL)은 게이트 라인들과 나란하게 형성되어, 패드 영역(PA)에 배치된 패드(PAD)와 표시 영역(DA)에 배치된 전원 라인들에 접속된다. 전원 보조 라인(VAL)은 패드(PAD)로부터 전원 전압이 인가되면 인가된 전원 전압을 전원 라인으로 공급한다. 이때, 전원 보조 라인(VAL)은 전원 라인들과 직접 연결되지 않고, 전원 라인들과 일대일로 접속된 연결 라인들을 이용하여 전원 라인들과 접속될 수 있다.
연결 라인들은 게이트 전극(212)과 동일한 물질로 이루어진 게이트 금속패턴으로 형성될 수 있다. 전원 보조 라인(VAL) 및 전원 라인은 소스/드레인 전극(213/214)과 동일한 물질로 이루어진 소스/드레인 금속패턴으로 형성될 수 있다.
버퍼층(130)은 비표시 영역(NDA)에서 금속 패턴, 예를 들면, 패드(PAD)로부터 전원 전압이 인가되는 전원 보조 라인(VAL) 상에 배치되고, 화소(P)의 봉지막(290)을 구성하는 제1 무기막(291) 또는 제2 무기막(293)과 접촉한다. 본 발명의 제6 실시예에서는 제1 무기막(291) 또는 제2 무기막(293)이 버퍼층(130)의 상면 일부를 덮는 것을 특징으로 한다.
이하에서는 도 19을 참조하여 본 발명의 제6 실시예에 따른 버퍼층을 상세히 살펴본다.
도 19은 도 18에 도시된 Ⅲ-Ⅲ' 선의 단면을 개략적으로 나타내는 단면도이고, 도 20은 도 19의 버퍼층 상에 마스크가 배치되는 일 예를 보여주는 단면도이다. 도 21는 도 19의 변형된 실시예를 개략적으로 나타내는 단면도이다. 이하에서는 제1 실시예와의 차이점을 중점적으로 설명하고, 제1 실시예와 동일한 내용은 생략하도록 한다.
도 19에 도시된 표시장치는 제1 기판(111) 상에 형성된 봉지막(290), 댐(120) 및 버퍼층(130)을 포함한다. 이때, 제1 기판(111)은 화소(P)들이 형성된 표시 영역(DA)과 비표시 영역(NDA)로 구분되며, 비표시 영역(NDA)에는 복수의 패드(PAD)들이 형성된 패드 영역(PA)을 포함한다.
봉지막(290)은 표시 영역(DA)에 형성된 발광소자(280)을 덮도록 형성되어 발광소자(280)에 산소 또는 수분이 침투되는 것을 방지한다. 이때, 봉지막(290)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성되고, 제2 무기막(293)은 유기막(292)을 덮도록 형성된다.
댐(120)은 표시 영역(DA)의 외곽을 둘러싸도록 형성되어 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단한다. 봉지막(290)을 구성하는 유기막(292)은 피복 성능이 뛰어난 반면 배리어 성능이 떨어지므로, 반드시 제2 무기막(293)에 의하여 봉지되어야 한다. 그러나, 유기막(292)을 형성하고자 하는 영역 밖으로 흘러 넘치게 되면, 제2 무기막(293)에 의하여 봉지되지 못하고 노출된 유기막(292)을 통하여 수분, 산소 등이 침투하게 된다. 이를 방지하기 위하여, 댐(120)을 이용하여 유기막(292)의 흐름을 차단함으로써, 유기막(292)이 표시 장치의 외부로 노출되는 것을 방지할 수 있다.
또한, 댐(120)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다. 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하게 되면 유기막(292)에 의하여 패드(PAD)에서 전기적 접촉이 제대로 이루어지지 않아 구동 불량 또는 점등 검사 불량이 발생할 수 있다. 이를 방지하기 위하여, 댐(120)을 이용하여 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단함으로써, 유기막(292)이 패드 영역(PA)을 침범하는 것을 방지할 수 있다.
도 19 및 도 20에는 하나의 댐(120)을 도시하고 있으나, 이에 한정되지 않는다. 다른 실시예에 있어서, 댐(120)은 제1 댐, 및 제1 댐과 이격되어 비표시영역에 배치된 제2 댐을 포함할 수 있다. 제2 댐은 제1 댐의 외곽으로 흘러넘치는 유기막(292)의 흐름을 차단한다.
이러한 댐(120)은 화소(P)의 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 이와 같은 경우, 댐(120)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
버퍼층(130)은 비표시 영역(NDA)에 형성되어 제1 무기막(291) 및 제2 무기막(293) 중 적어도 하나의 가장자리와 접촉한다. 보다 구체적으로, 버퍼층(130)은 비표시 영역(NDA)에서 댐(120)과 스크라이빙 라인(SL) 사이에 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크(140)가 제1 기판(111)과 소정의 거리를 유지하도록 마스크(140)를 지지한다. 이를 위하여, 마스크(140)는 도 20에 도시된 바와 같이 버퍼층(130)과 접촉하도록 버퍼층(130) 상에 배치된다.
버퍼층(130) 상에 마스크(140)를 배치한 후 제1 무기막(291) 또는 제2 무기막(293)을 증착하게 되면, 제1 무기막(291) 또는 제2 무기막(293)은 마스크(140)가 배치된 영역을 제외한 영역에 형성된다. 이때, 제1 무기막(291) 또는 제2 무기막(293)은 버퍼층(130)에 의하여 마스크(140)와 TFT 기판(200) 사이에 공간이 형성되지 않으므로 마스크(140)가 배치된 영역 내로 침투하는 것이 차단된다. 결과적으로, 본원발명은 버퍼층(130)을 댐(120)과 스크라이빙 라인(SL) 사이에 배치하고 마스크(140)를 버퍼층(130) 상에 접촉하도록 배치함으로써, 제1 무기막(291) 또는 제2 무기막(293)이 버퍼층(130)의 외곽, 예를 들면, 스크라이빙 라인(SL)에 형성되는 것을 방지할 수 있다.
또한, 버퍼층(130)은 댐(120)과 패드 영역(PA) 사이에 형성하여 제1 무기막(291) 또는 제2 무기막(293)이 패드 영역(PA)에 형성되는 것을 방지할 수 있다. 이를 통해, 제1 무기막(291) 또는 제2 무기막(293)에 의하여 패드부에서 전기적 접촉이 이루어지지 않아 구동 불량 도는 점등 검사 불량이 발생하는 것을 방지할 수 있다.
한편, 제1 무기막(291) 또는 제2 무기막(293)을 CVD 기법을 사용하여 증착하는 경우, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 순간적으로 고전압이 형성된다. 예를 들면, 마스크(140)의 가장자리(E)에 순간적으로 많은 전하가 몰리므로, 마스크(140)는 가장자리(E)에 대응되는 영역에 배치된 전원 보조 라인(VAL)과의 사이에서 정전기가 발생할 수 있고, 이에 따라, 마스크(140)는 물론 전원 보조 라인(VAL)에 결함이 발생한다는 문제가 있다. 전원 보조 라인(VAL) 상에는 보호막(250)이 형성되어 있으나, 일반적으로 보호막(250)이 매우 얇게 형성되어 있어 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 고전압에 의하여 뜯겨 나가는 경우가 많다.
상술한 문제점을 해결하게 위하여, 본 발명의 제6 실시예는 버퍼층(130)을 비표시 영역(NDA)에 형성된 금속 패턴, 예를 들면, 전원 보조 라인(VAL) 상에 형성한다. 그리고, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크(140)가 도 21에 도시된 바와 같이 버퍼층(130)의 상면 일부만을 덮도록 배치한다. 버퍼층(130)은 제1 무기막(291) 또는 제2 무기막(293)의 가장자리와 접촉하며, 상면 일부가 제1 무기막(291) 또는 제2 무기막(293)으로 덮여진다.
이에 따라, 마스크(140)의 가장자리(E)와 전원 보조 라인(VAL) 사이에는 버퍼층(130)이 형성되어 있으므로, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크(140)의 가장자리(E)에 순간적으로 많은 전하가 몰리더라도 버퍼층(130)에 의하여 마스크(140)와 전원 보조 라인(VAL) 사이의 정전기 발생을 방지할 수 있다.
버퍼층(130)은 상술한 바와 같이 증착된 제1 무기막(291) 및 제2 무기막(292) 중 적어도 하나가 상면 일부를 덮는다. 도 20은 버퍼층(130)이 제1 무기막(291) 및 제2 무기막(293)에 의하여 상면 일부가 덮여지도록 도시하고 있으나, 이에 한정되는 것은 아니다.
다른 실시예에 있어서, 버퍼층(130)은 상면 일부에 제2 무기막(293) 만이 형성될 수 있고, 제2 무기막(293)의 가장자리만 접촉할 수 있다. 보다 구체적으로, 제1 무기막(291) 및 제2 무기막(293)은 서로 다른 증착 기법을 사용하여 증착될 수 있다. 제1 무기막(291)은 발광소자(280)가 평탄하게 형성되어 있지 않으므로 박막도포성(Step Coverage)이 높은 ALD 기법을 사용하여 증착될 수 있다. ALD 기법으로 제조하는 경우, CVD 공정과 달리 고전압이 형성되지 않으므로, 마스크와 전원 보조 라인 사이에 정전기가 발생하는 문제가 없다. 이에 따라, 제1 무기막(291)은 제1 기판(111)과 이격되도록 마스크를 배치한 후 ALD 기법을 사용하여 증착될 수 있다. 이때, 마스크는 버퍼층(130)과 접촉하도록 배치될 수 있고, 버퍼층(130)과 이격되도록 배치될 수도 있다. 그리고 마스크는 버퍼층(130)의 상면 전부를 덮도록 배치될 수도 있다.
반면, 제2 무기막(293)은 상대적으로 평탄한 유기막(292) 상에 형성되므로 CVD 기법을 사용하여 증착될 수 있다. 제2 무기막(293)은 버퍼층(130) 상에 버퍼층(130)과 접촉하도록 마스크(140)를 배치한 후 CVD 기법을 사용하여 증착될 수 있다. 이때, 마스크(140)는 버퍼층(130)의 상면 일부를 덮도록 배치될 수 있다. 이에 따라, 제2 무기막(293)은 제1 무기막(291) 및 유기막(292)을 완전히 덮을 수 있다.
그리고, 버퍼층(130)은 도 22에 도시된 바와 같은 보호막(150)을 노출시키는 적어도 하나의 홈(135)을 형성함으로써 크랙(Crack)의 전파을 방지할 수 있다. 적어도 하나의 홈(135)은 크랙 방지홈이라고 할 수 있다.
이러한 버퍼층(130)은 화소(P)의 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 이와 같은 경우, 버퍼층(130)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
제7 실시예
도 22은 본 발명의 제7 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다. 도 22은 전원 보조 라인이 제1 전원 보조 라인(VAL1) 및 제2 전원 보조 라인(VAL2)을 포함한다는 점에서 도 18에 도시된 제1 기판과 차이가 있다. 이하에서는 도 19와 중복되는 내용은 생략하도록 한다.
비표시 영역(NDA)에는 댐(120), 전원 라인들이 접속되는 제1 전원 보조 라인(VAL1), 제1 전원 보조 라인(VAL1) 상에 배치된 제2 전원 보조 라인(VAL2), 제1 전원 보조 라인(VAL1)과 접속되는 패드(PAD)들, 및 버퍼층(130)이 형성된다. 또한, 설명의 편의를 위하여 도면에 구체적으로 도시하고 있지 않지만, 비표시 영역(NDA)에는 데이터 라인들이 접속되는 데이터 링크 라인(DLL)들이 더 형성된다.
전원 보조 라인(VAL)은 게이트 라인들과 나란하게 형성되어, 패드 영역(PA)에 배치된 패드(PAD)와 표시 영역(DA)에 배치된 전원 라인들에 접속된다. 전원 보조 라인(VAL)은 패드(PAD)로부터 전원 전압이 인가되면 인가된 전원 전압을 전원 라인으로 공급한다. 이때, 전원 보조 라인(VAL)은 전원 라인들과 직접 연결되지 않고, 전원 라인들과 일대일로 접속된 연결 라인들을 이용하여 전원 라인들과 접속될 수 있다.
이러한 전원 보조 라인(VAL)은 제1 전원 보조 라인(VAL1) 및 제2 전원 보조 라인(VAL2)을 포함할 수 있다. 제2 전원 보조 라인(VAL2)은 제1 전원 보조 라인(VAL1) 상에 형성되어 콘택홀을 통해 제1 전원 보조 라인(VAL1)에 접속될 수 있다. 보다 구체적으로, 제2 전원 보조 라인(VAL2)은 제3 버퍼층(136)을 관통하는 콘택홀을 통해 제1 전원 보조 라인(VAL1)과 접속된다. 이와 같이, 제1 전원 보조 라인(VAL1) 상에 제2 전원 보조 라인(VAL2)을 추가 형성함으로써, 전원 보조 라인(VAL)은 단면적을 증가시킬 수 있고, 결과적으로, 저항을 줄여 전원 전압을 안정적으로 공급할 수 있다.
연결 라인들은 게이트 전극(212)과 동일한 물질로 이루어진 게이트 금속패턴으로 형성될 수 있다. 제1 전원 보조 라인(VAL1) 및 전원 라인은 소스/드레인 전극(213/214)과 동일한 물질로 이루어진 소스/드레인 금속패턴으로 형성될 수 있다.
버퍼층(130)은 비표시 영역(NDA)에서 금속 패턴, 예를 들면, 패드(PAD)로부터 전원 전압이 인가되는 전원 보조 라인(VAL) 상에 배치되고, 화소(P)의 봉지막(290)을 구성하는 제1 무기막(291) 또는 제2 무기막(293)과 접촉한다. 본 발명의 제7 실시예에 따른 버퍼층(130)은 제3 버퍼층(136) 및 제4 버퍼층(138)을 포함하고, 제4 버퍼층(138)이 제1 무기막(291) 또는 제2 무기막(293)에 의하여 상면 일부가 덮이는 것을 특징으로 한다.
이하에서는 도 23 및 도 24를 참조하여 본 발명의 제7 실시예에 따른 버퍼층을 상세히 살펴본다.
도 23는 도 22에 도시된 Ⅲ-Ⅲ' 선의 단면을 개략적으로 나타내는 단면도이고, 도 24는 도 23의 변형된 실시예를 개략적으로 나타내는 단면도이다. 도 23 및 도 24에 도시된 제1 기판은 버퍼층(130)이 제3 버퍼층(136) 및 제4 버퍼층(138)을 포함하고, 제3 버퍼층(136) 및 제4 버퍼층(138) 사이에 제2 전원 보조 라인(VAL2)이 형성된다는 점에서 도 18 내지 도 20에 도시된 제1 기판과 차이가 있다. 이하에서는 도 18 내지 도 20과 중복되는 내용을 생략하도록 한다.
도 22에 도시된 표시장치는 제1 기판(111) 상에 형성된 봉지막(290), 댐(120) 및 버퍼층(130)을 포함한다. 이때, 제1 기판(111)은 화소(P)들이 형성된 표시 영역(DA)과 비표시 영역(NDA)로 구분되며, 비표시 영역(NDA)에는 복수의 패드(PAD)들이 형성된 패드 영역(PA)을 포함한다.
버퍼층(130)은 제3 버퍼층(136) 및 제4 버퍼층(138)을 포함한다. 제3 버퍼층(136)은 비표시 영역(NDA)에서 제1 전원 보조 라인(VAL1) 상에 형성된다. 제2 전원 보조 라인(VAL2)은 제3 버퍼층(136) 상에 형성되어 제3 버퍼층(136) 및 보호막(150)을 관통하는 콘택홀을 통해 제1 전원 보조 라인(VAL1)과 접속된다. 그리고 제4 버퍼층(138)은 제2 전원 보조 라인(VAL2) 상에 형성된다.
제4 버퍼층(138)은 제1 무기막(291) 및 제2 무기막(293) 중 적어도 하나의 가장자리와 접촉한다. 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크(140)가 제4 버퍼층(138)의 상면 일부만을 덮도록 배치한다. 이에 따라, 제4 버퍼층(138)은 제1 무기막(291) 또는 제2 무기막(293)의 가장자리와 접촉하며, 상면 일부가 제1 무기막(291) 또는 제2 무기막(293)에 의하여 덮여진다.
마스크(140)의 가장자리(E)와 제2 전원 보조 라인(VAL2) 사이에 제4 버퍼층(138)이 형성되어 있으므로, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크(140)의 가장자리(E)에 순간적으로 많은 전하가 몰리더라도 제4 버퍼층(138)에 의하여 마스크(140)와 제2 전원 보조 라인(VAL2) 사이의 정전기 발생을 방지할 수 있다. 또한, 마스크(140)의 가장자리(E)와 제1 전원 보조 라인(VAL1) 사이에 제3 버퍼층(136)과 제4 버퍼층(138)이 형성되어 있으므로, 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크(140)의 가장자리(E)에 순간적으로 많은 전하가 몰리더라도 제3 버퍼층(136) 및 제4 버퍼층(138)에 의하여 마스크(140)와 제1 전원 보조 라인(VAL1) 사이의 정전기 발생을 방지할 수 있다.
제4 버퍼층(138)은 상술한 바와 같이 증착된 제1 무기막(291) 및 제2 무기막(292) 중 적어도 하나가 상면 일부를 덮는다. 도 23는 제4 버퍼층(138)이 제1 무기막(291) 및 제2 무기막(293)에 의하여 상면 일부가 덮여지도록 도시하고 있으나, 이에 한정되는 것은 아니다.
다른 실시예에 있어서, 제4 버퍼층(138)은 상면 일부에 제2 무기막(293) 만이 형성될 수 있고, 제2 무기막(293)의 가장자리만 접촉할 수 있다. 보다 구체적으로, 제1 무기막(291) 및 제2 무기막(293)은 서로 다른 증착 기법을 사용하여 증착될 수 있다. 제1 무기막(291)은 발광소자(280)가 평탄하게 형성되어 있지 않으므로 박막도포성(Step Coverage)이 높은 ALD 기법을 사용하여 증착될 수 있다. ALD 기법으로 제조하는 경우, CVD 공정과 달리 고전압이 형성되지 않으므로, 마스크와 전원 보조 라인 사이에 정전기가 발생하는 문제가 없다. 이에 따라, 제1 무기막(291)은 제1 기판(111)과 이격되도록 마스크를 배치한 후 ALD 기법을 사용하여 증착될 수 있다. 이때, 마스크는 제4 버퍼층(138)과 접촉하도록 배치될 수 있고, 제4 버퍼층(136)과 이격 배치될 수도 있다. 그리고 마스크는 제4 버퍼층(136)의 상면 전부를 덮도록 배치될 수도 있다.
반면, 제2 무기막(293)은 상대적으로 평탄한 유기막(292) 상에 형성되므로 CVD 기법을 사용하여 증착될 수 있다. 제2 무기막(293)은 제4 버퍼층(138) 상에 제4 버퍼층(138)과 접촉하도록 마스크(140)를 배치한 후 CVD 기법을 사용하여 증착될 수 있다. 이때, 마스크(140)는 제4 버퍼층(138)의 상면 일부를 덮도록 배치될 수 있다. 이에 따라, 제2 무기막(293)은 제1 무기막(291) 및 유기막(292)을 완전히 덮을 수 있다.
한편, 제3 버퍼층(136) 및 제4 버퍼층(138)은 도 23에 도시된 바와 같이 동일 면적을 가질 수 있으나, 이에 한정되지 않는다. 다른 실시예에 있어서, 제4 버퍼층(138)은 도 24에 도시된 바와 같이 제3 버퍼층(136)보다 넓은 면적을 가지도록 형성될 수 있다.
이러한 버퍼층(130)은 화소(P)의 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260) 및 뱅크(284) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 예컨대, 제3 버퍼층(136)은 평탄화막(260)과 동시에 형성될 수 있으며, 평탄화막(260)과 같은 물질로 이루어질 수 있다. 제4 버퍼층(138)은 뱅크(284)와 동시에 형성될 수 있으며, 뱅크(284)와 같은 물질로 이루어질 수 있다.
도 18 내지 도 28는 버퍼층(130)이 댐(120)과 패드 영역(PA) 사이에만 배치되는 것으로 도시하고 있으나, 이에 한정되지 않는다. 다른 실시예에 있어서, 버퍼층(130)은 댐(120)을 둘러싸도록 배치될 수 있다. 또한, 버퍼층(130)은 복수개의 아일랜드 타입의 패턴으로 형성될 수 있다. 비표시 영역(NDA)에는 전원 보조 라인(VAL) 이외에 필요에 따라 다수의 금속 라인이 배치될 수 있다. 다수의 금속 라인은 패널 설계에 따라 표시 영역(DA)과 패드 영역(PA) 사이에 배치될 수도 있고, 비표시 영역(NDA)에서 패드 영역(PA)이 배치되지 않은 측에 배치될 수도 있다. 이러한 다수의 금속 라인 상에 버퍼층(130)을 형성함으로써 봉지막을 구성하는 제1 무기막(291) 또는 제2 무기막(293) 증착시 마스크(140)의 가장자리(E)와 금속 라인 사이에서의 정전기 발생을 방지할 수 있다.
도 25는 본 발명의 제1 실시 예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이고, 도 26a 내지 도 26h는 본 발명의 제1 실시 예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
먼저, 표시영역(DA)에 화소(P)를 형성하고, 비표시 영역(NDA)에 버퍼층(130)을 형상한다(S2601).
보다 구체적으로, 도 26a와 같이 TFT 기판(200)을 마련하고, TFT 기판(200) 상에 보호막(250)을 형성한다. 보호막(250)은 절연막으로서 역할을 할 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
그리고, 도 26b와 같이 평탄화막(260), 댐(120) 및 하부 버퍼층(1301)을 형성한다. 보다 구체적으로, 보호막(250) 상에 평탄화막(260), 댐(120) 및 하부 버퍼층(1301)을 형성한다. 이때, 댐(120)은 비표시 영역(NDA)에 형성하고, 하부 버퍼층(1301)은 댐(120)의 외곽에 형성한다. 평탄화막(260), 댐(120) 및 하부 버퍼층(1301) 각각은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 평탄화막(260)은 단일층으로 설명이 되어 있으나, 두개이상의 층으로 형성될 수도 있다. 예를 들어 두개의 층으로 이루어진 경우 두개의 층들 사이에 보호막이 추가로 형성될 수 있다. 상부 평탄화막과 하부 평탄화막과 같이 두개의 층으로 이루어진 평탄화막(260)을 형성하는 경우, 버퍼층(1301)과 댐(120)은 상부 평탄화막과 하부 평탄화막을 형성할 때 선택적으로 함께 형성할 수 있다. 예를 들면, 하부 평탄화막 형성시 버퍼층(1301)과 댐(120)을 함께 형성하거나 버퍼층(1301)만을 형성할 수 있다. 또한, 상부 평탄화막 형성 시, 버퍼층(1301)과 댐(120)을 함께 형성하거나 버퍼층(1301)만을 형성할 수 있다.
도 26b에서는 하부 버퍼층(1301)과 평탄화막(260) 사이에 댐(120)이 형성되는 것으로 도시하고 있으나, 다른 실시예에 있어서, 댐(120)이 형성되지 않을 수도 있다.
한편, 도 26b에서는 하부 버퍼층(1301)이 댐(120)의 외곽에 형성되는 것으로 도시하고 있으나, 다른 실시예에 있어서, 하부 버퍼층(1301)은 댐(120)과 평탄화막(260) 사이에 형성될 수도 있다.
도 26b는 댐(120)은 평탄화막(260)과 동시에 형성되는 것으로 도시하고 있으나, 다른 실시예에 있어서, 댐(120)은 보호막(250) 또는 이후 형성되는 뱅크(284)와 동시에 형성될 수도 있다.
그리고, 도 26c와 같이 보호막(250)과 평탄화막(260)을 관통하여 박막 트랜지스터(210)의 소스 또는 드레인 전극(224)을 노출시키는 콘택홀(CH3)을 형성하고, 제2 전극(281)을 형성한다. 제2 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
그리고, 도 26d와 같이 뱅크(284) 및 상부 버퍼층(1302)을 형성한다. 보다 구체적으로, 발광부들(EA)을 구획하기 위해 평탄화막(260) 상에서 제2 전극(281)의 가장자리를 덮도록 뱅크(284)를 형성한다. 그리고, 하부 버퍼층(1301) 상에 상부 버퍼층(1302)을 형성한다. 뱅크(284) 및 상부 버퍼층(1302) 각각은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
그리고, 26e와 같이 발광층(283) 및 제1 전극(282)을 형성한다. 보다 구체적으로, 제2 전극(281)과 뱅크(284) 상에 발광층(283)을 형성한다. 그리고 나서, 발광층(283) 상에 제1 전극(282)을 형성한다. 제1 전극(282)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 전극(282) 상에는 캡핑층(capping layer)이 형성될 수 있다.
다음, 버퍼층(130) 상에 마스크(140)를 배치한다(S2602). 보다 구체적으로, 도 26f와 같이 상부 버퍼층(1302) 상에 상부 버퍼층(1302)과 접촉하도록 마스크(140)를 배치한다.
다음, 표시영역(DA)를 덮도록 무기막을 형성한다(S2603).
도 26g와 같이 제1 무기막(291), 유기막(292) 및 제2 무기막(293)을 형성한다. 보다 구체적으로, 표시 영역(DA)을 덮도록 제1 무기막(291)을 형성한다. 이때, 제1 무기막(291)은 CVD 기법 또는 ALD 기법을 사용하여 마스크(140)가 배치된 영역을 제외한 영역에 형성된다. 이러한 제1 무기막(291)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
그런 다음, 제1 무기막(291)을 덮는 동시에 댐(120)을 덮지 않도록 유기막(292)을 형성한다. 유기막(292)은 발광층(283)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
그런 다음, 유기막(292)을 덮도록 제2 무기막(293)을 형성한다. 이때, 제2 무기막(293)은 CVD 기법 또는 ALD 기법을 사용하여 마스크(140)가 배치된 영역을 제외한 영역에 형성된다. 이러한 제2 무기막(293)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
도 26g에서는 제1 무기막(291) 상에 유기막(292) 및 제2 무기막(293)이 형성되어 있는 것으로 도시하고 있으나, 다른 실시예에 있어서는 유기막(292) 및 제2 무기막(293)이 형성되지 않을 수도 있다. 또한, 유기막(292)이 이중층으로 형성될 수도 있다. 이중층으로 형성된 유기막 사이에 제 3 무기막 이 형성될 수 있다.
다음, 마스크(140)를 제거한다(S2604). 도 26h에서는 마스크(140)가 제거된 후를 도시하고 있다. 보다 구체적으로, 상부 버퍼층(1302) 상에 배치된 마스크(140)를 제거한 후, 도면에 도시하지 않았으나, 제1 기판(111)과 제2 기판(112)을 합착한다. 하나의 원장 기판을 이용하여 복수의 표시장치를 동시에 제조하는 경우, 원장 기판 상에 형성된 복수의 표시패널을 표시장치로 분리하기 위하여 스크라이빙 공정을 실시한다. 인접한 표시 패널 사이에 스크라이빙 라인(SL)이 형성되고, 스크라이빙 라인(SL)을 따라 절단함으로써 각 표시패널이 표시장치로 분리된다.
본원발명은 버퍼층(130)에 의하여 제1 무기막(291) 및 제2 무기막(293)이 스크라이빙 라인(SL)에 형성되지 않기 때문에 스크라이빙 공정에서 제1 무기막(291) 및 제2 무기막(293)에 크랙이 발생하는 것을 방지할 수 있다. 이에 따라, 발광소자(280)에 열화가 발생하는 것을 방지할 수 있다.
도 27는 본 발명의 제2 실시 예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이고, 도 28a 내지 도 28l는 본 발명의 제2 실시 예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
먼저, 표시영역(DA)에 화소(P)를 형성하고, 비표시 영역(NDA)에 제1 버퍼층(132) 및 제2 버퍼층(134)을 형상한다(S2801).
보다 구체적으로, 도 28a와 같이 TFT 기판(200)을 마련하고, TFT 기판(200) 상에 보호막(250)을 형성한다. 보호막(250)은 절연막으로서 역할을 할 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
그리고, 도 28b와 같이 평탄화막(260), 댐(120), 제1 하부 버퍼층(1321) 및 제2 하부 버퍼층(1341)을 형성한다. 보다 구체적으로, 보호막(250) 상에 평탄화막(260), 댐(120), 제1 하부 버퍼층(1321) 및 제2 하부 버퍼층(1341)을 형성한다. 이때, 댐(120)은 비표시 영역(NDA)에 제1 하부 버퍼층(1321)과 제2 하부 버퍼층(1341) 사이에 형성한다. 제1 하부 버퍼층(1321)은 비표시 영역(NDA)에 댐(120)과 평탄화막(260) 사이에 형성한다. 제2 하부 버퍼층(1341)은 비표시 영역(NDA)에 댐(120)의 외곽에 형성한다.
이러한 평탄화막(260), 댐(120), 제1 하부 버퍼층(1321) 및 제2 하부 버퍼층(1341) 각각은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 28b에서는 댐(120)이 형성되는 것으로 도시하고 있으나, 다른 실시예에 있어서, 댐(120)이 형성되지 않을 수도 있다.
도 28b는 댐(120)이 평탄화막(260)과 동시에 형성되는 것으로 도시하고 있으나, 다른 실시예에 있어서, 댐(120)은 보호막(250) 또는 이후 형성되는 뱅크(284)와 동시에 형성될 수도 있다.
그리고, 도 28c와 같이 보호막(250)과 평탄화막(260)을 관통하여 박막 트랜지스터(210)의 소스 또는 드레인 전극(224)을 노출시키는 콘택홀(CH3)을 형성하고, 제2 전극(281)을 형성한다. 제2 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
그리고, 도 28d와 같이 뱅크(284), 제1 상부 버퍼층(1322), 및 제2 상부 버퍼층(1342)을 형성한다. 보다 구체적으로, 발광부들(EA)을 구획하기 위해 평탄화막(260) 상에서 제2 전극(281)의 가장자리를 덮도록 뱅크(284)를 형성한다. 그리고, 제1 하부 버퍼층(1321) 상에 제1 상부 버퍼층(1322)을 형성하고, 제2 하부 버퍼층(1341) 상에 제2 상부 버퍼층(1342)을 형성한다.
이러한 뱅크(284), 제1 상부 버퍼층(1322), 및 제2 상부 버퍼층(1342) 각각은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
그리고, 28e와 같이 발광층(283) 및 제1 전극(282)을 형성한다. 보다 구체적으로, 제2 전극(281)과 뱅크(284) 상에 발광층(283)을 형성한다. 그리고 나서, 발광층(283) 상에 제1 전극(282)을 형성한다. 제1 전극(282)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 전극(282) 상에는 캡핑층(capping layer)이 형성될 수 있다.
다음, 제1 버퍼층(132) 상에 제1 마스크(142)를 배치한다(S2802). 보다 구체적으로, 도 28f와 같이 제1 상부 버퍼층(1322) 상에 제1 상부 버퍼층(1322)과 접촉하도록 제1 마스크(142)를 배치한다.
다음, 표시영역(DA)를 덮도록 제1 무기막(291)을 형성한다(S2803).
도 28g와 같이 제1 무기막(291)을 형성한다. 보다 구체적으로, 표시 영역(DA)을 덮도록 제1 무기막(291)을 형성한다. 이때, 제1 무기막(291)은 CVD 기법 또는 ALD 기법을 사용하여 제1 마스크(142)가 배치된 영역을 제외한 영역에 형성된다. 이러한 제1 무기막(291)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
다음, 제1 마스크(142)를 제거한다(S2804). 보다 구체적으로, 도 28h와 같이 제1 버퍼층(132) 상에 배치된 제1 마스크(142)를 제거한다. 그리고, 도 28i와 같이 제1 무기막(291)을 덮는 동시에 댐(120)을 덮지 않도록 유기막(292)을 형성한다. 유기막(292)은 발광층(283)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
도 28i에서는 제1 무기막(291) 상에 유기막(292)을 형성하는 것을 도시하고 있으나, 다른 실시예에 있어서, 유기막(292)은 형성되지 않을 수도 있다.
다음, 제2 버퍼층(134) 상에 제2 마스크(144)를 배치한다(S2805). 보다 구체적으로, 도 28j와 같이 제2 상부 버퍼층(1342) 상에 제2 상부 버퍼층(1342)과 접촉하도록 제2 마스크(144)를 배치한다. 이때, 제2 마스크(144)는 제2 무기막(293)이 제1 무기막(291) 보다 넓게 형성될 수 있도록 제1 마스크(142) 보다 면적이 작을 수 있다.
다음, 제1 무기막(291) 상에 제2 무기막(293)을 형성한다(S2806). 보다 구체적으로, 도 28k와 같이 유기막(292)을 덮도록 제2 무기막(293)을 형성한다. 이때, 제2 무기막(293)은 CVD 기법 또는 ALD 기법을 사용하여 제2 마스크(144)가 배치된 영역을 제외한 영역에 형성된다. 이러한 제2 무기막(293)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
다음, 제2 마스크(144)를 제거한다(S2807). 보다 구체적으로, 도 28l과 같이 제2 버퍼층(134) 상에 배치된 제2 마스크(144)를 제거한다. 도면에 도시하지 않았으나, 제1 기판(111)과 제2 기판(112)을 합착한다. 하나의 원장 기판을 이용하여 복수의 표시장치를 동시에 제조하는 경우, 원장 기판 상에 형성된 복수의 표시패널을 표시장치로 분리하기 위하여 스크라이빙 공정을 실시한다. 인접한 표시 패널 사이에 스크라이빙 라인(SL)이 형성되고, 스크라이빙 라인(SL)을 따라 절단함으로써 각 표시패널이 표시장치로 분리된다.
제8 실시예
도 29은 본 발명의 제8 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다. 도 30은 도 29에 도시된 III-III' 선의 단면을 개략적으로 나타내는 단면도이고, 도 31는 도 29에 도시된 II-II' 선의 단면을 개략적으로 나타내는 단면도이다.
도 29 내지 도 31를 참조하면, 제 1기판(111)은 표시 영역(DA)과 비 표시 영역(NDA)으로 구분 될 수 있다.
표시 영역(DA)에는 화상을 표시하는 화소(P)들이 형성될 수 있다. 화소들 각각은 박막 트랜지스터(210), 발광소자(280) 및 보조 전극(215)을 포함할 수 있다. 발광소자(280)은 제2 전극(281), 발광층(283) 및 제1 전극(282)을 구비할 수 있다. 화소들 각각은 박막 트랜지스터(210)를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 발광소자(280)에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 발광 소자(280)는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다.
비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA), 댐(120), 버퍼층(130) 및 보조 버퍼층(180)이 형성될 수 있다.
패드 영역은(PA)은 제1 기판의(111)의 일측 가장자리에 배치될 수 있다. 패드 영역(PA)은 복수의 패드들을 포함하며, 복수의 패드들은 이방성 도전 필름(anisotropic conducting film: ACF)을 이용하여 연성필름의 배선들과 전기적으로 연결될 수 있다.
댐(120)은 제1 댐(122) 및 제2 댐(121)을 포함할 수 있다. 제1 댐(122) 및 제2 댐은(121)은 표시영역(DA)을 둘러싸도록 배치될 수 있으며, 제1 댐(122) 및 제2 댐(121)중 적어도 하나는 유기막(292)의 흐름을 차단할 수 있다. 그리고, 제1 댐(122) 및 제2 댐(121)은 표시 영역(DA)과 패드 영역(PA)사이에 배치되어 화소(P)의 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)을 흐름을 차단할 수 있다.
버퍼층(130)은 비표시 영역(NDA)에서 표시 영역(DA)과 이격 배치될 수 있다. 예를 들면, 표시 영역(DA)과 패드 영역(PA)사이에 배치될 수 있으며, 패드영역(PA)의 패드(PAD)와 표시 영역(DA)의 화소(P)를 연결하는 배선들을 정전기로부터 보호할 수 있다. 그리고, 봉지막(290)을 구성하는 제1 무기막(291)또는 제2 무기막(293)을 형성하기 위하여 사용되는 마스크 장치를 지지해주는 역할을 할 수도 있다.
보조 버퍼층(180)은 비표시 영역(NDA)에서 표시 영역(DA)과 이격 배치될 수 있다. 예를 들면, 비표시 영역(NDA)에서 댐(120)을 구성하는 제2 댐(121)과 이격 배치될 수 있으며, 봉지막(290)을 구성하는 제1 무기막(291)또는 제2 무기막(293)을 형성하기 위하여 사용되는 마스크 장치를 지지해주는 역할을 할 수 있다.
이하에서는 도 30 내지 도 31를 참조하여 본 발명의 제8 실시예에 따른 표시영역(DA)의 화소(P)의 구조, 댐(120), 버퍼층(130) 및 보조 버퍼층(180)을 상세히 살펴보도록 한다.
도 30은 도 29에 도시된 III-III' 선의 단면을 개략적으로 나타내는 단면도이다. 도 29의 비표시 영역(NDA)에서 댐(120)및 버퍼층(130), 그리고 표시 영역(DA)에서 화소(P)의 일 예를 보여주는 단면도이다.
도 30을 참조하면, 표시 영역(DA)에서 제1 기판(111)의 일면 상에는 박막 트랜지스터(210) 및 발광소자(280)가 형성될 수 있다.
투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)를 보호하기 위하여 제1 기판(111)상에는 버퍼막(231)이 형성될 수 있다.
박막 트랜지스터(210)들 각각은 액티브층(211), 게이트 전극(212), 소스 전극(213) 및 드레인 전극(214)을 포함한다. 도 30에서는 박막 트랜지스터(210)들의 게이트 전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들면, 박막 트랜지스터(210)들은 게이트 전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 기판(110)의 버퍼막(231) 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 제1 기판(111) 상에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(211) 상에는 게이트 절연막(230)이 형성될 수 있다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(230) 상에는 게이트 전극(212)이 형성될 수 있다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
게이트 전극(212) 상에는 층간 절연막(240)이 형성될 수 있다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(240) 상에는 소스 전극(213)과 드레인 전극(214)이 형성될 수 있다. 소스 전극(213)과 드레인 전극(214) 각각은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀을 통해 액티브층(211)에 접속될 수 있다. 소스 전극(213)과 드레인 전극(214) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
박막 트랜지스터(210)상에는 보호막(250)이 형성될 수 있다. 보호막(250)은 절연막으로서 역할을 할 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
보호막(250) 상에는 박막 트랜지스터(210)로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(261)이 형성될 수 있다. 제1 평탄화막(261)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(261) 상에는 드레인 전극(214)과 제2 전극(281)을 전기적으로 연결하기 위한 보조 전극(215)이 형성될 수 있다. 보조 전극(215)은 제1 평탄화막(261)과 보호막(250)을 관통하는 콘택홀을 통하여 드레인 전극(214)에 접속될 수 있다. 보조 전극(215)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
보조 전극(215)상에는 제2 평탄화막(262)이 형성될 수 있다. 제2 평탄화막(262)막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 평탄화막(262) 상에는 발광소자(280)와 뱅크(284)가 형성된다. 발광소자(280)는 제1 전극(282), 발광층(283), 및 제2 전극(281)을 포함한다. 제1 전극(282)은 캐소드 전극이고, 제2 전극(281)은 애노드 전극일 수 있다. 제1 전극(282), 발광층(283) 및 제2 전극(281)이 적층된 영역은 발광부(EA)로 정의될 수 있다.
제2 전극(281)은 제2 평탄화막(262) 상에 형성될 수 있다. 제2 전극(281)은 제2 평탄화막(262)을 관통하는 콘택홀을 통해 박막 트랜지스터(210)의 드레인 진극(214)에 접속될 수 있다. 제2 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(284)는 발광부들(EA)을 구획하기 위해 제2 평탄화막(262) 상에서 제2 전극(281)의 가장자리를 덮도록 형성될 수 있다. 뱅크(284)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
뱅크(284)상에는 스페이서(285)가 형성될 수 있다. 스페이서(285)는 뱅크(284)와 동일한 물질로 형성될 수 있다.
제2 전극(281), 뱅크(284) 및 스페이서(285) 상에는 발광층(283)이 형성된다. 발광층(283)은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제2 전극(281)과 제1 전극(282)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
제1 전극(282)은 발광층(283) 상에 형성된다. 전계발광표시장치가 상부 발광(top emission) 구조로 형성되는 경우, 제1 전극(282)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 전극(282) 상에는 캡핑층(capping layer)이 형성될 수 있다.
발광소자(280) 상에는 봉지막(290)이 형성된다. 봉지막(290)은 발광층(283)과 제1 전극(282)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(290)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성된다. 유기막(292)은 이물들(particles)이 제1 무기막(291)을 뚫고 발광층(283)과 제1 전극(282)에 투입되는 것을 방지하기 위해 충분한 두께로 형성될 수 있다. 제2 무기막(293)은 유기막(292)을 덮도록 형성된다.
도 30을 참조하면, 비표시 영역(NDA)에서 제1 기판(111) 상에 형성된 봉지막(290), 댐(120) 및 버퍼층(130)을 포함한다.
봉지막(290)은 표시 영역(DA)에 형성된 발광소자(280)을 덮도록 형성되어 발광소자(280)에 산소 또는 수분이 침투되는 것을 방지할 수 있다. 이때, 봉지막(290)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제1 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성되고, 제2 무기막(293)은 유기막(292)을 덮도록 형성된다.
제1 및 제2 무기막들(291, 293) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들(291, 293)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막(292)은 발광층(283)에서 발광된 광을 통과시키기 위해 투명하게 형성될 수 있다. 유기막(292)은 발광층(283)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막(292)는 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 방법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막(292)는 잉크젯(ink-jet) 공정으로 형성될 수도 있다.
댐(120)은 표시 영역(DA)의 외곽을 둘러싸도록 형성되어 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단한다. 봉지막(290)을 구성하는 유기막(292)은 피복 성능이 뛰어난 반면 배리어 성능이 떨어지므로, 반드시 제2 무기막(293)에 의하여 봉지되어야 한다. 그러나, 유기막(292)을 형성하고자 하는 영역 밖으로 흘러 넘치게 되면, 제2 무기막(293)에 의하여 봉지되지 못하고 노출된 유기막(292)을 통하여 수분, 산소 등이 침투하게 된다. 이를 방지하기 위하여, 댐(120)을 이용하여 유기막(292)의 흐름을 차단함으로써, 유기막(292)이 표시 장치의 외부로 노출되는 것을 방지할 수 있다.
그리고, 댐(120)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다. 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하게 되면 유기막(292)에 의하여 패드에서 전기적 접촉이 제대로 이루어지지 않아 구동 불량 또는 점등 검사 불량이 발생할 수 있다. 이를 방지하기 위하여, 댐(120)을 이용하여 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단함으로써, 유기막(292)이 패드 영역(PA)을 침범하는 것을 방지할 수 있다.
도 30에 도시된 바와 같이, 댐(120)은 제1 댐(122) 및 제1 댐(122)과 이격되어 배치된 제2 댐(121)을 포함할 수 있다. 제1 댐(122)은 비표시 영역(NDA)에서 표시 영역(DA)의 외곽영역을 둘러싸도록 형성될 수 있고, 제2 댐(121)은 제1 댐(122)과 이격되어 배치되어 제1 댐(122)을 둘러싸도록 형성될 수 있다. 제1 댐(122)은 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단한다. 제1 댐(122)의 외곽으로 유기막(292)이 흘러 넘치는 경우, 제1 댐(122)과 이격되어 배치된 제2 댐(121)이 유기막(292)을 흐름을 차단할 수 있다.
이러한 제1 댐(122) 및 제2 댐(121)은 화소(P)의 제2 평탄화막(262), 뱅크(284) 및 스페이서(285)중 적어도 하나와 같은 물질로 이루어진 단일층으로 형성될 수 있다. 또는, 제2 평탄화막(262), 뱅크(284) 및 스페이서(285)중 적어도 두개이상과 같은 물질로 이루어진 다중층으로 형성될 수 있다. 예를들면, 도 30에 도시된 바와 같이, 제1 댐(122) 및 제2 댐(121)이 하부층(121c, 122c), 중간층(121b, 122b) 및 상부층(121a, 122a)를 포함하는 3중층으로 형성된 경우에는, 화소(P)의 제2 평탄화막(262), 뱅크(284) 및 스페이서(285)와 동일한 물질로 적층될 수 있다. 제1 댐(122) 및 제2 댐(121)의 하부층(121c, 122c)은 화소(P)의 제2 평탄화막(262)과 동일한 물질로 형성될 수 있다. 제1 댐(122) 및 제2 댐(121)의 하부층(121c, 122c)상의 중간층(121b, 122b)은 화소(P)의 뱅크(284)와 동일한 물질로 형성될 수 있다. 그리고, 제1 댐(122) 및 제2 댐(121)의 중간층(121b, 122b)상의 상부층(121a, 122a)은 화소(P)의 스페이서(285)와 동일한 물질로 형성될 수 있다. 그러나 이에 한정되지는 않는다. 예를 들면, 제1 댐(122)은 화소(P)의 뱅크(284) 및 스페이서(285)와 동일한 물질로 적층되고, 제2 댐은(121)은 제2 평탄화막(262), 뱅크(284) 및 스페이서(285)와 동일한 물질로 적층될 수도 있다. 또는, 제1 댐(122)은 화소(P)의 뱅크(284)와 동일한 물질로 적층되고, 제2 댐(121)은 화소(P)의 제2 평탄화막(262) 및 뱅크(284)와 동일한 물질로 적층될수도 있다.
버퍼층(130)은 비표시 영역(NDA)에서 댐(120)과 이격 배치되어 형성될 수 있다. 버퍼층(130)은 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크가 제1 기판(111)과 소정의 거리를 유지하도록 마스크를 지지한다. 이를 위하여, 마스크는 버퍼층(130)과 접촉하도록 버퍼층(130) 상에 배치된다.
도 29 및 도 30에 도시된 바와 같이, 버퍼층(130)은 패드 영역(PA)과 표시 영역(DA) 사이에 배치될 수 있다. 예를 들면, 댐(120)을 구성하는 제2 댐(121)과 패드 영역(PA) 사이에 형성하여 제1 무기막(291) 또는 제2 무기막(293)이 패드 영역(PA)에 형성되는 것을 방지할 수 있다. 그리고, 패드영역(PA)의 패드(PAD)와 표시 영역(DA)의 화소(P)를 전기적으로 연결하는 배선(VAL1, VAL2)들은 버퍼층(130)에 의해 정전기로부터 보호될 수 있다.
도 30을 참조하면, 버퍼층(130)은 제1 버퍼층(136)과 제2 버퍼층(138)을 포함할 수 있다. 제1 버퍼층(136) 및 제2 버퍼층(138)은 패드영역(PA)과 댐(120)사이에 배치될 수 있다. 그리고, 제1 버퍼층(136)은 패드영역(PA)의 패드(PAD)로부터 전원 전압이 인가되는 제1 전원 보조 라인(VAL1) 또는 패드(PAD)로부터 데이터 신호가 인가되는 제1 데이터 링크 라인 상에 배치될 수 있다.
여기에서, 제1 전원 보조 라인(VAL1) 또는 제1 데이터 링크 라인은 제1 기판(111)상에 형성될 수 있다. 그리고, 제1 전원 보조 라인(VAL1) 또는 제1 데이터 링크 라인 상에 제1 버퍼층(136)이 배치될 수 있다. 제1 전원 보조 라인(VAL1) 및 제1 데이터 링크 라인은 화소(P)의 소스 전극(213) 및 드레인 전극(214)과 동일한 물질로 형성될 수 있다. 그리고, 제1 전원 보조 라인(VAL1) 및 제1 데이터 링크 라인과 제1 버퍼층(136)사이에 보호막(250)이 배치될 수 있으며, 보호막(250)은 제1 전원 보조 라인(VAL1) 및 제1 데이터 링크 라인의 양측면과 상면을 모두 감싸도록 형성될 수 있다.
제2 전원 보조 라인(VAL2) 또는 제2 데이터 링크 라인은 제1 버퍼층(136)상에 형성될 수 있으며, 제2 전원 보조 라인(VAL2) 및 제2 데이터 링크 라인은 화소(P)의 보조 전극(215)과 동일한 물질로 형성될 수 있다. 제2 전원 보조 라인(VAL2) 또는 제2 데이터 링크 라인은 제1 버퍼층(136)을 관통하여 형성된 콘택홀을 통하여 접속된다.
제2 버퍼층(138)은 패드영역(PA)의 패드(PAD)로부터 전원 전압이 인가되는 제2 전원 보조 라인(VAL2) 또는 패드(PAD)로부터 데이터 신호가 인가되는 제2 데이터 링크 라인 상에 배치될 수 있다.
봉지막(290)을 구성하는 제1 무기막(291) 및 제2 무기막(292)은 제2 버퍼층(138)의 상면 일부를 덮도록 형성될 수 있다.
패드영역(PA)의 패드(PAD)와 표시 영역(PA)의 화소(P)를 전기적으로 연결하는 제1 전원 배선 라인(VAL1), 제2 전원 배선 라인(VAL2), 제1 데이터 링크 배선 및 제2 데이터 링크 배선은 버퍼층(130)에 의해 정전기로부터 보호될 수 있다. 예를 들면, 버퍼층(130)은 봉지막(290)을 형성하기 위한 공정에서 발생하는 정전기 불량(Arcing)을 방지할 수 있다.
도 31를 참조하여 제8 실시예에 따른 보조 버퍼층(180)을 상세히 살펴보도록 한다. 도 31은 도 29에 도시된 II-II'선의 단면을 개략적으로 나타내는 단면도이다. 도 31은 도 29의 비표시 영역(NDA)에서 댐(120) 및 보조 버퍼층(180)의 일 예를 보여주는 단면도이다. 도 30과 동일한 구성요소에 대한 내용은 생략하도록 한다.
도 31을 참조하면, 댐(120)을 구성하는 제1 댐(122) 및 제2 댐(121)은 비표시 영역(NDA)에 배치된다. 도 29에 도시된 바와 같이, 제1 댐(122) 및 제2 댐(121)은 표시 영역(DA)과 이격하여 비표시 영역(NDA)에 배치된다. 제1 댐(122)은 비표시 영역(NDA)에서 표시 영역(DA)의 외곽영역을 둘러싸도록 형성될 수 있고, 제2 댐(121)은 제1 댐(122)과 이격하여 배치되어 제1 댐(122)을 둘러싸도록 형성될 수 있다. 제1 댐(122)은 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단한다. 제1 댐(122)의 외곽으로 유기막(292)이 흘러 넘치는 경우, 제1 댐(122)과 이격되어 배치된 제2 댐(121)이 유기막(292)을 흐름을 차단할 수 있다.
표시 영역(DA)의 측면에서는, 제1 전원 보조 라인(VAL1)은 층간 절연막(240)상에 형성될 수 있다. 제2 전원 보조 라인은(VAL2)은 보호막(250)을 관통하여 형성된 콘택홀을 통하여 보호막(250) 하부에 배치된 제1 전원 보조 라인(VAL1)과 접속한다. 제2 전원 보조 라인(VAL2)은 제1 댐(122)의 하부층(122a)의 하부면과 중첩하여 형성될 수 있다. 제2 평탄화막(262)상에 형성된 제3 전원 보조 라인(VAL3)은 제1 평탄화막(261)및 제2 평탄화막(262)의 끝단과 제1 댐(122)사이의 영역에서 제2 전원 보조 라인(VAL2)를 노출하는 오프닝부를 통하여 제2 전원 보조 라인(VAL2)와 접속한다. 제3 전원 보조 라인(VAL3)은 제1 댐(122)의 하부층(122a)의 상부면과 중첩하여 형성될 수 있다.
제1 전원 보조 라인(VAL1)은 화소(P)의 소스 전극(213) 및 드레인 전극(214)과 동일한 물질로 형성될 수 있다. 제2 전원 보조 라인(VAL2)은 화소(P)의 보조 전극(215)과 동일한 물질로 형성될 수 있다. 제3 전원 보조 라인(VAL3)은 화소(P)의 제2 전극(291)과 동일한 물질로 형성될 수 있다.
보조 버퍼층(180)은 댐(120)을 구성하는 제2 댐(121)과 이격하여 비표시 영역(NDA)에 배치될 수 있다. 보조 버퍼층(180)은 제1 무기막(291) 또는 제2 무기막(293)을 증착하는 공정에서 마스크가 제1 기판(111)과 소정의 거리를 유지하도록 마스크를 지지한다. 이를 위하여, 마스크는 보조 버퍼층(180)과 접촉하도록 보조 버퍼층(180) 상에 배치된다.
보조 버퍼층(180) 상에 마스크(미도시)를 배치한 후 제1 무기막(291) 또는 제2 무기막(293)을 증착하게 되면, 제1 무기막(291) 또는 제2 무기막(293)은 마스크가 배치된 영역을 제외한 영역에 형성된다. 예를 들면, 제1 무기막(291) 또는 제2 무기막(293)은 보조 버퍼층(180)에 의하여 마스크와 제1 기판(111) 사이에 공간이 형성되지 않으므로 마스크가 배치된 영역 내로 침투하는 것이 차단된다. 따라서, 본 실시예는 보조 버퍼층(180)을 댐(120)과 스크라이빙 라인(SL) 사이에 배치하고 마스크(를 보조 버퍼층(180)의 제2 버퍼층(180b)상에 접촉하도록 배치함으로써, 제1 무기막(291) 또는 제2 무기막(293)이 보조 버퍼층(180)의 외곽, 예를 들면, 스크라이빙 라인(SL)에 형성되는 것을 방지할 수 있다. 따라서, 제1 무기막(291) 및 제2 무기막(292)은 보조 버퍼층(180)의 제2 보조버퍼층(180b)의 상면과 일부 중첩하여 형성될 수 있다.
도 29에 도시된 바와 같이, 보조 버퍼층(180)은 표시영역(DA)의 적어도 3면을 둘러싸도록 배치될 수 있다. 예를 들면, 보조 버퍼층(180)은 버퍼층(130)이 형성된 표시영역(DA)의 일측면을 제외하고 표시 영역(DA)의 3면을 둘러싸도록 배치될 수 있다. 따라서, 비표시 영역(NDA)에서 제1 댐(122)은 표시영역(DA)을 둘러싸도록 배치된다. 그리고, 제2 댐(121)은 제1 댐(122)과 이격하여 배치되며, 제1 댐(121)을 둘러싸도록 배치된다. 그리고, 버퍼층(130)은 제2 댐(121)과 패드영역(PA) 사이에서 표시영역(DA)의 4개의 면중 일측면과 마주하며 배치될 수 있다. 보조 버퍼층(180)은 버퍼층(130)과 마주하는 표시영역(DA)의 일측면을 제외한 3개의 면과 마주하며 배치될 수 있다. 따라서, 제1 댐(122)을 둘러싸도록 형성된 제2 댐(121)의 4개의 면중에서, 3개의 면은 표시영역(DA)과 보조 버퍼층(180) 사이에 배치될 수 있다. 그리고, 나머지 1개의 면은 표시영역(DA)과 버퍼층(130) 사이에 배치될 수 있다.
도 31을 참조하면, 보조 버퍼층(180)은 보호막(250)상의 제1 보조 버퍼층(180a) 및 제1 보조 버퍼층 상에 배치된 제2 보조 버퍼층(180b)을 포함할 수 있다.
제1 보조 버퍼층(180a)은 화소(P)의 뱅크(284)와 동일한 물질로 형성될 수 있다. 그리고, 제2 보조 버퍼층(180b)은 화소(P)의 스페이서(285)와 동일한 물질로 형성될 수 있다.
그리고, 표시장치의 양측면이 벤딩(bending)되는 경우, 보조 버퍼층(180)에 크랙(Crack)이 발생할 수 있다. 발생된 크랙(Crack)이 표시영역(DA)으로 전파되는 것을 방지하기 위하여 제1 보조 버퍼층(180a)과 제2 보조 버퍼층(180b)을 패터닝하여 홈(groove)을 형성할 수 있다. 예를 들면, 제2 보조 버퍼층(180b), 제1 보조 버퍼층(180a), 보호막(250), 층간절연막(240), 게이트 절연막(230) 및 버퍼층(231)이 제거되어 제1 기판(111)을 노출하는 홈(groove)을 형성할 수 있다. 홈(groove)은 크랙 방지홈이라고 할 수 있다.
본 발명의 실시예는 아래와 같이 설명될 수 있다.
본 발명의 실시예에 따른 표시 장치는 화소들이 배치된 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 표시 영역을 덮으며, 무기막을 포함하는 봉지막, 및 비표시 영역에서 표시 영역과 이격 배치되고, 무기막의 가장자리와 접촉하는 버퍼층을 포함한다.
본 발명의 몇몇 실시예에 따르면, 봉지막은 표시영역을 덮는 제1 무기막, 제1 무기막 상에 형성된 유기막, 및 유기막을 덮는 제2 무기막을 포함할 수 있고, 버퍼층은 상기 제1 무기막 및 제2 무기막 중 적어도 하나의 가장자리와 접촉할 수 있다.
본 발명의 몇몇 실시예에 따르면, 비표시 영역에서 상기 표시 영역을 둘러싸도록 배치되어 상기 유기막의 흐름을 차단하는 댐을 더 포함할 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층의 높이는 댐의 높이보다 클 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층은 댐의 외곽에 배치될 수 있다.
본 발명의 몇몇 실시예에 따르면, 화소들 각각은 제1 전극, 상기 제1 전극 상에 형성된 발광층, 및 발광층 상에 형성된 제2 전극을 포함할 수 있고, 버퍼층은 댐 및 화소 사이에 배치될 수 있고, 버퍼층은 제2 전극과 중첩되지 않을 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층은 댐 및 화소 사이에 배치된 제1 버퍼층, 및 댐의 외곽에 배치된 제2 버퍼층을 포함할 수 있다.
본 발명의 몇몇 실시예에 따르면, 제1 버퍼층은 제1 무기막의 가장자리와 접촉할 수 있고, 제2 버퍼층은 제2 무기막의 가장자리와 접촉할 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층은 상기 표시 영역을 둘러싸도록 배치될 수 있다.
본 발명의 몇몇 실시예에 따르면, 무기막은 버퍼층의 상면 일부를 덮을 수 있다.
본 발명의 몇몇 실시예에 따르면, 비표시 영역은 패드를 포함하는 패드 영역을 포함할 수 있고, 댐은 표시 영역과 상기 패드 영역 사이에 배치되고, 상기 버퍼층은 댐과 패드 영역 사이에 배치될 수 있다.
본 발명의 몇몇 실시예에 따르면, 패드로부터 전압이 인가되는 제1 전원 보조 라인을 포함할 수 있고, 버퍼층은 제1 전원 보조 라인 상에 배치될 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층은 제3 버퍼층, 및 제3 버퍼층 상에 배치되는 제4 버퍼층을 포함할 수 있다.
본 발명의 몇몇 실시예에 따르면, 제3 버퍼층 및 제4 버퍼층 사이에 배치될 수 있고, 제3 버퍼층을 관통하는 콘택홀을 통해 제1 전원 보조 라인과 전기적으로 접속되는 제2 전원 보조 라인을 더 포함할 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층은 크랙 방지홈이 형성될 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층은 유기 물질로 형성될 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층은 복수의 아일랜드 패턴들로 형성될 수 있다.
본 발명의 몇몇 실시예에 따르면, 제2 무기막은 제1 버퍼층의 외곽에 형성될 수 있다.
본 발명의 실시예에 따른 표시 장치의 제조 방법은 기판 상에서 표시 영역에 화소들을 형성하고, 비표시 영역에 버퍼층을 형성하는 단계, 버퍼층 상에 마스크를 배치하는 단계, 및 표시 영역을 덮도록 무기막을 형성한 후 마스크를 제거하는 단계를 포함한다.
본 발명의 몇몇 실시예에 따르면, 마스크를 배치하는 단계는 버퍼층과 마스크가 서로 접촉할 수 있다.
본 발명의 몇몇 실시예에 따르면, 마스크를 배치하는 단계는 마스크가 버퍼층의 상면 일부를 노출되도록 배치될 수 있다.
본 발명의 몇몇 실시예에 따르면, 비표시 영역에 버퍼층을 형성하는 단계는, 비표시 영역에 댐을 형성하는 단계를 더 포함할 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층의 높이는 댐의 높이보다 클 수 있다.
본 발명의 몇몇 실시예에 따르면, 버퍼층은 댐의 외곽에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
111: 제1 기판 112: 제2 기판
120: 댐 130: 버퍼층
140: 소스 드라이브 IC 150: 연성필름
160: 회로보드 170: 타이밍 제어부
210: 박막 트랜지스터 211: 액티브층
212: 게이트전극 213: 소스전극
214: 드레인전극 220: 커패시터
221: 하부 전극 222: 상부 전극
230: 게이트 절연막 240: 층간 절연막
250: 보호막 260: 평탄화막
280: 발광소자 281: 제2 전극
282: 제1 전극 283: 발광층
284: 뱅크 290: 봉지막
291: 제1 무기막 292: 유기막
293: 제2 무기막

Claims (24)

  1. 화소들이 배치된 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판;
    상기 표시 영역을 덮으며, 무기막을 포함하는 봉지막; 및
    상기 비표시 영역에서 상기 표시 영역과 이격 배치되고, 상기 무기막의 가장자리와 접촉하는 버퍼층을 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 봉지막은,
    상기 표시영역을 덮는 제1 무기막;
    상기 제1 무기막 상에 형성된 유기막; 및
    상기 유기막을 덮는 제2 무기막을 포함하고,
    상기 버퍼층은 상기 제1 무기막 및 제2 무기막 중 적어도 하나의 가장자리와 접촉하는 표시 장치.
  3. 제2항에 있어서,
    상기 비표시 영역에서 상기 표시 영역을 둘러싸도록 배치되어 상기 유기막의 흐름을 차단하는 댐을 더 포함하는 표시 장치.
  4. 제3항에 있어서,
    상기 버퍼층의 높이는 상기 댐의 높이보다 큰 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서,
    상기 버퍼층은 상기 댐의 외곽에 배치되는 표시 장치.
  6. 제3항에 있어서,
    상기 화소들 각각은 제1 전극, 상기 제1 전극 상에 형성된 발광층, 및 상기 발광층 상에 형성된 제2 전극을 포함하고,
    상기 버퍼층은 상기 댐 및 상기 화소 사이에 배치되고, 상기 버퍼층은 상기 제2 전극과 중첩되지 않는 표시 장치.
  7. 제3항에 있어서,
    상기 버퍼층은,
    상기 댐 및 상기 화소 사이에 배치된 제1 버퍼층; 및
    상기 댐의 외곽에 배치된 제2 버퍼층을 포함하는 표시 장치.
  8. 제7항에 있어서,
    상기 제1 버퍼층은 상기 제1 무기막의 가장자리와 접촉하고, 상기 제2 버퍼층은 상기 제2 무기막의 가장자리와 접촉하는 표시 장치.
  9. 제1항에 있어서,
    상기 버퍼층은 상기 표시 영역을 둘러싸도록 배치되는 표시 장치.
  10. 제1항에 있어서,
    상기 무기막은 상기 버퍼층의 상면 일부를 덮는 표시 장치.
  11. 제3항에 있어서,
    상기 비표시 영역은 패드를 포함하는 패드 영역을 포함하고,
    상기 댐은 상기 표시 영역과 상기 패드 영역 사이에 배치되고, 상기 버퍼층은 상기 댐과 상기 패드 영역 사이에 배치되는 표시 장치.
  12. 제11항에 있어서,
    상기 패드로부터 전압이 인가되는 제1 전원 보조 라인을 포함하고,
    상기 버퍼층은 상기 제1 전원 보조 라인 상에 배치되는 표시 장치.
  13. 제12항에 있어서,
    상기 버퍼층은 제3 버퍼층, 및 상기 제3 버퍼층 상에 배치되는 제4 버퍼층을 포함하는 표시 장치.
  14. 제13항에 있어서,
    상기 제3 버퍼층 및 상기 제4 버퍼층 사이에 배치되고, 상기 제3 버퍼층을 관통하는 콘택홀을 통해 상기 제1 전원 보조 라인과 전기적으로 접속되는 제2 전원 보조 라인을 더 포함하는 표시 장치.
  15. 제1항에 있어서,
    상기 버퍼층은 크랙 방지홈이 형성되는 표시 장치.
  16. 제1항에 있어서,
    상기 버퍼층은 유기 물질로 형성되는 표시 장치.
  17. 제1항에 있어서,
    상기 버퍼층은 복수의 아일랜드 패턴들로 형성되는 표시 장치.
  18. 제8항에 있어서,
    상기 제2 무기막은 상기 제1 버퍼층의 외곽에 형성되는 표시 장치.
  19. 기판 상에서 표시 영역에 화소들을 형성하고, 비표시 영역에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 마스크를 배치하는 단계; 및
    상기 표시 영역을 덮도록 무기막을 형성한 후 상기 마스크를 제거하는 단계를 포함하는 표시 장치의 제조방법.
  20. 제19항에 있어서, 상기 마스크를 배치하는 단계는,
    상기 버퍼층과 상기 마스크가 서로 접촉하는 표시 장치의 제조방법.
  21. 제19항에 있어서, 상기 마스크를 배치하는 단계는,
    상기 마스크가 상기 버퍼층의 상면 일부를 노출되도록 배치되는 표시 장치의 제조방법.
  22. 제19항에 있어서, 상기 비표시 영역에 버퍼층을 형성하는 단계는,
    상기 비표시 영역에 댐을 형성하는 단계를 더 포함하는표시 장치의 제조방법.
  23. 제22항에 있어서,
    상기 버퍼층의 높이는 상기 댐의 높이보다 큰 표시 장치의 제조방법.
  24. 제22항에 있어서,
    상기 버퍼층은 상기 댐의 외곽에 배치되는 표시 장치의 제조방법.
KR1020170133749A 2016-10-31 2017-10-16 표시장치와 그의 제조방법 KR102491590B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170133749A KR102491590B1 (ko) 2017-10-16 2017-10-16 표시장치와 그의 제조방법
US15/796,470 US10743425B2 (en) 2016-10-31 2017-10-27 Display device and method for manufacturing the same
CN201711125930.XA CN108039418B (zh) 2016-10-31 2017-10-31 显示装置及其制造方法
KR1020230007421A KR102660145B1 (ko) 2017-10-16 2023-01-18 표시장치와 그의 제조방법
KR1020240052181A KR20240058811A (ko) 2017-10-16 2024-04-18 표시장치와 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170133749A KR102491590B1 (ko) 2017-10-16 2017-10-16 표시장치와 그의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230007421A Division KR102660145B1 (ko) 2017-10-16 2023-01-18 표시장치와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20190042168A true KR20190042168A (ko) 2019-04-24
KR102491590B1 KR102491590B1 (ko) 2023-01-20

Family

ID=66282278

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020170133749A KR102491590B1 (ko) 2016-10-31 2017-10-16 표시장치와 그의 제조방법
KR1020230007421A KR102660145B1 (ko) 2017-10-16 2023-01-18 표시장치와 그의 제조방법
KR1020240052181A KR20240058811A (ko) 2017-10-16 2024-04-18 표시장치와 그의 제조방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020230007421A KR102660145B1 (ko) 2017-10-16 2023-01-18 표시장치와 그의 제조방법
KR1020240052181A KR20240058811A (ko) 2017-10-16 2024-04-18 표시장치와 그의 제조방법

Country Status (1)

Country Link
KR (3) KR102491590B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022260303A1 (ko) * 2021-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치
WO2023059048A1 (ko) * 2021-10-07 2023-04-13 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120075055A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 유기전계발광표시장치
KR20160108800A (ko) * 2015-03-06 2016-09-20 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US20160365395A1 (en) * 2015-06-09 2016-12-15 Shanghai Tianma AM-OLED Co., Ltd. Organic light-emitting display panel and forming method thereof
KR20170015629A (ko) * 2015-07-29 2017-02-09 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102262598B1 (ko) * 2014-09-03 2021-06-09 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120075055A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 유기전계발광표시장치
KR20160108800A (ko) * 2015-03-06 2016-09-20 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US20160365395A1 (en) * 2015-06-09 2016-12-15 Shanghai Tianma AM-OLED Co., Ltd. Organic light-emitting display panel and forming method thereof
KR20170015629A (ko) * 2015-07-29 2017-02-09 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022260303A1 (ko) * 2021-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치
WO2023059048A1 (ko) * 2021-10-07 2023-04-13 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20240058811A (ko) 2024-05-03
KR20230035269A (ko) 2023-03-13
KR102660145B1 (ko) 2024-04-23
KR102491590B1 (ko) 2023-01-20

Similar Documents

Publication Publication Date Title
KR102485295B1 (ko) 표시장치
CN108039418B (zh) 显示装置及其制造方法
KR102451732B1 (ko) 표시장치와 그의 제조방법
KR102589245B1 (ko) 표시장치와 그의 제조방법
KR102626953B1 (ko) 유기발광 표시장치
KR102489225B1 (ko) 표시장치와 그의 제조방법
KR102660145B1 (ko) 표시장치와 그의 제조방법
KR102426268B1 (ko) 표시장치와 그의 제조방법
KR102456123B1 (ko) 표시장치
KR20180076590A (ko) 표시장치와 그의 제조방법
KR20180078672A (ko) 표시장치와 그의 제조방법
KR20190030951A (ko) 표시 장치
KR102483563B1 (ko) 표시장치
KR102612737B1 (ko) 표시장치
KR102542873B1 (ko) 표시장치
KR102665541B1 (ko) 표시장치와 그의 제조방법
KR20180074145A (ko) 표시장치와 그의 제조방법
KR20180076496A (ko) 표시장치와 그의 제조방법
KR20200025582A (ko) 표시장치
KR20180047281A (ko) 표시장치와 그의 제조방법
KR20190081061A (ko) 유기 발광 표시 장치
KR102636629B1 (ko) 표시장치
KR20190038205A (ko) 유기발광 표시장치
KR102678760B1 (ko) 표시장치와 그의 제조방법
KR20180057369A (ko) 표시장치와 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant