WO2022109919A1 - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
WO2022109919A1
WO2022109919A1 PCT/CN2020/131740 CN2020131740W WO2022109919A1 WO 2022109919 A1 WO2022109919 A1 WO 2022109919A1 CN 2020131740 W CN2020131740 W CN 2020131740W WO 2022109919 A1 WO2022109919 A1 WO 2022109919A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
transistor
layer
display substrate
channel segment
Prior art date
Application number
PCT/CN2020/131740
Other languages
English (en)
French (fr)
Inventor
程博
都蒙蒙
苟结
董向丹
马宏伟
杨双宾
李宇婧
张振华
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/435,046 priority Critical patent/US20230180521A1/en
Priority to PCT/CN2020/131740 priority patent/WO2022109919A1/zh
Priority to CN202080002999.7A priority patent/CN114793474A/zh
Publication of WO2022109919A1 publication Critical patent/WO2022109919A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及其制作方法、显示装置。所述显示基板包括多个子像素，子像素中的像素驱动电路包括驱动晶体管和存储电容；所述显示基板包括在基底上依次设置的半导体层、第一导电层和第二导电层；半导体层至少包括驱动晶体管的有源层，第一导电层至少包括第一极板，第二导电层至少包括第二极板和极板连接线，极板连接线在第一方向上连接相邻子像素中的第二极板；驱动晶体管的有源层至少包括沟道区，沟道区在第二方向上具有第二方向有效长度；极板连接线在基底上的正投影与半导体层在基底上的正投影存在交叠区域，交叠区域与驱动晶体管的沟道区之间的间距大于或等于第二方向有效长度。

Description

显示基板及其制作方法、显示装置 技术领域
本文涉及显示技术领域，具体涉及一种显示基板及其制作方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种显示基板，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括驱动晶体管和存储电容；在垂直于显示基板的平面内，所述显示基板包括在基底上依次设置的半导体层、第一导电层和第二导电层；所述半导体层至少包括驱动晶体管的有源层，所述第一导电层至少包括所述存储电容的第一极板，所述第二导电层至少包括所述存储电容的第二极板和极板连接线，所述极板连接线在第一方向上连接相邻子像素中的第二极板；所述第一方向为子像素行的方向；
所述驱动晶体管的有源层至少包括沟道区，所述沟道区至少包括沿第一方向延伸的第一沟道段和沿第二方向延伸的第二沟道段，所述第二方向为子像素列的方向；所述沟道区在第二方向上具有第二方向有效长度，所述第二方向有效长度是所述第二沟道段第二方向的长度；
所述极板连接线在基底上的正投影与所述半导体层在基底上的正投影存在交叠区域，所述交叠区域与所述驱动晶体管的沟道区之间的间距大于或等于所述第二方向有效长度。
在示例性实施方式中，所述驱动晶体管的有源层还包括分别与所述沟道区连接的第一区和第二区，所述交叠区域中的半导体层包括所述驱动晶体管的第二区。
在示例性实施方式中，所述驱动晶体管的沟道区包括第一沟道段、第二沟道段、第三沟道段、第四沟道段和第五沟道段；所述第一沟道段的第一端与所述第一区连接，所述第一沟道段的第二端沿第一方向延伸后与所述第二沟道段的第一端连接；所述第二沟道段的第二端沿第二方向的反方向延伸后与所述第三沟道段的第一端连接；所述第三沟道段的第二端沿第一方向延伸后与所述第四沟道段的第一端连接；所述第四沟道段的第二端沿第二方向延伸后与所述第五沟道段的第一端连接；所述第五沟道段的第二端沿第一方向延伸后与所述第二区连接；
所述交叠区域与驱动晶体管的沟道区之间的间距为，所述交叠区域邻近所述第五沟道段第二方向一侧的边缘与所述第五沟道段邻近所述交叠区域第二方向一侧的边缘之间的距离。
在示例性实施方式中，所述交叠区域与驱动晶体管的沟道区之间的间距大于或等于1.5μm。
在示例性实施方式中，所述交叠区域与驱动晶体管的沟道区之间的间距为1.6μm至4.5μm。
在示例性实施方式中，所述像素驱动电路还包括第三导电层，所述第三导电层至少包括第一电源线，所述第一电源线通过电源过孔与所述第二极板连接；所述第二极板的中部设置有开口，所述电源过孔设置在所述开口与所述交叠区域之间。
在示例性实施方式中，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距，大于或等于所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所 述电源过孔第一方向一侧的边缘之间的间距。
在示例性实施方式中，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距大于或等于0.85μm。
在示例性实施方式中，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距为1.5μm至3.0μm。
在示例性实施方式中，所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距大于或等于0.6μm。
在示例性实施方式中，所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距为1.2μm至3.0μm。
在示例性实施方式中，所述驱动晶体管的第二区的导电率大于所述驱动晶体管的沟道区的导电率。
本公开还提供了一种显示装置，包括前述的显示基板。
本公开还提供了一种显示基板的制备方法，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括驱动晶体管和存储电容；所述制备方法包括：
在基底上依次形成半导体层、第一导电层和第二导电层；所述半导体层至少包括驱动晶体管的有源层，所述第一导电层至少包括所述存储电容的第一极板，所述第二导电层至少包括所述存储电容的第二极板和极板连接线，所述极板连接线在第一方向上连接相邻子像素中的第二极板；所述第一方向为子像素行的方向；
所述驱动晶体管的有源层至少包括沟道区，所述沟道区至少包括沿第一方向延伸的第一沟道段和沿第二方向延伸的第二沟道段，所述第二方向为子 像素列的方向；所述沟道区在第二方向上具有第二方向有效长度，所述第二方向有效长度是所述第二沟道段第二方向的长度；
所述极板连接线在基底上的正投影与所述半导体层在基底上的正投影存在交叠区域，所述交叠区域与所述驱动晶体管的沟道区之间的间距大于或等于所述第二方向有效长度。
在示例性实施方式中，所述制备方法还包括：
形成第三导电层，所述第三导电层至少包括第一电源线，所述第一电源线通过电源过孔与所述第二极板连接；所述第二极板上设置有开口，所述电源过孔设置在所述开口与所述交叠区域之间，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距，大于或等于所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示基板的平面结构示意图；
图3为一种显示基板的剖面结构示意图；
图4为一种像素驱动电路的等效电路示意图；
图5为一种像素驱动电路的工作时序图；
图6为本公开示例性实施例一种显示基板的结构示意图；
图7为本公开示例性实施例一种形成半导体层图案后的示意图；
图8为本公开示例性实施例一种形成第一导电层图案后的示意图；
图9a为本公开示例性实施例一种形成第二导电层图案后的示意图；
图9b为图9a中第二极板区域的放大图；
图9c为图9b中A-A向的剖视图；
图9d为图9b中B-B向的剖视图；
图10a为本公开示例性实施例一种形成第四绝缘层图案后的示意图；
图10b为图10a中第二极板区域的放大图；
图10c为图10b中A-A向的剖视图；
图10d为图10b中B-B向的剖视图；
图11a为本公开示例性实施例一种形成第三导电层图案后的示意图；
图11b为图11a中B-B向的剖视图；
图12为本公开示例性实施例一种形成第五绝缘层图案后的示意图；
图13为本公开示例性实施例一种形成第四导电层图案后的示意图。
附图标记说明:
11—第一有源层；          12—第二有源层；          13—第三有源层；
14—第四有源层；          15—第五有源层；          16—第六有源层；
17—第七有源层；          18—沟道区；              21—第一扫描信号线；
22—第二扫描信号线；      23—发光控制线；          24—第一极板；
31—初始信号线；          32—第二极板；            33—屏蔽电极；
34—开口；                35—极板连接线；          36—交叠区域；
41—第一电源线；          42—第一晶体管的第二极；  43—第七晶体管的第一极；
44—第四晶体管的第一极；  45—第五晶体管的第一极；  46—第六晶体管的第二极；
51—数据信号线；          52—阳极连接电极；        61—第一绝缘层；
62—第二绝缘层；          63—第三绝缘层；          64—第四绝缘层；
101—基底；               102—驱动电路层；         103—发光器件；
104—封装层；             301—阳极；               302—像素定义层；
303—有机发光层；         304—阴极；               401—第一封装层；
402—第二封装层；         403—第三封装层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个 端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，OLED显示装置可以包括扫描信号驱动器、数据信号驱动器、发光信号驱动器、OLED显示基板、第一电源单元、第二电源单元和初始电源单元。在示例性实施方式中，OLED显示基板至少包括多个扫描信号线(S 1到S N)、多个数据信号线(D 1到D M)和多个发光信号线(EM 1到EM N)，扫描信号驱动器被配置为依次向多个扫描信号线(S 1到S N)提供扫描信号，数据信号驱动器被配置为向多个数据信号线(D 1到D M)提供数据信号，发光信号驱动器被配置为依次向多个发光 信号线(EM 1到EM N)提供发光控制信号。在示例性实施方式中，多个扫描信号线和多个发光信号线沿着水平方向延伸。所述显示装置包括多个子像素，每个子像素包括像素驱动电路和发光器件，一个子像素的像素驱动电路可以连接一条扫描信号线、一条发光控制线和一条数据信号线。第一电源单元、第二电源单元和初始电源单元分别被配置为通过第一电源线、第二电源线和初始信号线向像素驱动电路提供第一电源电压、第二电源电压和初始电源电压。
图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个中包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，第一子像素P1、第二子像素P2和第三子像素P3均包括像素驱动电路和发光器件。第一子像素P1、第二子像素P2和第三子像素P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一子像素P1、第二子像素P2和第三子像素P3中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，像素单元P中可以包括红色(R)子像素、绿色(G)子像素和蓝色(B)子像素，或者可以包括红色子像素、绿色子像素、蓝色子像素和白色(W)子像素，本公开在此不做限定。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形。像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列，像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形(Square)方式排列，本公开在此不做限定。
图3为一种显示基板的剖面结构示意图，示意了OLED显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板了可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底1一侧的发光器件103以及设置在发光器件103远离基底1一侧的封装层104。 在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
在示例性实施方式中，每个子像素的驱动电路层102可以包括构成像素驱动电路的多个晶体管和存储电容，图3中以每个子像素中包括一个驱动晶体管和一个存储电容为例进行示意。在一些可能的实现方式中，每个子像素的驱动电路层102可以包括：设置在基底上的第一绝缘层；设置在第一绝缘层上的有源层；覆盖有源层的第二绝缘层；设置在第二绝缘层上的栅电极和第一极板；覆盖栅电极和第一极板的第三绝缘层；设置在第三绝缘层上的第二极板；覆盖第二极板的第四绝缘层，第二绝缘层、第三绝缘层和第四绝缘层上开设有过孔，过孔暴露出有源层；设置在第四绝缘层上的源电极和漏电极，源电极和漏电极分别通过过孔与有源层连接；覆盖前述结构的平坦层，平坦层上开设有过孔，过孔暴露出漏电极。有源层、栅电极、源电极和漏电极组成驱动晶体管210，第一极板和第二极板组成存储电容211。
在示例性实施方式中，发光器件103可以包括阳极301、像素定义层302、有机发光层303和阴极304。阳极301设置在平坦层上，通过平坦层上开设的过孔与驱动晶体管210的漏电极连接；像素定义层302设置在阳极301和平坦层上，像素定义层302上设置有像素开口，像素开口暴露出阳极301；有机发光层303至少部分设置在像素开口内，有机发光层303与阳极301连接；阴极304设置在有机发光层303上，阴极304与有机发光层303连接；有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。
在示例性实施方式中，封装层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光器件103。
在示例性实施方式中，有机发光层303可以至少包括在阳极301上叠设的空穴注入层、空穴传输层、发光层和空穴阻挡层。在示例性实施方式中，所有子像素的空穴注入层是连接在一起的共通层，所有子像素的空穴传输层是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以 是隔离的，空穴阻挡层是连接在一起的共通层。
在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个开关晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C和7个信号线(数据信号线DATA、第一扫描信号线S1、第二扫描信号线S2、初始信号线INIT、第一电源线VDD、第二电源线VSS和发光信号线EM)。
在示例性实施方式中，第一晶体管T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。第二晶体管T2的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。第三晶体管T3的栅电极与第二节点N2连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第四晶体管T4的栅电极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线DATA连接，第四晶体管T4的第二极与第一节点N1连接。第五晶体管T5的栅电极与发光信号线EM连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的栅电极与发光信号线EM连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第七晶体管T7的栅电极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二 电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1可以为同一信号线，以减少显示面板的信号线，实现显示面板的窄边框。
在示例性实施方式中，第一扫描信号线S1、第二扫描信号线S2、发光信号线EM和初始信号线INIT沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线DATA沿竖直方向延伸。
在示例性实施方式中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
图5为一种像素驱动电路的工作时序图。下面通过图4示例的像素驱动电路的工作过程说明本公开示例性实施例，图4中的像素驱动电路包括7个晶体管(第一晶体管T1到第六晶体管T7)、1个存储电容C和7个信号线(数据信号线DATA、第一扫描信号线S1、第二扫描信号线S2、初始信号线INIT、第一电源线VDD、第二电源线VSS和发光信号线EM)，7个晶体管均为P型晶体管。
在示例性实施方式中，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线EM的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线EM的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线EM的信号为高 电平信号，数据信号线DATA输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线DATA输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线DATA输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vdata-|Vth|，Vdata为数据信号线DATA输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线EM的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线EM的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线EM的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth) 2＝K*[(Vdd-Vdata+|Vth|)-Vth] 2＝K*[(Vdd-Vdata] 2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vdata为数据信号线DATA输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
图6为本公开示例性实施例一种显示基板的结构示意图，示意了一个子像素的平面结构。如图6所示，在平行于显示基板的平面内，显示基板的子像素中设置有第一扫描信号线21、第二扫描信号线22、发光控制线23、初 始信号线31、第一电源线41、数据信号线51、像素驱动电路和发光器件，像素驱动电路可以包括多个晶体管、存储电容、极板连接线35和阳极连接电极52，多个晶体管至少包括驱动晶体管(第三晶体管)，第三晶体管包括有源层、栅电极、第一极和第二极，第三晶体管的有源层包括沟道区、第一区和第二区13-2，存储电容包括第一极板24和第二极板32。
在垂直于显示基板的平面内，显示基板可以包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。在示例性实施例中，半导体层可以包括多个晶体管的有源层，第三晶体管的有源层包括沟道区、第一区和第二区13-2；第一导电层可以包括第一扫描信号线21、第二扫描信号线22、发光控制线23、存储电容的第一极板24和多个晶体管的栅电极；第二导电层可以包括初始信号线31、存储电容的第二极板32、屏蔽电极33和极板连接线35；第三导电层可以包括第一电源线41和多个晶体管的第一极和第二极；第四导电层可以包括数据信号线51和阳极连接电极52。
在示例性实施方式中，显示基板还可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，第一绝缘层设置在基底与半导体层之间，第二绝缘层设置在半导体层和第一导电层之间，第三绝缘层设置在第一导电层与第二导电层之间，第四绝缘层设置在第二导电层与第三导电层之间，第五绝缘层设置在第三导电层与第四导电层之间。
在示例性实施方式中，子像素具有第一中心线O X和第二中心线O Y。第一中心线O X是在第一方向X上等分子像素的中心线，第一中心线O X沿第二方向Y延伸。第二中心线O Y是在第二方向Y上等分子像素的中心线，第二中心线O Y沿第一方向X延伸。在示例性实施方式中，第一方向X可以是子像素行的方向(水平方向)，第二方向Y可以是子像素列的方向(竖直方向)。
在示例性实施方式中，沿着第一方向X，子像素可以被划分为横向第一区域H1、横向第二区域H2和横向第三区域H3，即横向第一区域H1位于第一中心线O X的一侧，横向第三区域H3位于第一中心线O X的另一侧，横向第二区域H2位于横向第一区域H1和横向第三区域H3之间。在示例性实施方式中，横向第一区域H1的第一长度可以大于或等于横向第二区域H2的第一长度，横向第三区域H3的第一长度可以大于或等于横向第二区域H2的第 一长度。本公开示例性实施例中，第一长度是指第一方向X上的尺寸。
在示例性实施方式中，沿着第二方向Y，子像素可以被划分为纵向第一区域R1、纵向第二区域R2和纵向第三区域R3，纵向第二区域R2位于纵向第一区域R1和纵向第三区域R3之间。在示例性实施方式中，纵向第一区域R1的第二长度可以大于纵向第二区域R2的第二长度，纵向第二区域R2的第二长度可以大于纵向第三区域R3的第二长度。本公开示例性实施例中，第二长度是指第二方向Y上的尺寸。
在示例性实施方式中，纵向第二区域R2的第二长度和纵向第三区域R3的第二长度之和，可以等于纵向第一区域R1的第二长度，即纵向第一区域R1位于第二中心线O Y的一侧，纵向第二区域R2位于第二中心线O Y的另一侧，纵向第三区域R3位于纵向第二区域R2远离纵向第一区域R1的一侧。
在示例性实施方式中，沿着第二方向Y延伸的数据信号线51的主体部分位于横向第一区域H1，沿着第二方向Y延伸的第一电源线41的主体部分位于横向第三区域H3。
在示例性实施方式中，沿着第一方向X延伸的第一扫描信号线21、第二扫描信号线22和初始信号线31位于纵向第一区域R1，第一极板24和第二极板32位于纵向第二区域R2，沿着第一方向X延伸的发光控制线23位于纵向第三区域R3。在示例性实施方式中，第一极板24和第二极板32组成像素驱动电路的存储电容。
在示例性实施方式中，像素驱动电路的多个晶体管可以包括第一晶体管至第七晶体管。第一晶体管的栅电极与第二扫描信号线22连接，第一晶体管的第一极与初始信号线31连接，第一晶体管的第二极分别与第二晶体管的第一极、第三晶体管的栅电极和第一极板24连接。第二晶体管的栅电极与第一扫描信号线21连接，第二晶体管的第二极分别与第三晶体管的第二极和第六晶体管的第一极连接。第三晶体管的第一极分别与第四晶体管的第二极和第五晶体管的第二极连接。第四晶体管的栅电极与第一扫描信号线21连接，第四晶体管的第一极与数据信号线51连接。第五晶体管的栅电极与发光信号线23连接，第五晶体管的第一极分别与第一电源线41和第二极板32连接。第六晶体管的栅电极与发光信号线23连接，第六晶体管的第二极分别与第七晶 体管T7的第二极和发光器件的第一极连接。第七晶体管的栅电极与第一扫描信号线21连接，第七晶体管的第一极与初始信号线31连接，第七晶体管的第二极分别与第六晶体管的第二极和发光器件的第一极连接。
在示例性实施方式中，覆盖第一极板24的第三绝缘层和第四绝缘层上开设有第一过孔V1，第一晶体管的第二极42通过第一过孔V1与第一极板24连接。
在示例性实施方式中，覆盖第二极板32的第四绝缘层上开设有第二过孔V2，第一电源线41通过第二过孔V2与第二极板32连接。
在示例性实施方式中，第三有源层的第二区13-2设置在半导体层中，其第一端连接第三晶体管(驱动晶体管)的沟道区，第二端与第二晶体管的有源层连接，第三端与第六晶体管的有源层连接。
在示例性实施方式中，极板连接线35设置在第二导电层中。极板连接线35为直线形，与第一方向X平行。极板连接线35的第一端与本子像素的第二极板32连接，第二端沿着第一方向X或者第一方向X的反方向延伸，与相邻子像素的第二极板32连接。
在示例性实施方式中，第二极板32上设置有开口34，开口34位于横向第二区域H2，开口34在基底上的正投影包含第一过孔V1在基底上的正投影。
如图6并结合图7至图9d所示，半导体层(第三有源层的第二区13-2)在基底上的正投影与极板连接线35在基底上的正投影存在交叠区域36，交叠区域36与第三晶体管的沟道区之间的间距L2可以大于或等于第三晶体管的沟道区的第二方向有效长度。第三晶体管为驱动晶体管，第三晶体管的有源层至少包括沟道区，沟道区至少包括沿第一方向X延伸的第一沟道段和沿第二方向Y延伸的第二沟道段，第二方向有效长度是第二沟道段第二方向Y的长度。
在示例性实施方式中，间距L2可以大于或等于1.5μm。在一些可能的实现方式中，间距L2可以约为1.6μm至4.5μm。在另一些可能的实现方式中，间距L2可以约为2.5μm至4.5μm。
本公开示例性实施例提供的显示基板，通过设置交叠区域与第三晶体管的沟道区之间的间距，有效减少了交叠电容对第三晶体管传输数据信号的影响，降低了负载，降低了功耗，提高了显示效果。
在示例性实施方式中，第二过孔V2邻近开口34一侧的边缘与开口34邻近第二过孔V2一侧的边缘之间的间距L3，可以大于或等于第二过孔V2邻近交叠区域36一侧的边缘与交叠区域36邻近第二过孔V2一侧的边缘之间的间距L4。
在示例性实施方式中，间距L3可以大于或等于0.85μm。在一些可能的实现方式中，间距L3可以约为1.5μm至3.0μm。在另一些可能的实现方式中，间距L3可以约为2.0μm至3.0μm。
在示例性实施方式中，间距L4可以大于或等于0.6μm。在一些可能的实现方式中，间距L4可以约为1.2μm至3.0μm。在另一些可能的实现方式中，间距L4可以约为2.0μm至3.0μm。
本公开示例性实施例提供的显示基板，通过设置第二过孔与开口之间的间距以及第二过孔与交叠区域之间的间距，提高了工艺余量，避免了短路，提高了良率。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”，是指B的正投影的边界 落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。“A的正投影包含B的正投影”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)形成半导体层图案。在示例性实施例中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图7所示。
在示例性实施例中，每个子像素的半导体层可以包括第一晶体管T1的第一有源层至第七晶体管T7的第七有源层，且第一晶体管T1的第一有源层至第七晶体管T7的第七有源层为相互连接的一体结构。
在示例性实施例中，第一晶体管T1的第一有源层11、第二晶体管T2的第二有源层12、第四晶体管T4的第四有源层14和第七晶体管T7的第七有源层17设置在纵向第一区域R1内，第三晶体管T3的第三有源层13设置在纵向第二区域R2内，第五晶体管T5的第五有源层15和第六晶体管T6的第六有源层16设置在纵向第三区域R3内。第一有源层11第七有源层17设置在纵向第一区域R1内远离纵向第二区域R2的一侧，第二有源层12和第四有源层14设置在纵向第一区域R1内邻近纵向第二区域R2的一侧。
在示例性实施例中，第一有源层11呈“n”字形，第七有源层17呈“L”字形，第七有源层17位于第一有源层11远离第一中心线O X的一侧。第二有源层12呈“7”字形，位于横向第三区域H3内。第四有源层14呈“1”字形，位于横向第一区域H1内。第三有源层13呈“几”字形，“几”字形可以相对于第一中心线O X镜像对称。第五有源层15呈“L”字形，位于横向第一区域H1内，第六有源层16位于横向第三区域H3内，第六有源层16的形状与第五有源层15的形状可以相对于第一中心线O X镜像对称。
在示例性实施例中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施例中，第一有源层11的第一区11-1同时作为第七有源层17的第一区17-1，第一有源层11的第二区11-2同时作为第二有源层12的第一区12-1，第三有源层13的第一区13-1 同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2同时作为第七有源层17的第二区17-2。
在示例性实施例中，第三晶体管的第三有源层13包括第一区13-1、第二区13-2和沟道区18，第三有源层13的第一区13-1同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，即第三有源层13的第一区13-1、第四有源层14的第二区14-2和第五有源层15的第二区15-2之间相互连接。第三有源层13的第二区13-2同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，即第三有源层13的第二区13-2、第二有源层12的第二区12-2和第六有源层16的第一区16-1之间相互连接。第三有源层13的沟道区18设置在第一区13-1和第二区13-2之间，且沟道区18的两端分别与第一区13-1和第二区13-2连接。
在示例性实施例中，沟道区18包括沿第一方向X延伸的第一沟道段18-1、第三沟道段18-3和第五沟道段18-5，以及沿第二方向Y延伸的第二沟道段18-2和第四沟道段18-4。第一沟道段18-1的第一端与第一区13-1连接，第二端沿第一方向X延伸后与第二沟道段18-2的第一端连接。第二沟道段18-2的第一端与第一沟道段18-1的第二端连接，第二端沿第二方向Y的反方向延伸后与第三沟道段18-3的第一端连接。第三沟道段18-3的第一端与第二沟道段18-2的第二端连接，第二端沿第一方向X延伸后与第四沟道段18-4的第一端连接。第四沟道段18-4的第一端与第三沟道段18-3的第二端连接，第二端沿第二方向Y延伸后与第五沟道段18-5的第一端连接。第五沟道段18-5的第一端与第四沟道段18-4的第二端连接，第二端沿第一方向X延伸后与第二区13-2连接，形成“几”字形的沟道区18。
在示例性实施例中，沟道区18在第一方向X上具有第一方向长度M1，第一方向长度M1为第一沟道段18-1的第一端与第五沟道段18-5的第二端之间的距离，即第一沟道段18-1、第三沟道段18-3和第五沟道段18-5沿第一方向X延伸长度之和。
在示例性实施例中，沟道区18在第二方向Y上具有第二方向有效长度 L1，第二方向有效长度L1为第二沟道段18-2的第一端与第二沟道段18-2的第二端之间的距离，即是第二沟道段的第二端沿着第二方向Y延伸到第一端的长度，或者第四沟道段18-4的第一端与第四沟道段18-4的第二端之间的距离，即是第四沟道段的第一端沿着第二方向Y延伸到第二端的长度。
沟道(channel)是指晶体管的有源层中第一区和第二区之间的半导体层，沟道宽长比为沟道宽度与沟道长度的比例，是晶体管中重要的参数。当沟道长度相同时，沟道宽度越大，速度也越快，功耗也越大。当沟道宽度相同时，沟道长度越小，速度也越快，功耗也大。沟道区18设置成“几”字形，是为了增加沟道长度，图7所示的沟道长度是M1+2*L1，第二方向有效长度L1影响沟道长度数值，影响沟道宽长比。
在示例性实施例中，在像素驱动电路工作的第二阶段中，第一扫描信号线S1输出的低电平信号使第二晶体管、第四晶体管和第七晶体管导通，同时存储电容的第一极板为低电平使第三晶体管导通，因而数据信号线输出的数据电压分别经过第四有源层14的第一区14-1、第三有源层13的第一区13-1(即第四有源层14的第二区14-2)、第三有源层13的沟道区18、第三有源层13的第二区13-2(即第二有源层12的第二区12-2)、第二有源层12的第一区12-1，使数据信号线输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容的第一极板。由于第三有源层13的第二区13-2与后续形成的存储电容的极板连接线存在交叠，第三有源层13的第二区13-2传输数据信号，极板连接线传输电源信号，因此第三有源层13的第二区13-2与极板连接线形成交叠电容。研究表明，该交叠电容会影响第三晶体管对数据信号的传输，造成像素驱动电路负载增加，功耗增加，降低显示效果。
(2)形成第一导电层图案。在示例性实施例中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24，如图8所示。
在示例性实施例中，第一扫描信号线21、第二扫描信号线22和发光控 制线23沿第一方向X延伸。第一扫描信号线21和第二扫描信号线22设置在纵向第一区域R1内，第二扫描信号线22位于第一扫描信号线21远离纵向第二区域R2的一侧，发光控制线23设置在纵向第三区域R3内，存储电容的第一极板24设置在纵向第二区域R2内，位于第一扫描信号线21和发光控制线23之间。
在示例性实施例中，第一极板24可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影存在重叠区域。在示例性实施例中，第一极板24同时作为第三晶体管T3的栅电极。
在示例性实施例中，第一扫描信号线21可以为非等宽度设置，第一扫描信号线21的宽度为第一扫描信号线21第二方向Y的尺寸。第一扫描信号线21包括与半导体层相重叠的区域和与半导体层不相重叠的区域，与半导体层相重叠的区域的第一扫描信号线21的宽度可以大于与半导体层不相重叠的区域的第一扫描信号线21的宽度。
在示例性实施例中，第一扫描信号线21设置有向第二扫描信号线22一侧凸起的栅极块21-1，栅极块21-1在基底上的正投影与第二晶体管T2的第二有源层在基底上的正投影存在重叠区域，以形成双栅结构。
在示例性实施例中，第二扫描信号线22可以为非等宽度设置，第二扫描信号线22的宽度为第二扫描信号线22第二方向Y的尺寸。第二扫描信号线22包括与第七晶体管T7的第七有源层相重叠的区域和其它区域，与第七晶体管T7的第七有源层相重叠的区域的第二扫描信号线22的宽度可以大于其它区域的第二扫描信号线22的宽度。
在示例性实施例中，发光控制线23可以为非等宽度设置，发光控制线23的宽度为发光控制线23第二方向Y的尺寸。发光控制线23包括与半导体层相重叠的区域和与半导体层不相重叠的区域，与半导体层相重叠的区域的发光控制线23的宽度可以大于与半导体层不相重叠的区域的发光控制线23的宽度。
在示例性实施例中，第一极板24同时作为第三晶体管T3的栅电极，第三晶体管T3的第三有源层与第一极板24相重叠的区域作为第三晶体管T3 的沟道区18，沟道区18的一端连接第三有源层的第一区13-1，另一端连接第三有源层的第二区13-2。第一扫描信号线21与第四晶体管T4的第四有源层相重叠的区域作为第四晶体管T4的栅电极，第一扫描信号线21和栅极块21-1与第二晶体管T2的第二有源层相重叠的区域作为第二晶体管T2的栅电极(双栅)，第二扫描信号线22与第一晶体管T1的第一有源层相重叠的区域作为第一晶体管T1的栅电极(双栅)，第二扫描信号线22与第七晶体管T7的第七有源层相重叠的区域作为第七晶体管T7的栅电极，发光控制线23与第五晶体管T5的第五有源层相重叠的区域作为第五晶体管T5的栅电极，发光控制线23与第六晶体管T6的第六有源层相重叠的区域作为第六晶体管T6的栅电极。
在示例性实施例中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。
(3)形成第二导电层图案。在示例性实施例中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二金属薄膜，采用图案化工艺对第二金属薄膜进行图案化，形成覆盖第一导电层的第三绝缘层63，以及设置在第三绝缘层63上的第二导电层图案，第二导电层图案至少包括：初始信号线31、存储电容的第二极板32、屏蔽电极33和极板连接线35，如图9a、图9b、图9c和图9d所示，图9b为图9a中第二极板区域的放大图，图9c为图9b中A-A向的剖视图，图9d为图9b中B-B向的剖视图。
如图9a所示，在示例性实施例中，初始信号线31沿第一方向X延伸，设置在纵向第一区域R1内，位于第二扫描信号线22远离纵向第二区域R2的一侧。屏蔽电极33设置在纵向第一区域R1内，位于第一扫描信号线21与第二扫描信号线22之间。存储电容的第二极板32设置在纵向第二区域R2内，位于第一扫描信号线21和发光控制线23之间。
在示例性实施例中，初始信号线31可以为非等宽度设置，初始信号线31的宽度为初始信号线31第二方向Y的尺寸。初始信号线31包括与半导体 层相重叠的区域和与半导体层不相重叠的区域，与半导体层不相重叠的区域初始信号线31的宽度可以大于与半导体层相重叠的区域初始信号线31的宽度。
在示例性实施例中，屏蔽电极33呈“n”字形，屏蔽电极33配置为与后续形成的第一电源线连接，提高像素驱动电路的工作可靠性。
在示例性实施例中，第二极板32的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板32在基底上的正投影与第一极板24在基底上的正投影存在重叠区域。第二极板32上设置有开口34，在第一方向X上，开口34可以位于横向第二区域H2，在第二方向Y上，开口34可以位于纵向第二区域R2的中部。开口34可以为矩形，使第二极板32形成环形结构。开口34暴露出覆盖第一极板24的第三绝缘层63，且第一极板24在基底上的正投影包含开口34在基底上的正投影。在示例性实施例中，开口34配置为容置后续形成的第一过孔，第一过孔位于开口34内并暴露出第一极板24，使后续形成的第一晶体管T1的第二极与第一极板24连接。
在示例性实施例中，极板连接线35设置在相邻子像素的第二极板32之间，极板连接线35的第一端与本子像素的第二极板32连接，极板连接线35的第二端沿着第一方向X或者第一方向X的反方向延伸，并与相邻子像素的第二极板32连接，即极板连接线35配置为使第一方向X上相邻子像素的第二极板相互连接。在示例性实施例中，通过极板连接线35，使一子像素行中的第二极板形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号线，保证一子像素行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施例中，第二极板32邻近纵向第一区域R1的边缘在基底上的正投影与纵向第一区域R1与纵向第二区域R2的交界线在基底上的正投影重叠，第二极板32邻近纵向第三区域R3的边缘在基底上的正投影与纵向第二区域R2与纵向第三区域R3的交界线在基底上的正投影重叠，即第二极板32的第二长度等于纵向第二区域R2的第二长度，第二极板32的第二长度是指第二极板32第二方向Y上的尺寸。
如图9b所示，在示例性实施例中，沿第二方向Y延伸的第三有源层的 第二区13-2与沿第一方向X延伸的极板连接线35存在交叠区域36。像素驱动电路工作的第二阶段中，第一扫描信号线21输出的低电平信号使第二晶体管、第四晶体管和第七晶体管导通，同时存储电容的第一极板为低电平使第三晶体管导通，因而数据信号线输出的数据电压分别经过第四有源层、第三有源层和第二有源层，使数据信号线输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容的第一极板24。由于第三有源层的第二区13-2与极板连接线35形成交叠电容，第三晶体管的沟道区18具有沿第二方向Y延伸的第四沟道段18-4，如果交叠区域36靠近第四沟道段18-4一侧的边缘与第四沟道段18-4靠近交叠区域36一侧的边缘出现正对设置区域，即在第一方向X上交叠区域36的边缘与第四沟道段18-4的边缘相对设置，则交叠区域36会影响第四沟道段18-4对数据信号的传输，增大第三晶体管的负载，增加像素驱动电路的功耗，降低显示品质。
在示例性实施例中，交叠区域36与第三晶体管的沟道区18之间的最小间距L2可以大于或等于沟道区18的第二方向有效长度L1。
间距L2可以是交叠区域36邻近第五沟道段18-5第二方向Y一侧、沿第一方向X延伸的边缘与第五沟道段18-5邻近交叠区域36第二方向Y一侧、沿第一方向X延伸的边缘之间的距离。
在示例性实施例中，间距L2可以大于或等于1.5μm。在一些可能的实现方式中，间距L2可以约为1.6μm至4.5μm。在另一些可能的实现方式中，间距L2可以约为2.5μm至4.5μm。
在示例性实施例中，极板连接线35的宽度可以约为2μm至4μm，第三有源层的第二区13-2的宽度可以约为1.8μm至2.0μm，以减小交叠区域36的面积。
本公开示例性实施例中，通过设置交叠区域与第三晶体管的沟道区之间的最小间距，使得沟道区中沿第二方向延伸的沟道段与交叠区域之间不存在正对设置区域，降低了交叠电容对驱动晶体管的影响，降低了驱动晶体管的负载，降低了像素驱动电路的功耗，提高了显示效果。
如图9c和图9d所示，在垂直于基底的平面内，第一绝缘层61设置在基底101上，半导体层设置在第一绝缘层61上，半导体层至少包括第三有源层 的第二区13-2和第三有源层的沟道区18，第三有源层的沟道区18至少包括第四沟道段18-4和第五沟道段18-5。第二绝缘层62覆盖半导体层，第一导电层设置在第二绝缘层62上，第一导电层至少包括存储电容的第一极板24。第三绝缘层63覆盖第一导电层，第二导电层设置在第三绝缘层63上，第二导电层至少包括存储电容的第二极板32和极板连接线35。
在示例性实施例中，第三有源层的第二区13-2与极板连接线35存在交叠区域36，交叠区域36邻近第五沟道段18-5一侧的边缘与第五沟道段18-5邻近交叠区域36一侧的边缘之间的间距L2为L21+L22。
在示例性实施例中，第二极板32在基底上的正投影与第一极板24在基底上的正投影存在重叠区域，第二极板32上设置有开口34，开口34暴露出覆盖第一极板24的第三绝缘层63。
(4)形成第四绝缘层图案。在示例性实施例中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9，如图10a、图10b、图10c和图10d所示，图10b为图10a中第二极板区域的放大图，图10c为图10b中A-A向的剖视图，图10d为图10b中B-B向的剖视图。
如图10a所示，在示例性实施例中，第一过孔V1位于第二极板32的开口34内，第一过孔V1在基底上的正投影位于开口34在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面。第一过孔V1配置为使后续形成的第一晶体管T1的第二极与通过该过孔与第一极板24连接。
在示例性实施例中，第二过孔V2位于开口34与第三有源层的第二区13-2之间，第二过孔V2在基底上的正投影位于第二极板32在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板32的表面。第二过孔V2配置为使后续形成的第一电源线VDD通过该过孔与第二极板32连接，第二过孔V2作为电源过孔。
在示例性实施例中，第三过孔V3位于纵向第三区域R3，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面。第三过孔V3配置为使后续形成的第五晶体管T5的第一极通过该过孔与第五有源层连接。
在示例性实施例中，第四过孔V4位于纵向第三区域R3，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区(也是第七有源层的第二区)的表面。第四过孔V4配置为使后续形成的第六晶体管T6的第二极通过该过孔与第六有源层连接，以及使后续形成的第七晶体管T7的第二极通过该过孔与第七有源层连接。
在示例性实施例中，第五过孔V5位于纵向第一区域R1，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面。第五过孔V5配置为使后续形成的第四晶体管T4的第一极通过该过孔与第四有源层连接。
在示例性实施例中，第六过孔V6位于纵向第一区域R1，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区(也是第二有源层的第一区)的表面。第六过孔V6配置为使后续形成的第一晶体管T1的第二极通过该过孔与第一有源层连接，以及使后续形成的第二晶体管T2的第一极通过该过孔与第二有源层连接。
在示例性实施例中，第七过孔V7位于纵向第一区域R1，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区(也是第一有源层的第一区)的表面。第七过孔V7配置为使后续形成的第七晶体管T7的第一极通过该过孔与第七有源层连接，以及使后续形成的第一晶体管T1的第一极通过该过孔与第一有源层连接。
在示例性实施例中，第八过孔V8位于纵向第一区域R1，第八过孔V8内的第四绝缘层被刻蚀掉，暴露出屏蔽电极33的表面。第八过孔V8配置为使后续形成的第一电源线VDD通过该过孔与屏蔽电极33连接。
在示例性实施例中，第九过孔V9位于纵向第一区域R1，第九过孔V9内的第四绝缘层被刻蚀掉，暴露出初始信号线31的表面。第九过孔V9配置为使后续形成的第七晶体管T7的第一极(也是第一晶体管T1的第一极)通 过该过孔与初始信号线31连接。
如图9b所示，在示例性实施例中，第二过孔V2配置为使后续形成的第一电源线VDD通过该过孔与第二极板32连接。由于第二极板32上的开口34与第一极板24存在重叠区域，如果第二过孔V2与开口34之间的间距较小，所形成的第二过孔V2会暴露出第一极板24，则会导致第一电源线VDD与第一极板24连接，造成第一电源线VDD与第三晶体管T3的栅电极之间短路。由于第二极板32与第三有源层的第二区13-2邻近，如果第二过孔V2与第三有源层的第二区13-2之间的间距较小，所形成的第二过孔V2会暴露出第三有源层的第二区13-2，则会导致第一电源线VDD与第三有源层的第二区13-2连接，造成第一电源线VDD与数据线DATA之间短路。
在示例性实施例中，第二过孔V2邻近开口34一侧的边缘与开口34邻近第二过孔V2一侧的边缘之间的间距L3可以大于或等于第二过孔V2邻近第三有源层的第二区13-2一侧的边缘与第三有源层的第二区13-2邻近第二过孔V2一侧的边缘之间的间距L4。
在示例性实施例中，第二过孔V2邻近开口34一侧的边缘与开口34邻近第二过孔V2一侧的边缘之间的间距L3可以大于或等于0.85μm。在一些可能的实现方式中，间距L3可以约为1.5μm至3.0μm。在另一些可能的实现方式中，间距L3可以约为2.0μm至3.0μm。
本公开示例性实施例中，第二过孔V2邻近第三有源层的第二区13-2(交叠区域36)一侧的边缘与第三有源层的第二区13-2邻近第二过孔V2一侧的边缘之间的间距L4可以为大于或等于0.6μm。在一些可能的实现方式中，间距L4可以约为1.2μm至3.0μm。在另一些可能的实现方式中，间距L4可以约为2.0μm至3.0μm。
在示例性实施例中，第二过孔V2邻近开口34一侧的边缘与第二过孔V2邻近第三有源层的第二区13-2一侧的边缘之间的间距L5可以约为2.0μm至2.5μm。
在示例性实施例中，高PPI显示已经称为设计趋势产品，具有更精细的画质显示，具有更高的显示品质。由于高PPI显示的像素面积较小，不利于像素驱动电路的布局，因而在有限空间范围内进行像素驱动电路的排布，需 要综合考虑各种因素。增加间距L2可以减少交叠电容对数据信号传输的影响，降低负载和功耗，增加间距L3可以避免第一电源线VDD与第三晶体管T3的栅电极之间短路，增加间距L4可以避免第一电源线VDD与初始信号线INIT之间短路，但不利于整体排布。综合考虑，可以设置间距L2大于间距L3。在一些可能的实现方式中，间距L2与间距L3之间的差值可以约为0.3μm至0.6μm。
本公开示例性实施例中，通过将第二过孔V2邻近开口34一侧的边缘与开口34邻近第二过孔V2一侧的边缘之间的间距L3设置为大于或等于0.85μm，将第二过孔V2邻近交叠区域36一侧的边缘与交叠区域36邻近第二过孔V2一侧的边缘之间的间距L4设置为大于或等于0.6μm，提高了工艺余量(margin)，避免了短路，提高了良率。
如图10c和图10d所示，在垂直于基底的平面内，第四绝缘层64覆盖第二导电层，其上设置有多个过孔，多个过孔至少包括第二过孔V2，第二过孔V2内的第四绝缘层64被刻蚀掉，暴露出第二极板32的表面。第二过孔V2邻近开口34一侧的边缘与开口34邻近第二过孔V2一侧的边缘之间的间距L3可以大于或等于第二过孔V2邻近第三有源层的第二区13-2的边缘与第三有源层的第二区13-2邻近第二过孔V2一侧的边缘之间的间距L4。
在示例性实施例中，间距L3可以大于或等于0.85μm，间距L4可以为大于或等于0.6μm。
(5)形成第三导电层图案。在示例性实施例中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三金属薄膜，采用图案化工艺对第三金属薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，第三导电层至少包括：第一电源线41、第一晶体管T1的第二极42、第七晶体管T7的第一极43、第四晶体管T4的第一极44、第五晶体管T5的第一极45、第六晶体管T6的第二极46，如图11a和图11b所示，图11b为图11a中B-B向的剖视图。
如图11a和图11b所示，在示例性实施例中，第一电源线41设置在第四绝缘层64上，第一电源线41一方面通过第八过孔V8与屏蔽电极33连接，另一方面通过第二过孔V2与第二极板32连接，使屏蔽电极33和第二极板 32具有与第一电源线41相同的电位。
在示例性实施例中，第一晶体管T1的第二极42同时作为第二晶体管T2的第一极，其第一端通过第六过孔V6与第一晶体管T1的第一有源层连接，其第二端通过第一过孔V1与第一极板24连接，使第一极板24、第一晶体管T1的第二极42和第二晶体管T2的第一极具有相同的电位。
在示例性实施例中，第七晶体管T7的第一极43同时作为第一晶体管T1的第一极，其第一端通过第九过孔V9与初始信号线31连接，其第二端通过第七过孔V7与第七晶体管T7的第七有源层连接，使第七晶体管T7的第一极43和第一晶体管T1的第一极具有与初始信号线31相同的电位。
在示例性实施例中，第四晶体管T4的第一极44通过第五过孔V5与第四晶体管T4的第四有源层连接。在示例性实施例中，第四晶体管T4的第一极44配置为与后续形成的数据信号线DATA连接，因而第五过孔V5作为数据写入孔。
在示例性实施例中，第五晶体管T5的第一极45的第一端与第一电源线41连接，第二端通过第三过孔V3与第五晶体管T5的第五有源层连接。在示例性实施例中，第五晶体管T5的第一极45与第一电源线41可以是一体结构。
在示例性实施例中，第六晶体管T6的第二极46同时作为第七晶体管T7的第二极，其第一端通过第四过孔V4与第六晶体管T6的第六有源层连接。在示例性实施例中，第六晶体管T6的第二极46配置为与后续形成的第二连接电极连接，第二连接电极配置为与后续形成的阳极连接。
在示例性实施例中，第一电源线41可以为非等宽度的折线，第一电源线41的宽度为第一电源线41第一方向X的尺寸。在示例性实施例中，沿着第二方向Y，第一电源线41可以包括依次连接的第一电源部、第二电源部、第三电源部和第四电源部，第一电源部的宽度可以大于第二电源部的宽度，第三电源部的宽度可以大于第四电源部的宽度，第三电源部的宽度可以大于第一电源部的宽度。第一电源线41采用变宽度的折线设置，不仅可以便于像素结构的布局，而且可以降低寄生电容。
在示例性实施例中，第一电源部和第三电源部可以为平行四边形，第二 电源部和第四电源部可以为矩形，即矩形设置在两个平行四边形之间。第一电源部的一对边缘沿着第二方向Y延伸，另一对边缘沿着第一倾斜方向延伸，第一倾斜方向与第二方向Y具有第一夹角，第一夹角可以大于0度，且小于90度。在示例性实施例中，第三电源部的一对边缘沿着第二方向Y延伸，另一对边缘沿着第二倾斜方向延伸，第二倾斜方向与第二方向Y具有第二夹角，第二夹角可以大于0度，且小于90度。在示例性实施例中，第一夹角可以等于第二夹角，第一倾斜方向与第二倾斜方向相对于第二中心线O Y镜像对称。
(6)形成第五绝缘层图案。在示例性实施例中，形成第五绝缘层图案可以包括：在形成前述图案的基底上，沉积第五绝缘薄膜，采用图案化工艺对第五绝缘薄膜进行图案化，形成覆盖第三导电层的第五绝缘层，第五绝缘层上设置有多个过孔，多个过孔至少包括：第十过孔V10和第十一过孔V11，如图12所示。
在示例性实施例中，第十过孔V10位于纵向第一区域R1，第十过孔V10内的第五绝缘层被刻蚀掉，暴露出第四晶体管T4的第一极44的表面。第十过孔V10配置为使后续形成的数据信号线DATA通过该过孔与第四晶体管T4的第一极44连接。
在示例性实施例中，第十一过孔V11位于纵向第三区域R3，第十一过孔V11内的第五绝缘层被刻蚀掉，暴露出第六晶体管T6的第二极46的表面。第十一过孔V11配置为使后续形成的第二连接电极通过该过孔与第六晶体管T6的第二极46连接。
(7)形成第四导电层图案。在示例性实施例中，形成第四导电层可以包括：在形成前述图案的基底上，沉积第四金属薄膜，采用图案化工艺对第四金属薄膜进行图案化，形成设置在第五绝缘层上的第四导电层，第四导电层至少包括：数据信号线51和阳极连接电极52，如图13所示。
在示例性实施例中，数据信号线51沿第二方向Y延伸，通过第十过孔V10与第四晶体管T4的第一极44连接。阳极连接电极52为矩形状，位于纵向第三区域R3，通过第十一过孔V11与第六晶体管T6的第二极46连接，阳极连接电极52配置为与后续形成的阳极连接。
在示例性实施例中，后续制备流程可以包括：在形成前述图案的基底上， 涂覆平坦薄膜，采用图案化工艺对平坦薄膜进行图案化，形成覆盖第四导电层的平坦层，平坦层上设置有第十二过孔，第十二过孔暴露出阳极连接电极52的表面。随后，在形成前述图案的基底上，沉积导电薄膜，采用图案化工艺对导电薄膜进行图案化，形成设置在平坦层上的阳极，阳极通过第十二过孔与阳极连接电极52连接。由于阳极连接阳极连接电极52，阳极连接电极52连接第六晶体管T6的第二极46，因而实现了像素驱动电路可以驱动发光器件发光。随后，在阳极上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层，每个子像素的像素定义层设置有像素开口，像素开口暴露出阳极。随后，采用蒸镀工艺形成有机发光层，在有机发光层上形成阴极。随后，形成封装层，封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光器件。
在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
在示例性实施例中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种， 可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(GI)层，第四绝缘层称为层间绝缘(ILD)层，第五绝缘层称为钝化(PVX)层。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。平坦层可以采用有机材料，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯。阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。
在示例性实施例中，第一绝缘层的厚度为3000埃到5000埃，第二绝缘层的厚度为1000埃到2000埃，第三绝缘层的厚度为4500埃到7000埃，第四绝缘层的厚度为3000埃到5000埃，第五绝缘层的厚度为3000埃到5000埃。
本公开所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做具体的限定。
从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显示基板，通过设置交叠区域与驱动晶体管的沟道区域之间的间距，有效减少了交叠电容对驱动晶体管传输数据信号的影响，降低了驱动晶体管的负载，降低了像素驱动电路的功耗，提高了显示效果。通过设置第二过孔与开口之间的间距以及第二过孔与驱动晶体管的第二区之间的间距，提高了工艺余量，避免了短路，提高了良品率。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开还提供一种显示基板的制作方法，以制作上述实施例提供的显示基板。在示例性实施例中，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括驱动晶体管和存储电容；所述制备方 法包括：
在基底上依次形成半导体层、第一导电层和第二导电层；所述半导体层至少包括驱动晶体管的有源层，所述第一导电层至少包括所述存储电容的第一极板，所述第二导电层至少包括所述存储电容的第二极板和极板连接线，所述极板连接线在第一方向上连接相邻子像素中的第二极板；所述第一方向为子像素行的方向；
所述驱动晶体管的有源层至少包括沟道区，所述沟道区至少包括沿第一方向延伸的第一沟道段和沿第二方向延伸的第二沟道段，所述第二方向为子像素列的方向；所述沟道区在第二方向上具有第二方向有效长度，所述第二方向有效长度是所述第二沟道段第二方向的长度；
所述极板连接线在基底上的正投影与所述半导体层在基底上的正投影存在交叠区域，所述交叠区域与所述驱动晶体管的沟道区之间的间距大于或等于所述第二方向有效长度。
在示例性实施例中，所述交叠区域与驱动晶体管的沟道区之间的间距大于或等于1.5μm。
在示例性实施例中，所述制备方法还包括：
形成第三导电层，所述第三导电层至少包括第一电源线，所述第一电源线通过电源过孔与所述第二极板连接；所述第二极板上设置有开口，所述电源过孔设置在所述开口与所述交叠区域之间，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距，大于或等于所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距。
在示例性实施例中，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距大于或等于0.85μm；所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距大于或等于0.6μm。
本公开提供的显示基板的制作方法所制作的显示基板，其实现原理和实现效果类似，在此不再赘述。
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

  1. 一种显示基板，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括驱动晶体管和存储电容；在垂直于显示基板的平面内，所述显示基板包括在基底上依次设置的半导体层、第一导电层和第二导电层；所述半导体层至少包括驱动晶体管的有源层，所述第一导电层至少包括所述存储电容的第一极板，所述第二导电层至少包括所述存储电容的第二极板和极板连接线，所述极板连接线在第一方向上连接相邻子像素中的第二极板；所述第一方向为子像素行的方向；
    所述驱动晶体管的有源层至少包括沟道区，所述沟道区至少包括沿第一方向延伸的第一沟道段和沿第二方向延伸的第二沟道段，所述第二方向为子像素列的方向；所述沟道区在第二方向上具有第二方向有效长度，所述第二方向有效长度是所述第二沟道段第二方向的长度；
    所述极板连接线在基底上的正投影与所述半导体层在基底上的正投影存在交叠区域，所述交叠区域与所述驱动晶体管的沟道区之间的间距大于或等于所述第二方向有效长度。
  2. 根据权利要求1所述的显示基板，其中，所述驱动晶体管的有源层还包括分别与所述沟道区连接的第一区和第二区，所述交叠区域中的半导体层包括所述驱动晶体管的第二区。
  3. 根据权利要求2所述的显示基板，其中，所述驱动晶体管的沟道区包括第一沟道段、第二沟道段、第三沟道段、第四沟道段和第五沟道段；所述第一沟道段的第一端与所述第一区连接，所述第一沟道段的第二端沿第一方向延伸后与所述第二沟道段的第一端连接；所述第二沟道段的第二端沿第二方向的反方向延伸后与所述第三沟道段的第一端连接；所述第三沟道段的第二端沿第一方向延伸后与所述第四沟道段的第一端连接；所述第四沟道段的第二端沿第二方向延伸后与所述第五沟道段的第一端连接；所述第五沟道段的第二端沿第一方向延伸后与所述第二区连接；
    所述交叠区域与驱动晶体管的沟道区之间的间距为，所述交叠区域邻近 所述第五沟道段第二方向一侧的边缘与所述第五沟道段邻近所述交叠区域第二方向一侧的边缘之间的距离。
  4. 根据权利要求1至3任一项所述的显示基板，其中，所述交叠区域与驱动晶体管的沟道区之间的间距大于或等于1.5μm。
  5. 根据权利要求1至3任一项所述的显示基板，其中，所述交叠区域与驱动晶体管的沟道区之间的间距为1.6μm至4.5μm。
  6. 根据权利要求1至3任一项所述的显示基板，其中，所述像素驱动电路还包括第三导电层，所述第三导电层至少包括第一电源线，所述第一电源线通过电源过孔与所述第二极板连接；所述第二极板的中部设置有开口，所述电源过孔设置在所述开口与所述交叠区域之间。
  7. 根据权利要求6所述的显示基板，其中，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距，大于或等于所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距。
  8. 根据权利要求7所述的显示基板，其中，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距大于或等于0.85μm。
  9. 根据权利要求7所述的显示基板，其中，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距为1.5μm至3.0μm。
  10. 根据权利要求7所述的显示基板，其中，所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距大于或等于0.6μm。
  11. 根据权利要求7所述的显示基板，其中，所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距为1.2μm至3.0μm。
  12. 根据权利要求2所述的显示基板，其中，所述驱动晶体管的第二区 的导电率大于所述驱动晶体管的沟道区的导电率。
  13. 一种显示装置，包括如权利要求1～12任一项所述的显示基板。
  14. 一种显示基板的制备方法，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括驱动晶体管和存储电容；所述制备方法包括：
    在基底上依次形成半导体层、第一导电层和第二导电层；所述半导体层至少包括驱动晶体管的有源层，所述第一导电层至少包括所述存储电容的第一极板，所述第二导电层至少包括所述存储电容的第二极板和极板连接线，所述极板连接线在第一方向上连接相邻子像素中的第二极板；所述第一方向为子像素行的方向；
    所述驱动晶体管的有源层至少包括沟道区，所述沟道区至少包括沿第一方向延伸的第一沟道段和沿第二方向延伸的第二沟道段，所述第二方向为子像素列的方向；所述沟道区在第二方向上具有第二方向有效长度，所述第二方向有效长度是所述第二沟道段第二方向的长度；
    所述极板连接线在基底上的正投影与所述半导体层在基底上的正投影存在交叠区域，所述交叠区域与所述驱动晶体管的沟道区之间的间距大于或等于所述第二方向有效长度。
  15. 根据权利要求14所述的显示基板的制备方法，其中，
    所述制备方法还包括：
    形成第三导电层，所述第三导电层至少包括第一电源线，所述第一电源线通过电源过孔与所述第二极板连接；所述第二极板上设置有开口，所述电源过孔设置在所述开口与所述交叠区域之间，所述电源过孔邻近所述开口第一方向一侧的边缘与所述开口邻近所述电源过孔第一方向一侧的边缘之间的间距，大于或等于所述电源过孔邻近所述交叠区域第一方向一侧的边缘与所述交叠区域邻近所述电源过孔第一方向一侧的边缘之间的间距。
PCT/CN2020/131740 2020-11-26 2020-11-26 显示基板及其制作方法、显示装置 WO2022109919A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/435,046 US20230180521A1 (en) 2020-11-26 2020-11-26 Display Substrate, Preparation Method thereof, and Display Apparatus
PCT/CN2020/131740 WO2022109919A1 (zh) 2020-11-26 2020-11-26 显示基板及其制作方法、显示装置
CN202080002999.7A CN114793474A (zh) 2020-11-26 2020-11-26 显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/131740 WO2022109919A1 (zh) 2020-11-26 2020-11-26 显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
WO2022109919A1 true WO2022109919A1 (zh) 2022-06-02

Family

ID=81755063

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/131740 WO2022109919A1 (zh) 2020-11-26 2020-11-26 显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US20230180521A1 (zh)
CN (1) CN114793474A (zh)
WO (1) WO2022109919A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799064A (zh) * 2016-08-29 2018-03-13 三星显示有限公司 有机发光显示装置及其制造方法
CN110047914A (zh) * 2019-04-29 2019-07-23 厦门天马微电子有限公司 有机发光显示面板和显示装置
US20200091350A1 (en) * 2018-09-13 2020-03-19 Lg Display Co., Ltd. Tft substrate and light emitting display device including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799064A (zh) * 2016-08-29 2018-03-13 三星显示有限公司 有机发光显示装置及其制造方法
US20200091350A1 (en) * 2018-09-13 2020-03-19 Lg Display Co., Ltd. Tft substrate and light emitting display device including the same
CN110047914A (zh) * 2019-04-29 2019-07-23 厦门天马微电子有限公司 有机发光显示面板和显示装置

Also Published As

Publication number Publication date
US20230180521A1 (en) 2023-06-08
CN114793474A (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
WO2022057491A1 (zh) 显示基板及其制备方法、显示装置
WO2022062465A1 (zh) 显示基板及其制备方法、显示装置
WO2022042046A1 (zh) 显示基板及其制备方法、显示装置
WO2022179189A1 (zh) 显示基板及其制备方法、显示装置
WO2023000125A1 (zh) 显示基板及其制备方法、显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
WO2022227005A1 (zh) 显示基板及其制备方法、显示装置
WO2023004763A1 (zh) 显示基板及其制备方法、显示装置
WO2022204918A1 (zh) 显示基板及其制备方法、显示装置
WO2022178827A1 (zh) 显示基板及其制备方法、显示装置
WO2022222070A1 (zh) 显示基板及其制备方法、显示装置
WO2022109919A1 (zh) 显示基板及其制作方法、显示装置
CN113450715A (zh) 显示基板及其制备方法、显示装置
WO2022160535A1 (zh) 显示基板及其制备方法、显示装置
WO2023016341A1 (zh) 显示基板及其制备方法、显示装置
WO2023178612A1 (zh) 显示基板及其制备方法、显示装置
WO2023279333A1 (zh) 显示基板及显示装置
WO2023221040A1 (zh) 显示基板及其制备方法、显示装置
WO2023051103A1 (zh) 显示基板及其制备方法、显示装置
WO2023039886A1 (zh) 显示基板及其制备方法、显示装置
WO2024031315A1 (zh) 显示基板及其制备方法、显示装置
WO2023000215A1 (zh) 显示基板及显示装置
WO2022198377A1 (zh) 显示基板及其制作方法、显示装置
WO2023115457A1 (zh) 显示基板及其驱动方法、显示装置
WO2022193315A1 (zh) 触控显示基板及其制备方法、触控显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20962810

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 13/09/2023)

122 Ep: pct application non-entry in european phase

Ref document number: 20962810

Country of ref document: EP

Kind code of ref document: A1