WO2022005152A1

WO2022005152A1 - 회로 기판

Info

Publication number: WO2022005152A1
Application number: PCT/KR2021/008143
Authority: WO
Inventors: 정재훈; 신종배; 이수민
Original assignee: LG Innotek Co Ltd
Current assignee: LG Innotek Co Ltd
Priority date: 2020-06-29
Filing date: 2021-06-29
Publication date: 2022-01-06
Anticipated expiration: 2022-12-29
Also published as: US12431419B2; JP2023533233A; US20230290716A1; JP7644153B2; CN116250378A

Abstract

실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 일면에 배치되고, 패드를 포함하는 제1 회로 패턴; 및 상기 제1 절연층의 일면에 배치되고, 상기 패드를 노출하는 캐비티를 포함하는 제2 절연층을 포함하고, 상기 제1 회로 패턴은, 상기 제1 절연층의 일면에 배치되는 제1-1 금속층과, 상기 제1-1 금속층의 일면에 배치되는 제1-2 금속층을 포함하고, 상기 제1-1 금속층의 면적은 상기 제1-2 금속층의 면적보다 크고, 상기 제1-1 금속층의 적어도 일부의 측면은 상기 캐비티를 통해 노출된다.

Description

회로 기판

실시 예는 회로 기판 및 이를 포함하는 패키지 기판에 관한 것이다.

회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조를 가진다. 이러한 회로 기판은 내부에 소자가 매립되는 형태의 임베디드(embedded) 구조를 가질 수 있다.

최근에는 전자 부품의 소형화 및 다기능을 실현하기 위하여, 회로기판을 고밀도 집적화가 가능한 다층의 구조로 사용되고 있다.

일반적으로, 종래의 임베디드 회로기판은 드릴 비트(drill bit)를 이용하여 소자를 내장하기 위한 캐비티(cavity)를 형성하거나, 소자의 안착을 위하여 이형 필름 등의 부자재를 사용하거나, 샌드블러스트(sand blast)를 이용하여 소자를 내장하기 위한 캐비티를 형성하였다.

그러나, 종래의 회로기판에 포함된 캐비티는 내벽의 경사각이 캐비티의 바닥면을 기준으로 150°이상으로 형성되며, 이에 따라 상기 캐비티 내에 소자의 실장 공간을 마련하기 위해서는, 상기 내벽의 경사각을 고려함에 따라 상대적으로 캐비티 형성을 위해 필요한 공간이 커지는 문제가 있다. 이에 따라, 종래의 회로기판은 회로의 집적도가 감소하며, 캐비티 형성 공간이 커짐에 따른 회로기판의 전체 부피가 증가하는 문제가 있다.

실시 예에서는 캐비티의 내벽의 경사각을 개선시킬 수 있는 회로기판, 패키지 기판 및 이의 제조 방법에 관한 것이다.

또한, 실시 예에서는 캐비티의 형성 공정에서, 캐비티의 바닥면에 필요로 한 스탑 레이어(stop layer)를 별도로 형성하지 않고도 원하는 영역에 원하는 깊이의 캐비티를 형성할 수 있는 회로기판, 패키지 기판 및 이의 제조 방법을 제공할 수 있도록 한다.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

실시 예에 따른 회로기판은 제1 절연층; 상기 제1 절연층의 일면에 배치되고, 패드를 포함하는 제1 회로 패턴; 및 상기 제1 절연층의 일면에 배치되고, 상기 패드를 노출하는 캐비티를 포함하는 제2 절연층을 포함하고, 상기 제1 회로 패턴은, 상기 제1 절연층의 일면에 배치되는 제1-1 금속층과, 상기 제1-1 금속층의 일면에 배치되는 제1-2 금속층을 포함하고, 상기 제1-1 금속층의 면적은 상기 제1-2 금속층의 면적보다 크고, 상기 제1-1 금속층의 적어도 일부의 측면은 상기 캐비티를 통해 노출된다.

또한, 상기 제1-1 금속층은, 상기 제1-1 금속층과 수직 방향으로 오버랩되는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고, 상기 제2 부분의 측면은 상기 캐비티를 통해 노출된다.

또한, 상기 제1-1 금속층의 상기 제2 부분은, 상기 캐비티의 외측을 둘러싸는 폐루프 형상을 가지며 상기 제1 절연층과 제2 절연층 사이에 배치된다.

또한, 상기 제1-1 금속층은 상기 제1-2 금속층의 시드층이다.

또한, 상기 제1-1 금속층의 상기 제1 부분의 상면은 상기 제1-2 금속층의 하면과 직접 접촉하고, 상기 제1-1 금속층의 상기 제2 부분의 상면은 상기 제2 절연층과 직접 접촉한다.

또한, 상기 제1-1 금속층의 상기 제2 부분은, 상기 제1-2 금속층과 일정 간격 이격된다.

또한, 상기 제1 회로 패턴은, 상기 캐비티와 인접한 영역에 배치되는 제1-1 회로 패턴 및 상기 제1-1 회로 패턴 이외의 제1-2 회로 패턴을 포함하고, 상기 제1-2 회로 패턴의 제1-1 금속층과 상기 제1-2 회로 패턴의 제1-2 금속층은 서로 동일한 면적을 가지고, 상기 제1-1 회로 패턴의 제1-1 금속층은 상기 제1-1 회로 패턴의 제1-2 금속층보다 큰 면적을 가진다.

또한, 상기 제1-1 회로 패턴의 제1-1 금속층은, 상기 제1-1 회로 패턴의 제1-2 금속층과 수직 방향으로 오버랩되는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고, 상기 제1-1 회로 패턴의 제1-1 금속층의 제2 부분은, 상기 캐비티의 외측을 둘러싸며, 상기 제1 절연층과 제2 절연층 사이에 배치된다.

또한, 상기 제2 절연층은 제2-1 절연층 및 제2-2 절연층을 포함하고, 상기 캐비티는 상기 제2-1 절연층 및 상기 제2-2 절연층을 공통으로 관통한다.

또한, 상기 제2 절연층은 제2-1 절연층 및 제2-2 절연층을 포함하고, 상기 제2-1 절연층 및 제2-2 절연층 사이에 배치되는 제2 회로 패턴을 포함하고, 상기 캐비티는, 상기 제2-1 절연층에 형성되는 제1 캐비티 및 상기 제2-2 절연층에 형성되고 상기 제1 캐비티와 다른 크기를 가지는 제2 캐비티를 포함하며, 상기 제1-1 금속층의 적어도 일부의 측면은 상기 제1 캐비티를 통해 노출되고, 상기 제2 회로 패턴은, 상기 제2-1 절연층의 일면에 배치되는 제2-1 금속층과, 상기 제2-1 금속층의 일면에 배치되는 제2-2 금속층을 포함하고, 상기 제2-1 금속층의 면적은 상기 제2-2 금속층의 면적보다 크고, 상기 제2-1 금속층의 적어도 일부의 측면은 상기 제2 캐비티를 통해 노출된다.

또한, 상기 제2 절연층의 두께는 5um 내지 20um 범위를 가진다.

또한, 상기 제2 절연층은 RCC(Resin Coated Copper)을 포함한다.

한편, 실시 예에 따른 패키지 기판은 제1 절연층; 상기 제1 절연층의 일면에 배치되고, 패드를 포함하는 제1 회로 패턴; 상기 제1 절연층의 일면에 배치되고, 상기 패드를 노출하는 캐비티를 포함하는 제2 절연층; 상기 패드 위에 배치되는 접속부; 및 상기 접속부 위에 배치되는 전자소자를 포함하고, 상기 제1 회로 패턴은, 상기 제1 절연층의 일면에 배치되는 제1-1 금속층과, 상기 제1-1 금속층의 일면에 배치되는 제1-2 금속층을 포함하고, 상기 제1-1 금속층의 면적은 상기 제1-2 금속층의 면적보다 크고, 상기 제1-1 금속층은, 상기 제1-1 금속층과 수직 방향으로 오버랩되는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고, 상기 제2 부분의 측면은 상기 캐비티를 통해 노출된다.

또한, 상기 제2 절연층은 5um 내지 20um 범위의 두께를 가지는 RCC(Resin Coated Copper)을 포함한다.

또한, 실시 예에 따른 회로기판은 제1 절연층; 상기 제1 절연층의 일면에 배치되고, 패드를 포함하는 제1 회로 패턴; 및 상기 제1 절연층의 일면에 배치되고, 상기 패드를 노출하는 캐비티를 포함하는 제2 절연층을 포함하고, 상기 캐비티의 내벽의 경사각은, 상기 제1 절연층의 상면에 대해 90.1 도 내지 100도 사이의 범위를 가지고, 상기 제2 절연층은 레진 내에 유리섬유가 배치된 프리프레그를 포함하고, 상기 제2 절연층의 유리섬유는 상기 캐비티의 내측으로 돌출되지 않는다.

또한, 상기 캐비티의 수직 단면은 직사각형 또는 정사각형 형상을 가진다.

또한, 상기 캐비티의 수평 단면은 곡면을 포함한다.

또한, 상기 캐비티의 수평 단면은 일정 곡률을 가지는 에지 부분을 포함한다.

또한, 상기 캐비티의 에지 부분이 가지는 곡률은, 20um ~ 80um 범위의 원이 가지는 곡률에 대응한다.

실시 예에 따른 회로기판은 제1 절연층; 및 상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층;을 포함하고, 상기 캐비티는 상기 제2 절연층을 관통하며 형성되고, 상기 캐비티의 내벽은, 상기 제1 절연층의 상면과 접촉하고, 제1 경사각을 가지는 제1 부분과, 상기 제1 부분으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가지는 제2 부분과, 상기 제2 부분으로부터 연장되고, 상기 제1 및 제2 경사각과 다른 제3 경사각을 가지는 제3 부분을 포함한다.

상기 제1 경사각은 상기 제2 및 제3 경사각보다 작고, 상기 제2 경사각은 상기 제1 및 제3 경사각보다 크고, 상기 제3 경사각은, 상기 제1 경사각보다 크면서 상기 제2 경사각보다 작다.

상기 제1 경사각은 89도 내지 91도 사이의 범위를 가지고, 상기 제2 경사각은 130도 내지 160도 범위를 가지고, 상기 제2 경사각은 92도 내지 130도 범위를 가진다.

또한, 상기 캐비티는 상기 내벽의 제1 부분과 제2 부분 사이에 제1 변곡점과, 상기 내벽의 제2 부분과 제3 부분 사이에 제2 변곡점을 포함한다.

또한, 상기 제1 절연층의 상면 위에 배치되고, 상기 캐비티를 통해 노출되는 패드를 포함하고, 상기 제2 변곡점은, 상기 패드의 상면보다 낮게 위치한다.

또한, 상기 패드는, 상기 제1 절연층의 상면 위에 배치되는 제1 금속층과, 상기 제1 금속층의 상면 위에 배치되는 제2 금속층을 포함하고, 상기 제1 변곡점은 상기 제1 금속층과 동일 높이를 가진다.

또한, 상기 제2 절연층의 두께는 5um 내지 20um 범위를 가진다.

또한, 상기 제2 절연층은 RCC(Resin Coated Copper)을 포함한다.

또한, 상기 캐비티의 내벽의 제1 부분의 표면 거칠기는, 상기 캐비티의 내벽의 제2 부분 또는 제3 부분의 표면 거칠기와 다르다.

실시 예에서는 제1 절연층의 상면에 배치되는 제1 회로 패턴을 포함한다. 상기 제1 회로 패턴은 시드층인 제1-1 금속층과, 상기 제1-1 금속층 상에 배치되는 도금층인 제1-2 금속층을 포함할 수 있다. 그리고, 실시 예에서는 제2 절연층에 형성될 캐비티(C)의 스톱 레이어로, 상기 제1-2 금속층의 시드층인 제1-1 금속층을 이용한다. 이에 따라, 실시 예에서의 제1-1 금속층의 면적은 제1-2 금속층의 면적보다 클 수 있다. 또한, 실시 예에서의 제1-1 금속층은 수직 방향에서 제1-2 금속층과 중첩되는 제1 부분과, 상기 제1-2 금속층과 중첩되지 않는 제2 부분을 포함할 수 있다. 그리고, 상기 제1-1 금속층의 제2 부분의 측면은 제2 절연층에 형성되는 캐비티(C)를 통해 노출될 수 있다. 그리고, 상기 제1-1 금속층의 제2 부분은 상기 캐비티(C)의 외측을 둘러싸며 상기 제1 절연층과 상기 제2 절연층 사이에 배치될 수 있다.

이에 따르면, 실시 예에서는 레이저 공정을 이용하여 상기 제2 절연층에 캐비티를 형성할 때 필요한 별도의 스톱 레이어를 형성하지 않아도 되며, 이에 따른 제조 단가 절감 및 제조 공정 간소화를 달성할 수 있다.

또한, 실시 예에서는 2회의 가공 공정을 진행하여 캐비티를 형성한다. 예를 들어, 실시 예에서는 이산화탄소(CO₂) 레이저에 의해 1차 가공을 진행하고, 자외선(UV) 레이저를 사용하여 2차 가공을 진행하여 캐비티를 형성한다. 즉, 상기 이산화탄소(CO₂) 레이저에 의해 캐비티가 형성되는 경우, 레이저 가공시에 진행된 레이저 소스의 이동 간격에 대응하게, 상기 캐비티의 내벽에 계단 형태의 단차가 발생하게 된다. 이에 따라, 실시 예에서는 자외선(UV) 레이저를 사용하여 상기 이산화탄소(CO₂) 레이저를 통해 형성된 캐비티를 추가 가공할 수 있다. 이에 따라 실시 예에서의 캐비티의 내벽은 캐비티의 바닥면 또는 절연층의 표면에 대하여 거의 수직일 수 있다. 예를 들어, 캐비티의 내벽은 캐비티의 바닥면 또는 절연층의 표면에 대해 90.01° 내지 100°의 경사각을 가질 수 있다. 예를 들어, 캐비티의 내벽은 캐비티의 바닥면 또는 절연층의 표면에 대해 90.1° 내지 95°의 경사각을 가질 수 있다. 예를 들어, 캐비티의 내벽은 캐비티의 바닥면 또는 절연층의 표면에 대해 91° 내지 93°의 경사각을 가질 수 있다. 이를 통해, 실시 예에서의 캐비티의 수직 단면 형상은 직사각형 또는 정사각형에 가까울 수 있다. 이에 따라, 실시 예에서는 절연층 내에서 캐비티가 차지하는 공간을 줄일 수 있고, 이에 따른 회로 집적도를 향상시킬 수 있다.

즉, 캐비티(C)의 사이즈는 이의 내부에 배치될 전자 소자의 사이즈에 대응되게 하부 영역의 폭이 결정될 수 있다. 이때, 비교 예에서는 상기 캐비티(C)의 하부 영역보다 상부 영역의 폭이 더 크며, 상기 상부 영역과 하부 영역의 폭의 차이에 대응하는 공간만큼 공간 낭비가 발생한다. 예를 들어, 비교 예에서와 같은 이산화탄소(CO₂) 레이저 등을 사용하는 경우, 캐비티의 내벽의 경사각은 110° 이상을 가진다. 그리고, 비교 예에서는 상기 캐비티의 내벽이 가지는 경사각에 의해, 전자 소자의 사이즈 대비 상기 캐비티의 사이즈가 상당히 클 수 있다. 이와 다르게, 실시 예에서는 상기 캐비티의 내벽의 경사각을 거의 수직에 가깝도록 함으로써, 상기 캐비티의 사이즈를 줄일 수 있고, 이에 따라 발생하는 공간 낭비를 해결할 수 있다.

또한, 실시 예에서의 캐비티(C)의 적어도 일부분은 라운딩된 부분을 포함할 수 있다. 예를 들어, 캐비티의 형상은 라운딩된 부분을 포함하는 형상을 가질 수 있다. 예를 들어, 실시 예에서의 캐비티(C)는 적어도 일부분이 곡면을 가질 수 있다. 예를 들어, 실시 예에서의 캐비티(C)은 에지 부분이 곡면의 형상을 가질 수 있다. 이에 따라, 실시 예에서는 상기 캐비티의 에지 부분이 수직한 직선을 가짐에 따라 발생할 수 있는 문제를 해결할 수 있다. 예를 들어, 상기 캐비티의 에지 부분이 수직한 직선을 가지는 경우, 상기 에지 부분에서 응력이 집중되고, 이에 따른 캐비티 무너짐과 같은 구조적 신뢰성 문제가 해결할 수 있다. 이에 반하여, 실시 에서는 상기 캐비티의 에지 부분이 곡면을 포함하도록 함으로써, 상기 구조적 신뢰성 문제를 해결할 수 있으며, 이에 따른 제품 만족도를 향상시킬 수 있다.

또한, 실시 예에서 캐비티가 형성되는 절연층은 프리프레그로 형성될 수 있다. 상기 프리프레그는 강성 확보를 위해, 레진 내에 유리 섬유가 포함되어 있다. 그리고, 상기 캐비티(C)의 형성 과정에서, 상기 유리 섬유의 일부는 상기 캐비티(C)를 통해 외부로 노출될 수 있다. 그리고, 상기 유리 섬유가 캐비티(C)를 통해 노출되는 경우, 다양한 신뢰성 문제가 발생할 수 있다. 예를 들어, 상기 유리 섬유에 의해, 상기 캐비티(C) 내에 배치되는 전자 소자의 평탄도에 문제가 발생할 수 있다. 예를 들어, 상기 유리 섬유에 의해, 상기 캐비티(C) 내에 배치되는 전자 소자의 전기적 쇼트가 발생할 수 있다. 이에 따라, 실시 예에서는 이산화탄소(CO₂) 레이저를 이용하여 1차 캐비티 가공을 진행한 후에, 자외선(UV) 레이저를 이용하여 2차 캐비티 가공을 진행한다. 이때, 상기 자외선(UV) 레이저는 상기 캐비티(C)의 내벽의 경사각을 거의 수직에 가깝도록 하며, 나아가 상기 1차 가공된 캐비티를 통해 노출된 유리 섬유를 제거할 수 있다. 즉, 실시 예에서는 상기 캐비티(C)의 신뢰성을 향상시키기 위해 자외선(UV) 레이저를 이용한 캐비티 가공을 추가로 진행한다. 이때, 상기 자외선(UV) 레이저는 상기 캐비티를 통해 노출될 수 있는 유리 섬유를 제거할 수 있다. 이에 따라, 실시 예에서는 캐비티의 구조적 신뢰성을 향상시킬 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다.

또한, 실시 예의 회로 기판은 제1 절연층 및 상기 제1 절연층 위에 배치되는 제2 절연층을 포함한다. 그리고, 상기 제2 절연층에는 캐비티가 형성된다. 이때, 상기 캐비티의 내벽은, 제1 절연층의 상면으로부터 연장하고, 제1 경사각을 가지는 제1 부분과, 제2 경사각을 가지는 제2 부분과, 제3 경사각을 가지는 제3 부분을 포함한다. 이때, 상기 제1 내지 제3 경사각은 서로 다르다. 예를 들어, 캐비티의 내벽의 제1 부분과 제2 부분 사이에는 제1 변곡부가 형성되고, 제2 부분과 제3 부분 사이에는 제2 변곡부가 형성된다. 그리고, 상기 제1 부분의 제1 경사각은 상기 제2 부분의 제2 경사각보다 작을 수 있다. 또한, 상기 제2 부분의 제2 경사각은 상기 제3 부분의 제3 경사각보다 클 수 있다. 또한, 상기 제3 부분의 제3 경사각은 상기 제1 부분의 제1 경사각보다는 크고, 제2 부분의 제2 경사각보다는 작을 수 있다. 상기와 같은 실시 예에서는 상기 제1 부분과 제3 부분의 경사각을 비교 예 대비 작게 형성할 수 있으며, 이에 따른 비교 예 대비 캐비티 형성을 위해 필요한 공간을 최소화할 수 있다. 나아가, 실시 예에서는 동일 공간 내에서 회로 집적도를 향상시킬 수 있다. 나아가, 실시 예에서는 상기 캐비티의 내벽의 평균 경사각을 비교 예 대비 줄일 수 있으며, 이에 따라 동일 면적 내에서 비교 예 대비 더 많은 회로 형성이 가능하고, 이에 따른 전체적인 회로기판의 부피를 감소시킬 수 있다.

또한 실시 예에서의 패키지 기판에는 캐비티 내에 배치되는 몰딩층을 포함한다. 이때, 상기 캐비티의 내벽의 제1 부분, 제2 부분 및 제3 부분은 접촉하며 배치된다. 이때, 상기 캐비티의 내벽의 제1 부분, 제2 부분 및 제3 부분은 단일 경사각이 아닌, 제1 변곡부 및 제2 변곡부를 기준으로 서로 다른 경사각을 가질 수 있다. 상기와 같은 실시 예의 캐비티의 구조는 상기 몰딩층과의 접촉하는 표면면적을 증가시킬 수 있으며, 이에 따라 상기 몰딩층과 회로기판 사이의 접합력을 향상시킬 수 있다.

또한, 실시 예에서는 마스크 패턴을 이용하여 캐비티를 형성한다. 이때, 상기 마스크 패턴은 캐비티의 하부 영역에서 상기 캐비티의 깊이를 결정하도록 하는 제1 마스크 패턴과, 캐비티의 상부 영역에서 상기 캐비티의 주위를 둘러싸며 배치되어 상기 캐비티의 상부 폭을 결정하도록 하는 제2 마스크 패턴을 포함한다. 이때, 비교 예에서는 상기 제1 마스크 패턴과 제2 마스크 패턴을 별도의 금속층을 이용하여 형성하였다. 이와 다르게, 실시 예에서는 회로 패턴을 형성하는데 사용한 시드층을 상기 제1 마스크 패턴과 제2 마스크 패턴으로 이용할 수 있도록 한다. 이때, 상기 제1 마스크 패턴과 제2 마스크 패턴은 수직 방향에서 적어도 일부가 중첩된다. 즉, 비교 예에서의 제1 마스크 패턴과 제2 마스크 패턴은 수직 방향에서 중첩되지 않도록 배치된다. 이에 따라, 비교 예에서는 레이저 가공 시의 공정 편차에 의해 상기 제2 마스크 패턴을 벗어난 영역으로의 레이저 가공이 이루어지고, 이에 따라 제1 절연층의 일부가 가공되는 문제가 발생할 수 있다. 이와 다르게 실시 예에서는 상기와 같이 제1 마스크 패턴과 제2 마스크 패턴을 일부 중첩되도록 배치하여, 캐비티 가공 영역에 정확히 캐비티를 가공할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.

도 1은 제1 실시 예에 따른 회로기판을 나타낸 도면이다.

도 2는 도 1의 일부 구성의 평면도이다.

도 3은 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.

도 4는 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.

도 5 내지 도 10은 도 1에 도시된 회로기판의 제조 방법을 공정순으로 나타낸 도면이다.

도 11 내지 도 13은 도 1의 회로 기판의 변형 예를 나타낸 도면이다.

도 14는 제2 실시 예에 따른 회로 기판을 나타낸 도면이다.

도 15는 도 14의 회로 기판의 일부 구성의 평면도이다.

도 16 내지 도 22는 도 14에 도시된 회로기판의 제조 방법을 공정순으로 나타낸 도면이다.

도 23a 및 도 23b는 제3 실시 예에 따른 캐비티의 구조를 구체적으로 나타낸 도면이다.

도 24는 제3 실시 예에 따른 캐비티 가공 방법을 설명하기 위한 도면이다.

도 25 비교 예에 따른 캐비키 가공 방법을 설명하기 위한 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.

또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함 할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.

또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.

도 1은 제1 실시 예에 따른 회로기판을 나타낸 도면이고, 도 2는 도 1의 일부 구성의 평면도이다.

도 1을 참조하면, 제1 실시 예에 따른 회로기판(100)은 제1 절연층(110), 제2 절연층(120), 제3 절연층(130), 회로패턴(140, 150, 160, 170), 비아(V1, V2, V3), 보호층(180, 185)을 포함한다.

제1 절연층(110)은 회로기판(100)의 중앙에 배치된 절연층일 수 있다.

제1 절연층(110)의 상부에는 제2 절연층(120)이 배치된다.

또한, 제1 절연층(110)의 하부에는 제3 절연층(130)이 배치된다.

이때, 도면 상에는 제1 절연층(110)이 회로기판(100)의 전체 적층 구조에서, 정중앙층에 배치되는 것으로 도시하였으나, 이에 한정되지는 않는다. 즉, 상기 제1 절연층(110)은 회로기판(100)의 전체 적층 구조에서, 상부측에 치우친 위치에 배치될 수도 있으며, 이와 반대로 하부측에 치우친 위치에 배치될 수도 있을 것이다.

여기에서, 도 1을 참조하면, 제1 절연층(110)의 상부에는 제2 절연층(120)이 배치될 수 있다. 제2 절연층(120)은 단일층으로 구성될 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 제2 절연층(120)은 복수의 층 구조를 가질 수 있다. 다만, 실시 예에서의 제2 절연층(120)에는 캐비티(C)가 형성될 수 있다. 그리고, 상기 제2 절연층(120)이 복수의 층 구조를 가지는 경우, 도 1에 도시된 1층의 제2 절연층은 상기 캐비티(C)가 형성된 절연층을 나타낸 것일 수 있다.

또한, 제1 절연층(110)의 하부에는 제3 절연층(130)이 배치된다. 이때, 제3 절연층(130)은 단일 층으로 구성될 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 제3 절연층(130)은 복수의 층 구조를 가질 수도 있을 것이다.

또한, 도면 상에는 회로기판(100)이 절연층의 층수를 기준으로 3층 구조를 가지는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 회로기판(100)은 절연층의 층수를 기준으로 3층보다 적은 층수를 가질 수 있고, 이와 다르게 3층보다 많은 층수를 가질 수도 있을 것이다.

제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.

예를 들어, 제1 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.

또한, 상기 제1 절연층(110)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.

또한, 상기 제1 절연층(110)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(110)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.

또한, 상기 제1 절연층(110)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(110)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다.

한편, 제2 절연층(120) 및 제3 절연층(130)은 RCC(Resin coated copper)로 구성될 수 있다.

즉, 제2 절연층(120) 및 제3 절연층(130)이 각각 단일층으로 구성된 경우, 상기 단일층의 제2 절연층(120) 및 제3 절연층(130)은 각각 RCC로 구성될 수 있다. 또한, 제2 절연층(120) 및 제3 절연층(130)이 각각 복수의 층 구조를 가지는 경우, 상기 복수의 층 구조를 가지는 제2 절연층(120)의 각 층 및 상기 복수의 층 구조를 가지는 제3 절연층(130)의 각층은 모두 RCC로 구성될 수 있다.

이에 따라, 상기 제2 절연층(120) 및 제3 절연층(130) 각각은 5㎛ 내지 20㎛의 두께를 가질 수 있다. 예를 들어, 상기 제2 절연층(120) 및 제3 절연층(130) 각각은 6㎛ 내지 18㎛의 두께를 가질 수 있다. 상기 제2 절연층(120) 및 제3 절연층(130) 각각은 7㎛ 내지 15㎛의 두께를 가질 수 있다.

이때, 상기 제2 절연층(120)의 복수의 층으로 형성되는 경우, 상기 두께 범위는 상기 복수의 층의 각각의 두께의 범위를 의미할 수 있다.

즉, 비교 예에서의 회로기판을 구성하는 절연층은 유리 섬유를 포함하는 프리프레그(PPG)로 구성되었다. 이때, 비교 예에서의 회로 기판은 PPG를 기준으로 유리 섬유의 두께를 줄이기가 어렵다. 이는, 상기 PPG의 두께가 감소하는 경우, 상기 PPG에 포함된 유리 섬유가 상기 PPG의 표면에 배치된 회로패턴과 전기적으로 접속될 수 있으며, 이에 따른 크랙 리스트가 유발되기 때문이다. 이에 따라, 비교 예에서의 회로기판은 PPG의 두께를 감소시키는 경우, 이에 따른 유전체 파괴 및 회로패턴의 손상이 발생할 수 있었다. 이에 따라, 비교 예에서의 회로기판은 PPG를 구성하는 유리 섬유의 두께로 인해 전체적인 두께를 감소시키는데 한계가 있었다.

또한, 비교 예에서의 회로 기판은 유리 섬유를 포함한 PPG로만의 절연층으로 구성되기 때문에, 높은 유전율을 가지고 있다. 그러나, 높은 유전율을 가지는 유전체의 경우, 고주파 대용으로 접근하기가 어려운 문제가 있다. 즉, 비교 예에서의 회로 기판은 유리 섬유의 유전율이 높은 관계로 고주파수 대역에서 유전율이 파괴되는 현상이 발생하게 된다.

이에 따라, 실시 예에서는 저유전율의 RCC를 이용하여 절연층을 구성하도록 하여, 이에 따른 회로 기판의 두께를 슬림하게 하면서 고주파수 대역에서도 신호 손실이 최소화되는 신뢰성 높은 회로기판을 제공할 수 있다.

한편, 실시 예에서의 제2 절연층(120)을 RCC로 구성함에 따라, PPG로 구성되는 비교 예 대비 회로기판의 두께를 획기적으로 감소시킬 수 있다. 이에 따라, 실시 예에서는 저유전율 재료로 만들어진 RCC를 이용하여 비교 예 대비 회로기판의 두께를 최소 5㎛ 줄일 수 있다.

다만, PPG의 유전율인 3.0 수준에서 10% 개선된 2.7의 저유전율을 가진 RCC를 사용하더라도, 비교 예 대비 두께의 감소율은 10%에 불과하다. 따라서, 실시 예에서는 전자 소자와 같은 칩이 실장되는 부분에 레이저 가공을 통해 캐비티를 형성시켜 최적의 회로기판을 제공할 수 있도록 한다.

이때, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.

예를 들어, 제1 절연층(110)의 상면에는 제1 회로 패턴(140)이 배치될 수 있다. 예를 들어, 제1 절연층(110)의 하면에는 제2 회로 패턴(150)이 배치될 수 있다. 예를 들어, 제2 절연층(120)의 상면에는 제3 회로 패턴(160)이 배치될 수 있다. 예를 들어, 제3 절연층(130)의 하면에는 제4 회로 패턴(170)이 배치될 수 있다.

상기 제1 내지 제4 회로 패턴(140, 150, 160, 170) 각각은, 상호 일정 간격 이격되면서, 각각의 절연층의 표면에 복수 개 형성될 수 있다.

또한, 상기 제2 절연층(120)이 복수의 층 구조를 가지는 경우, 상기 제3 회로 패턴(160)은 복수의 제2 절연층의 표면에 각각 배치될 수 있을 것이다. 또한, 제3 절연층(130)이 복수의 층 구조를 가지는 경우, 상기 제4 회로 패턴(170)은 복수의 제3 절연층의 표면에 각각 배치될 수 있을 것이다.

한편, 상기와 같은 상기 제1 내지 제4 회로 패턴(140, 150, 160, 170)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제1 내지 제4 회로 패턴(140, 150, 160, 170)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 제1 내지 제4 회로 패턴(140, 150, 160, 170)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 내지 제4 회로 패턴(140, 150, 160, 170)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

상기 제1 내지 제4 회로 패턴(140, 150, 160, 170)은 통상적인 회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

한편, 제1 회로 패턴(140)은 상기 제1 절연층(110)의 상면에 배치되면서, 캐비티(C)를 통해 노출되는 패드(140P)를 포함할 수 있다. 상기 패드(140P)는 상기 캐비티(C) 내에 실장되는 전자 소자(추후 설명)와 전기적으로 연결될 수 있다. 예를 들어, 패드(140P)는 상기 캐비티(C) 내에 실장되는 전자 소자와 와이어를 통해 연결되는 와이어 본딩 패드일 수 있다. 이와 다르게, 패드(140P)는 상기 캐비티(C) 내에 실장되는 전자 소자의 단자와 직접 연결되는 플립칩 본딩 패드일 수 있다.

한편, 제1 내지 제4 회로 패턴(140, 150, 160, 170)은 각각 층간 도통을 위한 비아와 연결되는 비아 패드와, 신호 전달을 위한 트레이스와, 전자 소자 등과 연결되는 실장 패드를 포함할 수 있다.

여기에서, 제1 내지 제4 회로 패턴(140, 150, 160, 170)은 복수의 층 구조를 가질 수 있다.

예를 들어 제1 회로 패턴(140)은 제1-1 금속층(141) 및 제1-2 금속층(142)을 포함할 수 있다. 상기 제1-1 금속층(141)은 제1 절연층(110)의 상면에 배치될 수 있다. 예를 들어, 상기 제1-1 금속층(141)의 하면은 상기 제1 절연층(110)의 상면과 직접 접촉할 수 있다. 상기 제1-1 금속층(141)은 화학동도금층일 수 있다. 예를 들어, 제1-1 금속층(141)은 무전해 도금층일 수 있다. 상기 제1-1 금속층(141)은 상기 제1-2 금속층(142)을 전해도금하기 위한 시드층일 수 있다. 상기 제1-2 금속층(142)은 상기 제1-1 금속층(141)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제1-2 금속층(142)은 상기 제1-1 금속층(141)의 두께보다 클 수 있다. 예를 들어, 제1-1 금속층(141)은 제1 두께를 가질 수 있다. 상기 제1-1 금속층(141)이 가지는 제1 두께는 상기 제1-1 금속층(141)의 도금 방식에 따라 달라질 수 있다. 예를 들어, 화학동도금층은 두께에 따라 헤비 동도금(Heavy Copper, 2㎛이상), 미디엄 동도금(Medium Copper, 1~2㎛), 라이트 동도금(Light Copper, 1㎛이하)으로 각각 구분될 수 있다. 이때, 실시 예에서의 제1-1 금속층(141)은 미디엄 동도금 또는 라이트 동도금으로 0.5㎛ 내지 1.5㎛를 만족하는 제1 두께를 가질 수 있다. 상기 제1-2 금속층(142)은 8.5㎛ 내지 13.5㎛ 사이의 범위를 가질 수 있다. 이에 따라, 제1-1 금속층(141) 및 제1-2 금속층(142)을 포함하는 제1 회로 패턴(140)의 총 두께는 10㎛ 내지 14㎛ 사이의 범위를 가질 수 있다.

예를 들어 제2 회로 패턴(150)은 제2-1 금속층(151) 및 제2-2 금속층(152)을 포함할 수 있다. 상기 제2-1 금속층(151)은 제1 절연층(110)의 하면에 배치될 수 있다. 예를 들어, 상기 제2-1 금속층(151)의 상면은 상기 제1 절연층(110)의 하면과 직접 접촉할 수 있다. 상기 제2-1 금속층(151)은 화학동도금층일 수 있다. 예를 들어, 제2-1 금속층(151)은 무전해 도금층일 수 있다. 상기 제2-1 금속층(151)은 상기 제2-2 금속층(152)을 전해도금하기 위한 시드층일 수 있다. 상기 제2-2 금속층(152)은 상기 제2-1 금속층(151)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제2-2 금속층(152)은 상기 제2-1 금속층(151)의 두께보다 클 수 있다.

예를 들어 제3 회로 패턴(160)은 제3-1 금속층(161) 및 제3-2 금속층(162)을 포함할 수 있다. 상기 제3-1 금속층(161)은 제2 절연층(120)의 상면에 배치될 수 있다. 예를 들어, 상기 제3-1 금속층(161)의 하면은 상기 제2 절연층(120)의 상면과 직접 접촉할 수 있다. 상기 제3-1 금속층(161)은 화학동도금층일 수 있다. 예를 들어, 제3-1 금속층(161)은 무전해 도금층일 수 있다. 상기 제3-1 금속층(161)은 상기 제3-2 금속층(162)을 전해도금하기 위한 시드층일 수 있다. 상기 제3-2 금속층(162)은 상기 제3-1 금속층(161)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제3-2 금속층(162)은 상기 제3-1 금속층(161)의 두께보다 클 수 있다.

예를 들어, 제4 회로 패턴(170)은 제4-1 금속층(171) 및 제4-2 금속층(172)을 포함할 수 있다. 상기 제4-1 금속층(171)은 제3 절연층(130)의 하면에 배치될 수 있다. 예를 들어, 상기 제4-1 금속층(171)의 상면은 상기 제3 절연층(130)의 하면과 직접 접촉할 수 있다. 상기 제4-1 금속층(171)은 화학동도금층일 수 있다. 예를 들어, 제4-1 금속층(171)은 무전해 도금층일 수 있다. 상기 제4-1 금속층(171)은 상기 제4-2 금속층(172)을 전해도금하기 위한 시드층일 수 있다. 상기 제4-2 금속층(172)은 상기 제4-1 금속층(171)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제4-2 금속층(172)은 상기 제4-1 금속층(171)의 두께보다 클 수 있다.

제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)에는 서로 다른 층에 배치된 회로패턴들을 상호 전기적으로 연결하는 비아(V1, V2, V3)가 배치될수 있다. 비아(V1, V2, V3)는 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 어느 하나를 관통하며 배치될 수 있다. 그리고, 비아(V1, V2, V3)의 양단은 서로 다른 절연층에 배치된 회로패턴들과 각각 연결되며, 그에 따라 전기적 신호를 전달할 수 있다.

제1 절연층(110)에는 제1 비아(V1)가 배치될 수 있다. 제1 비아(V1)는 상기 제1 절연층(110)의 상면 및 하면을 관통하며 배치될 수 있다. 제1 비아(V1)는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(140)과 상기 제1 절연층(110)의 하면에 배치된 제2 회로 패턴(150)을 전기적으로 연결할 수 있다.

제2 절연층(120)에는 제2 비아(V2)가 배치될 수 있다. 상기 제2 비아(V2)는 상기 제2 절연층(120)의 상면 및 하면을 관통하며 배치될 수 있다. 상기 제2 비아(V2)는 상기 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(140)과 상기 제2 절연층(120)의 상면에 배치된 제3 회로 패턴(160)을 전기적으로 연결할 수 있다.

제3 절연층(130)에는 제3 비아(V3)가 배치될 수 있다. 상기 제3 비아(V3)는 상기 제3 절연층(130)의 상면 및 하면을 관통하며 배치될 수 있다. 상기 제3 비아(V3)는 상기 제1 절연층(110)의 하면에 배치된 제2 회로 패턴(150)과 상기 제3 절연층(130)의 하면에 배치된 제4 회로 패턴(170)을 전기적으로 연결할 수 있다.

한편, 상기 비아(V1, V2, V3)는 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 복수의 절연층을 공통으로 관통하며 배치될 수도 있다. 이에 따라, 비아(V1, V2, V3)는 서로 이웃하는 절연층이 아닌 적어도 2층 이상 떨어진 절연층의 표면 상에 배치된 회로패턴들을 서로 연결할 수도 있을 것이다.

한편, 상기 비아(V1, V2, V3)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.

상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO₂ 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.

또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO₂ 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO₂ 레이저는 절연층만 가공할 수 있는 레이저이다.

상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(V1, V2, V3)를 형성할 수 있다. 상기 비아(V1, V2, V3)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

한편, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 최상측 및 최하측에 배치된 절연층의 표면에는 보호층(180, 185)이 배치될 수 있다. 예를 들어, 복수의 절연층 중 최상부에 배치된 절연층의 상면에는 제1 보호층(180)이 배치될 수 있다. 예를 들어, 제2 절연층(120)의 상면에는 제1 보호층(180)이 배치될 수 있다. 또한, 복수의 절연층 중 최하부에 배치된 절연층의 하면에는 제2 보호층(185)이 배치될 수 있다. 예를 들어, 제3 절연층(130)의 하면에는 제2 보호층(185)이 배치될 수 있다.

상기 제1 보호층(180) 및 제2 보호층(185)은 각각 개구부를 가질 수 있다. 예를들어, 제1 보호층(180)은 제2 절연층(120)의 상면에 배치된 제3 회로 패턴(160) 중 노출되어야 하는 제3 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.

또한, 제2 보호층(185)은 제3 절연층(130)의 하면에 배치된 제4 회로 패턴(170) 중 노출되어야 하는 제4 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.

이러한 제1 보호층(180) 및 제2 보호층(185)은 절연성 물질을 포함할 수 있다. 제1 보호층(180) 및 제2 보호층(185)은 회로패턴들의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 제1 보호층(180) 및 제2 보호층(185)은 레지스트(resist)층일 수 있다. 예를 들어, 제1 보호층(180) 및 제2 보호층(185)은 유기고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일예로, 상기 제1 보호층(180) 및 제2 보호층(185)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 제1 보호층(180) 및 제2 보호층(185)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않고, 상기 제1 보호층(180) 및 제2 보호층(185)은 포토솔더 레지스트층, 커버레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.

상기 제1 보호층(180) 및 제2 보호층(185)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(180) 및 제2 보호층(185)의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제1 보호층(180) 및 제2 보호층(185)의 두께는 5㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(180) 및 제2 보호층(185)의 두께가 20㎛ 초과인 경우에는 회로기판(100)의 두께가 증가할 수 있다. 상기 제1 보호층(180) 및 제2 보호층(185)의 두께가 1㎛ 미만인 경우에는 회로기판(100)에 포함된 회로 패턴들의 신뢰성이 저하될 수 있다.

한편, 제2 절연층(120)에는 캐비티(C)가 형성될 수 있다. 이때, 상기 캐비티(C)는 복수의 층으로 구성되는 제2 절연층(120)에 형성될 수 있고, 이와 다르게 단일층으로 구성된 제2 절연층(120)을 관통하며 형성될 수도 있다.

이에 따라, 실시 예에서의 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(140) 중 패드(140P)는 상기 캐비티(C)를 통해 노출될 수 있다. 상기 캐비티(C)는 전자소자의 실장을 위한 공간을 제공할 수 있다. 또한, 상기 패드(140P)는 상기 캐비티(C)를 통해 노출되어 상기 캐비티(C) 내에 실장되는 전자소자와 전기적으로 연결될 수 있다.

실시 예에서의 캐비티(C)는 레이저 공정을 통해 형성될 수 있다. 이때, 레이저 공정을 통해 캐비티(C)를 형성하기 위해서는 원하는 깊이만큼만 절연층의 가공을 위해 스톱 레이어가 필요하다. 상기 스톱 레이어는 상기 레이저에 의해 가공되지 않는 금속물질로 형성될 수 있다. 예를 들어, 상기 레이저는 절연층만을 가공할 수 있는 레이저일 수 있다. 그리고, 상기 레이저는 금속물질로 형성된 금속층을 가공하지 못할 수 있다. 이에 따라, 일반적인 회로기판에서는 캐비티 형성 영역에서, 레이저가 더 이상 통과하지 못하도록 하는 스톱 레이어를 구비한다. 이때, 일반적인 회로기판에서의 스톱 레이어는 회로패턴과는 별개로 별도의 공정을 통해 형성될 수 있다. 이에 따라, 종래에서는 상기 스톱 레이어를 형성하는 공정 및 상기 캐비타가 형성된 후에 상기 스톱 레이어를 제거하는 공정을 추가로 진행해야 하며, 이에 따른 제조 단가 상승 및 제조 공정 복잡화와 같은 문제를 가진다.

이와 다르게, 실시 예에서는 캐비티(C)가 형성될 영역에 별도의 스톱 레이어를 형성하지 않고, 회로 패턴의 일부를 스톱 레이어로 이용할 수 있도록 한다.

실시 예에서는, 제1 회로 패턴(140)의 일부를 스톱 레이어로 사용하도록 한다. 바람직하게, 실시 예에서는 제1 회로 패턴(140)을 구성하는 제1-1 금속층(141)을 캐비티(C)의 형성을 위한 스톱 레이어로 사용할 수 있도록 한다.

즉, 제1-1 금속층(141)은 상기 제1-2 금속층(142)을 형성한 후에 제거될 수 있다. 다시 말해서, 제거되기 전의 상기 제1-1 금속층(141)은 제1 절연층(110)의 상면에 전체적으로 형성될 수 있다.

그리고, 일반적인 회로기판에서, 상기 제1-2 금속층이 형성된 후, 상기 제1-2 금속층과 수직 방향으로 중첩되지 않는 영역에 형성된 제1-1 금속층은 모두 제거된다.

이와 다르게, 실시 예에서는 상기 제1-2 금속층(142)을 형성한 후에, 상기 제1-1 금속층(141)를 모두 제거하지 않고, 상기 캐비티(C)가 형성될 영역에 존재하는 제1-1 금속층(141)은 남겨둔다.

그리고, 실시 예에서는 상기 캐비티(C)가 형성되면, 상기 캐비티(C)를 통해 노출된 영역에서, 상기 제1-1 금속층(141)를 추가로 제거하는 공정을 진행한다. 즉, 실시 예에서는 상기 제1-2 금속층(142)의 시드층인 제1-1 금속층(141)을 상기 캐비티(C)의 형성을 위한 스톱 레이어로 사용할 수 있다. 이에 따르면, 실시 예에서는 상기 캐비티(C)의 형성을 위해 필요한 스톱 레이어를 추가로 형성해야 하는 공정을 생략할 수 있으며, 이에 따른 제조단가 절감 및 제조 공정 간소화를 달성할 수 있다.

이때, 실시 예에서, 상기 제1-2 금속층(142)가 형성된 후, 상기 캐비티(C)가 형성될 영역에서만 정확히 상기 제1-1 금속층(141)을 남겨놓는 것은 어렵다. 즉, 상기 레이저 공정에서의 공차나 제품 설계 상의 공차 등이 존재하며, 이에 따라 캐비티(C)가 형성될 영역에서만 상기 제1-1 금속층(141)를 남겨놓는 것은 실질적으로 불가능하다. 따라서, 상기 제1-1 금속층(141)이 제거되지 않고 잔존하는 영역은 상기 캐비티(C)가 형성될 실제 영역보다는 클 수 있다.

이에 따라, 실시 예에서 상기 캐비티(C)의 측벽을 통해 상기 스톱 레이어로 사용된 제1-1 금속층(141)의 측면이 노출될 수 있다.

즉, 실시 예에서의 제1-1 금속층(141)은 제1-2 금속층(142)과 수직 방향으로 중첩된 영역에 배치된 제1 부분을 포함할 수 있다.

또한, 실시 예에서의 제1-1 금속층(141) 상기 제1-2 금속층(142)과 수직 방향으로 중첩되지 않는 영역에 배치된 제2 부분(141a)을 포함할 수 있다, 그리고 도 2에 도시된 바와 같이, 상기 제1-1 금속층(141)의 제2 부분(141a)은 상기 캐비티(C)의 외측을 둘러싸며 배치되는 구조를 가질 수 있다.

이때, 제1 실시 예에서의 상기 제1-1 금속층(141)의 제2 부분(141a)은 상기 제1-2 금속층(142)과 분리될 수 있다. 다시 말해서, 제1 실시 예에서의 상기 제1-1 금속층(141)의 제2 부분(141a)은 상기 제1 회로 패턴(140)을 구성하는 제1-2 금속층(142)과 전기적으로 절연될 수 있다. 다시 말해서, 제1 실시 예에서의 제1-1 금속층(141)의 제2 부분(141a)은 상기 제1 회로 패턴(140)을 구성하는 제1-2 금속층(142)과 일정 간격 이격되어 배치될 수 있다. 그리고, 제1 실시 예에서의 제1-1 금속층(141)의 제2 부분(141a)은 상기 캐비티(C)와 인접한 영역에서, 상기 캐비티(C)의 외측을 둘러싸며 배치될 수 있다.

따라서, 제1 실시 예에서의 제1-1 금속층(141)은 제1-2 금속층(142)과 다른 면적을 가질 수 있다. 즉, 일반적인 회로기판에서, 시드층 및 상기 시드층 위에 배치되는 도금층은 서로 동일한 면적을 가질 수 있다. 이는, 상기 도금층이 형성된 이후, 상기 도금층이 배치되지 않은 영역에서의 시드층은 모두 제거되기 때문이다. 이에 따라, 일반적인 회로기판에서의 시드층과 도금층은 서로 동일한 면적을 가질 수 있다.

이와 다르게, 실시 예에서의 제1-1 금속층(141)은 상기 제1-2 금속층(142)보다 큰 면적을 가질 수 있다. 예를 들어, 상기 제1-1 금속층(141)은 상기 제2 부분(141a)만큼 상기 제1-2 금속층(142)보다 큰 면적을 가질 수 있다.

한편, 실시 예에서는 가우시안 빔을 이용하여 상기 캐비티(C)를 형성할 수 있다. 이때, 상기 캐비티(C)의 최외곽 부분은 상기 가우시안 빔의 중심점을 이용하여 가공될 수 있다. 즉, 상기 가우시안 빔은 중심점은 가장 큰 세기의 레이저가 발생되며, 이에 따라 상기 최외곽 부분에서의 캐비티(C)의 내벽의 경사각은 비교 예 대비 작아질 수 있다.

상기와 같이 실시 예에서는 제1 절연층(110)의 상면에 배치되는 제1 회로 패턴(140)을 포함한다. 상기 제1 회로 패턴(140)은 시드층인 제1-1 금속층(141)과, 상기 제1-1 금속층(141) 상에 배치되는 도금층인 제1-2 금속층(142)을 포함할 수 있다. 그리고, 실시 예에서는 제2 절연층(120)에 형성될 캐비티(C)의 스톱 레이어로, 상기 제1-2 금속층(142)의 시드층인 제1-1 금속층(141)을 이용한다. 이에 따라, 실시 예에서의 제1-1 금속층(141)의 면적은 제1-2 금속층(142)의 면적보다 클 수 있다. 또한, 실시 예에서의 제1-1 금속층(141)는 수직 방향에서 제1-2 금속층(142)과 중첩되는 제1 부분과, 상기 제1-2 금속층(142)과 중첩되지 않는 제2 부분(141a)을 포함할 수 있다. 그리고, 상기 제1-1 금속층(141)의 제2 부분(141a)의 측면은 제2 절연층(120)에 형성되는 캐비티(C)를 통해 노출될 수 있다. 그리고, 상기 제1-1 금속층(141)의 제2 부분(141a)은 상기 캐비티(C)의 외측을 둘러싸며 상기 제1 절연층(110)과 상기 제2 절연층(120) 사이에 배치될 수 있다. 이에 따르면, 실시 예에서는 레이저 공정을 이용하여 상기 제2 절연층에 캐비티를 형성할 때 필요한 별도의 스톱 레이어를 형성하지 않아도 되며, 이에 따른 제조 단가 절감 및 제조 공정 간소화를 달성할 수 있다.

이하에서는, 제1 실시 예에서의 회로기판의 구조를 중심으로, 이를 포함하는 패키지 기판 및 이의 제조 방법에 대해 설명하기로 한다.

도 3은 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.

도 3를 참조하면, 실시 예에서의 패키지 기판(200A)은 도 1에 도시한 회로기판(100) 및 상기 회로기판(100)의 캐비티(C) 내에 실장된 전자소자(190)를 포함한다.

도 1 및 도 2에서 설명한 회로기판(100)은 전자소자(190)를 실장하기 위한 패키지 기판(200A)으로 이용될 수 있다.

이때, 상기 회로기판(100)에 대해서는 상기에서 이미 상세하게 설명하였으므로, 이에 대한 설명은 생략하기로 한다.

회로기판(100)은 캐비티(C)를 포함하고, 상기 캐비티(C)에는 제1 회로 패턴(140)의 일부인 패드(140P)가 노출될 수 있다. 또한, 상기 캐비티(C)에는 상기 캐비티(C)의 외측을 둘러싸는 폐루프 형상의 제1-1 금속층(141a)이 배치될 수 있다. 이때, 도 2에서 상기 제1-1 금속층(141a)이 가지는 폐루프 형상은 사각 형상인 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 제1-1 금속층(141)이 가지는 폐루프 형상은 원형일 수 있으며, 이와 다르게 삼각형상, 다각 형상, 타원 형상 등 다양한 형상으로 변형될 수 있다.

이때, 상기 전자소자(190)는 회로기판(100)의 캐비티(C) 내에 배치되는 전자 부품일 수 있으며, 이는 능동 소자와 수동 소자로 구분될 수 있다. 그리고, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 회로기판에 실장된다.

한편, 상기 패드(140P) 상에는 접속부(195)가 배치될 수 있다. 상기 접속부(195)의 평면 형상은 사각형일 수 있다. 상기 접속부(195)는 상기 패드(140P) 상에 배치되어, 상기 전자소자(190)를 고정하면서 상기 전자소자(190)와 상기 패드(140P) 사이를 전기적으로 연결한다. 이를 위해, 접속부(195)는 전도성 물질로 형성될 수 있다. 일 예로 상기 접속부(195)는 솔더 볼일 수 있다. 상기 접속부(195)는 솔더에 이종 성분의 물질이 함유될 수 있다. 상기 솔더는 SnCu, SnPb, SnAgCu 중 적어도 어느 하나로 구성될 수 있다. 그리고, 상기 이종 성분의 물질은 Al, Sb, Bi, Cu, Ni, In, Pb, Ag, Sn, Zn, Ga, Cd 및 Fe 중 어느 하나를 포함할 수 있다.

한편, 상기 전자소자(190)의 상면은 상기 회로기판(100)의 최상층의 표면보다 높게 위치할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 전자소자(190)의 종류에 따라 상기 전자소자(190)의 상면이 상기 회로기판(100)의 최상층의 표면과 동일 높이에 배치될 수 있으며, 이와 다르게 낮게 배치될 수도 있을 것이다.

도 4는 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.

도 4를 참조하면, 실시 예에서의 패키지 기판(200B)은 회로기판(100) 및 상기 회로기판(100)의 캐비티(C) 내에 실장된 전자소자(180a)를 포함한다.

또한, 패키지 기판(200A)은 상기 캐비티(C) 내에 배치되며, 상기 전자소자(180a)를 덮는 몰딩층(M)을 더 포함한다.

상기 몰딩층(M)은 선택적으로 상기 캐비티(C) 내에 배치되어, 상기 캐비티(C) 내에 실장된 전자소자(190a)를 보호할 수 있다.

상기 몰딩층(M)은 몰딩용 수지로 구성될 수 있으며, 예를 들어, EMC(Epoxy molding compound)일 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 몰딩층(M)은 EMC 이외에도 다양한 다른 몰딩용 수지로 구성될 수도 있을 것이다.

회로기판(100)은 전자소자(190a)를 실장하기 위한 패키지 기판(200B)으로 이용될 수 있다.

또한, 상기에서 설명한 바와 같이, 전자소자(190a)와 패드(140P) 사이에는 접속부(195a)가 배치될 수 있다.

이하에서는, 첨부된 도면을 참조하여 실시 예에 따른 회로기판의 제조 방법에 대해 설명하기로 한다.

도 5를 참조하면, 제1 절연층(110)을 준비하고, 상기 제1 절연층(110)의 표면에 제1 및 제2 회로 패턴(140, 150)을 형성할 수 있으며, 상기 제1 절연층(110)을 관통하며 상기 제1 및 제2 회로 패턴(140, 150)을 전기적으로 연결하는 제1 비아(V1)를 형성할 수 있다.

상기 제 1 절연층(110)은 프리프레그일 수 있다. 상기 프리프레그(PPG)는 반경화 상태에서 흐름성 및 점착성이 좋고, 접착제 층 및 절연재 층으로 이용되는 섬유 강화 복합재료용의 중간 기재로 사용되는데, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. 이러한 프리프레그를 적층하여 가열/가압하여 수지를 경화시킴으로써 성형품이 형성된다. 즉, 프리프레그(Prepreg)는 유리섬유(Glass fiber)에 수지(BT/Epoxy, FR4, FR5 등)가 함침되어 B-stage까지 경화된 재료를 말한다

즉, 상기 제 1 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

이때, 상기 제1 회로 패턴(140) 및 제2 회로 패턴(150)은 복수의 층으로 구성될 수 있다.

예를 들어 제1 회로 패턴(140)은 제1-1 금속층(141) 및 제1-2 금속층(142)을 포함할 수 있다. 예를 들어 제2 회로 패턴(150)은 제2-1 금속층(151) 및 제2-2 금속층(152)을 포함할 수 있다.

상기 제1 회로 패턴(140)의 형성 공정을 간단하게 설명하면, 실시 예에서는 상기 제1 절연층(110)의 표면에 무전해 도금으로 상기 제1-1 금속층(141)을 형성하는 공정을 진행할 수 있다. 이후, 실시 예에서는 상기 제1-1 금속층(141) 위에 마스크를 형성하는 공정을 진행할 수 있다. 이후, 실시 예에서는 상기 마스크를 노광 및 현상하여, 상기 제1-2 금속층(142)이 형성될 영역을 노출하는 개구부를 형성할 수 있다. 이후, 실시 예에서는 상기 제1-1 금속층(141)을 시드층으로 전해 도금하여, 상기 개구부를 채우는 제1-2 금속층(142)을 형성할 수 있다. 한편, 상기 제1 회로 패턴(140)은 추후 전자 소자와 전기적으로 연결되면서 캐비티(C)를 통해 노출되는 패드(140P)를 포함할 수 있다.

다음으로, 도 6을 참조하면, 실시 예에서는 상기 제1-2 금속층(142) 및 제2-2 금속층(152)이 형성되면, 이의 시드층으로 사용한 제1-1 금속층(141) 및 제2-1 금속층(151)을 제거하는 공정을 진행할 수 있다.

이때, 실시 예에서는 상기 시드층으로 사용한 금속층의 전체를 제거하지 않고, 캐비티(C)가 형성될 영역에 배치된 금속층은 제거하지 않고 남겨두도록 한다.

구체적으로, 상기 캐비티(C)는 상기 제1-1 금속층(141) 상에 배치되는 제2 절연층(120)에 형성될 수 있다. 이에 따라, 실시 예에서는 상기 제1-1 금속층(141) 중 상기 캐비티(C)가 형성될 영역(CR)에 대응하는 부분은 제거하지 않고 남겨두도록 한다.

즉, 일반적으로 상기 제1-1 금속층(141)은 제1-2 금속층(142)과 수직 방향으로 중첩되지 않는 부분은 모두 제거된다. 이때, 실시 예에서는 상기 제1-1 금속층(141)에서, 상기 제1-2 금속층(142)과 수직 방향으로 중첩되지 않는 부분 중 상기 캐비티(C)가 형성될 영역에 위치한 부분은 제거하지 않고 남겨둔다.

이때, 상기 남겨지는 제1-1 금속층(141)의 부분은, 실제 형성될 상기 캐비티(C)보다 클 수 있다. 이에 따라, 실시 예에서는 상기 캐비티(C)의 형성 공정에서 발생하는 공정 오차에 의해, 상기 제1 절연층(110)의 표면의 일부가 제거되는 문제를 해결하도록 한다.

다음으로, 도 7에 도시된 바와 같이 실시 예에서는 제1 절연층(110)의 상면 위에 제2 절연층(120)을 형성한다. 또한, 실시 예에서는 제1 절연층(110)의 하면 아래에 제3 절연층(130)을 형성한다. 이때, 상기 제2 절연층(120) 및 제3 절연층(130)은 각각 RCC로 구성될 수 있다.

또한, 제2 절연층(120)의 표면에 회로패턴을 형성하는 공정을 진행할 수 있다. 예를 들어, 제2 절연층(120)의 상면에 제3 회로 패턴(160)을 형성하는 공정을 진행할 수 있다.

또한, 제3 절연층(130)의 표면에 회로 패턴을 형성하는 공정을 진행할 수 있다. 예를 들어, 제3 절연층(130)의 하면에 제4 회로 패턴(170)을 형성하는 공정을 진행할 수 있다.

상기 제3 회로 패턴(160) 및 제4 회로 패턴(170)도 각각 복수의 층 구조를 가질 수 있다.

예를 들어 제3 회로 패턴(160)은 제3-1 금속층(161) 및 제3-2 금속층(162)을 포함할 수 있다. 예를 들어, 제4 회로 패턴(170)은 제4-1 금속층(171) 및 제4-2 금속층(172)을 포함할 수 있다.

또한, 실시 예에서는 상기 제2 절연층(120) 내에 제2 비아(V2)를 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제3 절연층(130) 내에 제3 비아(V3)를 형성하는 공정을 진행할 수 있다.

다음으로, 도 8을 참조하면, 실시 예에서는 레이저를 이용하여 상기 제2 절연층(120)을 개방하여, 캐비티(C)를 형성하는 공정을 진행할 수 있다.

이때, 상기 캐비티(C)가 형성될 영역에서의 제1 절연층(110)의 상면에는 제거되지 않고 남겨놓은 제1-1 금속층(141)이 존재하게 된다.

그리고, 실시 예에서는 상기 레이저 공정에서, 상기 캐비티(C)가 형성될 영역에 남겨놓은 상기 제1-1 금속층(141)을 스톱 레이어로 이용하여, 상기 제1-1 금속층(141)이 형성된 영역까지만 절연층을 제거하는 공정을 진행할 수 있다.

이때, 실시 예에서는 가우시안 빔의 중심선을 이용하여 상기 캐비티(C)를 형성하는 공정을 진행할 수 있다. 즉, 실시 예에서는 가우시안 빔의 중심선의 빔을 이용하여 상기 캐비티(C)의 최외곽 영역에 대한 가공이 이루어지도록 한다. 그리고, 실시 예에서는 가우시안 빔을 일정 거리 이동시키면서, 상기 캐비티(C)의 전체 영역에 대한 가공을 진행한다.

다음으로, 도 9를 참조하면, 실시 예에서는 상기 캐비티(C)를 통해 상면이 노출되는 제1-1 금속층(141)를 제거하는 공정을 진행할 수 있다. 예를 들어, 실시 예에서는 상기 캐비티(C)를 통해 노출된 제1-1 금속층(141)을 에칭하여 제거하는 공정을 진행할 수 있다.

다음으로, 도 10을 참조하면, 실시 예에서는 상기 제2 절연층(120)의 상면 및 제3 절연층(130)의 하면에 각각 보호층(180, 185)을 형성하는 공정을 진행할 수 있다.

상기 제1 보호층(180) 및 제2 보호층(185)은 각각 개구부를 가질 수 있다. 예를들어, 제1 보호층(180)은 제2 절연층(120)의 상면에 배치된 제3 회로 패턴(160) 중 노출되어야 하는 제5 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.

도 11을 참조하면, 회로기판(100A)은 제1 회로 패턴(140)의 구조만이 도 1의 제1 실시 예에 따른 회로기판과 상이하며, 이에 따라 이하에서는 이에 대한 특징을 중심으로 설명하기로 한다.

제1 실시 예에서, 캐비티(C)의 주위에 배치되는 제1-1 금속층(141)은 제1-2 금속층(142)과 분리된 구조를 가졌다.

이와 다르게, 제1 회로 패턴은 캐비티(C)와 인접하게 배치된 제1-1 회로 패턴(140b)을 포함할 수 있다. 또한, 제1 회로 패턴은 제1-1 회로 패턴(140b) 이외의 제 1-2 회로 패턴을 포함할 수 있다. 그리고, 제1-2 회로 패턴의 제1-1 금속층과 제1-2 금속층은 서로 동일한 면적 또는 폭을 가질 수 있다. 이와 다르게, 상기 제1-1 회로 패턴의 제1-1 금속층과 제1-2 금속층은 서로 다른 면적 또는 폭을 가질 수 있다.

즉, 상기 제1-1 회로 패턴(140b)은 제1-1 금속층(141b)과 제1-2 금속층(142b)을 포함할 수 있다. 이때, 상기 제1-1 금속층(141b)은 제1 절연층(110) 상에 제1 폭을 가지고 형성될 수 있다. 또한, 상기 제1-2 금속층(142b)은 상기 제1-1 금속층(141b) 상에 제2 폭을 가지고 배치될 수 있다. 이때, 상기 제1 폭은 상기 제2 폭보다 클 수 있다. 따라서, 상기 제1-1 금속층(141b)은 제1-2 금속층(141b)과 수직 방향으로 오버랩되는 제1 부분과, 상기 제1-2 금속층(142b)과 수직 방향으로 오버랩되지 않는 제2 부분을 포함할 수 있다. 이때, 상기 제1-1 금속층(141b)의 제1 부분의 상면은 상기 제1-2 금속층(142b)과 직접 접촉할 수 있다. 또한, 상기 제1-1 금속층(141b)의 제2 부분의 상면은 상기 제1 부분과는 다르게, 제2 절연층(120)과 직접 접촉하며 배치될 수 있다.

그리고, 상기 제1-1 금속층(141b)의 제2 부분은 상기 제1-1 금속층(141b)의 제1 부분 대비 상기 캐비티(C)에 인접하게 위치할 수 있다.

또한, 상기 제1-1 금속층(141b)의 제2 부분의 측면은 상기 캐비티(C)를 통해 노출될 수 있다. 이와 다르게, 상기 제1-2 금속층(142b)은 상기 제1-1 금속층(141b)보다 작은 폭을 가지면서, 상기 제1-1 금속층(141b) 상에 상기 캐비티(C)로부터 멀어지는 위치에 배치됨에 따라, 상기 캐비티(C)를 통해 노출되지 않을 수 있다.

도 12를 참조하면, 회로기판은 도 1의 회로 기판 대비 절연층의 층 구조가 다를 수 있다.

즉, 도 1에서는 제2 절연층(120) 및 제3 절연층(130)이 각각 단일층으로 구성되었으나, 도 12에서의 회로 기판은 제2 절연층(120) 및 제3 절연층(130)이 각각 복수의 층 구조를 가질 수 있다.

예를 들어, 제2 절연층은 제2-1 절연층(120-1) 및 제2-2 절연층(120-2)을 포함할 수 있다. 그리고, 제2-1 절연층(120-1) 및 제2-2 절연층(120-2)은 각각 RCC로 구성될 수 있다.

또한, 제3 절연층은 제3-1 절연층(130-1) 및 제3-2 절연층(130-2)을 포함할 수 있다. 그리고, 제3-1 절연층(130-1) 및 제3-2 절연층(130-2)은 각각 RCC로 구성될 수 있다.

또한, 실시 예에서 제3 회로 패턴은 제2-1 절연층(120-1)의 상면 위에 배치된 제3-1 회로 패턴(160-1) 및 제2-2 절연층(120-2)의 상면 위에 배치된 제3-2 회로 패턴(160-2)을 포함할 수 있다.

또한, 실시 예에서 제4 회로 패턴은 제3-1 절연층(130-1)의 하면 아래에 배치된 제4-1 회로 패턴(170-1) 및 제3-2 절연층(130-2)의 하면 아래에 배치된 제4-2 회로 패턴(170-2)을 포함할 수 있다.

또한, 실시 예에서의 캐비티(C)는 상기 복수의 층 구조를 가지는 제2 절연층(120)을 관통하며 형성될 수 있다.

이때, 상기 캐비티(C)는 제2 절연층(120)을 공통으로 관통하며 1개의 캐비티를 형성할 수 있다. 예를 들어, 캐비티(C)는 제2-1 절연층(120-1)에 형성되는 제1 캐비티 파트(C-1) 및 제2-2 절연층(120-2)에 형성되는 제2 캐비티 파트(C-2)를 포함한다. 그리고, 상기 제1 캐비티 파트(C-1) 및 제2 캐비티 파트(C-2)는 서로 동일한 폭을 가질 수 있다.

이에 따라, 상기 캐비티(C)를 통해, 제2-2 절연층(120-2)의 상면 위에 배치된 제3-2 회로 패턴(160-2)은 노출되지 않고, 제2-1 절연층(120-1)의 상면 위에 배치된 제3-1 회로 패턴(160-1)에 대응하는 패드만이 노출될 수 있다.

이와 같은 경우, 실시 예에서의 캐비티(C)의 형성을 위해 사용되는 스톱 레이어에 대응하는 금속층은 상기 제1 절연층(110)과 상기 제2-1 절연층(120-1)의 상에만 위치할 수 있다. 즉, 상기 스톱 레이어에 대응하는 금속층은 도 1 및 도 11 중 어느 하나에 도시된 금속층과 동일한 구조를 가지면서, 상기 캐비티(C)의 외측을 둘러싸는 제1-1 금속층(141)의 제2 부분(141a)을 포함할 수 있다.

도 13을 참조하면, 제2 절연층은 제2-1 절연층(120-1) 및 제2-2 절연층(120-2)을 포함할 수 있다. 그리고, 제2-1 절연층(120-1) 및 제2-2 절연층(120-2)은 각각 RCC로 구성될 수 있다.

이때, 상기 캐비티(C)는 복수의 제2 절연층(120)을 각각 관통하는 2개의 포함할 수 있다. 예를 들어, 캐비티(C)는 제2-1 절연층(120-1)에 형성되는 제1 캐비티(C1) 및 제2-2 절연층(120-2)에 형성되는 제2 캐비티(C2)를 포함한다.

상기 제1 캐비티(C1) 및 제2 캐비티(C2)는 각각 서로 다른 폭을 가질 수 있다. 예를 들어, 실시 예에서의 패키지 기판은 제2-1 절연층(120-1)에 형성되는 제1 캐비티(C1) 내에 제1 전자 소자를 실장하고, 제2-2 절연층(120-2)에 형성되는 제2 캐비티(C2) 내에 제2 전자 소자를 실장할 수 있다.

이에 따라, 제2-1 절연층(120-1)에 형성되는 제1 캐비티(C1)에서는 제1 회로 패턴의 일부(제1 전자소자와 연결되는 패드)가 노출될 수 있고, 제2-2 절연층(120-2)에 형성되는 제2 캐비티(C2)에서는 제3-1 회로 패턴(160-1)의 일부가 노출될 수 있다.

그리고, 상기 제1 캐비티(C1) 및 제2 캐비티(C2)는 서로 다른 폭을 가질 수 있다. 이에 따라, 실시 예에서는 각각의 캐비티를 형성하는 공정을 별도로 진행할 수 있다.

이와 같은 경우, 실시 예에서의 캐비티(C)의 형성을 위해 사용되는 스톱 레이어에 대응하는 금속층은 상기 제1 절연층(110)과 상기 제2-1 절연층(120-1)의 사이뿐 아니라, 제2-1 절연층(120-1)과 제2-2 절연층(120-2)의 사이에도 위치할 수 있다.

즉, 상기 제2-1 절연층(120-1)의 상면에는, 상기 제2 캐비티(C2)의 형성을 위해 사용한 제3-1 회로 패턴(160-1)의 일부인 도금층(160-1a)이 상기 제2 캐비티(C2)의 주위를 둘러싸며 배치될 수 있다.

도 14는 제2 실시 예에 따른 회로 기판을 나타낸 도면이고, 도 15는 도 14의 회로 기판의 일부 구성의 평면도이다.

제2 실시 예에서의 회로 기판은, 도 1의 제1 실시 예와 비교하여, 제1-1 금속층(141)의 제2 부분(141a)을 포함하지 않을 수 있다. 이는, 제2 실시 예에서의 회로 기판은 제1 실시 예와는 다르게 복수 회의 가공 공정을 진행하여 캐비티를 형성하는 것에 의해 달성될 수 있다.

다만, 도 14의 제2 실시 예의 회로 기판에도, 도 1, 도 11, 도 12 및 도 13에 도시된 제1-1 금속층(141)의 제2 부분(141a)을 포함할 수도 있을 것이다. 다만, 이하의 제2 실시 예의 회로 기판에는 제1-1 금속층(141)의 제2 부분(141a)이 포함되지 않는 것으로 하여 설명하기로 한다.

도 14를 참조하면, 회로기판(1000)은 제1 절연층(1100), 제2 절연층(1200), 제3 절연층(1300), 회로패턴(1400, 1500, 1600, 1700), 비아(V1, V2, V3), 보호층(1800, 1850)을 포함한다.

이때, 제1 실시 예의 제2 절연층(120)은 RCC로 형성되었다. 이와 다르게, 제2 실시 예의 제2 절연층(1200)은 제1 절연층(1100)과 동일한 프리프레그로 형성될 수 있다. 이때, 상기 프리프레그는 내부에 유리 섬유를 포함한다. 그리고, 프리프레그에 캐비티를 형성하는 경우, 상기 프리프레그에 포함된 유리 섬유의 적어도 일부는 상기 캐비티 내로 노출될 수 있다. 그리고, 상기 노출된 유리 섬유는 상기에서 설명한 다양한 신뢰성 문제를 야기할 수 있다. 이에 따라, 제2 실시 예에서는 상기 제2 절연층(1200)이 유리 섬유를 포함하는 프리프레그로 구성되는 경우에도, 상기 캐비티를 통해 노출되는 유리 섬유를 완전히 제거할 수 있도록 한다. 다만, 실시 예는 이에 한정되지 않으며, 제2 실시 예에서의 제2 절연층(1200)도 제1 실시 예의 제2 절연층(120)에서와 같이 RCC로 형성될 수 있을 것이다.

다만, 이하에서는 제2 실시 예의 제2 절연층(1200)이 프리프레그로 형성되는 것으로 하여 설명하기로 한다.

이때, 제2 절연층(1200)에는 추후 설명한 캐비티(C)가 형성될 수 있다. 상기 캐비티(C)는 상기 제2 절연층(1200)을 관통하며 형성될 수 있다. 그리고, 실시 예에서의 제2 절연층(1200)은 프리프레로 형성된다. 여기에서, 상기 프리프레그는 레진 내에 유리 섬유와 필러가 분산된 구조를 가질 수 있다. 그리고, 상기 프리프레그로 구성된 제2 절연층(1200)에 캐비티(C)를 형성하는 경우, 상기 제2 절연층(1200) 내에 분산된 유리 섬유가 상기 캐비티(C)를 통해 노출되는 문제가 발생할 수 있다. 이에 따라, 실시 예에서는 제2 절연층(1200) 내에 배치된 유리 섬유 중 상기 캐비티(C)를 통해 노출된 유리 섬유를 효율적으로 제거할 수 있는 캐비티 형성 방법 및 이에 의한 캐비티 구조를 제공하고자 한다.

이는, 추후 설명할 캐비티(C)의 형성 공정에서의 나타나는 특징에 의해 달성될 수 있다. 예를 들어, 실시 예에서는 복수의 가공 공정을 진행하여 캐비티(C)를 형성하도록 한다. 즉, 캐비티(C)를 형성하기 위해 레이저를 사용하는 경우, 레이저 소스에 따라 캐비티 형상이나 공정 시간 등이 달라진다. 이때, 실시 예에서는 최적의 캐비티 형상을 가지도록 하면서, 최적의 캐비티 형성을 위한 공정 시간 내에 유리 섬유가 캐비티(C)를 통해 노출되지 않는 캐비티를 형성할 수 있도록 한다.

그리고, 제1 절연층(1100)의 상면에는 제1 회로 패턴(1400)이 배치될 수 있다. 예를 들어, 제1 절연층(1100)의 하면에는 제2 회로 패턴(1500)이 배치될 수 있다. 예를 들어, 제2 절연층(1200)의 상면에는 제3 회로 패턴(1600)이 배치될 수 있다. 예를 들어, 제3 절연층(1300)의 하면에는 제4 회로 패턴(1700)이 배치될 수 있다.

한편, 제1 회로 패턴(1400)은 상기 제1 절연층(1100)의 상면에 배치되면서, 캐비티(C)를 통해 노출되는 패드(1400P)를 포함할 수 있다.

또한, 제1 실시 예와 동일하게, 제2 실시 예에서의 회로 패턴들은 2층 구조를 가질 수 있다. 예를 들어, 제1 회로 패턴(1400)은 제1-1 금속층(1410) 및 제1-2 금속층(1420)을 포함할 수 있다. 예를 들어, 제2 회로 패턴(1500)은 제2-1 금속층(1510) 및 제2-2 금속층(1520)을 포함할 수 있다. 예를 들어, 제3 회로 패턴(1600)은 제3-1 금속층(1610) 및 제3-2 금속층(1620)을 포함할 수 있다. 예를 들어, 제4 회로 패턴(1700)은 제4-1 금속층(1710) 및 제4-2 금속층(1720)을 포함할 수 있다.

제1 절연층(1100), 제2 절연층(1200) 및 제3 절연층(1300)에는 서로 다른 층에 배치된 회로패턴들을 상호 전기적으로 연결하는 비아(V1, V2, V3)가 배치될수 있다.

한편, 제2 절연층(1200)에는 캐비티(C)가 형성될 수 있다. 이때, 상기 캐비티(C)는 복수의 층으로 구성되는 제2 절연층(1200)에 형성될 수 있고, 이와 다르게 단일층으로 구성된 제2 절연층(1200)을 관통하며 형성될 수도 있다.

이에 따라, 실시 예에서의 제1 절연층(1100)의 상면에 배치된 제1 회로 패턴(1400) 중 패드(1400P)는 상기 캐비티(C)를 통해 노출될 수 있다.

실시 예에서는, 제1 회로 패턴(1400)의 일부를 캐비티 형성 공정에서의 스톱 레이어로 사용하도록 한다. 바람직하게, 실시 예에서는 제1 회로 패턴(1400)을 구성하는 제1-1 금속층(1410)을 캐비티(C)의 형성을 위한 스톱 레이어로 사용할 수 있도록 한다.

한편, 실시 예에서는 캐비티(C)가 형성될 영역에만 정확히 레이저 가공을 하기 위해, 마스크(미도시)를 필요로 한다. 상기 마스크는 레이저에 의해 가공될 영역의 크기를 결정할 수 있다. 다시 말해서, 마스크는 캐비티(C)의 사이즈를 결정할 수 있다. 상기 마스크는 캐비티(C)의 상부 영역에 대응하는 영역에 형성되어, 상기 상부 영역의 크기를 결정할 수 있다. 예를 들어, 상기 마스크는 상기 캐비티의 상부 영역의 주위를 둘러싸는 형태를 가질 수 있다. 따라서, 상기 마스크는 상기 캐비티의 상부 영역의 크기를 결정할 수 있고, 나아가 상기 캐비티(C)의 전체 사이즈를 결정할 수 있다.

추가로, 상기 스톱 레이어는 상기 캐비티(C)의 깊이를 결정할 수 있다. 즉, 상기 스톱 레이어는 상기 캐비티(C)의 하부 영역에 대응하는 영역에 배치될 수 있다. 따라서, 상기 스톱 레이어는 상기 캐비티(C)의 하부 영역에 대응하는 위치까지만 상기 레이저에 의한 절연층 가공이 이루어지도록 할 수 있다.

이때, 실시 예에서의 마스크는 상기 제2 절연층(1200)의 상면에 배치된 회로 패턴을 사용할 수 있다. 바람직하게, 실시 예에서의 마스크는 상기 제2 절연층(1200)의 상면에 배치된 회로 패턴의 시드층을 사용할 수 있다. 더욱 바람직하게, 실시 예에서의 마스크는 제2 절연층(1200)의 상면에 배치된 제3 회로 패턴(1600)을 구성하는 제3-1 금속층(1610)을 사용할 수 있다.

즉, 실시 예에서는 제1 회로 패턴(1400) 및 제3 회로 패턴(1600)의 형성 후에, 상기 캐비티(C)가 형성될 영역에서의 제1 회로 패턴(1400)의 제1-1 금속층(1410)과, 제3 회로 패턴(1400)의 제3-1 금속층(1610)을 이용하여, 상기 제2 절연층(1200)에 캐비티(C)를 형성할 수 있도록 한다.

한편, 실시 예에서는 2단계로 레이저 가공을 진행하여 상기 제2 절연층(1200)에 캐비티(C)를 형성할 수 있도록 한다.

바람직하게, 실시 예에서는 상기 제2 절연층(1200)에 이산화탄소(CO₂) 레이저를 이용하여 1차적으로 캐비티를 형성할 수 있다. 상기 이산화탄소(CO₂) 레이저는 다른 레이저 대비 제2 절연층(1200)에 원하는 사이즈의 캐비티를 빠르게 형성할 수 있는 장점이 있지만, 캐비티(C)의 내벽의 경사각이 캐비티 바닥면을 기준으로 둔각을 형성한다는 단점이 있다. 즉, 이산화탄소 레이저를 사용하여 형성된 캐비티의 내벽은 110도 이상을 가지게 된다. 그리고, 캐비티(C)의 내벽의 경사각이 둔각을 형성하는 경우, 원하는 사이즈의 캐비티(C)를 형성하기 위해 많은 공간이 필요하게 된다. 즉, 상기 캐비티(C)의 사이즈는 실질적으로 전자 소자가 배치되는 하부 영역의 크기에 의해 결정될 수 있다. 다만, 상기 캐비티(C)의 내벽이 둔각을 가지는 경우, 상기 캐비티(C)의 하부 영역의 사이즈 대비 상부 영역의 사이즈가 커진다. 이에 따라, 상기 캐비티(C)를 형성하기 위해 필요한 공간은 상기 하부 영역의 사이즈가 아닌 상부 영역의 사이즈만큼 커질 수 있다.

이에 따라, 실시 예에서는 이산화탄소(CO2) 레이저에 의해 형성된 캐비티에 대해 자외선(UV) 레이저를 사용하여 2차적 가공을 진행할 수 있다. 즉, 상기 이산화탄소(CO2) 레이저에 의해 캐비티가 형성되는 경우, 레이저 가공시에 진행된 레이저 소스의 이동 간격에 대응하게, 상기 캐비티의 내벽에 계단 형태의 단차가 발생하게 된다. 이에 따라, 실시 예에서는 자외선(UV) 레이저를 사용하여 상기 이산화탄소(CO2) 레이저를 통해 형성된 캐비티를 2차 가공할 수 있다. 구체적으로, 상기 자외선(UV) 레이저를 이용한 캐비티의 2차 가공은, 상기 1차 가공된 캐비티의 내벽에 대해서만 진행될 수 있다.

따라서, 실시 예에서는 상기 2차 가공된 최종적인 캐비티(C)의 내벽의 경사각은 캐비티의 바닥면 또는 절연층의 표면에 대해 90.01° 내지 100°의 경사각을 가질 수 있다. 예를 들어, 2차 가공된 최종적인 캐비티의 내벽은 캐비티의 바닥면 또는 절연층의 표면에 대해 90.1° 내지 95°의 경사각을 가질 수 있다. 예를 들어, 캐비티의 내벽은 캐비티의 바닥면 또는 절연층의 표면에 대해 91° 내지 93°의 경사각을 가질 수 있다. 즉, 실시 예에서의 캐비티는 캐비티의 바닥면 또는 제1 절연층의 상면에 대해 거의 수직할 수 있다(또는 수직에 가까울 수 있다).

예를 들어, 실시 예에서의 제2 절연층(1200)에 형성된 캐비티(C)의 수직 단면 형상은, 직사각형 또는 정사각형 형상에 가까울 수 있다. 이에 따라, 실시 예에서는 제2 절연층(1200)에 형성된 캐비티의 수직 단면 형상이 직사각형 또는 정사각형에 대응하는 형상을 가짐에 따라, 상기 캐비티(C)를 형성하기 위해 필요한 공간을 줄일 수 있으며, 이에 따른 회로 집적도를 향상시킬 수 있다.

구체적으로, 실시 예에서의 캐비티(C)의 상부 영역은 제1 폭(W1)을 가질 수있다. 그리고, 실시 예에서의 캐비티(C)의 하부 영역은 상기 제1 폭(W1)과 동일한 제2 폭(W2)을 가질 수 있다. 이에 따라, 실시 예에서는 상기 캐비티(C)를 형성하기 위해 필요한 공간을 획기적으로 줄일 수 있다.

캐비티(C)의 사이즈는 이의 내부에 배치될 전자 소자의 사이즈에 대응되게 하부 영역의 폭이 결정될 수 있다. 이때, 비교 예에서는 상기 캐비티(C)의 하부 영역보다 상부 영역의 폭이 더 크며, 상기 상부 영역과 하부 영역의 폭의 차이에 대응하는 공간만큼 공간 낭비가 발생한다. 이와 다르게, 실시 예에서는 상기 캐비티(C)의 하부 영역과 상부 영역의 폭이 동일하며, 이에 따라 발생하는 공간 낭비를 해결할 수 있다.

한편, 실시 예에서의 캐비티(C)의 수평 단면은 적어도 일부분이 라운딩된 형상을 가질 수 있다. 예를 들어, 실시 예에서의 캐비티(C)는 적어도 일부분이 곡면을 가질 수 있다. 예를 들어, 실시 예에서의 캐비티(C)은 에지 부분이 곡면을 가지는 형상을 가질 수 있다.

도 15를 참조하면, 실시 예에서의 캐비티(C)의 수평 단면은 적어도 4개의 직선 부분을 포함한다.

예를 들어, 실시 예에서의 캐비티(C)의 수평 단면은, 직선 형태의 제1 부분(S1)을 포함할 수 있다. 또한, 실시 예에서의 캐비티(C)의 수평 단면은 상기 제1 부분(S1)과 실질적으로 수직한 직선 형태의 제2 부분(S2)을 포함할 수 있다. 또한, 실시 예에서의 캐비티(C)의 수평 단면은 상기 제2 부분(S2)과 실질적으로 수직하면서, 상기 제1 부분(S1)과 평행한 직선 형태의 제3 부분(S3)을 포함할 수 있다. 또한, 실시 예에서의 캐비티(C)의 수평 단면은 상기 제3 부분(S3)과 실질적으로 수직하면서, 상기 제2 부분(S2)과 평행한 직선 형태의 제4 부분(S4)을 포함할 수 있다.

또한, 캐비티(C)의 수평 단면은 상기 제1 부분(S1)과 제2 부분(S2) 사이의 제1 에지(E1)를 포함할 수 있다. 이때, 상기 제1 에지(E1)는 직선이 아닌 곡선을 가질 수 있다. 예를 들어, 상기 제1 에지(E1)는 라운딩 영역일 수 있다. 즉, 상기 제1 에지(E1)는 곡면을 포함할 수 있다.

또한, 캐비티(C)의 수평 단면은 상기 제2 부분(S2)과 제3 부분(S3) 사이의 제2 에지(E2)를 포함할 수 있다. 이때, 상기 제2 에지(E2)는 직선이 아닌 곡선을 가질 수 있다. 예를 들어, 상기 제2 에지(E2)는 라운딩 영역일 수 있다. 즉, 상기 제2 에지(E2)는 곡면을 포함할 수 있다.

또한, 캐비티(C)의 수평 단면은 상기 제3 부분(S3)과 제4 부분(S4) 사이의 제3 에지(E3)를 포함할 수 있다. 이때, 상기 제3 에지(E3)는 직선이 아닌 곡선을 가질 수 있다. 예를 들어, 상기 제3 에지(E3)는 라운딩 영역일 수 있다. 즉, 상기 제3 에지(E3)는 곡면을 포함할 수 있다.

또한, 캐비티(C)의 수평 단면은 상기 제1 부분(S1)과 제4 부분(S4) 사이의 제4 에지(E4)를 포함할 수 있다. 이때, 상기 제4 에지(E4)는 직선이 아닌 곡선을 가질 수 있다. 예를 들어, 상기 제4 에지(E4)는 라운딩 영역일 수 있다. 즉, 상기 제4 에지(E4)는 곡면을 포함할 수 있다.

이때, 실시 예에서의 제1 에지(E1), 제2 에지(E2), 제3 에지(E3) 및 제4 에지(E4)가 가지는 곡면은 실시 예에서의 자외선(UV) 레이저의 빔 사이즈에 대응할 수 있다. 예를 들어, 자외선(UV) 레이저의 빔 사이즈는 20㎛ 내지 80㎛의 직경을 가지는 원형일 수 있다. 상기 제1 에지(E1), 제2 에지(E2), 제3 에지(E3) 및 제4 에지(E4)는 상기 자외선(UV) 레이저의 빔 사이즈에 대응하는 곡면을 가질 수 있다. 예를 들어, 상기 제1 에지(E1), 제2 에지(E2), 제3 에지(E3) 및 제4 에지(E4) 부분이 가지는 곡면의 곡률은, 20㎛ 내지 80㎛의 직경을 가지는 원의 곡률에 대응할 수 있다.

이에 따라, 실시 예에서는 상기 제1 에지(E1), 제2 에지(E2), 제3 에지(E3) 및 제4 에지(E4)가 수직한 직선을 가짐에 따라, 해당 에지 부분에서 발생할 수 있는 캐비티 무너짐과 같은 구조적 신뢰성 문제를 해결할 수 있으며, 이에 따른 제품 만족도를 향상시킬 수 있다.

한편, 실시 예에서의 제2 절연층(1200)은 프리프레그로 형성될 수 있다. 상기 프리프레그는 강성 확보를 위해, 레진 내에 유리 섬유가 포함되어 있다. 그리고, 상기 캐비티(C)의 형성 과정에서, 상기 유리 섬유의 일부는 상기 캐비티(C)를 통해 외부로 노출될 수 있다. 그리고, 상기 유리 섬유가 캐비티(C)를 통해 노출되는 경우, 다양한 신뢰성 문제가 발생할 수 있다. 예를 들어, 상기 유리 섬유에 의해, 상기 캐비티(C) 내에 배치되는 전자 소자의 평탄도에 문제가 발생할 수 있다. 예를 들어, 상기 유리 섬유에 의해, 상기 캐비티(C) 내에 배치되는 전자 소자의 전기적 쇼트가 발생할 수 있다.

이때, 상기 이산화탄소(CO2) 레이저는 상기 제2 절연층(1200) 내에 포함된 유리 섬유의 제거가 불가능하다. 이에 따라, 상기 이산화탄소(CO2) 레이저를 통해서만 상기 캐비티(C)를 형성하는 경우, 상기 제2 절연층(1200) 내에 포함된 유리 섬유가 캐비티(C)를 통해 외부로 노출될 수 있다.

다만, 실시 예에서는 이산화탄소(CO2) 레이저를 이용하여 1차 캐비티 가공을 진행한 후에, 자외선(UV) 레이저를 이용하여 2차 캐비티 가공을 진행한다. 이때, 상기 자외선(UV) 레이저는 상기 캐비티(C)의 내벽의 경사각이 거의 수직에 가깝도록 하면서, 상기 1차 가공된 캐비티를 통해 노출된 유리 섬유를 제거할 수 있다.

즉, 실시 예에서는 상기 자외선(UV) 레이저를 사용하여, 상기 캐비티(C)의 내측으로 돌출될 수 있는 제2 절연층(1200)의 유리 섬유를 모두 제거할 수 있다. 이에 따라, 상기 제2 절연층(1200)의 유리 섬유는 상기 캐비티(C)의 내벽에서 상기 캐비티(C)의 내측 방향으로 돌출되지 않을 수 있다.

도 16를 참조하면, 제1 절연층(1100)을 준비하고, 상기 제1 절연층(1100)의 표면에 제1 및 제2 회로 패턴(1400, 1500)을 형성할 수 있으며, 상기 제1 절연층(1100)을 관통하며 상기 제1 및 제2 회로 패턴(1400, 1500)을 전기적으로 연결하는 제1 비아(V1)를 형성할 수 있다.

다음으로, 도 17을 참조하면, 실시 예에서는 상기 제1-2 금속층(1420) 및 제2-2 금속층(1520)이 형성되면, 이의 시드층으로 사용한 제1-1 금속층(1410) 및 제2-1 금속층(1510)을 제거하는 공정을 진행할 수 있다.

이때, 제1-1 금속층(1410)은 캐비티가 형성되지 않는 영역에서, 제1-2 금속층(1420)과 수직 방향으로 중첩되는 제1-1 부분(P1-1)을 포함할 수 있다. 그리고, 제1-1 금속층(1410)은 캐비티가 형성되지 않는 영역에서, 제1-2 금속층(1420)과 수직 방향으로 중첩되지 않는 제1-2 부분(P1-2)을 포함할 수 있다. 또한, 제1-1 금속층(1410)은 캐비티 형성 영역에 배치된 제1-3 부분(P1-3, 1410a)을 포함할 수 있다.

실시 예에서는, 제1-2 금속층(1420)이 도금됨에 따라, 제1 회로 패턴(1400)의 제조가 완료되면, 상기 제1-1 금속층(1410)의 제1-2 부분(P1-2)은 제거하면서, 상기 제1-1 금속층(1410)의 제1-3 부분(P1-3)은 제거하지 않고 남겨둔다.

다음으로, 도 18에 도시된 바와 같이 실시 예에서는 제1 절연층(1100)의 상면 위에 제2 절연층(1200)을 형성한다. 또한, 실시 예에서는 제1 절연층(1100)의 하면 아래에 제3 절연층(1300)을 형성한다. 이때, 상기 제2 절연층(1200) 및 제3 절연층(1300)은 RCC로 구성될 수 있고, 이와 다르게 프리프레그로 형성될 수 있다.

또한, 제2 절연층(1200)의 표면에 회로패턴을 형성하는 공정을 진행할 수 있다. 예를 들어, 제2 절연층(1200)의 상면에 제3 회로 패턴(1600)을 형성하는 공정을 진행할 수 있다.

또한, 실시 예에서는 상기 제2 절연층(1200) 내에 제2 비아(V2)를 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제3 절연층(1300) 내에 제3 비아(V3)를 형성하는 공정을 진행할 수 있다.

한편, 실시 예에서, 제2 절연층(1200)의 상면에 배치된 제3 회로 패턴(1600)은 제3-1 금속층(1610)과 제3-2 금속층(1620)을 포함한다.

이때, 상기 제3 회로 패턴(1600)의 제조 공정에서, 상기 제3-2 금속층(1620)의 도금이 완료되면, 상기 제3-2 금속층(1620)의 도금 시드층으로 사용된 제3-1 금속층(1610)은 제거된다. 이때, 실시 예에서는 상기 제3-2 금속층(1620)의 시드층으로 사용한 제3-1 금속층(1610)의 전체를 제거하지 않고, 캐비티(C)가 형성될 영역에 배치된 금속층은 제거하지 않고 남겨두도록 한다.

구체적으로, 실시 예에서는 상기 제3-1 금속층(1610) 중 상기 캐비티(C)가 형성될 영역의 주위를 둘러싸는 캐비티 외측 영역에 배치된 부분은 제거하지 않고 남겨두도록 한다. 즉, 일반적으로 상기 제3-1 금속층(1610)은 제3 회로 패턴(1600)이 형성된 후에, 제3-2 금속층(1620)과 수직 방향으로 중첩되지 않는 부분은 모두 제거된다. 이때, 실시 예에서는 상기 제3-1 금속층(1610)에서, 상기 제3-2 금속층(1620)과 수직 방향으로 중첩되지 않는 부분 중 상기 캐비티(C)가 형성될 영역의 주위에 위치한 부분은 제거하지 않고 남겨둔다.

구체적으로, 제3-1 금속층(1610)은 제2 절연층(1200)의 상면 위에 전체적으로 형성될 수 있다.

이때, 제3-1 금속층(1610)은 제3-2 금속층(1620)과 수직 방향으로 중첩되는 제2-1 부분(P2-1)을 포함할 수 있다. 그리고, 제3-1 금속층(1610)은 캐비티가 형성되지 않는 영역에서, 제3-2 금속층(1620)과 수직 방향으로 중첩되지 않는 부분을 포함할 수 있다. 이때, 상기 제3-1 금속층(1610)에서, 제3-2 금속층(1620)과 수직으로 중첩되지 않는 부분은, 캐비티(C)가 형성될 영역과 중첩되거나, 캐비티가 형성될 영역과 이격되는 제2-2 부분(P2-2)을 포함할 수 있다. 또한, 상기 제3-1 금속층(1610)에서, 제3-2 금속층(1620)과 수직으로 중첩되지 않는 부분은, 캐비티(C)가 형성될 캐비티 영역과 인접한 제2-3 부분(P2-3)을 포함할 수 있다.

여기에서, 일반적인 회로기판의 제조 공정에서, 제3-2 금속층(1620)이 도금됨에 따라, 제3 회로 패턴(1600)의 제조가 완료되면, 상기 제2-2 부분(P2-2)과 제2-3 부분(P2-3)을 포함하는, 제3-1 금속층(1610)은 제거된다.

이와 다르게, 실시 예에서는, 상기 일반적인 회로기판의 제조 공정에서, 제3-2 금속층(1620)이 도금됨에 따라, 제2 회로 패턴(1600)의 제조가 완료되면, 상기 제3-1 금속층(1610)의 제2-2 부분(P2-2)은 제거하면서, 상기 제3-1 금속층(1410)의 제2-3 부분(P2-3)은 제거하지 않고 남겨둔다.

상기 제3-1 금속층(1610)의 제2-3 부분(P2-3)은 상기 제2 절연층(1200)의 상면에서, 캐비티(C)가 형성될 영역과 그 이외의 영역의 경계 영역에 위치할 수 있다. 예를 들어, 상기 제3-1 금속층(1610)의 제2-3 부분(P2-3)은 상기 제2 절연층(1200)의 상면에서, 캐비티(C)가 형성될 영역을 제외한 나머지 영역에 형성될 수 있다. 예를 들어, 상기 제3-1 금속층(1610)의 제2-3 부분(P2-3)은 상기 제2 절연층(1200)의 상면에서, 캐비티(C)가 형성될 영역의 주위를 둘러싸며 배치될 수 있다.

이때, 상기 제3-1 금속층(1610)의 제2-3 부분(P2-3)은 일정 폭을 가질 수 있다. 이때, 상기 제3-1 금속층(1610)의 제2-3 부분(P2-3)의 폭은 이후의 레이저 공정에서의 빔 사이즈의 반경보다 클 수 있다. 즉, 실시 예에서는 이산화탄소(CO2) 레이저 레이저 공정에서 빔의 중앙 부분에 대응하는 가우시안 빔을 이용하여 캐비티 가공 공정을 진행할 수 있다. 이에 따라, 캐비티(C)의 가장자리 영역에는, 가우시안 빔의 센터 부분이 위치하게 된다. 그리고, 상기 제3-1 금속층(1610)의 제2-3 부분(P2-3)의 폭이 상기 빔 사이즈의 반경보다 작을 경우, 상기 가우시안 빔에 의해 상기 제2 절연층(1200) 중 캐비티 형성 영역의 이외의 영역이 가공될 수 있다. 따라서, 실시 예에서, 상기 제3-1 금속층(1610)의 제2-3 부분(P2-3)은 상기 가우시안 빔의 반경보다 큰 폭을 가지도록 할 수 있다.

다음으로, 도 19를 참조하면, 상기 제3-1 금속층(1610)의 제2-3 부분(P2-3)을 경계선으로 하여, 상기 제2 절연층(1200)에 1차 캐비티 가공을 진행할 수 있다. 이때 상기 1차 캐비티 가공은 이산화탄소(CO2) 레이저를 이용하여 할 수 있다. 이때, 1차 가공된 캐비티(Ca)는 수평 단면이 사다리꼴 형상을 가질 수 있다. 예를 들어, 1차 가공된 캐비티(Ca)는 상부에서 하부로 갈수록 폭이 점차 감소할 수 있다. 또한, 1차 가공된 캐비티(Ca)를 통해서는 상기 제2 절연층(1200) 내에 포함된 유리 섬유(GF)가 캐비티 외부로 노출될 수 있다.

이에 따라, 실시 예에서는 도 20에서와 같이, 상기 1차 가공된 캐비티에 대해 자외선(UV) 레이저를 사용하여 2차 캐비티 가공을 진행할 수 있다.

즉, 실시 예에서는 이산화탄소(CO2) 레이저에 의해 1차 가공된 캐비티에 대해 자외선(UV) 레이저를 사용하여 2차 가공을 진행할 수 있다. 즉, 상기 이산화탄소(CO2) 레이저에 의해 캐비티가 형성되는 경우, 레이저 가공시에 진행된 레이저 소스의 이동 간격에 대응하게, 상기 캐비티의 내벽에 계단 형태의 단차가 발생하게 된다. 이에 따라, 실시 예에서는 자외선(UV) 레이저를 사용하여 상기 이산화탄소(CO2) 레이저를 통해 형성된 캐비티를 2차 가공할 수 있다. 구체적으로, 상기 자외선(UV) 레이저를 이용한 캐비티의 2차 가공은, 상기 1차 가공된 캐비티의 내벽에 대해서만 진행될 수 있다.

다음으로, 도 21을 참조하면, 상기 캐비티(C) 가공이 완료되면, 상기 캐비티(C) 가공을 위해 남겨두었던 제1-1 금속층(1410) 및 제3-1 금속층(1610)의 일부분을 제거할 수 있다.

즉, 실시 예에서는 캐비티 가공을 위해, 시드층인 제1-1 금속층(1410)의 제1-3 부분(P1-3)과, 제3-1 금속층(1610)의 제2-3 부분(P2-3)을 제거하지 않고 남겨두었다. 그리고, 상기 캐비티(C)의 가공이 완료되면, 실시 예에서는 제1-1 금속층(1410)의 제1-3 부분(P1-3)과, 제3-1 금속층(1610)의 제2-3 부분(P2-3)을 제거하는 공정을 진행할 수 있다. 이때, 제1 실시 예에서와 같이, 제1-1 금속층(1410)의 제1-3 부분(P1-3)과, 제3-1 금속층(1610)의 제2-3 부분(P2-3)의 적어도 일부는 제거되지 않고 남아 있을 수 있다.

다음으로, 도 22를 참조하면, 실시 예에서는 상기 제2 절연층(1200)의 상면 및 제3 절연층(1300)의 하면에 각각 보호층(1800, 1850)을 형성하는 공정을 진행할 수 있다.

또한, 제2 실시 예에 대응하는 구조를 가지고, 제1 실시 예의 변형 예에 대응하는 도 11 내지 도 13의 구조를 구현할 수도 있을 것이다.

도 23a는 제1 및 제2 실시 예에서 설명된 제2 절연층이 복수의 층으로 구성된 경우에 대한 회로 기판을 보여준다. 그리고, 도 23b는 제2 절연층이 단일층으로 구성된 경우에 대한 회로 기판을 보여준다.

도 23a 및 도 23b를 참조하면, 제2 절연층(2120)에는 캐비티가 형성될 수 있다.

상기 캐비티는 복수의 제2 절연층(2120, 도 23a 참조)를 개방하여 형성될 수 있고, 단일층의 제2 절연층(2120, 도 23b 참조)를 개방하여 형성될 수 있다. 상기 캐비티가 복수의 제2 절연층(예를 들어, 제2-1 내지 제2-3 절연층)에 형성되는 경우, 상기 캐비티는 제2-1 절연층에 형성되는 제1 파트, 제2-2 절연층에 형성되는 제2 파트 및 제2-3 절연층에 형성되는 제3 파트를 포함할 수 있다.

이때, 상기 캐비티는 내벽(S1, S2, S3)을 포함한다. 상기 캐비티의 내벽(S1, S2, S3)은 일정 표면 거칠기를 가질 수 있다. 이때, 실시 예에서는 상기 캐비티의 내벽(S1, S2, S3)이 일정 표면 거칠기를 가지도록 추가적인 공정을 진행하는 것이 아니라, 상기 캐비티를 형성하기 위한 레이저 공정 시에 상기 표면 거칠기가 형성되도록 할 수 있다.

한편, 상기 캐비티의 내벽은 복수의 부분으로 구분될 수 있다. 예를 들어, 캐비티의 내벽은 하측에서부터 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)으로 구분될 수 있다. 이때, 상기 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)의 각각의 경사각은 서로 다를 수 있다. 또한, 상기 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1) 중 적어도 한 부분의 표면 거칠기는 다른 하나의 표면 거칠기와 다를 수 있다. 예를 들어, 제2 부분(S2)의 표면 거칠기는 제3 부분(S1)의 표면 거칠기와 동일할 수 있다. 다만, 제2 부분(S2) 및 제3 부분(S1)의 표면 거칠기는 제1 부분(S3)의 표면 거칠기와 다를 수 있다. 이는, 상기 캐비티의 내벽을 구성하는 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1) 중 적어도 한 부분이 다른 부분과 다른 공정에 의해 형성되기 때문이다. 예를 들어, 제2 부분(S2) 및 제3 부분(S1)은 레이저 공정 및 디스미어 공정을 통해 형성된 부분이다. 이와 다르게, 상기 제1 부분(S3)은 회로패턴의 일부를 제거하여 형성된 부분이다. 따라서, 제2 부분(S2) 및 제3 부분(S1)은 레이저 공정 및 디스미어 공정 조건에 대응하는 표면 거칠기를 가지며, 상기 제1 부분(S3)은 상기 회로 패턴의 일부의 측면이 가지는 표면 거칠기에 대응하는 표면 거칠기를 가질 수 있다.

한편, 실시 예에서는 가우시안 빔을 이용하여 상기 캐비티를 형성하도록 한다. 이때, 상기 캐비티의 최외곽 부분은 상기 가우시안 빔의 중심점을 이용하여 가공을 진행한다. 즉, 상기 가우시안 빔은 중심점은 가장 큰 세기의 레이저가 발생되며, 이에 따라 상기 최외곽 부분에서의 캐비티의 내벽의 경사각은 비교 예 대비 작아질 수 있다.

다시 말해서, 캐비티의 내벽은 하측에서부터 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)이 서로 연결되는 형태를 가질 수 있다. 상기 캐비티의 제1 부분(S3)은 제1 절연층(110)의 상면과 연결될 수 있다. 예를 들어, 상기 캐비티의 제1 부분(S3)은 상기 제1 절연층(110)의 상면과 접촉할 수 있다. 상기 캐비티의 내벽의 제1 부분(S3)은 제1 경사각을 가질 수 있다. 예를 들어, 캐비티의 제1 부분(S3)이 가지는 경사각은 기준면(BS)에 대하여 거의 직각일 수 있다.

상기 캐비티의 제2 부분(S2)은 제2 경사각(θ2)을 가질 수 있다. 예를 들어, 캐비티의 제2 부분(S2)이 가지는 제2 경사각(θ2)은 기준면(BS)에 대하여, 상기 제2 부분(S2)의 일단(E1) 및 타단(E3)을 연결하는 가상의 직선의 경사각을 의미할 수 있다. 상기 기준면(BS)은 일 예로, 상기 제1 절연층(110)의 상면일 수 있으나, 이에 한정되지는 않는다.

또한, 캐비티의 제3 부분(S1)은 제3 경사각(θ1)을 가질 수 있다. 예를 들어, 캐비티의 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제2 부분(S2)이 가지는 제2 경사각(θ2)보다 작을 수 있다. 상기 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제3 부분(S1)의 일단(E2) 및 타단(E1)을 연결하는 가상의 직선의 경사각을 의미할 수 있다.

즉, 상기 캐비티의 내벽의 제3 부분(S1)은 가우시안 빔의 중심점을 이용하여 가공된 부분이고, 이에 따라 상기 제2 부분(S2)이 가지는 제2 경사각(θ2)보다는 작은 제3 경사각(θ1)을 가질 수 있다.

상기 캐비티의 내벽의 제2 부분(S2)이 가지는 경사각(θ2)은 130도 내지 160도의 범위를 가질 수 있다. 또한, 상기 캐비티의 내벽의 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제2 부분(S2)의 제2 경사각(θ2) 보다 작은 92도 내지 130도의 범위를 가질 수 있다.

다시 말해서, 실시 예에서의 캐비티의 내벽은 복수의 변곡점을 가질 수 있다. 상기 변곡점은 변곡부 또는 각도가 변하는 부분이라고도 표현할 수 있다.

예를 들어, 실시 예에서의 캐비티의 내벽은 제1 변곡점(E3) 및 제2 변곡점(E2)을 가질 수 있다.

그리고, 실시 예에서의 캐비티는 제1 변곡점(E3)을 중심으로 제1 경사각을 가지는 제1 부분(S3)과, 제2 경사각(θ2)을 가지는 제2 부분(S2)이 구분될 수 있다. 또한, 실시 예에서는 제2 변곡점(E2)을 기준으로 제2 경사각(θ2)을 가지는 제2 부분(S2)과 제3 경사각을 가지는 제3 부분(S1)이 구분될 수 있다.

상기 제1 변곡점(E3)은 상기 캐비티의 내벽의 제1 부분(S3)과 제2 부분(S2)이 서로 만나는 지점일 수 있다. 그리고, 상기 제2 변곡점(E2)은 상기 캐비티의 내벽의 제2 부분(S2)과 제3 부분(S1)이 서로 만나는 지점일 수 있다.

상기 제1 변곡점(E3)의 높이는 회로 패턴(140)의 높이에 대응할 수 있다. 바람직하게, 상기 제1 변곡점(E3)의 높이는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(141)의 일부의 높이와 동일할 수 있다. 더욱 바람직하게, 상기 제1 변곡점(E3)의 높이는 상기 제1 회로 패턴(141)을 구성하는 시드층의 높이와 동일할 수 있다.

또한, 제2 변곡점(E2)의 높이는 패드(141a)의 상면보다 높게 위치할 수 있다.

상기와 같이 실시 예에서는 캐비티를 형성할 때, 캐비티의 최외곽 부분의 제3 부분(S1)은 제3 경사각(θ1)을 가지도록 하고, 상기 제3 부분(S1)과 만나는 제2 부분(S2)은 제2 경사각(θ2)을 가지도록 하며, 상기 제2 부분(S2)과 만나는 제1 부분(S3)은 제1 경사각을 가지도록 한다.

이는, 회로 패턴을 구성하는 시드층인 제1 금속층(140a)을 스톱 레이어로 레이저 가공을 하여 상기 캐비티을 형성하면서, 나아가 가우시안 빔의 중심점을 이용하여 상기 캐비티의 최외곽 부분을 가공함에 의해 구현될 수 있으며, 이에 따라 상기 캐비티의 최외곽 부분의 경사각을 비교 예 대비 감소시킴에 따라 캐비티 형성을 위해 필요한 공간을 획기적으로 감소시킬 수 있다.

이에 따라, 실시 예에서의 캐비티는 상기 제3 부분(S1)을 포함하는 제1 영역, 상기 제2 부분(S2)을 포함하는 제2 영역 및 이 이외의 제3 영역을 포함할 수 있다.

상기 제2 영역에 대응하는 캐비티의 내벽의 제2 부분(S2)은 상기 캐비티의 제3 영역(R3)의 끝단인 제1 부분(S3)으로부터 제2 경사각(θ2)을 가지면서 상측 방향으로 연장될 수 있다.

그리고, 상기 제1 영역(R1)에 대응하는 상기 제3 부분(S1)은 제3 경사각(θ1)을 가지면서 상기 제2 부분(S2)으로부터 상측 방향으로 연장될 수 있다.

도 24는 제3 실시 예에 따른 캐비티 가공 방법을 설명하기 위한 도면이고, 도 25 비교 예에 따른 캐비키 가공 방법을 설명하기 위한 도면이다.

도 24를 참조하면, 실시 예에서는 가우시안 빔의 중심선의 빔을 이용하여 상기 캐비티의 최외곽 영역에 대한 가공이 이루어지도록 한다. 그리고, 실시 예에서는 가우시안 빔을 일정 거리 이동시키면서, 상기 캐비티의 전체 영역에 대한 가공을 진행한다.

이때, 실시 예에서는 제1 가우시안 빔의 중심선을 이용하여 캐비티의 최외곽 영역에 대한 가공을 진행한다. 그리고, 상기 제1 가우시안 빔을 이용한 캐비티 가공이 완료되면, 상기 제1 가우신 빔으로부터 일정 거리 이격된 위치에 제2 가우시안 빔을 제공한다. 이때, 상기 제1 가우시안 빔과 상기 제2 가우시안 빔은 일정 거리 이격됨에 따라, 실시 예에서의 캐비티는 최외곽 영역에서의 제3 경사각(θ1)을 가지는 제3 부분(S1)과, 상기 제3 부분(S1)으로부터 연장되며 제2 경사각(θ2)을 가지는 제2 부분(S2)을 포함할 수 있다.

한편, 도 25를 참조하면, 비교 예에서는 레이저 빔의 외곽 부분이 캐비티의 최외각 부분에 위치하도록 하여 캐비티 가공 공정을 진행한다.

이에 따라, 비교 예에서의 캐비티의 최외곽 부분의 내벽은 160도 이상의 경사각을 가지게 된다. 반면, 실시 예에서의 캐비티의 최외곽 부분의 내벽은 92도 내지 130도 범위의 제3 경사각을 가지게 된다.

예를 들어, 비교 예에서의 공정은 600㎛의 크기의 영역에 캐비티를 가공한 경우, 상기 캐비티의 내벽의 경사각으로 인해 600㎛ 보다 작은 500㎛의 캐비티가 형성된다. 이는, 캐비티의 하부 영역이 실질적으로 소자가 실장될 캐비티로 사용되는데, 100㎛ 정도의 공간이 상기 내벽이 가지는 경사각으로 인해 사용되지 못하기 때문이다.

이에 반하여, 실시 예에서는 600㎛의 크기의 영역에 캐비티를 가공한 경우, 상기 캐비티의 내벽의 경사각의 개선으로 인해, 비교 예 대비 큰 550㎛의 캐비티가 형성된다. 이에 따라 실시 예에서는 캐비티 형성에 필요한 공간을 줄일 수 있으며, 이에 따른 회로 집적도를 높일 수 있다.

Claims

제1 절연층;

상기 제1 절연층의 일면에 배치되고, 패드를 포함하는 제1 회로 패턴; 및

상기 제1 절연층의 일면에 배치되고, 상기 패드를 노출하는 캐비티를 포함하는 제2 절연층을 포함하고,

상기 제1 회로 패턴은,

상기 제1 절연층의 일면에 배치되는 제1-1 금속층과,

상기 제1-1 금속층의 일면에 배치되는 제1-2 금속층을 포함하고,

상기 제1-1 금속층의 면적은 상기 제1-2 금속층의 면적보다 크고,

상기 제1-1 금속층의 적어도 일부의 측면은 상기 캐비티를 통해 노출되는,

회로기판.
제1항에 있어서,

상기 제1-1 금속층은,

상기 제1-1 금속층과 수직 방향으로 오버랩되는 제1 부분과,

상기 제1 부분 이외의 제2 부분을 포함하고,

상기 제2 부분의 측면은 상기 캐비티를 통해 노출되는,

회로기판.
제2항에 있어서,

상기 제1-1 금속층의 상기 제2 부분은, 상기 캐비티의 외측을 둘러싸는 폐루프 형상을 가지며 상기 제1 절연층과 제2 절연층 사이에 배치되는,

회로기판.
제1항에 있어서,

상기 제1-1 금속층은 상기 제1-2 금속층의 시드층이고,

상기 제1-2 금속층은 상기 제1-1 금속층을 시드층으로 하여 형성된 전해 도금층인,

회로기판.
제2항에 있어서,

상기 제1-1 금속층의 상기 제1 부분의 상면은 상기 제1-2 금속층의 하면과 직접 접촉하고,

상기 제1-1 금속층의 상기 제2 부분의 상면은 상기 제2 절연층과 직접 접촉하는

회로기판.
제2항에 있어서,

상기 제1-1 금속층의 상기 제2 부분은, 상기 제1-2 금속층과 일정 간격 이격된

회로기판.
제1항에 있어서,

상기 제1 회로 패턴은, 상기 캐비티와 인접한 영역에 배치되는 제1-1 회로 패턴 및 상기 제1-1 회로 패턴 이외의 제1-2 회로 패턴을 포함하고,

상기 제1-2 회로 패턴의 제1-1 금속층의 면적은, 상기 제1-2 회로 패턴의 제1-2 금속층의 면적에 대응하고,

상기 제1-1 회로 패턴의 제1-1 금속층의 면적은, 상기 제1-1 회로 패턴의 제1-2 금속층의 면적보다 큰,

회로기판.
제7항에 있어서,

상기 제1-1 회로 패턴의 제1-1 금속층은,

상기 제1-1 회로 패턴의 제1-2 금속층과 수직 방향으로 오버랩되는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고,

상기 제1-1 회로 패턴의 제1-1 금속층의 제2 부분은,

상기 캐비티의 외측을 둘러싸며, 상기 제1 절연층과 제2 절연층 사이에 배치되는,

회로기판.
제1항에 있어서,

상기 제2 절연층은 제2-1 절연층 및 제2-2 절연층을 포함하고,

상기 캐비티는 상기 제2-1 절연층 및 상기 제2-2 절연층을 공통으로 관통하는,

회로기판.
제1항에 있어서,

상기 제2 절연층은 제2-1 절연층 및 제2-2 절연층을 포함하고,

상기 제2-1 절연층 및 제2-2 절연층 사이에 배치되는 제2 회로 패턴을 포함하고,

상기 캐비티는,

상기 제2-1 절연층에 형성되는 제1 캐비티 및 상기 제2-2 절연층에 형성되고 상기 제1 캐비티와 다른 크기를 가지는 제2 캐비티를 포함하며,

상기 제1-1 금속층의 적어도 일부의 측면은 상기 제1 캐비티를 통해 노출되고,

상기 제2 회로 패턴은,

상기 제2-1 절연층의 일면에 배치되는 제2-1 금속층과,

상기 제2-1 금속층의 일면에 배치되는 제2-2 금속층을 포함하고,

상기 제2-1 금속층의 면적은 상기 제2-2 금속층의 면적보다 크고,

상기 제2-1 금속층의 적어도 일부의 측면은 상기 제2 캐비티를 통해 노출되는,

회로기판.