KR101233642B1 - 캐비티 인쇄회로기판 제조방법 - Google Patents

캐비티 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR101233642B1
KR101233642B1 KR1020110124786A KR20110124786A KR101233642B1 KR 101233642 B1 KR101233642 B1 KR 101233642B1 KR 1020110124786 A KR1020110124786 A KR 1020110124786A KR 20110124786 A KR20110124786 A KR 20110124786A KR 101233642 B1 KR101233642 B1 KR 101233642B1
Authority
KR
South Korea
Prior art keywords
insulating layer
copper foil
cavity
layer
hole
Prior art date
Application number
KR1020110124786A
Other languages
English (en)
Inventor
김상진
이민석
서미림
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020110124786A priority Critical patent/KR101233642B1/ko
Application granted granted Critical
Publication of KR101233642B1 publication Critical patent/KR101233642B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 동박적층판에 대해 캐비티 영역만큼의 홀을 우선 기계적 드릴 방식으로 형성한 후, 에폭시 잉크 등을 이용해서 홀 속에 충진하여 홀 플러깅(hole plugging)을 수행한 후 에폭시 잉크를 열로 경화시킨다. 여기서 에폭시 잉크는 유리섬유질 또는 필러가 없는 절연재료이다. 그리고, 나면, 동도금을 진행해서 상하 양면에 동박을 형성한다. 이어서, 프리프레그와 같은 절연층과 동박을 적층 라미네이트 한다. 이때에, 캐비티를 형성할 부위에 대응되는 절연층은 재단을 하여 제거한 후 적층할 수 있다. 이 경우, 가열 가압 라미네이트하는 과정에 주변의 프리프레그 절연층으로부터 레진이 녹아 흘러들어 캐비가 형성될 공간에는 유리섬유질이 없는 에폭시 수지로만 채워지게 된다. 최종적으로 홀 플러깅 된 에폭시와 경화된 에폭시 층에 대해 레이저 드릴 가공을 진행하면, 종래기술과는 달리 레이저 드릴 공정을 방해하는 유리섬유질 또는 필러가 없으므로 매우 쉽게 정밀한 크기의 캐비티를 형성하게 된다.

Description

캐비티 인쇄회로기판 제조방법{METHOD OF MANUFACTURING A CAVITY PRINTED CIRCUIT BOARD}
본 발명은 캐비티 인쇄회로기판(Cavity PCB)에 관한 것으로서, 특히 유리섬유질(glass fiber) 또는 필러(filler)가 보강된 에폭시수지에 레이저 드릴을 이용해서 캐비티를 제작하는 공법에 관한 것이다.
슬림형 노트북, 태블릿 PC 등과 같은 휴대용 전자제품은 구성되는 인쇄회로기판의 두께를 얇게 만드는 것을 요구하고 있다. 최근 들어 인쇄회로기판의 두께를 얇게 만들기 위하여, 캐비티 인쇄회로기판 기술이 적용되고 있다. 캐비티 인쇄회로기판이란, 적층기판 표면에 최종 실장하는 칩의 두께로 기판 전체의 두께가 두꺼워지는 것을 보상하기 위하여, 기판의 외층에 캐비티를 형성해서 리세스(recess)된 공간에 칩을 장착하는 기술이다. 즉, 절연층을 드릴 가공해서 캐비티를 형성하고, 캐비티 속의 리세스 공간에 반도체 칩을 실장함으로써 칩이 돌출되는 것을 보상하는 기술이다.
도1a 및 도1b는 종래기술에 따라 캐비티를 제작하는 기술을 나타낸 도면이다. 도1a를 참조하면, 동박적층판(CCL; copper cladded laminate)과 같이, 중앙에 제1 절연층(50)을 사이에 두고 2개 층의 동박 회로(100b, 100c)가 형성되어 있다. 여기에, 프리프레그(PREPREG)와 같은 제2 절연층(60, 70)과 동박(100a, 100d)이 적층되어 4층의 기판을 형성하고 있다.
통상적으로 동박적층판(CCL)의 중앙 절연층, 즉 제1 절연층(50)의 두께는 약 0.1 ~ 0.15 mm 정도가 되며, 80 ~ 90 ㎛ 정도의 두께를 지닌 유리섬유질 또는 필러가 보강된 에폭시수지를 사용한다. 또한, 동박적층판(CCL) 위에 적층되는 제2 절연층(60, 70)의 두께는 대략 40 ~ 60 ㎛ 정도이며 함유된 유리섬유질 또는 필러의 두께는 25 ~ 30 ㎛ 정도이다.
여기에, 캐비티(150)를 형성하기 위해서 기계적 드릴 방식을 적용할 수 있으나, 물리적으로 라우터 절삭을 사용하는 경우 캐비티 폭과 깊이에 대한 정밀가공이 용이하지 않으므로, 레이저 드릴 가공을 하는 것이 바람직하다.
그런데, 제2 절연층(60, 70)의 경우는 유리섬유질의 두께가 그다지 두껍지 않으므로 레이저가공에 어려움이 없으나, 제1 절연층(50) 속에 존재하는 유리섬유질 또는 필러는 그 두께가 80 ~ 90 ㎛에 이르므로, 레이저 가공성이 낮아서 절삭 가공이 쉽지 않다.
특히, 레이저 드릴을 이용해서 캐비티 절삭을 하고자 하는 경우, 제1 절연층 내의 두꺼운 두께의 유리 섬유질과 필러로 인해 레이저 드릴 공정 조건을 잡기가 용이하지 않으며, 가공시간도 길어지는 문제가 있다. 더욱이, 캐비티의 두께를 깊이 하고자 절삭하여야 할 단차가 두꺼워지는 경우에는, 도1b에 도시한 바와 같이 레이저 드릴 결과 캐비티 내벽 단면이 수직으로 절삭되지 않고 테이퍼(taper)가 나타나는 문제도 겪게 된다.
그렇다고 해서, 유리 섬유질과 필러가 제거된 에폭시수지를 사용할 수도 없는 것이, 유리 섬유질 또는 필러를 함유하지 않는 절연층을 사용하면 기판의 강성이 열악해져서 기판이 휘는 문제가 발생하게 된다. 따라서, 인쇄회로기판 제조에 있어서 유리섬유질 또는 필러가 보강된 에폭시수지를 사용하는 것은 필수적이다.
따라서, 본 발명의 목적은 동박적층판(CCL; copper cladded laminate)과 같이 PCB 공정에서 흔히 사용되는, 유리섬유질 또는 필러가 함유된 에폭시 수지 절연재에 레이저 드릴 공법으로 캐비티를 제작하는 공법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 동박적층판(CCL)에 대해 캐비티 영역만큼의 홀을 우선 기계적 드릴 방식으로 형성한 후, 에폭시 잉크 등을 이용해서 홀 속에 충진하여 홀 플러깅(hole plugging)을 수행한 후 에폭시 잉크를 열로 경화시킨다. 여기서 에폭시 잉크는 유리섬유질 또는 필러가 없는 절연재료이다. 그리고나면, 동도금을 진행해서 상하 양면에 동박을 형성한다. 이어서, 프리프레그와 같은 절연층과 동박을 적층 라미네이트 한다. 이때에, 캐비티를 형성할 부위에 대응되는 절연층은 재단을 하여 제거한 후 적층할 수 있다. 이 경우, 가열 가압 라미네이트하는 과정에 주변의 프리프레그 절연층으로부터 레진이 녹아 흘러들어 캐비가 형성될 공간에는 유리섬유질이 없는 에폭시 수지로만 채워지게 된다. 최종적으로 홀 플러깅 된 에폭시와 경화된 에폭시 층에 대해 레이저 드릴 가공을 진행하면, 종래기술과는 달리 레이저 드릴 공정을 방해하는 유리섬유질 또는 필러가 없으므로 매우 쉽게 정밀한 크기의 캐비티를 형성하게 된다.
본 발명의 경우, 캐비티가 형성될 부위의 절연층으로부터, 레이저 드릴을 방해하는 요소인, 유리섬유질과 필러를 미리 제거하므로, 레이저 드릴 가공성이 매우 우수하게 된다. 그 결과, 본 발명은 신뢰성과 정밀성이 높은 레이저 드릴을 이용해서 캐비티 가공을 가능하게 하며, 제품 생산과 신뢰성을 향상시키는 효과가 있다.
도1a 및 도1b는 종래기술에 따라 캐비티를 제작하는 과정을 나타낸 도면.
도2a 내지 도2g는 본 발명에 따라 캐비티를 제작하는 공법을 나타낸 도면.
본 발명은 전자부품을 실장하기 위한 캐비티를 인쇄회로기판에 제조하는 방법에 있어서, (a) 내층 코어를 기계적 드릴 방식으로 가공해서 홀을 형성하는 단계; (b) 홀 속에 유리섬유질이 없는 절연재로 충진하고, 기판 양면에 동도금을 수행하여 동박을 형성하는 단계; (c) 상기 에폭시 잉크로 충진된 영역의 일 표면이 노출되도록 상기 동박을 선택적으로 식각하여 개구하는 단계; (d) 절연층과 동박을 적층하고, 가열 가압 라미네이트 하는 단계; 및 (e) 외층 표면의 동박을 선택적으로 식각해서 캐비티를 형성할 부위를 노출하고, 노출된 부위에 대해 레이저 드릴 공정을 수행해서 캐비티를 형성하는 단계를 포함한 인쇄회로기판 제조방법을 제공한다.
본 발명의 양호한 실시예로서, 상기 단계 (b)의 절연재는 경화된 에폭시 잉크로서, 에폭시 잉크를 홀 속에 충진하고 열경화 과정을 진행해서 충진할 수 있다. 또한, 본 발명의 양호한 실시예로서, 상기 단계 (d)의 절연층은, 상기 단계 (c)에서 개구 노출된 표면에 대응하여 적층될 절연층 부위를 재단하여 제거한 후 적층할 수 있다.
이하에서는 첨부도면 도2a 내지 도2g를 참조해서 본 발명의 양호한 실시예를 상세히 설명하기로 한다.
도2a를 참조하면, 제1 절연층(50) 양면에 동박(100b, 100c)이 적층된 내층 코어 구조를 보여주고 있다. 본 발명의 양호한 실시예로서, 내층 코어로서 동박적층판(CCL; copper cladded laminate)을 사용할 수 있다.
도2b를 참조하면, 캐비티가 형성될 위치에 대해 기계적 드릴, 예를 들어 CNC 드릴 공정을 사용해서 홀(250)을 형성한다. 여기서, 홀(250)의 크기는 정밀할 필요가 없으며, 나중에 제작할 캐비티보다 크게 절삭하면 된다. 이어서, 도2c를 참조하면, 에폭시 잉크와 같은, 레진 성분의 절연재(260)를 사용해서 홀(250)을 충진한다. 이를 홀 플러깅(hole plugging) 단계라 하며, 액상의 에폭시 잉크는 점성과 표면장력을 가지고 있으므로, 홀(250) 속에 쉽게 충진된다. 여기서 홀 플러깅에 사용하는 절연재(260)는 유리섬유질 또는 필러를 함유하고 있지 않은 것을 특징으로 한다. 이어서, 열 경화를 통해 절연재(260)를 경화시키고, 기판 양면에 동도금을 수행하여 양면에 동박(100b, 100c)을 형성한다.
그리고 나면, 통상적인 사진, 형상, 식각 등 일련의 패턴전사공정을 진행해서 동박(100b, 100c)에 회로를 형성한다. 이때에, 유리섬유질 또는 필러가 없는 절연재(260)로 채워진 홀 위의 동박은 제거되어 개구부를 형성한다.
도2d를 참조하면, 절연층(60, 70)과 동박(100a, 100d)을 적층한다. 본 발명에 따른 절연층(60, 70)의 양호한 실시예로서 프리프레그(PREPREG)를 사용할 수 있으며, 도면부호 60으로 나타낸 절연층은 재단을 해서 적층할 수 있다. 즉, 도면부호 60으로 나타낸 절연층에 대해서는, 캐비티가 형성될 부위에 해당하는 부위를 미리 제거하여 홀(270)을 형성하고 적층하는 것이 바람직하다.
도2e를 참조하면, 적층된 구조물을 가열 가압 라미네이트 하는 과정을 나타내고 있다. 가열 가압 라미네이트 과정 중에 도면부호 60으로 나타낸 절연층의 홀(270) 속으로는 주변으로부터 에폭시 또는 레진성분이 녹아 흘러들어, 유리섬유질이 없이 레진만으로 충진된 절연영역(280)이 형성된다.
결국, 도2e를 참조하면, 캐비티가 만들어질 영역은 유리섬유질 또는 필러가 전혀 없는 에폭시 또는 레진으로만 충진되게 되므로, 후속 레이저 드릴 공정에서 아무러한 문제가 발생하지 않게 되는 것이다.
도2f를 참조하면, 제작할 캐비티 폭만큼 상층의 동박(100d)에 대해 선택적으로 식각을 진행해서 절연영역(280)의 표면을 개구한다. 그리고 상층의 동박(100d)을 마스크로 사용해서 레이저 드릴 공정을 수행하면, 도2g에 도시한 바와 같이, 수직 단면의 캐비티(300)를 형성할 수 있게 된다. 이때에, 하층의 동박(100b)은 에치 스토퍼의 역할을 수행하는 것이며, 앞서 언급한 대로 레이저 드릴이 절삭하여야 할 영역에는 유리섬유질 또는 필러가 전혀 없으므로 가공성이 뛰어나다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 유리 섬유질이 보강된 절연재를 사용하므로 기판에 강도를 부여함과 동시에, 캐비티를 형성할 영역에 대해서는 유리섬유질을 미리 제거하고 에폭시 수지로 채워넣음으로써, 레이저 드릴을 이용해서 캐비티 가공을 정밀하게 할 수 있도록 한다. 그 결과, 본 발명은 신뢰성과 정밀성이 높은 레이저 드릴을 이용해서 캐비티 가공을 가능하게 하며, 제품 생산과 신뢰성을 향상시키는 효과가 있다. 또한, 본 발명의 경우 캐비티 하부에도 동박을 구비하고 있어서 레이저 가공시에 에치 스토퍼(etch stopper)의 역할을 하므로, 에치 스토퍼 레이어의 위치를 변경함으로써 캐비티의 깊이를 정밀하게 컨트롤할 수 있게 된다.
50, 60, 70 : 절연층
100a, 100b, 100c, 100d : 동박
150, 300 : 캐비티
250, 270 : 홀
260 : 절연재
280 : 절연영역

Claims (3)

  1. 유리섬유질(glass fiber) 또는 필러(filler)가 함침된 에폭시수지층을 제1 절연층으로 하고, 상기 제1 절연층의 상부표면에는 제1 동박, 하부표면에는 제2 동박이 피복된 내층코어에, 전자부품을 실장하기 위한 캐비티를 제조하는 방법에 있어서,
    (a) 제1 동박/제1 절연층/제2 동박으로 구성된 내층코어를 기계적 드릴 방식으로 가공해서, 내층코어를 상하로 관통하는 홀을 형성하는 단계;
    (b) 상기 홀 속을 에폭시잉크로 충진하여 열경화함으로써 제2 절연층을 형성하고 상하 표면 전면에 동도금을 실시해서, 제2 절연층 상부표면과 제1 동박의 표면 위에는 제3 동박을, 제2 절연층 하부표면 및 제2 동박 표면 위에는 제4 동박을 형성하는 단계;
    (c) 상기 제2 절연층의 상부 표면 전체가 노출되도록 상기 제3 동박과 상기 제1 동박을 식각하여 개구하는 단계;
    (d) 유리섬유질 또는 필러가 함침된 에폭시수지층을 제3 절연층으로 해서, 상기 단계(a)의 홀의 폭과 동일한 폭만큼 상기 제3 절연층을 식각함으로써 제3 절연층에 홀을 형성하는 단계;
    (e) 상기 단계 (c)에서 상부 표면이 개구된 제2 절연층과 상기 단계 (d)에서 제3 절연층에 형성한 홀이 서로 정렬이 되도록, 상기 제3 동박 위에 제3 절연층과 제5 동박을 차례로 적층하고, 상기 제4 동박 위에는 제4 절연층과 제6 동박을 차례로 적층하고 가열 가압 라미네이트 함으로써, 상기 제2 절연층 표면 위의 빈 공간으로 주변의 제1 절연층 또는 제3 절연층으로부터 에폭시수지가 흘러들어와 제5 절연층을 형성하는 단계; 및
    (f) 캐비티를 제작하고자 하는 부위의 제5 동박을 선택적으로 식각해서 제5 절연층의 표면을 개구하고, 레이저 드릴을 조사함으로써, 제5 절연층과 제2 절연층을 차례로 식각하여 제거함으로써 캐비티를 형성하는 단계;
    를 포함한 인쇄회로기판의 캐비티 제조방법.
  2. 삭제
  3. 삭제
KR1020110124786A 2011-11-28 2011-11-28 캐비티 인쇄회로기판 제조방법 KR101233642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110124786A KR101233642B1 (ko) 2011-11-28 2011-11-28 캐비티 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110124786A KR101233642B1 (ko) 2011-11-28 2011-11-28 캐비티 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR101233642B1 true KR101233642B1 (ko) 2013-02-15

Family

ID=47899587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110124786A KR101233642B1 (ko) 2011-11-28 2011-11-28 캐비티 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR101233642B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666476B1 (ko) 2015-08-17 2016-10-25 두두테크 주식회사 차량용 전자제어 라이닝 다층 인쇄회로기판의 제조 방법
KR101726568B1 (ko) * 2016-02-24 2017-04-27 대덕전자 주식회사 회로기판 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335726A (ja) 2003-05-07 2004-11-25 Nec Toppan Circuit Solutions Inc キャビティ付き多層プリント配線板の製造方法
KR20060048664A (ko) * 2004-06-30 2006-05-18 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판의 제조 방법
KR20070076871A (ko) * 2006-01-20 2007-07-25 삼성전기주식회사 인쇄회로기판의 비아홀 충진 방법
KR20090096809A (ko) * 2008-03-10 2009-09-15 대덕전자 주식회사 반도체 부품 내장형 인쇄회로기판 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335726A (ja) 2003-05-07 2004-11-25 Nec Toppan Circuit Solutions Inc キャビティ付き多層プリント配線板の製造方法
KR20060048664A (ko) * 2004-06-30 2006-05-18 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판의 제조 방법
KR20070076871A (ko) * 2006-01-20 2007-07-25 삼성전기주식회사 인쇄회로기판의 비아홀 충진 방법
KR20090096809A (ko) * 2008-03-10 2009-09-15 대덕전자 주식회사 반도체 부품 내장형 인쇄회로기판 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666476B1 (ko) 2015-08-17 2016-10-25 두두테크 주식회사 차량용 전자제어 라이닝 다층 인쇄회로기판의 제조 방법
KR101726568B1 (ko) * 2016-02-24 2017-04-27 대덕전자 주식회사 회로기판 제조방법

Similar Documents

Publication Publication Date Title
US9900978B2 (en) Printed circuit boards and methods for manufacturing same
US9345142B2 (en) Chip embedded board and method of manufacturing the same
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
US8878076B2 (en) Wiring substrate and manufacturing method for wiring substrate
KR20170002179A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
CN109041459B (zh) 一种槽底图形阶梯槽的制作方法及pcb
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP6643956B2 (ja) 印刷配線板およびその製造方法
KR101233642B1 (ko) 캐비티 인쇄회로기판 제조방법
JP6674016B2 (ja) 印刷配線板およびその製造方法
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
KR101077392B1 (ko) 동박 적층판 및 그 제조방법
KR102268388B1 (ko) 인쇄회로기판 및 그 제조방법
KR100656416B1 (ko) 두께 동 피씨비기판 제조방법과 그 피씨비기판
KR101875943B1 (ko) 인쇄회로기판 및 그 제조방법
KR102011840B1 (ko) 회로기판과 칩 패키지의 제조방법 및 그 방법으로 제조된 회로기판
KR20090074837A (ko) 능동 소자 내장을 위한 레이저 캐비티 형성 방법 및 이를적용한 인쇄 회로 기판
JP2014036188A (ja) キャビティを有する多層配線基板及びその製造方法
KR20120019144A (ko) 인쇄회로기판 제조방법
KR101089923B1 (ko) 인쇄회로기판의 제조방법
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005236194A (ja) プリント配線板の製造方法
JP2010010488A (ja) 配線基板の製造方法及び配線基板
JP2005072184A (ja) メタルコアと多層基板の複合基板
JP2006196567A (ja) 回路形成基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 7