KR20070076871A - 인쇄회로기판의 비아홀 충진 방법 - Google Patents

인쇄회로기판의 비아홀 충진 방법 Download PDF

Info

Publication number
KR20070076871A
KR20070076871A KR1020060006299A KR20060006299A KR20070076871A KR 20070076871 A KR20070076871 A KR 20070076871A KR 1020060006299 A KR1020060006299 A KR 1020060006299A KR 20060006299 A KR20060006299 A KR 20060006299A KR 20070076871 A KR20070076871 A KR 20070076871A
Authority
KR
South Korea
Prior art keywords
copper
paste
clad laminate
printed circuit
filling
Prior art date
Application number
KR1020060006299A
Other languages
English (en)
Other versions
KR100771283B1 (ko
Inventor
이인화
장종식
김남열
박종원
이동연
문현일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060006299A priority Critical patent/KR100771283B1/ko
Publication of KR20070076871A publication Critical patent/KR20070076871A/ko
Application granted granted Critical
Publication of KR100771283B1 publication Critical patent/KR100771283B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139—Blade or squeegee, e.g. for screen printing or filling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 비아홀 충진 방법에 관한 것으로서, 더욱 상세하게는 동박적층판에 비아홀을 가공한 후에 비아홀을 충진하고 스쿼즈로 평탄화한 후에 연마를 수행하도록 하여 충진재의 미연마를 방지할 수 있도록 하는 인쇄회로기판의 비아홀 충진 방법에 관한 것이다.
또한, 본 발명은, 동박 적층판에 복수의 비아홀을 가공하고 도금층을 형성하는 제 1단계; 상기 동박적층판의 복수의 비아홀에 페이스트를 충진하고 충진된 페이스트의 복수의 돌출 부위의 단차를 제거하는 제 2 단계; 및 상기 동박적층판을 연마한 후에 회로패턴을 형성하는 제 3 단계를 포함하여 이루어진 인쇄회로기판의 비아홀 충진 방법이 제공된다.
비아홀, 충진, 연마, 인쇄회로기판

Description

인쇄회로기판의 비아홀 충진 방법{Plugging Method of via hole in PCB}
도 1a 내지 도 1i는 종래 기술에 따른 인쇄회로기판의 비아홀 충진 방법의 공정도.
도 2는 종래 기술에 따른 인쇄회로기판의 비아홀 충진 방법을 이용하는 경우에 충진재의 돌출 부위의 단차로 인한 미연마를 설명하기 위한 도면.
도 3a 내지 도 3m은 본 발명의 일실시예에 따른 인쇄회로기판의 비아홀 충진 방법의 공정도.
<도면의 주요 부분에 대한 부호의 설명.
301 : 동박 적층판 302 : 비아홀
303 : 동도금층 304 : 페이스트
305 : 드라이필름 309 : 브러쉬
310 : 스쿼즈 320 : 제판
330 : 지그 350 : 잉크
본 발명은 인쇄회로기판의 비아홀 충진 방법에 관한 것으로서, 더욱 상세하게는 동박적층판에 비아홀을 가공한 후에 비아홀을 충진하고 스쿼즈로 평탄화한 후에 연마를 수행하도록 하여 충진재의 미연마를 방지할 수 있도록 하는 인쇄회로기판의 비아홀 충진 방법에 관한 것이다.
최근 들어, 전자기기의 진보와 더불어 인쇄회로기판의 고밀도화 또는 다층화가 진행됨에 따라 이에 대응하기 위하여 새로운 다층 인쇄회로기판 제조법으로서 빌드업 공법이 도입되었다.
상기 빌드업 방법으로는 층간 접속법으로서 도금을 통한 비아 홀 내벽의 도전화가 행해지고 있다. 그리고, 통상 비아 홀 내부에 절연수지 또는 도전성 페이스트를 충전하고 평탄화가 수행되고 있지만, 이 경우 평탄화에는 한계가 있다.
도 1a 내지 도 1i는 종래 기술에 따른 인쇄회로기판의 비아홀 충진 방법의 공정도이다.
도면을 참조하면, 종래 기술에 따른 인쇄회로기판의 비아홀 충진 방법은, 도 1a를 참조하면 기계적인 드릴링 작업에 의해 동박적층판(101)에 비아홀(102)을 가공한다
동박적층판(101)은 위에서 설명한 바와 같이 수지등의 기초재료에 구리를 입힌 얇은 적층판을 말한다.
그리고, 도 1b를 참조하면, 비아홀(102)이 형성된 동박적층판(101)에 1회 이상의 도금을 실시하여 비아홀(102)의 내주면과 기판 상하면에 제 1 도체층(103)을 형성한다. 이후에 전처리를 수행하여 표면에 조도를 형성하며 브러쉬를 사용하여 조도가 비아홀(102)의 내부에만 위치하도록 한다.
다음에, 도 1c 및 도 1d를 참조하면, 도금된 비아홀(102) 내부에 지그(JIG)를 사용하여 절연재(104)를 충진하고(plugging)하고, 일정 온도에서 일정 시간동안 상기 절연재(104)를 경화시킨다. 도 1e를 참조하면, 상기 경화된 절연재(104)를 연마하여 비아홀(104a)을 형성한다.
다음에, 도 1f를 참조하면, 비아홀(104a) 및 제 1도체층(103) 위에 드라이 필름(105)을 적층(laminating)하고, 도 1g를 참조하면 도포된 필름(105)에 이미지를 형성하고 노광 및 현상에 의해 상기 제 1도체층(103)을 노출시킨다.
이러한 과정은 통상적으로 화상형성공정으로 불리는데 배선패턴을 형성하기 위해서 배선패턴을 제1 도체층(103)으로 옮기는 과정이다.
드라이 필름은 위에서 설명한 바와 같이 통상적으로 D/F로 표기되며, 필름 형태로 된 감광재와 신축성을 부여하기 위한 Mylar 필름 및 Cover 필름으로 이루어져 있다.
다음에, 도 1h를 참조하면, 노출된 제 1도체층(103)을 에칭하여 원하는 형태의 제1 도체패턴(103a)을 형성하며, 도 1i를 참조하면 드라이 필름(105)을 도체패턴으로부터 박리시킨다.
한편, 도 1e의 절연재(104)의 연마시에 다수의 비아홀에 충진된 각각의 절연 재의 돌출 정도가 서로 상이하며 그 결과 브러쉬를 사용하여 표면의 연마시에 미연마가 발생되거나 과연마가 발생된다.
즉, 도 2에 도시된 바와 같이 브러쉬(110)을 사용하여 충진재(104a~104d)를 연마를 하게 되면 충진재(104a~104d)의 단차의 차이에 의해 압력을 균일하게 가하게 될 때 연마 정도가 상이하게 되어 미연마 또는 과연마가 발생된다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 비아홀에 충진재의 충진후에 스쿼지를 사용하여 평탄화를 수행함으로써 충진재의 미연마를 방지할 수 있도록 하는 인쇄회로기판의 비아홀 충진 방법에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은, 동박 적층판에 복수의 비아홀을 가공하고 도금층을 형성하는 제 1단계; 상기 동박적층판의 복수의 비아홀에 페이스트를 충진하고 충진된 페이스트의 복수의 돌출 부위의 단차를 제거하는 제 2 단계; 및 상기 동박적층판을 연마한 후에 회로패턴을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
이제, 도 3a 이하의 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
도 3a 내지 도 3i는 본 발명에 따른 인쇄회로기판의 비아홀 충진 방법의 공 정도이다.
도면을 참조하면, 본 발명에 따른 인쇄회로기판의 비아홀 충진 방법은, 도 2a를 참조하면 절연층의 양측에 동박이 입혀진 동박적층판(301)을 준비한다.
동박 적층판이라 함은 일반적으로 인쇄회로기판의 제조되는 원판으로서 절연층에 얇게 구리를 입힌 얇은 적층판을 말한다.
동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
도 3b에서, 동박적층판(301)에 드릴링 가공에 의해 층간 접속을 위한 비아홀(302)을 형성한다. 이 비아홀(302)은 기계적 드릴링을 사용할 수도 있고, YAG 레이저나 CO2 레이저를 사용할 수도 있다.
도3c에서, 무전해 동도금(303a) 및 전해 동도금(303b)을 행한다. 이때, 무전해 동도금(303a)을 먼저 행하고 그 다음 전해 동도금(303b)을 행한다.
전해 동도금(303b)에 앞서 무전해 동도금(303a)을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금(303b)을 실시할 수 없기 때문이다.
즉, 전해 동도금(303b)에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금(303a)을 한다. 무전해 동도금(303a)은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 회로 패턴의 도전성 부분은 전해동도금(303b)으로 형성하는 것이 바람직하다.
이후에, 도 3d에 도시된 바와 같이 전처리를 하여 표면에 조도를 부여하며, 조도가 형성된 부분을 비아홀(302)의 내부로 한정하기 위하여 도 3e에 도시된 바와 같이 브러쉬(309)로 연마를 한다.
그리고 나서, 도 3f에 도시된 바와 같이 비아홀(302)의 내벽에 형성된 무전해 및 전해 동도금층(303)을 보호하기 위해 페이스트(304)를 충진한다.
페이스트는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다.
이때, 도 3f에 도시된 바와 같이 스크린 인쇄법으로 페이스트(304)를 도포 하는데 있어서는 스퀴즈(310), 제판(320), 지그(330)가 필요하며, 제판(320)과 지그(330)는 홀(302)을 충진하기 위하여 기판(301)의 홀(302)에 맞게 제작된다.
도 3g에 도시된 스크린 인쇄법에 의하면 페이스트(304)를 기판(301)에 인쇄하는 과정은 잉크(350)를 제판(320)위에 올려놓고 지그(330)위에 기판(301)을 안착시킨 후 스퀴즈(310)에 압력을 가하여 압뒤로 움직이며 인쇄를 진행하다.
이후에, 도 3g에 도시된 바와 같이, 스쿼즈(310)을 사용하여 페이스트(304)를 평탄하게 해준다.
이렇게 스쿼즈(310)을 사용하여 페이스트(304)의 돌출부위를 평탄하게 해주면 페이스트(304)의 돌출부위의 단차를 최소화할 있게 되며 그에 따라 이후의 연마 작업에 있어서 미연마에 위한 불량을 방지할 수 있다.
다음에, 도 3h에 도시된 바와 같이 브러쉬(309)를 사용하여 페이스트(304)의 돌출 부위를 연마하여 도 3i 처럼 평탄화하게 되며, 이때 스쿼즈(310)을 사용하여 페이스트(304)의 돌출부위의 단차를 최소화하였기 때문에 미연마 문제를 발생되지 않으며 과연마 또한 발생되지 않는다.
다음에, 도 3j를 참조하면, 비아홀(304) 및 동도금층(303) 위에 드라이 필름(305)을 적층(laminating)하고, 도 3k를 참조하면 도포된 필름(305)에 이미지를 형성하고 노광 및 현상에 의해 상기 동도금층(303)을 노출시킨다.
이러한 과정은 통상적으로 화상형성공정으로 불리는데 배선패턴을 형성하기 위해서 배선패턴을 동도금층(303)으로 옮기는 과정이다.
드라이 필름은 위에서 설명한 바와 같이 통상적으로 D/F로 표기되며, 필름 형태로 된 감광재와 신축성을 부여하기 위한 Mylar 필름 및 Cover 필름으로 이루어져 있다.
다음에, 도 3l를 참조하면, 노출된 동도금층(303)을 에칭하여 원하는 형태의 회로패턴을 형성하며, 도 3m를 참조하면 드라이 필름(305)을 도체패턴으로부터 박리시킨다.
이상 본 발명을 실시예를 통해 설명하였으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.
상기와 같은 본 발명에 따르면, 페이스트를 스쿼즈를 사용하여 돌출 부위의 단차를 제거하여 브러쉬에 의한 미연마를 방지할 수 있도록 하는 효과가 있다.
또한, 본 발명에 따르면, 페이스트를 스쿼즈를 사용하여 돌출부위의 단차를 제거하여 브러쉬를 사용하여 연마시에 과연마를 방지할 수 있도록 하는 효과가 있다.
또한, 본 발명에 따르면, 종래 미연마 발생시에 재투입에 따른 시간을 절약할 수 있어 공정 시간 단축의 효과가 있다.

Claims (7)

  1. 동박 적층판에 복수의 비아홀을 가공하고 도금층을 형성하는 제 1단계;
    상기 동박적층판의 복수의 비아홀에 페이스트를 충진하고 충진된 페이스트의 복수의 돌출 부위의 단차를 제거하는 제 2 단계; 및
    상기 동박적층판을 연마한 후에 회로패턴을 형성하는 제 3 단계를 포함하여 이루어진 인쇄회로기판의 비아홀 충진 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계는,
    상기 동박적층판을 준비하는 제 1-1 단계;
    상기 동박적층판에 복수의 비아홀을 형성하는 제 1-2 단계;
    상기 동박적층판에 무전해 동도금을 수행하는 제 1-3 단계; 및
    상기 동박 적층판에 전해 동도금을 수행하는 제 1-4 단계를 포함하여 이루어진 인쇄회로기판의 비아홀 충진 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계는,
    상기 동박적층판의 복수의 비아홀에 스크린 인쇄법으로 페이스트를 충진하는 제 2-1 단계; 및
    상기 동박 적층판의 비아홀에 충진된 페이스트의 복수의 돌출 부위의 단차를 제거하는 제 2-2 단계를 포함하여 이루어진 인쇄회로기판의 비아홀 충진 방법.
  4. 제 3 항에 있어서,
    상기 제 2-1 단계의 상기 페이스트를 절연성 페이스트인 것을 특징으로 하는 인쇄회로기판의 비아홀 충진 방법.
  5. 제 3 항에 있어서,
    상기 제 2-1 단계의 상기 페이스트는 도전성 페이스트인 것을 특징으로 하는 인쇄회로기판의 비아홀 충진 방법.
  6. 제 3 항에 있어서,
    상기 제 2-2 단계의 복수의 돌출 부위의 단차를 제거하는 과정은 스쿼즈를 사용하여 단차를 제거하는 것을 특징으로 하는 인쇄회로기판의 비아홀 충진 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 단계는,
    상기 동박적층판에 드라이필름을 적층하는 제 3-1 단계;
    상기 드라이필름에 회로패턴을 형성한 후, 상기 동박적층판에 회로패턴을 형성하는 제 3-2 단계; 및
    상기 동박적층판에서 드라이필름을 제거하는 제 3-3 단계를 포함하여 이루어진 인쇄회로기판의 비아홀 충진 방법.
KR1020060006299A 2006-01-20 2006-01-20 인쇄회로기판의 비아홀 충진 방법 KR100771283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060006299A KR100771283B1 (ko) 2006-01-20 2006-01-20 인쇄회로기판의 비아홀 충진 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006299A KR100771283B1 (ko) 2006-01-20 2006-01-20 인쇄회로기판의 비아홀 충진 방법

Publications (2)

Publication Number Publication Date
KR20070076871A true KR20070076871A (ko) 2007-07-25
KR100771283B1 KR100771283B1 (ko) 2007-10-29

Family

ID=38501618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006299A KR100771283B1 (ko) 2006-01-20 2006-01-20 인쇄회로기판의 비아홀 충진 방법

Country Status (1)

Country Link
KR (1) KR100771283B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233642B1 (ko) * 2011-11-28 2013-02-15 대덕전자 주식회사 캐비티 인쇄회로기판 제조방법
KR20190041640A (ko) 2017-10-13 2019-04-23 대덕전자 주식회사 회로배선판 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079216A (ko) * 2001-04-13 2002-10-19 (주)이타이드 비투비와 비투씨이가 결합된 인터넷 전자 상거래 방법 및이를 위한 시스템
KR20020087581A (ko) * 2001-05-14 2002-11-23 (주)인터텔 네트워크 기반 최면 자료 제공 방법 및 시스템
KR100392310B1 (ko) * 2001-05-14 2003-07-22 한국전기연구원 자동 강압 조정기 및 그 제어 방법
KR100439430B1 (ko) * 2001-05-14 2004-07-09 정영교 방사형 또는 트리 구조 형태로 해답을 구성하는 사이버교육 시스템 및 그 평가 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233642B1 (ko) * 2011-11-28 2013-02-15 대덕전자 주식회사 캐비티 인쇄회로기판 제조방법
KR20190041640A (ko) 2017-10-13 2019-04-23 대덕전자 주식회사 회로배선판 제조방법

Also Published As

Publication number Publication date
KR100771283B1 (ko) 2007-10-29

Similar Documents

Publication Publication Date Title
KR100467825B1 (ko) 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
TWI492690B (zh) 電路板製作方法
JP2007081409A (ja) 微細パターンを有する印刷回路基板及びその製造方法
JP2007288022A (ja) 多層プリント配線板及びその製造方法
KR100771298B1 (ko) 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
JP2002324974A (ja) 多層プリント配線基板及び多層プリント配線基板の製造方法
KR20130068660A (ko) 인쇄회로기판 및 그의 제조 방법
JP2012134444A (ja) 感光性絶縁材を用いる印刷回路基板の製造方法
JP2003298212A (ja) プリント配線板とその製造方法
JPH06302963A (ja) 多層回路基板及びその製造方法
JP2004214410A (ja) 多層配線基板の製造方法及び多層配線基板
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP4738368B2 (ja) 配線基板の製造方法
KR100752956B1 (ko) 비아홀 통전을 위한 인쇄 회로기판 및 그 제조방법
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
JP4395959B2 (ja) プリント配線板の製造方法
KR100916649B1 (ko) 인쇄회로기판의 제조방법
US20060113032A1 (en) Method for manufacturing printed wiring board
JPH10117068A (ja) 導電性シート及び該導電性シートを用いた多層プリント配線板の製造方法
JP2005044879A (ja) プリント配線板の製造方法
JP2004172522A (ja) プリント配線板の製造方法
JP2023034910A (ja) 配線基板の製造方法
KR20230152433A (ko) 미세패턴의 회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee