WO2021193092A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2021193092A1
WO2021193092A1 PCT/JP2021/009763 JP2021009763W WO2021193092A1 WO 2021193092 A1 WO2021193092 A1 WO 2021193092A1 JP 2021009763 W JP2021009763 W JP 2021009763W WO 2021193092 A1 WO2021193092 A1 WO 2021193092A1
Authority
WO
WIPO (PCT)
Prior art keywords
build
layer
insulating layer
core
conductor layer
Prior art date
Application number
PCT/JP2021/009763
Other languages
English (en)
French (fr)
Inventor
俊弘 樋渡
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US17/913,050 priority Critical patent/US20230217581A1/en
Priority to KR1020227031731A priority patent/KR20220143068A/ko
Priority to JP2022509905A priority patent/JP7391184B2/ja
Priority to EP21776416.6A priority patent/EP4132231A4/en
Priority to CN202180022103.6A priority patent/CN115299185A/zh
Publication of WO2021193092A1 publication Critical patent/WO2021193092A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Definitions

  • This disclosure relates to a wiring board.
  • Such pads and lands are usually surrounded by a grounding conductor layer at a predetermined interval in order to guard against electromagnetic noise from the outside.
  • the signal pads and lands located near the bonding allowance of the insulating layer are not completely surrounded by the grounding conductor layer, and a part of the signal pads and lands are opened to the bonding allowance of the insulating layer.
  • electromagnetic noise from the outside is not sufficiently guarded and may affect the transmission characteristics.
  • An object of the present disclosure is to provide a wiring board capable of sufficiently guarding electromagnetic noise from the outside while ensuring good adhesion between insulating layers.
  • the wiring board according to the present disclosure includes a core layer having a core insulating layer and a core conductor layer on the upper and lower surfaces of the core insulating layer, a first build-up portion located on the upper surface of the core layer, and a first build-up portion located on the lower surface of the core layer. It includes two build-up portions, a first mounting area located on the upper surface of the first build-up portion, and a second mounting area located on the lower surface of the second build-up portion.
  • the first build-up portion includes at least one first build-up insulating layer and a first build-up conductor layer located on the upper surface of the first build-up insulating layer and connected to the first mounting region.
  • the second build-up portion includes at least one second build-up insulating layer and a second build-up conductor layer located on the lower surface of the second build-up insulating layer and connected to the second mounting region.
  • the second build-up insulating layer has an adhesion margin between the second build-up insulating layers or between the second build-up insulating layer and the core insulating layer in a region having a predetermined width from the outer peripheral edge of the second build-up insulating layer. ..
  • the second build-up conductor layer includes a grounding conductor layer, a first opening, and a signal pad located within the first opening and away from the grounding conductor layer.
  • the grounding conductor layer has an overhanging portion that follows the grounding conductor layer and projects in a direction approaching the outer peripheral edge to surround the signal pad.
  • the mounting structure according to the present disclosure includes the above-mentioned wiring board, electronic components mounted on the above-mentioned wiring board, and an electric board connected to the above-mentioned wiring board.
  • FIG. 5 is a perspective view schematically showing each layer in the region X shown in FIG. 1 with the solder resist removed.
  • 2 is a plan view of the second build-up portion and the core layer viewed from below
  • FIGS. 2A and 2B are plan views of the second build-up portion viewed from below, respectively
  • FIG. 2C is a plan view of the core. It is a plan view which looked at the layer from the bottom.
  • FIG. 1 is a cross-sectional view showing a main part of the wiring board 1 according to the embodiment of the present disclosure.
  • the wiring board 1 according to one embodiment includes a core layer 2, a first build-up unit 31, a second build-up unit 32, and a solder resist 4.
  • the core layer 2 includes a core insulating layer 21 and a core conductor layer 22 located on the upper and lower surfaces of the core insulating layer 21.
  • the core insulating layer 21 is not particularly limited as long as it is made of a material having an insulating property. Examples of the insulating material include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. Two or more of these resins may be mixed and used.
  • the thickness of the core insulating layer 21 is not particularly limited, and is, for example, 200 ⁇ m or more and 800 ⁇ m or less. The thickness of the core insulating layer 21 is thicker than the thickness of the first build-up insulating layer 311 and the second build-up conductor layer 321 described later.
  • the core insulating layer 21 may contain a reinforcing material.
  • the reinforcing material include insulating cloth materials such as glass fiber, glass non-woven fabric, aramid non-woven fabric, aramid fiber, and polyester fiber. Two or more types of reinforcing materials may be used in combination.
  • the core insulating layer 21 may be dispersed with an inorganic insulating filler such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide.
  • a through-hole conductor 22T is located in the core insulating layer 21 in order to electrically connect the upper and lower surfaces of the core insulating layer 21.
  • the through-hole conductor 22T is located in a through-hole that penetrates the upper and lower surfaces of the core insulating layer 21.
  • the through-hole conductor 22T is formed of, for example, a metal such as copper, specifically, a metal plating such as copper plating.
  • the through-hole conductor 22T connects the core conductor layer 22 located on the upper and lower surfaces of the core insulating layer 21. As shown in FIG. 1, the through-hole conductor 22T may be located only on the inner wall surface of the through-hole, or may be filled in the through-hole.
  • the core conductor layer 22 is formed of, for example, a metal such as copper, specifically, a metal foil such as copper foil or a metal plating such as copper plating.
  • the through-hole conductor 22T includes a ground through-hole conductor, a power supply through-hole conductor, and a signal through-hole conductor, depending on the core conductor layer 22 to be connected. That is, the ground through-hole conductor is connected to the ground conductor, the power supply through-hole conductor is connected to the power supply conductor, and the signal through-hole conductor is connected to the signal conductor.
  • the first build-up portion 31 is located on the upper surface of the core layer 2, and the second build-up portion 32 is located on the lower surface of the core layer 2.
  • the first build-up unit 31 has a structure in which the first build-up insulating layer 311 and the first build-up conductor layer 312 are alternately laminated.
  • a first via hole conductor 31V is located in the first build-up insulating layer 311 in order to electrically connect the upper and lower surfaces of the first build-up insulating layer 311.
  • the first via hole conductor 31V electrically connects the first build-up conductor layers 312 facing each other vertically via the first build-up insulating layer 311 or the first build-up conductor layer 312 and the core conductor layer 22. ing.
  • the second build-up unit 32 has a structure in which the second build-up insulating layer 321 and the second build-up conductor layer 322 are alternately laminated.
  • a second via hole conductor 32V is located in the second build-up insulating layer 321 in order to electrically connect the upper and lower surfaces of the second build-up insulating layer 321.
  • the second via hole conductor 32V electrically connects the second build-up conductor layers 322 facing each other vertically via the second build-up insulating layer 321 or the second build-up conductor layer 322 and the core conductor layer 22. ing.
  • the first via hole conductor 31V and the second via hole conductor 32V are located in the via holes penetrating the upper and lower surfaces of the first build-up insulating layer 311 and the second build-up insulating layer 321 respectively.
  • the first via hole conductor 31V and the second via hole conductor 32V are formed of a metal such as copper, specifically, metal plating such as copper plating.
  • the first via hole conductor 31V and the second via hole conductor 32V may be filled in the via hole as shown in FIG. 1, or may be located only on the inner wall surface of the via hole.
  • the first via hole conductor 31V and the second via hole conductor 32V provide a ground via hole conductor, a power supply via hole conductor, and a signal via hole conductor according to the connected first build-up conductor layer 312 and the second build-up conductor layer 322. Includes. That is, the ground via hole conductor is connected to the ground conductor, the power supply via hole conductor is connected to the power supply conductor, and the signal via hole conductor is connected to the signal conductor.
  • the first build-up insulating layer 311 and the second build-up insulating layer 321 are not particularly limited as long as they are made of a material having an insulating property like the core insulating layer 21.
  • the insulating material include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. Two or more of these resins may be mixed and used.
  • the first build-up conductor layer 312 and the second build-up conductor layer 322 are not particularly limited as long as they are conductors, like the core conductor layer 22.
  • the first build-up conductor layer 312 and the second build-up conductor layer 322 are formed of, for example, a metal such as copper, specifically, a metal foil such as copper foil or a metal plating such as copper plating.
  • each insulating layer may be the same resin or different resins.
  • the core insulating layer 21, the first build-up insulating layer 311 and the second build-up insulating layer 321 may be made of the same resin or different resins.
  • first build-up insulating layer 311 and the second build-up insulating layer 321 may be dispersed with an inorganic insulating filler such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide. ..
  • the thickness of the first build-up insulating layer 311 and the second build-up insulating layer 321 is not particularly limited, and is, for example, 25 ⁇ m or more and 50 ⁇ m or less. When two or more layers of the first build-up insulating layer 311 and the second build-up insulating layer 321 are present, the respective insulating layers may have the same thickness or may have different thicknesses.
  • the first build-up unit 31 has a first mounting area 31a on its surface.
  • the first mounting region 31a includes a plurality of first pads P1 formed of a part of the first build-up conductor layer 312 located in the outermost layer.
  • Electronic components such as semiconductor integrated circuit elements are mounted via solder in the first mounting region 31a.
  • the electronic component is not limited as long as it is an electronic component generally mounted on a wiring board.
  • Examples of such electronic components include optoelectronic elements in addition to the above-mentioned semiconductor integrated circuit elements.
  • the second build-up unit 32 has a second mounting area 32a on the surface.
  • the second mounting region 32a includes a plurality of second pads P2 formed of a part of the second build-up conductor layer 322 located in the outermost layer.
  • the second pad P2 provided in the second mounting area 32a has a larger diameter than the first pad P1 provided in the first mounting area 31a.
  • An electric board such as a motherboard is mounted in the second mounting area 32a via solder.
  • the above-mentioned electronic components and electric boards are mounted on the wiring board 1 according to the embodiment and used as a mounting structure.
  • solder resist 4 is formed on a part of both surfaces of the wiring board 1 according to the embodiment.
  • the solder resist 4 is made of, for example, an acrylic-modified epoxy resin.
  • the solder resist 4 has, for example, the first build-up conductor layer 312 and the second build-up from the heat when mounting electronic components in the first mounting area 31a and the heat when connecting the second mounting area 32a to a motherboard or the like. It has a function of protecting the conductor layer 322.
  • the second mounting region 32a is located with an adhesive margin 321a located at a predetermined width from the outer peripheral edge of the second build-up insulating layer 321.
  • the second mounting region 32a is surrounded by the bonding allowance 321a.
  • the adhesive margin 321a including the outer peripheral edge of the second build-up insulating layer 321 basically has no conductor or the like, and the second build-up insulating layers 321 or the second build-up insulating layer 321 and the core insulating layer 21 are basically not located. Is in a state of being directly bonded.
  • the adhesive margin 321a is provided to improve the adhesion between the second build-up insulating layers 321 or between the second build-up insulating layer 321 and the core insulating layer 21.
  • the second pad P2 provided in the second mounting area 32a includes a second pad for power supply, a second pad P2S for signal, and a second pad for grounding. As shown in FIG. 1, at least the second signal pad P2S is located in the outermost row (adhesion allowance 321a side) of the second mounting area 32a.
  • FIG. 2 is a perspective view schematically showing each layer in the region X shown in FIG. 1 with the solder resist 4 removed.
  • a part of the grounding conductor layer 322G exists as a band-shaped body 322G'in the adhesive margin 321a of the second build-up insulating layer 321.
  • the band-shaped body 322G' will be described with reference to FIG.
  • FIG. 3 is a plan view of the second build-up portion 32 and the core layer 2 as viewed from below in FIG.
  • FIG. 3A shows the second build-up insulating layer 321 and the second build located in the outermost layer of the second build-up insulating layer 321 and the second build-up conductor layer 322 included in the second build-up unit 32. It is a top view of the up conductor layer 322 seen from the bottom.
  • FIG. 3B shows the second build-up located on the core layer 2 side of the second build-up insulating layer 321 and the second build-up conductor layer 322 included in the second build-up unit 32. It is a top view which looked at the insulation layer 321 and the 2nd build-up conductor layer 322 from the bottom.
  • FIG. 3C is a plan view of the core layer 2 as viewed from below.
  • the grounding conductor layer 322G has an overhanging portion that projects in a direction approaching the outer peripheral edge of the second build-up insulating layer 321 and surrounds the signal second pad P2S. That is, the signal second pad P2S is completely surrounded by the grounding conductor layer 322G including the band-shaped body 322G'.
  • the strip-shaped body 322G' projects only W1 from the outer periphery of the (planar) grounding conductor layer 322G toward the outer peripheral edge of the second build-up insulating layer 321.
  • the band-shaped body 322G' overhangs only W1 and completely surrounds the signal second pad P2S, thereby reducing external noise from entering the signal second pad P2S and preventing a short circuit. It is also advantageous from the viewpoint of reducing capacitance. Further, since the strip-shaped body 322G'is relatively narrow in width unlike the planar layer, it easily bites into the second build-up insulating layer 321 in the bonding allowance 321a. Therefore, it does not affect the adhesion between the second build-up insulating layers 321.
  • the dimension W1 overhanging the strip-shaped body 322G' is not limited as long as it has a width that does not affect short-circuit prevention and adhesion.
  • the dimension W1 may be, for example, 50 ⁇ m or more and 250 ⁇ m or less in order to prevent a short circuit or to have almost no effect on the adhesion between the second build-up insulating layers 321.
  • the average width (other than the width up to the strip 322G') from the outer peripheral edge of the second build-up insulating layer 321 to the outer periphery of the (planar) grounding conductor layer 322G is W2 between the second build-up insulating layers 321. It is not limited as long as it can adhere to each other.
  • W2 may be 300 ⁇ m or more and 500 ⁇ m or less. If W2 is smaller than 300 ⁇ m, the adhesiveness cannot be secured, and if it is larger than 500 ⁇ m, the region for forming the conductor layer may not be secured.
  • the width of the strip-shaped body 322G' which is a part of the grounding conductor layer 322G, is not limited as long as it is strip-shaped.
  • the band-shaped body 322G' may have a width of, for example, 20 ⁇ m or more and 50 ⁇ m or less.
  • the band-shaped body 322G' has such a width, the band-shaped body 322G' is unlikely to become excessively thick, and it is possible to further prevent a decrease in insulation reliability between the upper and lower sides of the second build-up conductor layer 322. .. Further, it is possible to make it less likely to affect the adhesion between the second build-up insulating layers 321.
  • the second build-up insulating layer 321 and the second build-up conductor layer 322, and the core insulating layer 21 and the core conductor layer 22 located in other than the outermost layer are also shown in FIG.
  • a structure similar to the structure shown in 3 (A) is adopted. That is, it has the same structure as that shown in FIG. 3A except that the land 322a'is electrically connected to the second signal pad P2S instead of the second signal pad P2S. ..
  • the land 322a' is also in the second opening 52 formed in the grounding conductor layer 322G located in the same layer as the land 322a', like the signal second pad P2S. It exists through a gap with the grounding conductor layer 322G.
  • the second opening 52 is a signal pad P2S located in the outermost row of the second mounting area 32a on the lower surface of the second build-up insulating layer 321 located on the lower surface of the core insulating layer 21 and the outermost layer. It means an opening in which an electrically connected land 322a'is present.
  • the land 322a' is generally smaller than the second pad P2S for signals. Therefore, the second opening 52 may be smaller than the first opening 51. However, when the second opening 52 is made smaller so that, for example, the second pad P2S for signals having different potentials and the conductor layer 322G for grounding face each other via the second build-up insulating layer 321, the facing portion becomes a capacitor and is static. The capacitance increases and impedance mismatch occurs. Therefore, when the second build-up conductor layer 322 existing in the second build-up portion 32 is viewed through a plane, the second opening 52 is preferably present at a position overlapping the first opening 51. It is preferable that the first opening 51 and the second opening 52 overlap at substantially the same position and with substantially the same size.
  • the wiring board of the present disclosure is not limited to the above-described embodiment.
  • a pair pad is adopted as the second pad P2S for signals.
  • the second pad P2S for signals is not limited to the pair pad, and may be a single pad.
  • the first build-up section 31 and the second build-up section 32 each have two layers, a first build-up insulating layer 311 and a second build-up insulating layer 321.
  • the first build-up insulating layer 311 and the second build-up insulating layer 321 may be present one layer at a time, or three or more layers may be present at a time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本開示に係る配線基板は、コア絶縁層の上下面にコア導体層を有するコア層と、第１ビルドアップ部と、第２ビルドアップ部と、第１実装領域と第２実装領域とを備えている。第１ビルドアップ部は、第１ビルドアップ絶縁層と、第１実装領域に繋がる第１ビルドアップ導体層とを含んでいる。第２ビルドアップ部は、第２ビルドアップ絶縁層と、第２実装領域に繋がる第２ビルドアップ導体層とを含んでいる。第２ビルドアップ絶縁層は、第２ビルドアップ絶縁層同士または第２ビルドアップ絶縁層とコア絶縁層との接着代を有している。第２ビルドアップ導体層は、接地用導体層と、第１開口と、第１開口内に位置する信号用パッドとを含んでいる。接地用導体層は、接地用導体層に続き外周縁に近づく方向に張り出して信号用パッドを囲む張り出し部を有している。

Description

配線基板
　本開示は、配線基板に関する。
　特許文献１に記載のような従来の配線基板において、各絶縁層間の密着性を向上させるために、各絶縁層の外周縁から所定幅の領域には導体が形成されておらず、この領域の絶縁層同士が直に接着する接着代が存在する。信号用配線などの配線導体は、電子部品が実装されている実装領域から絶縁層の接着代近傍まで延伸されていることが多い。そのため、一部の信号用パッドやランドなども絶縁層の接着代近傍に位置することになる。
　このようなパッドやランドは、通常、外部からの電磁的なノイズをガードするために、周囲に所定の間隔を設けて接地用導体層で囲まれている。しかし、絶縁層の接着代近傍に位置する信号用パッドやランドは、接地用導体層で完全に囲まれずに、一部が絶縁層の接着代に開放された状態になる。信号用パッドやランドが開放された状態にあると、外部からの電磁的なノイズが十分にガードされずに、伝送特性に影響を及ぼすことがある。
国際公開第２０１６／０６７９０８号
　本開示の課題は、絶縁層同士の密着性を良好に確保しつつ外部からの電磁的なノイズを十分にガードすることができる配線基板を提供することである。
　本開示に係る配線基板は、コア絶縁層およびコア絶縁層の上下面にコア導体層を有するコア層と、コア層の上面に位置する第１ビルドアップ部と、コア層の下面に位置する第２ビルドアップ部と、第１ビルドアップ部の上面に位置する第１実装領域と、第２ビルドアップ部の下面に位置する第２実装領域とを備えている。第１ビルドアップ部は、少なくとも一層の第１ビルドアップ絶縁層と、第１ビルドアップ絶縁層の上面に位置して第１実装領域に繋がる第１ビルドアップ導体層とを含んでいる。第２ビルドアップ部は、少なくとも一層の第２ビルドアップ絶縁層と、第２ビルドアップ絶縁層の下面に位置して第２実装領域に繋がる第２ビルドアップ導体層とを含んでいる。第２ビルドアップ絶縁層は、第２ビルドアップ絶縁層の外周縁から所定幅の領域に第２ビルドアップ絶縁層同士または第２ビルドアップ絶縁層とコア絶縁層との接着代を有している。第２ビルドアップ導体層は、接地用導体層と、第１開口と、第１開口内に位置し、接地用導体層と離れて位置する信号用パッドとを含んでいる。接地用導体層は、接地用導体層に続き、外周縁に近づく方向に張り出して信号用パッドを囲む張り出し部を有している。
　本開示に係る実装構造体は、上記の配線基板と、上記の配線基板に実装された電子部品と、上記の配線基板に接続された電気基板とを含む。
　本開示によれば、絶縁層同士の密着性を良好に確保しつつ外部からの電磁的なノイズを十分にガードすることができる配線基板を提供することができる。
本開示の一実施形態に係る配線基板の要部を示す断面図である。 図１に示す領域Ｘにおいて、ソルダーレジストを除去した状態で各層を模式的に示した斜視図である。 図２において第２ビルドアップ部およびコア層を下から見た平面図であり、（Ａ）および（Ｂ）はそれぞれ第２ビルドアップ部を下から見た平面図であり、（Ｃ）はコア層を下から見た平面図である。
　本開示の一実施形態に係る配線基板を、図１～３に基づいて説明する。図１は、本開示の一実施形態に係る配線基板１の要部を示す断面図である。一実施形態に係る配線基板１は、コア層２、第１ビルドアップ部３１、第２ビルドアップ部３２およびソルダーレジスト４を含む。
　コア層２は、コア絶縁層２１およびコア絶縁層２１の上下面に位置するコア導体層２２を含む。コア絶縁層２１は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。コア絶縁層２１の厚みは特に限定されず、例えば２００μｍ以上８００μｍ以下である。コア絶縁層２１の厚みは、後述の第１ビルドアップ絶縁層３１１および第２ビルドアップ導体層３２１の厚みよりも厚い。
　コア絶縁層２１には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は２種以上を併用してもよい。さらに、コア絶縁層２１には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。
　コア絶縁層２１には、コア絶縁層２１の上下面を電気的に接続するために、スルーホール導体２２Ｔが位置している。スルーホール導体２２Ｔは、コア絶縁層２１の上下面を貫通するスルーホール内に位置している。スルーホール導体２２Ｔは、例えば銅などの金属、具体的には銅めっきなどの金属めっきで形成されている。
　スルーホール導体２２Ｔは、コア絶縁層２１の上下面に位置するコア導体層２２を接続している。スルーホール導体２２Ｔは、図１に示すようにスルーホールの内壁面のみに位置していてもよく、スルーホール内に充填されていてもよい。コア導体層２２は、例えば銅などの金属、具体的には銅箔などの金属箔または銅めっきなどの金属めっきで形成されている。
　スルーホール導体２２Ｔは、接続されるコア導体層２２に応じて、グランド用スルーホール導体、電源用スルーホール導体および信号用スルーホール導体が存在する。すなわち、グランド用スルーホール導体はグランド導体に接続され、電源用スルーホール導体は電源導体に接続され、信号用スルーホール導体は信号導体に接続されている。
　コア層２の上面には第１ビルドアップ部３１が位置しており、コア層２の下面には第２ビルドアップ部３２が位置している。
　第１ビルドアップ部３１は、第１ビルドアップ絶縁層３１１と第１ビルドアップ導体層３１２とが交互に積層された構造を有している。第１ビルドアップ絶縁層３１１には、第１ビルドアップ絶縁層３１１の上下面を電気的に接続するために、第１ビアホール導体３１Ｖが位置している。第１ビアホール導体３１Ｖは、第１ビルドアップ絶縁層３１１を介して上下に対向する第１ビルドアップ導体層３１２同士、または第１ビルドアップ導体層３１２とコア導体層２２とを電気的に接続している。
　第２ビルドアップ部３２は、第２ビルドアップ絶縁層３２１と第２ビルドアップ導体層３２２とが交互に積層された構造を有している。第２ビルドアップ絶縁層３２１には、第２ビルドアップ絶縁層３２１の上下面を電気的に接続するために、第２ビアホール導体３２Ｖが位置している。第２ビアホール導体３２Ｖは、第２ビルドアップ絶縁層３２１を介して上下に対向する第２ビルドアップ導体層３２２同士、または第２ビルドアップ導体層３２２とコア導体層２２とを電気的に接続している。
　第１ビアホール導体３１Ｖおよび第２ビアホール導体３２Ｖは、それぞれ第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１の上下面を貫通するビアホール内に位置している。第１ビアホール導体３１Ｖおよび第２ビアホール導体３２Ｖは、例えば銅などの金属、具体的には銅めっきなどの金属めっきで形成されている。
　第１ビアホール導体３１Ｖおよび第２ビアホール導体３２Ｖは、図１に示すようにビアホール内に充填されていてもよく、ビアホールの内壁面のみに位置していてもよい。第１ビアホール導体３１Ｖおよび第２ビアホール導体３２Ｖは、接続される第１ビルドアップ導体層３１２および第２ビルドアップ導体層３２２に応じて、グランド用ビアホール導体、電源用ビアホール導体および信号用ビアホール導体を含んでいる。すなわち、グランド用ビアホール導体はグランド導体に接続され、電源用ビアホール導体は電源導体に接続され、信号用ビアホール導体は信号導体に接続されている。
　第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１は、コア絶縁層２１と同様、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。
　第１ビルドアップ導体層３１２および第２ビルドアップ導体層３２２は、コア導体層２２と同様、導体であれば特に限定されない。第１ビルドアップ導体層３１２および第２ビルドアップ導体層３２２は、例えば銅などの金属、具体的には銅箔などの金属箔または銅めっきなどの金属めっきで形成されている。
　一実施形態に係る配線基板１では、第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１がそれぞれ二層存在している。この場合、それぞれの絶縁層は、同じ樹脂であってもよく、異なる樹脂であってもよい。コア絶縁層２１、第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１は、同じ樹脂であっていてもよく、異なる樹脂であってもよい。
　さらに、第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１の厚みは特に限定されず、例えば２５μｍ以上５０μｍ以下である。第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１が２層以上存在する場合、それぞれの絶縁層は同じ厚みを有していてもよく、異なる厚みを有していてもよい。
　第１ビルドアップ部３１は、表面に第１実装領域３１ａを有している。第１実装領域３１ａは、最外層に位置する第１ビルドアップ導体層３１２の一部からなる複数の第１パッドＰ１を備えている。
　第１実装領域３１ａには、例えば半導体集積回路素子などの電子部品が、半田を介して実装される。電子部品は、一般的に配線基板に搭載される電子部品であれば限定されない。このような電子部品としては、上記の半導体集積回路素子の他、オプトエレクトロニクス素子などが挙げられる。
　第２ビルドアップ部３２は、表面に第２実装領域３２ａを有している。第２実装領域３２ａは、最外層に位置する第２ビルドアップ導体層３２２の一部からなる複数の第２パッドＰ２を備えている。第２実装領域３２ａに備えられる第２パッドＰ２は、第１実装領域３１ａに備えられる第１パッドＰ１よりも大きな径を有している。第２実装領域３２ａには、例えばマザーボードなどの電気基板が、半田を介して実装される。一実施形態に係る配線基板１には、上記の電子部品および電気基板が実装され、実装構造体として使用される。
　一実施形態に係る配線基板１の両表面の一部には、ソルダーレジスト４が形成されている。ソルダーレジスト４は、例えば、アクリル変性エポキシ樹脂で形成されている。ソルダーレジスト４は、例えば第１実装領域３１ａに電子部品を実装するときの熱や、第２実装領域３２ａをマザーボードなどに接続するときの熱から、第１ビルドアップ導体層３１２および第２ビルドアップ導体層３２２を保護する機能を有している。
　図１に示すように、一実施形態に係る配線基板１において第２実装領域３２ａは、第２ビルドアップ絶縁層３２１の外周縁から所定幅で位置する接着代３２１ａを開けて位置している。言い換えれば、第２実装領域３２ａは、接着代３２１ａに囲まれている状態である。第２ビルドアップ絶縁層３２１の外周縁を含む接着代３２１ａは、基本的に導体などが位置しておらず、第２ビルドアップ絶縁層３２１同士または第２ビルドアップ絶縁層３２１とコア絶縁層２１とが直に接着した状態である。接着代３２１ａは、第２ビルドアップ絶縁層３２１同士または第２ビルドアップ絶縁層３２１とコア絶縁層２１との密着性を向上させるために設けられている。
　第２実装領域３２ａに備えられる第２パッドＰ２には、電源用第２パッド、信号用第２パッドＰ２Ｓおよび接地用第２パッドが含まれる。第２実装領域３２ａの最外列（接着代３２１ａ側）には、図１に示すように、少なくとも信号用第２パッドＰ２Ｓが位置している。
　第２実装領域３２ａの最外列に位置している信号用第２パッドＰ２Ｓは、図２に示すように、信号用第２パッドＰ２Ｓと同一層に位置する接地用導体層３２２Ｇに形成された第１開口５１内に、接地用導体層３２２Ｇと隙間を介して存在している。図２は、図１に示す領域Ｘにおいて、ソルダーレジスト４を除去した状態で各層を模式的に示した斜視図である。
　図２に示すように、第１開口５１近傍において、接地用導体層３２２Ｇの一部は、第２ビルドアップ絶縁層３２１の接着代３２１ａに帯状体３２２Ｇ’として存在している。帯状体３２２Ｇ’について、図３に基づいて説明する。
　図３は、図２において第２ビルドアップ部３２およびコア層２を下から見た平面図である。図３（Ａ）は、第２ビルドアップ部３２に含まれる第２ビルドアップ絶縁層３２１および第２ビルドアップ導体層３２２のうち、最外層に位置する第２ビルドアップ絶縁層３２１および第２ビルドアップ導体層３２２を下からみた平面図である。図３（Ｂ）は、第２ビルドアップ部３２に含まれる第２ビルドアップ絶縁層３２１および第２ビルドアップ導体層３２２のうち、最外層よりも一層コア層２側に位置する第２ビルドアップ絶縁層３２１および第２ビルドアップ導体層３２２を下からみた平面図である。図３（Ｃ）はコア層２を下から見た平面図である。
　図３（Ａ）に示すように、接地用導体層３２２Ｇは、第２ビルドアップ絶縁層３２１の外周縁に近づく方向に張り出して信号用第２パッドＰ２Ｓを囲む張り出し部を有している。つまり、信号用第２パッドＰ２Ｓは、帯状体３２２Ｇ’を含む接地用導体層３２２Ｇによって周囲を完全に囲まれている。帯状体３２２Ｇ’は、（面状の）接地用導体層３２２Ｇの外周辺から第２ビルドアップ絶縁層３２１の外周縁に近づく方向にかけてＷ１だけ張り出している。このように、帯状体３２２Ｇ’がＷ１だけ張り出して信号用第２パッドＰ２Ｓの周囲を完全に囲んでいることによって、信号用第２パッドＰ２Ｓに外部からノイズが混入することを低減するとともに短絡防止および静電容量の低減の観点からも有利である。さらに、帯状体３２２Ｇ’は面状の層と異なり比較的幅が狭いため、接着代３２１ａにおける第２ビルドアップ絶縁層３２１に食い込みやすい。したがって、第２ビルドアップ絶縁層３２１同士の密着性に影響を及ぼさない。
　帯状体３２２Ｇ’が張り出している寸法Ｗ１は、短絡防止や密着性に影響を及ぼさない幅であれば限定されない。短絡を防止したり、第２ビルドアップ絶縁層３２１同士の密着性にほぼ影響を及ぼさないようにしたりするために、寸法Ｗ１は、例えば５０μｍ以上２５０μｍ以下であってもよい。第２ビルドアップ絶縁層３２１の外周縁から（面状の）接地用導体層３２２Ｇの外周辺までの平均の幅（帯状体３２２Ｇ’までの幅以外）Ｗ２は、第２ビルドアップ絶縁層３２１同士を密着し得るものであれば限定されない。例えば、Ｗ２は、３００μｍ以上５００μｍ以下であってもよい。Ｗ２が、３００μｍよりも小さいと密着性を確保できず、５００μｍよりも大きいと導体層を形成する領域を確保できない場合がある。
　接地用導体層３２２Ｇの一部である帯状体３２２Ｇ’の幅は、帯状であれば限定されない。帯状体３２２Ｇ’は、例えば２０μｍ以上５０μｍ以下の幅を有していてもよい。帯状体３２２Ｇ’がこのような幅を有していると、帯状体３２２Ｇ’が過度に厚くなりにくく、第２ビルドアップ導体層３２２の上下間の絶縁信頼性の低下をより防止することができる。さらに、第２ビルドアップ絶縁層３２１同士の密着性にもより影響を及ぼしにくくすることができる。
　図３（Ｂ）および（Ｃ）に示すように、最外層以外に位置する第２ビルドアップ絶縁層３２１および第２ビルドアップ導体層３２２や、コア絶縁層２１およびコア導体層２２についても、図３（Ａ）に示す構造と同様の構造が採用される。すなわち、信号用第２パッドＰ２Ｓの代わりに、信号用第２パッドＰ２Ｓと電気的に接続されるランド３２２ａ’である以外は、図３（Ａ）に示す構造と同様の構造を有している。
　図３（Ｂ）および（Ｃ）に示すように、ランド３２２ａ’も信号用第２パッドＰ２Ｓと同様、ランド３２２ａ’と同一層に位置する接地用導体層３２２Ｇに形成された第２開口５２内に、接地用導体層３２２Ｇと隙間を介して存在している。第２開口５２とは、コア絶縁層２１の下面および最外層以外に位置する第２ビルドアップ絶縁層３２１の下面において、第２実装領域３２ａの最外列に位置する信号用第２パッドＰ２Ｓと電気的に接続されているランド３２２ａ’が存在する開口を意味する。
　図３（Ｂ）および（Ｃ）に示すように、一般的にランド３２２ａ’は信号用第２パッドＰ２Ｓよりも小さい。そのため、第２開口５２は第１開口５１よりも小さくてもよい。しかし、第２開口５２を小さくして、例えば、電位の異なる信号用第２パッドＰ２Ｓと接地用導体層３２２Ｇとが第２ビルドアップ絶縁層３２１を介して対向すると、対向部分がコンデンサとなり、静電容量が増加してインピーダンスの不整合が生じる。したがって、第２ビルドアップ部３２に存在する第２ビルドアップ導体層３２２を平面透視した場合、第２開口５２は第１開口５１と重なる位置に存在しているのがよい。第１開口５１と第２開口５２とは、ほぼ同じ位置でほぼ同じ大きさで重なり合っているのがよい。
　本開示の配線基板は、上述の一実施形態に限定されない。例えば、上述の配線基板１では、信号用第２パッドＰ２Ｓとして、ペアパッドが採用されている。しかし、信号用第２パッドＰ２Ｓとしては、ペアパッドに限定されず、シングルパッドであってもよい。
　上述の配線基板１では、第１ビルドアップ部３１および第２ビルドアップ部３２のそれぞれに、第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１がそれぞれ二層存在している。しかし、本開示の配線基板１において、第１ビルドアップ絶縁層３１１および第２ビルドアップ絶縁層３２１が、それぞれ一層ずつ存在していてもよく、三層以上ずつ存在していてもよい。
　１　　配線基板
　２　　コア層
　２１　コア絶縁層
　２２　コア導体層
　２２Ｔ　スルーホール導体
　３１　第１ビルドアップ部
　３１１　第１ビルドアップ絶縁層
　３１２　第１ビルドアップ導体層
　３１ａ　第１実装領域
　３１Ｖ　第１ビアホール導体
　３２　第２ビルドアップ部
　３２１　第２ビルドアップ絶縁層
　３２１ａ　接着代
　３２２　第２ビルドアップ導体層
　３２２Ｇ　接地用導体層
　３２２Ｇ’　帯状体
　３２ａ　第２実装領域
　３２Ｖ　第２ビアホール導体
　４　　ソルダーレジスト
　５１　第１開口
　５２　第２開口
　Ｐ１　第１パッド
　Ｐ２　第２パッド
　Ｐ２Ｓ　信号用第２パッド

Claims (5)

  1. 　コア絶縁層および該コア絶縁層の上下面にコア導体層を有するコア層と、
    　前記コア層の上面に位置する第１ビルドアップ部と、
    　前記コア層の下面に位置する第２ビルドアップ部と、
    　前記第１ビルドアップ部の上面に位置する第１実装領域と、
    　前記第２ビルドアップ部の下面に位置する第２実装領域と、
    を備え、
    　前記第１ビルドアップ部は、少なくとも一層の第１ビルドアップ絶縁層と、該第１ビルドアップ絶縁層の上面に位置して前記第１実装領域に繋がる第１ビルドアップ導体層とを含み、
    　前記第２ビルドアップ部は、少なくとも一層の第２ビルドアップ絶縁層と、該第２ビルドアップ絶縁層の下面に位置して前記第２実装領域に繋がる第２ビルドアップ導体層とを含み、
    　前記第２ビルドアップ絶縁層は、該第２ビルドアップ絶縁層の外周縁から所定幅の領域に前記第２ビルドアップ絶縁層同士または前記第２ビルドアップ絶縁層と前記コア絶縁層との接着代を有し、
    　前記第２ビルドアップ導体層は、接地用導体層と、第１開口と、該第１開口内に位置し、前記接地用導体層と離れて位置する信号用パッドとを含み、
    　前記接地用導体層は、該接地用導体層に続き、前記外周縁に近づく方向に張り出して前記信号用パッドを囲む張り出し部を有することを特徴とする配線基板。
  2. 　前記外周縁から前記張り出し部以外の前記接地用導体層までの幅が、３００μｍ以上５００μｍ以下である請求項１に記載の配線基板。
  3. 　前記張り出し部は、幅が２０μｍ以上５０μｍ以下の帯状体である請求項１または２に記載の配線基板。
  4. 　前記張り出し部は、張り出し寸法が２０μｍ以上５０μｍ以下である請求項１～３のいずれかに記載の配線基板。
  5. 　前記信号用第２パッドは、前記第１開口内にペアで存在する請求項１～４のいずれかに記載の配線基板。
PCT/JP2021/009763 2020-03-25 2021-03-11 配線基板 WO2021193092A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/913,050 US20230217581A1 (en) 2020-03-25 2021-03-11 Wiring board
KR1020227031731A KR20220143068A (ko) 2020-03-25 2021-03-11 배선 기판
JP2022509905A JP7391184B2 (ja) 2020-03-25 2021-03-11 配線基板
EP21776416.6A EP4132231A4 (en) 2020-03-25 2021-03-11 WIRING BOARD
CN202180022103.6A CN115299185A (zh) 2020-03-25 2021-03-11 布线基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-053937 2020-03-25
JP2020053937 2020-03-25

Publications (1)

Publication Number Publication Date
WO2021193092A1 true WO2021193092A1 (ja) 2021-09-30

Family

ID=77891978

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/009763 WO2021193092A1 (ja) 2020-03-25 2021-03-11 配線基板

Country Status (6)

Country Link
US (1) US20230217581A1 (ja)
EP (1) EP4132231A4 (ja)
JP (1) JP7391184B2 (ja)
KR (1) KR20220143068A (ja)
CN (1) CN115299185A (ja)
WO (1) WO2021193092A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244633A (ja) * 2000-02-28 2001-09-07 Nec Corp 多層プリント配線板
JP2008218444A (ja) * 2007-02-28 2008-09-18 Sony Corp プリント配線基板
WO2016067908A1 (ja) 2014-10-29 2016-05-06 株式会社村田製作所 無線通信モジュール
US20180212307A1 (en) * 2017-01-23 2018-07-26 Samsung Electro-Mechanics Co., Ltd. Antenna-integrated radio frequency module
JP2019033586A (ja) * 2017-08-08 2019-02-28 ルネサスエレクトロニクス株式会社 電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
US20060151869A1 (en) * 2005-01-10 2006-07-13 Franz Gisin Printed circuit boards and the like with improved signal integrity for differential signal pairs
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
JP5436963B2 (ja) * 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
US10231325B1 (en) * 2016-12-20 2019-03-12 Juniper Networks, Inc. Placement of vias in printed circuit board circuits
CN108575044B (zh) * 2017-03-13 2023-01-24 富士康(昆山)电脑接插件有限公司 印刷电路板及其组件
US10410683B2 (en) * 2017-12-14 2019-09-10 Seagate Technology Llc Tightly coupled differential vias
JP7001530B2 (ja) * 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244633A (ja) * 2000-02-28 2001-09-07 Nec Corp 多層プリント配線板
JP2008218444A (ja) * 2007-02-28 2008-09-18 Sony Corp プリント配線基板
WO2016067908A1 (ja) 2014-10-29 2016-05-06 株式会社村田製作所 無線通信モジュール
US20180212307A1 (en) * 2017-01-23 2018-07-26 Samsung Electro-Mechanics Co., Ltd. Antenna-integrated radio frequency module
JP2019033586A (ja) * 2017-08-08 2019-02-28 ルネサスエレクトロニクス株式会社 電子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4132231A4

Also Published As

Publication number Publication date
KR20220143068A (ko) 2022-10-24
EP4132231A1 (en) 2023-02-08
EP4132231A4 (en) 2024-05-01
US20230217581A1 (en) 2023-07-06
JPWO2021193092A1 (ja) 2021-09-30
CN115299185A (zh) 2022-11-04
JP7391184B2 (ja) 2023-12-04

Similar Documents

Publication Publication Date Title
KR101145038B1 (ko) 프린트 배선판
TW201936022A (zh) 中介層及包括該中介層的印刷電路板
WO2021193092A1 (ja) 配線基板
CN108878379A (zh) 膜上芯片封装件
KR20210074609A (ko) 인쇄회로기판
JP7449743B2 (ja) 配線基板
JP7352490B2 (ja) 配線基板
US5777265A (en) Multilayer molded plastic package design
KR102518174B1 (ko) 전자 소자 모듈
JP5150553B2 (ja) 配線基板及びその製造方法
JP2001189403A (ja) 配線基板
JP7431865B2 (ja) 配線基板
JP7379140B2 (ja) 配線基板
JP7433065B2 (ja) 配線基板
JP2023175319A (ja) 配線基板
JP3796773B2 (ja) 電子部品搭載用の多層基板
JP2001291817A (ja) 電子回路装置および多層プリント配線板
TWI836630B (zh) 電路板結構
WO2023162965A1 (ja) 配線基板
US20240008191A1 (en) Wiring substrate
JP6882069B2 (ja) 配線基板
JPH07106720A (ja) 電子部品搭載用基板
JP2022131672A (ja) 配線基板
JP2024098872A (ja) 配線基板
CN116133229A (zh) 电路板结构

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21776416

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022509905

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20227031731

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021776416

Country of ref document: EP

Effective date: 20221025