WO2021149592A1 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
WO2021149592A1
WO2021149592A1 PCT/JP2021/001109 JP2021001109W WO2021149592A1 WO 2021149592 A1 WO2021149592 A1 WO 2021149592A1 JP 2021001109 W JP2021001109 W JP 2021001109W WO 2021149592 A1 WO2021149592 A1 WO 2021149592A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
connection
light emitting
power supply
signal
Prior art date
Application number
PCT/JP2021/001109
Other languages
English (en)
French (fr)
Inventor
雅也 渡邉
雅彦 西出
崇志 有沢
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US17/794,570 priority Critical patent/US20230066346A1/en
Priority to EP21744811.7A priority patent/EP4094948A4/en
Priority to JP2021573114A priority patent/JP7337198B2/ja
Priority to CN202180009721.7A priority patent/CN114981867A/zh
Publication of WO2021149592A1 publication Critical patent/WO2021149592A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/04Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/04Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04063Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by EL-bars
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/50Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
    • G03G15/5016User-machine interface; Display panels; Control console

Definitions

  • the present disclosure relates to a light emitting device including a light emitting element such as an organic light emitting diode (OLED) and an organic electroluminescence (OEL) element.
  • a light emitting element such as an organic light emitting diode (OLED) and an organic electroluminescence (OEL) element.
  • Patent Document 1 The light emitting device of the prior art is described in, for example, Patent Document 1.
  • the light emitting device of the present disclosure includes a substrate and The first signal wiring and the second signal wiring, which are located in the first region on the substrate and extend in a predetermined direction, A first light emitting unit located in a second region on the substrate and connected to a first switching element and its output unit, A second light emitting unit located in the second region, adjacent to the first switching element and the first light emitting unit in the predetermined direction, and connected to the second switching element and its output unit.
  • a plurality of first lead-out wirings connected to the input portion of the first switching element and extending in a direction intersecting the predetermined direction.
  • a second lead-out wiring that is connected to the input portion of the second switching element and extends in a direction intersecting the predetermined direction.
  • the first connection portion of the first lead-out wiring connected to the first signal wiring and A second connection portion of the second lead-out wiring, which is connected to the second signal wiring, is provided.
  • the configuration is such that the distance between the second connection portion and the first connection portion adjacent thereto is larger than the distance between the plurality of adjacent first connection portions.
  • the light emitting device of the present disclosure includes a long plate-shaped substrate and A first power supply wiring provided on the substrate in parallel with the longitudinal direction of the substrate, A second power supply wiring provided on the substrate in parallel with the first power supply wiring, A first signal wiring arranged in parallel with the first power supply wiring in a first region between the first power supply wiring and the second power supply wiring on the substrate.
  • a first switching element and a first light emitting unit connected to the first switching element provided in a second region on the substrate opposite to the first region with respect to the second power supply wiring. In the second region, the first switching element and the second light emitting portion connected to the second switching element and the second light emitting portion provided adjacent to the first light emitting portion in the longitudinal direction.
  • a plurality of the first lead-out wirings are arranged in parallel, and each has a first connection portion at a tip connected to the first signal wiring.
  • the second lead-out wiring has a second connection portion at the tip connected to the second signal wiring.
  • the configuration is such that the distance between the second connection portion and the first connection portion adjacent thereto is larger than the distance between the plurality of adjacent first connection portions.
  • the light emitting device described in Patent Document 1 described above is a long plate-shaped substrate such as a glass substrate, and a plurality of light emitting elements arranged on one surface of the substrate so as to be aligned along the longitudinal direction of the substrate.
  • a plurality of drive circuit blocks for driving the plurality of light emitting elements, and a plurality of wirings for connecting the drive circuit block and the light emitting element are formed.
  • the plurality of wirings are data wirings and the like that connect the drive element and the drive circuit block.
  • Each drive circuit block is arranged side by side along a row of a plurality of light emitting elements, for example, one drive circuit block drives 400 light emitting elements, and 20 such drive circuit blocks are provided. There are a total of 8000 light emitting elements, and these light emitting elements are connected to each drive circuit block by the above-mentioned wiring.
  • a drive device that drives each drive circuit block and each light emitting element and controls the light emission of each light emitting element is mounted, for example, a chip-on-glass (COG) method or the like. It is implemented by the method.
  • a flexible printed circuit board (FPC) for inputting / outputting drive signals, control signals, etc. to and from each drive element is installed at the edge of one side of the board near the installation portion of each drive element. Has been done.
  • Each drive circuit has a shift register, a NOR circuit, an inverter, a CMOS (Complementary Metal Oxide Semiconductor) transfer element, and a thin film transistor (TFT) for driving.
  • a light emitting element made of an organic LED element or the like is connected to the drain electrode of the driving TFT.
  • each light emitting element is supplied with a power supply current according to the power supply voltage corresponding to the data signal to each light emitting element so as to emit light with different brightness. It is configured in.
  • a multi-layer laminated wiring structure in which various wirings are arranged between layers of a plurality of insulating layers is formed on a substrate, and in the multi-layer laminated wiring structure, the multi-layer laminated wiring structure is formed.
  • the lower layer side gate potential supply wiring electrically connected to the gate electrode of each drive TFT extends to a light emitting point where each light emitting element is arranged in parallel with the longitudinal direction of the substrate, and from there, interlayer connection such as a contact hole is made. It is lifted to the upper gate potential supply wiring by the conductor.
  • Each upper layer side gate potential supply wiring extends in a direction perpendicular to the longitudinal direction of the substrate and is connected to the gate electrode of the driving TFT.
  • the upper layer side gate potential supply wiring extends in a direction perpendicular to the longitudinal direction of the substrate, and also straddles a plurality of other lower layer side gate potential supply wirings extending in a direction parallel to the longitudinal direction of the substrate of each drive TFT. Connected to the gate electrode. In such a wiring path, one upper layer side gate potential supply wiring generates a parasitic capacitance between each of the plurality of other lower layer side gate potential supply wirings, and the parasitic capacitance causes the gate of each drive TFT. A potential difference occurs in the gate potential applied to the electrodes.
  • connection portion which is the connection portion between the upper-layer side gate potential supply wiring and the interlayer connection conductor, is directed from the proximal emission point near the power supply at the longitudinal end of the substrate to the distal emission point far from the power supply. Therefore, they are arranged so as to be sequentially separated (or sequentially approached) from the light emitting point.
  • the connection part changes from the upper layer side gate potential supply wiring closest to the light emitting point to the upper layer side gate potential supply wiring farthest from the light emission point, the parasitic capacitance gradually increases and becomes the parasitic capacitance of each light emitting point.
  • An inclined distribution occurs.
  • the emission brightness of the plurality of emission points varies in the longitudinal direction. Therefore, conventionally, there has been a demand for a light emitting device capable of eliminating such a gradient distribution of parasitic capacitance and suppressing variation in light emission brightness.
  • the power supply wiring (also referred to as anode wiring or VDD wiring) connected to the source electrode of the driving TFT is parallel to the plurality of lower layer side gate potential supply wirings in a plan view and is outside the plurality of lower layer side gate potential supply wirings. It is arranged at least outside (the side far from the light emitting point) and inside (the side near the light emitting point). Then, the power supply branch line branched from the power supply wiring fills the gap between the connecting portions of the adjacent upper layer side gate potential supply wiring (referred to as gap Ss) and the gap between the upper layer side gate potential supply wiring (referred to as gap Sh). And connected to the source electrode.
  • gap Ss the gap between the adjacent upper layer side gate potential supply wiring
  • gap Sh the gap between the upper layer side gate potential supply wiring
  • the gap Ss and the gap Sh are small, and in particular, since the gap Ss is small because the adjacent connection portions are close to each other, the power supply branch line is likely to come into contact with the adjacent upper layer side gate potential supply wiring and short-circuit. There was a problem. Further, if the power supply branch line is thinned in order to avoid a short circuit, there is a problem that it becomes difficult to supply a sufficient power supply voltage (source voltage) to the driving TFT.
  • FIG. 1 is a partial plan view schematically showing a configuration of a light emitting device according to an embodiment of the present disclosure.
  • the light emitting device is applied to an organic LED printer (OLEDP) head that forms image information as an electrostatic latent image on the surface of a photosensitive drum equipped in the image forming device.
  • OLEDP organic LED printer
  • the organic LED printer head has a configuration in which 8,000 to 16,000 light emitting elements are arranged in a straight line with a substantially constant circuit pattern on a long plate-shaped substrate, the basic circuit pattern of the light emitting device of the present disclosure is illustrated. This will be described with reference to 1.
  • the light emitting device of the present embodiment is located in the substrate 31 and the first region S1 on the substrate 31, and extends in a predetermined direction (for example, the longitudinal direction X of the substrate 31), the first signal wiring 37d1 and the second signal.
  • TFT thin film transistor
  • the first connection pad portion 23a as the first connection portion of the first lead-out wiring 21 connected to the first signal wiring 37d1, and the second lead-out wiring 22 connected to the second signal wiring 37d2.
  • a second connection pad portion 23b as a connection portion is provided, and the distance between the second connection pad portion 23b and the first connection pad portion 23a adjacent thereto is larger than the distance between the plurality of first connection pad portions 23a. Large, composition.
  • the light emitting device of the present embodiment has the following effects due to the above configuration.
  • the gap (gap Ss12) between the second connection pad portion 23b and the first connection pad portion 23a adjacent thereto is larger than the gap (gap Ss11) between the plurality of first connection pad portions 23a adjacent to each other.
  • the gap Ss11 and the gap Ss12 in this case correspond to the separated distances (shortest distances) between the connection pad portions, and are different from the separated distances in the longitudinal direction X. Since Ss12> Ss11, it becomes easy to arrange other wiring such as a power supply branch line through the gap Ss12. As a result, a complicated wiring structure can be constructed in a limited area area. Further, since the line width of other wiring such as the power supply branch line passing through the gap Ss12 can be increased, the resistance of the other wiring can be reduced.
  • the predetermined direction on the substrate 31 may be the longitudinal direction X of the substrate 31 when the elongated substrate 31 is used.
  • the direction may be parallel to one side of the substrate 31.
  • the direction intersecting the predetermined direction may be the lateral direction of the substrate 31 in the case of the elongated substrate 31.
  • the direction intersecting the predetermined direction may be a direction substantially orthogonal to the predetermined direction.
  • the intersection angle between the predetermined direction and the direction intersecting the predetermined direction may be about 45 ° to 90 ° or about 80 ° to 90 °.
  • "-" means "to", and the same shall apply hereinafter.
  • the length of the second lead-out wiring 22 is longer than the length of any of the plurality of first lead-out wirings 21. It may be a configuration. In this case, it becomes easy to set Ss12> Ss11.
  • Ss12 may be more than 1 times and 5 times or less of Ss11.
  • Ss11 may be about 5 ⁇ m to 50 ⁇ m.
  • first signal wirings 37d1 which are arranged in parallel, and a certain first connection pad portion 23a is connected to a certain first signal wiring 37d1.
  • the first connection pad portion 23a adjacent to the connection pad portion 23a may be connected to the first signal wiring 37d1 adjacent to the certain first signal wiring 37d1.
  • Ss11 becomes smaller, and it becomes easier to set Ss12> Ss11.
  • the first power supply wiring 8 and the second power supply wiring 9 which are located on the board 31 and extend in a predetermined direction are provided, and the first power supply wiring 8 and the second power supply wiring 9 are arranged so as to sandwich the first region S1.
  • the second power supply wiring 9 may be located closer to the second region S2 than the first power supply wiring 8. In this case, since there are two power supply wirings, the power supply current is shunted, and the voltage drop of the power supply voltage in the wiring direction can be suppressed.
  • the input end and the output end of the first power supply wiring 8 and the second power supply wiring 9 may be combined into one. In this case, by inputting a predetermined power supply current to one input terminal of the first power supply wiring 8 and the second power supply wiring 9, the effect of automatic distribution is achieved.
  • the second power supply wiring 9 is located closer to the second region S2 than the first power supply wiring 8, the wiring connecting the source electrode of the TFT 44a and the second power supply wiring 9 is shortened, and the source electrode of the TFT 44b is shortened. The wiring connecting the second power supply wiring 9 and the second power supply wiring 9 is shortened.
  • connection wiring for connecting the first power supply wiring 8 and the second power supply wiring 9.
  • the power supply wiring is composed of the first power supply wiring 8, the second power supply wiring 9, and the connection wiring, the cross-sectional area of the power supply wiring increases and the resistance of the power supply wiring decreases. As a result, the voltage drop in the power supply wiring can be reduced. In addition, it is possible to prevent the brightness from being inclined when the same drive current is input to the plurality of light emitting units arranged in the line direction of the power supply wiring.
  • the connection wiring may have a configuration including the first connection wiring 11 and the second connection wiring 12.
  • the cross-sectional area of the power supply wiring is further increased, and the resistance of the power supply wiring is smaller.
  • the voltage drop of the power supply wiring can be made smaller.
  • the connection wiring may include other connection wirings of the first connection wiring 11 and the second connection wiring 12. That is, there may be three or more connection wires.
  • the line width of the first power supply wiring 8 is larger than both the line width of the first connection wiring 11 and the line width of the second connection wiring 12, and the line width of the second power supply wiring 9 is the line of the first connection wiring 11.
  • the configuration may be larger than either the width or the line width of the second connection wiring 12. In this case, the voltage drop in the first power supply wiring 8 and the second power supply wiring 9, which are the main power supply wirings, becomes small. As a result, it is possible to further suppress the inclination of the brightness when the same drive current is input to the plurality of light emitting units arranged in the line direction of the power supply wiring.
  • the line width of the first power supply wiring 8 may be larger than the line width of the second power supply wiring 9.
  • a voltage drop due to the first power supply wiring 8 located farther than the second power supply wiring 9 from the light emitting region (second region S2) including the TFT 44a, the first light emitting unit 33L1, the TFT 44b, and the second light emitting unit 33L2. Can be made smaller. That is, the signal path between the first power supply wiring 8 and the second power supply wiring 9 (referred to as the first signal path) is longer than the signal path between the second power supply wiring 9 and the light emitting region (referred to as the second signal path). ..
  • the voltage drop in the first signal path is larger than the voltage drop in the second signal path.
  • the voltage drop in the first signal path is reduced, and as a result, the voltage drop in the first signal path and the second signal path.
  • the voltage drop can be close to or the same as the voltage drop. As a result, the voltage drop in the entire power supply wiring of the first power supply wiring 8 and the second power supply wiring 9 can be reduced.
  • the first power supply wiring 8 is directed from the input end of the power supply voltage, for example, one end of the first power supply wiring 8 shown in FIG. 1, to the output end of the power supply voltage, for example, the other end of the first power supply wiring 8 shown in FIG.
  • the line width may be increased. In this case, the voltage drop in the extending direction (line direction) of the first power supply wiring 8 can be reduced.
  • the line width of the first power supply wiring 8 may be gradually increased or may be gradually increased. The same applies to the second power supply wiring 9.
  • the line width of the portion on the first signal wiring 37d1 and the second signal wiring 37d2 is the portion between the first signal wiring 37d1 and the second power supply wiring 9.
  • the configuration may be smaller than the line width of.
  • each of the first connection wiring 11 and the second connection wiring 12 overlaps with the first signal wiring 37d1 and the second signal wiring 37d2. Therefore, the line widths of the first connection wiring 11 and the second connection wiring 12 can be increased at that portion. As a result, it is possible to suppress an increase in the resistance of each of the first connection wiring 11 and the second connection wiring 12.
  • Each of the first connection wiring 11 and the second connection wiring 12 may have a configuration in which the line widths of the portions on the first signal wiring 37d1 and the second signal wiring 37d2 are constant.
  • the parasitic capacitance generated at the portion where the first connection wiring 11 overlaps with the first signal wiring 37d1 and the second signal wiring 37d2 in a plan view is made constant, and the total of these parasitic capacitances is minimized. Can be done.
  • the input portion of the TFT 44a may be a gate electrode
  • the input portion of the TFT 44b may be a gate electrode
  • the source electrode of the TFT 44a and the source electrode of the TFT 44b may be connected to the second power supply wiring 9, respectively.
  • the length of the wiring connecting the source electrode of the TFT 44a and the second power supply wiring 9 is shortened, and the length of the wiring connecting the source electrode of the TFT 44b and the second power supply wiring 9 is shortened.
  • the resistance of the wiring becomes small, and it is possible to suppress the decrease in the brightness of the first light emitting unit 33L1 and the second light emitting unit 33L2 due to the resistance of the wiring.
  • the first connection pad portion 23a has a shape extending along the first signal wiring 37d1, and the second connection pad portion 23b has a shape extending along the second signal wiring 37d2. You may. In this case, the connection resistance in the first connection pad portion 23a can be reduced to suppress the dullness and decrease of the signal voltage due to the parasitic capacitance of the first connection wiring 21. Further, the connection resistance in the second connection pad portion 23b can be reduced to suppress the dullness and decrease of the signal voltage due to the parasitic capacitance of the second lead-out wiring 22. Further, the first connection pad portion 23a has a connection portion such as a contact hole connected to the first signal wiring 37d1, and it is easy to lengthen the connection portion in the direction in which the first connection pad portion 23a extends. become.
  • first connection pad portion 23a can easily have a plurality of connection portions. In these cases, the connection resistance between the first connection pad portion 23a and the first signal wiring 37d1 becomes small. The same applies to the second connection pad portion 23b and the second signal wiring 37d2.
  • a multi-layer laminated wiring structure in which various wirings are arranged between layers of a plurality of insulating layers is formed on the substrate 31, and the present invention relates to the configuration of the multi-layer laminated wiring structure.
  • the light emitting device of the present embodiment includes a long plate-shaped substrate 31 having translucency such as a glass substrate, and a first power supply wiring 8 provided on the substrate 31 extending in parallel with the longitudinal direction X of the substrate 31.
  • the first power supply is located in the second power supply wiring 9 provided on the board 31 in parallel with the first power supply wiring 8 and in the first region S1 between the first power supply wiring 8 and the second power supply wiring 9 on the board 31.
  • a thin film transistor (TFT) 44a which is a first switching element for driving, a first light emitting unit 33L1 provided in a second region S2 on the substrate 31 and connected in series with the TFT 44a, and a substrate 31.
  • the second region S2 above includes a TFT 44b, which is a second driving switching element provided adjacent to the TFT 44a in the longitudinal direction X.
  • the light emitting device is further provided in the second region S2 of the substrate 31, the second light emitting unit 33L2 connected in series with the TFT 44b, the first signal wiring 37d1 and the first power supply wiring 8 of the first region S1 on the substrate 31.
  • the second signal wiring 37d2 provided between the two, the first connection wiring 11 for connecting the first power supply wiring 8 and the second power supply wiring 9, and the first connection wiring 11 on the board 31 adjacent to the first connection wiring 11 in the longitudinal direction X.
  • the first lead-out wiring 21 for connecting the first signal wiring 37d1 and the TFT 44a and the first lead-out wiring 21 on the substrate 31 in the longitudinal direction X are provided on the opposite side of the first lead-out wiring 21.
  • a second lead-out wiring 22 that connects the second signal wiring 12 and the TFT 44b.
  • a second connection wiring 12 is provided on the substrate 31 in the longitudinal direction X with respect to the second extraction wiring 22 on the side opposite to the first connection wiring 11 and connects the first power supply wiring 8 and the second power supply wiring 9.
  • it may be equipped.
  • the light emitting device has a plurality of first lead-out wirings 21 arranged in parallel, and each has a first connection pad portion 23a as a first connection portion at a tip connected to the first signal wiring 37d1.
  • the second lead-out wiring 22 has a second connection pad portion 23b as a second connection portion at the tip connected to the second signal wiring 37d2, and has a distance between adjacent first connection pad portions 23a.
  • the configuration is such that the distance between the second connection pad portion 23b and the first connection pad portion 23a adjacent thereto is large.
  • the above configuration has the following effects.
  • the gap between the second connection pad portion 23b and the first connection pad portion 23a adjacent thereto (referred to as a gap Ss12) is larger than the gap between the plurality of first connection pad portions adjacent to each other (referred to as a gap Ss11).
  • the first connection wiring 11 and the second connection wiring 12 as the power supply branch line passing through the gap Ss12 come into contact with the first lead wiring 21 and the second lead wiring 22 as the upper layer side gate potential supply wiring and short-circuit. Can be effectively suppressed.
  • the line widths of the first connection wiring 11 and the second connection wiring 12 as the power supply branch lines can be maintained thick, a sufficient power supply voltage (source voltage) can be used for driving as the first switching element.
  • the TFT 44a and the TFT 44b can be supplied to the TFT 44a and the TFT 44b for driving as a second switching element. Further, since the distance between the second connection pad portion 23b and the first connection pad portion 23a adjacent thereto is larger than the distance between the plurality of first connection pad portions 23a, the length of the second lead-out wiring 22 is increased. It can be significantly different from the length of the first lead-out wiring 21. As a result, a large difference occurs between the parasitic capacitance generated in the second lead-out wiring 22 and the parasitic capacitance generated in the first lead-out wiring 21, so that the emission luminance of the plurality of light emitting points varies in the longitudinal direction. Can be suppressed. Therefore, it is possible to realize a light emitting device in which the gradient distribution of the parasitic capacitance of each wiring along the arrangement direction of the light emitting elements is eliminated and the variation in the light emitting brightness is suppressed.
  • first lead-out wiring 21 and the first connection wiring 11 are separated from each other with a distance of at least a first distance ⁇ L1 in the longitudinal direction X, and the second lead-out wiring 22 and the first connection wiring 11 are separated from each other in the longitudinal direction X.
  • a second distance ⁇ L2 of 1 distance ⁇ L1 or more is separated, and the second lead wiring 22 and the second connection wiring 12 are separated from each other with a third distance ⁇ L3 of 1 distance ⁇ L1 or more in the longitudinal direction. Is good.
  • the second lead-out wiring 22 has a risk of coming into contact with the first connection wiring 11 and the second connection wiring 12 on both sides thereof, but at least one of the first connection wiring 11 and the second connection wiring 12 is the second lead-out.
  • the first distance ⁇ L1 may be, for example, 3 ⁇ m to 20 ⁇ m
  • the second distance ⁇ L2 may be, for example, 3 ⁇ m to 20 ⁇ m
  • the third distance ⁇ L3 may be, for example, 3 ⁇ m to 20 ⁇ m.
  • the line width W1 of the portion on the first signal wiring 37d1 and the second signal wiring 37d2 is between the first signal wiring 37d1 and the second power supply wiring 9. It is preferable that the line width of the portion is smaller than W2 (W1 ⁇ W2). In this case, the parasitic capacitance generated at the portion where the first connection wiring 11 overlaps with the first signal wiring 37d1 in a plan view and the parasitic capacitance generated at the portion where the first connection wiring 11 overlaps with the second signal wiring 37d2 in a plan view. It can be made smaller. The same effect is obtained for the second connection wiring 12.
  • the first connection pad portion 23a may have a shape extending along the first signal wiring 37d1
  • the second connection pad portion 23b may have a shape extending along the second signal wiring 37d2. ..
  • the connection resistance in the first connection pad portion 23a can be reduced to suppress the dullness and decrease of the signal voltage due to the parasitic capacitance of the first connection wiring 21.
  • the connection resistance in the second connection pad portion 23b can be reduced to suppress the dullness and decrease of the signal voltage due to the parasitic capacitance of the second lead-out wiring 22.
  • the line widths of the first connection wiring 11 and the second connection wiring 12 may be constant in the region where the first signal wiring 37d1 and the second signal wiring 37d2 exist on the substrate 31 in a plan view.
  • the parasitic capacitance generated at the portion where the first connection wiring 11 overlaps with the first signal wiring 37d1 and the second signal wiring 37d2 in a plan view is made constant, and the total of these parasitic capacitances is minimized. Can be done.
  • the line widths of the first connection wiring 11 and the second connection wiring 12 may be the same as the dimensions of the first connection pad portion 23a in the longitudinal direction.
  • the line width W1 of each of the first connection wiring 11 and the second connection wiring 12 can be maintained thicker, a more sufficient power supply voltage (source voltage) can be supplied to the TFT 44a and the TFT 44b.
  • source voltage source voltage
  • the length LS1 of the first connection pad portion 23a in the longitudinal direction shown by W3 in FIG. 1
  • the length LS2 of the second connection pad portion 23b in the longitudinal direction shown by W4 in FIG.
  • the line width W1 of the first connection wiring 11 and the second connection wiring 12 is the same as the length LS1 (W3) or the length LS2 (W4).
  • the line width W1 of the first connection wiring 11 and the second connection wiring 12 is the length LS1 (W3) and the length LS2 (W4), respectively. It should be the same as the shorter one.
  • W1 is about 95% or more and about 105% or less of W3 or W4.
  • W3 and W4 are different, for example, when W3 ⁇ W4, W1 is about 95% or more and about 105% or less of W3.
  • W1 is about 20 ⁇ m to 100 ⁇ m
  • FIG. 2 is a schematic plan view of the entire light emitting device
  • FIG. 3 is a circuit diagram showing the part III of FIG. 2 and the driving element 34 in an enlarged manner.
  • the light emitting device includes a plurality of drive circuit blocks 32 for driving a plurality of light emitting elements 33 on one surface of the substrate 31, and a plurality of light emitting elements arranged in two rows along the longitudinal direction X of the substrate 31. It has 33 and.
  • the wiring of the drive circuit block 32 and the wiring for connecting the drive circuit block 32 and the light emitting element 33 are formed by a thin film forming method such as a CVD (Chemical Vapor Deposition) method.
  • CVD Chemical Vapor Deposition
  • the plurality of drive circuit blocks 32 are arranged in an array along a row of the plurality of light emitting elements 33. For example, if one drive circuit block 32 drives 400 light emitting elements 33, such a configuration is used. 20 drive circuit blocks 32 are arranged. Therefore, there are a total of 8000 light emitting elements 33. Further, at one end of one surface of the substrate 31, a drive element 34 that drives a drive circuit block 32 and a light emitting element 33 and controls light emission of the light emitting element 33 is a chip-on-glass (COG) method or the like. It is installed according to the mounting method of. Further, a flexible printed circuit board (FPC) 35 is connected to an edge portion of one surface of the substrate 31 near the installation portion of the drive element 34.
  • COG chip-on-glass
  • the FPC 35 inputs / outputs a drive signal, a control signal, and the like to and from the drive element 34.
  • the wiring such as the data wiring connecting the drive element 34 and the drive circuit block 32 is generically indicated by reference numeral 37.
  • a set of drive circuits is formed for each of the two light emitting elements 33a and 33b forming two rows.
  • One set of drive circuits includes a shift register 40, a OR circuit 41, an inverter 42, CMOS transfer elements 43a and 43b, and TFTs 44a and 44b for driving.
  • Light emitting elements 33a and 33b made of organic LED elements and the like are connected to the drain electrode portions of the TFTs 44a and 44b, respectively.
  • the shift register 40 is output when a high-level “1” clock signal (CLK) is input to the clock terminal (CLK) and a high-level synchronization signal (Vsync) is input to the input terminal (in).
  • CLK clock signal
  • Vsync high-level synchronization signal
  • a high-level signal is output from the terminal (Q)
  • a low-level “0” signal is output from the inverting output terminal (XQ).
  • the NOR circuit 41 outputs a high-level signal by inputting a low-level signal from the inverting output terminal (XQ) and inputting a low-level signal which is an inverting enable signal (XENB).
  • the inverter 42 outputs a low level signal.
  • a high-level signal from the NOR circuit 41 is input to the gate electrode portion of the n-type MOS transistor, and a low-level signal is input from the inverter 42 to the gate electrode portion of the p-type MOS transistor. Is input to turn on, and a data signal (DATA11) is output.
  • the data signal (DATA11) is input to the gate electrode portion of the TFT44a, the TFT44a is turned on, and the power supply current by the power supply voltage (VDD) corresponding to the data signal (DATA11) is supplied to the light emitting element 33a.
  • VDD power supply voltage
  • CMOS transfer gate element 43b a high-level signal from the NOR circuit 41 is input to the gate electrode portion of the n-type MOS transistor, and a low-level signal is input from the inverter 42 to the gate electrode portion of the p-type MOS transistor. It is input and turned on, and a data signal (DATA12) is output.
  • DATA12 data signal
  • the data signal (DATA12) is input to the gate electrode portion of the TFT44b, the TFT44b is turned on, and the power supply current by the power supply voltage (VDD) corresponding to the data signal (DATA12) is supplied to the light emitting element 33b.
  • VDD power supply voltage
  • an insulating layer made of acrylic resin or the like (corresponding to the insulating layer 59 in FIG. 5) is arranged so as to cover most of the drive circuit block 32, the wiring 37, and the like. ..
  • FIG. 4 is a partially enlarged plan view showing an enlarged light emitting portion of FIG. 2
  • FIG. 5 is a cross-sectional view taken along the cutting plane lines V1-V2 of FIG.
  • the light emitting device is an insulation made of TFTs 44a and 44b formed on a translucent substrate 31 such as a glass substrate and acrylic resin, silicon nitride (SiNx) and the like on the TFTs 44a and 44b. It includes an organic light emitting body portion 71 laminated with the layer 57 interposed therebetween, and a contact hole 72 for conductively connecting the organic light emitting body portion 71 and the drain electrode 56b of the TFT 44.
  • a first electrode layer 58, an organic light emitting layer 60, and a second electrode layer 61 electrically connected to the contact hole 72 from the side of the TFT 44 are laminated, and the insulating layer 57 and the first electrode are laminated.
  • Another insulating layer 59 made of an acrylic resin or the like is formed on the layer 58 so as to surround the organic light emitting layer 60.
  • the portion indicated by reference numeral 33L is a light emitting portion 33L that emits light when an electric field is directly applied to the organic light emitting layer 60 by the first electrode layer 58 and the second electrode layer 61.
  • the light emitting element 33 is a portion including the light emitting portion 33L, the first electrode layer 58 around the light emitting portion 33L, and the organic light emitting layer 60 in a plan view.
  • the first electrode layer 58 is an anode and is made of a transparent electrode such as indium tin oxide (ITO), and the second electrode layer 61 is a cathode and is an Al, Al—Li alloy, Mg—.
  • Ag alloy (containing about 5 to 10% by weight of Ag), Mg—Cu alloy (containing about 5 to 10% by weight of Cu), etc. have a low work function of about 4.0 V or less, and have light-shielding property and light reflectivity.
  • the light emitted from the organic light emitting layer 60 is emitted from the substrate 31 side. That is, it is a bottom emission type light emitting device in which the light emitting direction Y is downward.
  • the light emitting direction Y is It will be a top emission type light emitting device on the upper side.
  • the TFTs 44a and 44b are impurities in the gate electrode 52, the gate insulating film 53, the polysilicon film 54 as the channel portion, and the polysilicon from the substrate 31 side.
  • the second power supply wiring 9 is a source signal line (power supply wiring) that transmits a source signal (power supply current) to the source electrode 56a, and the first signal wiring 37d1 transmits a gate signal to the gate electrode 52. It is a gate signal line to be transmitted. By controlling the voltage of the gate signal input to the first signal wiring 37d1 which is each gate signal line, the emission intensity of each organic light emitting layer 60 can be controlled. That is, the second power supply wiring 9 functions as a power supply wiring (source signal line).
  • FIG. 6 is a cross-sectional view seen from the cutting plane line V3-V4 of FIG.
  • Anode connection wiring 2 for electrically connecting the drain electrode of the TFT 44 and the first electrode layer (anode electrode in the example of FIG. 6) 121a of the light emitting portion 33L on the surface of the substrate 31 on which the light emitting element 33 is arranged.
  • Wiring 37d such as data wiring and ground wiring 7 for supplying a drive current to the organic light emitting layer 60 are formed on the first interlayer insulating film 3, and silicon nitride (SiN x ) and silicon oxide are covered with them.
  • An insulating layer 39 (corresponding to the insulating layer 59 in FIG. 5) is formed on the second interlayer insulating film 5 so as to cover the portions of the ground wiring 7, the wiring 37d, and the TFT 44.
  • a first power supply wiring 8 as an anode power supply wiring is formed on the insulating layer 39, and an anode wiring 9 for passing an anode current through the source electrode of the TFT 44 is formed at a portion overlapping the TFT 44 in a plan view.
  • a protective insulating layer 6 made of silicon nitride (SiNx), silicon oxide (SiO 2 ), or the like is formed so as to cover the first power supply wiring 8 and the anode wiring 9.
  • the portion indicated by reference numeral 32 is a drive circuit block, and the portion indicated by reference numeral 40 is a shift register.
  • a sealing member 15 is formed at a portion overlapping the first power supply wiring 8 on the protective insulating layer 6 in a plan view, and the sealing portion 15 airtightly seals the substrate 31 and the sealing substrate 36.
  • a cathode power supply wiring 13 is formed at a portion on the second interlayer insulating film 5 overlapping the anode connection wiring 2, and the anode connection wiring 2 and the first electrode layer 121a are connected to the light emitting element 33 side.
  • An interlayer conductor layer 49 is formed.
  • a first contact hole 110 connected to the source electrode of the TFT 44 is arranged at the end of the anode connection wiring 2 on the TFT 44 side, and is connected to the interlayer conductor layer 49 at the end on the light emitting element 33 side.
  • a second contact hole 111 is arranged.
  • the first electrode layer 21a is formed over the end portion on the protective insulating layer 6 on the light emitting portion 33L side, the organic light emitting layer 60 is formed on the first electrode layer 21a, and the organic light emitting layer 60 is covered with the second electrode layer.
  • (Cathode electrode in FIG. 6) 123a is formed. One end of the second electrode layer 123a is in contact with the cathode power supply wiring 13.
  • Auxiliary power supply wiring (also referred to as power supply strengthening wiring) 8a is arranged parallel to the first power supply wiring 8 on the first power supply wiring 8, and the first power supply wiring 8 and the auxiliary power supply wiring 8a are contact holes 8c. Connected by. As a result, the cross-sectional area of the first power supply wiring 8 is substantially increased, and the resistance of the first power supply wiring 8 is reduced. As a result, the voltage drop of the first power supply wiring 8 formed in a strip shape or a linear shape parallel to the longitudinal direction of the long plate-shaped substrate 31 is reduced.
  • the first and second signals are sent to the tip of the first lead wiring 21 and the tip of the second lead wiring 22.
  • T-shaped first and second connection pad portions 23a and 23b are provided in a plan view connected to any of the wirings 37d1 and 37d2.
  • the first power supply wiring 8 and the second power supply wiring 9 are connected by the first connection wiring 11 and the second connection wiring 12, and the first connection wiring 11 and the first lead-out wiring 21 are connected by a first distance in the longitudinal direction X.
  • a wiring pattern is formed in which ⁇ L1 is separated from each other and the first connection wiring 11 and the second lead-out wiring 22 are separated from each other with a second distance ⁇ L2 in the longitudinal direction X.
  • ⁇ L1 is separated from each other and the first connection wiring 11 and the second lead-out wiring 22 are separated from each other with a second distance ⁇ L2 in the longitudinal direction X.
  • the second distance ⁇ L2 in which the first connection wiring 11 and the second lead-out wiring 22 are separated in the longitudinal direction X is separated in the longitudinal direction X between the first connection wiring 11 and the first lead-out wiring 21. Since the first distance ⁇ L1 or more is set, it is possible to increase the density of the wiring pattern by keeping the pitch of the first lead-out wiring 21 and the second lead-out wire 22 in the longitudinal direction X constant.
  • first and second lead-out wirings 21 and 22 are of the longitudinal direction X on the first and second signal wirings 37d1, 37d2 in the first and second connection wirings 11 and 12 having the width W3 in the longitudinal direction X. Since the width W1 is set smaller than the width W2 between the first signal wiring 37d1 and the second power supply wiring 9, the width W1 is set between the first connection wiring 11 and the first lead wiring 21 and the first as described above. An insulation distance is secured between the 1 connection wiring 11 and the 2nd lead-out wiring 22, the first power supply wiring 8 and the 2nd power supply wiring 9 are made conductive, and the parasitic wiring 37 of each wiring 37 along the arrangement direction of each light emitting element 33 is parasitic. It is possible to provide a light emitting device in which the gradient distribution of the capacitance is eliminated and the variation in the light emitting brightness is suppressed.
  • FIG. 8 is a plan view showing a wiring structure of a light emitting device according to another embodiment of the present disclosure.
  • the same reference numerals are given to the parts corresponding to the above-described embodiments, and duplicate description will be omitted.
  • the first connection pad portion 23a of the first lead-out wiring 21 extends in the direction away from the first connection wiring 11 (left in FIG. 8) in the longitudinal direction X and has a width W3. It is formed in an inverted L shape in a plan view.
  • the width W1 of the portion of the first connection wiring 11 located on the first signal wiring 37d1 and the second signal wiring 37d2 is located between the first signal wiring 37d1 and the second power supply wiring 9. It can be formed to be the same as the width W2 of the portion.
  • FIG. 9 is a plan view showing a wiring structure of a light emitting device according to another embodiment of the present disclosure.
  • the first lead-out wiring 21 is the first portion 21a extending from the first signal wiring 37d1 toward the second power supply wiring 9 in the direction Y perpendicular to the longitudinal direction X, and the first portion 21a.
  • the second portion 21b extending at a right angle to the first connection wiring 11 side from the end closest to the second power supply wiring 9 and the second portion 21b bent at a right angle from the end closest to the first connection wiring 11. It has a third portion 21c extending to the second power supply wiring 9 side.
  • the first connection wiring 11 can be separated from the first lead wiring 21 in the longitudinal direction X, and the first lead wiring 21 on the first and second signal wirings 37d1 and 37d2 can be separated from the first lead wiring 21. It can be greatly separated from 11.
  • FIG. 10 is a plan view showing a wiring structure of a light emitting device according to another embodiment of the present disclosure.
  • the same reference numerals are given to the parts corresponding to the above-described embodiments, and duplicate description will be omitted.
  • the first lead-out wiring 21 adjacent to the first connection wiring 11 is connected to the first signal wiring 37d1 closest to the second power supply wiring 9 by the first connection pad portion 23a. With such a configuration, the gap between the second connection pad portion 23b and the first connection pad portion 23a adjacent thereto can be maximized.
  • a plurality of light emitting units including the first light emitting unit 33L1 and the second light emitting unit 33L2 are configured as a light emitting unit array in which a plurality of light emitting units are arranged in a row at equal intervals of 20 ⁇ m or more and 40 ⁇ m or less in the longitudinal direction X.
  • a plurality of light emitting units may be mounted as four rows of light emitting unit arrays in the longitudinal direction X.
  • a plurality of light emitting units including the first light emitting unit 33L1 and the second light emitting unit 33L2 are configured as a light emitting unit array arranged in a row at equal intervals of 10 ⁇ m or more and 60 ⁇ m or less in the longitudinal direction X, and emit light in a row.
  • a configuration in which the partial arrays are arranged in two rows, four rows, or six rows may be adopted.
  • the second connecting portion and the adjacent first connecting portion are adjacent to the second connecting portion.
  • the gap between the first connecting portions (referred to as the gap Ss12) is larger than the gap between the adjacent first connecting portions (referred to as the gap Ss11). That is, since Ss12> Ss11, it becomes easy to arrange other wiring such as a power supply branch line through the gap Ss12. As a result, a complicated wiring structure can be constructed in a limited area area. Further, since the line width of other wiring such as the power supply branch line passing through the gap Ss12 can be increased, the resistance of the other wiring can be reduced.
  • the first connection wiring as the power supply branch line passing through the gap Ss12 is the first lead wiring and the first lead wiring as the upper layer side gate potential supply wiring. 2 It is possible to effectively prevent a short circuit due to contact with the lead-out wiring. Further, since the line width of each of the first connection wirings as the power supply branch line can be maintained thick, a sufficient power supply voltage (source voltage) is supplied to the first switching element and the second switching element as the driving TFT. can do. Further, since the distance between the second connecting portion and the first connecting portion adjacent thereto is larger than the distance between the adjacent first connecting portions, the length of the second lead-out wiring is defined as the length of the first lead-out wiring.
  • the light emitting device of the present disclosure can be configured as an organic LED printer (OLEDP) head, for example, by forming a plurality of light emitting portions in a row in the longitudinal direction of a long plate-shaped substrate 31.
  • the substrate has a shape such as a long plate, and can be configured as an organic EL display device by forming a plurality of light emitting portions so as to be arranged two-dimensionally (planarly).
  • the light emitting device and the organic EL display device of the present disclosure can be applied to various electronic devices.
  • the electronic devices include lighting devices, automobile route guidance systems (car navigation systems), ship route guidance systems, aircraft route guidance systems, instrument indicators for vehicles such as automobiles, instrument panels, smartphone terminals, mobile phones, and tablets.
  • PDAs personal digital assistants
  • video cameras digital still cameras
  • electronic notebooks electronic books
  • electronic dictionaries personal computers
  • copiers game device terminals
  • televisions product display tags
  • price display tags industrial use Programmable display devices
  • car audios digital audio players
  • facsimiles printers
  • automatic cash deposit / payment machines ATMs
  • vending machines medical display devices, digital display watches, smart watches, etc.
  • Second connection wiring 11 First connection wiring 12 Second connection wiring 21 First lead-out wiring 22nd 2 Drawer wiring 23a 1st connection pad part 23b 2nd connection pad part 31 Board 32 Drive circuit block 33L1 1st light emitting part 33L2 2nd light emitting part 36 Sealed board 37d1 1st signal wiring 37d2 2nd signal wiring 40 Shift register 44a, 44b Thin film 52 Gate electrode 53 Gate insulating film 54 Polysilicon film 55 Insulating film 56a Source electrode 56b Drain electrode 57 Insulation layer 58 First electrode layer 59 Insulation layer 60 Organic light emitting layer 61 Second electrode layer 71 Organic light emitting body 72 Contact hole S1 1st region S2 2nd region X Longitudinal direction Y Emission direction W1, W2, W3 Width

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

発光装置は、第1電源配線と第2電源配線とを接続する第1接続配線および第2接続配線と、それらの間に設けられる第2引出配線と、第1接続配線に関して第2引出配線とは反対側に設けられる第1引出配線と、第1引出配線は、複数が並行して配置されるとともに、それぞれが第1信号配線に接続される先端に第1接続部としての第1接続パッド部を有し、第2引出配線は、第2信号配線に接続される先端に第2接続部としての第2接続パッド部を有し、複数の第1接続パッド部の隣接間距離よりも、第2接続パッド部とそれに隣接する第1接続パッド部間の距離が大きい、構成である。

Description

発光装置
 本開示は、有機発光ダイオード(Organic Light Emitting Diode;OLED)および有機エレクトロルミネッセンス(Organic Electro Luminescence:OEL)素子等の発光素子を備える発光装置に関する。
 従来技術の発光装置は、例えば特許文献1に記載されている。
特開2017-216150号公報
 本開示の発光装置は、基板と、
 前記基板上の第1領域に位置し、所定方向に延びている、第1信号配線および第2信号配線と、
 前記基板上の第2領域に位置し、第1スイッチング素子とその出力部に接続される第1発光部と、
 前記第2領域に位置し、前記所定方向において第1スイッチング素子および第1発光部に隣接する、第2スイッチング素子およびその出力部に接続される第2発光部と、
 前記第1スイッチング素子の入力部に接続され、前記所定方向と交差する方向に延びる複数の第1引出配線と、
 前記第2スイッチング素子の入力部に接続され、前記所定方向と交差する方向に延びる第2引出配線と、
 前記第1信号配線に接続される、前記第1引出配線の第1接続部と、
 前記第2信号配線に接続される、前記第2引出配線の第2接続部と、を備え、
 複数の前記第1接続部の隣接間距離よりも、前記第2接続部とそれに隣接する前記第1接続部間の距離が大きい、構成である。
 本開示の発光装置は、長尺板状の基板と、
 前記基板上に、該基板の長手方向と平行に延びて設けられる第1電源配線と、
 前記基板上に、前記第1電源配線と平行に設けられる第2電源配線と、
 前記基板上の前記第1電源配線と前記第2電源配線との間の第1領域に、前記第1電源配線と平行に配設された第1信号配線と、
 前記基板上の、前記第2電源配線に関して前記第1領域とは反対側の第2領域に設けられる、第1スイッチング素子およびそれに接続される第1発光部と、
 前記第2領域に、前記第1スイッチング素子および前記第1発光部に前記長手方向に隣接して設けられる、第2スイッチング素子およびそれに接続される第2発光部と、
 前記第1領域の前記第1信号配線と前記第1電源配線との間に設けられる第2信号配線と、
 前記第1電源配線と前記第2電源配線とを接続する第1接続配線と、
 前記基板上に前記第1接続配線に前記長手方向に隣接して設けられ、前記第1信号配線と前記第1スイッチング素子とを接続する第1引出配線と、
 前記基板上に、前記長手方向に前記第1接続配線に関して前記第1引出配線とは反対側に設けられ、前記第2信号配線と前記第2スイッチング素子とを接続する第2引出配線と、
 前記第1引出配線は、複数が並行して配置されるとともに、それぞれが前記第1信号配線に接続される先端に第1接続部を有し、
 前記第2引出配線は、前記第2信号配線に接続される先端に第2接続部を有し、
 複数の前記第1接続部の隣接間距離よりも、前記第2接続部とそれに隣接する前記第1接続部間の距離が大きい、構成である。
 本開示の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本開示の一実施形態の発光装置の構成を模式的に示す一部の平面図である。 発光装置の全体を模式的に示す平面図である。 図2のIII部および駆動素子の回路図である。 図2の一部の発光部と発光部に接続されるスイッチング素子とスイッチング素子に接続される配線を拡大して示す部分拡大平面図である。 図4の切断面線V1-V2における断面図である。 図1の切断面線V3-V4から見た断面図である。 発光装置の配線構造を示す部分拡大平面図である。 本開示の他の実施形態の発光装置の配線構造を示す部分拡大平面図である。 本開示の他の実施形態の発光装置の配線構造を示す部分拡大平面図である。 本開示の他の実施形態の発光装置の配線構造を示す部分拡大平面図である。
 まず、本開示に係る表示装置が基礎とする構成について述べる。
 例えば、前述の特許文献1に記載される発光装置は、ガラス基板等の長尺板状の基板と、基板の一方面に、基板の長手方向に沿って整列して配置された複数の発光素子と、複数の発光素子をそれぞれ駆動する複数の駆動回路ブロックと、駆動回路ブロックと発光素子とを接続する複数の配線とが形成されている。複数の配線は、駆動素子と駆動回路ブロックを接続するデータ配線等である。各駆動回路ブロックは、複数の発光素子の列に沿って並んで配置されており、例えば1つの駆動回路ブロックが400個の発光素子を駆動し、そのような駆動回路ブロックが20個設けられ、発光素子は合計で8000個あり、これらの発光素子が前述の配線によって各駆動回路ブロックに接続されている。
 また基板の長手方向の一端部には、各駆動回路ブロックおよび各発光素子を駆動し、各発光素子の発光を制御する駆動装置が、例えばチップオングラス(Chip On Glass:COG)方式等の実装方法によって実装されている。基板の一方面における各駆動素子の設置部の近傍の縁部には、各駆動素子との間で駆動信号、制御信号等を入出力するためのフレキシブル回路基板(Flexible Printed Circuit:FPC)が設置されている。
 各駆動回路は、シフトレジスタ、論理和否定(NOR)回路、インバータ、CMOS(Complementary Metal Oxide Semiconductor)トランスファゲート素子、および駆動用薄膜トランジスタ(Thin Film Transistor:TFT)を有している。駆動用TFTのドレイン電極には、有機LED素子等から成る発光素子が接続されている。各駆動用TFTのゲート電極にゲート電位が配線毎にデータ信号として与えられると、各発光素子は、データ信号に応じた電源電圧による電源電流が各発光素子に供給され、異なる輝度で発光するように構成されている。
 上記の特許文献1に記載される表示装置では、基板上に複数の絶縁層の層間に各種配線が配置された多層積層型配線構造体が形成されており、その多層積層型配線構造体において、各駆動用TFTのゲート電極に電気的に接続される下層側ゲート電位供給配線は、基板の長手方向と平行に各発光素子が配置されている発光点まで延び、そこからコンタクトホール等の層間接続導体によって上層側ゲート電位供給配線に持ち上げられる。それぞれの上層側ゲート電位供給配線は、基板の長手方向に垂直な方向に延びて駆動用TFTのゲート電極に接続される。また、上層側ゲート電位供給配線は基板の長手方向に垂直な方向に延びるとともに、基板の長手方向に平行な方向に延びる複数の他の下層側ゲート電位供給配線を跨いで、各駆動用TFTのゲート電極に接続される。このような配線経路では、1本の上層側ゲート電位供給配線は、複数の他の下層側ゲート電位供給配線のそれぞれとの間に寄生容量が発生し、この寄生容量によって各駆動用TFTのゲート電極に印加されるゲート電位に電位差が生じてしまう。
 また、上層側ゲート電位供給配線と層間接続導体との接続部である接続部は、基板の長手方向の端部にある電源に近い近位の発光点から電源から遠い遠位の発光点に向かって、発光点から見て順次離れていく(または順次近づく)ように配置される。その結果、接続部が発光点に最も近い上層側ゲート電位供給配線から接続部が発光点から最も遠い上層側ゲート電位供給配線になるに従って、寄生容量も順次増加し、各発光点の寄生容量に傾斜分布が生じる。その結果、複数の発光点の発光輝度に長手方向に傾斜したばらつきが生じる。したがって、従来から、このような寄生容量の傾斜分布をなくし、発光輝度のばらつきを抑制することができる発光装置が求められている。
 また、駆動用TFTのソース電極に接続される電源配線(アノード配線、VDD配線ともいう)は、平面視で複数の下層側ゲート電位供給配線に平行に、複数の下層側ゲート電位供給配線の外側(発光点から遠い側)および内側(発光点に近い側)の少なくとも外側に配置される。そして、電源配線から分岐した電源枝線が、隣接する上層側ゲート電位供給配線の接続部間の隙間(隙間Ssとする)および上層側ゲート電位供給配線間の隙間(隙間Shとする)をぬって配置され、ソース電極に接続される。この場合、隙間Ssおよび隙間Shが小さい、特に隣接する接続部同士が近接しているために隙間Ssが小さいことから、電源枝線が隣接する上層側ゲート電位供給配線に接触してショートしやすいという問題点があった。また、ショートを回避しようとして電源枝線を細くすると、十分な電源電圧(ソース電圧)を駆動用TFTに供給することがむつかしくなるという問題点があった。
 以下、添付図面を参照して、本開示の発光装置の実施形態について説明する。
(実施形態1)
 図1は、本開示の一実施形態の発光装置の構成を模式的に示す一部の平面図である。本実施形態では、一例として、発光装置が画像形成装置に装備される感光ドラムの表面に画像情報を静電潜像として形成する有機LEDプリンタ(Organic Light Emitting Diode Printer:OLEDP)ヘッドに適用される場合について説明する。有機LEDプリンタヘッドは、長尺板状の基板に8000~16000個の発光素子がほぼ一定の回路パターンで一直線に配列された構成であるので、本開示の発光装置の基本的な回路パターンを図1を参照しながら説明する。
 本実施形態の発光装置は、基板31と、基板31上の第1領域S1に位置し、所定方向(例えば、基板31の長手方向X)に延びている、第1信号配線37d1および第2信号配線37d2と、基板31上の第2領域S2に位置し、第1スイッチング素子である薄膜トランジスタ(Thin Film Transistor:TFT)44aとその出力部に接続される第1発光部33L1と、第2領域S2に位置し、所定方向においてTFT44aおよび第1発光部33L1に隣接する、第2スイッチング素子としてのTFT44bおよびその出力部に接続される第2発光部33L2と、TFT44aの入力部(ゲート電極)に接続され、所定方向と交差する方向(例えば、基板31の短手方向)に延びる複数の第1引出配線21と、TFT44bの入力部に接続され、所定方向と交差する方向に延びる第2引出配線22と、第1信号配線37d1に接続される、第1引出配線21の第1接続部としての第1接続パッド部23aと、第2信号配線37d2に接続される、第2引出配線22の第2接続部としての第2接続パッド部23bと、を備え、複数の第1接続パッド部23aの隣接間距離よりも、第2接続パッド部23bとそれに隣接する第1接続パッド部23a間の距離が大きい、構成である。
 本実施形態の発光装置は、上記の構成により以下の効果を奏する。第2接続パッド部23bとそれに隣接する第1接続パッド部23a間の隙間(隙間Ss12)が、複数の第1接続パッド部23aの隣接間の隙間(隙間Ss11)よりも大きくなる。なお、この場合の隙間Ss11および隙間Ss12は、接続パッド部間の離間した距離(最短距離)に相当し、長手方向Xにおいて離間した距離とは異なる。Ss12>Ss11となることから、隙間Ss12を通して電源枝線等の他の配線を配置することが容易になる。その結果、限られた面積の領域に複雑な配線構造を構成することができる。また、隙間Ss12を通る電源枝線等の他の配線の線幅を太くできることから、他の配線を低抵抗化することができる。
 基板31上の所定方向は、長尺状の基板31である場合、基板31の長手方向Xであってもよい。基板31が正方形状等の明確な長手方向がない形状である場合、基板31の一辺に平行な方向であってもよい。また、所定方向と交差する方向は、長尺状の基板31である場合、基板31の短手方向であってもよい。基板31が正方形状等の明確な長手方向がない形状である場合、所定方向と交差する方向は、所定方向と略直交する方向であってもよい。所定方向と、所定方向と交差する方向と、の交差角度は、45°~90°程度であってもよく、80°~90°程度であってもよい。なお、「~」は「乃至」を意味し、以下同様とする。
 第2信号配線37d2は、第1信号配線37d1よりも第2領域S2から遠くに位置することによって、第2引出配線22の長さが、複数の第1引出配線21のいずれの長さよりも長い構成であってもよい。この場合、Ss12>Ss11とすることが容易になる。Ss12は、Ss11の1倍を超え5倍以下程度であってもよい。例えば、Ss11は5μm~50μm程度であってもよい。
 図1に示すように、第1信号配線37d1は複数本あり、それらが並行して配置され、或る第1接続パッド部23aが或る第1信号配線37d1に接続され、上記或る第1接続パッド部23aに隣接する第1接続パッド部23aが、上記或る第1信号配線37d1に隣接する第1信号配線37d1に接続される構成であってもよい。この場合、Ss11が小さくなり、Ss12>Ss11とすることが容易になる。
 基板31上に位置し、所定方向に延びている、第1電源配線8および第2電源配線9を備え、第1電源配線8および第2電源配線9は第1領域S1を挟む配置とされているとともに、第2電源配線9が第1電源配線8よりも第2領域S2の近くに位置している構成であってもよい。この場合、電源配線が2つあることから、電源電流が分流され、配線方向における電源電圧の電圧降下を抑えることができる。第1電源配線8および第2電源配線9の入力端と出力端は、それぞれ一つにまとめられていてもよい。この場合、第1電源配線8および第2電源配線9の一つの入力端に所定の電源電流を入力することによって、自動的に分流されるという効果を奏する。また、第1電源配線8および第2電源配線9と電源装置とを接続する配線構造が簡易化されるという効果も奏する。第2電源配線9が第1電源配線8よりも第2領域S2の近くに位置していることから、TFT44aのソース電極と第2電源配線9とを接続する配線が短くなり、TFT44bのソース電極と第2電源配線9とを接続する配線が短くなる。
 基板31上に位置し、交差する方向に延びるとともに第1電源配線8と第2電源配線9とを接続する接続配線を備える構成であってもよい。この場合、電源配線が、第1電源配線8と第2電源配線9と接続配線とから構成されることから、電源配線の断面積が増大し、電源配線の抵抗か小さくなる。その結果、電源配線の電圧降下を小さくすることができる。また、電源配線の線方向に配列される複数の発光部において、同じ駆動電流を入力したときに輝度の傾斜が生じることを抑えることができる。
 接続配線は、第1接続配線11および第2接続配線12を含む構成であってもよい。この場合、電源配線の断面積がより増大し、電源配線の抵抗かより小さくなる。その結果、電源配線の電圧降下をより小さくすることができる。また、電源配線の線方向に配列される複数の発光部において、同じ駆動電流を入力したときに輝度の傾斜が生じることをより抑えることができる。接続配線は、第1接続配線11および第2接続配線12の他の接続配線を含んでいてもよい。即ち、接続配線は3本以上あってもよい。
 第1電源配線8の線幅が、第1接続配線11の線幅および第2接続配線12の線幅のいずれよりも大きく、第2電源配線9の線幅が、第1接続配線11の線幅および第2接続配線12の線幅のいずれよりも大きい構成であってもよい。この場合、主電源配線である、第1電源配線8および第2電源配線9における電圧降下が小さくなる。その結果、電源配線の線方向に配列される複数の発光部において、同じ駆動電流を入力したときに輝度の傾斜が生じることをより抑えることができる。
 第1電源配線8の線幅が第2電源配線9の線幅よりも大きくてもよい。この場合、TFT44a、第1発光部33L1、TFT44bおよび第2発光部33L2を含む発光領域(第2領域S2)から、第2電源配線9よりも遠方にある第1電源配線8に起因する電圧降下を小さくすることができる。即ち、第1電源配線8と第2電源配線9間の信号経路(第1信号経路とする)が、第2電源配線9と発光領域間の信号経路(第2信号経路とする)よりも長い。このことから、第1電源配線8の線幅と第2電源配線9の線幅が同じである場合、第1信号経路における電圧降下が第2信号経路における電圧降下よりも大きくなる。第1電源配線8の線幅を第2電源配線9の線幅よりも大きくすることによって第1信号経路における電圧降下を小さくし、結果的に第1信号経路における電圧降下と第2信号経路における電圧降下とを近づけること、あるいは同じにすることができる。その結果、第1電源配線8および第2電源配線9の全体の電源配線における電圧降下を小さくすることができる。
 また第1電源配線8は、電源電圧の入力端、例えば図1に示す第1電源配線8の一方端から、電源電圧の出力端、例えば図1に示す第1電源配線8の他方端に向かって線幅が大きくなる構成であってもよい。この場合、第1電源配線8の延びる方向(線方向)における電圧降下を小さくすることができる。第1電源配線8の線幅は漸次大きくなっていてもよく、段階的に大きくなっていてもよい。第2電源配線9についても同様である。
 第1接続配線11および第2接続配線12のそれぞれは、第1信号配線37d1および第2信号配線37d2上の部位の線幅が、第1信号配線37d1と第2電源配線9との間の部位の線幅よりも小さい構成であってもよい。この場合、第1接続配線11が第1信号配線37d1と平面視で重なる部位で生じる寄生容量と、第1接続配線11が第2信号配線37d2と平面視で重なる部位で生じる寄生容量と、を小さくすることができる。第2接続配線12についても同様の効果を奏する。また、第1信号配線37d1と第2電源配線9との間の部位においては、第1接続配線11および第2接続配線12のそれぞれは、第1信号配線37d1および第2信号配線37d2と重なっていないことから、その部位で第1接続配線11および第2接続配線12のそれぞれ線幅を大きくすることができる。その結果、第1接続配線11および第2接続配線12のそれぞれの抵抗が大きくなることを抑えることができる。
 第1接続配線11および第2接続配線12のそれぞれは、第1信号配線37d1および第2信号配線37d2上の部位の線幅が一定である構成であってもよい。この場合、第1接続配線11が各第1信号配線37d1および第2信号配線37d2と平面視で重なる部位で生じる各寄生容量を一定とするとともに、それらの寄生容量の総和を最小限にすることができる。
 TFT44aの入力部がゲート電極であり、TFT44bの入力部がゲート電極であり、TFT44aのソース電極およびTFT44bのソース電極が、それぞれ第2電源配線9に接続されている構成であってもよい。この場合、TFT44aのソース電極と第2電源配線9とを接続する配線の長さが短くなり、TFT44bのソース電極と第2電源配線9とを接続する配線の長さが短くなる。その結果、それらの配線の抵抗が小さくなり、それらの配線の抵抗に起因して第1発光部33L1および第2発光部33L2の輝度が低下することを抑えることができる。
 第1接続パッド部23aは、第1信号配線37d1に沿って延びる形状を有しており、第2接続パッド部23bは、第2信号配線37d2に沿って延びる形状を有している構成であってもよい。この場合、第1接続パッド部23aにおける接続抵抗を小さくして、第1接続配線21の寄生容量による信号電圧の鈍りおよび低下を抑えることができる。また、第2接続パッド部23bにおける接続抵抗を小さくして、第2引出配線22の寄生容量による信号電圧の鈍りおよび低下を抑えることができる。また、第1接続パッド部23aは、第1信号配線37d1に接続されるコンタクトホール等の接続部を有しており、その接続部を第1接続パッド部23aが延びる方向に長くすることが容易になる。また、第1接続パッド部23aは、接続部を複数有することが容易になる。これらの場合、第1接続パッド部23aと第1信号配線37d1との接続抵抗が小さくなる。第2接続パッド部23bと第2信号配線37d2とについても同様である。
 本実施形態の発光装置は、基板31上に複数の絶縁層の層間に各種配線が配置された多層積層型配線構造体が形成されており、その多層積層型配線構造体の構成に関する。本実施形態の発光装置は、ガラス基板等の透光性を有する長尺板状の基板31と、基板31上に該基板31の長手方向Xと平行に延びて設けられる第1電源配線8と、基板31上に第1電源配線8と平行に設けられる第2電源配線9と、基板31上の第1電源配線8と第2電源配線9との間の第1領域S1に、第1電源配線8と平行に配設された複数(本実施形態では8本)の第1信号配線37d1と、基板31上の第2電源配線9に関して第1領域S1とは反対側の第2領域S2に設けられる駆動用の第1スイッチング素子である薄膜トランジスタ(Thin Film Transistor:TFT)44aと、基板31上の第2領域S2に設けられ、TFT44aに直列に接続される第1発光部33L1と、基板31上の第2領域S2に、TFT44aに長手方向Xに隣接して設けられる駆動用の第2スイッチング素子であるTFT44bと、を含む。
 発光装置はさらに、基板31の第2領域S2に設けられ、TFT44bに直列に接続される第2発光部33L2と、基板31上の第1領域S1の第1信号配線37d1と第1電源配線8との間に設けられる第2信号配線37d2と、第1電源配線8と第2電源配線9とを接続する第1接続配線11と、基板31上に第1接続配線11に長手方向Xに隣接して設けられ、第1信号配線37d1とTFT44aとを接続する第1引出配線21と、基板31上に長手方向Xに第1接続配線11に関して第1引出配線21とは反対側に設けられ、第2信号配線12とTFT44bとを接続する第2引出配線22と、を含む。さらに、基板31上に、長手方向Xに第2引出配線22に関して第1接続配線11とは反対側に設けられ、第1電源配線8と第2電源配線9とを接続する第2接続配線12が、備わっていてもよい。
 発光装置はさらに、第1引出配線21は、複数が並行して配置されるとともに、それぞれが第1信号配線37d1に接続される先端に第1接続部としての第1接続パッド部23aを有し、第2引出配線22は、第2信号配線37d2に接続される先端に第2接続部としての第2接続パッド部23bを有し、複数の第1接続パッド部23aの隣接間距離よりも、第2接続パッド部23bとそれに隣接する第1接続パッド部23a間の距離が大きい、構成である。
 上記の構成により、以下の効果を奏する。第2接続パッド部23bとそれに隣接する第1接続パッド部23a間の隙間(隙間Ss12とする)が、複数の第1接続パッド部の隣接間の隙間(隙間Ss11とする)よりも大きくなることから、隙間Ss12を通る、電源枝線としての第1接続配線11および第2接続配線12が、上層側ゲート電位供給配線としての第1引出配線21および第2引出配線22に接触してショートすることを効果的に抑えることができる。また、電源枝線としての第1接続配線11および第2接続配線12のそれぞれの線幅を太く維持することができるので、十分な電源電圧(ソース電圧)を第1スイッチング素子としての駆動用のTFT44aおよび第2スイッチング素子としての駆動用のTFT44bに供給することができる。また、複数の第1接続パッド部23aの隣接間距離よりも、第2接続パッド部23bとそれに隣接する第1接続パッド部23a間の距離が大きいことから、第2引出配線22の長さを第1引出配線21の長さと大きく相違させることができる。その結果、第2引出配線22に生じる寄生容量と第1引出配線21に生じる寄生容量との間に大きな差が生じることから、複数の発光点の発光輝度に長手方向に傾斜したばらつきが生じることを抑えることができる。従って、発光素子の配列方向に沿う各配線の寄生容量の傾斜分布をなくし、発光輝度のばらつきが抑制された発光装置を実現することができる。
 また、第1引出配線21と第1接続配線11とは、長手方向Xに少なくとも第1距離ΔL1をあけて離間し、第2引出配線22と第1接続配線11とは、長手方向Xに第1距離ΔL1以上の第2距離ΔL2をあけて離間し、第2引出配線22と第2接続配線12とは、長手方向に第1距離ΔL1以上の第3距離ΔL3をあけて離間していることがよい。この場合、第2引出配線22はその両側にある第1接続配線11および第2接続配線12に接触するリスクがあるが、第1接続配線11と第2接続配線12の少なくとも一方が第2引出配線22に接触するリスクを低減させることができる。第1距離ΔL1は、例えば3μm~20μmであってもよく、第2距離ΔL2は、例えば3μm~20μmであってもよく、第3距離ΔL3は、例えば3μm~20μmであってもよい。
 第1接続配線11および第2接続配線12のそれぞれは、第1信号配線37d1および第2信号配線37d2上の部位の線幅W1が、第1信号配線37d1と第2電源配線9との間の部位の線幅W2よりも小さく(W1<W2)形成されていることがよい。この場合、第1接続配線11が第1信号配線37d1と平面視で重なる部位で生じる寄生容量と、第1接続配線11が第2信号配線37d2と平面視で重なる部位で生じる寄生容量と、を小さくすることができる。第2接続配線12についても同様の効果を奏する。
 第1接続パッド部23aは、第1信号配線37d1に沿って延びる形状を有しており、第2接続パッド部23bは、第2信号配線37d2に沿って延びる形状を有していることがよい。この場合、第1接続パッド部23aにおける接続抵抗を小さくして、第1接続配線21の寄生容量による信号電圧の鈍りおよび低下を抑えることができる。また、第2接続パッド部23bにおける接続抵抗を小さくして、第2引出配線22の寄生容量による信号電圧の鈍りおよび低下を抑えることができる。
 第1接続配線11および第2接続配線12のそれぞれの線幅は、平面視において基板31上の第1信号配線37d1および第2信号配線37d2が存在する領域で一定であることがよい。この場合、第1接続配線11が各第1信号配線37d1および第2信号配線37d2と平面視で重なる部位で生じる各寄生容量を一定とするとともに、それらの寄生容量の総和を最小限にすることができる。
 また、第1接続配線11および第2接続配線12のそれぞれの線幅(図1にW1で示す)は、第1接続パッド部23aの長手方向の寸法と同じであることがよい。この場合、第1接続配線11および第2接続配線12のそれぞれの線幅W1をより太く維持することができるので、より十分な電源電圧(ソース電圧)をTFT44aおよびTFT44bに供給することができる。より具体的には、第1接続パッド部23aの長手方向の長さLS1(図1にW3で示す)と第2接続パッド部23bの長手方向の長さLS2(図1にW4で示す)が同じである場合、第1接続配線11および第2接続配線12のそれぞれの線幅W1は、長さLS1(W3)または長さLS2(W4)と同じである。長さLS1(W3)とLS2(W4)が異なる場合、第1接続配線11および第2接続配線12のそれぞれの線幅W1は、長さLS1(W3)および長さLS2(W4)のうちの短い方と同じであることがよい。
 例えば、W3とW4が同じである場合、W1はW3またはW4の95%程度以上105%程度以下である。W3とW4が異なる場合、例えばW3<W4である場合、W1はW3の95%程度以上105%程度以下である。例えば、W1は20μm~100μm程度であり、W3(=W4)は20μm~100μm程度である。
 図2は発光装置の全体の模式的な平面図であり、図3は図2のIII部および駆動素子34を拡大して示す回路図である。発光装置は、基板31の一方面に、複数の発光素子33をそれぞれ駆動する複数の駆動回路ブロック32と、基板31の長手方向Xに沿って2列に整列して配置された複数の発光素子33とを有する。基板31の一方面上には、駆動回路ブロック32の配線と、駆動回路ブロック32および発光素子33を接続する配線とが、CVD(Chemical Vapor Deposition)法等の薄膜形成法によって形成されている。
 複数の駆動回路ブロック32は、複数の発光素子33の列に沿ってアレイ状に並べられており、例えば1つの駆動回路ブロック32が400個の発光素子33を駆動する構成であれば、そのような駆動回路ブロック32が20個並べられている。従って、発光素子33は合計で8000個ある。また、基板31の一方面の一端部には、駆動回路ブロック32および発光素子33を駆動し、発光素子33の発光を制御する駆動素子34が、チップオングラス(Chip On Glass:COG)方式等の実装方法によって設置されている。また、基板31の一方面における駆動素子34の設置部の近傍の縁部には、フレキシブル回路基板(Flexible Printed Circuit:FPC)35が接続されている。このFPC35は、駆動素子34との間で駆動信号、制御信号等を入出力する。なお、図2および図3において、駆動素子34と駆動回路ブロック32を接続するデータ配線等の配線は、参照符号37によって総称的に示している。
 図2に示すように、2列を成す各2個の発光素子33a,33bに対して1組の駆動回路が形成されている。1組の駆動回路は、シフトレジスタ40、論理和否定(NOR)回路41、インバータ42、CMOSトランスファゲート素子43a,43b、および駆動用のTFT44a,44bを有している。TFT44a,44bの各ドレイン電極部には、有機LED素子等から成る発光素子33a,33bがそれぞれ接続されている。
 1組の駆動回路は、以下のように順次動作する。シフトレジスタ40は、クロック端子(CLK)にハイレベル「1」のクロック信号(CLK)が入力されるとともに、入力端子(in)にハイレベルの同期信号(Vsync)が入力されたときに、出力端子(Q)からハイレベルの信号が出力されるとともに、反転出力端子(XQ)からローレベル「0」の信号が出力される。次に、NOR回路41は、反転出力端子(XQ)からローレベルの信号が入力されるとともに反転イネーブル信号(XENB)であるローレベルの信号が入力されて、ハイレベルの信号を出力する。
 次に、インバータ42はローレベルの信号を出力する。次に、CMOSトランスファゲート素子43aは、n型MOSトランジスタのゲート電極部にNOR回路41からのハイレベルの信号が入力されるとともに、p型MOSトランジスタのゲート電極部にインバータ42からローレベルの信号が入力されてオン状態となり、データ信号(DATA11)を出力する。次に、データ信号(DATA11)がTFT44aのゲート電極部に入力されてTFT44aがオン状態となり、データ信号(DATA11)に応じた電源電圧(VDD)による電源電流が発光素子33aに供給される。同時に、CMOSトランスファゲート素子43bは、n型MOSトランジスタのゲート電極部にNOR回路41からのハイレベルの信号が入力されるとともに、p型MOSトランジスタのゲート電極部にインバータ42からローレベルの信号が入力されてオン状態となり、データ信号(DATA12)を出力する。
 次に、データ信号(DATA12)がTFT44bのゲート電極部に入力されてTFT44bがオン状態となり、データ信号(DATA12)に応じた電源電圧(VDD)による電源電流が発光素子33bに供給される。以上の一連の動作が、次段の駆動回路によって順次実行されていき、すべての発光素子33が順次発光していく。
 基板31の発光素子搭載面の周縁部と、封止基板36の基板31に対向する面の周縁部とは、シール部材15によって接着され、封止されている。そして、シール部材15の内側の空間には、アクリル樹脂等から成る絶縁層(図5の絶縁層59に相当する)が、駆動回路ブロック32、配線37等のほとんどを覆うように配置されている。
 図4は図2の発光部を拡大して示す部分拡大平面図であり、図5は図4の切断面線V1-V2における断面図である。これらの図に示すように、発光装置は、ガラス基板等の透光性を有する基板31上に形成されたTFT44a,44bと、TFT44a,44b上にアクリル樹脂、窒化シリコン(SiNx)等から成る絶縁層57を挟んで積層された有機発光体部71、および有機発光体部71とTFT44のドレイン電極56bとを導電接続するコンタクトホール72を含んでいる。有機発光体部71は、TFT44の側からコンタクトホール72に電気的に接続された第1電極層58、有機発光層60、第2電極層61が積層されており、絶縁層57および第1電極層58上に有機発光層60を囲むようにアクリル樹脂等から成る他の絶縁層59が形成されている。
 図4および図5において、符号33Lで示す部位は、第1電極層58および第2電極層61によって有機発光層60に直接的に電界が印加されて発光する発光部33Lである。発光素子33は、平面視において、発光部33L、その周囲の第1電極層58および有機発光層60を含む部位である。第1電極層58は、陽極であって、インジウム錫酸化物(Indium Tin Oxide:ITO)等の透明電極から成り、第2電極層61が陰極であって、Al、Al-Li合金、Mg-Ag合金(Agを5~10重量%程度含む)、Mg-Cu合金(Cuを5~10重量%程度含む)等の、仕事関数が約4.0V以下と低く、遮光性、光反射性を有する金属、合金から成る場合、有機発光層60で発光した光は基板31側から出射される。すなわち、発光方向Yが下方であるボトムエミッション型の発光装置となる。
 一方、第1電極層58が陰極であって上記の遮光性、光反射性を有する金属またはそれらの合金から成り、第2電極層61が陽極であって透明電極から成る場合、発光方向Yが上方であるトップエミッション型の発光装置となる。
 TFT44a,44b(総称する場合には、添え字a,bは省略する)は、基板31側から、ゲート電極52と、ゲート絶縁膜53と、チャネル部としてのポリシリコン膜54およびポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域54aから成る半導体膜と、窒化シリコン(SiNx)、酸化シリコン(SiO)等から成る絶縁膜55と、ソース電極56aと、ドレイン電極56bとが、順次積層された構成を有している。
 なお、図4において、第2電源配線9は、ソース電極56aにソース信号(電源電流)を伝達するソース信号線(電源配線)であり、第1信号配線37d1は、ゲート電極52にゲート信号を伝達するゲート信号線である。各ゲート信号線である第1信号配線37d1に入力するゲート信号の電圧を制御することによって、各有機発光層60の発光強度を制御することができる。すなわち、第2電源配線9は、電源配線(ソース信号線)として機能する。
 図6は図1の切断面線V3-V4から見た断面図である。基板31の発光素子33が配置される面には、順に、TFT44のドレイン電極と発光部33Lの第1電極層(図6の例ではアノード電極)121aとを電気的に接続するアノード接続配線2、その上に窒化珪素(SiNx),酸化珪素(SiO)等から成る第1の層間絶縁膜3が形成されている。
 第1の層間絶縁膜3上には、有機発光層60に駆動電流を供給するデータ配線等の配線37d、接地配線7が形成されており、それらを覆って窒化珪素(SiNx)、酸化珪素(SiO)等から成る第2の層間絶縁膜5が形成されている。第2の層間絶縁膜5の上には、接地配線7、配線37d、TFT44の部位を覆うように絶縁層39(図5の絶縁層59に相当する)が形成されている。
 絶縁層39の上には、アノード電源配線としての第1電源配線8が形成され、TFT44に平面視で重なる部位に、TFT44のソース電極にアノード電流を流すアノード配線9が形成されている。第1電源配線8、アノード配線9を覆うように、窒化珪素(SiNx)、酸化珪素(SiO)等から成る保護絶縁層6が形成されている。なお、符号32で示される部位は駆動回路ブロックであり、符号40で示される部位はシフトレジスタである。
 保護絶縁層6上の第1電源配線8に平面視で重なる部位に、シール部材15が形成されており、シール部15は基板31と封止基板36を気密に封止する。
 アノード接続配線2に重なる第2の層間絶縁膜5上の部位に、カソード電源配線13が形成されており、発光素子33側にはアノード接続配線2と第1電極層121aとを接続するための層間導体層49が形成されている。アノード接続配線2のTFT44側の端部には、TFT44のソース電極に接続される第1のコンタクトホール110が配置されており、発光素子33側の端部には、層間導体層49に接続される第2のコンタクトホール111が配置されている。
 保護絶縁層6上の発光部33L側の端部を覆って、第1電極層21aが形成されており、その上に有機発光層60が形成され、有機発光層60を覆って第2電極層(図6ではカソード電極)123aが形成されている。第2電極層123aの一端部は、カソード電源配線13に接している。
 第1電源配線8の上には、補助電源配線(電源強化配線ともいう)8aが第1電源配線8と平行に配置されているとともに、第1電源配線8と補助電源配線8aはコンタクトホール8cによって接続されている。これにより、第1電源配線8の断面積が実質的に増大することとなり、第1電源配線8の抵抗が小さくなる。その結果、長板状の基板31の長手方向に平行に帯状、線状に形成されている第1電源配線8の電圧降下が小さくなるように構成されている。
 以上のように本実施形態の発光装置によれば、図7の部分拡大平面図に示されるように、第1引出配線21の先端および第2引出配線22の先端に、第1および第2信号配線37d1,37d2のいずれかに接続される平面視でT字状の第1,第2接続パッド部23a,23bを設けている。また、第1電源配線8と第2電源配線9とを第1接続配線11および第2接続配線12によって接続し、第1接続配線11と第1引出配線21とを長手方向Xに第1距離ΔL1をあけて離間させ、第1接続配線11と第2引出配線22とを長手方向Xに第2距離ΔL2をあけて離間させた配線パターンが形成される。これにより、第1接続配線11と第1引出配線21との間および第1接続配線11と第2引出配線22との間に、絶縁距離を確保し、基板31の長手方向にアレイ状に配列された多数の発光素子33に電源電圧としてのカソード電位を低下させずに給電することができる。このことは、第2接続配線12に関しても同様である。
 また、第1接続配線11と第2引出配線22との間の長手方向Xの離間する第2距離ΔL2が、第1接続配線11と第1引出配線21との間の長手方向Xの離間する第1距離ΔL1以上に設定されるので、第1引出配線21および第2引出配線22の長手方向Xのピッチを一定にして配線パターンを高密度化することが可能となる。
 さらに、第1および第2引出配線21,22は、長手方向Xに幅W3を有する第1および第2接続配線11,12における、第1および第2信号配線37d1,37d2上の長手方向Xの幅W1を、第1信号配線37d1と第2電源配線9との間の幅W2よりも小さく設定しているので、前述のように第1接続配線11と第1引出配線21との間および第1接続配線11と第2引出配線22との間に絶縁距離を確保し、第1電源配線8および第2電源配線9間を導通させ、各発光素子33の配列方向に沿う各配線37の寄生容量の傾斜分布をなくし、発光輝度のばらつきが抑制された発光装置を提供することができる。
(実施形態2)
 図8は本開示の他の実施形態の発光装置の配線構造を示す平面図である。なお、前述の実施形態と対応する部分には同一の参照符を付し、重複する説明は省略する。本実施形態の発光装置では、第1引出配線21の第1接続パッド部23aは、長手方向Xにおいて、第1接続配線11から離反する方向(図8では左方)に延びて幅W3を有しており、平面視において、逆L字状に形成される。
 このような構成によって、第1接続配線11の第1信号配線37d1および第2信号配線37d2上に位置する部分の幅W1を、第1信号配線37d1と第2電源配線9との間に位置する部分の幅W2と同一に形成することができる。
(実施形態3)
 図9は本開示の他の実施形態の発光装置の配線構造を示す平面図である。なお、前述の実施形態と対応する部分には同一の参照符を付し、重複する説明は省略する。本実施形態の発光装置では、第1引出配線21は、第1信号配線37d1から第2電源配線9に向かって長手方向Xに垂直な方向Yに延びる第1部分21aと、第1部分21aの最も第2電源配線9寄りの端部から、第1接続配線11側に直角に延びる第2部分21bと、第2部分21bの最も第1接続配線11寄りの端部から直角に屈曲して、第2電源配線9側に延びる第3部分21cと有する。
 このような構成によって、第1接続配線11を第1引出配線21から長手方向Xに離間させることができ、第1および第2信号配線37d1,37d2上における第1引出配線21を第1接続配線11から大きく離すことができる。
(実施形態4)
 図10は本開示の他の実施形態の発光装置の配線構造を示す平面図である。なお、前述の実施形態と対応する部分には同一の参照符を付し、重複する説明は省略する。本実施形態の発光装置では、第1接続配線11に隣接する第1引出配線21が第1接続パッド部23aによって、最も第2電源配線9寄りの第1信号配線37d1に接続される。このような構成によって、第2接続パッド部23bとそれに隣接する第1接続パッド部23a間の隙間を最大化することができる。
 前述の各実施形態では、第1発光部33L1および第2発光部33L2を含む複数の発光部を、長手方向Xに20μm以上40μm以下の等間隔で列状に配列した発光部アレイとして構成し、列状の発光部アレイを2列に配列した構成について述べたが、本開示の他の実施形態では、複数の発光部を長手方向Xに4列の発光部アレイとして搭載されてもよい。さらには、第1発光部33L1および第2発光部33L2を含む複数の発光部を、長手方向Xに10μm以上60μm以下の等間隔で列状に配列した発光部アレイとして構成し、列状の発光部アレイを2列、4列または6列に配列した構成を採用してもよい。
 本開示の発光装置によれば、複数の第1接続部の隣接間距離よりも、第2接続部とそれに隣接する第1接続部間の距離が大きいことから、第2接続部とそれに隣接する第1接続部間の隙間(隙間Ss12とする)が、複数の第1接続部の隣接間の隙間(隙間Ss11とする)よりも大きくなる。即ち、Ss12>Ss11となることから、隙間Ss12を通して電源枝線等の他の配線を配置することが容易になる。その結果、限られた面積の領域に複雑な配線構造を構成することができる。また、隙間Ss12を通る電源枝線等の他の配線の線幅を太くできることから、他の配線を低抵抗化することができる。
 本開示の発光装置によれば、上述した通りSs12>Ss11となることから、隙間Ss12を通る、電源枝線としての第1接続配線が、上層側ゲート電位供給配線としての第1引出配線および第2引出配線に接触してショートすることを効果的に抑えることができる。また、電源枝線としての第1接続配線のそれぞれの線幅を太く維持することができるので、十分な電源電圧(ソース電圧)を駆動用TFTとしての第1スイッチング素子および第2スイッチング素子に供給することができる。また、複数の第1接続部の隣接間距離よりも、第2接続部とそれに隣接する第1接続部間の距離が大きいことから、第2引出配線の長さを第1引出配線の長さと大きく相違させることができる。その結果、第2引出配線に生じる寄生容量と第1引出配線に生じる寄生容量との間に大きな差が生じることから、複数の発光点の発光輝度に長手方向に傾斜したばらつきが生じることを抑えることができる。従って、発光素子の配列方向に沿う各配線の寄生容量の傾斜分布をなくし、発光輝度のばらつきを抑制された発光装置を実現することができる。
 以上、本開示の各実施形態について詳細に説明したが、また、本開示は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。上記各実施形態をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。
 本開示の発光装置は、例えば、長板状の基板31の長手方向に複数の発光部を列状に並ぶように形成することによって、有機LEDプリンタ(OLEDP)ヘッドとして構成し得る。また、基板が長尺板状等の形状であり、複数の発光部を2次元的(平面的に)並ぶように形成することによって有機EL表示装置として構成し得る。さらに本開示の発光装置および有機EL表示装置は、各種の電子機器に適用できる。その電子機器としては、照明装置、自動車経路誘導システム(カーナビゲーションシステム)、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント(PDA)、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンタ、現金自動預け入れ払い機(ATM)、自動販売機、医療用表示装置、デジタル表示式腕時計、スマートウォッチなどがある。
 2 アノード接続配線
 3 層間絶縁膜
 5 層間絶縁膜
 6 保護絶縁層
 7 接地配線
 8 第1電源配線
 8a 補助電源配線
 9 第2電源配線
 11 第1接続配線
 12 第2接続配線
 21 第1引出配線
 22 第2引出配線
 23a 第1接続パッド部
 23b 第2接続パッド部
 31 基板
 32 駆動回路ブロック
 33L1 第1発光部
 33L2 第2発光部
 36 封止基板
 37d1 第1信号配線
 37d2 第2信号配線
 40 シフトレジスタ
 44a,44b 薄膜トランジスタ
 52 ゲート電極
 53 ゲート絶縁膜
 54 ポリシリコン膜
 55 絶縁膜
 56a ソース電極
 56b ドレイン電極
 57 絶縁層
 58 第1電極層
 59 絶縁層
 60 有機発光層
 61 第2電極層
 71 有機発光体部
 72 コンタクトホール
 S1 第1領域
 S2 第2領域
 X 長手方向
 Y 発光方向
 W1,W2,W3 幅

Claims (17)

  1.  基板と、
     前記基板上の第1領域に位置し、所定方向に延びている、第1信号配線および第2信号配線と、
     前記基板上の第2領域に位置し、第1スイッチング素子とその出力部に接続される第1発光部と、
     前記第2領域に位置し、前記所定方向において第1スイッチング素子および第1発光部に隣接する、第2スイッチング素子およびその出力部に接続される第2発光部と、
     前記第1スイッチング素子の入力部に接続され、前記所定方向と交差する方向に延びる複数の第1引出配線と、
     前記第2スイッチング素子の入力部に接続され、前記所定方向と交差する方向に延びる第2引出配線と、
     前記第1信号配線に接続される、前記第1引出配線の第1接続部と、
     前記第2信号配線に接続される、前記第2引出配線の第2接続部と、を備え、
     複数の前記第1接続部の隣接間距離よりも、前記第2接続部とそれに隣接する前記第1接続部間の距離が大きい、発光装置。
  2.  前記第2信号配線は、前記第1信号配線よりも前記第2領域から遠くに位置することによって、前記第2引出配線の長さが、複数の前記第1引出配線のいずれの長さよりも長い、請求項1に記載の発光装置。
  3.  前記基板上に位置し、前記所定方向に延びている、第1電源配線および第2電源配線を備え、
     第1電源配線および第2電源配線は前記第1領域を挟む配置とされているとともに、前記第2電源配線が前記第1電源配線よりも前記第2領域の近くに位置している、請求項1または2に記載の発光装置。
  4.  前記基板上に位置し、前記交差する方向に延びるとともに前記第1電源配線と前記第2電源配線とを接続する接続配線を備える、請求項3に記載の発光装置。
  5.  前記接続配線は、第1接続配線および第2接続配線を含む、請求項4に記載の発光装置。
  6.  前記第1電源配線の線幅が、前記第1接続配線の線幅および前記第2接続配線の線幅のいずれよりも大きく、
     前記第2電源配線の線幅が、前記第1接続配線の線幅および前記第2接続配線の線幅のいずれよりも大きい、請求項5に記載の発光装置。
  7.  前記第1接続配線および前記第2接続配線のそれぞれは、前記第1信号配線および前記第2信号配線上の部位の線幅が、前記第1信号配線と前記第2電源配線との間の部位の線幅よりも小さい、請求項5または6に記載の発光装置。
  8.  前記第1接続配線および前記第2接続配線のそれぞれは、前記第1信号配線および前記第2信号配線上の部位の線幅が一定である、請求項5~7のいずれか1項に記載の発光装置。
  9.  前記第1スイッチング素子は、第1薄膜トランジスタであるとともに前記入力部がゲート電極であり、
     前記第2スイッチング素子は、第2薄膜トランジスタであるとともに前記入力部がゲート電極であり、
     前記第1薄膜トランジスタのソース電極および前記第2薄膜トランジスタのソース電極が、それぞれ前記第2電源配線に接続されている、請求項3~8のいずれか1項に記載の発光装置。
  10.  前記第1接続部は、前記第1信号配線に沿って延びる形状を有しており、
     前記第2接続部は、前記第2信号配線に沿って延びる形状を有している、請求項1~9のいずれか1項に記載の発光装置。
  11.  長尺板状の基板と、
     前記基板上に、該基板の長手方向と平行に延びて設けられる第1電源配線と、
     前記基板上に、前記第1電源配線と平行に設けられる第2電源配線と、
     前記基板上の前記第1電源配線と前記第2電源配線との間の第1領域に、前記第1電源配線と平行に配設された第1信号配線と、
     前記基板上の、前記第2電源配線に関して前記第1領域とは反対側の第2領域に設けられる、第1スイッチング素子およびそれに接続される第1発光部と、
     前記第2領域に、前記第1スイッチング素子および前記第1発光部に前記長手方向に隣接して設けられる、第2スイッチング素子およびそれに接続される第2発光部と、
     前記第1領域の前記第1信号配線と前記第1電源配線との間に設けられる第2信号配線と、
     前記第1電源配線と前記第2電源配線とを接続する第1接続配線と、
     前記基板上に前記第1接続配線に前記長手方向に隣接して設けられ、前記第1信号配線と前記第1スイッチング素子とを接続する第1引出配線と、
     前記基板上に、前記長手方向に前記第1接続配線に関して前記第1引出配線とは反対側に設けられ、前記第2信号配線と前記第2スイッチング素子とを接続する第2引出配線と、を含み、
     前記第1引出配線は、複数が並行して配置されるとともに、それぞれが前記第1信号配線に接続される先端に第1接続部を有し、
     前記第2引出配線は、前記第2信号配線に接続される先端に第2接続部を有し、
     複数の前記第1接続部の隣接間距離よりも、前記第2接続部とそれに隣接する前記第1接続部間の距離が大きい、発光装置。
  12.  前記基板上に、前記長手方向に前記第2引出配線に関して前記第1接続配線とは反対側に設けられ、前記第1電源配線と前記第2電源配線とを接続する第2接続配線が、備わっており、
     前記第1引出配線と前記第1接続配線とは、前記長手方向に少なくとも第1距離をあけて離間し、
     前記第2引出配線と前記第1接続配線とは、前記長手方向に前記第1距離以上の第2距離をあけて離間し、
     前記第2引出配線と前記第2接続配線とは、前記長手方向に前記第1距離以上の第3距離をあけて離間している、請求項11に記載の発光装置。
  13.  前記第1接続配線および前記第2接続配線のそれぞれは、前記第1信号配線および前記第2信号配線上の部位の線幅が、前記第1信号配線と前記第2電源配線との間の部位の線幅よりも小さい、請求項12に記載の発光装置。
  14.  前記第1接続部は、前記第1信号配線に沿って延びる形状を有しており、
     前記第2接続部は、前記第2信号配線に沿って延びる形状を有している、請求項11~13のいずれか1項に記載の発光装置。
  15.  前記第1接続配線および前記第2接続配線のそれぞれの線幅は、平面視において前記基板上の前記第1信号配線および前記第2信号配線が存在する領域で一定である、請求項12または13に記載の発光装置。
  16.  前記第1接続配線および前記第2接続配線のそれぞれの線幅は、前記第1接続パッド部の前記長手方向の寸法と同じである請求項12、13および15のいずれか1項に記載の発光装置。
  17.  前記第1および第2発光部は、前記長手方向に20μm以上40μm以下の等間隔で列状に配列された発光部アレイとして構成されており、
     前記発光部アレイが2列または4列に配設されている、請求項11~16のいずれか1項に記載の発光装置。
PCT/JP2021/001109 2020-01-24 2021-01-14 発光装置 WO2021149592A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/794,570 US20230066346A1 (en) 2020-01-24 2021-01-14 Light-emitting device
EP21744811.7A EP4094948A4 (en) 2020-01-24 2021-01-14 LIGHT EMITTING DEVICE
JP2021573114A JP7337198B2 (ja) 2020-01-24 2021-01-14 発光装置
CN202180009721.7A CN114981867A (zh) 2020-01-24 2021-01-14 发光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020010326 2020-01-24
JP2020-010326 2020-01-24

Publications (1)

Publication Number Publication Date
WO2021149592A1 true WO2021149592A1 (ja) 2021-07-29

Family

ID=76992710

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/001109 WO2021149592A1 (ja) 2020-01-24 2021-01-14 発光装置

Country Status (5)

Country Link
US (1) US20230066346A1 (ja)
EP (1) EP4094948A4 (ja)
JP (1) JP7337198B2 (ja)
CN (1) CN114981867A (ja)
WO (1) WO2021149592A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156427A (ja) * 2004-11-25 2006-06-15 Seiko Epson Corp 発光装置、プリンタヘッド、及び電子機器
JP2007157761A (ja) * 2005-11-30 2007-06-21 Kyocera Corp 信号伝送路の接続構造および発光装置ならびに画像形成装置
JP2008166610A (ja) * 2006-12-28 2008-07-17 Kyocera Corp 発光素子アレイ、発光装置および画像形成装置
JP2015041453A (ja) * 2013-08-21 2015-03-02 キヤノン株式会社 発光素子の駆動回路、露光ヘッド及び画像形成装置
JP2017216150A (ja) 2016-05-31 2017-12-07 京セラディスプレイ株式会社 発光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005283831A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 電気光学装置および電子機器
JP4622346B2 (ja) * 2004-07-02 2011-02-02 セイコーエプソン株式会社 自発光装置及び電子機器
JP5439837B2 (ja) * 2009-02-10 2014-03-12 ソニー株式会社 表示装置
JP6249340B2 (ja) * 2013-02-07 2017-12-20 パナソニックIpマネジメント株式会社 有機エレクトロルミネッセンス素子及び照明装置
JP6348823B2 (ja) * 2014-10-31 2018-06-27 株式会社沖データ 半導体装置、ledヘッド、及び画像形成装置
CN104464619B (zh) * 2015-01-12 2019-11-22 上海天马有机发光显示技术有限公司 一种有机发光显示面板及有机发光显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156427A (ja) * 2004-11-25 2006-06-15 Seiko Epson Corp 発光装置、プリンタヘッド、及び電子機器
JP2007157761A (ja) * 2005-11-30 2007-06-21 Kyocera Corp 信号伝送路の接続構造および発光装置ならびに画像形成装置
JP2008166610A (ja) * 2006-12-28 2008-07-17 Kyocera Corp 発光素子アレイ、発光装置および画像形成装置
JP2015041453A (ja) * 2013-08-21 2015-03-02 キヤノン株式会社 発光素子の駆動回路、露光ヘッド及び画像形成装置
JP2017216150A (ja) 2016-05-31 2017-12-07 京セラディスプレイ株式会社 発光装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4094948A4

Also Published As

Publication number Publication date
JPWO2021149592A1 (ja) 2021-07-29
CN114981867A (zh) 2022-08-30
EP4094948A1 (en) 2022-11-30
EP4094948A4 (en) 2024-02-21
US20230066346A1 (en) 2023-03-02
JP7337198B2 (ja) 2023-09-01

Similar Documents

Publication Publication Date Title
CN109887952B (zh) 显示装置
TWI648851B (zh) 顯示裝置
US11437439B2 (en) Display device
JP4849821B2 (ja) 表示装置、電子機器
US20200203442A1 (en) Display panel
TW202245546A (zh) 顯示面板及包含其的顯示裝置
US11837627B2 (en) Display apparatus, display panel and method for manufacturing the same
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
CN113130512B (zh) 显示装置
KR20160082669A (ko) 유기 발광 표시 장치
WO2021149592A1 (ja) 発光装置
CN115394201A (zh) 显示面板和显示装置
WO2021187090A1 (ja) 発光装置
WO2023008243A1 (ja) 画素構造体および表示装置
WO2023063164A1 (ja) 表示装置
CN113130568B (zh) 显示装置及其制造方法
CN110476198B (zh) 显示装置
US11322574B2 (en) Display device
CN111133566B (zh) 电极接触结构、显示控制驱动器及显示器件
KR20230095438A (ko) 표시 패널
CN114121936A (zh) 显示装置
KR20200068952A (ko) 디스플레이 장치
CN117939952A (zh) 显示设备
CN114649364A (zh) 显示装置和制造显示装置的方法
CN116390547A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21744811

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021573114

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021744811

Country of ref document: EP

Effective date: 20220824