CN114649364A - 显示装置和制造显示装置的方法 - Google Patents

显示装置和制造显示装置的方法 Download PDF

Info

Publication number
CN114649364A
CN114649364A CN202111534535.3A CN202111534535A CN114649364A CN 114649364 A CN114649364 A CN 114649364A CN 202111534535 A CN202111534535 A CN 202111534535A CN 114649364 A CN114649364 A CN 114649364A
Authority
CN
China
Prior art keywords
layer
substrate layer
wiring
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111534535.3A
Other languages
English (en)
Inventor
成炫阿
白炅旼
申铉亿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114649364A publication Critical patent/CN114649364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明中提供了显示装置和制造显示装置的方法。制造显示装置的方法可包括：在载体玻璃上形成牺牲层；在牺牲层上形成第一基板层，第一基板层包括有机绝缘材料；在第一基板层中形成第一通孔，第一通孔穿过第一基板层；在第一基板层的上表面上形成布线，布线延伸到第一通孔中；在布线上依次形成电路层、发射层和封装层；通过用激光照射牺牲层将牺牲层和载体玻璃从第一基板层分离；以及将驱动元件附接在第一基板层的下表面上，驱动元件通过第一通孔电连接到布线。

Description

显示装置和制造显示装置的方法
技术领域
实施方式的各方面涉及显示装置和制造其的方法。
背景技术
一般而言，拼接显示装置可包括多个显示面板来实施大屏幕。在该情况下，边框可位于显示面板之间的边界处，并且边框可被用户视觉识别，使得拼接显示装置的显示质量可能会劣化。
发明内容
根据实施方式的方面，提供了拼接显示装置和制造其的方法。根据实施方式的另一方面，提供了制造显示装置的方法，其中减小了制造成本并且减少了损坏显示装置的风险。
根据实施方式的另一方面，提供了显示装置，其中减小了无效空间(dead space)。
根据一个或多个实施方式的制造显示装置的方法可包括：在载体玻璃上形成牺牲层；在牺牲层上形成第一基板层，第一基板层包括有机绝缘材料；在第一基板层中形成第一通孔，第一通孔穿过第一基板层；在第一基板层的上表面上形成布线，布线延伸到第一通孔中；在布线上依次形成电路层、发射层和封装层；通过用激光照射牺牲层将牺牲层和载体玻璃从第一基板层分离；以及将驱动元件附接在第一基板层的下表面上，驱动元件通过第一通孔电连接到布线。
在实施方式中，牺牲层可包括钛(Ti)、钼(Mo)和氧化钼(MoO2)中的至少一种。
在实施方式中，牺牲层相对于激光的吸收率可为约25％或更大。
在实施方式中，牺牲层的熔点可为约3,000摄氏度或更低。
在实施方式中，牺牲层的厚度可为约
Figure BDA0003412118750000011
或更大且约
Figure BDA0003412118750000012
或更小。
在实施方式中，第一通孔可通过蚀刻工艺形成。
在实施方式中，该方法可进一步包括，在形成布线之后并且在依次形成电路层、发射层和封装层之前，在第一基板层上形成第二基板层，第二基板层覆盖布线并且与第一基板层包括相同的材料。
在实施方式中，电路层可包括焊盘。焊盘可通过形成在第二基板层中的第二通孔接触布线。
在实施方式中，该方法可进一步包括，在形成第一基板层之后并且在形成第一通孔之前，在第一基板层上形成阻挡层，阻挡层包括无机绝缘材料。
在实施方式中，该方法可进一步包括，在形成布线之后并且在形成第二基板层之前，在第一基板层上形成阻挡层，阻挡层覆盖布线并且包括无机绝缘材料。
在实施方式中，激光可在载体玻璃下方发射。
根据一个或多个实施方式的显示装置可包括：包括有机绝缘材料的第一基板层；设置在第一基板层的上表面上的布线；设置在布线上的电路层；设置在电路层上的发射层；设置在发射层上的封装层；设置在第一基板层的下表面上的残留图案，残留图案包括钛(Ti)、钼(Mo)和氧化钼(MoO2)中的至少一种；以及设置在第一基板层的下表面上的驱动元件，驱动元件通过形成在第一基板层中的第一通孔电连接到布线。
在实施方式中，残留图案相对于激光的吸收率可为约25％或更大。
在实施方式中，残留图案的熔点可为约3,000摄氏度或更低。
在实施方式中，显示装置可进一步包括设置在布线和电路层之间的第二基板层，第二基板层与第一基板层包括相同的材料。
在实施方式中，电路层可包括焊盘。焊盘可通过形成在第二基板层中的第二通孔接触布线。
在实施方式中，电路层可包括设置在第二基板层上的半导体层，设置在半导体层上的扫描线，设置在扫描线上的初始化电压线，和设置在初始化电压线上的数据线。焊盘可与扫描线、初始化电压线和数据线中的一个设置在同一层。
在实施方式中，显示装置可进一步包括设置在第一基板层和布线之间或在布线和第二基板层之间的阻挡层，阻挡层包括无机绝缘材料。
在实施方式中，发射层可包括无机发光二极管。
在实施方式中，驱动元件可包括柔性印刷电路板和集成电路芯片中的至少一个。
在根据一个或多个实施方式的制造显示装置的方法中，在将牺牲层和载体玻璃从第一基板层的下表面分离之前，可在第一基板层的上表面上形成布线，使得可不需要用于保护封装层的保护玻璃。因此，可减小显示装置的制造成本，并且可制造显示装置而不会由于移除保护玻璃的工艺中可产生的静电而损坏显示装置。
在根据一个或多个实施方式的显示装置中，设置在第一基板层的上表面上的布线可电连接到设置在第一基板层的下表面上的驱动元件，使得显示装置的无效空间可减小。
附图说明
从下面结合所附附图的详细描述中，将更清楚地理解说明性的非限制性实施方式。
图1为示出根据实施方式的显示装置的平面图。
图2为示出根据实施方式的显示面板的方块图。
图3为示出根据实施方式的像素的电路图。
图4为示出沿着图1中的线I-I’截取的显示面板的示例的截面图。
图5为示出图4中的显示面板的一部分的截面图。
图6为示出图5中的发光元件的图。
图7至图14为示出根据实施方式的制造显示面板的方法的截面图。
图15为示出沿着图1中的线I-I’截取的显示面板的另一示例的截面图。
图16至图18为示出根据实施方式的制造显示面板的方法的截面图。
具体实施方式
本文，将参考所附附图进一步详细地解释按照实施方式的显示装置和制造显示装置的方法。在可能的情况下，在附图和描述中使用相同或相似的附图标记来指相同或相似的部分。附图可能没有精确的比例。如本文使用的，术语“和/或”包括一个或多个相关列举项目的任何和所有组合。表述比如“……中的至少一个”在要素的列表之后时，修饰要素的整个列表，而不修饰列表中的单个要素。
要理解，尽管术语比如“第一”和“第二”可在本文用于描述各种组件，但是这些组件不受这些术语的限制，并且这些术语用于区分一个组件和另一个组件。
如本文使用的，单数形式“一个(a)”、“一个(an)”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。
要进一步理解，本文使用的术语“包括(comprises)”和/或“包括(comprising)”指定叙述的特征或组件的存在，但是不排除一个或多个其他特征或组件的存在或添加。
要理解，当层、区域或组件被称为“形成在”另一层、区域或组件“上”时，它可直接或间接形成在另一层、区域或组件上。也就是说，例如，可存在一个或多个居间层、区域或组件。
当实施方式可不同地实施时，可与描述的顺序不同地进行具体的工艺顺序。例如，两个连续描述的工艺可基本同时进行或以与描述的顺序相反的顺序进行。
在本文陈述的实施方式中，当层、区域或组件连接到另一层、区域或组件时，这些层、区域或组件可以彼此直接连接，并且这些层、区域或组件也可以彼此间接连接，其间具有另一层、区域或组件。
除非另外限定，否则本文使用的所有术语(包括技术术语和科技术语)具有与本发明构思的示例实施方式所属领域的普通技术人员通常理解的相同含义。要进一步理解，术语，比如常用词典中限定的那些术语，应解释为具有与它们在相关领域的语境中的含义一致的含义，并且将不以理想的或过于正式的意义来解释，除非本文明确地如此限定。
图1为示出根据实施方式的显示装置的平面图。
参考图1，显示装置10可包括多个显示面板。多个显示面板中的每一个可显示图像。换句话说，显示装置10可为通过多个显示面板显示图像的拼接显示装置。多个显示面板可沿着第一方向DR1和与第一方向DR1交叉的第二方向DR2布置。
在实施方式中，显示装置10可包括第一至第九显示面板11至19。例如，如图1中所示，第一至第九显示面板11至19可在平面图中布置为三行三列。然而，本发明不限于此，并且在其他实施方式中，显示装置10可包括两个至八个或十个或更多个显示面板。
图2为示出根据实施方式的显示面板的方块图。例如，图2可示出图1中的第一显示面板11(即，显示面板11)。
参考图2，显示面板11可包括显示器(显示部分，显示单元)DP、扫描驱动器SD、数据驱动器DD、发射控制驱动器ED和时序控制器TC。
显示器DP可包括多个像素PX；多个扫描线SL11至SL1n和SL21至SL2n，其中n为大于或等于2的整数；多个数据线DL1至DLm，其中m为大于或等于2的整数；以及多个发射控制线EL1至ELn。像素PX可设置在扫描线SL11至SL1n和SL21至SL2n，数据线DL1至DLm和发射控制线EL1至ELn的交叉区中。这里，像素PX可为用于显示图像或颜色的最小单元。
扫描线SL11至SL1n和SL21至SL2n可大致在第一方向DR1(或行方向)上延伸。发射控制线EL1至ELn可大致在第一方向DR1上延伸。数据线DL1至DLm可大致在第二方向DR2(或列方向)上延伸。
显示器DP可进一步包括初始化电压线、第一电源电压线和第二电源电压线。初始化电压线可向像素PX供应初始化电压VINT。第一电源电压线可向像素PX供应第一电源电压QVDD。第二电源电压线可向像素PX供应不同于第一电源电压QVDD的第二电源电压QVSS。
在实施方式中，像素PX中的每一个可连接到两条扫描线、一条数据线、一条发射控制线、一条初始化电压线和一条第一电源电压线。例如，位于第一像素行和第一像素列中的像素PX可连接到第一-第一扫描线SL11和第二-第一扫描线SL21、第一数据线DL1、第一发射控制线EL1、一条初始化电压线以及一条第一电源电压线。
扫描驱动器SD可生成第一扫描信号和第二扫描信号，并且可通过扫描线SL11至SL1n和SL21至SL2n向像素PX提供第一扫描信号和第二扫描信号。
数据驱动器DD可生成数据信号，并且可通过数据线DL1至DLm向像素PX提供数据信号。
发射控制驱动器ED可生成发射控制信号，并且可通过发射控制线EL1至ELn向像素PX提供发射控制信号。发射控制驱动器ED可基于发射控制信号控制像素PX中的每一个的发射时间。图2示出发射控制驱动器ED与扫描驱动器SD分开实施；然而，本发明不限于此。例如，发射控制驱动器ED可包括在扫描驱动器SD中，并且可与扫描驱动器SD整体地实施。
时序控制器TC可将从外部传输的图像信号R、G和B转换成图像数据信号DR、DG和DB，并且可将图像数据信号DR、DG和DB传输到数据驱动器DD。此外，时序控制器TC可接收水平同步信号Hsync、垂直同步信号Vsync和时钟信号MCLK，可生成用于控制扫描驱动器SD、数据驱动器DD和发射控制驱动器ED的操作的控制信号，并且可向扫描驱动器SD、数据驱动器DD和发射控制驱动器ED提供控制信号。这里，控制信号可包括用于控制扫描驱动器SD的扫描驱动控制信号SCS、用于控制数据驱动器DD的数据驱动控制信号DCS以及用于控制发射控制驱动器ED的发射驱动控制信号ECS。
显示面板11可进一步包括电源。电源可生成第一电源电压QVDD、第二电源电压QVSS和初始化电压VINT，并且可分别通过第一电源电压线、第二电源电压线和初始化电压线向像素PX提供第一电源电压QVDD、第二电源电压QVSS和初始化电压VINT。在实施方式中，第一电源电压QVDD可为高电平电压(例如，预定的高电平电压)，第二电源电压QVSS可为低电平电压(例如，预定的低电平电压)，并且第二电源电压QVSS的电压电平可低于第一电源电压QVDD的电压电平。
像素PX中的每一个可根据通过数据线DL1至DLm传输的数据信号，发射具有基于供应给发光元件的驱动电流的亮度(例如，预定的亮度)的光。
图3为示出根据实施方式的像素的电路图。例如，图3可示出图2中的一个像素PX。
参考图3，像素PX可包括发光元件NED、第一至第七晶体管T1至T7、电容器Cst和辅助电容器Caux。在实施方式中，发光元件NED可为无机发光元件。
数据信号Data、第一扫描信号GW、第二扫描信号GI、第三扫描信号GB和发射控制信号EM可提供给像素PX。这里，第二扫描信号GI可与前一时间段或前一行的第一扫描信号GW相同。例如，提供给第n行的像素PX的第二扫描信号GI[n]可与提供给第(n-1)行的像素PX的第一扫描信号GW[n-1]相同。第三扫描信号GB可与下一时间段或下一行的第二扫描信号GI相同。例如，提供给第n行的像素PX的第三扫描信号GB[n]可与提供给第(n+1)行的像素PX的第二扫描信号GI[n+1]相同。
第一至第七晶体管T1至T7中的每一个可包括第一电极、第二电极和栅电极。第一电极和第二电极中的一个可为源电极，并且第一电极和第二电极中的另一个可为漏电极。
在实施方式中，第一至第七晶体管T1至T7中的每一个可为薄膜晶体管。此外，第一至第七晶体管T1至T7中的每一个可为PMOS晶体管或NMOS晶体管。本文，作为示例，将描述第一至第七晶体管T1至T7中的每一个为PMOS晶体管。
发光元件NED可包括第一像素电极和第二像素电极。发光元件NED的第一像素电极可连接到第四节点N4，并且发光元件NED的第二像素电极可连接到第二电源电压线。
辅助电容器Caux可并联连接到发光元件NED。例如，辅助电容器Caux可包括第一电极和第二电极，第一电极可电连接到发光元件NED的第一像素电极，并且第二电极可电连接到发光元件NED的第二像素电极。辅助电容器Caux可减轻由于第六晶体管T6的操作导致的发光元件NED的第一像素电极的电压(例如，第四节点N4的电压)的波动，并且可使发光元件NED能够响应于第一像素电极的相对稳定的电压稳定地发射光。
第一晶体管T1(或驱动晶体管)可包括连接到第一节点N1的第一电极、连接到第二节点N2的第二电极和连接到第三节点N3的栅电极。第一晶体管T1可基于第三节点N3的电压(或存储于电容器Cst中的数据电压)向发光元件NED提供驱动电流Id。
第二晶体管T2(或开关晶体管)可包括接收数据信号Data的第一电极、连接到第一节点N1的第二电极和接收第一扫描信号GW的栅电极。第二晶体管T2可响应于第一扫描信号GW而导通，并且可将数据信号Data传输到第一节点N1。
第三晶体管T3可包括连接到第二节点N2的第一电极、连接到第三节点N3的第二电极和接收第一扫描信号GW的栅电极。第三晶体管T3可响应于第一扫描信号GW而导通，并且可使第一晶体管T1的第二电极和第一晶体管T1的栅电极二极管连接。
电容器Cst可连接在第三节点N3和第一电源电压QVDD之间。电容器Cst可存储或保持数据信号Data。
第四晶体管T4可包括接收初始化电压VINT的第一电极、连接到第三节点N3的第二电极和接收第二扫描信号GI的栅电极。第四晶体管T4可在数据信号Data存储于电容器Cst之前(或在发光元件NED发射光之后)响应于第二扫描信号GI而导通，并且可用初始化电压VINT初始化第三节点N3(或电容器Cst)。
在实施方式中，第三晶体管T3和第四晶体管T4中的每一个可实施为双晶体管(即，其中两个晶体管组合的晶体管)。在这种实施方式中，可减少或基本防止第三晶体管T3和第四晶体管T4中的每一个的泄漏电流以及由于泄漏电流导致的显示质量的减小。
第五晶体管T5和第六晶体管T6可连接在第一电源电压QVDD和发光元件NED之间，并且可形成由第一晶体管T1产生的驱动电流Id通过的电流路径。
第五晶体管T5可包括接收第一电源电压QVDD的第一电极、连接到第一节点N1的第二电极和接收发射控制信号EM的栅电极。第六晶体管T6可包括连接到第二节点N2的第一电极、连接到第四节点N4的第二电极和接收发射控制信号EM的栅电极。
第五晶体管T5和第六晶体管T6中的每一个可响应于发射控制信号EM而导通。在该情况下，驱动电流Id可提供给发光元件NED，并且发光元件NED可发射具有对应于驱动电流Id的亮度的光。
第七晶体管T7可包括接收初始化电压VINT的第一电极、连接到第四节点N4的第二电极和接收第三扫描信号GB的栅电极。第七晶体管T7可在发光元件NED发射光之前(或在发光元件NED发射光之后)响应于第三扫描信号GB而导通，并且可用初始化电压VINT初始化发光元件NED的第一像素电极。与发光元件NED并联连接的辅助电容器Caux和发光元件NED的寄生电容器可在发光元件NED发射光的同时由驱动电流Id充电或放电，使得发光元件NED的第一像素电极可具有不恒定的电压。因此，发光元件NED的寄生电容器和辅助电容器Caux可通过第七晶体管T7初始化。
图3示出第七晶体管T7接收第三扫描信号GB；然而，本发明不限于此，并且第七晶体管T7可接收，例如，第二扫描信号GI。
图4为示出沿着图1中的线I-I’截取的显示面板11的示例的截面图；并且图5为示出图4中的显示面板11的一部分的截面图。
参考图1、图4和图5，显示面板11可包括基板100、布线140、第二阻挡层150、缓冲层200、电路层300、发射层400、封装层500、残留图案610和驱动元件700。
在实施方式中，基板100可包括第一基板层110、第一阻挡层120和第二基板层130。在实施方式中，第一基板层110可包括有机绝缘材料。例如，有机绝缘材料可包括聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)等。
第一阻挡层120可设置在第一基板层110上。在实施方式中，第一阻挡层120可包括无机绝缘材料，比如氧化硅、氮化硅或氮氧化硅等。
第二基板层130可设置在第一阻挡层120上。第二基板层130可包括有机绝缘材料。在实施方式中，第二基板层130可与第一基板层110包括基本相同的材料。
布线140可设置在第一基板层110的上表面111上。在实施方式中，布线140可设置在第一阻挡层120和第二基板层130之间。在这种实施方式中，第二基板层130可覆盖布线140。布线140可包括导电材料，比如金属等。
第一通孔CH1形成在第一基板层110中，并且布线140可延伸到第一通孔CH1中。布线140可沿着第一通孔CH1从第一阻挡层120的上表面朝向第一基板层110的下表面112延伸。在实施方式中，布线140可具有仅覆盖由第一通孔CH1暴露的第一基板层110的表面的结构。
第二阻挡层150可设置在第二基板层130上。在实施方式中，第二阻挡层150可包括无机绝缘材料，比如氧化硅、氮化硅或氮氧化硅等。
缓冲层200可设置在第二阻挡层150上。缓冲层200可使基板100的上表面平坦化，和/或可防止或基本防止杂质从基板100下方渗透。在实施方式中，缓冲层200可包括无机绝缘材料，比如氧化硅、氮化硅或氮氧化硅等。
电路层300可设置在缓冲层200上。在实施方式中，电路层300可包括焊盘310、半导体层320、第一绝缘层311、扫描线330、第二绝缘层312、初始化电压线340、第三绝缘层313、数据线350和第四绝缘层314。
焊盘310可电连接到布线140。在实施方式中，焊盘310可通过形成在第二基板层130中的第二通孔CH2接触布线140。焊盘310可包括导电材料，比如金属等。
半导体层320可包括沟道区321、源区322和漏区323。源区322和漏区323可分别设置在沟道区321的相对侧上。
在实施方式中，半导体层320可包括多晶硅。然而，本发明不限于此，并且在其他实施方式中，半导体层320可包括单晶硅、非晶硅或氧化物半导体等。
第一绝缘层311可设置在半导体层320上。第一绝缘层311可覆盖缓冲层200上的半导体层320。在实施方式中，第一绝缘层311可包括无机绝缘材料，比如氧化硅、氮化硅或氮氧化硅等。
扫描线330可设置在第一绝缘层311上。扫描线330可包括金属，比如钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)或铜(Cu)等。在实施方式中，半导体层320和扫描线330可形成图3中的第二晶体管T2。
第二绝缘层312可设置在扫描线330上。第二绝缘层312可覆盖第一绝缘层311上的扫描线330。在实施方式中，第二绝缘层312可包括无机绝缘材料，比如氧化硅、氮化硅或氮氧化硅等。
初始化电压线340可设置在第二绝缘层312上。初始化电压线340可包括金属，比如钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)或铜(Cu)等。
第三绝缘层313可设置在初始化电压线340上。第三绝缘层313可覆盖第二绝缘层312上的初始化电压线340。在实施方式中，第三绝缘层313可包括无机绝缘材料，比如氧化硅、氮化硅或氮氧化硅等。
数据线350可设置在第三绝缘层313上。数据线350可包括金属，比如钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)或铜(Cu)等。
在实施方式中，焊盘310可与扫描线330、初始化电压线340和数据线350中的一个设置在同一层。换句话说，焊盘310可设置在第一绝缘层311和第二绝缘层312之间，在第二绝缘层312和第三绝缘层313之间，或在第三绝缘层313和第四绝缘层314之间。焊盘310可连接到扫描线330、初始化电压线340和数据线350中的至少一个，以提供图3中的扫描信号GW、GI和GB，图3中的初始化电压VINT，和/或图3中的数据信号Data。
第四绝缘层314可设置在数据线350上。第四绝缘层314可覆盖第三绝缘层313上的数据线350。在实施方式中，第四绝缘层314可包括有机绝缘材料，比如聚丙烯酸类树脂或聚酰亚胺类树脂等。第四绝缘层314的上表面可以是基本平坦的。
发射层400可设置在电路层300上。发射层400可包括隔离壁410、反射层420、电极层430、第五绝缘层415、发光元件NED、第六绝缘层416、第一接触电极441、第七绝缘层417、第二接触电极442和第八绝缘层418。
隔离壁410可设置在第四绝缘层314上。在实施方式中，隔离壁410可具有梯形截面形状。换句话说，隔离壁410的侧表面可形成为倾斜的，并且可与第四绝缘层314的上表面形成锐角。在该情况下，从发光元件NED的侧表面发射的光可被对应于隔离壁410的侧表面的反射层420基本向上反射。在实施方式中，隔离壁410可包括有机绝缘材料，比如聚丙烯酸类树脂或聚酰亚胺类树脂等。
反射层420可设置在隔离壁410上。反射层420可覆盖第四绝缘层314上的隔离壁410。反射层420可包括第一反射图案421和第二反射图案422。
反射层420可包括具有反射光的反射特性的反射材料(或具有高反射率的材料)。例如，反射材料可包括银(Ag)、镁(Mg)、铬(Cr)、金(Au)、铂(Pt)、镍(Ni)、铜(Cu)、钨(W)、铝(Al)、铝-锂(Al-Li)、镁-铟(Mg-In)和镁-银(Mg-Ag)中的至少一种。
电极层430可设置在反射层420上。电极层430可覆盖反射层420。电极层430可包括第一像素电极图案431和第二像素电极图案432。第一像素电极图案431可覆盖第四绝缘层314上的第一反射图案421。第二像素电极图案432可覆盖第四绝缘层314上的第二反射图案422。
电极层430可具有相对卓越的电导率。电极层430可将从电路层300传输的电信号传输到第一接触电极441和第二接触电极442。电极层430可包括透明导电材料。例如，电极层430可包括比如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)等的材料。
第一反射图案421和第一像素电极图案431可形成第一像素电极PE1，并且第二反射图案422和第二像素电极图案432可形成第二像素电极PE2。
第五绝缘层415可设置在第一像素电极PE1的一部分和第二像素电极PE2的一部分上。第五绝缘层415可设置在第四绝缘层314上的第一像素电极PE1和第二像素电极PE2之间。第五绝缘层415可使第一像素电极PE1和第二像素电极PE2绝缘。
发光元件NED可设置在第五绝缘层415上。发光元件NED可设置在第一像素电极PE1和第二像素电极PE2之间。第一像素电极PE1和第二像素电极PE2可以以间隔(例如，预定间隔)隔开，并且第一像素电极PE1和第二像素电极PE2之间的间隔可基本等于或小于发光元件NED的长度。
发光元件NED可为发光二极管。在实施方式中，发光元件NED可为具有纳米单元的尺寸的纳米结构。在实施方式中，发光元件NED可为无机发光二极管。在这种实施方式中，当具有无机晶体结构的发光材料设置在面向彼此的两个电极之间并且在发光材料中在特定方向上形成电场时，无机发光二极管可在具有特定极性的两个电极之间对准。然而，本发明不限于此，并且在另一实施方式中，发光元件NED可为有机发光二极管。
图6为示出根据实施方式的、图5中的发光元件NED的图。
参考图5和图6，发光元件NED可包括第一半导体层910、第二半导体层920、活性物质层930和绝缘材料层940。从第一像素电极PE1和第二像素电极PE2施加的电信号可通过第一半导体层910和第二半导体层920传输到活性物质层930，使得光可从发光元件NED发射。
在实施方式中，第一半导体层910可包括n-型半导体。例如，n-型半导体可为掺杂有n-型杂质的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第一半导体层910可掺杂有第一导电掺杂剂。例如，第一导电掺杂剂可为Si、Ge、Se或Sn等。
在实施方式中，第二半导体层920可包括p-型半导体。例如，p-型半导体可为掺杂有p-型杂质的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第二半导体层920可掺杂有第二导电掺杂剂。例如，第二导电掺杂剂可为Mg、Zn、Ca或Ba等。
活性物质层930可设置在第一半导体层910和第二半导体层920之间。活性物质层930可包括具有单个或多个量子阱结构的材料。在实施方式中，活性物质层930可具有其中具有高带隙能的半导体材料和具有低带隙能的半导体材料彼此交替堆叠的结构。活性物质层930可根据通过第一半导体层910和第二半导体层920施加的电信号通过结合电子-空穴对来发射光。
绝缘材料层940可形成在发光元件NED的外部以保护发光元件NED。在实施方式中，绝缘材料层940可形成为围绕发光元件NED的一侧，并且可以不形成在发光元件NED在纵向方向上的相对端上，例如，在设置有第一半导体层910和第二半导体层920的相对端上。绝缘材料层940可防止或基本防止当活性物质层930直接接触第一像素电极PE1或第二像素电极PE2时可能发生的电短路。
在实施方式中，发光元件NED可具有圆柱形形状。然而，发光元件NED的形状不限于此，并且在另一实施方式中，发光元件NED可具有各种形状中的任何一种，比如立方体形状、长方体形状或六角柱形状等。
再次参考图1、图4、图5和图6，第六绝缘层416可设置在发光元件NED上。第六绝缘层416可保护发光元件NED，并且可将发光元件NED固定在第一像素电极PE1和第二像素电极PE2之间。
第一接触电极441和第二接触电极442可设置在第六绝缘层416上。第一接触电极441可设置在第一像素电极PE1上，并且可与第六绝缘层416的至少一部分重叠。第二接触电极442可设置在第二像素电极PE2上，可与第一接触电极441间隔开，并且可与第六绝缘层416的至少一部分重叠。
第一接触电极441和第二接触电极442可分别接触第一像素电极图案431和第二像素电极图案432。第一接触电极441和第二接触电极442也可分别接触发光元件NED的第一半导体层910和第二半导体层920。因此，第一接触电极441和第二接触电极442可将施加到第一像素电极PE1和第二像素电极PE2的电信号传输到发光元件NED。
第一接触电极441可覆盖第一像素电极PE1，并且可部分地接触发光元件NED和第六绝缘层416。第二接触电极442可覆盖第二像素电极PE2，并且部分地接触发光元件NED、第六绝缘层416和第七绝缘层417。
第一接触电极441和第二接触电极442可在第六绝缘层416或第七绝缘层417上彼此间隔开。第一接触电极441和第二接触电极442可包括导电材料。例如，导电材料可包括ITO、IZO、ITZO或铝(Al)等。
第七绝缘层417可设置在第一接触电极441上。在实施方式中，第七绝缘层417可完全覆盖第六绝缘层416上的第一接触电极441。因此，第七绝缘层417可保护第一接触电极441，并且可使第二接触电极442与第一接触电极441绝缘。
第八绝缘层418可设置在第七绝缘层417和第二接触电极442上。第八绝缘层418可从外部保护第一像素电极PE1、第二像素电极PE2和发光元件NED。
封装层500可设置在发射层400上。封装层500可覆盖电路层300上的发射层400。封装层500可保护发射层400免受来自外部的杂质(比如氧、水分等)的影响。在实施方式中，封装层500可包括至少一个无机封装层和至少一个有机封装层。无机封装层和有机封装层可交替地设置在发射层400上。
残留图案610可设置在第一基板层110的下表面112上。残留图案610可接触第一基板层110的下表面112。
如下所述，在图13中的牺牲层600和图13中的载体玻璃800从第一基板层110分离的工艺中，牺牲层600的一部分可保留，从而在第一基板层110的下表面112上形成残留图案610。因此，在平面图中，残留图案610可不规则地设置在第一基板层110的下表面112上。
残留图案610可包括具有相对于激光的高吸收率和相对低熔点的材料，使得残留图案610的粘附力可通过激光减小。在实施方式中，残留图案610可包括钛(Ti)、钼(Mo)和氧化钼(MoO2)中的至少一种。
在实施方式中，残留图案610相对于激光的吸收率可为约25％或更大。下面将进一步描述残留图案610相对于激光的吸收率。
在实施方式中，残留图案610的熔点可为约3,000摄氏度或更低。下面将进一步描述残留图案610的熔点。
驱动元件700可设置在第一基板层110的下表面112上。驱动元件700可电连接到布线140。驱动元件700可直接接触延伸到形成在第一基板层110中的第一通孔CH1中的布线140，或可通过各向异性导电膜(ACF)等连接到布线140。
在实施方式中，驱动元件700可包括柔性印刷电路板和集成电路芯片中的至少一个。驱动元件700可包括图2中的扫描驱动器SD、图2中的数据驱动器DD、图2中的发射控制驱动器ED和/或图2中的时序控制器TC。
在根据实施方式的显示面板11中，驱动元件700可设置在基板100的下表面上，并且可通过设置在基板100中的布线140连接到焊盘310，使得显示面板11的无效空间可减少。此外，根据实施方式的显示装置10可包括具有减少的无效空间的显示面板11至19，使得显示面板11至19之间的非显示区域可减少。因此，显示装置10可提供相对大的屏幕。
图7至图14为示出根据实施方式的制造显示面板的方法的截面图。例如，图7至图14可示出制造图4中的显示面板11的方法。
参考图7，牺牲层600可形成在载体玻璃800上。载体玻璃800可在形成显示面板的工艺中支撑显示面板。
牺牲层600可由具有相对于激光的高吸收率和相对低熔点的材料形成，使得牺牲层600的粘附力可通过激光减小。在实施方式中，牺牲层600可包括钛(Ti)、钼(Mo)和氧化钼(MoO2)中的至少一种。
在实施方式中，牺牲层600相对于激光的吸收率可为约25％或更大。当牺牲层600相对于激光的吸收率小于约25％时，牺牲层600可能不能充分吸收激光。在该情况下，如下所述，在将牺牲层600和载体玻璃800从第一基板层110分离的工艺中，牺牲层600可能不容易从第一基板层110分离。
在实施方式中，牺牲层600的熔点可为约3,000摄氏度或更低。当牺牲层600的熔点大于约3,000摄氏度时，牺牲层600的状态不会通过激光从固态变为液态。在该情况下，在将牺牲层600和载体玻璃800从第一基板层110分离的工艺中，牺牲层600可能不容易从第一基板层110分离。
在实施方式中，牺牲层600的厚度可为约
Figure BDA0003412118750000131
或更大且约
Figure BDA0003412118750000132
或更小。当牺牲层600的厚度小于约
Figure BDA0003412118750000133
时，如下所述，牺牲层600可在第一基板层110中形成第一通孔CH1的工艺中被穿透。当牺牲层600的厚度大于约
Figure BDA0003412118750000134
时，牺牲层600可能不能充分吸收激光。在该情况下，在将牺牲层600和载体玻璃800从第一基板层110分离的情况下，牺牲层600可能不容易从第一基板层110分离。
参考图8，第一基板层110和第一阻挡层120可形成在牺牲层600上。在实施方式中，首先，可通过使用有机绝缘材料在牺牲层600上形成第一基板层110，然后，可通过使用无机绝缘材料在第一基板层110上形成第一阻挡层120。
参考图9，第一通孔CH1可形成在第一基板层110和第一阻挡层120中。当牺牲层600的厚度为约
Figure BDA0003412118750000135
或更大时，可以防止或基本防止牺牲层600在形成第一通孔CH1的工艺中被穿透。
在实施方式中，第一通孔CH1可通过蚀刻工艺形成。例如，第一通孔CH1可通过干法蚀刻工艺形成。然而，本发明不限于此，并且在另一实施方式中，例如，第一通孔CH1可通过激光钻孔形成。
参考图10，布线140可形成在第一基板层110的上表面111上。布线140可通过使用导电材料形成在第一阻挡层120上。布线140可延伸到形成在第一基板层110中的第一通孔CH1中。
参考图11，第二基板层130可形成在布线140上。在实施方式中，覆盖布线140的第二基板层130可通过使用有机绝缘材料形成在第一阻挡层120上。在实施方式中，第二基板层130可与第一基板层110使用基本相同的材料形成。第一基板层110、第一阻挡层120和第二基板层130可形成基板100。
参考图12，电路层300、发射层400和封装层500可依次形成在基板100上。
电路层300可包括焊盘310。焊盘310可通过形成在第二基板层130中的第二通孔CH2接触布线140。在实施方式中，焊盘310可与电路层300的图5中的扫描线330、图5中的初始化电压线340和图5中的数据线350中的一个基本同时(例如，基本同步)形成。
参考图13，可通过用激光照射牺牲层600，将牺牲层600和载体玻璃800从第一基板层110分离。在实施方式中，激光可从载体玻璃800下方发射。
当牺牲层600用激光照射时，牺牲层600可从固态变为液态，因此，牺牲层600的粘附力可减小。因此，牺牲层600和载体玻璃800可容易地从第一基板层110分离。在将牺牲层600和载体玻璃800从第一基板层110分离的工艺中，牺牲层600的一部分可保留在第一基板层110的下表面112上以形成残留图案610。
参考图14，驱动元件700可附接到第一基板层110的下表面112。驱动元件700可电连接到布线140。
在根据现有技术的制造显示面板的方法中，在将保护玻璃附接在封装层上之后，形成穿透第一基板层的第一通孔，并且载体玻璃可从第一基板层分离。在该情况下，由于额外需要保护玻璃，因此显示面板的制造成本可增加，并且在保护玻璃从封装层分离的工艺中可产生静电，从而损坏显示面板。
然而，在根据本公开的实施方式的制造显示面板11的方法中，可在形成穿透第一基板层110的第一通孔CH1之后依次形成电路层300、发射层400和封装层500，并且牺牲层600可用激光照射以将载体玻璃800从第一基板层110分离，使得可能不需要用于形成第一通孔CH1和分离载体玻璃800的保护玻璃。因此，可以减小显示面板11的制造成本，并且可以防止在将保护玻璃从封装层500分离的工艺中产生静电。
图15为示出沿着图1中的线I-I’截取的显示面板11的另一示例的截面图。
参考图15，显示面板11可包括基板100、布线140、电路层300、发射层400、封装层500、残留图案610和驱动元件700。除了布线140的位置之外，参考图15描述的显示面板可与参考图4和图5描述的显示面板基本相同或类似。因此，可省略重复元件的描述。
在实施方式中，布线140可设置在第一基板层110和第一阻挡层120之间。在这种实施方式中，第一阻挡层120可覆盖布线140。焊盘310可通过形成在第一阻挡层120和第二基板层130中的第二通孔CH2接触布线140。
图16至图18为示出根据实施方式的制造显示面板的方法的截面图。例如，图16至图18可示出制造图15中的显示面板11的方法。
除了布线140的位置之外，参考图16至图18描述的制造显示面板的方法可与参考图7至图14描述的制造显示面板的方法基本相同或类似。因此，可省略重复元件的描述。
参考图16，首先，第一基板层110可形成在牺牲层600上。然后，第一通孔CH1可形成在第一基板层110中。
参考图17，布线140可形成在第一基板层110的上表面111上。布线140可通过使用导电材料形成在第一基板层110上。布线140可延伸到形成在第一基板层110中的第一通孔CH1中。
参考图18，第一阻挡层120和第二基板层130可依次形成在布线140上。在实施方式中，覆盖布线140的第一阻挡层120可通过使用无机绝缘材料形成在第一基板层110上，并且第二基板层130可通过使用有机绝缘材料形成在第一阻挡层120上。
根据实施方式的显示装置可应用于计算机、笔记本、移动电话、智能电话、智能平板、PMP、PDA或MP3播放器等中包括的显示装置。
尽管已经参考附图描述了根据一些实施方式的显示装置和制造显示装置的方法，但是示出的实施方式为示例，并且在不脱离所附权利要求中描述的技术精神的情况下可以由相关技术领域的普通技术人员进行修改和改变。

Claims (10)

1.一种制造显示装置的方法，所述方法包括：
在载体玻璃上形成牺牲层；
在所述牺牲层上形成第一基板层，所述第一基板层包括有机绝缘材料；
在所述第一基板层中形成第一通孔，所述第一通孔穿过所述第一基板层；
在所述第一基板层的上表面上形成布线，所述布线延伸到所述第一通孔中；
在所述布线上依次形成电路层、发射层和封装层；
通过用激光照射所述牺牲层将所述牺牲层和所述载体玻璃从所述第一基板层分离；以及
将驱动元件附接在所述第一基板层的下表面上，所述驱动元件通过所述第一通孔电连接到所述布线。
2.如权利要求1所述的方法，其中所述牺牲层包括钛、钼和氧化钼中的至少一种。
3.如权利要求1所述的方法，进一步包括：
在形成所述布线之后并且在依次形成所述电路层、所述发射层和所述封装层之前，在所述第一基板层上形成第二基板层，所述第二基板层覆盖所述布线并且与所述第一基板层包括相同的材料。
4.如权利要求3所述的方法，其中所述电路层包括焊盘，并且
其中所述焊盘通过形成在所述第二基板层中的第二通孔接触所述布线。
5.如权利要求3所述的方法，进一步包括：
在形成所述第一基板层之后并且在形成所述第一通孔之前，在所述第一基板层上形成阻挡层，所述阻挡层包括无机绝缘材料。
6.如权利要求3所述的方法，进一步包括：
在形成所述布线之后并且在形成所述第二基板层之前，在所述第一基板层上形成阻挡层，所述阻挡层覆盖所述布线并且包括无机绝缘材料。
7.一种显示装置，包括：
包括有机绝缘材料的第一基板层；
在所述第一基板层的上表面上的布线；
在所述布线上的电路层；
在所述电路层上的发射层；
在所述发射层上的封装层；
在所述第一基板层的下表面上的残留图案，所述残留图案包括钛、钼和氧化钼中的至少一种；以及
在所述第一基板层的所述下表面上的驱动元件，所述驱动元件通过形成在所述第一基板层中的第一通孔电连接到所述布线。
8.如权利要求7所述的显示装置，进一步包括：
在所述布线和所述电路层之间的第二基板层，所述第二基板层与所述第一基板层包括相同的材料。
9.如权利要求8所述的显示装置，其中所述电路层包括焊盘，并且
其中所述焊盘通过形成在所述第二基板层中的第二通孔接触所述布线。
10.如权利要求8所述的显示装置，进一步包括：
在所述第一基板层和所述布线之间或在所述布线和所述第二基板层之间的阻挡层，所述阻挡层包括无机绝缘材料。
CN202111534535.3A 2020-12-18 2021-12-15 显示装置和制造显示装置的方法 Pending CN114649364A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0179047 2020-12-18
KR1020200179047A KR20220088608A (ko) 2020-12-18 2020-12-18 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN114649364A true CN114649364A (zh) 2022-06-21

Family

ID=81992017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111534535.3A Pending CN114649364A (zh) 2020-12-18 2021-12-15 显示装置和制造显示装置的方法

Country Status (3)

Country Link
US (1) US20220199852A1 (zh)
KR (1) KR20220088608A (zh)
CN (1) CN114649364A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049735B1 (ko) * 2013-04-30 2019-11-28 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20220199852A1 (en) 2022-06-23
KR20220088608A (ko) 2022-06-28

Similar Documents

Publication Publication Date Title
US11580906B2 (en) Display device
CN107977109B (zh) 显示装置
US11877486B2 (en) Display device including a control line
CN1949309B (zh) 柔性平板显示器
US11917872B2 (en) Display device
GB2510480A (en) Display device with auxiliary electrodes on a second substrate
KR20210016114A (ko) 표시 장치
US20210328002A1 (en) Display device
KR20210142055A (ko) 표시 장치
KR20210022187A (ko) 표시 장치
KR102612016B1 (ko) 유기발광 표시장치
US11688350B2 (en) Display apparatus
KR20210010696A (ko) 표시 장치
US8242492B2 (en) Organic light emitting diode display
US11837627B2 (en) Display apparatus, display panel and method for manufacturing the same
KR20240027196A (ko) 표시패널
US20220059637A1 (en) Display apparatus
US20220199852A1 (en) Display device and method of manufacturing display device
CN114975533A (zh) 显示装置
US11765953B2 (en) Display apparatus including overlapping elements
US20230268465A1 (en) Display apparatus
US20240179955A1 (en) Display device
KR20240067187A (ko) 표시 장치
KR20240144722A (ko) 디스플레이 패널
KR20240002840A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination