KR20220088608A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220088608A
KR20220088608A KR1020200179047A KR20200179047A KR20220088608A KR 20220088608 A KR20220088608 A KR 20220088608A KR 1020200179047 A KR1020200179047 A KR 1020200179047A KR 20200179047 A KR20200179047 A KR 20200179047A KR 20220088608 A KR20220088608 A KR 20220088608A
Authority
KR
South Korea
Prior art keywords
layer
substrate layer
wiring
disposed
forming
Prior art date
Application number
KR1020200179047A
Other languages
English (en)
Inventor
성현아
백경민
신현억
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200179047A priority Critical patent/KR20220088608A/ko
Priority to US17/494,260 priority patent/US20220199852A1/en
Priority to CN202111534535.3A priority patent/CN114649364A/zh
Publication of KR20220088608A publication Critical patent/KR20220088608A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치의 제조 방법은 캐리어 글래스 상에 희생층을 형성하는 단계, 희생층 상에 유기 절연 물질을 포함하는 제1 기판층을 형성하는 단계, 제1 기판층에 제1 기판층을 관통하는 제1 관통홀을 형성하는 단계, 제1 기판층의 상면 상에 제1 관통홀 내로 연장되는 배선을 형성하는 단계, 배선 상에 회로층, 발광층 및 봉지층을 순차적으로 형성하는 단계, 희생층에 레이저를 조사하여 제1 기판층으로부터 희생층 및 캐리어 글래스를 분리하는 단계, 그리고 제1 기판층의 하면 상에 제1 관통홀을 통해 배선에 전기적으로 연결되는 구동 소자를 부착하는 단계를 포함할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 타일드(tiled) 표시 장치 및 이의 제조 방법에 관한 것이다.
일반적으로, 타일드(tiled) 표시 장치는 대형 화면을 구현하기 위하여 복수의 표시 패널들을 포함할 수 있다. 이 경우, 표시 패널들 사이의 경계에 베젤(bezel)이 위치하고, 이러한 베젤이 사용자에게 시인되어 타일드 표시 장치의 표시 품질이 저하될 수 있다.
본 발명의 일 목적은 제조 비용이 감소되고 표시 장치의 손상 없는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 일 목적은 데드 스페이스가 감소되는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 캐리어 글래스 상에 희생층을 형성하는 단계, 상기 희생층 상에 유기 절연 물질을 포함하는 제1 기판층을 형성하는 단계, 상기 제1 기판층에 상기 제1 기판층을 관통하는 제1 관통홀을 형성하는 단계, 상기 제1 기판층의 상면 상에 상기 제1 관통홀 내로 연장되는 배선을 형성하는 단계, 상기 배선 상에 회로층, 발광층 및 봉지층을 순차적으로 형성하는 단계, 상기 희생층에 레이저를 조사하여 상기 제1 기판층으로부터 상기 희생층 및 상기 캐리어 글래스를 분리하는 단계, 그리고 상기 제1 기판층의 하면 상에 상기 제1 관통홀을 통해 상기 배선에 전기적으로 연결되는 구동 소자를 부착하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 희생층은 타이타늄(Ti), 몰리브데넘(Mo), 및 몰리브데넘 산화물(MoO2) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 레이저에 대한 상기 희생층의 흡수율은 약 25% 이상일 수 있다.
일 실시예에 있어서, 상기 희생층의 녹는점은 약 3000 도 이하일 수 있다.
일 실시예에 있어서, 상기 희생층의 두께는 약 300 Å 이상 및 약 1000 Å 이하일 수 있다.
일 실시예에 있어서, 상기 제1 관통홀은 식각 공정으로 형성될 수 있다.
일 실시예에 있어서, 상기 표시 장치의 제조 방법은, 상기 배선을 형성하는 단계 이후 및 상기 회로층, 상기 발광층 및 상기 봉지층을 순차적으로 형성하는 단계 이전에, 상기 제1 기판층 상에 상기 배선을 덮고 상기 제1 기판층과 같은 물질을 포함하는 제2 기판층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 회로층은 패드를 포함하고, 상기 패드는 상기 제2 기판층에 형성되는 제2 관통홀을 통해 상기 배선에 접촉할 수 있다.
일 실시예에 있어서, 상기 표시 장치의 제조 방법은, 상기 제1 기판층을 형성하는 단계 이후 및 상기 제1 관통홀을 형성하는 단계 이전에, 상기 제1 기판층 상에 무기 절연 물질을 포함하는 배리어층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치의 제조 방법은, 상기 배선을 형성하는 단계 이후 및 상기 제2 기판층을 형성하는 단계 이전에, 상기 제1 기판층 상에 상기 배선을 덮고 무기 절연 물질을 포함하는 배리어층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 레이저는 상기 캐리어 글래스의 아래에서 조사될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 유기 절연 물질을 포함하는 제1 기판층, 상기 제1 기판층의 상면 상에 배치되는 배선, 상기 배선 상에 배치되는 회로층, 상기 회로층 상에 배치되는 발광층, 상기 발광층 상에 배치되는 봉지층, 상기 제1 기판층의 하면 상에 배치되고, 타이타늄(Ti), 몰리브데넘(Mo) 및 몰리브데넘 산화물(MoO2) 중 적어도 하나를 포함하는 잔류 패턴, 그리고 상기 제1 기판층의 상기 하면 상에 배치되고 상기 제1 기판층에 형성되는 제1 관통홀을 통해 상기 배선에 전기적으로 연결되는 구동 소자를 포함할 수 있다.
일 실시예에 있어서, 레이저에 대한 상기 잔류 패턴의 흡수율은 약 25% 이상일 수 있다.
일 실시예에 있어서, 상기 잔류 패턴의 녹는점은 약 3000 도 이하일 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 배선과 상기 회로층 사이에 배치되고 상기 제1 기판층과 같은 물질을 포함하는 제2 기판층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 회로층은 패드를 포함하고, 상기 패드는 상기 제2 기판층에 형성되는 제2 관통홀을 통해 상기 배선에 접촉할 수 있다.
일 실시예에 있어서, 상기 회로층은 상기 제2 기판층 상에 배치되는 반도체층, 상기 반도체층 상에 배치되는 스캔선, 상기 스캔선 상에 배치되는 초기화 전압선, 그리고 상기 초기화 전압선 상에 배치되는 데이터선을 포함하고, 상기 패드는 상기 스캔선, 상기 초기화 전압선, 및 상기 데이터선 중 하나와 같은 층에 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 기판층과 상기 배선 사이 또는 상기 배선과 상기 제2 기판층 사이에 배치되고 무기 절연 물질을 포함하는 배리어층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 발광층은 무기 발광 다이오드를 포함할 수 있다.
일 실시예에 있어서, 상기 구동 소자는 연성 인쇄 회로 기판 및 집적 회로 칩 중 적어도 하나를 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 있어서, 제1 기판층의 하면으로부터 희생층 및 캐리어 글래스를 분리하기 전에 제1 기판층의 상면 상에 배선을 형성함에 따라, 봉지층을 보호하기 위한 보호 글래스가 필요하지 않을 수 있다. 이에 따라, 표시 장치의 제조 비용이 감소하고, 보호 글래스를 제거하는 과정에서 발생될 수 있는 정전기로 인한 표시 장치의 손상 없이 표시 장치를 제조할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 제1 기판층의 상면 상에 배치되는 배선이 제1 기판층의 하면 상에 배치되는 구동 소자와 전기적으로 연결됨에 따라, 표시 장치의 데드 스페이스가 감소할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 4는 도 1의 I-I' 선을 따라 자른 표시 패널의 일 예를 나타내는 단면도이다.
도 5는 도 4의 표시 패널의 일부를 나타내는 단면도이다.
도 6은 도 5의 발광 소자를 나타내는 도면이다.
도 7, 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 및 도 14는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 나타내는 단면도들이다.
도 15는 도 1의 I-I' 선을 따라 자른 표시 패널의 다른 예를 나타내는 단면도이다.
도 16, 도 17, 및 도 18은 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치(10)는 복수의 표시 패널들을 포함할 수 있다. 상기 표시 패널들 각각은 영상을 표시할 수 있다. 다시 말해, 표시 장치(10)는 복수의 표시 패널들을 통해 영상을 표시하는 타일드(tiled) 표시 장치일 수 있다. 상기 표시 패널들은 제1 방향(DR1) 및 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 배열될 수 있다.
일 실시예에 있어서, 표시 장치(10)는 제1 내지 제9 표시 패널들(11~19)을 포함할 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 제1 내지 제9 표시 패널들(11~19)은 평면상 3x3 형태로 배열될 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예들에 있어서, 표시 장치(10)는 2 개 내지 8 개 또는 10 개 이상의 표시 패널들을 포함할 수도 있다.
도 2는 본 발명의 일 실시예에 따른 표시 패널을 나타내는 블록도이다. 예를 들면, 도 2는 도 1의 제1 표시 패널(11)을 나타낼 수 있다.
도 2를 참조하면, 표시 패널(11)은 표시부(DP), 스캔 구동부(SD), 데이터 구동부(DD), 발광 제어 구동부(ED), 및 타이밍 제어부(TC)를 포함할 수 있다.
표시부(DP)는 복수의 화소들(PX), 복수의 스캔선들(SL11~SL1n, SL21~SL2n)(단, n은 2 이상의 정수), 복수의 데이터선들(DL1~DLm)(단, m은 2 이상의 정수), 및 복수의 발광 제어선들(EL1~ELn)을 포함할 수 있다. 화소들(PX)은 스캔선들(SL11~SL1n, SL21~SL2n), 데이터선들(DL1~DLm), 및 발광 제어선들(EL1~ELn)의 교차 영역들에 배치될 수 있다. 여기서, 화소(PX)는 영상 또는 색상을 표시하는 최소 단위일 수 있다.
스캔선들(SL11~SL1n, SL21~SL2n)은 대체적으로 제1 방향(DR1)(또는, 행 방향)으로 연장될 수 있다. 발광 제어선들(EL1~ELn)은 대체적으로 제1 방향(DR1)으로 연장될 수 있다. 데이터선들(DL1~DLm)은 대체적으로 제2 방향(DR2)(또는, 열 방향)으로 연장될 수 있다.
표시부(DP)는 초기화 전압선, 제1 전원 전압선, 및 제2 전원 전압선을 더 포함할 수 있다. 상기 초기화 전압선은 화소들(PX)에 초기화 전압(VINT)을 공급할 수 있다. 상기 제1 전원 전압선은 화소들(PX)에 제1 전원 전압(QVDD)을 공급할 수 있다. 상기 제2 전원 전압선은 화소들(PX)에 제1 전원 전압(QVDD)과 다른 제2 전원 전압(QVSS)을 공급할 수 있다.
화소들(PX) 각각은 2 개의 스캔선들, 하나의 데이터선, 하나의 발광 제어선, 하나의 초기화 전압선, 및 하나의 제1 전원 전압선에 연결될 수 있다. 예를 들면, 제1 화소행 및 제1 화소열에 위치하는 화소(PX)는 제11 및 제21 스캔선들(SL11, SL21), 제1 데이터선(DL1), 제1 발광 제어선(EL1), 하나의 초기화 전압선, 및 하나의 제1 전원 전압선에 연결될 수 있다.
스캔 구동부(SD)는 제1 및 제2 스캔 신호들을 생성하고, 스캔선들(SL11~SL1n, SL21~SL2n)을 통해 화소들(PX)에 상기 제1 및 제2 스캔 신호들을 제공할 수 있다.
데이터 구동부(DD)는 데이터 신호를 생성하고, 데이터선들(DL1~DLm)을 통해 화소들(PX)에 상기 데이터 신호를 제공할 수 있다.
발광 제어 구동부(ED)는 발광 제어 신호를 생성하고, 발광 제어선들(EL1~ELn)을 통해 화소들(PX)에 상기 발광 제어 신호를 제공할 수 있다. 발광 제어 구동부(ED)는 상기 발광 제어 신호에 기초하여 화소들(PX) 각각의 발광 시간을 조절할 수 있다. 한편, 도 2에는 발광 제어 구동부(ED)가 스캔 구동부(SD)에 독립하여 별도로 구현되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니한다. 예를 들면, 발광 제어 구동부(ED)는 스캔 구동부(SD)에 포함되어 스캔 구동부(SD)와 일체로 구현될 수도 있다.
타이밍 제어부(TC)는 외부에서 전달되는 영상 신호들(R, G, B)을 영상 데이터 신호들(DR, DG, DB)로 변환하고, 영상 데이터 신호들(DR, DG, DB)를 데이터 구동부(DD)에 전달할 수 있다. 또한, 타이밍 제어부(TC)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 및 클럭 신호(MCLK)를 수신하고, 스캔 구동부(SD), 데이터 구동부(DD), 및 발광 제어 구동부(ED)의 동작을 제어하는 제어 신호들을 생성하며, 상기 제어 신호들을 스캔 구동부(SD), 데이터 구동부(DD), 및 발광 제어 구동부(ED)에 제공할 수 있다. 여기서, 상기 제어 신호들은 스캔 구동부(SD)를 제어하는 스캔 구동 제어 신호(SCS), 데이터 구동부(DD)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 구동부(ED)를 제어하는 발광 구동 제어 신호(ECS)를 포함할 수 있다.
표시 패널(11)은 전원 공급부를 더 포함할 수 있다. 상기 전원 공급부는 제1 전원 전압(QVDD), 제2 전원 전압(QVSS), 및 초기화 전압(VINT)을 생성하고, 상기 제1 전원 전압선, 상기 제2 전원 전압선, 및 상기 초기화 전압선을 통해 화소들(PX)에 제1 전원 전압(QVDD), 제2 전원 전압(QVSS), 및 초기화 전압(VINT)을 각각 제공할 수 있다. 제1 전원 전압(QVDD)은 소정의 하이 레벨 전압이고, 제2 전원 전압(QVSS)은 소정의 로우 레벨 전압이며, 제2 전원 전압(QVSS)의 전압 레벨은 제1 전원 전압(QVDD)의 전압 레벨보다 낮을 수 있다.
화소들(PX) 각각은 데이터선(DL1~DLm)을 통해 전달된 상기 데이터 신호에 따라 발광 소자로 공급되는 구동 전류에 기초하여 소정 휘도의 광을 방출할 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다. 예를 들면, 도 3은 도 2의 하나의 화소(PX)를 나타낼 수 있다.
도 3을 참조하면, 화소(PX)는 발광 소자(NED), 제1 내지 제7 트랜지스터들(T1~T7), 커패시터(Cst), 및 보조 커패시터(Caux)를 포함할 수 있다. 일 실시예에 있어서, 발광 소자(NED)는 무기 발광 소자일 수 있다.
화소(PX)에는 데이터 신호(Data), 제1 스캔 신호(GW), 제2 스캔 신호(GI), 제3 스캔 신호(GB), 및 발광 제어 신호(EM)가 제공될 수 있다. 여기서, 제2 스캔 신호(GI)는 이전 시점 또는 이전 행의 제1 스캔 신호(GW)와 같을 수 있다. 예를 들면, n 번째 행의 화소(PX)에 제공되는 제2 스캔 신호(GI[n])는 n-1 번째 행의 화소(PX)에 제공되는 제1 스캔 신호(GW[n-1])와 같을 수 있다. 또한, 제3 스캔 신호(GB)는 이후 시점 또는 이후 행의 제2 스캔 신호(GI)와 같을 수 있다. 예를 들면, n 번째 행의 화소(PX)에 제공되는 제3 스캔 신호(GB[n])는 n+1 번째 행의 화소(PX)에 제공되는 제2 스캔 신호(GI[n+1])와 같을 수 있다.
제1 내지 제7 트랜지스터들(T1~T7) 각각은 제1 전극, 제2 전극 및 게이트 전극을 포함할 수 있다. 상기 제1 전극 및 상기 제2 전극 중 하나는 소스 전극이고, 상기 제1 전극 및 상기 제2 전극 중 다른 하나는 드레인 전극일 수 있다.
제1 내지 제7 트랜지스터들(T1~T7) 각각은 박막 트랜지스터일 수 있다. 또한, 제1 내지 제7 트랜지스터들(T1~T7) 각각은 PMOS 트랜지스터 또는 NMOS 트랜지스터일 수 있다. 이하에서는, 제1 내지 제7 트랜지스터들(T1~T7) 각각이 PMOS 트랜지스터인 것을 예시적으로 설명한다.
발광 소자(NED)는 제1 화소 전극 및 제2 화소 전극을 포함할 수 있다. 발광 소자(NED)의 상기 제1 화소 전극은 제4 노드(N4)에 연결되고, 발광 소자(NED)의 상기 제2 화소 전극은 상기 제2 전원 전압선에 연결될 수 있다.
보조 커패시터(Caux)는 발광 소자(NED)에 병렬로 연결될 수 있다. 예를 들면, 보조 커패시터(Caux)는 제1 전극 및 제2 전극을 포함하고, 상기 제1 전극은 발광 소자(NED)의 상기 제1 화소 전극에 전기적으로 연결되고, 상기 제2 전극은 발광 소자(NED)의 상기 제2 화소 전극에 전기적으로 연결될 수 있다. 보조 커패시터(Caux)는 발광 소자(NED)의 상기 제1 화소 전극의 전압(다시 말해, 제4 노드(N4)의 전압)이 제6 트랜지스터(T6)의 동작에 의해 변동되는 것을 완화하고, 발광 소자(NED)가 상대적으로 안정된 상기 제1 화소 전극의 전압에 대응하여 안정적으로 발광할 수 있도록 할 수 있다.
제1 트랜지스터(T1)(또는, 구동 트랜지스터)는 제1 노드(N1)에 연결되는 제1 전극, 제2 노드(N2)에 연결되는 제2 전극, 및 제3 노드(N3)에 연결되는 게이트 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 제3 노드(N3)의 전압(또는, 커패시터(Cst)에 저장된 데이터 전압)에 기초하여 구동 전류(Id)를 발광 소자(NED)에 제공할 수 있다.
제2 트랜지스터(T2)(또는, 스위칭 트랜지스터)는 데이터 신호(Data)를 수신하는 제1 전극, 제1 노드(N1)에 연결되는 제2 전극, 및 제1 스캔 신호(GW)를 수신하는 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 제1 스캔 신호(GW)에 응답하여 턴온되고, 데이터 신호(Data)를 제1 노드(N1)에 전달할 수 있다.
제3 트랜지스터(T3)는 제2 노드(N2)에 연결되는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극, 및 제1 스캔 신호(GW)를 수신하는 게이트 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 제1 스캔 신호(GW)에 응답하여 턴온되고, 제1 트랜지스터(T1)의 상기 제2 전극과 상기 게이트 전극을 다이오드 연결할 수 있다.
커패시터(Cst)는 제3 노드(N3)와 제1 전원 전압(QVDD) 사이에 연결될 수 있다. 커패시터(Cst)는 데이터 신호(Data)를 저장하거나 유지할 수 있다.
제4 트랜지스터(T4)는 초기화 전압(VINT)을 수신하는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극, 및 제2 스캔 신호(GI)를 수신하는 게이트 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 커패시터(Cst)에 데이터 신호(Data)가 저장되기 전에(또는, 발광 소자(NED)가 발광한 후에), 제2 스캔 신호(GI)에 응답하여 턴온되고, 제3 노드(N3)(또는, 커패시터(Cst))를 초기화 전압(VINT)을 이용하여 초기화할 수 있다.
일 실시예에 있어서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은 듀얼 트랜지스터(즉, 2 개의 트랜지스터들이 결합된 형태의 트랜지스터)로 구현될 수 있다. 이 경우, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각의 누설 전류 및 이에 기인한 표시 품질의 저하가 감소하거나 실질적으로 방지될 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제1 전원 전압(QVDD)과 발광 소자(NED) 사이에 연결되고, 제1 트랜지스터(T1)에 의해 생성되는 구동 전류(Id)가 이동하는 전류 이동 경로를 형성할 수 있다.
제5 트랜지스터(T5)는 제1 전원 전압(QVDD)를 수신하는 제1 전극, 제1 노드(N1)에 연결되는 제2 전극, 및 발광 제어 신호(EM)를 수신하는 게이트 전극을 포함할 수 있다. 제6 트랜지스터(T6)는 제2 노드(N2)에 연결되는 제1 전극, 제4 노드(N4)에 연결되는 제2 전극, 및 발광 제어 신호(EM)를 수신하는 게이트 전극을 포함할 수 있다.
제5 및 제6 트랜지스터들(T5, T6) 각각은 발광 제어 신호(EM)에 응답하여 턴온되고, 이 경우, 구동 전류(Id)가 발광 소자(NED)에 제공되며, 발광 소자(NED)는 구동 전류(Id)에 대응하는 휘도를 가지는 광을 방출할 수 있다.
제7 트랜지스터(T7)는 초기화 전압(VINT)을 수신하는 제1 전극, 제4 노드(N4)에 연결되는 제2 전극, 및 제3 스캔 신호(GB)를 수신하는 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)는, 발광 소자(NED)가 발광하기 전에(또는, 발광 소자(NED)가 발광한 후에), 제3 스캔 신호(GB)에 응답하여 턴온되고, 초기화 전압(VINT)을 이용하여 발광 소자(NED)의 상기 제1 화소 전극을 초기화할 수 있다. 발광 소자(NED)에 병렬 연결된 보조 커패시터(Caux) 및 발광 소자(NED)의 기생 커패시터는 발광 소자(NED)가 발광하는 동안 구동 전류(Id)에 의해 충전되거나 방전되어, 발광 소자(NED)의 상기 제1 화소 전극은 일정하지 않은 전압을 가질 수 있다. 따라서, 제7 트랜지스터(T7)를 통해 발광 소자(NED)의 상기 기생 커패시터 및 보조 커패시터(Caux)를 초기화할 수 있다.
한편, 도 2에는 제7 트랜지스터(T7)가 제3 스캔 신호(GB)를 수신하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니하고, 제7 트랜지스터(T7)는, 예를 들면, 제2 스캔 신호(GI)를 수신할 수도 있다.
도 4는 도 1의 I-I' 선을 따라 자른 표시 패널(11)의 일 예를 나타내는 단면도이다. 도 5는 도 4의 표시 패널(11)의 일부를 나타내는 단면도이다.
도 1, 도 4 및 도 5를 참조하면, 표시 패널(11)은 기판(100), 배선(140), 제2 배리어층(150), 버퍼층(200), 회로층(300), 발광층(400), 봉지층(500), 잔류 패턴(610), 및 구동 소자(700)를 포함할 수 있다.
일 실시예에 있어서, 기판(100)은 제1 기판층(110), 제1 배리어층(120), 및 제2 기판층(130)을 포함할 수 있다. 제1 기판층(110)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 유기 절연 물질은 폴리에테르설폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다.
제1 배리어층(120)은 제1 기판층(110) 상에 배치될 수 있다. 제1 배리어층(120)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
제2 기판층(130)은 제1 배리어층(120) 상에 배치될 수 있다. 제2 기판층(130)은 유기 절연 물질을 포함할 수 있다. 일 실시예에 있어서, 제2 기판층(130)은 제1 기판층(110)과 실질적으로 같은 물질을 포함할 수 있다.
배선(140)은 제1 기판층(110)의 상면(111) 상에 배치될 수 있다. 일 실시예에 있어서, 배선(140)은 제1 배리어층(120)과 제2 기판층(130) 사이에 배치될 수 있다. 이 경우, 제2 기판층(130)은 배선(140)을 덮을 수 있다. 배선(140)은 금속 등과 같은 도전 물질을 포함할 수 있다.
제1 기판층(110)에는 제1 관통홀(CH1)이 형성되고, 배선(140)은 제1 관통홀(CH1) 내로 연장될 수 있다. 배선(140)은 제1 관통홀(CH1)을 따라 제1 배리어층(120)의 상면으로부터 제1 기판층(110)의 하면(112)을 향해 연장될 수 있다. 일 실시예에 있어서, 배선(140)은 제1 관통홀(CH1)에 의해 노출된 제1 기판층(110)의 표면만을 커버하는 구조를 가질 수 있다.
제2 배리어층(150)은 제2 기판층(130) 상에 배치될 수 있다. 제2 배리어층(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
버퍼층(200)은 제2 배리어층(150) 상에 배치될 수 있다. 버퍼층(200)은 기판(100)의 상면을 평탄화하거나, 기판(100)의 하부로부터 기판(100)의 상부로 불순물 등이 침투하는 것을 방지할 수 있다. 배리어층(200)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
회로층(300)은 버퍼층(200) 상에 배치될 수 있다. 회로층(300)은 패드(310), 반도체층(320), 제1 절연층(311), 스캔선(330), 제2 절연층(312), 초기화 전압선(340), 제3 절연층(313), 데이터선(350), 및 제4 절연층(314)을 포함할 수 있다.
패드(310)는 배선(140)에 전기적으로 연결될 수 있다. 일 실시예에 있어서, 패드(310)는 제2 기판층(130)에 형성되는 제2 관통홀(CH2)을 통해 배선(140)에 접촉할 수 있다. 패드(310)는 금속 등과 같은 도전 물질을 포함할 수 있다.
반도체층(320)은 채널 영역(321), 소스 영역(322), 및 드레인 영역(323)을 포함할 수 있다. 소스 영역(322) 및 드레인 영역(323)은 채널 영역(321)의 양 측들에 각각 배치될 수 있다.
일 실시예에 있어서, 반도체층(320)은 다결정 실리콘을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예들에 있어서, 반도체층(320)은 단결정 실리콘, 비정질 실리콘, 산화물 반도체 등을 포함할 수도 있다.
제1 절연층(311)은 반도체층(320) 상에 배치될 수 있다. 제1 절연층(311)은 버퍼층(200) 상에서 반도체층(320)을 덮을 수 있다. 제1 절연층(311)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
스캔선(330)은 제1 절연층(311) 상에 배치될 수 있다. 스캔선(330)은 몰리브데넘(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 타이타늄(Ti), 탄탈럼(Ta), 텅스텐(W), 구리(Cu) 등과 같은 금속을 포함할 수 있다. 일 실시예에 있어서, 반도체층(320)과 스캔선(330)은 제2 트랜지스터(도 3의 T2)를 형성할 수 있다.
제2 절연층(312)은 스캔선(330) 상에 배치될 수 있다. 제2 절연층(312)은 제1 절연층(311) 상에서 스캔선(330)을 덮을 수 있다. 제2 절연층(312)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
초기화 전압선(340)은 제2 절연층(312) 상에 배치될 수 있다. 초기화 전압선(340)은 몰리브데넘(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 타이타늄(Ti), 탄탈럼(Ta), 텅스텐(W), 구리(Cu) 등과 같은 금속을 포함할 수 있다.
제3 절연층(313)은 초기화 전압선(340) 상에 배치될 수 있다. 제3 절연층(313)은 제2 절연층(312) 상에서 초기화 전압선(340)을 덮을 수 있다. 제3 절연층(313)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
데이터선(350)은 제3 절연층(313) 상에 배치될 수 있다. 데이터선(350)은 몰리브데넘(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 타이타늄(Ti), 탄탈럼(Ta), 텅스텐(W), 구리(Cu) 등과 같은 금속을 포함할 수 있다.
일 실시예에 있어서, 패드(310)는 스캔선(330), 초기화 전압선(340), 및 데이터선(350) 중 하나와 같은 층에 배치될 수 있다. 다시 말해, 패드(310)는 제1 절연층(311)과 제2 절연층(312) 사이, 제2 절연층(312)과 제3 절연층(313) 사이, 및 제3 절연층(313)과 제4 절연층(314) 사이 중 하나에 배치될 수 있다. 패드(310)는 스캔선(330), 초기화 전압선(340), 및 데이터선(350) 중 적어도 하나에 연결되어 스캔 신호들(도 3의 GW, GI, GB), 초기화 전압(도 3의 VINT), 및 데이터 신호(도 3의 Data)를 각각 제공할 수 있다.
제4 절연층(314)은 데이터선(350) 상에 배치될 수 있다. 제4 절연층(314)은 제3 절연층(313) 상에서 데이터선(350)을 덮을 수 있다. 제4 절연층(314)은 폴리아크릴계 수지(polyacrylic resin), 폴리이미드계(polyimide-based resin) 수지 등과 같은 유기 절연 물질을 포함할 수 있다. 제4 절연층(314)의 상면은 실질적으로 평탄할 수 있다.
발광층(400)은 회로층(300) 상에 배치될 수 있다. 발광층(400)은 격벽(410), 반사층(420), 전극층(430), 제5 절연층(415), 발광 소자(NED), 제6 절연층(416), 제1 접촉 전극(441), 제7 절연층(417), 제2 접촉 전극(442), 및 제8 절연층(418)을 포함할 수 있다.
격벽(410)은 제4 절연층(314) 상에 배치될 수 있다. 격벽(410)은 테이퍼(taper)진 단면 형상을 가질 수 있다. 다시 말해, 격벽(410)의 측면은 경사지게 형성되고, 제4 절연층(314)의 상면과 예각을 이룰 수 있다. 이 경우, 발광 소자(NED)의 측면에서 방출되는 광은 격벽(410)의 측면에 대응하는 반사층(420)에 의해 대체적으로 상부 방향으로 반사될 수 있다. 격벽(410)은 폴리아크릴계 수지(polyacrylic resin), 폴리이미드계(polyimide-based resin) 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
반사층(420)은 격벽(410) 상에 배치될 수 있다. 반사층(420)은 제4 절연층(314) 상에서 격벽(410)을 커버할 수 있다. 반사층(420)은 제1 반사 패턴(421) 및 제2 반사 패턴(422)을 포함할 수 있다.
반사층(420)은 광을 반사하는 반사 특성을 가지는 반사성 물질(또는, 반사율이 높은 물질)을 포함할 수 있다. 예를 들면, 상기 반사 물질은 은(Ag), 마그네슘(Mg), 크로뮴(Cr), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 알루미늄(Al), 알루미늄-리튬(Al-Li), 마그네슘-인듐(Mg-In), 및 마그네슘-은(Mg-Ag) 중 적어도 하나를 포함할 수 있다.
전극층(430)은 반사층(420) 상에 배치될 수 있다. 전극층(430)은 반사층(420)을 커버할 수 있다. 전극층(430)은 제1 화소 전극 패턴(431) 및 제2 화소 전극 패턴(432)을 포함할 수 있다. 제1 화소 전극 패턴(431)은 제4 절연층(314) 상에서 제1 반사 패턴(421)을 커버할 수 있다. 제2 화소 전극 패턴(432)은 제4 절연층(314) 상에서 제2 반사 패턴(422)을 커버할 수 있다.
전극층(430)은 상대적으로 우수한 전기 전도성을 가질 수 있다. 전극층(430)은 회로층(300)으로부터 전달되는 전기 신호를 접촉 전극들(441, 442)에 전달할 수 있다. 전극층(430)은 투명 도전성 물질을 포함할 수 있다. 예를 들면, 전극층(430)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 물질을 포함할 수 있다.
제1 반사 패턴(421)과 제1 화소 전극 패턴(431)은 제1 화소 전극(PE1)을 형성하고, 제2 반사 패턴(422)과 제2 화소 전극 패턴(432)은 제2 화소 전극(PE2)을 형성할 수 있다.
제5 절연층(415)은 제1 화소 전극(PE1)의 일부와 제2 화소 전극(PE2)의 일부 상에 배치될 수 있다. 제5 절연층(415)은 제4 절연층(314) 상의 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에 배치될 수 있다. 제5 절연층(415)은 제1 화소 전극(PE1)과 제2 화소 전극(PE2)을 절연시킬 수 있다.
발광 소자(NED)는 제5 절연층(415) 상에 배치될 수 있다. 발광 소자(NED)는 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에 배치될 수 있다. 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 일정 간격만큼 이격되어 배치되고, 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이의 간격은 발광 소자(NED)의 길이와 같거나 발광 소자(NED)의 길이보다 작을 수 있다.
발광 소자(NED)는 발광 다이오드(light emitting diode, LED)일 수 있다. 발광 소자(NED)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 일 실시예에 있어서, 발광 소자(NED)는 무기 발광 다이오드일 수 있다. 이 경우, 서로 대향하는 두 개의 전극들 사이에 무기 결정 구조를 가지는 발광 물질을 배치하고 상기 발광 물질에 특정 방향으로 전계를 형성하면, 상기 무기 발광 다이오드가 특정 극성이 형성되는 상기 전극들 사이에 정렬될 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 발광 소자(NED)는 유기 발광 다이오드일 수도 있다.
도 6은 도 5의 발광 소자(NED)를 나타내는 도면이다.
도 5 및 도 6을 참조하면, 발광 소자(NED)는 제1 반도체층(910), 제2 반도체층(920), 활성 물질층(930), 및 절연성 물질층(940)을 포함할 수 있다. 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)으로부터 인가되는 전기 신호는 제1 및 제2 반도체층들(910, 920)을 통해 활성 물질층(930)으로 전달되어 발광 소자(NED)로부터 광이 방출될 수 있다.
제1 반도체층(910)은 n형 반도체를 포함할 수 있다. 예를 들면, 상기 n형 반도체는 n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN, 및 InN 중 적어도 하나일 수 있다. 제1 반도체층(910)에는 제1 도전성 도펀트가 도핑될 수 있다. 예를 들면, 상기 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다.
제2 반도체층(920)은 p형 반도체를 포함할 수 있다. 예를 들면, 상기 p형 반도체는 p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 하나일 수 있다. 제2 반도체층(920)은 제2 도전성 도펀트가 도핑될 수 있다. 예를 들면, 상기 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다.
활성 물질층(930)은 제1 반도체층(910)과 제2 반도체층(920) 사이에 배치될 수 있다. 활성 물질층(930)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 또는, 활성 물질층(930)은 밴드갭(Band gap) 에너지가 큰 반도체 물질과 밴드갭 에너지가 작은 반도체 물질이 서로 교번적으로 적층된 구조를 가질 수도 있다. 활성 물질층(930)은 제1 반도체층(910) 및 제2 반도체층(920)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
절연성 물질층(940)은 발광 소자(NED)의 외부에 형성되어 발광 소자(NED)를 보호할 수 있다. 일 실시예에 있어서, 절연성 물질층(940)은 발광 소자(NED)의 측부를 둘러싸도록 형성되고, 발광 소자(NED)의 길이 방향의 양 단부들, 예를 들면, 제1 반도체층(910) 및 제2 반도체층(920)이 배치되는 양 단부들에는 형성되지 않을 수 있다. 절연성 물질층(940)은 활성 물질층(930)이 제1 화소 전극(PE1) 또는 제2 화소 전극(PE2)과 직접 접촉하는 경우에 발생할 수 있는 전기적인 단락을 방지할 수 있다.
일 실시예에 있어서, 발광 소자(NED)는 원통 형상을 가질 수 있다. 그러나 발광 소자(NED)의 형태는 이에 한정되지 아니하고, 다른 실시예에 있어서, 발광 소자(NED)는 정육면체 형상, 직육면체 형상, 육각 기둥 형상 등 다양한 형태를 가질 수도 있다.
다시 도 5를 참조하면, 제6 절연층(416)은 발광 소자(NED) 상에 배치될 수 있다. 제6 절연층(416)은 발광 소자(NED)를 보호하고, 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에서 발광 소자(NED)를 고정할 수 있다.
제6 절연층(416) 상에는 제1 접촉 전극(441) 및 제2 접촉 전극(442)이 배치될 수 있다. 제1 접촉 전극(441)은 제1 화소 전극(PE1) 상에 배치되고, 제6 절연층(416)의 적어도 일부와 중첩할 수 있다. 제2 접촉 전극(442)은 제2 화소 전극(PE2) 상에 배치되고, 제1 접촉 전극(441)과 이격되며, 제6 절연층(416)의 적어도 일부와 중첩할 수 있다.
제1 접촉 전극(441) 및 제2 접촉 전극(442)은 제1 화소 전극 패턴(431) 및 제2 화소 전극 패턴(432)에 각각 접촉할 수 있다. 제1 접촉 전극(441) 및 제2 접촉 전극(442)은 발광 소자(NED)의 제1 반도체층(도 6의 910) 및 제2 반도체층(도 6의 920)에도 각각 접촉할 수 있다. 이에 따라, 제1 접촉 전극(441)과 제2 접촉 전극(442)은 제1 화소 전극(PE1)과 제2 화소 전극(PE2)에 인가된 전기 신호를 발광 소자(NED)에 전달할 수 있다.
제1 접촉 전극(441)은 제1 화소 전극(PE1)을 덮고, 부분적으로 발광 소자(NED) 및 제6 절연층(416)에 접촉할 수 있다. 제2 접촉 전극(442)은 제2 화소 전극(PE2)을 덮고, 부분적으로 발광 소자(NED), 제6 절연층(416), 및 제7 절연층(417)에 접촉할 수 있다.
제1 접촉 전극(441)과 제2 접촉 전극(442)은 제6 절연층(416) 또는 제7 절연층(417) 상에서 서로 이격될 수 있다. 제1 접촉 전극(441)과 제2 접촉 전극(442)은 도전 물질을 포함할 수 있다. 예를 들면, 상기 도전 물질은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다.
제7 절연층(417)은 제1 접촉 전극(441) 상에 배치될 수 있다. 제7 절연층(417)은 제6 절연층(416) 상에서 제1 접촉 전극(441)을 전체적으로 덮을 수 있다. 이에 따라, 제7 절연층(417)은 제1 접촉 전극(441)을 보호하고, 제1 접촉 전극(441)으로부터 제2 접촉 전극(442)을 절연시킬 수 있다.
제8 절연층(418)은 제7 절연층(418) 및 제2 접촉 전극(442) 상에 배치될 수 있다. 제8 절연층(418)은 외부로부터 제1 화소 전극(PE1), 제2 화소 전극(PE2), 발광 소자(NED) 등을 보호할 수 있다.
봉지층(500)은 발광층(400) 상에 배치될 수 있다. 봉지층(500)은 회로층(300) 상에서 발광층(400)을 덮을 수 있다. 봉지층(500)은 외부의 산소, 수분 등과 같은 불순물로부터 발광층(400)을 보호할 수 있다. 일 실시예에 있어서, 봉지층(500)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 상기 무기 봉지층과 상기 유기 봉지층은 발광층(400) 상에 서로 교번적으로 배치될 수 있다.
잔류 패턴(610)은 제1 기판층(110)의 하면(112) 상에 배치될 수 있다. 잔류 패턴(610)은 제1 기판층(110)의 하면(112)에 접촉할 수 있다.
후술하는 바와 같이, 제1 기판층(110)으로부터 희생층(도 13의 600) 및 캐리어 글래스(도 13의 800)를 분리하는 과정에서, 희생층(600)의 일부가 잔류하여 제1 기판층(110)의 하면(112) 상에 잔류 패턴(610)이 형성될 수 있다. 이에 따라, 잔류 패턴(610)은 평면상 제1 기판층(110)의 하면(112) 상에 불규칙하게 배치될 수 있다.
잔류 패턴(610)은 레이저에 대한 흡수율이 높고, 녹는점이 상대적으로 낮아 상기 레이저에 의해 접착력이 감소하는 물질을 포함할 수 있다. 일 실시예에 있어서, 잔류 패턴(610)은 타이타늄(Ti), 몰리브데넘(Mo), 몰리브데넘 산화물(MoO2) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 레이저에 대한 잔류 패턴(610)의 흡수율은 약 25% 이상일 수 있다. 레이저에 대한 잔류 패턴(610)의 흡수율에 대해서는 아래에서 후술한다.
일 실시예에 있어서, 잔류 패턴(610)의 녹는점은 약 3000 도 이하일 수 있다. 잔류 패턴(610)의 녹는점에 대해서는 아래에서 후술한다.
구동 소자(700)는 제1 기판층(110)의 하면(112) 상에 배치될 수 있다. 구동 소자(700)는 배선(140)에 전기적으로 연결될 수 있다. 구동 소자(700)는 제1 기판층(110)에 형성되는 제1 관통홀(CH1) 내로 연장되는 배선(140)에 직접 접촉하거나, 이방성 도전 필름(anisotropic conductive film, ACF) 등을 통해 배선(140)에 연결될 수 있다.
일 실시예에 있어서, 구동 소자(700)는 연성 인쇄 회로 기판 및 집적 회로 칩 중 적어도 하나를 포함할 수 있다. 구동 소자(700)는 스캔 구동부(도 2의 SD), 데이터 구동부(도 2의 DD), 발광 제어 구동부(도 2의 ED), 및/또는 타이밍 제어부(도 2의 TC)를 포함할 수 있다.
본 발명의 실시예들에 따른 표시 패널(11)에 있어서, 구동 소자(700)가 기판(100)의 하면 상에 배치되고, 기판(100) 내에 배치되는 배선(140)을 통해 패드(310)에 연결됨에 따라, 표시 패널(11)의 데드 스페이스가 감소할 수 있다. 또한, 본 발명의 실시예들에 따른 표시 장치(10)가 데드 스페이스가 감소된 표시 패널들(11~19)을 포함함에 따라, 표시 패널들(11~19) 사이의 비표시 영역이 감소할 수 있다. 이에 따라, 표시 장치(10)가 상대적으로 대면적의 화면을 제공할 수 있다.
도 7, 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 및 도 14는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 7 내지 도 14는 도 4의 표시 패널(11)의 제조 방법을 나타낼 수 있다.
도 7을 참조하면, 캐리어 글래스(800) 상에 희생층(600)을 형성할 수 있다. 캐리어 글래스(800)는 표시 패널을 형성하는 과정에서 상기 표시 패널을 지지할 수 있다.
희생층(600)은 레이저에 대한 흡수율이 높고, 녹는점이 상대적으로 낮아 상기 레이저에 의해 접착력이 감소하는 물질로 형성될 수 있다. 일 실시예에 있어서, 희생층(600)은 타이타늄(Ti), 몰리브데넘(Mo), 몰리브데넘 산화물(MoO2) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 레이저에 대한 희생층(600)의 흡수율은 약 25% 이상일 수 있다. 레이저에 대한 희생층(600)의 흡수율이 약 25% 보다 작은 경우에 희생층(600)이 레이저를 충분히 흡수하지 못할 수 있다. 이 경우, 후술하는 바와 같이, 희생층(600)과 캐리어 글래스(800)를 제1 기판층(110)으로부터 분리하는 과정에서 희생층(600)이 제1 기판층(110)으로부터 용이하게 분리되지 않을 수 있다.
일 실시예에 있어서, 희생층(600)의 녹는점은 약 3000도 이하일 수 있다. 희생층(600)의 녹는점이 약 3000도 보다 큰 경우에 레이저에 의해 희생층(600)의 상태가 고상에서 액상으로 변하지 않을 수 있다. 이 경우, 희생층(600)과 캐리어 글래스(800)를 제1 기판층(110)으로부터 분리하는 과정에서 희생층(600)이 제1 기판층(110)으로부터 용이하게 분리되지 않을 수 있다.
일 실시예에 있어서, 희생층(600)의 두께는 약 300 Å 이상 및 약 1000 Å 이하일 수 있다. 희생층(600)의 두께가 약 300 Å 보다 작은 경우에, 후술하는 바와 같이, 제1 기판층(110)에 제1 관통홀(CH1)을 형성하는 과정에서 희생층(600)이 관통될 수 있다. 희생층(600)의 두께가 약 1000 Å 보다 큰 경우에 희생층(600)이 레이저를 충분히 흡수하지 못할 수 있다. 이 경우, 희생층(600)과 캐리어 글래스(800)를 제1 기판층(110)으로부터 분리하는 과정에서 희생층(600)이 제1 기판층(110)으로부터 용이하게 분리되지 않을 수 있다.
도 8을 참조하면, 희생층(600) 상에 제1 기판층(110) 및 제1 배리어층(120)을 형성할 수 있다. 먼저, 희생층(600) 상에 유기 절연 물질을 이용하여 제1 기판층(110)을 형성할 수 있다. 그 다음, 제1 기판층(110) 상에 무기 절연 물질을 이용하여 제1 배리어층(120)을 형성할 수 있다.
도 9를 참조하면, 제1 기판층(110) 및 제1 배리어층(120)에 제1 관통홀(CH1)을 형성할 수 있다. 희생층(600)의 두께가 약 300 Å 이상인 경우에 제1 관통홀(CH1)을 형성하는 과정에서 희생층(600)이 관통되는 것을 방지할 수 있다.
일 실시예에 있어서, 제1 관통홀(CH1)은 식각 공정으로 형성될 수 있다. 예를 들면, 제1 관통홀(CH1)은 건식 식각 공정으로 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 제1 관통홀(CH1)은 레이저 조사에 의해 형성될 수도 있다.
도 10을 참조하면, 제1 기판층(110)의 상면(111) 상에 배선(140)을 형성할 수 있다. 제1 배리어층(120) 상에 도전 물질을 이용하여 배선(140)을 형성할 수 있다. 배선(140)은 제1 기판층(110)에 형성되는 제1 관통홀(CH1) 내로 연장될 수 있다.
도 11을 참조하면, 배선(140) 상에 제2 기판층(130)을 형성할 수 있다. 제1 배리어층(120) 상에 유기 절연 물질을 이용하여 배선(140)을 덮는 제2 기판층(130)을 형성할 수 있다. 일 실시예에 있어서, 제2 기판층(130)은 제1 기판층(110)과 실질적으로 같은 물질을 이용하여 형성될 수 있다. 제1 기판층(110), 제1 배리어층(120), 및 제2 기판층(130)은 기판(100)을 형성할 수 있다.
도 12를 참조하면, 기판(100) 상에 회로층(300), 발광층(400), 및 봉지층(500)을 순차적으로 형성할 수 있다.
회로층(300)은 패드(310)를 포함할 수 있다. 패드(310)는 제2 기판층(130)에 형성되는 제2 관통홀(CH2)을 통해 배선(140)에 접촉할 수 있다. 일 실시예에 있어서, 패드(310)는 회로층(300)의 스캔선(도 5의 330), 초기화 전압선(도 5의 340), 및 데이터선(도 5의 350) 중 하나와 실질적으로 동시에 형성될 수 있다.
도 13을 참조하면, 희생층(600)에 레이저(LASER)를 조사하여 제1 기판층(110)으로부터 희생층(600) 및 캐리어 글래스(800)를 분리할 수 있다. 일 실시예에 있어서, 레이저(LASER)는 캐리어 글래스(800)의 아래에서 조사될 수 있다.
희생층(600)에 레이저(LASER)가 조사되면 희생층(600)이 고상에서 액상으로 변할 수 있고, 이에 따라, 희생층(600)의 접착력이 감소할 수 있다. 따라서, 제1 기판층(110)으로부터 희생층(600) 및 캐리어 글래스(800)가 용이하게 분리될 수 있다. 한편, 제1 기판층(110)으로부터 희생층(600)을 분리하는 과정에서 희생층(600)의 일부가 제1 기판층(110)의 하면(112) 상에 잔류하여 잔류 패턴(610)을 형성할 수 있다.
도 14를 참조하면, 제1 기판층(110)의 하면(112)에 구동 소자(700)를 부착할 수 있다. 구동 소자(700)는 배선(140)에 전기적으로 연결될 수 있다.
종래 기술에 따른 표시 패널의 제조 방법에 있어서, 봉지층(500) 상에 보호 글래스를 부착한 후에 제1 기판층(110)을 관통하는 제1 관통홀(CH1)을 형성하고, 캐리어 글래스(800)를 제1 기판층(110)으로부터 분리할 수 있다. 이 경우, 상기 보호 글래스가 추가적으로 필요함에 따라 상기 표시 패널의 제조 비용이 증가할 수 있고, 상기 보호 글래스를 봉지층(500)으로부터 분리하는 과정에서 정전기가 발생하여 상기 표시 패널이 손상될 수 있다.
그러나 본 발명의 실시예들에 따른 표시 패널(11)의 제조 방법에 있어서, 제1 기판층(110)을 관통하는 제1 관통홀(CH1)을 형성한 후에 회로층(300), 발광층(400), 및 봉지층(500)을 순차적으로 형성하고, 희생층(600)에 레이저를 조사하여 제1 기판층(110)으로부터 캐리어 글래스(800)를 분리함에 따라, 제1 관통홀(CH1)의 형성 및 캐리어 글래스(800)의 분리를 위해 사용되는 보호 글래스가 필요하지 않을 수 있다. 이에 따라, 표시 패널(11)의 제조 비용이 감소하고, 상기 보호 글래스를 봉지층(500)으로부터 분리하는 과정에서 정전기가 발생하는 것을 방지할 수 있다.
도 15는 도 1의 I-I' 선을 따라 자른 표시 패널(11)의 다른 예를 나타내는 단면도이다.
도 15를 참조하면, 표시 패널(11)은 기판(100), 배선(140), 회로층(300), 발광층(400), 봉지층(500), 잔류 패턴(610), 및 구동 소자(700)를 포함할 수 있다. 도 15를 참조하여 설명하는 표시 패널은 배선(140)의 위치를 제외하고는 도 4 및 도 5를 참조하여 설명한 표시 패널과 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
일 실시예에 있어서, 배선(140)은 제1 기판층(110)과 제1 배리어층(120) 사이에 배치될 수 있다. 이 경우, 제1 배리어층(120)은 배선(140)을 덮을 수 있다. 패드(310)는 제1 배리어층(120) 및 제2 기판층(130)에 형성되는 제2 관통홀(CH2)을 통해 배선(140)에 접촉할 수 있다.
도 16, 도 17, 및 도 18은 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 16, 도 17, 및 도 18은 도 15의 표시 패널(11)의 제조 방법을 나타낼 수 있다.
도 16 내지 도 18을 참조하여 설명하는 표시 패널의 제조 방법은 배선(140)의 위치를 제외하고는 도 7 내지 도 14를 참조하여 설명한 표시 패널의 제조 방법과 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 16을 참조하면, 먼저, 희생층(600) 상에 제1 기판층(110)을 형성할 수 있다. 그 다음, 제1 기판층(110)에 제1 관통홀(CH1)을 형성할 수 있다.
도 17을 참조하면, 제1 기판층(110)의 상면(111) 상에 배선(140)을 형성할 수 있다. 제1 기판층(110) 상에 도전 물질을 이용하여 배선(140)을 형성할 수 있다. 배선(140)은 제1 기판층(110)에 형성되는 제1 관통홀(CH1) 내로 연장될 수 있다.
도 18을 참조하면, 배선(140) 상에 제1 배리어층(120) 및 제2 기판층(130)을 순차적으로 형성할 수 있다. 제1 기판층(110) 상에 무기 절연 물질을 이용하여 배선(140)을 덮는 제1 배리어층(120)을 형성하고, 제1 배리어층(120) 상에 유기 절연 물질을 이용하여 제2 기판층(130)을 형성할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110: 제1 기판층 120: 배리어층
130: 제2 기판층 140: 배선
300: 회로층 310: 패드
400: 발광층 500: 봉지층
600: 희생층 610: 잔류 패턴
700: 구동 소자 800: 캐리어 글래스

Claims (20)

  1. 캐리어 글래스 상에 희생층을 형성하는 단계;
    상기 희생층 상에 유기 절연 물질을 포함하는 제1 기판층을 형성하는 단계;
    상기 제1 기판층에 상기 제1 기판층을 관통하는 제1 관통홀을 형성하는 단계;
    상기 제1 기판층의 상면 상에 상기 제1 관통홀 내로 연장되는 배선을 형성하는 단계;
    상기 배선 상에 회로층, 발광층, 및 봉지층을 순차적으로 형성하는 단계;
    상기 희생층에 레이저를 조사하여 상기 제1 기판층으로부터 상기 희생층 및 상기 캐리어 글래스를 분리하는 단계; 및
    상기 제1 기판층의 하면 상에 상기 제1 관통홀을 통해 상기 배선에 전기적으로 연결되는 구동 소자를 부착하는 단계를 포함하는, 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 희생층은 타이타늄(Ti), 몰리브데넘(Mo), 및 몰리브데넘 산화물(MoO2) 중 적어도 하나를 포함하는, 표시 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 레이저에 대한 상기 희생층의 흡수율은 25% 이상인, 표시 장치의 제조 방법.
  4. 제1 항에 있어서,
    상기 희생층의 녹는점은 3000 도 이하인, 표시 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 희생층의 두께는 300 Å 이상 및 1000 Å 이하인, 표시 장치의 제조 방법.
  6. 제1 항에 있어서,
    상기 제1 관통홀은 식각 공정으로 형성되는, 표시 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 배선을 형성하는 단계 이후 및 상기 회로층, 상기 발광층, 및 상기 봉지층을 순차적으로 형성하는 단계 이전에,
    상기 제1 기판층 상에 상기 배선을 덮고 상기 제1 기판층과 같은 물질을 포함하는 제2 기판층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  8. 제7 항에 있어서,
    상기 회로층은 패드를 포함하고,
    상기 패드는 상기 제2 기판층에 형성되는 제2 관통홀을 통해 상기 배선에 접촉하는, 표시 장치의 제조 방법.
  9. 제7 항에 있어서,
    상기 제1 기판층을 형성하는 단계 이후 및 상기 제1 관통홀을 형성하는 단계 이전에,
    상기 제1 기판층 상에 무기 절연 물질을 포함하는 배리어층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  10. 제7 항에 있어서,
    상기 배선을 형성하는 단계 이후 및 상기 제2 기판층을 형성하는 단계 이전에,
    상기 제1 기판층 상에 상기 배선을 덮고 무기 절연 물질을 포함하는 배리어층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  11. 제1 항에 있어서,
    상기 레이저는 상기 캐리어 글래스의 아래에서 조사되는, 표시 장치의 제조 방법.
  12. 유기 절연 물질을 포함하는 제1 기판층;
    상기 제1 기판층의 상면 상에 배치되는 배선;
    상기 배선 상에 배치되는 회로층;
    상기 회로층 상에 배치되는 발광층;
    상기 발광층 상에 배치되는 봉지층;
    상기 제1 기판층의 하면 상에 배치되고, 타이타늄(Ti), 몰리브데넘(Mo), 및 몰리브데넘 산화물(MoO2) 중 적어도 하나를 포함하는 잔류 패턴; 및
    상기 제1 기판층의 상기 하면 상에 배치되고, 상기 제1 기판층에 형성되는 제1 관통홀을 통해 상기 배선에 전기적으로 연결되는 구동 소자를 포함하는, 표시 장치.
  13. 제12 항에 있어서,
    레이저에 대한 상기 잔류 패턴의 흡수율은 25% 이상인, 표시 장치.
  14. 제12 항에 있어서,
    상기 잔류 패턴의 녹는점은 3000 도 이하인, 표시 장치.
  15. 제12 항에 있어서,
    상기 배선과 상기 회로층 사이에 배치되고, 상기 제1 기판층과 같은 물질을 포함하는 제2 기판층을 더 포함하는, 표시 장치.
  16. 제15 항에 있어서,
    상기 회로층은 패드를 포함하고,
    상기 패드는 상기 제2 기판층에 형성되는 제2 관통홀을 통해 상기 배선에 접촉하는, 표시 장치.
  17. 제16 항에 있어서,
    상기 회로층은,
    상기 제2 기판층 상에 배치되는 반도체층;
    상기 반도체층 상에 배치되는 스캔선;
    상기 스캔선 상에 배치되는 초기화 전압선; 및
    상기 초기화 전압선 상에 배치되는 데이터선을 포함하고,
    상기 패드는 상기 스캔선, 상기 초기화 전압선, 및 상기 데이터선 중 하나와 같은 층에 배치되는, 표시 장치.
  18. 제15 항에 있어서,
    상기 제1 기판층과 상기 배선 사이 또는 상기 배선과 상기 제2 기판층 사이에 배치되고, 무기 절연 물질을 포함하는 배리어층을 더 포함하는, 표시 장치.
  19. 제12 항에 있어서,
    상기 발광층은 무기 발광 다이오드를 포함하는, 표시 장치.
  20. 제12 항에 있어서,
    상기 구동 소자는 연성 인쇄 회로 기판 및 집적 회로 칩 중 적어도 하나를 포함하는, 표시 장치.
KR1020200179047A 2020-12-18 2020-12-18 표시 장치 및 표시 장치의 제조 방법 KR20220088608A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200179047A KR20220088608A (ko) 2020-12-18 2020-12-18 표시 장치 및 표시 장치의 제조 방법
US17/494,260 US20220199852A1 (en) 2020-12-18 2021-10-05 Display device and method of manufacturing display device
CN202111534535.3A CN114649364A (zh) 2020-12-18 2021-12-15 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200179047A KR20220088608A (ko) 2020-12-18 2020-12-18 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220088608A true KR20220088608A (ko) 2022-06-28

Family

ID=81992017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200179047A KR20220088608A (ko) 2020-12-18 2020-12-18 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20220199852A1 (ko)
KR (1) KR20220088608A (ko)
CN (1) CN114649364A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049735B1 (ko) * 2013-04-30 2019-11-28 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
CN114649364A (zh) 2022-06-21
US20220199852A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US11877486B2 (en) Display device including a control line
KR102464131B1 (ko) 전계발광 표시장치
KR20230131806A (ko) 표시 장치
US8896044B1 (en) Organic light emitting diode display
JP2010085695A (ja) アクティブマトリクス型表示装置
GB2510480A (en) Display device with auxiliary electrodes on a second substrate
US11961950B2 (en) Display device
KR20110111746A (ko) 유기 발광 표시 장치
US10950822B2 (en) Display device capable of improving light extraction efficiency
US20130153914A1 (en) Organic light-emitting display device and method of manufacturing the same
WO2021227623A9 (zh) 像素单元、显示基板及显示装置
US20230030747A1 (en) Display apparatus
KR20210007073A (ko) 표시 장치
KR20210010696A (ko) 표시 장치
US20180351133A1 (en) Display Device
US8242492B2 (en) Organic light emitting diode display
KR102434199B1 (ko) 표시장치
CN113130512B (zh) 显示装置
CN211629115U (zh) 像素单元、显示基板及显示装置
US11031447B2 (en) Flexible display
KR20220088608A (ko) 표시 장치 및 표시 장치의 제조 방법
US11765953B2 (en) Display apparatus including overlapping elements
US20240179955A1 (en) Display device
US20220367593A1 (en) Display device
KR20240067187A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination