KR20240067187A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240067187A
KR20240067187A KR1020220147393A KR20220147393A KR20240067187A KR 20240067187 A KR20240067187 A KR 20240067187A KR 1020220147393 A KR1020220147393 A KR 1020220147393A KR 20220147393 A KR20220147393 A KR 20220147393A KR 20240067187 A KR20240067187 A KR 20240067187A
Authority
KR
South Korea
Prior art keywords
layer
supply line
line
connection electrode
disposed
Prior art date
Application number
KR1020220147393A
Other languages
English (en)
Inventor
박준현
김형석
박희진
이선화
전무경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220147393A priority Critical patent/KR20240067187A/ko
Priority to US18/502,437 priority patent/US20240153460A1/en
Publication of KR20240067187A publication Critical patent/KR20240067187A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 기판; 상기 표시영역에 배치된 표시요소; 상기 기판 상에 차례로 배치된 제1반도체층, 게이트도전층, 제1연결전극층 및 제2연결전극층; 상기 주변영역에 배치된 바이어스전압 공급선;을 포함하고, 상기 바이어스전압 공급선은 서로 다른 층에 배치된 상부공급선 및 하부공급선을 포함하며, 상기 상부공급선은 상기 제2연결전극층과 동일한 층에 배치되는, 표시 장치를 제공한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예들은 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 표시 품질을 향상시킨 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 기판; 상기 표시영역에 배치된 표시요소; 상기 기판 상에 차례로 배치된 제1반도체층, 게이트도전층, 제1연결전극층 및 제2연결전극층; 상기 주변영역에 배치된 바이어스전압 공급선;을 포함하고, 상기 바이어스전압 공급선은 서로 다른 층에 배치된 상부공급선 및 하부공급선을 포함하며, 상기 상부공급선은 상기 제2연결전극층과 동일한 층에 배치되는, 표시 장치를 제공한다.
일 실시예에 있어서, 상기 제1반도체층 및 상기 제1연결전극층 사이에 배치된 기능층;을 더 포함하고, 상기 하부공급선은 상기 기능층과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 게이트도전층은 제1방향으로 연장된 게이트도전라인을 포함하고, 상기 제1연결전극층은 상기 제1방향으로 연장된 연결전극라인을 포함하며, 상기 주변영역에서 상기 연결전극라인은 상기 게이트도전라인과 컨택홀을 통해 연결되고, 상기 하부공급선은 상기 컨택홀에 대응하는 오픈영역을 가질 수 있다.
일 실시예에 있어서, 상기 기능층의 두께는 2000 내지 3000 으로 구비될 수 있다.
일 실시예에 있어서, 상기 기능층은 알루미늄(Al)을 포함할 수 있다.
일 실시예에 있어서, 상기 제1반도체층 상에 배치된 제2반도체층;을 더 포함하고, 상기 게이트도전층은 상기 제1반도체층과 상기 제2반도체층 사이에 배치된 제1게이트도전층, 제2게이트도전층 및 제2반도체층 상에 배치된 제3게이트도전층을 포함하며, 상기 기능층은 상기 제2게이트도전층과 상기 제2반도체층 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제1반도체층은 실리콘 반도체를 포함하고, 상기 제2반도체층은 산화물 반도체를 포함할 수 있다.
일 실시예에 있어서, 상기 하부공급선은 상기 제1연결전극층과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제1연결전극층은 주변영역에서 제1방향으로 연장된 연결전극라인을 포함하고, 상기 하부공급선은 상기 연결전극라인이 통과하는 오픈영역을 가질 수 있다.
일 실시예에 있어서, 상기 하부공급선은 상기 게이트도전층과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 상부공급선과 상기 하부공급선은 서로 중첩하며, 컨택홀을 통해 연결될 수 있다.
일 실시예에 있어서, 상기 표시영역 상에서 제1방향으로 바이어스전압선;을 더 포함하고, 상기 바이어스전압선은 상기 주변영역에서 제2방향으로 연장된 상기 바이어스전압 공급선과 연결될 수 있다.
일 실시예에 있어서, 상기 표시요소로 흐르는 구동전류의 크기를 제어하는 구동 트랜지스터;를 더 포함하며, 상기 바이어스전압선은 상기 구동트랜지스터에 바이어스전압을 전달할 수 있다.
본 발명의 다른 실시예는, 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 기판; 상기 표시영역에 배치되며, 화소전극, 발광층 및 대향전극을 포함하는 표시요소; 상기 기판 상에 차례로 배치된 반도체층, 게이트도전층, 제1연결전극층 및 제2연결전극층; 상기 주변영역에 배치된 제1초기화전압 공급선, 제2초기화전압 공급선 및 바이어스전압 공급선;을 포함하고, 상기 제1초기화전압 공급선, 제2초기화전압 공급선 및 바이어스전압 공급선 중 적어도 어느 하나는 서로 다른 층에 배치된 상부공급선 및 하부공급선을 포함하며, 상기 상부공급선은 상기 제2연결전극층과 동일한 층에 배치된 표시 장치를 제공한다.
일 실시예에 있어서, 상기 하부공급선은 상기 게이트도전층 또는 제1연결전극층과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제1연결전극층은 주변영역에서 제1방향으로 연장된 연결전극라인을 포함하고, 상기 하부공급선은 상기 연결전극라인이 통과하는 오픈영역을 가질 수 있다.
일 실시예에 있어서, 상기 반도체층과 상기 제1연결전극층 사이에 배치된 기능층;을 더 포함하고, 상기 하부공급선은 상기 기능층과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 게이트도전층은 제1방향으로 연장된 게이트도전라인을 포함하고, 상기 제1연결전극층은 상기 제1방향으로 연장된 연결전극라인을 포함하며, 상기 주변영역에서 상기 연결전극라인은 상기 게이트도전라인과 컨택홀을 통해 연결되고, 상기 하부공급선은 상기 컨택홀에 대응하는 오픈영역을 가질 수 있다.
일 실시예에 있어서, 상기 기능층은 알루미늄(Al)을 포함할 수 있다.
일 실시예에 있어서, 상기 표시영역 상에서 제1방향으로 연장된 제1초기화전압선, 제2초기화전압선 및 바이어스전압선;을 더 포함하고, 상기 제1초기화전압선은 상기 주변영역에서 제2방향으로 연장된 상기 제1초기화전압 공급선과 연결되며, 상기 제2초기화전압선은 상기 주변영역에서 제2방향으로 연장된 상기 제2초기화전압 공급선과 연결되고, 상기 바이어스전압선은 상기 주변영역에서 제2방향으로 연장된 상기 바이어스전압 공급선과 연결될 수 있다.
본 발명의 실시예들에 따르면, 표시요소를 구동하는 화소회로에 전압을 인가하는 복수의 전압선들 중 적어도 하나가 서로 다른 층에 배치된 복수의 배선으로 구비됨으로써 표시 품질을 향상시킨 표시장치를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 3는 일 실시예에 따른 화소회로의 등가회로도이다.
도 4a 및 도 4b는 표시 장치의 휘도 측정에 의한 광파형의 예시를 나타낸 도면들이다.
도 5a 및 도 5b는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도 및 단면도이다.
도 6a 및 도 6b는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도 및 단면도이다.
도 7a 및 도 7b는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도 및 단면도이다.
도 8a 및 도 8b는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도 및 단면도이다.
도 9는 일 실시예에 따른 표시 장치의 전압선과 전압 공급선의 연결관계를 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1제2등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예컨대, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이며, 도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다. 도 3는 일 실시예에 따른 화소회로의 등가회로도이다.
본 발명의 실시예들에 따른 표시 장치는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다.
도 1을 참조하면, 표시 장치(1)는 제1방향의 가장자리와 제2방향의 가장자리를 가질 수 있다. 여기서 제1방향 및 제2방향은 서로 교차하는 방향일 수 있다. 예를 들어, 제1방향 및 제2방향은 서로 예각일 수 있다. 다른 예로, 제1방향 및 제2방향은 서로 둔각을 이루거나, 직교할 수 있다. 이하에서는 제1방향 및 제2방향이 서로 직교하는 경우를 중심으로 상세히 설명하기로 한다. 예를 들어, 제1방향은 x 방향 또는 -x 방향일 수 있으며, 제2방향은 y 방향 또는 -y 방향일 수 있다. 제1방향과 제2방향에 수직한 제3방향은 z 방향 또는 -z 방향일 수 있다.
표시 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(PA)을 포함할 수 있다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소(PX)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 주변영역(PA)은 표시영역(DA)의 외곽에 배치되는 영역으로, 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(PA)에 의해 전체적으로 둘러싸일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시로서 유기발광표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 표시 장치는 무기발광표시 장치(Inorganic Light Emitting Display 또는 무기EL표시 장치)이거나, 양자점발광표시 장치(Quantum dot Light Emitting Display)와 같은 표시 장치일 수 있다. 예컨대, 표시 장치가 포함하는 디스플레이소자의 발광층은 유기물을 포함하거나 무기물을 포함할 수도 있다. 또한 표시 장치는 발광층과, 발광층에서 방출되는 광의 경로 상에 위치한 양자점을 구비할 수도 있다.
도 2를 참조하면, 표시 장치(1)는 표시패널(10)을 포함하고, 표시패널(10) 상부에는 표시패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시패널(10)을 이루는 각종 구성요소들은 기판(100) 상에 배치될 수 있다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(PA)을 포함할 수 있다.
표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 각 화소(PX)는 표시요소를 포함할 수 있다. 표시요소는 화소(PX)를 구동하는 화소회로에 연결될 수 있다. 표시요소는 유기발광다이오드 또는 퀀텀닷 유기발광다이오드 등을 포함할 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예를 들어, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 화소(PX)는 게이트선(GL) 및 데이터선(DL)에 연결된 화소회로 및 화소회로와 연결된 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다.
주변영역(PA)에는 표시영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들, 화소회로들과 전기적으로 연결된 외곽회로들, 인쇄회로기판이나 드라이버 IC칩이 부착되는 패드들이 위치할 수 있다. 예를 들어, 주변영역(PA)에는 제1스캔구동회로(SDRV1), 제2스캔구동회로(SDRV2), 단자부(PAD), 구동전압 공급선(11), 공통전압 공급선(13), 제1초기화전압 공급선(15), 제2초기화전압 공급선(17) 및 바이어스전압 공급선(19)이 배치될 수 있다.
제1초기화전압 공급선(15), 제2초기화전압 공급선(17) 및 바이어스전압 공급선(19)은 제2방향(예를 들면, ±y 방향)으로 연장될 수 있다.
제1초기화전압 공급선(15)은 표시영역(DA)에서 제1방향(예를 들면, ±x 방향)으로 연장된 제1초기화전압선(VL1)과 연결되어 화소회로에 제1초기화전압을 전달할 수 있다. 제2초기화전압 공급선(17)은 표시영역(DA)에서 제1방향(예를 들면, ±x 방향)으로 연장된 제2초기화전압선(VL2)과 연결되어 화소회로에 제2초기화전압을 전달할 수 있다. 바이어스전압 공급선(15)은 표시영역(DA)에서 제1방향(예를 들면, ±x 방향)으로 연장된 바이어스전압선(BL)과 연결되어 화소회로에 바이어스전압을 전달할 수 있다. 제1초기화전압 공급선(15), 제2초기화전압 공급선(17) 및 바이어스전압 공급선(19) 중 적어도 어느 하나는 서로 다른 층에 배치된 상부공급선 및 하부공급선을 포함할 수 있다. 구체적인 내용은 후술한다.
제1스캔구동회로(SDRV1)는 게이트선(GL)을 통해 화소회로들에 게이트제어신호인 스캔신호를 인가할 수 있다. 제1스캔구동회로(SDRV1)는 발광제어선(EL)을 통해 화소회로들에 발광제어신호를 인가할 수 있다. 제2스캔구동회로(SDRV2)는 표시영역(DA)을 기준으로 제1스캔구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1스캔구동회로(SDRV1)와 대략 평행할 수 있다. 표시영역(DA)의 화소(PX)들의 화소회로들 중 일부는 제1스캔구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2스캔구동회로(SDRV2)에 전기적으로 연결될 수 있다. 제2스캔구동회로(SDRV2)는 생략될 수 있다. 제1초기화전압 공급선(15), 제2초기화전압 공급선(17) 및 바이어스전압 공급선(19) 중 일부는 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDR2)와 중첩할 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시회로보드(30)와 연결될 수 있다. 표시회로보드(30)에는 표시구동부(32)가 배치될 수 있다.
표시구동부(32)는 제1스캔구동회로(SDRV1)와 제2스캔구동회로(SDRV2)에 전달하는 제어신호를 생성할 수 있다. 표시구동부(32)는 데이터신호를 생성하고, 생성된 데이터신호는 팬아웃선(FW) 및 팬아웃선(FW)과 연결된 데이터선(DL)을 통해 화소(PX)들의 화소회로들에 전달될 수 있다.
표시구동부(32)는 제1전원전압 공급선(11)에 제1전원전압(ELVDD)을 공급할 수 있고, 제2전원전압 공급선(13)에 제2전원전압(ELVSS)을 공급할 수 있다. 제1전원전압(ELVDD)은 제1전원전압 공급선(11)과 연결된 구동전압선(PL)을 통해 화소(PX)들의 화소회로들에 인가되고, 제2전원전압(ELVSS)은 제2전원전압 공급선(13)을 통해 표시요소들의 대향전극에 인가될 수 있다. 제1전원전압 공급선(11)은 단자부(PAD)와 연결되며, 표시영역(DA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 제2전원전압 공급선(13)은 단자부(PAD)와 연결되며, 루프 형상에서 일측이 개방된 형상을 가져, 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 3는 일 실시예에 따른 화소회로의 등가회로도이며, 도 4a 및 도 4b는 가변 주사율(VRR: Variable Refresh Rate)을 지원하는 표시 장치에서 서로 다른 구동주파수에 따른 광파형의 휘도 변화의 예시들이다.
도 3을 참조하면, 화소(PX)는 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 제1내지 제8트랜지스터들(T1 내지 T8), 커패시터(Cst) 및 이들에 연결된 신호선들을 포함할 수 있다. 신호선들은 데이터선(DL), 제1게이트선(GWL), 제2게이트선(GCL), 제3게이트선(GIL), 발광제어선(EML), 바이어스제어선(EBL), 제1및 제2초기화전압선(VL1, VL2), 구동전압선(PL), 바이어스전압선(BL)을 포함할 수 있다.
제1게이트선(GWL), 제2게이트선(GCL), 제3게이트선(GIL), 발광제어선(EML), 및 바이어스제어선(EBL)은 트랜지스터의 턴온 및 턴오프를 제어하는 게이트신호가 인가되는 게이트제어선일 수 있다. 구동전압선(PL)은 제1트랜지스터(T1)에 구동전압(ELVDD)을 전달할 수 있다. 구동전압(ELVDD)은 각 화소(PX)에 포함된 유기발광다이오드의 화소전극(제1전극 또는 애노드)에 제공되는 하이 전압일 수 있다. 제1초기화전압선(VL1)은 제1트랜지스터(T1)를 초기화하는 제1초기화전압(Vint)을 화소(PX)로 전달할 수 있다. 제2초기화전압선(VL2)은 유기발광다이오드(OLED)를 초기화하는 제2초기화전압(Vaint)을 화소(PX)로 전달할 수 있다. 바이어스전압선(BL)은 제1트랜지스터(T1)에 바이어스전압(Vbias)을 전달할 수 있다.
제1트랜지스터(T1)는 구동트랜지스터이고, 제2내지 제8트랜지스터들(T2 내지 T8)은 스위칭트랜지스터일 수 있다. 트랜지스터의 종류(N형 또는 P형) 및/또는 동작 조건에 따라, 제1내지 제8트랜지스터들(T1 내지 T8) 각각의 제1단자는 소스단자 또는 드레인단자이고, 제2단자는 제1단자와 다른 단자일 수 있다. 예를 들어, 제1단자가 소스단자인 경우 제2단자는 드레인단자일 수 있다. 일 실시예에서 소스단자 및 드레인단자는 각각 소스전극 및 드레인전극과 혼용되어 칭해질 수 있다.
제1트랜지스터(T1)는 구동전압선(PL)과 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결되고, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 제1트랜지스터(T1)는 제2노드(N2)에 연결된 게이트, 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함한다. 제1트랜지스터(T1)는 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급할 수 있다.
제2트랜지스터(T2)(데이터기입 트랜지스터)는 데이터선(DL) 및 제1노드(N1) 사이에 연결되며, 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다. 제1노드(N1)는 제1트랜지스터(M1)와 제5트랜지스터(T5)가 연결된 노드일 수 있다. 제2트랜지스터(T2)는 제1게이트선(GWL)에 연결된 게이트, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)(또는 제1트랜지스터(T1)의 제1단자)에 연결된 제2단자를 포함한다. 제2트랜지스터(T2)는 제1게이트선(GWL)을 통해 전달받은 제1게이트신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결될 수 있다. 제2노드(N2)는 제1트랜지스터(T1)의 게이트가 연결된 노드이고, 제3노드(N3)는 제1트랜지스터(T1)와 제6트랜지스터(T6)가 연결된 노드일 수 있다. 제3트랜지스터(T3)는 제2게이트선(GCL)에 연결된 게이트, 제2노드(N2)(또는 제1트랜지스터(T1)의 게이트)에 연결된 제1단자, 제3노드(N3)(또는 제1트랜지스터(T1)의 제2단자)에 연결된 제2단자를 포함한다. 제3트랜지스터(T3)는 제2게이트선(GCL)을 통해 전달받은 제2게이트신호(GC)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킴으로써 제1트랜지스터(T1)의 문턱전압을 보상할 수 있다. 제3트랜지스터(T3)는 직렬 연결된 한 쌍의 서브트랜지스터들을 포함할 수 있다.
제4트랜지스터(T4)(제1초기화 트랜지스터)는 제2노드(N2)와 제1초기화전압선(VL1) 사이에 연결될 수 있다. 제4트랜지스터(T4)는 제3게이트선(GIL)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자, 제1초기화전압선(VL1)에 연결된 제2단자를 포함한다. 제4트랜지스터(T4)는 제3게이트선(GIL)을 통해 전달받은 제3게이트신호(GI)에 따라 턴온되어 제1초기화전압(Vint)을 제1트랜지스터(T1)의 게이트에 전달하여 제1트랜지스터(T1)의 게이트를 초기화시킬 수 있다. 제4트랜지스터(T4)는 직렬 연결된 한 쌍의 서브트랜지스터들을 포함할 수 있다.
제5트랜지스터(T5)(제1발광제어 트랜지스터)는 구동전압선(PL)과 제1노드(N1) 사이에 연결될 수 있다. 제6트랜지스터(T6)(제2발광제어 트랜지스터)는 제3노드(N3)와 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제5트랜지스터(T5)는 발광제어선(EML)에 연결된 게이트, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함한다. 제6트랜지스터(T6)는 발광제어선(EML)에 연결된 게이트, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함한다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)가 발광제어선(EML)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 구동전류가 흐르게 된다.
제7트랜지스터(T7)(제2초기화 트랜지스터)는 유기발광다이오드(OLED)와 제2초기화전압선(VL2) 사이에 연결될 수 있다. 제7트랜지스터(T7)는 바이어스제어선(EBL)에 연결된 게이트, 제6트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 제2초기화전압선(VL2)에 연결된 제2단자를 포함할 수 있다. 제7트랜지스터(T7)는 바이어스제어선(EBL)을 통해 전달받은 바이어스제어신호(EB)에 따라 턴온되어 제2초기화전압(Vaint)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다. 제7트랜지스터(T7)는 생략될 수 있다.
제8트랜지스터(T8)(바이어스 트랜지스터)는 제1노드(N1)와 바이어스전압선(BL) 사이에 연결될 수 있다. 제8트랜지스터(T8)는 바이어스제어선(EBL)에 연결된 게이트, 바이어스전압선(BL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제8트랜지스터(T8)는 바이어스제어선(EBL)을 통해 전달받은 바이어스제어신호(EB)에 따라 턴온되어 바이어스전압(Vbias)을 제1트랜지스터(T1)의 제1단자에 인가하여 제1단자에 제1트랜지스터(T1)의 후속 동작에 적합한 전압을 사전 설정할 수 있다.
커패시터(Cst)는 제1전극 및 제2전극을 포함할 수 있다. 제1전극은 제1트랜지스터(T1)의 게이트에 연결되고, 제2전극은 구동전압선(PL)에 연결될 수 있다. 커패시터(Cst)는 구동전압선(PL) 및 제1트랜지스터(T1)의 게이트의 양단 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트에 인가되는 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극 및 대향전극을 포함하고, 대향전극은 제2전원전압(ELVSS)을 인가받을 수 있다. 제2전원전압(ELVSS)은 유기발광다이오드(OLED)의 대향전극(제2전극 또는 캐소드)에 제공되는 로우 전압일 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 이미지를 표시한다.
제1전원전압(ELVDD)은 제1전원전압 공급선(11)과 연결된 구동전압선(PL)을 통해 화소(PX)들의 화소회로들에 인가되고, 제2전원전압(ELVSS)은 제2전원전압 공급선(13)을 통해 표시요소들의 대향전극에 인가될 수 있다.
제1초기화전압 공급선(15)은 제1초기화전압선(VL1)을 통해 화소회로(PC)에 제1초기화전압(Vint)을 제공할 수 있다. 제2초기화전압 공급선(17)은 제2초기화전압선(VL2)을 통해 제2초기화전압(Vaint)을 제공할 수 있다. 바이어스전압 공급선(19)은 바이어스전압선(BL)을 통해 화소회로(PC)에 바이어스전압(Vbias)을 제공할 수 있다.
화소회로(PC)는 도 3을 참조하여 설명한 트랜지스터 및 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다. 예를 들어, 다른 실시예에서 화소회로(PC)는 2개 이상의 커패시터를 포함할 수 있다.
도 4a는 제8트랜지스터(T8)가 생략된 화소회로의 표시장치에서 광파형의 휘도 변화를 도시한 비교예이고, 도 4b는 본 발명의 실시예에 따른 제8트랜지스터(T8)가 구비된 화소회로의 표시장치에서 광파형의 휘도 변화이다. 도 4a에 도시된 바와 같이, 제8트랜지스터(T8)가 생략된 화소회로의 표시장치는 고주파(120Hz) 구동 및 저주파(48Hz) 구동시, 제1트랜지스터(T1)의 히스테리시스(hysteresis) 특성에 의해 저계조에서 시간이 경과할수록 휘도(luminance)가 변화(증가)하여 플리커 현상이 발생할 수 있다. 도 4b에 도시된 바와 같이, 제8트랜지스터(T8)를 이용하여 바이어스전압(Vbias)을 제1트랜지스터(T1)의 제1단자에 인가함으로써 표시장치의 고주파 구동과 저주파 구동시, 저계조에서 시간이 경과함에 따른 표시장치의 휘도 변화를 감소시켜 플리커 현상을 개선할 수 있다. 또한 저주파 구동시에 데이터를 인가하는 구간들 사이의 홀딩 구간에 바이어스전압(Vbias)을 제1트랜지스터(T1)의 제1단자에 인가함으로써 고주파 구동과 저주파 구동 간의 휘도 차가 최소화될 수 있다.
화소회로(PC)에 바이어스전압(Vbias)을 공급하기 위하여, 표시 장치(1) 외곽의 주변영역(PA)에 바이어스전압 공급선(19)이 배치될 수 있다. 바이어스전압 공급선(19)은 제1초기화전압 공급선(15) 및 제2초기화전압 공급선(17)과 나란히 배치될 수 있다. 이에 따라, 데드스페이스가 증가할 수 있다. 또한, 바이어스전압(Vbias)의 로드(load)에 의해 표시 장치의 시인성이 저하될 수 있다.
도 5a는 도 2의 A영역을 확대하여 나타낸 개략적인 단면도이며, 도 5b는 도 5a의 I-I'선 및 도 2의 V-V' 선에 따른 개략적인 단면도이다.
먼저, 도 5b를 참조하여, 표시 장치(1)에 포함된 구성들이 적층된 구조에 대해서 표시영역(DA)을 중심으로 설명하도록 한다.
표시영역(DA)에는 기판(100) 상에 제1박막트랜지스터(TFT1), 제2박막트랜지스터(TFT2), 커패시터(Cst) 및 표시요소(200)가 배치될 수 있다. 제1박막트랜지스터(TFT1)는 제1반도체층(Act1) 및 제1게이트전극(G1)을 포함할 수 있다. 제2박막트랜지스터(TFT2)는 제2반도체층(Act2) 및 제2게이트전극(G2)을 포함할 수 있다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다.
기판(100)은 상기 물질의 단층 또는 다층 구조를 가질 수 있으며, 다층 구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
기판(100)과 버퍼층(110) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(100) 등으로부터의 불순물이 제1반도체층(Act1) 및 제2반도체층(Act2)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(110) 사이에는 하부 금속층(BML)이 개재될 수 있다. 하부 금속층(BML)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
하부 금속층(BML)은 제1반도체층(Act1)과 적어도 일부 중첩할 수 있다. 하부 금속층(BML)은 제1반도체층(Act1)을 보호하는 역할을 할 수 있다. 하부 금속층(BML)은 임의의(또는, 기 설정된) 전압이 인가되도록 구성될 수 있다. 임의의 전압이 인가되는 하부 금속층(BML)을 통해 NMOS(n-channel MOSFET)과 PMOS(p-channel MOSFET)를 함께 포함하는 화소 회로를 구동할 때 제1반도체층(Act1)에 불필요한 전하가 쌓이는 것을 방지할 수 있다. 그 결과, 제1반도체층(Act1)을 포함하는 제1박막 트랜지스터(TFT1)의 특성이 안정적으로 유지될 수 있다.
버퍼층(110) 상에는 제1반도체층(Act1)이 배치될 수 있다. 제1반도체층(Act1)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 제1반도체층(Act1)은 채널 영역과 채널 영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 소스 영역 및 드레인 영역은 불순물(dopant)을 첨가하여 도핑된 영역일 수 있다. 제1반도체층(Act1)은 단층 또는 다층으로 구성될 수 있다.
기판(100) 상에는 제1반도체층(Act1)을 덮도록 제1절연층(111) 및 제2절연층(113)이 적층되어 배치될 수 있다. 제1절연층(111) 및 제2절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제1절연층(111) 상에는 제1게이트도전층(GL1)이 배치될 수 있다. 제1게이트도전층(GL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제1게이트도전층(GL1)의 일부는 제1박막트랜지스터(TFT1)의 제1게이트전극(G1)에 해당할 수 있다. 제1게이트도전층(GL1)은 제1방향(예를 들면, ±x 방향)으로 연장된 제1게이트도전라인(GL1_L)을 포함할 수 있다.
제2절연층(113) 상에는 제2게이트도전층(GL2)이 배치될 수 있다. 제2게이트도전층(GL2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제2게이트도전층(GL2)은 제1방향(예를 들면, ±x 방향)으로 연장된 제2게이트도전라인(GL2_L)을 포함할 수 있다.
제1게이트도전층(GL1) 및 제2게이트도전층(GL2)의 일부영역은 제2절연층(113)을 사이에 두고 서로 중첩하며, 커패시턴스를 형성할 수 있다. 이 경우, 제2절연층(113)은 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
제2절연층(113) 상에는 제2게이트도전층(GL2)을 덮도록 제3절연층(115)이 배치될 수 있다. 제3절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제3절연층(115) 상에는 기능층(LRM)이 배치될 수 있다. 기능층(LRM)은 낮은 면저항 가질 수 있다. 기능층(LRM)의 면저항은 약 0.2Ω/□ 일 수 있다. 기능층(LRM)은 저저항 금속층일 수 있다. 기능층(LRM)은 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 기능층(LRM)의 두께는 2000 내지 3000 으로 구비될 수 있다.
기능층(LRM) 및 제2게이트도전층(GL2)의 일부영역은 제3절연층(115)을 사이에 두고 서로 중첩하며, 커패시턴스를 형성할 수 있다. 이 경우, 제3절연층(115)은 유전체층의 기능을 할 수 있다.
기능층(LRM)의 일부영역은 제2반도체층(Act2)과 중첩할 수 있다. 제2반도체층(Act2)과 중첩하는 기능층(LRM)의 일부는 제2반도체층(Act2)을 보호하는 역할을 할 수 있다.
제3절연층(115) 상에는 기능층(LRM)을 덮도록 제4절연층(117)이 배치될 수 있다. 제4절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제4절연층(117) 상에는 제2반도체층(Act2)이 배치될 수 있다. 제2반도체층(Act2)은 산화물 반도체 물질을 포함할 수 있다. 제2반도체층(Act2)은 예컨대, 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다.
일 예로, 제2반도체층(Act2)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 산화물 반도체는 넓은 밴드갭(band gap, 약 3.1eV), 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설 전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않아 저주파 구동 시에도 전압 강하에 따른 휘도 변화가 크지 않은 장점이 있다.
제2반도체층(Act2)은 채널 영역과 채널 영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 제2반도체층(Act2)은 단층 또는 다층으로 구성될 수 있다.
제2반도체층(Act2) 하부에는 전술한 바와 같이 기능층(LRM)의 일부가 배치될 수 있다. 산화물 반도체 물질을 포함하는 제2반도체층(Act2)은 광에 취약한 특성을 갖기 때문에, 기능층(LRM)을 통해 제2반도체층(Act2)을 보호할 수 있다. 기능층(LRM)은 기판(100) 측에서 입사되는 외부 광에 의해 제2반도체층(Act2)에 포토커런트가 유발되어 산화물 반도체 물질을 포함하는 제2박막 트랜지스터(TFT2)의 소자 특성이 변화하는 것을 방지하는 역할을 할 수 있다.
도 5a 및 도 5b에서는 제5절연층(119)이 제2반도체층(Act2)을 덮도록 기판(100) 전면(全面)에 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 제5절연층(119)은 제2반도체층(Act2)의 일부와 중첩되도록 패터닝될 수 있다. 예컨대, 제5절연층(119)은 제2반도체층(Act2)의 채널 영역과 중첩되도록 패터닝될 수 있다.
제5절연층(119) 상에는 제3게이트도전층(GL3)이 배치될 수 있다. 제3게이트도전층(GL3)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제3게이트도전층(GL3)의 일부는 제2박막트랜지스터(TFT2)의 제2게이트전극(G2)에 해당할 수 있다. 제3게이트도전층(GL3)은 제1방향(예를 들면, ±x 방향)으로 연장된 제3게이트도전라인(GL3_L)을 포함할 수 있다.
제5절연층(119) 상에는 제3게이트도전층(GL3)을 덮도록 제6절연층(121)이 구비될 수 있다. 제6절연층(121)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제6절연층(121) 상에는 제1연결전극층(CM1)이 배치될 수 있다. 제1연결전극층(CM1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1연결전극층(CM1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1연결전극층(CM1)은 제1 내지 제6절연층(111, 113, 115, 117, 119, 121) 중 적어도 어느 하나에 형성된 컨택홀을 통해 제1반도체층(Act1), 제2반도체층(Act2), 제1 내지 제3게이트도전층(GL1, GL2, GL3) 및 기능층(LRM)과 연결될 수 있다. 제1연결전극층(CM1)의 일부는 상기 컨택홀에 매립될 수 있다.
제6절연층(121) 상에는 제1평탄화층(123) 및 제2평탄화층(125)이 적층되어 배치될 수 있다. 제1평탄화층(123) 및 제2평탄화층(125)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 제1평탄화층(123) 및 제2평탄화층(125)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 또는 이들의 블렌드 등을 포함할 수 있다.
제1평탄화층(123) 상에는 제2연결전극층(CM2)이 배치될 수 있다. 제2연결전극층(CM2)은 구동전압선(PL)을 포함할 수 있다. 제2연결전극층(CM2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2연결전극층(CM2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 제2연결전극층(CM2)은 제1평탄화층(123)에 형성된 컨택홀을 통해 제1연결전극층(CM1)에 연결될 수 있다. 제2연결전극층(CM2)의 일부는 상기 콘택홀에 매립될 수 있다.
제2평탄화층(125) 상에는 표시요소(200)가 배치될 수 있다. 표시요소(200)는 화소 전극(210), 유기 발광층을 포함하는 중간층(220), 및 대향 전극(230)을 포함할 수 있다.
화소 전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소 전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소 전극(210)은 ITO/Ag/ITO로 구비될 수 있다.
화소 전극(210)은 제2평탄화층(125)에 형성된 컨택홀을 통해 제2연결전극층(CM2)에 연결될 수 있다. 화소 전극(210)의 일부는 상기 컨택홀에 매립될 수 있으며, 화소 전극(210)과 제2연결전극층(CM2)은 연결될 수 있다. 화소 전극(210)은 제2연결전극층(CM2) 및 제1연결전극층(CM1)을 통해 제1반도체층(Act1)과 전기적으로 연결될 수 있다.
제2평탄화층(125) 상에는 화소 정의막(127)이 배치될 수 있다. 또한, 화소 정의막(127)은 화소 전극(210)의 가장자리와 화소 전극(210) 상부의 대향 전극(230)의 사이의 거리를 증가시킴으로써 화소 전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소 정의막(127)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 화소 정의막(127)은 유기 절연물을 포함할 수 있다. 또는, 화소 정의막(127)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있다. 또는, 화소 정의막(127)은 유기 절연물 및 무기 절연물을 포함할 수 있다. 일부 실시예에서, 화소 정의막(127)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소 정의막(127)이 광차단 물질을 포함하는 경우, 화소 정의막(127)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
중간층(220)은 화소 정의막(127)에 의해 형성된 개구 내에 배치될 수 있다. 중간층(220)은 유기 발광층을 포함할 수 있다. 유기 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer), 또는 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
중간층(220)은 복수의 화소 전극(210)들 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(220)은 복수의 화소 전극(210)들에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향 전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향 전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향 전극(230)은 표시영역(DA)에 걸쳐 배치되며, 중간층(220)과 화소 정의막(127)의 상부에 배치될 수 있다. 대향 전극(230)은 복수의 표시요소(200)들에 있어서 일체(一體)로 형성되어 복수의 화소 전극(210)들에 대응할 수 있다.
표시요소(200)는 봉지층(미도시)으로 커버될 수 있다. 봉지층은 적어도 하나의 유기 봉지층 및 적어도 하나의 무기 봉지층을 포함할 수 있다. 적어도 하나의 무기 봉지층은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 적어도 하나의 무기 봉지층은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 적어도 하나의 유기 봉지층은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 폴리메틸메타크릴레이트, 폴리아크릴산과 같은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 적어도 하나의 유기 봉지층은 아크릴레이트 폴리머(acrylate polymer)를 포함할 수 있다.
한편, 도 5a 및 도 5b에서는 제1내지 제6절연층(111, 113, 115, 117, 119, 121) 각각의 두께가 동일한 것으로 도시하고 있으나, 이는 일 예에 불과할 뿐 다양한 변형이 가능하다.
이하, 표시 장치의 주변영역(PA)에 배치된 구성들을 중심으로 설명하기로 한다.
도 5a 및 도 5b를 참조하면, 일 실시예에 있어서 표시 장치(1)의 주변영역(PA)에는 제1초기화전압 공급선(15), 제2초기화전압 공급선(17) 및 바이어스전압 공급선(19) 중 적어도 어느 하나가 배치될 수 있다. 제1초기화전압 공급선(15), 제2초기화전압 공급선(17) 및 바이어스전압 공급선(19)은 제2방향(예를 들면, ±y 방향)으로 연장될 수 있다.
일 실시예에 따른 표시 장치에 포함된 제1초기화전압 공급선(15), 제2초기화전압 공급선(17) 및 바이어스전압 공급선(19) 중 적어도 어느 하나는 서로 다른 층에 배치된 하부공급선 및 상부공급선을 포함할 수 있다. 다만, 도면 및 설명의 간략화를 위해 바이어스전압 공급선(19)을 기준으로 도시 및 설명한다.
제1게이트도전층(GL1)은 제1방향(예를 들면, ±x 방향)으로 연장된 제1게이트도전라인(GL1_L)을 포함할 수 있다. 제2게이트도전층(GL2)은 제1방향(예를 들면, ±x 방향)으로 연장된 제2게이트도전라인(GL2_L)을 포함할 수 있다. 제1게이트도전라인(GL1_L) 및/또는 제2게이트도전라인(GL2_L)은 주변영역(PA)에 배치될 수 있다. 제1연결전극층(CM1)은 제1방향(예를 들면, ±x 방향)으로 연장된 연결전극라인(CM1_L)을 포함할 수 있다. 연결전극라인(CM1_L)은 주변영역(PA)에 배치될 수 있다. 주변영역(PA)에서 연결전극라인(CM1_L)은 제1게이트도전라인(GL1_L), 제2게이트도전라인(GL2_L) 등의 게이트도전라인(GL_L)과 컨택홀(CNT1)을 통해 연결될 수 있다.
도 5a 및 도 5b를 함께 참조하면, 바이어스전압 공급선(19)은 하부공급선(19a) 및 상부공급선(19b)을 포함할 수 있다. 하부공급선(19a) 및 상부공급선(19b)은 서로 다른 층에 배치될 수 있다. 하부공급선(19a) 및 상부공급선(19b)은 서로 중첩할 수 있다. 하부공급선(19a) 및 상부공급선(19b)은 컨택홀(CNT2-1, CNT2-2)을 통해 서로 연결될 수 있다.
상부공급선(19b)은 제2연결전극층(CM2)과 동일한 층에 배치될 수 있다. 상부공급선(19b)은 제2연결전극층(CM2)과 동일한 물질을 포함할 수 있다. 상부공급선(19b)은 제2연결전극층(CM2)과 동일한 두께로 구비될 수 있다. 상부공급선(19b)은 낮은 저항값을 가질 수 있다. 상부공급선(19b) 및 제2연결전극층(CM2)의 면저항은 약 0.05Ω/□으로 구비될 수 있다.
하부공급선(19a)은 기능층(LRM)과 동일한 층에 배치될 수 있다. 하부공급선(19a)은 기능층(LRM)과 동일한 물질을 포함할 수 있다. 하부공급선(19a)은 기능층(LRM)과 동일한 두께로 구비될 수 있다. 하부공급선(19a)은 낮은 저항값을 가질 수 있다. 하부공급선(19a)의 면저항은 약 0.2Ω/□으로 구비될 수 있다.
즉, 바이어스전압 공급선(19)은 저저항 배선을 포함한 다중배선으로 구비됨으로써 바이어스전압(Vbias)의 로드(load)를 감소시킬 수 있다. 이에 따라, 표시 장치(1)의 시인성을 향상시킬 수 있다.
도 5b와 같이 하부공급선(19a)이 기능층(LRM)과 동일한 층에 배치되는 경우, 하부공급선(19a)은 제1게이트도전층(GL1)과 제1연결전극층(CM1) 사이에 배치될 수 있다. 하부공급선(19a)은 제2게이트도전층(GL2)과 제1연결전극층(CM1) 사이에 배치될 수 있다. 하부공급선(19a)은 주변영역(PA)으로 연장된 제1게이트도전라인(GL1_L), 제2게이트도전라인(GL2_L) 등의 게이트도전라인(GL_L)과 중첩할 수 있다. 하부공급선(19a)은 주변영역(PA)으로 연장된 연결전극라인(CM1_L)과 중첩할 수 있다.
주변영역(PA)에는 연결전극라인(CM1_L)이 제1게이트도전라인(GL1_L), 제2게이트도전라인(GL2_L) 등의 게이트도전라인(GL_L)과 연결되는 컨택홀(CNT1)이 구비될 수 있다. 하부공급선(19a)은 상기 컨택홀(CNT1)에 대응하는 제1오픈영역(OPA1)을 가질 수 있다. 제1오픈영역(OPA1)은 제2방향(예를 들면, ±y 방향)으로 연장된 하부공급선(19a)의 가장자리에서 제1방향(예를 들면, ±x 방향)으로 파인 영역일 수 있다. 하부공급선(19a)은 제1오픈영역(OPA1)을 구비함으로써 상기 컨택홀(CNT1)이 바이어스전압 공급선(19)이 배치되는 영역과 중첩되어 배치되도록 할 수 있다.
본 발명의 실시예에 따른 표시 장치(1)에 포함된 바이어스전압 공급선(19)의 상부공급선(19b)은 제2연결전극층(CM2)과 동일한 층에 배치되어 제1 내지 제3게이트도전층(GL1, GL2, GL3) 및 제1연결전극층(CM1)의 상부에 배치되고, 하부공급선(19a)은 제1연결전극층(CM1)과 제1 내지 제3게이트도전층(GL1, GL2, GL3)들의 연결을 위한 컨택홀(CNT1)에 대응하는 제1오픈영역(OPA1)을 구비할 수 있다. 이에 따라, 바이어스전압 공급선(19)에 의한 표시 장치의 데드스페이스 증가를 최소화할 수 있다.
도 6a는 도 2의 A영역을 확대하여 나타낸 개략적인 단면도이며, 도 6b는 도 5a의 II-II'선 및 도 2의 V-V' 선에 따른 개략적인 단면도이다. 도 5a 및 도 5b와 동일한 참조부호는 동일한 부재를 일컫는 바, 이들의 중복 설명은 생략하기로 한다.
도 6a 및 도 6b를 참조하면, 주변영역(PA)에 배치된 바이어스전압 공급선(19)은 상부공급선(19b) 및 하부공급선(19a)을 포함하며, 도 5a 및 도 5b와 달리, 하부공급선(19a)은 제1연결전극층(CM1)과 동일한 층에 배치될 수 있다. 하부공급선(19a)은 제1연결전극층(CM1)과 동일한 물질을 포함하며, 동일한 두께로 구비될 수 있다. 하부공급선(19a)은 제1연결전극층(CM1)과 동일한 면저항을 가질 수 있다. 하부공급선(19a)의 면저항은 약 0.05Ω/□으로 구비될 수 있다. 즉, 바이어스전압 공급선(19)은 저저항 배선을 포함한 다중배선으로 구비될 수 있다.
도 7a는 도 2의 A영역을 확대하여 나타낸 개략적인 단면도이며, 도 7b는 도 7a의 III-III'선 및 도 2의 V-V' 선에 따른 개략적인 단면도이다. 도 5a 등과 동일한 참조부호는 동일한 부재를 일컫는 바, 이들의 중복 설명은 생략하기로 한다.
도 7a를 참조하면, 주변영역(PA)에 배치된 바이어스전압 공급선(19)은 상부공급선(19b) 및 하부공급선(19a)을 포함하며, 도 6a 및 도 6b와 같이, 하부공급선(19a)은 제1연결전극층(CM1)과 동일한 층에 배치될 수 있다.
제1연결전극층(CM1)은 제1방향(예를 들면, ±x 방향)으로 연장된 연결전극라인(CM1_L)을 포함할 수 있다. 연결전극라인(CM1_L)은 주변영역(PA)에 배치될 수 있다. 연결전극라인(CM1_L)은 바이어스전압 공급선(19)과 중첩할 수 있다. 연결전극라인(CM1_L)은 바이어스전압 공급선(19)의 상부공급선(19b)와 중첩할 수 있다.
바이어스전압 공급선(19)의 하부공급선(19a)은 상부공급선(19b)과 중첩하는 연결전극라인(CM1_L)에 대응하는 제2오픈영역(OPA2)을 포함할 수 있다. 연결전극라인(CM1_L)은 제2오픈영역을 통과하여 제1방향(예를 들면, ±x 방향)으로 연장될 수 있다. 제2오픈영역(OPA2)에 의해 이격된 하부공급선(19a)은 각각 컨택홀(CNT3, CNT4)을 통해 상부공급선(19b)과 연결될 수 있다.
바이어스전압 공급선(19)의 하부공급선(19a)은 연결전극라인(CM1_L)에 대응하는 제2오픈영역(OPA2)을 구비함으로써, 연결전극라인(CM1_L)과 중첩하여 배치될 수 있다. 이에 따라 바이어스전압 공급선(19)의 배치 등의 설계가 용이할 수 있다.
도 8a는 도 2의 A영역을 확대하여 나타낸 개략적인 단면도이며, 도 8b는 도 8a의 IV-IV' 선 및 도 2의 V-V' 선에 따른 개략적인 단면도이다. 도 5a 등과 동일한 참조부호는 동일한 부재를 일컫는 바, 이들의 중복 설명은 생략하기로 한다.
도 8a를 참조하면, 주변영역(PA)에 배치된 바이어스전압 공급선(19)은 상부공급선(19b) 및 하부공급선(19a)을 포함하며, 도 5a 내지 도 7b와 달리, 하부공급선(19a)은 게이트도전층과 동일한 층에 배치될 수 있다.
하부공급선(19a)은 제2게이트도전층(GL2)과 동일한 층에 배치될 수 있다. 하부공급선(19a)은 제2게이트도전층(GL2)과 동일한 물질을 포함하며, 동일한 두께로 구비될 수 있다. 하부공급선(19a)은 제2게이트도전층(GL2)과 동일한 면저항을 가질 수 있다. 하부공급선(19a)의 면저항은 약 0.48Ω/□으로 구비될 수 있다. 즉, 바이어스전압 공급선(19)은 저저항 배선을 포함한 다중배선으로 구비될 수 있다.
도 9는 일 실시예에 따른 표시 장치의 전압선과 전압 공급선의 연결관계를 나타낸 평면도이다.
일 실시예에서, 표시 장치는 표시영역(DA) 상에서 제1방향(예를 들면, ±x 방향)으로 연장된 제1초기화전압선(VL1), 제2초기화전압선(VL2) 및 바이어스전압선(BL); 중 적어도 어느 하나를 포함할 수 있다. 제1초기화전압선(VL1), 제2초기화전압선(VL2) 또는 바이어스전압선(BL)은 제1연결전극층(CM1)과 동일한 층에 배치될 수 있다.
주변영역(PA) 상에는 제2방향(예를 들면, ±y 방향)으로 연장된 제1초기화전압 공급선(15), 제2초기화전압 공급선(17) 및 바이어스전압 공급선(19) 중 적어도 어느 하나가 배치될 수 있다.
도 3과 함께 참조하면, 제1초기화전압 공급선(15)은 컨택홀(CNT15)을 통해 제1초기화전압선(VL1)과 연결됨으로써 화소회로(PC)에 제1초기화전압(Vint)을 인가할 수 있다. 제2초기화전압 공급선(17)은 컨택홀(CNT17)을 통해 제2초기화전압선(VL2)과 연결됨으로써 화소회로(PC)에 제2초기화전압(Vaint)을 인가할 수 있다. 바이어스전압 공급선(19) 컨택홀(CNT19)을 통해 바이어스전압선(BL)과 연결됨으로써 화소회로(PC)에 바이어스전압(Vbias)을 인가할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
15: 제1초기화전압 공급선
17: 제2초기화전압 공급선
19: 바이어스전압 공급선
Act1, Act2: 제1 및 제2반도체층
GL1, GL2, GL3: 제1 내지 제3게이트도전층
CM1, CM2: 제1 및 제2연결전극층
LRM: 기능층
OPA1, OPA2: 제1 및 제2오픈영역
200: 표시요소

Claims (20)

  1. 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 기판;
    상기 표시영역에 배치된 표시요소;
    상기 기판 상에 차례로 배치된 제1반도체층, 게이트도전층, 제1연결전극층 및 제2연결전극층;
    상기 주변영역에 배치된 바이어스전압 공급선;을 포함하고,
    상기 바이어스전압 공급선은 서로 다른 층에 배치된 상부공급선 및 하부공급선을 포함하며,
    상기 상부공급선은 상기 제2연결전극층과 동일한 층에 배치되는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1반도체층 및 상기 제1연결전극층 사이에 배치된 기능층;을 더 포함하고,
    상기 하부공급선은 상기 기능층과 동일한 층에 배치되는, 표시 장치.
  3. 제2항에 있어서,
    상기 게이트도전층은 제1방향으로 연장된 게이트도전라인을 포함하고,
    상기 제1연결전극층은 상기 제1방향으로 연장된 연결전극라인을 포함하며,
    상기 주변영역에서 상기 연결전극라인은 상기 게이트도전라인과 컨택홀을 통해 연결되고,
    상기 하부공급선은 상기 컨택홀에 대응하는 오픈영역을 갖는, 표시 장치.
  4. 제2항에 있어서,
    상기 기능층의 두께는 2000 내지 3000 으로 구비된, 표시 장치.
  5. 제2항에 있어서,
    상기 기능층은 알루미늄(Al)을 포함하는, 표시 장치.
  6. 제2항에 있어서,
    상기 제1반도체층 상에 배치된 제2반도체층;을 더 포함하고,
    상기 게이트도전층은 상기 제1반도체층과 상기 제2반도체층 사이에 배치된 제1게이트도전층, 제2게이트도전층 및 제2반도체층 상에 배치된 제3게이트도전층을 포함하며,
    상기 기능층은 상기 제2게이트도전층과 상기 제2반도체층 사이에 배치된, 표시 장치.
  7. 제6항에 있어서,
    상기 제1반도체층은 실리콘 반도체를 포함하고,
    상기 제2반도체층은 산화물 반도체를 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 하부공급선은 상기 제1연결전극층과 동일한 층에 배치되는, 표시 장치.
  9. 제8항에 있어서,
    상기 제1연결전극층은 주변영역에서 제1방향으로 연장된 연결전극라인을 포함하고,
    상기 하부공급선은 상기 연결전극라인이 통과하는 오픈영역을 갖는, 표시 장치.
  10. 제1항에 있어서,
    상기 하부공급선은 상기 게이트도전층과 동일한 층에 배치된, 표시 장치.
  11. 제1항에 있어서,
    상기 상부공급선과 상기 하부공급선은 서로 중첩하며, 컨택홀을 통해 연결된, 표시 장치.
  12. 제1항에 있어서,
    상기 표시영역 상에서 제1방향으로 바이어스전압선;을 더 포함하고,
    상기 바이어스전압선은 상기 주변영역에서 제2방향으로 연장된 상기 바이어스전압 공급선과 연결된, 표시 장치.
  13. 제12항에 있어서,
    상기 표시요소로 흐르는 구동전류의 크기를 제어하는 구동 트랜지스터;를 더 포함하며,
    상기 바이어스전압선은 상기 구동 트랜지스터에 바이어스전압을 전달하는, 표시 장치.
  14. 표시영역 및 상기 표시영역 주변의 주변영역을 포함하는 기판;
    상기 표시영역에 배치되며, 화소전극, 발광층 및 대향전극을 포함하는 표시요소;
    상기 기판 상에 차례로 배치된 반도체층, 게이트도전층, 제1연결전극층 및 제2연결전극층;
    상기 주변영역에 배치된 제1초기화전압 공급선, 제2초기화전압 공급선 및 바이어스전압 공급선;을 포함하고,
    상기 제1초기화전압 공급선, 제2초기화전압 공급선 및 바이어스전압 공급선 중 적어도 어느 하나는 서로 다른 층에 배치된 상부공급선 및 하부공급선을 포함하며,
    상기 상부공급선은 상기 제2연결전극층과 동일한 층에 배치된, 표시 장치.
  15. 제14항에 있어서,
    상기 하부공급선은 상기 게이트도전층 또는 제1연결전극층과 동일한 층에 배치되는, 표시 장치.
  16. 제15항에 있어서,
    상기 제1연결전극층은 주변영역에서 제1방향으로 연장된 연결전극라인을 포함하고,
    상기 하부공급선은 상기 연결전극라인이 통과하는 오픈영역을 갖는, 표시 장치.
  17. 제14항에 있어서,
    상기 반도체층과 상기 제1연결전극층 사이에 배치된 기능층;을 더 포함하고,
    상기 하부공급선은 상기 기능층과 동일한 층에 배치되는, 표시 장치.
  18. 제17항에 있어서,
    상기 게이트도전층은 제1방향으로 연장된 게이트도전라인을 포함하고,
    상기 제1연결전극층은 상기 제1방향으로 연장된 연결전극라인을 포함하며,
    상기 주변영역에서 상기 연결전극라인은 상기 게이트도전라인과 컨택홀을 통해 연결되고,
    상기 하부공급선은 상기 컨택홀에 대응하는 오픈영역을 갖는, 표시 장치.
  19. 제17항에 있어서,
    상기 기능층은 알루미늄(Al)을 포함하는, 표시 장치.
  20. 제14항에 있어서,
    상기 표시영역 상에서 제1방향으로 연장된 제1초기화전압선, 제2초기화전압선 및 바이어스전압선;을 더 포함하고,
    상기 제1초기화전압선은 상기 주변영역에서 제2방향으로 연장된 상기 제1초기화전압 공급선과 연결되며,
    상기 제2초기화전압선은 상기 주변영역에서 제2방향으로 연장된 상기 제2초기화전압 공급선과 연결되고,
    상기 바이어스전압선은 상기 주변영역에서 제2방향으로 연장된 상기 바이어스전압 공급선과 연결된, 표시 장치.
KR1020220147393A 2022-11-07 2022-11-07 표시 장치 KR20240067187A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220147393A KR20240067187A (ko) 2022-11-07 2022-11-07 표시 장치
US18/502,437 US20240153460A1 (en) 2022-11-07 2023-11-06 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220147393A KR20240067187A (ko) 2022-11-07 2022-11-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20240067187A true KR20240067187A (ko) 2024-05-16

Family

ID=90928020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220147393A KR20240067187A (ko) 2022-11-07 2022-11-07 표시 장치

Country Status (2)

Country Link
US (1) US20240153460A1 (ko)
KR (1) KR20240067187A (ko)

Also Published As

Publication number Publication date
US20240153460A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US11600797B2 (en) Organic light-emitting display apparatus having peripheral dam containing metal-containing layer
US11961471B2 (en) Display substrate and display device
US11227875B2 (en) Display device
KR20210131509A (ko) 화소 및 이를 포함하는 표시장치
US11790847B2 (en) Display substrate and display device
KR20210041150A (ko) 표시 장치
KR20210022187A (ko) 표시 장치
CN109037275B (zh) 有机发光二极管显示装置
KR20210010696A (ko) 표시 장치
KR20210030542A (ko) 표시 장치
KR20240067187A (ko) 표시 장치
CN113809122A (zh) 显示装置
KR20220025989A (ko) 디스플레이 장치
US11765953B2 (en) Display apparatus including overlapping elements
CN217655881U (zh) 显示装置
US11974474B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US20240196676A1 (en) Display apparatus
US20240224590A1 (en) Display panel and display apparatus including the same
US20240224597A1 (en) Display apparatus
US20240155896A1 (en) Display device
KR20240091396A (ko) 표시 장치
KR20240040175A (ko) 표시 장치
KR20240040176A (ko) 표시 장치 및 그 제조 방법
CN117596949A (zh) 显示装置
KR20240082439A (ko) 표시 장치 및 그 제조 방법