WO2021125757A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2021125757A1
WO2021125757A1 PCT/KR2020/018384 KR2020018384W WO2021125757A1 WO 2021125757 A1 WO2021125757 A1 WO 2021125757A1 KR 2020018384 W KR2020018384 W KR 2020018384W WO 2021125757 A1 WO2021125757 A1 WO 2021125757A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
disposed
layer
unit light
Prior art date
Application number
PCT/KR2020/018384
Other languages
English (en)
French (fr)
Inventor
강혜림
김동균
박후근
안문정
유철종
이동언
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202080088507.0A priority Critical patent/CN114830344A/zh
Priority to US17/786,260 priority patent/US20230027490A1/en
Publication of WO2021125757A1 publication Critical patent/WO2021125757A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a display device.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device for displaying an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • An object of the present invention is to provide a display device including a display unit including a plurality of unit light emitting devices and a binder for fixing the plurality of unit light emitting devices.
  • a display device provides a first electrode, a second electrode spaced apart from the first electrode in a first direction, and an element disposed between the first electrode and the second electrode
  • a unit including a unit, wherein the device unit has a shape extending in one direction and surrounds a plurality of unit light emitting devices arranged to be spaced apart from each other in a second direction perpendicular to the first direction, and the plurality of unit light emitting devices and a binder for fixing the plurality of unit light emitting devices, wherein the one direction extending from the plurality of unit light emitting devices is parallel to the first direction.
  • the binder may expose at least one end region among both end regions of the plurality of unit light emitting devices.
  • a first end of the unit light emitting device may be electrically connected to the first electrode, and a second end opposite to the first end may be electrically connected to the second electrode.
  • the unit light emitting device includes a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer, and the plurality of unit light emitting devices includes the first semiconductor layer and the second semiconductor layer.
  • An active layer and the second semiconductor layer may be sequentially disposed in the first direction.
  • light generated from the active layer may be emitted from the first end and the second end.
  • the binder may partially surround the outer surface of the unit light emitting device, and may completely cover the outer surface of the active layer.
  • a separation distance of the plurality of unit light emitting devices in the second direction may be the same.
  • the first electrode may be formed to extend in the second direction.
  • a display device includes a first electrode extending in a first direction, a device unit disposed on the first electrode and extending in a first direction, the first electrode, and the device unit a first insulating layer disposed on the first insulating layer, and a second electrode disposed on the first insulating layer and facing the first electrode in a second direction perpendicular to the first direction, wherein the device unit comprises: and a plurality of unit light emitting devices having a shape extending in the second direction and disposed on the first electrode, and a binder fixing the plurality of unit light emitting devices.
  • the plurality of unit light emitting devices may be arranged to be spaced apart from each other in the first direction, and a separation distance of the plurality of unit light emitting devices in the first direction may be the same.
  • the binder may expose at least one end region of both end regions of the unit light emitting device.
  • the binder may be spaced apart from each other in the first electrode and the second direction.
  • the first insulating layer may be in contact with the binder and a partial region of the unit light emitting device exposed by the binder.
  • the binder may further include a wavelength conversion material.
  • a first end of each of the light emitting units may be in direct contact with the first electrode, and a second end opposite to the first end may be in direct contact with the second electrode.
  • the first electrode may include a first electrode base layer and a first electrode upper layer disposed on the first electrode base layer, and the first electrode base layer may reflect light emitted from the unit light emitting device.
  • a display device includes a substrate, a first electrode disposed on the substrate, a second electrode disposed on the substrate to be spaced apart from the first electrode in a first direction, and the substrate and an element unit disposed between the first electrode and the second electrode on an upper surface, wherein the element unit has a shape extending in the first direction, and includes a plurality of unit light emitting elements disposed on the substrate; a binder formed to surround the plurality of unit light emitting devices and fixing the plurality of unit light emitting devices, wherein the binder includes a first region disposed on a first side on which the substrate is disposed, and the first side and a second region disposed on a second side opposite to the .
  • the unit light emitting device may be formed to protrude from the binder first region.
  • a first end of the unit light emitting device may be electrically connected to the first electrode, and a second end opposite to the first end may be electrically connected to the second electrode.
  • the binder of the device unit may be formed by using a semiconductor passivation layer including an insulating material. Damage to the semiconductor layer of each unit light emitting device can be prevented by integrating and separating the plurality of unit light emitting devices without separating the plurality of unit light emitting devices individually using the binder.
  • the ink forming process may be omitted, and thus the manufacturing process efficiency may be increased.
  • FIG. 1 is a plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 2 .
  • FIG. 4 is a schematic perspective view illustrating a device unit according to an exemplary embodiment.
  • 5 to 11 are cross-sectional views illustrating a manufacturing process of the device unit of FIG. 4 .
  • FIG. 12 is a cross-sectional view of one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 13 is a cross-sectional view of one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 14 is a cross-sectional view of one sub-pixel of a display device according to another exemplary embodiment.
  • 15 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 16 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 17 is a cross-sectional view illustrating an example taken along line XVII-XVII' of FIG. 16 .
  • FIG. 18 is a cross-sectional view illustrating another example taken along line XVII-XVII' of FIG. 16 .
  • 19 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 20 is a cross-sectional view illustrating an example taken along line XX-XX' of FIG. 19 .
  • 21 is a cross-sectional view of a unit light emitting device according to another exemplary embodiment.
  • FIG. 22 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 23 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 24 is a cross-sectional view showing an example taken along the line XXIVa-XXIVa', XXIVb-XXIVb', XXIVc-XXIVc' of FIG.
  • 25 is a cross-sectional view illustrating an example taken along line XXV-XXV' of FIG. 23 .
  • 26 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 27 is a cross-sectional view illustrating an example taken along the line XVIIIa-XXVIIIa', XXVIIIb-XXVIIIb', XXVIIIc-XXVIIIc' of FIG. 26 .
  • FIG. 28 is a cross-sectional view illustrating an example taken along the line IIXXX-IIXXX' of FIG. 26 .
  • 29 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 30 is a cross-sectional view illustrating an example taken along lines XXXa-XXXa', XXXb-XXXb', and XXXc-XXXc' of FIG. 29;
  • FIG. 31 is a cross-sectional view illustrating an example taken along the line XXXI-XXXI' of FIG. 29 .
  • FIG. 32 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 33 is a cross-sectional view illustrating an example taken along the line XXXIIIa-XXXIIIa', XXXIIIb- XXXIIIb', and XXXIIIc-XXXIIIc' of FIG. 32 .
  • FIG. 34 is a cross-sectional view illustrating an example taken along the line XXXVI-XXXVI' of FIG. 32 .
  • 35 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 36 is a cross-sectional view illustrating an example taken along line XXXVI-XXXVI' of FIG. 35 .
  • FIG. 37 is a cross-sectional view showing another example taken along the line XXXVI-XXXVI' of FIG. 35 .
  • FIG. 38 is a cross-sectional view showing another example taken along the line XXXVI-XXXVI' of FIG. 35 .
  • 39 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 40 is a cross-sectional view illustrating an example taken along line XL-XL' of FIG. 39 .
  • 41 is a cross-sectional view illustrating another example taken along line XL-XL' of FIG. 39 .
  • FIG. 42 is a cross-sectional view illustrating another example taken along line XL-XL' of FIG. 39 .
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to any electronic device that provides a display screen.
  • An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation system, a game machine, a digital camera, a camcorder, etc. may be included in the display device 10 .
  • the display device 10 includes a display panel that provides a display screen.
  • Examples of the display panel include an LED display panel, an organic light emitting display panel, a quantum dot light emitting display panel, a plasma display panel, and a field emission display panel.
  • an LED display panel is applied is exemplified as an example of the display panel, but the present invention is not limited thereto, and the same technical idea may be applied to other display panels if applicable.
  • the display device 10 may have a rectangular shape in a plan view (ie, when viewed in a plan view). However, the present invention is not limited thereto and the shape of the display device 10 may be variously modified. For example, the display device 10 may have a shape such as a long rectangle, a long rectangle, a square, a rectangle with rounded corners (vertices), other polygons, or a circle.
  • the display device 10 may include a display area DA and a non-display area NDA.
  • the display area DA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which a screen is not displayed.
  • the display area DA may be referred to as an active area
  • the non-display area NDA may also be referred to as a non-active area.
  • the display area DA may have a shape similar to the overall shape of the display device 10 .
  • the display area DA may generally occupy the center of the display device 10 .
  • the display area DA when the display device 10 has a rectangular shape in which the first direction DR1 is longer than the second direction DR2 in a plan view, the display area DA may be aligned in the first direction DR1 in a plan view. It may have a rectangular shape longer than the second direction DR2 .
  • the present invention is not limited thereto and the shape of the display area DA may be variously modified.
  • the display area DA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular shape or a square shape in plan view, but is not limited thereto, and each side may have a rhombus shape inclined with respect to one direction.
  • Each pixel PX may be alternately arranged in a stripe type or a pentile type.
  • each of the pixels PX may include one or more unit light emitting devices 300 emitting light of a specific wavelength band to display a specific color.
  • the non-display area NDA may be disposed around the display area DA.
  • the non-display area NDA may completely or partially surround the display area DA.
  • the display area DA may have a rectangular shape, and the non-display area NDA may be disposed adjacent to four sides of the display area DA.
  • the non-display area NDA may constitute a bezel of the display device 10 .
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 2 .
  • 4 is a schematic perspective view illustrating a device unit according to an exemplary embodiment.
  • each pixel PX of the display device 10 may include a plurality of sub-pixels SPX: SPX1, SPX2, and SPX3.
  • Each pixel PX includes a first sub-pixel SPX1 emitting light of a first color, a second sub-pixel SPX2 emitting light of a second color, and a third sub-pixel emitting light of a third color.
  • the pixel SPX3 may be included.
  • One of the first sub-pixel SPX1 , the second sub-pixel SPX2 , and the third sub-pixel SPX3 may be provided for each pixel PX.
  • the light of the first color is red light having a peak wavelength in the range of about 610 nm to about 650 nm
  • the light of the second color is green light having a peak wavelength in the range of about 510 nm to about 550 nm
  • the light of the third color is It may be blue light having a peak wavelength in the range of about 440 nm to about 480 nm.
  • each sub-pixel SPX may emit light having the same color as each other. In FIG.
  • each pixel PX includes three sub-pixels SPX1 , SPX2 , and SPX3 , but it is not limited thereto, and each pixel PX includes a larger number of sub-pixels SPX or a smaller number of sub-pixels SPX. It may include a sub-pixel SPX of
  • Each sub-pixel SPX of the display device 10 may include an emission area EMA.
  • the light emitting area EMA may be defined as an area in which light is emitted from a unit light emitting device 300 , which will be described later, is disposed.
  • the first sub-pixel SPX1 has a first emission area EMA1
  • the second sub-pixel SPX2 has a second emission area EMA2
  • the third sub-pixel SPX3 has a third emission area EMA3 .
  • the unit light emitting device 300 includes an active layer, and the active layer of the unit light emitting device 300 may emit light in a specific wavelength band without direction. Lights emitted from the active layer of the unit light emitting device 300 may also be emitted in the lateral direction of the unit light emitting device 300 including both ends of the unit light emitting device 300 .
  • the light emitting area EMA may include an area in which the unit light emitting device 300 is disposed, and an area adjacent to the unit light emitting device 300 , from which lights emitted from the unit light emitting device 300 are emitted.
  • the light emitting area EMA may further include an area in which light emitted from the unit light emitting device 300 is reflected or refracted by other members to be emitted.
  • the plurality of unit light emitting devices 300 may be disposed in each sub-pixel SPX, and may form a light emitting area EMA including an area in which they are disposed and an area adjacent thereto.
  • Each of the sub-pixels SPX of the display device 10 may include a non-emission area defined as an area other than the light-emitting area EMA.
  • the non-emission area may be an area in which the unit light emitting device 300 is not disposed and the light emitted from the unit light emitting device 300 does not reach and thus does not emit light.
  • each sub-pixel SPX of the display device 10 includes an element unit LS including a unit light emitting element 300 and a binder 400 , and a plurality of electrodes 210 and 220 .
  • the plurality of electrodes 210 and 220 may include a first electrode 210 and a second electrode 220 .
  • the plurality of electrodes 210 and 220 and the device unit LS may be disposed in the emission area EMA of each sub-pixel SPX.
  • the present invention is not limited thereto, and at least a portion of the element unit LS and the plurality of electrodes 210 and 220 is disposed in the light emitting area EMA, and extends outward to a non-emission area adjacent to the light emitting area EMA. may be placed.
  • the first electrode 210 may be a separate pixel electrode for each sub-pixel PXn, and the second electrode 220 may be a common electrode commonly connected along each sub-pixel PXn.
  • One of the first electrode 210 and the second electrode 220 may be an anode electrode of the light emitting device 300 , and the other may be a cathode electrode of the light emitting device 300 .
  • the present invention is not limited thereto and vice versa.
  • the first electrode 210 may be disposed to correspond to each sub-pixel SPX.
  • the first electrode 210 may be patterned and disposed in the emission area EMA of each sub-pixel SPX.
  • the first electrode 210 disposed in each sub-pixel SPX may be disposed to be spaced apart from the sub-pixel SPX adjacent to each other in the first direction DR1 or the second direction DR2 . Accordingly, the first electrode 210 may be disposed in an island-shaped pattern on the front surface of the display device 10 .
  • the first electrode 210 may have an angled shape in plan view including one side extending in the first direction DR1 and the other side extending in the second direction DR2 in a plan view.
  • the present invention is not limited thereto, and the first electrode 210 may have a shape inclined with respect to the first direction DR1 or a circular shape with a curved outer surface.
  • the size of the first electrode 210 is not particularly limited, but may vary depending on the area of each sub-pixel SPX of the display device 10 . As shown in the drawing, the first electrode 210 is disposed in the sub-pixel SPX, but is formed smaller than the sub-pixel SPX, so that the first electrode 210 is spaced apart from the boundary with other neighboring sub-pixels SPX. can
  • the second electrode 220 is disposed on the first electrode 210 , and may be disposed to correspond to each sub-pixel SPX.
  • the second electrode 220 may be patterned and disposed in the emission area EMA of each sub-pixel SPX.
  • the second electrode 220 disposed in each sub-pixel SPX may be disposed to be spaced apart from the sub-pixel SPX adjacent in the first direction DR1 or the second direction DR2 . Accordingly, the second electrode 210 may be disposed in an island-shaped pattern on the front surface of the display device 10 .
  • the present invention is not limited thereto, and the second electrode 220 disposed in one pixel PX is disposed in two or more sub-pixels SPX and disposed in the first to third sub-pixels SPX1 , SPX2 and SPX3 included therein.
  • the second electrodes 220 to be used may extend to each other. This will be described later with reference to other drawings.
  • the second electrode 220 may have an angled shape in plan view including one side extending in the first direction DR1 and the other side extending in the second direction DR2 in a plan view.
  • the present invention is not limited thereto, and the second electrode 220 may have a shape inclined with respect to the first direction DR1 or a circular shape with a curved outer surface.
  • the size of the second electrode 220 is not particularly limited, but may vary depending on the area of each sub-pixel SPX of the display device 10 . As shown in the drawing, the second electrode 220 is disposed in the sub-pixel SPX, but is formed smaller than the sub-pixel SPX, so that it is spaced apart from the boundary with other neighboring sub-pixels SPX.
  • each patterned second electrode 220 is disposed in each sub-pixel SPX, and the unit light-emitting devices 300 disposed in a plurality of sub-pixels SPX included in one pixel PX are spaced apart from each other. It may be electrically connected to each of the second electrodes 220 arranged in the same manner.
  • the second electrode 220 may be disposed to partially overlap the first electrode 210 in the third direction DR3 .
  • the second electrode 220 and the first electrode 210 may have different widths or areas.
  • the second electrode 220 may be formed to have a larger area than the first electrode 210 . That is, the width measured in one direction, for example, the first direction DR1 or the second direction DR2 of the second electrode 220 is the first direction DR1 or the second direction of the first electrode 210 . It may be larger than the width measured by (DR2).
  • the present invention is not limited thereto, and the second electrode 220 may have a narrower width than the first electrode 210 and may have a shape extending in one direction.
  • one second electrode 220 is disposed in two or more sub-pixels SPX, and the unit light-emitting devices 300 disposed in a plurality of sub-pixels SPX included in one pixel PX are It may be electrically connected to the same second electrode 220 . This will be described later with reference to other drawings.
  • One pixel PX may include a plurality of device units LS.
  • Each element unit LS includes a plurality of unit light emitting elements 300 and a binder 400 through which each unit light emitting element 300 passes in the third direction DR3, wherein the binder 400 includes a plurality of units.
  • the light emitting device 300 is fixed.
  • the device unit LS included in one pixel PX may be disposed to correspond to each sub-pixel SPX.
  • the device unit LS disposed in each sub-pixel SPX may be disposed in the emission area EMA.
  • a plurality of device units LS may be disposed in one sub-pixel SPX.
  • the device unit LS may have an angled shape in plan view including one side extending in the first direction DR1 and the other side extending in the second direction DR2 in a plan view.
  • the element unit LS may have a shape similar to the planar shape of the first electrode 210 .
  • the planar shape of the element unit LS may be substantially the same as the shape of the binder 400 fixing the plurality of unit light emitting elements 300 included in one element unit LS.
  • the device unit LS may be disposed to partially overlap the second electrode 220 and the first electrode 210 in the third direction DR3 .
  • the device unit LS is disposed overlapping the first electrode 210 and the second electrode 220 in the third direction DR3 , so that, as will be described later, one end and one end of the unit light emitting device 300 .
  • the opposite end may be electrically connected to the first electrode 210 and the second electrode 220 .
  • the plurality of unit light emitting devices 300 included in the device unit LS may be arranged in a matrix shape.
  • the plurality of unit light emitting devices 300 may be spaced apart from each other in the first direction DR1 and the second direction DR2 in a plan view, and may be disposed with a predetermined interval therebetween.
  • the plurality of unit light emitting devices 300 are arranged in a matrix shape, and may be arranged to be alternated for each neighboring row or neighboring column. For example, each unit light emitting device 300 may be disposed in odd rows along the second direction DR2 in odd columns, and may be disposed in even rows along the second direction DR2 in even columns.
  • the arrangement of the unit light emitting devices 300 arranged in the same row or the same column may extend in a straight line.
  • the drawings show that two unit light emitting devices 300 are disposed spaced apart from each other in an odd row and one unit light emitting device 300 is disposed in an even row, the number and/or arrangement of the unit light emitting devices 300 . is not limited thereto.
  • the spacing between the other unit light emitting devices 300 disposed adjacent to each other may be the same as shown in FIG. 2 .
  • the distance between the unit light emitting devices 300 adjacent in the first direction DR1 and the distance between the unit light emitting devices 300 adjacent in the second direction DR2 may be different from each other.
  • the distance between adjacent unit light emitting devices 300 extending in one direction and arranged in a linear shape may be the same.
  • the distance between adjacent unit light emitting devices 300 extending in the second direction DR2 and arranged in a linear shape may be the same.
  • the binder 400 may be disposed to surround the outer surfaces of the plurality of unit light emitting devices 300 included in the device unit LS.
  • the binder 400 is formed to surround at least a portion of the outer surface of the unit light emitting device 300 .
  • the binder 400 may be formed such that a plurality of unit light emitting devices 300 are disposed in the binder 400 .
  • the display device 10 includes a circuit element layer PAL and a display element layer EML.
  • the circuit element layer PAL is a circuit element and a plurality of wires for driving the unit light emitting device 300 , and may include a driving transistor DTR, a switching transistor STR, and a first power supply wire 152 ,
  • the display element layer EML may include a plurality of electrodes 210 and 220 and a plurality of unit light emitting elements 300 .
  • the circuit element layer PAL of the display device 10 may include a substrate SUB and a semiconductor layer disposed on the substrate SUB, a plurality of conductive layers, and a plurality of insulating layers
  • the device layer EML may include a device unit LS including a first electrode 210 , a second electrode 220 , and a unit light emitting device 300 disposed for each sub-pixel SPX. Both ends of the light emitting unit 300 may be electrically connected to the first electrode 210 and the second electrode 220 , respectively, and may receive an electric signal from them to emit light in a specific wavelength band.
  • circuit element layer PAL of the display device 10 will be described in detail with reference to FIG. 3 .
  • the circuit element layer PAL includes a semiconductor layer 110 , a plurality of conductive layers 120 , 130 , 140 , 150 , and a plurality of insulating layers 101 , 102 , 103 , 104 and 105 disposed on the substrate SUB . , 106).
  • the plurality of conductive layers may include a gate conductive layer 120 , a first conductive layer 130 , a second conductive layer 140 , and a third conductive layer 150 .
  • the plurality of insulating layers may include a buffer layer 101 , a gate insulating layer 102 , a protective layer 103 , a first interlayer insulating layer 104 , a second interlayer insulating layer 105 , and a planarization layer 106 .
  • the circuit element layer PAL may further include light blocking layers BML1 and BML2 .
  • the substrate SUB may be an insulating substrate.
  • the substrate SUB may be made of an insulating material such as glass, quartz, or polymer resin.
  • the substrate SUB may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, or the like.
  • the light blocking layers BML1 and BML2 may be disposed on the substrate SUB.
  • the light blocking layers BML1 and BML2 may include a first light blocking layer BML1 and a second light blocking layer BML2.
  • the first light blocking layer BML1 and the second light blocking layer BML2 may be disposed on the substrate SUB and spaced apart from each other.
  • the light blocking layers BML1 and BML2 may include a material for blocking light, and may serve to prevent external light from being incident on the semiconductor layer 110 , which will be described later.
  • the first and second light blocking layers BML1 and BML2 may be disposed to cover at least the channel region of the upper semiconductor layer 110 from the bottom, and further, may be disposed to cover the entire semiconductor layer 110 .
  • the first and second light blocking layers BML1 and BML2 may be formed of an opaque metal material.
  • the present invention is not limited thereto, and the light blocking layers BML1 and BML2 may be omitted.
  • the buffer layer 101 may be entirely disposed on the substrate SUB exposed to the light blocking layers BML1 and BML2 and the light blocking layers BML1 and BML2.
  • the buffer layer 101 is formed on the substrate SUB to protect the transistors DTR and STR of the pixel PX from moisture penetrating through the substrate SUB, and may perform a surface planarization function.
  • the buffer layer 101 may be formed of a plurality of inorganic layers alternately stacked.
  • the buffer layer 101 may be formed as a multilayer in which inorganic layers including at least one of silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiON) are alternately stacked.
  • the semiconductor layer 110 is disposed on the buffer layer 101 .
  • the semiconductor layer 110 may include a first active material layer 111 and a second active material layer 112 .
  • the first active material layer 111 may be an active layer of the driving transistor DTR, and the second active material layer 112 may be an active layer of the switching transistor STR.
  • the semiconductor layer 110 may include polycrystalline silicon, single crystal silicon, an oxide semiconductor, or the like.
  • Polycrystalline silicon may be formed by crystallizing amorphous silicon. Examples of the crystallization method include a rapid thermal annealing (RTA) method, a solid phase crystallization (SPC) method, an excimer laser annealing (ELA) method, a metal induced crystallization (MILC) method, and a sequential lateral solidification (SLS) method. , but is not limited thereto.
  • the first active material layer 111 may include a first doped region 111a, a second doped region 111b, and a first channel region 111c. .
  • the first channel region 111c may be disposed between the first doped region 111a and the second doped region 111b.
  • the second active material layer 112 may include a third doped region 112a, a fourth doped region 112b, and a second channel region 112c.
  • the second channel region 112c may be disposed between the third doped region 112a and the fourth doped region 112b.
  • the first doped region 111a , the second doped region 111b , the third doped region 112a , and the fourth doped region 112b are formed of the first active material layer 111 and the second active material layer 112 .
  • a partial region is a region doped with an impurity, and may be a source/drain region of the first active material layer 111 and the second active material layer 112 .
  • the first active material layer 111 and the second active material layer 112 may include an oxide semiconductor.
  • the doped regions of the first active material layer 111 and the second active material layer 112 may be conductive regions, respectively.
  • the oxide semiconductor may be an oxide semiconductor containing indium (In).
  • the oxide semiconductor is indium-tin oxide (ITO), indium-zinc oxide (IZO), indium-gallium oxide (IGO), indium- Indium-Zinc-Tin Oxide (IZTO), Indium-Gallium-Tin Oxide (IGTO), Indium-Gallium-Zinc-Tin Oxide, IGZTO) and the like.
  • ITO indium-tin oxide
  • IZO indium-zinc oxide
  • IGO indium-gallium oxide
  • IZTO indium- Indium-Zinc-Tin Oxide
  • IGTO Indium-Gallium-Tin Oxide
  • IGZTO Indium-Gallium-Zinc-Tin Oxide
  • the gate insulating layer 102 is disposed on the semiconductor layer 110 and the buffer layer 101 to which the semiconductor layer 110 is exposed.
  • the gate insulating layer 102 may be entirely disposed on the semiconductor layer 110 and the buffer layer 101 .
  • the gate insulating layer 102 may function as a gate insulating layer of the driving transistor DTR and the switching transistor STR.
  • the gate insulating layer 102 may be made of an inorganic layer including an inorganic material, for example, silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiON), or may be formed in a stacked structure.
  • the gate conductive layer 120 is disposed on the gate insulating layer 102 .
  • the gate conductive layer 120 may include a first gate electrode 121 and a second gate electrode 122 .
  • the first gate electrode 121 may be a gate electrode of the driving transistor DTR, and the second gate electrode 122 may be a gate electrode of the switching transistor STR.
  • the first gate electrode 121 may be disposed to overlap at least a partial region of the first active material layer 111 of the driving transistor DTR. Specifically, the first gate electrode 121 may be disposed to overlap the first channel region 111c of the first active material layer 111 in the thickness direction.
  • the second gate electrode 122 may be disposed to overlap at least a partial region of the second active material layer 112 of the switching transistor STR. Specifically, the second gate electrode 122 may be disposed to overlap the second channel region 112c of the second active material layer 112 in the thickness direction.
  • the gate conductive layer 120 may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or It may be formed as a single layer or multiple layers made of these alloys. However, the present invention is not limited thereto.
  • the protective layer 103 is disposed on the gate conductive layer 120 .
  • the protective layer 103 may be disposed to cover the gate conductive layer 120 to protect the gate conductive layer 120 .
  • the protective layer 103 may be made of an inorganic layer including an inorganic material, for example, silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiON), or may be formed in a stacked structure.
  • the first conductive layer 130 is disposed on the protective layer 103 . At least a portion of the first conductive layer 130 may be disposed to overlap the first gate electrode 121 in a thickness direction. A storage capacitor may be formed between the first gate electrode 121 disposed under the first conductive layer 130 with the first conductive layer 130 and the protective layer 103 interposed therebetween.
  • the first conductive layer may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or these It may be formed as a single layer or multiple layers made of an alloy. However, the present invention is not limited thereto.
  • the first interlayer insulating layer 104 is disposed on the first conductive layer 130 and the protective layer 103 exposed by the first conductive layer 130 .
  • the first interlayer insulating layer 104 may function as an insulating layer between the first conductive layer 130 and other layers disposed thereon.
  • the first interlayer insulating layer 104 may be formed of an inorganic layer including an inorganic material, for example, silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiON), or may be formed in a stacked structure.
  • the second conductive layer 140 is disposed on the first interlayer insulating layer 104 .
  • the second conductive layer 140 includes the first source/drain electrodes 141 and the second source/drain electrodes 142 of the driving transistor DTR, the first source/drain electrodes 143 of the switching transistor STR, and the A second source/drain electrode 144 may be included.
  • the first source/drain electrode 141 and the second source/drain electrode 142 of the driving transistor DTR penetrate the first interlayer insulating layer 104 , the passivation layer 103 , and the gate insulating layer 102 .
  • the first doped region 111a and the second doped region 111b of the first active material layer 111 may be respectively connected to each other through a contact hole.
  • the first source/drain electrode 143 and the second source/drain electrode 144 of the switching transistor STR include the first interlayer insulating layer 104 , the protective layer 103 , and the gate insulating layer 102 .
  • the third doped region 112a and the fourth doped region 112b of the second active material layer 112 may be respectively connected to each other through a contact hole passing therethrough.
  • each of the first source/drain electrodes 141 and 142 of the driving transistor DTR and the switching transistor STR may be a source electrode
  • the second source/drain electrodes DT_SD2 and ST_SD2 may be a drain electrode
  • the second conductive layer 140 may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). Or it may be formed of a single layer or multiple layers made of an alloy thereof. However, the present invention is not limited thereto.
  • the second interlayer insulating layer 105 may be disposed on the second conductive layer 140 and the first interlayer insulating layer 104 exposed by the second conductive layer 140 .
  • the second interlayer insulating layer 105 may cover the second conductive layer 140 and be entirely disposed on the first interlayer insulating layer 104 , and may serve to protect the second conductive layer 140 .
  • the second interlayer insulating layer 105 may be formed of an inorganic layer including an inorganic material, for example, silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiON), or may be formed in a stacked structure.
  • the third conductive layer 150 is disposed on the second interlayer insulating layer 105 .
  • the third conductive layer 150 may include a connection pattern 151 and a first power wiring 152 .
  • a high potential voltage (a first power voltage) supplied to the driving transistor DTR may be applied to the first power wiring 152 .
  • connection pattern 151 may be electrically connected to the first source/drain electrode 141 of the driving transistor DTR through the contact hole CNT1 formed in the second interlayer insulating layer 105 .
  • the connection pattern 151 is interposed between the first electrode 210 and the first source/drain electrode 141 of the display element layer EML, which will be described later, and includes the first source/drain electrode 141 and the first electrode ( 210) may be electrically connected.
  • the driving transistor DTR may transfer the first power voltage applied from the first power line 152 to the first electrode 210 through the first source/drain electrode 141 and the connection pattern 151 . have.
  • the third conductive layer 150 may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). Or it may be formed of a single layer or multiple layers made of an alloy thereof. However, the present invention is not limited thereto.
  • the planarization layer 106 is disposed on the third conductive layer 150 and the second interlayer insulating layer 105 exposed by the third conductive layer 150 .
  • the planarization layer 106 may include an organic insulating material, for example, an organic material such as polyimide (PI), and may perform a surface planarization function.
  • PI polyimide
  • a first electrode 210 , an element unit LS including a plurality of unit light emitting elements 300 , and a second electrode 220 are disposed on the planarization layer 109 as the display element layer EML.
  • a first insulating layer 510 may be further disposed on the planarization layer 109 .
  • the present invention is not limited thereto, and the display element layer EML may further include other members, so that other members may be further disposed on the planarization layer 106 .
  • the first electrode 210 may be disposed on the planarization layer 106 .
  • the first electrode 210 may be directly disposed on the planarization layer 106 .
  • the first electrode 210 may contact the connection pattern 151 through a contact hole CNT2 penetrating through the planarization layer 106 and exposing a portion of an upper surface of the connection pattern 151 .
  • the first electrode 210 may be electrically connected to the first source/drain electrode 141 of the driving transistor DTR through the connection pattern 151 , and the first power applied through the first power wiring 152 . voltage can be transmitted.
  • the first electrode 210 may be electrically connected to different driving transistors DTR disposed in each sub-pixel SPX, and may receive the first power voltage independently from them.
  • a device unit LS including a plurality of unit light emitting devices 300 is disposed on the first electrode 210 so that the first electrode 210 may contact at least one end of the unit light emitting device 300 . Accordingly, the plurality of unit light emitting devices 300 disposed on the first electrode 210 may be electrically connected to the first electrode 210 through one end.
  • a plurality of unit light emitting devices 300 and an element unit LS including a binder 400 formed to surround the plurality of unit light emitting devices 300 are disposed.
  • a space between the first electrode 210 and the second electrode 220 may be filled with the first insulating layer 510 .
  • the binder 400 may be disposed between the plurality of unit light emitting devices 300 disposed on the first electrode 210 and outside the unit light emitting device 300 disposed at the outermost side.
  • the binder 400 may be formed in contact with at least a portion of a side surface of the unit light emitting device 300 .
  • the binder 400 may be formed on the side surface of the unit light emitting device 300 to expose at least a portion of one end region and the other end region opposite to the one end of the unit light emitting device 300 .
  • the binder 400 is disposed on the first electrode 210 to overlap the first electrode 210 in the third direction DR3, and to be disposed spaced apart from the first electrode 210 in the third direction DR3. can Also, the binder 400 may overlap the second electrode 220 in the third direction DR3 , but may be disposed to be spaced apart from the second electrode 220 in the third direction DR3 .
  • the binder 400 may include an inorganic insulating material.
  • the second electrode 220 may be disposed on the first electrode 210 .
  • the second electrode 220 may be disposed to be spaced apart from the first electrode 210 in the third direction DR3 .
  • the second electrode 220 may be spaced apart from the first electrode 210 in the third direction DR3 , and may be directly disposed on the first insulating layer 510 disposed therebetween.
  • the first insulating layer 510 may be entirely disposed on the planarization layer 106 .
  • the first insulating layer 510 may be disposed to surround the binder 400 disposed on the first electrode 210 and the outer surface of the unit light emitting device 300 exposed by the binder 400 .
  • the outer surface of the unit light emitting device 300 and the outer surface of the binder 400 may be in direct contact with the first insulating layer 510 .
  • the first insulating layer 510 may be formed to be lower than a height from the planarization layer 106 to one end of the unit light emitting device 300 so that at least one end of the unit light emitting device 300 is exposed. Accordingly, one end of the unit light emitting device 300 may protrude toward the upper surface of the first insulating layer 510 , so that the outer surface may not directly contact the first insulating layer 510 . The outer surface of the protruding portion of the light emitting device 300 may contact the second electrode 220 disposed on the first insulating layer 510 . That is, according to an embodiment, the thickness of the first insulating layer 510 may be smaller than the sum of the thickness of the first electrode 210 and the height of the unit light emitting device 300 .
  • the first insulating layer 510 may include an inorganic insulating material or an organic insulating material.
  • the second electrode 220 may be disposed on the first insulating layer 510 and contact at least one end of the unit light emitting device 300 protruding from the upper surface of the first insulating layer 510 .
  • the second electrode 220 may be disposed to surround one end of the unit light emitting device 300 .
  • the first electrode 210 may be in contact with one end of the unit light emitting device 300
  • the second electrode 220 may be in contact with the other end of the unit light emitting device 300 opposite to one end of the light emitting device 300 .
  • the unit light emitting devices 300 may be electrically connected to the second electrode 220 disposed on the unit light emitting device 300 through the other end thereof.
  • the second electrode 220 may be electrically connected to the second power wiring.
  • the second electrode 220 may receive the second power voltage applied through the second power line.
  • the second electrode 220 may be electrically connected to the same second power wiring disposed in the plurality of sub-pixels SPX, and may receive the same second power voltage respectively from them.
  • the plurality of sub-pixels SPX may be disposed through one integrated second electrode 220 . 2 The same electrical signal applied to the power wiring can be received.
  • the first electrode 210 may be a separate pixel electrode for each sub-pixel PXn, and the second electrode 220 may be a common electrode commonly connected along each sub-pixel SPX.
  • One of the first electrode 210 and the second electrode 220 may be an anode electrode of the unit light emitting device 300 , and the other may be a cathode electrode of the unit light emitting device 300 .
  • the present invention is not limited thereto and vice versa.
  • Each of the electrodes 210 and 220 may include a transparent conductive material.
  • each of the electrodes 210 and 220 may include a material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin-zinc oxide (ITZO), but is not limited thereto.
  • the unit light emitting device 300 may emit light in both end directions, and may emit light in a third direction DR3 toward which the upper surface of the first electrode 210 is directed in the drawing.
  • the first electrode 210 may include a conductive material having high reflectivity to reflect light emitted from the unit light emitting device 300 and traveling toward the upper surface of the first electrode 210 .
  • a portion of the light emitted from the unit light emitting device 300 passes through the second electrode 220 including a transparent material and is emitted from each sub-pixel PXn, and another portion is a first electrode including a material having high reflectivity. It may be reflected from the 210 and emitted from each sub-pixel PXn.
  • the first electrode 210 is a material with high reflectivity and may include a metal such as silver (Ag), copper (Cu), or aluminum (Al).
  • the unit light emitting device 300 may include the active layers 330 including different materials to emit light of different wavelength bands to the outside.
  • the display device 10 may include different types of unit light emitting devices emitting light of different wavelength bands. This will be described later with reference to FIG. 22 .
  • the plurality of unit light emitting devices 300 may be disposed to be spaced apart from each other on the first electrode 210 .
  • the distance between the unit light emitting devices 300 arranged to extend along one direction in the same row or column may be substantially the same.
  • the plurality of unit light emitting devices 300 may be disposed to be spaced apart from each other and disposed substantially parallel to each other. This is formed by patterning a plurality of unit light-emitting devices 300 at regular intervals through an etching process in the manufacturing process of the device unit LS, and using a material included in the binder 400 to form a plurality of unit light-emitting devices 300 . ) may have a structure formed while fixing the inside of the binder 400 .
  • the unit light emitting device 300 may include a plurality of semiconductor layers 310 and 320 and an active layer 330 and have a structure in which they are sequentially stacked.
  • the unit light emitting device 300 of the display device 10 may be disposed such that a direction in which a plurality of semiconductor layers are stacked faces a direction perpendicular to the top surface of the substrate SUB. That is, a direction in which the semiconductor layers of the unit light emitting device 300 are stacked may be parallel to a direction in which the first electrode 210 and the second electrode 220 are spaced apart.
  • Light generated in the active layer 330 of the unit light emitting device 300 may be emitted from both ends facing one direction in which the semiconductor layers of the unit light emitting device 300 are stacked. Accordingly, the light emitted from the unit light emitting device 300 may be emitted toward the upper direction and the lower direction of the substrate SUB.
  • the unit light emitting device 300 may be a light emitting diode (Light Emitting diode), specifically, the unit light emitting device 300 has a size of a micrometer (micro-meter) or nanometer (nano-meter) unit, It may be an inorganic light emitting diode made of an inorganic material.
  • the inorganic light emitting diode may be electrically connected to two electrodes facing each other, and may emit light in a specific wavelength band when an electric signal is applied thereto.
  • the unit light emitting device 300 may include a semiconductor layer doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor layer may receive an electrical signal applied from an external power source and emit it as light in a specific wavelength band.
  • the device unit LS includes a unit light emitting device 300 including the first semiconductor layer 310 , the second semiconductor layer 320 , the active layer 330 , and the electrode layer 370 , and included in one device unit LS.
  • a binder 400 for fixing the plurality of unit light emitting devices 300 to be formed may be included.
  • the first semiconductor layer 310 may be an n-type semiconductor.
  • the first semiconductor layer 310 may be AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y) and a semiconductor material having a chemical formula of ⁇ 1).
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with n-type.
  • the first semiconductor layer 310 may be doped with an n-type dopant, for example, the n-type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 310 may be n-GaN doped with n-type Si.
  • the thickness of the first semiconductor layer 310 may be in the range of 0.1 ⁇ m to 0.5 ⁇ m, but is not limited thereto.
  • the second semiconductor layer 320 is disposed on the active layer 330 to be described later.
  • the second semiconductor layer 320 may be a p-type semiconductor.
  • the second semiconductor layer 320 may be AlxGayIn1-x-yN(0). It may include a semiconductor material having a chemical formula of ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). For example, it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with p-type.
  • the second semiconductor layer 320 may be doped with a p-type dopant, for example, the p-type dopant may be Mg, Zn, Ca, Se, Ba, or the like. In an exemplary embodiment, the second semiconductor layer 320 may be p-GaN doped with p-type Mg. The thickness of the second semiconductor layer 320 may be in the range of 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the drawing shows that the first semiconductor layer 310 and the second semiconductor layer 320 are configured as one layer, the present invention is not limited thereto. According to some embodiments, depending on the material of the active layer 330, the first semiconductor layer 310 and the second semiconductor layer 320 have a larger number of layers, for example, a clad layer or a TSBR (Tensile strain barrier reducing). It may further include a layer. This will be described later with reference to other drawings.
  • the active layer 330 is disposed between the first semiconductor layer 310 and the second semiconductor layer 320 .
  • the active layer 330 may include a material having a single or multiple quantum well structure.
  • the active layer 330 may have a structure in which a plurality of quantum layers and a well layer are alternately stacked.
  • the active layer 330 may emit light by combining electron-hole pairs according to an electric signal applied through the first semiconductor layer 310 and the second semiconductor layer 320 .
  • the active layer 330 when the active layer 330 emits light in a blue wavelength band, it may include a material such as AlGaN or AlGaInN.
  • the active layer 330 when the active layer 330 has a multi-quantum well structure in which quantum layers and well layers are alternately stacked, the quantum layer may include a material such as AlGaN or AlGaInN, and the well layer may include a material such as GaN or AlInN.
  • the active layer 360 includes AlGaInN as a quantum layer and AlInN as a well layer. As described above, the active layer 360 has a central wavelength band in the range of 450 nm to 495 nm. can emit.
  • the active layer 330 may have a structure in which a type of semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, and the wavelength band of the emitted light It may include other group 3 to group 5 semiconductor materials according to the present invention.
  • the light emitted by the active layer 330 is not limited to light in a blue wavelength band, and in some cases, light in a red or green wavelength band may be emitted.
  • the thickness of the active layer 330 may be in the range of 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • light emitted from the active layer 330 may be emitted not only from the longitudinal outer surface of the unit light emitting device 300 , but also from both sides.
  • the direction of the light emitted from the active layer 330 is not limited in one direction.
  • the electrode layer 370 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the unit light emitting device 300 may include at least one electrode layer 370 . 4 illustrates that the unit light emitting device 300 includes one electrode layer 370, but is not limited thereto. In some cases, the unit light emitting device 300 may include a larger number of electrode layers 370 or may be omitted. The description of the unit light emitting device 300 may be equally applied even if the number of electrode layers 370 is different or includes other structures.
  • the electrode layer 370 may reduce resistance between the unit light emitting device 300 and the electrode or contact electrode when the unit light emitting device 300 is electrically connected to the electrodes 210 and 220 .
  • the electrode layer 370 may include a conductive metal.
  • the electrode layer 370 may include aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), indium tin oxide (ITO), indium zinc oxide (IZO), and ITZO ( Indium Tin-Zinc Oxide) may include at least one.
  • the electrode layer 370 may include a semiconductor material doped with n-type or p-type.
  • the electrode layer 370 may include the same material or different materials, but is not limited thereto.
  • the unit light emitting device 300 may have a structure in which a first semiconductor layer 310 , an active layer 330 , and a second semiconductor layer 320 are sequentially stacked in one direction.
  • the first semiconductor layer 310 , the active layer 330 , and the second semiconductor layer 320 may be stacked in a third direction DR3 , and may be formed in the third direction DR3 . It may have a height measured as , and a width measured in a direction perpendicular to the third direction DR3 .
  • a height measured in the third direction DR3 of the unit light emitting device 300 may be greater than a width measured in a direction perpendicular thereto.
  • the unit light emitting device 300 may have a cylindrical or rod shape with a height longer than a width.
  • the unit light emitting device 300 may have a shape of a wire, a tube, etc., a shape of a polygonal prism such as a cube, a cuboid, or a hexagonal prism, or a shape extending in one direction and having an outer surface partially inclined, etc. It may have various forms.
  • the binder 400 may surround the side surface of the unit light emitting device 300 , and may be disposed to expose a portion of one end region of the unit light emitting device 300 and a portion of the other end region opposite to the one end.
  • the binder 400 is disposed to completely surround the outer surface (or side surface) of the active layer 330 of the unit light emitting device 300 , and the outer surface (or side surface) of the first semiconductor layer 310 and the second semiconductor layer 320 . It may be arranged to surround at least a part of the.
  • the binder 400 completely exposes the electrode layer 370
  • the present invention is not limited thereto, and the binder 400 may be formed to cover at least a portion of the electrode layer 370 .
  • 5 to 11 are cross-sectional views illustrating a manufacturing process of the device unit of FIG. 4 .
  • a semiconductor structure 3000 formed on a lower substrate 1000 is prepared, and the semiconductor structure 3000 is etched to be spaced apart from each other on the lower substrate 1000 shown in FIG. 6 .
  • the disposed semiconductor core 3000' is formed.
  • the lower substrate 1000 includes a base substrate 1100 and a buffer material layer 1200 formed on the base substrate 1100 .
  • the base substrate 1100 may include a sapphire substrate (Al 2 O 3 ) and a transparent substrate such as glass.
  • the present invention is not limited thereto, and may be formed of a conductive substrate such as GaN, SiC, ZnO, Si, GaP, and GaAs.
  • a case in which the base substrate 1100 is a sapphire substrate (Al 2 O 3 ) will be described as an example.
  • a plurality of semiconductor layers are formed on the base substrate 1100 .
  • the plurality of semiconductor layers grown by the epitaxial method may be formed by growing a seed crystal.
  • the method of forming the semiconductor layer includes electron beam deposition, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), and dual thermal deposition (Dual).
  • -type thermal evaporation), sputtering, metal-organic chemical vapor deposition (MOCVD), etc. may be used, and preferably, it may be formed by metal-organic chemical vapor deposition (MOCVD).
  • MOCVD metal-organic chemical vapor deposition
  • the present invention is not limited thereto.
  • a precursor material for forming the plurality of semiconductor layers is not particularly limited within a range that can be generally selected for forming a target material.
  • the precursor material may be a metal precursor including an alkyl group such as a methyl group or an ethyl group.
  • it may be a compound such as, but not limited to, trimethyl gallium (Ga(CH3)3), trimethyl aluminum (Al(CH 3 ) 3 ), triethyl phosphate ((C 2 H 5 ) 3 PO 4 ).
  • Ga(CH3)3 trimethyl gallium
  • Al(CH 3 ) 3 trimethyl aluminum
  • ethyl phosphate (C 2 H 5 ) 3 PO 4 ).
  • a buffer material layer 1200 is formed on the base substrate 1100 .
  • the drawing shows that the buffer material layer 1200 is stacked one more layer, the present invention is not limited thereto, and a plurality of layers may be formed.
  • the buffer material layer 1200 may be disposed to reduce a lattice constant difference between the first semiconductor 3100 and the base substrate 1100, which will be described later.
  • the buffer material layer 1200 may include an undoped semiconductor, and may include substantially the same material as the first semiconductor 3100 , but may be a material not doped with n-type or p-type. .
  • the buffer material layer 1200 may be at least one of undoped InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, but is not limited thereto.
  • the buffer material layer 1200 may be omitted depending on the base substrate 1100 .
  • the buffer material layer 1200 including an undoped semiconductor is formed on the base substrate 1100 will be described as an example.
  • the semiconductor structure 3000 may include a first semiconductor 3100 , an active layer 3300 , a second semiconductor 3200 , and an electrode material layer 3700 .
  • the plurality of material layers included in the semiconductor structure 3000 may be formed by performing a conventional process as described above, and the plurality of layers included in the semiconductor structure 3000 may be formed in the unit light emitting device 300 according to an embodiment. ) may correspond to each layer included in the . That is, they may include the same materials as the first semiconductor layer 310 , the active layer 330 , the second semiconductor layer 320 , and the electrode layer 370 of the unit light emitting device 300 , respectively.
  • the semiconductor structure 3000 is etched to form the semiconductor cores 3000 ′ (refer to FIG. 6 ) spaced apart from each other in FIG. 6 .
  • the semiconductor structure 3000 may be etched by a conventional method.
  • the semiconductor structure 3000 may be etched by forming an etch mask layer thereon, and etching the semiconductor structure 3000 along the etch mask layer in a direction perpendicular to the lower substrate 1000 . .
  • the process of etching the semiconductor structure 3000 may include a dry etching method, a wet etching method, a reactive ion etching (RIE) method, and an inductively coupled plasma reactive ion etching (ICP) method. -RIE) and the like.
  • RIE reactive ion etching
  • ICP inductively coupled plasma reactive ion etching
  • -RIE inductively coupled plasma reactive ion etching
  • the dry etching method anisotropic etching is possible, so it may be suitable for vertical etching.
  • the etching etchant may be Cl 2 or O 2 .
  • the present invention is not limited thereto.
  • the etching of the semiconductor structure 3000 may be performed by mixing a dry etching method and a wet etching method.
  • a dry etching method For example, after etching in the depth direction by a dry etching method, the etched sidewall may be placed on a plane perpendicular to the surface through a wet etching method that is an isotropic etching method.
  • a semiconductor protective layer 4000 surrounding the outer surface of the semiconductor core 3000 ′ is formed on the lower substrate 1000 .
  • the semiconductor protective layer 4000 may be formed to surround the semiconductor core 3000 ′ on the lower substrate 1000 .
  • the semiconductor protective layer 4000 may be thicker than the long axis of the semiconductor core 3000 ′ so as to cover the upper surface of the semiconductor core 3000 ′, for example, the upper surface of the conductive electrode material layer 3700 . That is, the semiconductor passivation layer 4000 may be formed such that the semiconductor core 3000 ′ is disposed in the semiconductor passivation layer 4000 .
  • the thickness of the semiconductor protective layer 4000 may be about 6 ⁇ m to about 10 ⁇ m.
  • the present invention is not limited thereto.
  • a top surface of the semiconductor passivation layer 4000 may be formed to be substantially flat, and may form a plane parallel to the lower substrate 1000 .
  • a lower surface of the semiconductor passivation layer 4000 may be formed to contact the buffer material layer 1200 of the lower substrate 1000 .
  • the lower surface of the semiconductor passivation layer 4000 may be in contact with the upper surface of the buffer material layer 1200 and may be disposed to completely cover the side surface of the lower substrate 1000 .
  • the present invention is not limited thereto, and the semiconductor protective layer 4000 may be disposed only on the upper surface of the buffer material layer 1200 .
  • the semiconductor protective layer 4000 is formed to surround the upper surface and the side surface of the semiconductor core 3000 ′ in order to protect the semiconductor core 3000 ′. That is, the semiconductor protective layer 4000 may be formed to completely fill the space between the plurality of semiconductor cores 3000 ′ formed on the lower substrate 1000 .
  • the semiconductor protective layer 4000 may be formed by coating or spraying a material constituting the semiconductor protective layer 4000 on the semiconductor core 3000 ′.
  • the semiconductor protective layer 4000 may be formed on the lower substrate 1000 by an inkjet printing method, a spin coating method, a die-slot coating method, a slit coating method, or the like.
  • the present invention is not limited thereto.
  • the semiconductor protective layer 4000 may include an insulating material.
  • the semiconductor protective layer 4000 may include an inorganic insulating material including a polymer or a nitride-based inorganic material.
  • the semiconductor protective layer 4000 may include an inorganic insulating material such as silicon nitride (SiNx), aluminum nitride (AlN), or the like.
  • a photosensitive polymer such as poly(methylmethacrylate) (PMMA) or poly(methyl glutarimide) (PMGI) may be used, but is not limited thereto.
  • the semiconductor passivation layer 4000 and the semiconductor core 3000 ′ disposed in the semiconductor passivation layer 4000 and fixed by the semiconductor passivation layer 4000 are separated from the lower substrate 1000 .
  • the process of separating the semiconductor core 3000 ′ from the lower substrate 1000 is not particularly limited. Although not shown in the drawings, the process of separating the semiconductor core 3000 ′ from the lower substrate 1000 may be performed by a physical separation method or a chemical separation method. Through the separation process, the semiconductor protective layer 4000 is formed with a first region 4000 ′ disposed on a side surface of the lower substrate 1000 and a second region 4000 ′ completely surrounding the outer surfaces of the plurality of semiconductor cores 3000 ′. ') can be separated.
  • the electrode material layer 3700 and the second semiconductor 3200 are formed by etching the second region 4000 ′′ of the semiconductor protective layer disposed on the electrode material layer 3700 side as shown in FIG. 10 . At least part of it is exposed. An etching process is performed on the second region 4000 ′′ of the semiconductor passivation layer disposed on the electrode material layer 3700 side to etch at least a portion of the second region 4000 ′′ of the semiconductor passivation layer including the insulating material. can Next, referring to FIG. 10 , the second region 4000 ′′ of the semiconductor passivation layer disposed on the side of the first semiconductor 3700 is etched to expose at least a portion of the first semiconductor 3100 as shown in FIG. 11 .
  • the element unit LS of FIG. 11 may be formed.
  • the device unit using the semiconductor protective layer 4000 including the insulating material used in the process of separating the plurality of unit light emitting devices 300 from the lower substrate SUB during the manufacturing process of the device unit LS. (LS) binder 400 may be formed.
  • the first semiconductor layer ( 310) can be prevented from being damaged.
  • the ink forming process can be omitted, and thus the efficiency of the manufacturing process can be increased.
  • FIG. 12 is a cross-sectional view of one sub-pixel of a display device according to another exemplary embodiment.
  • the display device according to the present exemplary embodiment is different from the exemplary embodiment of FIG. 3 in that the first electrode is formed in a plurality of layers.
  • the first electrode 210_1 may include a plurality of layers.
  • the first electrode 210_1 may include a layer including a transparent material and a layer including a material having high reflectivity. Accordingly, at least a portion of the light emitted from the unit light emitting device 300 and incident toward the first electrode 210_1 is disposed on the upper surface of the layer including the material having high reflectivity among the plurality of layers constituting the first electrode 210_1. ) can be reflected toward the upper direction side.
  • the first electrode 210_1 may include a first electrode base layer 211 and a first electrode upper layer 212 disposed on the first electrode base layer 211 in a stacked structure.
  • the first base electrode layer 211 may be disposed on the planarization layer 106
  • the first electrode upper layer 212 may be disposed to cover an upper surface of the first base layer 211 .
  • the first electrode base layer 211 and the first electrode upper layer 212 may be patterned by a single mask process. In an exemplary embodiment, sidewalls of the first electrode base layer 211 and the first electrode upper layer 212 may be aligned with each other.
  • Both the first electrode base layer 211 and the first electrode upper layer 212 may include a conductive material to form one first electrode 210_1 .
  • the first electrode base layer 211 may include a conductive material having high reflectivity, and the first electrode upper layer 212 may include a transparent conductive material.
  • the light traveling toward the first electrode 210_1 may pass through the first electrode upper layer 212 including a transparent material and travel to the upper surface of the first electrode base layer 211 . have. At least a portion of the light incident to the first base electrode layer 211 may be reflected from the upper surface of the first base electrode layer 211 in the upper direction of the substrate SUB.
  • light emitted from one end disposed on the second electrode 220 side among both ends of the unit light emitting device 300 may pass through the second electrode 220 and be emitted to the outside as described above.
  • light emitted from the other end disposed on the first electrode 210_1 side among both ends of the unit light emitting device 300 may travel toward the first electrode 210_1 .
  • the electrode base layer 211 to include a reflective material, at least a portion of light emitted from the unit light emitting device 300 and traveling toward the first electrode 210_1 is reflected from the upper surface of the electrode base layer 211 to reflect the substrate ( SUB), and thus the light efficiency of the display device 10 may be improved.
  • the display device according to the present exemplary embodiment is different from the exemplary embodiment of FIG. 3 in that the first insulating layer further includes a scatterer 511 .
  • the first insulating layer 510 may further include an disposed scatterer 511 .
  • the scattering body 511 may be included in the first insulating layer 510 in a state of being dispersed in the first insulating layer 510 , and having a refractive index different from that of the first insulating layer 510 and the first insulating layer 510 and An optical interface can be formed.
  • the scatterers 511 may be light scattering particles.
  • the scattering body 511 is not particularly limited as long as it is a material capable of scattering at least a portion of transmitted light, but may be, for example, metal oxide particles or organic particles.
  • the metal oxide examples include titanium oxide (TiO2), zirconium oxide (ZrO2), aluminum oxide (Al2O3), indium oxide (In2O3), zinc oxide (ZnO), or tin oxide (SnO2), and the organic particles
  • TiO2 titanium oxide
  • ZrO2 zirconium oxide
  • Al2O3 aluminum oxide
  • In2O3 indium oxide
  • ZnO zinc oxide
  • SnO2 tin oxide
  • the scatterer 511 may scatter light in a random direction regardless of the incident direction of the incident light without substantially converting the wavelength of the light passing through the first insulating layer 510 .
  • some of the light emitted from the unit light emitting device 300 may be incident on the scatterer 511 included in the first insulating layer 510 and be scattered by the scatterer 511 .
  • the scatterer 511 may scatter the light emitted from the plurality of unit light emitting devices 300 arranged side by side in one direction so as not to proceed in a specific direction, and thus the display device 10 may scatter the light.
  • the sieve 511 By including the sieve 511, light having a uniform density can be emitted.
  • the display device according to the present exemplary embodiment is different from the embodiment of FIG. 3 in that the unit light emitting element further includes an insulating layer 390 surrounding the outer surface of the unit light emitting element.
  • the device unit LS_14 includes a plurality of unit light emitting devices 300_1 further including a binder 400 and an insulating layer 390 .
  • Each unit light emitting device 300_1 may further include an insulating layer 390 surrounding the plurality of semiconductor layers 310 and 320 and the active layer 330 of each unit light emitting device 300_1 .
  • the insulating layer 390 is disposed to surround outer surfaces of the plurality of semiconductor layers 310 and 320 , the active layer 330 , and the electrode layer 370 .
  • the insulating layer 390 may be disposed to surround at least the outer surface of the active layer 360 , and may extend in one direction in which the unit light emitting device 300 extends.
  • the insulating layer 390 may function to protect the members.
  • At least a portion of the outer surface of the insulating layer 390 may be in contact with the binder 400 .
  • the insulating layer 390 may be interposed between the first semiconductor layer 310 , the second semiconductor layer 320 , and the active layer 330 of the unit light emitting device 300_1 and the binder 400 .
  • the first semiconductor layer 310 , the second semiconductor layer 320 , and the active layer 330 and the binder 400 may be positioned to be spaced apart from each other.
  • the binder 400 since the binder 400 is disposed to contact and surround the outer surface of the insulating film 390 , the unit light emitting device 300_1 may be fixed by the binder 400 .
  • the insulating layer 390 extends in the longitudinal direction of the unit light emitting device 300 to cover from the first semiconductor layer 310 to the side surface of the electrode layer 370 , but is not limited thereto.
  • the insulating layer 390 may be formed to surround side surfaces of the members, and both ends of the unit light emitting device 300 in the longitudinal direction may be exposed.
  • the insulating film 390 may cover only the outer surface of some of the semiconductor layers 310 and 320 including the active layer 360 or cover only a portion of the outer surface of the electrode layer 370 so that the outer surface of each electrode layer 370 is partially exposed.
  • the insulating layer 390 may be formed to have a rounded upper surface in cross-section in a region adjacent to at least one end of the unit light emitting device 300_1 .
  • the insulating layer 390 is made of materials having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlN), It may include aluminum oxide (Al2O3) and the like. Accordingly, an electrical short that may occur when the active layer 330 is in direct contact with an electrode through which an electrical signal is transmitted to the unit light emitting device 300_1 may be prevented. In addition, since the insulating layer 390 protects the outer surface of the unit light emitting device 300_1 including the active layer 330 , a decrease in luminous efficiency can be prevented.
  • the insulating layer 390 may include a material having a refractive index different from that of the binder 400 among the materials having the insulating properties.
  • the insulating layer 390 may include a material having a refractive index higher than that of the binder 400 .
  • the binder 400 may include a material having a refractive index in the range of about 1.0 to about 1.7
  • the insulating film 390 may include a material having a refractive index in the range of about 1.2 to about 2.0. have.
  • the present invention is not limited thereto, and the binder 400 and the insulating layer 390 may include a material having a refractive index different from the above-described refractive index.
  • the insulating layer 390 includes a material having a higher refractive index than the binder 400 , light emitted from the outer surface of the unit light emitting device 300_1 and traveling toward the binder 400 is totally reflected to the outside of the unit light emitting device 300_1 . It is possible to prevent light from being emitted. That is, by disposing a material having a refractive index included in the range between the respective refractive indices of the unit light emitting device 300_1 and the binder 400 between the unit light emitting device 300_1 and the binder 400, the unit light emitting device 300_1 Light emitted from the outer surface toward the binder 400 may be smoothly emitted without being totally reflected.
  • the insulating layer 390 may function to protect a plurality of members of the unit light emitting device 300_1 . Accordingly, since the insulating layer 390 protects the outer surfaces of the plurality of members of the unit light emitting device 300_1 , a decrease in luminous efficiency may be prevented.
  • the insulating layer 390 with a material having a refractive index higher than the refractive index of the binder 400 and lower than the refractive index of other members included in the unit light emitting device 300_1 , total reflection is prevented to emit light of the display device 10 . A decrease in efficiency can be prevented.
  • one second electrode is disposed to cover the emission area EMA of the plurality of sub-pixels SPX included in one pixel PX. It is different from the embodiment of FIG. 3 .
  • the second electrode 220_15 of the display device 10 extends from one pixel PX to a plurality of adjacent sub-pixels SPX in the first direction DR1 . can be placed. That is, the second electrode 220_15 may be disposed to cover all of the plurality of emission areas EMA included in each sub-pixel SPX. The area of the second electrode 220_15 may be larger than the sum of the areas of the first to third light emitting areas EMA1 , EMA2 , and EMA3 .
  • the present invention is not limited thereto, and the second electrode may be formed to extend also to a plurality of adjacent pixels to be integrated therewith.
  • the second electrode disposed in the pixel PX may be electrically connected to the second power line, and the same electrical signal may be applied thereto.
  • the second electrode 220_15 may be disposed in the plurality of sub-pixels SPX in an integrated shape to receive the same electrical signal through the second electrode 220_15 electrically connected to the second power wiring. have.
  • the second electrode 220_15 is disposed to cover the plurality of sub-pixels SPX, the second power wiring is disposed only in some pixels PX or sub-pixels SPX, and in some sub-pixels SPX. may not be placed.
  • the second power line and a partial region of the second electrode 220_15 are electrically electrically may be connected.
  • 16 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 17 is a cross-sectional view illustrating an example taken along line XVII-XVII' of FIG. 16 .
  • the display device 10 according to the present exemplary embodiment is different from the exemplary embodiment of FIG. 3 in that it further includes a reflective barrier rib 600 at the boundary of each sub-pixel SPX.
  • the reflective barrier rib 600 may be disposed at the boundary of each sub-pixel SPX.
  • the reflective barrier rib 600 may be disposed to extend in the first direction DR1 and the second direction DR2 in a plan view.
  • the reflective barrier rib 600 includes a region in which the first electrode 210 , the element unit LS, and the second electrode 220 are disposed, and forms a portion of the first electrode 210 and the first insulating layer 510 . It may be arranged to surround. That is, the reflective barrier rib 600 is disposed to surround each sub-pixel SPX, and the reflective barrier rib 600 may form a grid pattern on the entire surface of the display area DA of the display device 10 .
  • the reflective barrier rib 600 may include a reflective material.
  • the reflective barrier rib 600 may be disposed on the planarization layer 106 .
  • the reflective barrier rib 600 may have a structure in which at least a portion of the planarization layer 106 protrudes.
  • the reflective barrier rib 600 may include an upper surface, a lower surface, and a side surface.
  • the upper and lower surfaces of the reflective barrier rib 600 face each other.
  • the upper surface and the lower surface of the reflective barrier rib 600 are respectively located on one plane, and the plane in which the upper surface is located and the plane in which the lower surface is located are substantially parallel to each other, and thus may have a uniform thickness as a whole.
  • a lower surface of the reflective barrier rib 600 is placed on one surface of the planarization layer 106 .
  • the width of the upper surface of the reflective barrier rib 600 and the width of the lower surface of the reflective barrier rib 600 may be different.
  • the plane on which the side surface of the reflective barrier rib 600 is located may be inclined in a clockwise direction to form an acute angle with respect to one surface of the planarization layer 106 , and in this case, the width of the upper surface of the reflective barrier rib 600 is the reflective barrier rib It may be smaller than the width of the lower surface of (600).
  • the reflective barrier rib 600 protrudes with respect to the planarization layer 106 and has an inclined side surface, among the light emitted from the unit light emitting device 300 , the light propagating toward the inclined side of the reflective barrier rib 600 is reflected It may be reflected from the inclined side of the partition wall 600 .
  • the height of the reflective barrier rib 600 with respect to the top surface of the planarization layer 106 may be greater than the height of the first insulating layer 510 . Also, the height of the reflective barrier rib 600 with respect to the top surface of the planarization layer 106 may be greater than the sum of the length of the unit light emitting device 300 and the thickness of the first electrode 210 .
  • the reflective barrier rib 600 is emitted from the light emitting device 300 by having a protruding structure having a height greater than the length of the unit light emitting device 300 in each sub-pixel SPX. ) by reflecting the light directed toward the side surface of the planarization layer 106 or the second electrode 220 above the light emitting area EMA may be reflected. That is, the reflective barrier rib 600 may function as a reflective barrier rib that separates the neighboring sub-pixels SPX and reflects light emitted from the unit light emitting device 300 at the same time. Accordingly, since the display device 10 further includes the reflective barrier rib 600 , the light emitted from the unit light emitting device 300 may travel upward of the substrate SUB, and thus the display device 10 may Light efficiency can be improved.
  • FIG. 18 is a cross-sectional view illustrating another example taken along line XVII-XVII' of FIG. 16 .
  • 18 illustrates that the reflective barrier rib may include a barrier rib and a reflective coating layer. That is, referring to FIG. 18 , the display device according to the present exemplary embodiment is different from the exemplary embodiment of FIG. 17 in that the reflective barrier rib further includes a reflective coating layer.
  • the reflective barrier rib 600_1 includes a barrier rib 610 and a reflective coating layer 620 disposed on the barrier rib 610 .
  • the barrier rib 610 has substantially the same shape as the reflective barrier rib 600 of FIG. 17 .
  • a reflective coating layer 620 is disposed on the upper surface and the side surface of the partition wall 610 .
  • the reflective coating layer 620 may cover both the top and side surfaces of the barrier rib 610 .
  • the reflective coating layer 620 may include a material having high reflectance, such as metal.
  • the reflective coating layer 620 may include silver, copper, aluminum, nickel, lanthanum or an alloy thereof, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin-zinc oxide (ITZO), or the like. It may include, but is not limited to.
  • the reflective coating layer 620 may be directly deposited or coated on one surface of the barrier rib 610 . As another example, the reflective coating layer 620 may be attached to the partition wall 610 through an adhesive layer.
  • a portion of light traveling from the unit light emitting device 300 toward the reflective barrier rib 600_1 may be reflected by the reflective coating layer 620 of the reflective barrier rib 600_1 to travel upward of the substrate SUB.
  • the barrier rib 610 covered by the reflective coating layer 620 may include an anti-reflective material or a low-reflective material. Accordingly, the reflective barrier rib 600_1 may be formed by forming the barrier rib 610 with a material that is easy to form, such as an organic material, and then forming the reflective coating layer 620 on the surface thereof. Accordingly, manufacturing efficiency of the reflective barrier rib 600_1 may be improved.
  • the binder of the element unit includes a scatterer (SCP) and wavelength conversion materials (WCP1, WCP2) according to the embodiment of FIGS. 2 and 3 . The difference is yes.
  • SCP scatterer
  • WCP1, WCP2 wavelength conversion materials
  • the device unit LS is configured to emit light in each of the sub-pixels SPX.
  • the device unit LS may include a first element unit LS1 , a second element unit LS2 , and a third element unit LS3 disposed to correspond to each other.
  • the first element unit LS1 is disposed in the first sub-pixel SPX1 emitting light of a first color.
  • the first element unit LS1 may include a plurality of unit light-emitting elements 300 and a first binder 401 that are spaced apart from each other.
  • the first binder 401 may include the material forming the binder 400 described above, and may include the first wavelength conversion material WCP1 disposed in the material.
  • the first binder 401 may further include a scatterer (SCP).
  • SCP scatterer
  • the present invention is not limited thereto, and the scatterers SCP may be omitted.
  • the second element unit LS2 is disposed in the second sub-pixel SPX2 emitting light of the second color.
  • the second element unit LS2 may include a plurality of unit light emitting elements 300 and a second binder 402 spaced apart from each other.
  • the second binder 402 may include a material forming the above-described binder 400 , and may include a second wavelength conversion material WCP2 disposed in the material.
  • the second binder 402 may further include a scatterer (SCP).
  • SCP scatterer
  • the present invention is not limited thereto, and the scatterers SCP may be omitted.
  • the third element unit LS3 is disposed in the third sub-pixel SPX3 emitting light of a third color.
  • the third element unit LS2 may include a plurality of unit light emitting elements 300 and a third binder 403 spaced apart from each other.
  • the third binder 403 may include a material forming the binder 400 described above, and may include a scatterer (SCP) disposed in the material.
  • SCP scatterer
  • the present invention is not limited thereto, and the scatterers SCP may be omitted.
  • the first wavelength conversion material WCP1 converts a third color emitted from the unit light emitting device 300 into a first color
  • the second wavelength conversion material WCP2 converts the third color into a second color.
  • the first wavelength conversion material WCP1 and the second wavelength conversion material WCP2 may be quantum dots, quantum rods, phosphors, or the like.
  • the quantum dots may include group IV nanocrystals, group II-VI compound nanocrystals, group III-V compound nanocrystals, group IV-VI nanocrystals, or a combination thereof.
  • the scatterers (SCP) may be metal oxide particles or organic particles.
  • the metal oxide include titanium oxide (TiO2), zirconium oxide (ZrO2), aluminum oxide (Al2O3), indium oxide (In2O3), zinc oxide (ZnO), or tin oxide (SnO2), and the organic particles.
  • TiO2 titanium oxide
  • ZrO2 zirconium oxide
  • Al2O3 aluminum oxide
  • In2O3 indium oxide
  • ZnO zinc oxide
  • tin oxide (SnO2) tin oxide
  • an acrylic resin or a urethane-based resin may be exemplified.
  • the first binder 401 disposed in the first sub-pixel SPX1 includes the first wavelength conversion material WCP1 , and thus the third color emitted from the unit light emitting device 300 and incident to the first binder 401 . At least a portion of the light of the first color may be converted into light of the first color.
  • the second binder 402 disposed in the second sub-pixel SPX2 includes the second wavelength conversion material WCP2 , so that the second binder 402 is emitted from the unit light emitting device 300 and is incident on the second binder 402 . At least a portion of the light of the three colors may be converted into light of the second color.
  • the third binder 403 disposed in the third sub-pixel SPX3 transmits the light of the third color emitted from the unit light emitting device 300 and incident on the third binder 403 while maintaining the wavelength.
  • the scatterers (SCP) included in the third binder 403 may serve to adjust an emission path of light emitted through the third binder 403 .
  • the third binder 403 may not include a wavelength conversion material.
  • each sub-pixel SPX includes only the unit light-emitting device 300 emitting light of the third color
  • the first to third sub-pixels SPX1, SPX2, and SPX3 are disposed to correspond to each other. Since the first to third binders 401 , 402 , and 403 further include a scatterer SCP and wavelength conversion materials WCP1 and WCP2 , the first to third sub-pixels SPX1 , SPX2 , and SPX3 are each Lights of the first to third colors may be emitted, respectively.
  • 21 is a cross-sectional view of a unit light emitting device according to another exemplary embodiment.
  • the unit light emitting device 300 ′ includes a third semiconductor layer 340 ′ and an active layer 330 ′ disposed between the first semiconductor layer 310 ′ and the active layer 330 ′.
  • the second semiconductor layer 320 ′ may further include a fourth semiconductor layer 350 ′ and a fifth semiconductor layer 360 ′, and a second electrode layer 280 ′.
  • a plurality of semiconductor layers 340 ′, 350 ′, and 360 ′ are further disposed, and the active layer 330 ′ contains other elements.
  • the arrangement and structure of the first electrode layer 370 ′ is substantially the same as that of the electrode layer 370 of FIG. 4 .
  • overlapping descriptions will be omitted and the differences will be mainly described.
  • the active layer 330 includes nitrogen (N) to emit blue or green light.
  • the unit light emitting device 300 ′ of FIG. 21 may be a semiconductor in which the active layer 330 ′ and other semiconductor layers each include at least a portion of phosphorus (P).
  • the unit light emitting device 300 ′ according to an exemplary embodiment may be a unit light emitting device emitting red light having a central wavelength band in a range of 620 nm to 750 nm.
  • the central wavelength band of red light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as red in the present technical field.
  • the first semiconductor layer 310' is an n-type semiconductor layer, and when the unit light emitting device 300' emits red light, the first semiconductor layer 310' is InxAlyGa1-x-yP(0 ⁇ and a semiconductor material having a formula of x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • the first semiconductor layer 310 ′ may be any one or more of InAlGaP, GaP, AlGaP, InGaP, AlP, and InP doped with n-type.
  • the first semiconductor layer 310 ′ may be doped with a first conductivity type dopant, and for example, the first conductive dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 310 ′ may be n-AlGaInP doped with n-type Si.
  • the thickness of the first semiconductor layer 310 ′ may range from 0.1 ⁇ m to 0.5 ⁇ m, but is not limited thereto.
  • the second semiconductor layer 320' is a p-type semiconductor layer, and when the unit light emitting device 300' emits red light, the second semiconductor layer 320' is InxAlyGa1-x-yP (0 ⁇ x ⁇ 1). , 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may include a semiconductor material having a chemical formula.
  • the second semiconductor layer 320 ′ may be any one or more of InAlGaP, GaP, AlGaNP, InGaP, AlP, and InP doped with p-type.
  • the second semiconductor layer 320 ′ may be doped with a second conductivity type dopant.
  • the second conductivity type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 320 ′ may be p-GaP doped with p-type Mg.
  • the thickness of the second semiconductor layer 320 ′ may range from 0.08 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the active layer 330 ′ may be disposed between the first semiconductor layer 310 ′ and the second semiconductor layer 320 ′.
  • the active layer 330 ′ of FIG. 21 may include a material having a single or multiple quantum well structure to emit light in a specific wavelength band.
  • the active layer 330 ′ may include a material such as AlGaP or AlInGaP.
  • the active layer 330 ′ when the active layer 330 ′ has a multi-quantum well structure in which quantum layers and well layers are alternately stacked, the quantum layer may include a material such as AlGaP or AlInGaP, and the well layer may include a material such as GaP or AlInP.
  • the active layer 330 ′ may emit red light having a central wavelength band of 620 nm to 750 nm including AlGaInP as a quantum layer and AlInP as a well layer.
  • the light emitting device 300 ′ may include a clad layer disposed adjacent to the active layer 330 ′. As shown in the figure, the third semiconductor layer 340' and the active layer 330' disposed between the active layer 330' and the first semiconductor layer 310' below the active layer 330' The fourth semiconductor layer 350 ′ disposed between the active layer 330 ′ and the second semiconductor layer 320 ′ may be a cladding layer.
  • the third semiconductor layer 340 ′ may be an n-type semiconductor like the first semiconductor layer 310 ′.
  • the third semiconductor layer 340 ′ may include InxAlyGa1-x-yP (0 ⁇ x ⁇ 1,0). It may include a semiconductor material having a chemical formula of ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • the first semiconductor layer 310' may be n-AlGaInP
  • the third semiconductor layer 340' may be n-AlInP.
  • the present invention is not limited thereto.
  • the fourth semiconductor layer 350' may be an n-type semiconductor like the second semiconductor layer 320'.
  • the fourth semiconductor layer 350' may include InxAlyGa1-x-yP (0 ⁇ x ⁇ 1,0). It may include a semiconductor material having a chemical formula of ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • the second semiconductor layer 320' may be p-GaP
  • the fourth semiconductor layer 350' may be p-AlInP.
  • the fifth semiconductor layer 360 ′ may be disposed between the fourth semiconductor layer 350 ′ and the second semiconductor layer 320 ′.
  • the fifth semiconductor layer 360 ′ may be a p-type doped semiconductor like the second semiconductor layer 320 ′ and the fourth semiconductor layer 350 ′.
  • the fifth semiconductor layer 360 ′ may reduce a difference in lattice constant between the fourth semiconductor layer 350 ′ and the second semiconductor layer 320 ′. That is, the fifth semiconductor layer 360 ′ may be a Tensile Strain Barrier Reducing (TSBR) layer.
  • TSBR Tensile Strain Barrier Reducing
  • the fifth semiconductor layer 360 ′ may include, but is not limited to, p-GaInP, p-AlInP, p-AlGaInP, or the like.
  • the unit light emitting device 300 ′ may include a first electrode layer 370 ′ and a second electrode layer 380 ′.
  • the first electrode layer 370 ′ may be disposed on one surface of the second semiconductor layer 320 ′, and the second electrode layer 380 ′ may be disposed on one surface of the first semiconductor layer 310 ′.
  • the first electrode layer 370 ′ may be disposed on an upper surface of the second semiconductor layer 320 ′, and the second electrode layer 380 ′ may be disposed on a lower surface of the second semiconductor layer 310 ′.
  • the device unit including the unit light emitting device 300 ′ of FIG. 21 may also be manufactured in substantially the same manner as the device unit including the unit light emitting device 300 of FIG. 4 .
  • each element unit disposed corresponding to each sub-pixel includes different types of unit light emitting elements.
  • the device unit LS corresponds to each sub-pixel SPX. It may include a first element unit LS1_1 , a second element unit LS2_1 , and a third element unit LS3_1 that are arranged in the same manner.
  • the first element unit LS1_1 is disposed in the first sub-pixel SPX1 emitting light of a first color.
  • the first element unit LS1 may include a plurality of first unit light emitting elements 301 and a binder 400 that are spaced apart from each other.
  • the first unit light emitting device 301 may be a unit light emitting device emitting light of a first color.
  • the second element unit LS2_1 is disposed in the second sub-pixel SPX2 emitting light of the second color.
  • the second element unit LS2_1 may include a plurality of second unit light emitting elements 302 and a binder 400 that are spaced apart from each other.
  • the second unit light emitting device 302 may be a unit light emitting device emitting light of a second color.
  • the third element unit LS3_1 is disposed in the third sub-pixel SPX3 emitting light of the third color.
  • the third element unit LS3_1 may include a plurality of third unit light emitting elements 303 and a binder 400 that are spaced apart from each other.
  • the third unit light emitting device 303 may be a unit light emitting device emitting light of a third color.
  • the first unit light emitting device 301 has the same structure as the light emitting device 300 ′ of FIG. 21 , and may emit light of a first color.
  • the second unit light emitting device 302 and the third unit light emitting device 303 have the same structure as the unit light emitting device 300 of FIG. 4 , and emit the light of the second color and the light of the third color, respectively, as described above. can be released
  • the first unit light emitting device 301 emits light of a first color that is red
  • the second unit light emitting device 302 emits light of a second color that is green
  • the device 303 may be a unit light emitting device emitting light of a third color, which is blue.
  • the unit light emitting devices 300 and 300' may generate light of different colors depending on the composition of the active layers 330 and 330', and may include a larger number of semiconductor layers in some cases.
  • Different types of unit light-emitting devices 301 , 302 , and 303 are respectively disposed in the plurality of sub-pixels SPX included in one pixel PX of the display device, and they may emit light of different colors. Accordingly, even if the wavelength conversion material is not disposed in the binder of the device unit LS, the light-emitting units 301 , 302 , and 303 may emit light of different colors.
  • FIG. 23 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 24 is a cross-sectional view showing an example taken along the line XXIVa-XXIVa', XXIVb-XXIVb', XXIVc-XXIVc' of FIG. 25 is a cross-sectional view illustrating an example taken along line XXV-XXV' of FIG. 23 .
  • the unit light emitting devices of the device unit according to the present embodiment are arranged to extend in one direction in one row. Also, it is different from the embodiment of FIG. 19 in that the second electrode disposed in one pixel PX is disposed to extend in a direction perpendicular to the direction in which the arrangement of the unit light emitting devices is extended.
  • the first to third sub-pixels SPX1 , SPX2 , and SPX3 included in one pixel PX may be disposed adjacent to each other in the first direction DR1 .
  • the first electrode 210 disposed in each sub-pixel SPX has a substantially rectangular shape extending in the second direction DR2 , and first to third light emission corresponding to each sub-pixel SPX1 , SPX2 , and SPX3 . It is placed within the areas EMA1, EMA2, EMA3. As described above, the first electrode 210 disposed in one sub-pixel SPX is spaced apart from the first electrode 210 disposed in another sub-pixel SPX disposed adjacent to each other in the first direction DR1 . and placed
  • a first device unit LS1 may be disposed on the first electrode 210 disposed in the first sub-pixel SPX1 .
  • the first element unit LS1 may include a plurality of unit light emitting elements 300 and a first binder 401 arranged in one direction.
  • One direction in which the plurality of unit light emitting devices 300 included in the first device unit LS1 according to the present exemplary embodiment are arranged may be parallel to the second direction DR2 . That is, when each sub-pixel SPX included in one pixel PX is disposed adjacent to each other in the first direction DR1 , the arrangement direction of the plurality of unit light emitting devices 300 may be the second direction DR2 . have.
  • a distance between two unit light emitting devices 300 disposed adjacent to each other in the second direction DR2 may be the same.
  • the second device unit LS2 may be disposed on the first electrode 210 disposed in the second sub-pixel SPX2 .
  • the second device unit LS2 may include a plurality of unit light emitting devices 300 and a second binder 402 arranged in one direction.
  • One direction in which the plurality of unit light emitting devices 300 included in the second device unit LS2 according to the present exemplary embodiment are arranged may be parallel to the second direction DR2 .
  • a distance between two unit light emitting devices 300 disposed adjacent to each other in the second direction DR2 may be the same.
  • a third device unit LS3 may be disposed on the first electrode 210 disposed in the third sub-pixel SPX3 .
  • the third element unit LS3 may include a plurality of unit light emitting elements 300 and a third binder 403 arranged in one direction.
  • One direction in which the plurality of unit light emitting devices 300 included in the third device unit LS3 according to the present exemplary embodiment are arranged may be parallel to the second direction DR2 .
  • a distance between two unit light emitting devices 300 disposed adjacent to each other in the second direction DR2 may be the same.
  • the plurality of unit light emitting devices 300 included in each device unit LS1 , LS2 , and LS3 have the same spacing in the second direction DR2 , the plurality of light emitting devices 300 disposed in one pixel PX are identical.
  • the arrangement of the unit light emitting devices 300 may be in a planar matrix shape.
  • the second electrode 220_23 may include a plurality of second electrode patterns.
  • the plurality of second electrode patterns constituting the second electrode 220_23 may be respectively formed to extend in the first direction DR1 , and may be disposed to be spaced apart from each other in the second direction DR2 .
  • the first direction DR1 may be a direction perpendicular to a direction in which the unit light emitting devices 300 are arranged in one sub-pixel SPX or an arrangement direction of each sub-pixel SPX included in one pixel PX. .
  • the second electrode 220_23 may extend in the first direction DR1 and may be disposed over other sub-pixels SPX. Accordingly, the second electrode 220_23 according to the present exemplary embodiment transmits an electrical signal to the unit light emitting device 300 disposed in the first to third sub-pixels SPX1 , SPX2 , and SPX3 included in one pixel PX. can
  • the second electrode 220_23 is disposed on the first insulating layer 510 and the unit light emitting device 300 in a cross-sectional view, and the unit light emitting device 300 and the first insulating device are disposed adjacent to each other in the first direction DR1 . It may be entirely disposed on the layer 510 . That is, the second electrode 220_23 is a unit light-emitting device 300 disposed in the first sub-pixel SPX1 disposed adjacent to each other in the first direction DR1 , and a unit light-emitting device disposed in the second sub-pixel SPX2 . 300 and the unit light emitting device 300 disposed in the third sub-pixel SPX3 may be integrally disposed to cover them.
  • the second electrode 220_23 may be disposed spaced apart on each unit light emitting device 300 and the first insulating layer 510 disposed adjacent to each other in the second direction DR2 in the same sub-pixel SPX in cross section. can That is, the second electrode 220_23 covers only the end of one unit light emitting device 300 corresponding to each unit light emitting device 300 disposed adjacent to each other in the second direction DR2 within the same sub-pixel SPX. It can be patterned and arranged so as to
  • 26 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 27 is a cross-sectional view illustrating an example taken along the line XVIIIa-XXVIIIa', XXVIIIb-XXVIIIb', XXVIIIc-XXVIIIc' of FIG. 26 .
  • 28 is a cross-sectional view illustrating an example taken along the line IIXXX-IIXXX' of FIG. 26 . 26 to 28 , the first to third device units disposed in the first to third sub-pixels SPX1 , SPX2 , and SPX3 included in one pixel PX emit first to third units of light, respectively. It is different from the embodiment of FIGS. 23 to 25 in that it includes the elements 301 , 302 , and 303 , and each binder does not include a scatterer or a wavelength conversion material.
  • the second electrode 220_23 is disposed on the first insulating layer 510 and the unit light emitting device 300 , and is a unit light emitting device in one sub-pixel SPX. 300 may extend in a direction perpendicular to the arrangement direction.
  • the second electrode 220_23 includes the first unit light emitting device 301 and the second sub-pixel SPX2 disposed in the first sub-pixel SPX1 arranged to extend along the first direction DR1 in the same row. ) to be disposed on the first insulating layer 510 so as to cover one end of the second unit light emitting device 302 disposed in ) and one end of the third unit light emitting device 303 disposed in the third sub-pixel SPX3 .
  • the second electrode 220_23 according to the present exemplary embodiment may be arranged in the same row, but may transmit an electrical signal to each of the light emitting units 301 , 302 , and 303 disposed in different sub-pixels SPX.
  • 29 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 30 is a cross-sectional view illustrating an example taken along lines XXXa-XXXa', XXXb-XXXb', and XXXc-XXXc' of FIG. 29;
  • 31 is a cross-sectional view illustrating an example taken along the line XXXI-XXXI' of FIG. 29 .
  • the second electrode included in one pixel is spaced apart from each other for each sub-pixel, and the extending direction of the second electrode is parallel to the arrangement direction of unit light-emitting devices disposed in one sub-pixel. It is different from the embodiment of 23 to 25.
  • the second electrode 220_29 according to the present exemplary embodiment has a shape extending in the second direction DR2 .
  • the second electrodes 220_29 disposed in one pixel PX may be spaced apart from each other in the first direction DR1 to correspond to the plurality of sub-pixels SPX.
  • the second electrode 220_29 according to the present exemplary embodiment is disposed in the sub-pixel SPX to cover all of the plurality of unit light-emitting devices 300 arranged in the second direction DR2 in each sub-pixel SPX. It may be entirely disposed on the plurality of unit light emitting devices 300 to be used.
  • the first to third sub-pixels SPX1 , SPX2 , and SPX3 disposed adjacent in the first direction DR1 are the first to third sub-pixels disposed on the unit light emitting device 300 of the first sub-pixel SPX1 .
  • the two electrodes 220_29 may be disposed to be spaced apart from each other in the first direction DR1 .
  • the second electrode 220_29 is a first insulating layer. It may be entirely disposed on the plurality of unit light emitting devices 300 disposed in the 510 and one sub-pixel SPX. Accordingly, the second electrode 220_29 according to the present exemplary embodiment may transmit an electrical signal to the plurality of unit light emitting devices 300 disposed in the same sub-pixel SPX.
  • 32 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 33 is a cross-sectional view illustrating an example taken along the line XXXIIIa-XXXIIIa', XXXIIIb- XXXIIIb', and XXXIIIc-XXXIIIc' of FIG. 32 .
  • 34 is a cross-sectional view illustrating an example taken along the line XXXVI-XXXVI' of FIG. 32 .
  • the first to third device units disposed in the first to third sub-pixels SPX1 , SPX2 and SPX3 included in one pixel PX emit first to third units of light, respectively.
  • the elements 301 , 302 , and 303 are included, and each binder is different from the embodiment of FIGS. 29 to 31 in that it does not include a scatterer or a wavelength conversion material.
  • the second electrode 220_29 has a shape extending in the second direction DR2 .
  • the second electrodes 220_29 disposed in one pixel PX may be spaced apart from each other in the first direction DR1 to correspond to the plurality of sub-pixels SPX.
  • the first to third unit light emitting devices 301 , 302 , and 303 are respectively arranged in the second direction DR2 in the first to third sub-pixels SPX. ) may be entirely disposed on the unit light emitting device to cover all.
  • the second electrode 220_29 and the second sub-pixel SPX2 are disposed on the first unit light emitting device 301 disposed in the first sub-pixel SPX1 disposed to be spaced apart from each other in the first direction DR1 .
  • the second electrodes 220_29 spaced apart from each other in the second direction DR2 in the first sub-pixel SPX1 and disposed on the plurality of unit light-emitting devices 301 include the first insulating layer 510 and the first sub-pixel ( It may be entirely disposed on the plurality of unit light emitting devices 301 disposed in SPX1). Accordingly, the second electrode 220_29 according to the present exemplary embodiment may transmit an electrical signal to a plurality of unit light emitting devices disposed in the same sub-pixel SPX.
  • 35 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 36 is a cross-sectional view illustrating an example taken along line XXXVI-XXXVI' of FIG. 35 .
  • 35 and 36 in the display device according to the present exemplary embodiment, the extension direction of the unit light emitting device 300 included in the element unit LS is substantially parallel to the plane including the upper surface of the substrate SUB. It is different from the above-described embodiment.
  • the first electrode 210 ′ and the second electrode 220 ′ may be disposed adjacent to the center of each sub-pixel SPX in plan view.
  • the first electrode 210 ′ and the second electrode 220 ′ have a planar shape extending in the second direction DR2 , and may be disposed to be spaced apart from each other in the first direction DR1 .
  • the first electrode 210 ′ and the second electrode 220 ′ are generally disposed in the light emitting area EMA, and extend in opposite directions of the second direction DR2 and the second direction DR2 to partially cover the non-emission area. can be placed.
  • the element unit LS may be disposed between the first electrode 210 ′ and the second electrode 220 ′.
  • One end of the unit light emitting device 300 disposed in the device unit LS is electrically connected to the first electrode 210 ′, and the other end opposite to one end of the unit light emitting device 300 has a second electrode ( 220) and may be electrically connected.
  • the plurality of unit light emitting devices 300 may be disposed to be spaced apart from each other in the second direction DR2 and may be aligned substantially parallel to each other. A distance between the unit light emitting devices 300 in the second direction DR2 may be substantially constant.
  • the light emitting device 300 has a shape extending in one direction, and a plurality of directions in which the first electrode 210 ′ and the second electrode 220 ′ extend and a plurality of elements included in the element unit LS.
  • the extending direction of the unit light emitting device 300 may be substantially vertical.
  • the present invention is not limited thereto, and the unit light emitting device 300 may be disposed at an angle instead of perpendicular to the direction in which the first electrode branch 210B and the second electrode branch 220B extend.
  • the plurality of unit light emitting devices 300 may be fixedly arranged by the binder 400 . Accordingly, the types of the semiconductor layer positioned at one end of the plurality of unit light emitting devices 300 and the semiconductor layer positioned at the other end of the plurality of unit light emitting devices 300 may be the same in one device unit LS. For example, when one end of the unit light-emitting device 300 on which a specific semiconductor layer is disposed is defined, in one device unit LS, one end of the unit light-emitting device 300 is disposed toward the first electrode 210 ′. Only the element 300 may be included.
  • the device unit LS may be disposed on the planarization layer 106 .
  • the device unit LS is disposed on the planarization layer 106 , and the extension direction of the unit light emitting device 300 is parallel to the top surface of the substrate SUB, so that the planarization layer 106 and the unit light emitting device 300 are disposed.
  • a binder 400 may be disposed between them.
  • the binder 400 is integrally formed to surround the outer surface of the unit light emitting device 300 , but is disposed under the unit light emitting device 300 in cross-section, and is disposed between the unit light emitting device 300 and the planarization layer 106 . It may include the first region 410 and the second region 420 disposed above the unit device 300 , that is, on the side opposite to the side on which the planarization layer 106 is disposed. Since the binder second region 420 is disposed between the unit light emitting device 300 and the planarization layer 106 , the unit light emitting device 300 may be disposed to be spaced apart from the planarization layer 106 in the third direction DR3 . can
  • the first electrode 210 ′ may be disposed on the planarization layer 106 .
  • the first electrode 210 ′ is disposed on the planarization layer 106 , and at least a partial region may contact one end of the unit light emitting device 300 exposed by the binder 400 .
  • the first electrode 210 ′ is disposed to cover at least a portion of one end of the unit light emitting device 300 exposed by the binder 400 , and extends to the outside of the unit light emitting device 300 to form a planarization layer 106 . may be placed on the
  • the second electrode 220 ′ may be disposed on the planarization layer 106 .
  • the second electrode 220 ′ is disposed on the planarization layer 106 , and at least a portion of the region may be in contact with the other end opposite to one end of the unit light emitting device 300 exposed by the binder 400 .
  • the second electrode 220 ′ is disposed to cover at least a portion of the other end of the unit light emitting device 300 exposed by the binder 400 , and extends to the outside of the unit light emitting device 300 to form a planarization layer 106 .
  • may be placed on the One end and the other end of the unit light emitting device 300 may be electrically connected to the first electrode 210 ′ and the second electrode 220 ′, respectively, to receive an electrical signal.
  • the binder second region 420 disposed above the unit light emitting device 300 may be disposed between the first electrode 210 ′ and the second electrode 220 ′.
  • the unit light emitting device 300 may be disposed to be spaced apart from the planarization layer 106 by the binder first region 410 disposed under the unit light emitting device 300 .
  • the unit light emitting device 300 is formed on the binder first region 410 to protrude outward from the upper surface of the binder first region 410 .
  • a separation space SS in which the plurality of electrodes 210 ′ and 220 ′ is not disposed may be formed between the lower portion of the device 300 and the planarization layer 106 . That is, a separation space SS in which a predetermined member is not disposed may be formed between the binder first region 410 and the first electrode 210 ′ and the second electrode 220 ′.
  • Each of the electrodes 210 ′ and 220 ′ may have a structure in which a transparent conductive material and a metal layer having high reflectivity are stacked in one or more layers, or may be formed as a single layer including them.
  • each electrode 210 ′, 220 ′ has a stacked structure of ITO/silver (Ag)/ITO/IZO, or includes aluminum (Al), nickel (Ni), lanthanum (La), or the like. It may be an alloy that However, the present invention is not limited thereto.
  • 37 is a cross-sectional view showing another example taken along the line XXXVI-XXXVI' of FIG. 35 .
  • 38 is a cross-sectional view showing another example taken along the line XXXVI-XXXVI' of FIG. 35 .
  • 37 and 38 are different from the embodiment of FIG. 36 in that first and second partition walls 630 and 640 are further included on one side and the other side of the element unit LS.
  • a cross-sectional structure of the first and second barrier ribs 630 and 640 has substantially the same cross-sectional structure as that of the reflective barrier rib 600 of FIG. 17 .
  • the first partition wall 630 and the second partition wall 640 may be disposed adjacent to the center of each sub-pixel SPX in a plan view.
  • the first partition wall 630 and the second partition wall 640 may be disposed to overlap the first electrode 210 ′ and the second electrode 220 ′ in plan view.
  • the first partition wall 630 and the second partition wall 640 are spaced apart from each other in the first direction DR1 and are disposed to face each other.
  • the first partition wall 630 and the second partition wall 640 may include, but are not limited to, polyimide (PI).
  • the plurality of electrodes 210 ′ and 220 ′ may be disposed on the planarization layer 106 and the first and second partition walls 630 and 640 . Some areas of the plurality of electrodes 210' and 220' are disposed on the first and second partition walls 630 and 640, other partial areas are disposed on the planarization layer 106, and another partial area is a unit It may be disposed to surround at least a portion of one end region of the light emitting device 300 .
  • the first and second partition walls 630 and 640 may be disposed on the planarization layer 106 .
  • the first and second partition walls 630 and 640 may have a protruding structure in each sub-pixel SPX.
  • the first and second barrier ribs 630 and 640 have a structure protruding from within each sub-pixel SPX, so that light emitted from the light emitting device 300 and directed toward the side surfaces of the first and second barrier ribs 630 and 640 . may be reflected so that it travels in the upper direction of the substrate SUB. That is, the first and second barrier ribs 630 and 640 may function as a reflective barrier rib that reflects light emitted from the light emitting device 300 .
  • the first electrode 210'_1 and the second electrode 220'_1 are also disposed on the binder 400 of the element unit LS.
  • the first electrode 210 ′_1 and the second electrode 220 ′_1 may be partially disposed on the binder second region 420 disposed on the unit light emitting device 300 .
  • the first electrode 210'_1 and the second electrode 220'_1 disposed on the binder second region 420 may be disposed to be spaced apart from each other. Accordingly, the first electrode 210'_1 and the second electrode 220'_1 may be insulated from each other.
  • 39 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 40 is a cross-sectional view illustrating an example taken along line XL-XL' of FIG. 39 .
  • the display device according to the present exemplary embodiment is different from the exemplary embodiment of FIG. 35 in that it further includes a contact electrode disposed on the first electrode and the second electrode.
  • the first electrode 210 ′_2 and the second electrode 220 ′_2 may be disposed on the planarization layer 106 .
  • the first electrode 210'_2 and the second electrode 220'_2 may have an upper surface and a lower surface formed to be substantially parallel to each other.
  • the first electrode 210 ′_2 and the second electrode 220 ′_2 formed on the planarization layer 106 may be disposed to be spaced apart from the unit light emitting device 300 .
  • a contact electrode 260 may be disposed on the first electrode 210 ′_2 and the second electrode 220 ′_2 .
  • the contact electrode 260 may include a first contact electrode 261 and a second contact electrode 262 .
  • the first contact electrode 261 and the second contact electrode 262 have a planar shape extending in the second direction DR2 , and may be disposed to be spaced apart from each other in the first direction DR1 .
  • the first contact electrode 261 may be disposed on the first electrode 210 ′_2
  • the second contact electrode 262 may be disposed on the first electrode 220 ′_2
  • the first contact electrode 261 and the second contact electrode 262 may be disposed to overlap the first electrode 210'_2 and the second electrode 220'_2 in the thickness direction, respectively.
  • the first contact electrode 261 may be disposed on the first electrode 210 ′_2 , and may extend toward the unit light emitting device 300 and contact one end region of the unit light emitting device 300 .
  • the second contact electrode 262 may be disposed on the second electrode 220 ′_2 , and may extend toward the unit light emitting device 300 and contact one end region of the unit light emitting device 300 . Accordingly, the unit light emitting device 300 is electrically connected to the first electrode 210 ′_2 through the first contact electrode 261 , and is electrically connected to the second electrode 220 ′_2 through the second contact electrode 262 . can be electrically connected.
  • the plurality of electrodes 210'_2 and 220'_2 are first formed and then the element unit LS is disposed, so that the plurality of electrodes 210'_2 and 220'_2 and the element unit ( Even when the unit light emitting device 300 of the LS is spaced apart from each other, by disposing the contact electrodes 261 and 262 on the plurality of electrodes 210'_2 and 220'_2, the plurality of electrodes 210'_2 and 220 '_2) and the unit light emitting device 300 may be electrically connected to each other.
  • the unit light emitting device 300 is formed on the binder first region 410 to protrude outward from the upper surface of the binder first region 410 . Accordingly, in the process of forming the first and second contact electrodes 261 and 262 on one end and the other end of the unit light emitting device 300 , the unit light emitting device 300 protruding to the outside of the binder first region 410 . ) and the planarization layer 106, a separation space SS_1 in which the first and second contact electrodes 261 and 262 and the plurality of electrodes 210'_2 and 220'_2 are not disposed may be formed. .
  • FIG. 41 is a cross-sectional view illustrating another example taken along line XL-XL' of FIG. 39 . Referring to FIG. 41 , it is different from the embodiment of FIG. 40 in that first and second partition walls 630 and 640 are further included on one side and the other side of the element unit LS.
  • a first electrode 210 ′_3 may be disposed on the first partition wall 630
  • a second electrode 220 ′_3 may be disposed on the second partition wall 640
  • the first electrode 210'_3 and the second electrode 220'_3 disposed on the first partition wall 630 and the second partition wall 640 are of the first partition wall 630 and the second partition wall 640, respectively.
  • At least a portion of the planarization layer 106 may be covered by entirely covering the top and side surfaces and extending outwardly.
  • the first contact electrode 261_1 is disposed on the first electrode 210 '_3 disposed on the first partition wall 630
  • the second electrode 220 '_3 is disposed on the second partition wall 640
  • a two-contact electrode 262_1 may be disposed.
  • the first contact electrode 261_1 and the second contact electrode 262_1 may extend toward the unit light emitting device 300 and contact one end and the other end of the unit light emitting device 300 , respectively. Accordingly, the unit light emitting device 300 may be electrically connected to the first electrode 210'_3 and the second electrode 220'_3.
  • FIG. 42 is a cross-sectional view illustrating another example taken along line XL-XL' of FIG. 39 .
  • the display device according to the present exemplary embodiment is different from the exemplary embodiment of FIG. 41 in that a second insulating layer is further disposed on the binder second region disposed on the unit light emitting device.
  • the first contact electrode 261_2 disposed on the first electrode 210 ′_3 disposed on the first partition wall 630 completely covers one end region of the unit light emitting device 300 and extends. Thus, it may be disposed on the binder second region 420 positioned on the upper surface of the unit light emitting device 300 .
  • the first contact electrode 261_2 may be disposed on the binder second region 420 to expose at least a portion of the binder second region 420 .
  • a second insulating layer 520 may be further disposed on the binder second region 420 .
  • the second insulating layer 520 may be disposed to cover at least a portion of the first contact electrode 261_2 disposed on the binder second region 420 .
  • the second insulating layer 520 may include an inorganic insulating material or an organic insulating material.
  • the second insulating layer 520 may include an inorganic insulating material such as silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum oxide (Al2O3), aluminum nitride (AlN), or the like.
  • organic insulating materials acrylic resin, epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin, Silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, etc. may be included.
  • acrylic resin epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin, Silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, etc.
  • the second contact electrode 262_2 disposed on the second electrode 220 '_3 disposed on the second barrier rib 630 completely covers one end region of the unit light emitting device 300 and extends, so that the unit light emitting device (
  • the binder may be disposed on the second region 420 and the second insulating layer 520 positioned on the upper surface of the 300 .
  • the first contact electrode 261_2 and the second contact electrode 262_2 may be insulated from each other with a second insulating layer 520 disposed therebetween.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 전극, 상기 제1 전극과 제1 방향으로 이격되어 배치되는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되는 소자 유닛을 포함하되, 상기 소자 유닛은, 일 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬되는 복수의 단위 발광 소자, 및 상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하고, 상기 복수의 단위 발광 소자의 연장된 상기 일 방향은 상기 제1 방향과 평행하다.

Description

표시 장치
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 복수의 단위 발광 소자 및 복수의 단위 발광 소자를 고정하는 바인더를 포함하는 표시 유닛을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 전극, 상기 제1 전극과 제1 방향으로 이격되어 배치되는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되는 소자 유닛을 포함하되, 상기 소자 유닛은, 일 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬되는 복수의 단위 발광 소자, 및 상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하고, 상기 복수의 단위 발광 소자의 연장된 상기 일 방향은 상기 제1 방향과 평행하다.
상기 바인더는 상기 복수의 단위 발광 소자의 양 단부 영역 중 적어도 일 단부 영역을 노출할 수 있다.
상기 단위 발광 소자의 제1 단부는 상기 제1 전극과 전기적으로 연결되고, 상기 제1 단부의 반대인 제2 단부는 상기 제2 전극과 전기적으로 연결될 수 있다.
상기 단위 발광 소자는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하고, 상기 복수의 단위 발광 소자는 상기 제1 반도체층, 상기 활성층, 및 상기 제2 반도체층이 상기 제1 방향으로 따라 순차적으로 배치될 수 있다.
상기 복수의 단위 발광 소자는 상기 활성층에서 발생된 광이 상기 제1 단부 및 상기 제2 단부에서 방출될 수 있다.
상기 바인더는 상기 단위 발광 소자의 외면을 부분적으로 감싸되, 상기 활성층의 외면은 전면적으로 감쌀 수 있다.
상기 복수의 단위 발광 소자의 상기 제2 방향으로의 이격 거리는 서로 동일할 수 있다.
상기 제1 전극은 상기 제2 방향으로 연장되어 형성될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 방향으로 연장된 제1 전극, 상기 제1 전극 상에 배치되고, 제1 방향으로 연장된 소자 유닛, 상기 제1 전극 및 상기 소자 유닛 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치되고, 상기 제1 전극과 상기 제1 방향과 수직한 제2 방향으로 대향하는 제2 전극을 포함하되, 상기 소자 유닛은, 상기 제2 방향으로 연장된 형상을 갖고, 상기 제1 전극 상에 배치되는 복수의 단위 발광 소자, 및 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함한다.
상기 복수의 단위 발광 소자는 상기 제1 방향으로 서로 이격되어 정렬되고, 상기 복수의 단위 발광 소자의 상기 제1 방향으로의 이격 거리는 서로 동일할 수 있다.
상기 바인더는 상기 단위 발광 소자의 양 단부 영역 중 적어도 일 단부 영역을 노출할 수 있다.
상기 바인더는 상기 제1 전극과 상기 제2 방향으로 서로 이격될 수 있다.
상기 제1 절연층은 상기 바인더 및 상기 바인더에 의해 노출되는 상기 단위 발광 소자의 일부 영역과 접촉할 수 있다.
상기 바인더는 파장 변환 물질을 더 포함할 수 있다.
상기 각 단위 발광 소자의 제1 단부는 상기 제1 전극과 직접 접촉하고, 상기 제1 단부의 반대인 제2 단부는 상기 제2 전극과 직접 접촉할 수 있다.
상기 제1 전극은 제1 전극 기저층 및 상기 제1 전극 기저층 상에 배치된 제1 전극 상부층을 포함하고, 상기 제1 전극 기저층은 상기 단위 발광 소자에서 방출된 광을 반사시킬 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 제1 전극, 상기 기판 상에 상기 제1 전극과 제1 방향으로 이격되어 배치되는 제2 전극, 및 상기 기판 상에 상기 제1 전극과 상기 제2 전극 사이에 배치된 소자 유닛을 포함하되, 상기 소자 유닛은, 상기 제1 방향으로 연장된 형상을 갖고, 상기 기판 상에 배치되는 복수의 단위 발광 소자, 및 상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하되, 상기 바인더는, 상기 기판 이 배치되는 제1 측에 배치되는 제1 영역, 및 상기 제1 측의 반대 측인 제2 측에 배치되는 제2 영역을 포함한다.
상기 단위 발광 소자는 상기 바인더 제1 영역에 돌출되어 형성될 수 있다.
상기 단위 발광 소자의 제1 단부는 상기 제1 전극과 전기적으로 연결되고,상기 제1 단부의 반대 단부인 제2 단부는 상기 제2 전극과 전기적으로 연결될 수 있따.
상기 제1 전극 상에 배치되는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되는 제2 접촉 전극을 더 포함하되, 상기 바인더 제2 영역은 상기 복수의 단위 발광 소자의 양 단부 영역을 노출하도록 배치되고, 상기 제1 접촉 전극은 제1 단부와 접촉하고, 상기 제2 접촉 전극은 제2 단부와 접촉할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 절연성 물질을 포함하는 반도체 보호층을 이용하여 소자 유닛의 바인더를 형성할 수 있다. 상기 바인더를 이용하여 복수의 단위 발광 소자를 개별로 분리하지 않고 복수의 단위 발광 소자를 일체화하여 분리함으로써, 각 단위 발광 소자의 반도체층이 손상되는 것을 방지할 수 있다.
또한, 일 실시예에 따른 표시 장치는 바인더에 의해 고정된 복수의 단위 발광 소자를 배치함으로써 잉크화 공정을 생략할 수 있어 제조 공정상 효율이 증가할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 소자 유닛을 나타내는 개략적인 사시도이다.
도 5 내지 도 11은 도 4의 소자 유닛의 제조 공정을 나타내는 단면도들이다.
도 12는 다른 실시예에 따른 표시 장치의 일 서브 화소의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 일 서브 화소의 단면도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 일 서브 화소의 단면도이다.
도 15는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 16은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 17은 도 16의 XVII-XVII' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 18은 도 16의 XVII-XVII' 선을 따라 자른 다른 예를 나타내는 단면도이다.
도 19는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 20은 도 19의 XX-XX' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 21은 다른 실시예에 따른 단위 발광 소자의 단면도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 24는 도 23의 XXIVa- XXIVa', XXIVb- XXIVb', XXIVc- XXIVc' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 25는 도 23의 XXV-XXV' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 26은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 27은 도 26의 XVIIIa- XXVIIIa', XXVIIIb- XXVIIIb', XXVIIIc- XXVIIIc' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 28은 도 26의 IIXXX- IIXXX' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 29는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 30은 도 29의 XXXa- XXXa', XXXb- XXXb', XXXc- XXXc' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 31은 도 29의 XXXI- XXXI' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 32는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 33은 도 32의 XXXIIIa- XXXIIIa', XXXIIIb- XXXIIIb', XXXIIIc- XXXIIIc' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 34는 도 32의 XXXVI- XXXVI' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 35는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 36은 도 35의 XXXVI-XXXVI' 선을 따라 자른 일 예를 나타낸 단면도이다.
도 37은 도 35의 XXXVI-XXXVI' 선을 따라 자른 다른 예를 나타낸 단면도이다.
도 38은 도 35의 XXXVI-XXXVI' 선을 따라 자른 다른 예를 나타낸 단면도이다.
도 39는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 40은 도 39의 XL-XL' 선을 따라 자른 일 예를 나타낸 단면도이다.
도 41은 도 39의 XL-XL' 선을 따라 자른 다른 예를 나타낸 단면도이다.
도 42는 도 39의 XL-XL' 선을 따라 자른 또 다른 예를 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)는 평면도상(즉, 평면도 상태로 바라볼 때) 직사각형 형상을 가질 수 있다. 다만, 이에 제한되지 않고 표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 표시 장치(10)의 전반적인 형상과 유사한 형상을 가질 수 있다. 표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 예시적인 실시예에서, 표시 장치(10)가 평면도상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 형상을 갖는 경우, 표시 영역(DA)은 평면도상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 형상을 가질 수 있다. 다만, 이에 제한되지 않고 표시 영역(DA)의 형상은 다양하게 변형될 수 있다.
표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 단위 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다. 도 4는 일 실시예에 따른 소자 유닛을 나타내는 개략적인 사시도이다.
도 1 및 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 복수의 서브 화소(SPX: SPX1, SPX2, SPX3)를 포함할 수 있다. 각 화소(PX)는 제1 색의 광을 방출하는 제1 서브 화소(SPX1), 제2 색의 광을 방출하는 제2 서브 화소(SPX2), 및 제3 색의 광을 방출하는 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)는 각 화소(PX) 별로 하나씩 구비될 수 있다. 예시적인 실시예에서, 제1 색의 광은 약 610nm 내지 약 650nm 범위에서 피크 파장을 갖는 적색광, 제2 색의 광은 약 510nm 내지 약 550nm 범위에서 피크 파장을 갖는 녹색광, 제3 색의 광은 약 440nm 내지 약 480nm 범위에서 피크파장을 갖는 청색광일 수 있다. 다만, 이에 제한되지 않고 각 서브 화소(SPX)는 서로 동일한 색의 광을 방출할 수도 있다. 도 2에서는 각 화소(PX)가 3개의 서브 화소(SPX1, SPX2, SPX3)를 포함하는 것을 예시하였으나, 이에 제한되지 않으며 각 화소(PX)는 더 많은 수의 서브 화소(SPX) 또는 더 적은 수의 서브 화소(SPX)를 포함할 수도 있다.
표시 장치(10)의 각 서브 화소(SPX)는 발광 영역(EMA)을 포함할 수 있다. 발광 영역(EMA)은 후술할 단위 발광 소자(300)가 배치되어 광이 출사되는 영역으로 정의할 수 있다.
제1 서브 화소(SPX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(SPX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(SPX3)는 제3 발광 영역(EMA3)을 포함할 수 있다. 단위 발광 소자(300)는 활성층을 포함하고, 단위 발광 소자(300)의 활성층은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 단위 발광 소자(300)의 활성층에서 방출된 광들은 단위 발광 소자(300)의 양 단부 방향을 포함하여, 단위 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 발광 영역(EMA)은 단위 발광 소자(300)가 배치된 영역을 포함하여, 단위 발광 소자(300)와 인접한 영역으로 단위 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 발광 영역(EMA)은 단위 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다. 복수의 단위 발광 소자(300)들은 각 서브 화소(SPX)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
표시 장치(10)의 각 서브 화소(SPX)들은 발광 영역(EMA) 이외의 영역으로 정의되는 비발광 영역을 포함할 수 있다. 비발광 영역은 단위 발광 소자(300)가 배치되지 않고, 단위 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
도 2를 참조하면, 표시 장치(10)의 각 서브 화소(SPX)는 단위 발광 소자(300)와 바인더(400)를 포함하는 소자 유닛(LS) 및 복수의 전극(210, 220)을 포함한다. 복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 복수의 전극(210, 220) 및 소자 유닛(LS)은 각 서브 화소(SPX)의 발광 영역(EMA)에 배치될 수 있다. 다만, 이에 제한되지 않고 소자 유닛(LS) 및 복수의 전극(210, 220)의 적어도 일부는 발광 영역(EMA)에 배치되되, 외측으로 연장되어 발광 영역(EMA)의 인접한 영역인 비발광 영역까지 배치될 수도 있다.
제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)은 각 서브 화소(SPX)에 대응되어 배치될 수 있다. 제1 전극(210)은 패턴화되어 각 서브 화소(SPX)의 발광 영역(EMA)에 배치될 수 있다. 각 서브 화소(SPX)에 배치되는 제1 전극(210)은 제1 방향(DR1) 또는 제2 방향(DR2)으로 인접한 서브 화소(SPX)와 서로 이격되어 배치될 수 있다. 이에 따라, 제1 전극(210)은 표시 장치(10)의 전면에 있어서 섬형의 패턴으로 배치될 수 있다.
제1 전극(210)은 평면도상 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면상 각진 형상을 가질 수 있다. 다만, 이에 제한되지 않으며 제1 전극(210)은 제1 방향(DR1)을 기준으로 기울어진 형상이나 외면이 곡률진 원형의 형상을 가질 수도 있다. 또한, 제1 전극(210)의 크기는 특별히 제한되지 않으나, 표시 장치(10)의 각 서브 화소(SPX)의 면적에 따라 달라질 수 있다. 도면에 도시된 바와 같이, 제1 전극(210)이 서브 화소(SPX) 내에 배치되되, 서브 화소(SPX) 보다는 작게 형성됨으로써, 이웃하는 다른 서브 화소(SPX)와의 경계와 이격된 상태로 배치될 수 있다.
제2 전극(220)은 제1 전극(210)의 상부에 배치되되, 각 서브 화소(SPX)에 대응되어 배치될 수 있다. 예시적인 실시예에서, 제2 전극(220)은 패턴화되어 각 서브 화소(SPX)의 발광 영역(EMA)에 배치될 수 있다. 각 서브 화소(SPX)에 배치되는 제2 전극(220)은 제1 방향(DR1) 또는 제2 방향(DR2)으로 인접한 서브 화소(SPX)와 서로 이격되어 배치될 수 있다. 이에 따라, 제2 전극(210)은 표시 장치(10)의 전면에 있어서 섬형의 패턴으로 배치될 수 있다. 다만, 이에 제한되지 않고 일 화소(PX)에 배치되는 제2 전극(220)은 둘 이상의 서브 화소(SPX)에 배치되고, 포함되는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 배치되는 제2 전극(220)은 서로 연장될 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
제2 전극(220)은 평면도상 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면상 각진 형상을 가질 수 있다. 다만, 이에 제한되지 않으며 제2 전극(220)은 제1 방향(DR1)을 기준으로 기울어진 형상이나 외면이 곡률진 원형의 형상을 가질 수도 있다. 또한, 제2 전극(220)의 크기는 특별히 제한되지 않으나, 표시 장치(10)의 각 서브 화소(SPX)의 면적에 따라 달라질 수 있다. 도면에 도시된 바와 같이, 제2 전극(220)이 서브 화소(SPX) 내에 배치되되, 서브 화소(SPX) 보다는 작게 형성됨으로써, 이웃하는 다른 서브 화소(SPX)와의 경계와 이격된 상태로 배치될 수 있다. 따라서, 패턴화된 각 제2 전극(220)은 각 서브 화소(SPX)에 배치되고, 일 화소(PX)에 포함되는 복수의 서브 화소(SPX)에 배치된 단위 발광 소자(300)들은 서로 이격되어 배치된 각 제2 전극(220)과 전기적으로 연결될 수 있다.
제2 전극(220)은 제1 전극(210)과 제3 방향(DR3)으로 적어도 일부 중첩되어 배치될 수 있다. 제2 전극(220)과 제1 전극(210)은 서로 다른 폭 또는 면적을 가질 수 있다. 예시적인 실시예에서, 제2 전극(220)은 제1 전극(210)보다 큰 면적을 갖도록 형성될 수 있다. 즉, 제2 전극(220)의 일 방향, 예를 들어 제1 방향(DR1) 또는 제2 방향(DR2)으로 측정된 폭은 제1 전극(210)의 제1 방향(DR1) 또는 제2 방향(DR2)으로 측정된 폭보다 클 수 있다. 다만, 이에 제한되지 않고 제2 전극(220)은 제1 전극(210)보다 좁은 폭을 갖고 일 방향으로 연장된 형상을 가질 수도 있다. 몇몇 실시예에서, 하나의 제2 전극(220)은 둘 이상의 서브 화소(SPX)에 배치되고, 일 화소(PX)에 포함되는 복수의 서브 화소(SPX)에 배치된 단위 발광 소자(300)들은 동일한 제2 전극(220)과 전기적으로 연결될 수 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
일 화소(PX)는 복수의 소자 유닛(LS)을 포함할 수 있다. 각 소자 유닛(LS)은 복수의 단위 발광 소자(300), 및 각 단위 발광 소자(300)가 제3 방향(DR3)으로 관통하는 바인더(400)를 포함하되, 바인더(400)는 복수의 단위 발광 소자(300)를 고정한다.
일 화소(PX)에 포함되는 소자 유닛(LS)은 각 서브 화소(SPX)에 대응되어 배치될 수 있다. 각 서브 화소(SPX)에 배치되는 소자 유닛(LS)은 발광 영역(EMA)에 배치될 수 있다. 도면에는 일 서브 화소(SPX)에 하나의 소자 유닛(LS)이 배치되는 것을 도시하였으나, 이에 제한되지 않는다. 일 서브 화소(SPX)에는 복수의 소자 유닛(LS)이 배치될 수도 있다.
소자 유닛(LS)은 평면도상 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면상 각진 형상을 가질 수 있다. 소자 유닛(LS)은 대체로 제1 전극(210)의 평면 형상과 닮은 꼴의 형상일 수 있다. 소자 유닛(LS)의 평면 형상은 대체로 하나의 소자 유닛(LS)에 포함된 복수의 단위 발광 소자(300)를 고정하는 바인더(400)의 형상과 동일할 수 있다. 소자 유닛(LS)은 제2 전극(220) 및 제1 전극(210)과 제3 방향(DR3)으로 적어도 일부 중첩되어 배치될 수 있다. 소자 유닛(LS)이 제1 전극(210) 및 제2 전극(220)과 제3 방향(DR3)으로 중첩되어 배치됨으로써, 후술할 바와 같이, 단위 발광 소자(300)의 일 단부 및 일 단부의 반대인 타 단부는 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결될 수 있다.
도 2 및 도 4를 참조하면, 소자 유닛(LS)에 포함되는 복수의 단위 발광 소자(300)는 매트릭스 형상으로 배열될 수 있다. 복수의 단위 발광 소자(300)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)을 따라 각각 서로 이격되어 소정의 간격을 두고 배치될 수 있다. 복수의 단위 발광 소자(300)는 매트릭스 형상으로 배열되되, 이웃하는 행 또는 이웃하는 열 별로 엇갈리도록 배치될 수 있다. 예를 들어, 각 단위 발광 소자(300)는 홀수 열에서는 제2 방향(DR2)을 따라 홀수 행에 배치될 수 있고, 짝수 열에서는 제2 방향(DR2)을 따라 짝수 행에 배치될 수 있다. 이 경우에도 동일한 행 또는 동일한 열에 배치되는 단위 발광 소자(300)의 배열은 직선 형상으로 연장될 수 있다. 도면에서는 홀수 행에는 두 개의 단위 발광 소자(300)가 서로 이격되어 배치되고, 짝수 행에는 한 개의 단위 발광 소자(300)가 배치되는 것을 도시하였으나, 단위 발광 소자(300)의 수 및/또는 배치는 이에 제한되지 않는다.
일 방향으로 연장되어 배열되는 단위 발광 소자(300)에 있어서, 단위 발광 소자(300)와 제1 방향(DR1)으로 인접하여 배치되는 다른 단위 발광 소자(300) 사이의 간격과 제2 방향(DR2)으로 인접하여 배치되는 또 다른 단위 발광 소자(300) 사이의 간격은 도 2에 도시된 것처럼 서로 동일할 수 있다. 다만, 이에 제한되는 것은 아니면 제1 방향(DR1)으로 인접한 단위 발광 소자(300)들 사이의 간격과 제2 방향(DR2)으로 인접한 단위 발광 소자(300)들 사이의 간격은 서로 다를 수도 있다. 다만, 이 경우에도 일 방향으로 연장되어 직선 형상으로 배열되는 인접한 단위 발광 소자(300) 사이의 간격은 동일할 수 있다. 마찬가지로, 제2 방향(DR2)으로 연장되어 직선 형상으로 배열되는 인접한 단위 발광 소자(300) 사이의 간격은 동일할 수 있다.
바인더(400)는 소자 유닛(LS)에 포함되는 복수의 단위 발광 소자(300)의 외면을 감싸도록 배치될 수 있다. 바인더(400)는 단위 발광 소자(300)의 외면의 적어도 일부를 감싸도록 형성된다. 바인더(400)는 복수의 단위 발광 소자(300)가 바인더(400) 내에 배치되도록 형성될 수 있다.
도 3을 참조하면, 일 실시예에 따른 표시 장치(10)는 회로 소자층(PAL)과 표시 소자층(EML)을 포함한다. 회로 소자층(PAL)은 단위 발광 소자(300)를 구동하기 위한 회로 소자와 복수의 배선들로써, 구동 트랜지스터(DTR), 스위칭 트랜지스터(STR), 제1 전원 배선(152)을 포함할 수 있고, 표시 소자층(EML)은 복수의 전극(210, 220) 및 복수의 단위 발광 소자(300)를 포함할 수 있다.
구체적으로, 표시 장치(10)의 회로 소자층(PAL)은 기판(SUB), 및 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층을 포함할 수 있고, 표시 소자층(EML)은 각 서브 화소(SPX)마다 배치된 제1 전극(210), 제2 전극(220) 및 단위 발광 소자(300)를 포함하는 소자 유닛(LS)을 포함할 수 있다. 단위 발광 소자(300)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결되고, 이들로부터 전기 신호를 인가받아 특정 파장대의 광을 방출할 수 있다.
이하, 도 3을 참조하여 표시 장치(10)의 회로 소자층(PAL)에 대하여 상세히 설명한다.
회로 소자층(PAL)은 기판(SUB) 상에 배치되는 반도체층(110), 복수의 도전층(120, 130, 140, 150), 및 복수의 절연층(101, 102, 103, 104, 105, 106)을 포함한다. 복수의 도전층은 게이트 도전층(120), 제1 도전층(130), 제2 도전층(140), 및 제3 도전층(150)을 포함할 수 있다. 복수의 절연층은 버퍼층(101), 게이트 절연층(102), 보호층(103), 제1 층간 절연층(104), 제2 층간 절연층(105), 및 평탄화층(106)을 포함할 수 있다. 회로 소자층(PAL)은 차광층(BML1, BML2)를 더 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(SUB)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML1, BML2)은 기판(SUB) 상에 배치될 수 있다. 차광층(BML1, BML2)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)과 제2 차광층(BML2)은 기판(SUB) 상에 배치되되, 서로 이격되어 배치될 수 있다. 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 후술하는 반도체층(110)에 외광이 입사하는 것을 방지하는 역할을 할 수 있다. 제1 및 제2 차광층(BML1, BML2)은 하부에서 적어도 상부의 반도체층(110)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 반도체층(110) 전체를 커버하도록 배치될 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며, 차광층(BML1, BML2)은 생략될 수 있다.
버퍼층(101)은 차광층(BML1, BML2) 및 차광층(BML1, BML2)이 노출하는 기판(SUB) 상에 전면적으로 배치될 수 있다. 버퍼층(101)은 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터(DTR, STR)들을 보호하기 위해 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(101)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(101)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층(110)은 버퍼층(101) 상에 배치된다. 반도체층(110)은 제1 활성물질층(111) 및 제2 활성물질층(112)을 포함할 수 있다. 제1 활성물질층(111)은 구동 트랜지스터(DTR)의 활성층이고, 제2 활성물질층(112)은 스위칭 트랜지스터(STR)의 활성층일 수 있다.
예시적인 실시예에서, 반도체층(110)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 반도체층(110)이 다결정 실리콘을 포함하는 경우, 제1 활성물질층(111)은 제1 도핑 영역(111a), 제2 도핑 영역(111b) 및 제1 채널 영역(111c)을 포함할 수 있다. 제1 채널 영역(111c)은 제1 도핑 영역(111a)과 제2 도핑 영역(111b) 사이에 배치될 수 있다. 제2 활성물질층(112)은 제3 도핑 영역(112a), 제4 도핑 영역(112b) 및 제2 채널 영역(112c)을 포함할 수 있다. 제2 채널 영역(112c)은 제3 도핑 영역(112a)과 제4 도핑 영역(112b) 사이에 배치될 수 있다. 제1 도핑 영역(111a), 제2 도핑 영역(111b), 제3 도핑 영역(112a) 및 제4 도핑 영역(112b)은 제1 활성물질층(111) 및 제2 활성물질층(112)의 일부 영역이 불순물로 도핑된 영역으로, 제1 활성물질층(111)과 제2 활성물질층(112)의 소스/드레인 영역일 수 있다.
예시적인 실시예에서, 제1 활성물질층(111) 및 제2 활성물질층(112)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 활성물질층(111)과 제2 활성물질층(112)의 도핑 영역은 각각 도체화 영역일 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
게이트 절연층(102)은 반도체층(110) 및 반도체층(110)이 노출하는 버퍼층(101) 상에 배치된다. 게이트 절연층(102)은 반도체층(110) 및 버퍼층(101) 상에 전면적으로 배치될 수 있다. 게이트 절연층(102)은 구동 트랜지스터(DTR) 및 스위칭 트랜지스터(STR)의 게이트 절연막으로 기능할 수 있다. 게이트 절연층(102)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
게이트 도전층(120)은 게이트 절연층(102) 상에 배치된다. 게이트 도전층(120)은 제1 게이트 전극(121) 및 제2 게이트 전극(122)을 포함할 수 있다. 제1 게이트 전극(121)은 구동 트랜지스터(DTR)의 게이트 전극이고, 제2 게이트 전극(122)은 스위칭 트랜지스터(STR)의 게이트 전극일 수 있다.
제1 게이트 전극(121)은 구동 트랜지스터(DTR)의 제1 활성물질층(111)의 적어도 일부 영역과 중첩하도록 배치될 수 있다. 구체적으로, 제1 게이트 전극(121)은 제1 활성물질층(111)의 제1 채널 영역(111c)과 두께 방향으로 중첩되도록 배치될 수 있다.
제2 게이트 전극(122)은 스위칭 트랜지스터(STR)의 제2 활성물질층(112)의 적어도 일부 영역과 중첩하도록 배치될 수 있다. 구체적으로, 제2 게이트 전극(122)은 제2 활성물질층(112)의 제2 채널 영역(112c)과 두께 방향으로 중첩되도록 배치될 수 있다.
게이트 도전층(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
보호층(103)은 게이트 도전층(120) 상에 배치된다. 보호층(103)은 게이트 도전층(120)을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 보호층(103)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 도전층(130)은 보호층(103) 상에 배치된다. 제1 도전층(130)은 적어도 일부 영역은 제1 게이트 전극(121)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 도전층(130)과 보호층(103)을 사이에 두고 제1 도전층(130)의 하부에 배치되는 제1 게이트 전극(121) 사이에는 스토리지 커패시터 형성될 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(104)은 제1 도전층(130) 및 제1 도전층(130)이 노출하는 보호층(103) 상에 배치된다. 제1 층간 절연층(104)은 제1 도전층(130)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 제1 층간 절연층(104)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 도전층(140)은 제1 층간 절연층(104) 상에 배치된다. 제2 도전층(140)은 구동 트랜지스터(DTR)의 제1 소스/드레인 전극(141)과 제2 소스/드레인 전극(142), 스위칭 트랜지스터(STR)의 제1 소스/드레인 전극(143)과 제2 소스/드레인 전극(144)을 포함할 수 있다.
구동 트랜지스터(DTR)의 제1 소스/드레인 전극(141)과 제2 소스/드레인 전극(142)은 제1 층간 절연층(104), 보호층(103), 및 게이트 절연층(102)을 관통하는 컨택홀을 통해 각각 제1 활성물질층(111)의 제1 도핑 영역(111a)과 제2 도핑 영역(111b)과 연결될 수 있다. 마찬가지로, 스위칭 트랜지스터(STR)의 제1 소스/드레인 전극(143)과 제2 소스/드레인 전극(144)은 제1 층간 절연층(104), 보호층(103), 및 게이트 절연층(102)을 관통하는 컨택홀을 통해 각각 제2 활성물질층(112)의 제3 도핑 영역(112a) 및 제4 도핑 영역(112b)과 연결될 수 있다.
한편, 구동 트랜지스터(DTR)와 스위칭 트랜지스터(STR)의 각각의 제1 소스/드레인 전극(141, 142)은 소스 전극이고, 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 드레인 전극일 수 있으나, 이에 한정되지 않고 그 반대의 경우일 수도 있다.
제2 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(105)은 제2 도전층(140) 및 제2 도전층(140)이 노출하는 제1 층간 절연층(104) 상에 배치될 수 있다. 제2 층간 절연층(105)은 제2 도전층(140)을 덮으며 제1 층간 절연층(104) 상에 전면적으로 배치되고, 제2 도전층(140)을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(105)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제3 도전층(150)은 제2 층간 절연층(105) 상에 배치된다. 제3 도전층(150)은 연결 패턴(151) 및 제1 전원 배선(152)을 포함할 수 있다. 제1 전원 배선(152)에는 구동 트랜지스터(DTR)에 공급되는 고전위 전압(제1 전원 전압)이 인가될 수 있다.
연결 패턴(151)은 제2 층간 절연층(105)에 형성된 컨택홀(CNT1)을 통해 구동 트랜지스터(DTR)의 제1 소스/드레인 전극(141)과 전기적으로 연결될 수 있다. 연결 패턴(151)은 후술하는 표시 소자층(EML)의 제1 전극(210)과 제1 소스/드레인 전극(141) 사이에 개재되어, 제1 소스/드레인 전극(141)과 제1 전극(210)을 전기적으로 연결할 수 있다.
구체적으로, 구동 트랜지스터(DTR)는 제1 전원 배선(152)으로부터 인가되는 제1 전원 전압을 제1 소스/드레인 전극(141) 및 연결 패턴(151)을 통해 제1 전극(210)으로 전달할 수 있다.
제3 도전층(150)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
평탄화층(106)은 제3 도전층(150) 및 제3 도전층(150)이 노출하는 제2 층간 절연층(105) 상에 배치된다. 평탄화층(106)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
평탄화층(109) 상에는 표시 소자층(EML)으로써, 제1 전극(210), 복수의 단위 발광 소자(300)를 포함하는 소자 유닛(LS), 제2 전극(220)이 배치된다. 평탄화층(109) 상에는 제1 절연층(510)이 더 배치될 수 있다. 다만, 이에 제한되지 않고, 표시 소자층(EML)은 다른 부재들을 더 포함하여, 평탄화층(106) 상에는 다른 부재들이 더 배치될 수도 있다.
이하, 도 2 내지 도 4를 참조하여 표시 장치(10)의 표시 소자층(EML)에 대하여 상세히 설명한다.
제1 전극(210)은 평탄화층(106) 상에 배치될 수 있다. 예를 들어, 제1 전극(210)은 평탄화층(106) 상에 직접 배치될 수 있다. 제1 전극(210)은 평탄화층(106)을 관통하여 연결 패턴(151)의 상면의 일부를 노출하는 컨택홀(CNT2)을 통해 연결 패턴(151)과 접촉할 수 있다. 제1 전극(210)은 연결 패턴(151)을 통해 구동 트랜지스터(DTR)의 제1 소스/드레인 전극(141)과 전기적으로 연결될 수 있고, 제1 전원 배선(152)을 통해 인가되는 제1 전원 전압을 전달받을 수 있다. 제1 전극(210)은 각 서브 화소(SPX)마다 배치된 서로 다른 구동 트랜지스터(DTR)와 전기적으로 연결될 수 있고, 이들로부터 각각 독립적으로 제1 전원 전압을 전달받을 수 있다.
제1 전극(210) 상에는 복수의 단위 발광 소자(300)들을 포함하는 소자 유닛(LS)이 배치되어 제1 전극(210)은 단위 발광 소자(300)의 적어도 일 단부와 접촉할 수 있다. 따라서, 제1 전극(210) 상에 배치되는 복수의 단위 발광 소자(300)들은 일 단부를 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제1 전극(210)과 제2 전극(220) 사이에는 복수의 단위 발광 소자(300)들 및 복수의 단위 발광 소자(300)를 감싸도록 형성된 바인더(400)를 포함한 소자 유닛(LS)이 배치되고, 제1 전극(210)과 제2 전극(220)의 이격된 공간에는 제1 절연층(510)이 채워질 수 있다.
제1 전극(210) 상에 배치되는 복수의 단위 발광 소자(300) 사이 및 최외곽에 배치되는 단위 발광 소자(300)의 외측에는 바인더(400)가 배치될 수 있다. 바인더(400)는 단위 발광 소자(300)의 측면의 적어도 일부와 접촉하여 형성될 수 있다. 바인더(400)는 단위 발광 소자(300)의 일 단부 영역 및 일 단부의 반대인 타 단부 영역의 적어도 일부를 노출하도록 단위 발광 소자(300)의 측면에 형성될 수 있다. 바인더(400)는 제1 전극(210)과 제3 방향(DR3)으로 중첩하도록 제1 전극(210) 상에 배치되되, 제1 전극(210)과 제3 방향(DR3)으로 이격되어 배치될 수 있다. 또한, 바인더(400)는 제2 전극(220)과 제3 방향(DR3)으로 중첩하되, 제2 전극(220)과 제3 방향(DR3)으로 이격되어 배치될 수 있다. 바인더(400)는 무기물 절연성 물질을 포함할 수 있다.
제2 전극(220)은 제1 전극(210)의 상부에 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 제3 방향(DR3)으로 이격되어 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 제3 방향(DR3)으로 이격되되, 이들 사이에 배치되는 제1 절연층(510) 상에 직접 배치될 수 있다.
제1 절연층(510)은 평탄화층(106) 상에 전면적으로 배치될 수 있다. 제1 절연층(510)은 제1 전극(210) 상에 배치된 바인더(400) 및 바인더(400)에 의해 노출되는 단위 발광 소자(300)의 외면을 둘러싸도록 배치될 수 있다. 단위 발광 소자(300)의 외면 및 바인더(400)의 외면은 제1 절연층(510)과 직접 접촉할 수 있다.
제1 절연층(510)은 단위 발광 소자(300)의 적어도 일 단부가 노출되도록, 평탄화층(106)으로부터 단위 발광 소자(300)의 일단까지의 높이보다 낮게 형성될 수 있다. 따라서, 단위 발광 소자(300)의 일 단부는 제1 절연층(510)의 상면으로 돌출되어 외면이 제1 절연층(510)과 직접 접촉하지 않을 수 있다. 발광 소자(300)의 상기 돌출된 부분의 외면은 제1 절연층(510) 상에 배치되는 제2 전극(220)과 접촉할 수 있다. 즉, 일 실시예에 따르면, 제1 절연층(510)의 두께는 제1 전극(210)의 두께와 단위 발광 소자(300)의 높이의 합보다 작을 수 있다. 제1 절연층(510)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다.
제2 전극(220)은 제1 절연층(510) 상에 배치되어 제1 절연층(510) 상면으로 돌출된 단위 발광 소자(300)의 적어도 일 단부와 접촉할 수 있다. 예를 들어, 제2 전극(220)은 단위 발광 소자(300)의 일 단부를 감싸도록 배치될 수 있다. 제1 전극(210)은 단위 발광 소자(300)의 일 단부와 접촉하고, 제2 전극(220)은 단위 발광 소자(300)의 일 단부의 반대 단부인 타 단부와 접촉할 수 있다. 따라서, 단위 발광 소자(300)들은 타 단부를 통해 단위 발광 소자(300) 상에 배치되는 제2 전극(220)과 전기적으로 연결될 수 있다.
도시하지는 않았으나, 제2 전극(220)은 제2 전원 배선과 전기적으로 연결될 수 있다. 제2 전극(220)은 제2 전원 배선을 통해 인가되는 제2 전원 전압을 전달받을 수 있다. 제2 전극(220)은 복수의 서브 화소(SPX)에 배치된 동일한 제2 전원 배선과 전기적으로 연결될 수 있고, 이들로부터 각각 동일한 제2 전원 전압을 전달받을 수 있다. 또한, 몇몇 실시예에서 하나의 제2 전극(220)의 복수의 서브 화소(SPX)들에 걸쳐 배치되는 경우, 복수의 서브 화소(SPX)들은 하나의 일체화된 제2 전극(220)을 통해 제2 전원 배선으로 인가되는 동일한 전기 신호를 전달받을 수 있다.
예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(SPX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 단위 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 단위 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 단위 발광 소자(300)는 양 단부 방향으로 광을 방출할 수 있고, 도면 상 제1 전극(210)의 상면이 향하는 제3 방향(DR3)으로 광을 방출할 수 있다. 몇몇 실시예에서, 제1 전극(210)은 반사율이 높은 전도성 물질을 포함하여 단위 발광 소자(300)에서 방출되어 제1 전극(210)의 상면을 향해 진행하는 광을 반사시킬 수 있다. 단위 발광 소자(300)에서 방출된 광의 일부는 투명성 물질을 포함하는 제2 전극(220)을 투과하여 각 서브 화소(PXn)에서 방출되고, 또 다른 일부는 반사율이 높은 물질을 포함하는 제1 전극(210)에서 반사되어 각 서브 화소(PXn)에서 방출될 수 있다. 예시적인 실시예에서, 제1 전극(210)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다.
일 실시예에 따른 단위 발광 소자(300)는 서로 다른 물질을 포함하는 활성층(330)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수도 있다. 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 다른 종류의 단위 발광 소자들을 포함할 수도 있다. 이에 대하여, 도 22을 참조하여 후술하기로 한다.
복수의 단위 발광 소자(300)들은 제1 전극(210) 상에서 서로 이격되어 배치될 수 있다. 동일한 행 또는 열에서 일 방향을 따라 연장되어 배열되는 단위 발광 소자(300)들의 이격 간격은 대체로 동일할 수 있다. 또한 복수의 단위 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 배치될 수 있다. 이는 소자 유닛(LS)의 제조 공정 상 복수의 단위 발광 소자(300)를 식각 공정을 통해 일정 간격으로 패턴화하여 형성하고, 바인더(400)에 포함되는 물질을 이용하여 복수의 단위 발광 소자(300)를 바인더(400) 내부에 고정하면서 형성되는 구조일 수 있다.
한편, 단위 발광 소자(300)는 복수의 반도체층(310, 320)들과 활성층(330)을 포함하여 이들이 순차적으로 적층된 구조를 가질 수 있다. 일 실시예에 따르면, 표시 장치(10)의 단위 발광 소자(300)는 복수의 반도체층들이 적층된 방향이 기판(SUB)의 상면에 수직한 방향을 향하도록 배치될 수 있다. 즉, 단위 발광 소자(300)의 반도체층들이 적층된 방향은 제1 전극(210) 및 제2 전극(220)이 이격된 방향과 평행할 수 있다.
단위 발광 소자(300)의 활성층(330)에서 생성된 광은 단위 발광 소자(300)의 반도체층들이 적층된 일 방향을 향하는 양 단부로부터 방출될 수 있다. 따라서, 단위 발광 소자(300)의 방출된 광은 기판(SUB)의 상부 방향 및 하부 방향 측으로 방출될 수 있다.
한편, 단위 발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 단위 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극과 전기적으로 연결되어, 전기 신호가 인가되면 특정 파장대의 광을 방출할 수 있다.
단위 발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
이하 도 4를 참조하여 소자 유닛(LS)의 구조를 상세히 설명한다.
소자 유닛(LS)은 제1 반도체층(310), 제2 반도체층(320), 활성층(330), 전극층(370)을 포함하는 단위 발광 소자(300), 하나의 소자 유닛(LS)에 포함되는 복수의 단위 발광 소자(300)를 고정하는 바인더(400)를 포함할 수 있다.
제1 반도체층(310)은 n형 반도체일 수 있다. 일 예로, 단위 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 두께는 0.1㎛ 내지 0.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 후술하는 활성층(330) 상에 배치된다. 제2 반도체층(320)은 p형 반도체일 수 있으며 일 예로, 단위 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 두께는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(330)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
활성층(330)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(360)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(360)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 두께는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 단위 발광 소자(300)의 길이 방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 단위 발광 소자(300)는 적어도 하나의 전극층(370)을 포함할 수 있다. 도 4에서는 단위 발광 소자(300)가 하나의 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 단위 발광 소자(300)는 더 많은 수의 전극층(370)을 포함하거나, 생략될 수도 있다. 단위 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(370)은 단위 발광 소자(300)가 전극(210, 220)과 전기적으로 연결될 때, 단위 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
단위 발광 소자(300)는 제1 반도체층(310), 활성층(330), 제2 반도체층(320) 등이 일 방향으로 순차 적층된 구조를 가질 수 있다. 예를 들어, 단위 발광 소자(300)는 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)이 제3 방향(DR3)으로 적층될 수 있고, 제3 방향(DR3)으로 측정된 높이와, 제3 방향(DR3)에 수직한 방향으로 측정된 폭을 가질 수 있다. 일 실시예에 따르면, 단위 발광 소자(300)는 제3 방향(DR3)으로 측정된 높이가 이에 수직한 방향으로 측정된 폭보다 클 수 있다.
도 4에 도시된 바와 같이, 단위 발광 소자(300)는 높이가 폭보다 긴 원통형 또는 로드형(rod)의 형상을 가질 수 있다. 다만, 이에 제한되지 않고, 단위 발광 소자(300)는 와이어, 튜브 등의 형상, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상 등 다양한 형태를 가질 수 있다.
바인더(400)는 단위 발광 소자(300)의 측면을 감싸되, 단위 발광 소자(300)의 일 단부 영역 및 일 단부의 반대인 타 단부 영역의 일부를 노출하도록 배치될 수 있다. 바인더(400)는 단위 발광 소자(300)의 활성층(330)의 외면(또는 측면)을 완전히 감싸도록 배치되며, 제1 반도체층(310) 및 제2 반도체층(320)의 외면(또는 측면)의 적어도 일부를 감싸도록 배치될 수 있다. 도면에서는 바인더(400)가 전극층(370)을 완전히 노출하도로 도시하였으나 이에 제한되지 않으며, 바인더(400)는 전극층(370)의 적어도 일부를 덮도록 형성될 수도 있다.
도 5 내지 도 11은 도 4의 소자 유닛의 제조 공정을 나타내는 단면도들이다.
먼저, 도 5 및 도 6을 참조하면, 하부기판(1000)에 형성된 반도체 구조물(3000)을 준비하고, 반도체 구조물(3000)을 식각하여 도 6에 도시된 하부 기판(1000) 상에 서로 이격되어 배치된 반도체 코어(3000')를 형성한다.
하부 기판(1000)은 베이스 기판(1100) 및 베이스 기판(1100) 상에 형성된 버퍼 물질층(1200)을 포함한다.
베이스 기판(1100)은 사파이어 기판(Al 2O 3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 베이스 기판(1100)이 사파이어 기판(Al 2O 3)인 경우를 예시하여 설명한다.
베이스 기판(1100) 상에는 복수의 반도체층들이 형성된다. 에피택셜법에 의해 성장되는 복수의 반도체층들은 시드 결정을 성장시켜 형성될 수 있다. 여기서, 반도체층을 형성하는 방법은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다.
복수의 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH3)3), 트리메틸 알루미늄(Al(CH 3) 3), 트리에틸 인산염((C 2H 5) 3PO 4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체층을 형성하는 방법이나 공정 조건 등에 대하여는 생략하여 설명하며, 소자 유닛(LS)의 제조 방법의 순서나 적층 구조에 대하여 상세히 설명하기로 한다.
베이스 기판(1100) 상에는 버퍼 물질층(1200)이 형성된다. 도면에서는 버퍼 물질층(1200)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 복수의 층을 형성할 수도 있다. 버퍼 물질층(1200)은 후술할 제1 반도체(3100)와 베이스 기판(1100)의 격자 상수 차이를 줄이기 위해 배치될 수 있다.
일 예로, 버퍼 물질층(1200)은 언도프드(Undoped) 반도체를 포함할 수 있으며, 실질적으로 제1 반도체(3100)와 동일한 물질을 포함하되, n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 버퍼 물질층(1200)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 제한되지 않는다. 또한, 버퍼 물질층(1200)은 베이스 기판(1100)에 따라 생략될 수도 있다. 이하에서는, 베이스 기판(1100) 상에 언도프드 반도체를 포함하는 버퍼 물질층(1200)이 형성된 경우를 예시하여 설명하기로 한다.
반도체 구조물(3000)은 제1 반도체(3100), 활성층(3300), 제2 반도체(3200) 및 전극물질층(3700)을 포함할 수 있다. 반도체 구조물(3000)에 포함되는 복수의 물질층들은 상술한 바와 같이 통상적인 공정을 수행하여 형성될 수 있고, 반도체 구조물(3000)에 포함된 복수의 층들은 일 실시예에 따른 단위 발광 소자(300)에 포함된 각 층들에 대응될 수 있다. 즉, 이들은 각각 단위 발광 소자(300)의 제1 반도체층(310), 활성층(330), 제2 반도체층(320) 및 전극층(370)과 동일한 물질들을 포함할 수 있다.
반도체 구조물(3000)을 식각하여 도 6의 서로 이격된 반도체 코어(3000', 도 6 참조)를 형성한다. 반도체 구조물(3000)은 통상적인 방법에 의해 식각될 수 있다. 예를 들어, 반도체 구조물(3000)은 그 상부에 식각 마스크층을 형성하고, 반도체 구조물(3000)을 식각 마스크층을 따라 하부 기판(1000)에 수직한 방향으로 식각하는 방법에 의해 식각될 수 있다.
예를 들어, 반도체 구조물(3000)을 식각하는 공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl 2 또는 O 2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 반도체 구조물(3000)의 식각은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
다음으로, 도 7을 참조하면, 하부 기판(1000) 상에서 반도체 코어(3000')의 외면을 감싸는 반도체 보호층(4000)을 형성한다.
반도체 보호층(4000)은 하부 기판(1000) 상에서 반도체 코어(3000')를 감싸도록 형성될 수 있다. 반도체 보호층(4000)은 반도체 코어(3000')의 상부면, 예컨대 도전성 전극물질층(3700)의 상면까지 덮을 수 있도록 반도체 코어(3000')의 장축의 길이보다 두꺼울 수 있다. 즉, 반도체 보호층(4000)은 반도체 코어(3000')가 반도체 보호층(4000) 내에 배치되도록 형성될 수 있다. 일 예로, 반도체 코어(3000')의 장축의 길이가 약 4 내지 약 7um인 경우, 반도체 보호층(4000)의 두께는 약 6um 내지 약 10um일 수 있다. 다만 이에 제한되지 않는다.
반도체 보호층(4000)의 상면은 실질적으로 평탄하게 형성되어, 하부 기판(1000)과 평행한 면을 이룰 수 있다. 반도체 보호층(4000)의 하면은 하부 기판(1000)의 버퍼 물질층(1200)과 접촉하도록 형성될 수 있다. 일 실시예에서, 반도체 보호층(4000)은 하면은 버퍼 물질층(1200)의 상면과 접촉하고, 하부 기판(1000)의 측면을 완전히 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고 반도체 보호층(4000)은 버퍼 물질층(1200)의 상면에만 배치될 수도 있다.
반도체 보호층(4000)은 반도체 코어(3000')를 보호하기 위해 반도체 코어(3000')의 상면과 측면을 둘러싸도록 형성된다. 즉, 반도체 보호층(4000)은 하부 기판(1000) 상에 형성된 복수의 반도체 코어(3000')의 이격 공간을 완전히 충진하도록 형성될 수 있다.
한편, 반도체 보호층(4000)은 반도체 코어(3000') 상에 반도체 보호층(4000)을 구성하는 재료를 도포 또는 분사하여 형성될 수 있다. 일 실시예에서, 반도체 보호층(4000)은 하부 기판(1000) 상에서 잉크젯 프린팅법, 스핀 코팅법, 다이-슬롯 코팅법, 슬릿 코팅법 등을 통해 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
반도체 보호층(4000)은 절연성 물질을 포함하여 형성될 수 있다. 예시적인 실시예에서 반도체 보호층(4000)은 polymer 또는 nitride 계열의 무기물을 포함하는 무기 절연성 물질을 포함할 수 있다. 예를 들어, 반도체 보호층(4000) 실리콘 질화물(SiNx), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 상기 polymer는 PMMA(poly(methylmethacrylate)), PMGI(poly(methyl glutarimide)) 등과 같은 감광성 폴리머를 사용할 수 있으나, 이에 제한되지 않는다.
이어, 도 9를 참조하면, 반도체 보호층(4000) 및 반도체 보호층(4000) 내에 배치되어 반도체 보호층(4000)에 의해 고정되는 반도체 코어(3000')를 하부 기판(1000)에서 분리한다. 반도체 코어(3000')를 하부 기판(1000)으로부터 분리하는 공정은 특별히 제한되지 않는다. 도면에 도시되지 않았으나, 반도체 코어(3000')를 하부 기판(1000)으로부터 분리하는 공정은 물리적 분리 방법, 또는 화학적 분리 방법 등으로 수행될 수 있다. 상기 분리 공정에 의하여 반도체 보호층(4000)은 하부 기판(1000)의 측면에 배치되는 제1 영역(4000') 및 복수의 반도체 코어(3000')의 외면을 전면적으로 감싸는 제2 영역(4000'')으로 분리될 수 있다.
이어, 도 9를 참조하면, 전극물질층(3700) 측에 배치된 반도체 보호층 제2 영역(4000'')을 식각하여 도 10과 같이 전극물질층(3700) 및 제2 반도체(3200)의 적어도 일부를 노출시킨다. 전극물질층(3700) 측에 배치된 반도체 보호층 제2 영역(4000'') 상에서 식각 공정을 진행하여, 절연 물질을 포함하는 반도체 보호층 제2 영역(4000'')의 적어도 일부를 식각할 수 있다. 이어, 도 10을 참조하면, 제1 반도체(3700) 측에 배치된 반도체 보호층 제2 영역(4000'')을 식각하여 도 11과 같이 제1 반도체(3100)의 적어도 일부를 노출시킨다. 제1 반도체(3700) 측에 배치된 반도체 보호층 제2 영역(4000'') 상에서 식각 공정을 진행하여, 절연 물질을 포함하는 반도체 보호층 제2 영역(4000'')의 적어도 일부를 식각하여 도 11의 소자 유닛(LS)을 형성할 수 있다.
상술한 바와 같이, 소자 유닛(LS)의 제조 공정 중 하부 기판(SUB)에서 복수의 단위 발광 소자(300)를 분리하는 공정에서 이용하는 절연성 물질을 포함하는 반도체 보호층(4000)을 이용하여 소자 유닛(LS)의 바인더(400)를 형성할 수 있다. 복수의 단위 발광 소자(300)를 개별로 분리하지 않고 반도체 보호층(4000)을 이용하여 복수의 단위 발광 소자(300)를 일체화하여 분리함으로써, 각 단위 발광 소자(300)의 제1 반도체층(310)이 손상되는 것을 방지할 수 있다. 또한, 바인더(400)에 의해 고정된 복수의 단위 발광 소자(300)를 평탄화층(106) 상에 배치함으로써 잉크화 공정을 생략할 수 있어 제조 공정상 효율이 증가할 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다. 또한, 이하 다른 실시예의 설명에 있어서, 설명의 편의를 위해 평탄화층(106) 상에 배치되는 표시 소자층(EML)을 부분적으로 도시하여 다른 실시예를 설명하기로 한다.
도 12는 다른 실시예에 따른 표시 장치의 일 서브 화소의 단면도이다. 도 12를 참조하면, 본 실시예에 따른 표시 장치는 제1 전극이 복수의 층으로 형성되는 점이 도 3의 실시예와 차이점이다.
도 12를 참조하면, 일 실시예에 따른 표시 장치는 제1 전극(210_1)이 복수의 층을 포함할 수 있다. 제1 전극(210_1)은 투명성 재료를 포함하는 층과 반사율이 높은 물질을 포함하는 층을 포함할 수 있다. 따라서, 단위 발광 소자(300)에서 방출되어 제1 전극(210_1) 측으로 입사한 광의 적어도 일부는 제1 전극(210_1)을 이루는 복수의 층 중 반사율이 높은 물질을 포함하는 층의 상면에서 기판(SUB)의 상부 방향 측으로 반사될 수 있다.
구체적으로, 제1 전극(210_1)은 적층 구조상 제1 전극 기저층(211) 및 제1 전극 기저층(211) 상에 배치된 제1 전극 상부층(212)을 포함할 수 있다. 제1 전극 기저층(211)은 평탄화층(106)에 배치되고, 제1 전극 상부층(212)은 제1 기저층(211)의 상면을 덮도록 배치될 수 있다. 제1 전극 기저층(211) 및 제1 전극 상부층(212)은 하나의 마스크 공정에 의해 패터닝될 수 있다. 예시적인 실시예에서, 제1 전극 기저층(211)과 제1 전극 상부층(212)의 측벽은 서로 나란히 정렬될 수 있다.
제1 전극 기저층(211)과 제1 전극 상부층(212)은 모두 도전성 물질을 포함하여 하나의 제1 전극(210_1)을 구성할 수 있다. 제1 전극 기저층(211)은 반사율이 높은 도전성 물질을 포함하고, 제1 전극 상부층(212)은 투명성 도전성 물질을 포함할 수 있다. 단위 발광 소자(300)에서 방출된 광 중, 제1 전극(210_1)을 측으로 진행하는 광은 투명한 물질을 포함한 제1 전극 상부층(212)을 투과하여 제1 전극 기저층(211)의 상면으로 진행할 수 있다. 제1 전극 기저층(211) 측으로 입사하는 광 중 적어도 일부는 제1 전극 기저층(211)의 상면에서 기판(SUB)의 상부 방향으로 반사될 수 있다.
본 실시예에서, 단위 발광 소자(300)의 양 단부 중 제2 전극(220) 측에 배치되는 일 단부에서 출사된 광은 상술한 바와 같이 제2 전극(220)을 투과하여 외부로 방출될 수 있고, 단위 발광 소자(300)의 양 단부 중 제1 전극(210_1) 측에 배치되는 타 단부에서 출사된 광은 제1 전극(210_1) 측으로 진행할 수 있다. 따라서, 전극 기저층(211)을 반사성 물질을 포함하도록 형성함으로써, 단위 발광 소자(300)에서 출사되어 제1 전극(210_1) 측으로 진행하는 광의 적어도 일부를 전극 기저층(211)의 상면에서 반사시켜 기판(SUB)의 상부 방향으로 진행시킬 수 있고, 이에 따라 표시 장치(10)의 광 효율을 향상시킬 수 있다.
도 13은 다른 실시예에 따른 표시 장치의 일 서브 화소의 단면도이다. 도 13을 참조하면, 본 실시예에 따른 표시 장치는 제1 절연층이 산란체(511)를 더 포함하는 점이 도 3의 실시예와 차이점이다.
도 13을 참조하면, 제1 절연층(510)은 배치된 산란체(511)를 더 포함할 수 있다. 산란체(511)는 제1 절연층(510)에 분산된 상태로 제1 절연층(510)에 포함될 수 있으며, 제1 절연층(510)과 다른 굴절률을 가지고 제1 절연층(510)과 광학 계면을 형성할 수 있다. 예를 들어, 산란체(511)는 광 산란 입자일 수 있다. 산란체(511)는 투과광의 적어도 일부를 산란시킬 수 있는 재료이면 특별히 제한되지 않으나, 예를 들어 금속 산화물 입자 또는 유기 입자일 수 있다. 상기 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등을 예시할 수 있고, 상기 유기입자의 재료로는 아크릴계 수지 또는 우레탄계 수지 등을 예시할 수 있다. 산란체(511)는 제1 절연층(510)을 투과하는 광의 파장을 실질적으로 변환시키지 않으면서 입사광의 입사 방향과 무관하게 랜덤한 방향으로 광을 산란시킬 수 있다.
본 실시예에서, 단위 발광 소자(300)에서 방출된 광들 중 일부는 제1 절연층(510)에 포함된 산란체(511)로 입사되어 산란체(511)에 의해 산란될 수 있다. 산란체(511)는 일 방향으로 나란하게 배열되어 있는 복수의 단위 발광 소자(300)에서 방출된 광이 특정 방향으로만 진행하지 않도록 이를 산란시킬 수 있고, 이에 따라, 표시 장치(10)는 산란체(511)를 포함함으로써 균일한 밀도의 광을 방출할 수 있다.
도 14는 또 다른 실시예에 따른 표시 장치의 일 서브 화소의 단면도이다. 도 14를 참조하면, 본 실시예에 따른 표시 장치는 단위 발광 소자가 단위 발광 소자의 외면을 둘러싸는 절연막(390)을 더 포함하는 점이 도 3의 실시예와 차이점이다.
도 14를 참조하면, 소자 유닛(LS_14)은 바인더(400) 및 절연막(390)을 더 포함하는 복수의 단위 발광 소자(300_1)를 포함한다. 각 단위 발광 소자(300_1)는 각 단위 발광 소자(300_1)의 복수의 반도체층(310, 320) 및 활성층(330)을 둘러싸는 절연막(390)을 더 포함할 수 있다. 절연막(390)은 복수의 반도체층(310, 320), 활성층(330), 및 전극층(370)의 외면을 둘러싸도록 배치된다. 절연막(390)은 적어도 활성층(360)의 외면을 둘러싸도록 배치되고, 단위 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(390)은 상기 부재들을 보호하는 기능을 수행할 수 있다.
절연막(390)의 외면의 적어도 일부는 바인더(400)와 접촉할 수 있다. 절연막(390)은 단위 발광 소자(300_1)의 제1 반도체층(310), 제2 반도체층(320), 및 활성층(330)과 바인더(400) 사이에 개재될 수 있다. 본 실시예에서는, 제1 반도체층(310), 제2 반도체층(320), 및 활성층(330)과 바인더(400)는 서로 이격되어 위치할 수 있다. 다만, 이 경우에도 절연막(390)의 외면에 바인더(400)가 접촉하여 감싸도록 배치됨으로써, 단위 발광 소자(300_1)는 바인더(400)에 의하여 고정될 수 있다.
도 14에서는, 절연막(390)이 단위 발광 소자(300)의 길이 방향으로 연장되어 제1 반도체층(310)으로부터 전극층(370)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 절연막(390)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 단위 발광 소자(300)의 길이 방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(390)은 활성층(360)을 포함하여 일부의 반도체층(310, 320)의 외면만을 커버하거나, 전극층(370) 외면의 일부만 커버하여 각 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 절연막(390)은 단위 발광 소자(300_1)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(390)은 절연 특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 단위 발광 소자(300_1)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(390)은 활성층(330)을 포함하여 단위 발광 소자(300_1)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연막(390)은 상기 절연 특성을 가질 물질들 중 바인더(400)의 굴절률과 상이한 굴절률을 가지는 물질을 포함할 수 있다. 절연막(390)은 바인더(400)의 굴절률보다 높은 굴절률을 갖은 물질을 포함할 수 있다. 예시적인 실시예에서, 바인더(400)는 약 1.0 내지 약 1.7 범위의 굴절률을 가지는 물질을 포함할 수 있고, 절연막(390)은 굴절률이 약 1.2 내지 약 2.0 범위의 굴절률을 가지는 물질을 포함할 수 있다. 다만, 이에 제한되지 않고 바인더(400) 및 절연막(390)은 상술한 굴절률과 상이한 굴절률을 가지는 물질을 포함할 수도 있다.
절연막(390)이 바인더(400) 보다 높은 굴절률을 갖는 물질을 포함함으로써, 단위 발광 소자(300_1)의 외면에서 출사되어 바인더(400) 측으로 진행하는 광이 전반사되어 단위 발광 소자(300_1)의 외부로 광이 방출되지 못하는 것을 방지할 수 있다. 즉, 단위 발광 소자(300_1)와 바인더(400) 사이에 단위 발광 소자(300_1)와 바인더(400)의 각 굴절률 사이의 범위에 포함되는 굴절률을 가지는 물질을 배치함으로써, 단위 발광 소자(300_1)의 외면에서 바인더(400) 측으로 방출되는 광이 전반사되지 않고 원할하게 방출될 수 있다.
본 실시예에서, 단위 발광 소자(300_1)의 외면에 절연막(390)을 형성함으로써, 절연막(390)은 단위 발광 소자(300_1)의 복수의 부재들을 보호하는 기능을 할 수 있다. 따라서, 절연막(390)이 단위 발광 소자(300_1)의 복수의 부재들의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다. 또한, 절연막(390)을 바인더(400)의 굴절률보다 높고, 단위 발광 소자(300_1)에 포함되는 다른 부재들의 굴절률보다 낮은 굴절률을 갖는 물질로 형성함으로써, 전반사를 방지하여 표시 장치(10)의 발광 효율의 저하를 방지할 수 있다.
도 15는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 15를 참조하면, 본 실시예에 따른 표시 장치(10)는 하나의 제2 전극이 일 화소(PX)에 포함되는 복수의 서브 화소(SPX)의 발광 영역(EMA)을 커버하도록 배치되는 점이 도 3의 실시예와 차이점이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(10)의 제2 전극(220_15)은 일 화소(PX)에서 제1 방향(DR1)으로 인접하여 이웃하는 복수의 서브 화소(SPX)에 연장하여 배치될 수 있다. 즉, 제2 전극(220_15)은 각 서브 화소(SPX)에 포함되는 복수의 발광 영역(EMA)을 모두 커버하도록 배치될 수 있다. 제2 전극(220_15)의 면적은 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3)의 면적의 합보다 크게 형성될 수 있다. 다만, 이에 제한되지 않고, 제2 전극은 인접하는 복수의 화소에도 연장되어 일체화되도록 형성될 수 있다.
화소(PX)에 배치되는 제2 전극은 제2 전원 배선과 전기적으로 연결되고, 동일한 전기 신호가 인가될 수 있다. 본 실시예에서, 제2 전극(220_15)이 일체화된 형상으로 복수의 서브 화소(SPX)에 배치되어, 제2 전원 배선과 전기적으로 연결된 제2 전극(220_15)을 통해 동일한 전기 신호를 인가받을 수 있다.
또한, 제2 전극(220_15)이 복수의 서브 화소(SPX)들을 커버하도록 배치됨에 따라, 제2 전원 배선은 일부 화소(PX) 또는 서브 화소(SPX)에만 배치되고, 몇몇 서브 화소(SPX)에는 배치되지 않을 수 있다. 도면에는 도시하지 않았으나, 일 화소(PX)에 포함된 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 중 하나의 영역에서 제2 전원 배선과 제2 전극(220_15)의 일부 영역인 전기적으로 연결될 수도 있다.
도 16은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 17은 도 16의 XVII-XVII' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 16 및 도 17을 참조하면, 본 실시예에 따른 표시 장치(10)는 각 서브 화소(SPX)의 경계에 반사 격벽(600)을 더 포함하는 점이 도 3의 실시예와 차이점이다.
도 16 및 도 17을 참조하면, 반사 격벽(600)은 각 서브 화소(SPX)의 경계에 배치될 수 있다. 반사 격벽(600)은 평면도상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되도록 배치될 수 있다. 반사 격벽(600)은 제1 전극(210), 소자 유닛(LS), 및 제2 전극(220)이 배치되는 영역을 포함하여 제1 전극(210)과 제1 절연층(510)의 일부를 둘러싸도록 배치될 수 있다. 즉, 반사 격벽(600)은 각 서브 화소(SPX)를 둘러싸도록 배치되며, 반사 격벽(600)은 표시 장치(10)의 표시 영역(DA) 전면에 있어서 격자형 패턴을 형성할 수 있다. 반사 격벽(600)은 반사성 물질을 포함할 수 있다.
반사 격벽(600)은 평탄화층(106) 상에 배치될 수 있다. 반사 격벽(600)은 평탄화층(106)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다.
반사 격벽(600)은 상면, 하면 및 측면을 포함할 수 있다. 반사 격벽(600)의 상면과 하면은 서로 대향한다. 반사 격벽(600)의 상면과 하면은 각각 하나의 평면 상에 위치하며 상면이 위치하는 평면과 하면이 위치하는 평면은 대체로 평행하여 전체적으로 균일한 두께를 가질 수 있다. 반사 격벽(600)의 하면은 평탄화층(106)의 일면 상에 놓인다.
몇몇 실시예에서, 반사 격벽(600)의 상면의 폭과 반사 격벽(600)의 하면의 폭은 다를 수 있다. 예를 들어, 반사 격벽(600)의 측면이 위치하는 평면은 평탄화층(106)의 일면에 대해 시계 방향으로 예각을 이루도록 기울어질 수 있고, 이 경우 반사 격벽(600)의 상면의 폭은 반사 격벽(600)의 하면의 폭에 비해 작을 수 있다. 반사 격벽(600)은 평탄화층(106)을 기준으로 돌출되어 경사진 측면을 갖기 때문에, 단위 발광 소자(300)에서 방출된 광 중 반사 격벽(600)의 경사진 측면으로 진행한 광은, 반사 격벽(600)의 경사진 측면에서 반사될 수 있다.
평탄화층(106)의 상면을 기준으로 반사 격벽(600)의 높이는 제1 절연층(510)의 높이보다 클 수 있다. 또한, 평탄화층(106)의 상면을 기준으로 반사 격벽(600)의 높이는 단위 발광 소자(300)의 길이와 제1 전극(210)의 두께의 합보다 클 수 있다.
본 실시예에서, 반사 격벽(600)은 각 서브 화소(SPX) 내에서 단위 발광 소자(300)의 길이보다 큰 높이를 가지는 돌출된 구조를 가짐으로써 발광 소자(300)에서 방출되어 반사 격벽(600)의 측면 측으로 향하는 광을 반사시켜 평탄화층(106)의 상부 방향 또는 제2 전극(220) 상부에서 발광 영역(EMA)으로 진행하도록 할 수 있다. 즉, 반사 격벽(600)은 이웃하는 서브 화소(SPX)들을 구분함과 동시에 단위 발광 소자(300)에서 방출된 광을 반사시키는 반사 격벽의 기능을 수행할 수 있다. 따라서, 표시 장치(10)는 반사 격벽(600)을 더 포함함으로써, 단위 발광 소자(300)로부터 방출된 광을 기판(SUB)의 상부 방향으로 진행시킬 수 있고, 이에 따라 표시 장치(10)의 광 효율을 향상시킬 수 있다.
도 18은 도 16의 XVII-XVII' 선을 따라 자른 다른 예를 나타내는 단면도이다. 도 18의 실시예는 반사 격벽이 격벽 및 반사 코팅층을 포함할 수 있음을 예시한다. 즉, 도 18을 참조하면 본 실시예에 따른 표시 장치는 반사 격벽이 반사 코팅층을 더 포함하는 점이 도 17의 실시예와 차이점이다.
도 18을 참조하면, 반사 격벽(600_1)은 격벽(610) 및 격벽(610) 상에 배치되는 반사 코팅층(620)을 포함한다. 격벽(610)은 도 17의 반사 격벽(600)과 실질적으로 동일한 형상을 갖는다. 격벽(610)의 상면과 측면에는 반사 코팅층(620)이 배치된다. 반사 코팅층(620)은 격벽(610)의 상면과 측면을 모두 덮을 수 있다.
반사 코팅층(620)은 금속과 같은 반사율이 높은 물질을 포함할 수 있다. 예시적인 실시예에서, 반사 코팅층(620)은 은, 구리, 알루미늄, 니켈, 란타늄 또는 이들의 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 반사 코팅층(620)은 격벽(610)의 일면에 직접 증착되거나 코팅될 수 있다. 다른 예로, 반사 코팅층(620)은 별도의 부재를 접착층을 통해 격벽(610)에 부착될 수도 있다.
단위 발광 소자(300)에서 반사 격벽(600_1) 측으로 진행하는 광의 일부는 반사 격벽(600_1)의 반사 코팅층(620)에 의해 반사되어 기판(SUB)의 상부 방향으로 진행할 수 있다.
본 실시예의 경우, 반사 코팅층(620)에 의해 반사가 이루어지기 때문에 그에 의해 덮인 격벽(610)은 비반사 물질 또는 저반사 물질을 포함하더라도 무방하다. 따라서, 유기 물질처럼 성형성이 용이한 물질로 격벽(610)을 형성한 후 그 표면에 반사 코팅층(620)을 형성하는 것으로 반사 격벽(600_1)을 형성할 수 있다. 따라서, 반사 격벽(600_1)의 제조 효율이 개선될 수 있다.
도 19는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 20은 도 19의 XX-XX' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 19 및 도 20을 참조하면, 본 실시예에 따른 표시 장치(10)는 소자 유닛의 바인더가 산란체(SCP) 및 파장 변환 물질(WCP1, WCP2)를 포함하는 점이 도 2 및 도 3의 실시예와 차이점이다.
도 19 및 도 20을 참조하면, 각 서브 화소(SPX)의 발광 영역(EMA)에서 각각 제1 내지 제3 색을 발광을 발광하는 일 실시예에서, 소자 유닛(LS)은 각 서브 화소(SPX)에 대응되어 배치되는 제1 소자 유닛(LS1), 제2 소자 유닛(LS2), 및 제3 소자 유닛(LS3)을 포함할 수 잇다.
제1 소자 유닛(LS1)은 제1 색의 광을 방출하는 제1 서브 화소(SPX1)에 배치된다. 제1 소자 유닛(LS1)은 이격되어 배치되는 복수의 단위 발광 소자(300) 및 제1 바인더(401)를 포함할 수 있다. 제1 바인더(401)는 상술한 바인더(400)를 형성하는 물질을 포함하되, 상기 물질 내에 배치된 제1 파장 변환 물질(WCP1)을 포함할 수 있다. 제1 바인더(401)는 산란체(SCP)를 더 포함할 수 잇다. 다만, 이에 제한되지 않으며, 산란체(SCP)는 생략될 수도 있다.
제2 소자 유닛(LS2)은 제2 색의 광을 방출하는 제2 서브 화소(SPX2)에 배치된다. 제2 소자 유닛(LS2)은 이격되어 배치되는 복수의 단위 발광 소자(300) 및 제2 바인더(402)를 포함할 수 있다. 제2 바인더(402)는 상술한 바인더(400)를 형성하는 물질을 포함하되, 상기 물질 내에 배치된 제2 파장 변환 물질(WCP2)을 포함할 수 있다. 제2 바인더(402)는 산란체(SCP)를 더 포함할 수 잇다. 다만, 이에 제한되지 않으며, 산란체(SCP)는 생략될 수도 있다.
제3 소자 유닛(LS3)은 제3 색의 광을 방출하는 제3 서브 화소(SPX3)에 배치된다. 제3 소자 유닛(LS2)은 이격되어 배치되는 복수의 단위 발광 소자(300) 및 제3 바인더(403)를 포함할 수 있다. 제3 바인더(403)는 상술한 바인더(400)를 형성하는 물질을 포함하되, 상기 물질 내에 배치된 산란체(SCP)를 포함할 수 잇다. 다만, 이에 제한되지 않으며, 산란체(SCP)는 생략될 수도 있다.
제1 파장 변환 물질(WCP1)은 단위 발광 소자(300)에서 방출된 제3 색을 제1 색으로 변환하고, 제2 파장 변환 물질(WCP2)은 제3 색을 제2 색으로 변환하는 물질일 수 있다. 제1 파장 변환 물질(WCP1)과 제2 파장 변환 물질(WCP2)은 양자점, 양자 막대, 형광체 등일 수 있다. 상기 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
산란체(SCP)는 금속 산화물 입자 또는 유기 입자일 수 있다. 상기 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등이 예시될 수 있고, 상기 유기 입자 재료로는 아크릴계 수지 또는 우레탄계 수지 등이 예시될 수 있다.
제1 서브 화소(SPX1)에 배치되는 제1 바인더(401)는 제1 파장 변환 물질(WCP1)을 포함함으로써, 단위 발광 소자(300)에서 방출되어 제1 바인더(401)로 입사하는 제3 색의 광의 적어도 일부를 제1 색의 광으로 변환할 수 있다. 마찬가지로, 제2 서브 화소(SPX2)에 배치되는 제2 바인더(402)는 제2 파장 변환 물질(WCP2)을 포함함으로써, 단위 발광 소자(300)에서 방출되어 제2 바인더(402)로 입사하는 제3 색의 광의 적어도 일부를 제2 색의 광으로 변환할 수 있다.
제3 서브 화소(SPX3)에 배치되는 제3 바인더(403)는 단위 발광 소자(300)에서 방출되어 제3 바인더(403)로 입사하는 제3 색의 광의 파장을 유지한 채 투과시킨다. 제3 바인더(403)에 포함되는 산란체(SCP)는 제3 바인더(403)를 통해 출사되는 광의 출사 경로를 조절하는 역할을 할 수 있다. 제3 바인더(403)는 파장 변환 물질을 불포함할 수 있다.
본 실시예에서는, 각 서브 화소(SPX)가 제3 색의 광을 방출하는 단위 발광 소자(300)만을 포함하더라도, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 각각 대응되어 배치되는 제1 내지 제3 바인더(401, 402, 403)가 산란체(SCP) 및 파장 변환 물질(WCP1, WCP2)을 더 포함함으로써, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)는 각각 제 1 내지 제3 색의 광을 각각 방출할 수 있다.
도 21은 다른 실시예에 따른 단위 발광 소자의 단면도이다.
도 21을 참조하면, 본 실시예에 따른 단위 발광 소자(300')는 제1 반도체층(310')과 활성층(330') 사이에 배치된 제3 반도체층(340'), 활성층(330')과 제2 반도체층(320') 사이에 배치된 제4 반도체층(350') 및 제5 반도체층(360'), 및 제2 전극층(280')을 더 포함할 수 있다. 도 21의 단위 발광 소자(300')는 복수의 반도체층(340', 350', 360')이 더 배치되고, 활성층(330')이 다른 원소를 함유하는 점에서 도 4에 도시된 단위 발광 소자(300)와 차이가 있다. 그 외에 제1 전극층(370')의 배치 및 구조는 도 4의 전극층(370)과 실질적으로 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
도 4에 도시된 단위 발광 소자(300)는 활성층(330)이 질소(N)를 포함하여 청색(blue) 또는 녹색(green)의 광을 방출할 수 있다. 반면에, 도 21의 단위 발광 소자(300')는 활성층(330') 및 다른 반도체층들이 각각 인(P)을 적어도 일부 포함하는 반도체일 수 있다. 일 실시예에 따른 단위 발광 소자(300')는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)의 광을 방출하는 단위 발광 소자일 수 있다. 다만, 적색(red) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 제1 반도체층(310')은 n형 반도체층으로, 단위 발광 소자(300')가 적색의 광을 방출하는 경우 제1 반도체층(310')은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(310')은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310')은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310')은 n형 Si로 도핑된 n-AlGaInP일 수 있다. 제1 반도체층(310')의 두께는 0.1㎛ 내지 0.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320')은 p형 반도체층으로, 단위 발광 소자(300')가 적색의 광을 방출하는 경우 제2 반도체층(320')은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(320')은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320')은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320')은 p형 Mg로 도핑된 p-GaP일 수 있다. 제2 반도체층(320')의 두께는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성층(330')은 제1 반도체층(310')과 제2 반도체층(320') 사이에 배치될 수 있다. 도 4의 활성층(330)과 같이 도 21의 활성층(330')도 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 일 예로, 활성층(330')이 적색 파장대의 광을 방출하는 경우, 활성층(330')은 AlGaP, AlInGaP 등의 물질을 포함할 수 있다. 특히, 활성층(330')이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330')은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색(Red)광을 방출할 수 있다.
발광 소자(300')는 활성층(330')과 인접하여 배치되는 클래드층(clad layer)을 포함할 수 있다. 도면에 도시된 바와 같이, 활성층(330')의 하부에서 활성층(330')과 제1 반도체층(310') 사이에 배치되는 제3 반도체층(340') 및 활성층(330')의 상부에서 활성층(330')과 제2 반도체층(320') 사이에 배치되는 제4 반도체층(350')은 클래드층일 수 있다.
제3 반도체층(340')은 제1 반도체층(310')과 같이 n형 반도체일 수 있으며, 일 예로 제3 반도체층(340')은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제1 반도체층(310')은 n-AlGaInP이고, 제3 반도체층(340')은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(350')은 제2 반도체층(320')과 같이 n형 반도체일 수 있으며, 일 예로 제4 반도체층(350')은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제2 반도체층(320')은 p-GaP이고, 제4 반도체층(350')은 p-AlInP 일 수 있다.
제5 반도체층(360')은 제4 반도체층(350')과 제2 반도체층(320') 사이에 배치될 수 있다. 제5 반도체층(360')은 제2 반도체층(320') 및 제4 반도체층(350')과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(360')은 제4 반도체층(350')과 제2 반도체층(320') 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 즉, 제5 반도체층(360')은 TSBR(Tensile strain barrier reducing)층일 수 있다. 일 예로, 제5 반도체층(360')은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다.
본 실시예에 따른 단위 발광 소자(300')는 제1 전극층(370')과 제2 전극층(380')을 포함할 수 있다. 제1 전극층(370')은 제2 반도체층(320')의 일 면에 배치되고, 제2 전극층(380')은 제1 반도체층(310')의 일 면에 배치될 수 있다. 제1 전극층(370')은 제2 반도체층(320')의 상면에 배치되고, 제2 전극층(380')은 제2 반도체층(310')의 하면에 배치될 수 있다. 도 21의 단위 발광 소자(300')를 포함하는 소자 유닛의 경우에도 도 4의 단위 발광 소자(300)를 포함하는 소자 유닛과 실질적으로 동일한 방법으로 제조될 수 있다.
도 22는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 22를 참조하면, 본 실시예에 따른 표시 장치(10)는 각 서브 화소에 대응되어 배치되는 각 소자 유닛이 서로 다른 종류의 단위 발광 소자를 포함하는 점이 도 2의 실시예와 차이점이다.
도 22를 참조하면, 각 서브 화소(SPX)의 발광 영역(EMA)에서 각각 제1 내지 제3 색을 발광을 발광하는 일 실시예에서, 소자 유닛(LS)은 각 서브 화소(SPX)에 대응되어 배치되는 제1 소자 유닛(LS1_1), 제2 소자 유닛(LS2_1), 및 제3 소자 유닛(LS3_1)을 포함할 수 잇다.
제1 소자 유닛(LS1_1)은 제1 색의 광을 방출하는 제1 서브 화소(SPX1)에 배치된다. 제1 소자 유닛(LS1)은 이격되어 배치되는 복수의 제1 단위 발광 소자(301) 및 바인더(400)를 포함할 수 있다. 제1 단위 발광 소자(301)는 제1 색의 광을 방출하는 단위 발광 소자일 수 있다.
제2 소자 유닛(LS2_1)은 제2 색의 광을 방출하는 제2 서브 화소(SPX2)에 배치된다. 제2 소자 유닛(LS2_1)은 이격되어 배치되는 복수의 제2 단위 발광 소자(302) 및 바인더(400)를 포함할 수 있다. 제2 단위 발광 소자(302)는 제2 색의 광을 방출하는 단위 발광 소자일 수 있다.
제3 소자 유닛(LS3_1)은 제3 색의 광을 방출하는 제3 서브 화소(SPX3)에 배치된다. 제3 소자 유닛(LS3_1)은 이격되어 배치되는 복수의 제3 단위 발광 소자(303) 및 바인더(400)를 포함할 수 있다. 상기 제3 단위 발광 소자(303)는 제3 색의 광을 방출하는 단위 발광 소자일 수 있다.
제1 단위 발광 소자(301)는 도 21의 발광 소자(300')와 동일한 구조를 갖고, 제1 색의 광을 방출할 수 있다. 제2 단위 발광 소자(302) 및 제3 단위 발광 소자(303)는 도 4의 단위 발광 소자(300)와 동일한 구조를 갖고, 상술한 바와 같이 각각 제2 색의 광 및 제3 색의 광을 방출할 수 있다. 예시적인 실시예에서, 제1 단위 발광 소자(301)는 적색인 제1 색의 광을 방출하고, 제2 단위 발광 소자(302)는 녹색인 제2 색의 광을 방출하고, 제3 단위 발광 소자(303)는 청색인 제3 색의 광을 방출하는 단위 발광 소자일 수 있다.
상술한 바와 같이, 단위 발광 소자(300, 300')는 활성층(330, 330')의 조성에 따라 다른 색의 광을 생성할 수 있고, 경우에 따라서 더 많은 수의 반도체층들을 포함할 수 있다. 표시 장치의 일 화소(PX)에 포함되는 복수의 서브 화소(SPX)에는 각각 다른 종류의 단위 발광 소자(301, 302, 303)들이 배치되고, 이들은 각각 다른 색의 광을 방출할 수 있다. 이에 따라, 소자 유닛(LS)의 바인더에 파장 변환 물질이 배치되지 않더라도 단위 발광 소자(301, 302, 303)들이 각각 다른 색의 광을 방출할 수 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 24는 도 23의 XXIVa- XXIVa', XXIVb- XXIVb', XXIVc- XXIVc' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 25는 도 23의 XXV-XXV' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 23 내지 도 25를 참조하면, 본 실시예에 따른 소자 유닛의 단위 발광 소자는 하나의 열에 일 방향으로 연장되어 배열된다. 또한, 일 화소(PX)에 배치되는 제2 전극이 단위 발광 소자의 배열이 연장된 방향과 수직된 방향으로 연장되어 배치되는 점이 도 19의 실시예과 차이점이다.
이하에서는, 일 화소(PX)에 포함되는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 각각 배치되는 제1 내지 제3 바인더(401, 402, 403)의 구성에 대한 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 23 내지 도 25를 참조하면, 일 화소(PX)에 포함되는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)는 제1 방향(DR1)으로 인접하여 배치될 수 있다. 각 일 서브 화소(SPX)에 배치되는 제1 전극(210)은 대체로 제2 방향(DR2)으로 연장된 직사각형의 형상으로 각 서브 화소(SPX1, SPX2, SPX3)에 대응하는 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3) 내에 배치된다. 상술한 바와 같이, 일 서브 화소(SPX)에 배치되는 제1 전극(210)은 제1 방향(DR1)으로 인접하여 배치되는 타 서브 화소(SPX)에 배치되는 제1 전극(210)과 서로 이격되어 배치된다.
제1 서브 화소(SPX1)에 배치되는 제1 전극(210) 상에는 제1 소자 유닛(LS1)이 배치될 수 있다. 제1 소자 유닛(LS1)은 일 방향으로 배열된 복수의 단위 발광 소자(300) 및 제1 바인더(401)를 포함할 수 있다. 본 실시예에 따른 제1 소자 유닛(LS1)에 포함되는 복수의 단위 발광 소자(300)가 배열되는 일 방향은 제2 방향(DR2)과 나란할 수 있다. 즉, 일 화소(PX)에 포함되는 각 서브 화소(SPX)가 제1 방향(DR1)으로 인접하여 배치되는 경우, 복수의 단위 발광 소자(300)의 배열 방향은 제2 방향(DR2)일 수 있다. 제2 방향(DR2)으로 인접하여 배치되는 두 단위 발광 소자(300) 사이의 간격은 동일할 수 있다.
제2 서브 화소(SPX2)에 배치되는 제1 전극(210) 상에는 제2 소자 유닛(LS2)이 배치될 수 있다. 제2 소자 유닛(LS2)은 일 방향으로 배열된 복수의 단위 발광 소자(300) 및 제2 바인더(402)를 포함할 수 있다. 본 실시예에 따른 제2 소자 유닛(LS2)에 포함되는 복수의 단위 발광 소자(300)가 배열되는 일 방향은 제2 방향(DR2)과 나란할 수 있다. 제2 방향(DR2)으로 인접하여 배치되는 두 단위 발광 소자(300) 사이의 간격은 동일할 수 있다.
제3 서브 화소(SPX3)에 배치되는 제1 전극(210) 상에는 제3 소자 유닛(LS3)이 배치될 수 있다. 제3 소자 유닛(LS3)은 일 방향으로 배열된 복수의 단위 발광 소자(300) 및 제3 바인더(403)를 포함할 수 있다. 본 실시예에 따른 제3 소자 유닛(LS3)에 포함되는 복수의 단위 발광 소자(300)가 배열되는 일 방향은 제2 방향(DR2)과 나란할 수 있다. 제2 방향(DR2)으로 인접하여 배치되는 두 단위 발광 소자(300) 사이의 간격은 동일할 수 있다.
상술한 바와 같이, 각 소자 유닛(LS1, LS2, LS3)에 포함되는 복수의 단위 발광 소자(300)의 제2 방향(DR2)으로의 간격이 동일하므로, 일 화소(PX)에 배치되는 복수의 단위 발광 소자(300)의 배열은 평면상 매트릭스 형상일 수 있다.
본 실시예에서, 제2 전극(220_23)은 복수의 제2 전극 패턴을 포함할 수 있다. 구체적으로, 제2 전극(220_23)을 이루는 복수의 제2 전극 패턴은 각각 제1 방향(DR1)으로 연장되는 형상으로 형성되되, 제2 방향(DR2) 서로 이격되어 배치될 수 있다. 상기 제1 방향(DR1)은 일 서브 화소(SPX)에서 단위 발광 소자(300)가 배열된 방향과 수직한 방향 또는 일 화소(PX)에 포함되는 각 서브 화소(SPX)의 배열 방향일 수 있다.
제2 전극(220_23)은 제1 방향(DR1)으로 연장되어 다른 서브 화소(SPX)들에 걸쳐 배치될 수 있다. 따라서, 본 실시예에 따른 제2 전극(220_23)은 일 화소(PX)에 포함되는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 배치되는 단위 발광 소자(300)에 전기 신호를 전달할 수 있다.
따라서 제2 전극(220_23)은 단면도상 제1 절연층(510) 및 단위 발광 소자(300) 상에 배치되되, 제1 방향(DR1)으로 인접하여 배치되는 단위 발광 소자(300) 및 제1 절연층(510) 상에는 전면적으로 배치될 수 있다. 즉, 제2 전극(220_23)은 제1 방향(DR1)으로 인접하여 배치되는 제1 서브 화소(SPX1)에 배치되는 단위 발광 소자(300), 제2 서브 화소(SPX2)에 배치되는 단위 발광 소자(300), 및 제3 서브 화소(SPX3)에 배치되는 단위 발광 소자(300)를 모두 덮도록 일체화되어 배치될 수 있다.
반면, 제2 전극(220_23)은 단면상, 동일한 서브 화소(SPX) 내에서 제2 방향(DR2)으로 인접하여 배치되는 각 단위 발광 소자(300) 및 제1 절연층(510) 상에는 이격되어 배치될 수 있다. 즉, 제2 전극(220_23)은 동일한 서브 화소(SPX) 내에서 제2 방향(DR2)으로 인접하여 배치되는 각 단위 발광 소자(300)에 대응하여 하나의 단위 발광 소자(300)의 단부만을 덮도록 패턴화되어 배치될 수 있다.
도 26은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 27은 도 26의 XVIIIa- XXVIIIa', XXVIIIb- XXVIIIb', XXVIIIc- XXVIIIc' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 28은 도 26의 IIXXX- IIXXX' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 26 내지 도 28를 참조하면, 일 화소(PX)에 포함되는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 배치되는 제1 내지 제3 소자 유닛이 각각 제1 내지 제3 단위 발광 소자(301,302,303)를 포함하고, 각 바인더는 산란체 또는 파장 변환 물질을 포함하지 않는 점이 도 23내지 도 25의 실시예와 차이점이다.
이하에서는, 일 화소(PX)에 배치되는 제1 전극, 소자 유닛, 및 제2 전극에 대한 배치에 대한 설명은 생략하고 도 23 내지 도 25와의 차이점을 중심으로 설명하기로 한다.
도 26 내지 도 28을 참조하면, 본 실시예에서, 제2 전극(220_23)은 제1 절연층(510) 및 단위 발광 소자(300) 상에 배치되되, 일 서브 화소(SPX)에서 단위 발광 소자(300)가 배열된 방향과 수직한 방향으로 연장될 수 있다.
구체적으로, 제2 전극(220_23)은 동일한 행에 제1 방향(DR1)을 따라 연장되어 배열되는 제1 서브 화소(SPX1)에 배치되는 제1 단위 발광 소자(301), 제2 서브 화소(SPX2)에 배치되는 제2 단위 발광 소자(302), 및 제3 서브 화소(SPX3)에 배치되는 제3 단위 발광 소자(303)의 일 단부를 모두 덮도록 제1 절연층(510) 상에 배치될 수 있다. 따라서, 본 실시예에 따른 제2 전극(220_23)은 동일한 행에 배열되되, 다른 서브 화소(SPX)에 배치되는 각 단위 발광 소자(301, 302, 303)에 전기 신호를 전달할 수 있다.
도 29는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 30은 도 29의 XXXa- XXXa', XXXb- XXXb', XXXc- XXXc' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 31은 도 29의 XXXI- XXXI' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 29 내지 도 31를 참조하면, 일 화소에 포함되는 제2 전극이 각 서브 화소 마다 이격되어 배치되고, 제2 전극 연장 방향이 일 서브 화소에 배치되는 단위 발광 소자의 배열 방향과 나란하다는 점이 도 23 내지 도 25의 실시예와 차이점이다.
이하에서는, 일 화소(PX)에 배치되는 제1 전극, 소자 유닛에 대한 배치에 대한 설명은 생략하고, 도 23 내지 도 25와의 차이점을 중심으로 설명하기로 한다.
도 29 내지 도 31을 참조하면, 본 실시예에 따른 제2 전극(220_29)은 제2 방향(DR2)으로 연장된 형상을 갖는다. 일 화소(PX)에 배치되는 제2 전극(220_29)은 복수의 서브 화소(SPX)에 대응하여 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 따라서, 본 실시예에 따른 제2 전극(220_29)은 각 서브 화소(SPX)에 제2 방향(DR2)을 따라 배열되는 복수의 단위 발광 소자(300)를 모두 덮도록 서브 화소(SPX)에 배치되는 복수의 단위 발광 소자(300) 상에 전면적으로 배치될 수 있다.
구체적으로, 제1 방향(DR1)으로 인접하여 배치되는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 있어서, 제1 서브 화소(SPX1)의 단위 발광 소자(300) 상에 배치되는 제2 전극(220_29), 제2 서브 화소(SPX2)의 단위 발광 소자(300) 상에 배치되는 제2 전극(220_29), 제3 서브 화소(SPX3)의 단위 발광 소자(300) 상에 배치되는 제2 전극(220_29)은 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
또한, 제2 방향(DR2)으로 연장되어 배열되되, 서로 이격되어 배치되는 일 서브 화소(SPX)에 배치되는 복수의 단위 발광 소자(300)에 있어서, 제2 전극(220_29)은 제1 절연층(510) 및 일 서브 화소(SPX)에 배치되는 복수의 단위 발광 소자(300) 상에 전면적으로 배치될 수 있다. 따라서, 본 실시예에 따른 제2 전극(220_29)은 동일한 서브 화소(SPX)에 배치되는 복수의 단위 발광 소자(300)에 전기 신호를 전달할 수 있다.
도 32는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 33은 도 32의 XXXIIIa- XXXIIIa', XXXIIIb- XXXIIIb', XXXIIIc- XXXIIIc' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 34는 도 32의 XXXVI- XXXVI' 선을 따라 자른 일 예를 나타내는 단면도이다. 도 32 내지 도 34를 참조하면, 일 화소(PX)에 포함되는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 배치되는 제1 내지 제3 소자 유닛이 각각 제1 내지 제3 단위 발광 소자(301, 302, 303)을 포함하고, 각 바인더는 산란체 또는 파장 변환 물질을 포함하지 않는 점이 도 29 내지 도 31의 실시예와 차이점이다.
도 32 내지 도 34를 참조하면, 본 실시예에 따른 제2 전극(220_29)은 제2 방향(DR2)으로 연장된 형상을 갖는다. 일 화소(PX)에 배치되는 제2 전극(220_29)은 복수의 서브 화소(SPX)에 대응하여 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 따라서, 본 실시예에 따른 제2 전극(220_29)은 제1 내지 제3 서브 화소(SPX)에서 제2 방향(DR2)을 따라 각각 배열되는 제1 내지 제3 단위 발광 소자(301, 302, 303)를 모두 덮도록 단위 발광 소자 상에 전면적으로 배치될 수 있다.
구체적으로, 제1 방향(DR1)으로 서로 이격되어 배치되는 제1 서브 화소(SPX1)에 배치되는 제1 단위 발광 소자(301) 상에 배치되는 제2 전극(220_29), 제2 서브 화소(SPX2)에 배치되는 제2 단위 발광 소자(302) 상에 배치되는 제2 전극(220_29), 제3 서브 화소(SPX3)에 배치되는 제3 단위 발광 소자(303) 상에 배치되는 제2 전극(220_29)은 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
제1 서브 화소(SPX1)에서 제2 방향(DR2)으로 서로 이격되어 복수의 단위 발광 소자(301) 상에 배치되는 제2 전극(220_29)은 제1 절연층(510) 및 제1 서브 화소(SPX1)에 배치되는 복수의 단위 발광 소자(301) 상에 전면적으로 배치될 수 있다. 따라서, 본 실시예에 따른 제2 전극(220_29)은 동일한 서브 화소(SPX)에 배치되는 복수의 단위 발광 소자에 전기 신호를 전달할 수 있다.
도 35는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 36은 도 35의 XXXVI-XXXVI' 선을 따라 자른 일 예를 나타낸 단면도이다. 도 35 및 도 36을 참조하면, 본 실시예에 따른 표시 장치는 소자 유닛(LS)에 포함되는 단위 발광 소자(300)의 연장 방향이 기판(SUB)의 상면을 포함하는 평면과 대체로 평행한 점이 상술한 실시예와 차이점이다.
도 35를 참조하면, 제1 전극(210') 및 제2 전극(220')은 평면상 각 서브 화소(SPX)의 중심부에 인접하여 배치될 수 있다. 제1 전극(210') 및 제2 전극(220')은 평면상 제2 방향(DR2)으로 연장되는 형상이며, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 제1 전극(210') 및 제2 전극(220')은 대체로 발광 영역(EMA)에 배치되되, 제2 방향(DR2) 및 제2 방향(DR2)의 반대 반향으로 연장되어 비발광 영역에도 일부 배치될 수 있다.
소자 유닛(LS)은 제1 전극(210')과 제2 전극(220') 사이에 배치될 수 있다. 소자 유닛(LS)에 배치되는 단위 발광 소자(300)의 일 단부는 제1 전극(210')과 전기적으로 연결되고, 단위 발광 소자(300)의 일 단부의 반대인 타 단부는 제2 전극(220)과 전기적으로 연결될 수 있다.
복수의 단위 발광 소자(300)들은 제2 방향(DR2)으로 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 단위 발광 소자(300)들의 제2 방향(DR2)으로 이격되는 간격은 대체로 일정할 수 있다. 또한, 상술한 바와 같이, 발광 소자(300)는 일 방향으로 연장된 형상을 가지며 제1 전극(210')과 제2 전극(220')이 연장된 방향과 소자 유닛(LS)에 포함되는 복수의 단위 발광 소자(300)의 연장 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 단위 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
복수의 단위 발광 소자(300)들은 바인더(400)에 의하여 고정되어 배치될 수 있다. 따라서, 복수의 단위 발광 소자(300)들의 일 단부에 위치되는 반도체층과 타 단부에 위치하는 반도체층의 종류는 하나의 소자 유닛(LS) 상에서는 서로 동일할 수 있다. 예를 들어, 단위 발광 소자(300)의 특정 반도체층이 배치된 일 단부가 정의되는 경우, 하나의 소자 유닛(LS)에서는 일 단부가 제1 전극(210')을 향해 배치된 복수의 단위 발광 소자(300)만을 포함할 수 있다.
도 35 및 도 36을 참조하면, 소자 유닛(LS)은 평탄화층(106) 상에 배치될 수 있다. 소자 유닛(LS)은 평탄화층(106) 상에 배치되되, 단위 발광 소자(300)의 연장 방향이 기판(SUB)의 상면과 평행하도록 배치됨으로써, 평탄화층(106)과 단위 발광 소자(300) 사이에는 바인더(400)가 배치될 수 있다.
바인더(400)는 일체화되어 단위 발광 소자(300)의 외면을 감싸도록 형성되나, 단면상 단위 발광 소자(300)의 하부에 배치되고, 단위 발광 소자(300)와 평탄화층(106) 사이에 배치되는 제1 영역(410) 및 단위 소자(300)의 상부, 즉 평탄화층(106)이 배치되는 측의 반대 측에 배치되는 제2 영역(420)을 포함할 수 있다. 단위 발광 소자(300)와 평탄화층(106) 사이에 바인더 제2 영역(420)이 배치되므로, 상기 단위 발광 소자(300)는 평탄화층(106)과 제3 방향(DR3)으로 이격되어 배치될 수 있다.
제1 전극(210')은 평탄화층(106) 상에 배치될 수 있다. 제1 전극(210')은 평탄화층(106) 상에 배치되되, 적어도 일부 영역은 바인더(400)에 의해 노출되는 단위 발광 소자(300)의 일 단부와 접촉할 수 있다. 제1 전극(210')은 바인더(400)에 의해 노출되는 단위 발광 소자(300)의 일 단부의 적어도 일부를 덮도록 배치되고, 단위 발광 소자(300)의 외측으로 연장되어 평탄화층(106) 상에 배치될 수 있다.
제2 전극(220')은 평탄화층(106) 상에 배치될 수 있다. 제2 전극(220')은 평탄화층(106) 상에 배치되되, 적어도 일부 영역은 바인더(400)에 의해 노출되는 단위 발광 소자(300)의 일 단부의 반대인 타 단부와 접촉할 수 있다. 제2 전극(220')은 바인더(400)에 의해 노출되는 단위 발광 소자(300)의 타 단부의 적어도 일부를 덮도록 배치되고, 단위 발광 소자(300)의 외측으로 연장되어 평탄화층(106) 상에 배치될 수 있다. 단위 발광 소자(300)의 일 단부 및 타 단부는 각각 제1 전극(210') 및 제2 전극(220')과 전기적으로 연결되어 전기 신호를 인가받을 수 있다.
단위 발광 소자(300)의 일 단부 및 타 단부에 제1 전극(210') 및 제2 전극(220') 각각 배치되는 경우, 단위 발광 소자(300)의 상부에 배치되는 바인더 제2 영역(420)은 제1 전극(210')과 제2 전극(220') 사이에 배치될 수 있다. 또한, 단위 발광 소자(300)가 단위 발광 소자(300)의 하부에 배치되는 바인더 제1 영역(410)에 의하여 평탄화층(106)과 이격되어 배치될 수 있다. 또한, 바인더 제1 영역(410) 상에 단위 발광 소자(300)는 바인더 제1 영역(410)의 상면의 외측으로 돌출되어 형성된다. 따라서, 단위 발광 소자(300)의 일 단부 및 타 단부 상에 제1 전극(210') 및 제2 전극(220')을 형성하는 공정에서 바인더 제1 영역(410)의 외측으로 돌출된 단위 발광 소자(300)의 하부와 평탄화층(106) 사이에는 복수의 전극(210', 220')이 배치되지 않은 이격 공간(SS)이 형성될 수 있다. 즉, 바인더 제1 영역(410)과 제1 전극(210') 및 제2 전극(220') 사이에는 소정의 부재가 배치되지 않은 이격 공간(SS)이 형성될 수도 있다.
각 전극(210', 220')은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210', 220')은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
도 37은 도 35의 XXXVI-XXXVI' 선을 따라 자른 다른 예를 나타낸 단면도이다. 도 38은 도 35의 XXXVI-XXXVI' 선을 따라 자른 다른 예를 나타낸 단면도이다. 도 37 및 도 38은 소자 유닛(LS)의 일측 및 타측에 제1 및 제2 격벽(630, 640)을 더 포함하는 점이 도 36의 실시예와 차이점이다.
도 37을 참조하면, 제1 및 제2 격벽(630, 640)의 단면상 구조는 상술한 도 17의 반사 격벽(600)의 단면상 구조와 실질적으로 동일한 형상을 갖는다. 도시하지는 않았으나, 제1 격벽(630) 및 제2 격벽(640)은 평면도상 각 서브 화소(SPX)의 중심부에 인접하여 배치될 수 있다. 제1 격벽(630) 및 제2 격벽(640)은 상술한 제1 전극(210') 및 제2 전극(220')과 평면상 중첩하여 배치될 수 있다. 제1 격벽(630) 및 제2 격벽(640)은 제1 방향(DR1)으로 서로 이격되어 대향하도록 배치된다. 제1 격벽(630) 및 제2 격벽(640)은 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(210', 220')은 평탄화층(106) 및 제1 및 제2 격벽(630, 640) 상에 배치될 수 있다. 복수의 전극(210', 220')의 일부 영역은 제1 및 제2 격벽(630, 640) 상에 배치되고, 다른 일부 영역은 평탄화층(106) 상에 배치되며, 또 다른 일부 영역은 단위 발광 소자(300)의 일 단부 영역의 적어도 일부를 감싸도록 배치될 수 있다.
제1 및 제2 격벽(630, 640)은 평탄화층(106) 상에 배치될 수 있다. 제1 및 제2 격벽(630, 640)은 각 서브 화소(SPX) 내에서 돌출된 구조를 가질 수 있다. 제1 및 제2 격벽(630, 640)은 각 서브 화소(SPX) 내에서 돌출된 구조를 가짐으로써 발광 소자(300)에서 방출되어 제1 및 제2 격벽(630, 640)의 측면 측으로 향하는 광을 반사시켜 기판(SUB)의 상부 방향으로 진행하도록 할 수 있다. 즉, 제1 및 제2 격벽(630, 640)은 발광 소자(300)에서 방출된 광을 반사시키는 반사 격벽의 기능을 수행할 수 있다.
도 38을 참조하면, 제1 전극(210'_1), 및 제2 전극(220'_1)이 소자 유닛(LS)의 바인더(400) 상에도 배치되는 점이 도 37과 상이하다. 구체적으로, 제1 전극(210'_1) 및 제2 전극(220'_1)은 단위 발광 소자(300) 상에 배치되는 바인더 제2 영역(420) 상에도 일부 배치될 수 있다. 다만, 이 경우에도 바인더 제2 영역(420) 상에 배치되는 제1 전극(210'_1)과 제2 전극(220'_1)은 서로 이격되어 배치될 수 있다. 이에 따라 제1 전극(210'_1)과 제2 전극(220'_1)은 상호 절연될 수 있다.
도 39는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 40은 도 39의 XL-XL' 선을 따라 자른 일 예를 나타낸 단면도이다. 도 39 및 도 40을 참조하면, 본 실시예에 따른 표시 장치는 제1 전극 및 제2 전극 상에 배치되는 접촉 전극을 더 포함하는 점이 도 35의 실시예와 차이점이다.
도 39 및 도 40을 참조하면, 제1 전극(210'_2) 및 제2 전극(220'_2)은 평탄화층(106) 상에 배치될 수 있다. 본 실시예에서 제1 전극(210'_2) 및 제2 전극(220'_2)은 각각 상면과 하면이 대체로 나란하게 형성될 수 있다. 평탄화층(106) 상에 형성된 제1 전극(210'_2) 및 제2 전극(220'_2)은 단위 발광 소자(300)와 서로 이격되어 배치될 수 있다.
제1 전극(210'_2) 및 제2 전극(220'_2) 상에는 접촉 전극(260)이 배치될 수 있다. 접촉 전극(260)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 평면상 제2 방향(DR2)으로 연장되는 형상이며, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
평면상 제1 접촉 전극(261)은 제1 전극(210'_2) 상에 배치되고, 제2 접촉 전극(262)은 제1 전극(220'_2) 상에 배치될 수 있다. 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 각각 제1 전극(210'_2) 및 제2 전극(220'_2)과 두께 방향으로 중첩되어 배치될 수 있다.
제1 접촉 전극(261)은 제1 전극(210'_2) 상에 배치되되, 단위 발광 소자(300) 측으로 연장되어, 단위 발광 소자(300)의 일 단부 영역와 접촉할 수 있다. 제2 접촉 전극(262)은 제2 전극(220'_2) 상에 배치되되, 단위 발광 소자(300) 측으로 연장되어, 단위 발광 소자(300)의 일 단부 영역와 접촉할 수 있다. 따라서, 단위 발광 소자(300)는 제1 접촉 전극(261)을 통해 제1 전극(210'_2)과 전기적으로 연결되고, 제2 접촉 전극(262)을 통해 제2 전극(220'_2)과 전기적으로 연결될 수 있다.
본 실시예에 따른 표시 장치는 복수의 전극(210'_2, 220'_2)을 먼저 형성한 후 소자 유닛(LS)을 배치하여, 복수의 전극(210'_2, 220'_2)과 소자 유닛(LS)의 단위 발광 소자(300)가 서로 이격되는 경우에도, 복수의 전극(210'_2, 220'_2) 상에 접촉 전극(261, 262)을 배치함으로써, 복수의 전극(210'_2, 220'_2)과 단위 발광 소자(300)는 상호 전기적으로 연결될 수 있다.
본 실시예의 경우, 바인더 제1 영역(410) 상에 단위 발광 소자(300)는 바인더 제1 영역(410)의 상면의 외측으로 돌출되어 형성된다. 따라서, 단위 발광 소자(300)의 일 단부 및 타 단부 상에 제1 및 제2 접촉 전극(261, 262)을 형성하는 공정에서 바인더 제1 영역(410)의 외측으로 돌출된 단위 발광 소자(300)의 하부와 평탄화층(106) 사이에는 제1 및 제2 접촉 전극(261, 262) 및 복수의 전극(210'_2, 220'_2)이 배치되지 않은 이격 공간(SS_1)이 형성될 수 있다.
도 41은 도 39의 XL-XL' 선을 따라 자른 다른 예를 나타낸 단면도이다. 도 41을 참조하면, 소자 유닛(LS)의 일측 및 타측에 제1 및 제2 격벽(630, 640)을 더 포함하는 점이 도 40의 실시예와 차이점이다.
도 41을 참조하면, 제1 격벽(630) 상에는 제1 전극(210'_3)이 배치되고, 제2 격벽(640) 상에는 제2 전극(220'_3)이 배치될 수 있다. 제1 격벽(630) 및 제2 격벽(640) 상에 배치되는 제1 전극(210'_3) 및 제2 전극(220'_3)은 각각 제1 격벽(630) 및 제2 격벽(640)의 상면 및 측면을 전면적으로 덮고 외측으로 연장하여 평탄화층(106)의 적어도 일부를 덮을 수 있다.
제1 격벽(630) 상에 배치되는 제1 전극(210'_3) 상에는 제1 접촉 전극(261_1)이 배치되고, 제2 격벽(640) 상에 배치되는 제2 전극(220'_3) 상에는 제2 접촉 전극(262_1)이 배치될 수 있다. 제1 접촉 전극(261_1) 및 제2 접촉 전극(262_1)은 단위 발광 소자(300) 측으로 연장되어, 단위 발광 소자(300)의 일 단부 및 타 단부와 각각 접촉할 수 있다. 따라서, 단위 발광 소자(300)는 제1 전극(210'_3) 및 제2 전극(220'_3)과 전기적으로 연결될 수 있다.
도 42는 도 39의 XL-XL' 선을 따라 자른 또 다른 예를 나타낸 단면도이다. 도 42를 참조하면, 본 실시예에 따른 표시 장치는 단위 발광 소자의 상부에 배치되는 바인더 제2 영역 상에는 제2 절연층이 더 배치되는 점이 도 41의 실시예와 차이점이다.
도 42를 참조하면, 제1 격벽(630) 상에 배치되는 제1 전극(210'_3) 상에 배치된 제1 접촉 전극(261_2)은 단위 발광 소자(300)의 일 단부 영역을 완전히 덮고 연장되어, 단위 발광 소자(300)의 상면에 위치하는 바인더 제2 영역(420) 상에도 배치될 수 있다. 제1 접촉 전극(261_2)은 바인더 제2 영역(420)의 적어도 일부를 노출하도록 바인더 제2 영역(420) 상에 배치될 수 있다.
바인더 제2 영역(420) 상에는 제2 절연층(520)이 더 배치될 수 있다. 제2 절연층(520)은 바인더 제2 영역(420) 상에 배치된 제1 접촉 전극(261_2)의 적어도 일부를 덮도록 배치될 수 있다. 제2 절연층(520)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예를 들어, 제2 절연층(520)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 격벽(630) 상에 배치되는 제2 전극(220'_3) 상에 배치된 제2 접촉 전극(262_2)은 단위 발광 소자(300)의 일 단부 영역을 완전히 덮고 연장되어, 단위 발광 소자(300)의 상면에 위치하는 바인더 제2 영역(420) 및 제2 절연층(520) 상에 배치될 수 있다. 본 실시예에서, 제1 접촉 전극(261_2)과 제2 접촉 전극(262_2)은 사이에 제2 절연층(520)이 배치되어 상호 절연될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 전극;
    상기 제1 전극과 제1 방향으로 이격되어 배치되는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되는 소자 유닛을 포함하되,
    상기 소자 유닛은,
    일 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬되는 복수의 단위 발광 소자, 및
    상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하고,
    상기 복수의 단위 발광 소자의 연장된 상기 일 방향은 상기 제1 방향과 평행한 표시 장치.
  2. 제1 항에 있어서,
    상기 바인더는 상기 복수의 단위 발광 소자의 양 단부 영역 중 적어도 일 단부 영역을 노출하는 표시 장치.
  3. 제1 항에 있어서,
    상기 단위 발광 소자의 제1 단부는 상기 제1 전극과 전기적으로 연결되고, 상기 제1 단부의 반대인 제2 단부는 상기 제2 전극과 전기적으로 연결되는 표시 장치.
  4. 제3 항에 있어서,
    상기 단위 발광 소자는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하고, 상기 복수의 단위 발광 소자는 상기 제1 반도체층, 상기 활성층, 및 상기 제2 반도체층이 상기 제1 방향으로 따라 순차적으로 배치된 표시 장치.
  5. 제4 항에 있어서,
    상기 복수의 단위 발광 소자는 상기 활성층에서 발생된 광이 상기 제1 단부 및 상기 제2 단부에서 방출되는 표시 장치.
  6. 제4 항에 있어서,
    상기 바인더는 상기 단위 발광 소자의 외면을 부분적으로 감싸되, 상기 활성층의 외면은 전면적으로 감싸는 표시 장치.
  7. 제1 항에 있어서,
    상기 복수의 단위 발광 소자의 상기 제2 방향으로의 이격 거리는 서로 동일한 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 전극은 상기 제2 방향으로 연장되어 형성되는 표시 장치.
  9. 제1 방향으로 연장된 제1 전극;
    상기 제1 전극 상에 배치되고, 제1 방향으로 연장된 소자 유닛;
    상기 제1 전극 및 상기 소자 유닛 상에 배치된 제1 절연층; 및
    상기 제1 절연층 상에 배치되고, 상기 제1 전극과 상기 제1 방향과 수직한 제2 방향으로 대향하는 제2 전극을 포함하되,
    상기 소자 유닛은,
    상기 제2 방향으로 연장된 형상을 갖고, 상기 제1 전극 상에 배치되는 복수의 단위 발광 소자, 및
    상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 복수의 단위 발광 소자는 상기 제1 방향으로 서로 이격되어 정렬되고,
    상기 복수의 단위 발광 소자의 상기 제1 방향으로의 이격 거리는 서로 동일한 표시 장치.
  11. 제9 항에 있어서,
    상기 바인더는 상기 단위 발광 소자의 양 단부 영역 중 적어도 일 단부 영역을 노출하는 표시 장치.
  12. 제11 항에 있어서,
    상기 바인더는 상기 제1 전극과 상기 제2 방향으로 서로 이격되는 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 절연층은 상기 바인더 및 상기 바인더에 의해 노출되는 상기 단위 발광 소자의 일부 영역과 접촉하는 표시 장치.
  14. 제11 항에 있어서,
    상기 바인더는 파장 변환 물질을 더 포함하는 표시 장치.
  15. 제9 항에 있어서,
    상기 각 단위 발광 소자의 제1 단부는 상기 제1 전극과 직접 접촉하고, 상기 제1 단부의 반대인 제2 단부는 상기 제2 전극과 직접 접촉하는 표시 장치.
  16. 제9 항에 있어서,
    상기 제1 전극은 제1 전극 기저층 및 상기 제1 전극 기저층 상에 배치된 제1 전극 상부층을 포함하고,
    상기 제1 전극 기저층은 상기 단위 발광 소자에서 방출된 광을 반사시키는 표시 장치.
  17. 기판;
    상기 기판 상에 배치되는 제1 전극;
    상기 기판 상에 상기 제1 전극과 제1 방향으로 이격되어 배치되는 제2 전극; 및
    상기 기판 상에 상기 제1 전극과 상기 제2 전극 사이에 배치된 소자 유닛을 포함하되,
    상기 소자 유닛은,
    상기 제1 방향으로 연장된 형상을 갖고, 상기 기판 상에 배치되는 복수의 단위 발광 소자, 및
    상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하되,
    상기 바인더는,
    상기 기판 이 배치되는 제1 측에 배치되는 제1 영역, 및
    상기 제1 측의 반대 측인 제2 측에 배치되는 제2 영역을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 단위 발광 소자는 상기 바인더 제1 영역에 돌출되어 형성되는 표시 장치.
  19. 제17 항에 있어서,
    상기 단위 발광 소자의 제1 단부는 상기 제1 전극과 전기적으로 연결되고,
    상기 제1 단부의 반대 단부인 제2 단부는 상기 제2 전극과 전기적으로 연결되는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 전극 상에 배치되는 제1 접촉 전극, 및
    상기 제2 전극 상에 배치되는 제2 접촉 전극을 더 포함하되,
    상기 바인더 제2 영역은 상기 복수의 단위 발광 소자의 양 단부 영역을 노출하도록 배치되고, 상기 제1 접촉 전극은 제1 단부와 접촉하고,
    상기 제2 접촉 전극은 제2 단부와 접촉하는 표시 장치.
PCT/KR2020/018384 2019-12-19 2020-12-15 표시 장치 WO2021125757A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080088507.0A CN114830344A (zh) 2019-12-19 2020-12-15 显示装置
US17/786,260 US20230027490A1 (en) 2019-12-19 2020-12-15 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190170377A KR20210079433A (ko) 2019-12-19 2019-12-19 표시 장치
KR10-2019-0170377 2019-12-19

Publications (1)

Publication Number Publication Date
WO2021125757A1 true WO2021125757A1 (ko) 2021-06-24

Family

ID=76476632

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/018384 WO2021125757A1 (ko) 2019-12-19 2020-12-15 표시 장치

Country Status (4)

Country Link
US (1) US20230027490A1 (ko)
KR (1) KR20210079433A (ko)
CN (1) CN114830344A (ko)
WO (1) WO2021125757A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102824A (en) * 1990-11-05 1992-04-07 California Institute Of Technology Method of manufacturing a distributed light emitting diode flat-screen display for use in televisions
KR20120122645A (ko) * 2011-04-29 2012-11-07 국민대학교산학협력단 풀－칼라 ｌｅｄ 디스플레이 장치 및 그 제조방법
US20180158987A1 (en) * 2016-12-02 2018-06-07 Innolux Corporation Display device
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180131329A (ko) * 2017-05-31 2018-12-10 이노럭스 코포레이션 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102824A (en) * 1990-11-05 1992-04-07 California Institute Of Technology Method of manufacturing a distributed light emitting diode flat-screen display for use in televisions
KR20120122645A (ko) * 2011-04-29 2012-11-07 국민대학교산학협력단 풀－칼라 ｌｅｄ 디스플레이 장치 및 그 제조방법
US20180158987A1 (en) * 2016-12-02 2018-06-07 Innolux Corporation Display device
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180131329A (ko) * 2017-05-31 2018-12-10 이노럭스 코포레이션 디스플레이 장치

Also Published As

Publication number Publication date
US20230027490A1 (en) 2023-01-26
KR20210079433A (ko) 2021-06-30
CN114830344A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
WO2021149863A1 (ko) 표시 장치
WO2020111452A1 (ko) 표시 장치
WO2021162180A1 (ko) 표시 장치
WO2021049725A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2016003019A1 (en) Display device using semiconductor light emitting device
WO2021040162A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2020111453A1 (ko) 표시 장치
WO2021125704A1 (ko) 표시 장치
WO2021242074A1 (ko) 표시 장치
WO2020060002A1 (ko) 표시 장치 및 이의 제조 방법
WO2021235689A1 (ko) 표시 장치
WO2022025395A1 (ko) 표시 장치
WO2022019547A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2022164168A1 (ko) 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
WO2021118182A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021246572A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021002599A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2021118088A1 (ko) 표시 장치 및 이의 제조 방법
WO2021215585A1 (ko) 표시 장치
WO2023033427A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022050512A1 (ko) 발광 소자, 발광 소자의 제조 방법 및 표시 장치
WO2023008846A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20902391

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20902391

Country of ref document: EP

Kind code of ref document: A1