WO2021044681A1 - 直列多重インバータの制御装置 - Google Patents

直列多重インバータの制御装置 Download PDF

Info

Publication number
WO2021044681A1
WO2021044681A1 PCT/JP2020/021853 JP2020021853W WO2021044681A1 WO 2021044681 A1 WO2021044681 A1 WO 2021044681A1 JP 2020021853 W JP2020021853 W JP 2020021853W WO 2021044681 A1 WO2021044681 A1 WO 2021044681A1
Authority
WO
WIPO (PCT)
Prior art keywords
counter
cell
output period
area
pattern
Prior art date
Application number
PCT/JP2020/021853
Other languages
English (en)
French (fr)
Inventor
隆一 小川
昌司 滝口
Original Assignee
株式会社明電舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社明電舎 filed Critical 株式会社明電舎
Priority to EP20859708.8A priority Critical patent/EP4027505B1/en
Priority to US17/640,537 priority patent/US11575331B2/en
Publication of WO2021044681A1 publication Critical patent/WO2021044681A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4833—Capacitor voltage balancing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/10—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using transformers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Definitions

  • the present invention relates to a control device for a series multiplex inverter that outputs a voltage using an inverter, and particularly relates to loss equalization control.
  • a series multiplex inverter in which a single-phase inverter is multiplexed may be used in order to output a high voltage or a voltage having few harmonics.
  • This series multiplex inverter is also called a cascade H-bridge inverter or the like.
  • FIG. 1 shows an example of the main circuit configuration of the series multiplex inverter.
  • FIG. 1 shows a configuration in which a single-phase inverter is connected in N series in each phase, and a phase voltage can be output at a level of 2N + 1.
  • this configuration is referred to as an N-stage series multiplex inverter.
  • an alternating current is converted into a direct current by a three-phase rectifier, and an IGBT constitutes a single-phase inverter.
  • each single-phase inverter (hereinafter referred to as a cell) can be switched independently, and the switching timings can be combined alternately. By doing this, it is possible to achieve a high switching frequency for the entire device while suppressing the switching frequency for each cell.
  • FIG. 27 shows a switching example of a series multiplex inverter having a 4-stage cell configuration.
  • the switching timings are staggered, but the phase voltage waveform does not collapse and maintains sinusoidal symmetry. Further, the total switching frequency of each cell is the switching frequency of the phase voltage.
  • the series multiplex inverter when expressing the phase voltage waveform as a combination of waveforms for each cell, there are various expression patterns. This high degree of freedom enables a variety of control methods. However, since the cell voltage cannot be uniquely determined from the phase voltage, the cell voltage output may be biased depending on the control method.
  • Unbalanced cell voltage means that switching loss is unbalanced depending on the cell, which causes an increase in cooling power consumption and a decrease in component life. In other words, in order to prevent a decrease in system efficiency and a shortened life, it is necessary to consider control that optimally distributes the load for each cell.
  • the load related to the bias of the cell voltage output is referred to as the switching load for each cell, or simply the switching load.
  • the first is an improvement of the PD (Phase Disposition) method PWM disclosed in Patent Document 1.
  • the PD method is a method of performing triangular wave comparison using carrier signals of the same phase shifted for each level region. In this method, since the line voltage does not change in two stages, the voltage applied to the motor is good, but there is a problem that the switching load for each cell is biased.
  • Patent Document 1 by allocating the command voltage to the carrier signal of each cell, the same phase voltage waveform as in the PD method was achieved with a uniform switching load.
  • the second is an improvement of the PS (Phase Shift) method PWM disclosed in Patent Document 2.
  • the PS method is a method of performing triangular wave comparison using carrier signals that are out of phase. In this method, the switching load for each cell can be dispersed without adding special control, but the line voltage tends to change in two stages, and there is a problem in the voltage applied to the motor.
  • Patent Document 2 by performing a process of shifting the carrier signal according to the voltage command, the drawback of a two-step change in the line voltage is compensated for while maintaining the advantage of distributing the switching load.
  • the conventional approach for triangular wave comparison PWM is to consider a switching load distribution method with a control method in which the switching load is difficult to disperse, or to overcome the disadvantages with a control method in which the switching load is easily dispersed. It was.
  • switching load distribution other than triangular wave comparison PWM is also being considered.
  • the switching load is dispersed by exchanging the voltage command for each cell in a PWM half cycle so that the phase voltage output becomes the same.
  • Patent Documents 1 and 2 are premised on performing triangular wave comparison PWM. For example, when performing modulation by the DTC (Direct Torque Control) that determines the optimum output level for following the target torque, or by the fixed pulse pattern method that outputs the table-designed level in synchronization with the fundamental wave phase. , A method of distributing the switching load for each cell has not been investigated.
  • DTC Direct Torque Control
  • Patent Document 1 it is necessary to hold the carrier allocation pattern for each cell as a table in advance for strict switching load distribution for each cell, and the cost of creating the table is high.
  • Patent Document 2 is a cell voltage allocation derived from the PS method.
  • the PS method when the slope of the command voltage near zero cross is close to the slope of the carrier signal or exceeds the slope of the carrier signal, There is a problem that the carrier signal of the same cell tends to intersect continuously near the command voltage zero cross, and the switching load is slightly biased.
  • Patent Document 3 it is necessary to predetermine the voltage output for each cell before the switching load distribution control. Further, the idea of exchanging voltage commands in a PWM half cycle is used, and it is not possible to deal with a control method that does not have the idea of a PWM cycle, for example, a control method that determines switching by comparison with a threshold value to be evaluated, such as a comparator control.
  • Patent No. 3316801 Japanese Unexamined Patent Publication No. 2006-109688 Japanese Unexamined Patent Publication No. 2006-320103
  • the present invention has been devised in view of the above-mentioned conventional problems, and one aspect thereof is a control device for a series multiplex inverter in which a plurality of cells in each phase are connected in series, and a level command is given based on a command value.
  • the cell is ON when the output level of each cell is +1 level or -1 level, and when the cell is OFF when the output level of each cell is 0 level.
  • the ON output period information and the OFF output period information of each cell are stored, and in the case of the pattern of changing the cell from ON to OFF, the gate signal of the cell having the longest ON output period is turned OFF, and the cell is said.
  • a pattern that changes from OFF to ON it is characterized by including a switching load distribution control unit that turns on the gate signal of the cell having the longest OFF output period.
  • the switching load distribution control unit has a pattern A for changing the cell from OFF to ON, a pattern B for changing the cell from ON to OFF, and a level based on the level command and the output level.
  • a pattern determination process for determining which of the unchanged patterns C is performed is performed, and based on the pattern, counter calculation processing for the ON output period information and the OFF output period information is performed, and the ON output period information is performed.
  • the gate signal generation process for generating the gate signal is performed based on the OFF output period information.
  • the switching load distribution control unit has a pattern A for changing the cell from OFF to ON, a pattern B for changing the cell from ON to OFF, and a level based on the level command and the output level.
  • a pattern determination process for determining which of the unchanged patterns C is performed is performed, and based on the pattern, counter calculation processing for the ON output period information and the OFF output period information is performed, and the level command and the above are described.
  • the pattern determination process and the counter calculation process are repeated, and a gate signal generation process for generating a gate signal is performed based on the ON output period information and the OFF output period information. It is characterized by that.
  • the value indicates the length of the output period as the ON output period information
  • the value indicates the length of the output period as the OFF output period information.
  • the OFF counter of the cell having the maximum value of the OFF counter is set to 0
  • the ON counter of the cell having the maximum value of the OFF counter is set to 1
  • the value is positive.
  • the ON counter and the OFF counter whose value is positive are incremented
  • the ON counter of the cell whose ON counter is the maximum value is set to 0, and the cell whose ON counter is the maximum value is set to 0.
  • the OFF counter is set to 1, the ON counter having a positive value and the OFF counter having a positive value are incremented, and in the case of the pattern C, the ON counter having a positive value and the ON counter having a positive value are positive.
  • the OFF counter is incremented, and the gate signal generation process is characterized in that if the ON counter is positive, a gate signal that turns on the cell is generated, and if the ON counter is 0, a gate signal that turns the cell OFF is generated. And.
  • the counter calculation process has, for each cell, a counter whose absolute value indicates the length of the output period, and if it is positive, it indicates an ON output, and if it is negative, it indicates an OFF output.
  • the counter in the cell having the minimum value is set to 1
  • the counter having a positive value is incremented
  • the counter having a negative value is decremented
  • the counter of the cell having the maximum value is set to -1
  • the counter having a positive value is incremented
  • the counter having a negative value is decremented
  • the counter having a positive value is used. It increments and decrements the counter whose value is negative, and the gate signal generation process generates a gate signal that turns on the cell if the counter is positive, and turns off the cell if the counter is negative. It is characterized by generating.
  • the ON counter whose value indicates the length of the output period as the ON output period information and the value indicates the length of the output period as the OFF output period information.
  • the OFF counter of the cell having the maximum value of the OFF counter is set to 0, the ON counter of the cell having the maximum value of the OFF counter is set to 1, and the value is positive.
  • the ON counter of the cell having the maximum value is set to 0, the OFF counter of the cell having the maximum value of the ON counter is set to 1, and the value is set to 1.
  • the OFF counter which is positive, is incremented, and in the case of the pattern C, no processing is performed.
  • the gate signal generation processing generates a gate signal that turns on the cell if the ON counter is positive, and 0 if the ON counter is 0. It is characterized in that a gate signal for turning off the cell is generated.
  • the counter calculation process has, for each cell, a counter whose absolute value indicates the length of the output period, and if it is positive, it indicates an ON output, and if it is negative, it indicates an OFF output.
  • the counter in the cell having the minimum value is set to 1
  • the counter having a positive value is incremented
  • the counter in the cell having the maximum value is set to ⁇ .
  • the gate signal generation processing generates a gate signal for turning on the cell if the counter is positive, and the counter causes the counter to turn on. If it is negative, a gate signal for turning off the cell is generated.
  • the ON counter in which the cells in the ON state are arranged in the order of the output period of ON as the ON output period information, and the cells in the OFF state are turned off as the OFF output period information It has OFF counters arranged in order of output period, and in the case of the pattern A, among the cells arranged in the OFF counter, the cell having the longest OFF output period is moved to the end of the ON counter, and the like.
  • the cells arranged in the OFF counter are packed in a row in the direction of the long output period, and in the case of the pattern B, the cells arranged in the ON counter with the longest ON output period are of the OFF counter.
  • the cells moved to the end and arranged in the ON counter are packed in a row in the direction in which the output period is long.
  • the gate signal generation processing is arranged in the ON counter. It is characterized in that a gate signal for turning on a cell is generated, and a gate signal for turning off a cell not arranged in the ON counter is generated.
  • an OFF region in which cells in the OFF state are arranged in the order of the output period of OFF and an output in which the cells in the ON state are ON are output. It is provided with a counter having an ON area arranged in order of period, and in the case of the pattern A, among the cells arranged in the OFF area, the cell having the longest OFF output period is moved to the end of the ON area, and the other cells are arranged. The cells are lined up in the direction of longer output period, and the boundary between the OFF area and the ON area is changed in the direction of reducing the OFF area by one and increasing the ON area by one.
  • the OFF area and the ON area are arranged.
  • the boundary is changed in the direction of increasing the OFF area by one and decreasing the ON area by one.
  • the gate signal generation processing is a gate that turns on the cells arranged in the ON area. It is characterized in that a signal is generated and a gate signal for turning off cells that are not arranged in the ON region is generated.
  • an OFF region in which cells in the OFF state are arranged in the order of the output period of OFF and an output in which the cells in the ON state are ON are output.
  • a counter having an ON region arranged in order of period is provided, and in the case of the pattern A, the boundary between the OFF region and the ON region is changed in the direction of increasing the ON region by one and decreasing the OFF region by one, and the pattern B.
  • the cell having the longest ON output period is moved to the end of the OFF area, and the other cells are lined up in the direction of the longest output period, and the OFF area and the ON area are arranged.
  • the boundary is changed in the direction of reducing the ON area by one and increasing the OFF area by one.
  • the gate signal generation processing is a gate that turns on the cells arranged in the ON area. It is characterized in that a signal is generated and a gate signal for turning off cells that are not arranged in the ON region is generated.
  • an OFF region in which cells in the OFF state are arranged in the order of the output period of OFF and an output in which the cells in the ON state are ON are output. It is provided with a counter having an ON area arranged in order of period, and in the case of the pattern A, if the priority change switch is 0, the cell arranged in the OFF area with the longest OFF output period is set in the ON area. If it moves to the end and the priority change switch is 1, the cell with the second longest OFF output period among the cells arranged in the OFF area is moved to the end of the ON area, and the other cells are output period.
  • the boundary between the OFF area and the ON area is changed in the direction of reducing the OFF area by one and increasing the ON area by one, and in the case of the pattern B, the boundary between the OFF area and the ON area is changed to the OFF area. Is increased by one and the ON region is decreased by one.
  • the gate signal generation processing generates a gate signal that turns on the cells arranged in the ON region. It is characterized in that a gate signal for turning off cells that are not arranged in the ON region is generated.
  • an OFF region in which cells in the OFF state are arranged in the order of the output period of OFF and an output in which the cells in the ON state are ON are output.
  • a counter having an ON region arranged in order of period is provided, and in the case of the pattern A, the boundary between the OFF region and the ON region is changed in the direction of increasing the ON region by one and decreasing the OFF region by one, and the pattern B.
  • the priority change switch is 0, the cell having the longest ON output period among the cells arranged in the ON area is moved to the end of the OFF area, and if the priority change switch is 1, the ON area is moved.
  • the cell having the second longest ON output period is moved to the end of the OFF area, the other cells are lined up in the direction of the long output period, and the boundary between the OFF area and the ON area is set to the ON area. Is changed by one and the OFF region is increased by one.
  • the gate signal generation processing generates a gate signal that turns on the cells arranged in the ON region. It is characterized in that a gate signal for turning off cells that are not arranged in the ON region is generated.
  • the switching load distribution control unit turns off the gate signal of the cell that is not the cell having the longest ON output period in the case of the pattern of changing the cell from ON to OFF under a predetermined condition.
  • the gate signal of the cell that is not the cell having the longest OFF output period is turned ON.
  • the flowchart which shows the counter calculation processing in Embodiment 1. The figure which shows the operation example of the counter calculation processing in Embodiment 1.
  • FIG. The flowchart which shows the gate signal generation processing in Embodiments 1 to 4.
  • the flowchart which shows the counter calculation processing in Embodiment 3. The figure which shows the operation example of the counter calculation processing in Embodiment 3.
  • FIG. The flowchart which shows the counter calculation processing in Embodiment 4.
  • FIG. The flowchart which shows the counter calculation processing in Embodiment 5.
  • the flowchart which shows the gate signal generation processing in Embodiment 5. The explanatory view which shows the concept of the counter of Embodiment 6.
  • the flowchart which shows the counter calculation processing in Embodiment 6. The figure which shows the operation example of the counter calculation processing in Embodiment 6.
  • the flowchart which shows the gate signal generation processing of Embodiments 6 and 7. The figure which shows the switching example in which the cell voltage is fixed in each cycle.
  • the flowchart which shows the counter calculation processing in Embodiment 7. The figure which shows the operation example of the counter calculation processing in Embodiment 7.
  • the flowchart which shows the switching load distribution control processing of Embodiment 8. The figure which shows the relation example of the cell voltage and the phase voltage of a series multiplex inverter.
  • FIG. 1 is a schematic view showing a main circuit configuration of a general series multiplex inverter. Note that FIG. 1 is an example of a series multiplex inverter, and the present invention can be applied to a series multiplex inverter having another configuration. Based on FIG. 1, the number of cell stages of the series multiplex inverter will be N [stages] below.
  • the series multiplex inverter includes an input power supply 1, a transformer 2, and a power conversion unit 3.
  • N N ⁇ 2 cells U 1 to UN , V 1 to VN , and W 1 to W N are connected in series in each phase.
  • Each cell U 1 to UN , V 1 to VN , W 1 to W N is a rectifier circuit 13 in which a diode is bridge-connected, a DC link unit 14 having a capacitor C, and an inverse conversion unit in which a switching element is bridge-connected. It has 15.
  • each cell U 1 to UN , V 1 to VN , W 1 to W N is connected to the transformer 2, and the inverse conversion unit 15 side is connected in series to each phase.
  • the cells U 1 , V 1 , and W 1 of each phase are connected to each other.
  • each phase of the cell U N, V N, W N is connected to a load (such as a motor or LR load). As shown in FIG. 1, the phase voltage of the U phase is V U , and the line voltage between the UV phases is V UV .
  • FIG. 2 shows a system configuration diagram of the present invention.
  • FIG. 2 is a system in which a series multiplex inverter (power conversion unit 3) is operated based on a command value given from an operation panel or the like to control current and frequency in a load 4 such as a motor.
  • a series multiplex inverter power conversion unit 3
  • the command value cmd and the detection current idet are input to the upper control unit 5, and the level command L * is output based on the control of FIG. 3 described later.
  • the level command L * is input to the switching load distribution control unit 6, and a gate signal g in consideration of distributing the switching load for each cell is output.
  • the series multiplex inverter (power conversion unit 3) is switched based on the gate signal g.
  • command values such as a current command and a speed command shall be input according to the configuration of the upper control unit 5.
  • This system is a typical configuration that uses switching load distribution control, and the configuration is not limited to FIG.
  • the detection current idet may not be input to the upper control unit 5, the position information of the load (motor) 4 may be fed back to the upper control unit 5, and the command values are a plurality of d-axis current commands and speed commands.
  • the gate signal may be generated by providing another control that does not impair the switching load distribution effect in the subsequent stage of the switching load distribution control unit 6.
  • FIG. 3 shows a configuration example of the upper control unit 5 of FIG.
  • FIG. 3 shows a configuration of current control without a position sensor.
  • the two-phase three-phase conversion unit 7 converts the detected current idet into UVW / dq.
  • the subtraction unit 8 calculates the difference between the command value cmd and the detected current idet after UVW / dq conversion.
  • the ACR (Auto Current Regulator) 9 performs PI control or the like based on the difference calculated by the subtraction unit 8 and outputs the dq axis voltage command Vdq *.
  • the dq / UVW conversion and the intermediate voltage superimposition are performed on the dq axis voltage command Vdq * to generate the UVW axis voltage command Vuvw *.
  • the PWM modulation unit 12 generates a level command L * based on the comparison between the UVW axis voltage command Vuvw * and the carrier signal, and outputs the level command L *.
  • the phase estimation unit 10 calculates the estimated phase ⁇ est for coordinate conversion based on the detected current idet on the dq axis and the dq axis voltage command Vdq *.
  • the calculation of the estimated phase is performed by, for example, a combination of angular velocity estimation by model parameters and PLL (Phase Locked Loop).
  • FIG. 3 is just a configuration example, and the control configuration does not matter as long as the level command L * is given to the switching load distribution control unit 6. That is, the upper control unit 5 may have a configuration of speed control, position control, or current control with a sensor. Further, even with the same sensorless current control, there may be differences such as not performing intermediate voltage superposition and determining the level command L * by a method other than triangular wave comparison.
  • the target system of the present invention is not necessarily single-phase.
  • the controls of the first to eighth embodiments are performed for all the phases according to the circuit configuration, and all the gate signals are determined.
  • a buffer period (dead time) is provided in the gate signal in order to prevent a short circuit of the single-phase inverter of each cell.
  • a dead time is appropriately provided in the subsequent stage of the switching load distribution control unit 6.
  • FIG. 4 shows the cell definition.
  • the transformer 2 and the rectifier circuit 13 are mechanisms for appropriately insulating the input power supply 1 and generating a DC voltage in a series multiplex inverter as shown in FIG. 1, and have a structure because they are not directly related to the object of the present invention. It is described in a simplified form.
  • the switching element since the ideal switch may be considered in this control, the ideal switches g1 to g4 are set.
  • the notation such as giX first refers to the gate signal in the i-th cell, and then X (1 ⁇ X ⁇ 4, X is a natural number) specifies the ideal switches g1 to g4 in FIG. .. For example, in the case of g82, in the eighth cell of the phase, it points to the gate signal corresponding to the ideal switch g2 in FIG.
  • the cell voltage level vcell changes in the state shown in FIG. As shown in FIG. 5, the cell voltage level vcell changes from 0 level to +1 level or -1 level. In the present specification, when the cell voltage level vcell is 0 level, the cell is OFF, and when the cell voltage level is ⁇ 1 level, the cell is ON.
  • the switching load can be distributed by controlling so that there are no cells that do not switch for a long time and no cells that switch for a short time. This means that, for example, when cell A is specified and the level is changed to change the phase voltage level, there must be no cell (let's call it cell B) that continues to output the same output as cell A for a longer period of time. means.
  • the switching frequency of cell A is relatively low because the switching frequency of cell B is relatively low in all cells and cell A is selected even though it is not the longest. Go up to. Therefore, when changing the level of the phase voltage, the cell having the longest output period is specified and the level is changed. As a result, the switching load for each cell can be distributed.
  • FIG. 6 shows the overall flow of the switching load distribution control unit 6, and the configuration of FIG. 6 is common to the first to seventh embodiments.
  • the configurations of (3) and (4) are changed for each embodiment.
  • the counter calculation process of FIG. 6 (3) corresponds to FIG. 7
  • the gate signal generation process of FIG. 6 corresponds to FIG. (1) Input the level command L *.
  • a pattern determination process is performed to determine the counter calculation pattern by observing the change in the level command L * with respect to the output level Lout.
  • Counter calculation processing is performed so that the output periods are averaged. Here, different processing is performed depending on the pattern defined in (2).
  • the gate signal generation process for generating the gate signal is performed with reference to the counter value. (5) Output the gate signal.
  • the switching load for each cell can be distributed.
  • the absolute value of the level command L * and the absolute value of the output level Lout are compared, and if the absolute value of the level command L * is larger, the process proceeds to (3) -A and the level command is given. If the absolute value of L * is smaller, the process proceeds to (3) -B.
  • the absolute value of the level command L * and the absolute value of the output level Lout can be seen because it is sufficient to see whether the phase voltage is in the direction away from the 0 level or in the direction approaching the 0 level.
  • the branch is determined by comparing the magnitude of the values.
  • An ON counter and an OFF counter are prepared as counters. Counters are prepared for N columns corresponding to the number of cell stages N, and column numbers correspond to each cell.
  • the ON counter indicates the period during which the corresponding cell is ON output
  • the OFF counter indicates the period during which the corresponding cell is OFF output.
  • the value of the counter indicates the length of the output period, and the larger the value, the longer the output period. Further, the counter value is an integer of 0 or more, and the counter value becomes 0 when the output is not performed. For example, when the second cell is ON output, a positive value is stored in the second column of the ON counter, and 0 is stored in the second column of the OFF counter.
  • FIG. 7 shows a flowchart of (3) counter calculation processing in the first embodiment.
  • This flowchart corresponds to part (3) of FIG. 6, and there are three types of flowcharts A, B, and C depending on the result of (2) branching of the pattern determination process.
  • counter processing and counter increment are performed according to the level change pattern.
  • the processing in the case of A, B, and C in the counter operation is as follows.
  • the value of the OFF counter of the cell is set to 0. Also, the ON counter in the same column as the selected OFF counter is set to 1. The level of the cell selected in this process is changed. Further, by setting the ON counter C ON of the cell to 1, the output period is always the shortest in the ON output cell.
  • the index i is set to 1.
  • the ON counter C ON [i] of the index i is positive, it is incremented, and if it is 0, it is left as it is.
  • the OFF counter C OFF [i] of the index i is positive, it is incremented, and if it is 0, it is left as it is.
  • the index i is i + 1.
  • the value of the ON counter C ON of the cell is set to 0.
  • the OFF counter C OFF in the same column as the selected ON counter is set to 1.
  • the level of the cell selected in this process is changed. Further, by setting the OFF counter C OFF of the cell to 1, the output period is always the shortest among the cells of the OFF output.
  • FIG. 8 shows an operation example of (3) counter calculation processing of the first embodiment. Here, the case of four cells is assumed. As described above, when the level changes, the counter is assigned to express the level change. Then, in any of A, B, and C, the counter is incremented to express the output period.
  • the change of the first level command L * is an ON ⁇ OFF change, which is the process of (3) -B.
  • the cell 2 having the largest ON counter C ON is selected, the ON counter C ON [2] of the cell 2 becomes 0, and the OFF counter C OFF [2] becomes 2.
  • the change of the next level command L * is an OFF ⁇ ON change, which is the process of (3) -A.
  • the OFF counter C OFF maximum cell 4 is selected, the OFF counter C OFF [4] of the cell 4 becomes 0, and the ON counter C ON [4] becomes 2.
  • the third change of the level command L * is an ON ⁇ OFF change, which is the process of (3) -B.
  • the cell 3 having the largest ON counter C ON is selected, the ON counter C ON [3] of the cell 3 becomes 0, and the OFF counter C OFF [3] becomes 2.
  • the increment is incremented immediately after the substitution, the counter starts counting from 2 after the level changes. Note that the relationship that the larger the counter value is, the longer the cell output period is, does not always break.
  • FIG. 9 shows a flowchart of the gate signal generation process according to the first embodiment.
  • This flowchart corresponds to (4) in FIG. N is the number of cell stages
  • Loutz is the previous output level
  • C ON z is the previous ON counter value
  • K is the logical value that determines the 0 level mode
  • giX is the switching element X in the single-phase inverter of the i-th stage cell (1 ⁇ ).
  • i ⁇ N, 1 ⁇ X ⁇ 4, i, X are natural numbers).
  • the output level Lout is updated based on the level command L *.
  • the rules for updating are as follows. When the level changes, one counter is changed in (3), so the output level Lout is brought closer to the level command L * by one level. If there is no level change, the output level Lout is not changed. In 1-4-1, the sign function output of the difference between the level command L * and the output level Lout is expressed by adding it to the output level Lout.
  • the level of each cell is determined by the following concept. If the ON counter C ON is a positive value, the cell is turned ON (1-4-3). That is, the cell has ⁇ 1 level, and the positive / negative of the level is set to be the same as the output level Lout (1-4-6). If the ON counter C ON is 0, the cell is turned OFF (1-4-3). That is, the cell is at level 0. This specifies the cell voltage level corresponding to the counter value.
  • the index i is set to 1.
  • the ON counter C ON it is determined whether or not the ON counter C ON is larger than 0, and if it is larger, it shifts to 1-4-4, and if it is not, it shifts to 1-4-7.
  • the gate signal of each cell is defined as follows.
  • the cell of interest is referred to as cell i. See FIG. 4 for the relationship between the gate signal number and its position on the circuit.
  • the gate signal corresponding to the specified cell voltage level is specified.
  • 0 level there is a branch using the logical value K, which is a control for distributing the element load in the cell. If driving is performed using only one of the two types of 0-level gate signal designation modes, only a specific element bears the impact at the time of reflux, which accelerates the deterioration. In order to avoid this, the mode is switched every time the 0 level comes.
  • the logical value K is switched at the timing when the cell is switched from OFF to ON (1-4-4, 1-4-5). This switching may be performed at a different timing. For example, the switching timing from ON to OFF may be used, or the switching may be performed every cycle of the fundamental wave. However, if the logical value K is switched while the cell i continues to output the 0 level, switching of all the elements is performed at the same time, which leads to a voltage error and an increase in the switching frequency. Therefore, this is switched so as to avoid it.
  • the gate signal can be output according to the counter controlled to distribute the switching load.
  • the important point of the first embodiment is that the output period of each cell is expressed by performing the increase processing on the counter, and the counter is reset according to the pattern of the phase voltage level change.
  • the calculation method is not limited to the forms shown in FIGS. 7 and 9.
  • the counter that records the output period is used to control the cell having the maximum output period to change the level preferentially, thereby optimally distributing the switching load for each cell. Can be realized.
  • the switching load for each cell can be distributed regardless of the voltage level generation method.
  • switching load distribution control that does not require a table, can be distributed to a higher degree than the PS method triangular wave comparison, and can be used regardless of the control method up to the level designation. There is an advantage that it is not necessary to determine the cell voltage in advance.
  • the counter value is an integer of 0 or more, but in the second embodiment, the counter value is controlled to be negative. As a result, the number of counters can be reduced and the number of required registers can be reduced.
  • FIG. 10 shows a flowchart of the counter calculation process according to the second embodiment. This flowchart corresponds to (3) of FIG. 6 as in FIG. 7, and there are three types of flowcharts depending on the result of branching in (2).
  • the processing in the case of A, B, and C in the counter operation is as follows.
  • the index i is set to 1.
  • the counter value is incremented if the value is positive. If the value is negative, decrement. This process is an absolute value increase process of the counter value indicating the output period of each cell. Increment and decrement are expressed by adding the result of inputting itself to the sign function to the counter value.
  • 2-3A-5 and 2-3A-6 are the same as 1-3A-6 and 1-3A-7.
  • the counter value is incremented if the value is positive. If the value is negative, decrement. This process is an absolute value increase process of the counter value indicating the output period of each cell.
  • FIG. 11 shows an operation example of (3) counter calculation processing in the second embodiment. Similar to the case of FIG. 8, when the level is changed three times, the processes of (3) -B, (3) -A, and (3) -B are performed, and the cells to be assigned are cells 3, cell 4, respectively. Cell 2.
  • the change of the first level command L * is an ON ⁇ OFF command, which is the process of (3) -B.
  • the counters in the other cells are incremented or decremented according to the sign of the counter value.
  • the next change in the level command L * is an OFF ⁇ ON command, which is the process of (3) -A.
  • the counters in the other cells are incremented or decremented according to the sign of the counter value.
  • the last change of the level command L * is an ON ⁇ OFF command, which is the process of (3) -B.
  • the counters in the other cells are incremented or decremented according to the sign of the counter value.
  • the detailed calculation method is not limited to FIGS. 10 and 9.
  • the switching load of each cell is controlled by preferentially changing the level of the cell having the maximum output period by using a counter that records the output period as a positive or negative value.
  • Optimal dispersion can be achieved. Further, it can be implemented with a smaller number of registers than the first embodiment and the third and fifth embodiments described later.
  • switching load distribution control that does not require a table, can be distributed to a higher degree than the PS method triangular wave comparison, and can be used regardless of the control method up to the level designation. There is an advantage that it is not necessary to determine the cell voltage in advance.
  • the cell output period is expressed by incrementing (or decrementing) each branch.
  • pattern X when the phase voltage changes from +1 level to +2 level at t1 [s] (pattern X), the level changes from t1 [s] to t1 + 0.1 [s] for the same level change (+1 ⁇ +2). It is assumed that the value changes from +1 level to +2 level for the first time at t1 + 0.1 [s] (pattern Y).
  • the counter value immediately before the counter substitution process is performed in the pattern Y is larger than that in the pattern X.
  • the problem with switching load distribution control is the relative relationship of whether the cell has a long or short output period with respect to other cells, and the absolute value of the counter value (or time) itself does not matter.
  • control is performed so that the output period of the cell is captured only in a relative relationship.
  • the counter since the counter is constantly incremented, it is necessary to manage whether or not the counter overflows, but in the third embodiment, the examination is not necessary.
  • the changes to the first embodiment of the third embodiment are only (3) counter calculation processing.
  • the counter calculation process (3) of the third embodiment will be described.
  • the counter is incremented only when the level changes, and not when there is no level change.
  • FIG. 12 shows a flowchart of the counter calculation process according to the third embodiment. This flowchart corresponds to (3) of FIG. 6 as in FIG. 7, and there are three types of flowcharts depending on the result of branching in (2).
  • the processing in the case of A, B, and C in the counter calculation processing is as follows.
  • the value of the OFF counter C OFF of the cell is set to 0. Also, the ON counter C ON in the same column as the selected OFF counter C OFF is set to 1. The level of the cell selected in this process is changed. Further, by setting the ON counter C ON of the cell to 1, the output period is always the shortest in the ON output cell.
  • the value of the ON counter C ON of the cell is set to 0. Also, the OFF counter C OFF in the same column as the selected ON counter C ON is set to 1. The level of the cell selected in this process is changed. Further, by setting the OFF counter C OFF of the cell to 1, the output period is always the shortest among the cells of the OFF output.
  • FIG. 13 shows an operation example of (3) counter calculation processing in the third embodiment.
  • the maximum counter value was 7 in FIG. 8 (Embodiment 1)
  • the maximum counter value in FIG. 13 was 4, and the period during which the counter was turned on and off without being unnecessarily increased. The relative relationship of the lengths can be maintained.
  • the processes of (3) -B, (3) -A, and (3) -B are performed, and the cells to be assigned are cells 2, cell 4, respectively. It is cell 3.
  • the change of the first level command L * is an ON ⁇ OFF command, which is the process of (3) -B.
  • the counter C ON [2] 4
  • the maximum cell 2 is selected
  • the counter C ON [2] becomes 0,
  • the counter C OFF [2] becomes 2.
  • the counter C OFF [4] in which the OFF counter C OFF is positive is incremented.
  • the next change in the level command L * is an OFF ⁇ ON command, which is the process of (3) -A.
  • the counter C OFF [4] 3
  • the maximum cell 4 is selected
  • the counter C OFF [4] becomes 0
  • the counter C ON [4] becomes 2.
  • the counters C ON [1] and C ON [3] in which the ON counter C ON is positive are incremented.
  • the last change of the level command L * is an ON ⁇ OFF command, which is the process of (3) -B.
  • the counter C ON [3] 4
  • the maximum cell 3 is selected
  • the counter C ON [3] becomes 0,
  • the counter C OFF [3] becomes 2.
  • the counter C OFF [2] in which the OFF counter C OFF is positive is incremented.
  • the switching load for each cell is controlled by preferentially changing the level of the cell having the maximum output period by using a counter that records the output period in a relative relationship. Optimal dispersion can be achieved. It also makes it possible to prevent overflow due to the constant addition of counters.
  • switching load distribution control that does not require a table, can be distributed to a higher degree than the PS method triangular wave comparison, and can be used regardless of the control method up to the level designation. There is an advantage that it is not necessary to determine the cell voltage in advance.
  • FIG. 14 shows a flowchart of the counter calculation process according to the fourth embodiment. This flowchart corresponds to (3) of FIG. 6 as in FIG. 7, and there are three types of flowcharts depending on the result of branching in (2).
  • the processing in the case of A, B, and C in the counter calculation processing is as follows.
  • the counter value is incremented if the value is positive. If the value is 0 or less, leave it as it is. This process is an absolute value increase process of the counter value indicating the output period of each cell.
  • Increment is expressed by adding the result of the comparison operation to see if it is positive to the counter value.
  • the comparison operation result is generally output as a logical value, and the counter value is not a logical value, but the description related to the conversion is omitted because the logical value is appropriately converted to an integer value and added.
  • (3) -C (no level change)
  • the process of (3) -C is omitted. As a result, it is possible to prevent the counter value from being unnecessarily increased.
  • FIG. 15 shows an operation example of (3) counter calculation processing in the fourth embodiment.
  • the maximum value of the counter in FIG. 8 was 7
  • the maximum value of the absolute value of the counter in FIG. 15 was ⁇ 4, without unnecessarily increasing the counter value.
  • the relative relationship between the lengths of the ON output and OFF output periods can be maintained.
  • the change of the first level command L * is an ON ⁇ OFF command, which is the process of (3) -B.
  • the next change in the level command L * is an OFF ⁇ ON command, which is the process of (3) -A.
  • the last change of the level command L * is an ON ⁇ OFF command, which is the process of (3) -B.
  • the cell having the maximum output period is controlled to be prioritized to change the level for each cell.
  • Optimal distribution of switching load can be realized.
  • switching load distribution control that does not require a table, can be distributed to a higher degree than the PS method triangular wave comparison, and can be used regardless of the control method up to the level designation. There is an advantage that it is not necessary to determine the cell voltage in advance.
  • the counter value is always incremented, so that there is a problem of overflow.
  • the counter value is incremented only when the level is changed to minimize the absolute value of the counter value. ..
  • Embodiments 3 and 4 The focus of Embodiments 3 and 4 was "relative output period within all cells". That is, in order to perform switching load distribution control, it is sufficient that the output periods can be ranked among the cells. In the third and fourth embodiments, the output periods between the cells are ranked according to the magnitude relation of the counter values, and the ranking can be performed by another method.
  • the storage position in the array is treated as an order, and the switching load is distributed.
  • the counter value indicates the cell number, and the smaller the stored index value, the longer the output period than the other cells. In order to show the relative relationship of the output period, the array values are exchanged when the level changes.
  • the ON counter and OFF counter each need to have columns for the number of cell stages N. However, since the number of valid columns changes depending on the output level, 0 is stored in the invalid columns. For example, when the output level is +2 level, since there are two ON cells, cell numbers are stored in the first and second columns of the ON counter, and 0 is stored in the third to Nth columns.
  • the stored value is the cell number and the increment process is not performed, so the name "counter” is not always appropriate. However, it is called a "counter” for convenience because of its correspondence with the first to fourth embodiments.
  • FIG. 16 shows a flowchart of the counter calculation process according to the fifth embodiment. This flowchart corresponds to (3) of FIG. 6 as in FIG. 7, and there are three types of flowcharts depending on the result of branching in (2).
  • the processing in the case of A, B, and C in the counter operation is as follows.
  • index i 1.
  • G is substituted at the end of the ON counter.
  • the end refers to an index that is one greater than the maximum index that has a non-zero value. If all are 0, substitute at the beginning. With this, the level has changed with the selected cell as the shortest ON period.
  • the index i i + 1.
  • (3) -C (no level change)
  • the process of (3) -C is omitted.
  • FIG. 17 shows an operation example of (3) counter calculation processing of the fifth embodiment.
  • the first to fourth embodiments are in the time chart format in order to represent the increase in the counter value, but the fifth embodiment does not have the increment process. From this, the operation is shown in the array display for the sake of clarity. In addition, FIG. 17 also shows the state of processing when the level changes.
  • the change of the first level command L * is +3 ⁇ +2 (ON ⁇ OFF), which is the process of (3) ⁇ B.
  • ON counter C ON The cell 3 in the first column is selected, and the cell 3 is moved to the end of the OFF counter C OFF. In addition, the second and subsequent rows of the ON counter C ON are packed by one row.
  • the next change in the level command L * is +2 ⁇ +3 (OFF ⁇ ON), which is the process of (3) ⁇ A.
  • OFF counter C OFF The cell 2 in the first column is selected, and the cell 2 is moved to the end of the ON counter C ON. In addition, the second and subsequent rows of the OFF counter C OFF are packed by one row.
  • the change of the third level command L * is +3 ⁇ +2 (ON ⁇ OFF), which is the process of (3) ⁇ B. That is, the cell 4 in the first column of the ON counter C ON is selected, and the cell 4 is moved to the end of the OFF counter C OFF. In addition, the second and subsequent rows of the ON counter C ON are packed by one row.
  • FIG. 18 is a flowchart of (4) gate signal generation processing for the fifth embodiment. This flowchart corresponds to (4) in FIG. The definition of the symbol shall be the same as in FIG.
  • the gate signal can be specified according to the concept of the counter in the fifth embodiment as well.
  • the maximum value of the counter is the number of cell stages N, and there is no possibility that the counter becomes unnecessarily large as in the first embodiment. Therefore, by using FIGS. 16 and 18 of the fifth embodiment in the configuration of FIG. 6, switching load distribution control that solves the problem of overflow of the first embodiment can be performed.
  • the switching load of each cell is controlled by preferentially changing the level of the cell having the maximum output period by using the array in which the output period is recorded at the storage position. Optimal dispersion can be achieved. In addition, it is possible to prevent overflow due to the constant addition of counters.
  • switching load distribution control that does not require a table, can be distributed to a higher degree than the PS method triangular wave comparison, and can be used regardless of the control method up to the level designation. There is an advantage that it is not necessary to determine the cell voltage in advance.
  • the number of counters can be reduced as compared with the first and third embodiments, respectively.
  • the counter value can be reduced by using the negative counter value, but the embodiment in which the counter value is treated as negative is omitted because the processing can be further simplified while reducing the number of counters by another method. ..
  • the number of counters is reduced and the processing is simplified as compared with the fifth embodiment by changing the counter reference position using the output level information.
  • the counter secures the number of columns corresponding to the number of cell stages N, and each counter value indicates the cell number. It is considered that the cells from the right to the output level Lout column are ON cells, and the other cells are OFF cells. In the ON / OFF area, the cell to the left of the counter has a longer output period.
  • Figure 19 summarizes the concept of the counter.
  • FIG. 20 shows a flowchart of the counter calculation process according to the sixth embodiment. This flowchart corresponds to (3) of FIG. 6 as in FIG. 7, and there are three types of flowcharts depending on the result of branching in (2).
  • the processing in the case of A, B, and C in the counter calculation processing is as follows.
  • G is assigned to the last column (Nth column) C [N] of the counter. With this, the level has changed with the selected cell as the shortest ON period.
  • 6-3A-6 the index i is incremented.
  • 6-3A-7 it is determined whether or not the index i is N or less, if i is N or less, the process returns to 6-3A-3, and if i is larger than N, the process of (3) -A ends. ..
  • (3) -B (ON ⁇ OFF)
  • the processing of (3) -B is omitted.
  • the OFF area expands and the maximum output period of the ON area automatically changes to OFF. Therefore, the counter calculation process of (3) -B is performed. You don't need it anymore.
  • (3) -C (no level change)
  • the processing of (3) -C is absent.
  • the sixth embodiment is based on the configuration of the fifth embodiment, and in the configuration of the sixth embodiment, the ranking at the time of level change may be maintained, so that the processing at the time of no level change is not necessary.
  • FIG. 21 shows an operation example of (3) counter calculation processing of the sixth embodiment.
  • the arrangement was displayed in the same manner as in the fifth embodiment.
  • the state of processing when the level changes is also shown. Similar to the case of FIG. 8, when the level is changed three times, the processes of (3) -B, (3) -A, and (3) -B are performed, and the cells whose level changes are cell 3, cell 2, and cell, respectively. It is 4.
  • the output level Lout follows the level command L * in (4) gate signal generation processing.
  • the change of the initial level command L * is +3 ⁇ +2 (ON ⁇ OFF), which is the process of (3) -B.
  • the counter array is not changed.
  • the boundary between the ON area and the OFF area changes, and the cell 3 becomes the OFF area.
  • the change of the next level command L * is +2 ⁇ +3 (OFF ⁇ ON), which is the process of (3) -A.
  • the cell 2 having the maximum OFF output period moves to the end. Moreover, the boundary between the ON area and the OFF area changes.
  • the last change of the level command L * is +3 ⁇ +2 (ON ⁇ OFF), which is the process of (3) -B.
  • the counter array is not changed. However, the boundary between the ON area and the OFF area changes, and the cell 4 becomes the OFF area.
  • the smaller index has a longer output period, and the larger index has a shorter output period.
  • the level of cells other than the cell having the longest output period does not change due to changes in the ON / OFF area.
  • the counter storage value is the cell number, but since the concept of the ON / OFF area is provided, (4) the gate signal generation process needs to be modified.
  • FIG. 22 shows a flowchart of the gate signal generation process according to the sixth and seventh embodiments.
  • This flowchart corresponds to (4) in FIG.
  • the definition of the symbol shall be the same as in FIG.
  • the ON counter C ON does not exist in the embodiments 6 and 7, and the counter C exists instead.
  • a correction counter Ccmp and a correction counter previous value Ccmpz are used as new symbols.
  • 6-4-2 and 6-4-3 are processes for generating an ON counter in the fifth embodiment.
  • a temporary correction counter Ccmp is created separately from the counter value to be held, and the contents of the counter C are temporarily copied. Then, the columns corresponding to the OFF region (1st to (Lout-N) columns) are set to 0. Now, only the number of the cell to be turned on remains in the correction counter Ccmp, and the output level of the cell can be specified.
  • 6-4-5 and 6-4-6 it is a process of specifying the cell level, but in the process of 6-4-2 and 6-4-3, the correction counter Ccmp corresponds to the ON counter in the fifth embodiment.
  • This can be thought of as 5-4-3, 5-4-4, as it has become a thing. That is, if the value i exists in the counter, the cell i is ON. Therefore, the gate signals of the cells arranged in the ON region can be turned ON, and the gate signals of the cells not arranged in the ON region can be turned OFF.
  • the gate signal can be specified according to the concept of the counter in the sixth embodiment as well.
  • the counter may be configured to have an ON area on the left side and an OFF area on the right side, or a configuration in which the cell number on the left side of each area is considered to have a shorter output period.
  • This setting can be freely decided, but for example, in a configuration in which the ON area is provided on the left side and the OFF area is provided on the right side, the processing of (3) -A is eliminated, and the first column is the last column in (3) -B. Will be assigned to. Note that the configuration of the counter calculation process changes in this way.
  • the ON / OFF area may become a discontinuous area instead of a continuous area of the array, and the processing may increase. Also pay attention to.
  • the number of counters was 2N, but in the sixth embodiment, N counters may be used. Then, as compared with the fifth embodiment, the processing of (3) -B is eliminated, and as can be seen by comparing (3) -A of FIGS. 16 and 20, the number of processing is also reduced in (3) -A.
  • FIGS. 20 and 22 of the sixth embodiment in the configuration of FIG. 6, it is possible to realize switching load distribution control in which the number of counters is halved from the fifth embodiment and the arithmetic processing is simplified.
  • the detailed calculation method is not limited to FIGS. 20 and 22.
  • the switching load of each cell is controlled by preferentially changing the level of the cell having the maximum output period by using the array in which the output period is recorded at the storage position. Optimal dispersion can be achieved.
  • switching load distribution control that does not require a table, can be distributed to a higher degree than the PS method triangular wave comparison, and can be used regardless of the control method up to the level designation. There is an advantage that it is not necessary to determine the cell voltage in advance.
  • the flowchart is designed so that the cell having the longest output period is always prioritized to change the level.
  • the number of switchings is very small for one cycle of the output voltage (one cycle of the fundamental wave) and switching is performed in synchronization with the output voltage, a problem may occur.
  • FIG. 23 shows an example of switching that causes a problem.
  • FIG. 23 shows an example of four stages of cells, in which the phase voltage changes the level four times in a quarter period, and synchronous output is performed with sinusoidal symmetry. At this time, the cells are switched in order of increasing output period, but when comparing the cell voltages, each cell is in charge of the same part of the fundamental wave in two cycles. If the waveform continues steadily, the cell voltage will be in charge of the same part every cycle. That is, the output timing of the cell is fixed in each cycle.
  • the current becomes a path through the capacitor, and the DC voltage fluctuates according to the current polarity. If the number of switchings is large or if the switching is at random timing, the polarity during the ON period is not fixed, and the DC voltage tends to be maintained on average. However, when the output timing of the cell is fixed in one period of the fundamental wave, the ON timing and the current polarity of the cell are fixed. Therefore, the DC voltage fluctuations in each cycle have the same polarity, and there arises a problem that the DC voltage becomes 0 or continues to rise.
  • the designation of the cell whose level is to be changed is intentionally shifted from the optimum so that a problem does not occur in the DC voltage.
  • the degree of load distribution of switching becomes locally poor, and there arises a problem that the loss cannot be equalized.
  • FIG. 24 shows a flowchart of the counter calculation process according to the seventh embodiment. This flowchart corresponds to (3) of FIG. 6 as in FIG. 7, and there are three types of flowcharts depending on the result of branching in (2).
  • P is a priority change switch and is a logical value.
  • the priority change switch P is basically set to 0, and the longest output period is selected to perform optimum switching load distribution. Then, when the switching causes a problem, the priority change switch P is appropriately switched to 1. For example, the priority change switch P may be switched between 1 and 0 every half cycle of the fundamental wave. However, when shifting to the ⁇ N level, which is the maximum level of the N-stage configuration, note that an inappropriate cell designation will occur unless the priority change switch P is 0.
  • the elements of the first column are not changed, so that the loop is started from the second column.
  • the designated cell is moved to the last column, and the other cells are packed by one column. Is.
  • the above is the method of counter calculation processing that deviates from the optimum.
  • the cells whose levels have changed are cell 3, cell 2, and cell 4, but in the present embodiment 7, the cells are cell 3, cell 3, and cell 4. Also in the seventh embodiment, the relationship between the length of the output period and the length of the output period is maintained without being broken.
  • the method of setting the cell with the second longest output period in the case of OFF ⁇ ON was performed, the method of selecting the second cell in the case of ON ⁇ OFF may be used. Further, the cell selected in the case of shifting may be the third and subsequent cells of the length of the output period.
  • the essence of this control is to select the cell so as to shift from the optimum, and even if the method based on the first to fifth embodiments is used. Good.
  • the detailed calculation method is not limited to FIG. 24.
  • the switching load of each cell is controlled by preferentially changing the level of the cell having the maximum output period by using the array in which the output period is recorded at the storage position.
  • a high degree of dispersion can be achieved. It also makes it possible to prevent overflow due to the constant addition of counters.
  • Patent Documents 1 to 3 a table is not required, in the optimum mode, the dispersion can be made higher than that of the PS method triangular wave comparison, and it can be used regardless of the control method up to the level designation. There is an advantage that it is not necessary to determine the cell voltage before the load distribution control.
  • the configuration for responding to the two-step change is examined.
  • FIG. 26 shows a flowchart of the switching load distribution control of the eighth embodiment. This flowchart shows the flow of the entire switching load distribution control as in FIG.
  • the input is the level command L *, and the output is the gate signal g.
  • the configurations of (3) and (4) those of the first to seventh embodiments are used. From FIG. 6, the point that 8-1, 8-2 is added after (3) counter calculation processing is changed.
  • any of the first to seventh embodiments may be used for (3) counter calculation processing and (4) gate signal generation processing.
  • the (4) gate signal generation process starts in a state where the output level Lout and the level command L * match, no particular action is taken even if there is a process, and no problem occurs even if it is not omitted.
  • the switching load of each cell is controlled by preferentially changing the level of the cell having the maximum output period by using the array in which the output period is recorded at the storage position. A high degree of dispersion can be achieved.
  • Patent Documents 1 to 3 a table is not required, in the optimum mode, the dispersion can be made higher than that of the PS method triangular wave comparison, and it can be used regardless of the control method up to the level designation. There is an advantage that it is not necessary to determine the cell voltage before the load distribution control.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

上位制御部５において、指令値ｃｍｄに基づいてレベル指令Ｌ＊を生成する。スイッチング負荷分散制御部６は、各セルの出力期間情報を記憶しておき、セルを±１レベル→０レベルに変化させるパターンの場合は±１レベル期間情報が最も長いセルを０レベルにし、セルを０レベル→±１レベルに変化させるパターンの場合は０レベル出力期間が最も長いセルを±１レベルとするようゲート信号を指定する。これにより、直列多重インバータの制御装置において、セルごとのスイッチング負荷を分散させる。

Description

直列多重インバータの制御装置
　本発明は、インバータを用いて電圧を出力する直列多重インバータの制御装置に係り、特に、損失均等化制御に関する。
　入力された三相交流電圧をレクティファイア（交流－直流変換器）で直流電圧に変換し、直流電圧をインバータによって所望の周波数，振幅の交流電圧として出力するシステムを考える。
　このようなシステムにおいて、高電圧を出力するために、あるいは、高調波の少ない電圧を出力するために、単相インバータを多重化した直列多重インバータが用いられることがある。この直列多重インバータはカスケードＨブリッジインバータなどとも呼ばれる。
　図１に直列多重インバータの主回路構成の一例を示す。図１は各相で単相インバータをＮ直列にした構成であり、相電圧は２Ｎ＋１レベル出力可能である。本明細書ではこの構成をＮ段の直列多重インバータと称する。図１は三相整流器によって交流を直流に変換し、ＩＧＢＴで単相インバータを構成している。
　直列多重インバータでは、各単相インバータ（以下、セルと称する）を独立にスイッチングさせることができ、スイッチングタイミングを互い違いに組み合わせることができる。これを行うことで、セルごとのスイッチング周波数を抑えながら、装置全体では高スイッチング周波数とすることが可能である。
　図２７に、セル４段構成の直列多重インバータのスイッチング例を示す。各セルにおいて、スイッチングタイミングは互い違いだが、相電圧波形は崩れることなく正弦波状の対称性を維持している。また、各セルのスイッチング周波数の合計が相電圧のスイッチング周波数となっている。
　直列多重インバータにおいては、相電圧波形をセルごとの波形の組み合わせとして表現する際、多様な表現のパターンが存在する。この自由度の高さは多彩な制御方式を可能とする。だが、相電圧から一意にセル電圧を決定できないため、制御方式によってはセル電圧出力に偏りが生じてしまう。
　セル電圧が偏ることは、セルによってスイッチング損失が偏ることを意味し、冷却の消費電力の増加，部品寿命の低下などの原因となる。すなわち、システム効率の低下，短寿命化を防ぐためには、セルごとの負荷を最適に分散する制御を検討しなければならない。セル電圧出力の偏りに関する負荷を以下ではセルごとのスイッチング負荷，あるいは単にスイッチング負荷と記す。
　実用的なスイッチング負荷分散制御は過去にも検討されており、主に２種類の方向性が提示されている。
　１つ目は、特許文献１に開示されたＰＤ（Ｐｈａｓｅ　Ｄｉｓｐｏｓｉｔｉｏｎ）方式ＰＷＭの改良である。ＰＤ方式は、レベル領域ごとにずらした同位相のキャリア信号で三角波比較を行う方式である。この方式は、線間電圧に２段変化が生じないためモータへの印加電圧が良好となる反面、セルごとのスイッチング負荷に偏りができてしまう問題があった。これに対して特許文献１では、指令電圧を各セルのキャリア信号に割り振ることで、ＰＤ方式と同じ相電圧波形を均等なスイッチング負荷で達成した。
　２つ目は、特許文献２に開示されたＰＳ（Ｐｈａｓｅ　Ｓｈｉｆｔ）方式ＰＷＭの改良である。ＰＳ方式は、位相をずらしたキャリア信号で三角波比較を行う方式である。この方式は、特別な制御を追加せずともセルごとのスイッチング負荷を分散できるが、線間電圧に２段変化が生じやすく、モータへの印加電圧に問題があった。
　これに対して、特許文献２では、キャリア信号を電圧指令に合わせてずらす処理を行うことで、スイッチング負荷の分散という利点を保ちつつ、線間電圧の２段変化という欠点を補った。
　以上のように、三角波比較ＰＷＭについて、スイッチング負荷が分散しにくい制御方式にてスイッチング負荷の分散法を考えるか、スイッチング負荷が分散しやすい制御方式にて短所を克服することが従来のアプローチであった。
　その他、三角波比較ＰＷＭ以外のスイッチング負荷分散も検討されている。特許文献３では、位相を予め定めた固定パルスパターンの出力について、相電圧出力が同じになるようＰＷＭ半周期でセルごとの電圧指令を入れ替えることで、スイッチング負荷の分散を図っている。
　特許文献１，２では、三角波比較ＰＷＭを行うことを前提としている。例えば、目標トルクへの追従のために最適な出力レベルを決定するＤＴＣ（Ｄｉｒｅｃｔ　Ｔｏｒｑｕｅ　Ｃｏｎｔｒｏｌ）や、テーブル設計したレベルを基本波位相に同期して出力する固定パルスパターン方式による変調を行う場合などに、セルごとのスイッチング負荷を分散する方法は検討されていない。
　また、特許文献１は、厳密なセルごとのスイッチング負荷分散のためにはセルごとのキャリア割り振りパターンを事前にテーブルとして保持する必要があり、テーブル作成のコストがかかる。
　特許文献２はＰＳ方式に由来するセル電圧割り振りであるが、ＰＳ方式ではゼロクロス付近の指令電圧の傾きがキャリア信号の傾きに接近している場合、または、キャリア信号の傾きを超えている場合、指令電圧ゼロクロス付近にて同じセルのキャリア信号と連続して交差しやすく、スイッチング負荷がわずかに偏る問題がある。
　特許文献３については、スイッチング負荷分散制御の前に、セルごとの電圧出力を予め定めておく必要がある。また、ＰＷＭ半周期で電圧指令を入れ替えるという考え方を用いており、ＰＷＭ周期の考え方を持たない制御、例えば、コンパレータ制御など評価対象の閾値との比較でスイッチングを定める制御法に対応できない。
　以上示したようなことから、直列多重インバータの制御装置において、セルごとのスイッチング負荷を分散させることが課題となる。
特許第３３１６８０１号 特開２００６－１０９６８８号公報 特開２００６－３２０１０３号公報
　本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、各相それぞれ複数のセルを直列接続した直列多重インバータの制御装置であって、指令値に基づいてレベル指令を生成する上位制御部と、前記各セルの出力レベルが＋１レベルあるいは－１レベルであることをセルがＯＮである、前記各セルの出力レベルが０レベルであることをセルがＯＦＦであるとすると、前記各セルのＯＮ出力期間情報およびＯＦＦ出力期間情報を記憶しておき、前記セルをＯＮ→ＯＦＦに変化させるパターンの場合はＯＮ出力期間が最も長いセルのゲート信号をＯＦＦし、前記セルをＯＦＦ→ＯＮに変化させるパターンの場合はＯＦＦ出力期間が最も長いセルのゲート信号をＯＮするスイッチング負荷分散制御部と、を備えたことを特徴とする。
　また、その一態様として、前記スイッチング負荷分散制御部は、前記レベル指令と出力レベルに基づいて、前記セルをＯＦＦ→ＯＮに変化させるパターンＡ，前記セルをＯＮ→ＯＦＦに変化させるパターンＢ，レベル変化なしのパターンＣのうち何れかのパターンかを判定するパターン決定処理を行い、前記パターンに基づいて、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報のカウンタ演算処理を行い、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報に基づいて、ゲート信号を生成するゲート信号生成処理を行うことを特徴とする。
　また、他の態様として、前記スイッチング負荷分散制御部は、前記レベル指令と出力レベルに基づいて、前記セルをＯＦＦ→ＯＮに変化させるパターンＡ，前記セルをＯＮ→ＯＦＦに変化させるパターンＢ，レベル変化なしのパターンＣのうち何れかのパターンかを判定するパターン決定処理を行い、前記パターンに基づいて、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報のカウンタ演算処理を行い、前記レベル指令と前記出力レベルに２レベル以上差がある場合は、前記パターン決定処理および前記カウンタ演算処理を繰り返し、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報に基づいて、ゲート信号を生成するゲート信号生成処理を行うことを特徴とする。
　また、その一態様として、前記カウンタ演算処理は、各セルごとに、前記ＯＮ出力期間情報として値が出力期間の長さを示すＯＮカウンタおよび前記ＯＦＦ出力期間情報として値が出力期間の長さを示すＯＦＦカウンタを有し、前記パターンＡの場合、前記ＯＦＦカウンタが最大値であるセルの前記ＯＦＦカウンタを０とし、前記ＯＦＦカウンタが最大値であるセルの前記ＯＮカウンタを１とし、値が正である前記ＯＮカウンタおよび値が正である前記ＯＦＦカウンタをインクリメントし、前記パターンＢの場合、前記ＯＮカウンタが最大値であるセルの前記ＯＮカウンタを０とし、前記ＯＮカウンタが最大値であるセルの前記ＯＦＦカウンタを１とし、値が正である前記ＯＮカウンタおよび値が正である前記ＯＦＦカウンタをインクリメントし、前記パターンＣの場合、値が正である前記ＯＮカウンタおよび値が正である前記ＯＦＦカウンタをインクリメントし、前記ゲート信号生成処理は、前記ＯＮカウンタが正ならそのセルをＯＮするゲート信号を生成し、前記ＯＮカウンタが０ならそのセルをＯＦＦとするゲート信号を生成することを特徴とする。
　また、他の態様として、前記カウンタ演算処理は、各セルごとに、絶対値が出力期間の長さを示し、正であればＯＮ出力、負であればＯＦＦ出力を示すカウンタを有し、前記パターンＡの場合、前記カウンタが最小値であるセルの前記カウンタを１とし、値が正である前記カウンタをインクリメントし、値が負である前記カウンタをデクリメントし、前記パターンＢの場合、前記カウンタが最大値であるセルの前記カウンタを－１とし、値が正である前記カウンタをインクリメントし、値が負である前記カウンタをデクリメントし、前記パターンＣの場合、値が正である前記カウンタをインクリメントし、値が負である前記カウンタをデクリメントし、前記ゲート信号生成処理は、前記カウンタが正ならそのセルをＯＮするゲート信号を生成し、前記カウンタが負ならそのセルをＯＦＦするゲート信号を生成することを特徴とする。
　また、他の態様として、前記カウンタ演算処理は、各セルごとに、前記ＯＮ出力期間情報として値が出力期間の長さを示すＯＮカウンタおよび前記ＯＦＦ出力期間情報として値が出力期間の長さを示すＯＦＦカウンタを有し、前記パターンＡの場合、前記ＯＦＦカウンタが最大値であるセルの前記ＯＦＦカウンタを０とし、前記ＯＦＦカウンタが最大値であるセルの前記ＯＮカウンタを１とし、値が正であるＯＮカウンタをインクリメントし、前記パターンＢの場合、前記ＯＮカウンタが最大値であるセルの前記ＯＮカウンタを０とし、前記ＯＮカウンタが最大値であるセルの前記ＯＦＦカウンタを１とし、値が正である前記ＯＦＦカウンタをインクリメントし、前記パターンＣの場合、処理無しとし、前記ゲート信号生成処理は、前記ＯＮカウンタが正ならそのセルをＯＮするゲート信号を生成し、前記ＯＮカウンタが０ならそのセルをＯＦＦするゲート信号を生成することを特徴とする。
　また、他の態様として、前記カウンタ演算処理は、各セルごとに、絶対値が出力期間の長さを示し、正であればＯＮ出力、負であればＯＦＦ出力を示すカウンタを有し、前記パターンＡの場合、前記カウンタが最小値であるセルの前記カウンタを１とし、値が正である前記カウンタをインクリメントし、前記パターンＢの場合、前記カウンタが最大値であるセルの前記カウンタを－１とし、値が負である前記カウンタをデクリメントし、前記パターンＣの場合、処理無しとし、前記ゲート信号生成処理は、前記カウンタが正ならそのセルをＯＮするゲート信号を生成し、前記カウンタが負ならそのセルをＯＦＦするゲート信号を生成することを特徴とする。
　また、他の態様として、前記カウンタ演算処理は、前記ＯＮ出力期間情報として、ＯＮ状態のセルをＯＮの出力期間順に配列したＯＮカウンタと、前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列したＯＦＦカウンタと、を有し、前記パターンＡの場合、前記ＯＦＦカウンタに配列されたセルのうち、ＯＦＦの出力期間が最も長いセルを前記ＯＮカウンタの最後尾に移動し、その他の前記ＯＦＦカウンタに配列されたセルを出力期間が長い方向へ１列詰め、前記パターンＢの場合、前記ＯＮカウンタに配列されたセルのうち、ＯＮの出力期間が最も長いセルを前記ＯＦＦカウンタの最後尾に移動し、その他の前記ＯＮカウンタに配列されたセルを出力期間が長い方向へ１列詰め、前記パターンＣの場合は、処理無しとし、前記ゲート信号生成処理は、前記ＯＮカウンタに配列されたセルをＯＮするゲート信号を生成し、前記ＯＮカウンタに配列されていないセルをＯＦＦするゲート信号を生成することを特徴とする。
　また、他の態様として、前記カウンタ演算処理は、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列するＯＦＦ領域と、ＯＮ状態のセルをＯＮの出力期間順に配列するＯＮ領域と、を有するカウンタを備え、前記パターンＡの場合、ＯＦＦ領域に配列されたセルのうち、ＯＦＦの出力期間が最も長いセルをＯＮ領域の最後尾に移動し、その他のセルを出力期間が長い方向へ一列詰め、ＯＦＦ領域とＯＮ領域の境界をＯＦＦ領域を１つ分減らしＯＮ領域を１つ分増やす方向に変化させ、前記パターンＢの場合、ＯＦＦ領域とＯＮ領域の境界をＯＦＦ領域を１つ分増やしＯＮ領域を１つ分減らす方向に変化させ、前記パターンＣの場合、処理無しとし、前記ゲート信号生成処理は、前記ＯＮ領域に配列されたセルをＯＮするゲート信号を生成し、前記ＯＮ領域に配列されていないセルをＯＦＦするゲート信号を生成することを特徴とする。
　また、他の態様として、前記カウンタ演算処理は、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列するＯＦＦ領域と、ＯＮ状態のセルをＯＮの出力期間順に配列するＯＮ領域と、を有するカウンタを備え、前記パターンＡの場合、ＯＦＦ領域とＯＮ領域の境界をＯＮ領域を１つ分増やしＯＦＦ領域を１つ分減らす方向に変化させ、前記パターンＢの場合、ＯＮ領域に配列されたセルのうち、ＯＮの出力期間が最も長いセルをＯＦＦ領域の最後尾に移動し、その他のセルを出力期間が長い方向へ一列詰め、ＯＦＦ領域とＯＮ領域の境界をＯＮ領域を１つ分減らしＯＦＦ領域を１つ分増やす方向に変化させ、前記パターンＣの場合、処理無しとし、前記ゲート信号生成処理は、前記ＯＮ領域に配列されたセルをＯＮするゲート信号を生成し、前記ＯＮ領域に配列されていないセルをＯＦＦするゲート信号を生成することを特徴とする。
　また、他の態様として、前記カウンタ演算処理は、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列するＯＦＦ領域と、ＯＮ状態のセルをＯＮの出力期間順に配列するＯＮ領域と、を有するカウンタを備え、前記パターンＡの場合、優先度変更スイッチが０であればＯＦＦ領域に配列されたセルのうちＯＦＦの出力期間が最も長いセルをＯＮ領域の最後尾に移動し、優先度変更スイッチが１であればＯＦＦ領域に配列されたセルのうちＯＦＦの出力期間が２番目に長いセルをＯＮ領域の最後尾に移動し、その他のセルを出力期間が長い方向へ一列詰め、ＯＦＦ領域とＯＮ領域の境界をＯＦＦ領域を１つ分減らしＯＮ領域を１つ分増やす方向に変化させ、前記パターンＢの場合、ＯＦＦ領域とＯＮ領域の境界をＯＦＦ領域を１つ分増やしＯＮ領域を１つ分減らす方向に変化させ、前記パターンＣの場合、処理無しとし、前記ゲート信号生成処理は、前記ＯＮ領域に配列されたセルをＯＮするゲート信号を生成し、前記ＯＮ領域に配列されていないセルをＯＦＦするゲート信号を生成することを特徴とする。
　また、他の態様として、前記カウンタ演算処理は、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列するＯＦＦ領域と、ＯＮ状態のセルをＯＮの出力期間順に配列するＯＮ領域と、を有するカウンタを備え、前記パターンＡの場合、ＯＦＦ領域とＯＮ領域の境界をＯＮ領域を１つ分増やしＯＦＦ領域を１つ分減らす方向に変化させ、前記パターンＢの場合、優先度変更スイッチが０であればＯＮ領域に配列されたセルのうちＯＮの出力期間が最も長いセルをＯＦＦ領域の最後尾に移動し、優先度変更スイッチが１であればＯＮ領域に配列されたセルのうちＯＮの出力期間が２番目に長いセルをＯＦＦ領域の最後尾に移動し、その他のセルを出力期間が長い方向へ一列詰め、ＯＦＦ領域とＯＮ領域の境界をＯＮ領域を１つ分減らしＯＦＦ領域を１つ分増やす方向に変化させ、前記パターンＣの場合、処理無しとし、前記ゲート信号生成処理は、前記ＯＮ領域に配列されたセルをＯＮするゲート信号を生成し、前記ＯＮ領域に配列されていないセルをＯＦＦするゲート信号を生成することを特徴とする。
　また、他の態様として、前記スイッチング負荷分散制御部は、所定の条件時に、前記セルをＯＮ→ＯＦＦに変化させるパターンの場合はＯＮ出力期間が最も長いセルではないセルのゲート信号をＯＦＦし、前記セルをＯＦＦ→ＯＮに変化させるパターンの場合はＯＦＦ出力期間が最も長いセルではないセルのゲート信号をＯＮすることを特徴とする。
　本発明によれば、直列多重インバータの制御装置において、セルごとのスイッチング負荷を分散させることが可能となる。
直列多重インバータの主回路構成の一例を示す概略図。 本願発明のシステム構成を示すブロック図。 上位制御部を示すブロック図。 各セルの定義を示す概略図。 セル電圧のステート変化を示す説明図。 実施形態１～７のスイッチング負荷分散制御部の処理を示すフローチャート。 実施形態１におけるカウンタ演算処理を示すフローチャート。 実施形態１におけるカウンタ演算処理の動作例を示す図。 実施形態１～４におけるゲート信号生成処理を示すフローチャート。 実施形態２におけるカウンタ演算処理を示すフローチャート。 実施形態２におけるカウンタ演算処理の動作例を示す図。 実施形態３におけるカウンタ演算処理を示すフローチャート。 実施形態３におけるカウンタ演算処理の動作例を示す図。 実施形態４におけるカウンタ演算処理を示すフローチャート。 実施形態４におけるカウンタ演算処理の動作例を示す図。 実施形態５におけるカウンタ演算処理を示すフローチャート。 実施形態５におけるカウンタ演算処理の動作例を示す図。 実施形態５におけるゲート信号生成処理を示すフローチャート。 実施形態６のカウンタの考え方を示す説明図。 実施形態６におけるカウンタ演算処理を示すフローチャート。 実施形態６におけるカウンタ演算処理の動作例を示す図。 実施形態６，７のゲート信号生成処理を示すフローチャート。 セル電圧が各周期で固定されるスイッチング例を示す図。 実施形態７におけるカウンタ演算処理を示すフローチャート。 実施形態７におけるカウンタ演算処理の動作例を示す図。 実施形態８のスイッチング負荷分散制御処理を示すフローチャート。 直列多重インバータのセル電圧と相電圧の関係例を示す図。
　本願発明が制御対象とするのは直列多重インバータである。図１は、一般的な直列多重インバータの主回路構成を示す概略図である。なお、図１は直列多重インバータの一例であり、本願発明は他の構成の直列多重インバータでも適用可能である。図１に基づいて、以下では直列多重インバータのセル段数をＮ［段］とする。
　図１において、直列多重インバータは、入力電源１と、トランス２と、電力変換部３と、を備える。電力変換部３は、各相それぞれＮ（Ｎ≧２）個のセルＵ1～ＵN，Ｖ1～ＶN，Ｗ1～ＷNが直列接続される。
　各セルＵ1～ＵN，Ｖ1～ＶN，Ｗ1～ＷNは、ダイオードをブリッジ接続した整流回路１３と、コンデンサＣを有する直流リンク部１４と、スイッチング素子をブリッジ接続した逆変換部１５と、を有する。
　各セルＵ1～ＵN，Ｖ1～ＶN，Ｗ1～ＷNの整流回路１３側はトランス２に接続され、逆変換部１５側は各相直列接続される。各相のセルＵ1，Ｖ1，Ｗ1同士は接続される。また、各相のセルＵN，ＶN，ＷNは負荷（モータやＬＲ負荷など）に接続される。なお、図１に示すように、Ｕ相の相電圧をＶU，ＵＶ相間の線間電圧をＶUVとする。
　図２に、本願発明のシステム構成図を示す。図２は操作盤などから与えられた指令値にもとづいて直列多重インバータ（電力変換部３）を動作させ、モータ等の負荷４における電流や周波数の制御を行うシステムである。
　指令値ｃｍｄと検出電流ｉｄｅｔが上位制御部５に入力され、後述の図３の制御に基づき、レベル指令Ｌ＊が出力される。レベル指令Ｌ＊はスイッチング負荷分散制御部６に入力され、セルごとのスイッチング負荷を分散させることを考慮したゲート信号ｇが出力される。ゲート信号ｇに基づいて直列多重インバータ（電力変換部３）のスイッチングを行う。指令値ｃｍｄに関しては電流指令，速度指令といった指令値を上位制御部５の構成に合わせて入力するものとする。
　本システムはスイッチング負荷分散制御を用いる代表的な構成であり、構成は図２に限定されない。例えば、上位制御部５に検出電流ｉｄｅｔが入力されずともよく、上位制御部５に負荷（モータ）４の位置情報をフィードバックしてもよく、指令値がｄ軸電流指令と速度指令など複数であってもよく、スイッチング負荷分散制御部６の後段にてスイッチング負荷分散効果を損なわない別の制御を設けてゲート信号を生成してもよい。
　図３に図２の上位制御部５の構成例を示す。図３は、位置センサレスによる電流制御の構成である。二相三相変換部７は、検出電流ｉｄｅｔをＵＶＷ／ｄｑ変換する。減算部８は、指令値ｃｍｄとＵＶＷ／ｄｑ変換後の検出電流ｉｄｅｔとの差を演算する。ＡＣＲ（Ａｕｔｏ　Ｃｕｒｒｅｎｔ　Ｒｅｇｕｌａｔｏｒ）９は、減算部８で演算した差に基づいてＰＩ制御などを行い、ｄｑ軸電圧指令Ｖｄｑ＊を出力する。
　そして、中間電圧重畳部１１において、ｄｑ軸電圧指令Ｖｄｑ＊に対してｄｑ／ＵＶＷ変換と中間電圧重畳を行ってＵＶＷ軸電圧指令Ｖｕｖｗ＊を生成する。ＰＷＭ変調部１２は、ＵＶＷ軸電圧指令Ｖｕｖｗ＊とキャリア信号の比較に基づいてレベル指令Ｌ＊を生成し、これを出力する。
　位相推定部１０は、ｄｑ軸上の検出電流ｉｄｅｔとｄｑ軸電圧指令Ｖｄｑ＊に基づいて、座標変換用の推定位相θｅｓｔを演算する。推定位相の演算は例えばモデルパラメータによる角速度推定とＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）の組み合わせによって行う。
　図３はあくまで構成例であり、スイッチング負荷分散制御部６にレベル指令Ｌ＊を与える構成であれば制御構成は問わない。すなわち、上位制御部５は速度制御や、位置制御や、センサ有りの電流制御の構成であってもよい。また、同じセンサレスの電流制御でも、中間電圧重畳を行わない，三角波比較以外の方法でレベル指令Ｌ＊を定めるなどの違いがあってもよい。
　三角波比較ＰＷＭからゲート信号を直接得る制御方式も存在するが、ここでは三角波比較によって相電圧のレベルのみを確定させるものとする。三角波比較ＰＷＭそのものの構成が変更できない場合などはゲート信号を得てから回路構成を考慮してレベル指令Ｌ＊に変換すればよい。
　以下の実施形態１～８では直列多重インバータ１相分のゲート信号を決定する機構を説明するが、本願発明の対象システムは単相とは限らない。実際の制御で用いる場合は、回路構成に応じて全ての相について実施形態１～８の制御を行い、全ゲート信号を決定する。
　また、直列多重インバータでは各セルの単相インバータの短絡を防止するために、ゲート信号にバッファ期間（デッドタイム）を設ける。本明細書では説明を省略するが、実際の制御においてはスイッチング負荷分散制御部６の後段にて適宜デッドタイムを設けるものとする。
　実施形態の動作説明に際してセルの単相インバータを以下のように定義する。図４にセルの定義を示す。トランス２と整流回路１３については図１に示すような直列多重インバータにおいて入力電源１との適切な絶縁と直流電圧生成を行うための機構であり、本願発明の対象とは直接関係ないため構造を簡略化して記した。スイッチング素子については、本制御においては理想スイッチで考えて構わないので理想スイッチｇ１～ｇ４をおく。このとき理想スイッチｇ１～ｇ４の動作とセル電圧レベルｖｃｅｌｌ［ｌｅｖｅｌ］の関係について、キャパシタの極性、および、中性点へ至る線，負荷へ至る線の接続位置から、（１）式のようになることがわかる。
Figure JPOXMLDOC01-appb-M000001
　本明細書でｇｉＸなどといった表記は、まずｉ番目のセルにおけるゲート信号を指し、次にＸ（１≦Ｘ≦４，Ｘは自然数）は図４の理想スイッチｇ１～ｇ４を指定するものである。例えば、ｇ８２であればその相の８番目のセルにおいて、図４の理想スイッチｇ２に相当するゲート信号を指すことになる。
　そして、セル単位での電圧２段変化の要求がないとするならばセル電圧レベルｖｃｅｌｌは図５のステートで変化すると考えることができる。図５に示すように、セル電圧レベルｖｃｅｌｌは０レベルを起点に＋１レベルあるいは－１レベルに変化する。本明細書ではセル電圧レベルｖｃｅｌｌが０レベルであることをセルがＯＦＦである，±１レベルであることをセルがＯＮであると表現する。
　以下の実施形態１～８の説明ではＯＮカウンタ，ＯＦＦカウンタなどといった表現を用いるが、この場合のＯＮ，ＯＦＦの意味は図５のＯＮ，ＯＦＦに対応する。以下、本願発明における直列多重インバータの制御装置の実施形態１～８を詳述する。
　［実施形態１］
　セルごとのスイッチング負荷分散を行うにあたって、その分散法の方針を説明する。セルごとのスイッチング負荷が偏る場合とは、特定のセルが長い間スイッチングしない場合、また、特定のセルが短い期間に多くのスイッチングをしている場合のことである。
　このことから、長い間スイッチングをしないセルも短い間にスイッチングするセルもないように制御すればスイッチング負荷を分散できる。これは例えば、相電圧レベル変化のためにセルＡを指定してレベル変化させるとき、セルＡより同じ出力を続けている期間が長いセル（セルＢとおく）があってはならない、ということを意味する。
　もし、セルＢが指定されないようだと、セルＢのスイッチング周波数が全セル中で相対的に下がり、かつ、セルＡが最長でないにも関わらず選ばれているためセルＡのスイッチング周波数が相対的に上がる。よって、相電圧のレベル変化においては、出力期間が最長であるセルを指定し、レベル変化させる。これにより、セルごとのスイッチング負荷を分散できる。
　スイッチング負荷分散制御部６で、図６のフローチャートの処理を行うことにより、直列多重インバータにおいて、セルごとのスイッチングを分散できる。図６のフローチャートの動作を説明する。図６のフローチャートでは、レベル指令Ｌ＊が入力され、ゲート信号ｇが出力される。図６はスイッチング負荷分散制御部６の全体の流れを示しており、図６の構成は実施形態１～７に共通している。実施形態ごとに（３），（４）の構成が変更される。ただし、本実施形態１において図６の（３）カウンタ演算処理は図７に、（４）ゲート信号生成処理は図９に対応する。
（１）レベル指令Ｌ＊を入力する。
（２）出力レベルＬｏｕｔに対するレベル指令Ｌ＊の変化を見てカウンタ演算のパターンを判定するパターン決定処理を行う。
（３）出力期間が平均化されるようカウンタ演算処理を行う。ここでは（２）で定めたパターンによって異なる処理を行う。
（４）カウンタ値を参照してゲート信号を生成するゲート信号生成処理を行う。
（５）ゲート信号を出力する。
　以上の（１）～（５）の処理により、セルごとのスイッチング負荷を分散できる。
　次に、（２）パターン決定処理について説明する。相電圧をレベル変化させるときは、セルが＋１，０，－１レベルしか出力できないことを考慮してレベル変化させるセルを指定する必要がある。例えば、相電圧を＋２レベルから＋３レベルへと変化させるとき、レベル変化させるセルに＋１レベルを出力中のセルを指定すると、セル出力を＋２レベルとすることはできないため、相電圧を＋３レベルへと上げることができなくなってしまう。このように、セルの指定が無効になってしまうので、セルの指定には注意しなければならない。
　（２）パターン決定処理においては、適切なセル指定のために以下の３種類に分岐する。
（Ａ）レベル変化あり、セルをＯＦＦからＯＮにする変化
（Ｂ）レベル変化あり、セルをＯＮからＯＦＦにする変化
（Ｃ）レベル変化なし
　この３種類に分岐することで、無効なセル指定を防ぐことができる。図６の２－１において、レベル指令Ｌ＊と出力レベルＬｏｕｔの値が同じ否かを判定し、同じでない場合は図６の２－２へ移行し、同じ場合は（３）－Ｃへ移行する。これにより、（Ｃ）レベル変化なしか否かを判定できる。出力レベルＬｏｕｔは（４）ゲート信号生成処理にて更新する現在出力中の相電圧レベルである。
　図６の２－２において、レベル指令Ｌ＊の絶対値と出力レベルＬｏｕｔの絶対値を比較し、レベル指令Ｌ＊の絶対値の方が大きい場合は（３）－Ａへ移行し、レベル指令Ｌ＊の絶対値の方が小さい場合は（３）－Ｂへ移行する。（３）－Ａ，（３）－Ｂについては、相電圧が０レベルから遠ざかる方向か、０レベルへと近づく方向か、を見ればよいためレベル指令Ｌ＊の絶対値と出力レベルＬｏｕｔの絶対値の大小比較をもって分岐を定める。
　次に、（３）カウンタ演算処理について説明する。カウンタにはＯＮカウンタとＯＦＦカウンタを用意する。カウンタはセル段数Ｎに対応してＮ列分用意し、列番号は各セルに対応する。ＯＮカウンタは該当セルがＯＮ出力である期間を示し、ＯＦＦカウンタは該当セルがＯＦＦ出力である期間を示す。
　カウンタの値はその出力である期間の長さを示し、大きいほど出力期間が長いことになる。また、カウンタ値は０以上の整数であり、その出力を行っていない場合はカウンタ値が０になる。例えば、２番目のセルがＯＮ出力のとき、ＯＮカウンタの２列目には正の値，ＯＦＦカウンタの２列目には０が格納される。
　以上のルールにもとづくカウンタを用いてスイッチング負荷を分散させることを検討する。図７に本実施形態１における（３）カウンタ演算処理のフローチャートを示す。このフローチャートは図６の（３）部分に対応し、（２）パターン決定処理の分岐の結果により、Ａ，Ｂ，Ｃの三種類のフローチャートが存在する。このフローチャートでは、レベル変化パターンに合わせたカウンタ処理，及び、カウンタインクリメントを行う。カウンタ演算におけるＡ，Ｂ，Ｃの場合の処理は以下のようになる。
　（３）－Ａ（ＯＦＦ→ＯＮ）の場合
　１－３Ａ－１において、ＯＦＦカウンタＣOFFから最大のものを選ぶ。この処理でＯＦＦの出力期間最長のセルを選択する。
　１－３Ａ－２において、そのセルのＯＦＦカウンタの値を０にする。また、選んだＯＦＦカウンタと同じ列のＯＮカウンタを１にする。この処理で選んだセルのレベル変化を行う。また、そのセルのＯＮカウンタＣONを１に設定することで必ずＯＮ出力のセルの中で出力期間最短になる。
　１－３Ａ－３～１－３Ａ－７において、カウンタの値が正のカウンタをインクリメントする。カウンタの値が０のカウンタはそのままとする。この処理は各セルの出力期間を示すカウンタ値の増加処理である。なお、１－３Ａ－４，１－３Ａ－５について正ならインクリメント、０なら何もしないことを符号関数によって表現した。符号関数ｓｉｇｎの定義を（２）式で示す。本明細書における「ｓｉｇｎ（）」は全て（２）式の符号関数を指す。
Figure JPOXMLDOC01-appb-M000002
　具体的には、１－３Ａ－３において、インデックスｉを１とする。１－３Ａ－４において、インデックスｉのＯＮカウンタＣON［ｉ］が正であればインクリメントし、０であればそのままとする。１－３Ａ－５において、インデックスｉのＯＦＦカウンタＣOFF［ｉ］が正であればインクリメントし、０であればそのままとする。１－３Ａ－６では、インデックスｉをｉ＋１とする。１－３Ａ－７では、インデックスｉがＮ以下か否かを判定し、Ｎ以下であれば１－３Ａ－４に戻り、Ｎより大きければ（３）－Ａの処理を終了する。
　（３）－Ｂ（ＯＮ→ＯＦＦ）の場合
　１－３Ｂ－１において、ＯＮカウンタＣONから最大のものを選ぶ。この処理でＯＮの出力期間最長のセルを選択する。
　１－３Ｂ－２において、そのセルのＯＮカウンタＣONの値を０にする。また、選んだＯＮカウンタと同じ列のＯＦＦカウンタＣOFFを１にする。この処理で選んだセルのレベル変化を行う。また、そのセルのＯＦＦカウンタＣOFFを１に設定することで必ずＯＦＦ出力のセルの中で出力期間最短になる。
　１－３Ｂ－３～１－３Ｂ－７では、（３）－Ａの場合と同様に、カウンタの値が正のカウンタをインクリメントする。カウンタの値が０のカウンタはそのままとする。この処理は各セルの出力期間を示すカウンタ値の増加処理である。
　（３）Ｃ（レベル変化なし）の場合
　１－３Ｃ－１～１－３Ｃ－５において、カウンタの値が正のカウンタをインクリメントする。カウンタの値が０のカウンタはそのままとする。この処理は各セルの出力期間を示すカウンタ値の増加処理である。
　図８に、本実施形態１の（３）カウンタ演算処理の動作例を示す。ここでは、セル４段の場合を仮定した。上述したように、レベル変化の際には、カウンタに代入処理を行ってレベル変化を表現している。そして、Ａ，Ｂ，Ｃいずれの場合でもカウンタをインクリメントして出力期間を表現している。
　始めのレベル指令Ｌ＊の変化はＯＮ→ＯＦＦ変化であり、（３）－Ｂの処理となる。ＯＮカウンタＣON最大のセル２が選ばれ、セル２のＯＮカウンタＣON［２］が０となり、ＯＦＦカウンタＣOFF［２］が２となる。
　そして、次のレベル指令Ｌ＊の変化はＯＦＦ→ＯＮ変化であり、（３）－Ａの処理となる。ＯＦＦカウンタＣOFF最大のセル４が選ばれ、セル４のＯＦＦカウンタＣOFF［４］が０となり、ＯＮカウンタＣON［４］が２となる。
　３回目のレベル指令Ｌ＊の変化は、ＯＮ→ＯＦＦ変化であり、（３）－Ｂの処理となる。ＯＮカウンタＣON最大のセル３が選ばれ、セル３のＯＮカウンタＣON［３］が０となり、ＯＦＦカウンタＣOFF［３］が２となる。本実施形態１では代入直後にインクリメントされるため、レベル変化した後はカウンタを２から数え始めることになる。カウンタの値が大きいほどセルの出力期間が長いという関係が、常に崩れないことに注目されたい。
　次に、（４）ゲート信号生成処理について説明する。図９に本実施形態１におけるゲート信号生成処理のフローチャートを示す。このフローチャートは図６の（４）に対応する。Ｎはセル段数，Ｌｏｕｔｚは前回出力レベル，ＣONｚはＯＮカウンタ前回値，Ｋは０レベルモードを決める論理値，ｇｉＸはｉ段目のセルの単相インバータにおけるスイッチング素子Ｘを示す（１≦ｉ≦Ｎ，１≦Ｘ≦４，ｉ，Ｘは自然数）。
　まず、出力レベルＬｏｕｔをレベル指令Ｌ＊に基づき更新する。更新時の決まりは以下のようになる。レベル変化時は（３）にて１つのカウンタを変更しているため、出力レベルＬｏｕｔをレベル指令Ｌ＊に１レベル近づける。レベル変化がない場合は、出力レベルＬｏｕｔは変化させない。１－４－１ではレベル指令Ｌ＊と出力レベルＬｏｕｔの差の符号関数出力を出力レベルＬｏｕｔに加算することで表現した。
　次に、以下の考え方で各セルのレベルを定める。ＯＮカウンタＣONが正の値ならそのセルはＯＮする（１－４－３）。つまり、そのセルは±１レベルとなり、レベルの正負は出力レベルＬｏｕｔと同じに定める（１－４－６）。ＯＮカウンタＣONが０ならそのセルはＯＦＦとする（１－４－３）。つまり、セルは０レベルである。これで、カウンタ値に対応したセルの電圧レベルが指定される。
　具体的には、１－４－２において、インデックスｉを１とする。１－４－３において、ＯＮカウンタＣONが０よりも大きいか否かを判定し、大きい場合は１－４－４へ移行し、そうでない場合は１－４－７へ移行する。
　１－４－４では、ＯＮカウンタ前回値ＣONZが０以下か否かを判定し、０以下である場合は１－４－５へ移行し、０よりも大きい場合は１－４－６へ移行する。１－４－５では論理値Ｋの切り換えを行う。
　１－４－６では、出力レベルＬｏｕｔが０よりも大きいか否かを判定し、０よりも大きい場合は１－４－８へ移行し、０以下の場合は１－４－９へ移行する。
　１－４－７では、論理値Ｋが１であれば１－４－１０へ移行し、論理値Ｋが０であれば１－４－１１へ移行する。
　各セルのゲート信号については以下のように定める。説明のために、注目しているセルをセルｉとおく。ゲート信号の番号と回路上での位置の関係については図４を参照する。
　セルｉが＋１レベルを出力する場合、１－４－８において、ｇｉ１＝１，ｇｉ２＝０，ｇｉ３＝０，ｇｉ４＝１とする。セルｉが－１レベルを出力する場合、１－４－９において、ｇｉ１＝０，ｇｉ２＝１，ｇｉ３＝１，ｇｉ４＝０とする。
　セルｉが０レベルを出力する場合、１－４－７において、０レベルモードを決める論理値Ｋによって分岐する。Ｋ＝１であれば。１－４－１０において、ｇｉ１＝１，ｇｉ２＝０，ｇｉ３＝１，ｇｉ４＝０とする。Ｋ＝０であれば、１－４－１１において、ｇｉ１＝０，ｇｉ２＝１，ｇｉ３＝０，ｇｉ４＝１とする。
　これで、セルの電圧レベルの指定に応じたゲート信号が指定される。０レベルの場合、論理値Ｋを用いた分岐が存在するが、これはセル内での素子負荷を分散するための制御である。０レベルの２種類のゲート信号指定モードについて片方しか使わない駆動を行うと、還流時の衝撃を特定の素子だけが負うことになり、劣化を早めることになる。これを避けるために０レベルが来るたびにモードが切り替わるようにしている。
　本明細書において、論理値Ｋの切替はセルがＯＦＦ→ＯＮに切り替わるタイミングで行う（１－４－４，１－４－５）。この切替については、別のタイミングで行ってもよい。例えば，ＯＮ→ＯＦＦの切替タイミングでもよいし、基本波１周期ごとに切り替えるようにしてもよい。ただし、セルｉが０レベルを出力し続けているときに論理値Ｋを切り替えると、全素子のスイッチングが同時に行われ、電圧誤差やスイッチング周波数上昇につながるため、これは避けるように切り替える。
　ここまで、セルｉを取り上げて説明したが、これらの演算を全セルについて行う必要がある。１－４－１２においてｉ＝ｉ＋１とし、１－４－１３において、ｉがＮ以下であれば１－４－３に戻り、ｉがＮよりも大きければ１－４－１４へ移行する。（４）の最後（１－４－１４）において、論理値Ｋの切替にＯＮカウンタ前回値ＣONｚを用いるため、ＯＮカウンタ前回値ＣONｚに今回のカウンタ値ＣONを代入する。
　以上に示す（４）の演算で、スイッチング負荷を分散するよう制御されたカウンタの通りにゲート信号を出力できる。
　今、図６および図６の（３），（４）の動作詳細を説明した。ここまでの説明から、図６の構成によって、（１）のレベル指令Ｌ＊に応じて、セルごとのスイッチング負荷を分散したゲート信号ｇが出力できることがわかる。
　したがって、図２のシステムにおいて図６のスイッチング負荷分散制御を用いることで、セルごとのスイッチング負荷を分散した直列多重インバータの駆動が可能となる。
　なお、本実施形態１の重要な点は、カウンタに増加処理を行うことで各セルの出力期間を表現し、かつ、相電圧のレベル変化のパターンに合わせてカウンタをリセットする点であり、詳細な演算方法は図７，図９の形態に限らない。
　以上示したように、本実施形態１によれば、出力期間を記録したカウンタを用いて、出力期間最大のセルを優先してレベル変化させるよう制御することでセルごとのスイッチング負荷の最適な分散を実現することができる。
　また、電圧レベルの指定とスイッチング負荷を分散したゲート信号の生成を別の制御とすることで、電圧レベルの生成法に関わらず、セルごとのスイッチング負荷を分散できる。
　また、特許文献１～３に対しては、テーブルを必要としない、ＰＳ方式の三角波比較よりも高度に分散ができる、レベル指定までの制御方式に関係なく用いることができる、スイッチング負荷分散制御の前にセル電圧を定めておく必要がない、という利点がある。
　［実施形態２］
　本実施形態２では、実施形態１と同様、図６によってセルごとのスイッチング負荷を分散する。ただし、（３）カウンタ演算処理において実施形態１と異なる処理を行う。
　実施形態１ではカウンタ値は０以上の整数であるが、本実施形態２ではカウンタ値を負にもなるよう制御する。これにより、カウンタ数を減らし、必要なレジスタ数を削減することができる。
　本実施形態２の（３）カウンタ演算処理について説明する。カウンタについては、その絶対値が出力期間の長さを示すものとする。そして、カウンタ値が正であればＯＮ出力，負であればＯＦＦ出力であるものとする。
　図１０に本実施形態２におけるカウンタ演算処理のフローチャートを示す。このフローチャートは図７と同様に図６の（３）に対応し、（２）での分岐の結果により３種類のフローチャートが存在する。カウンタ演算におけるＡ，Ｂ，Ｃの場合の処理は以下のようになる。
　（３）－Ａ（ＯＦＦ→ＯＮ）の場合
　２－３Ａ－１において、カウンタから負の絶対値最大、つまり最小のセルを選ぶ。この処理でＯＦＦの出力期間最長のセルを選択する。２－３Ａ－２において、そのセルのカウンタ値を１にする。
　２－３Ａ－３において、インデックスｉを１とする。２－３Ａ－４において、カウンタ値について、値が正であればインクリメントする。値が負であればデクリメントする。この処理は各セルの出力期間を示すカウンタ値の絶対値増加処理である。インクリメントとデクリメントは、カウンタ値に自身を符号関数に入力した結果を加算して表現している。２－３Ａ－５，２－３Ａ－６は、１－３Ａ－６，１－３Ａ－７と同様である。
　（３）－Ｂ（ＯＮ→ＯＦＦ）の場合
　２－３Ｂ－１において、カウンタから正の絶対値最大、つまり最大のものを選ぶ。この処理でＯＮの出力期間最長のセルを選択する。２－３Ｂ－２において、そのセルのカウンタ値を－１にする。
　２－３Ｂ－３～２－３Ｂ－６において、カウンタ値について、値が正であればインクリメントする。値が負であればデクリメントする。この処理は各セルの出力期間を示すカウンタ値の絶対値増加処理である。
　（３）－Ｃ（レベル変化なし）の場合
　２－３Ｃ－１～－３Ｃ－４において、カウンタ値について、値が正であればインクリメントする。カウンタ値が負であればデクリメントする。この処理は各セルの出力期間を示すカウンタ値の絶対値増加処理である。
　図１１に本実施形態２における（３）カウンタ演算処理の動作例を示す。図８の場合と同様、３回のレベル変化時にはそれぞれ（３）－Ｂ，（３）－Ａ，（３）－Ｂの処理が行われ、代入対象となるセルはそれぞれセル３，セル４，セル２である。
　始めのレベル指令Ｌ＊の変化はＯＮ→ＯＦＦ指令であり、（３）－Ｂの処理となる。カウンタＣ＝６で最大のセル３が選ばれ、カウンタＣ［３］は－２となる。その他のセルのカウンタはカウンタ値の符号に応じてインクリメントまたはデクリメントされる。
　次のレベル指令Ｌ＊の変化はＯＦＦ→ＯＮ指令であり、（３）－Ａの処理となる。カウンタＣ＝－５で最小のセル４が選ばれ、カウンタＣ［４］は２となる。その他のセルのカウンタはカウンタ値の符号に応じてインクリメントまたはデクリメントされる。
　最後のレベル指令Ｌ＊の変化はＯＮ→ＯＦＦ指令であり、（３）－Ｂの処理となる。カウンタＣ＝７で最大のセル２が選ばれ、カウンタＣ［２］は－２となる。その他のセルのカウンタはカウンタ値の符号に応じてインクリメントまたはデクリメントされる。
　カウンタ数を実施形態１の半分に減らしつつも、ＯＮ出力，ＯＦＦ出力である期間の長さの相対関係を保っている。
　本実施形態２において変更を加えたのは（３）カウンタ演算処理のみであり、（４）は図９の構成を用いる。ただし、ＯＮカウンタＣONが存在しないため、ＯＮカウンタＣONはカウンタＣで読み替えるものとする。また、ＯＮカウンタ前回値ＣONｚはＣｚで読み替える。
　読み替えが問題となるのは１－４－３と１－４－４である。１－４－３については、実施形態１においてＯＮカウンタＣONが正のとき、そのセルはＯＮであり、本実施形態２においてカウンタＣが正のとき、そのセルはＯＮであるため、この読み替えによる問題は生じない。すなわち、カウンタＣが正ならばそのセルをＯＮするゲート信号を生成し、カウンタＣが負ならそのセルをＯＦＦするゲート信号を生成する。
　１－４－４についても、実施形態１においてＯＮカウンタ前回値ＣONｚが０であればＯＦＦで、本実施形態２においてカウンタ前回値Ｃｚが負であればＯＦＦであるため分岐の意味は変わらず、問題は生じない。
　以上の変更で、スイッチング負荷を分散した直列多重インバータの制御を実施形態１よりも少ないレジスタ数で実現できる。なお、本実施形態２は、実施形態１と同様、詳細な演算方法は図１０，図９に限らない。
　以上示したように、本実施形態２によれば、出力期間を正負値で記録したカウンタを用いて、出力期間最大のセルを優先してレベル変化させるよう制御することでセルごとのスイッチング負荷の最適な分散を実現できる。また、実施形態１および後述する実施形態３，５よりも少ないレジスタ数で実装することが可能となる。
　また、特許文献１～３に対しては、テーブルを必要としない、ＰＳ方式の三角波比較よりも高度に分散ができる、レベル指定までの制御方式に関係なく用いることができる、スイッチング負荷分散制御の前にセル電圧を定めておく必要がない、という利点がある。
　［実施形態３］
　実施形態１，２では、どの分岐においてもインクリメント（あるいはデクリメント）を行うことでセルの出力期間を表現していた。
　ここで例えば、相電圧がｔ１［ｓ］で＋１レベルから＋２レベルへ変化する場合（パターンＸ）と、同じレベル変化（＋１→＋２）についてｔ１［ｓ］からｔ１＋０．１［ｓ］までレベル変化をせず、ｔ１＋０．１［ｓ］で初めて＋１レベルから＋２レベルへ変化する場合（パターンＹ）を仮定する。
　実施形態１，２の構成では、絶えずインクリメント（あるいはデクリメント）するため、パターンＸよりもパターンＹの方がカウンタの代入処理を行う直前のカウンタ値が大きい値になっている。
　しかし、ここでセルの指定を考えると、パターンＸでもパターンＹでもカウンタ値の大小関係は変わらず、かつ、パターンＸとパターンＹは同じ＋１→＋２の変化であることから、同じセルがレベル変化することになる。このことから、パターンＹでスイッチング負荷を分散するためのセル指定はｔ１［ｓ］のカウンタ値から一切インクリメントしなくても達成できることがわかる。
　つまり、スイッチング負荷分散制御で問題となるのは、そのセルが他のセルに対して出力期間が長いか短いかという相対関係であり、カウンタ値（あるいは時間）の絶対値そのものは問題とならない。
　よって、本実施形態３ではセルの出力期間を相対関係でのみとらえる制御を行う。実施形態１，２ではカウンタが絶えずインクリメントされるため、オーバーフローしてしまう場合がないか管理する必要があったが、本実施形態３ではその検討が必要ない。
　本実施形態３の実施形態１に対する変更点は（３）カウンタ演算処理に関してのみである。本実施形態３の（３）カウンタ演算処理について説明する。
　カウンタはＯＮカウンタとＯＦＦカウンタの２種類を設ける。そして、カウンタ値が大きいほどその出力期間が他のセルより長いことを示す。出力期間の相対関係のみを表すために、レベル変化時にのみカウンタのインクリメントを行い、レベル変化がない場合には行わない。
　図１２に本実施形態３におけるカウンタ演算処理のフローチャートを示す。このフローチャートは図７と同様に図６の（３）に対応し、（２）での分岐の結果により３種類のフローチャートが存在する。カウンタ演算処理におけるＡ，Ｂ，Ｃの場合の処理は以下のようになる。
　（３）－Ａ（ＯＦＦ→ＯＮ）の場合
　３－３Ａ－１において、ＯＦＦカウンタＣOFFから最大のものを選ぶ。この処理でＯＦＦの出力期間最長のセルを選択する。
　３－３Ａ－２において、そのセルのＯＦＦカウンタＣOFFの値を０にする。また、選んだＯＦＦカウンタＣOFFと同じ列のＯＮカウンタＣONを１にする。この処理で選んだセルのレベル変化を行う。また、そのセルのＯＮカウンタＣONを１に設定することで必ずＯＮ出力のセルの中で出力期間最短になる。
　３－３Ａ－３～３－３Ａ－６において、ＯＮカウンタＣONについてカウンタ値が正ならインクリメントする。カウンタ値が０であれば何もしない。この処理は各セルの出力期間を示すカウンタ値の絶対値増加処理である。本実施形態３では、実施形態１と異なり、ＯＮカウンタＣONのみインクリメントし、ＯＦＦカウンタＣOFFはそのままとする。
　（３）－Ｂ（ＯＮ→ＯＦＦ）の場合
　３－３Ｂ－１において、ＯＮカウンタＣONから最大のものを選ぶ。この処理でＯＮの出力期間最長のセルを選択する。
　３－３Ｂ－２において、そのセルのＯＮカウンタＣONの値を０にする。また、選んだＯＮカウンタＣONと同じ列のＯＦＦカウンタＣOFFを１にする。この処理で選んだセルのレベル変化を行う。また、そのセルのＯＦＦカウンタＣOFFを１に設定することで必ずＯＦＦ出力のセルの中で出力期間最短になる。
　３－３Ｂ－３～３－３Ｂ－６において、ＯＦＦカウンタＣOFFについてカウンタ値が正ならインクリメントする。０であれば何もしない。この処理は各セルの出力期間を示すカウンタ値の絶対値増加処理である。本実施形態３では、実施形態１と異なり、ＯＦＦカウンタＣOFFのみインクリメントし、ＯＮカウンタＣONはそのままとする。
　（３）Ｃ（レベル変化なし）の場合
　本実施形態３では、（３）－Ｃの処理は無しとする。これにより、カウンタ値の無用な増加を防ぐことができる。
　図１３に本実施形態３における（３）カウンタ演算処理の動作例を示す。図８（実施形態１）にてカウンタ最大値が７であったのに対し、図１３のカウンタ最大値は４であり、カウンタの無用な増加をせずに、ＯＮ出力，ＯＦＦ出力である期間の長さの相対関係を保つことができている。図８の場合と同様、３回のレベル変化時にはそれぞれ（３）－Ｂ，（３）－Ａ，（３）－Ｂの処理が行われ、代入対象となるセルはそれぞれセル２，セル４，セル３である。
　始めのレベル指令Ｌ＊の変化はＯＮ→ＯＦＦ指令であり、（３）－Ｂの処理となる。カウンタＣON［２］＝４で最大のセル２が選ばれ、カウンタＣON［２］は０となり、カウンタＣOFF［２］は２となる。また、ＯＦＦカウンタＣOFFが正であるカウンタＣOFF［４］がインクリメントされる。
　次のレベル指令Ｌ＊の変化はＯＦＦ→ＯＮ指令であり、（３）－Ａの処理となる。カウンタＣOFF［４］＝３で最大のセル４が選ばれ、カウンタＣOFF［４］は０となり、カウンタＣON［４］は２となる。また、ＯＮカウンタＣONが正であるカウンタＣON［１］，ＣON［３］がインクリメントされる。
　最後のレベル指令Ｌ＊の変化はＯＮ→ＯＦＦ指令であり、（３）－Ｂの処理となる。カウンタＣON［３］＝４で最大のセル３が選ばれ、カウンタＣON［３］は０となり、カウンタＣOFF［３］は２となる。また、ＯＦＦカウンタＣOFFが正であるカウンタＣOFF［２］がインクリメントされる。
　レベル変化時にはインクリメントも行われるため、レベル変化直後のカウンタ値は２から始まっている。
　本実施形態３において変更を加えたのは（３）カウンタ演算処理のみであり、（４）は図９の構成を用いる。以上の変更で、スイッチング負荷分散制御をオーバーフローの検討なしで実現できる。なお、実施形態１と同様、詳細な演算方法は図１２，図９に限らない。
　以上示したように、本実施形態３によれば、出力期間を相対関係で記録したカウンタを用いて、出力期間最大のセルを優先してレベル変化させるよう制御することで、セルごとのスイッチング負荷の最適な分散を実現することができる。また、カウンタが絶えず加算されることによるオーバーフローを防止することが可能となる。
　また、特許文献１～３に対しては、テーブルを必要としない、ＰＳ方式の三角波比較よりも高度に分散ができる、レベル指定までの制御方式に関係なく用いることができる、スイッチング負荷分散制御の前にセル電圧を定めておく必要がなない、という利点がある。
　［実施形態４］
　実施形態３では、ＯＮカウンタとＯＦＦカウンタを用いたが、これについては実施形態２と同様、負のカウンタ値を用いる構成にすることでカウンタの数を半分にすることができる。
　カウンタは実施形態２と同様、正であればＯＮ，負であればＯＦＦとしてとらえる。また、実施形態３にならって無用のカウンタ値のインクリメントを避ける。図１４に本実施形態４におけるカウンタ演算処理のフローチャートを示す。このフローチャートは図７と同様に図６の（３）に対応し、（２）での分岐の結果により３種類のフローチャートが存在する。カウンタ演算処理におけるＡ，Ｂ，Ｃの場合の処理は以下のようになる。
　（３）－Ａ（ＯＦＦ→ＯＮ）の場合
　４－３Ａ－１において、カウンタから負の絶対値最大、つまり最小のものを選ぶ。この処理でＯＦＦの出力期間最長のセルを選択する。
　４－３Ａ－２において、そのセルのカウンタ値を１にする。
　４－３Ａ－３～４－３Ａ－６において、カウンタ値について、値が正であればインクリメントする。値が０以下であればそのままとする。この処理は各セルの出力期間を示すカウンタ値の絶対値増加処理である。
　インクリメントは、カウンタ値に自身が正であるかの比較演算の結果を加算して表現している。比較演算結果は一般に論理値で出力され、かつ、カウンタ値は論理値ではないが、論理値を整数値などに適切に変換して加算するものとして、変換に関する記述は省略した。
　（３）－Ｂ（ＯＮ→ＯＦＦ）の場合
　４－３Ｂ－１において、カウンタから正の絶対値最大、つまり最大のものを選ぶ。この処理でＯＮの出力期間最長のセルを選択する。
　４－３Ｂ－２において、そのセルのカウンタ値を－１にする。
　４－３Ｂ－３～４－３Ｂ－６において、カウンタ値について、値が０以上であればそのままとする。値が負であればデクリメントする。この処理は各セルの出力期間を示すカウンタ値の絶対値増加処理である。
　（３）－Ｃ（レベル変化なし）の場合
　本実施形態４では、（３）－Ｃの処理を無しとする。これにより、カウンタ値の無用な増加を防ぐことができる。
　図１５に本実施形態４における（３）カウンタ演算処理の動作例を示す。実施形態３の場合と同様、図８にてカウンタ最大値が７であったのに対し、図１５のカウンタ絶対値の最大値は±４であり、カウンタ値の無用な増加をせずに、ＯＮ出力，ＯＦＦ出力である期間の長さの相対関係を保つことができている。
　図８の場合と同様、３回のレベル変化時にはそれぞれ（３）－Ｂ，（３）－Ａ，（３）－Ｂの処理が行われ、代入対象となるセルはそれぞれセル２，セル４，セル３である。
　始めのレベル指令Ｌ＊の変化はＯＮ→ＯＦＦ指令であり、（３）－Ｂの処理となる。カウンタＣ［２］＝４で最大のセル２が選ばれ、カウンタＣ［２］は－２となる。また、カウンタＣが負であるカウンタＣ［４］がデクリメントされる。
　次のレベル指令Ｌ＊の変化はＯＦＦ→ＯＮ指令であり、（３）－Ａの処理となる。カウンタＣ［４］＝－３で最小のセル４が選ばれ、カウンタＣ［４］は２となる。また、カウンタＣが正であるカウンタＣ［１］，Ｃ［３］がインクリメントされる。
　最後のレベル指令Ｌ＊の変化はＯＮ→ＯＦＦ指令であり、（３）－Ｂの処理となる。カウンタＣ［３］＝４で最大のセル３が選ばれ、カウンタＣ［３］は－２となる。また、カウンタＣが負であるカウンタＣ［２］がデクリメントされる。
　レベル変化時にはインクリメントあるいはデクリメントも行われるため、レベル変化直後のカウンタ値は±２から始まっている。
　本実施形態４において変更を加えたのは（３）カウンタ演算処理のみであり、（４）は図９（実施形態２）の構成を用いる。
　以上の変更で、スイッチング負荷分散制御をオーバーフローの検討なしで実現できる。なお、実施形態１と同様、詳細な演算方法は図１４，図９に限らない。
　以上示したように、本実施形態４によれば、出力期間を正負値かつ相対関係で記録したカウンタを用いて、出力期間最大のセルを優先してレベル変化させるよう制御することで、セルごとのスイッチング負荷の最適な分散を実現することができる。
　また、実施形態１，３および後述する実施形態５よりも少ないレジスタ数での実装が可能となる。また、カウンタが絶えず加算されることによるオーバーフローを防止することができる。
　また、特許文献１～３に対しては、テーブルを必要としない、ＰＳ方式の三角波比較よりも高度に分散ができる、レベル指定までの制御方式に関係なく用いることができる、スイッチング負荷分散制御の前にセル電圧を定めておく必要がない、という利点がある。
　［実施形態５］
　実施形態１，２では常にカウンタ値をインクリメントするためオーバーフローの問題があったのに対し、実施形態３，４では、レベル変化の場合のみインクリメントを行いカウンタ値の絶対値を最小限に抑えていた。
　実施形態３，４が注目していたのは「全セル内での相対的な出力期間」であった。つまり、スイッチング負荷分散制御を行うためには、セル間で出力期間の順位付けができていればよい。実施形態３，４は、カウンタ値の大小関係でセル間の出力期間の順位付けを行ったのであり、別の方法によっても順位付けは可能である。
　本実施形態５では、配列内での格納位置を順位として扱い、スイッチング負荷の分散を行う。
　本実施形態５の（３）カウンタ演算処理について説明する。カウンタはＯＮカウンタとＯＦＦカウンタの２種類を設ける。そして、カウンタ値はセル番号を示し、格納されているインデックス値が小さいほどその出力期間が他のセルより長いことを示す。出力期間の相対関係を表すために、レベル変化時に配列値の入れ替え処理を行う。
　ＯＮカウンタとＯＦＦカウンタはそれぞれセル段数Ｎだけの列を持つ必要がある。しかし、出力レベルによって有効な列数が変わるため、無効な列には０を格納するものとする。例えば、出力レベルが＋２レベルのときは、ＯＮのセルは２つであるため、ＯＮカウンタの１，２列目にはセル番号が格納され、３～Ｎ列目は０が格納されている。
　なお、格納されている値がセル番号であり、インクリメント処理も行わないため、必ずしも「カウンタ」という呼称は適切ではない。だが、実施形態１～４との対応から便宜上「カウンタ」と呼ぶ。
　図１６に本実施形態５におけるカウンタ演算処理のフローチャートを示す。このフローチャートは図７と同様に図６の（３）に対応し、（２）での分岐の結果により３種類のフローチャートが存在する。カウンタ演算におけるＡ，Ｂ，Ｃの場合の処理は以下のようになる。
　（３）－Ａ（ＯＦＦ→ＯＮ）の場合
　５－３Ａ－１において、ＯＦＦカウンタの１列目の値をＧとして臨時的に保存する。これで、ＯＦＦ期間最長のセルを選択したことになる。
　５－３Ａ－２において、インデックスｉ＝１とする。５－３Ａ－３において、インデックスｉ＝１か否かを判定し、ｉ＝１の場合は５－３Ａ－５へ移行し、ｉ＝１でない場合は５－３Ａ－４へ移行する。
　５－３Ａ－５は、ＯＮカウンタＣON［ｉ］＝０か否かを判定し、ＣON［ｉ］＝０であれば５－３Ａ－６へ移行し、ＣON［ｉ］＝０でない場合は５－３Ａ－７へ移行する。
　５－３Ａ－４では、ＣON［ｉ］＝０、かつ、ＣON［ｉ－１］＞０か否かを判定し、両方該当すれば５－３Ａ－６へ移行し、何れか一方でも該当しなければ５－３Ａ－７へ移行する。５－３Ａ－６では、ＯＮカウンタＣON［ｉ］にＧを代入する。
　すなわち、５－３Ａ－３～５－３Ａ－６では、ＯＮカウンタの最後尾にＧを代入する。最後尾とは０でない値をもつ最大インデックスより１大きいインデックスを指す。全て０の場合は先頭に代入する。これで、選択したセルをＯＮ期間最短としてレベル変化したことになる。
　５－３Ａ－７では、ｉ＝Ｎか否かを判定し、ｉ＝Ｎであれば５－３Ａ－９へ移行し、ｉ＝Ｎでなければ５－３Ａ－８へ移行する。５－３Ａ－９では、ＣOFF［ｉ］＝０とし、５－３Ａ－８では、ＣOFF［ｉ］＝ＣOFF［ｉ＋１］とする。これは、ＯＦＦ期間最長セルがＯＮになったため、カウンタ値を１列分詰める処理である。すなわち、５－３Ａ－７～５－３Ａ－９において、２列目以降のＯＦＦカウンタを１つ小さいインデックスへ移動する。Ｎ列目には０を代入する。
　５－３Ａ－１０では、インデックスｉ＝ｉ＋１とする。５－３Ａ－１１では、インデックスｉがＮ以下か否かを判定し、Ｎ以下であれば５－３Ａ－３に戻り、Ｎより大きければ（３）－Ａの処理を終了する。
　（３）－Ｂ（ＯＮ→ＯＦＦ）の場合
　５－３Ｂ－１において、ＯＮカウンタの１列目の値をＧとして臨時的に保存する。これで、ＯＮ期間最長のセルを選択したことになる。
　５－３Ｂ－３～５－３Ｂ－６において、ＯＦＦカウンタの最後尾にＧを代入する。これで、選択したセルをＯＦＦ期間最短としてレベル変化したことになる。
　５－３Ｂ－７～５－３Ｂ－９において、２列目以降のＯＮカウンタを１つ小さいインデックスへ移動する。Ｎ列目には０を代入する。これは、ＯＮ期間最長セルがＯＦＦになったため、カウンタ値を１列分詰める処理である。
　（３）－Ｃ（レベル変化なし）の場合
　本実施形態５では、（３）－Ｃの処理を無しとする。本実施形態５の構成ではレベル変化時の順位付けを保てばよいため、レベル変化なし時の処理は必要ない。
　図１７に本実施形態５の（３）カウンタ演算処理の動作例を示す。実施形態１～４はカウンタ値の上昇を表すためにタイムチャート形式であったが、本実施形態５はインクリメント処理がない。このことから、わかりやすさのために配列表示で動作を示した。また、図１７にはレベル変化時の処理の様子も示している。
　図８の場合と同様、３回のレベル変化時にはそれぞれ（３）－Ｂ，（３）－Ａ，（３）－Ｂの処理が行われ、レベル変化するセルはそれぞれセル３，セル２，セル４である。
　始めのレベル指令Ｌ＊の変化は＋３→＋２（ＯＮ→ＯＦＦ）であり、（３）－Ｂの処理となる。ＯＮカウンタＣON１列目のセル３が選択され、セル３をＯＦＦカウンタＣOFFの最後尾に移動する。また、ＯＮカウンタＣONの二列目以降を１列分詰める。
　次のレベル指令Ｌ＊の変化は＋２→＋３（ＯＦＦ→ＯＮ）であり、（３）－Ａの処理となる。ＯＦＦカウンタＣOFF１列目のセル２が選択され、セル２をＯＮカウンタＣONの最後尾に移動する。また、ＯＦＦカウンタＣOFFの２列目以降を１列分詰める。
　３番目のレベル指令Ｌ＊の変化は＋３→＋２（ＯＮ→ＯＦＦ）であり、（３）－Ｂの処理である。つまり、ＯＮカウンタＣON１列目のセル４が選択され、セル４をＯＦＦカウンタＣOFFの最後尾に移動する。また、ＯＮカウンタＣONの２列目以降を１列分詰める。
　配列のインデックスの小さい方が出力期間が長く、インデックスの大きい方が出力期間が短いという関係を常に保っている点に注意されたい。
　次に、本実施形態５の（４）ゲート信号生成処理について説明する。本実施形態５では、カウンタ値のもつ意味を実施形態１～４から変更したため、ゲート信号生成処理の仕組みを変更する必要がある。
　図１８が本実施形態５のための（４）ゲート信号生成処理のフローチャートとなる。このフローチャートは図６の（４）に対応する。記号の定義は図９と同じものとする。
　まず、図９と変更があるのはセルのレベル指定に関する考え方であり、セルのレベルが指定されたあとのゲート信号指定や出力レベルＬｏｕｔに関する処理については変更する必要がない。つまり、５－４－１～５－４－２，５－４－５～５－４－１４については１－４－１～１－４－２，１－４－５～１－４－１４と同様の考え方であるため、説明を省略する。
　５－４－３については、セルｉがＯＮであるかどうかで分岐したい。これについては、ＯＮカウンタの中にｉという値が存在するかを確認すればよい。ｉが存在すればそのセルはＯＮである。すなわち、ＯＮカウンタに配列されたセルをＯＮするゲート信号を生成し、ＯＮカウンタに配列されていないセルをＯＦＦするゲート信号を生成する。
　５－４－４については、０レベルモード指定をするＫの反転処理をするための分岐であり、セルｉがＯＦＦ→ＯＮとなる場合を見つけたい。よって、ＯＮカウンタ前回値ＣONｚにｉという値が存在するかどうかで分岐する。
　以上の変更で、本実施形態５においてもカウンタの考え方通りにゲート信号を指定することができる。
　ところで、本実施形態５においてはカウンタの最大値はセル段数Ｎになり、実施形態１のように無用に大きくなる可能性はない。したがって、本実施形態５の図１６，図１８を図６の構成で用いることで、実施形態１のオーバーフローの問題を解決したスイッチング負荷分散制御ができる。
　また、これまでの実施形態と同じく、詳細な演算方法は図１６，図１８に限らない。
　以上示したように、本実施形態５によれば、出力期間を格納位置で記録した配列を用いて、出力期間最大のセルを優先してレベル変化させるよう制御することでセルごとのスイッチング負荷の最適な分散を実現することができる。また、カウンタが絶えず加算されることによるオーバーフローを防止することができる。
　また、特許文献１～３に対しては、テーブルを必要としない、ＰＳ方式の三角波比較よりも高度に分散ができる、レベル指定までの制御方式に関係なく用いることができる、スイッチング負荷分散制御の前にセル電圧を定めておく必要がない、という利点がある。
　［実施形態６］
　実施形態２，４では負のカウンタ値を用いることで、それぞれ実施形態１，３に対しカウンタ数を削減できた。実施形態５においても負のカウンタ値を用いてカウンタ値を減少できるが、別の方法により、カウンタ数を減少しつつ、さらに処理を簡略化できるため、カウンタ値を負で扱う実施形態は省略する。
　本実施形態６では、出力レベル情報を用いてカウンタ参照位置を変更することで、実施形態５よりもカウンタ数を削減し、かつ、処理を簡略化する。
　本実施形態６の（３）カウンタ演算処理について説明する。カウンタはセル段数Ｎだけの列数を確保し、各カウンタ値はセル番号を示す。右から出力レベルＬｏｕｔ列目まではＯＮのセルであり、それ以外がＯＦＦのセルであるとみなす。また、ＯＮ，ＯＦＦの領域についてはカウンタの左にあるセルほど出力期間が長いものとする。
　図１９にカウンタの考え方をまとめる。Ｌ＝＋３の場合はセル２がＯＦＦの領域に格納され、セル３，セル４，セル１がＯＮの領域に格納されている。Ｌ＝＋２の場合はセル２，セル３がＯＦＦの領域に格納され、セル４，セル１がＯＮの領域に格納されている。同じカウンタ値でも出力レベルＬｏｕｔによってセル３がＯＮであるか、ＯＦＦであるかが変わっている。
　図２０に本実施形態６におけるカウンタ演算処理のフローチャートを示す。このフローチャートは図７と同様に図６の（３）に対応し、（２）での分岐の結果により３種類のフローチャートが存在する。カウンタ演算処理におけるＡ，Ｂ，Ｃの場合の処理は以下のようになる。
　（３）－Ａ（ＯＦＦ→ＯＮ）の場合
　６－３Ａ－１において、カウンタの１列目の値をＧとして臨時的に保存する。これで、ＯＦＦ期間最長のセルを選択したことになる。
　６－３Ａ－２において、ｉ＝１とする。６－３Ａ－３においてｉ＝Ｎか否かを判定し、ｉ＝Ｎであれば６－３Ａ－５へ移行し、ｉ＝Ｎでなければ６－３Ａ－４へ移行する。
　６－３Ａ－５では、カウンタの最後列（Ｎ列目）Ｃ［Ｎ］にＧを代入する。これで、選択したセルをＯＮ期間最短としてレベル変化したことになる。
　６－３Ａ－４では、Ｃ［ｉ］＝Ｃ［ｉ＋１］とし、２列目以降のカウンタを１つ小さいインデックスへ移動する。これは、ＯＦＦ期間最長（１列目）のカウンタ値をＯＮ領域に移動したため、カウンタ値を１列分詰める処理である。
　６－３Ａ－６では、インデックスｉをインクリメントする。６－３Ａ－７では、インデックスｉがＮ以下か否かを判定し、ｉがＮ以下であれば６－３Ａ－３に戻り、ｉがＮより大きければ（３）－Ａの処理を終了する。
　（３）－Ｂ（ＯＮ→ＯＦＦ）の場合
　本実施形態６では、（３）－Ｂの処理は無しとする。（４）ゲート信号生成処理にて出力レベルＬｏｕｔが更新されるときにＯＦＦ領域が広がり、自動的にＯＮ領域の出力期間最長がＯＦＦにレベル変化するため、（３）－Ｂのカウンタ演算処理は必要なくなる。
　（３）－Ｃ（レベル変化なし）の場合
　本実施形態６では、（３）－Ｃの処理は無しとする。本実施形態６は実施形態５の構成をベースとしており、実施形態６の構成ではレベル変化時の順位付けを保てばよいため、レベル変化なし時の処理は必要ない。
　図２１に実施形態６の（３）カウンタ演算処理の動作例を示す。実施形態５と同様の配列表示とした。また、レベル変化時の処理の様子も示す。図８の場合と同様、３回のレベル変化時にはそれぞれ（３）－Ｂ，（３）－Ａ，（３）－Ｂの処理が行われ、レベル変化するセルはそれぞれセル３，セル２，セル４である。出力レベルＬｏｕｔは（４）ゲート信号生成処理にてレベル指令Ｌ＊に追従する。
　始めのレベル指令Ｌ＊の変化は＋３→＋２（ＯＮ→ＯＦＦ）であり、（３）－Ｂの処理となる。（３）－Ｂの処理では、カウンタの配列の変更はない。ただし、ＯＮ領域，ＯＦＦ領域の境界が変化し、セル３がＯＦＦ領域となる。
　次のレベル指令Ｌ＊の変化は＋２→＋３（ＯＦＦ→ＯＮ）であり、（３）－Ａの処理である。ＯＦＦの出力期間最大のセル２が最後尾に移動する。また、ＯＮ領域，ＯＦＦ領域の境界が変化する。
　最後のレベル指令Ｌ＊の変化は＋３→＋２（ＯＮ→ＯＦＦ）であり、（３）－Ｂの処理となる。（３）－Ｂの処理では、カウンタの配列の変更はない。ただし、ＯＮ領域，ＯＦＦ領域の境界が変化し、セル４がＯＦＦ領域となる。
　配列のＯＮ，ＯＦＦそれぞれの領域でインデックスの小さい方が出力期間が長く、インデックスの大きい方が出力期間が短いという関係を常に保っている。また、ＯＮ，ＯＦＦ領域変化によって、出力期間最長のセル以外がレベル変化してしまうこともない。
　次に、本実施形態６の（４）ゲート信号生成処理について説明する。実施形態５と同様、カウンタ格納値はセル番号であるが、ＯＮ，ＯＦＦの領域という考え方を設けたため、（４）ゲート信号生成処理に修正が必要となる。
　図２２に実施形態６，７におけるゲート信号生成処理のフローチャートを示す。このフローチャートは図６の（４）に対応する。記号の定義は図９と同じものとする。ただし、実施形態６，７には図９の対象である実施形態１～４と違いＯＮカウンタＣONが存在せず、代わりにカウンタＣが存在する。また、新たな記号として補正カウンタＣｃｍｐと、補正カウンタ前回値Ｃｃｍｐｚが用いられる。
　６－４－１，６－４－４，６－４－７～６－４－１６については実施形態５の５－４－１，５－４－２，５－４－５～５－４－１４と同様の処理であるため説明を省略する。
　６－４－２，６－４－３は実施形態５におけるＯＮカウンタに相当するものを生成する処理である。保持するカウンタ値とは別に臨時的な補正カウンタＣｃｍｐを作成し、一旦カウンタＣの内容をコピーする。そして、ＯＦＦ領域に相当する列（１～（Ｌｏｕｔ－Ｎ）列目）を０にする。これで、補正カウンタＣｃｍｐの中にはＯＮにするセルの番号のみが残り、セルの出力レベルを指定することができる。
　６－４－２では配列を代入しているが、これはＣ言語の記述などに見られる配列の先頭アドレスの代入ではない。６－４－２は配列の内容のコピーを適宜行うと考える。
　６－４－５，６－４－６については、セルのレベル指定の処理であるが、６－４－２，６－４－３の処理で補正カウンタＣｃｍｐが実施形態５におけるＯＮカウンタ相当のものになったため、これは５－４－３，５－４－４と同様に考えられる。つまり、カウンタ内にｉという値が存在すればセルｉがＯＮであることになる。よって、ＯＮ領域に配列されたセルのゲート信号をＯＮとし、ＯＮ領域に配列されていないセルのゲート信号をＯＦＦにすることができる。
　以上の変更で、本実施形態６においてもカウンタの考え方通りにゲート信号を指定することができる。
　なお、カウンタについては、左側にＯＮ領域，右側にＯＦＦ領域を設ける構成にすることや、各領域の左にあるセル番号ほど出力期間が短いとみなす構成も考えられる。この設定については自由に決めてよいが、例えば、左側にＯＮ領域を設け、右側にＯＦＦ領域を設ける構成では、（３）－Ａの処理が無くなり、（３）－Ｂで先頭列を最終列に代入することになる。このように、カウンタ演算処理の構成が変化するため、注意する。
　また、ＯＮ，ＯＦＦ領域の設定の仕方と出力期間の長短の考え方の組み合わせ次第ではＯＮ，ＯＦＦ領域が配列の連続した領域でなく不連続な領域となり処理が増加する可能性があるため、このことにも注意して定める。
　ところで、実施形態５ではカウンタ数が２Ｎ個であったが、本実施形態６ではＮ個あればよい。そして、実施形態５に比べ（３）－Ｂの処理が無くなる他、図１６と図２０の（３）－Ａを見比べるとわかる通り、（３）－Ａにおいても処理の数が減少した。
　したがって、本実施形態６の図２０，図２２を図６の構成で用いることで、実施形態５からカウンタの数を半減し、かつ、演算処理を簡略化したスイッチング負荷分散制御を実現できる。なお、これまでの実施形態と同じく、詳細な演算方法は図２０，図２２に限らない。
　以上示したように、本実施形態６によれば、出力期間を格納位置で記録した配列を用いて、出力期間最大のセルを優先してレベル変化させるよう制御することでセルごとのスイッチング負荷の最適な分散を実現することができる。
　また、カウンタが絶えず加算されることによるオーバーフローの防止することが可能となる。また、実施形態１，３，５よりも少ないレジスタ数での実装が可能となる。さらに、実施形態１～５よりも処理を簡略化することができる。
　また、特許文献１～３に対しては、テーブルを必要としない、ＰＳ方式の三角波比較よりも高度に分散ができる、レベル指定までの制御方式に関係なく用いることができる、スイッチング負荷分散制御の前にセル電圧を定めておく必要がない、という利点がある。
　［実施形態７］
　実施形態１～６においては、常に出力期間最長のセルを優先してレベル変化させるようにフローチャートが設計されている。しかし、出力電圧１周期（基本波１周期）に対してスイッチング回数が非常に少なく、なおかつ出力電圧に同期してスイッチングを行う場合、問題を生じることがある。
　図２３に問題を生じるスイッチング例を示す。図２３はセル４段の例であり、相電圧が１／４周期に４回レベル変化をしており、かつ正弦波状の対称性をもって同期出力を行っている。このとき、出力期間が長い順にセルのスイッチングを行っているが、セル電圧を見比べると各セルが２周期で基本波の同じ部分を担当している。定常的に波形が続けば毎周期でセル電圧が同じ部分を担当することになる。つまり、セルの出力タイミングが各周期で固定化している。
　セルのＯＮ出力時には電流がキャパシタを通る経路となり、電流極性に応じて直流電圧に変動が生じる。スイッチング回数が多い場合やランダムなタイミングのスイッチングであれば、ＯＮ期間での極性が固定化されず、直流電圧は平均的に保たれやすい。しかし、セルの出力タイミングが基本波１周期で固定化する場合、セルのＯＮタイミングと電流極性が固定化してしまう。そのため、毎周期の直流電圧変動が同じ極性になり、直流電圧が０になる、あるいは上昇し続ける問題が生じる。
　本実施形態７はこれを避けるために、レベル変化させるセルの指定を最適からあえてずらすことで直流電圧に問題が生じないようにする。最適からずらす場合、例えばランダムなセルの選定としてしまっては、スイッチングの負荷分散の度合いが局所的に悪くなり、損失を均等化できない問題が生じる。
　よって、本願発明のこれまでの実施形態に変更を加えることで最適から適度にずらした制御を検討する。ここでは、実施形態６に対し簡易な変更を行う場合を説明する。
　まず、（３）カウンタ演算処理について述べる。図２４に本実施形態７におけるカウンタ演算処理のフローチャートを示す。このフローチャートは図７と同様に図６の（３）に対応し、（２）での分岐の結果により３種類のフローチャートが存在する。
　図２４を見ると、７－３Ａ－１にＰという変数が追加されている。Ｐは優先度変更スイッチであり、論理値である。
　７－３Ａ－１において、優先度変更スイッチＰが０か否かを判定し、優先度変更スイッチＰ＝０であれば７－３Ａ－２において実施形態６と同じくカウンタの１列目をＧに代入し、優先度変更スイッチＰ＝１であれば７－３Ａ－３において、２列目をＧに代入する。これで、ＯＦＦ期間が最も長いセルを選択する処理だけでなく２番目に長いセルを選択する処理も行えるようになる。
　優先度変更スイッチＰについては、基本的には０に設定し、出力期間最長を選択することで最適なスイッチング負荷分散を行う。そして、問題が生じるスイッチングとなる場合は適切に優先度変更スイッチＰを１に切り替える。例えば、基本波半周期ごとに優先度変更スイッチＰを１と０で切り替えればよい。ただし、Ｎ段構成の最大レベルである±Ｎレベルへと移行する場合は、優先度変更スイッチＰが０でないと不適切なセル指定となってしまうので注意する。
　７－３Ａ－４では、インデックスｉ＝１とし、７－３Ａ－５ではインデックスｉ＝２とする。７－３Ａ－５については、２列目を優先する場合は１列目の要素を変更しないため、ループを２番目から始めるということを考慮している。
　７－３Ａ－６～７－３Ａ－１０については、実施形態６の６－３Ａ－３～６－３Ａ－７と同じく、指定したセルを最終列へ移動し、それ以外を１列分詰める処理である。以上が最適からずらすカウンタ演算処理の方法となる。
　図２５に本実施形態７のカウンタ演算処理の動作例を示す。実施形態６をベースとしているため、図２１とほぼ同じ動作であるがＰ＝１で設定しているため、２回目のレベル変化は２列目のセル３を採用しＯＮにしている。実施形態６においてレベル変化したセルはセル３，セル２，セル４であったが、本実施形態７ではセル３，セル３，セル４となっている。本実施形態７においても出力期間の長短の関係は崩れることなく保っている。
　以上が本実施形態７における（３）カウンタ演算処理である。（４）ゲート信号生成処理については、図２２のまま用いることができるため、図２４，図２２を図６にて用いることで、最適からずらしたスイッチング負荷分散制御ができる。
　なお、ＯＦＦ→ＯＮの場合に２番目に出力期間の長いセルを設定するという方式で行ったが、ＯＮ→ＯＦＦの場合に２番目のセルを選定する方式としてもよい。また、ずらす場合に選定するセルを出力期間の長さの３番目以降のセルとしてもよい。
　また、実施形態６をベースにした変更でずらし方を検討したが、本制御の本質はあえて最適からずらすようセルを選択することにあり、実施形態１～５をベースにした方式を用いてもよい。これまでの実施形態と同じく、詳細な演算方法は図２４に限らない。
　以上示したように、本実施形態７によれば、出力期間を格納位置で記録した配列を用いて、出力期間最大のセルを優先してレベル変化させるよう制御することでセルごとのスイッチング負荷の高度な分散を実現することができる。また、カウンタが絶えず加算されることによるオーバーフローを防止することが可能となる。
　また、実施形態１，３，５よりも少ないレジスタ数での実装が可能となる。さらに、実施形態１～５よりも処理を簡略化することができる。また、基本波１周期のスイッチング回数が少ない場合の直流電圧異常を防止することができる。
　また、特許文献１～３に対しては、テーブルを必要としない、最適モード時はＰＳ方式の三角波比較よりも高度に分散ができる、レベル指定までの制御方式に関係なく用いることができる、スイッチング負荷分散制御の前にセル電圧を定めておく必要がない、という利点がある。
　［実施形態８］
　これまでの実施形態１～７は，スイッチング負荷分散制御を実行する周期ごとに出力レベルを１変化させるか、あるいは変化させない場合を前提としていた。しかし、この制御においてはレベル指令Ｌ＊が１周期に２以上変化した場合にその周期では追従できない。
　直列多重インバータを駆動する場合、電圧の２段変化はモータ等の負荷でのサージ電圧を上昇し、絶縁破壊の危険が生じるため避けることが好ましいとされている。ただ、これに関してはサージ電圧を十分に考慮したＬＣフィルタを用いるなどの対策で絶縁破壊の問題を回避できる。
　また、多段の直列多重インバータの三角波比較ＰＷＭにおいて、基本波周波数とキャリア周波数が接近した状態で最大電圧レベルを用いる場合、電圧が一度に２段以上変化することは避けられず、２段変化を避けてゲート信号を出力すれば電圧の立ち上がりの遅れとなり、電圧誤差の原因となる。
　したがって、絶縁破壊の問題が生じないならば、電圧誤差の観点から、２段以上の電圧変化に対して遅れなく出力できることが望ましい。本実施形態８では、２段変化に対応するための構成を検討する。
　図２６に本実施形態８のスイッチング負荷分散制御のフローチャートを示す。このフローチャートは、図６と同様スイッチング負荷分散制御全体の流れを示す。入力はレベル指令Ｌ＊，出力はゲート信号ｇである。（３），（４）の構成は実施形態１～７のものを用いる。図６からは（３）カウンタ演算処理の後に８－１，８－２が追加された点が変更されている。
　８－１にて出力レベルＬｏｕｔをレベル指令Ｌ＊に１つ分近づけ、Ｓ８－２で出力レベルＬｏｕｔとレベル指令Ｌ＊が等しくなったかを確認する。そして、出力レベルＬｏｕｔとレベル指令Ｌ＊が等しければ（４）ゲート信号生成処理に進み、異なれば２－２および（３）カウンタ演算処理を再び行う。このようなループを設けることで、出力レベルＬｏｕｔがレベル指令Ｌ＊に一致するまでカウンタ演算処理が繰り返し行われることになる。
　（３）カウンタ演算処理，（４）ゲート信号生成処理については実施形態１～７のどれを用いてもよい。なお、（４）ゲート信号生成処理には、始めにＬｏｕｔ＝Ｌｏｕｔ＋ｓｉｇｎ（Ｌ＊－Ｌｏｕｔ）という処理がある。これは、Ｓ８－１ですでに行っているため省略してよい。ただ、出力レベルＬｏｕｔとレベル指令Ｌ＊が一致している状態で（４）ゲート信号生成処理が始まるため、処理があったとしても特に作用はなさず、省略せずとも問題は生じない。
　以上が、本実施形態８の構成であり、図２６によってレベル指令Ｌ＊に１制御周期で追従できるスイッチング負荷分散制御を行うことができる。また、本実施形態８は、これまでの実施形態と同様、詳細な演算方法は図２６に限らない。
　以上示したように、本実施形態８によれば、出力期間を格納位置で記録した配列を用いて、出力期間最大のセルを優先してレベル変化させるよう制御することでセルごとのスイッチング負荷の高度な分散を実現できる。
　また、実施形態６と組み合わせて用いることで、カウンタが絶えず加算されることによるオーバーフローを防止することが可能となる。また、実施形態１，３，５よりも少ないレジスタ数での実装が可能となる。また、実施形態１～５よりも処理を簡略化できる。
　また、実施形態７と組み合わせて用いることで、基本波１周期のスイッチング回数が少ない場合の直流電圧異常を防止できる。また、電圧２段変化への遅れ無き追従を行うことができる。
　また、特許文献１～３に対しては、テーブルを必要としない、最適モード時はＰＳ方式の三角波比較よりも高度に分散ができる、レベル指定までの制御方式に関係なく用いることができる、スイッチング負荷分散制御の前にセル電圧を定めておく必要がないという利点がある。
　以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

Claims (13)

  1. 　各相それぞれ複数のセルを直列接続した直列多重インバータの制御装置であって、
    　指令値に基づいてレベル指令を生成する上位制御部と、
    　前記各セルの出力レベルが＋１レベルあるいは－１レベルであることをセルがＯＮである、前記各セルの出力レベルが０レベルであることをセルがＯＦＦであるとすると、前記各セルのＯＮ出力期間情報およびＯＦＦ出力期間情報を記憶しておき、前記セルをＯＮ→ＯＦＦに変化させるパターンの場合はＯＮ出力期間が最も長いセルのゲート信号をＯＦＦし、前記セルをＯＦＦ→ＯＮに変化させるパターンの場合はＯＦＦ出力期間が最も長いセルのゲート信号をＯＮするスイッチング負荷分散制御部と、
    　を備えた直列多重インバータの制御装置。
  2. 　前記スイッチング負荷分散制御部は、
    　前記レベル指令と出力レベルに基づいて、前記セルをＯＦＦ→ＯＮに変化させるパターンＡ，前記セルをＯＮ→ＯＦＦに変化させるパターンＢ，レベル変化なしのパターンＣのうち何れかのパターンかを判定するパターン決定処理を行い、
    　前記パターンに基づいて、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報のカウンタ演算処理を行い、
    　前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報に基づいて、ゲート信号を生成するゲート信号生成処理を行う請求項１記載の直列多重インバータの制御装置。
  3. 　前記スイッチング負荷分散制御部は、
    　前記レベル指令と出力レベルに基づいて、前記セルをＯＦＦ→ＯＮに変化させるパターンＡ，前記セルをＯＮ→ＯＦＦに変化させるパターンＢ，レベル変化なしのパターンＣのうち何れかのパターンかを判定するパターン決定処理を行い、
    　前記パターンに基づいて、前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報のカウンタ演算処理を行い、
    　前記レベル指令と前記出力レベルに２レベル以上差がある場合は、前記パターン決定処理および前記カウンタ演算処理を繰り返し、
    　前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報に基づいて、ゲート信号を生成するゲート信号生成処理を行う請求項１記載の直列多重インバータの制御装置。
  4. 　前記カウンタ演算処理は、
    　各セルごとに、前記ＯＮ出力期間情報として値が出力期間の長さを示すＯＮカウンタおよび前記ＯＦＦ出力期間情報として値が出力期間の長さを示すＯＦＦカウンタを有し、
    　前記パターンＡの場合、前記ＯＦＦカウンタが最大値であるセルの前記ＯＦＦカウンタを０とし、前記ＯＦＦカウンタが最大値であるセルの前記ＯＮカウンタを１とし、値が正である前記ＯＮカウンタおよび値が正である前記ＯＦＦカウンタをインクリメントし、
    　前記パターンＢの場合、前記ＯＮカウンタが最大値であるセルの前記ＯＮカウンタを０とし、前記ＯＮカウンタが最大値であるセルの前記ＯＦＦカウンタを１とし、値が正である前記ＯＮカウンタおよび値が正である前記ＯＦＦカウンタをインクリメントし、
    　前記パターンＣの場合、値が正である前記ＯＮカウンタおよび値が正である前記ＯＦＦカウンタをインクリメントし、
    　前記ゲート信号生成処理は、
    　前記ＯＮカウンタが正ならそのセルをＯＮするゲート信号を生成し、前記ＯＮカウンタが０ならそのセルをＯＦＦとするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  5. 　前記カウンタ演算処理は、
    　各セルごとに、絶対値が出力期間の長さを示し、正であればＯＮ出力、負であればＯＦＦ出力を示すカウンタを有し、
    　前記パターンＡの場合、前記カウンタが最小値であるセルの前記カウンタを１とし、値が正である前記カウンタをインクリメントし、値が負である前記カウンタをデクリメントし、
    　前記パターンＢの場合、前記カウンタが最大値であるセルの前記カウンタを－１とし、値が正である前記カウンタをインクリメントし、値が負である前記カウンタをデクリメントし、
    　前記パターンＣの場合、値が正である前記カウンタをインクリメントし、値が負である前記カウンタをデクリメントし、
    　前記ゲート信号生成処理は、
    　前記カウンタが正ならそのセルをＯＮするゲート信号を生成し、前記カウンタが負ならそのセルをＯＦＦするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  6. 　前記カウンタ演算処理は、
    　各セルごとに、前記ＯＮ出力期間情報として値が出力期間の長さを示すＯＮカウンタおよび前記ＯＦＦ出力期間情報として値が出力期間の長さを示すＯＦＦカウンタを有し、
    　前記パターンＡの場合、前記ＯＦＦカウンタが最大値であるセルの前記ＯＦＦカウンタを０とし、前記ＯＦＦカウンタが最大値であるセルの前記ＯＮカウンタを１とし、値が正であるＯＮカウンタをインクリメントし、
    　前記パターンＢの場合、前記ＯＮカウンタが最大値であるセルの前記ＯＮカウンタを０とし、前記ＯＮカウンタが最大値であるセルの前記ＯＦＦカウンタを１とし、値が正である前記ＯＦＦカウンタをインクリメントし、
    　前記パターンＣの場合、処理無しとし、
    　前記ゲート信号生成処理は、
    　前記ＯＮカウンタが正ならそのセルをＯＮするゲート信号を生成し、前記ＯＮカウンタが０ならそのセルをＯＦＦするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  7. 　前記カウンタ演算処理は、
    　各セルごとに、絶対値が出力期間の長さを示し、正であればＯＮ出力、負であればＯＦＦ出力を示すカウンタを有し、
    　前記パターンＡの場合、前記カウンタが最小値であるセルの前記カウンタを１とし、値が正である前記カウンタをインクリメントし、
    　前記パターンＢの場合、前記カウンタが最大値であるセルの前記カウンタを－１とし、値が負である前記カウンタをデクリメントし、
    　前記パターンＣの場合、処理無しとし、
    　前記ゲート信号生成処理は、
    　前記カウンタが正ならそのセルをＯＮするゲート信号を生成し、前記カウンタが負ならそのセルをＯＦＦするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  8. 　前記カウンタ演算処理は、
    　前記ＯＮ出力期間情報として、ＯＮ状態のセルをＯＮの出力期間順に配列したＯＮカウンタと、前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列したＯＦＦカウンタと、を有し、
    　前記パターンＡの場合、前記ＯＦＦカウンタに配列されたセルのうち、ＯＦＦの出力期間が最も長いセルを前記ＯＮカウンタの最後尾に移動し、その他の前記ＯＦＦカウンタに配列されたセルを出力期間が長い方向へ１列詰め、
    　前記パターンＢの場合、前記ＯＮカウンタに配列されたセルのうち、ＯＮの出力期間が最も長いセルを前記ＯＦＦカウンタの最後尾に移動し、その他の前記ＯＮカウンタに配列されたセルを出力期間が長い方向へ１列詰め、
    　前記パターンＣの場合は、処理無しとし、
    　前記ゲート信号生成処理は、
    　前記ＯＮカウンタに配列されたセルをＯＮするゲート信号を生成し、前記ＯＮカウンタに配列されていないセルをＯＦＦするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  9. 　前記カウンタ演算処理は、
    　前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列するＯＦＦ領域と、ＯＮ状態のセルをＯＮの出力期間順に配列するＯＮ領域と、を有するカウンタを備え、
    　前記パターンＡの場合、ＯＦＦ領域に配列されたセルのうち、ＯＦＦの出力期間が最も長いセルをＯＮ領域の最後尾に移動し、その他のセルを出力期間が長い方向へ一列詰め、ＯＦＦ領域とＯＮ領域の境界をＯＦＦ領域を１つ分減らしＯＮ領域を１つ分増やす方向に変化させ、
    　前記パターンＢの場合、ＯＦＦ領域とＯＮ領域の境界をＯＦＦ領域を１つ分増やしＯＮ領域を１つ分減らす方向に変化させ、
    　前記パターンＣの場合、処理無しとし、
    　前記ゲート信号生成処理は、
    　前記ＯＮ領域に配列されたセルをＯＮするゲート信号を生成し、前記ＯＮ領域に配列されていないセルをＯＦＦするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  10. 　前記カウンタ演算処理は、
    　前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列するＯＦＦ領域と、ＯＮ状態のセルをＯＮの出力期間順に配列するＯＮ領域と、を有するカウンタを備え、
    　前記パターンＡの場合、ＯＦＦ領域とＯＮ領域の境界をＯＮ領域を１つ分増やしＯＦＦ領域を１つ分減らす方向に変化させ、
    　前記パターンＢの場合、ＯＮ領域に配列されたセルのうち、ＯＮの出力期間が最も長いセルをＯＦＦ領域の最後尾に移動し、その他のセルを出力期間が長い方向へ一列詰め、ＯＦＦ領域とＯＮ領域の境界をＯＮ領域を１つ分減らしＯＦＦ領域を１つ分増やす方向に変化させ、
    　前記パターンＣの場合、処理無しとし、
    　前記ゲート信号生成処理は、
    　前記ＯＮ領域に配列されたセルをＯＮするゲート信号を生成し、前記ＯＮ領域に配列されていないセルをＯＦＦするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  11. 　前記カウンタ演算処理は、
    　前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列するＯＦＦ領域と、ＯＮ状態のセルをＯＮの出力期間順に配列するＯＮ領域と、を有するカウンタを備え、
    　前記パターンＡの場合、優先度変更スイッチが０であればＯＦＦ領域に配列されたセルのうちＯＦＦの出力期間が最も長いセルをＯＮ領域の最後尾に移動し、優先度変更スイッチが１であればＯＦＦ領域に配列されたセルのうちＯＦＦの出力期間が２番目に長いセルをＯＮ領域の最後尾に移動し、その他のセルを出力期間が長い方向へ一列詰め、ＯＦＦ領域とＯＮ領域の境界をＯＦＦ領域を１つ分減らしＯＮ領域を１つ分増やす方向に変化させ、
    　前記パターンＢの場合、ＯＦＦ領域とＯＮ領域の境界をＯＦＦ領域を１つ分増やしＯＮ領域を１つ分減らす方向に変化させ、
    　前記パターンＣの場合、処理無しとし、
    　前記ゲート信号生成処理は、
    　前記ＯＮ領域に配列されたセルをＯＮするゲート信号を生成し、前記ＯＮ領域に配列されていないセルをＯＦＦするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  12. 　前記カウンタ演算処理は、
    　前記ＯＮ出力期間情報および前記ＯＦＦ出力期間情報として、ＯＦＦ状態のセルをＯＦＦの出力期間順に配列するＯＦＦ領域と、ＯＮ状態のセルをＯＮの出力期間順に配列するＯＮ領域と、を有するカウンタを備え、
    　前記パターンＡの場合、ＯＦＦ領域とＯＮ領域の境界をＯＮ領域を１つ分増やしＯＦＦ領域を１つ分減らす方向に変化させ、
    　前記パターンＢの場合、優先度変更スイッチが０であればＯＮ領域に配列されたセルのうちＯＮの出力期間が最も長いセルをＯＦＦ領域の最後尾に移動し、優先度変更スイッチが１であればＯＮ領域に配列されたセルのうちＯＮの出力期間が２番目に長いセルをＯＦＦ領域の最後尾に移動し、その他のセルを出力期間が長い方向へ一列詰め、ＯＦＦ領域とＯＮ領域の境界をＯＮ領域を１つ分減らしＯＦＦ領域を１つ分増やす方向に変化させ、
    　前記パターンＣの場合、処理無しとし、
    　前記ゲート信号生成処理は、
    　前記ＯＮ領域に配列されたセルをＯＮするゲート信号を生成し、前記ＯＮ領域に配列されていないセルをＯＦＦするゲート信号を生成する請求項２または３記載の直列多重インバータの制御装置。
  13. 　前記スイッチング負荷分散制御部は、
    　所定の条件時に、
    　前記セルをＯＮ→ＯＦＦに変化させるパターンの場合はＯＮ出力期間が最も長いセルではないセルのゲート信号をＯＦＦし、前記セルをＯＦＦ→ＯＮに変化させるパターンの場合はＯＦＦ出力期間が最も長いセルではないセルのゲート信号をＯＮする請求項１～８のうち何れかに記載の直列多重インバータの制御装置。
PCT/JP2020/021853 2019-09-06 2020-06-03 直列多重インバータの制御装置 WO2021044681A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP20859708.8A EP4027505B1 (en) 2019-09-06 2020-06-03 Serial multiplex inverter control device
US17/640,537 US11575331B2 (en) 2019-09-06 2020-06-03 Serial multiplex inverter control device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-162520 2019-09-06
JP2019162520A JP6856099B2 (ja) 2019-09-06 2019-09-06 直列多重インバータの制御装置

Publications (1)

Publication Number Publication Date
WO2021044681A1 true WO2021044681A1 (ja) 2021-03-11

Family

ID=74853130

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/021853 WO2021044681A1 (ja) 2019-09-06 2020-06-03 直列多重インバータの制御装置

Country Status (4)

Country Link
US (1) US11575331B2 (ja)
EP (1) EP4027505B1 (ja)
JP (1) JP6856099B2 (ja)
WO (1) WO2021044681A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856099B2 (ja) 2019-09-06 2021-04-07 株式会社明電舎 直列多重インバータの制御装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316801B2 (ja) 1999-09-16 2002-08-19 株式会社日立製作所 多重電力変換装置の制御方法及び多重電力変換装置
JP2006109688A (ja) 2004-09-10 2006-04-20 Meidensha Corp 多相直列多重電力変換装置のｐｗｍ制御方法
JP2006320103A (ja) 2005-05-12 2006-11-24 Fuji Electric Systems Co Ltd 直列多重電力変換装置の制御装置
JP2014100026A (ja) * 2012-11-15 2014-05-29 Toshiba Corp 無効電力補償装置
JP2017017976A (ja) * 2015-07-02 2017-01-19 エルエス産電株式会社Lsis Co., Ltd. モジュール型マルチレベルコンバータ及びモジュール型マルチレベルコンバータの電圧バランシング制御方法
JP2018098960A (ja) * 2016-12-15 2018-06-21 東芝三菱電機産業システム株式会社 無停電電源システム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476520A (en) * 1982-02-24 1984-10-09 Gallemore Elbert M Computer-controlled synthetic waveform generator
US4591965A (en) * 1984-10-19 1986-05-27 Dickerson Arthur F Inverter for use with solar arrays
US4739240A (en) * 1987-04-29 1988-04-19 General Electric Company Commutator for switched reluctance drive
JP2845705B2 (ja) * 1993-01-14 1999-01-13 日本電気株式会社 多レベル符号化変調通信装置
US5642275A (en) * 1995-09-14 1997-06-24 Lockheed Martin Energy System, Inc. Multilevel cascade voltage source inverter with seperate DC sources
US6847531B2 (en) * 2001-01-02 2005-01-25 General Electric Company System and method for regenerative PWM AC power conversion
US7164254B2 (en) * 2005-02-28 2007-01-16 Rockwell Automation Technologies, Inc. Modulation methods and apparatus for reducing common mode voltages
JP4429338B2 (ja) * 2006-09-11 2010-03-10 三洋電機株式会社 モータ制御装置、電流検出ユニット
JP5072097B2 (ja) * 2008-01-21 2012-11-14 学校法人東京電機大学 ３相電圧形インバータシステム
US8169107B2 (en) * 2008-05-30 2012-05-01 Siemens Industry, Inc. Method and system for reducing switching losses in a high-frequency multi-cell power supply
EP2538531B1 (en) * 2010-02-17 2015-04-08 Toyota Jidosha Kabushiki Kaisha Power supply device
JP5592236B2 (ja) * 2010-11-01 2014-09-17 株式会社日立製作所 電力変換装置
DE102011082946B4 (de) 2011-09-19 2013-12-19 Siemens Aktiengesellschaft Schaltoptimierung für einen Multilevel-Generator
JP5505449B2 (ja) * 2012-04-06 2014-05-28 株式会社デンソー 多相回転機の制御装置
CN103941189A (zh) * 2013-01-18 2014-07-23 拉碧斯半导体株式会社 电池监视系统、半导体装置、电池组系统及电池监视ic
FR3019699B1 (fr) * 2014-04-03 2016-05-13 Schneider Toshiba Inverter Europe Sas Convertisseur de puissance multi-niveaux
US9923484B2 (en) * 2014-10-31 2018-03-20 Ecole De Technologie Superieure Method and system for operating a multilevel electric power inverter
JP6426462B2 (ja) * 2014-12-24 2018-11-21 株式会社東芝 電力変換装置およびその制御方法
JP6488194B2 (ja) * 2015-05-26 2019-03-20 株式会社日立製作所 電源装置
WO2017223267A1 (en) * 2016-06-24 2017-12-28 Wayne State University Method and apparatus for uniform battery system state of charge management
SG11201912207RA (en) * 2017-06-16 2020-01-30 Tae Technologies Inc Multi-level hysteresis voltage controllers for voltage modulators and methods for control thereof
JP6390806B1 (ja) * 2017-08-02 2018-09-19 株式会社明電舎 インバータ装置
DE112018006967T5 (de) * 2018-01-29 2020-10-08 Mitsubishi Electric Corporation Reihen-Multiplex-Umrichter
WO2019150443A1 (ja) * 2018-01-30 2019-08-08 三菱電機株式会社 直列多重インバータ
JP6769526B1 (ja) * 2019-06-18 2020-10-14 株式会社明電舎 インバータシステム及びインバータシステムの制御方法
JP6856099B2 (ja) 2019-09-06 2021-04-07 株式会社明電舎 直列多重インバータの制御装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316801B2 (ja) 1999-09-16 2002-08-19 株式会社日立製作所 多重電力変換装置の制御方法及び多重電力変換装置
JP2006109688A (ja) 2004-09-10 2006-04-20 Meidensha Corp 多相直列多重電力変換装置のｐｗｍ制御方法
JP2006320103A (ja) 2005-05-12 2006-11-24 Fuji Electric Systems Co Ltd 直列多重電力変換装置の制御装置
JP2014100026A (ja) * 2012-11-15 2014-05-29 Toshiba Corp 無効電力補償装置
JP2017017976A (ja) * 2015-07-02 2017-01-19 エルエス産電株式会社Lsis Co., Ltd. モジュール型マルチレベルコンバータ及びモジュール型マルチレベルコンバータの電圧バランシング制御方法
JP2018098960A (ja) * 2016-12-15 2018-06-21 東芝三菱電機産業システム株式会社 無停電電源システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4027505A4

Also Published As

Publication number Publication date
EP4027505A1 (en) 2022-07-13
US20220337174A1 (en) 2022-10-20
EP4027505A4 (en) 2022-10-26
US11575331B2 (en) 2023-02-07
EP4027505B1 (en) 2023-12-27
JP6856099B2 (ja) 2021-04-07
JP2021044852A (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
JP3844060B2 (ja) Ｐｗｍパルス制御方法
KR0132580B1 (ko) 3 레벨 3 상 인버터 장치
JP5892955B2 (ja) 電力変換装置
US9647575B2 (en) Power converter
US9130481B2 (en) Power converting appartatus
JP5126550B2 (ja) マトリクスコンバータ
WO2011024351A1 (ja) 電力変換装置、及びその制御方法
US7426122B2 (en) Power-converter control apparatus employing pulse width modulation and adjusting duration of a zero-voltage vector
WO2021044681A1 (ja) 直列多重インバータの制御装置
WO2012134856A2 (en) Common mode hysteresis for pulse-width modulation drives
US7495421B2 (en) Multi-phase buck converter
JP6436072B2 (ja) 電圧変換システム
JPWO2015083477A1 (ja) 電動機駆動装置
JP2017034737A (ja) 電力変換装置の制御装置、制御方法、制御プログラム及び電力変換システム
JPH09182452A (ja) ３レベルインバータ装置
JP2006304576A (ja) 電力変換装置
KR102437257B1 (ko) 다이오드 클램핑 방식의 멀티레벨 llc 공진형 컨버터 제어 장치
RU2779892C1 (ru) Устройство управления последовательным мультиплексным инвертором
JP7202244B2 (ja) 電力変換装置
CN112567620B (zh) 逆变装置
US11223312B2 (en) Rotary machine control device
JP6493591B1 (ja) 三相多重インバータの制御方法および制御装置
JP2009213321A (ja) Ｐｗｍインバータ装置とその制御方法
JP2008301704A (ja) 電力変換装置
JP6546131B2 (ja) 電流形電力変換装置の制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20859708

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020859708

Country of ref document: EP

Effective date: 20220406