WO2020184053A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020184053A1
WO2020184053A1 PCT/JP2020/005573 JP2020005573W WO2020184053A1 WO 2020184053 A1 WO2020184053 A1 WO 2020184053A1 JP 2020005573 W JP2020005573 W JP 2020005573W WO 2020184053 A1 WO2020184053 A1 WO 2020184053A1
Authority
WO
WIPO (PCT)
Prior art keywords
main
width
terminal
main terminal
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/005573
Other languages
English (en)
French (fr)
Inventor
亮太 三輪
拓生 長瀬
寛 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN202080019853.3A priority Critical patent/CN113557603B/zh
Publication of WO2020184053A1 publication Critical patent/WO2020184053A1/ja
Priority to US17/468,952 priority patent/US20210407875A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/461—Leadframes specially adapted for cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/468—Circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • This disclosure relates to semiconductor devices.
  • Patent Document 1 proposes a semiconductor device.
  • the semiconductor device includes a semiconductor element having a first main electrode and a second main electrode, a sealing resin body for sealing the semiconductor element, and a main terminal (terminal portion) electrically connected to the corresponding main electrode. ing.
  • the semiconductor device of Patent Document 1 has one main terminal connected to the first main electrode and one second main terminal connected to the second main electrode as main terminals. Further reduction of inductance is required.
  • An object of the present disclosure is to provide a semiconductor device capable of suppressing a temperature rise of a main terminal while reducing an inductance.
  • the semiconductor device encloses at least one semiconductor element having a second main electrode through which a main current flows between the first main electrode and the first main electrode as a main electrode, and the semiconductor element.
  • a plurality of main terminals electrically connected to the sealing resin body and the corresponding main electrode inside the sealing resin body and extended to the outside of the sealing resin body for connection with other members. It is provided with a first main terminal electrically connected to the first main electrode and a second main terminal electrically connected to the second main electrode.
  • All main terminals protrude from one side of the sealing resin body.
  • the first main terminal and the second main terminal are alternately arranged so that the side surfaces face each other in one direction orthogonal to the thickness direction of the semiconductor element, and the width of the protruding portion of the main terminal in one direction is sealed.
  • the external connection portion to which other members are connected is wider than the boundary portion with the resin body.
  • the first main terminal and the second main terminal are alternately arranged so that the side surfaces face each other.
  • a plurality of pairs of side surfaces of a first main terminal and a second main terminal facing each other are formed. Thereby, the inductance can be reduced.
  • the width of the area where all the terminals are arranged is less than the width of one surface at the boundary portion.
  • the main terminal extends in a direction orthogonal to one direction over the inside and outside of the sealing resin body.
  • the ratio of the gap between the terminals increases. Since the energized region of the main terminal becomes smaller, for example, it becomes difficult for DC current to flow, and there is a concern that the main terminal may be affected by the temperature rise due to energization.
  • the DC current is a current that flows at a steady state when the semiconductor element is on.
  • the width of the external connection portion is wider than the width of the boundary portion in the protruding portion of the main terminal.
  • the energizing region of the main terminal is large. Further, outside the sealing resin body, the heat dissipation area by the main terminal is increased. Therefore, the temperature rise of the main terminal can be suppressed.
  • FIG. 1 is a diagram showing a schematic configuration of a power conversion device to which the semiconductor device of the first embodiment is applied.
  • FIG. 2 is a plan view showing a semiconductor device.
  • FIG. 3 is a plan view of FIG. 2 as viewed from the A direction.
  • FIG. 4 is a cross-sectional view taken along the line VV of FIG.
  • FIG. 5 is an enlarged view of the periphery of the main terminal in FIG.
  • FIG. 6 is a diagram showing the relationship between the number of main terminals, the inductance, and the terminal temperature in the reference example.
  • FIG. 7 is a diagram showing a proximity effect.
  • FIG. 8 is an enlarged view of the periphery of the main terminal in the semiconductor device of the second embodiment.
  • FIG. 9 is a plan view showing a semiconductor module and a laminate.
  • FIG. 10 is an enlarged view of the periphery of the main terminal in the semiconductor module provided with the semiconductor device of the third embodiment.
  • FIG. 11 is a diagram showing a semiconductor device of the fourth embodiment.
  • FIG. 12 is a cross-sectional view taken along the line VII-VII of FIG.
  • FIG. 13 is a cross-sectional view taken along the line VIII-VIII of FIG.
  • FIG. 14 is an enlarged view of the region XIV shown in FIG.
  • the thickness direction of the semiconductor element is referred to as the Z direction
  • one direction orthogonal to the Z direction is referred to as the X direction
  • a direction orthogonal to both the Z direction and the X direction is indicated as the Y direction.
  • the shape along the XY plane defined by the X direction and the Y direction described above is defined as a planar shape.
  • the power conversion device 1 shown in FIG. 1 is mounted on, for example, an electric vehicle or a hybrid vehicle.
  • the power conversion device 1 performs power conversion between the DC power supply 2 and the motor generator 3.
  • the DC power supply 2 is a rechargeable secondary battery such as a lithium ion battery or a nickel hydrogen battery.
  • the motor generator 3 is a rotary electric machine of a three-phase AC system.
  • the motor generator 3 functions as a traveling drive source of the vehicle, that is, an electric motor.
  • the motor generator 3 functions as a generator during regeneration.
  • the power converter 1 has a smoothing capacitor 4 and an inverter 5 which is a power converter.
  • the positive electrode side terminal of the smoothing capacitor 4 is connected to the positive electrode which is the electrode on the high potential side of the DC power supply 2, and the negative electrode side terminal is connected to the negative electrode which is the electrode on the low potential side of the DC power supply 2.
  • the inverter 5 converts the input DC power into a three-phase AC having a predetermined frequency and outputs it to the motor generator 3.
  • the inverter 5 converts the AC power generated by the motor generator 3 into DC power.
  • the inverter 5 is a DC-AC converter.
  • the inverter 5 is configured to include a three-phase upper and lower arm circuit 6.
  • a high potential power supply line 7 which is a power supply line on the positive electrode side
  • a low potential power supply line 8 which is a power supply line on the negative electrode side.
  • the connection points between the upper arm and the lower arm are connected to the output line 9 to the motor generator 3.
  • an n-channel type insulated gate bipolar transistor 6i (hereinafter referred to as an IGBT 6i) is adopted as a switching element constituting each arm.
  • FWD6d which is a diode for reflux, is connected to each of the IGBTs 6i in antiparallel.
  • the upper and lower arm circuits 6 for one phase are configured to have two IGBTs 6i.
  • the collector electrode of the IGBT 6i is connected to the high potential power supply line 7.
  • the emitter electrode of the IGBT 6i is connected to the low potential power supply line 8. Then, the emitter electrode of the IGBT 6i in the upper arm and the collector electrode of the IGBT 6i in the lower arm are connected to each other.
  • the power conversion device 1 may include a converter which is a power converter different from the inverter 5, a drive circuit of the inverter 5 and switching elements constituting the converter, and the like.
  • the converter is a DC-DC converter that converts a DC voltage into a DC voltage having a different value.
  • the semiconductor device 20 includes a sealing resin body 30, a semiconductor element 40, a heat sink 50, a terminal 60, and a lead frame 70 including a main terminal 71 and a signal terminal 73. There is. In FIG. 4, the main terminal 71E is also shown for convenience.
  • the sealing resin body 30 seals a part of other elements constituting the semiconductor device 20. The rest of the other elements are exposed to the outside of the sealing resin body 30.
  • the sealing resin body 30 seals, for example, the semiconductor element 40.
  • the sealing resin body 30 seals a connecting portion formed between other elements constituting the semiconductor device 20.
  • the sealing resin body 30 seals the connection portion between the semiconductor element 40 and the heat sink 50.
  • the sealing resin body 30 seals the connection portion between the semiconductor element 40 and the terminal 60.
  • the sealing resin body 30 seals the connection portion between the terminal 60 and the heat sink 50.
  • the sealing resin body 30 seals the connection portion between the heat sink 50 and the main terminal 71.
  • the sealing resin body 30 is made of, for example, an epoxy resin.
  • the sealing resin body 30 is molded by, for example, a transfer molding method.
  • the sealing resin body 30 may be referred to as a mold resin.
  • the sealing resin body 30 has one side surface 300 and a back surface 301 opposite to the one side surface 300 in the Z direction.
  • the front surface 300 and the back surface 301 are, for example, flat surfaces.
  • the sealing resin body 30 has a side surface connecting the front surface 300 and the back surface 301. As shown in FIG. 2, the sealing resin body 30 of the present embodiment has a substantially rectangular shape in a plane.
  • the sealing resin body 30 has a side surface 302 on which the main terminal 71 projects to the outside and a side surface 303 on which the signal terminal 73 projects to the outside.
  • the side surface 303 is a surface opposite to the side surface 302 in the Y direction.
  • the semiconductor element 40 is formed by forming an element on a semiconductor substrate such as Si, SiC, or GaN.
  • the semiconductor device 20 includes at least one semiconductor element 40.
  • the semiconductor element 40 has a gate electrode and a main electrode 41 through which a main current flows.
  • the semiconductor element 40 constitutes one of the above-mentioned arms.
  • the semiconductor element 40 is sometimes referred to as a semiconductor chip.
  • the above-mentioned IGBT 6i and FWD 6d are formed on the semiconductor substrate.
  • RC (Reverse Conducting) -IGBT is adopted as the semiconductor element 40.
  • the elements formed on the semiconductor substrate have a vertical structure so that the main current flows in the Z direction.
  • the gate electrode has, for example, a trench structure.
  • the semiconductor element 40 has main electrodes on both sides in its thickness direction, that is, in the Z direction.
  • the collector electrode 41C is provided on one side, and the emitter electrode 41E is provided on the back surface opposite to one side.
  • the collector electrode 41C also serves as the cathode electrode of the FWD 6d.
  • the emitter electrode 41E also serves as an anode electrode of the FWD 6d.
  • the collector electrode 41C is formed on almost the entire surface of one surface.
  • the emitter electrode 41E is formed on a part of the back surface.
  • the collector electrode 41C corresponds to the first main electrode, and the emitter electrode 41E corresponds to the second main electrode.
  • the semiconductor element 40 has a pad 42, which is an electrode for signals, on the forming surface of the emitter electrode 41E.
  • the pad 42 is formed at a position different from that of the emitter electrode 41E.
  • the pad 42 is electrically separated from the emitter electrode 41E.
  • the semiconductor element 40 has a substantially rectangular shape in a plane.
  • the pad 42 is formed at an end portion of the emitter electrode 41E opposite to the forming region in the Y direction.
  • the semiconductor element 40 has, for example, five pads 42.
  • the pad 42 has a gate electrode, a potential detection of the emitter electrode 41E, a current sense, and a temperature detection of the semiconductor element 40.
  • the pad 42 for temperature detection includes an anode potential and a cathode potential of a temperature sensitive diode which is a temperature detection element.
  • the five pads 42 are formed side by side in the X direction.
  • an Al-based material can be used as a constituent material of electrodes such as the main electrode 41 and the pad 42.
  • Cu When joining by solder or the like, it is preferable to contain Cu as a material.
  • AlCuSi can be used.
  • the heat sink 50 is arranged so as to sandwich the semiconductor element 40 in the Z direction.
  • the heat sink 50 functions to dissipate at least the heat generated by the semiconductor element 40. Therefore, the heat sink 50 may be referred to as a heat radiating member.
  • the heat sink 50 of the present embodiment also functions as wiring for electrically connecting the semiconductor element 40 and the main terminal 71.
  • the heat sink 50 constitutes the main circuit of the inverter 5. Therefore, the heat sink 50 may be referred to as a wiring member.
  • the heat sink 50 for example, a metal plate, a composite material of an electric insulator such as resin or ceramics, and a metal body can be adopted.
  • the same type of member may be used for the heat sink 50C and the heat sink 50E, or different members may be used.
  • the heat sink 50 is formed by using a metal plate containing Cu.
  • the heat sinks 50 are provided in pairs so as to sandwich the semiconductor element 40.
  • the semiconductor device 20 has a heat sink 50C arranged on the collector electrode 41C side and a heat sink 50E arranged on the emitter electrode 41E side as a pair of heat sinks 50.
  • the heat sink 50 corresponds to a heat radiating member.
  • the heat sink 50C corresponds to the first heat radiating member, and the heat sink 50E corresponds to the second heat radiating member.
  • the heat sinks 50C and 50E are provided so as to include the semiconductor element 40 in a plan view from the Z direction.
  • the heat sink 50C has a mounting surface 500C on the semiconductor element 40 side and a heat dissipation surface 501C opposite to the mounting surface 500C in the Z direction.
  • the heat sink 50E has a mounting surface 500E and a heat radiating surface 501E.
  • the mounting surfaces 500C and 500E face each other in the Z direction.
  • the mounting surfaces 500C and 500E are substantially parallel to each other.
  • the heat sinks 50C and 50E of the present embodiment have a substantially rectangular shape in a plane.
  • the heat sinks 50C and 50E have substantially the same shape and size as each other.
  • the heat sinks 50C and 50E are arranged so as to substantially coincide with each other in a plan view from the Z direction.
  • each of the heat sinks 50C and 50E is sealed by the sealing resin body 30.
  • the heat dissipation surface 501C of the heat sink 50C is exposed from the sealing resin body 30.
  • the heat dissipation surface 501C is substantially flush with the surface 300.
  • a portion of the surface of the heat sink 50C, excluding the connection portion with the collector electrode 41C, the heat dissipation surface 501C, and the connection portion with the corresponding main terminal 71C, is covered with the sealing resin body 30.
  • the heat radiating surface 501E of the heat sink 50E is exposed from the sealing resin body 30.
  • the heat radiating surface 501E is substantially flush with the back surface 301.
  • the portion of the surface of the heat sink 50E excluding the connection portion with the terminal 60, the heat dissipation surface 501E, and the connection portion with the corresponding main terminal 71E is covered with the sealing resin body 30.
  • the collector electrode 41C of the semiconductor element 40 is connected to the mounting surface 500C of the heat sink 50C via the joining member 80.
  • a terminal 60 is connected to the mounting surface 500E of the heat sink 50E via a joining member 80.
  • a conductive paste containing solder, Ag, or the like can be used as the joining member 80. In this embodiment, solder is used as the joining member 80.
  • the terminal 60 functions as a wiring that electrically connects the emitter electrode 41E and the heat sink 50E.
  • the terminal 60 functions to dissipate the heat generated by the semiconductor element 40.
  • the terminal 60 is formed by using a material having excellent conductivity and thermal conductivity, for example, a metal material such as Cu.
  • the terminal 60 is provided so as to substantially coincide with the emitter electrode 41E in a plan view in the Z direction.
  • the terminal 60 has a substantially rectangular parallelepiped shape.
  • the emitter electrode 41E of the semiconductor element 40 is connected to the surface opposite to the connection surface with the heat sink 50E via the bonding member 80.
  • the lead frame 70 has a main terminal 71 and a signal terminal 73 as external connection terminals.
  • the lead frame 70 is configured as a separate member from the heat sink 50.
  • the lead frame 70 is formed by processing a metal plate made of Cu or the like by a press or the like.
  • the main terminal 71 is an external connection terminal through which the main current flows.
  • the lead frame 70 has a plurality of main terminals 71.
  • the main terminal 71 is electrically connected to the corresponding main electrode of the semiconductor element 40.
  • the semiconductor device 20 has a main terminal 71C corresponding to the collector electrode 41C and a main terminal 71E corresponding to the emitter electrode 41E as the main terminal 71.
  • the main terminal 71C corresponds to the first main terminal, and the main terminal 71E corresponds to the second main terminal.
  • the main terminal 71C is sometimes referred to as a collector terminal.
  • the main terminal 71E is sometimes referred to as an emitter terminal.
  • Each of the main terminals 71 extends inside and outside the sealing resin body 30.
  • the main terminal 71 extends from the inside of the sealing resin body 30 in the Y direction and in a direction away from the semiconductor element 40. All the main terminals 71 project outward from the side surface 302 of the sealing resin body 30. At least the protruding portions of the main terminal 71 are aligned in the X direction. Details of the main terminal 71 will be described later.
  • the signal terminal 73 is connected to the pad 42 of the corresponding semiconductor element 40.
  • the lead frame 70 has a plurality of signal terminals 73.
  • the signal terminal 73 is connected to the pad 42 inside the sealing resin body 30.
  • the five signal terminals 73 connected to the pads 42 extend in the Y direction and away from the semiconductor element 40, respectively.
  • the signal terminals 73 are arranged side by side in the X direction. All signal terminals 73 project outward from the side surface 303 of the sealing resin body 30.
  • the signal terminal 73 of this embodiment is connected to the pad 42 via a bonding wire 81.
  • the bonding member 80 may be used instead of the bonding wire 81.
  • the semiconductor element 40, a part of each heat sink 50, a part of each of the terminal 60 and the main terminal 71, and a part of each of the signal terminals 73 are formed by the sealing resin body 30. , Is integrally sealed. That is, the elements constituting one arm are sealed.
  • Such a semiconductor device 20 is sometimes referred to as a 1in1 package.
  • the main terminal 71 is connected to the corresponding heat sink 50.
  • the connection portion with the heat sink 50 is sealed by the sealing resin body 30.
  • the semiconductor device 20 has at least one of the main terminals 71C and 71E.
  • the semiconductor device 20 includes three or more main terminals 71.
  • the main terminals 71C and 71E are alternately arranged in the X direction, which is the alignment direction. Alternate means that the main terminals 71C and the main terminals 71E are adjacent to each other in the arrangement direction. In the adjacent main terminals 71C and 71E, the side surfaces 710C and 710E face each other. The main terminals 71C and 71E are arranged so that the side surfaces 710C and 710E face each other, not the plate surfaces facing each other. As shown in FIG. 3, the semiconductor device 20 has a plurality of sets of facing side surfaces 710C and 710E.
  • Adjacent main terminals 71C and 71E face each other in a part of the total length. Adjacent main terminals 71C and 71E face each other in at least a part in the plate thickness direction. For example, the arrangement may be shifted in the plate thickness direction. Preferably, one of the facing side surfaces 710C and 710E is arranged to face the other one in the entire area in the thickness direction.
  • the minimum alternating configuration is a combination of two main terminals 71C and one main terminal 71E, or a combination of one main terminal 71C and two main terminals 71E.
  • the main terminals 71C, the main terminals 71E, and the main terminals 71C are arranged in this order in the arrangement direction.
  • two sets of side surfaces 710C and 710E facing each other are formed.
  • the semiconductor device 20 includes seven main terminals 71.
  • the semiconductor device 20 includes three main terminals 71C and four main terminals 71E.
  • the semiconductor device 20 has eight sets of facing side surfaces 710C and 710E.
  • the plate thickness of the main terminal 71 is made to be substantially uniform over the entire length.
  • the plate thickness of the main terminal 71C and the plate thickness of the main terminal 71E are substantially equal to each other.
  • the protruding portion of the main terminal 71 is arranged at substantially the same position in the Z direction. In the protruding portion, the adjacent main terminals 71C and 71E face each other in almost the entire thickness direction.
  • the main terminal 71 has a bent portion in the sealing resin body 30. Adjacent main terminals 71C and 71E face each other at a portion distant from the semiconductor element 40 than the bent portion. The main terminals 71C and 71E project from the sealing resin body 30 at positions between the mounting surfaces 500C and 500E in the Z direction. The main terminals 71C and 71E have a crank shape in the YZ plane.
  • the main terminal 71C has an internal connection portion 711C, an external connection portion 712C, a boundary portion 713C, a narrow width portion 714C, a widening portion 715C, and a connecting portion 716C.
  • the main terminal 71E has an internal connection portion 711E, an external connection portion 712E, a boundary portion 713E, a narrow width portion 714E, a widening portion 715E, and a connecting portion 716E.
  • the internal connection portions 711C, 711E and the external connection portions 712C, 712E are terminal portions to which other members are connected in the main terminals 71C, 71E.
  • the internal connection portions 711C and 711E are connection portions provided in the sealing resin body 30.
  • the internal connection portions 711C and 711E are connected to the corresponding heat sinks 50C and 50E.
  • the external connection portions 712C and 712E are connection portions provided outside the sealing resin body 30. Elements other than the elements constituting the semiconductor device 20, that is, other members are connected to the external connection portions 712C and 712E.
  • the bus bar constituting the high potential power supply line 7 is connected to the external connection unit 712C, and the bus bar constituting the output line 9 is connected to the external connection unit 712E.
  • the bus bar constituting the output line 9 is connected to the external connection portion 712C, and the bus bar constituting the low potential power supply line 8 is connected to the external connection portion 712E.
  • the internal connection portions 711C and 711E are provided at one end of the main terminals 71C and 71E, and the external connection portions 712C and 712E are provided at the other end in the extension direction.
  • the internal connection portion 711C is connected to the mounting surface 500C of the heat sink 50C via the joining member 80.
  • the internal connection portion 711E is connected to the mounting surface 500E of the heat sink 50E via the joining member 80.
  • the internal connection portions 711C and 711E are connected to the heat sinks 50C and 50E near the end opposite to the signal terminal 73.
  • the boundary portions 713C and 713E are boundary portions of the main terminals 71C and 71E between the portion protruding from the side surface 302 to the outside of the sealing resin body 30 and the portion covered with the sealing resin body 30.
  • the boundary portions 713C and 713E can be said to be the root portion of the protruding portion.
  • the boundary portions 713C and 713E are provided between the internal connection portions 711C and 711E and the external connection portions 712C and 712E.
  • the widths of the external connection portions 712C and 712E are defined as W1, and the widths of the boundary portions 713C and 713E are defined as W2.
  • the widths W1 and W2 are illustrated for one main terminal 71E.
  • the widths W1 and W2 are the lengths of different portions within one main terminal 71.
  • the width is a length along the X direction, which is the alignment direction, at the main terminal 71.
  • the width W1 of the external connection portion 712C is wider than the width W2 of the boundary portion 713C.
  • the width W1 of the external connection portion 712E is wider than the width W2 of the boundary portion 713E. Further, in all the main terminals 71, the widths W1 of the external connection portions 712C and 712E are substantially equal to each other. In all the main terminals 71, the widths W2 of the boundary portions 713C and 713E are substantially equal to each other.
  • the narrow width portions 714C and 714E and the widening portions 715C and 715E are portions of the main terminals 71C and 71E extending in a direction orthogonal to the alignment direction, that is, in the Y direction.
  • the narrow width portion 714C includes the boundary portion 713C and is a portion extending inside and outside the sealing resin body 30.
  • the narrow width portion 714E includes the boundary portion 713E and is a portion extending inside and outside the sealing resin body 30.
  • the widened portion 715C includes the external connecting portion 712C and is wider than the narrowed portion 714C.
  • the widening portion 715E includes the external connecting portion 712E and is a portion wider than the narrowing portion 714E.
  • External connection portions 712C and 712E are provided at one end of the widening portions 715C and 715E.
  • the narrow width portions 714C and 714E include the corresponding internal connection portions 711C and 711E. Internal connection portions 711C and 711E are provided at one end of the narrow width portions 714C and 714E. Therefore, the width of the narrow width portions 714C and 714E is the above-mentioned width W2, and the width of the widening portions 715C and 715E is the above-mentioned width W1.
  • the narrow width portions 714C and 714E are extended with a width W2.
  • the widening portions 715C and 715E are extended with a width W1. Further, in all the main terminals 71, the widths W1 of the widening portions 715C and 715E are substantially equal to each other. In all the main terminals 71, the widths W2 of the narrow width portions 714C and 714E are substantially equal to each other.
  • connecting portion 716C is connected to the narrow width portion 714C, and the other end is connected to the widening portion 715C.
  • one end of the connecting portion 716E is connected to the narrow width portion 714E, and the other end is connected to the widening portion 715E.
  • the connecting portions 716C and 716E connect the corresponding narrow width portions 714C and 714E and the widening portions 715C and 715E.
  • the connecting portions 716C and 716E include a portion wider than the boundary portions 713C and 713E.
  • the width W11 of the arbitrary first position is set to be equal to or larger than the width W12 of the arbitrary second position.
  • the second position is a position closer to the side surface 302 of the sealing resin body 30 than the first position.
  • the widths W11 and W12 are illustrated in one main terminal 71E.
  • the width of the connecting portions 716C and 716E is widened as it approaches the widening portions 715C and 715E.
  • the width of the connecting portions 716C and 716E gradually increases from the narrow width portions 714C and 714E sides toward the widening portions 715C and 715E sides.
  • the width W11 is wider than the width W12.
  • the gap 71G between the adjacent main terminals 71C and 71E is almost constant over the total length of the facing region.
  • the gap 71G between the boundary portions 713C and 713E and the gap 71G between the external connection portions 712C and 712E are substantially equal to each other.
  • the gap 71G is set to a predetermined interval that can secure electrical insulation between the main terminals 71C and 71E.
  • the gap 71G is constant at the plurality of main terminals 71.
  • the inclination angle of the connecting portions 716C and 716E with respect to the Y direction becomes larger as the distance from the center of the main terminal 71 in the arranging direction increases.
  • the farther away from the center the larger the deviation between the corresponding narrow width portions 714C, 714E and the widening portions 715C, 715E in the X direction.
  • the deviation of the position in the X direction is the deviation of the center position of the width.
  • the inclination angle is an angle formed by a virtual line passing through the center position of the width and a virtual line along the Y direction.
  • the width W21 of the arrangement area of the main terminal 71 is wider than the width W22 of the heat sink 50 (metal body).
  • the arrangement area of the main terminals 71 is an area between the outside and the outside of the main terminals 71 at both ends in the arrangement direction of the main terminals 71, and is hereinafter referred to as a terminal area.
  • the terminal area is wider than the heat sink 50 in the portion including the external connection portions 712C and 712E.
  • the center of the main terminal 71 described above is the center of the terminal area.
  • the center of the main terminal 71 substantially coincides with the center line CL passing through the element center of the semiconductor element 40.
  • the main terminals 71C and 71E are arranged line-symmetrically with respect to the center line CL.
  • the element center is the center of the semiconductor element 40 when there is one semiconductor element 40 as in the present embodiment. When there are two semiconductor elements 40, for example, it is the central position between the centers in the alignment direction of the two semiconductor elements 40.
  • the center line CL is a virtual line orthogonal to the X direction and passing through the element center.
  • the center line CL shown in FIG. 5 is provided at the alternate long and short dash line position indicated by the cross section in FIG.
  • the main terminals 71C and 71E have tie bar marks 720C and 720E.
  • the tie bar marks 720C and 720E are formed in and near the connecting portion of the tie bar 72.
  • the tie bar marks 720C and 720E are cutting marks of the tie bar 72.
  • the tie bar 72 is removed as an unnecessary portion of the lead frame 70 after molding the sealing resin body 30. Due to the removal of the tie bar 72, the main terminal 71C and the main terminal 71E are electrically separated in the semiconductor device 20.
  • the tie bar 72 is connected to the connecting portions 716C and 716E in the state before cutting.
  • the tie bar 72 connects the connecting portions 716C and 716E to each other and fixes them to an outer peripheral frame of the lead frame 70 (not shown).
  • One end of the connecting portions 716C and 716E is connected to the narrow width portions 714C and 714E, and the other end is connected to the widening portions 715C and 715E.
  • the tie bar 72 is provided at a position closer to the other end than one end of the connecting portions 716C and 716E, and is provided at a position closer to one end than the other end.
  • the tie bar 72 is provided apart from the narrow width portions 714C and 714E and the widening portions 715C and 715E.
  • the tie bar marks 720C and 720E are also provided at positions closer to the other end than one end of the connecting portions 716C and 716E, and are provided closer to one end than the other end.
  • the tie bar marks 720C and 720E are provided apart from the narrow width portions 714C and 714E and the widening portions 715C and 715E.
  • the main terminals 71C and 71E are arranged alternately.
  • the side surfaces 710C and 710E of the adjacent main terminals 71C and 71E face each other.
  • the directions of the main currents of the main terminal 71C and the main terminal 71E are substantially opposite to each other.
  • the side surface is smaller than the plate surface, which is the surface in the plate thickness direction, but the main terminal 71 has a plurality of sets of opposite side surfaces 710C and 710E. Therefore, the inductance can be effectively reduced.
  • a plurality of main terminals 71C and 71E of the same type are used in parallel. This also makes it possible to reduce the inductance.
  • FIG. 6 shows the relationship between the total number of main terminals, the inductance, and the terminal temperature for the reference example.
  • the widths of the main terminals 71 are assumed to be equal in total length.
  • the width of the terminal area was kept constant. From FIG. 6, it is clear that the inductance can be reduced as the number of main terminals increases, that is, the number of pairs of facing surfaces increases.
  • the main terminal 71C has three and the main terminal 71E has four. Therefore, the inductance can be effectively reduced. As a result, the surge voltage generated by switching the IGBT 6i can be reduced.
  • the width of the terminal region is less than the width of one surface at the boundary portion.
  • the main terminal has a constant width and is drawn out from the inside of the sealing resin body.
  • the ratio of the gap between the terminals increases.
  • the cross-sectional area of each of the main terminals becomes smaller, and the energized region becomes smaller at the main terminals having the same potential. Therefore, for example, it becomes difficult for a DC current to flow. Therefore, as shown in FIG. 6, as the number of main terminals increases, the temperature of the main terminals rises. The rise in terminal temperature may cause peeling of the sealing resin body, for example.
  • the DC current is a current (direct current) that flows in a steady state when the semiconductor element (switching element) is on.
  • the AC current is a current (alternating current) that flows when the semiconductor element is switched. Most of the heat generated by the semiconductor device 20 is generated by the DC current.
  • the width W1 of the external connection portions 712C and 712E is wider than the width W2 of the boundary portions 713C and 713E. Since the energizing region of the main terminal 71 is larger than that of the configuration in which the main terminals are pulled out with the same width, heat generation of the main terminal 71 can be suppressed. It is possible to suppress heat generation mainly due to DC current. Further, since the heat radiation area by the main terminal 71 is large outside the sealing resin body 30, the generated heat can be effectively dissipated. Therefore, the temperature rise of the main terminal 71 can be suppressed. As shown by the broken line arrow in FIG. 6, even if the number of main terminals is the same, the terminal temperature can be lowered as compared with the reference example shown by the solid line.
  • the semiconductor device 20 of the present embodiment it is possible to suppress the temperature rise of the main terminal 71 while reducing the inductance.
  • the shape of the main terminal 71 is not particularly limited. As described above, at least width W1> width W2 may be satisfied.
  • the main terminal 71 has a portion wider than the width W2 between the boundary portions 713C and 713E and the external connection portions 712C and 712E. Further, from the boundary portions 713C and 713E to the external connection portions 712C and 712E, the width W11 of the first position is set to be equal to or larger than the width W12 of the second position closer to the side surface 302 than the first position.
  • the main terminal 71 is widened from the boundary portions 713C and 713E to the external connection portions 712C and 712E while satisfying the relationship of width W1> width W2. Therefore, the temperature rise of the main terminal 71 can be effectively suppressed.
  • the arrangement of the main terminal 71 with respect to the heat sink 50 is not particularly limited.
  • the width W21 of the terminal region in the external connection portions 712C and 712E is wider than the width W22 of the heat sink 50.
  • the width of the terminal region at the boundary portions 713C and 713E is narrower than the width W22 of the side surface 302 and the heat sink 50.
  • the width W21 may be substantially equal to the width W22.
  • connection position of the tie bar 72 with respect to the main terminal 71 is not particularly limited.
  • the main terminal 71 is extended in the Y direction and has narrow width portions 714C, 714E and widening portions 715C, 715E and connecting portions 716C, 716E having different widths.
  • the farther away from the center of the main terminal 71 the larger the positional deviation between the narrow width portions 714C and 714E and the widening portions 715C and 715E in the X direction.
  • the connecting portion between the connecting portions 716C and 716E and the narrowing portions 714C and 714E, and the connecting portion between the connecting portions 716C and 716E and the widening portions 715C and 715E are bent on both sides of the width.
  • tie bar marks 720C and 720E are formed at positions separated from the narrowing portions 714C and 714E and the widening portions 715C and 715E.
  • the tie bar 72 can be cut so as not to include the bent portion. It is also possible to lengthen the narrow width portions 714C, 714E and the widening portions 715C, 715E at the protruding portion of the main terminal 71, and connect the tie bar 72 to the narrow width portions 714C, 714E and the widening portions 715C, 715E. is there.
  • the inductance increases.
  • the tie bar 72 can be easily removed while suppressing an increase in inductance by using the connecting portions 716C and 716E that are structurally generated.
  • the main terminals 71C and 71E are arranged line-symmetrically with respect to the center line CL of the semiconductor element 40.
  • the main current flows so as to be line-symmetric with respect to the center line CL.
  • the main current flows almost evenly on the left and right sides of the center line CL.
  • the inductance can be further reduced.
  • local heat generation can be suppressed.
  • the number of main terminals 71C may be larger than the number of main terminals 71E.
  • the number of main terminals 71C may be four and the number of main terminals 71E may be three.
  • the main terminals 71C are arranged at both ends in the alignment direction.
  • the signal terminal 73 is connected to the pad 42 via the bonding wire 81, but the present invention is not limited to this.
  • a configuration may be adopted in which the signal terminal 73 is connected to the pad 42 via the joining member 80.
  • the semiconductor device 20 includes a terminal 60, but the present invention is not limited thereto. It is also possible to configure the terminal 60 without the terminal 60.
  • the heat sink 50E having a convex portion on the mounting surface 500E side, it is possible to adopt the bonding wire 81 but not to provide the terminal 60.
  • connection position of the main terminal 71 with respect to the heat sink 50 is not limited to the above example.
  • the main terminal 71 may be connected to the side surface of the corresponding heat sink 50.
  • main terminal 71 and the signal terminal 73 are configured as a part of the lead frame 70, but the present invention is not limited to this. At least one of the main terminals 71C and 71E may be integrally connected to the heat sinks 50C and 50E.
  • This embodiment is a modification based on the preceding embodiment.
  • the widths of all the external connection portions 712C and 712E are substantially equal to each other.
  • the width of the main terminals 71 at both ends may be narrower than the width of the central main terminal 71.
  • the widths of the internal connection portions 711C and 711E are substantially equal to each other.
  • the widths of the external connection portions 712C and 712E are substantially equal to each other.
  • the main terminal 71E located at both ends the main terminal 71C is not arranged on the outside, and the main terminal 71C is arranged only on the inside. Due to the proximity effect, AC current flows in the area inside the main terminals 71E located at both ends. Of the main terminals 71E at both ends, almost no AC current flows in the outer region 71a.
  • the solid arrow shown in FIG. 7 indicates the flow of AC current at a predetermined timing. Note that FIG. 7 corresponds to FIG.
  • the number of main terminals 71C and 71E is different, so that the energization region is different. Specifically, the energizing region of the main terminals having a small number of lines is smaller than the energizing area of the main terminals having a large number of lines. In the configuration shown in FIG. 7, the energized region of the main terminal 71C is smaller than the energized region of the main terminal 71E.
  • FIG. 8 shows the periphery of the main terminal 71 in the semiconductor device 20 of the present embodiment, and corresponds to FIG. Similar to FIG. 7, the semiconductor device 20 includes three main terminals 71C and four main terminals 71E.
  • the gap 71G is substantially equalized between the terminals 71 as in the prior embodiment.
  • Main terminals 71C and main terminals 71E are alternately arranged through a predetermined gap.
  • the width of the main terminals 71E located at both ends is narrower than that in FIG. 7.
  • the width of the internal connection portions 711E at both ends is narrower than the width of the central internal connection portions 711C and 711E sandwiched between both ends.
  • the width of the external connection portions 712E at both ends is narrower than the width of the central external connection portions 712C and 712E.
  • the width of the main terminals 71E arranged at both ends is narrower than that of the main terminals 71E shown in FIG. 7 by the amount of the region 71a.
  • the width of the main terminals 71E at both ends is narrower over the entire length at the same position in the Y direction as compared with the central main terminals 71C and 71E.
  • the widths of the main terminals 71E at both ends are narrower than the widths of the central main terminals 71C and 71E. Since the inner portion through which the AC current mainly flows is left, the inductance of the main terminal 71 can be secured at the same level as the configuration in which the width of the main terminals 71E at both ends is not narrowed. Further, since the width of the main terminals 71E at both ends is narrowed by the amount of the region 71a, the energized region of the main terminals 71C having a small number can be brought closer to the energized region of the main terminals 71E having a large number.
  • the heat generated by the main terminal 71 can be brought close to each other between the main terminal 71C and the main terminal 71E. For example, it can be equalized.
  • the semiconductor device 20 of the present embodiment can exhibit the same effect in the portion having the same configuration as the semiconductor device 20 described in the first embodiment.
  • the main terminal 71 has three main terminals 71C and four main terminals 71E, but the present invention is not limited to this.
  • the number of main terminals 71C may be larger than the number of main terminals 71E. If the number of main terminals 71 is an odd number of 3 or more, the configuration shown in this embodiment can be applied.
  • the odd number of main terminals 71 is equivalent to having an even number of side surfaces 710C and 710E facing each other.
  • This embodiment is a modification based on the preceding embodiment.
  • the number of main terminals 71 is an odd number. Instead of this, the number of main terminals 71 may be an even number.
  • the semiconductor device 20 of the present embodiment includes an even number of main terminals 71.
  • FIG. 9 shows the laminated body 21.
  • the laminate 21 includes a semiconductor module 210 and a cooler 211.
  • the semiconductor module 210 is configured to include two semiconductor devices 20 constituting the upper and lower arm circuits 6 for one phase.
  • the semiconductor device 20 constituting the upper arm may be referred to as a semiconductor device 20U.
  • the semiconductor device 20 constituting the lower arm may be referred to as a semiconductor device 20L.
  • the laminate 21 includes a semiconductor module 210 for three phases.
  • the laminate 21 comprises a semiconductor module 210 (U) that constitutes a U-phase upper and lower arm circuit 6, a semiconductor module 210 (V) that constitutes a V-phase upper and lower arm circuit 6, and a W-phase upper and lower arm circuit 6.
  • the semiconductor module 210 (W) is provided.
  • the laminate 21 includes six semiconductor devices 20.
  • the semiconductor module 210 and the cooler 211 are arranged alternately in the Z direction. Each of the semiconductor modules 210 is sandwiched by a cooler 211.
  • the semiconductor devices 20U and 20L constituting one semiconductor module 210 are arranged side by side in the X direction.
  • the semiconductor devices 20U and 20L are arranged so that, for example, the heat dissipation surface 501C faces the same cooler 211.
  • the semiconductor devices 20U and 20L have three or more and include a plurality of main terminals 71.
  • the semiconductor devices 20U and 20L each include six main terminals 71. That is, it is provided with three main terminals 71C and three main terminals 71E, respectively.
  • the semiconductor devices 20U and 20L have the same configuration as that of the preceding embodiment (see FIG. 5) except that the number of semiconductor devices 20U and 20L is an even number.
  • the main terminals 71 of the semiconductor devices 20U and 20L are drawn out to the same side in the Y direction.
  • the cooler 211 is sometimes referred to as a heat exchange unit.
  • a flow path through which the refrigerant flows is formed inside the cooler 211.
  • a refrigerant introduction pipe 212 and a refrigerant discharge pipe 213 are connected to the cooler 211.
  • the refrigerant introduction pipe 212 and the refrigerant discharge pipe 213 are tubular members having a flow path formed therein.
  • the refrigerant introduction pipe 212 and the refrigerant discharge pipe 213 extend in the Z direction.
  • the refrigerant introduction pipe 212 is connected to one end side in the X direction, and the refrigerant discharge pipe 213 is connected to the other end side.
  • the flow path of the cooler 211 and the flow path of the refrigerant introduction pipe 212 and the refrigerant discharge pipe 213 are integrally connected.
  • the refrigerant introduced from the refrigerant introduction pipe 212 flows through the flow paths of each of the coolers 211 and is discharged to the outside from the refrigerant discharge pipe 213.
  • the refrigerant a phase-changing refrigerant such as water or ammonia or a non-phase-changing refrigerant such as ethylene glycol can be used.
  • the cooler 211 mainly cools the semiconductor device 20. However, in addition to the cooling function, it may have a function of warming when the environmental temperature is low. In this case, the cooler 211 is referred to as a temperature controller.
  • the refrigerant is also called a heat medium.
  • the semiconductor devices 20U and 20L constituting the semiconductor module 210 are arranged side by side in the X direction with the main terminals 71 drawn out in the same direction. Due to this side-by-side arrangement, as shown in FIG. 10, the main terminal 71E located at the end of the semiconductor device 20U and the main terminal 71C located at the end of the semiconductor device 20L are adjacent to each other in the X direction. In the following, the main terminals 71C and 71E located at the ends and adjacent to each other are referred to as main terminals 71C1 and 71E1. Further, since the widths of the external connection portions 712C and 712E are wide, the main terminals 71C1 and 71E1 are close to each other.
  • the inductance can be further reduced.
  • the semiconductor device 20 of the present embodiment can exhibit the same effect in the portion having the same configuration as the semiconductor device 20 described in the first embodiment.
  • main terminal 71C and three 71E are provided as the main terminal 71, but the present invention is not limited to this.
  • the even number of main terminals 71 is equivalent to having an odd number of side surfaces 710C and 710E facing each other.
  • FIGS. 11 to 13 the semiconductor device 20 of the present embodiment does not include the terminal 60, unlike the preceding embodiment.
  • FIG. 11 shows the state before the tie bar cut for convenience.
  • the main terminal 71E constituting the lead frame 70 is connected to the emitter electrode 41E via a joining member 80.
  • the heat sink 50E is connected to the main terminal 71E via the joining member 80.
  • the signal terminal 73 is also connected to the pad 42 via the joining member 80.
  • the heat sink 50 of this embodiment also has a substantially rectangular shape in a plane.
  • the length in the X direction of the heat sink 50E is slightly longer than that of the heat sink 50C.
  • the length in the Y direction of the heat sink 50C is longer than that of the heat sink 50E.
  • the heat sink 50C straddles the heat sink 50E in the Y direction.
  • the heat sink 50C crosses the heat sink 50E.
  • the heat sink 50C has a facing portion 51C and a non-facing portion 52C.
  • the facing portion 51C is a portion facing the mounting surface 500E of the heat sink 50E in the Z direction, and the facing portion 51C is a portion overlapping the mounting surface 500E in a plan view from the Z direction.
  • the non-opposing portion 52C is connected to the main terminal 71 side in the Y direction with respect to the facing portion 51C.
  • the non-opposing portion 52C is a portion that does not face the heat sink 50E.
  • a DBC (Direct Bonded Copper) substrate is used as the heat sink 50.
  • the heat sink 50 has an insulator 50x and metal bodies 50y and 50z arranged so as to sandwich the insulator 50x, respectively.
  • the insulator 50x is a substrate made of resin, ceramics, or the like.
  • the metal bodies 50y and 50z are formed containing, for example, Cu.
  • the metal bodies 50y and 50z are directly bonded to the insulator 50x.
  • the heat sink 50 is laminated in the order of the metal body 50y, the insulator 50x, and the metal body 50z from the semiconductor element 40 side.
  • the heat sink 50 has a three-layer structure.
  • the planar shapes and sizes of the metal bodies 50y and 50z are substantially the same as each other.
  • the planar shape of the insulator 50x which is the intermediate layer, is similar to that of the metal bodies 50y and 50z.
  • the size of the insulator 50x is larger than that of the metal bodies 50y and 50z.
  • the insulator 50x extends to the outside of the metal bodies 50y and 50z all around.
  • one surface of the metal body 50y forms a mounting surface 500C and 500E.
  • one surface of the metal body 50z forms a heat dissipation surface 501C and 501E.
  • the collector electrode 41C is connected to the facing portion 51C of the heat sink 50 via the joining member 80.
  • the collector electrode 41C is connected to the metal body 50y of the heat sink 50C at the facing portion 51C.
  • the main terminal 71C is connected to the metal body 50y of the heat sink 50C at the non-opposing portion 52C.
  • the main terminal 71C may be connected to the heat sink 50C via the joining member 80.
  • the main terminal 71C may be directly connected to the heat sink 50C by ultrasonic bonding, friction stir welding, laser welding or the like.
  • the main terminal 71E has an electrode connecting portion 717E and an extending portion 718E.
  • the main terminal 71E has an electrode connecting portion 717E instead of the internal connecting portion 711E connected to the heat sink 50E.
  • the electrode connecting portion 717E is also a connecting portion formed inside the sealing resin body 30.
  • the electrode connection portion 717E is a connection portion of the main terminal 71E to the emitter electrode 41E.
  • the electrode connecting portion 717E is connected to the emitter electrode 41E via the joining member 80.
  • the electrode connecting portion 717E is a portion that overlaps with the emitter electrode 41E in a plan view from the Z direction.
  • the main terminal 71E includes the electrode connecting portion 717E and is connected to the heat sink 50E.
  • the joining member 80 is arranged on both the plate surfaces.
  • the extension portion 718E is a portion extending from the electrode connection portion 717E.
  • the extension portion 718E is integrally connected to the electrode connection portion 717E.
  • the extension portion 718E includes an external connection portion 712E and a boundary portion 713E as in the previous embodiment. Further, the narrow width portion 714E, the widening portion 715E, and the connecting portion 716E are included.
  • the extension portion 718E further includes a connecting portion 719E.
  • the narrow width portion 714E includes the boundary portion 713E.
  • the end portion of the narrow width portion 714E in the sealing resin body 30 is not connected to the heat sink 50E. That is, the narrow width portion 714E does not include the internal connection portion 711E.
  • a connecting portion 719E is connected to one end of the narrow width portion 714E.
  • the connecting portion 719E is a portion of the extending portion 718E from the boundary with the electrode connecting portion 717E to the narrow width portion 714E.
  • the extending portion 718E has a narrowing portion 714E including the connecting portion 719E and the boundary portion 713E, the connecting portion 716E, and the widening portion 715E including the external connecting portion 712E from the electrode connecting portion 717E side.
  • a part of the extension portion 718E faces the mounting surface 500C of the heat sink 50C at a position closer to the mounting surface 500E.
  • the connecting portion 719E and a part of the narrow width portion 714E face the mounting surface 500C.
  • the extension portion 718E has a portion facing the facing portion 51C of the heat sink 50 and a portion facing the non-opposing portion 52C.
  • the facing distance D1 between the extending portion 718E of the main terminal 71E and the mounting surface 500C is shorter than the facing distance D2 between the mounting surfaces 500C and 500E.
  • the main terminal 71E of the present embodiment is extended without having a bent portion.
  • the facing distance D1 is constant.
  • the main terminals 71C and 71E face each other in a portion on the tip side of the bent portion of the main terminal 71C.
  • the lead frame 70 has an outer peripheral frame 75, a tie bar 76, and a hanging lead 77 in addition to the tie bar 72 shown in the preceding embodiment in a state before the tie bar cut.
  • the outer peripheral frame 75 may be referred to as an outer peripheral frame body.
  • the tie bar 72 extends in the X direction and is connected to the outer peripheral frame 75 at both ends thereof.
  • the plurality of main terminals 71 are supported by the outer peripheral frame 75 by the tie bar 72.
  • the tie bar 72 is connected to the connecting portions 716C and 716E.
  • the tie bar 72 is provided apart from the narrow width portions 714C and 714E and the widening portions 715C and 715E. Therefore, the tie bar marks 720C and 720E (not shown) are provided apart from the narrow width portions 714C and 714E and the widening portions 715C and 715E as in the preceding embodiment.
  • the tie bar 76 is provided on the opposite side of the tie bar 72 with the semiconductor element 40 as a reference.
  • the tie bar 76 extends in the X direction and is connected to the outer peripheral frame 75 at both ends thereof.
  • the plurality of signal terminals 73 are supported by the outer peripheral frame 75 by the tie bar 76.
  • One end of the suspension lead 77 is connected to the electrode connecting portion 717E, and the other end is connected to the tie bar 76.
  • Two suspension leads 77 are provided so as to sandwich the signal terminal 73 in the X direction.
  • the tips of the protruding portions of the main terminals 71C and 71E are connected to the outer peripheral frame 75 in the Y direction.
  • the electrode connecting portion 717E is connected to the tie bar 72 via the extension portion 718E, and is connected to the tie bar 76 via the suspension lead 77.
  • unnecessary parts of the lead frame 70 such as the outer peripheral frame 75 and the tie bars 72 and 76 are removed.
  • the main terminals 71C and 71E are electrically separated from each other.
  • the plurality of signal terminals 73 are also electrically separated.
  • the semiconductor device 20 does not have the outer peripheral frame 75 and the tie bars 72 and 76 as the lead frame 70, but has a main terminal 71, a signal terminal 73, and a hanging lead 77.
  • the semiconductor device 20 has three main terminals 71C and four extension portions 718E.
  • the four extension portions 718E extend from one electrode connection portion 717E. Then, outside the sealing resin body 30, the main terminal 71C and the extending portion 718E of the main terminal 71E are alternately arranged.
  • the extension portion 718E defines the number of main terminals 71E arranged alternately with the main terminals 71C.
  • the four extension portions 718E are arranged side by side in the X direction. From the narrow width portion 714E to the tip portion, the extension portion 718E and the main terminal 71C are alternately arranged. Also in this embodiment, the width W21 of the terminal region in the external connection portions 712C and 712E is wider than the width W22 of the heat sink 50. In the case of the DBC substrate, the width W22 is defined by the wide side of the metal bodies 50y forming the mounting surfaces 500C and 500E. The width W21 of the terminal region is wider than the width W22 of the metal body 50y forming the mounting surface 500E.
  • the connecting portions 719E are arranged side by side in the X direction without interposing the main terminal 71C between them.
  • the positions of the ends of the narrow width portions 714E are substantially the same in the Y direction.
  • the width of the connecting portions 719E arranged at both ends is wider than the width of the connecting portions 719E arranged at the center between both ends.
  • the width of the two connecting portions 719E arranged in the center is substantially the same as the narrow width portion 714E in the total length.
  • the width of the two connecting portions 719E arranged at the ends is wider than the width of the narrow width portion 714E in the total length. Wide in the total length means that a wide relationship is established in the total length when the same positions are compared in the Y direction.
  • the four connecting portions 719E extend radially from the electrode connecting portion 717E.
  • the electrode connecting portion 717E has a substantially rectangular shape in a plane.
  • the connecting portion 719E at the end extends from two adjacent corners of the electrode connecting portion 717E.
  • the central connecting portion 719E extends from the vicinity of the center of the side on the side surface 302 side.
  • the main terminals 71C and 71E are also arranged in line symmetry with respect to the center line CL of the semiconductor element 40 in the X direction, although the illustration of the center line CL is omitted.
  • the main terminal 71E is arranged between the heat sink 50E and the semiconductor element 40 and is connected to the emitter electrode 41E. As a result, as shown in FIG. 13, the main terminal 71E is closest to the emitter electrode 41E facing the heat sink 50C as a portion having the same potential. As a result, the effect of canceling the magnetic flux can be enhanced and the inductance can be reduced.
  • the signal terminal 73 When the signal terminal 73 is connected to the pad 42 via the bonding wire 81 as shown in the prior embodiment, the signal terminal 73 is bonded by increasing the plate thickness of the electrode connecting portion 717E, that is, the plate thickness of the lead frame 70. The height of the wire 81 will be earned.
  • the electrode connecting portion 717E functions as a spacer.
  • the signal terminal 73 is connected to the pad 42 via the joining member 80. As a result, the plate thickness of the electrode connecting portion 717E can be reduced, so that the mounting surface 500E approaches the mounting surface 500C. This also makes it possible to reduce the inductance.
  • the energization path by the part 719E becomes long. Therefore, if the widths are equal to each other, the longer the extending portion 718E of the connecting portion 719E, the more difficult it is for a DC current to flow, for example.
  • the main terminal 71E has four extension portions 718E.
  • the width of the connecting portions 719E at both ends is wider than the width of the connecting portion 719E at the center.
  • the width of the connecting portion 719E having a long energization path is widened. Therefore, it is possible to suppress the uneven flow of the DC current. That is, local heat generation can be suppressed. Further, since the width of the connecting portions 719E at both ends is wide, the facing area between the extending portion 718E and the mounting surface 500C can be increased. Thereby, the inductance can be reduced.
  • the semiconductor device 20 of the present embodiment can exhibit the same effect in the portion having the same configuration as the semiconductor device 20 described in the first embodiment.
  • the number of main terminals 71 is not limited to the above example. It may be an odd number or an even number.
  • the number of extension portions 718E is not limited to four. The total number of the main terminal 71C and the extension portion 718E of the main terminal 71E may be 3 or more.
  • the configuration of the present embodiment and the configuration of the second embodiment may be combined.
  • the width of the portion alternately arranged with the main terminal 71C is made wider in the extension portions 718E at both ends than in the extension portion 718E in the center.
  • the width of the connecting portion 719E may be made wider in the extending portions 718E at both ends than in the extending portion 718E in the center.
  • extension portions 718E are connected to one electrode connection portion 717E, but the present invention is not limited to this.
  • the main terminal 71E may be divided into two in the X direction, and the extension portion 718E may be connected to each of the electrode connection portions 717E.
  • connecting portion 719E at the end is wider in total length than the connecting portion 719E in the center, but the present invention is not limited to this.
  • the width of the connecting portion 719E at the end may be wider than the width of the connecting portion 719E at the center in a part of the range from the end connected to the electrode connecting portion 717E.
  • FWD6d may be used as a separate chip.
  • IGBT 6i is shown as a switching element, but the present invention is not limited to this.
  • MOSFET can be adopted.
  • heat radiating surfaces 501C and 501E are exposed from the sealing resin body 30, but the present invention is not limited to this. At least one of the heat radiating surfaces 501C and 501E may be covered with the sealing resin body 30.
  • the structure may be covered with an insulating member (not shown) other than the sealing resin body 30.
  • a through hole may be provided in the lead frame 70 at a portion facing the heat sink 50.
  • the main terminal 71 may be provided with a through hole.
  • a through hole may be provided in the signal terminal 73.
  • the suspension lead 77 may be provided with a through hole.
  • FIG. 20 An example of a double-sided heat dissipation structure is shown as the semiconductor device 20, but the present invention is not limited to this. It can be applied as long as all the main terminals 71 are drawn out from the side surface 302 of the sealing resin body 30.
  • the main terminals 71C and 71E may be arranged alternately, and the width W1 of the external connection portions 712C and 712E may be wider than the width W2 of the boundary portions 713C and 713E.

Landscapes

  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、第１主電極（４１Ｃ）及び第１主電極との間に主電流が流れる第２主電極（４１Ｅ）を有する半導体素子（４０）と、半導体素子を封止する封止樹脂体（３０）と、封止樹脂体の内部において対応する主電極と電気的に接続され、封止樹脂体の外へ延設された複数の主端子（７１）である第１主端子（７１Ｃ）、及び、第２主端子（７１Ｅ）と、を備える。主端子は、封止樹脂体の一面（３０２）から突出しており、第１主端子及び第２主端子は、半導体素子の厚み方向に直交する一方向において、側面（７１０Ｃ，７１０Ｅ）が互いに対向するように交互に配置される。主端子の突出部分における一方向の幅は、封止樹脂体との境界部（７１３Ｃ，７１３Ｅ）よりも他の部材が接続される外部接続部（７１２Ｃ，７１２Ｅ）のほうが広くされている。

Description

半導体装置 関連出願の相互参照
　本出願は、２０１９年３月１１日に出願された日本国特許出願２０１９－４３８８７号に基づくものであり、ここにその記載内容を参照により援用する。
　本開示は、半導体装置に関する。
　特許文献１には、半導体装置が提案されている。半導体装置は、第１主電極及び第２主電極を有する半導体素子と、半導体素子を封止する封止樹脂体と、対応する主電極と電気的に接続された主端子（端子部）を備えている。
ＪＰ　２０１５－８２６１４　Ａ
　特許文献１の半導体装置は、主端子として、第１主電極に接続された第１主端子と、第２主電極に接続された第２主端子を、ひとつずつ有している。インダクタンスのさらなる低減が求められている。
　半導体装置において、すべての主端子が、封止樹脂体の一面から封止樹脂体の外へ突出している。したがって、通電による主端子の温度上昇に基づく影響が懸念されるおそれがある。
　本開示の目的は、インダクタンスを低減しつつ、主端子の温度上昇を抑制できる半導体装置を提供することにある。
　本開示の一態様によると、半導体装置は、主電極として第１主電極及び第１主電極との間に主電流が流れる第２主電極を有する少なくともひとつの半導体素子と、半導体素子を封止する封止樹脂体と、封止樹脂体の内部において対応する主電極と電気的に接続され、他の部材との接続のために封止樹脂体の外へ延設された複数の主端子であって、第１主電極と電気的に接続された第１主端子、及び、第２主電極と電気的に接続された第２主端子と、を備えている。
　すべての主端子は、封止樹脂体の一面から突出している。
　そして、第１主端子及び第２主端子は、半導体素子の厚み方向に直交する一方向において、側面が互いに対向するように交互に配置され、主端子の突出部分における一方向の幅は、封止樹脂体との境界部よりも他の部材が接続される外部接続部のほうが広くされている。
　本開示の一態様によると、半導体装置において、側面が互いに対向するように、第１主端子と第２主端子とが交互に配置されている。半導体装置において、第１主端子と第２主端子との対向する側面の組が複数形成される。これにより、インダクタンスを低減することができる。
　一方、すべての主端子が封止樹脂体の一面から引き出される構成において、すべての端子が配置される領域の幅は、境界部において、一面の幅未満とされる。比較例として、主端子が、封止樹脂体の内外にわたって、一方向と直交する方向に延設されている構成を想定する。この構成では、インダクタンスを低減すべく主端子の本数を増やすほど、端子間のギャップが占める割合が大きくなる。主端子の通電領域が小さくなるため、たとえばＤＣ電流が流れにくくなり、通電による主端子の温度上昇に基づく影響が懸念されるおそれがある。ＤＣ電流は、半導体素子がオンしている定常時に流れる電流である。
　本開示の一態様による半導体装置では、主端子の突出部分において、境界部の幅よりも、外部接続部の幅のほうが広くされている。主端子が封止樹脂体の一面から同一幅で引き出される構成に較べて、主端子の通電領域が大きい。また、封止樹脂体の外において、主端子による放熱面積が大きくされている。したがって、主端子の温度上昇を抑制することができる。
　以上により、インダクタンスを低減しつつ、主端子の温度上昇を抑制できる半導体装置を提供することができる。
　本開示についての上記および他の目的、特徴や利点は、添付図面を参照した下記詳細な説明から、より明確になる。添付図面において、
図１は、第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 図２は、半導体装置を示す平面図である。 図３は、図２をＡ方向から見た平面図である。 図４は、図２のＶ－Ｖ線に沿う断面図である。 図５は、図２において、主端子周辺を拡大した図である。 図６は、参考例において、主端子の本数と、インダクタンス、端子温度との関係を示す図である。 図７は、近接効果を示す図である。 図８は、第２実施形態の半導体装置において、主端子周辺を拡大した図である。 図９は、半導体モジュール及び積層体を示す平面図である。 図１０は、第３実施形態の半導体装置を備えた半導体モジュールにおいて、主端子周辺を拡大した図である。 図１１は、第４実施形態の半導体装置を示す図である。 図１２は、図１１のＶＩＩ－ＶＩＩ線に沿う断面図である。 図１３は、図１１のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図１４は、図１１に示す領域ＸＩＶを拡大した図である。
　図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。複数の実施形態において、相互に記載を援用することができる。以下において、半導体素子の厚み方向をＺ方向、Ｚ方向に直交する一方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。
　（第１実施形態）
　先ず、図１に基づき、半導体装置が適用される電力変換装置について説明する。
　＜電力変換装置＞
　図１に示す電力変換装置１は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置１は、直流電源２とモータジェネレータ３との間で電力変換を行う。
　直流電源２は、リチウムイオン電池やニッケル水素電池などの充放電可能な二次電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ３は、回生時に発電機として機能する。
　電力変換装置１は、平滑コンデンサ４と、電力変換器であるインバータ５を有している。平滑コンデンサ４の正極側端子は、直流電源２の高電位側の電極である正極に接続され、負極側端子は、直流電源２の低電位側の電極である負極に接続されている。インバータ５は、入力された直流電力を所定周波数の三相交流に変換し、モータジェネレータ３に出力する。インバータ５は、モータジェネレータ３により発電された交流電力を、直流電力に変換する。インバータ５は、ＤＣ－ＡＣ変換部である。
　インバータ５は、三相分の上下アーム回路６を備えて構成されている。各相の上下アーム回路６は、正極側の電源ラインである高電位電源ライン７と、負極側の電源ラインである低電位電源ライン８の間で、２つのアームが直列に接続されてなる。各相の上下アーム回路６において、上アームと下アームの接続点は、モータジェネレータ３への出力ライン９に接続されている。
　本実施形態では、各アームを構成するスイッチング素子として、ｎチャネル型の絶縁ゲートバイポーラトランジスタ６ｉ（以下、ＩＧＢＴ６ｉと示す）を採用している。ＩＧＢＴ６ｉのそれぞれには、還流用のダイオードであるＦＷＤ６ｄが逆並列に接続されている。一相分の上下アーム回路６は、２つのＩＧＢＴ６ｉを有して構成されている。上アームにおいて、ＩＧＢＴ６ｉのコレクタ電極が、高電位電源ライン７に接続されている。下アームにおいて、ＩＧＢＴ６ｉのエミッタ電極が、低電位電源ライン８に接続されている。そして、上アームにおけるＩＧＢＴ６ｉのエミッタ電極と、下アームにおけるＩＧＢＴ６ｉのコレクタ電極が相互に接続されている。
　電力変換装置１は、上記した平滑コンデンサ４及びインバータ５に加えて、インバータ５とは別の電力変換器であるコンバータ、インバータ５やコンバータを構成するスイッチング素子の駆動回路などを備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ－ＤＣ変換部である。
　＜半導体装置の概略構造＞
　次いで、図２～図４に基づき、半導体装置２０の概略構造について説明する。図２～図４に示すように、半導体装置２０は、封止樹脂体３０と、半導体素子４０と、ヒートシンク５０と、ターミナル６０と、主端子７１及び信号端子７３を含むリードフレーム７０を備えている。図４では、便宜上、主端子７１Ｅについても図示している。
　封止樹脂体３０は、半導体装置２０を構成する他の要素の一部を封止している。他の要素の残りは、封止樹脂体３０の外に露出されている。封止樹脂体３０は、たとえば半導体素子４０を封止している。封止樹脂体３０は、半導体装置２０を構成する他の要素間に形成された接続部分を封止している。たとえば、封止樹脂体３０は、半導体素子４０とヒートシンク５０との接続部分を封止している。封止樹脂体３０は、半導体素子４０とターミナル６０との接続部分を封止している。封止樹脂体３０は、ターミナル６０とヒートシンク５０との接続部分を封止している。封止樹脂体３０は、ヒートシンク５０と主端子７１との接続部分を封止している。
　封止樹脂体３０は、たとえばエポキシ系樹脂からなる。封止樹脂体３０は、たとえばトランスファモールド法により成形されている。封止樹脂体３０は、モールド樹脂と称されることがある。図２及び図３などに示すように、封止樹脂体３０は、Ｚ方向において、一面３００と、一面３００とは反対の裏面３０１を有している。一面３００及び裏面３０１は、たとえば平坦面となっている。
　封止樹脂体３０は、一面３００と裏面３０１とをつなぐ側面を有している。図２に示すように、本実施形態の封止樹脂体３０は、平面略矩形状をなしている。封止樹脂体３０は、主端子７１が外部に突出する側面３０２と、信号端子７３が外部に突出する側面３０３を有している。側面３０３は、Ｙ方向において側面３０２とは反対の面である。
　半導体素子４０は、Ｓｉ、ＳｉＣ、ＧａＮなどの半導体基板に、素子が形成されてなる。半導体装置２０は、少なくともひとつの半導体素子４０を備えている。半導体素子４０は、ゲート電極と、主電流が流れる主電極４１を有している。半導体素子４０は、上記したアームのひとつを構成する。半導体素子４０は、半導体チップと称されることがある。
　本実施形態では、半導体基板に、上記したＩＧＢＴ６ｉ及びＦＷＤ６ｄが形成されている。このように、半導体素子４０として、ＲＣ（Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴを採用している。また、半導体基板に形成された素子が、Ｚ方向に主電流が流れるように縦型構造をなしている。図示を省略するが、ゲート電極は、たとえばトレンチ構造をなしている。図４に示すように、半導体素子４０は、自身の厚み方向、すなわちＺ方向の両面に主電極を有している。
　具体的には、主電極４１として、一面側にコレクタ電極４１Ｃを有し、一面とは反対の裏面側にエミッタ電極４１Ｅを有している。コレクタ電極４１Ｃは、ＦＷＤ６ｄのカソード電極を兼ねている。エミッタ電極４１Ｅは、ＦＷＤ６ｄのアノード電極を兼ねている。コレクタ電極４１Ｃは、一面のほぼ全域に形成されている。エミッタ電極４１Ｅは、裏面の一部に形成されている。コレクタ電極４１Ｃが第１主電極に相当し、エミッタ電極４１Ｅが第２主電極に相当する。
　図２及び図４に示すように、半導体素子４０は、エミッタ電極４１Ｅの形成面に、信号用の電極であるパッド４２を有している。パッド４２は、エミッタ電極４１Ｅとは別の位置に形成されている。パッド４２は、エミッタ電極４１Ｅと電気的に分離されている。半導体素子４０は、平面略矩形状をなしている。パッド４２は、Ｙ方向において、エミッタ電極４１Ｅの形成領域とは反対側の端部に形成されている。
　半導体素子４０は、たとえば５つのパッド４２を有している。具体的には、パッド４２として、ゲート電極用、エミッタ電極４１Ｅの電位検出用、電流センス用、半導体素子４０の温度検出用を有している。温度検出用のパッド４２として、温度検出素子である感温ダイオードのアノード電位用と、カソード電位用を有している。５つのパッド４２は、Ｘ方向に並んで形成されている。
　半導体素子４０において、主電極４１、パッド４２などの電極の構成材料としては、たとえばＡｌ系の材料を用いることができる。はんだなどによって接合される場合には、材料としてＣｕを含むとよい。たとえばＡｌＣｕＳｉを用いることができる。
　ヒートシンク５０は、Ｚ方向において半導体素子４０を挟むように配置されている。ヒートシンク５０は、少なくとも半導体素子４０の生じた熱を放熱する機能を果たす。このため、ヒートシンク５０は、放熱部材と称されることがある。本実施形態のヒートシンク５０は、半導体素子４０と主端子７１との間を電気的に接続する配線としても機能する。ヒートシンク５０は、インバータ５の主回路を構成する。このため、ヒートシンク５０は、配線部材と称されることがある。
　ヒートシンク５０としては、たとえば金属板、樹脂やセラミックスなどの電気絶縁体と金属体との複合材、を採用することができる。ヒートシンク５０Ｃとヒートシンク５０Ｅとで、同じ種類の部材を用いてもよいし、互いに異なる部材を用いてもよい。本実施形態では、Ｃｕを含む金属板を用いて、ヒートシンク５０が形成されている。
　ヒートシンク５０は、半導体素子４０を挟むように対をなして設けられている。半導体装置２０は、一対のヒートシンク５０として、コレクタ電極４１Ｃ側に配置されたヒートシンク５０Ｃと、エミッタ電極４１Ｅ側に配置されたヒートシンク５０Ｅを有している。ヒートシンク５０が放熱部材に相当する。ヒートシンク５０Ｃが第１放熱部材に相当し、ヒートシンク５０Ｅが第２放熱部材に相当する。
　ヒートシンク５０Ｃ，５０Ｅは、Ｚ方向からの平面視において、半導体素子４０を内包するように設けられている。ヒートシンク５０Ｃは、Ｚ方向において、半導体素子４０側の実装面５００Ｃと、実装面５００Ｃとは反対の放熱面５０１Ｃを有している。同様に、ヒートシンク５０Ｅは、実装面５００Ｅと、放熱面５０１Ｅを有している。実装面５００Ｃ，５００Ｅは、Ｚ方向において互いに対向している。実装面５００Ｃ，５００Ｅは、互いに略平行とされている。本実施形態のヒートシンク５０Ｃ，５０Ｅは、平面略矩形状をなしている。ヒートシンク５０Ｃ，５０Ｅは、互いにほぼ同じ形状及び大きさをなしている。ヒートシンク５０Ｃ，５０Ｅは、Ｚ方向からの平面視において互いにほぼ一致するように配置されている。
　ヒートシンク５０Ｃ，５０Ｅそれぞれの少なくとも一部は、封止樹脂体３０によって封止されている。本実施形態では、ヒートシンク５０Ｃの放熱面５０１Ｃが、封止樹脂体３０から露出されている。放熱面５０１Ｃは、一面３００と略面一とされている。ヒートシンク５０Ｃの表面のうち、コレクタ電極４１Ｃとの接続部、放熱面５０１Ｃ、対応する主端子７１Ｃとの接続部、を除く部分が、封止樹脂体３０によって覆われている。同様に、ヒートシンク５０Ｅの放熱面５０１Ｅが、封止樹脂体３０から露出されている。放熱面５０１Ｅは、裏面３０１と略面一とされている。ヒートシンク５０Ｅの表面のうち、ターミナル６０との接続部、放熱面５０１Ｅ、対応する主端子７１Ｅとの接続部、を除く部分が、封止樹脂体３０によって覆われている。
　ヒートシンク５０Ｃの実装面５００Ｃには、接合部材８０を介して、半導体素子４０のコレクタ電極４１Ｃが接続されている。ヒートシンク５０Ｅの実装面５００Ｅには、接合部材８０を介して、ターミナル６０が接続されている。接合部材８０として、はんだや、Ａｇなどを含む導電性ペーストを用いることができる。本実施形態では、接合部材８０として、はんだを用いている。
　ターミナル６０は、エミッタ電極４１Ｅとヒートシンク５０Ｅとを電気的に接続する配線として機能する。ターミナル６０は、半導体素子４０の生じた熱を放熱する機能を果たす。ターミナル６０は、導電性及び熱伝導性に優れる材料、たとえばＣｕなどの金属材料を用いて形成されている。ターミナル６０は、Ｚ方向の平面視において、エミッタ電極４１Ｅとほぼ一致するように設けられている。ターミナル６０は、略直方体状をなしている。ターミナル６０において、ヒートシンク５０Ｅとの接続面と反対の面には、接合部材８０を介して半導体素子４０のエミッタ電極４１Ｅが接続されている。
　リードフレーム７０は、外部接続端子として、主端子７１と、信号端子７３を有している。リードフレーム７０は、ヒートシンク５０とは別部材として構成されている。リードフレーム７０は、Ｃｕなどを材料とする金属板を、プレスなどによって加工してなる。
　主端子７１は、主電流が流れる外部接続端子である。リードフレーム７０は、複数の主端子７１を有している。主端子７１は、半導体素子４０の対応する主電極と電気的に接続されている。半導体装置２０は、主端子７１として、コレクタ電極４１Ｃに対応する主端子７１Ｃと、エミッタ電極４１Ｅに対応する主端子７１Ｅを有している。主端子７１Ｃが第１主端子に相当し、主端子７１Ｅが第２主端子に相当する。主端子７１Ｃは、コレクタ端子と称されることがある。主端子７１Ｅは、エミッタ端子と称されることがある。
　主端子７１のそれぞれは、封止樹脂体３０の内外にわたって延設されている。主端子７１は、封止樹脂体３０内から、Ｙ方向であって半導体素子４０に対して遠ざかる方向に延びている。すべての主端子７１は、封止樹脂体３０の側面３０２から外部に突出している。主端子７１において、少なくとも突出部分は、Ｘ方向に並んでいる。主端子７１の詳細については、後述する。
　信号端子７３は、対応する半導体素子４０のパッド４２に接続されている。リードフレーム７０は、複数の信号端子７３を有している。信号端子７３は、封止樹脂体３０の内部でパッド４２に接続されている。各パッド４２に接続された５つの信号端子７３は、それぞれＹ方向であって半導体素子４０から離れる方向に延びている。信号端子７３は、Ｘ方向に並んで配置されている。すべての信号端子７３は、封止樹脂体３０の側面３０３から外部に突出している。本実施形態の信号端子７３は、ボンディングワイヤ８１を介してパッド４２に接続されている。なお、ボンディングワイヤ８１に代えて、接合部材８０を用いてもよい。
　以上のように構成される半導体装置２０では、封止樹脂体３０により、半導体素子４０、ヒートシンク５０それぞれの一部、ターミナル６０、主端子７１それぞれの一部、及び信号端子７３それぞれの一部が、一体的に封止されている。すなわち、ひとつのアームを構成する要素が封止されている。このような半導体装置２０は、１ｉｎ１パッケージと称されることがある。
　＜主端子＞
　次いで、図２～図５に基づき、半導体装置２０の主端子７１及びその周辺構造について説明する。図５には、便宜上、タイバー７２を参考線で示している。
　図４に示すように、主端子７１は、対応するヒートシンク５０に接続されている。主端子７１において、ヒートシンク５０との接続部分は、封止樹脂体３０によって封止されている。半導体装置２０は、主端子７１Ｃ，７１Ｅの少なくとも一方を複数有している。半導体装置２０は、３本以上の主端子７１を備えている。
　図２、図４、及び図５に示すように、主端子７１Ｃ，７１Ｅは、並び方向であるＸ方向において、交互に配置されている。交互とは、並び方向において、主端子７１Ｃと主端子７１Ｅとが隣り合う配置である。隣り合う主端子７１Ｃ，７１Ｅにおいて、側面７１０Ｃ，７１０Ｅが互いに対向している。主端子７１Ｃ，７１Ｅは、板面同士が対向するのではなく、側面７１０Ｃ，７１０Ｅ同士が対向するように配置されている。図３に示すように、半導体装置２０は、対向する側面７１０Ｃ，７１０Ｅを複数組有している。
　隣り合う主端子７１Ｃ，７１Ｅは、その全長の一部において対向している。隣り合う主端子７１Ｃ，７１Ｅは、板厚方向の少なくとも一部において対向している。たとえば板厚方向にずれた配置としてもよい。好ましくは、対向する側面７１０Ｃ，７１０Ｅのひとつが、他のひとつと厚み方向の全域で対向する配置がよい。
　交互の最小構成は、２本の主端子７１Ｃと１本の主端子７１Ｅの組み合わせ、又は、１本の主端子７１Ｃと２本の主端子７１Ｅの組み合わせである。たとえば２本の主端子７１Ｃと１本の主端子７１Ｅの場合、並び方向において、主端子７１Ｃ、主端子７１Ｅ、主端子７１Ｃの順の配置となる。この場合、互いに対向する側面７１０Ｃ，７１０Ｅが２組形成される。
　本実施形態では、半導体装置２０が、７本の主端子７１を備えている。半導体装置２０は、３本の主端子７１Ｃと、４本の主端子７１Ｅを備えている。半導体装置２０は、対向する側面７１０Ｃ，７１０Ｅを８組有している。主端子７１の板厚は、全長でほぼ均一とされている。主端子７１Ｃの板厚と主端子７１Ｅの板厚は、互いに略等しくされている。主端子７１の突出部分は、Ｚ方向においてほぼ同じ位置に配置されている。突出部分において、隣り合う主端子７１Ｃ，７１Ｅは、厚み方向のほぼ全域で対向している。
　主端子７１は、図４に示すように、封止樹脂体３０内に屈曲部分を有している。屈曲部分よりも半導体素子４０から離れた部分において、隣り合う主端子７１Ｃ，７１Ｅが対向している。主端子７１Ｃ，７１Ｅは、Ｚ方向において実装面５００Ｃ，５００Ｅの間の位置で、封止樹脂体３０から突出している。主端子７１Ｃ，７１Ｅは、ＹＺ平面においてクランク形状をなしている。
　図５に示すように、主端子７１Ｃは、内部接続部７１１Ｃと、外部接続部７１２Ｃと、境界部７１３Ｃと、狭幅部７１４Ｃと、拡幅部７１５Ｃと、繋ぎ部７１６Ｃを有している。同様に、主端子７１Ｅは、内部接続部７１１Ｅと、外部接続部７１２Ｅと、境界部７１３Ｅと、狭幅部７１４Ｅと、拡幅部７１５Ｅと、繋ぎ部７１６Ｅを有している。
　内部接続部７１１Ｃ，７１１Ｅ及び外部接続部７１２Ｃ，７１２Ｅは、主端子７１Ｃ，７１Ｅにおいて、別の部材が接続される端子部である。内部接続部７１１Ｃ，７１１Ｅは、封止樹脂体３０内に設けられた接続部である。内部接続部７１１Ｃ，７１１Ｅは、対応するヒートシンク５０Ｃ，５０Ｅに接続されている。外部接続部７１２Ｃ，７１２Ｅは、封止樹脂体３０の外に設けられた接続部である。外部接続部７１２Ｃ，７１２Ｅには、半導体装置２０を構成する要素とは別の要素、すなわち、他の部材が接続される。
　たとえば半導体装置２０が上アームを構成する場合、外部接続部７１２Ｃには高電位電源ライン７を構成するバスバーが接続され、外部接続部７１２Ｅには出力ライン９を構成するバスバーが接続される。半導体装置２０が下アームを構成する場合、外部接続部７１２Ｃには出力ライン９を構成するバスバーが接続され、外部接続部７１２Ｅには低電位電源ライン８を構成するバスバーが接続される。
　本実施形態では、延設方向において、主端子７１Ｃ，７１Ｅの一端に内部接続部７１１Ｃ，７１１Ｅが設けられ、他端に外部接続部７１２Ｃ，７１２Ｅが設けられている。図４に示すように、内部接続部７１１Ｃは、接合部材８０を介して、ヒートシンク５０Ｃの実装面５００Ｃに接続されている。内部接続部７１１Ｅは、接合部材８０を介して、ヒートシンク５０Ｅの実装面５００Ｅに接続されている。内部接続部７１１Ｃ，７１１Ｅは、ヒートシンク５０Ｃ，５０Ｅにおいて信号端子７３とは反対側の端部付近に接続されている。
　境界部７１３Ｃ，７１３Ｅは、主端子７１Ｃ，７１Ｅにおいて、側面３０２から封止樹脂体３０の外へ突出した部分と、封止樹脂体３０により被覆された部分との境界部分である。境界部７１３Ｃ，７１３Ｅは、突出部分の根元の部分といえる。境界部７１３Ｃ，７１３Ｅは、内部接続部７１１Ｃ，７１１Ｅと外部接続部７１２Ｃ，７１２Ｅとの間に設けられている。
　図５に示すように、主端子７１Ｃ，７１Ｅにおいて、外部接続部７１２Ｃ，７１２Ｅの幅をＷ１、境界部７１３Ｃ、７１３Ｅの幅をＷ２と定義する。図５では、幅Ｗ１，Ｗ２を、ひとつの主端子７１Ｅについて例示している。幅Ｗ１，Ｗ２は、ひとつの主端子７１内において、異なる部分の長さである。幅とは、主端子７１において、並び方向であるＸ方向に沿う長さである。主端子７１Ｃのそれぞれにおいて、外部接続部７１２Ｃの幅Ｗ１は、境界部７１３Ｃの幅Ｗ２よりも広くされている。主端子７１Ｅのそれぞれにおいて、外部接続部７１２Ｅの幅Ｗ１は、境界部７１３Ｅの幅Ｗ２よりも広くされている。また、すべての主端子７１において、外部接続部７１２Ｃ，７１２Ｅの幅Ｗ１が互いに略等しくされている。すべての主端子７１において、境界部７１３Ｃ，７１３Ｅの幅Ｗ２が互いに略等しくされている。
　狭幅部７１４Ｃ，７１４Ｅ及び拡幅部７１５Ｃ，７１５Ｅは、主端子７１Ｃ，７１Ｅにおいて、並び方向に対して直交する方向、すなわちＹ方向に延設された部分である。主端子７１Ｃのそれぞれにおいて、狭幅部７１４Ｃは、境界部７１３Ｃを含み、封止樹脂体３０の内外にわたって延設された部分である。同様に、主端子７１Ｅのそれぞれにおいて、狭幅部７１４Ｅは、境界部７１３Ｅを含み、封止樹脂体３０の内外にわたって延設された部分である。主端子７１Ｃのそれぞれにおいて、拡幅部７１５Ｃは、外部接続部７１２Ｃを含み、狭幅部７１４Ｃよりも幅が広くされた部分である。主端子７１Ｅのそれぞれにおいて、拡幅部７１５Ｅは、外部接続部７１２Ｅを含み、狭幅部７１４Ｅよりも幅が広くされた部分である。拡幅部７１５Ｃ，７１５Ｅの一端に、外部接続部７１２Ｃ，７１２Ｅが設けられている。
　本実施形態では、狭幅部７１４Ｃ，７１４Ｅが、対応する内部接続部７１１Ｃ，７１１Ｅを含んでいる。狭幅部７１４Ｃ，７１４Ｅの一端に、内部接続部７１１Ｃ，７１１Ｅが設けられている。よって、狭幅部７１４Ｃ，７１４Ｅの幅が上記した幅Ｗ２とされ、拡幅部７１５Ｃ，７１５Ｅの幅が上記した幅Ｗ１とされている。狭幅部７１４Ｃ，７１４Ｅは、幅Ｗ２で延設されている。拡幅部７１５Ｃ，７１５Ｅは、幅Ｗ１で延設されている。また、すべての主端子７１において、拡幅部７１５Ｃ，７１５Ｅの幅Ｗ１が互いに略等しくされている。すべての主端子７１において、狭幅部７１４Ｃ，７１４Ｅの幅Ｗ２が互いに略等しくされている。
　繋ぎ部７１６Ｃは、一端が狭幅部７１４Ｃに連なり、他端が拡幅部７１５Ｃに連なっている。同様に、繋ぎ部７１６Ｅは、一端が狭幅部７１４Ｅに連なり、他端が拡幅部７１５Ｅに連なっている。繋ぎ部７１６Ｃ，７１６Ｅは、対応する狭幅部７１４Ｃ，７１４Ｅと拡幅部７１５Ｃ，７１５Ｅとを繋いでいる。繋ぎ部７１６Ｃ，７１６Ｅは、境界部７１３Ｃ，７１３Ｅよりも幅の広い部分を含んでいる。主端子７１それぞれの境界部７１３Ｃ，７１３Ｅから外部接続部７１２Ｃ，７１２Ｅまでの延設部分において、任意の第１位置の幅Ｗ１１が、任意の第２位置の幅Ｗ１２以上とされている。第２位置は、第１位置よりも封止樹脂体３０の側面３０２に近い位置である。図５では、ひとつの主端子７１Ｅにおいて、幅Ｗ１１，Ｗ１２を例示している。
　本実施形態では、繋ぎ部７１６Ｃ，７１６Ｅの幅が、拡幅部７１５Ｃ，７１５Ｅに近づくほど広くされている。繋ぎ部７１６Ｃ，７１６Ｅは、狭幅部７１４Ｃ，７１４Ｅ側から拡幅部７１５Ｃ，７１５Ｅ側に向けて徐々に幅が広くなっている。繋ぎ部７１６Ｃ，７１６Ｅにおいて、幅Ｗ１１は幅Ｗ１２よりも広くなっている。
　隣り合う主端子７１Ｃ，７１Ｅ間のギャップ７１Ｇは、対向領域の全長でほぼ一定とされている。隣り合う主端子７１Ｃ，７１Ｅにおいて、境界部７１３Ｃ，７１３Ｅ間のギャップ７１Ｇと、外部接続部７１２Ｃ，７１２Ｅ間のギャップ７１Ｇとは、互いに略等しくされている。ギャップ７１Ｇは、主端子７１Ｃ，７１Ｅの間で電気的な絶縁を確保できる所定の間隔とされている。ギャップ７１Ｇは、複数の主端子７１において一定とされている。
　このため、並び方向において主端子７１の中心から遠ざかるほど、Ｙ方向に対する繋ぎ部７１６Ｃ，７１６Ｅの傾斜角が大きくなっている。換言すれば、中心から遠ざかるほど、対応する狭幅部７１４Ｃ，７１４Ｅと拡幅部７１５Ｃ，７１５ＥとのＸ方向の位置のずれが大きくなっている。Ｘ方向の位置のずれとは、幅の中心位置のずれである。傾斜角とは、幅の中心位置を通る仮想線とＹ方向に沿う仮想線とがなす角度である。そして、主端子７１の配置領域の幅Ｗ２１が、ヒートシンク５０（金属体）の幅Ｗ２２よりも広くされている。主端子７１の配置領域とは、主端子７１の並び方向において両端の主端子７１の外－外間の領域であり、以下において、端子領域と示す。端子領域は、外部接続部７１２Ｃ，７１２Ｅを含む部分において、ヒートシンク５０よりも幅広とされている。上記した主端子７１の中心とは、端子領域の中心である。
　主端子７１の中心は、半導体素子４０の素子的中心を通る中心線ＣＬと略一致している。主端子７１Ｃ，７１Ｅは、図５に示すように、中心線ＣＬに対して線対称配置とされている。素子的中心とは、本実施形態のように半導体素子４０がひとつの場合、半導体素子４０の中心である。半導体素子４０がたとえば２つの場合、２つの半導体素子４０の並び方向において中心間の中央位置である。中心線ＣＬは、Ｘ方向に直交し、素子的中心を通る仮想線である。図５に示す中心線ＣＬは、図３において断面指示の一点鎖線位置に設けられる。
　さらに主端子７１Ｃ，７１Ｅは、タイバー痕７２０Ｃ，７２０Ｅを有している。タイバー痕７２０Ｃ，７２０Ｅは、タイバー７２の連結部分及びその近傍に形成されている。タイバー痕７２０Ｃ，７２０Ｅは、タイバー７２の切断痕である。タイバー７２は、封止樹脂体３０の成形後に、リードフレーム７０の不要部分として除去される。タイバー７２の除去により、半導体装置２０において、主端子７１Ｃと主端子７１Ｅとが電気的に分離されている。
　図５に参考線で示すように、切断前の状態で、タイバー７２は、繋ぎ部７１６Ｃ，７１６Ｅに連なっている。タイバー７２は、繋ぎ部７１６Ｃ，７１６Ｅを、互いに連結するとともに、リードフレーム７０の図示しない外周フレームに固定している。繋ぎ部７１６Ｃ，７１６Ｅの一端は狭幅部７１４Ｃ，７１４Ｅに連なっており、他端は拡幅部７１５Ｃ，７１５Ｅに連なっている。タイバー７２は、繋ぎ部７１６Ｃ，７１６Ｅの一端よりも他端に近い位置に設けられ、他端よりも一端に近い位置に設けられている。タイバー７２は、狭幅部７１４Ｃ，７１４Ｅ及び拡幅部７１５Ｃ，７１５Ｅとは離れて設けられている。
　これにより、タイバー痕７２０Ｃ，７２０Ｅも、繋ぎ部７１６Ｃ，７１６Ｅの一端よりも他端に近い位置に設けられ、他端よりも一端に近い位置に設けられている。タイバー痕７２０Ｃ，７２０Ｅは、狭幅部７１４Ｃ，７１４Ｅ及び拡幅部７１５Ｃ，７１５Ｅとは離れて設けられている。
　＜第１実施形態のまとめ＞
　本実施形態の半導体装置２０によると、主端子７１Ｃ，７１Ｅが、交互に配置されている。そして、隣り合う主端子７１Ｃ，７１Ｅの側面７１０Ｃ，７１０Ｅ同士が対向している。主端子７１Ｃと主端子７１Ｅとで、主電流の向きは略逆向きとなる。これにより、主電流が流れたときに生じる磁束を互いに打ち消し、インダクタンスを低減することができる。側面は、板厚方向の面である板面に較べて小さいが、主端子７１は、対向する側面７１０Ｃ，７１０Ｅを、複数組有している。したがって、インダクタンスを効果的に低減することができる。また、同じ種類の主端子７１Ｃ，７１Ｅをそれぞれ複数本にして並列化している。これによっても、インダクタンスを低減することができる。
　図６は、参考例について、主端子の合計本数と、インダクタンス、端子温度との関係を示している。参考例では、主端子７１の幅を全長で等しいものとした。また、端子領域の幅を一定とした。図６より、主端子の本数が増える、すなわち対向する側面の組が増えるほど、インダクタンスを低減できることが明らかである。
　本実施形態では、主端子７１Ｃを３本、主端子７１Ｅを４本有している。よって、インダクタンスを効果的に低減することができる。これにより、ＩＧＢＴ６ｉのスイッチングにともなって生じるサージ電圧を低減することができる。
　一方、すべての主端子が封止樹脂体の一面から引き出される構成において、端子領域の幅は、境界部において、一面の幅未満とされる。比較例として、主端子は、幅一定で封止樹脂体の内から外に引き出されている構成を想定する。この構成では、インダクタンスを低減すべく主端子の本数を増やすほど、端子間のギャップが占める割合が大きくなる。これにより、主端子それぞれの断面積が小さくなり、同電位の主端子において通電領域が小さくなる。したがって、たとえばＤＣ電流が流れにくくなる。よって、図６に示すように、主端子の本数が増えるほど、主端子の温度が高くなる。端子温度の上昇により、たとえば封止樹脂体の剥離が生じるおそれがある。
　なお、ＤＣ電流は、半導体素子（スイッチング素子）がオンしている定常時に流れる電流（直流電流）である。ＡＣ電流は、半導体素子のスイッチング時に流れる電流（交流電流）である。半導体装置２０の発熱の大部分は、ＤＣ電流によって生じる。
　これに対し、本実施形態では、外部接続部７１２Ｃ，７１２Ｅの幅Ｗ１が、境界部７１３Ｃ，７１３Ｅの幅Ｗ２より広くされている。主端子が同一幅で引き出される構成に較べて、主端子７１の通電領域が大きいため、主端子７１の発熱を抑制することができる。主にＤＣ電流による発熱を抑制することができる。また、封止樹脂体３０の外において、主端子７１による放熱面積が大きいため、生じた熱を効果的に放熱することができる。よって、主端子７１の温度上昇を抑制することができる。図６に破線矢印で示すように、主端子の本数が同じでも、実線で示す参考例に対して端子温度を低下させることができる。
　以上により、本実施形態の半導体装置２０によれば、インダクタンスを低減しつつ、主端子７１の温度上昇を抑制することができる。
　主端子７１の形状は、特に限定されるものではない。上記したように、少なくとも幅Ｗ１＞幅Ｗ２を満たせばよい。本実施形態では、主端子７１が、境界部７１３Ｃ，７１３Ｅと外部接続部７１２Ｃ，７１２Ｅとの間に、幅Ｗ２より広い部分を有している。また、境界部７１３Ｃ，７１３Ｅから外部接続部７１２Ｃ，７１２Ｅまでにおいて、第１位置の幅Ｗ１１が、第１位置よりも側面３０２に近い第２位置の幅Ｗ１２以上とされている。主端子７１は、幅Ｗ１＞幅Ｗ２の関係を満たしつつ、境界部７１３Ｃ，７１３Ｅから外部接続部７１２Ｃ，７１２Ｅに向けて幅が広くされている。したがって、主端子７１の温度上昇を効果的に抑制することができる。
　ヒートシンク５０に対する主端子７１の配置は、特に限定されるものではない。本実施形態では、外部接続部７１２Ｃ，７１２Ｅにおける端子領域の幅Ｗ２１が、ヒートシンク５０の幅Ｗ２２よりも広くされている。境界部７１３Ｃ，７１３Ｅにおける端子領域の幅は、側面３０２、ひいてはヒートシンク５０の幅Ｗ２２よりも狭くされている。このように、主端子７１は、封止樹脂体３０の側面３０２から引き出され、側面３０２から離れた位置で幅がより広くされている。したがって、主端子７１の温度上昇を、より効果的に抑制することができる。なお、幅Ｗ２１を幅Ｗ２２と略等しくしてもよい。ギャップ７１Ｇを一定とすると、幅Ｗ２１＜幅Ｗ２２を満たす構成に較べて、主端子７１の温度上昇を効果的に抑制することができる。
　リードフレーム７０において、主端子７１に対するタイバー７２の連結位置は、特に限定されるものではない。本実施形態では、主端子７１が、Ｙ方向に延設され、互いに幅の異なる狭幅部７１４Ｃ，７１４Ｅ及び拡幅部７１５Ｃ，７１５Ｅと、繋ぎ部７１６Ｃ，７１６Ｅを有している。この構成では、主端子７１の中心から遠ざかるほど、狭幅部７１４Ｃ，７１４Ｅと拡幅部７１５Ｃ，７１５ＥとのＸ方向の位置ずれが大きくなる。繋ぎ部７１６Ｃ，７１６Ｅと狭幅部７１４Ｃ，７１４Ｅとの連結部分、及び、繋ぎ部７１６Ｃ，７１６Ｅと拡幅部７１５Ｃ，７１５Ｅとの連結部分は、幅の両側で屈曲している。
　本実施形態では、繋ぎ部７１６Ｃ，７１６Ｅにおいて、狭幅部７１４Ｃ，７１４Ｅ及び拡幅部７１５Ｃ，７１５Ｅとは離れた位置に、タイバー痕７２０Ｃ，７２０Ｅが形成されている。この構成によれば、屈曲部分を含まないように、タイバー７２を切断することができる。主端子７１の突出部分において、狭幅部７１４Ｃ，７１４Ｅや拡幅部７１５Ｃ，７１５Ｅの長さを長くし、タイバー７２を、狭幅部７１４Ｃ，７１４Ｅや拡幅部７１５Ｃ，７１５Ｅに連結させることも可能である。しかしながら、インダクタンスが増加してしまう。本実施形態によれば、構造上、生じる繋ぎ部７１６Ｃ，７１６Ｅを利用することで、インダクタンスの増加を抑制しつつ、容易にタイバー７２を除去することができる。
　本実施形態では、主端子７１Ｃ，７１Ｅが、半導体素子４０の中心線ＣＬに対して線対称配置とされている。これにより、主電流は、中心線ＣＬに対して線対称となるように流れる。主電流は、中心線ＣＬの左右でほぼ均等に流れる。これにより、インダクタンスをさらに低減することができる。また局所的な発熱を抑制することができる。
　主端子７１Ｃを３本、主端子７１Ｅを４本有する例を示したが、これに限定されない。主端子７１Ｃの本数を、主端子７１Ｅの本数より多くしてもよい。たとえば主端子７１Ｃを４本、主端子７１Ｅを３本としてもよい。この場合、主端子７１Ｃが、並び方向の両端に配置されることとなる。
　信号端子７３が、ボンディングワイヤ８１を介してパッド４２に接続される例を示したが、これに限定されない。たとえば、信号端子７３が、接合部材８０を介してパッド４２に接続される構成を採用してもよい。半導体装置２０が、ターミナル６０を備える例を示したが、これに限定されない。ターミナル６０を備えない構成とすることも可能である。実装面５００Ｅ側に凸部を有するヒートシンク５０Ｅを採用することで、ボンディングワイヤ８１を採用しつつ、ターミナル６０を備えない構成とすることも可能である。
　ヒートシンク５０に対する主端子７１の接続位置は、上記した例に限定されない。たとえば、主端子７１が、対応するヒートシンク５０の側面に接続されてもよい。
　主端子７１及び信号端子７３がリードフレーム７０の一部として構成される例を示したが、これに限定されない。主端子７１Ｃ，７１Ｅの少なくとも一方が、ヒートシンク５０Ｃ，５０Ｅに対して一体的に連なる構成としてもよい。
　（第２実施形態）
　この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、奇数本の主端子７１において、すべての外部接続部７１２Ｃ，７１２Ｅの幅を、互いに略等しくしていた。これに代えて、両端の主端子７１の幅を、中央の主端子７１の幅より狭くしてもよい。
　スイッチング時に流れる電流、すなわちＡＣ電流は、スイッチング周波数が高くなるほど、表皮効果、近接効果の影響が大きくなる。図７に示す例では、内部接続部７１１Ｃ，７１１Ｅの幅が、互いに略等しくされている。また、外部接続部７１２Ｃ，７１２Ｅの幅が、互いに略等しくされている。両端に位置する主端子７１Ｅに対して、外側に主端子７１Ｃは配置されておらず、内側にのみ主端子７１Ｃが配置されている。近接効果により、両端に位置する主端子７１Ｅの内側の領域にＡＣ電流が流れる。両端の主端子７１Ｅのうち、外側の領域７１ａには、ＡＣ電流がほとんど流れない。図７に示す実線矢印は、所定タイミングでのＡＣ電流の流れを示している。なお、図７は、図５に対応している。
　奇数本の主端子７１を備える構成では、主端子７１Ｃと主端子７１Ｅとで本数が異なるため、通電領域に差が生じる。具体的には、本数の少ない主端子の通電領域が、本数の多い主端子の通電領域よりも小さくなる。図７に示す構成では、主端子７１Ｃの通電領域が、主端子７１Ｅの通電領域よりも小さくなる。
　図８は、本実施形態の半導体装置２０のうち、主端子７１の周辺を示しており、図５に対応している。図７同様、半導体装置２０は、３本の主端子７１Ｃと、４本の主端子７１Ｅを備えている。ギャップ７１Ｇは、先行実施形態と同様、各端子７１間で略等しくされている。所定のギャップを介して、主端子７１Ｃと主端子７１Ｅとが交互に配置されている。両端に位置する主端子７１Ｅは、図７に較べて、幅が狭くされている。
　両端の内部接続部７１１Ｅの幅は、両端に挟まれた中央の内部接続部７１１Ｃ，７１１Ｅの幅よりも狭くされている。両端の外部接続部７１２Ｅの幅は、中央の外部接続部７１２Ｃ，７１２Ｅの幅よりも狭くされている。両端に配置された主端子７１Ｅは、図７に示した主端子７１Ｅに対して、領域７１ａの分、幅が狭くなっている。両端の主端子７１Ｅは、中央の主端子７１Ｃ，７１Ｅに較べて、Ｙ方向の同じ位置における幅が全長にわたって狭くされている。
　＜第２実施形態のまとめ＞
　本実施形態では、奇数本の主端子７１のうち、両端の主端子７１Ｅの幅が、中央の主端子７１Ｃ，７１Ｅの幅よりも狭くされている。ＡＣ電流が主として流れる内側の部分を残しているため、主端子７１のインダクタンスについては、両端の主端子７１Ｅの幅を狭めない構成と同レベルを確保することができる。また、領域７１ａの分、両端の主端子７１Ｅの幅を狭くしているため、本数が少ない主端子７１Ｃの通電領域を、本数が多い主端子７１Ｅの通電領域に近づけることができる。これにより、主端子７１の発熱を、主端子７１Ｃと主端子７１Ｅとで近づけることができる。たとえば、均等化することができる。なお、記載を省略するが、本実施形態の半導体装置２０は、第１実施形態に記載した半導体装置２０と同等構成の部分において、同等の効果を奏することができる。
　主端子７１として、主端子７１Ｃを３本、主端子７１Ｅを４本有する例を示したが、これに限定されない。主端子７１Ｃの本数を、主端子７１Ｅの本数より多くしてもよい。主端子７１の本数が、３本以上の奇数であれば、本実施形態に示した構成を適用することができる。なお、奇数本の主端子７１とは、互いに対向する側面７１０Ｃ，７１０Ｅを偶数組有することと等価である。
　（第３実施形態）
　この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、主端子７１の本数を奇数としていた。これに代えて、主端子７１の本数を偶数としてもよい。
　図９及び図１０に示すように、本実施形態の半導体装置２０は、偶数本の主端子７１を備えている。図９は、積層体２１を示している。積層体２１は、半導体モジュール２１０と、冷却器２１１を備えている。
　半導体モジュール２１０は、一相分の上下アーム回路６を構成する２つの半導体装置２０を備えて構成されている。以下において、上下アーム回路６のうち、上アームを構成する半導体装置２０を、半導体装置２０Ｕと称することがある。下アームを構成する半導体装置２０を、半導体装置２０Ｌと称することがある。積層体２１は、三相分の半導体モジュール２１０を備えている。積層体２１は、Ｕ相の上下アーム回路６を構成する半導体モジュール２１０（Ｕ）と、Ｖ相の上下アーム回路６を構成する半導体モジュール２１０（Ｖ）と、Ｗ相の上下アーム回路６を構成する半導体モジュール２１０（Ｗ）を備えている。積層体２１は、６つの半導体装置２０を備えている。
　半導体モジュール２１０と冷却器２１１は、Ｚ方向において交互に配置されている。半導体モジュール２１０のそれぞれは、冷却器２１１により挟まれている。ひとつの半導体モジュール２１０を構成する半導体装置２０Ｕ，２０Ｌは、Ｘ方向に並んで配置されている。半導体装置２０Ｕ，２０Ｌは、たとえば放熱面５０１Ｃが同じ冷却器２１１と対向するように配置されている。半導体装置２０Ｕ，２０Ｌは、３本以上であって、複数本の主端子７１を備えている。たとえば半導体装置２０Ｕ，２０Ｌは、それぞれ６本の主端子７１を備えている。すなわち、３本の主端子７１Ｃと、３本の主端子７１Ｅをそれぞれ備えている。半導体装置２０Ｕ，２０Ｌは、偶数本であることを除けば、先行実施形態（図５参照）と同じ構成となっている。半導体装置２０Ｕ，２０Ｌの主端子７１は、Ｙ方向であって互いに同じ側に引き出されている。
　冷却器２１１は、熱交換部と称されることがある。冷却器２１１の内部には、冷媒が流通する流路が形成されている。冷却器２１１には、冷媒導入管２１２及び冷媒排出管２１３が接続されている。冷媒導入管２１２及び冷媒排出管２１３は、その内部に流路が形成された筒状の部材である。冷媒導入管２１２及び冷媒排出管２１３は、Ｚ方向に延設されている。冷却器２１１のそれぞれにおいて、Ｘ方向の一端側に冷媒導入管２１２が接続され、他端側に冷媒排出管２１３が接続されている。冷却器２１１の流路と、冷媒導入管２１２及び冷媒排出管２１３の流路は、一体的に連なっている。冷媒導入管２１２から導入された冷媒は、冷却器２１１それぞれの流路を流れ、冷媒排出管２１３から外へ排出されるようになっている。
　なお、冷媒としては、水やアンモニアなどの相変化する冷媒や、エチレングリコール系などの相変化しない冷媒を用いることができる。冷却器２１１は、主として半導体装置２０を冷却するものである。しかしながら、冷却機能に加えて、環境温度が低い場合に温める機能を持たせてもよい。この場合、冷却器２１１は温度調節器と称される。また、冷媒は熱媒体と称される。
　＜第３実施形態のまとめ＞
　本実施形態では、半導体モジュール２１０を構成する半導体装置２０Ｕ，２０Ｌが、主端子７１の引き出し方向を同じにして、Ｘ方向に並んで配置されている。この横並び配置により、図１０に示すように、半導体装置２０Ｕの端部に位置する主端子７１Ｅと、半導体装置２０Ｌの端部に位置する主端子７１Ｃとが、Ｘ方向において隣り合っている。以下では、端部に位置し、互いに隣り合う主端子７１Ｃ，７１Ｅを、主端子７１Ｃ１，７１Ｅ１と示す。また、外部接続部７１２Ｃ，７１２Ｅの幅が広くなっているため、主端子７１Ｃ１，７１Ｅ１が互いに近接している。
　よって、近接効果により、主端子７１Ｅ１において主端子７１Ｃ１側の部分、すなわち外側の部分にもＡＣ電流が流れる。同様に、近接効果により、主端子７１Ｃ１において主端子７１Ｅ１側の部分、すなわち外側の部分にもＡＣ電流が流れる。ひとつの半導体モジュール２１０として、インダクタンスをさらに低減することができる。なお、記載を省略するが、本実施形態の半導体装置２０は、第１実施形態に記載した半導体装置２０と同等構成の部分において、同等の効果を奏することができる。
　主端子７１として、主端子７１Ｃ，７１Ｅを３本ずつ有する例を示したが、これに限定されない。なお、偶数本の主端子７１とは、互いに対向する側面７１０Ｃ，７１０Ｅを奇数組有することと等価である。
　（第４実施形態）
　この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、主端子７１Ｅが、ヒートシンク５０Ｅを介してエミッタ電極４１Ｅに接続されていた。これに代えて、主端子７１Ｅを、ヒートシンク５０Ｅを介さずにエミッタ電極４１Ｅに接続してもよい。
　図１１～図１３に示すように、本実施形態の半導体装置２０は、先行実施形態とは異なり、ターミナル６０を備えていない。図１１では、便宜上、タイバーカット前の状態を示している。リードフレーム７０を構成する主端子７１Ｅは、接合部材８０を介してエミッタ電極４１Ｅに接続されている。ヒートシンク５０Ｅは、接合部材８０を介して、主端子７１Ｅに接続されている。図１２に示すように、信号端子７３も、接合部材８０を介して、パッド４２に接続されている。
　本実施形態のヒートシンク５０も、平面略矩形状をなしている。Ｘ方向の長さは、ヒートシンク５０Ｅのほうがヒートシンク５０Ｃよりも若干長い。Ｙ方向の長さは、ヒートシンク５０Ｃのほうがヒートシンク５０Ｅよりも長い。ヒートシンク５０Ｃは、Ｙ方向においてヒートシンク５０Ｅを跨いでいる。ヒートシンク５０Ｃは、ヒートシンク５０Ｅを横切っている。ヒートシンク５０Ｃは、対向部５１Ｃと、非対向部５２Ｃを有している。対向部５１Ｃは、Ｚ方向においてヒートシンク５０Ｅの実装面５００Ｅと対向する部分である、対向部５１Ｃは、Ｚ方向からの平面視において、実装面５００Ｅと重なる部分である。非対向部５２Ｃは、対向部５１Ｃに対して、Ｙ方向であって主端子７１側に連なっている。非対向部５２Ｃは、ヒートシンク５０Ｅと対向していない部分である。
　本実施形態では、ヒートシンク５０として、ＤＢＣ（Ｄｉｒｅｃｔ　Ｂｏｎｄｅｄ　Ｃｏｐｐｅｒ）基板を採用している。ヒートシンク５０は、絶縁体５０ｘと、絶縁体５０ｘを挟むように配置された金属体５０ｙ，５０ｚをそれぞれ有している。絶縁体５０ｘは、樹脂やセラミックスなどの基板である。金属体５０ｙ，５０ｚは、たとえばＣｕを含んで形成されている。金属体５０ｙ，５０ｚは、絶縁体５０ｘに対して直接的に接合されている。ヒートシンク５０は、半導体素子４０側から、金属体５０ｙ、絶縁体５０ｘ、金属体５０ｚの順に積層されている。ヒートシンク５０は、３層構造をなしている。
　金属体５０ｙ，５０ｚの平面形状及び大きさは、互いに略一致している。中間層である絶縁体５０ｘの平面形状は、金属体５０ｙ，５０ｚと相似とされている。絶縁体５０ｘの大きさは、金属体５０ｙ，５０ｚよりも大きくされている。絶縁体５０ｘは、全周で金属体５０ｙ，５０ｚよりも外側まで延設されている。ヒートシンク５０Ｃ，５０Ｅにおいて、金属体５０ｙの一面が、実装面５００Ｃ，５００Ｅをなしている。ヒートシンク５０Ｃ，５０Ｅにおいて、金属体５０ｚの一面が、放熱面５０１Ｃ，５０１Ｅをなしている。
　コレクタ電極４１Ｃは、接合部材８０を介して、ヒートシンク５０の対向部５１Ｃに接続されている。コレクタ電極４１Ｃは、対向部５１Ｃにおいて、ヒートシンク５０Ｃの金属体５０ｙに接続されている。主端子７１Ｃは、非対向部５２Ｃにおいて、ヒートシンク５０Ｃの金属体５０ｙに接続されている。主端子７１Ｃは、接合部材８０を介して、ヒートシンク５０Ｃに接続されてもよい。主端子７１Ｃは、超音波接合、摩擦撹拌接合、レーザ溶接などにより、ヒートシンク５０Ｃに直接的に接続されてもよい。
　主端子７１Ｅは、図１１及び図１３に示すように、電極接続部７１７Ｅと、延設部７１８Ｅを有している。主端子７１Ｅは、ヒートシンク５０Ｅに接続された内部接続部７１１Ｅに代えて、電極接続部７１７Ｅを有している。電極接続部７１７Ｅも、封止樹脂体３０の内部に形成された接続部である。電極接続部７１７Ｅは、主端子７１Ｅのうち、エミッタ電極４１Ｅとの接続部分である。電極接続部７１７Ｅは、接合部材８０を介して、エミッタ電極４１Ｅに接続されている。電極接続部７１７Ｅは、Ｚ方向からの平面視において、エミッタ電極４１Ｅと重なる部分である。主端子７１Ｅは、電極接続部７１７Ｅを含んで、ヒートシンク５０Ｅに接続されている。電極接続部７１７Ｅにおいて、板面の両方に接合部材８０が配置されている。
　延設部７１８Ｅは、電極接続部７１７Ｅから延設された部分である。延設部７１８Ｅは、電極接続部７１７Ｅに一体的に連なっている。延設部７１８Ｅは、先行実施形態同様、外部接続部７１２Ｅと、境界部７１３Ｅを含んでいる。また、狭幅部７１４Ｅと、拡幅部７１５Ｅと、繋ぎ部７１６Ｅを含んでいる。延設部７１８Ｅは、さらに連結部７１９Ｅを含んでいる。
　狭幅部７１４Ｅは、境界部７１３Ｅを含んでいる。狭幅部７１４Ｅにおける封止樹脂体３０内の端部は、ヒートシンク５０Ｅに接続されていない。すなわち、狭幅部７１４Ｅは、内部接続部７１１Ｅを含んでいない。狭幅部７１４Ｅの一端には、連結部７１９Ｅが連なっている。連結部７１９Ｅは、延設部７１８Ｅにおいて、電極接続部７１７Ｅとの境界から狭幅部７１４Ｅまでの部分である。このように、延設部７１８Ｅは、電極接続部７１７Ｅ側から、連結部７１９Ｅ、境界部７１３Ｅを含む狭幅部７１４Ｅ、繋ぎ部７１６Ｅ、外部接続部７１２Ｅを含む拡幅部７１５Ｅを有している。
　延設部７１８Ｅの一部は、実装面５００Ｅよりも近い位置で、ヒートシンク５０Ｃの実装面５００Ｃに対向している。延設部７１８Ｅのそれぞれにおいて、連結部７１９Ｅの少なくとも一部と、狭幅部７１４Ｅの一部が、実装面５００Ｃに対向している。延設部７１８Ｅは、ヒートシンク５０の対向部５１Ｃに対向する部分と、非対向部５２Ｃに対向する部分を有している。図１３に示すように、主端子７１Ｅの延設部７１８Ｅと実装面５００Ｃとの対向距離Ｄ１は、実装面５００Ｃ，５００Ｅ間の対向距離Ｄ２よりも短くなっている。本実施形態の主端子７１Ｅは、屈曲部を有さずに、延設されている。対向距離Ｄ１は、一定とされている。主端子７１Ｃの屈曲部より先端側の部分において、主端子７１Ｃ，７１Ｅが互いに対向している。
　リードフレーム７０は、タイバーカット前の状態で、先行実施形態に示したタイバー７２に加え、外周フレーム７５と、タイバー７６と、吊りリード７７を有している。外周フレーム７５は、外周枠体と称されることがある。タイバー７２は、Ｘ方向に延設されており、その両端で外周フレーム７５に連なっている。複数の主端子７１は、タイバー７２によって外周フレーム７５に支持されている。図１４に示すように、タイバー７２は、繋ぎ部７１６Ｃ，７１６Ｅに連なっている。タイバー７２は、狭幅部７１４Ｃ，７１４Ｅ及び拡幅部７１５Ｃ，７１５Ｅとは離れて設けられている。このため、図示しないタイバー痕７２０Ｃ，７２０Ｅは、先行実施形態同様、狭幅部７１４Ｃ，７１４Ｅ及び拡幅部７１５Ｃ，７１５Ｅとは離れて設けられる。
　タイバー７６は、半導体素子４０を基準として、タイバー７２とは反対側に設けられている。タイバー７６は、Ｘ方向に延設されており、その両端で外周フレーム７５に連なっている。複数の信号端子７３は、タイバー７６によって外周フレーム７５に支持されている。吊りリード７７の一端は電極接続部７１７Ｅに連なり、他端はタイバー７６に連なっている。Ｘ方向において信号端子７３を挟むように、２本の吊りリード７７が設けられている。
　主端子７１Ｃ，７１Ｅの突出部分の先端は、Ｙ方向において外周フレーム７５に連なっている。電極接続部７１７Ｅは、延設部７１８Ｅを介してタイバー７２に連なり、吊りリード７７を介してタイバー７６に連なっている。封止樹脂体３０の成形後、外周フレーム７５及びタイバー７２，７６など、リードフレーム７０の不要部分が除去される。これにより、半導体装置２０において、主端子７１Ｃ，７１Ｅは、互いに電気的に分離される。また、複数の信号端子７３も電気的に分離される。半導体装置２０は、リードフレーム７０として、外周フレーム７５及びタイバー７２，７６を有さず、主端子７１、信号端子７３、及び吊りリード７７を有している。
　＜主端子の延設部＞
　次に、図１１に基づき、主端子７１Ｅの延設部７１８Ｅについて説明する。半導体装置２０は、３本の主端子７１Ｃと、４本の延設部７１８Ｅを有している。４本の延設部７１８Ｅは、ひとつの電極接続部７１７Ｅから延びている。そして、封止樹脂体３０の外において、主端子７１Ｃと主端子７１Ｅの延設部７１８Ｅとが交互に配置されている。本実施形態において、延設部７１８Ｅにより、主端子７１Ｃと交互に配置される主端子７１Ｅの本数が定義される。
　４本の延設部７１８Ｅは、Ｘ方向に並んで配置されている。狭幅部７１４Ｅから先端部分において、延設部７１８Ｅと主端子７１Ｃとが、交互に配置されている。本実施形態においても、外部接続部７１２Ｃ，７１２Ｅにおける端子領域の幅Ｗ２１が、ヒートシンク５０の幅Ｗ２２よりも広くされている。ＤＢＣ基板の場合、幅Ｗ２２は、実装面５００Ｃ，５００Ｅをなす金属体５０ｙのうち、幅の広い側により定義される。端子領域の幅Ｗ２１は、実装面５００Ｅをなす金属体５０ｙの幅Ｗ２２よりも広くされている。
　連結部７１９Ｅは、間に主端子７１Ｃを介さずに、Ｘ方向に並んで配置されている。４本の延設部７１８Ｅにおいて、狭幅部７１４Ｅの端部の位置は、Ｙ方向において互いにほぼ同じ位置とされている。図１１に示すように、Ｘ方向において、両端に配置された連結部７１９Ｅの幅は、両端の間の中央に配置された連結部７１９Ｅの幅よりも広くされている。中央に配置された２本の連結部７１９Ｅの幅は、全長において狭幅部７１４Ｅとほぼ同じ幅とされている。一方、端部に配置された２本の連結部７１９Ｅの幅は、全長において狭幅部７１４Ｅの幅よりも広くされている。全長において幅が広いとは、Ｙ方向において同じ位置を対比したときに幅が広い関係が、全長において成立して状態である。
　４本の連結部７１９Ｅ（延設部７１８Ｅ）は、電極接続部７１７Ｅから放射状に延びている。電極接続部７１７Ｅは、平面略矩形状をなしている。端部の連結部７１９Ｅは、電極接続部７１７Ｅにおける隣り合う２つの隅部から延びている。中央の連結部７１９Ｅは、側面３０２側の辺の中央付近から延びている。中心線ＣＬの図示を省略するが、本実施形態においても、主端子７１Ｃ，７１Ｅは、Ｘ方向において、半導体素子４０の中心線ＣＬに対して線対称配置とされている。
　＜第４実施形態のまとめ＞
　本実施形態では、主端子７１Ｅが、ヒートシンク５０Ｅと半導体素子４０との間に配置され、エミッタ電極４１Ｅに接続されている。これにより、図１３に示すように、ヒートシンク５０Ｃと対向するエミッタ電極４１Ｅと同電位の部分として、主端子７１Ｅがもっとも近くなる。これにより、磁束打ち消しの効果を高めて、インダクタンスを低減することができる。
　信号端子７３が、先行実施形態に示したように、ボンディングワイヤ８１を介してパッド４２に接続される場合、電極接続部７１７Ｅの板厚、すなわちリードフレーム７０の板厚を厚くすることで、ボンディングワイヤ８１の高さを稼ぐこととなる。電極接続部７１７Ｅは、スペーサとしての機能を果たす。これに対し、本実施形態では、信号端子７３が、接合部材８０を介してパッド４２に接続されている。これにより、電極接続部７１７Ｅの板厚を薄くできるため、実装面５００Ｅが実装面５００Ｃに近づく。これによっても、インダクタンスを低減することができる。
　電極接続部７１７Ｅから複数の延設部７１８Ｅが延びる構成では、主端子７１の並び方向（Ｘ方向）において、並びの中心から遠ざかるほど、電極接続部７１７Ｅから狭幅部７１４Ｅまでの距離、すなわち連結部７１９Ｅによる通電経路が長くなる。よって、互いに幅が等しいと、連結部７１９Ｅの長い延設部７１８Ｅほど、たとえばＤＣ電流が流れにくくなる。
　これに対し、本実施形態では、主端子７１Ｅが、４本の延設部７１８Ｅを有している。そして、両端の連結部７１９Ｅの幅が、中央の連結部７１９Ｅの幅よりも広くされている。通電経路の長い連結部７１９Ｅの幅が広くされている。したがって、ＤＣ電流が偏って流れるのを抑制することができる。すなわち、局所的な発熱を抑制することができる。また、両端の連結部７１９Ｅの幅が広いことで、延設部７１８Ｅと実装面５００Ｃとの対向面積を増やすことができる。これにより、インダクタンスを低減することができる。
　記載を省略するが、本実施形態の半導体装置２０は、第１実施形態に記載した半導体装置２０と同等構成の部分において、同等の効果を奏することができる。
　主端子７１の本数は、上記した例に限定されない。奇数本でもよいし、偶数本でもよい。延設部７１８Ｅの本数は、４本に限定されない。主端子７１Ｃと主端子７１Ｅの延設部７１８Ｅとの合計本数が３本以上であればよい。
　本実施形態の構成と、第２実施形態の構成とを組み合わせてもよい。主端子７１Ｃと交互に配置されている部分の幅を、両端の延設部７１８Ｅにおいて中央の延設部７１８Ｅより広くする。その上で、連結部７１９Ｅの幅を、両端の延設部７１８Ｅにおいて中央の延設部７１８Ｅより広くすればよい。
　本実施形態の構成と、第３実施形態の構成とを組み合わせてもよい。
　ひとつの電極接続部７１７Ｅにすべての延設部７１８Ｅが連なる例を示したが、これに限定されない。たとえば、主端子７１Ｅが、Ｘ方向に二分割され、電極接続部７１７Ｅのそれぞれに延設部７１８Ｅが連なる構成としてもよい。
　端部の連結部７１９Ｅが中央の連結部７１９Ｅよりも、全長で幅が広くされる例を示したが、これに限定されない。電極接続部７１７Ｅに連なる端部から一部の範囲において、端部の連結部７１９Ｅの幅が中央の連結部７１９Ｅの幅よりも広ければよい。
　（他の実施形態）
　半導体装置２０をインバータ５に適用する例を示したが、これに限定されない。たとえばコンバータに適用することもできる。また、インバータ５及びコンバータの両方に適用することもできる。
　半導体素子４０に、ＩＧＢＴ６ｉとＦＷＤ６ｄが形成される例を示したが、これに限定されない。ＦＷＤ６ｄを別チップとしてもよい。
　スイッチング素子としてＩＧＢＴ６ｉの例を示したが、これに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。
　放熱面５０１Ｃ，５０１Ｅが、封止樹脂体３０から露出される例を示したが、これに限定されない。放熱面５０１Ｃ，５０１Ｅの少なくとも一方が、封止樹脂体３０によって覆われた構成としてもよい。封止樹脂体３０とは別の図示しない絶縁部材によって覆われた構成としてもよい。
　図示を省略するが、リードフレーム７０において、ヒートシンク５０との対向部分に貫通孔を設けてもよい。これにより、成形不良を抑制することができる。たとえば主端子７１に貫通孔を設けてもよい。信号端子７３に貫通孔を設けてもよい。吊りリード７７に貫通孔を設けてもよい。
　半導体装置２０として、両面放熱構造の例を示したが、これに限定されない。封止樹脂体３０の側面３０２からすべての主端子７１が引き出される構造であれば適用が可能である。片面放熱構造において、主端子７１Ｃ，７１Ｅが交互に配置され、外部接続部７１２Ｃ，７１２Ｅの幅Ｗ１が境界部７１３Ｃ，７１３Ｅの幅Ｗ２よりも広くされた構成としてもよい。
　以上、本開示の一態様に係る半導体装置の実施形態、構成、態様を例示したが、本開示に係る実施形態、構成、態様は、上述した各実施形態、各構成、各態様に限定されるものではない。例えば、異なる実施形態、構成、態様にそれぞれ開示された技術的部を適宜組み合わせて得られる実施形態、構成、態様についても本開示に係る実施形態、構成、態様の範囲に含まれる。

 

Claims (8)

  1. 　主電極（４１）として第１主電極（４１Ｃ）及び前記第１主電極との間に主電流が流れる第２主電極（４１Ｅ）を有する少なくともひとつの半導体素子（４０）と、
    　前記半導体素子を封止する封止樹脂体（３０）と、
    　前記封止樹脂体の内部において対応する前記主電極と電気的に接続され、他の部材との接続のために前記封止樹脂体の外へ延設された複数の主端子（７１）であって、前記第１主電極と電気的に接続された第１主端子（７１Ｃ）、及び、前記第２主電極と電気的に接続された第２主端子（７１Ｅ）と、
    を備え、
    　すべての前記主端子は、前記封止樹脂体の一面（３０２）から突出しており、
    　前記第１主端子及び前記第２主端子は、前記半導体素子の厚み方向に直交する一方向において、側面（７１０Ｃ，７１０Ｅ）が互いに対向するように交互に配置され、
    　前記主端子の突出部分における前記一方向の幅は、前記封止樹脂体との境界部（７１３Ｃ，７１３Ｅ）よりも前記他の部材が接続される外部接続部（７１２Ｃ，７１２Ｅ）のほうが広くされている半導体装置。
  2. 　前記主端子は、前記境界部と前記外部接続部との間に、前記境界部よりも幅に広い部分を有し、且つ、前記境界部から前記外部接続部までの延設部分において、任意の第１位置の幅が、前記第１位置よりも前記封止樹脂体に近い任意の第２位置の幅以上とされている請求項１に記載の半導体装置。
  3. 　前記主端子を奇数本備え、
    　前記第１主端子及び前記第２主端子は、所定のギャップを介して、交互に配置されており、
    　前記一方向において、両端に配置された前記主端子の幅が、前記両端の間の中央に配置された前記主端子の幅よりも狭くされている請求項１又は請求項２に記載の半導体装置。
  4. 　前記第２主電極は、前記第１主電極とは反対の面に形成されており、
    　前記半導体素子を挟むように配置された放熱部材（５０）であって、前記第１主電極と電気的に接続された第１放熱部材（５０Ｃ）、及び、前記第２主電極と電気的に接続された第２放熱部材（５０Ｅ）をさらに備えている請求項１～３いずれか１項に記載の半導体装置。
  5. 　前記第２主端子は、前記第２主電極に接続された電極接続部（７１７Ｅ）と、前記境界部及び前記外部接続部を含み、前記封止樹脂体の内外にわたって延設された延設部（７１８Ｅ）と、を有し、
    　前記主端子は、前記第１主端子と、前記第２主端子の前記延設部との少なくとも一方を複数有しており、
    　前記第１主端子と前記延設部とが、前記一方向において交互に配置され、
    　前記第１主端子は、前記第１放熱部材を介して、前記第１主電極に接続され、
    　前記第２放熱部材は、前記第２主端子を介して、前記第２主電極に接続されている請求項４に記載の半導体装置。
  6. 　前記第２主端子は、前記延設部を３本以上有しており、
    　前記電極接続部から前記封止樹脂体の内部における所定の延設領域において、両端に配置された前記延設部の幅が、前記両端の間の中央に配置された前記延設部の幅よりも広くされている請求項５に記載の半導体装置。
  7. 　すべての前記外部接続部を含む端子領域の幅が、前記放熱部材の幅よりも広くされている請求項４～６いずれか１項に記載の半導体装置。
  8. 　前記主端子は、前記一方向に対して直交する方向に延びる部分としての、前記境界部を含み、前記封止樹脂体の内外にわたって配置された狭幅部（７１４Ｃ，７１４Ｅ）、及び、前記外部接続部を含み、前記狭幅部よりも幅が広くされた拡幅部（７１５Ｃ，７１５Ｅ）と、前記狭幅部と前記拡幅部とを繋いでおり、前記拡幅部に近づくほど幅が広くされた繋ぎ部（７１６Ｃ，７１６Ｅ）と、前記繋ぎ部において前記狭幅部及び前記拡幅部とは離れて形成されたタイバー痕（７２０Ｃ，７２０Ｅ）と、を有している請求項１～７いずれか１項に記載の半導体装置。

     
PCT/JP2020/005573 2019-03-11 2020-02-13 半導体装置 Ceased WO2020184053A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080019853.3A CN113557603B (zh) 2019-03-11 2020-02-13 半导体装置
US17/468,952 US20210407875A1 (en) 2019-03-11 2021-09-08 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019043887A JP7103279B2 (ja) 2019-03-11 2019-03-11 半導体装置
JP2019-043887 2019-03-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/468,952 Continuation US20210407875A1 (en) 2019-03-11 2021-09-08 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2020184053A1 true WO2020184053A1 (ja) 2020-09-17

Family

ID=72427940

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/005573 Ceased WO2020184053A1 (ja) 2019-03-11 2020-02-13 半導体装置

Country Status (4)

Country Link
US (1) US20210407875A1 (ja)
JP (1) JP7103279B2 (ja)
CN (1) CN113557603B (ja)
WO (1) WO2020184053A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908778B2 (en) 2019-03-11 2024-02-20 Denso Corporation Semiconductor module
US11996344B2 (en) 2019-03-11 2024-05-28 Denso Corporation Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP2024108671A (ja) 2023-01-31 2024-08-13 三菱電機株式会社 半導体製造装置および半導体製造装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199039A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
US8508025B2 (en) * 2008-02-05 2013-08-13 Fairchild Semiconductor Corporation Folded leadframe multiple die package
JP2014050118A (ja) * 2012-08-29 2014-03-17 Hitachi Ltd 電気回路装置および電気回路装置の製造方法
JP2014127583A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
JP2015208115A (ja) * 2014-04-21 2015-11-19 トヨタ自動車株式会社 半導体装置
JP2018067657A (ja) * 2016-10-20 2018-04-26 トヨタ自動車株式会社 半導体モジュール
WO2020021843A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー 半導体装置
WO2020021881A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー パワーモジュール及び電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338803B2 (ja) * 2010-01-22 2013-11-13 株式会社デンソー 電力変換装置
JP6015963B2 (ja) * 2011-12-22 2016-11-02 パナソニックＩｐマネジメント株式会社 半導体パッケージ、その製造方法及び金型
JP5626274B2 (ja) * 2012-06-29 2014-11-19 株式会社デンソー 半導体装置
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP5776707B2 (ja) * 2013-02-27 2015-09-09 株式会社デンソー 半導体装置
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2016100442A (ja) * 2014-11-20 2016-05-30 日産自動車株式会社 半導体モジュール及び半導体装置
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508025B2 (en) * 2008-02-05 2013-08-13 Fairchild Semiconductor Corporation Folded leadframe multiple die package
JP2011199039A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
JP2014050118A (ja) * 2012-08-29 2014-03-17 Hitachi Ltd 電気回路装置および電気回路装置の製造方法
JP2014127583A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
JP2015208115A (ja) * 2014-04-21 2015-11-19 トヨタ自動車株式会社 半導体装置
JP2018067657A (ja) * 2016-10-20 2018-04-26 トヨタ自動車株式会社 半導体モジュール
WO2020021843A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー 半導体装置
WO2020021881A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー パワーモジュール及び電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908778B2 (en) 2019-03-11 2024-02-20 Denso Corporation Semiconductor module
US11996344B2 (en) 2019-03-11 2024-05-28 Denso Corporation Semiconductor device

Also Published As

Publication number Publication date
CN113557603B (zh) 2024-06-11
CN113557603A (zh) 2021-10-26
JP2020150020A (ja) 2020-09-17
JP7103279B2 (ja) 2022-07-20
US20210407875A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR101522089B1 (ko) 반도체 장치
CN111480231B (zh) 电力转换装置
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
JP7010167B2 (ja) 半導体装置
JP7187992B2 (ja) 半導体モジュールおよび車両
CN101622707A (zh) 半导体模块及逆变器装置
US20210407875A1 (en) Semiconductor device
JP7544288B2 (ja) 電力変換装置
CN111668165A (zh) 半导体模块和具备该半导体模块的半导体装置
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
JP4455914B2 (ja) 電力変換装置
US11996344B2 (en) Semiconductor device
CN112582356A (zh) 半导体器件
JP6123722B2 (ja) 半導体装置
JP2022191918A (ja) 半導体装置
CN117941059A (zh) 半导体装置及其制造方法
CN114144965B (zh) 电路装置
JP2014096412A (ja) 半導体モジュール
US11887905B2 (en) Semiconductor device
WO2022107439A1 (ja) パワー半導体モジュール
US20260130213A1 (en) Semiconductor module
US20260130261A1 (en) Semiconductor device
JP2025145247A (ja) 半導体装置
JP2026002560A (ja) 半導体モジュールおよび電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20770061

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20770061

Country of ref document: EP

Kind code of ref document: A1