CN117941059A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN117941059A
CN117941059A CN202280062218.2A CN202280062218A CN117941059A CN 117941059 A CN117941059 A CN 117941059A CN 202280062218 A CN202280062218 A CN 202280062218A CN 117941059 A CN117941059 A CN 117941059A
Authority
CN
China
Prior art keywords
semiconductor element
metal body
terminal
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280062218.2A
Other languages
English (en)
Inventor
川岛崇功
平光真二
奥村知巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN117941059A publication Critical patent/CN117941059A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

基板(50)的表面金属体(52)与设在半导体元件(40)的一面上的漏极电极(40D)电连接。基板(60)的表面金属体(62)与设在半导体元件(40)的背面上的源极电极(40S)电连接。信号端子(93)经由接合线(110)而与设在与源极电极相同的面上的焊盘(40P)电连接。在半导体元件(40)和信号端子(93)的排列方向上，表面金属体(62)的端部(64e)位于导电间隔件(70)的端部(70e)与半导体元件(40L)的端部(40Le)之间。

Description

半导体装置及其制造方法
关联申请的相互参照
本申请基于2021年9月21日提出的日本专利申请第2021－153458号，通过参照而引用基础申请的全部内容。
技术领域
本说明书所公开的内容涉及半导体装置及其制造方法。
背景技术
专利文献1公开了具备在两面具有主电极的半导体芯片、第1热沉、第2热沉及信号端子的半导体装置。在半导体芯片的一面设有漏极电极，在背面设有源极电极及信号用的焊盘。第1热沉与漏极电极电连接，第2热沉与源极电极电连接。信号端子经由接合线而与焊盘连接。现有技术文献的记载内容作为本说明书中的技术要素的说明而通过参照加以引用。
现有技术文献
专利文献
专利文献1：日本特开2020－64907号公报
发明内容
在以专利文献1为代表的双面散热构造的半导体装置中，为了避免接合线与第2热沉的接触，即为了确保接合线的高度，在源极电极与第2热沉之间配置接线端(terminal)(导电间隔件)。接线端越厚，越使第1热沉与第2热沉的对置面远离，由相互反向地流动的电流带来的磁通抵消的效果即电感降低的效果越弱。此外，使热阻增加。
此外，可以考虑通过在第2热沉中将比接线端靠信号端子侧的部分切口，来避免接合线与第2热沉的接触，并且使第1热沉与第2热沉的对置面彼此接近。但是，通过切口，从半导体元件向第2热沉的热扩散被阻碍。上述结构难以减小无效空间(dead space)。从上述观点来看，或者从未言及的其他观点来看，对于半导体装置要求进一步的改良。
公开的一个目的在于，提供能够降低电感并且降低热阻的半导体装置及其制造方法。
这里公开的半导体装置，具备：半导体元件，具有设于一面的第1主电极、设于在板厚方向上与一面相反的背面的第2主电极、和在背面中设于与第2主电极不同的位置的信号用的焊盘；第1布线部件，与第1主电极电连接；第2布线部件，与第2主电极电连接；信号端子；以及接合线，将焊盘与信号端子电连接；第2布线部件是具有绝缘基材、表面金属体和背面金属体的基板，表面金属体配置在绝缘基材的表面即半导体元件侧的面并与第2主电极电连接，背面金属体配置在绝缘基材的背面；在半导体元件和信号端子的排列方向上，表面金属体的端部位于与表面金属体相接合的接合对象的端部与半导体元件的端部之间。
根据公开的半导体装置，作为第2布线部件而使用基板。并且，通过基板具有的表面金属体的布图，表面金属体的端部在排列方向上位于接合对象的端部与半导体元件的端部之间。这样，表面金属体的端部比半导体元件的端部靠内侧，所以能够避免表面金属体与接合线的接触，使第2布线部件的表面金属体与第1布线部件的导电部位的对置面彼此接近。由此，磁通抵消的效果变高，能够降低电感。此外，由于从半导体元件到第2布线部件的表面金属体的热传递路径变短，所以能够降低热阻。
进而，由于表面金属体的端部比接合对象的端部靠外侧，所以能够经由表面金属体将半导体元件的热向接合对象的外侧扩散。由此，能够降低热阻。结果，能够降低电感并且降低热阻。
这里公开的半导体装置的制造方法，具备：第1连接工序，将在半导体元件的一面设置的第1主电极与第1布线部件电连接；引线接合工序，经由接合线，将半导体元件中设在与一面在板厚方向上相反的背面上的信号用的焊盘与信号端子连接；以及第2连接工序，在引线接合工序后，将在背面中设在与焊盘不同的位置的第2主电极与第2布线部件电连接；在第2连接工序中，作为第2布线部件而使用具有绝缘基材、表面金属体和背面金属体的基板，表面金属体配置在绝缘基材的表面即半导体元件侧的面并与第2主电极电连接，背面金属体配置在绝缘基材的背面，基板的表面金属体被进行了布图，以使得：在半导体元件和信号端子的排列方向上，表面金属体的端部位于与表面金属体相接合的接合对象的端部与半导体元件的端部之间；使从表面金属体露出的绝缘基材的露出部与接合线接触并且将第2主电极与第2布线部件电连接。
根据公开的半导体装置的制造方法，作为第2布线部件而使用基板。并且，将基板的表面金属体布图，以使得表面金属体的端部在排列方向上位于接合对象的端部与半导体元件的端部之间。由于表面金属体的端部比半导体元件的端部靠内侧，所以能够避免表面金属体与接合线的接触，使第2布线部件的表面金属体与第1布线部件的导电部位的对置面彼此接近。由此，磁通抵消的效果变高，能够降低电感。此外，由于从半导体元件到第2布线部件的表面金属体的热传递路径变短，所以能够降低热阻。通过使从表面金属体露出的绝缘基材的露出部与接合线接触并且将第2主电极与第2布线部件电连接从而对置面彼此进一步接近，能够提高电感降低和热阻降低的效果。
进而，由于表面金属体的端部比接合对象的端部靠外侧，所以能够经由表面金属体将半导体元件的热向接合对象的端部的外侧扩散。由此，能够降低热阻。结果，能够降低电感并且降低热阻。
本说明书中公开的多个形态为了达成各个目的而采用相互不同的技术手段。权利要求书及该项中记载的括号内的标号例示性地表示与后述的实施方式的部分的对应关系，不是要限定技术范围。本说明书中公开的目的、特征及效果通过参照后续的详细说明及附图会变得更明确。
附图说明
图1是表示应用半导体装置的电力变换装置的电路结构及驱动系统的图。
图2是表示第1实施方式的半导体装置的立体图。
图3是从图2的Z1方向观察的平面图。
图4是沿着图3的IV－IV线的剖视图。
图5是沿着图3的V－V线的剖视图。
图6是沿着图3的VI－VI线的剖视图。
图7是沿着图3的VII－VII线的剖视图。
图8是表示在基板上安装着半导体元件的状态的平面图。
图9是表示漏极电极侧的基板的电路图案的平面图。
图10是表示源极电极侧的基板的电路图案的平面图。
图11是将图6的区域XI放大的图。
图12是表示变形例的剖视图。
图13是表示变形例的剖视图。
图14是表示变形例的平面图。
图15是表示变形例的平面图。
图16是表示第2实施方式的半导体装置的一例的剖视图。
图17是表示制造方法的剖视图。
图18是表示半导体装置的另一例的剖视图。
图19是表示电感降低的效果的图。
图20是表示变形例的图。
图21是第3实施方式的半导体装置的立体图。
图22是将图21从Z2方向观察的平面图。
图23是沿着图22的XXIII－XXIII线的剖视图。
图24是沿着图22的XXIV－XXIV线的剖视图。
具体实施方式
以下，基于附图说明多个实施方式。另外，有通过在各实施方式中对于对应的构成要素赋予相同的标号而省略重复的说明的情况。在各实施方式中仅说明结构的一部分的情况下，关于该结构的其他部分能够应用先行说明的其他实施方式的结构。此外，不仅是在各实施方式的说明中明示的结构的组合，只要没有特别在组合中发生障碍，即使没有明示也能够将多个实施方式的结构彼此部分地组合。
本实施方式的半导体装置例如被应用于以旋转电机为驱动源的移动体的电力变换装置。移动体例如是电动汽车(EV)、混合动力汽车(HV)、插电混合动力汽车(PHV)等电动车辆、无人机等飞行体、船舶、建设机械、农业机械。以下，对被应用于车辆的例子进行说明。
(第1实施方式)
首先，基于图1对车辆的驱动系统的概略结构进行说明。
<车辆的驱动系统>
如图1所示，车辆的驱动系统1具备直流电源2、电动发电机3和电力变换装置4。
直流电源2是由能够充放电的二次电池构成的直流电压源。二次电池例如是锂离子电池、镍氢电池。电动发电机3是三相交流式的旋转电机。电动发电机3作为车辆的行驶驱动源即电动机发挥功能。电动发电机3在再生时作为发电机发挥功能。电力变换装置4在直流电源2与电动发电机3之间进行电力变换。
<电力变换装置>
接着，基于图1对电力变换装置4的电路结构进行说明。电力变换装置4具备电力变换电路。本实施方式的电力变换装置4具备平滑电容器5和作为电力变换电路的逆变器6。
平滑电容器5主要将被从直流电源2供给的直流电压平滑化。平滑电容器5与作为高电位侧的电源线路的P线路7及作为低电位侧的电源线路的N线路8连接。P线路7与直流电源2的正极连接，N线路8与直流电源2的负极连接。平滑电容器5的正极在直流电源2与逆变器6之间与P线路7连接。平滑电容器5的负极在直流电源2与逆变器6之间与N线路8连接。平滑电容器5与直流电源2并联地连接。有时将P线路7及N线路8表示为电源线路7、8。
逆变器6是DC－AC变换电路。逆变器6按照由未图示的控制电路进行的开关控制，将直流电压变换为三相交流电压，并向电动发电机3输出。由此，电动发电机3进行驱动以产生规定的转矩。在车辆的再生制动时，逆变器6按照由控制电路进行的开关控制，将电动发电机3受到来自车轮的旋转力而发出的三相交流电压变换为直流电压，并向P线路7输出。这样，逆变器6在直流电源2与电动发电机3之间进行双向的电力变换。
逆变器6具备三相的上下臂电路9而构成。有时将上下臂电路9称作腿。上下臂电路9分别具有上臂9H和下臂9L。上臂9H及下臂9L将上臂9H设为P线路7侧而在P线路7与N线路8之间串联连接。上臂9H与下臂9L的连接点经由输出线路10而与电动发电机3的对应的相的绕线3a连接。逆变器6具有6个臂。各臂具备开关元件而构成。P线路7、N线路8及输出线路10各自的至少一部分由例如汇流条等导电部件构成。
在本实施方式中，作为构成各臂的开关元件而采用n沟道型的MOSFET11。构成各臂的开关元件的数量没有特别限定。既可以是一个也可以是多个。MOSFET是Metal OxideSemiconductor Field Effect Transistor(金属氧化物半导体场效应晶体管)的简称。
作为一例，在本实施方式中，各臂具有两个MOSFET11。构成一个臂的两个MOSFET11被并联连接。在上臂9H中，并联连接的两个MOSFET11的漏极与P线路7连接。在下臂9L中，并联连接的两个MOSFET11的源极与N线路8连接。在上臂9H中并联连接的两个MOSFET11的源极和在下臂9L中并联连接的两个MOSFET11的漏极被相互连接。并联连接的两个MOSFET11被共通的栅极驱动信号(驱动电压)以相同的定时进行导通(on)驱动、断开(off)驱动。
在MOSFET11的各自上，逆并联地连接着续流用的二极管12。二极管12既可以是MOSFET11的寄生二极管(体二极管)，也可以是在寄生二极管之外而设置的元件。二极管12的阳极与对应的MOSFET11的源极连接，阴极与漏极连接。一相的上下臂电路9由一个半导体装置20提供。关于半导体装置20的详细情况在后面叙述。
电力变换装置4中，作为电力变换电路，可以还具备变换器。变换器是将直流电压变换为不同值的直流电压的DC－DC变换电路。变换器设在直流电源2与平滑电容器5之间。变换器例如具备电抗器和上述的上下臂电路9而构成。根据该结构，能够进行升降压。电力变换装置4也可以具备将来自直流电源2的电源噪声除去的滤波电容器。滤波电容器设在直流电源2与变换器之间。
电力变换装置4也可以具备构成逆变器6等的开关元件的驱动电路。驱动电路基于控制电路的驱动指令，向对应的臂的MOSFET11的栅极供给驱动电压。驱动电路通过驱动电压的施加，使对应的MOSFET11驱动，即导通驱动、断开驱动。有时将驱动电路称作驱动器。
电力变换装置4也可以具备开关元件的控制电路。控制电路生成用来使MOSFET11动作的驱动指令，向驱动电路输出。控制电路基于从例如未图示的上位ECU输入的转矩请求、由各种传感器检测到的信号，生成驱动指令。ECU是Electronic Control Unit(电子控制单元)的简称。
作为各种传感器，例如有电流传感器、旋转角传感器、电压传感器。电流传感器检测流到各相的绕线3a中的相电流。旋转角传感器检测电动发电机3的转子的旋转角。电压传感器检测平滑电容器5的两端电压。控制电路例如具备处理器及存储器而构成。作为驱动指令，控制电路例如输出PWM信号。PWM是Pulse Width Modulation(脉冲宽度调制)的简称。
<半导体装置>
接着，基于图2～图10对半导体装置进行说明。图2是半导体装置20的立体图。图3是将图2从Z1方向观察的平面图。图3是表示内部构造的透视图。将被封固体30覆盖的部分用虚线表示。图4是沿着图3的IV－IV线的剖视图。图5是沿着图3的V－V线的剖视图。图6是沿着图3的VI－VI线的剖视图。图7是沿着图3的VII－VII线的剖视图。图8是表示在基板50上安装着半导体元件40的状态的平面图。图8是从图3将封固体30及基板60排除了的图。图9是表示基板50中的表面金属体52的电路图案的平面图。图10是表示基板60中的表面金属体62的电路图案的平面图。
以下，将半导体元件40(半导体基板)的板厚方向设为Z方向。将与Z方向正交、相互排列配置的多个半导体元件40的排列方向设为X方向。在本实施方式中，将并联连接的多个半导体元件40的排列方向设为X方向。将与Z方向及X方向的两方向正交的方向设为Y方向。只要没有特别声明，就将Z方向上的平面图的形状、换言之将沿着由X方向及Y方向规定的XY面的形状设为平面形状。有时将Z方向上的平面图简单表示为平面图。
如图2～图10所示，半导体装置20构成上述的上下臂电路9的一个、即一相的上下臂电路9。半导体装置20具备封固体30、半导体元件40、基板50、60、导电间隔件70、臂连接部80和外部连接端子90。有时将半导体装置20称作半导体模组、功率卡(power card)等。
封固体30将构成半导体装置20的其他要素的一部分封固。其他要素的其余部分露出到封固体30之外。封固体30例如以树脂为材料。树脂的一例是环氧类树脂。封固体30以树脂为材料，例如通过传递模塑(transfer molding)法成形。有时将这样的封固体30称作封固树脂体、模塑树脂、树脂成形体等。封固体30例如也可以使用凝胶形成。凝胶例如被填充(配置)在一对基板50、60的对置区域中。
如图2～图4所示，封固体30的平面形状为大致矩形。封固体30具有一面30a以及在Z方向上与一面30a相反的面即背面30b作为形成外轮廓的表面。一面30a及背面30b例如是平坦面。此外，具有将一面30a与背面30b相连的面即侧面30c、30d、30e、30f。侧面30c是外部连接端子90中的电源端子91和信号端子93H突出的面。侧面30d是在Y方向上与侧面30c相反的面。侧面30d是输出端子92及信号端子93L突出的面。侧面30e、30f是外部连接端子90不突出的面。侧面30e是在X方向上与侧面30f相反的面。
半导体元件40是在以硅(Si)、带隙比硅宽的宽带隙半导体等为材料的半导体基板中形成有开关元件而得到的。作为宽带隙半导体，例如有碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)、金刚石。有时将半导体元件40称作功率元件、半导体芯片等。
本实施方式的半导体元件40是在以SiC为材料的半导体基板中形成有上述的n沟道型的MOSFET11而得到的。MOSFET11呈纵型构造，以使主电流在半导体元件40(半导体基板)的板厚方向即Z方向上流动。半导体元件40在自身的板厚方向即Z方向的两面具有开关元件的主电极。具体而言，作为主电极，在一面具有漏极电极40D，在Z方向上的与一面相反的面即背面具有源极电极40S。主电流在漏极电极40D与源极电极40S之间流动。
在二极管12是寄生二极管的情况下，源极电极40S兼作阳极电极，漏极电极40D兼作阴极电极。二极管12也可以作为MOSFET11以外的芯片而构成。漏极电极40D是高电位侧的主电极，源极电极40S是低电位侧的主电极。
半导体元件40的平面形状大致为矩形、例如正方形。如图3及图8所示，半导体元件40在背面具有信号用的电极即焊盘40P。焊盘40P在背面中形成在与源极电极40S不同的位置。焊盘40P至少包括栅极焊盘。本实施方式的半导体元件40具有4个焊盘40P。焊盘40P如图8所示，包括栅极焊盘GP、开尔文源极焊盘KSP、阳极焊盘AP及阴极焊盘KP。
栅极焊盘GP是用来对MOSFET11的栅极电极施加驱动电压的焊盘40P。即，栅极焊盘GP是对在作为主电极的漏极电极40D与源极电极40S之间流动的主电流进行控制的栅极电极用的焊盘40P。开尔文源极焊盘KSP是用来检测MOSFET11的源极电位、即源极电极40S的电位的焊盘40P。阳极焊盘AP是用来检测半导体元件40具备的未图示的感温二极管的阳极电位的焊盘40P。阴极焊盘KP是用来检测感温二极管的阴极电位的焊盘40P。
在焊盘40P中，栅极焊盘GP、阳极焊盘AP及阴极焊盘KP相对于源极电极40S电分离。开尔文源极焊盘KSP与源极电极40S电连接。在本实施方式中，栅极焊盘GP、开尔文源极焊盘KSP、阳极焊盘AP、阴极焊盘KP在X方向上依次排列。
源极电极40S及焊盘40P从形成在半导体基板的背面上的未图示的保护膜露出。漏极电极40D形成在一面的大致整个面。源极电极40S形成在半导体元件40的背面的一部分。在平面图中，漏极电极40D面积比源极电极40S大。漏极电极40D相当于第1主电极，源极电极40S相当于第2主电极。
半导体装置20具备多个上述结构的半导体元件40。多个半导体元件40包括构成上臂9H的半导体元件40H和构成下臂9L的半导体元件40L。有时将半导体元件40H称作上臂元件，将半导体元件40L称作下臂元件。本实施方式的半导体元件40包括两个半导体元件40H和两个半导体元件40L。
半导体元件40H包括作为第1元件的半导体元件41H和作为第2元件的半导体元件42H。两个半导体元件40H(41H、42H)在X方向上排列。在X方向上排列配置的两个半导体元件40H具有相互共通的构造。共通构造的两个半导体元件40H相互以相同的朝向在X方向上排列配置。两个半导体元件40H相互并联连接。
半导体元件40L包括作为第1元件的半导体元件41L和作为第2元件的半导体元件42L。两个半导体元件40L(41L、42L)在X方向上排列。在X方向上排列配置的两个半导体元件40L具有相互共通的构造。共通构造的两个半导体元件40L相互以相同的朝向在X方向上排列配置。两个半导体元件40L相互并联连接。
在本实施方式中，全部的半导体元件40具有相互共通的构造。半导体元件41H、42H的配置和半导体元件41L、42L的配置绕沿Z方向的轴具有二次对称性。半导体元件40H和半导体元件40L在Y方向上排列。半导体装置20具有两列由半导体元件40H和半导体元件40L形成的沿Y方向的列。
各半导体元件40在Z方向上配置在相互大致相同的位置。各半导体元件40的漏极电极40D与基板50对置。各半导体元件40的源极电极40S与基板60对置。
基板50、60以在Z方向上夹着多个半导体元件40的方式配置。基板50、60以在Z方向上至少一部分相互对置的方式配置。在平面图中基板50、60将多个半导体元件40(40H、40L)全部包含在内。
基板50相对于半导体元件40配置在漏极电极40D侧。基板60相对于半导体元件40配置在源极电极40S侧。基板50如后述那样与漏极电极40D电连接，提供布线功能。同样，基板60与源极电极40S电连接，提供布线功能。因此，有时将基板50、60称作布线部件、布线基板等。有时将基板50称作漏极基板，将基板60称作源极基板。基板50、60提供将半导体元件40产生的热散热的散热功能。因此，有时将基板50、60称作散热部件。基板50相当于第1布线部件。基板60是与第2主电极电连接的第2布线部件。
基板50具有与半导体元件40对置的对置面50a以及与对置面50a相反的面即背面50b。基板50具备绝缘基材51、表面金属体52和背面金属体53。基板60具有与半导体元件40对置的对置面60a以及与对置面60a相反的面即背面60b。基板60具备绝缘基材61、表面金属体62和背面金属体63。以下，有时将表面金属体52、62、背面金属体53、63简单表示为金属体52、53、62、63。基板50是层叠了绝缘基材51和金属体52、53的基板。基板60是层叠了绝缘基材61和金属体62、63的基板。
绝缘基材51将表面金属体52和背面金属体53电分离。同样，绝缘基材61将表面金属体62和背面金属体63电分离。有时将绝缘基材51、61称作绝缘层。绝缘基材51、61的材料是树脂或无机材料的陶瓷。作为树脂，例如可以使用环氧类树脂、聚酰亚胺类树脂等。作为陶瓷，例如可以使用Al2O3(alumina)、Si3N4(silicon nitride)等。在绝缘基材51、61为树脂的情况下，有时将基板50、60称作金属树脂基板。在绝缘基材51、61是陶瓷的情况下，有时将基板50、60称作金属陶瓷基板。
在使用树脂材料的绝缘基材51、61的情况下，为了使散热性、绝缘性等提高，也可以在树脂内包含无机类的填料(无机类填充材料)。也可以通过填料的添加来调整线膨胀系数。作为填料，例如可以使用Al2O3、SiO2(silicon dioxide)、AlN(aluminum nitride)、BN(boron nitride)等。绝缘基材51、61可以仅包含1种填料，也可以包含多种。
考虑到散热性、绝缘性，在树脂类的情况下，绝缘基材51、61各自的厚度即Z方向的长度优选的是50μm～300μm左右。在陶瓷类的情况下，绝缘基材51、61的厚度优选的是200μm～500μm左右。在Z方向上，绝缘基材51、61的表面是内表面、即半导体元件40侧的面，在Z方向上与表面相反的面即背面是外表面。绝缘基材51、61可以使材料结构共通(相同)的，也可以使其相互不同。在本实施方式中，采用树脂类的绝缘基材51、61，材料结构是共通的。绝缘基材51、61的线膨胀系数通过对树脂添加填料而被调整为与封固体30大致相同的值。通过对树脂添加填料，绝缘基材51、61及封固体30的线膨胀系数成为与构成金属体52、53、62、63的金属(Cu)接近的值。
金属体52、53、62、63例如作为金属板或金属箔而被提供。金属体52、53、62、63以Cu、Al等导电性、导热性良好的金属为材料而形成。金属体52、53、62、63各自的厚度例如是0.1mm～3mm左右。表面金属体52在Z方向上配置在绝缘基材51的表面。背面金属体53配置在绝缘基材51的背面。同样，表面金属体62在Z方向上配置在绝缘基材61的表面。背面金属体63配置在绝缘基材61的背面。
表面金属体52、62和背面金属体53、63的厚度的关系没有特别限定。既可以使表面金属体52的厚度比背面金属体53厚，也可以使其与背面金属体53大致相等。也可以使表面金属体52的厚度比背面金属体53薄。同样，既可以使表面金属体62的厚度比背面金属体63厚，也可以使其与背面金属体63大致相等。也可以使表面金属体62的厚度比背面金属体63薄。表面金属体52、62的厚度的关系也没有特别限定，背面金属体53、63的厚度的关系也没有特别限定。
表面金属体52、62被进行了布图。表面金属体52、62提供布线、即电路。因此，有时将表面金属体52、62称作电路图案、布线层、电路导体等。表面金属体52、62也可以在金属表面具备Ni类、Au等的镀膜。有时将表面金属体52、62的图案表示为电路图案。表面金属体52的表面和绝缘基材51的表面中的表面金属体52的非配置区域形成基板50的对置面50a。同样，表面金属体62的表面和绝缘基材61的表面中的表面金属体62的非配置区域形成基板60的对置面60a。
例如可以是，准备通过压力加工、蚀刻等而布图为规定形状的表面金属体52、62，使其与绝缘基材51、61和背面金属体53、63的二层构造的层叠体密接而形成基板50、60。也可以是，在形成表面金属体52、62、绝缘基材51、61、背面金属体53、63的三层构造的层叠体之后，通过切削、蚀刻而将表面金属体52、62布图。
表面金属体52如图8、图9等所示，具有P布线54和中继布线55。P布线54和中继布线55被规定的间隔(间隙)电分离。在该间隙中填充有封固体30。作为Z方向上的半导体元件40侧的面，P布线54具有对置面54a，中继布线55具有对置面55a。这些对置面54a、55a形成上述的对置面50a。
P布线54与后述的P端子91P及半导体元件40H的漏极电极40D连接。P布线54将P端子91P和半导体元件40H的漏极电极40D电连接。P布线54将半导体元件41H的漏极电极40D和半导体元件42H的漏极电极40D电连接。
中继布线55与半导体元件40L的漏极电极40D、臂连接部80及输出端子92连接。中继布线55将臂连接部80与半导体元件40L的漏极电极40D电连接。中继布线55将半导体元件40H的源极电极40S及半导体元件40L的漏极电极40D与输出端子92电连接。中继布线55将半导体元件41L的漏极电极40D与半导体元件42L的漏极电极40D电连接。
P布线54和中继布线55在Y方向上排列配置。在Y方向上，P布线54配置在电源端子91侧，中继布线55配置在输出端子92侧。P布线54配置在封固体30的侧面30c侧，中继布线55配置在侧面30d侧。
P布线54具有缺口540。缺口540在以X方向为较长方向的平面形状大致为矩形的4边之一处开口。缺口540在与侧面30c对置的边中设在X方向上的大致中央。P布线54具有基部541和一对延伸设置部542。基部541及一对延伸设置部542规定了缺口540。P布线54的平面形状大致为U字状(凹字状)。
基部541是在Y方向上比缺口540及延伸设置部542靠中继布线55侧的部分，平面形状大致为矩形。基部541在平面图中与半导体元件40H重叠。即、两个半导体元件40H(41H、42H)配置在基部541。半导体元件40H各自的漏极电极40D与基部541连接。
两个延伸设置部542从基部541分别向相同的方向延伸，具体而言在Y方向上向封固体30的侧面30c侧延伸。延伸设置部542的一个与基部541的X方向的一端附近相连，另一个与基部541的另一端附近相连。P布线54的U字的两端部、即两个延伸设置部542的与基部541相反侧的端部在Y方向上是大致相同的位置。一对延伸设置部542在X方向上夹着缺口540。关于Y方向的长度，基部541比缺口540的深度及延伸设置部542长。
中继布线55也具有缺口550。缺口550在平面形状大致为矩形的4边之一处开口。缺口550在与侧面30d对置的边中设在X方向上的大致中央。即，在表面金属体52中，在Y方向的一个端部设有缺口540，在另一个端部设有缺口550。
中继布线55具有基部551和一对延伸设置部552。基部551及一对延伸设置部552规定了缺口550。中继布线55的平面形状大致为U字状(凹字状)。基部551是在Y方向上比缺口550及延伸设置部552靠P布线54侧的部分，平面形状大致为矩形。基部551在平面图中与半导体元件40L重叠。即，两个半导体元件40L(41L、42L)配置在基部551。半导体元件40L各自的漏极电极40D与基部551连接。
两个延伸设置部552从基部551分别向相同的方向延伸，具体而言在Y方向上向封固体30的侧面30d侧延伸。延伸设置部552的一个与基部551的X方向的一端附近相连，另一个与基部551的另一端附近相连。中继布线55的U字的两端部、即两个延伸设置部552的与基部551相反侧的端部在Y方向上是大致相同的位置。一对延伸设置部552在X方向上夹着缺口550。关于Y方向的长度，基部551比缺口550的深度及延伸设置部552长。
表面金属体62如图3及图10等所示，具有N布线64和中继布线65。N布线64和中继布线65被规定的间隔(间隙)电分离。在该间隙中填充有封固体30。作为Z方向上的半导体元件40侧的面，N布线64具有对置面64a，中继布线65具有对置面65a。这些对置面64a、65a形成上述的对置面60a。
N布线64与后述的N端子91N及半导体元件40L的源极电极40S连接。N布线64将N端子91N与半导体元件40L的源极电极40S电连接。N布线64将半导体元件41L的源极电极40S与半导体元件42L的源极电极40S电连接。有时将N布线64称作负极布线、低电位电源布线等。
中继布线65与半导体元件40H的源极电极40S及臂连接部80连接。中继布线65将半导体元件40H的源极电极40S与臂连接部80电连接。中继布线65将半导体元件41H的源极电极40S与半导体元件42H的源极电极40S电连接。
N布线64也具有缺口640。缺口640在平面形状大致为矩形的4边之一处开口。缺口640在与侧面30c对置的边中设在X方向上的大致中央。N布线64具有基部641和一对延伸设置部642。基部641及一对延伸设置部642规定了缺口640。N布线64的平面形状大致为U字状(凹字状)。
基部641是在Y方向上比缺口640及延伸设置部642靠侧面30d侧的部分。基部641的平面形状为以X方向为较长方向的大致矩形。基部641在Y方向上与中继布线65排列而配置。基部641在平面图中与中继布线55重叠。半导体元件40L各自的源极电极40S与基部641连接。
两个延伸设置部642从基部641分别向相同的方向延伸，具体而言在Y方向上向封固体30的侧面30c侧延伸。延伸设置部642的一个与基部641的X方向的一端附近相连，另一个与基部641的另一端附近相连。N布线64的U字的两端部、即两个延伸设置部642的与基部641相反侧的端部在Y方向上是大致相同的位置。
一对延伸设置部642在X方向上形成表面金属体62的两端。一对延伸设置部642配置在基板60的端部附近。在平面图中，一对延伸设置部642的各自的一部分与P布线54重叠。在Y方向上，延伸设置部642的长度比基部641长。
中继布线65如上述那样，与N布线64、具体而言与基部641在Y方向上排列而配置。在Y方向上，中继布线65配置在相对于封固体30的侧面30c较近的位置，基部641配置在相对于侧面30d较近的位置。中继布线65在X方向上配置在一对延伸设置部642之间。中继布线65被一对延伸设置部642夹着。中继布线65配置在缺口640内。中继布线65以在与N布线64之间具有规定的间隔(间隙)的方式而配置。在平面图中，中继布线65的一部分与P布线54重叠，另一部分与中继布线55重叠。半导体元件40H各自的源极电极40S与中继布线65连接。关于表面金属体62(N布线64及中继布线65)的配置的详细情况在后面叙述。
背面金属体53、63通过绝缘基材51、61而与半导体元件40以及包括表面金属体52、62的电路电分离。有时将背面金属体53、63称作金属基底基板。半导体元件40所产生的热经由表面金属体52、62及绝缘基材51、61传递给背面金属体53、63。背面金属体53、63提供散热功能。
本实施方式的背面金属体53、63的平面形状大致为矩形。背面金属体53、63是配置在绝缘基材51、61的背面的大致整个区域的所谓整面导体。如上述那样，由于通过填料的添加而调整了绝缘基材51、61的线膨胀系数，所以即使在表面背面中改变图案也能够抑制翘曲。当然，也可以将背面金属体53、63布图以使其在平面图中与表面金属体52、62一致。
本实施方式的背面金属体53、63配置在对应的绝缘基材51、61的背面的大致整个区域。为了进一步提高散热效果，背面金属体53、63的至少一个可以从封固体30露出。在本实施方式中，背面金属体53从封固体30的一面30a露出，背面金属体63从背面30b露出。背面金属体53的露出面与一面30a大致共面。背面金属体63的露出面与背面30b大致共面。背面金属体53、63形成基板50、60的背面50b、60b。
导电间隔件70提供在半导体元件40与基板60之间确保规定的间隔的间隔件功能。导电间隔件70确保用来将对应的信号端子93与半导体元件40的焊盘40P电连接的线高度。导电间隔件70位于半导体元件40的源极电极40S与基板60的导电、导热路径的中途，提供布线功能及散热功能。导电间隔件70包含Cu等导电性、导热性良好的金属材料。导电间隔件70可以在表面具备镀膜。
有时将导电间隔件70称作接线端(terminal)、接线端块(terminal block)、金属块体等。半导体装置20具备与半导体元件40相同数量的导电间隔件70。具体而言，具备4个导电间隔件70。导电间隔件70与半导体元件40单独地连接。导电间隔件70是在平面图中具有与源极电极40S大致相同或稍小的大小的柱状体。
臂连接部80将中继布线55、65电连接。即，臂连接部80将上臂9H与下臂9L电连接。臂连接部80在Y方向上设在半导体元件40H与半导体元件40L之间。臂连接部80在平面图中设在中继布线55与中继布线65的重叠区域。本实施方式的臂连接部80具备接头部81和后述的接合材料103而构成。
接头部81是相对于表面金属体52、62另行设置的金属柱状体。有时将这样的接头部81称作接头接线端。在Z方向上，在接头部81的一个端部与中继布线55之间存在接合材料103，在另一个端部与中继布线65之间存在接合材料103。
代之，接头部81也可以与表面金属体52、62的至少一个一体地相连。即，接头部81也可以作为基板50、60的一部分而与表面金属体52、62一体地设置。例如，接头部81是表面金属体62(中继布线65)的凸部。臂连接部80也可以为不具备接头部81的结构。即，臂连接部80也可以为仅具备接合材料103的结构。
外部连接端子90是用来将半导体装置20与外部设备电连接的端子。外部连接端子90使用铜等导电性良好的金属材料形成。外部连接端子90例如是板材。有时将外部连接端子90称作引线(lead)。外部连接端子90具备电源端子91、输出端子92和信号端子93。电源端子91具备P端子91P和N端子91N。P端子91P、N端子91N及输出端子92是与半导体元件40的主电极电连接的主端子。信号端子93具备上臂9H侧的信号端子93H和下臂9L侧的信号端子93L。
电源端子91是与上述的电源线路7、8电连接的外部连接端子90。P端子91P与平滑电容器5的正极端子电连接。有时将P端子91P称作正极端子、高电位电源端子等。P端子91P与表面金属体52的P布线54连接。即，P端子91P与构成上臂9H的半导体元件40H的漏极电极40D连接。
P端子91P与P布线54的Y方向的一端附近连接。P端子91P从与P布线54连接的连接部(接合部)在Y方向上延伸，在侧面30c从Z方向的中央附近突出到封固体30之外。本实施方式的半导体装置20具备两条P端子91P。如图8所示，P端子91P的一个与一对延伸设置部542的一个连接，另一个与一对延伸设置部542的另一个连接。在平面图中，P端子91P以与N端子91N相邻的方式在延伸设置部542的各自中配置在距缺口540较近的位置，即靠内配置。两个P端子91P在X方向上排列配置。两个P端子91P在Z方向上配置在大致相同的位置。
N端子91N与平滑电容器5的负极端子电连接。有时将N端子91N称作负极端子、低电位电源端子等。N端子91N与表面金属体62的N布线64连接。即，N端子91N与构成下臂9L的半导体元件40L的源极电极40S连接。
N端子91N与N布线64的Y方向的一端附近连接。N端子91N从与N布线64接合的接合部在Y方向上延伸，在侧面30c中从Z方向的中央附近突出到封固体30之外。半导体装置20具备两条N端子91N。N端子91N的一个与一对延伸设置部642的一个连接，另一个与一对延伸设置部642的另一个连接。两个N端子91N在X方向上排列配置。两个N端子91N在Z方向上配置在大致相同的位置。
两个N端子91N在X方向上配置在两个P端子91P的外侧。在平面图中，N端子91N的一个配置在P端子91P的一个的附近，N端子91N的另一个配置在P端子91P的另一个的附近。在X方向上相邻的N端子91N和P端子91P在将从封固体30突出的部分包含在内的一部分中侧面相互对置。
输出端子92与电动发电机3的对应的相的绕线3a(定子线圈)电连接。有时将输出端子92称作O端子、交流端子等。如图3及图8所示，输出端子92与基板50的表面金属体52的中继布线55连接。即，输出端子92连接到上臂9H与下臂9L的连接点。
输出端子92与中继布线55的Y方向的一端附近连接。输出端子92从与中继布线55接合的接合部在Y方向上延伸，在侧面30d中从Z方向的中央附近突出到封固体30之外。半导体装置20具备两条输出端子92。输出端子92的一个与一对延伸设置部552的一个连接，另一个与一对延伸设置部552的另一个连接。两个输出端子92在X方向上排列配置。两个输出端子92在Z方向上配置在大致相同的位置。
信号端子93与包括驱动电路的未图示的电路基板电连接。信号端子93H经由接合线110而与半导体元件40H的焊盘40P电连接。信号端子93H的条数没有被特别限定。信号端子93H至少包括用来至少对半导体元件40H的栅极电极施加驱动电压的端子。本实施方式的半导体装置20具备两条信号端子93H。信号端子93H在平面图中配置在与P布线54的缺口540重叠的位置。在信号端子93H中，与接合线110接合的接合部不与表面金属体52对置而是与绝缘基材51对置。两条信号端子93H在X方向上横向排列而配置。
信号端子93H从与接合线110接合的接合部在Y方向上延伸，在侧面30c从Z方向的中央附近突出到封固体30之外。信号端子93H的突出部的至少一部分与电源端子91在相同方向上延伸。信号端子93H在X方向上配置在两个P端子91P之间。即，从侧面30c突出的外部连接端子90在X方向上以N端子91N、P端子91P、两条信号端子93H、P端子91P、N端子91N的顺序配置。
信号端子93H包括栅极端子93G和开尔文源极端子93KS。两条信号端子93H在从半导体元件42H朝向半导体元件41H的方向上以栅极端子93G、开尔文源极端子93KS的顺序排列。栅极端子93G经由接合线110而与各半导体元件40H的栅极焊盘GP连接。开尔文源极端子93KS经由接合线110而与各半导体元件40H的开尔文源极焊盘KSP连接。
信号端子93L经由接合线110而与半导体元件40L的焊盘40P电连接。信号端子93L至少包括用来对半导体元件40L的栅极电极施加驱动电压的端子。本实施方式的半导体装置20具备4条信号端子93L。信号端子93L在平面图中配置在与中继布线55的缺口550重叠的位置。在信号端子93L中，与接合线110接合的接合部不与表面金属体52对置而是与绝缘基材51对置。4条信号端子93L在X方向上横向排列而配置。
信号端子93L从与接合线110接合的接合部在Y方向上延伸，在侧面30d从Z方向的中央附近突出到封固体30之外。信号端子93L的突出部的至少一部分与输出端子92在相同方向上延伸。信号端子93L在X方向上配置在两个输出端子92之间。即，从侧面30d突出的外部连接端子90在X方向上以输出端子92、4条信号端子93L、输出端子92的顺序配置。4条信号端子93L配置在输出端子92之间的空间中。
信号端子93L包括栅极端子93G、开尔文源极端子93KS、阳极端子93A及阴极端子93K。4条信号端子93L在从半导体元件42L朝向半导体元件41L的方向上以栅极端子93G、开尔文源极端子93KS、阳极端子93A、阴极端子93K的顺序排列。4条信号端子93L的配置与半导体元件41L的焊盘40P的配置对应。
栅极端子93G经由接合线110而与各半导体元件40L的栅极焊盘GP连接。开尔文源极端子93KS经由接合线110而与各半导体元件40L的开尔文源极焊盘KSP连接。阳极端子93A经由接合线110而与半导体元件41L的阳极焊盘AP连接。阴极端子93K经由接合线110而与半导体元件41L的阴极焊盘KP连接。
这样，半导体装置20中，作为信号端子93而具备两条信号端子93H和4条信号端子93L。信号端子93H以在Y方向上在与信号端子93L之间夹着半导体元件40的方式配置。两条信号端子93H与4条电源端子91(91P、91N)一起X方向上排列配置。4条信号端子93L与两条输出端子92一起在X方向上排列配置。为了在X方向上抑制体积的增大，将信号端子93H设为两条，将信号端子93L设为4条。由此，将外部连接端子90的条数在侧面30c侧和侧面30d侧分别设为6条。
在将多个半导体元件40相互热连接而成的结构下，还能够仅使用一部分的半导体元件40的感温二极管来保证多个半导体元件40的过热状态。由此，也可以仅将多个半导体元件40中的一部分与阳极端子93A及阴极端子93K连接。该情况下，能够减少信号端子93的条数。但是，如果将不与阳极端子93A及阴极端子93K连接的感温二极管设为电位浮动的所谓浮动状态，则有可能在半导体元件40中发生不良状况。
在本实施方式中，为了抑制感温二极管成为电位浮动状态，作为信号端子93H的开尔文源极端子93KS经由接合线110而与各半导体元件40H的阳极焊盘AP连接。代之，开尔文源极端子93KS也可以与各半导体元件40H的阴极焊盘KP连接。同样，作为信号端子93L的开尔文源极端子93KS经由接合线110而与半导体元件42L的阳极焊盘AP连接。代之，开尔文源极端子93KS也可以与半导体元件42L的阴极焊盘KP连接。
半导体元件40的漏极电极40D经由接合材料100而与表面金属体52接合。半导体元件40的源极电极40S经由接合材料101而与导电间隔件70接合。导电间隔件70经由接合材料102而与表面金属体62接合。接头部81经由接合材料103而与表面金属体52、62接合。外部连接端子90中的作为主端子的P端子91P、N端子91N、以及输出端子92经由接合材料104而与表面金属体52、62接合。
接合材料100～104是具有导电性的接合材料。例如，能够采用焊料作为接合材料100～104。焊料的一例是除了Sn以外还包含Cu、Ni等的多元类无铅焊料。也可以代替焊料而使用烧结银等烧结物类的接合材料。
P端子91P、N端子91N及输出端子92也可以不经由接合材料104地与对应的表面金属体52、62直接接合。P端子91P、N端子91N及输出端子92例如也可以通过超声波接合、摩擦搅拌接合、激光焊接等而与表面金属体52、62直接接合。在将接头部81在基板50、60之外另行设置的情况下，接头部81也可以与表面金属体52、62直接接合。
如上述那样，在半导体装置20中，由封固体30将构成一相的上下臂电路9的多个半导体元件40封固。封固体30将多个半导体元件40、基板50的一部分、基板60的一部分、多个导电间隔件70、臂连接部80、以及外部连接端子90各自的一部分一体地封固(覆盖)。封固体30在基板50、60中将绝缘基材51、61及表面金属体52、62封固。
半导体元件40在Z方向上配置在基板50、60之间。半导体元件40被对置配置的基板50、60夹着。由此，能够将半导体元件40的热在Z方向上向两侧散热。半导体装置20呈双面散热构造。基板50的背面50b与封固体30的一面30a大致共面。基板60的背面60b与封固体30的背面30b大致共面。由于背面50b、60b是露出面，所以能够提高散热性。
在X方向上排列配置的两个半导体元件40H(41H、42H)通过表面金属体52、62、导电间隔件70及接合材料100～102相互并联连接。在X方向上排列配置的两个半导体元件40L(41L、42L)通过表面金属体52、62、导电间隔件70及接合材料100～102相互并联连接。
<表面金属体的配置>
接着，基于图3、图6、图10及图11对表面金属体62的配置(图案)进行说明。图11是将图6的区域XI放大的图。本实施方式的表面金属体62被布图为，使其在与构成半导体装置20的其他要素的一部分之间成为规定的位置关系。
在表面金属体62中，首先对N布线64进行说明。如图3、图6及图11所示，经由接合线110而被电连接的半导体元件40L和信号端子93L在Y方向上排列。在Y方向上，N布线64的端部64e位于作为N布线64的接合对象的导电间隔件70的端部70e1与半导体元件40L的端部40Le之间。上述的端部40Le、64e、70e1分别是在Y方向上位于信号端子93L侧的端部。在具备导电间隔件70的结构中，N布线64的接合对象是经由接合材料102而被接合的导电间隔件70。有时将接合对象称作连接对象。
N布线64的端部64e位于与半导体元件41L连接的导电间隔件70的端部70e1、和半导体元件41L的端部40Le之间。同样，N布线64的端部64e位于与半导体元件42L连接的导电间隔件70的端部70e1和半导体元件42L的端部40Le之间。
N布线64的端部64e既可以是在Y方向上比绝缘基材61的端部61e1更靠近导电间隔件70的端部70e1的位置，也可以与端部61e1的位置大致一致。端部61e1是在Y方向上位于信号端子93L侧的端部。本实施方式的端部64e比端部61e1更靠近端部70e1。即，N布线64被切口。如图6、图10及图11所示，绝缘基材61具有从表面金属体62露出的露出部61a1。并且，与信号端子93L连接的接合线110的顶点部110t在Z方向上与露出部61a1对置。顶点部110t在Z方向上比N布线64的对置面64a距绝缘基材61近。顶点部110t在Y方向上位于端部40Le、61e1之间。
在图11中，在Y方向上将N布线64的端部64e的位置表示为P1，将半导体元件40L的端部40Le的位置表示为P2，将导电间隔件70的端部70e1的位置表示为P3。端部64e的位置P1处于端部40Le的位置P2与端部70e1的位置P3之间。
中继布线65也具有与N布线64同样的结构。如图3及图6所示，经由接合线110而被电连接的半导体元件40H和信号端子93H在Y方向上排列。并且，在Y方向上，中继布线65的端部65e位于作为中继布线65的接合对象的导电间隔件70的端部70e2与半导体元件40H的端部40He之间。上述的端部40He、65e、70e2分别是在Y方向上位于信号端子93H侧的端部。在具备导电间隔件70的结构中，中继布线65的接合对象是经由接合材料102而被接合的导电间隔件70。
中继布线65的端部65e位于与半导体元件41H连接的导电间隔件70的端部70e2与半导体元件41H的端部40He之间。同样，中继布线65的端部65e位于与半导体元件42H连接的导电间隔件70的端部70e2与半导体元件42H的端部40He之间。
中继布线65的端部65e既可以是在Y方向上比绝缘基材61的端部61e2更靠近导电间隔件70的端部70e2的位置，也可以与端部61e2的位置大致一致。端部61e2是在Y方向上位于信号端子93H侧的端部。本实施方式的端部65e比端部61e2距端部70e2近。即，中继布线65被切口。如图6及图10所示，绝缘基材61具有从表面金属体62露出的露出部61a2。并且，与信号端子93H连接的接合线110的顶点部110t在Z方向上与露出部61a2对置。顶点部110t在Z方向上比中继布线65的对置面65a距绝缘基材61近。顶点部110t在Y方向上位于端部40He、61e2之间。
<第1实施方式的总结>
在本实施方式中，将基板60用作与作为第2主电极的源极电极40S电连接的第2布线部件。并且，通过基板60具有的表面金属体62的布图，N布线64的端部64e位于作为N布线64的接合对象的导电间隔件70的端部70e1与半导体元件40L的端部40Le之间。中继布线65的端部65e位于作为中继布线65的接合对象的导电间隔件70的端部70e2与半导体元件40H的端部40He之间。
这样，表面金属体62的端部64e、65e比对应的半导体元件40的端部40Le、40He靠内侧。由此，能够避免表面金属体62与接合线110的接触，使基板60的表面金属体62与基板50的表面金属体52的对置面彼此接近。例如如图11所示，能够使中继布线55的对置面55a与N布线64的对置面64a接近。即，能够缩短Z方向上的对置面55a、64a之间的距离即对置面间距离D1。
图11所示的虚线箭头表示电流的流动。如上述那样，对置面55a、64a接近，从而能够提高由相互反向地流动的电流带来的磁通抵消的效果，由此能够降低电感。此外，由于从半导体元件40到表面金属体62的热传递路径变短，所以能够降低热阻。
除了对置面55a、64a以外，还能够使P布线54的对置面54a与N布线64的对置面64a接近。能够使P布线54的对置面54a与中继布线65的对置面65a接近。能够使中继布线55的对置面55a与中继布线65的对置面65a接近。由此，能够降低电感。此外，能够降低热阻。
热由于导热部件的存在从而理想地以45度的角度扩散。在本实施方式中，表面金属体62的端部64e、65e比作为表面金属体62的接合对象的导电间隔件70的端部70e1、70e2靠外侧。能够经由表面金属体62将半导体元件40的热在平面图中扩散到导电间隔件70(接合对象)的外侧。即，在本实施方式中，如图11中单点划线的箭头所示，半导体元件40的热以理想状态或接近于理想的状态扩散。由此，能够降低热阻。通过以上，根据本实施方式的半导体装置20，能够降低电感并且降低热阻。
在本实施方式中，在具备导电间隔件70的结构中，采用上述的表面金属体62的配置。由此，能够使表面金属体52、62的对置面彼此接近，即，能够使导电间隔件70的厚度T1变薄。由于导电间隔件70较薄，所以能够降低热阻。
在本实施方式中，与信号端子93L连接的接合线110的顶点部110t在Z方向上与绝缘基材61的露出部61a1对置。与信号端子93H连接的接合线110的顶点部110t在Z方向上与绝缘基材61的露出部61a2对置。换言之，绝缘基材61(及背面金属体63)被配置到比表面金属体62的端部64e、65e靠外侧为止。由此，在热从表面金属体62向绝缘基材61、背面金属体63传递时，在平面图中还扩散到表面金属体62的外侧。由此，能够进一步降低热阻。
<变形例>
如图12所示，也可以是，作为表面金属体62的N布线64的端部64e位于半导体元件40L的焊盘40P中的源极电极40S侧的端部40Pe与半导体元件40L的端部40Le之间。图12与图11对应。在图12中，将端部40Pe的位置表示为P4。端部64e的位置P1处于端部40Le的位置P2与端部40Pe的位置P4之间。由此，在平面图中，热容易向导电间隔件70(接合对象)的更外侧扩散，能够进一步降低热阻。
另外，关于中继布线65的端部65e也是同样的。虽然没有图示，但中继布线65的端部65e可以位于半导体元件40H的焊盘40P中的源极电极40S侧的端部与半导体元件40H的端部40He之间。
表示了半导体装置20具备导电间隔件70的例子，但并不限定于此。也可以是在半导体元件40与表面金属体62之间不存在导电间隔件70从而表面金属体62经由接合材料而与源极电极40S接合的结构。该情况下，表面金属体62的接合对象金属体为源极电极40S。
如图13所示，表面金属体62也可以是比背面金属体63厚的结构。图13与图11对应。表面金属体62越厚，能够使对置面间距离D2越短。由此，磁通抵消的效果变高，能够进一步降低电感。此外，如果使表面金属体62较厚，则容易做成如图13所示那样将导电间隔件70排除了的结构。在图13中，表面金属体62经由接合材料102A而与源极电极40S接合。当然，在具备导电间隔件70的结构中，也可以使表面金属体62比背面金属体63厚。
如图13所示，N布线64的端部64e位于作为接合对象的源极电极40S的端部40Se1与半导体元件40L的端部40Le之间。端部40Se1是在Y方向上位于信号端子93L侧的端部。在图13中，将端部40Se1的位置表示为P5。端部64e的位置P1处于端部40Le的位置P2与端部40Se1的位置P5之间。中继布线65的端部65e位于作为接合对象的源极电极40S的端部40Se2(参照图3)与半导体元件40H的端部40He之间。通过这样的配置，在将接合对象设为源极电极40S的结构中，也能够起到与将接合对象设为导电间隔件70的结构同样的效果。
表面金属体62的端部64e、65e并不限定于上述的例子。例如也可以如图14所示那样，在表面金属体62设置缺口620、621，将规定缺口620、621的边部的至少一部分作为上述的端部64e、65e。在图14中，作为一例而将缺口620、621的底边设为端部64e、65e。
缺口620局部地设在N布线64的信号端子93L侧的端部，以避免与连接于信号端子93L的接合线110的接触。缺口621局部地设在中继布线65的信号端子93H侧的端部，以避免与连接于信号端子93H的接合线110的接触。这样，也可以将表面金属体62做成局部地缺口的形状。由此，与将端部一律地缺口的形状相比能够降低热阻。
焊盘40P的配置并不限定于上述的例子。例如也可以如图15所示，焊盘40P偏倚地设置在平面形状大致为矩形的半导体元件40的4个角部中的一个的周边。在相互具有共通的构造并且在X方向上排列配置的两个半导体元件40L中，半导体元件42L相对于半导体元件41L的配置旋转90度而配置。在相互具有共通的构造并且在X方向上排列配置的两个半导体元件40H中，半导体元件42H相对于半导体元件41H的配置旋转90度而配置。此外，源极电极40S及导电间隔件70分别呈将平面形状大致为矩形的4个角部中的一个切口后的形状，以避开焊盘40P。
在图15中，在上述的焊盘40P的配置中，在表面金属体62设置缺口622、623，将规定缺口622、623的边部的至少一部分设为上述的端部64e、65e。缺口622局部地设在N布线64的信号端子93L侧的端部，以避免N布线64与连接于信号端子93L的接合线110的接触、并且使端部64e满足上述的位置关系。缺口623局部地设在中继布线65的信号端子93H侧的端部，以避免中继布线65与连接于信号端子93H的接合线110的接触、并且使端部65e满足上述的位置关系。这样，通过将表面金属体62做成局部地切口了的形状，即使是焊盘40P偏倚的配置，也能够降低电感并且降低热阻。
(第2实施方式)
本实施方式是以先行实施方式作为基础形态的变形例，能够援用先行实施方式的记载。在先行实施方式中，将接合线110以不与绝缘基材61接触的方式设置。代之，也可以将接合线110以与绝缘基材61接触的方式设置。
图16是表示本实施方式的半导体装置20的一例的剖视图。图16与图11对应。在图16所示的半导体装置20中，接合线110与绝缘基材61接触。接合线110具有与绝缘基材61接触的部分即接触部110c。接合线110被推抵于绝缘基材61而变形。通过该变形，接触部110c例如相对于绝缘基材61的表面大致平行地延伸。与信号端子93L连接的接合线110与绝缘基材61的露出部61a1接触。虽然没有图示，但与信号端子93H连接的接合线110与绝缘基材61的露出部61a2接触。
此外，半导体装置20不具备导电间隔件70。基板60的表面金属体62经由接合材料102A而与作为接合对象的源极电极40S接合。N布线64与半导体元件40L的源极电极40S接合。虽然没有图示，但中继布线65与半导体元件40H的源极电极40S接合。
这以外的结构与在先行实施方式中表示的结构是同样的。例如，N布线64的端部64e位于作为接合对象的源极电极40S的端部40Se1与半导体元件40L的端部40Le之间。虽然没有图示，但中继布线65的端部65e位于作为接合对象的源极电极40S的端部40Se2与半导体元件40H的端部40He之间。
图17是表示图16所示的半导体装置20的制造方法的一例的剖视图。图17与图16对应。图17表示将半导体元件40与基板60电连接的工序。
首先，准备构成半导体装置20的各要素。在本实施方式中，准备以使端部64e、65e满足上述的位置关系的方式将表面金属体62进行布图而得到的基板60。
接着，进行第1连接工序。在该工序中，在表面金属体52上配置半导体元件40，以使漏极电极40D面对于基板50的表面金属体52。接着，将漏极电极40D与表面金属体52电连接。在本实施方式中，通过接合材料100将漏极电极40D与表面金属体52接合。在第1连接工序中，通过接合材料103将接头部81与表面金属体52接合。通过接合材料104，将P端子91P及输出端子92与表面金属体52接合。
接着，进行引线接合工序。在该工序中，经由接合线110将半导体元件40的焊盘40P与信号端子93连接。具体而言，经由接合线110将信号端子93L与半导体元件40L的对应的焊盘40P连接。经由接合线110将信号端子93H与半导体元件40H的对应的焊盘40P连接。
接着，进行第2连接工序。在该工序中，将半导体元件40的源极电极40S与作为第2布线部件的基板60电连接。在本实施方式中，经由接合材料102A将源极电极40S与表面金属体62接合。此时，使连接着半导体元件40的基板50和基板60向使表面金属体52、62的对置面接近的方向相对地位移。
通过该位移，从表面金属体62露出的绝缘基材61的露出部61a1、61a2与接合线110的顶点部110t接触。如图17所示，绝缘基材61的露出部61a1与连接于信号端子93L的接合线110接触。绝缘基材61的露出部61a2与连接于信号端子93H的接合线110接触。
接着，从接触状态，向使表面金属体52、62的对置面例如图17所示的对置面55a、64a进一步接近的方向进行位移。接合线110被绝缘基材61(基板60)推压而变形，接合线110的高度与引线接合时相比变低。在该变形状态下，将源极电极40S与表面金属体62接合。在第2连接工序中，经由接合材料103将接头部81与表面金属体62接合。经由接合材料104将N端子91N与表面金属体62接合。
接着，进行封固体30的成形工序。例如通过上述的传递模塑法将封固体30成形。在成形后，例如进行切削。将封固体30连同基板50、60的背面金属体53、63的一部分一起切削。由此，使背面50b、60b从封固体30露出。背面50b与封固体30的一面30a大致共面，背面60b与背面30b大致共面。另外，也可以在将背面50b、60b推抵于成形模具的腔室壁面上并使其密接的状态下将封固体30成形。该情况下，在将封固体30成形了的时点，背面50b、60b从封固体30露出。因此，不再需要成形后的切削。
接着，通过在引线框中将系杆(tie-bar)等不需要部分除去，能够得到上述的半导体装置20。
<第2实施方式的总结>
本实施方式的表面金属体62的端部64e、65e的位置与先行实施方式是同样的。由此，能够起到与在先行实施方式中记载的结构同等的效果。即，能够降低电感并且降低热阻。
在本实施方式中，如上述那样将基板60的绝缘基材61推抵于接合线110，将源极电极40S与表面金属体62接合。接合线110被绝缘基材61(基板60)推压而变形，接合线110的高度相比引线接合时变低。通过做成接合线110与绝缘基材61的露出部61a1、60a2接触的结构，能够使对置面间距离D1更短。由此，能够进一步降低电感。此外，能够进一步降低热阻。此外，容易做成将导电间隔件70排除了的结构。例如即使不是如图13所示那样使表面金属体62较厚，也容易将导电间隔件70排除。
此外，由于接合线110被保持在信号端子93、焊盘40P与绝缘基材61之间，所以在封固体30的成形时能够抑制线流动的发生。
图18表示电磁场模拟的结果。纵轴表示电感，是任意单位(a.u.)。RE1、RE2表示参考例的结果，PE1、PE2表示与本实施方式同等的结构例(本例)的结果。参考例与本例不同，具备导电间隔件。本例由于不具备导电间隔件，所以相应于导电间隔件的厚度而表面金属体的对置面间距离接近。在RE1、PE1中，将绝缘基材51、61的材料设为氮化物类的陶瓷。在RE2、PE2中，将绝缘基材51、61的材料设为树脂。
如图18所示，根据本例(PE1、PE2)可以明确到，无论使用陶瓷还是树脂，都能够相对于参考例(RE1、RE2)将电感降低两成左右。
另外，可以想到，即使在上述的第2连接工序中接合线110与绝缘基材61的露出部61a1、61a2接触，在第2连接工序的后工序例如成形工序中接合线110也从露出部61a1、61a2稍稍离开。因此，也可以如图19所示那样，半导体装置20在接合线110与绝缘基材61的露出部61a1、61a2之间具有距离D2为0.1mm以下的微量的间隙。对置面间距离D1由于在第2连接工序中决定，所以能够起到与图16所示的结构同等的效果。
<变形例>
也可以将上述的制造方法应用于具备导电间隔件70的结构。即，在具备导电间隔件70的结构中，可以使接合线110与绝缘基材61的露出部61a1、61a2接触，也可以具有0.1mm以下的微量的间隙。能够使导电间隔件70的厚度变薄。
本实施方式所记载的结构与第1实施方式、变形例的哪个结构都能够组合。
表示了表面金属体62的端部64e、65e位于源极电极40S的端部40Se1、40Se2与半导体元件40的端部40Le、40He之间的例子，但并不限定于此。例如也可以如图20所示，N布线64的端部64e的位置P1比作为接合对象的源极电极40S的端部40Se1的位置P5靠内侧。在Y方向上，端部40Se1位于端部40Le、64e之间。如上述那样，根据本实施方式，在将源极电极40S(第2主电极)与基板60(第2布线部件)电连接时，由基板50的绝缘基材61将接合线110推压。由此，能够使对置面间距离D1变短，所以即使表面金属体62的端部64e、65e不采用上述的位置关系，也能够将电感及热阻分别有效地降低。
(第3实施方式)
本实施方式是以先行实施方式为基础形态的变形例，能够援用先行实施方式的记载。在先行实施方式中，半导体装置20分别具备两个半导体元件40H、40L，半导体元件40H、40L分别在X方向上排列，并且半导体元件40H、40L在Y方向上排列。此外，在Y方向上，P端子91P、N端子91N及信号端子93H从封固体30的侧面的一个突出，输出端子92及信号端子93L从相反的侧面突出。
但是，半导体元件40的数量、配置及外部连接端子90的配置等并不限定于上述的例子。例如，也可以代替多个半导体元件40而由一个半导体元件40构成各臂。也可以代替以夹着半导体元件40的方式配置信号端子93H、93L的结构而将信号端子93H和信号端子93L排列配置。
图21～图24表示本实施方式的半导体装置20。图21是半导体装置20的立体图。图22是将图21从Z2方向观察的平面图。图22是表示内部构造的透视图。图23是沿着图22的XXIII－XXIII线的剖视图。图24是沿着图22的XXIV－XXIV线的剖视图。
本实施方式的半导体装置20与先行实施方式同样，构成上下臂电路9的一个、即一相的上下臂电路9。半导体装置20具备与在先行实施方式中记载的结构(参照图2～图11)同样的要素。半导体装置20具备封固体30、半导体元件40、基板50、60、导电间隔件70、臂连接部80和外部连接端子90。以下，主要对与在先行实施方式中记载的结构不同的部分进行说明。
封固体30与先行实施方式同样，将构成半导体装置20的其他要素的一部分封固。如图21所示，封固体30的平面形状大致为矩形。封固体30在Z方向上具有一面30a和背面30b。将一面30a与背面30b相连的侧面包括外部连接端子90突出的两个侧面30g、30h。侧面30h是在Y方向上与侧面30g相反的面。
半导体元件40包括构成上臂9H的一个半导体元件40H和构成下臂9L的一个半导体元件40L。半导体装置20具备两个半导体元件40。半导体元件40H、40L的结构相互共通。如图22所示，半导体元件40H、40L在X方向上排列。各半导体元件40在Z方向上配置在相互大致相同的位置。各半导体元件40的漏极电极40D与基板50对置。各半导体元件40的源极电极40S与基板60对置。
基板50、60以在Z方向上夹着多个半导体元件40的方式配置。基板50、60以在Z方向上相互至少一部分对置的方式配置。在平面图中基板50、60将多个半导体元件40(40H、40L)的全部包含在内。
与先行实施方式同样，基板50具备绝缘基材51、表面金属体52和背面金属体53。基板60具备绝缘基材61、表面金属体62和背面金属体63。表面金属体52具有P布线54和中继布线55。P布线54和中继布线55被规定的间隔(间隙)电分离。
P布线54与P端子91P及半导体元件40H的漏极电极40D连接。P布线54将P端子91P与半导体元件40H的漏极电极40D电连接。P布线54的平面形状为以Y方向为较长方向的大致矩形。中继布线55与半导体元件40L的漏极电极40D、臂连接部80及输出端子92连接。中继布线55的平面形状大致为矩形。
P布线54和中继布线55在X方向上排列配置。半导体元件40L在中继布线55处向X方向的一端侧、具体而言向距P布线54较远侧偏倚而安装。构成臂连接部80的接头部81在中继布线55处向X方向的另一端侧、具体而言向距P布线54较近侧偏倚而安装。P端子91P在P布线54处与Y方向的一端附近连接。输出端子92在中继布线55处与Y方向的一端附近连接。P端子91P及输出端子92相对于半导体元件40配置在Y方向的相同侧。
表面金属体62具有N布线64和中继布线65。N布线64和中继布线65被规定的间隔(间隙)电分离。N布线64与N端子91N及半导体元件40L的源极电极40S连接。中继布线65与半导体元件40H的源极电极40S及臂连接部80连接。
N布线64具有基部643和延伸设置部644。N布线64的平面形状大致为L字状。基部643的平面形状大致为矩形。基部643在平面图中将半导体元件40L的一部分包含在内。基部643将半导体元件40L的源极电极40S包含在内。延伸设置部644与平面形状大致为矩形的基部643的一个边相连。延伸设置部644从基部643的与中继布线65对置的对置边在X方向上向基部653侧延伸。
在N布线64(基部643)中，信号端子93L侧的边即端部64e在Y方向上位于半导体元件40L的端部40Le与作为接合对象的导电间隔件70的端部70e之间。
中继布线65具有基部653和延伸设置部654。中继布线65的平面形状大致为L字状。基部653的平面形状大致为矩形。基部653在平面图中将半导体元件40H的一部分包含在内。基部653将半导体元件40L的源极电极40S包含在内。延伸设置部654与平面形状大致为矩形的基部653的一个边相连。延伸设置部654从基部653的与N布线64对置的对置边在X方向上向基部643侧延伸。延伸设置部654的至少一部分在平面图中与中继布线55重叠。
在中继布线65中，信号端子93H侧的边即端部65e在Y方向上位于半导体元件40H的端部40He与作为接合对象的导电间隔件70的端部70e之间。
N布线64和中继布线65在X方向上排列配置。基部643、653在X方向上排列。半导体元件40L的源极电极40S与基部643电连接。半导体元件40H的源极电极40S与基部653电连接。延伸设置部644、654在Y方向上排列。N端子91N与延伸设置部644连接。接头部81与延伸设置部654连接。
导电间隔件70介于半导体元件40的源极电极40S与基板60之间。导电间隔件70与半导体元件40的源极电极40S单独地连接。
臂连接部80将中继布线55、65电连接。臂连接部80在X方向上设在半导体元件40H与半导体元件40L之间。在平面图中臂连接部80设在中继布线55与中继布线65(延伸设置部654)的重叠区域。本实施方式的臂连接部80与先行实施方式同样，具备接头部81和接合材料103而构成。接头部81是金属柱状体。在Z方向上，在接头部81的端部的一个与中继布线55之间存在接合材料103，在端部的另一个与中继布线65之间存在接合材料103。代之，接头部81也可以与表面金属体52、62的至少一个一体地相连。臂连接部80也可以做成不具备接头部81的结构。
外部连接端子90具备电源端子91、输出端子92和信号端子93。电源端子91具备P端子91P和N端子91N。以下，有时将P端子91P、N端子91N及输出端子92表示为主端子91P、91N、92。信号端子93具备上臂9H侧的信号端子93H和下臂9L侧的信号端子93L。
P端子91P与P布线54的Y方向的一端附近连接。P端子91P从与P布线54连接的连接部向Y方向的外侧延伸。P端子91P的一部分被封固体30覆盖，其余的部分从封固体30突出。P端子91P在侧面30g中从Z方向的中央附近突出到封固体30之外。
N端子91N与N布线64的Y方向的一端附近连接。N端子91N从与N布线64连接的连接部向Y方向的外侧延伸。N端子91N的一部分被封固体30覆盖，其余的部分从封固体30突出。N端子91N在侧面30g中从Z方向的中央附近突出到封固体30之外。
输出端子92与中继布线55的Y方向的一端附近连接。输出端子92从与中继布线55连接的连接部向Y方向的外侧延伸。输出端子92的一部分被封固体30覆盖，其余的部分从封固体30突出。输出端子92在侧面30g中从Z方向的中央附近突出到封固体30之外。
3条主端子91P、91N、92在X方向上排列配置。主端子91P、91N、92在X方向上以P端子91P、N端子91N、输出端子92的顺序配置。作为电源端子91的P端子91P和N端子91N，在包括从封固体30突出的部分在内的一部分中侧面相互对置。
信号端子93经由接合线110而与对应的半导体元件40的焊盘40P电连接。信号端子93H经由接合线110而与半导体元件40H的焊盘40P连接。信号端子93L经由接合线110而与半导体元件40L的焊盘40P连接。信号端子93在Y方向上向外侧延伸，在侧面30h中从Z方向的中央附近突出到封固体30之外。信号端子93在Y方向上向与主端子91P、91N、92相反的一侧延伸。在Y方向上，在主端子91P、91N、92与信号端子93之间配置有半导体元件40。
半导体装置20具备两个导引框94。导引框94的一个与P端子91P相连。导引框94的另一个与输出端子92相连。这些导引框94是在将引线框的不需要部分除去之前的状态下将对信号端子93进行保持的外周框与主端子91P、92连结的部分。与P端子91P相连的导引框94的一部分被连接到P布线54。与输出端子92相连的导引框94的一部分被连接到中继布线55。导引框94能够采用与主端子91P、91N、92同样的连接构造(接合构造)。
如上述那样，在本实施方式的半导体装置20中，由封固体30将构成一相的上下臂电路9的多个半导体元件40封固。封固体30将多个半导体元件40、基板50的一部分、基板60的一部分、多个导电间隔件70、臂连接部80、以及外部连接端子90各自的一部分一体地封固。在基板50、60中，封固体30将绝缘基材51、61及表面金属体52、62封固。
半导体元件40在Z方向上配置在基板50、60之间。半导体元件40被对置配置的基板50、60夹着。由此，能够将半导体元件40的热在Z方向上向两侧散热。半导体装置20呈双面散热构造。基板50的背面50b与封固体30的一面30a大致共面。基板60的背面60b与封固体30的背面30b大致共面。由于背面50b、60b是露出面，所以能够提高散热性。
<第3实施方式的总结>
本实施方式的表面金属体62的端部64e、65e的位置与先行实施方式是同样的。由此，能够起到与在先行实施方式中记载的结构同等的效果。即，能够降低电感并且降低热阻。
本实施方式中记载的结构与第1实施方式、第2实施方式、变形例的哪个结构都能够组合。例如，在本实施方式中，也可以如图14所示那样在表面金属体62设置缺口620、621。也可以如图15所示那样，将焊盘40P偏倚地设置在矩形的一个角部，并且在表面金属体62设置缺口622、623。也可以如图16所示那样，使接合线110与表面金属体62的露出部61a1、61a2接触。也可以采用将导电间隔件70排除了的结构。
(其他实施方式)
本说明书及附图等中的公开不被例示的实施方式限制。公开包含例示的实施方式和本领域技术人员基于它们而做出的变形方式。例如，公开并不限定于在实施方式中表示的零件及/或要素的组合。公开能够通过多种组合来实施。公开可以具有能够对实施方式追加的追加性部分。公开包含将实施方式的零件及/或要素省略了的情况。公开包含一个实施方式与其他实施方式之间的零件及/或要素的替换或组合。公开的技术范围并不限定于实施方式的记载。应理解的是，公开的若干技术范围由权利要求书的记载表示，还包含与权利要求书的记载等价的意义及范围内的全部变更。
说明书及附图等中的公开不被权利要求书的记载限定。说明书及附图等中的公开包含权利要求书中记载的技术思想，还涉及比权利要求书中记载的技术思想更多样而广泛的技术思想。由此，能够不受权利要求书的记载约束而从说明书及附图等的公开中提取多种技术思想。
在言及某个要素或层“处于……之上”、“连结”、“连接”或“结合”的情况下，有其相对于其他要素或其他层直接处于之上、连结、连接、或结合的情况，还有存在中间要素或中间层的情况。对照地，在言及某个要素相对于其他要素或层“直接处于……之上”、“直接连结”、“直接连接”或“直接结合”的情况下，不存在中间要素或中间层。为了说明要素间的关系而使用的其他词语应该用同样的处理方式(例如，“在……之间”对“直接在……之间”，“相邻”对“直接相邻”等)来解释。在由该说明书使用的情况下，用语“及/或”包含与关联的列举出的一个或多个项目有关的任意组合及全部组合。
在空间上相对的用语“内”“外”“背”“下”“低”“上”“高”等为了使说明图示所示那样的一个要素或特征相对于其他要素或特征的关系的记载变得容易而在这里加以使用。在空间上相对的用语除了在附图中描绘的朝向以外，可以意味着包含使用或操作中的装置的不同朝向。例如，如果将图中的装置翻转，则作为其他要素或特征的“下”或“正下”而被说明的要素朝向其他要素或特征的“上”。因而，用语“下”可以包含上和下两者的朝向。该装置也可以朝向其他方向(也可以被旋转为90度或其他朝向)，在本说明书中使用的在空间上相对的描述符应与此对应来解释。
车辆的驱动系统1并不限定于上述的结构。例如，表示了具备一个电动发电机3的例子，但并不限定于此。也可以具备多个电动发电机。表示了电力变换装置4作为电力变换电路而具备逆变器6的例子，但并不限定于此。例如，也可以做成具备多个逆变器的结构。也可以做成具备至少一个逆变器和变换器的结构。也可以仅具备变换器。
表示了半导体元件40作为开关元件而具有MOSFET11的例子，但并不限定于此。例如，也可以采用IGBT。IGBT是Insulated Gate Bipolar Transistor(绝缘栅双极晶体管)的简称。
作为与漏极电极40D连接的布线部件而表示了基板50的例子，但并不限定于此。在不限定于基板50的结构中，也可以代替基板50而采用金属板(引线框)。在金属板的情况下，在漏极电极40D侧配置连接半导体元件40H的漏极电极40D的第1金属板和连接半导体元件40L的漏极电极40D的第2金属板。
表示了一个半导体装置20构成一相的上下臂电路9(两个臂)的例子，但并不限定于此。例如，也能够应用于一个半导体装置20构成一个臂的半导体装置。由一个半导体装置20构成的臂的数量没有特别限定。

Claims (9)

1.一种半导体装置，其特征在于，
具备：
半导体元件(40)，具有设于一面的第1主电极(40D)、设于在板厚方向上与上述一面相反的背面的第2主电极(40S)、和在上述背面中设于与上述第2主电极不同的位置的信号用的焊盘(40P)；
第1布线部件(50)，与上述第1主电极电连接；
第2布线部件(60)，与上述第2主电极电连接；
信号端子(93)；以及
接合线(110)，将上述焊盘与上述信号端子电连接；
上述第2布线部件是具有绝缘基材(61)、表面金属体(62)和背面金属体(63)的基板，上述表面金属体配置在上述绝缘基材的表面即上述半导体元件侧的面并与上述第2主电极电连接，上述背面金属体配置在上述绝缘基材的背面；
在上述半导体元件和上述信号端子的排列方向上，上述表面金属体的端部(64e、65e)位于与上述表面金属体相接合的接合对象的端部(40Se1、40Se2、70e1、70e2)与上述半导体元件的端部(40Le、40He)之间。
2.如权利要求1所述的半导体装置，其特征在于，
在上述排列方向上，上述表面金属体的端部位于上述焊盘中的上述第2主电极侧的端部(40Pe)与上述半导体元件的端部之间。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述表面金属体比上述背面金属体厚。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于，
上述绝缘基材具有从上述表面金属体露出的露出部(61a1、61a2)；
上述接合线的顶点部(110t)在上述板厚方向上与上述露出部对置。
5.如权利要求4所述的半导体装置，其特征在于，
上述接合线与上述绝缘基材的上述露出部接触。
6.如权利要求4所述的半导体装置，其特征在于，
在接合线与上述绝缘基材的上述露出部之间具有距离为0.1mm以下的间隙。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于，
具备介于上述第2主电极与上述表面金属体之间的导电间隔件(70)；
上述接合对象是上述导电间隔件。
8.如权利要求1～6中任一项所述的半导体装置，其特征在于，
上述接合对象是上述第2主电极。
9.一种半导体装置的制造方法，其特征在于，
具备：
第1连接工序，将在半导体元件(40)的一面设置的第1主电极(40D)与第1布线部件(50)电连接；
引线接合工序，经由接合线(110)，将上述半导体元件中设在与上述一面在板厚方向上相反的背面上的信号用的焊盘(40P)与信号端子(93)连接；以及
第2连接工序，在上述引线接合工序后，将在上述背面中设在与上述焊盘不同的位置的第2主电极(40S)与第2布线部件(60)电连接；
在上述第2连接工序中，
作为上述第2布线部件而使用具有绝缘基材(61)、表面金属体(62)和背面金属体(63)的基板，上述表面金属体配置在上述绝缘基材的表面即上述半导体元件侧的面并与上述第2主电极电连接，上述背面金属体配置在上述绝缘基材的背面，上述基板的上述表面金属体被进行了布图，以使得：在上述半导体元件和上述信号端子的排列方向上，上述表面金属体的端部(64e、65e)位于与上述表面金属体相接合的接合对象的端部(40Se1、40Se2、70e1、70e2)与上述半导体元件的端部(40Le、40He)之间；
使从上述表面金属体露出的上述绝缘基材的露出部(61a1、61a2)与上述接合线接触并且将上述第2主电极与上述第2布线部件电连接。
CN202280062218.2A 2021-09-21 2022-08-25 半导体装置及其制造方法 Pending CN117941059A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-153458 2021-09-21
JP2021153458 2021-09-21
PCT/JP2022/032094 WO2023047881A1 (ja) 2021-09-21 2022-08-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN117941059A true CN117941059A (zh) 2024-04-26

Family

ID=85720542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280062218.2A Pending CN117941059A (zh) 2021-09-21 2022-08-25 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20240258264A1 (zh)
JP (1) JPWO2023047881A1 (zh)
CN (1) CN117941059A (zh)
WO (1) WO2023047881A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009005537B3 (de) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP5690752B2 (ja) * 2012-01-10 2015-03-25 日立オートモティブシステムズ株式会社 パワー半導体モジュールおよびパワー半導体モジュールの製造方法
WO2017119226A1 (ja) * 2016-01-05 2017-07-13 日立オートモティブシステムズ株式会社 パワー半導体装置

Also Published As

Publication number Publication date
US20240258264A1 (en) 2024-08-01
JPWO2023047881A1 (zh) 2023-03-30
WO2023047881A1 (ja) 2023-03-30

Similar Documents

Publication Publication Date Title
JP6708066B2 (ja) 半導体装置
CN110178304B (zh) 半导体装置
US11380656B2 (en) Semiconductor device
CN113678245B (zh) 半导体模组
WO2020184053A1 (ja) 半導体装置
US11996344B2 (en) Semiconductor device
CN112470390A (zh) 电源模块及电力转换装置
WO2022024567A1 (ja) 半導体装置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP5948106B2 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
JP2022152703A (ja) 半導体装置
CN117941059A (zh) 半导体装置及其制造方法
US20240079383A1 (en) Semiconductor device
WO2023166952A1 (ja) 半導体装置
WO2024062845A1 (ja) 半導体装置
US20240038643A1 (en) Semiconductor device
US20240186911A1 (en) Power control apparatus
CN117995829A (zh) 半导体装置
JP2023170769A (ja) 半導体装置
JP2023078915A (ja) 半導体装置およびその製造方法
JP2024000845A (ja) 半導体装置
JP2022156034A (ja) 半導体装置
JP2023168060A (ja) 半導体装置およびその製造方法
CN118231365A (zh) 半导体装置
JP2022123611A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination