WO2020144737A1 - Dispositif de communication de données et procédé de communication de données - Google Patents

Dispositif de communication de données et procédé de communication de données Download PDF

Info

Publication number
WO2020144737A1
WO2020144737A1 PCT/JP2019/000188 JP2019000188W WO2020144737A1 WO 2020144737 A1 WO2020144737 A1 WO 2020144737A1 JP 2019000188 W JP2019000188 W JP 2019000188W WO 2020144737 A1 WO2020144737 A1 WO 2020144737A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
bits
serial
circuit
address
Prior art date
Application number
PCT/JP2019/000188
Other languages
English (en)
Japanese (ja)
Inventor
田中　進
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201980087067.4A priority Critical patent/CN113272795B/zh
Priority to PCT/JP2019/000188 priority patent/WO2020144737A1/fr
Priority to JP2020565047A priority patent/JP7052087B2/ja
Publication of WO2020144737A1 publication Critical patent/WO2020144737A1/fr

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Memory System (AREA)

Abstract

Selon la présente invention, un registre à décalage (102) reçoit, en tant que données de réception en série (SDI) pour chaque cycle d'une horloge série (CLK), chaque bit d'une adresse (AEP-A7) pour sélectionner des données de lecture (RDAT) à partir d'une pluralité d'éléments de données mémorisées dans un circuit de registre (103). Un circuit de sélection de registre (107) exécute, dans différents cycles d'horloge, une sélection d'une pluralité d'éléments de données candidates (DAT1, DAT0) parmi une pluralité d'éléments de données sur la base de certains bits (A1-A7) parmi l'adresse (A0-A7), et une sélection des données de lecture (RDAT) parmi la pluralité de données candidates (DAT1, DAT0) sur la base du bit restant (A0) parmi la pluralité de bits. Un registre de décalage (115) délivre, en tant que données de transmission en série (SDO) pour chaque cycle de l'horloge série (CLK), une pluralité de bits qui forment les données de lecture sélectionnées (RDAT).
PCT/JP2019/000188 2019-01-08 2019-01-08 Dispositif de communication de données et procédé de communication de données WO2020144737A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980087067.4A CN113272795B (zh) 2019-01-08 2019-01-08 数据通信装置以及数据通信方法
PCT/JP2019/000188 WO2020144737A1 (fr) 2019-01-08 2019-01-08 Dispositif de communication de données et procédé de communication de données
JP2020565047A JP7052087B2 (ja) 2019-01-08 2019-01-08 データ通信装置及びデータ通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/000188 WO2020144737A1 (fr) 2019-01-08 2019-01-08 Dispositif de communication de données et procédé de communication de données

Publications (1)

Publication Number Publication Date
WO2020144737A1 true WO2020144737A1 (fr) 2020-07-16

Family

ID=71521502

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/000188 WO2020144737A1 (fr) 2019-01-08 2019-01-08 Dispositif de communication de données et procédé de communication de données

Country Status (3)

Country Link
JP (1) JP7052087B2 (fr)
CN (1) CN113272795B (fr)
WO (1) WO2020144737A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417284A (en) * 1987-07-09 1989-01-20 Nippon Electric Ic Microcomput Storage device
JPH04160445A (ja) * 1990-10-23 1992-06-03 Nec Corp メモリ集積回路
JP2008054053A (ja) * 2006-08-24 2008-03-06 Toshiba Corp 通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049623A (ja) * 1998-07-30 2000-02-18 Oki Electric Ind Co Ltd 伝送方法、多重送信回路、多重受信回路、多重送受信回路
JP4160445B2 (ja) 2003-05-26 2008-10-01 松下電器産業株式会社 画像処理システム及び画像処理方法
JP3920830B2 (ja) * 2003-09-19 2007-05-30 三洋電機株式会社 インターフェース回路、データ処理回路、データ処理システム、集積回路
JP2005352568A (ja) * 2004-06-08 2005-12-22 Hitachi-Lg Data Storage Inc アナログ信号処理回路、並びに、そのデータレジスタ書換方法とそのデータ通信方法
JPWO2007108535A1 (ja) * 2006-03-23 2009-08-06 パナソニック株式会社 通信制御装置及び方法
JP2010039503A (ja) * 2008-07-31 2010-02-18 Panasonic Corp シリアルメモリ装置及び信号処理システム
JP5319572B2 (ja) * 2010-02-23 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー メモリ装置
JP6417284B2 (ja) 2015-06-16 2018-11-07 株式会社沖データ インクジェットプリンター

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417284A (en) * 1987-07-09 1989-01-20 Nippon Electric Ic Microcomput Storage device
JPH04160445A (ja) * 1990-10-23 1992-06-03 Nec Corp メモリ集積回路
JP2008054053A (ja) * 2006-08-24 2008-03-06 Toshiba Corp 通信装置

Also Published As

Publication number Publication date
CN113272795A (zh) 2021-08-17
JP7052087B2 (ja) 2022-04-11
JPWO2020144737A1 (ja) 2021-10-28
CN113272795B (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
US4593393A (en) Quasi parallel cyclic redundancy checker
US7853727B2 (en) Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
US20140173322A1 (en) Packet data id generation for serially interconnected devices
CN105183423B (zh) 一种跨时钟域异步数据处理方法和装置
US6314046B1 (en) Dual memory control circuit
KR19980042949A (ko) 연속 제공되는 데이터 스트림에 대한 레지스터 기억 수신지를 선택하는 방법
US4521874A (en) Random access memory device
CN100576140C (zh) 产生数字信号处理器和存储器的时钟信号的电路和方法
JPS603657B2 (ja) フアーストイン・フアーストアウト記憶装置
US4473879A (en) Data transfer system in which time for transfer of data to a memory is matched to time required to store data in memory
WO2020144737A1 (fr) Dispositif de communication de données et procédé de communication de données
US8451022B2 (en) Integrated circuit and input data controlling method for reconfigurable circuit
US20010037427A1 (en) Information processing apparatus with parallel accumulation capability
US5818789A (en) Device and method for memory access
GB2272088A (en) Rom burst transfer continuous read-out method
EP0661648A2 (fr) Circuit de traitement de signaux numériques
JP2001308832A (ja) 速度変換装置
JP3909509B2 (ja) シリアルインタフェース回路
US20040143722A1 (en) Method and circuit configuration for transmitting data between a processor and a hardware arithmetic-logic unit
TWI714930B (zh) 控制系統、控制方法及其非暫態電腦可讀取媒體
JP6717781B2 (ja) 処理装置及び処理方法
JP6828961B2 (ja) データ転送装置、及びデータ転送方法
US6542413B1 (en) Multiple access storage device
JP5929600B2 (ja) 情報処理システム、情報処理装置、及び電子装置
JP2005072714A (ja) データ受信回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19908996

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020565047

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19908996

Country of ref document: EP

Kind code of ref document: A1