TWI714930B - 控制系統、控制方法及其非暫態電腦可讀取媒體 - Google Patents

控制系統、控制方法及其非暫態電腦可讀取媒體 Download PDF

Info

Publication number
TWI714930B
TWI714930B TW107146552A TW107146552A TWI714930B TW I714930 B TWI714930 B TW I714930B TW 107146552 A TW107146552 A TW 107146552A TW 107146552 A TW107146552 A TW 107146552A TW I714930 B TWI714930 B TW I714930B
Authority
TW
Taiwan
Prior art keywords
circuit
water level
data
clock
period
Prior art date
Application number
TW107146552A
Other languages
English (en)
Other versions
TW202024897A (zh
Inventor
宋廉祥
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107146552A priority Critical patent/TWI714930B/zh
Priority to US16/420,410 priority patent/US10782931B2/en
Publication of TW202024897A publication Critical patent/TW202024897A/zh
Application granted granted Critical
Publication of TWI714930B publication Critical patent/TWI714930B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

控制系統包含資料存取電路以及控制電路。資料存取電路控制寫入電路寫入複數資料至記憶體緩衝器並控制讀取電路讀取資料。控制電路依據第一時脈計數以產生寫入指標並依據第二時脈計數以產生讀取指標。控制電路更於一期間中依據寫入指標以及讀取指標計算複數水位值，並依據水位值計算中間水位，從而控制資料存取電路於對應該中間水位的一時間點執行非同步先進先出程序，使寫入電路及讀取電路藉由記憶體緩衝器交換真實資料。

Description

控制系統、控制方法及其非暫態電腦可讀 取媒體
本案涉及一種控制系統、方法及其電腦可讀媒體，尤為一種用以協調非同步先進先出程序的系統、方法及電腦可讀取媒體。
現有的非同步先進先出程序並無特定的控制機制，故須於緩衝器中預留較多的預備空間，以免於先進先出程序中的讀寫發生滿溢(overflow)或下溢(underflow)錯誤。
本案的一實施態樣涉及一種控制系統，用以協調以第一時脈運作的寫入電路以及以第二時脈運作的讀取電路之間的非同步先進先出程序。控制系統包含資料存取電路以及控制電路。資料存取電路用以控制寫入電路寫入複數資料至記憶體緩衝器，並控制讀取電路自記憶體緩衝器讀取該些資料。控制電路用以依據第一時脈計數以產生寫入指標並依據第二 時脈計數以產生讀取指標。控制電路更用以於一期間中依據寫入指標以及讀取指標計算複數個水位值，並依據該些水位值計算中間水位。控制電路更用以控制資料存取電路於對應該中間水位的一時間點執行非同步先進先出程序，以使寫入電路以及讀取電路藉由記憶體緩衝器交換資料。
本案的另一實施態樣涉及一種控制方法，用以協調以第一時脈運作的寫入電路以及以第二時脈運作的讀取電路之間的非同步先進先出程序。控制方法包含下列步驟：依據第一時脈計數以寫入指標並依據第二時脈計數以產生讀取指標；於一期間中依據寫入指標以及讀取指標計算複數個水位值；依據該些水位值計算中間水位；以及控制資料存取電路於對應中間水位的時間點執行非同步先進先出程序，以使寫入電路與讀取電路藉由記憶體緩衝器交換複數資料。
本案的又一實施態樣涉及一種非暫態電腦可讀取媒體，其關聯於至少一指令以界定控制方法。控制方法用以協調以第一時脈運作的寫入電路以及以第二時脈運作的讀取電路之間的非同步先進先出程序。控制方法包含下列步驟：依據第一時脈計數以寫入指標並依據第二時脈計數以產生讀取指標；於一期間中依據寫入指標以及讀取指標計算複數個水位值；依據該些水位值計算中間水位；以及控制資料存取電路於對應中間水位的時間點執行非同步先進先出程序，以使寫入電路與讀取電路藉由記憶體緩衝器交換複數資料。
100‧‧‧控制系統
110‧‧‧資料存取電路
120‧‧‧控制電路
20‧‧‧寫入電路
30‧‧‧讀取電路
40‧‧‧記憶體緩衝器
400‧‧‧控制方法
S410~S440‧‧‧方法步驟
RB1‧‧‧環狀緩衝區
WI‧‧‧寫入標記
RI‧‧‧讀取標記
L1、L2、L3‧‧‧折線
1~16‧‧‧區
W1、W2‧‧‧時脈
F1、F2‧‧‧中心頻率
RD‧‧‧真實資料
第1圖為依據本案一實施例繪示的控制系統示意圖；第2圖係依據本案一實施例所繪示的時脈比較示意圖；第3圖係依據本案一實施例所繪示的記憶體緩衝器示意圖；第4圖為依據本案一實施例所繪示的控制方法步驟流程圖；以及第5圖係依據本案一實施例所繪示的記憶體緩衝器水位示意圖。
第1圖為依據本案一實施例繪示之控制系統的示意圖。控制系統100耦接於寫入電路20及讀取電路30。控制系統100包含資料存取電路110以及控制電路120。
資料存取電路110耦接於寫入電路20及讀取電路30。資料存取電路110用以控制寫入電路20執行資料寫入程序，並控制讀取電路30執行資料讀取程序。
控制電路120耦接於寫入電路20及讀取電路30。控制電路120用以於資料存取電路110控制寫入電路20執行資料寫入程序以及控制讀取電路30執行資料讀取程序時蒐集資料，進而控制寫入電路20以及讀取電路30的運作。
寫入電路20依據時脈(clock)W1運作，讀取電路30依據時脈W2運作，時脈W1不同於時脈W2。為了更佳地理解，一併參照第2圖，時脈W1具有中心頻率F1，時脈W2具有 中心頻率F2。在本實施例中，中心頻率F1與中心頻率F2相同，每一次資料寫入程序之寫入位元數與每一次資料讀取程序之讀取位元數相同。例如，中心頻率F1與中心頻率F2可為100MHz，每一次資料寫入程序之寫入位元數與每一次資料讀取程序之讀取位元數可均為32位元。根據上述設定，可使寫入電路20於一期間內的寫入位元數與讀取電路30於所述期間內的讀取位元數亦相同，其中，所述期間內時脈W1與時脈W2的脈波(pulse)數相同。
舉例來說，如第2圖所示，對於時脈W1來說，所述期間包含2個第一展頻週期，而第一展頻週期具有6個脈波；對於時脈W2來說，所述期間包含3個第二展頻週期，第二展頻週期具有4個脈波，因此於所述期間中，時脈W1及時脈W2均具有12個脈波。
在一些實施例中，時脈W1的中心頻率F1與時脈W2的中心頻率F2可以不同，中心頻率F1與中心頻率F2具有第一比例，相應地，寫入電路20於一次資料寫入程序的寫入位元數與讀取電路30於一次資料讀取程序的讀取位元數將具有第二比例，其中，第一比例與第二比例成反比。換言之，寫入電路20與讀取電路30兩者於一期間內的通量(throughput)相同，其中，所述期間內時脈W1與時脈W2的脈波(pulse)數具有第一比例。舉例來說，中心頻率F1可為100MHz，時脈W2的中心頻率F2可為50MHz，第一比例為2：1；相應地，寫入電路20於一個脈波中的寫入位元數可為32位元，讀取電路30於一個脈波中的讀取位元數可為64位元，第二比例為1：2， 更進一步來說，於所述期間內，時脈W1與時脈W2的脈波數比例為第一比例，即為2：1。
在一些實施例中，時脈W1的中心頻率F1與時脈W2的中心頻率F2可以不同，中心頻率F1與中心頻率F2具有第一比例，寫入電路20每隔M個脈波進行一次資料寫入程序，讀取電路30每隔N個脈波進行一次資料讀取程序，寫入電路20於一次資料寫入程序的寫入位元數與讀取電路30於一次資料讀取程序的讀取位元數相同，M和N的比例為第二比例，其中，第一比例與第二比例成反比。換言之，寫入電路20與讀取電路30兩者於一期間內的通量相同。舉例來說，中心頻率F1可為100MHz，時脈W2的中心頻率F2可為50MHz，第一比例為2：1；相應地，寫入電路20每2個脈波進行一次資料寫入程序，讀取電路20每1個脈波進行一次資料讀取程序，寫入電路20於一次資料寫入程序的寫入位元數與讀取電路30於一次資料讀取程序的讀取位元數均為32位元。
有關時脈W1、時脈W2、寫入電路20及讀取電路30的設置不以前述實施例之設置為限，只要在一段期間內，寫入電路20及讀取電路30兩者於一期間內的通量相同即可。在前述實施例(相同或不同的中心頻率)中，由於寫入電路20以及讀取電路30依據不同的時脈運作，此過程為一種跨時脈(clock domain crossing)資料存取程序。
在一些實施例中，記憶體緩衝器40係採一環狀緩衝區(ring buffer)設置。為了更佳地理解，一併參照第3圖。如第3圖所示，記憶體緩衝器40可設置為一環狀緩衝區RB1。 環狀緩衝區RB1大致分為16區，分別以數字1~16標示。環狀緩衝區RB1的各區分別對應一定的記憶體容量，各區可分別用以儲存一資料元素(element)，資料元素的大小大致匹配或小於各區的記憶體容量。當一批資料被寫入環狀緩衝區RB1當中時，環狀緩衝區RB1的各區將依序儲存該批資料的資料元素。然而，應理解，此處所述的依序儲存非指必須自標號為「1」的區塊開始儲存。應理解，在前述實施例中，環狀緩衝區RB1的設置係一示例，環狀緩衝區RB1的分區數量以及各區的記憶體容量並不以此為限。
在一些實施例中，記憶體緩衝器40可藉由一靜態隨機存取記憶體(Static Random-Access Memory)實施。寫入電路20用以控制此靜態隨機存取記憶體中的部分電晶體以及字元線，進而控制此靜態隨機存取記憶體以寫入模式(write mode)運作。讀取電路30用以控制靜態隨機存取記憶體中的部分電晶體以及字元線，進而控制靜態隨機存取記憶體以讀取模式(read mode)運作。
在一些實施例中，記憶體緩衝器40可由多個正反器(flip flops)所實施。
為詳細說明第1圖中控制系統100的作動，一併參照第4圖，第4圖為依據本案一實施例所繪示的控制方法之步驟流程圖，控制方法400包含步驟S410~S440，步驟S410~S440可藉由第1圖的控制系統100所實現。
於一些實施例中，控制方法400可由至少一指令界定，且該至少一指令可儲存於一非暫態電腦可讀取媒體，以 由至少一處理電路所執行。
步驟S410：依據輸入至寫入電路20之時脈W1進行計數，以產生寫入指標WI，並依據輸入至讀取電路40之時脈W2進行計數，以產生讀取指標RI。
在一些實施例中，控制電路120依據輸入至寫入電路20之時脈W1的升緣或降緣進行計數，以產生寫入指標WI，並對輸入至讀取電路40之時脈W2的升緣或降緣進行計數，以產生讀取指標RI。
在一些實施例中，資料存取電路110可控制寫入電路20以時脈W1寫入複數虛擬資料至記憶體緩衝器40。資料存取電路110可控制讀取電路30以時脈W2運作，以自記憶體緩衝器40當中讀取該些虛擬資料。控制電路120依據寫入電路20之資料寫入程序進行計數，以產生寫入指標WI，並依據讀取電路40之資料讀取程序進行計數，以產生讀取指標RI。在一些實施例中，虛擬資料可預先儲存於寫入電路20的一暫存器(未繪示)，但本案並不以此為限。等效而言，上述操作可視為基於虛擬資料執行的一虛擬非同步先進先出程序。
在一些實施例中，資料存取電路110會預先將寫入指標WI設為一第一預設值，並將讀取指標WI設為一第二預設值，其中，該第一預設值與該第二預設值具有一預設水位值(或稱差值)。舉例來說，第一預設值與第二預設值分別8和0，預設水位值為8，接著，控制電路120依據輸入時脈W1進行計數，以更新寫入指標WI，並依據時脈W2進行計數，以產生讀取指標RI。
步驟S420：依據寫入指標WI及讀取指標RI計算複數個水位值，其中該些水位值為不同時間點之寫入指標WI減去讀取指標RI的差。
在一些實施例中，控制電路120可於一期間(如至少一個週期)內紀錄寫入指標WI和讀取指標RI，進而計算複數個水位值。舉例來說，假設寫入指標WI及讀取指標RI被預設為8和0，經過時脈W2的一個脈波且未經過時脈W1的一個脈波後，寫入指標WI依舊為8，讀取指標RI變為1，此時水位值為7。
在一些實施例中，當資料存取電路110控制寫入電路20以及讀取電路30執行前述基於虛擬資料的非同步先進先出程序時，控制電路120計算該些水位值。舉例來說，一併參照第3圖，假設單一資料元素之資料量可為環狀緩衝區RB1的一區所儲存，且寫入指標WI及讀取指標RI被預設為8和0，經過時脈W1的一個脈波且未經過時脈W2的一個脈波後，寫入電路20將一資料元素寫入記憶體緩衝器40中，寫入指標WI變為9，讀取電路30尚未自記憶體緩衝器40讀取資料，讀取指標RI依舊為0，此時水位值為9。值得注意的是，當寫入指標WI由最大標號變為最小標號後，且讀取指標RI尚未由最大標號變為最小標號前，水位值的計算將由寫入指標WI減去讀取指標RI再加上環狀緩衝區的區數。舉例來說，若寫入指標WI由16變為1，讀取指標R1為9時，其水位值之計算為1-9+16=8。
步驟S430：依據該些水位值計算記憶體緩衝器40的中間水位。
在一些實施例中，控制電路120將於一期間內記 錄複數個水位值，並依據該些水位值計算中間水位。在一些實施例中，中間水位可為該期間內最大以及最小水位值的平均數。例如，若該期間內的最大水位值為16，最小水位值為8，中間水位可為12。
在一些實施例中，若中間水位非整數，控制電路120可對中間水位執行無條件捨去或無條件進入。
步驟S440：於對應中間水位的時間點執行非同步先進先出程序。
在一些實施例中，當控制電路120獲取中間水位後，控制電路120可控制資料存取電路110，以執行基於真實資料的非同步先進先出程序。例如，若控制電路120判斷中間水位為12，資料存取電路110會在中間水位所對應的時間點，執行真實資料RD的非同步先進先出程序。
在一些實施例中，當控制電路120獲取中間水位後，控制電路120可控制資料存取電路110預先寫入預設數量的資料(如資料存取電路110控制寫入電路20預先寫入部分的真實資料RD)，接著，控制電路120控制資料存取電路110於中間水位對應的時間點，執行基於真實資料RD的非同步先進先出程序。在非同步先進先出程序當中，資料存取電路110可控制寫入電路20依據時脈W1將真實資料RD寫入記憶體緩衝器40，並控制讀取電路30依據時脈W2自記憶體緩衝器40讀取真實資料RD。
為了更佳地理解，一併參照第5圖，第5圖係依據本案一實施例所繪示之記憶體緩衝器的水位示意圖。在本實施 例中，控制電路120可控制資料存取電路110預先寫入8筆資料至資料緩衝器40，其中，折線L1及L2係於隨機的時間點執行非同步先進先出程序所記錄的水位變化，折線L3係於中間水位對應的時間點執行非同步先進先出程序所記錄的水位變化。
如第5圖所示，水位值可分為16級。若未使用本案的控制系統100控制非同步先進先出程序的啟用時間點，如折線L1所示，隨意在某時間點實施非同步先進先出程序時，記憶體緩衝器水位可能於8~16之間變化，或者，隨意在另一時間點實施非同步先進先出程序時，記憶體緩衝器水位可能於0~8之間變化。在此狀況下，需保留全部16級的記憶體緩衝器空間予非同步先進先出程序使用。
然而，若使用本案的控制系統100先獲取記憶體緩衝器的中間水位，再依據中間水位對應的時間點執行非同步先進先出程序，如折線L3所示，記憶體緩衝器水位將於4~12間變化，即可於具較小空間的記憶體緩衝器上實施非同步先進先出程序。藉此，可進一步降低記憶體緩衝器的製造成本。
由上述實施方式可知，本案實施例藉由提供一種控制系統、方法以及電腦可讀取媒體，其可控制寫入電路與讀取電路於準確的時間點實施非同步先進先出程序，提供了於較小記憶體上執行該程序的可能性，且可於一般記憶體上降低滿溢(overflow)及下溢(underflow)錯誤的機率。
100‧‧‧控制系統
110‧‧‧資料存取電路
120‧‧‧控制電路
20‧‧‧寫入電路
30‧‧‧讀取電路
40‧‧‧記憶體緩衝器
W1、W2‧‧‧時脈
RD‧‧‧真實資料

Claims (10)

  1. 一種控制系統，用以協調以一第一時脈運作的一寫入電路以及以一第二時脈運作的一讀取電路之間的一非同步先進先出程序，該控制系統包含：一資料存取電路，用以控制該寫入電路寫入複數資料至一記憶體緩衝器，並控制該讀取電路自該記憶體緩衝器讀取該些資料；以及一控制電路，用以依據該第一時脈計數以產生一寫入指標並依據該第二時脈計數以產生一讀取指標，其中，該控制電路更用以於一期間中依據該寫入指標以及該讀取指標計算複數個水位值，並依據該期間中一最大水位值與該期間的一最小水位值的平均計算一中間水位；其中，該控制電路更用以控制該資料存取電路於對應該中間水位的一時間點執行該非同步先進先出程序，以使該寫入電路以及該讀取電路藉由一記憶體緩衝器交換該些資料。
  2. 如請求項1所述之控制系統，其中該控制電路於該期間中紀錄該寫入指標以及該讀取指標，並依據該期間中的該寫入指標以及該讀取指標之間的差決定該些水位值。
  3. 如請求項1所述之控制系統，其中該寫入電路以及該讀取電路於該期間中具有相同的一通量。
  4. 如請求項1所述之控制系統，其中該第一時 脈以及該第二時脈具有相同或不同的一中心頻率。
  5. 如請求項1所述之控制系統，其中該記憶體緩衝器為一環狀緩衝區或一靜態隨機存取記憶體。
  6. 如請求項1所述之控制系統，其中當該控制電路計算出該中間水位後，且該資料存取電路寫入該些資料之一部分後，該控制電路控制該資料存取電路於對應該中間水位的該時間點執行該非同步先進先出程序，使該寫入電路以及該讀取電路藉由該記憶體緩衝器交換該些資料。
  7. 一種控制方法，用以協調以一第一時脈運作的一寫入電路以及以一第二時脈運作的一讀取電路之間的一非同步先進先出程序，該控制方法包含：依據該第一時脈計數以一寫入指標並依據該第二時脈計數以產生一讀取指標；於一期間中依據該寫入指標以及該讀取指標計算複數個水位值；依據該期間中一最大水位值與該期間的一最小水位值的平均計算一中間水位；以及控制一資料存取電路於對應該中間水位的一時間點執行該非同步先進先出程序，以使該寫入電路與該讀取電路藉由一記憶體緩衝器交換複數資料。
  8. 如請求項7所述之控制方法，其中該控制方 法更包含：於該期間中紀錄該寫入指標以及該讀取指標，並依據該期間中的該寫入指標以及該讀取指標之間的差決定該些水位值。
  9. 一種非暫態電腦可讀取媒體，關聯於至少一指令以界定一控制方法，該控制方法用以協調以一第一時脈運作的一寫入電路以及以一第二時脈運作的一讀取電路之間的一非同步先進先出程序，該控制方法包含：依據該第一時脈計數以產生一寫入指標並依據該第二時脈計數以產生一讀取指標；於一期間中依據該寫入指標以及該讀取指標計算複數個水位值；依據該期間中一最大水位值與該期間的一最小水位值的平均計算一中間水位；以及控制一資料存取電路於對應該中間水位的一時間點執行該非同步先進先出程序，以使該寫入電路與該讀取電路藉由一記憶體緩衝器交換複數資料。
  10. 如請求項9所述之非暫態電腦可讀取媒體，其中該控制方法更包含：於該期間中紀錄該寫入指標以及該讀取指標，並依據該該期間中的該寫入指標以及該讀取指標之間的差決定該些水位值。
TW107146552A 2018-12-21 2018-12-21 控制系統、控制方法及其非暫態電腦可讀取媒體 TWI714930B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107146552A TWI714930B (zh) 2018-12-21 2018-12-21 控制系統、控制方法及其非暫態電腦可讀取媒體
US16/420,410 US10782931B2 (en) 2018-12-21 2019-05-23 Control system, control method and nonvolatile computer readable medium for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107146552A TWI714930B (zh) 2018-12-21 2018-12-21 控制系統、控制方法及其非暫態電腦可讀取媒體

Publications (2)

Publication Number Publication Date
TW202024897A TW202024897A (zh) 2020-07-01
TWI714930B true TWI714930B (zh) 2021-01-01

Family

ID=71098437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146552A TWI714930B (zh) 2018-12-21 2018-12-21 控制系統、控制方法及其非暫態電腦可讀取媒體

Country Status (2)

Country Link
US (1) US10782931B2 (zh)
TW (1) TWI714930B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1038738A (zh) * 1988-05-25 1990-01-10 松下电器产业株式会社 文字多重广播接收装置
CN1571951A (zh) * 2001-08-23 2005-01-26 集成装置技术公司 具有单倍数据率和双倍数据率功能的先入先出存储装置
TW200734200A (en) * 2005-12-23 2007-09-16 Ingenia Holdings Uk Ltd Iptical authentication
US20080141063A1 (en) * 2006-12-12 2008-06-12 Ridgeway Curtis A Real time elastic FIFO latency optimization
US20140281661A1 (en) * 2013-03-15 2014-09-18 Netlist, Inc. Hybrid Memory System With Configurable Error Thresholds And Failure Analysis Capability

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7017020B2 (en) * 1999-07-16 2006-03-21 Broadcom Corporation Apparatus and method for optimizing access to memory
US6977930B1 (en) * 2000-02-14 2005-12-20 Cisco Technology, Inc. Pipelined packet switching and queuing architecture
US6545549B2 (en) * 2000-03-02 2003-04-08 Texas Instruments Incorporated Remotely controllable phase locked loop clock circuit
WO2003013000A2 (en) 2001-08-03 2003-02-13 Altera Corporation Clock loss detection and switchover circuit
US7107393B1 (en) * 2003-03-28 2006-09-12 Xilinx, Inc. Systems and method for transferring data asynchronously between clock domains
US7310396B1 (en) * 2003-03-28 2007-12-18 Xilinx, Inc. Asynchronous FIFO buffer for synchronizing data transfers between clock domains
US8094562B1 (en) * 2004-06-24 2012-01-10 Cypress Semiconductor Corporation Transmission of a continuous datastream through a re-clocked frame-based transport network
US7594047B2 (en) * 2007-07-09 2009-09-22 Hewlett-Packard Development Company, L.P. Buffer circuit
GB2482303A (en) * 2010-07-28 2012-02-01 Gnodal Ltd Modifying read patterns for a FIFO between clock domains
US9083478B2 (en) * 2012-09-21 2015-07-14 Altera Corporation Apparatus and methods for determining latency of a network port
US9497050B2 (en) * 2012-09-24 2016-11-15 Xilinx, Inc. Clock domain boundary crossing using an asynchronous buffer
US9250859B2 (en) * 2014-01-17 2016-02-02 Altera Corporation Deterministic FIFO buffer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1038738A (zh) * 1988-05-25 1990-01-10 松下电器产业株式会社 文字多重广播接收装置
CN1571951A (zh) * 2001-08-23 2005-01-26 集成装置技术公司 具有单倍数据率和双倍数据率功能的先入先出存储装置
TW200734200A (en) * 2005-12-23 2007-09-16 Ingenia Holdings Uk Ltd Iptical authentication
US20080141063A1 (en) * 2006-12-12 2008-06-12 Ridgeway Curtis A Real time elastic FIFO latency optimization
US20140281661A1 (en) * 2013-03-15 2014-09-18 Netlist, Inc. Hybrid Memory System With Configurable Error Thresholds And Failure Analysis Capability

Also Published As

Publication number Publication date
US10782931B2 (en) 2020-09-22
TW202024897A (zh) 2020-07-01
US20200201599A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
CN106104698B (zh) 用于产生具有可编程延迟的动态随机存取存储器(dram)命令的存储器物理层接口逻辑
CN109346122B (zh) 固态硬盘性能的测试方法及装置
CN112000603B (zh) 一种握手协议电路、芯片及计算机设备
EP1918823A1 (en) Method and apparatus for transmitting data using direct memory access control
CN110955392A (zh) 一种ssd中在线监测数据存储时间的方法
TWI714930B (zh) 控制系統、控制方法及其非暫態電腦可讀取媒體
CN113342717A (zh) 一种fifo读写控制方法及控制电路
US8751853B2 (en) Quad-data rate controller and implementing method thereof
CN110968538B (zh) 一种数据缓冲方法和装置
JP5206417B2 (ja) 信号測定装置および信号測定方法
US9191002B2 (en) Data processing apparatus and method in PLC system
US11010293B1 (en) Register-based asynchronous FIFO with asymmetric size
JP5907558B2 (ja) マルチインターバルタイマ並びにその制御装置、制御方法及び制御プログラム
JP4640366B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
TW201633324A (zh) 記憶體自我測試裝置與方法
EP4191590A1 (en) System and method for managing access to registers
WO2023231090A1 (zh) 一种终结阻抗参数的产生方法和测试系统
JP6529092B2 (ja) マルチインターバルタイマ装置、その制御方法および制御プログラム
JP3546013B2 (ja) 信号処理装置
WO2020144737A1 (ja) データ通信装置及びデータ通信方法
JPWO2018025972A1 (ja) 回路設計支援システム、回路設計支援方法、回路設計支援プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2007121063A (ja) 周波数測定回路
JPH01213890A (ja) メモリ装置
JPH05182493A (ja) 記憶装置のチェック回路
JPS62293357A (ja) マイクロプログラム評価方式