JP5206417B2 - 信号測定装置および信号測定方法 - Google Patents

Description

（関連出願）本願は、先の日本特許出願２００６−３４４６４８号（２００６年１２月２１日出願）の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、信号測定装置および信号測定方法に係り、特に半導体集積回路装置における測定結果信号の出力タイミング同定技術に関する。

半導体集積回路装置（ＬＳＩ）内で発生する電源ノイズは、ＬＳＩ内の微細化・高速化によって増加している。さらに、低電圧化が進むにつれ、ノイズやクロックの揺らぎ（ジッタ）、温度変動などがチップの動作不良を引き起こすケースが顕著になってきている。また、微細化に伴う高集積化により、チップ内の挙動は、ますます複雑になってきており、動作不良を容易に推測することが困難となってきている。したがって、動作不良の原因特定のためには、ＬＳＩ内のノイズ、ジッタ、温度変動などの挙動を直接観測することが重要となってきている。

従来、集積回路外部に電源や信号を取り出し、電源や信号の挙動を観測することが一般に行われている。集積回路の動作周波数が上昇するにつれ、高周波数成分を有するノイズやジッタなどが増大している。一方、集積回路外部のボードやパッケージの動作周波数帯域は、動作周波数の上昇速度に追いついていない。したがって、集積回路内部のノイズやジッタを集積回路外部で正確に観測することが困難になってきている。また、集積回路外に信号やクロックを取り出した場合、集積回路内で発生するノイズやジッタ以外に、信号やクロックを集積回路の外に引き出す過程で発生するノイズやジッタが加わるため、測定点でのノイズやジッタを正確に見積もることは困難である。

そこで測定装置をチップ内に内蔵し、チップ内の現象をオンチップ現象測定装置で観測し、測定結果をチップ外部に取り出し易いディジタル信号に変換するオンチップ現象測定装置が有効である。オンチップ現象測定装置により、測定結果をチップ外に取り出し、チップ外部で取り出されたデータに変換をかけ、現象の挙動を可視化するという流れをディジタル化する。このような処理によって、途中経路における信号品質劣化の問題を解決することができる。

ところで、このような装置において、測定結果を保持する場合、記憶容量が極めて大きくなってしまう虞がある。そこで、記憶容量を削減する技術として、例えば、特許文献１には、ハードウェア規模を大幅に増大することなくＬＳＩ内部のレジスタ状態のトレース時間を長くするトレースデータ採取方式が開示されている。この方式は、ＬＳＩや装置の多数のレジスタを複数のレジスタ群にグループ化し、各グループでイベントフラグを選定し、いずれかのイベントフラグがオンしている時のみ、レジスタ群の値を記録間隔と共に記録する。したがって、有効なデータとその発生タイミングのみが記録され、従来より長時間に亘るトレースが可能となる。

また、特許文献２には、順次発生する事象をデータ圧縮して記憶する場合に、後から記憶された事象変化及び変化発生時刻を簡単に特定できる圧縮記憶装置が記載されている。この装置は、順次発生する事象が基準事象から変化したとき、又は基準事象からの変化が変化したときのみ、この事象変化発生時刻を特定するタイムスタンプを記憶部に記憶保持する。したがって、記憶部の必要とする記憶容量を大幅に節減できると共に、記憶部に記憶された任意の測定データの発生時刻を簡単に特定できる。

なお、関連する技術として、特許文献３には、プログラム実行の際の経過時間情報をも同時に記録し、編集して出力することができるトレース装置が開示されている。この装置は、マイクロプロセッサが実行するプログラムの各命令段階を実行するごとに、各命令を実行した時刻の情報と、トレース結果情報の履歴とを記録し、これらを対応させて出力させることができるから、プログラムのデバッグを効率的に実施することが可能である。

特許第３７１１８８４号公報 特開平８−２２３２５４号公報 特開平１０−２６０８６４号公報

以上の特許文献１〜３の開示事項は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。
ところで、測定結果用の同定信号は、測定装置の駆動クロックに同期して変動するため、駆動クロック信号が高速化するにつれて、高速で安定に動作する同定信号の生成回路が必要となる。また、測定回数分だけカウンタ値が必要となる場合、同定信号の必要ビット数が大きくなってしまい、回路のタイミング設計が難しくなる。特に駆動クロック信号がＧＨｚに近いような周波数となる場合、ジッタや周波数の変動が大きくなってしまい、測定時間を十分な精度で推定することが難しくなる。

本発明の目的は、低速動作で十分な精度で測定時間を推定可能な信号測定装置および信号測定方法を提供することにある。

本発明の１つのアスペクトに係る信号測定装置は、測定用の駆動クロック信号に同期して測定対象を測定し、測定結果を第１のデータとして出力する測定部と、測定の開始指示に従って、駆動クロック信号よりも低速で所定の周期を有する基準信号に同期して周期毎に異なる値を第２のデータとして出力するタイミング同定部と、を一組として１または複数組備え、駆動クロック信号に同期し、第１のデータと第２のデータとを一組として纏めて順次記憶する記憶部と、を備える。また、タイミング同定部は、測定の開始指示に従ってリセットされ、基準信号の一周期ごとに値が１ずつ増加または減少して第２のデータ中の一構成要素を出力する第１のリセットつきカウンタと、測定の開始指示が入力された時あるいは基準信号の一方のエッジが入力された時に、リセットされ、駆動クロック信号の一周期ごとに１増加または減少して第２のデータ中の他の構成要素を出力する第２のリセットつきカウンタと、を備える。

本発明の信号測定装置において、基準信号は、駆動クロック信号の整数倍の周期を有することが好ましい。

本発明の信号測定装置において、第２のリセットつきカウンタは、駆動クロック信号の周期が最も短いときの周期に対して何倍であるかを示す測定周波数情報信号を入力し、１増加または減少する代わりに測定周波数情報信号に基づいてカウントの増分を切り替えるようにしてもよい。

本発明の信号測定装置において、タイミング同定部は、基準クロック信号の一方のエッジが入力される直前の第２のリセットつきカウンタの出力を保持するレジスタをさらに備え、第２のデータは、レジスタの出力データをさらに構成要素として含むようにしてもよい。

本発明の信号測定装置において、第１のデータが所定の範囲内にあるか否かを判定する比較器と、第１のデータが所定の範囲内にない場合に、所定の範囲内にない第１のデータと所定の範囲内にない第１のデータに対応する第２のデータとを一組として記憶部に順次記憶するように制御する出力制御部と、を、測定部とタイミング同定部との１または複数組み中の少なくとも一組に対して備えるようにしてもよい。

本発明の信号測定装置において、複数組におけるそれぞれの基準信号は、共通とされることが好ましい。

本発明の信号測定装置において、共通とされる基準信号は、複数組におけるそれぞれの駆動クロック信号の周期の最小公倍数の整数倍の周期を有することが好ましい。

本発明の信号測定装置において、記憶部に記憶された時間的に古い順に第１のデータを順次読み出してアナログ値に変換するディジタルアナログ変換器と、ディジタルアナログ変換器を所定の周期で動作させるタイミング生成部と、をさらに備えるようにしてもよい。

本発明の信号測定装置において、所定の周期は、記憶部から第１のデータと共に読み出した第２のデータに対応して変化するようにしてもよい。

本発明の信号測定装置において、半導体集積回路装置に含まれていてもよい。

本発明の他のアスペクトに係る信号測定方法は、測定用の駆動クロック信号に同期して測定対象を測定し、測定結果を第１のデータとして出力するステップと、測定の開始指示に従って、駆動クロック信号よりも低速で所定の周期を有する基準信号に同期して周期毎に異なる値を第２のデータとして出力するステップと、駆動クロック信号に同期し、第１のデータと第２のデータとを一組のデータとして纏めて順次記憶するステップと、を含む。また、第２のデータとして出力するステップにおいて、測定の開始指示に従ってリセットされ、基準信号の一周期ごとに値が１ずつ増加または減少して第２のデータ中の一構成要素を出力するステップと、測定の開始指示が入力された時あるいは基準信号の一方のエッジが入力された時に、リセットされ、駆動クロック信号の一周期ごとに１増加または減少して第２のデータ中の他の構成要素を出力するステップと、を含む。

本発明の信号測定方法において、基準信号は、駆動クロック信号の整数倍の周期を有することが好ましい。

本発明の信号測定方法において、第２のデータ中の他の構成要素を出力するステップにおいて、駆動クロック信号の周期が最も短いときの周期に対して何倍であるかを示す測定周波数情報信号を入力し、１増加または減少する代わりに測定周波数情報信号に基づいてカウントの増分を切り替えるようにしてもよい。

本発明の信号測定方法において、第２のデータとして出力するステップにおいて、基準クロック信号の一方のエッジが入力される直前の第２のデータ中の他の構成要素を保持するステップをさらに含み、第２のデータは、保持された他の構成要素をさらに構成要素として含むようにしてもよい。

本発明の信号測定方法において、順次記憶するステップにおいて、第１のデータが所定の範囲内にあるか否かを判定するステップと、第１のデータが所定の範囲内にない場合に、所定の範囲内にない第１のデータと所定の範囲内にない第１のデータに対応する第２のデータとを一組として順次記憶するステップと、を、含むようにしてもよい。

本発明の信号測定方法において、記憶された時間的に古い順に第１のデータを順次読み出すステップと、読み出した第１のデータをアナログ値に変換して出力するステップと、をさらに含むようにしてもよい。

本発明の信号測定方法において、アナログ値に変換して出力するステップにおいて、第１のデータと共に読み出した第２のデータに対応してアナログ値に変換する周期を変化させるようにしてもよい。

本発明によれば、測定用の駆動クロック信号よりも低速な基準信号を用いて測定タイミングを同定する。これにより、従来に比べて動作周波数の低い基準信号で十分な精度で測定時間を推定することが可能となる。

本発明の第１の実施例に係る信号測定装置の構成を示すブロック図である。 本発明の第１の実施例に係るタイミング同定部の構成を示すブロック図である。 本発明の第１の実施例に係る信号測定装置の動作タイミングを表す図である。 本発明の第１の実施例に係る記憶部に格納されたデータの構造を示す図である。 各測定結果信号の発生タイミングを同定する方法を説明する図である。 本発明の第１の実施例に係る信号測定装置の他の動作タイミングを表す図である。 本発明の第１の実施例に係る記憶部に格納された他のデータの構造を示す図である。 本発明の第１の実施例に係る信号測定装置のさらに他の動作タイミングを表す図である。 本発明の第１の実施例に係る信号測定装置のさらに他の動作タイミングを説明する図である。 発生順序とは異なる記憶部中のアドレスに格納される場合について格納されたデータの構造を示す図である。 本発明の第２の実施例に係るタイミング同定部の構成を示すブロック図である。 本発明の第２の実施例に係る信号測定装置の動作タイミングを表す図である。 本発明の第２の実施例に係る記憶部に格納されたデータの構造を示す図である。 本発明の第２の実施例に係る信号測定装置の他の動作タイミングを表す図である。 本発明の第２の実施例に係るタイミング同定部の他の構成を示すブロック図である。 本発明の第３の実施例に係る信号測定装置の構成を示すブロック図である。 本発明の第３の実施例に係るタイミング同定部の構成を示すブロック図である。 本発明の第３の実施例に係る信号測定装置の動作タイミングを表す図である。 本発明の第３の実施例に係る記憶部に格納されたデータの構造を示す図である。 本発明の第４の実施例に係る信号測定装置の構成を示すブロック図である。 本発明の第４の実施例に係る信号測定装置の動作タイミングを表す図である。 本発明の第４の実施例に係る記憶部に格納されたデータの構造を示す第１の図である。 本発明の第４の実施例に係る記憶部に格納されたデータの構造を示す第２の図である。 従来の時間集中管理型の信号測定装置の構成を示すブロック図である。 従来の時間集中管理型の信号測定装置の動作タイミングを表す図である。 本発明の第５の実施例に係る信号測定装置の構成を示すブロック図である。 本発明の第６の実施例に係る信号測定装置の構成を示すブロック図である。 本発明の第７の実施例に係る信号測定装置の構成を示すブロック図である。 本発明の第７の実施例に係る信号測定装置において出力されるアナログ波形を示す図である。

符号の説明

１１、１１ａ、１１ｂ 測定部
１２、１２ａ、１２ｂ、１２ｃ タイミング同定部
１３、１３ａ、１３ｂ 信号合成部
１４ データバス
１５ 記憶部
１５ａ ＦＩＦＯ
１６ 比較器
１７ 出力制御部
１８ 論理回路
１９ 現象発生部
２１、２２、２３ カウンタ
２５ レジスタ
３０ 波形復元部
３１ タイミング生成部
３２ ＤＡ変換器
Ａ 同定信号
Ａ１、Ａ１ａ、Ａ１ｂ 上位ビット
Ａ２、Ａ２ａ、Ａ２ｂ 下位ビット
Ａ３ 周期ビット
ＢＳ 基準信号
ＣＫ、ＣＫａ、ＣＫｂ、ＣＫ１、ＣＫ２、ＣＫ３ 駆動クロック信号
ＣＳ、ＣＳａ、ＣＳｂ 合成信号
ＦＩ 測定周波数情報信号
ＭＳ、ＭＳａ、ＭＳｂ 測定結果信号
ＯＵＴ 出力信号
ＲＥ 基準値
ＳＴ 動作開始信号
Ｘ０、Ｘｃ 現象

本発明の実施形態に係る信号測定装置は、第１のクロック（図１のＣＫに相当）に同期して現象（図１のＸ０に相当）を測定し、その測定結果を出力する半導体集積回路であって、結果を出力する測定装置（図１の１１に相当）と、測定の開始を伝える測定開始信号（図１のＳＴに相当）と、第１のクロックとは異なる、一定周期を有する基準クロック（図１のＢＳに相当）と、基準クロックの立ち上がり時ごとに異なる値を出力する同定装置（図１の１２に相当）と、測定結果とカウンタの値とを合成した合成信号を出力するエンコーダ（図１の１３に相当）と、を備える。

同定装置は、測定信号が立ち上がるときに値が０にリセットされ、基準クロックの立ち上がり時ごとに値が１ずつ増加するリセットつきカウンタで構成されてもよい。

基準クロックは、第１のクロックの整数倍の周期を有していてもよい。

また、同定装置は、動作開始信号が入力されると同定信号の上位ビットが０にリセットされ、基準信号が立ち上がるごとに１ずつ増加させる第１のリセットつきカウンタと、測定装置駆動クロックが立ち上がるごとに同定信号の下位ビットが１増加し、動作開始信号が入力されたとき、あるいは基準信号の立ち上がるときに同定信号の下位ビットが０にリセットされる第２のリセットつきカウンタと、で構成されてもよい。

さらに、第１のクロック（図２０のＣＫａに相当）に同期して測定結果を出力する第１の測定装置（図２０の１１ａに相当）には第１の同定装置（図２０の１２ａに相当）を対応させ、第２のクロック（図２０のＣＫｂに相当）に同期して測定結果を出力する第２の測定装置（図２０の１１ｂに相当）には第２の同定装置（図２０の１２ｂに相当）を対応させ、第１の同定装置と第２の同定装置には共通の基準信号（図２０のＢＳに相当）を与え、同定信号が共通の周期で変動するようにしてもよい。

また、基準クロックは、第１のクロックの周期と第２のクロックの周期の最小公倍数の整数倍の周期を有することが好ましい。

さらに、同定装置は、動作開始信号が入力されると同定信号の上位ビットが０にリセットされ、基準信号が立ち上がるごとに１ずつ増加させる第１のリセットつきカウンタと、測定装置駆動クロックが立ち上がるごとに同定信号の下位ビットが１増加し、動作開始信号が入力されたとき、あるいは基準信号の立ち上がるときに同定信号の下位ビットが０にリセットされる第２のリセットつきカウンタと、基準信号が立ち上がるごとに同定信号の下位ビットの値を保存するレジスタ、とで構成されてもよい。

合成信号を出力される順番に保存するメモリ（図２８の１５ａに相当）と、メモリ内の最も古い合成信号に記載された測定結果信号をアナログ値に変換するディジタル−アナログ変換回路（図２８の３２に相当）と、ディジタル−アナログ変換回路を一定周期で動作させるタイミング生成回路（図２８の３１に相当）と、を具備してもよい。

以上のような信号測定装置によれば、低速な基準信号のみから測定タイミングを同定する同定信号を生成し、測定結果信号に付加し、各測定結果信号の発生時刻を推定する。したがって、従来のカウンタ制御手法に比べ、分配問題が軽減され、かつ動作周波数の低い測定開始信号および基準信号で十分な精度で測定時間を推定可能にする。以下、実施例に即し、図面を参照して詳細について説明する。

（全測定データを順にメモリに格納する方法）
図１は、本発明の第１の実施例に係る信号測定装置の構成を示すブロック図である。図１において、信号測定装置は、測定部１１、タイミング同定部１２、信号合成部１３、データバス１４、記憶部１５を備える。測定部１１は、測定用の駆動クロック信号ＣＫに同期して現象Ｘ０を測定し、駆動クロック信号ＣＫの周期毎の測定結果を測定結果信号ＭＳとして出力する。一方、測定部１１が動作したタイミングを同定するタイミング同定部１２は、測定データの出力を開始するタイミングとして用いる動作開始信号ＳＴおよび一定周期ごとに信号が立ち上がる基準信号ＢＳを入力して同定信号Ａを出力する。信号合成部１３は、測定結果信号ＭＳと同定信号Ａとを合成した合成信号ＣＳを生成する。この合成信号ＣＳを図示されない制御機能などによってデータバス１４を経由して記憶部１５に順次格納する。このとき、全ての周期分の測定結果信号ＭＳを記憶部１５に格納する。格納する際に、格納されたデータを読み出す場合に測定結果信号ＭＳの発生順序が同定されるように、例えばメモリの先頭ビットから順に書き込むようにする。

図２は、タイミング同定部１２の構成を示すブロック図である。タイミング同定部１２は、リセット付きのカウンタ２１で構成される。カウンタ２１は、基準信号ＢＳの立ち上がり（立下りでもよい）ごとに同定信号Ａの値が１増加し、動作開始信号ＳＴが入力されると同定信号Ａの値が０にリセットされる。なお、ここでは駆動クロック信号ＣＫの周期が一定であるものとする。

図３は、本発明の第１の実施例に係る信号測定装置の動作タイミングを表す図である。図３において、動作開始信号ＳＴが立ち上がると、同定信号Ａの値が０にリセットされる。動作開始信号ＳＴが立ち上がった後に測定部１１が測定した測定結果信号ＭＳの値ａ１、ｂ１、ｃ１・・・に対して、信号合成部１３によって同定信号Ａの値と測定結果信号ＭＳの値とが合成され、記憶部１５に格納される。次の基準信号ＢＳの立ち上がり時に、同定信号Ａの値は、１に増加する。このとき以降の測定結果信号ＭＳの値ｇ１、ｈ１、・・・には、同定信号Ａの値１が合成され、記憶部１５に格納される。

図４は、記憶部１５に格納されたデータの構造を示す図である。図４に示すように同定信号Ａが０であったときの測定結果の後ろに同定信号Ａが１であったときの測定結果が順次格納される。さらに、基準信号ＢＳが立ち上がるごとに、同定信号Ａは、２、３、・・・と増加していく。このように合成信号ＣＳは、発生順序が後から特定できるようにメモリに順次格納される。

次に、以上のようにして記憶部１５に格納されたデータを取り出し、各測定結果信号の発生タイミングを同定する方法を図５に示す。まず、格納された合成信号のうち、同定信号Ａの値が同一である合成信号の数を数える。この合成信号の数だけ基準信号の周期（周期をＴｓとする）内で等時間間隔（Ｔｓ／（データの数））で測定されたと推定する。例えば図３に示すように、同定信号Ａが０であるデータの数は、６であるため、各データは、Ｔｓ／６ごとに発生したと推定される。基準信号ＢＳの周期Ｔｓが駆動クロック信号ＣＫの周期の整数倍であって、かつ駆動クロック信号ＣＫの周期が一定である場合、上記の手法によって推定された動作タイミングは、図３で駆動クロック信号ＣＫのタイミングと同一となる。

図６は、本発明の第１の実施例に係る信号測定装置の他の動作タイミングを表す図である。図６に示すように、駆動クロック信号ＣＫの周期を変動させる場合、以下の（１）、（２）の条件を満たすか否かで測定精度が変化する。
（１）駆動クロック信号ＣＫの周期変動が発生するのは、基準信号ＢＳの立ち上がりタイミングのみに制限する。
（２）常に基準信号ＢＳの周期Ｔｓが駆動クロック信号ＣＫの最小周期の整数倍になるように基準信号の周期Ｔｓを決定する。

上記（１）、（２）を満たす場合、同定信号Ａの値が同一である合成信号ＣＳの発生間隔が常に等しい時間間隔（Ｔｓ／（データの数））となる。例えば、図６に示すタイムチャートに対応して記憶されたデータの構造は、図７に示すようになる。図７において、測定結果信号ＭＳの値ａ１、ｂ１、・・・ｆ１に対して、各データは、Ｔｓ／６ごとに発生したと推定される。また、測定結果信号ＭＳの値ｇ１、ｌ１、ｋ１に対して、各データは、Ｔｓ／３ごとに発生したと推定される。したがって、図７に示すように上記の手法によって推定された動作タイミングは、図６で駆動クロック信号ＣＫのタイミングと同一となる。

一方、上記（１）、（２）を満たさない場合、つまり基準信号ＢＳの周期Ｔｓが駆動クロック信号ＣＫの周期の整数倍にならない非同期関係の場合においても、図２と同じタイミング同定部１２を適用することができる。しかし、この場合には、測定結果信号ＭＳの生起タイミング推定に対して誤差が生じる。同定信号Ａが同一値となる測定信号結果の数は、基準信号ＢＳの周期が駆動クロック信号ＣＫの周期の比の値の±１以下の整数のいずれかの値になる。この結果を実際の測定結果信号ＭＳとのタイミングと比較すると、発生タイミングは、完全には一致しない。しかし、タイミング誤差は、駆動クロック信号ＣＫの１周期以下に収めることができる。

これに関し、具体的な例について説明する。図８は、本発明の第１の実施例に係る信号測定装置のさらに他の動作タイミングを表す図である。図８に示すように基準信号ＢＳの周期が駆動クロック信号ＣＫの周期の５．５倍である場合を例に示す。同定信号Ａの値が０である測定信号結果の数は６個、同定信号Ａの値が１である測定信号結果の数は５個、同定信号Ａの値が２である測定信号結果の数は６個、というように６個と５個を繰り返す。記憶部１５に格納された合成信号を取り出し、図５と同様の方法で各測定結果信号ＭＳの発生タイミングを推定した場合、図９に示すように基準信号ＢＳの周期として期間０を定めると、期間０の中に同定信号Ａの値が０である測定結果信号ａ１〜ｆ１が等しい時間間隔で発生したと推測される。また、基準信号ＢＳの周期として期間１を定めると、期間１の中に同定信号Ａの値が１である測定結果信号ｇ１〜ｋ１が等しい時間間隔で発生したと推測される。この結果を実際の測定結果信号とのタイミングと比較すると、発生タイミングは完全には一致しない。しかし、タイミング誤差は、駆動クロック信号ＣＫの１周期以下に収めることができる。

（測定データの不規則データ格納方法）
本発明の第２の実施例に係る信号測定装置の構成は、図１と同様である。ただし、タイミング同定部１２の内部構成が異なる。第２の実施例に係る信号測定装置は、図１の中で、全周期の測定結果信号ＭＳを記憶部１５に格納するが、記憶部１５への書き込み順序に関して制限を設けない場合、つまり図１０に示すように発生順序とは異なる記憶部１５中のアドレスに格納される場合について示す。このとき、格納された合成信号を読み込む際に、測定結果信号ＭＳの発生順序が同定できない場合には、図５に示すような方法で先頭ビットから順にデータ発生時間を同定することができない。

そこで、同定信号Ａにデータ発生順序を同定することができる信号を付加するようにする。第２の実施例に係るタイミング同定部１２の構成を図１１に示す。タイミング同定部１２は、同定信号Ａの上位ビット（Ａ１）を生成するリセットつきカウンタ２１と、同定信号の下位ビット（Ａ２）を生成するリセットつきカウンタ２２とで構成される。リセットつきカウンタ２１は、動作開始信号ＳＴが入力されると同定信号の上位ビット（Ａ１）を０にリセットする。リセット後、基準信号ＢＳが立ち上がるごとに同定信号の上位ビット（Ａ１）を１ずつ増加する。リセットつきカウンタ２２は、駆動クロック信号ＣＫが立ち上がるごとに同定信号の下位ビット（Ａ２）を１ずつ増加し、動作開始信号ＳＴが入力されたとき、あるいは基準信号ＢＳの立ち上がるときに、同定信号の下位ビット（Ａ２）を０にリセットする。

図１２は、本発明の第２の実施例に係る信号測定装置の動作タイミングを表す図である。動作開始信号ＳＴが入力されると、同定信号Ａの値が０にリセットされる。リセット後、駆動クロック信号ＣＫの立ち上がりごとに測定結果信号ＭＳの値がａ１、ｂ１、・・・と変化するとともに、同定信号Ａの下位ビット（Ａ２）が１ずつ増加する。そして、信号合成部１３によって同定信号Ａと測定結果信号ＭＳとが合成される。次の基準信号ＢＳの立ち上がり時に、同定信号Ａの上位ビット（Ａ１）は、１に増加し、下位ビット（Ａ２）は、０にリセットされる。このとき以降の測定結果信号ＭＳの値ｇ１、ｈ１、・・・と合成される同定信号Ａは、上位ビット（Ａ１）が１であって、下位ビット（Ａ２）は、０、１、２、・・・と測定結果信号ＭＳが出力されるごとに１ずつ増加する。この方法では、図１３に示すようにデータの発生順序と関係なく記憶部１５に格納される。この格納されたメモリからデータを取り出し、各測定結果信号の発生タイミングを同定する方法を以下に述べる。

まず、同定信号Ａの上位ビットＡ１が０であるものをすべて探索し、０である数Ｎ０を決定する。すると、上位ビットが０である測定結果信号の発生時刻は、Ｔｓ＊（下位ビットの値（Ａ２））／Ｎ０によって求められる。次に同定信号の上位ビットＡ１が１であるものをすべて探索し、１である数Ｎ１を決定する。すると、上位ビットＡ１が１である測定結果信号ＭＳの発生時刻は、Ｔｓ＊（１＋（下位ビットの値）／Ｎ１）によって求められる。一般的に、上位ビットＡ１の値がＭ、下位ビットＡ２の値がＴであり、上位ビットＡ１がＭである測定結果信号ＭＳの数がＳであるとき、測定結果信号ＭＳの発生時刻は、Ｔｓ＊（Ｍ＋（Ｔ／Ｓ））であらわされる。これにより、すべての測定結果信号ＭＳの発生時刻を同定することができる。

さらに、図６に示す方法において、基準信号ＢＳの周期内では駆動クロック信号ＣＫの周期は等間隔であるという前提がある。したがって、駆動クロック信号ＣＫの周期が基準信号ＢＳの周期の途中で変更される場合には、図７に示すような復元方法では実際の測定結果の発生時間とは異なるタイミングとして復元されてしまう。この問題に対応するため、駆動クロック信号ＣＫの動作周波数を常に通知する測定周波数情報信号ＦＩを付加する手法を示す。測定周波数情報信号ＦＩは、図１４に示すように、駆動クロック信号ＣＫの周期が最も短いときの周期に比べて何倍であるかを常に示している。このときのタイミング同定部１２の構成例を図１５に示す。図１１に示したタイミング同定部１２との違いとしては、同定信号の下位ビット（Ａ２）を生成するリセットつきカウンタ２３の増分を測定周波数情報信号ＦＩによって切り替え可能にしている。

このときの動作を図１４のタイミング図で示す。まず動作開始信号ＳＴが入力されると、同定信号Ａが０にリセットされる。リセットの後、駆動クロック信号ＣＫが最小周期で動作した場合、駆動クロック信号ＣＫの立ち上がりごとに測定結果信号ＭＳの値ａ１、ｂ１、・・・が出力されるとともに、同定信号の下位ビット（Ａ２）を測定周波数情報信号ＦＩの値に従って１ずつ増加させる。図１４に示す例では、最初の２周期では駆動クロック信号ＣＫは最小周期であるため、測定周波数情報信号ＦＩは１を出力し、下位ビット（Ａ２）の周期ごとの増分は、１となる。その後、駆動クロック信号ＣＫが最小周期の２倍の周期になると、測定周波数情報信号ＦＩは、２を出力し、下位ビット（Ａ２）の周期ごとの増分は、２となる。次の基準信号の立ち上がり時には、同定信号の上位ビット（Ａ１）を１に増加させ、下位ビット（Ａ２）を０にリセットする。その後は、駆動クロック信号ＣＫの立ち上がりごとに測定結果信号ＭＳの値ｇ１、ｉｌ、・・・が出力されるとともに、同定信号の下位ビット（Ａ２）が測定周波数情報信号ＦＩの値ずつ増加する。

以上のような方法によれば、基準信号ＢＳの周期Ｔｓと駆動クロック信号ＣＫの最小周期との比が既知であれば、測定結果信号ＭＳの発生時刻を同定信号Ａから特定することができる。たとえば図１４では、基準信号ＢＳの周期Ｔｓと駆動クロック信号ＣＫの最小周期との比が６であることから、同定信号の発生時刻は、Ｔｓ＊（（同定信号の上位ビット（Ａ１））＋（（同定信号の下位ビット（Ａ２））／６））であると推定することができる。

（測定データの一部をメモリに格納する方法）
図１６は、本発明の第３の実施例に係る信号測定装置の構成を示すブロック図である。図１６において、図１と同一の符号は、同一物を表し、その説明を省略する。比較器１６は、測定結果信号ＭＳがあらかじめ設定した基準値ＲＥの範囲を外れているかどうかを検知する。基準値ＲＥの範囲を外れている場合、すなわち、現象Ｘ０が異常状態であると認識された場合に、その旨を出力制御部１７に通知する。出力制御部１７は、現象Ｘ０が異常状態である場合にのみ信号合成部１３が出力する合成信号ＣＳを記憶部１５に転送する。このような構成によれば、記憶部１５に格納するデータの総数を低減することができ、記憶部１５におけるメモリ量の削減が実現される。

このような構成の場合、メモリに格納されたデータのうち、同定信号Ａが同一である数は、出力制御部１７の選択結果に応じて変化してしまうため、図５に示すようにメモリ信号に格納された同定信号の数に応じて測定結果信号の時間を推定することはできない。そこで、同定信号にデータ発生順序および同定信号が同一である数を含めることで、データの発生タイミングを同定できる同定信号発生方法を以下に述べる。

第３の実施例に係るタイミング同定部１２の構成を図１７に示す。図１７において、図１５と同一の符号は、同一物を表し、その説明を省略する。タイミング同定部１２は、同定信号の上位ビット（Ａ１）を生成するリセットつきカウンタ２１と、同定信号の下位ビット（Ａ２）を生成するリセットつきカウンタ２３と、同定信号が同一である数を示す周期ビットを生成するレジスタ２５と、で構成される。レジスタ２５は、基準信号ＢＳが立ち上がるごとに同定信号の下位ビット（Ａ２）の値（Ｂがリセットされる直前の値）を保持し、保持した値を周期ビット（Ａ３）として出力する。

図１７に示すタイミング同定部１２における動作を図１８のタイミング図に示す。まず動作開始信号ＳＴが入力されると、同定信号Ａが０にリセットされる。この後、駆動クロック信号ＣＫの立ち上がりごとに測定結果信号ＭＳの値ａ１、ｂ１、・・・が出力されるとともに、同定信号の下位ビット（Ａ２）は１ずつ増加する。その後、再び基準信号ＢＳが立ち上がったとき、同定信号（Ａ２）は、０にリセットされるとともに、レジスタ２５が動作し、周期ビット（Ａ３）には、その直前の下位ビット（Ａ２）の値「５」が出力される。この値は、基準信号ＢＳの周期内で駆動クロック信号ＣＫが動作した回数よりも１回少ない値に等しくなる。

したがって、図１９に示すように記憶部１５に保存された測定データにおいて、測定動作の格納された記憶部１５からデータを取り出し、各測定結果信号の発生タイミングを同定する際、メモリ内の同定信号が同一であるデータの数を数えなくても、基準信号の周期（周期をＴｓとする）内で（周期ビット（Ａ３）＋１）回だけ等時間間隔（Ｔｓ／（Ａ３＋１））で測定されていたと推定することができる。そこで、各データの動作タイミングは、Ｔｓ＊（Ａ１＋Ａ２／（Ａ３＋１））と推定される。例えば、図１９では、測定結果信号ＭＳの値ｈ１に付随する同定信号は、Ａ１が１、Ａ２が１のときのＡ３の値が５であるため。値ｈ１が発生したタイミングは、Ｔｓ＊（１＋１／６）と推定される。この結果は図１８と一致する。

（複数の測定マクロ間やマクロＩ／Ｏデータなどの異種データ間の同期方法）
図２０は、本発明の第４の実施例に係る信号測定装置の構成を示すブロック図である。図２０において、測定部１１ａ、１１ｂは、図１の測定部１１と同一物である。また、タイミング同定部１２ａ、１２ｂは、図１のタイミング同定部１２と同一物である。さらに、信号合成部１３ａ、１３ｂは、図１の信号合成部１３と同一物である。

第４の実施例に係る信号測定装置は、複数の測定部の測定結果や、マクロの入出力データなど、複数の測定データ間の時間関係を特定する。測定部１１ａと測定部１１ｂとの同期を取るため、タイミング同定部１２ａとタイミング同定部１２ｂとに入力する基準信号ＢＳと動作開始信号ＳＴとは、同じタイミングで立ち上がり動作を行えるように信号を分配する。基準信号ＢＳの周期Ｔｓを、すべての測定部の駆動クロック信号（ここではＣＫａとＣＫｂ）における周期の最小公倍数の整数倍に設定しておくことで、記憶部１５に格納された測定結果信号ＭＳａ、ＭＳｂの測定時間を正しく推定することができる。

このような構成の信号測定装置における動作タイミングの一例を図２１に示す。測定部１１ａの駆動クロックの周期をｔ１（例えば４ｎｓ）、測定部１１ｂの駆動クロックの周期をｔ２（例えば５ｎｓ）とするとき、基準信号ＢＳの周期をｔ１とｔ２との最小公倍数であるｔ０（例えば２０ｎｓ）に設定する。この設定によって、測定部１１ａの同定信号が同一の測定結果信号ＭＳａの数は、常に例えば５個となる。一方、測定部１１ｂの同定信号が同一の測定結果信号ＭＳｂの数は、常に例えば４個となる。

合成信号ＣＳａと合成信号ＣＳｂとを記憶部１５に格納した結果をそれぞれ図２２と図２３に示す。記憶部１５からデータを取り出し、測定結果信号ＭＳａ、ＭＳｂの発生タイミングを同定する際、記憶部１５内の同定信号が同一であるデータの数は、上記のようにそれぞれ５個、４個となっている。したがって、測定部１１ａの測定間隔は、ｔ０（２０ｎｓ）／５＝ｔ１（４ｎｓ）、測定部１１ｂの測定間隔は、ｔ０（２０ｎｓ）／４＝ｔ２（５ｎｓ）と推定される。これは、図２１で示した測定間隔と一致し、正しく測定結果の測定間隔が復元できていることがわかる。

図２４は、従来の時間集中管理型の信号測定装置の構成を示すブロック図である。図２４において、カウンタ１００は、測定装置１０１ａ、１０１ｂ、１０１ｃから測定結果信号を集めてタイミングを同定する。本実施例に係る信号測定装置と時間集中管理型（図２４）とを比較すると、従来の時間集中管理型では観測装置の動作周期の最大公約数周期で動作する高速動作カウンタが必要である。たとえば、図２５に示すように４ｎｓ周期で観測する第１の測定部と５ｎｓ周期で観測する第２の測定部の測定結果信号の発生タイミングを同定する場合、１ｎｓが区別できるカウンタ（タイマ）、つまり１ＧＨｚでカウンタの値を更新する必要がある。一方、本実施例の場合、基準信号の周期は、各測定部の観測周期の最小公倍数である２０ｎｓという低速の基準信号のみをすべてのタイミング同定部に分配することで正確にタイミングを復元できるため、高速なクロック信号が不要であるという利点がある。

（論理回路への適用）
図２６は、本発明の第５の実施例に係る信号測定装置の構成を示すブロック図である。図２６において、図１と同一の符号は、同一物を表す。タイミング同定部１２ａ、１２ｂは、図１のタイミング同定部１２と同一物である。また、信号合成部１３ａ、１３ｂは、図１の信号合成部１３と同一物である。論理回路１８は、動作クロック信号ＣＫ２で動作する論理回路であって、測定結果信号ＭＳを出力する。タイミング同定部１２ｂは、駆動クロック信号ＣＫ２の一方のエッジ、例えば立ち上がりに同期する構成とされ、動作クロック信号ＣＫ２の立ち上がりごとに同定信号Ａを出力する。

タイミング同定部１２ｂは、論理回路の駆動クロック信号ＣＫ２の一方のエッジ、例えば立ち上がりに同期する構成とされ、駆動クロック信号ＣＫ２の立ち上がりごとに同定信号を出力する。これにより、記憶部１５に格納した後に動作タイミングを復元可能にする。タイミング同定部１２ｂの構成としては、タイミング同定部１２ａと同一の構造にしてもよい。あるいは、ロジック動作クロックの立ち上がりごとに異なる値になる信号、たとえばプログラムカウンタ、などを用いてもよい。

（因果関係の特定への適用）
図２７は、本発明の第６の実施例に係る信号測定装置の構成を示すブロック図である。図２７において、図１と同一の符号は、同一物を表す。タイミング同定部１２ａ、１２ｃは、図１のタイミング同定部１２と同一物である。さらに、本実施例では、ある現象を現象発生部１９で発生させ、発生した現象によって誘起される別の現象Ｘｃを測定部１１で測定して、現象間の因果関係を特定する。たとえば、現象発生部１９の状態を同定信号Ａによって決定することで、現象発生部１９で発生させた現象と、この現象で誘起され測定部１１で測定された現象Ｘｃとの時間関係を特定することができる。

（測定データ値の時間関係を波形復元部で復元し、リアルタイム波形に復元する方法）
図２８は、本発明の第７の実施例に係る信号測定装置の構成を示すブロック図である。図２８において、図１と同一の符号は、同一物を表す。信号測定装置は、波形復元部３０を備える。波形復元部３０は、入力された測定結果信号を一時的に格納するＦＩＦＯ１５ａと、同定信号の値から出力タイミングに変換するタイミング生成部３１と、ディジタルデータをアナログ値に変換するＤＡ変換器３２とを備える。合成信号ＣＳは、波形復元部３０内のＦＩＦＯ１５ａに順次格納される。タイミング生成部３１は、ＦＩＦＯ１５ａに格納された合成信号のうち、最も古い合成信号を取り出し、ＤＡ変換器３２によってアナログ信号に変換し、変換されたアナログ信号を出力信号ＯＵＴとして出力する。ＤＡ変換器３２を動作させる同期信号（クロック）は、タイミング生成部３１で生成される。

測定部１１の測定結果信号ＭＳを、測定部１１とは異なる周波数で動作するバスやチップインタフェース回路を経由してチップ外に取り出す場合、測定結果信号の動作タイミングと測定結果信号がチップ外に出力されるタイミングとは、一致しなくなる。さらに、このように測定されたディジタルデータは、オシロスコープなど、アナログ波形を測定する測定器では直接観測することができない。この解決策として、図２８に示すように、同定信号Ａを付加した測定結果信号ＭＳを波形復元部３０によって復元し、アナログ波形を出力する。

同定信号Ａを付加した測定結果信号ＭＳは、図１と同様の方法で生成される。ＤＡ変換器３２を動作させる同期信号（クロック）は、タイミング生成部３１で生成され、同期信号のクロック周期をＴｓに設定すれば、現象Ｘ０と同一の時間で波形を再現することができる。本手法の利点としては、波形復元部３０に合成信号が入力される間隔が正確にＴｓごとでなくても、波形復元部３０内のＦＩＦＯ１５ａ内に、アナログ電圧に変換していないデータ上に１つ以上ストックされている状態になるように制御されていれば、復元されたアナログ電圧が出力される間隔は、常に一定（Ｔｓ）となることにある。

また、ＤＡ変換器３２を動作させる周期をＴｓよりも遅い周期Ｔｄで動作させることで、図２９に示すように、周期Ｔｓごとに測定した現象が、波形復元部３０の出力では周期Ｔｄに伸長されて出力される。この利点としては、測定器の帯域（観測可能な信号周波数の最大値）が低い測定器を用いても、チップ内で高速変動する現象を観測することができる。また、ＤＡ変換器３２の動作速度がＴｄまで低くできるため、動作帯域の低いＤＡ変換器でも波形復元が可能となる。

さらに、駆動クロック信号ＣＫの周期を変動させる場合に、図６で示した同定信号Ａを付加することにより、同定信号Ａを基に正しい周期に復元されたアナログ電圧を出力することができる。異なる同定信号Ａが付加された測定信号が入ってきたとき、その直前の同定信号の値を有する測定データの測定時間が確定する。たとえば、同定信号１の測定信号がメモリに格納されていた場合、同定信号２を有する測定信号が入力されたときに、同定信号１の測定信号の数をＮとすると、同定信号１の測定信号の発生時間は、Ｔｓ＊（（同定信号の値）＋（ｍ／Ｎ））（ｍ＝０、１、２、・・・Ｎ−１）であることが推測される。そこで、タイミング生成部３１により、Ｔｓ＊（（同定信号の値）／Ｎ）の周期で動作するクロック信号を発生させ、発生したクロック信号を用いて同定信号１を有する測定データをアナログ信号に復元する。次に、同定信号３を有する測定信号が入力されたときに、同定信号２の測定信号の数をＭとすると、同定信号２の測定信号の発生時間は、Ｔｓ＊（（同定信号の値）＋（ｍ／Ｍ））（ｍ＝０、１、２、・・・Ｍ−１）であることが推測される。そこで、タイミング生成部３１により、Ｔｓ＊（（同定信号の値）／Ｍ）の周期で動作するクロック信号を発生させ、発生したクロック信号を用いて同定信号２を有する測定データをアナログ信号に復元する。これを繰り返すことにより、周期が変動した場合であっても、現象を観測したタイミングと同一の波形周期を有するアナログ波形を再現することができる。

以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。

Claims (17)

1. 測定用の駆動クロック信号に同期して測定対象を測定し、測定結果を第１のデータとして出力する測定部と、
   測定の開始指示に従って、前記駆動クロック信号よりも低速で所定の周期を有する基準信号に同期して周期毎に異なる値を第２のデータとして出力するタイミング同定部と、
   を一組として１または複数組備え、
   前記駆動クロック信号に同期し、前記第１のデータと前記第２のデータとを一組として纏めて順次記憶する記憶部と、
   を備え、
   前記タイミング同定部は、
   測定の開始指示に従ってリセットされ、前記基準信号の一周期ごとに値が１ずつ増加または減少して前記第２のデータ中の一構成要素を出力する第１のリセットつきカウンタと、
   前記測定の開始指示が入力された時あるいは前記基準信号の一方のエッジが入力された時に、リセットされ、前記駆動クロック信号の一周期ごとに１増加または減少して前記第２のデータ中の他の構成要素を出力する第２のリセットつきカウンタと、
   を備えることを特徴とする信号測定装置。
2. 前記基準信号は、前記駆動クロック信号の整数倍の周期を有することを特徴とする請求項１に記載の信号測定装置。
3. 前記第２のリセットつきカウンタは、前記駆動クロック信号の周期が最も短いときの周期に対して何倍であるかを示す測定周波数情報信号を入力し、１増加または減少する代わりに前記測定周波数情報信号に基づいてカウントの増分を切り替えることを特徴とする請求項１記載の信号測定装置。
4. 前記タイミング同定部は、
   前記基準クロック信号の一方のエッジが入力される直前の前記第２のリセットつきカウンタの出力を保持するレジスタをさらに備え、
   前記第２のデータは、前記レジスタの出力データをさらに構成要素として含むことを特徴とする請求項１または３記載の信号測定装置。
5. 前記第１のデータが所定の範囲内にあるか否かを判定する比較器と、
   前記第１のデータが所定の範囲内にない場合に、所定の範囲内にない前記第１のデータと所定の範囲内にない前記第１のデータに対応する前記第２のデータとを一組として前記記憶部に順次記憶するように制御する出力制御部と、
   を、前記測定部と前記タイミング同定部との１または複数組み中の少なくとも一組に対して備えることを特徴とする請求項１記載の信号測定装置。
6. 前記複数組におけるそれぞれの前記基準信号は、共通とされることを特徴とした請求項１記載の信号測定装置。
7. 前記共通とされる基準信号は、前記複数組におけるそれぞれの前記駆動クロック信号の周期の最小公倍数の整数倍の周期を有することを特徴とした請求項６記載の信号測定装置。
8. 前記記憶部に記憶された時間的に古い順に前記第１のデータを順次読み出してアナログ値に変換するディジタルアナログ変換器と、
   前記ディジタルアナログ変換器を所定の周期で動作させるタイミング生成部と、
   をさらに備えることを特徴とする請求項１記載の信号測定装置。
9. 前記所定の周期は、前記記憶部から前記第１のデータと共に読み出した前記第２のデータに対応して変化することを特徴とする請求項８記載の信号測定装置。
10. 請求項１〜９のいずれか一に記載の信号測定装置を含む半導体集積回路装置。
11. 測定用の駆動クロック信号に同期して測定対象を測定し、測定結果を第１のデータとして出力するステップと、
    測定の開始指示に従って、前記駆動クロック信号よりも低速で所定の周期を有する基準信号に同期して周期毎に異なる値を第２のデータとして出力するステップと、
    前記駆動クロック信号に同期し、前記第１のデータと前記第２のデータとを一組のデータとして纏めて順次記憶するステップと、
    を含み、
    前記第２のデータとして出力するステップにおいて、
    測定の開始指示に従ってリセットされ、前記基準信号の一周期ごとに値が１ずつ増加または減少して前記第２のデータ中の一構成要素を出力するステップと、
    前記測定の開始指示が入力された時あるいは前記基準信号の一方のエッジが入力された時に、リセットされ、前記駆動クロック信号の一周期ごとに１増加または減少して前記第２のデータ中の他の構成要素を出力するステップと、
    を含むことを特徴とする信号測定方法。
12. 前記基準信号は、前記駆動クロック信号の整数倍の周期を有することを特徴とする請求項１１に記載の信号測定方法。
13. 前記第２のデータ中の他の構成要素を出力するステップにおいて、
    前記駆動クロック信号の周期が最も短いときの周期に対して何倍であるかを示す測定周波数情報信号を入力し、１増加または減少する代わりに前記測定周波数情報信号に基づいてカウントの増分を切り替えることを特徴とする請求項１１記載の信号測定方法。
14. 前記第２のデータとして出力するステップにおいて、
    前記基準クロック信号の一方のエッジが入力される直前の前記第２のデータ中の他の構成要素を保持するステップをさらに含み、
    前記第２のデータは、前記保持された他の構成要素をさらに構成要素として含むことを特徴とする請求項１１または１３記載の信号測定方法。
15. 前記順次記憶するステップにおいて、
    前記第１のデータが所定の範囲内にあるか否かを判定するステップと、
    前記第１のデータが所定の範囲内にない場合に、所定の範囲内にない前記第１のデータと所定の範囲内にない前記第１のデータに対応する前記第２のデータとを一組として順次記憶するステップと、
    を、含むことを特徴とする請求項１１記載の信号測定方法。
16. 前記記憶された時間的に古い順に前記第１のデータを順次読み出すステップと、
    読み出した前記第１のデータをアナログ値に変換して出力するステップと、
    をさらに含むことを特徴とする請求項１１記載の信号測定方法。
17. 前記アナログ値に変換して出力するステップにおいて、前記第１のデータと共に読み出した前記第２のデータに対応してアナログ値に変換する周期を変化させることを特徴とする請求項１６記載の信号測定方法。

Images