JP5578095B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5578095B2 JP5578095B2 JP2011015218A JP2011015218A JP5578095B2 JP 5578095 B2 JP5578095 B2 JP 5578095B2 JP 2011015218 A JP2011015218 A JP 2011015218A JP 2011015218 A JP2011015218 A JP 2011015218A JP 5578095 B2 JP5578095 B2 JP 5578095B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current consumption
- flip
- semiconductor device
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図5は実施形態の半導体装置における電流消費回路の動作と、電流消費回路の有無による半導体装置内部でのVDD電源線でのノイズキャンセル効果と、を電位波形で示したタイムチャートである。
電流消費回路は、あくまで試験モード時のみ動作し、通常モード時には非動作状態になるため、通常動作においては、電流消費回路の消費電流の影響はなく、試験時のノイズによる誤動作が発生しなければよい。
31 チップ
32 論理回路
33 組合せ回路
34 高電位側電源線(VDD)
35 低電位側電源線(GND)
36 クロック(CLOCK)
37、37A、37B フリップフロップ回路(FF)
38A、38B 電流消費回路
41 選択回路(セレクタ)
42 D型ラッチ
43 比較器
44 インバータ
45 NANDゲート
46 インバータ列
Claims (4)
- フリップフロップ回路と、
試験モード時に、前記フリップフロップ回路に所定の値を設定すると共に前記フリップフロップ回路の保持する値を読み出すスキャンチェーンと、
通常モード時に非動作で、前記試験モード時には、前記フリップフロップ回路の値が変化する場合に動作状態となり、前記フリップフロップ回路の値が変化するタイミングで非動作状態になる電流消費回路と、を備え、
前記電流消費回路は、
発振回路と、
前記フリップフロップ回路の入力データと出力データを比較する比較器と、を備え、
前記発振回路は、前記比較器の出力、前記試験モードであることを示すモード信号およびクロックに応じて、動作状態と非動作状態の間で変化することを特徴とする半導体装置。 - 前記フリップフロップ回路と前記電流消費回路の電源線は共通である請求項1記載の半導体装置。
- 前記電流消費回路は、前記フリップフロップ回路内に設けられる請求項1または2記載の半導体装置。
- 前記電流消費回路の動作状態と非動作状態の消費電流の差は、前記フリップフロップ回路の保持する値の変化時の消費電流に応じて決定されている請求項1から3のいずれか1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015218A JP5578095B2 (ja) | 2011-01-27 | 2011-01-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015218A JP5578095B2 (ja) | 2011-01-27 | 2011-01-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156363A JP2012156363A (ja) | 2012-08-16 |
JP5578095B2 true JP5578095B2 (ja) | 2014-08-27 |
Family
ID=46837768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011015218A Expired - Fee Related JP5578095B2 (ja) | 2011-01-27 | 2011-01-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5578095B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018010005A (ja) * | 2014-10-29 | 2018-01-18 | イノチオ インクInnotio Inc. | Icチップテスト装置、icチップテスト方法、及びicチップテストシステム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4355345B2 (ja) * | 2007-02-23 | 2009-10-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路における電圧変動を抑制する回路 |
-
2011
- 2011-01-27 JP JP2011015218A patent/JP5578095B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012156363A (ja) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8127188B2 (en) | Semiconductor integrated circuit and design automation system | |
JP2013118033A5 (ja) | ||
JP5173216B2 (ja) | 半導体集積回路システム、半導体集積回路、オペレーティングシステム及び半導体集積回路の制御方法 | |
JP2017215665A (ja) | 半導体装置、電子制御システムおよび電子制御システムの評価方法 | |
CN101495937B (zh) | 多模式均匀等待时间时钟产生方法、电路以及微处理器 | |
US20110295536A1 (en) | Clock jitter analyzing method and apparatus | |
US8413102B2 (en) | Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop | |
JP5578095B2 (ja) | 半導体装置 | |
US9256504B2 (en) | Semiconductor integrated circuit including a state machine | |
US10559351B2 (en) | Methods and apparatus for reduced area control register circuit | |
JP2010038733A (ja) | 半導体集積回路 | |
JP2006527848A (ja) | タイミング・クロージャ監視回路および方法 | |
US8816759B2 (en) | Electric circuit and semiconductor device | |
JP5640259B2 (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
JP2008107872A (ja) | 半導体集積回路 | |
JP5117957B2 (ja) | フリップフロップ回路 | |
JP2013061229A (ja) | 半導体集積回路、半導体集積回路の設計支援方法、及び設計支援プログラム | |
JP2013206149A (ja) | 半導体集積回路装置及びそれを用いたシステム | |
JP5471437B2 (ja) | 半導体集積回路装置およびキャッシュメモリ制御方法 | |
JP5625241B2 (ja) | 半導体装置及びその試験方法 | |
WO2011013270A1 (ja) | 半導体装置 | |
JP4526985B2 (ja) | テストシステム | |
US20100205493A1 (en) | Semiconductor integrated circuit, method of testing semiconductor integrated circuit, and method of designing semiconductor integrated circuit | |
JP2011134072A (ja) | 半導体集積回路の設計方法及びプログラム | |
JP5531479B2 (ja) | 回路設計方法、及び回路設計プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |