WO2020004730A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2020004730A1
WO2020004730A1 PCT/KR2018/014378 KR2018014378W WO2020004730A1 WO 2020004730 A1 WO2020004730 A1 WO 2020004730A1 KR 2018014378 W KR2018014378 W KR 2018014378W WO 2020004730 A1 WO2020004730 A1 WO 2020004730A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
opening
groove
display area
insulating layer
Prior art date
Application number
PCT/KR2018/014378
Other languages
English (en)
French (fr)
Inventor
성우용
김수연
김승훈
서정한
이형섭
장문원
채승근
최원우
Original Assignee
삼성디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이주식회사 filed Critical 삼성디스플레이주식회사
Priority to US17/050,817 priority Critical patent/US20210234125A1/en
Priority to CN201880094394.8A priority patent/CN112262477A/zh
Publication of WO2020004730A1 publication Critical patent/WO2020004730A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • Embodiments of the present invention relate to a display device.
  • the sealing member may be lifted while the sealing member is weakly bonded to the structure below it.
  • the present invention is to solve various problems including the above problems, and provides a display device that can prevent the sealing member from lifting.
  • these problems are exemplary, and the scope of the present invention is not limited thereby.
  • a substrate comprising an opening area, a display area, and a non-display area between the opening area and the display area;
  • a pixel array including a plurality of pixels positioned in the display area, each pixel including a pixel electrode, an opposite electrode facing the pixel electrode, and an intermediate layer between the pixel electrode and the opposite electrode;
  • a plurality of data lines bypassing the opening area in the non-display area;
  • a conductive layer interposed between the first insulating layer and the second insulating layer;
  • a thin film encapsulation layer covering the pixel array, the thin film encapsulation layer including at least one organic encapsulation layer and at least one inorganic encapsulation layer, wherein the non-display area includes the first insulating layer, the conductive layer, and the first insulating layer.
  • a display apparatus in which a first groove defined in an insulating layer is located.
  • the first groove may overlap the plurality of data lines.
  • the width of the open area of the conductive layer corresponding to the first groove may be smaller than the width of the open area of the first insulating layer.
  • At least one of the intermediate layer and the counter electrode may extend toward the opening and be disconnected about the first groove of the conductive layer.
  • a part of the at least one organic encapsulation layer may be located in the first groove.
  • the at least one inorganic encapsulation layer may cover the inner surface of the first groove as a whole.
  • the first groove may surround the opening.
  • the substrate may further include a multi-insulating layer disposed under the substrate and the first insulating layer, and further include a second groove defined in the multi-layer insulating film and the substrate.
  • the second groove may surround the opening between the opening and the first groove.
  • the at least one organic encapsulation layer may extend toward the opening, and may be disconnected about the second groove.
  • the second insulating layer may cover the edge of the pixel electrode.
  • Embodiments of the invention include a substrate including an opening; A plurality of pixels positioned on the substrate and surrounding the opening, each pixel comprising a pixel electrode, an intermediate layer on the pixel electrode, and an opposite electrode on the intermediate layer; A plurality of data lines positioned between the opening and the pixel array and bypassing the edge of the opening; And a multilayer film disposed on the plurality of data lines and having a first groove defined therein.
  • At least one of the intermediate layer and the counter electrode may be disconnected about the first groove.
  • the multilayer film includes: a first layer having a first open area; A second layer disposed below the first layer and having a second open area; A third layer may be disposed on the first layer, the third layer having a third open area, and the width of the first open area may be smaller than that of the second open area.
  • the first layer may include the same material as the pixel electrode, and the second layer and the third layer may include an insulating material.
  • the pixel array may further include a thin film encapsulation layer including at least one organic encapsulation layer and at least one inorganic encapsulation layer.
  • a part of the at least one organic encapsulation layer may be located in the first groove.
  • the at least one organic encapsulation layer may extend toward the opening, and may be disconnected in a region between the opening and the first groove.
  • the semiconductor device may further include a multi-insulating layer interposed between the substrate and the multilayer film, and may further include a second groove defined in the multilayer insulating film and the substrate.
  • the second groove may surround the opening between the opening and the first groove.
  • FIG. 1 is a plan view schematically illustrating a display apparatus according to an exemplary embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram of one pixel of a display device according to an exemplary embodiment of the present invention.
  • FIG 3 is a plan view showing an excerpt around an opening of a display device according to an exemplary embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a display device according to an embodiment of the present invention.
  • 5A is a cross-sectional view showing an extract of a first groove of a display device according to an embodiment of the present invention.
  • FIG. 5B is a cross-sectional view illustrating the first groove of FIG. 5A and the stacked structure thereon.
  • 6A is a cross-sectional view illustrating a second groove of a display device according to an embodiment of the present invention.
  • FIG. 6B is a cross-sectional view illustrating the second groove of FIG. 6A and the stacked structure thereon.
  • FIG. 7 is a plan view showing an extract of a groove around an opening in a display device according to an exemplary embodiment of the present invention.
  • FIG. 8 is a plan view illustrating an organic encapsulation layer around an opening in a display device according to an exemplary embodiment of the present invention.
  • FIG. 9 is a plan view schematically illustrating a display device according to another exemplary embodiment of the present invention.
  • FIG. 10 is a plan view schematically illustrating a display apparatus according to another exemplary embodiment of the present invention.
  • FIG. 11 is a plan view showing an extract of a groove around an opening in a display device according to still another exemplary embodiment of the present invention.
  • FIG. 12 is a plan view illustrating an organic encapsulation layer around an opening in a display device according to another exemplary embodiment of the present invention.
  • a part such as a film, a region, a component, or the like is on or on another part, not only is it directly above the other part, but also another film, a region, a component, etc. is interposed therebetween. It also includes cases where there is.
  • a film, a region, a component, or the like when a film, a region, a component, or the like is connected, not only the film, the region, and the components are directly connected, but also other films, regions, and components are interposed between the film, the region, and the components. And indirectly connected.
  • the film, the region, the component, and the like when the film, the region, the component, and the like are electrically connected, not only the film, the region, the component, and the like are directly electrically connected, but other films, the region, the component, and the like are interposed therebetween. This includes indirect electrical connections.
  • the display device may be an organic light emitting display, an inorganic light emitting display, a quantum dot light emitting display, or the like.
  • an organic light emitting display device is described as an example of a display device according to an embodiment of the present invention, the display device of the present invention is not limited thereto, and various types of display devices may be used.
  • FIG. 1 is a plan view schematically illustrating a display apparatus according to an exemplary embodiment of the present invention.
  • the display device 1 includes a display area DA and a non-display area NDA.
  • the display area DA is an area for providing a predetermined image and includes a pixel array having a plurality of pixels P.
  • Each pixel P may include a display element such as an organic light-emitting diode (OLED).
  • OLED organic light-emitting diode
  • the pixel P may emit, for example, red, green, blue, or white light through the organic light emitting diode. As described above, the pixel P may be understood as a pixel that emits light of any one of red, green, blue, and white colors.
  • the display area DA may be covered with an encapsulation member to be protected from outside air or moisture.
  • An opening OP may be provided inside the display area DA.
  • the opening OP may be surrounded by the pixels P.
  • the opening OP may be a separate electronic element for the function of the display device 1 or an area for separate electronic elements to which a new function can be added.
  • the display device 1 includes an electronic element such as a camera, an acoustic element, a sensor that recognizes a distance or a fingerprint, or the like, the above-described electronic element may be disposed to overlap the opening OP.
  • the non-display area NDA may include a first non-display area NDA1 adjacent to an inner edge of the display area DA and a second non-display area NDA2 adjacent to an outer edge of the display area DA. .
  • the first non-display area NDA1 and the second non-display area NDA2 may be spaced apart from each other with the display area DA interposed therebetween.
  • the first non-display area NDA1 does not provide an image and may be located between the opening OP and the pixel array of the display area DA.
  • the first non-display area NDA1 may surround the opening OP.
  • the first non-display area NDA1 may be surrounded by the pixel array of the display area DA.
  • wirings for providing an electrical signal to the pixels P adjacent to the opening OP may be bypassed, and the wirings may be bent along an edge of the opening OP.
  • the second non-display area NDA2 does not provide an image, and may include a driver (for example, a scan driver, a data driver, etc.) and wiring for transmitting an electric signal or power transmitted to each pixel P. have.
  • a driver for example, a scan driver, a data driver, etc.
  • the substrate 100 may be understood as the shape of the substrate 100 of the display apparatus 1.
  • the substrate 100 may be understood to have an opening area corresponding to the opening OP, a display area DA, and first and second non-display areas NDA1 and NDA2.
  • the substrate 100 may be formed of a material such as glass, metal, or an organic material.
  • the substrate 100 may be formed of a flexible material.
  • the substrate 100 is formed of a material such as a metal material that can be bent, bent or rolled well, or an organic material polymer resin including a polymer such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), and polyimide (Polyimide). Can be.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • Polyimide Polyimide
  • FIG. 2 is an equivalent circuit diagram of one pixel of a display device according to an exemplary embodiment of the present invention.
  • the pixel P includes a pixel circuit PC and a display element connected to the pixel circuit PC.
  • 2 illustrates an organic light emitting diode OLED as a display element.
  • the pixel circuit PC may include a first thin film transistor T1, a second thin film transistor T2, and a storage capacitor Cst.
  • the second thin film transistor T2 is a switching thin film transistor, which is connected to the scan line SL and the data line DL, and has a data voltage input from the data line DL according to a switching voltage input from the scan line SL. Is transferred to the first thin film transistor T1.
  • the storage capacitor Cst is connected to the second thin film transistor T2 and the driving voltage line PL, and the voltage received from the second thin film transistor T2 and the first power voltage ELVDD supplied to the driving voltage line PL. The voltage corresponding to the difference is stored.
  • the first thin film transistor T1 is a driving thin film transistor, which is connected to the driving voltage line PL and the storage capacitor Cst, and corresponds to the voltage value stored in the storage capacitor Cst from the driving voltage line PL.
  • Driving current flowing through the OLED can be controlled.
  • the organic light emitting diode OLED may emit light having a predetermined luminance by a driving current.
  • the counter electrode (eg, the cathode) of the organic light emitting diode OLED may receive the second power supply voltage ELVSS.
  • FIG. 2 illustrates that the pixel circuit PC includes two thin film transistors and one storage capacitor, the present invention is not limited thereto.
  • the number of thin film transistors and the number of storage capacitors may be variously changed according to the design of the pixel circuit PC.
  • FIG 3 is a plan view showing an excerpt around an opening of a display device according to an exemplary embodiment of the present invention.
  • Each pixel P may include an organic light emitting diode as described above with reference to FIG. 2, and each organic light emitting diode is electrically connected to a scan line and a data line.
  • 3 shows data lines DL.
  • the data lines DL are electrically connected to the data driver 1100.
  • the data driver 1100 is disposed in the second non-display area NDA (see FIG. 1) as a chip on panel (COP) type or provided in the second non-display area (NDA2) as a chip on film (COF) type. It may be disposed on a flexible circuit board (not shown) electrically connected with.
  • NDA chip on panel
  • NDA2 chip on film
  • COF chip on film
  • a portion of the data lines DL positioned around the opening OP may be bent to bypass the edge of the opening OP in the first non-display area NDA1.
  • the scan line may extend along a direction intersecting the data line DL (eg, the x direction), and like the data line DL, the scan line may open in the first non-display area NDA1. May be bent along the edge of OP).
  • the scan line may be broken about the opening OP, in which case the scan line connected to the pixels P disposed on the left side of the opening OP and the pixel P disposed on the right side of the opening OP
  • the scan lines connected to each of these fields may be individually connected to the scan driver.
  • FIG. 4 is a cross-sectional view of a display device according to an embodiment of the present invention, which corresponds to a cross-sectional view taken along the line IV-IV 'of FIG. 3.
  • 5A is a cross-sectional view illustrating a first groove of a display apparatus according to an embodiment of the present invention
  • FIG. 5B is a cross-sectional view showing a first groove and a stacked structure thereon
  • FIG. 6A is an embodiment of the present invention.
  • FIG. 6B is a cross-sectional view illustrating the second groove of the display device according to the present invention
  • FIG. 6B is a cross-sectional view illustrating the second groove and the stacked structure thereon.
  • 7 is a plan view showing a groove around the opening in the display device according to an embodiment of the present invention
  • Figure 8 is a plan view showing an organic encapsulation layer around the opening in the display device according to an embodiment of the present invention to be.
  • the substrate 100 may include an opening area OA corresponding to the opening OP, a display area DA in which display elements are disposed, and an opening between the opening area OA and the display area DA.
  • One non-display area NDA1 is provided.
  • the substrate 100 may have a multilayer structure of a base layer and a barrier layer. 4, the substrate 100 includes a first substrate layer 101, a first barrier layer 102, a second substrate layer 103, and a second barrier layer 104, which are sequentially stacked. It is showing.
  • the first and second substrate layers 101 and 103 may be made of polyethersulphone (PES), polyacrylate (PAR), polyetherimide (PEI), polyethylene naphthalate (PEN), and polyethyelenene napthalate (PEN). , Polyethylene terephthalate (polyethyeleneterepthalate, PET), polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC) or cellulose acetate propionate ( polymer resins such as cellulose acetate propionate (CAP).
  • PES polyethersulphone
  • PAR polyacrylate
  • PEI polyetherimide
  • PEN polyethylene naphthalate
  • PEN polyethyelenene napthalate
  • PEN polyethyelenene napthalate
  • PI polyethylene terephthalate
  • PPS polyphenylene sulfide
  • PI polyimide
  • PC polycarbonate
  • CAP cellulose acetate prop
  • the first and second barrier layers 102 and 104 may include silicon oxide or silicon nitride.
  • the first barrier layer 102 may be a multilayer of an amorphous silicon layer and a silicon oxide layer to improve adhesion between neighboring layers
  • the second barrier layer may be a silicon oxide layer.
  • the present invention is not limited thereto.
  • a buffer layer 110 formed to prevent impurities from penetrating into the semiconductor layer of the thin film transistor may be disposed on the substrate 100.
  • the buffer layer 110 may include an inorganic insulator such as silicon nitride or silicon oxide, and may be a single layer or a multilayer including the above-described inorganic insulator.
  • the second barrier layer 104 of the substrate 100 described above may be understood as part of the buffer layer 110 having a multilayer structure.
  • First and second thin film transistors T1 and T2 and a storage capacitor Cst may be disposed on the buffer layer 110.
  • the first thin film transistor T1 may be a driving thin film transistor and includes a semiconductor layer Act1, a gate electrode G1, a source electrode S1, and a drain electrode D1.
  • the second thin film transistor T2 may be a switching thin film transistor, and may include a semiconductor layer Act2, a gate electrode G2, a source electrode S2, and a drain electrode D2.
  • the source electrode S2 of the second thin film transistor T2 may be understood as part of the data line described with reference to FIG. 2.
  • the top gate types in which the gate electrodes G1 and G2 are disposed on the semiconductor layers Act1 and Act2 with the gate insulating layer 130 at the center thereof are illustrated.
  • the thin film transistors T1 and T2 may be a bottom gate type.
  • the semiconductor layers Act1 and Act2 may include polysilicon. Alternatively, the semiconductor layers Act1 and Act2 may include amorphous silicon, an oxide semiconductor, or an organic semiconductor.
  • the gate electrodes G1 and G2 may include a low resistance metal material.
  • the gate electrodes G1 and G2 may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like, and may include a multilayer or a single layer including the above materials. It can be formed as.
  • a gate insulating layer 130 is interposed between the semiconductor layers Act1 and Act2 and the gate electrodes G1 and G2, and the gate insulating layer 130 is formed of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, or titanium.
  • Inorganic insulators such as oxides, tantalum oxides, hafnium oxides, and the like.
  • the source electrodes S1 and S2 and the drain electrodes D1 and D2 may include a material having good conductivity.
  • the source electrodes S1 and S2 and the drain electrodes D1 and D2 may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like. It may be formed of a multilayer or a single layer containing a material of.
  • the source electrodes S1 and S2 and the drain electrodes D1 and D2 may be formed in a multilayer of Ti / Al / Ti.
  • the storage capacitor Cst includes a lower electrode C1 and an upper electrode C2 overlapping each other with the first interlayer insulating layer 150 interposed therebetween.
  • the storage capacitor Cst may overlap the first thin film transistor T1.
  • the gate electrode G1 of the first thin film transistor T1 is the lower electrode C1 of the storage capacitor Cst, and the storage capacitor Cst is covered with the second interlayer insulating layer 170.
  • the present invention is not limited thereto. In another embodiment, the storage capacitor Cst may not overlap the first thin film transistor T1.
  • the first and second interlayer insulating layers 150 and 170 may include an inorganic insulator such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, titanium oxide, tantalum oxide, hafnium oxide, or the like.
  • the pixel circuit including the first to second thin film transistors T1 and T2 and the storage capacitor Cst is covered with the first insulating layer 180.
  • the first insulating layer 180 is a planarization insulating layer, and general general-purpose polymers such as polymethylmethacrylate (PMMA) or polystylene (PS), polymer derivatives having phenolic groups, acrylic polymers, imide polymers, arylether polymers, and amides Organic insulating materials such as polymers, fluorine-based polymers, p-xylene-based polymers, vinyl alcohol-based polymers, blends thereof, and the like.
  • PMMA polymethylmethacrylate
  • PS polystylene
  • Organic insulating materials such as polymers, fluorine-based polymers, p-xylene-based polymers, vinyl alcohol-based polymers, blends thereof, and the like.
  • the pixel electrode 210 of the organic light emitting diode OLED is disposed on the first insulating layer 180, and has an edge covered by the second insulating layer 190, which is a pixel definition layer.
  • the pixel electrode 210 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In2O3), and indium gallium oxide (ITO). It may include a conductive oxide such as indium gallium oxide (IGO) or aluminum zinc oxide (AZO).
  • the pixel electrode 210 includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), and neodymium (Nd). It may include a reflective film containing iridium (Ir), chromium (Cr) or a compound thereof. In another embodiment, the pixel electrode 210 may further include a film formed of ITO, IZO, ZnO, or In 2 O 3 above and below the reflective film.
  • the second insulating layer 190 includes an opening exposing the top surface of the pixel electrode 210 and covers the edge of the pixel electrode 210.
  • the second insulating layer 190 is an organic insulator, such as general purpose polymer such as PMMA or PS, polymer derivative having phenolic group, acrylic polymer, imide polymer, arylether polymer, amide polymer, fluorine polymer, p- Xylene-based polymers, vinyl alcohol-based polymers and blends thereof.
  • the first and second insulating layers 180 and 190 may include polyimide.
  • the second insulating layer 190 may include an inorganic insulator or may include both an inorganic insulator and an organic insulator.
  • the intermediate layer 220 includes a light emitting layer.
  • the emission layer may include a polymer or a low molecular organic material that emits light of a predetermined color.
  • the intermediate layer 220 may include at least one of a hole transport layer (HTL), a hole injection layer (HIL), an electron transport layer (ETL), and an electron injection layer (EIL). It may include a functional layer of.
  • Some of the plurality of layers constituting the intermediate layer 220 may be disposed in the first non-display area NDA1 as well as the display area DA.
  • the first non-display area NDA1 will be described later. It is disconnected by the first and second grooves 410 and 420 to be cut.
  • the counter electrode 230 is disposed to face the pixel electrode 210 with the intermediate layer 220 therebetween.
  • the counter electrode 230 may be made of a conductive material having a low work function.
  • the counter electrode 230 includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), and iridium ( It may include a (semi) transparent layer including Ir), chromium (Cr), lithium (Li), calcium (Ca), alloys thereof, and the like.
  • the counter electrode 230 may further include a layer such as ITO, IZO, ZnO, or In 2 O 3 on the (semi) transparent layer including the aforementioned material.
  • the organic light emitting diode OLED is covered with the thin film encapsulation layer 300.
  • the thin film encapsulation layer 300 may include at least one organic encapsulation layer and at least one inorganic encapsulation layer.
  • FIG. 4 illustrates that the thin film encapsulation layer 300 includes the first and second inorganic encapsulation layers 310 and 330 and the organic encapsulation layer 320 interposed therebetween, the stacking order and number thereof may be changed. Can be.
  • the first and second inorganic encapsulation layers 310 and 330 may include one or more inorganic insulators of aluminum oxide, titanium oxide, tartalum oxide, hafnium oxide, zinc oxide, silicon oxide, silicon nitride, and silicon oxynitride. , Chemical vapor deposition (CVD), or the like.
  • the organic encapsulation layer 320 may include a polymer-based material.
  • the polymer-based material may include acrylic resin, epoxy resin, polyimide, polyethylene, and the like.
  • the first non-display area NDA1 may include first to third areas A1, A2, and A3.
  • the first area A1 is an area for securing a cutting margin in a process of removing the substrate 100 corresponding to the opening area OA and the stacked structure thereon in order to form the opening OP, and the second area A1.
  • (A2) is a region having a valley structure for preventing side permeation.
  • the second groove 420 may be located in the second area A2.
  • the second groove 420 may be defined in the substrate 100 and the multilayer insulating film on the substrate 100. 4 illustrates that two second grooves 420 are formed, and the organic encapsulation layer 320 is disconnected with respect to any one of the second grooves 420 of the two second grooves 420. .
  • the layer including the organic material among the layers formed on the substrate 100 may be a moisture permeation path of foreign matter such as moisture or oxygen, but the organic encapsulation layer 320 is disconnected in the second region A2, and thus, the side direction (x Direction) can be prevented.
  • the third area A3 is an area in which data lines DL are bypassed along the edge of the opening OP around the opening OP.
  • the data lines DL positioned in the third region A3 may be alternately arranged with the insulating layer interposed therebetween.
  • neighboring data lines DL may be disposed below and above each other with an insulating layer (eg, the second interlayer insulating layer 170) interposed therebetween, thereby reducing the distance (pitch) between the adjacent data lines DL. have.
  • the width of the first area A1 can be reduced, and the width of the first non-display area NDA1 can also be reduced.
  • a process of removing the substrate 100 corresponding to the opening area OA and the stacked structure thereon is performed.
  • Lasers can be used.
  • a phenomenon in which the thin film encapsulation layer 300 may be lifted while an impact, etc., is transmitted to the removal process for forming the opening OP, and the lifting phenomenon of the thin film encapsulation layer 300 may be caused by the thin film encapsulation layer 300. It is likely to occur in the third region A3 where the bonding force is relatively weak.
  • the first groove 410 is positioned in the third region A3, the thin film encapsulation layer 300 is lifted by improving the bonding force between the thin film encapsulation layer 300 and the structure below it. The phenomenon can be prevented or minimized.
  • the first groove 410 is positioned on the data lines DL.
  • the first groove 410 may overlap the data lines DL.
  • the first groove 410 is defined in the multilayer film ML.
  • the multilayer film ML may cover the data lines DL of the third region A3 described above with reference to FIG. 4, and the first insulating layer 180, the conductive layer 185, and the first stacked layer may be sequentially stacked.
  • 2 may include an insulating layer 190.
  • the conductive layer 185 may include the same material as the pixel electrode 210 described with reference to FIG. 4.
  • the first groove 410 may be formed to have a predetermined depth along the depth direction of the multilayer film ML.
  • the first groove 410 may be formed by removing a portion of the second insulating layer 190, the conductive layer 185, and the first insulating layer 180.
  • the first groove 410 formed by opening a portion of the second insulating layer 190, the conductive layer 185, and the first insulating layer 180 may have a different width for each position.
  • the first width W1 of the open area (opening) of the conductive layer 185 is smaller than the second width W2 of the open area (opening) of the first insulating layer 180 under the conductive layer 185. Is formed.
  • the third width W3 of the open area of the second insulating layer 190 may be larger than the first width W1.
  • the inner edge of the conductive layer 185 may extend further toward the central axis of the first groove 410 than the inner edges of the first and second insulating layers 180 and 190.
  • the first groove 410 may be formed by using a laser or an etching (dry / wet) process.
  • open regions of the second insulating layer 190 and the conductive layer 185 may be formed to penetrate the second insulating layer 190 and the conductive layer 185 along the thickness direction, but the first insulating layer ( The open area of the 180 may be concave with respect to the top surface of the first insulating layer 180. In another embodiment, the open area of the first insulating layer 180 may be formed to penetrate the first insulating layer 180 in the thickness direction. In this case, the data line DL (see FIG. 4) may be formed in the first groove. The data line DL may be covered with another insulating layer so as not to be exposed through the 410.
  • FIG. 5A when the intermediate layer 220 and the counter electrode 230 are formed on the substrate 100 having the first groove 410, at least one of the intermediate layer 220 and the counter electrode 230 is formed. One may be disconnected about the first groove 410.
  • FIG. 5B illustrates that the intermediate layer 220 and the counter electrode 230 are disconnected by the first groove 410.
  • the intermediate layer 220 and the counter electrode 230 may be deposited by an evaporation method using a mask.
  • the conductive layer 185 which is a layer extending toward the central axis of the first groove 410, may be disposed below.
  • the intermediate layer 220 and the counter electrode 230 are disconnected by the eave structure (undercut structure) formed with the first insulating layer 180. As illustrated in FIG. 7, the first groove 410 entirely surrounds the opening OP in the first non-display area NDA1. Therefore, the disconnection region of the intermediate layer 220 and the counter electrode 230 may also have a ring shape surrounding the opening OP.
  • the first inorganic encapsulation layer 310 has a relatively high step coverage, so that the first inorganic encapsulation layer 310 is entirely cut to cover the inner surface of the first groove 410 as shown in FIG. 5B. It can be formed continuously without.
  • the first inorganic encapsulation layer 310 covers both the side surface of the second insulating layer 190, the top and side and bottom surfaces of the conductive layer 185, and the side and bottom surfaces of the first insulating layer 180. can do.
  • a portion of the organic encapsulation layer 320 may be located in the first groove 410. At least one of the intermediate layer 220 and the counter electrode 230 is disconnected by the first groove 410, and the inner space of the first groove 410 is filled with the first inorganic encapsulation layer 310 and the organic encapsulation layer 320. ) Can effectively prevent the peeling problem of the thin film encapsulation layer 300 that may occur in the opening forming process. Coupling force between the thin film encapsulation layer 300 and the first groove 410, which is a structure below it, may be further increased by the shape (anchor shape) of the first groove formed to have a different width for each position.
  • the second groove 420 may also have an anchor shape that is formed to have a different width for each position, similar to the first groove 410.
  • the second groove 420 is defined in the multilayer insulating film MIL.
  • the multilayer insulating film MIL may include the substrate 100, the buffer layer 110, the gate insulating layer 130, the first interlayer insulating layer 150, and the second interlayer insulating layer 170 described above with reference to FIG. 4. Can be.
  • FIG. 6A shows that the second substrate layer 103 and the second barrier layer 104 of the substrate 100 are part of the multilayer insulating film MIL.
  • the second groove 420 may be formed to have a predetermined depth along the depth direction of the multilayer insulating film MIL, and for example, the second interlayer insulating layer 170, the first interlayer insulating layer 150, and the gate insulating layer ( 130, the buffer layer 110, the second barrier layer 104, and the second substrate layer 103 may be partially removed.
  • the stack (hereinafter, referred to as an upper layer) of the second interlayer insulating layer 170, the first interlayer insulating layer 150, and the gate insulating layer 130 may be described with reference to FIG. 4.
  • DA may be removed in a contact hole forming process for contact between the source or drain electrodes S1, S2, D1, and D2 and the semiconductor layers Act1 and Act2.
  • a process of removing a portion of the laminate hereinafter, referred to as a middle layer
  • the second substrate layer 103 hereinafter, referred to as a lower layer
  • a portion of the middle layer and the lower layer may be removed in a process of forming the first groove 410 (laser, etching, etc.).
  • the fourth width W4 of the open region of the middle layer is smaller than the fifth width W5 of the open region of the lower layer below the middle layer.
  • the sixth width W6 of the open area of the upper layer may be larger than the fourth width W4.
  • the inner edge of the middle layer may extend further toward the central axis of the second groove 420 than the inner edges of the lower and upper layers.
  • FIG. 6A when the intermediate layer 220 and the counter electrode 230 are formed on the substrate 100 having the second groove 420, at least one of the intermediate layer 220 and the counter electrode 230 is formed.
  • One may be disconnected about the second groove 420.
  • FIG. 6 illustrates that the intermediate layer 220 and the counter electrode 230 are disconnected by the second groove 420.
  • the second groove 420 entirely surrounds the opening OP in the first non-display area NDA1. Therefore, the disconnection region of the intermediate layer 220 and the counter electrode 230 may also have a ring shape surrounding the opening OP.
  • the first inorganic encapsulation layer 310 may be continuously formed without interruption to completely cover the inner surface of the second groove 420.
  • the organic encapsulation layer 320 may be located in any one of the second grooves 420. However, the second groove 420 is not positioned in at least one second groove 420 adjacent to the opening OP. The organic encapsulation layer 320 is disconnected about at least one second groove 420 adjacent to the opening OP as shown in FIGS. 4 and 8.
  • the organic encapsulation layer 320 may include an inner portion and an outer portion spaced apart from each other with respect to the second groove 420, and the inner portion may have a ring shape to surround the opening OP.
  • the first groove 410 described with reference to FIGS. 5A and 5B has been described with reference to the third region A3, the embodiment of the present invention is not limited thereto. As shown in FIG. 4, the first groove 410 may also be located in the first area A1. Accordingly, at least some of the intermediate layer 220 and the counter electrode 230 are removed from the first groove 410 in the first region A1, and a portion of the thin film encapsulation layer 300 is formed in the first groove 410. Positioning may minimize the peeling of the thin film encapsulation layer 300.
  • FIG. 9 is a plan view schematically illustrating a display device according to another exemplary embodiment of the present invention.
  • the display device 2 may include a plurality of openings OP.
  • the openings OP may be in the display area DA.
  • the first non-display area NDA1 may be disposed between the opening OP and the display area DA, and the first non-display area NDA1 may surround the opening OP.
  • the display area DA may be surrounded by the second non-display area NDA2. Since the structure centering on each opening OP is the same as described above with reference to FIGS. 2 to 8, redundant description thereof will be omitted.
  • FIG. 10 is a plan view schematically showing a display device according to another embodiment of the present invention
  • FIG. 11 is a plan view showing extracts of grooves around an opening in the display device according to another embodiment of the present invention
  • FIG. in the display device according to another embodiment of the present invention a plan view showing an organic encapsulation layer around an opening.
  • the display device 3 may include a plurality of openings OP.
  • the openings OP may be in the display area DA.
  • the first non-display area NDA1 may be disposed between the opening OP and the display area DA, and the first non-display area NDA1 may entirely surround the plurality of openings OP.
  • the display area DA may be surrounded by the second non-display area NDA2.
  • each of the plurality of openings OP disposed in the first non-display area NDA1 may have a structure surrounded by the first and second grooves 410 and 420.
  • the cross-sectional structures of the second grooves 410 and 420 are as described above with reference to FIGS. 4 to 6B.
  • the thin film encapsulation layer 300 covers not only the display area DA but also the non-display area.
  • a moisture permeation path can be provided, so that the opening OP It may be formed discontinuously in the periphery.
  • the organic encapsulation layer 320 may be disconnected about a second groove 420 surrounding each of the plurality of openings OP disposed in the first non-display area NDA1.
  • the organic encapsulation layer 320 may include an inner portion and an outer portion cut off with respect to the second groove 420, and the inner portion of the organic encapsulation layer 320 may have a ring shape surrounding each opening OP. have.
  • the outer part of the organic encapsulation layer 320 may cover the display area DA and the area between the adjacent openings OP of the first non-display area NDA1 while being disposed at a predetermined interval from the inner part. Can be.
  • the shape of the opening OP may have various shapes such as a polygon or an ellipse such as a quadrangle, and the number of the openings OP may also be variously changed.
  • first non-display area NDA1 may have various shapes such as a polygon or an ellipse such as a rectangle, and the shape of the first non-display area NDA1 is not limited.
  • the display area DA may be a polygon such as a triangle or a pentagon, or may have various shapes such as a circle or an oval.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 개구영역, 디스플레이영역, 및 개구영역과 디스플레이영역 사이의 비디스플레이영역을 포함하는 기판과, 디스플레이영역에 위치하는 복수의 화소들을 포함하되, 각 화소는 화소전극, 화소전극과 마주보는 대향전극 및 화소전극과 대향전극 사이의 중간층을 구비하는, 화소 어레이와, 비디스플레이영역에서 개구영역을 우회하는 복수의 데이터선들과, 복수의 데이터선들을 커버하는 제1절연층과 제2절연층과, 제1절연층 및 제2절연층 사이에 개재된 도전층, 및 화소 어레이를 커버하며 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함하는 박막 봉지층을 포함하되, 비디스플레이영역에는 제1절연층, 상기 도전층, 및 상기 제2절연층에 정의된 제1그루브가 위치하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치 중 디스플레이영역이 차지하는 면적을 확대하면서, 디스플레이 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 디스플레이영역에 개구가 형성된 디스플레이 장치가 있다.
개구를 구비하는 디스플레이 장치를 형성함에 있어서, 봉지부재가 그 아래의 구조물과 결합력이 약해지면서 봉지부재가 들뜨는 현상이 발생할 수 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 봉지부재가 들뜨는 현상을 방지할 수 있는 디스플레이 장치를 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 개구영역, 디스플레이영역, 및 상기 개구영역과 상기 디스플레이영역 사이의 비디스플레이영역을 포함하는 기판; 상기 디스플레이영역에 위치하는 복수의 화소들을 포함하되, 각 화소는 화소전극, 상기 화소전극과 마주보는 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 구비하는, 화소 어레이; 상기 비디스플레이영역에서 상기 개구영역을 우회하는 복수의 데이터선들; 상기 복수의 데이터선들을 커버하는 제1절연층과 제2절연층; 상기 제1절연층 및 상기 제2절연층 사이에 개재된 도전층; 및 상기 화소 어레이를 커버하며, 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함하는 박막 봉지층;을 포함하되, 상기 비디스플레이영역에는 상기 제1절연층, 상기 도전층, 및 상기 제2절연층에 정의된 제1그루브가 위치하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 제1그루브는 상기 복수의 데이터선들과 중첩할 수 있다.
본 실시예에 있어서, 상기 제1그루브에 대응하는 상기 도전층의 개방영역의 폭은 상기 제1절연층의 개방영역의 폭 보다 작을 수 있다.
본 실시예에 있어서, 상기 중간층 및 상기 대향전극 중 적어도 어느 하나는 상기 개구를 향해 연장되되, 상기 도전층의 제1그루브를 중심으로 단절될 수 있다.
본 실시예에 있어서, 상기 적어도 하나의 유기봉지층의 일부는 상기 제1그루브 내에 위치할 수 있다.
본 실시예에 있어서, 상기 적어도 하나의 무기봉지층은, 상기 제1그루브의 내측면을 전체적으로 커버할 수 있다.
본 실시예에 있어서, 상기 제1그루브는 상기 개구를 둘러쌀 수 있다.
본 실시예에 있어서, 상기 기판과 상기 제1절연층 아래에 배치된 다층 절연막(multi-insulating layer)을 더 포함하고, 상기 다층 절연막 및 상기 기판에 정의된 제2그루브를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2그루브는 상기 개구와 상기 제1그루브 사이에서 상기 개구를 둘러쌀 수 있다.
본 실시예에 있어서, 상기 적어도 하나의 유기봉지층은 상기 개구를 향해 연장되되, 상기 제2그루브를 중심으로 단절될 수 있다.
본 실시예에 있어서, 제2절연층은 상기 화소전극의 가장자리를 커버할 수 있다.
본 발명의 실시예는, 개구를 포함하는 기판; 상기 기판 상에 위치하며 상기 개구를 둘러싸는 복수의 화소들을 포함하되, 각 화소는 화소전극, 상기 화소전극 상의 중간층, 및 중간층 상의 대향전극을 포함하는, 화소 어레이; 상기 개구와 상기 화소 어레이 사이에 위치하며, 상기 개구의 가장자리를 따라 우회하는 복수의 데이터선들; 및 상기 복수의 데이터선들 상에 배치되며, 제1그루브가 정의된 다층 막;을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 중간층 및 상기 대향전극 중 적어도 어느 하나는 상기 제1그루브를 중심으로 단절될 수 있다.
본 실시예에 있어서, 상기 다층 막은, 제1개방영역을 갖는 제1층; 상기 제1층의 아래에 배치되며 제2개방영역을 갖는 제2층; 상기 제1층의 위에 배치되며, 제3개방영역을 갖는 제3층을 포함하되, 상기 제1개방영역의 폭은 상기 제2개방영역의 폭 보다 작을 수 있다.
본 실시예에 있어서, 상기 제1층은 상기 화소전극과 동일한 물질을 포함하고, 상기 제2층과 상기 제3층은 절연 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 화소 어레이를 커버하며, 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함하는 박막 봉지층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 적어도 하나의 유기봉지층의 일부는 상기 제1그루브 내에 위치할 수 있다.
본 실시예에 있어서, 상기 적어도 하나의 유기봉지층은 상기 개구를 향하여 연장되되, 상기 개구와 상기 제1그루브 사이의 영역에서 단절될 수 있다.
본 실시예에 있어서, 상기 기판과 상기 다층 막 사이에 개재되는 멀티 다층 절연막(multi-insulating layer)을 더 포함하며, 상기 다층 절연막 및 상기 기판에 정의된 제2그루브를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2그루브는 상기 개구와 상기 제1그루브 사이에서 상기 개구를 둘러쌀 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 개구 주변에서 박막봉지층의 들뜸, 특히 개구 주변을 우회하는 데이터선들 상에서 박막봉지층이 들뜨는 현상을 효과적으로 방지할 수 있으며, 개구 주변에서의 화소들의 손상을 방지할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 한 화소의 등가회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치 중 개구 주변을 발췌하여 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 디스플레이 장치의 제1그루브를 발췌하여 나타낸 단면도이다.
도 5b는 도 5a의 제1그루브 및 그 위의 적층 구조를 나타낸 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 디스플레이 장치의 제2그루브를 발췌하여 나타낸 단면도이다.
도 6b는 도 6a의 제2그루브 및 그 위의 적층 구조를 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에서 개구 주변의 그루브를 발췌하여 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치에서 개구 주변의 유기봉지층을 발췌하여 나타낸 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치에서 개구 주변의 그루브를 발췌하여 나타낸 평면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 디스플레이 장치에서 개구 주변의 유기봉지층을 발췌하여 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
디스플레이 장치는 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display) 등일 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 디스플레이 장치(1)는 디스플레이영역(DA) 및 비디스플레이영역(NDA)을 포함한다. 디스플레이영역(DA)은 소정의 이미지를 제공하는 영역으로, 복수의 화소(P)들을 구비한 화소 어레이를 구비한다. 화소(P)들은 각각 유기발광다이오드(organic light-emitting diode, OLED)와 같은 표시요소를 포함할 수 있다.
화소(P)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 디스플레이영역(DA)은 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
디스플레이영역(DA)의 내측에는 개구(OP)가 구비될 수 있다. 개구(OP)는 화소(P)들로 둘러싸일 수 있다. 개구(OP)는 디스플레이 장치(1)의 기능을 위한 별도의 전자요소, 또는 새로운 기능을 추가할 수 있는 별도의 전자요소들을 위한 영역이 될 수 있다. 예컨대, 디스플레이 장치(1)가 카메라, 음향소자, 거리나 지문 등을 인식하는 센서 등과 같은 전자요소를 포함하는 경우, 전술한 전자요소는 개구 (OP)와 중첩하도록 배치될 수 있다.
비디스플레이영역(NDA)은 디스플레이영역(DA)의 내측 가장자리에 인접한 제1비디스플레이영역(NDA1), 및 디스플레이영역(DA)의 외측 가장자리에 인접한 제2비디스플레이영역(NDA2)을 포함할 수 있다. 제1비디스플레이영역(NDA1) 및 제2비디스플레이영역(NDA2)은 디스플레이영역(DA)을 사이에 두고 서로 이격될 수 있다.
제1비디스플레이영역(NDA1)은 이미지를 제공하지 않는 영역으로, 개구(OP)와 디스플레이영역(DA)의 화소 어레이 사이에 위치할 수 있다. 제1비디스플레이영역(NDA1)은 개구(OP)를 둘러쌀 수 있다. 제1비디스플레이영역(NDA1)은 디스플레이영역(DA)의 화소 어레이로 둘러싸일 수 있다. 제1비디스플레이영역(NDA1)에서 개구(OP)와 인접한 화소(P)들에 전기적 신호를 제공하기 위한 배선들이 우회할 수 있으며, 배선들은 개구(OP)의 가장자리를 따라 절곡될 수 있다.
제2비디스플레이영역(NDA2)은 이미지를 제공하지 않는 영역으로, 각 화소(P)에 전달되는 전기적 신호 또는 전원을 전달하는 드라이버(예컨대, 스캔드라이버, 데이터드라이버 등) 및 배선 등이 배치될 수 있다.
도 1은 디스플레이 장치(1) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 개구(OP)와 대응하는 개구영역, 디스플레이영역(DA), 제1 및 제2비디스플레이영역(NDA1, NDA2)를 갖는 것으로 이해될 수 있다. 기판(100)은 유리, 금속 또는 유기물과 같은 재질로 형성할 수 있다. 일 실시예에 따르면, 기판(100)은 유연한 재료로 형성될 수 있다. 예컨대, 기판(100)은 잘 휘어지고 구부러지거나 돌돌 말 수 있는 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylene naphthalate), 폴리이미드(Polyimide) 와 같은 폴리머를 포함하는 유기재 고분자 수지와 같은 재질로 형성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 한 화소의 등가회로도이다.
도 2를 참조하면, 화소(P)는 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소를 포함한다. 도 2에서는 표시요소로서 유기발광다이오드(OLED)를 도시하고 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압에 따라 데이터선(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달한다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 2에서는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치 중 개구 주변을 발췌하여 나타낸 평면도이다.
도 3을 참조하면, 개구(OP)를 중심으로 복수의 화소(P)들이 배치된다. 각 화소(P)는 앞서 도 2를 참조하여 설명한 바와 같이 유기발광다이오드를 포함할 수 있으며, 각 유기발광다이오드는 스캔선 및 데이터선 등에 전기적으로 연결된다. 도 3은 데이터선(DL)들을 도시하고 있다.
데이터선(DL)들은 데이터 드라이버(1100)와 전기적으로 연결된다. 데이터 드라이버(1100)는 COP(Chip on Panel) 타입으로서 제2비디스플레이영역(NDA, 도 1 참조)에 배치되거나, COF(Chip on Film)타입으로서 제2비디스플레이영역(NDA2)에 구비된 단자와 전기적으로 연결된 연성회로기판(미도시) 상에 배치될 수 있다.
개구(OP) 주변에 위치하는 데이터선(DL)들의 일부는 제1비디스플레이영역(NDA1)에서 개구(OP)의 가장자리를 따라 우회하도록 절곡될 수 있다.
도 3에는 도시되지 않았으나, 스캔선은 데이터선(DL)과 교차하는 방향(예, x 방향)을 따라 연장될 수 있으며, 데이터선(DL)과 같이 제1비디스플레이영역(NDA1)에서 개구(OP)의 가장자리를 따라 절곡될 수 있다. 또는, 스캔선은 개구(OP)를 중심으로 끊어질 수 있으며, 이 경우 개구(OP)의 좌측에 배치된 화소(P)들에 연결된 스캔선과 개구(OP)의 우측에 배치된 화소(P)들에 연결된 스캔선은 각각 개별적으로 스캔 드라이버에 연결될 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도로서, 도 3의 IV- IV'선을 따라 취한 단면도에 해당한다. 도 5a는 본 발명의 일 실시예에 따른 디스플레이 장치의 제1그루브를 발췌하여 나타낸 단면도이고, 도 5b는 제1그루브 및 그 위의 적층 구조를 나타낸 단면도이며, 도 6a는 본 발명의 일 실시예에 따른 디스플레이 장치의 제2그루브를 발췌하여 나타낸 단면도이고, 도 6b는 제2그루브 및 그 위의 적층 구조를 나타낸 단면도이다. 도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에서 개구 주변의 그루브를 발췌하여 나타낸 평면도이고, 도 8은 본 발명의 일 실시예에 따른 디스플레이 장치에서 개구 주변의 유기봉지층을 발췌하여 나타낸 평면도이다.
도 4를 참조하면, 기판(100)은 개구(OP)와 대응하는 개구영역(OA), 표시요소가 배치되는 디스플레이영역(DA), 및 개구영역(OA)과 디스플레이영역(DA) 사이의 제1비디스플레이영역(NDA1)을 갖는다.
기판(100)은 기재층과 배리어층의 다층 구조를 가질 수 있다. 이와 관련하여 도 4에는, 기판(100)이 순차적으로 적층된 제1기재층(101), 제1배리어층(102), 제2기재층(103) 및 제2배리어층(104)을 포함하는 것을 도시하고 있다.
제1 및 제2기재층(101, 103)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenene napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
제1 및 제2배리어층(102, 104)은 실리콘 옥사이드 또는 실리콘 나이트라이드 등을 포함할 수 있다. 본 발명의 비제한적인 실시예로, 제1배리어층(102)은 이웃한 층들 간의 접착력을 향상시키기 위한 아모퍼스 실리콘층과 실리콘 옥사이드층의 다층일 수 있으며, 제2배리어층은 실리콘 옥사이드층일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
기판(100) 상에는 불순물이 박막트랜지스터의 반도체층으로 침투하는 것을 방지하기 위해 형성된 버퍼층(110)이 배치될 수 있다. 버퍼층(110)은 실리콘 나이트라이드 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다. 일부 실시예에서, 전술한 기판(100)의 제2배리어층(104)은 다층 구조를 갖는 버퍼층(110)의 일부로 이해될 수 있다.
버퍼층(110) 상에는 제1 및 제2박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst) 등이 배치될 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터일 수 있으며, 반도체층(Act1), 게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함한다. 제2박막트랜지스터(T2)는 스위칭 박막트랜지스터일 수 있으며, 반도체층(Act2), 게이트전극(G2), 소스전극(S2), 드레인전극(D2)을 포함할 수 있다. 제2박막트랜지스터(T2)의 소스전극(S2)은 앞서 도 2를 참조하여 설명한 데이터선의 일부로 이해될 수 있다. 본 실시예에서는 게이트전극(G1, G2)이 게이트절연층(130)을 가운데 두고 반도체층(Act1, Act2) 상에 배치된 탑 게이트 타입을 도시하였으나, 또 다른 실시예에 따르면 제1 및 제2박막트랜지스터(T1, T2)는 바텀 게이트 타입일 수 있다.
반도체층(Act1, Act2)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act1, Act2)은 아모퍼스 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다.
게이트전극(G1, G2)은 저저항 금속 물질을 포함할 수 있다. 예컨대, 게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act1, Act2)과 게이트전극(G1, G2) 사이에는 게이트절연층(130)이 개재되며, 게이트절연층(130)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 전도성이 좋은 재료를 포함할 수 있다. 예컨대, 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 비제한적인 실시예로, 소스전극(S1, S2) 및 드레인전극(D1, D2)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(150)을 사이에 두고 중첩하는 하부 전극(C1)과 상부 전극(C2)을 포함한다. 스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩될 수 있다. 이와 관련하여, 도 4는 제1박막트랜지스터(T1)의 게이트전극(G1)이 스토리지 커패시터(Cst)의 하부 전극(C1)이며, 스토리지 커패시터(Cst)가 제2층간절연층(170)으로 커버된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩하지 않을 수 있다.
제1 및 제2층간절연층(150, 170)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다.
제1 내지 제2박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)를 포함하는 화소회로는 제1절연층(180)으로 커버된다. 제1절연층(180)은 평탄화절연층이며, Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다.
제1절연층(180) 상에는 유기발광다이오드(OLED)가 배치된다. 유기발광다이오드(OLED)의 화소전극(210)은 제1절연층(180) 상에 배치되되 화소정의막인 제2절연층(190)에 의해 가장자리가 커버된다. 화소전극(210)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(210)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
제2절연층(190)은 화소전극(210)의 상면을 노출하는 개구를 포함하되, 화소전극(210)의 가장자리를 커버한다. 제2절연층(190)은 유기 절연물, 예컨대 PMMA나 PS과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로서, 제1 및 제2절연층(180, 190)은 폴리이미드를 포함할 수 있다. 또는, 제2절연층(190)은 무기 절연물을 포함하거나, 무기 절연물과 유기 절연물을 모두 포함할 수 있다.
중간층(220)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 중간층(220)은 홀 수송층(HTL: Hole Transport Layer), 홀 주입층(HIL: Hole Injection Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 중 적어도 어느 하나의 기능층을 포함할 수 있다.
중간층(220)을 이루는 복수의 층들 중 일부, 예컨대 기능층(들)은 디스플레이영역(DA)뿐만 아니라 제1비디스플레이영역(NDA1)에도 배치될 수 있으며, 제1비디스플레이영역(NDA1)에는 후술할 제1 및 제2그루브(410, 420)에 의해 단절된다.
대향전극(230)은 중간층(220)을 사이에 두고 화소전극(210)과 마주보도록 배치된다. 대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
유기발광다이오드(OLED)는 박막봉지층(300)으로 커버된다. 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 도 4에는 박막봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시하고 있으나, 적층 순서와 개수는 변경될 수 있다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
도 4의 제1비디스플레이영역(NDA1)을 참조하면, 제1비디스플레이영역(NDA1)은 제1 내지 제3영역(A1, A2, A3)를 포함할 수 있다.
제1영역(A1)은 개구(OP)를 형성하기 위하여 개구영역(OA)에 해당하는 기판(100) 및 그 위의 적층구조물을 제거하는 공정에서 커팅마진을 확보하기 위한 영역이며, 제2영역(A2)은 측면투습을 방지하기 위한 밸리 구조를 갖는 영역이다. 제2영역(A2)에는 제2그루브(420)가 위치할 수 있다. 제2그루브(420)는 기판(100) 및 기판(100)상의 다층 절연막에 정의될 수 있다. 도 4에는 제2그루브(420)가 2개 형성된 것으로 도시하고 있으며, 2개의 제2그루브(420) 중 어느 하나의 제2그루브(420)를 중심으로 유기봉지층(320)이 단절된 것을 도시한다. 기판(100) 상에 형성된 층들 중 유기물을 포함하는 층은 수분이나 산소와 같은 이물질의 투습 경로가 될 수 있으나, 제2영역(A2)에서 유기봉지층(320)이 단절되면서, 측면 방향(x방향)으로의 투습을 방지할 수 있다.
제3영역(A3)은 개구(OP) 주변에서 개구(OP)의 가장자리를 따라 우회하는 데이터선(DL)들이 배치된 영역이다. 제3영역(A3)에 위치하는 데이터선(DL)들은 절연층을 사이에 두고 교번적으로 배치될 수 있다. 예컨대, 이웃한 데이터선(DL)들은 절연층(예컨대, 제2층간절연층: 170)을 사이에 두고 아래와 위에 각각 배치됨으로써, 이웃한 데이터선(DL)들 사이의 거리(피치)를 줄일 수 있다. 이와 같은 구조를 통해 제1영역(A1)의 폭을 줄일 수 있으며, 제1비디스플레이영역(NDA1)의 폭도 줄일 수 있다.
개구(OP)를 갖는 디스플레이 장치를 제조하는 공정에 있어서, 앞서 언급한 바와 같이 개구영역(OA)에 해당하는 기판(100) 및 그 위의 적층구조물을 제거하는 공정이 진행되는데, 제거 공정은 예컨대 레이저를 이용할 수 있다. 개구(OP)를 형성하기 위한 제거 공정에의 충격 등이 전달되면서 박막봉지층(300)이 들뜨는 현상이 발생될 수 있으며, 박막봉지층(300)의 들뜸 현상은 박막봉지층(300)과의 결합력이 상대적으로 약한 제3영역(A3)에서 발생하기 쉽다. 그러나, 본 발명의 실시예에 따르면 제3영역(A3)에 제1그루브(410)가 위치하므로, 박막봉지층(300)과 그 아래의 구조물 간의 결합력을 향상시켜 박막봉지층(300)이 들뜨는 현상을 방지하거나 최소화할 수 있다. 제1그루브(410)는 데이터선(DL)들 상에 위치한다. 제1그루브(410)는 데이터선(DL)들과 중첩할 수 있다.
도 5a를 참조하면, 제1그루브(410)는 다층 막(ML)에 정의된다. 다층 막(ML)은 앞서 도 4를 참조하여 설명한 제3영역(A3)의 데이터선(DL)들을 커버할 수 있으며, 순차적으로 적층된 제1절연층(180), 도전층(185) 및 제2절연층(190)을 포함할 수 있다. 도전층(185)은 도 4를 참조하여 설명한 화소전극(210)과 동일한 물질을 포함할 수 있다.
제1그루브(410)는 다층 막(ML)의 깊이 방향을 따라 소정의 깊이를 갖도록 형성될 수 있다. 제1그루브(410)는 제2절연층(190), 도전층(185) 및 제1절연층(180)의 일부를 제거함으로써 형성될 수 있다. 제2절연층(190), 도전층(185) 및 제1절연층(180)의 일부가 개방되면서 형성된 제1그루브(410)는 그 위치 별로 폭이 다르게 설정될 수 있다.
도전층(185)의 개방영역(개구)의 제1폭(W1)은 도전층(185)의 아래에 있는 제1절연층(180)의 개방영역(개구)의 제2폭(W2) 보다 작게 형성된다. 제2절연층(190)의 개방영역의 제3폭(W3)은 제1폭(W1) 보다 크게 형성될 수 있다. 바꾸어 말하면, 도전층(185)의 내측 가장자리는 제1 및 제2절연층(180, 190)의 내측 가장자리보다 제1그루브(410)의 중심 축을 향해 더 연장될 수 있다. 제1그루브(410)는 레이저를 이용하거나, 식각(건식/습식)공정을 통해 형성될 수 있다.
도 5a에는 제2절연층(190) 및 도전층(185)의 개방영역들은 두께 방향을 따라 제2절연층(190) 및 도전층(185)을 관통하도록 형성될 수 있으나, 제1절연층(180)의 개방영역은 제1절연층(180)의 상면에 대하여 오목하게 형성될 수 있다. 다른 실시예로, 제1절연층(180)의 개방영역은 두께 방향을 따라 제1절연층(180)의 관통하도록 형성될 수 있으나, 이 경우 데이터선(DL, 도 4 참조)이 제1그루브(410)를 통해 노출되지 않도록 데이터선(DL)은 다른 절연층으로 커버될 수 있다.
도 5a에 도시된 바와 같이 제1그루브(410)를 구비한 기판(100) 상에 중간층(220) 및 대향전극(230)이 형성될 때, 중간층(220) 및 대향전극(230) 중 적어도 어느 하나는 제1그루브(410)를 중심으로 단절될 수 있다. 이와 관련하여, 도 5b에서는 중간층(220) 및 대향전극(230)이 제1그루브(410)에 의해 단절된 것을 도시하고 있다.
중간층(220) 및 대향전극(230)은 마스크를 이용한 이베포레이션(evaporation) 법에 의해 증착될 수 있는데, 제1그루브(410)의 중심 축을 향해 연장된 층인 도전층(185)이 그 아래의 제1절연층(180)과 이루는 처마 구조(언더컷 구조)에 의해 중간층(220) 및 대향전극(230)은 단절된다. 제1그루브(410)는 도 7에 도시된 바와 같이 제1비디스플레이영역(NDA1)에서 개구(OP)를 전체적으로 둘러싼다. 따라서, 중간층(220) 및 대향전극(230)의 단절영역도 개구(OP)를 둘러싸는 고리 형상을 가질 수 있다.
제1무기봉지층(310)은 중간층(220) 및 대향전극(230)과 달리 스텝 커버리지가 상대적으로 우수하므로, 도 5b에 도시된 바와 같이 제1그루브(410)의 내측면을 전체적으로 커버하도록 단절없이 연속적으로 형성될 수 있다. 예컨대, 제1무기봉지층(310)은 제2절연층(190)의 측면, 도전층(185)의 상면과 측면 및 바닥면, 그리고 제1절연층(180)의 측면과 바닥면을 모두 커버할 수 있다.
유기봉지층(320)의 일부는 제1그루브(410) 내에 위치할 수 있다. 제1그루브(410)에 의해 중간층(220) 및 대향전극(230) 중 적어도 어느 하나가 단절되고, 제1그루브(410)의 내측공간을 제1무기봉지층(310) 및 유기봉지층(320)이 채움으로써 개구 형성 공정에서 발생될 수 있는 박막봉지층(300)의 박리 문제를 효과적으로 방지할 수 있다. 박막봉지층(300)과 그 아래의 구조물인 제1그루브(410)와의 결합력은 위치 별로 폭이 다르게 형성된 제1그루브의 형상(앵커(anchor) 형상)에 의해 더욱 증가될 수 있다.
도 6a를 참조하면, 제2그루브(420)도 제1그루브(410)와 유사하게 위치 별로 폭이 다르게 형성된 앵커 형상을 가질 수 있다.
제2그루브(420)는 다층 절연막(MIL)에 정의된다. 다층 절연막(MIL)은 앞서 도 4를 참조하여 설명한 기판(100), 버퍼층(110), 게이트절연층(130), 제1층간절연층(150) 및 제2층간절연층(170)을 포함할 수 있다. 도 6a에는 기판(100)의 제2기재층(103) 및 제2배리어층(104)이 다층 절연막(MIL)이 일부인 것을 도시한다.
제2그루브(420)는 다층 절연막(MIL)의 깊이 방향을 따라 소정의 깊이를 갖도록 형성될 수 있으며, 예컨대 제2층간절연층(170), 제1층간절연층(150), 게이트절연층(130), 버퍼층(110), 제2배리어층(104) 및 제2기재층(103)을 일부 제거하여 형성될 수 있다.
일 실시예로, 제2층간절연층(170), 제1층간절연층(150), 및 게이트절연층(130)의 적층체(이하 상층이라 함)는 앞서 도 4를 참조하여 설명한 디스플레이영역(DA)에서 소스 또는 드레인전극(S1, S2, D1, D2)과 반도체층(Act1, Act2)과의 콘택을 위한 콘택홀 형성 공정에서 제거될 수 있다. 이후, 버퍼층(110)과 제2배리어층(104)의 적층체(이하 중층이라 함) 및 제2기재층(103, 이하 하층이라 함)의 일부를 제거하는 공정이 진행될 수 잇다. 중층과 하층의 일부는 제1그루브(410)를 형성하는 공정(레이저, 식각 등)에서 제거될 수 있다.
중층의 개방영역의 제4폭(W4)은 중층의 아래에 있는 하층의 개방영역의 제5폭(W5) 보다 작게 형성된다. 상층의 개방영역의 제6폭(W6)은 제4폭(W4) 보다 크게 형성될 수 있다. 바꾸어 말하면, 중층의 내측 가장자리는 하층 및 상층의 내측 가장자리보다 제2그루브(420)의 중심 축을 향해 더 연장될 수 있다.
도 6a에 도시된 바와 같이 제2그루브(420)를 구비한 기판(100) 상에 중간층(220) 및 대향전극(230)이 형성될 때, 중간층(220) 및 대향전극(230) 중 적어도 어느 하나는 제2그루브(420)를 중심으로 단절될 수 있다. 이와 관련하여, 도 6에서는 중간층(220) 및 대향전극(230)이 제2그루브(420)에 의해 단절된 것을 도시하고 있다. 제2그루브(420)는 도 7에 도시된 바와 같이 제1비디스플레이영역(NDA1)에서 개구(OP)를 전체적으로 둘러싼다. 따라서, 중간층(220) 및 대향전극(230)의 단절영역도 개구(OP)를 둘러싸는 고리 형상을 가질 수 있다.
제1무기봉지층(310)은 앞서 설명한 바와 같이 스텝 커버리지가 상대적으로 우수하므로, 도 6b에 도시된 바와 같이 제2그루브(420)의 내측면을 전체적으로 커버하도록 단절없이 연속적으로 형성될 수 있다.
유기봉지층(320)은 도 6b에 도시된 바와 같이 복수의 제2그루브(420)가 위치하는 경우, 어느 하나의 제2그루브(420) 내에 위치할 수 있다. 그러나, 복수의 제2그루브(420)들 중 개구(OP)에 인접한 적어도 하나의 제2그루브(420)에 위치하지 않는다. 유기봉지층(320)은 도 4 및 도 8에 도시된 바와 같이 개구(OP)에 인접한 적어도 하나의 제2그루브(420)를 중심으로 단절된다. 예컨대, 유기봉지층(320)은 제2그루브(420)을 중심으로 상호 이격된 내측 부분과 외측 부분을 포함할 수 있으며, 내측 부분은 개구(OP) 주변을 둘러싸도록 고리 형상을 가질 수 있다. 개구(OP)로부터 디스플레이영역(DA)을 향하는 측면 방향을 따라 유기봉지층(320)을 통해 수분과 같은 이물질이 침투한다 하더라도, 유기봉지층(320)이 단절되어 있으므로 디스플레이영역(DA)의 유기발광다이오드으로 도달하는 것이 방지될 수 있다. 도
도 5a 및 도 5b를 참조하여 설명한 제1그루브(410)는 제3영역(A3)에 배치된 것을 중심으로 설명하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 도 4에 도시된 바와 같이, 제1영역(A1)에도 제1그루브(410)가 위치할 수 있다. 따라서 제1영역(A1)에서도 제1그루브(410)를 중심으로 중간층(220) 및 대향전극(230) 중 적어도 일부가 제거되고, 제1그루브(410) 내에 박막봉지층(300)의 일부가 위치하면서 박막봉지층(300)이 박리되는 것을 최소화할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 9를 참조하면, 디스플레이 장치(2)는 복수의 개구(OP)들을 포함할 수 있다. 개구(OP)들은 디스플레이영역(DA) 내에 위할 수 있다. 개구(OP)와 디스플레이영역(DA) 사이에는 제1비디스플레이영역(NDA1)이 배치되되, 제1비디스플레이영역(NDA1)은 개구(OP)를 둘러쌀 수 있다. 디스플레이영역(DA)은 제2비디스플레이영역(NDA2)으로 둘러싸일 수 있다. 각 개구(OP)를 중심으로 한 구조는 앞서 도 2 내지 도 8을 참조하여 설명한 바와 동일하므로, 중복 설명은 생략한다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이고, 도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치에서 개구 주변의 그루브를 발췌하여 나타낸 평면도이며, 도 12는 본 발명의 또 다른 실시예에 따른 디스플레이 장치에서 개구 주변의 유기봉지층을 발췌하여 나타낸 평면도이다.
도 10을 참조하면, 디스플레이 장치(3)는 복수의 개구(OP)들을 포함할 수 있다. 개구(OP)들은 디스플레이영역(DA) 내에 위할 수 있다. 개구(OP)와 디스플레이영역(DA) 사이에는 제1비디스플레이영역(NDA1)이 배치되되, 제1비디스플레이영역(NDA1)은 복수의 개구(OP)들을 전체적으로 둘러쌀 수 있다. 디스플레이영역(DA)은 제2비디스플레이영역(NDA2)으로 둘러싸일 수 있다.
도 11에 도시된 바와 같이, 제1비디스플레이영역(NDA1)에 배치된 복수의 개구(OP)들 각각은 제1 및 제2그루브(410, 420)에 의해 둘러싸인 구조일 수 있으며, 제1 및 제2그루브(410, 420)의 단면 구조는 앞서 도 4 내지 도 6b를 참조하여 설명한 바와 같다.
앞서 설명한 바와 같이 박막봉지층(300, 도4 참조)은 디스플레이영역(DA)뿐만 아니라 비디스플레이영역도 커버한다, 다만, 유기봉지층(320)의 경우 투습 경로를 제공할 수 있으므로 개구(OP)주변에서 불연속적으로 형성될 수 있다. 도 12를 참조하면, 유기봉지층(320)은 제1비디스플레이영역(NDA1)에 배치된 복수의 개구(OP)들 각각을 둘러싸는 제2그루브(420)을 중심으로 단절될 수 있다. 유기봉지층(320)은 제2그루브(420)을 중심으로 단절된 내측부분과 외측부분을 포함할 수 있으며, 유기봉지층(320)의 내측부분은 각 개구(OP)를 둘러싸는 고리 형상일 수 있다. 유기봉지층(320)의 외측부분은 내측부분에 대하여 소정의 간격 이격되어 배치된 채, 제1비디스플레이영역(NDA1) 중 이웃한 개구(OP) 사이의 영역 및 디스플레이영역(DA)을 커버할 수 있다.
도 1 내지 도 12에서는 개구(OP)가 원형인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 개구(OP)의 형상은 사각형과 같은 다각형 또는 타원형 등 다양한 형상을 가질 수 있으며, 개구(OP)의 개수도 다양하게 변경될 수 있음은 물론이다.
도 1 내지 도 12에서는 개구(OP)를 둘러싸는 제1비디스플레이영역(NDA1)이 개구(OP)의 형상을 따라 전체적으로 라운드진 형상을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 제1비디스플레이영역(NDA1)의 형상은 사각형과 같은 다각형 또는 타원형 등 다양한 형상을 가질 수 있으며, 그 형상을 제한할 것은 아니다.
도 1 내지 도 12에서는 디스플레이영역(DA)이 대략적으로 사각형인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 디스플레이영역(DA)은 삼각형, 오각형과 같은 다각형이거나, 원형 또는 타원형 등 다양한 형상을 가질 수 있다.이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 개구영역, 디스플레이영역, 및 상기 개구영역과 상기 디스플레이영역 사이의 비디스플레이영역을 포함하는 기판;
    상기 디스플레이영역에 위치하는 복수의 화소들을 포함하되, 각 화소는 화소전극, 상기 화소전극과 마주보는 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 구비하는, 화소 어레이;
    상기 비디스플레이영역에서 상기 개구영역을 우회하는 복수의 데이터선들;
    상기 복수의 데이터선들을 커버하는 제1절연층과 제2절연층;
    상기 제1절연층 및 상기 제2절연층 사이에 개재된 도전층; 및
    상기 화소 어레이를 커버하며, 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함하는 박막 봉지층;
    을 포함하되,
    상기 비디스플레이영역에는 상기 제1절연층, 상기 도전층, 및 상기 제2절연층에 정의된 제1그루브가 위치하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1그루브는 상기 복수의 데이터선들과 중첩하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1그루브에 대응하는 상기 도전층의 개방영역의 폭은 상기 제1절연층의 개방영역의 폭 보다 작은, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 중간층 및 상기 대향전극 중 적어도 어느 하나는 상기 개구를 향해 연장되되, 상기 도전층의 제1그루브를 중심으로 단절된, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 적어도 하나의 유기봉지층의 일부는 상기 제1그루브 내에 위치하는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 적어도 하나의 무기봉지층은, 상기 제1그루브의 내측면을 전체적으로 커버하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1그루브는 상기 개구를 둘러싸는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 기판과 상기 제1절연층 아래에 배치된 다층 절연막(multi-insulating layer)을 더 포함하고,
    상기 다층 절연막 및 상기 기판에 정의된 제2그루브를 더 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제2그루브는 상기 개구와 상기 제1그루브 사이에서 상기 개구를 둘러싸는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 적어도 하나의 유기봉지층은 상기 개구를 향해 연장되되, 상기 제2그루브를 중심으로 단절된, 디스플레이 장치.
  11. 제1항에 있어서,
    제2절연층은 상기 화소전극의 가장자리를 커버하는, 디스플레이 장치.
  12. 개구를 포함하는 기판;
    상기 기판 상에 위치하며 상기 개구를 둘러싸는 복수의 화소들을 포함하되, 각 화소는 화소전극, 상기 화소전극 상의 중간층, 및 중간층 상의 대향전극을 포함하는 표시요소를 구비한, 화소 어레이;
    상기 개구와 상기 화소 어레이 사이에 위치하며, 상기 개구의 가장자리를 따라 우회하는 복수의 데이터선들; 및
    상기 복수의 데이터선들 상에 배치되며, 제1그루브가 정의된 다층 막;
    을 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 중간층 및 상기 대향전극 중 적어도 어느 하나는 상기 제1그루브를 중심으로 단절된, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 다층 막은,
    제1개방영역을 갖는 제1층;
    상기 제1층의 아래에 배치되며 제2개방영역을 갖는 제2층;
    상기 제1층의 위에 배치되며, 제3개방영역을 갖는 제3층을 포함하되,
    상기 제1개방영역의 폭은 상기 제2개방영역의 폭 보다 작은, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1층은 상기 화소전극과 동일한 물질을 포함하고,
    상기 제2층과 상기 제3층은 절연 물질을 포함하는, 디스플레이 장치.
  16. 제13항에 있어서,
    상기 화소 어레이를 커버하며, 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함하는 박막 봉지층을 더 포함하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 적어도 하나의 유기봉지층의 일부는 상기 제1그루브 내에 위치하는, 디스플레이 장치.
  18. 제16항에 있어서,
    상기 적어도 하나의 유기봉지층은 상기 개구를 향하여 연장되되, 상기 개구와 상기 제1그루브 사이의 영역에서 단절된, 디스플레이 장치.
  19. 제12항에 있어서,
    상기 기판과 상기 다층 막 사이에 개재되는 멀티 다층 절연막(multi-insulating layer)을 더 포함하며, 상기 다층 절연막 및 상기 기판에 정의된 제2그루브를 더 포함하는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제2그루브는 상기 개구와 상기 제1그루브 사이에서 상기 개구를 둘러싸는, 디스플레이 장치.
PCT/KR2018/014378 2018-06-28 2018-11-21 디스플레이 장치 WO2020004730A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/050,817 US20210234125A1 (en) 2018-06-28 2018-11-21 Display device
CN201880094394.8A CN112262477A (zh) 2018-06-28 2018-11-21 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0074971 2018-06-28
KR1020180074971A KR102576994B1 (ko) 2018-06-28 2018-06-28 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2020004730A1 true WO2020004730A1 (ko) 2020-01-02

Family

ID=68985738

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/014378 WO2020004730A1 (ko) 2018-06-28 2018-11-21 디스플레이 장치

Country Status (4)

Country Link
US (1) US20210234125A1 (ko)
KR (1) KR102576994B1 (ko)
CN (1) CN112262477A (ko)
WO (1) WO2020004730A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9560480B2 (en) 2000-07-24 2017-01-31 Locator Ip, Lp Interactive advisory system
US10021514B2 (en) 2007-02-23 2018-07-10 Locator IP, L.P. Interactive advisory system for prioritizing content
US10362435B2 (en) 2006-01-19 2019-07-23 Locator IP, L.P. Interactive advisory system
CN112562586A (zh) * 2020-08-28 2021-03-26 京东方科技集团股份有限公司 显示面板及显示装置
US20220059626A1 (en) * 2020-08-24 2022-02-24 Samsung Display Co., Ltd. Display panel
CN115398514A (zh) * 2020-04-09 2022-11-25 夏普株式会社 显示装置及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111480246B (zh) * 2018-11-23 2022-10-25 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR102627937B1 (ko) * 2018-11-27 2024-01-23 삼성디스플레이 주식회사 표시 패널
CN110164916B (zh) * 2018-12-05 2021-02-02 京东方科技集团股份有限公司 显示面板、显示设备及制造显示面板的方法
CN110071121B (zh) * 2019-04-17 2020-09-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20210010778A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR20210028789A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210088042A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치
WO2022018846A1 (ja) * 2020-07-22 2022-01-27 シャープ株式会社 表示装置
KR20220055922A (ko) * 2020-10-27 2022-05-04 엘지디스플레이 주식회사 발광표시패널 및 이를 이용한 발광표시장치
WO2022226686A1 (zh) * 2021-04-25 2022-11-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114585149A (zh) * 2021-10-12 2022-06-03 友达光电股份有限公司 电路基板
CN114220934B (zh) * 2021-12-13 2024-05-14 武汉华星光电半导体显示技术有限公司 显示面板
CN116830830A (zh) * 2022-01-25 2023-09-29 京东方科技集团股份有限公司 阵列基板和显示设备
KR20230143271A (ko) * 2022-04-04 2023-10-12 삼성디스플레이 주식회사 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170114026A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 디스플레이 장치
KR20170117291A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20180025058A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180049296A (ko) * 2016-10-31 2018-05-11 엘지디스플레이 주식회사 관통 홀을 구비한 평판 표시장치
JP2018087863A (ja) * 2016-11-28 2018-06-07 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6114670B2 (ja) * 2013-09-19 2017-04-12 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置及び有機エレクトロルミネッセンス表示装置の製造方法
KR102214476B1 (ko) * 2014-03-17 2021-02-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
CN107565041B (zh) * 2016-06-30 2019-12-31 乐金显示有限公司 有机发光显示装置及其制造方法
JP2018189796A (ja) * 2017-05-02 2018-11-29 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170114026A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 디스플레이 장치
KR20170117291A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20180025058A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180049296A (ko) * 2016-10-31 2018-05-11 엘지디스플레이 주식회사 관통 홀을 구비한 평판 표시장치
JP2018087863A (ja) * 2016-11-28 2018-06-07 株式会社ジャパンディスプレイ 表示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11108582B2 (en) 2000-07-24 2021-08-31 Locator IP, L.P. Interactive weather advisory system
US10021525B2 (en) 2000-07-24 2018-07-10 Locator IP, L.P. Interactive weather advisory system
US10411908B2 (en) 2000-07-24 2019-09-10 Locator IP, L.P. Interactive advisory system
US9560480B2 (en) 2000-07-24 2017-01-31 Locator Ip, Lp Interactive advisory system
US10362435B2 (en) 2006-01-19 2019-07-23 Locator IP, L.P. Interactive advisory system
US10021514B2 (en) 2007-02-23 2018-07-10 Locator IP, L.P. Interactive advisory system for prioritizing content
US10616708B2 (en) 2007-02-23 2020-04-07 Locator Ip, Lp Interactive advisory system for prioritizing content
CN115398514A (zh) * 2020-04-09 2022-11-25 夏普株式会社 显示装置及其制造方法
CN115398514B (zh) * 2020-04-09 2023-08-29 夏普株式会社 显示装置及其制造方法
US20220059626A1 (en) * 2020-08-24 2022-02-24 Samsung Display Co., Ltd. Display panel
US11778865B2 (en) * 2020-08-24 2023-10-03 Samsung Display Co., Ltd. Display panel
CN112562586A (zh) * 2020-08-28 2021-03-26 京东方科技集团股份有限公司 显示面板及显示装置
US11532690B2 (en) 2020-08-28 2022-12-20 Boe Technology Group Co., Ltd. Display panel and display device
US11930676B2 (en) 2020-08-28 2024-03-12 Boe Technology Group Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
KR20200002051A (ko) 2020-01-08
CN112262477A (zh) 2021-01-22
KR102576994B1 (ko) 2023-09-12
US20210234125A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
WO2020004730A1 (ko) 디스플레이 장치
US11476246B2 (en) Display device
US11963415B2 (en) Display device including a power supply line that overlaps a driving circuit
KR20180137640A (ko) 표시 장치 및 표시 장치의 제조 방법
US20240147797A1 (en) Display device
WO2019124684A1 (en) Micro light emitting diode(led) display device
KR20200003336A (ko) 표시 패널 및 이를 포함하는 표시 장치
WO2014107007A1 (en) Oled micro-cavity structure and method of making
WO2020166793A1 (ko) 표시 패널
KR20190110170A (ko) 유기발광표시장치
WO2020085592A1 (ko) 디스플레이 장치
WO2020085625A1 (ko) 디스플레이 장치
KR20160091529A (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2020080613A1 (ko) 표시 장치 및 이의 제조 방법
KR20210010778A (ko) 플렉서블 디스플레이 장치
WO2020138665A1 (ko) 디스플레이 장치
EP4036982A2 (en) Display apparatus
WO2011071198A1 (ko) 트랜지스터와, 그를 포함하는 유기 전계 발광 표시 장치 및 평판 표시 장치
WO2020080603A1 (ko) 표시 장치 및 그의 제조 방법
WO2020122332A1 (ko) 디스플레이 장치
WO2020040378A1 (ko) 표시 장치의 제조 방법
US10714546B2 (en) Organic light-emitting display device having bank insulating layer
WO2022124535A1 (ko) 표시 장치
WO2023172113A1 (ko) 표시 장치 및 그 제조방법
WO2020036330A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18925008

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18925008

Country of ref document: EP

Kind code of ref document: A1