KR20190110170A - 유기발광표시장치 - Google Patents

유기발광표시장치 Download PDF

Info

Publication number
KR20190110170A
KR20190110170A KR1020180031707A KR20180031707A KR20190110170A KR 20190110170 A KR20190110170 A KR 20190110170A KR 1020180031707 A KR1020180031707 A KR 1020180031707A KR 20180031707 A KR20180031707 A KR 20180031707A KR 20190110170 A KR20190110170 A KR 20190110170A
Authority
KR
South Korea
Prior art keywords
layer
pattern
disposed
insulating layer
electrode
Prior art date
Application number
KR1020180031707A
Other languages
English (en)
Other versions
KR102638296B1 (ko
Inventor
박현애
김동수
이지은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180031707A priority Critical patent/KR102638296B1/ko
Priority to US16/291,306 priority patent/US10923546B2/en
Priority to CN201910203814.8A priority patent/CN110289282A/zh
Publication of KR20190110170A publication Critical patent/KR20190110170A/ko
Application granted granted Critical
Publication of KR102638296B1 publication Critical patent/KR102638296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3248—
    • H01L27/3258—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판; 상기 디스플레이영역에 배치되며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터; 상기 디스플레이영역에서 상기 박막트랜지스터를 덮으며, 상기 주변영역에 위치하는 제1개구를 포함하는 유기절연층; 상기 디스플레이영역에서 박막트랜지스터와 전기적으로 연결되며, 상기 유기절연층 상에 배치된 화소전극; 상기 주변영역에서 상기 유기절연층 상부 및 상기 제1개구 내부에 배치되며, 상기 화소전극과 동일물질로 구비된 도전층; 및 상기 기판과 상기 도전층 사이에서 상기 제1개구와 대응되도록 배치된 패턴부;을 포함하며,상기 패턴부은 상기 반도체층과 동일층에 배치된 제1패턴층, 상기 제1게이트전극과 동일층에 배치된 제2패턴층, 및 상기 소스전극과 동일층에 배치된 제3패턴층 중 적어도 하나를 포함하는, 유기발광표시장치를 개시한다.

Description

유기발광표시장치{Organic light-emitting display apparatus}
본 발명의 실시예들은 유기발광 디스플레이 장치에 관한 것으로서, 더 상세하게는 제조공정 또는 사용 중 화상이 품질이 열화되는 문제를 방지 또는 감소시킬 수 있는 유기발광 디스플레이 장치에 관한 것이다.
유기발광 디스플레이 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exciton)이 여기 상태(excited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 디스플레이 장치이다.
자발광형 디스플레이 장치인 유기발광 디스플레이 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 시야각, 콘트라스트(contrast), 응답 속도 등의 특성이 우수하기 때문에 그 응용 범위가 확대되고 있다.
유기발광 디스플레이 장치에 포함된 유기발광소자의 경우, 외부로부터 유입되거나 디스플레이 장치에 포함된 유기물 등에서 발생한 가스 또는 수분 등의 불순물에 의해서 품질이 열화될 수 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 구현되는 화상의 품질이 열화되는 문제를 방지 또는 감소시킬 수 있는 구조의 유기발광 디스플레이 장치를 제공하는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판; 상기 디스플레이영역에 배치되며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터; 상기 디스플레이영역에서 상기 박막트랜지스터를 덮으며, 상기 주변영역에 위치하는 제1개구를 포함하는 유기절연층; 상기 디스플레이영역에서 박막트랜지스터와 전기적으로 연결되며, 상기 유기절연층 상에 배치된 화소전극; 상기 주변영역에서 상기 유기절연층 상부 및 상기 제1개구 내부에 배치되며, 상기 화소전극과 동일물질로 구비된 도전층; 및 상기 기판과 상기 도전층 사이에서 상기 제1개구와 대응되도록 배치된 패턴부;를 포함하며, 상기 패턴부은 상기 반도체층과 동일층에 배치된 제1패턴층, 상기 제1게이트전극과 동일층에 배치된 제2패턴층, 및 상기 소스전극과 동일층에 배치된 제3패턴층 중 적어도 하나를 포함하는, 유기발광표시장치를 개시한다.
일 실시예에 있어서, 상기 패턴부은 상기 반도체층과 동일층에 배치된 제1패턴층, 상기 제1게이트전극과 동일층에 배치된 제2패턴층, 및 상기 드레인전극과 동일층에 배치된 제3패턴층 중 적어도 두 개의 층이 적층되며, 상기 적어도 두 개의 층 사이에는 상기 디스플레이영역까지 연장된 무기절연층이 구비될 수 있다.
일 실시예에 있어서, 상기 도전층과 상기 패턴부 사이에는 상기 디스플레이영역까지 연장된 무기절연층이 구비될 수 있다.
일 실시예에 있어서, 상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 유기절연층 상에 배치되는 뱅크층;을 더 포함하며, 상기 뱅크층은 상기 디스플레이영역에서 상기 화소전극의 중앙부를 노출하는 개구부, 및 상기 주변영역에서 상기 제1개구와 대응되는 제2개구를 구비할 수 있다.
일 실시예에 있어서, 상기 디스플레이영역에는 상기 게이트전극 및 상기 소스전극과 다른층에 배치된 제2전극;을 더 포함하며, 상기 패턴부은 상기 반도체층과 동일층에 배치된 제1패턴층, 상기 게이트전극과 동일층에 배치된 제2패턴층, 상기 드레인전극과 동일층에 배치된 제3패턴층, 상기 제2전극과 동일층에 배치된 제4패턴층 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 제2전극은 상기 게이트전극과 중첩 배치되어 스토리지 커패시터를 형성할 수 있다.
일 실시예에 있어서, 상기 유기절연층 상에 배치된 상부-유기절연층; 및 상기 상부-유기절연층 상에 배치된 추가배선;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 주변영역에서 상기 상부-유기절연층은 상기 제1개구를 노출하는 상부 개구가 정의될 수 있다.
일 실시예에 있어서, 상기 화소전극 상에 배치된 유기발광층을 포함하는 중간층; 및 상기 중간층 상에 배치된 대향전극;을 더 포함하며, 상기 도전층은 상기 대향전극과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 디스플레이영역 상에 배치된 봉지층;을 더 포함하며, 상기 봉지층은 제1무기봉지층, 유기봉지층, 및 제2무기봉지층이 순차 적층될 수 있다.
본 발명의 다른 실시예는, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판; 상기 디스플레이영역에 배치되며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터; 상기 디스플레이영역에서 상기 박막트랜지스터를 덮으며, 상기 주변영역에 위치하는 제1개구를 포함하는 유기절연층; 및 상기 기판 상에 상기 제1개구와 대응되도록 배치된 패턴부;을 포함하며, 상기 패턴부은 적어도 일부 중첩된 제1패턴층 및 제2패턴층을 포함하며, 상기 제1패턴층과 상기 제2패턴층 사이에는 상기 디스플레이영역과 상기 주변영역에 걸쳐 배치된 무기절연층;을 포함하는, 유기발광표시장치를 개시한다.
일 실시예에 있어서, 상기 유기절연층 상부 및 상기 제1개구 내부에 배치된 도전층; 및 상기 도전층과 상기 패턴부 사이에는 상기 디스플레이영역과 상기 주변영역에 걸쳐 배치된 상부 무기절연층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 디스플레이영역에 배치되며, 상기 박막트랜지스터와 전기적으로 연결되며 화소전극, 유기발광층을 포함하는 중간층 및 대향전극을 포함하는 유기발광소자;를 더 포함하며, 상기 도전층은 상기 화소전극과 동일물질로 형성되며, 상기 대향전극과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 유기절연층 상에 배치되는 뱅크층;을 더 포함하며, 상기 뱅크층은 상기 디스플레이영역에서 상기 화소전극의 중앙부를 노출하는 개구부, 및 상기 주변영역에서 상기 제1개구와 대응되는 제2개구를 구비할 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터와 중첩 배치되며, 제1전극 및 제2전극을 포함하는 스토리지 커패시터;를 더 포함하며, 상기 스토리지 커패시터는 제1전극은 상기 게이트전극과 일체(一體)로 형성될 수 있다.
일 실시예에 있어서, 상기 패턴부은 상기 반도체층과 동일층에 배치된 제1패턴층, 상기 게이트전극과 동일층에 배치된 제2패턴층, 및 상기 제2전극과 동일층에 배치된 제3패턴층, 및 상기 드레인전극과 동일층에 배치된 제4패턴층이 적어도 일부 중첩되어 구비될 수 있다.
일 실시예에 있어서, 상기 제1패턴층과 상기 제2패턴층 사이에는 제1게이트절연층, 상기 제2패턴층과 상기 제3패턴층 사이에는 제2게이트절연층, 상기 제3패턴층과 상기 제4패턴층 사이에는 층간절연층이 배치되며, 상기 제1게이트절연층, 상기 제2게이트절연층, 및 상기 층간절연층은 상기 디스플레이영역까지 연장될 수 있다.
일 실시예에 있어서, 상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 유기절연층 상에 배치된 상부-유기절연층; 을 더 포함하며, 상기 상부-유기절연층은 상기 주변영역에서 상기 제1개구를 노출하는 상부 개구가 정의될 수 있다.
일 실시예에 있어서, 상기 디스플레이영역에 상부-유기절연층 상에 배치된 추가배선;을 더 구비하며, 상기 패턴부은 상기 추가배선과 동일물질로 구비된 제5패턴층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 디스플레이영역 상에 배치된 봉지층;을 더 포함하며, 상기 봉지층은 제1무기봉지층, 유기봉지층, 및 제2무기봉지층이 순차 적층될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조공정 또는 사용 중 화상의 품질이 열화되는 문제를 방지 또는 감소시킨 유기발광 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1를 A-A'으로 자른 부분을 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 유기발광표시장치의 일부를 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시에에 따른 유기발광표시장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 A-A'선을 따라 취한 단면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 유기발광 디스플레이 장치(1)는 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 비디스플레이영역인 주변영역(PA)을 갖는 기판(110)을 구비한다.
기판(110)의 디스플레이영역(DA)에는 유기발광소자(organic light-emitting device, OLED)를 구비한 화소(PX)들이 배치될 수 있다. 화소(PX)는 유기발광소자를 제어하기 위한 복수의 박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)를 더 포함할 수 있다. 하나의 화소에 포함되는 박막트랜지스터(T1, T2)의 수는 2개 내지 7개 등 다양하게 변형될 수 있다.
기판(110)의 주변영역(PA)에는 디스플레이영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들이 위치할 수 있다. 주변영역(PA)에도 박막트랜지스터(미도시)가 구비될 수 있다. 주변영역(PA)에 배치되는 박막트랜지스터는 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
본 실시예에 있어서, 주변영역(PA)에는 유기절연층(118)에 정의된 제1개구(118h)가 디스플레이영역(DA)의 적어도 일부를 둘러싸도록 배치되고 있으며, 상기 제1개구(118h)와 대응되도록 패턴부(210)이 배치된다.
도 1에 있어서, 제1개구(118h)는 평명상에서 볼 때, 디스플레이영역(DA)의 좌측, 우측, 상측, 그리고 하측의 일부를 둘러싸며 배치되고 있는 것으로 도시하고 있다. 그러나, 본 실시예는 이에 한정되지 않는다. 예컨대, 제1개구(118h)는 디스플레이영역(DA)를 완전히 둘러싸며 배치되는 등 다양한 변형이 가능하다.
이하, 도 2를 참조하여, 본 발명의 실시예에 따른 유기발광표시장치에 포함된 구성들을 보다 상세히 설명하도록 한다.
기판(110)은 기판(110)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(110)은 플렉서블 기판일 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
버퍼층(111)은 기판(110) 상에 위치하여, 기판(110)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(110)상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(110)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다.
제1박막트랜지스터(T1)는 반도체층(A1), 게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함하고, 제2박막트랜지스터(T2) 반도체층(A2), 게이트전극(G2), 소스전극(S2), 드레인전극(D2)을 포함한다. 제1박막트랜지스터(T1) 은 유기발광소자(300)와 연결되어 유기발광소자(300)를 구동하는 구동 박막트랜지스터로 기능할 수 있다. 제2박막트랜지스터(T2)는 데이터선(DL)과 연결되어 스위칭 박막트랜지스터로 기능할 수 있다. 도면에서는 박막트랜지스터로 두 개를 도시하고 있으나, 이에 한장되지 않는다. 박막트랜지스터의 개수는 2 ~ 7 개 등 다양하게 변형될 수 있다.
반도체층(A1, A2)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1, A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(A1, A2) 상에는 제1게이트절연층(112)을 사이에 두고 게이트전극(G1, G2)이 배치된다. 게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1, G2)은 Mo의 단층일 수 있다.
제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
게이트전극(G1, G2)을 덮도록 제2게이트절연층(113)이 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
스토리지 커패시터(Cst)의 제1전극(CE1)은 제1박막트랜지스터(T1)와 중첩할 수 있다. 예컨대, 제1박막트랜지스터(T1)의 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1전극(CE1)으로의 기능을 수행할 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)은 제2게이트절연층(113)을 사이에 두고 제1전극(CE1)과 중첩한다. 이 경우, 제2게이트절연층(113)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다. 제2전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2전극(CE2) Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(115) 상에 배치된다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
주변영역(PA)에는 소스전극(S1, S2) 및 드레인전극(D1, D2)과 동일층에 배치된 배선(DL')이 배치될 수 있다. 상기 배선(DL')은 데이터 신호, 게이트 신호 또는 구동 전압 등을 전달하기 위한 배선으로 디스플레이영역(DA)의 데이터선(DL)이나 박막트랜지스터(T1, T2)와 전기적으로 연결될 수 있다.
소스전극(S1, S2)과 드레인전극(D1, D2) 상에는 유기절연층(118)이 위치하며, 유기절연층(118) 상에 유기발광소자(300)가 위치할 수 있다.
유기절연층(118)은 화소전극(310)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 유기절연층(118)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 유기절연층(118)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
유기절연층(118)은 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 주변영역(PA)에 걸쳐 기판(110) 상에 배치되며, 주변영역(PA)에서 층간절연층(115)을 노출하는 제1개구(118h)를 가질 수 있다. 이는 외부에서 침투한 불순물 등이 유기절연층(118)의 유기물질을 통해 디스플레이영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
기판(110)의 디스플레이영역(DA)에 있어서, 유기절연층(118) 상에는 유기발광소자(300)가 배치된다. 유기발광소자(300)는 화소전극(310), 유기발광층을 포함하는 중간층(320) 및 대향전극(330)을 포함한다.
유기절연층(118)에는 제1박막트랜지스터(T1)의 소스전극(S1) 및 드레인전극(D1) 중 어느 하나를 노출시키는 개구부가 존재하며, 화소전극(310)은 상기 개구부를 통해 소스전극(S1) 또는 드레인전극(D1)과 컨택하여 제1박막트랜지스터(T1)와 전기적으로 연결된다.
화소전극(310)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
유기절연층(118) 상에는 디스플레이영역(DA)과 주변영역(PA)에 걸쳐 뱅크층(119)이 배치될 수 있으며, 뱅크층(119)은 디스플레이영역(DA)에서 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록하는 개구부(119OP)를 가짐으로써 화소를 정의하는 역할을 할 수 있다. 또한, 뱅크층(119)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)의 사이의 거리를 증가시킴으로서 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 뱅크층(119)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
한편, 뱅크층(119)은 주변영역(PA)에 배치될 수 있다. 뱅크층(119)은 주변영역(PA)에서 유기절연층(118)의 제1개구(118h)를 노출하는 제2개구(119h)를 가질 수 있다. 즉, 제2개구(119h)의 폭은 제1개구(118h)의 폭보다 크게 구비되어 제2개구(119h) 내부에 대응되도록 제1개구(118h)가 배치될 수 있다. 일부 실시예에 있어서, 뱅크층(119)은 제1개구(118h)를 사이에 두고 분리되어 구비될 수 있다.
뱅크층(119)이 주변영역(PA)에서 제2개구(119h)를 구비하고 있는 바, 외부에서 침투한 불순물 등이 뱅크층(119)을 통해서 유입되는 것을 방지할 수 있다. 이에 따라, 유기발광 디스플레이 장치에서 구현되는 화상의 품질이 열화되는 것을 방지 또는 감소시킬 수 있다.
유기발광소자(300)의 중간층(320)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 중간층(320)은 복수의 화소전극(310) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(320)은 복수의 화소전극(310)에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향전극(330)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(330)은 디스플레이영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(320)과 뱅크층(119)의 상부에 배치될 수 있다. 대향전극(330)은 복수의 유기발광소자(300)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(310)에 대응할 수 있다.
상술한 바와 같이, 유기절연층(118) 및 뱅크층(119)은 디스플레이영역(DA) 및 주변영역(PA)에 걸쳐 기판(110) 상에 배치되고, 유기절연층(118)은 주변영역(PA) 내에 위치한 제1개구(118h)을 포함한다. 또한, 뱅크층(119)은 제1개구(118h)를 노출하는 제2개구(119h)를 포함할 수 있다. 즉, 제1개구(118h) 내부에는 뱅크층(119)을 구성하는 유기물질이 배치되지 않을 수 있다.
주변영역(PA)에 배치된 유기절연층(118)의 상부 및 제1개구(118h)의 내부에는 도전층(311)이 배치될 수 있다. 도전층(311)은 화소전극(310)과 동일층에 배치되며, 도전층(311)의 적어도 일부는 유기절연층(118)과 뱅크층(119) 사이에 배치될 수 있다. 도전층(311)은 화소전극(310)과 동일물질로 형성될 수 있으며, 제1개구(118h)를 완전히 덮을 수 있다. 도전층(311)의 일단은 대향전극(330)과 컨택되어, 대향전극(330)에 공통전압을 전달하는 배선의 역할을 할 수 있다.
한편, 유기절연층(118)의 제1개구(118h)와 대응되도록 패턴부(210)이 배치된다. 패턴부(210)은 반도체층(A1, A2)과 동일층에 동일물질로 형성된 제1패턴층(211), 게이트전극(G1, G2)와 동일층에 동일물질로 형성된 제2패턴층(212), 제2전극(CE2)과 동일층에 동일물질로 형성된 제3패턴층(213), 및 드레인전극(D1, D2)과 동일층에 동일물질로 형성된 제4패턴층(215) 중 적어도 하나를 포함할 수 있다.
도 2에 있어서는, 패턴부(210)이 제1패턴층(211), 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215)을 모두 포함하고 있는 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
한편, 제1패턴층(211), 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215)은 제1개구(118h)에 대응되도록 배치되는 바, 제1패턴층(211), 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215)은 서로 적어도 일부 중첩하며 적층되어 배치될 수 있다. 도 2에 있어서, 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215)의 폭이 제1개구(118h)의 폭보다 작게 도시되어, 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215)이 제1개구(118h)의 내부에 대응되도록 배치되고 있는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
예컨대, 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215)의 폭은 제1패턴층(211)과 같이 제1개구(118h)의 폭과 유사하거나, 또는 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215)의 폭은 제1개구(118h)의 폭보다 더 클 수 있는 등 다양한 변형이 가능하다. 또한, 제1패턴층(211)의 폭도 제1개구(118h)의 폭보다 크거나 작게 변형될 수 있다.
제1패턴층(211)은 버퍼층(111) 상에 배치되며, 제1패턴층(211)과 제2패턴층(212) 사이에는 제1게이트절연층(112), 제2패턴층(212)과 제3패턴층(213) 사이에는 제2게이트절연층(113), 제3패턴층(213)과 제4패턴층(215) 사이에는 층간절연층(115)가 배치될 수 있다. 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 기판(110) 상에서 디스플레이영역(DA)에서 주변영역(PA)까지 연속적으로 배치될 수 있다.
이와 같은, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 무기 절연층이라고 할 수 있으며, 이들은 무기물질로 구비되기에, 이를 통해 외부의 불순물이 침투되지 않으며, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)의 두께에 의해서 제1개구(118h)의 내부에 배치된 패턴부(210)의 높이(h)가 높아질 수 있다.
일부 실시예에서, 유기절연층(118)의 바닥면으로부터의 패턴부(210)의 높이(h)는 수 내지 수십 um 일 수 있다. 예컨대, 상기 높이(h)는 약 10 내지 15um 일 수 있다.
패턴부(210)는 유기절연층(118) 및 뱅크층(119)을 형성함에 있어서, 유기절연층(118)의 제1개구(118h) 및 뱅크층(119)의 제2개구(119h) 내부에 유기물질이 남지않고 모두 제거되게 하기 위해 도입된 것일 수 있다.
유기절연층(118)은 기판(110) 전면에 유기물질을 도포하고, 제1개구(118h)에 대응되는 영역에 노광 및 현상을 함으로써 형성될 수 있다. 이 때, 유기절연층(118)의 두께가 두꺼울 경우, 제1개구(118h)에 대응되는 영역의 유기물질이 모두 제거되지 않고 그 잔여물이 남을 수 있다.
마찬가지로, 뱅크층(119)은 제1개구(118h)를 구비하는 유기절연층(118)이 형성된 상태에서, 기판(110) 전면에 유기물질을 도포하고 제2개구(119h)에 대응되는 영역에 노광 및 현상을 함으로써 형성될 수 있다. 이 경우, 뱅크층(119)을 형성하는 유기물질은 제1개구(118h) 내부에 배치되게 되는 바, 제1개구(118h)의 깊이가 깊을 수록 뱅크층(119)을 형성하는 유기물질이 모두 제거되지 않고 그 잔여물이 남을 수 있다.
본 실시예에 있어서, 패턴부(210)는 제1개구(118h)와 대응되도록 배치되어 돌출되어 형성되는 바, 제1개구(118h)의 형성 및 제2개구(119h)의 형성시에 유기물질이 남지 않고 모두 제거될 수 있다.
만일, 제1개구(118h) 및/또는 제2개구(119h) 내부에 유기물질이 존재하게 된다면, 상기 유기물질을 통해서 외부의 불순물이 디스플레이영역(DA)을 침투될 수 있다. 그러나, 본 실시예에 있어서는 패턴부(210)를 구비하여, 제1개구(118h) 내부에는 유기절연층(118) 및 뱅크층(119)을 형성하는 유기물질이 배치되지 않는 바, 외부의 불순물이 디스플레이영역(DA)으로 침투되는 것을 방지할 수 있다. 이에 따라, 유기발광소자(300)의 열화를 방지할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 유기발광표시의 일부를 도시한 단면도이다. 구체적으로, 도 3은 제1개구(118h)가 배치된 영역을 중심으로 도시되고 있다. 도 3에 있어서, 도 2와 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 3을 참조하면, 유기발광표시장치는 주변영역(PA)에 제1개구(118h)가 정의된 유기절연층(118)을 포함하며, 상기 제1개구(118h)와 대응되도록 패턴부(210)을 포함한다. 또한, 주변영역에서 상기 유기절연층(118) 상부 및 상기 제1개구(118h) 내부에 배치되며, 상기 화소전극과 동일물질로 구비된 도전층(311) 및 상기 제1개구(118h)를 노출하는 제2개구(119h)를 구비한 뱅크층(119)을 포함할 수 있다.
패턴부(210)는 반도체층(A1, A2, 도 2 참조)과 동일층에 동일물질로 형성된 제1패턴층(211), 게이트전극(G1, G2, 도 2 참조)와 동일층에 동일물질로 형성된 제2패턴층(212), 제2전극(CE2, 도 2 참조)과 동일층에 동일물질로 형성된 제3패턴층(213), 및 드레인전극(D1, D2, 도 2 참조)과 동일층에 동일물질로 형성된 제4패턴층(215) 중 적어도 하나를 포함할 수 있다.
패턴부(210)는 상기 제1패턴층(211), 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215) 중 적어도 세개를 포함할 수 있다.
도 3에 있어서, 패턴부(210)는 제1패턴층(211), 제2패턴층(212), 및 제3패턴층(213)을 포함하는 것을 도시하고 있으나, 이에 한정되지 않는다. 예컨대, 패턴부(210)은 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215)으로 구성되거나, 제1패턴층(211), 제3패턴층(213), 및 제4패턴층(215)으로 구성될 수 있다. 또한, 패턴부(210)은 제1패턴층(211), 제2패턴층(212), 및 제4패턴층(215)로 구성될 수 있다.
패턴부(210)가 제1패턴층(211), 제2패턴층(212), 및 제3패턴층(213)으로 구성된 경우, 제3패턴층(213)의 상부, 즉, 제3패턴층(213)과 도전층(311) 사이에는 층간절연층(115)이 배치되며, 도전층(311)은 상기 층간절연층(115)와 직접적으로 컨택될 수 있다.
한편, 제1패턴층(211)은 버퍼층(111) 상에 배치되며, 제1패턴층(211)과 제2패턴층(212) 사이에는 제1게이트절연층(112), 제2패턴층(212)과 제3패턴층(213) 사이에는 제2게이트절연층(113)이 배치될 수 있다. 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 기판(110) 상에서 디스플레이영역(DA)에서 주변영역(PA)까지 연속적으로 배치될 수 있다.
이와 같은, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 무기물질로 구비되기에, 이를 통해 외부의 불순물이 침투되지 않으며, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)의 두께에 의해서 제1개구(118h)의 내부에 배치된 패턴부(210)의 높이(h)가 높아질 수 있다.
제1개구(118h)는 유기절연층(118)에 정의되어 유기절연층(118)의 적어도 일부를 주변영역(PA)에서 분리시키는 바, 외부의 불순물이 유기절연층(118)의 유기물질을 통해서 침투되는 것을 방지할 수 있다.
또한, 패턴부(210)는 제1개구(118h)에 대응되게 배치되어 제1개구(118h)에 대응하도록 단차를 형성할 수 있다. 이에 따라, 제1개구(118h)가 형성될 때 유기물질이 모두 제거될 수 있어, 잔막에 의한 불량을 방지할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 유기발광표시의 일부를 도시한 단면도이다. 구체적으로, 도 4는 제1개구(118h)가 배치된 영역을 중심으로 도시되고 있다. 도 4에 있어서, 도 2와 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 4의 유기발광표시장치는 주변영역(PA)에 제1개구(118h)가 정의된 유기절연층(118)을 포함하며, 상기 제1개구(118h)와 대응되도록 패턴부(210)을 포함한다. 또한, 주변영역에서 상기 유기절연층(118) 상부 및 상기 제1개구(118h) 내부에 배치되며, 상기 화소전극과 동일물질로 구비된 도전층(311) 및 상기 제1개구(118h)를 노출하는 제2개구(119h)를 구비한 뱅크층(119)을 포함할 수 있다.
패턴부(210)는 반도체층(A1, A2, 도 2 참조)과 동일층에 동일물질로 형성된 제1패턴층(211), 게이트전극(G1, G2, 도 2 참조)와 동일층에 동일물질로 형성된 제2패턴층(212), 제2전극(CE2, 도 2 참조)과 동일층에 동일물질로 형성된 제3패턴층(213), 및 드레인전극(D1, D2, 도 2 참조)과 동일층에 동일물질로 형성된 제4패턴층(215) 중 적어도 하나를 포함할 수 있다.
패턴부(210)는 상기 제1패턴층(211), 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215) 중 적어도 두 개를 포함할 수 있다.
도 4에 있어서, 패턴부(210)는 제2패턴층(212), 및 제3패턴층(213)을 포함하는 것을 도시하고 있으나, 이에 한정되지 않는다. 예컨대, 패턴부(210)는 제1패턴층(211) 및 제2패턴층(212)로 구성되거나, 제1패턴층(211) 및 제3패턴층(213)으로 구성될 수 있다. 또한, 패턴부(210)은 제1패턴층(211) 및 제4패턴층(215)로 구성되거나 제2패턴층(212) 및 제4패턴층(215) 구성될 수 있으며, 제3패턴층(213) 및 제4패턴층(215)로도 구성될 수 있다.
패턴부(210)가 제2패턴층(212), 및 제3패턴층(213)으로 구성된 경우, 제3패턴층(213)의 상부, 즉, 제3패턴층(213)과 도전층(311) 사이에는 층간절연층(115)이 배치되며, 도전층(311)은 상기 층간절연층(115)와 직접적으로 컨택될 수 있다.
한편, 제2패턴층(212)은 제1게이트절연층(112) 상에 배치되며, 제2패턴층(212)과 제3패턴층(213) 사이에는 제2게이트절연층(113)이 배치될 수 있다. 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 기판(110) 상에서 디스플레이영역(DA)에서 주변영역(PA)까지 연속적으로 배치될 수 있다. 이와 같은, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 무기물질로 구비되기에, 이를 통해 외부의 불순물이 침투되지 않으며, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)의 두께에 의해서 제1개구(118h)의 내부에 배치된 패턴부(210)의 높이(h)가 높아질 수 있다.
제1개구(118h)는 유기절연층(118)에 정의되어 유기절연층(118)의 적어도 일부를 주변영역(PA)에서 분리시키는 바, 외부의 불순물이 유기절연층(118)의 유기물질을 통해서 침투되는 것을 방지할 수 있다.
또한, 패턴부(210)는 제1개구(118h)에 대응되게 배치되어 제1개구(118h)에 대응하도록 단차를 형성할 수 있다. 이에 따라, 제1개구(118h)가 형성될 때 유기물질이 모두 제거될 수 있어, 잔막에 의한 불량을 방지할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 도시한 단면도이다. 구체적으로, 도 5는 제1개구(118h)가 배치된 영역을 중심으로 도시되고 있다. 도 5에 있어서, 도 2와 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 5를 참조하면, 유기발광표시장치는 주변영역(PA)에 제1개구(118h)가 정의된 유기절연층(118)을 포함하며, 상기 제1개구(118h)와 대응되도록 패턴부(210)을 포함한다. 또한, 주변영역에서 상기 유기절연층(118) 상부 및 상기 제1개구(118h) 내부에 배치되며, 상기 화소전극과 동일물질로 구비된 도전층(311) 및 상기 제1개구(118h)를 노출하는 제2개구(119h)를 구비한 뱅크층(119)을 포함할 수 있다.
패턴부(210)는 반도체층(A1, A2, 도 2 참조)과 동일층에 동일물질로 형성된 제1패턴층(211), 게이트전극(G1, G2, 도 2 참조)와 동일층에 동일물질로 형성된 제2패턴층(212), 제2전극(CE2, 도 2 참조)과 동일층에 동일물질로 형성된 제3패턴층(213), 및 드레인전극(D1, D2, 도 2 참조)과 동일층에 동일물질로 형성된 제4패턴층(215) 중 적어도 하나를 포함할 수 있다.
패턴부(210)는 상기 제1패턴층(211), 제2패턴층(212), 제3패턴층(213), 및 제4패턴층(215) 중 적어도 하나를 포함할 수 있다.
도 5에 있어서, 패턴부(210)는 제2패턴층(212)으로 구비되는 것을 도시하고 있으나, 이에 한정되지 않는다. 예컨대, 패턴부(210)는 제1패턴층(211)으로 구성되거나, 제3패턴층(213) 또는 제4패턴층(215)으로 구성될 수 있다.
패턴부(210)가 제2패턴층(212)으로 구성된 경우, 제2패턴층(212)의 상부, 즉, 제2패턴층(212)과 도전층(311) 사이에는 제2게이트절연층(113) 및 층간절연층(115)이 배치되며, 도전층(311)은 상기 층간절연층(115)와 직접적으로 컨택될 수 있다.
한편, 제2패턴층(212)은 제1게이트절연층(112) 상에 배치될 수 있다. 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 기판(110) 상에서 디스플레이영역(DA)에서 주변영역(PA)까지 연속적으로 배치될 수 있다. 이와 같은, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 무기물질로 구비되기에, 이를 통해 외부의 불순물이 침투되지 않으며, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)의 두께에 의해서 제1개구(118h)의 내부에 배치된 패턴부(210)의 높이(h)가 높아질 수 있다.
제1개구(118h)는 유기절연층(118)에 정의되어 유기절연층(118)의 적어도 일부를 주변영역(PA)에서 분리시키는 바, 외부의 불순물이 유기절연층(118)의 유기물질을 통해서 침투되는 것을 방지할 수 있다.
또한, 패턴부(210)는 제1개구(118h)에 대응되게 배치되어 제1개구(118h)에 대응하도록 단차를 형성할 수 있다. 이에 따라, 제1개구(118h)가 형성될 때 유기물질이 모두 제거될 수 있어, 잔막에 의한 불량을 방지할 수 있다.
도 3 내지 도 5에서와 같이, 본 실시예들에 의한 패턴부(210)는 다양하게 구비될 수 있으며, 패턴부(210)에 포함되는 구성들은 유기절연층(118)의 두께에 따라 다양하게 조절될 수 있다.
도 6는 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 도시한 단면도이다. 도 6에 있어서, 도 2와 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 6의 유기발광표시장치에 있어서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩되지 않게 배치될 수 있다. 이 경우, 제2게이트절연층(113, 도 2 참조)은 생략될 수 있다.
스토리지 커패시터(Cst)의 제1전극(CE1)은 게이트전극(G1, G2)과 동일 층에 동일 물질로 형성되며, 제2전극(CE2)은 소스전극(S1, S2) 및 드레인전극(D1, D2)과 동일 층에 동일 물질로 형성될 수 있으며, 층간절연층(115)이 유전체로서의 기능을 수행할 수 있다.
또한 도 6의 유기발광표시장치는 주변영역(PA)에 제1개구(118h)가 정의된 유기절연층(118)을 포함하며, 상기 제1개구(118h)와 대응되도록 패턴부(210)을 포함한다. 또한, 주변영역에서 상기 유기절연층(118) 상부 및 상기 제1개구(118h) 내부에 배치되며, 상기 화소전극과 동일물질로 구비된 도전층(311) 및 상기 제1개구(118h)를 노출하는 제2개구(119h)를 구비한 뱅크층(119)을 포함할 수 있다.
패턴부(210)는 반도체층(A1, A2)과 동일층에 동일물질로 형성된 제1패턴층(211), 게이트전극(G1, G2)과 동일층에 동일물질로 형성된 제2패턴층(212), 및 드레인전극(D1, D2)과 동일층에 동일물질로 형성된 제4패턴층(215) 중 적어도 하나를 포함할 수 있다.
도 6에서는 패턴부(210)가 제1패턴층(211), 제2패턴층(212), 및 제4패턴층(215)이 모두 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 패턴부(210)은 제1패턴층(211), 제2패턴층(212), 및 제4패턴층(215) 중 하나로만 구비될 수 있으며, 제1패턴층(211), 제2패턴층(212), 및 제4패턴층(215) 중 두 개로만 구비될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 도시한 단면도이다. 도 7에 있어서, 도 2와 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 7을 참조하면, 유기발광표시장치는 유기절연층(118) 상부에 상부-유기절연층(118')을 더 포함할 수 있다. 또한, 상부-유기절연층(118')에는 추가배선(PL) 및 연결배선(CM)이 더 포함될 수 있다.
상부-유기절연층(118')은 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 주변영역(PA)에 걸쳐 기판(110) 상에 배치되며, 주변영역(PA)에서 유기절연층(118)에 정의된 제1개구(118h)를 노출하는 상부 개구(118h')을 포함할 수 있다. 이는 외부에서 침투한 불순물 등이 상부-유기절연층(118')의 유기물질을 통해 디스플레이영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
상부-유기절연층(118')은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 상부-유기절연층(118')은 단층 또는 다층 구조로 형성될 수 있다.
유기절연층(118) 상에 배치된 추가배선(PL)은 구동전압을 전달하는 구동전압선 또는 데이터 신호를 전달하는 데이터선으로 기능할 수 있다. 추가배선(PL)은 유기절연층(118)에 정의된 컨택홀(미도시)을 통해서 데이터선(DL)과 연결될 수 있다. 또한, 유기절연층(118) 상에 배치된 연결배선(CM)을 통해서 유기발광소자(OLED)의 화소전극(310)과 제1박막트랜지스터(T1)이 연결될 수 있다. 추가배선(PL) 및 연결배선(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다.
주변영역(PA)에 배치된 상부-유기절연층(118')의 상부, 상부 개구(118h') 및 제1개구(118h)의 내부에는 도전층(311)이 배치될 수 있다. 도전층(311)은 화소전극(310)과 동일층에 배치되며, 도전층(311)의 적어도 일부는 유기절연층(118)과 뱅크층(119) 사이에 배치될 수 있다. 도전층(311)은 화소전극(310)과 동일물질로 형성될 수 있으며, 상부 개구(118h') 및 제1개구(118h)을 완전히 덮을 수 있다. 도전층(311)의 일단은 대향전극(330)과 컨택되어, 대향전극(330)에 공통전압을 전달하는 배선의 역할을 할 수 있다.
한편, 상부 개구(118h') 및 제1개구(118h)와 대응되도록 패턴부(210)이 배치된다. 패턴부(210)은 반도체층(A1, A2)과 동일층에 동일물질로 형성된 제1패턴층(211), 게이트전극(G1, G2)와 동일층에 동일물질로 형성된 제2패턴층(212), 제2전극(CE2)과 동일층에 동일물질로 형성된 제3패턴층(213), 드레인전극(D1, D2)과 동일층에 동일물질로 형성된 제4패턴층(215), 추가배선(PL)과 동일물질로 형성된 제5패턴층(216) 중 적어도 하나를 포함할 수 있다.
도 7에 있어서는, 패턴부(210)이 제1패턴층(211), 제2패턴층(212), 제3패턴층(213), 제4패턴층(215), 및 제5패턴층(216)을 모두 포함하고 있는 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 패턴부(210)는 제1패턴층(211), 제2패턴층(212), 제3패턴층(213), 제4패턴층(215), 제5패턴층(216) 중 하나 또는 그 이상의 조합으로 다양하게 구성될 수 있다.
본 실시예에서, 상부 개구(118h') 및 제1개구(118h)는 상부-유기절연층(118') 및 유기절연층(118)의 적어도 일부를 주변영역(PA)에서 내측과 외측으로 분리시키는 바, 외부의 불순물이 상부-유기절연층(118') 및 유기절연층(118)의 유기물질을 통해서 침투되는 것을 방지할 수 있다.
또한, 패턴부(210)는 상부 개구(118h') 및 제1개구(118h)에 대응되게 배치되어 제1개구(118h)에 대응하도록 단차를 형성할 수 있다. 이에 따라, 제1개구(118h), 상부 개구(118h'), 및 제2개구(119h)가 형성될 때 제1개구(118h), 상부 개구(118h'), 및 제2개구(119h) 내부의 유기물질이 모두 제거될 수 있어, 잔막에 의한 불량을 방지할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 일부를 도시한 단면도이다. 도 8에 있어서, 도 2와 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 유기발광표시장치는 디스플레이영역(DA)을 밀봉하는 봉지층(400)을 더 포함할 수 있다. 봉지층(400)은 디스플레이영역(DA)에 배치되는 디스플레이소자 등을 덮어 외부의 수분이나 산소로 부터 유기발광소자(300) 등을 보호하는 역할을 할 수 있다. 봉지층(400)은 디스플레이영역(DA)를 덮으며 표시영역(DA) 외측까지 일부 연장될 수 있다. 이러한 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 세라믹, 금속산화물, 금속질화물, 금속탄화물, 금속산질화물, 인듐산화물(In2O3), 주석 산화물(SnO2), 인듐 주석 산화물(ITO), 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캡핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 8에 도시된 것과 같이 그 상면이 평탄하지 않게 된다.
유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮는데, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 아크릴, 메타아크릴(metacrylic), 폴리에스터, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
이러한 유기봉지층(420)은 형성시 유동성이 있기에, 기판(110)의 가장자리 방향으로 흐를 수 있다. 이 경우, 유기봉지층(420)의 흐름을 차단하는 댐부를 형성할 수 있다. 본 실시예에서, 제1개구(118h)의 외측에 형성된 유기절연층(118) 및 뱅크층(119)은 이러한 댐부로써의 역할을 할 수 있다.
제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 세라믹, 금속산화물, 금속질화물, 금속탄화물, 금속산질화물, 인듐산화물(In2O3), 주석 산화물(SnO2), 인듐 주석 산화물(ITO), 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2무기봉지층(430)은 도시된 바와 같이 디스플레이영역(DA) 외측에 위치한 그 가장자리에서 제1무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
봉지층(400) 상부에는 터치스크린층, 편광필름 등 다양한 기능층이 더 포함될 수 있으며, 대향전극(330)과 봉지층(400) 사이에는 광효율을 향상시키기 위한 캐핑층이 더 포함될 수 있다.
도 8에 있어서, 유기발광표시장치가 봉지층(400)에 의해서 밀봉되는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 유기발광표시장치는 기판(110)에 대향하는 밀봉 기판이 배치되고, 주변영역(PA)에서 기판(110)과 밀봉기판을 프릿 등의 실링재로 부착하는 방식으로 밀봉될 수도 있다.
여태까지, 본 발명의 실시예에 적용될 수 있는 실시예들을 설명하였다. 이와 같은 실시예들은 별도의 실시예로 구현될 수도 있고, 서로 조합된 실시예로 구현될 수 있다. 예컨대, 도 8에서 예로 들어 설명한 봉지층(400)이 배치된 실시예에 대해서 도 2 내지 도 7을 예로 들어 설명한 실시예에 적용할 수 있는 등 다양한 조합이 가능하다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 기판 111: 버퍼층
112: 제1게이트절연층 113: 제2게이트절연층
115: 층간절연층 118: 유기절연층
118': 상부-유기절연층 119: 뱅크층
210: 패턴부
211: 제1패턴층 212: 제2패턴층
213: 제3패턴층 215: 제4패턴층
300: 유기발광소자 310: 화소전극
311: 도전층 320: 중간층

Claims (20)

  1. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 디스플레이영역에 배치되며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터;
    상기 디스플레이영역에서 상기 박막트랜지스터를 덮으며, 상기 주변영역에 위치하는 제1개구를 포함하는 유기절연층;
    상기 디스플레이영역에서 박막트랜지스터와 전기적으로 연결되며, 상기 유기절연층 상에 배치된 화소전극;
    상기 주변영역에서 상기 유기절연층 상부 및 상기 제1개구 내부에 배치되며, 상기 화소전극과 동일물질로 구비된 도전층; 및
    상기 기판과 상기 도전층 사이에서 상기 제1개구와 대응되도록 배치된 패턴부;을 포함하며,
    상기 패턴부은 상기 반도체층과 동일층에 배치된 제1패턴층, 상기 게이트전극과 동일층에 배치된 제2패턴층, 및 상기 소스전극과 동일층에 배치된 제3패턴층 중 적어도 하나를 포함하는, 유기발광표시장치.
  2. 제1항에 있어서,
    상기 패턴부은 상기 제1패턴층, 상기 제2패턴층, 및 상기 제3패턴층 중 적어도 두 개의 층이 적층되며, 상기 적어도 두 개의 층 사이에는 상기 디스플레이영역까지 연장된 무기절연층이 구비된, 유기발광표시장치.
  3. 제1항에 있어서,
    상기 도전층과 상기 패턴부 사이에는 상기 디스플레이영역까지 연장된 무기절연층이 구비된, 유기발광표시장치.
  4. 제1항에 있어서,
    상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 유기절연층 상에 배치되는 뱅크층;을 더 포함하며,
    상기 뱅크층은 상기 디스플레이영역에서 상기 화소전극의 중앙부를 노출하는 개구부, 및 상기 주변영역에서 상기 제1개구와 대응되는 제2개구를 구비한, 유기발광표시장치.
  5. 제1항에 있어서,
    상기 디스플레이영역에는 상기 게이트전극 및 상기 소스전극과 다른층에 배치된 제2전극;을 더 포함하며,
    상기 패턴부은 상기 제1패턴층, 상기 제2패턴층, 상기 제3패턴층, 및 상기 제2전극과 동일층에 배치된 제4패턴층 중 적어도 하나를 포함하는, 유기발광표시장치.
  6. 제5항에 있어서,
    상기 제2전극은 상기 게이트전극과 중첩 배치되어 스토리지 커패시터를 형성하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 유기절연층 상에 배치된 상부-유기절연층; 및
    상기 상부-유기절연층 상에 배치된 추가배선;을 더 포함하는, 유기발광표시장치.
  8. 제7항에 있어서,
    상기 주변영역에서 상기 상부-유기절연층은 상기 제1개구를 노출하는 상부 개구가 정의된, 유기발광표시장치.
  9. 제1항에 있어서,
    상기 화소전극 상에 배치된 유기발광층을 포함하는 중간층; 및
    상기 중간층 상에 배치된 대향전극;을 더 포함하며,
    상기 도전층은 상기 대향전극과 전기적으로 연결된, 유기발광표시장치.
  10. 제1항에 있어서,
    상기 디스플레이영역 상에 배치된 봉지층;을 더 포함하며,
    상기 봉지층은 제1무기봉지층, 유기봉지층, 및 제2무기봉지층이 순차적층된, 유기발광표시장치.
  11. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 디스플레이영역에 배치되며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터;
    상기 디스플레이영역에서 상기 박막트랜지스터를 덮으며, 상기 주변영역에 위치하는 제1개구를 포함하는 유기절연층; 및
    상기 기판 상에 상기 제1개구와 대응되도록 배치된 패턴부;을 포함하며,
    상기 패턴부은 적어도 일부 중첩된 제1패턴층 및 제2패턴층을 포함하며, 상기 제1패턴층과 상기 제2패턴층 사이에는 상기 디스플레이영역과 상기 주변영역에 걸쳐 배치된 무기절연층;을 포함하는, 유기발광표시장치.
  12. 제11항에 있어서,
    상기 유기절연층 상부 및 상기 제1개구 내부에 배치된 도전층; 및
    상기 도전층과 상기 패턴부 사이에는 상기 디스플레이영역과 상기 주변영역에 걸쳐 배치된 상부 무기절연층;을 더 포함하는, 유기발광표시장치.
  13. 제12항에 있어서,
    상기 디스플레이영역에 배치되며, 상기 박막트랜지스터와 전기적으로 연결되며 화소전극, 유기발광층을 포함하는 중간층 및 대향전극을 포함하는 유기발광소자;를 더 포함하며,
    상기 도전층은 상기 화소전극과 동일물질로 형성되며, 상기 대향전극과 전기적으로 연결된, 유기발광표시장치.
  14. 제13항에 있어서,
    상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 유기절연층 상에 배치되는 뱅크층;을 더 포함하며,
    상기 뱅크층은 상기 디스플레이영역에서 상기 화소전극의 중앙부를 노출하는 개구부, 및 상기 주변영역에서 상기 제1개구와 대응되는 제2개구를 구비한, 유기발광표시장치.
  15. 제11항에 있어서,
    상기 박막트랜지스터와 중첩 배치되며, 제1전극 및 제2전극을 포함하는 스토리지 커패시터;를 더 포함하며,
    상기 스토리지 커패시터는 제1전극은 상기 게이트전극과 일체(一體)로 형성된, 유기발광표시장치.
  16. 제15항에 있어서,
    상기 패턴부은 상기 반도체층과 동일층에 배치된 제1패턴층, 상기 게이트전극과 동일층에 배치된 제2패턴층, 및 상기 제2전극과 동일층에 배치된 제3패턴층, 및 상기 드레인전극과 동일층에 배치된 제4패턴층이 적어도 일부 중첩되어 구비된, 유기발광표시장치.
  17. 제16항에 있어서,
    상기 제1패턴층과 상기 제2패턴층 사이에는 제1게이트절연층, 상기 제2패턴층과 상기 제3패턴층 사이에는 제2게이트절연층, 상기 제3패턴층과 상기 제4패턴층 사이에는 층간절연층이 배치되며,
    상기 제1게이트절연층, 상기 제2게이트절연층, 및 상기 층간절연층은 상기 디스플레이영역까지 연장된, 유기발광표시장치.
  18. 제11항에 있어서,
    상기 디스플레이영역과 상기 주변영역에 걸쳐 상기 유기절연층 상에 배치된 상부-유기절연층; 을 더 포함하며,
    상기 상부-유기절연층은 상기 주변영역에서 상기 제1개구를 노출하는 상부 개구가 정의된, 유기발광표시장치.
  19. 제18항에 있어서,
    상기 디스플레이영역에 상부-유기절연층 상에 배치된 추가배선;을 더 구비하며, 상기 패턴부은 상기 추가배선과 동일물질로 구비된 제5패턴층;을 더 포함하는,유기발광표시장치.
  20. 제11항에 있어서,
    상기 디스플레이영역 상에 배치된 봉지층;을 더 포함하며,
    상기 봉지층은 제1무기봉지층, 유기봉지층, 및 제2무기봉지층이 순차 적층된, 유기발광표시장치.
KR1020180031707A 2018-03-19 2018-03-19 유기발광표시장치 KR102638296B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180031707A KR102638296B1 (ko) 2018-03-19 2018-03-19 유기발광표시장치
US16/291,306 US10923546B2 (en) 2018-03-19 2019-03-04 Organic light-emitting display device
CN201910203814.8A CN110289282A (zh) 2018-03-19 2019-03-18 有机发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180031707A KR102638296B1 (ko) 2018-03-19 2018-03-19 유기발광표시장치

Publications (2)

Publication Number Publication Date
KR20190110170A true KR20190110170A (ko) 2019-09-30
KR102638296B1 KR102638296B1 (ko) 2024-02-20

Family

ID=67906108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180031707A KR102638296B1 (ko) 2018-03-19 2018-03-19 유기발광표시장치

Country Status (3)

Country Link
US (1) US10923546B2 (ko)
KR (1) KR102638296B1 (ko)
CN (1) CN110289282A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532691B2 (en) 2019-12-30 2022-12-20 Lg Display Co., Ltd. Transparent display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057142A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
KR20200108176A (ko) * 2019-03-07 2020-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210021218A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치
US11430853B2 (en) * 2019-08-27 2022-08-30 Boe Technology Group Co., Ltd. Display substrate having connection electrode pattern surround first electrode pattern and including at least two of plural of connecting electrodes which are block shapes separated from each other, manufacturing method thereof and display device having the same
WO2021035548A1 (zh) 2019-08-27 2021-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20210045554A (ko) * 2019-10-16 2021-04-27 삼성디스플레이 주식회사 표시 장치
KR20210085630A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치
KR20220076082A (ko) * 2020-11-30 2022-06-08 엘지디스플레이 주식회사 전계발광 표시장치
JP2024016357A (ja) * 2022-07-26 2024-02-07 株式会社Joled 表示パネル、表示装置、及び、表示パネルの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060125634A (ko) * 2002-03-05 2006-12-06 산요덴키가부시키가이샤 표시 장치
KR20070015327A (ko) * 2005-07-30 2007-02-02 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
KR20090040217A (ko) * 2007-10-19 2009-04-23 소니 가부시끼 가이샤 표시 장치
KR20150046646A (ko) * 2013-10-22 2015-04-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160032800A (ko) * 2014-09-16 2016-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4593179B2 (ja) 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
EP1760776B1 (en) 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
KR100786294B1 (ko) 2006-06-08 2007-12-18 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR101810047B1 (ko) * 2011-07-28 2017-12-19 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5909746B2 (ja) * 2011-11-30 2016-05-11 株式会社Ｊｏｌｅｄ 半導体装置及び表示装置
CN104716156A (zh) * 2013-12-13 2015-06-17 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
KR102366566B1 (ko) * 2014-10-16 2022-02-25 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102457204B1 (ko) * 2015-08-27 2022-10-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102471111B1 (ko) * 2015-11-23 2022-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102465377B1 (ko) 2016-02-12 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102591636B1 (ko) 2016-03-24 2023-10-20 삼성디스플레이 주식회사 유기발광 디스플레이 장치
JP2018049209A (ja) * 2016-09-23 2018-03-29 株式会社ジャパンディスプレイ 表示装置
JP7048292B2 (ja) * 2017-12-14 2022-04-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060125634A (ko) * 2002-03-05 2006-12-06 산요덴키가부시키가이샤 표시 장치
KR20070015327A (ko) * 2005-07-30 2007-02-02 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
KR20090040217A (ko) * 2007-10-19 2009-04-23 소니 가부시끼 가이샤 표시 장치
KR20150046646A (ko) * 2013-10-22 2015-04-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160032800A (ko) * 2014-09-16 2016-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532691B2 (en) 2019-12-30 2022-12-20 Lg Display Co., Ltd. Transparent display device
US11903286B2 (en) 2019-12-30 2024-02-13 Lg Display Co., Ltd. Transparent display device

Also Published As

Publication number Publication date
US20190288046A1 (en) 2019-09-19
KR102638296B1 (ko) 2024-02-20
CN110289282A (zh) 2019-09-27
US10923546B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
KR102638296B1 (ko) 유기발광표시장치
US11450718B2 (en) Display apparatus and method of manufacturing the same
US11825686B2 (en) Display apparatus including a peripheral crack detection circuit
KR102595919B1 (ko) 디스플레이 장치
KR102639567B1 (ko) 디스플레이 장치
US20200227489A1 (en) Organic light-emitting display apparatus
US20180226483A1 (en) Display device
US20240147797A1 (en) Display device
US20200365674A1 (en) Display device
KR102603872B1 (ko) 디스플레이 장치 및 그 제조방법
US20200328376A1 (en) Display device
KR20200102580A (ko) 표시 장치 및 표시 장치의 제조방법
KR20200058643A (ko) 유기발광표시장치
KR102661467B1 (ko) 디스플레이 장치 및 이의 제조 방법
KR20210010778A (ko) 플렉서블 디스플레이 장치
CN112913045B (zh) 显示装置
US11871608B2 (en) Display device
US10714546B2 (en) Organic light-emitting display device having bank insulating layer
US20230389362A1 (en) Display apparatus and method of manufacturing the same
KR20220163910A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20210135386A (ko) 디스플레이 장치 및 그 제조 방법
KR20180039801A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant