WO2020085625A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2020085625A1
WO2020085625A1 PCT/KR2019/009626 KR2019009626W WO2020085625A1 WO 2020085625 A1 WO2020085625 A1 WO 2020085625A1 KR 2019009626 W KR2019009626 W KR 2019009626W WO 2020085625 A1 WO2020085625 A1 WO 2020085625A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
organic
inorganic
film
display device
Prior art date
Application number
PCT/KR2019/009626
Other languages
English (en)
French (fr)
Inventor
홍종호
김상우
신재민
박준형
Original Assignee
삼성디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이주식회사 filed Critical 삼성디스플레이주식회사
Priority to EP19875076.2A priority Critical patent/EP3872884A4/en
Priority to US17/288,317 priority patent/US12010906B2/en
Priority to CN201980069968.0A priority patent/CN112913045B/zh
Publication of WO2020085625A1 publication Critical patent/WO2020085625A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a display device, and more particularly, to a display device capable of displaying a high quality image even under high temperature conditions.
  • the organic light emitting display device has attracted attention as a next-generation display device because it has a wide viewing angle, excellent contrast, and a fast response speed.
  • an organic light emitting display device operates by forming thin film transistors and organic light emitting devices on a substrate, and the organic light emitting devices emit light by themselves.
  • the organic light emitting display device stacks a plurality of inorganic films including a thin film transistor on a substrate, and forms an organic light emitting device and a plurality of organic films on the top.
  • Such an organic light emitting display device may be used as a display unit of a small product such as a mobile phone, or may be used as a display unit of a large product such as a television.
  • the present invention is to solve a number of problems, including the above problems, and an object of the present invention is to provide a display device capable of displaying a high quality image even under high temperature conditions.
  • problems are exemplary, and the scope of the present invention is not limited thereby.
  • the flexible substrate A pixel circuit layer disposed on the flexible substrate and including a thin film transistor and having a through hole extending to the flexible substrate; A first organic layer disposed on the pixel circuit layer and contacting the flexible substrate through the through hole; An inorganic layer disposed on the first organic layer to cover the top surface of the first organic layer; A pixel electrode disposed on the inorganic film; And an encapsulation layer disposed on the pixel electrode and including a first inorganic encapsulation film, a second inorganic encapsulation film, and an organic encapsulation film interposed between the first inorganic encapsulation film and the second inorganic encapsulation film.
  • a display device is provided.
  • the first organic layer has a first opening positioned on the thin film transistor to expose at least a portion of an upper surface of the pixel circuit layer, and the inorganic layer may cover the first opening.
  • the inorganic film may contact the top surface of the pixel circuit layer exposed by the first opening.
  • an upper surface of the pixel circuit layer may be an inorganic film.
  • the inorganic layer has a second opening located in the first opening, and the pixel electrode can be electrically connected to the thin film transistor through the second opening.
  • the pixel circuit layer may further include an inorganic protective film covering the thin film transistor and including an inorganic material, and the second opening may extend to penetrate the inorganic protective film.
  • the inorganic film may be extended to cover the side surface of the first organic film.
  • the through hole may be filled with the same organic material as the first organic layer.
  • the first organic layer may directly contact the flexible substrate through the through hole.
  • a second organic layer disposed on the inorganic layer and covering an edge of the pixel electrode to expose a central portion to define a light emitting region may be further included.
  • the flexible substrate may include a penetration pattern penetrating the flexible substrate.
  • the encapsulation layer may be extended to cover the outer surface of the first organic layer.
  • the first inorganic encapsulation film of the encapsulation layer may be in surface contact with the outer surface of the first organic film.
  • the thin film transistor includes a semiconductor layer, a gate electrode at least partially overlapping the semiconductor layer, and a source electrode and a drain electrode connected to the semiconductor layer, and the first organic layer includes the source electrode and the drain electrode It may have a first opening exposing at least a portion of the upper surface of the pixel circuit layer including at least one of.
  • the inorganic film may be in surface contact with an upper surface of the pixel circuit layer exposed through the first opening.
  • the inorganic film may have a second opening exposing at least one of the source electrode and the drain electrode.
  • the pixel electrode may be in electrical contact with at least one of the source electrode and the drain electrode through the second opening.
  • the flexible substrate may include an organic material.
  • the first organic layer may communicate with the flexible substrate through the through hole.
  • the flexible substrate A pixel circuit layer disposed on the flexible substrate and including a plurality of thin film transistors and having at least one through hole extending to the flexible substrate; A first organic layer disposed on the pixel circuit layer, contacting the flexible substrate through the through hole, and including a plurality of organic pattern portions patterned in an island shape; An inorganic layer disposed on the first organic layer to cover the top surface of the first organic layer; A first pixel electrode, a second pixel electrode, and a third pixel electrode disposed on the inorganic layer and disposed on the plurality of organic pattern portions, respectively; And disposed on the first pixel electrode, the second pixel electrode, and the third pixel electrode, and interposed between a first inorganic encapsulation film, a second inorganic encapsulation film, and the first inorganic encapsulation film and the second inorganic encapsulation film.
  • a display device having an encapsulation layer including an organic encapsulation film is provided.
  • the pixel circuit layer includes an inorganic film, and the inorganic film has a separation area in which at least a portion of an upper surface of the inorganic film is exposed by the plurality of organic pattern parts being spaced apart from each other, and the inorganic film is the separation area. You can contact with.
  • the through hole is provided at least one lower portion of each of the plurality of organic pattern portions so as to correspond to each of the plurality of organic pattern portions, each of the plurality of organic pattern portions through the through hole It may be in communication with the flexible substrate.
  • the first intermediate layer is disposed on the first pixel electrode to emit red wavelength light
  • the second intermediate layer is disposed on the second pixel electrode to emit green wavelength light
  • the third A third intermediate layer disposed on the pixel electrode and emitting blue wavelength light
  • a counter electrode covering the first intermediate layer, the second intermediate layer, and the third intermediate layer.
  • the flexible substrate may include an organic material.
  • FIG. 1 is a plan view schematically illustrating a display device according to an exemplary embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram of one pixel of a display device according to an exemplary embodiment of the present invention.
  • FIG 3 is a cross-sectional view schematically showing a display device according to an embodiment of the present invention.
  • FIG. 4 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention.
  • FIG. 5 is an enlarged view of a part of FIG. 4.
  • FIG. 6 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention.
  • FIG. 7 to 9 are cross-sectional views schematically showing a display device according to another embodiment of the present invention.
  • FIGS. 10 and 11 are plan views schematically illustrating a display device according to another exemplary embodiment of the present invention.
  • FIG. 12 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention.
  • FIG. 13 and 14 are plan views schematically illustrating a display device according to another exemplary embodiment of the present invention.
  • 15 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention.
  • 16 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention.
  • a specific process order may be performed differently from the described order.
  • two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to that described.
  • FIG. 1 is a plan view schematically illustrating a display device according to an exemplary embodiment of the present invention.
  • the display device includes a flexible substrate 100.
  • the flexible substrate 100 has a display area DA and a peripheral area PA outside the display area DA.
  • the flexible substrate 100 may be formed of a flexible material.
  • the flexible substrate 100 may be formed of a material such as polyimide (PI) that is well bent, bent, or rollable. This is exemplary only and the present invention is not limited thereto.
  • PI polyimide
  • the pixel PX may include a pixel circuit including a thin film transistor and a storage capacitor electrically connected to a signal line and a power line, and a display element connected to the pixel circuit described above, such as an organic light emitting diode (OLED). .
  • OLED organic light emitting diode
  • the pixel PX may emit light of, for example, red, green, blue, or white through an organic light emitting diode.
  • the pixel PX in the present specification may be understood as a pixel emitting light of any one of red, green, blue, and white colors as described above.
  • the display area DA is not shown, it is covered with an encapsulation layer and can be protected from outside air or moisture.
  • the thin film transistor may include at least a driving thin film transistor and a switching thin film transistor.
  • FIG. 2 is an equivalent circuit diagram of one pixel of a display device according to an exemplary embodiment of the present invention.
  • a pixel PX includes a pixel circuit PC and display elements connected to the pixel circuit PC.
  • 2 illustrates an organic light emitting diode (OLED) as a display element.
  • the pixel circuit PC may include a first thin film transistor T1, a second thin film transistor T2, and a storage capacitor Cst.
  • the second thin film transistor T2 is a switching thin film transistor and is connected to the scan line SL and the data line DL, and the data voltage input from the data line DL according to the switching voltage input from the scan line SL To the first thin film transistor T1.
  • the storage capacitor Cst is connected to the second thin film transistor T2 and the driving voltage line PL, and the voltage received from the second thin film transistor T2 and the first power voltage ELVDD supplied to the driving voltage line PL. Store the voltage corresponding to the difference.
  • the first thin film transistor T1 is a driving thin film transistor, connected to the driving voltage line PL and the storage capacitor Cst, and corresponding to the voltage value stored in the storage capacitor Cst, the organic light-emitting diode from the driving voltage line PL ( It is possible to control the driving current (Id) flowing through the OLED.
  • the organic light emitting diode OLED may emit light having a predetermined luminance by the driving current Id.
  • the counter electrode (eg, cathode) of the organic light emitting diode OLED may be supplied with a second power voltage ELVSS.
  • the pixel circuit PC includes two thin film transistors and one storage capacitor, but the present invention is not limited thereto. It goes without saying that the number of thin film transistors and the number of storage capacitors can be variously changed according to the design of the pixel circuit (PC).
  • 3 is a cross-sectional view schematically showing a display device according to an embodiment of the present invention. 3 may correspond to a cross section taken along line A-A 'in FIG. 1.
  • the pixel circuit layer 110 including the pixel circuit 200 is disposed on the flexible substrate 100.
  • the flexible substrate 100 is polyethersulphone (PES), polyacrylate (PAR), polyetherimide (PEI), polyethylene naphthalate (polyethyelenen napthalate, PEN), polyethylene terephthalate (polyethyeleneterepthalate, PET), polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC) or cellulose acetate propionate (CAP) It may contain the same polymer resin.
  • PES polyethersulphone
  • PAR polyacrylate
  • PEI polyetherimide
  • PEN polyethylene naphthalate
  • PEN polyethylene terephthalate
  • PET polyethyeleneterepthalate
  • PPS polyphenylene sulfide
  • PPS polyallylate
  • PI polyimide
  • PC polycarbonate
  • CAP cellulose acetate propionate
  • the pixel circuit layer 110 may include a pixel circuit 200, and the pixel circuit 200 may include a thin film transistor and a capacitor.
  • the pixel circuit layer 110 may be formed by stacking a plurality of layers.
  • the pixel circuit 200 may include one or more thin film transistors and one or more capacitors. In one embodiment, the pixel circuit 200 may include two thin film transistors and one capacitor, and in another embodiment, seven thin film transistors and two capacitors. Of course, the pixel circuit 200 is not limited to the above-described configuration, and may be designed in various configurations. The configuration of the pixel circuit 200 will be described in detail in FIGS. 4 and 5 to be described later.
  • the first organic layer 120 is disposed on the pixel circuit layer 110.
  • the first organic layer 120 covers the pixel circuit layer 110 and may serve as a planarization layer to flatten the top surface on which the pixel electrode 310 is to be disposed.
  • the first organic layer 120 may include, for example, an organic insulating material such as acrylic, benzocyclobutene (BCB), polyimide, or hexamethyldisiloxane (HMDSO).
  • the first organic layer 120 may be provided on the upper portion of the pixel circuit 200 and may include a first opening 120H exposing at least a portion of an upper surface of the pixel circuit 200.
  • the pixel circuit 200 and the pixel electrode 310 may be electrically connected through the first opening 120H.
  • the inorganic film 130 is disposed on the first organic film 120.
  • the inorganic layer 130 is in surface contact with the top surface of the first organic layer 120 and may be disposed to cover the organic layer 120.
  • the inorganic layer 130 may cover the first organic layer 120 and the first opening 120H.
  • the inorganic layer 130 may cover the inner surface 120IS of the first opening 120H, and may cover the upper surface of the pixel circuit layer 110 exposed through the first opening 120H.
  • the inorganic film 130 may include, for example, inorganic insulating materials such as silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiON).
  • the inorganic film 130 includes a second opening 130H located in the first opening 120H of the first organic film 120.
  • the pixel electrode 310 and the pixel circuit 200 may be electrically connected through the second opening 130H.
  • a light emitting device 300 having a pixel electrode 310, a light emitting layer 322, and a counter electrode 330 is disposed.
  • the pixel electrode 310 is disposed on the inorganic layer 130.
  • the pixel electrode 310 may be disposed for each pixel, and is spaced apart from adjacent pixel electrodes 310.
  • the pixel electrode 310 includes indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In 2 O 3 ), indium It may include a conductive oxide such as indium gallium oxide (IGO) or aluminum zinc oxide (AZO).
  • the pixel electrode 310 is silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd) , Iridium (Ir), chromium (Cr), or a reflective film containing a compound thereof.
  • the pixel electrode 310 may further include a film formed of ITO, IZO, ZnO, or In 2 O 3 above and below the above-described reflective film.
  • the second organic layer 140 covers the edge of the pixel electrode 310 and exposes the central portion to define a light emitting region. That is, the second organic layer 140 may be understood as a pixel defining layer. The upper surface of the center portion of the pixel electrode 310 is exposed through the opening OP of the second organic layer 140.
  • the second organic layer 140 may include, for example, an organic insulating material such as acrylic, benzocyclobutene (BCB), polyimide, or hexamethyldisiloxane (HMDSO).
  • a spacer may be positioned on the second organic layer 140, and the spacer (not shown) is an island type, and a plurality of spacers (not shown) are provided in the display area DA. In the can be spaced apart from each other.
  • the spacer may include an organic insulating material or an inorganic insulating material.
  • the intermediate layer 320 includes a light emitting layer 322.
  • the emission layer 322 may be formed of an organic material including a fluorescent or phosphorescent material that emits red, green, and blue light, and may be patterned corresponding to the pixel P in the display area DA.
  • the intermediate layer 320 is at least one of the first functional layer 321 interposed between the light emitting layer 322 and the pixel electrode 510 and the second functional layer 323 interposed between the light emitting layer 322 and the counter electrode 530. It may include any one functional layer.
  • the first functional layer 321 may include at least one of a hole injection layer (HIL) and a hole transport layer (HTL).
  • HIL hole injection layer
  • HTL hole transport layer
  • the second functional layer 323 may include at least one of an electron transport layer (ETL) and an electron injection layer (EIL).
  • ETL electron transport layer
  • EIL electron injection layer
  • the counter electrode 530 is disposed to cover the light emitting layer 322 and the second organic layer 140. It is integrally formed to cover the display area DA as a whole.
  • the counter electrode 530 is a thin film metal layer containing silver (Ag) and magnesium (Mg), or indium tin oxide (ITO), indium zinc oxide (IZO), zinc Transparent conductive layer (TCO), such as oxide (ZnO; zinc oxide), indium oxide (In 2 O 3 indium oxide), indium gallium oxide (IGO) or aluminum zinc oxide (AZO) oxide).
  • the encapsulation layer 400 is disposed on the pixel P.
  • the encapsulation layer 400 includes first and second inorganic encapsulation films 410 and 430 and an organic encapsulation film 420.
  • the encapsulation layer 400 may be formed by sequentially stacking the first inorganic encapsulation film 410, the organic encapsulation film 420, and the second inorganic encapsulation film 430.
  • the first and second inorganic encapsulation films 410 and 430 include silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, titanium oxide, tin oxide, cerium oxide, and silicon oxide nitride It may include at least one material.
  • the first and second inorganic encapsulation films 410 and 430 may be formed, for example, by a chemical vapor deposition (CVD) process.
  • CVD chemical vapor deposition
  • the organic encapsulation film 420 may include one or more materials selected from the group consisting of acrylic resin, methacrylic resin, polyisoprene, vinyl resin, epoxy resin, urethane resin, cellulose resin and perylene resin.
  • the organic encapsulation film 420 may be formed by an atomic layer deposition (ALD) process using a material such as HMDSO (Hexamethyldisiloxane) or TEOS (tetraethly orthosilicate) as a source gas.
  • ALD atomic layer deposition
  • the pixel circuit layer 110 is provided with a through hole TH.
  • the through hole TH passes through the pixel circuit layer 110 and extends to the flexible substrate 100. At least a portion of the upper surface of the flexible substrate 100 is exposed through the through hole TH.
  • An organic material may be embedded in the through hole TH, but the first organic layer 120 is disposed on the pixel circuit layer 110, and a part of the first organic layer 120 is formed in the through hole TH. Can be landfilled. The first organic layer 120 may directly contact the flexible substrate 100 through the through hole TH.
  • the first organic layer 120 disposed under the second organic layer 140 is a layer including an organic insulating material.
  • energy such as heat or light
  • the gas generated by the out-gassing phenomenon may damage the layers positioned on the first organic layer 120, for example, the intermediate layer 320 and the counter electrode 330.
  • the first organic layer 120 needs to flatten the upper surface of the portion where the pixel electrode 310 is formed, it is formed to have a thickness greater than or equal to a predetermined value.
  • the pixel circuit layer 110 is formed to a thickness of several nm to hundreds of nm, while the first organic film 120 is formed to be relatively thick with a thickness of about 1 ⁇ m to 2 ⁇ m. Since the first organic film 120 is formed of an organic insulating material as described above, an outgassing phenomenon in which gas is released to the outside occurs as the material contained in the first organic film 120 is vaporized. The emitted out-gas can travel in the display device on an organic film.
  • the out-gassing phenomenon generated in the first organic film is transferred to the second organic film, and the light-emitting device is combined with the out-gassing phenomenon generated in the second organic film Spreads to This phenomenon may also occur in the curing process of the organic film during the manufacturing process of the display device, and may also be caused by high temperature solar heat after manufacturing the display device.
  • the organic material is decomposed by ultraviolet (UV) light irradiated to the display device, and out-gas including O, F, S, etc. is generated and diffused into the light emitting region of each pixel.
  • UV ultraviolet
  • out-gas causes a problem of shrinking the light emission area of each pixel (shrinakge) and thereby reducing luminance.
  • out-gas emitted from the first organic layer 120 moves toward the second organic layer 140 to cause defects in the light emitting device 300.
  • the inorganic film 130 is provided on the first organic film 120.
  • the out-gas emitted from the first organic layer 120 passes out through the through hole TH to the flexible substrate 100 side. Make it out. Through this structure, the out-gas emitted from the 1 organic layer 120 is blocked from entering the light emitting device 300 and can be effectively discharged to the outside.
  • FIG. 4 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention
  • FIG. 5 is an enlarged view of a part of FIG. 4
  • FIG. 6 is a display device according to another embodiment of the present invention.
  • These are schematic sectional views. 4 and 6 show a specific structure of the pixel circuit 200 and the pixel circuit layer 110 including the pixel circuit 200. 4 and 6, the structures of the pixel circuit 200 and the pixel circuit layer 110 will be mainly described.
  • the pixel circuit 200 includes a thin film transistor 210 and a storage capacitor 220.
  • the pixel circuit layer 110 includes a buffer layer 101, a gate insulating layer 103, a dielectric insulating layer 105, an interlayer insulating layer 107, and an inorganic protective layer 109 sequentially positioned on the flexible substrate 100. It can contain.
  • the buffer layer 101 is disposed on the flexible substrate 100 to prevent the penetration of impurities, and the gate insulating layer 103 is interposed between the semiconductor layer 211 and the gate electrode 213 of the thin film transistor 210.
  • the dielectric insulating layer 105 is interposed between the lower electrode 221 and the upper electrode 223 of the storage capacitor 220, and the interlayer insulating layer 107 is connected to the gate electrode 213 of the thin film transistor 210. It is interposed between the source electrode 215s and the drain electrode 215d.
  • the buffer layer 101, the gate insulating layer 103, the dielectric insulating layer 105, the interlayer insulating layer 107, and the inorganic protective film 109 are all formed of an insulating inorganic material.
  • the buffer layer 101, the gate insulating layer 103, the dielectric insulating layer 105, the interlayer insulating layer 107, and the inorganic protective layer 109 may be formed of silicon nitride, silicon oxide, and / or silicon oxynitride, respectively. You can.
  • the thin film transistor 210 and the storage capacitor 220 are disposed to overlap, so that the gate electrode 213 of the thin film transistor 210 is the lower electrode 221 of the storage capacitor 220,
  • the present invention is not limited to this.
  • FIG. 5 is an enlarged view of the contact portion B of FIG. 4 enlarged.
  • the first organic layer 120 includes a first opening 120H corresponding to the drain electrode 215d of the thin film transistor 210, and the inorganic layer 130 includes such a first opening 120H. ), The second opening 130H formed therein.
  • the first organic layer 120 may expose a portion of the upper surface 109A of the inorganic protective layer 109 through the first opening 120H.
  • the inorganic layer 130 disposed on the first organic layer 120 may cover the top surface 120A of the first organic layer 120 and the inner surface 120IS of the first opening 120H.
  • the inorganic film 130 may be covered by direct contact with the upper surface 109A of the inorganic protective film 109 exposed through the first opening 120H.
  • the second opening 130H is formed in the first opening 120H, and may be formed to extend to the drain electrode 215d so that the upper surface 215da of the drain electrode 215d is directly exposed. That is, the second opening 120H may include a third opening 109H formed in the inorganic protective layer 109, and the second opening 120H and the third opening 109H may be integrally formed with the same inner surface. It can be an opening. It can be understood that this is because the third opening 109H is also formed simultaneously in the process of forming the second opening 120H.
  • the first organic layer 120 may be covered with the inorganic protective layer 109 and the inorganic layer 130 in the contact portion B.
  • the thin film transistor 210 and the storage capacitor 220 of the pixel circuit 200 may be disposed at different locations.
  • the pixel circuit layer 110 may include a buffer layer 101, a gate insulating layer 103, and an interlayer insulating layer 107 sequentially positioned on the substrate 100. have. As illustrated in FIG. 9, the interlayer insulating layer 107 is interposed between the lower electrode 221 and the upper electrode 223 of the storage capacitor 220 to function as a dielectric.
  • the thin film transistor 210 of the pixel circuit 200 is a top gate type has been described, but the present invention is not limited thereto.
  • the thin film transistor 210 may be a bottom gate type.
  • the lower electrode 221 and the upper electrode 223 of the storage capacitor 220 are on the same layer to include the same material as the gate electrode 213, the source electrode 215s, and the drain electrode 215d, respectively.
  • the present invention is not limited to this and can be variously changed.
  • 7 to 9 are cross-sectional views schematically showing a display device according to another embodiment of the present invention. 7 to 9 may correspond to a cross section along the line B-B 'of FIG. 1.
  • 7 to 9 include the same pixel circuit 200 as in FIG. 4, but is not limited thereto.
  • 7 and 8 show the display area DA and the peripheral area PA together.
  • the display area DA is the same as in FIG. 4, and the following description will focus on the structure of the peripheral area PA.
  • the first organic layer 120 extends to the peripheral area PA.
  • the inorganic layer 130 is disposed on the first organic layer 120 and extends to the peripheral area PA together with the first organic layer 120. That is, the upper surface 120US of the first organic layer 120 including the inner surface 120IS of the first opening 120H may be covered with the inorganic layer 130.
  • the outer surface 120OS of the first organic layer 120 disposed on the peripheral area PA may be covered with the first and second inorganic encapsulation layers 410 and 430. The outer surface 120OS of the first organic layer 120 may directly contact the first inorganic encapsulation layer 410.
  • the first organic film 120 is covered with the inorganic film 130 on the inner surface 120IS, the upper surface 120US, the outer surface 120OS is covered with the inorganic encapsulation film 410, and the first organic film 120 ),
  • the lower surface 120LS is covered with an inorganic protective film 109. Accordingly, all surfaces of the first organic layer 120 except for the through hole TH are covered with the inorganic layers 130, 410, and 109 based on the first organic layer 120. Through this, the passage through which the out-gas emitted from the first organic layer 120 is moved may be blocked and discharged to the flexible substrate 100 through the through-hole TH.
  • the outer surface 120OS of the first organic layer 120 may be covered with the conductive layer 150, in this case, the first and second inorganic encapsulation layers on the conductive layer 150 (410, 430) may be located.
  • the conductive layer 150 may be in electrical contact with a power supply line that supplies power to the pixel circuit 200.
  • the conductive layer 150 may include the same material as the pixel electrode 310 or the counter electrode 330, but is not limited thereto.
  • the inorganic layer 130 may be extended to cover the outer surface 120OS of the first organic layer 120.
  • the upper surface 120US of the first organic film 120 including the inner surface 120IS of the first opening 120H and the outer surface 120OS of the first organic film 120 are the inorganic film 130. Is covered.
  • the first organic layer 120 is covered with the inorganic layer 130 on the inner surface 120IS, the upper surface 120US, and the outer surface 120OS, and the lower surface 120LS of the first organic layer 120 has an inorganic protective layer ( 109). Accordingly, all surfaces of the first organic layer 120 except for the through hole TH are covered with the inorganic layers 130 and 109 based on the first organic layer 120. Through this, the passage through which the out-gas emitted from the first organic layer 120 is moved may be blocked and discharged to the flexible substrate 100 through the through-hole TH.
  • FIGS. 10 and 11 are plan views schematically illustrating a display device according to another embodiment of the present invention
  • FIG. 12 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention. 12 may correspond to a cross section taken along line C-C 'in FIGS. 10 and 11. 10 to 12 show a plurality of pixels.
  • the first pixel electrode 310R, the second pixel electrode 310G, and the third pixel electrode 310B are disposed on the display area DA.
  • the first pixel electrode 310R, the second pixel electrode 310G, and the third pixel electrode 310B may be provided to emit different colors.
  • the first pixel electrode 310R may be a red light emitting pixel electrode
  • the second pixel electrode 310G may be a green light emitting pixel electrode
  • the third pixel electrode 310B may be blue light emitting. It may be a pixel electrode.
  • the first pixel electrode 310R, the second pixel electrode 310G, and the third pixel electrode 310B are positioned on the pixel circuit layer 110, and the first organic layer 120 is disposed on the pixel circuit layer 110. Is placed.
  • the first organic layer 120 may include a plurality of first organic pattern portions 120P patterned in an island shape.
  • the upper portion of the plurality of first organic pattern portions 120P may be covered with the inorganic layer 130 as illustrated in FIG. 12.
  • the pixel electrodes 310R, 310G, and 310B may be arranged in the X-axis direction as illustrated in FIG. 10, or may be arranged in the X-axis and Y-axis directions as illustrated in FIG. 11.
  • the pixel electrodes 310R, 310G, and 310B of FIGS. 10 and 11 are connected to the first pixel electrode 310R for red emission and the second pixel electrode 310G for green emission to the third pixel electrode 310B for blue emission. It may be formed to have a smaller area than.
  • the present invention is not limited thereto, and in addition to the structures of FIGS. 10 and 11, it may be provided in various forms such as a pentile structure.
  • the plurality of first organic pattern portions 120P are patterned for each pixel, that is, for each pixel electrode 310R, 310G, and 310B. 10 and 11, pixel electrodes 310R, 310G, and 310B may be respectively disposed on one first organic pattern portion 120P. In another embodiment, as shown in FIGS. 13 and 14, the plurality of first organic pattern portions 120P may be patterned in units of pixel electrodes 310R, 310G, and 310B. 13 and 14, a plurality of pixel electrodes 310R, 310G, and 310B may be disposed on one first organic pattern portion 120P.
  • a second organic layer 140 defining an emission region may be disposed on each of the pixel electrodes 310R, 310G, and 310B.
  • the second organic layer 140 is patterned for each of the pixel electrodes 310R, 310G, 310B, openings OP1, OP2, OP3 covering the edge of each pixel electrode 310R, 310G, 310B and exposing the central portion ).
  • Light emitting layers 322R, 322G, and 322B may be disposed on the pixel electrodes 310R, 310G, and 310B exposed through the openings OP1, OP2, and OP3.
  • the second organic layer 140 may include a plurality of second organic pattern portions 140P. That is, the second organic layer 140 is patterned for each of the pixel electrodes 310R, 310G, 310B, and the plurality of second organic pattern portions 140P may correspond to the pixel electrodes 310R, 310G, 310B, respectively. have.
  • the plurality of second organic pattern portions 140P may be disposed spaced apart from each other on the pixel electrodes 310R, 310G, and 310B.
  • a pixel circuit layer 110 including a pixel circuit 200 is disposed on a flexible substrate 100.
  • the pixel circuit 200 is disposed to correspond to each of the pixel areas PAX1, PXA2, and PXA3.
  • the pixel circuit layer 110 may be disposed on the entire surface of the flexible substrate 100.
  • the pixel circuit layer 110 of FIG. 13 is the same as the pixel circuit layer 110 of FIG. 4 described above, but the present invention is not limited thereto.
  • the pixel circuit layer 110 is provided with a through hole TH passing through the pixel circuit layer 110 in the same manner as the above-described embodiments. At least one through hole TH may be provided for each pixel 300R, 300G, and 300B.
  • the first organic layer 120 is disposed on the pixel circuit layer 110.
  • the first organic layer 120 may include a plurality of first organic pattern portions 120P patterned for each of the pixel areas PAX1, PXA2, and PXA3.
  • the plurality of first organic pattern portions 120P are spaced apart from each other with a spaced apart area SA therebetween, and at least a portion of the top surface of the pixel circuit layer 110 may be exposed through the spaced area SA. have.
  • FIG. 13 at least a portion of the upper surface of the inorganic protective layer 109 positioned on the top of the pixel circuit layer 110 may be exposed through the separation area SA.
  • the inorganic layer 130 is disposed on the first organic layer 120.
  • the inorganic layer 130 may be integrally formed on the first organic layer 120 to cover the first organic layer 120 including a plurality of first organic pattern portions 120P.
  • the inorganic layer 130 may cover the upper surface 120US, the outer surface 120OS, and the inner surface 120IS of each of the plurality of first organic pattern portions 120P.
  • the second organic layer 140 is disposed on the inorganic layer 130.
  • the second organic layer 140 includes a plurality of second organic pattern portions 140P, and each of the plurality of second organic pattern portions 140P may be positioned on the plurality of first organic pattern portions 120P. .
  • each pixel 300R, 300G, 300B Through the structures of the plurality of first organic pattern portions 120P and the plurality of second organic pattern portions 140P, the area of the organic films that may cause outgas can be reduced, and each pixel 300R, 300G, 300B ), It may be possible to individually seal each pixel 300R, 300G, and 300B by blocking a path through which the organic layers can contact each other.
  • the plurality of first organic pattern portions 120P and the plurality of second organic pattern portions 140P may not be in contact with each other by the inorganic layer 130 and may be physically separated. Therefore, each of the plurality of first organic pattern portions 120P communicates with the flexible substrate 100 formed of an organic material only through the through hole TH. As described above, since the outgas moves along the organic layer, the outgas emitted from the first organic film 120 is blocked through the path to the second organic film 140 and the flexible substrate through the through hole TH It may be discharged to the (100) side.
  • FIGS. 13 and 14 are plan views schematically illustrating a display device according to another embodiment of the present invention
  • FIG. 15 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention. 15 may correspond to a cross-section along the line D-D 'of FIGS. 13 and 14. 13 to 15 show a plurality of pixels.
  • the first organic film 120 and the second organic film 140 have differences in structure compared to the embodiments of FIGS. 10 to 12.
  • Other configurations are the same as those of the embodiments of FIGS. 10 to 12, and differences will be mainly described below.
  • the first organic layer 120 may include a plurality of first organic pattern portions 120P. 13 to 15 show one first organic pattern portion 120P.
  • the first organic pattern portion 120P may be patterned in units of pixel electrodes 310R, 310G, and 310B. That is, a plurality of pixel electrodes 310R, 310G, and 310B may be disposed on one first organic pattern portion 120P.
  • the second organic layer 140 may include a plurality of second organic pattern portions 140P. 13 to 15 show one second organic pattern portion 140P. That is, the second organic pattern portion 140P is integrally provided on the first organic pattern portion 120P, and includes openings OP1, OP2, and OP3 exposing the pixel electrodes 310R, 310G, and 310B, respectively. can do.
  • each pixel unit 300R, 300G, 300B it is possible to encapsulate each pixel unit 300R, 300G, 300B.
  • 16 is a cross-sectional view schematically showing a display device according to another embodiment of the present invention.
  • the structures of the first organic pattern portion 120P of the first organic layer 120 and the second organic pattern portion 140P of the second organic layer 140 are stretchable. It can also be applied to a display device having a structure.
  • the flexible substrate 100 of FIG. 16 may include a through pattern 100TH penetrating the flexible substrate 100 for stretchable characteristics.
  • Pixels may be disposed with the through pattern 100TH therebetween.
  • the light emitting device 300 includes a pixel electrode 310, a light emitting layer 322, and a counter electrode 330.
  • the counter electrodes 330 are shown to be disposed for each pixel, but the counter electrodes 330 are integrally provided on the flexible substrate 100.
  • pixels disposed with the through pattern 100TH therebetween may be individually sealed.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 고온 조건에서도 고품질의 이미지 디스플레이가 가능한 디스플레이 장치를 위하여, 플렉서블 기판; 상기 플렉서블 기판 상에 배치되고 박막트랜지스터를 포함하며, 상기 플렉서블 기판까지 연장된 관통홀을 갖는, 화소회로층; 상기 화소회로층 상에 배치되며, 상기 관통홀을 통해 상기 플렉서블 기판과 컨택하는, 제1 유기막; 상기 제1 유기막 상면을 덮도록 상기 제1 유기막 상에 배치되는, 무기막; 상기 무기막 상에 배치되는, 화소전극; 및 상기 화소전극 상부에 배치되며, 제1 무기 봉지막, 제2 무기 봉지막 및 상기 제1 무기 봉지막과 상기 제2 무기 봉지막 사이에 개재된 유기 봉지막을 포함하는, 봉지층;을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 고온 조건에서도 고품질의 이미지 디스플레이가 가능한 디스플레이 장치에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광소자들을 형성하고, 유기발광소자들이 스스로 빛을 발광하여 작동한다. 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터를 포함하는 복수의 무기막들을 적층하고, 그 상부에 유기발광소자 및 복수의 유기막들을 형성한다.
이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
그러나, 이러한 유기발광 디스플레이 장치가 대형화되면서 유기막들의 면적이 넓어지고, 유기발광 디스플레이 장치가 고온에 노출되면 유기막들에서 아웃 개싱(Outgassing)이 발생해 화소가 수축되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 고온 조건에서도 고품질의 이미지 디스플레이가 가능한 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 플렉서블 기판; 상기 플렉서블 기판 상에 배치되고 박막트랜지스터를 포함하며, 상기 플렉서블 기판까지 연장된 관통홀을 갖는, 화소회로층; 상기 화소회로층 상에 배치되며, 상기 관통홀을 통해 상기 플렉서블 기판과 컨택하는, 제1 유기막; 상기 제1 유기막 상면을 덮도록 상기 제1 유기막 상에 배치되는, 무기막; 상기 무기막 상에 배치되는, 화소전극; 및 상기 화소전극 상부에 배치되며, 제1 무기 봉지막, 제2 무기 봉지막 및 상기 제1 무기 봉지막과 상기 제2 무기 봉지막 사이에 개재된 유기 봉지막을 포함하는, 봉지층;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제1 유기막은 상기 박막트랜지스터 상부에 위치해 상기 화소회로층 상면의 적어도 일부를 노출시키는 제1 개구를 갖고, 상기 무기막은 상기 제1 개구를 덮을 수 있다.
본 실시예에 있어서, 상기 무기막은 상기 제1 개구에 의해 노출된 상기 화소회로층 상면과 컨택할 수 있다.
본 실시예에 있어서, 상기 화소회로층의 상면은 무기막일 수 있다.
본 실시예에 있어서, 상기 무기막은 상기 제1 개구 내에 위치한 제2 개구를 갖고, 상기 화소전극은 상기 제2 개구를 통해 상기 박막트랜지스터와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 화소회로층은 상기 박막트랜지스터를 덮으며 무기물을 포함하는 무기 보호막을 더 포함하고, 상기 제2 개구는 상기 무기 보호막을 관통하도록 연장될 수 있다.
본 실시예에 있어서, 상기 무기막은 상기 제1 유기막의 측면을 덮도록 연장될 수 있다.
본 실시예에 있어서, 상기 관통홀은 상기 제1 유기막과 동일한 유기물로 매립될 수 있다.
본 실시예에 있어서, 상기 제1 유기막은 상기 관통홀을 통해 상기 플렉서블 기판과 직접 컨택할 수 있다.
본 실시예에 있어서, 상기 무기막 상에 배치되며, 상기 화소전극의 가장자리를 덮되 중앙부를 노출시켜 발광영역을 정의하는 제2 유기막을 더 포함할 수 있다.
본 실시예에 있어서, 상기 플렉서블 기판은 상기 플렉서블 기판을 관통하는 관통패턴을 포함할 수 있다.
본 실시예에 있어서, 상기 봉지층은 상기 제1 유기막의 외측면을 덮도록 연장될 수 있다.
본 실시예에 있어서, 상기 봉지층의 상기 제1 무기 봉지막은 상기 제1 유기막의 외측면과 면접촉할 수 있다.
본 실시예에 있어서, 상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되는 게이트전극 및 상기 반도체층과 연결된 소스전극과 드레인전극을 포함하고, 상기 제1 유기막은 상기 소스전극 및 드레인전극 중 적어도 하나를 포함한 상기 화소회로층 상면의 적어도 일부를 노출시키는 제1 개구를 가질 수 있다.
본 실시예에 있어서, 상기 무기막은 상기 제1 개구를 통해 노출된 상기 화소회로층의 상면과 면접촉할 수 있다.
본 실시예에 있어서, 상기 무기막은 상기 소스전극 및 드레인전극 중 적어도 하나를 노출시키는 제2 개구를 가질 수 있다.
본 실시예에 있어서, 상기 화소전극은 상기 제2 개구를 통해 상기 상기 소스전극 및 드레인전극 중 적어도 하나와 전기적으로 컨택할 수 있다.
본 실시예에 있어서, 상기 플렉서블 기판은 유기물을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 유기막은 상기 관통홀을 통해 상기 플렉서블 기판과 연통할 수 있다.
본 발명의 다른 관점에 따르면, 플렉서블 기판; 상기 플렉서블 기판 상에 배치되고 복수의 박막트랜지스터들을 포함하며, 상기 플렉서블 기판까지 연장된 적어도 하나 이상의 관통홀을 갖는, 화소회로층; 상기 화소회로층 상에 배치되며, 상기 관통홀을 통해 상기 플렉서블 기판과 컨택하고, 아일랜드 형태로 패터닝된 복수의 유기패턴부들을 포함하는, 제1 유기막; 상기 제1 유기막 상면을 덮도록 상기 제1 유기막 상에 배치되는, 무기막; 상기 무기막 상에 배치되며, 상기 복수의 유기패턴부들 상에 각각 배치되는 제1 화소전극, 제2 화소전극 및 제3 화소전극; 및 상기 제1 화소전극, 제2 화소전극 및 제3 화소전극 상부에 배치되며, 제1 무기 봉지막, 제2 무기 봉지막 및 상기 제1 무기 봉지막과 상기 제2 무기 봉지막 사이에 개재된 유기 봉지막을 포함하는, 봉지층;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 화소회로층은 무기막을 포함하고, 상기 무기막은 상기 복수의 유기패턴부들이 서로 이격되어 상기 무기막의 상면의 적어도 일부가 노출된 이격영역을 가지며, 상기 무기막은 상기 이격영역과 컨택할 수 있다.
본 실시예에 있어서, 상기 관통홀은 상기 복수의 유기패턴부들에 각각 대응되도록 상기 복수의 유기패턴부들 각각의 하부에 적어도 하나 이상 구비되며, 상기 복수의 유기패턴부들 각각은 상기 관통홀을 통해 상기 플렉서블 기판과 연통될 수 있다.
본 실시예에 있어서, 상기 제1 화소전극 상에 배치되며 적색 파장의 광을 발광하는 제1 중간층, 상기 제2 화소전극 상에 배치되며 녹색 파장의 광을 발광하는 제2 중간층, 및 상기 제3 화소전극 상에 배치되며 청색 파장의 광을 발광하는 제3 중간층; 및 상기 제1 중간층, 상기 제2 중간층 및 상기 제3 중간층을 덮는 대향전극;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 플렉서블 기판은 유기물을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 고온 조건에서도 고품질의 이미지 디스플레이가 가능한 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 한 화소의 등가회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 5는 도 4의 일부를 확대한 확대도이다.
도 6은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 7 내지 도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도들이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도들이다.
도 12는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 13 및 도 14는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도들이다.
도 15는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 디스플레이 장치는 플렉서블 기판(100)을 구비한다. 플렉서블 기판(100)은 디스플레이영역(DA)과 이 디스플레이영역(DA) 외측의 주변영역(PA)을 갖는다.
플렉서블 기판(100)은 유연한 재료로 형성될 수 있다. 예컨대, 플렉서블 기판(100)은 잘 휘어지고 구부러지거나 돌돌 말 수 있는 폴리이미드(PI)와 같은 재질로 형성될 수 있으나. 이는 예시적인 것일 뿐 본 발명은 이에 제한되지 않는다.
복수의 화소(PX)들이 디스플레이영역(DA)에 배치될 수 있다. 화소(PX)는 신호선 및 전원선과 전기적으로 연결된 박막트랜지스터 및 스토리지 커패시터 등을 포함하는 화소회로, 그리고 전술한 화소회로 연결된 디스플레이요소, 예컨대 유기발광다이오드(Organic light emitting didoe: OLED)를 포함할 수 있다.
화소(PX)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(PX)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 디스플레이영역(DA)은 도시되지는 않았으나 봉지층으로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다. 화소(PX)에 구비된 디스플레이요소가 유기발광다이오드인 경우, 박막트랜지스터는 적어도 구동 박막트랜지스터 및 스위칭 박막트랜지스터를 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 한 화소의 등가회로도이다.
도 2를 참조하면, 화소(PX)는 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소를 포함한다. 도 2에서는 표시요소로서 유기발광다이오드(OLED)를 도시하고 있다. 화소회로(PC)는 제1 박막트랜지스터(T1), 제2 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2 박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압에 따라 데이터선(DL)으로부터 입력된 데이터 전압을 제1 박막트랜지스터(T1)로 전달한다. 스토리지 커패시터(Cst)는 제2 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1 박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류(Id)를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류(Id)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 제2 전원전압(ELVSS)을 공급받을 수 있다.
도 2에서는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 3은 도 1의 A-A' 선에 따른 단면에 대응할 수 있다.
도 3을 참조하면, 플렉서블 기판(100) 상에 화소회로(200)를 포함하는 화소회로층(110)이 배치된다.
플렉서블 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
화소회로층(110)은 화소회로(200)를 포함하고, 화소회로(200)는 박막트랜지스터 및 커패시터를 포함할 수 있다. 화소회로층(110)은 복수의 층들이 적층되어 형성될 수 있다.
화소회로(200)는 하나 이상의 박막트랜지스터 및 하나 이상의 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(200)는 2개의 박막트랜지스터 및 1개의 커패시터를 포함할 수도 있고, 다른 실시예로 7개의 박막트랜지스터 및 2개의 커패시터를 포함할 수도 있다. 물론 화소회로(200)는 상술한 구성에 한정되는 것은 아니며, 다양한 구성으로 설계될 수 있다. 화소회로(200)의 구성은 후술할 도 4 및 도 5에서 자세히 설명한다.
화소회로층(110) 상에는 제1 유기막(120)이 배치된다. 제1 유기막(120)은 화소회로층(110)을 덮으며 화소전극(310)이 배치될 상면을 평탄하게 하는 평탄화층의 역할을 할 수 있다. 제1 유기막(120)은 예컨대, 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다.
제1 유기막(120)은 화소회로(200)의 상부에 위치해 화소회로(200)의 상면의 적어도 일부를 노출시키는 제1 개구(120H)을 구비할 수 있다. 제1 개구(120H)를 통해 화소회로(200)와 화소전극(310)이 전기적으로 연결될 수 있다.
무기막(130)은 제1 유기막(120) 상에 배치된다. 무기막(130)은 제1 유기막(120)의 상면과 면접촉하며, 유기막(120)을 커버하도록 배치될 수 있다. 이때, 무기막(130)은 제1 유기막(120)은 제1 개구(120H)을 덮을 수 있다. 무기막(130)은 제1 개구(120H)의 내측면(120IS)을 커버하며, 제1 개구(120H)를 통해 노출된 화소회로층(110)의 상면을 커버할 수 있다. 무기막(130)은 예컨대, 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiON)와 같은 무기 절연물을 포함할 수 있다.
무기막(130)은 제1 유기막(120)의 제1 개구(120H) 내에 위치한 제2 개구(130H)를 구비한다. 제2 개구(130H)를 통해 화소전극(310)과 화소회로(200)이 전기적으로 연결될 수 있다.
무기막(130) 상에는 화소전극(310), 발광층(322), 대향전극(330)을 구비한 발광소자(300)가 배치된다.
화소전극(310)은 무기막(130) 상에 배치된다. 화소전극(310)은 각 화소마다 배치될 수 있으며, 인접한 화소전극(310)과 상호 이격된다. 화소전극(310)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In 2O 3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(310)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(310)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In 2O 3로 형성된 막을 더 포함할 수 있다.
제2 유기막(140)은 화소전극(310)의 가장자리를 커버하며, 중앙부를 노출시켜 발광영역을 정의한다. 즉, 제2 유기막(140)은 화소정의막으로 이해될 수 있다. 화소전극(310)의 중앙부 상면은 제2 유기막(140)의 개구(OP)를 통하여 노출된다. 제2 유기막(140)은 예컨대, 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다.
도시되어 있지는 않으나, 제2 유기막(140) 상에는 스페이서(미도시)가 위치할 수 있으며, 스페이서(미도시)는 섬(island)형으로, 복수의 스페이서(미도시)들이 디스플레이영역(DA)에서 상호 이격되어 배치될 수 있다. 스페이서(미도시)는 유기 절연물이나 무기 절연물을 포함할 수 있다.
중간층(320)은 발광층(322)을 포함한다. 발광층(322)은 적색, 녹색 및 청색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물로 형성될 수 있으며, 표시영역(DA) 중 화소(P)에 대응하여 패터닝될 수 있다. 중간층(320)은 발광층(322)과 화소전극(510) 사이에 개재되는 제1 기능층(321) 및 발광층(322)과 대향전극(530) 사이에 개재되는 제2 기능층(323) 중 적어도 어느 하나의 기능층을 포함할 수 있다.
제1 기능층(321)은 정공 주입층(HIL: Hole Injection Layer) 및 정공 수송층(HTL: Hole Transport Layer) 중 적어도 어느 하나를 포함할 수 있다. 정공 주입층은 애노드에서 정공을 용이하게 방출되게 하며, 정공 수송층은 정공 주입층의 정공이 발광층까지 전달되게 한다.
제2 기능층(323)은 전자 수송층(ETL: Electron Transport Layer) 및 전자 주입층(EIL: Electron Injection Layer) 중 적어도 어느 하나를 포함할 수 있다. 전자 주입층은 캐소드에서 전자를 용이하게 방출되게 하며, 전자 수송층은 전자 주입층의 전자가 발광층까지 전달되게 한다.
대향전극(530)은 발광층(322) 및 제2 유기막(140)을 덮도록 배치된다. 일체로 형성되어 표시영역(DA)을 전체적으로 커버할 수 있다. 일 실시예로서, 대향전극(530)은 은(Ag)과 마그네슘(Mg)을 함유하는 박막 금속층, 또는 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In 2O 3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)와 같은 투광성 도전층(TCO, transparent conductive oxide)일 수 있다.
화소(P) 상에는 봉지층(400)이 배치된다.
봉지층(400)은 제1, 2 무기 봉지막(410, 430)과 유기 봉지막(420)을 포함한다. 예컨대, 봉지층(400)은 제1 무기 봉지막(410), 유기 봉지막(420), 및 제2 무기 봉지막(430)이 순차적으로 적층되어 형성될 수 있다. 제1, 2 무기 봉지막(410, 430)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물 중 적어도 어느 하나의 물질을 포함할 수 있다. 제1, 2 무기 봉지막(410, 430)은 예컨대 화학기상증착(CVD) 공정에 의해 형성될 수 있다.
유기 봉지막(420)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다.
일 실시예로서, 유기 봉지막(420)은 HMDSO(Hexamethyldisiloxane) 또는 TEOS(tetraethly orthosilicate)와 같은 물질을 원료가스로 사용한 원자층증착(ALD: Atomic Layer Deposition) 공정에 의해 형성될 수 있다.
본 실시예에서, 화소회로층(110)은 관통홀(TH)을 구비한다. 관통홀(TH)은 화소회로층(110)을 관통하여, 플렉서블 기판(100)까지 연장되어 구비된다. 관통홀(TH)을 통해 플렉서블 기판(100) 상면의 적어도 일부가 노출된다. 관통홀(TH) 내부에는 유기물이 매립될 수 있는데, 제1 유기막(120)은 화소회로층(110) 상부에 배치되는바, 제1 유기막(120)의 일부가 관통홀(TH)에 매립될 수 있다. 관통홀(TH)을 통해 제1 유기막(120)은 플렉서블 기판(100)과 직접 컨택할 수 있다.
제2 유기막(140)의 아래에 배치된 제1 유기막(120)은 유기 절연물을 포함하는 층으로서, 디스플레이의 제조 공정 중이나 제조 이후에 유기 절연물에 열이나 빛과 같은 에너지가 가해지는 경우, 유기 절연물에 포함되어 있던 물질이 기화되면서 외부로 배출되는 현상(아웃 개싱(Out-gassing))이 야기될 수 있다. 아웃 개싱 현상에 의해 발생된 기체는 제1 유기막(120) 상에 위치하는 층들, 예컨대 중간층(320) 및 대향전극(330)을 손상시킬 수 있다.
제1 유기막(120)은 화소전극(310)이 형성되는 부분의 상면을 평탄화하게 해야하므로, 소정 이상의 두께를 갖도록 형성된다. 예컨대, 화소회로층(110)이 수 nm 내지 수백 nm의 두께로 형성되는 반면, 제1 유기막(120)은 약 1㎛ 내지 2㎛ 정도의 두께로 상대적으로 두껍게 형성된다. 이러한 제1 유기막(120)은 상술한 것과 같이 유기 절연물로 형성되므로, 제1 유기막(120)에 포함되어 있던 물질이 기화되면서 외부로 가스가 방출되는 아웃 개싱 현상이 발생한다. 방출된 아웃 개스(Out-gas)는 유기막을 타고 디스플레이 장치 내에서 이동할 수 있다.
비교예로서, 무기막(130)을 구비하지 않은 디스플레이 장치의 경우, 제1 유기막에서 발생된 아웃 개싱 현상은 제2 유기막으로 전달되며, 제2 유기막에서 발생한 아웃 개싱 현상과 함께 발광소자로 확산된다. 이러한 현상은 디스플레이 장치의 제조 공정 중 유기막의 경화(curing) 공정에서도 발생되고, 디스플레이 장치 제조 후 고온의 태양열 등에 의해서도 발생될 수 있다. 일 예로, 디스플레이 장치에 조사되는 자외선(UV)에 의해 유기물이 분해되고, O, F, S 등을 포함하는 아웃 개스(Out-gas)가 발생되어, 각 화소의 발광영역으로 확산된다. 아웃 개스(Out-gas)에 의해 각 화소의 발광영역의 축소(shrinakge) 및 이로 인한 휘도 감소의 문제점이 발생한다.
이에 본 발명의 일 실시예에 관한 디스플레이 장치에서는, 제1 유기막(120)에서 방출된 아웃개스(Out-gas)가 제2 유기막(140) 측으로 이동하여 발광소자(300)에 불량을 유발하는 것을 방지하기 위하여, 제1 유기막(120) 상에 무기막(130)을 구비한다. 또한, 화소회로층(110)에 관통홀(TH)을 형성하여, 제1 유기막(120)에서 방출된 아웃개스(Out-gas)가 관통홀(TH)을 통해 플렉서블 기판(100) 측으로 빠져나갈 수 있도록 한다. 이러한 구조를 통해 1 유기막(120)에서 방출된 아웃개스(Out-gas)가 발광소자(300) 측으로 유입되는 것을 차단함과 동시에 효과적으로 외부로 배출시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 5는 도 4의 일부분을 확대한 확대도이며, 도 6은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도들이다. 도 4 및 도 6에서는 화소회로(200) 및 화소회로(200)를 포함하는 화소회로층(110)의 구체적인 구조를 도시하고 있다. 도 4 및 도 6에서는 화소회로(200) 및 화소회로층(110)의 구조를 중심으로 설명한다.
도 4를 참조하면, 화소회로(200)는 박막트랜지스터(210) 및 스토리지 커패시터(220)를 포함한다. 화소회로층(110)은 플렉서블 기판(100) 상에 순차적으로 위치하는 버퍼층(101), 게이트절연층(103), 유전체 절연층(105), 층간 절연층(107) 및 무기 보호막(109)을 포함할 수 있다.
버퍼층(101)은 불순물의 침투를 방지하기 위해, 플렉서블 기판(100) 상에 배치되며, 게이트절연층(103)은 박막트랜지스터(210)의 반도체층(211)과 게이트전극(213) 사이에 개재되며, 유전체 절연층(105)은 스토리지 커패시터(220)의 하부전극(221)과 상부전극(223) 사이에 개재되고, 층간 절연층(107)은 박막트랜지스터(210)의 게이트전극(213)과 소스전극(215s) 및 드레인전극(215d) 사이에 개재된다.
버퍼층(101), 게이트절연층(103), 유전체 절연층(105), 층간 절연층(107) 및 무기 보호막(109)은 모두 절연성 무기물로 형성된다. 예컨대, 버퍼층(101), 게이트절연층(103), 유전체 절연층(105), 층간 절연층(107) 및 무기 보호막(109)은 각각 실리콘 질화물, 실리콘 산화물, 및/또는 실리콘산질화물로 형성될 수 있다.
도 4에서는, 박막트랜지스터(210)와 스토리지 커패시터(220)가 중첩되도록 배치되어, 박막트랜지스터(210)의 게이트전극(213)이 스토리지 커패시터(220)의 하부전극(221)인 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다.
도 5는 도 4의 컨택부(B) 부분을 확대한 확대도이다.
도 5를 참조하면, 제1 유기막(120)은 박막트랜지스터(210)의 드레인전극(215d)에 대응하는 제1 개구(120H)를 포함하고, 무기막(130)은 그러한 제1 개구(120H) 내에 형성된 제2 개구(130H)를 포함한다.
제1 유기막(120)은 제1 개구(120H)를 통해 무기 보호막(109)의 상면(109A)의 일부를 노출시킬 수 있다. 제1 유기막(120) 상에 배치되는 무기막(130)은 제1 유기막(120)의 상면(120A) 및 제1 개구(120H)의 내측면(120IS)을 커버할 수 있다. 이때, 무기막(130)은 제1 개구(120H)를 통해 노출된 무기 보호막(109)의 상면(109A)과 직접 컨택하여 커버할 수 있다.
제2 개구(130H)는 제1 개구(120H) 내에 형성되되, 드레인전극(215d)의 상면(215da)이 직접 노출되도록 드레인전극(215d)까지 연장되어 형성될 수 있다. 즉, 제2 개구(120H)는 무기 보호막(109)에 형성된 제3 개구(109H)를 포함할 수 있으며, 제2 개구(120H)와 제3 개구(109H)는 동일한 내측면을 갖는 일체로 형성된 개구일 수 있다. 이는 제2 개구(120H)를 형성하는 과정에서 제3 개구(109H) 또한 동시에 형성되기 때문인 것으로 이해될 수 있다.
도 5에 도시된 것과 같이, 컨택부(B) 부분에서 제1 유기막(120)은 무기 보호막(109) 및 무기막(130)으로 커버될 수 있다.
도 6을 참조하면, 화소회로(200)의 박막트랜지스터(210) 및 스토리지 커패시터(220)는 서로 다른 위치에 배치될 수 있다.
화소회로(200)의 구조에 따라, 화소회로층(110)은 기판(100) 상에 순차적으로 위치하는 버퍼층(101), 게이트절연층(103), 및 층간 절연층(107)을 포함할 수 있다. 도 9에 도시된 바와 같이, 층간 절연층(107)이 스토리지 커패시터(220)의 하부전극(221)과 상부전극(223) 사이에 개재되어 유전체로서의 기능을 수행할 수 있다.
도 4 및 도 6에서는, 화소회로(200)의 박막트랜지스터(210)가 탑 게이트 타입인 경우를 설명하였으나, 본 발명은 이에 제한되지 않는다. 또 다른 실시예로, 박막트랜지스터(210)는 바텀 게이트 타입일 수 있다. 또한, 도 8에서는 스토리지 커패시터(220)의 하부전극(221)과 상부전극(223)이 각각 게이트전극(213)과 소스전극(215s) 및 드레인전극(215d)과 동일한 물질을 포함하도록 동일 층에 위치하는 경우를 설명하였으나, 본 발명은 이에 제한되지 않으며, 다양하게 변경 가능하다.
도 7 내지 도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도들이다. 도 7 내지 도 9는 도 1의 B-B' 선에 따른 단면에 대응할 수 있다.
도 7 내지 도 9는 도 4와 동일한 화소회로(200)를 포함하나, 반드시 이에 한정되는 것은 아니다. 도 7 및 도 8을 디스플레이 영역(DA) 및 주변영역(PA)을 함께 도시한다. 도 7 내지 도 9에서 디스플레이 영역(DA)은 도 4와 동일한바 이하에서는 주변영역(PA)의 구조를 중심으로 설명한다.
도 7을 참조하면, 제1 유기막(120)은 주변영역(PA)까지 연장되어 배치된다. 무기막(130)은 제1 유기막(120) 상에 배치되고, 제1 유기막(120)과 함께 주변영역(PA)까지 연장되어 배치된다. 즉, 제1 개구(120H)의 내측면(120IS)을 포함한 제1 유기막(120)의 상면(120US)은 무기막(130)으로 커버될 수 있다. 주변영역(PA) 상에 배치된 제1 유기막(120)의 외측면(120OS)은 제1, 2 무기 봉지막(410, 430)으로 커버될 수 있다. 제1 유기막(120)의 외측면(120OS)은 제1 무기 봉지막(410)과 직접 컨택할 수 있다.
제1 유기막(120)은 내측면(120IS), 상면(120US)은 무기막(130)으로 커버되고, 외측면(120OS)은 무기 봉지막(410)으로 커버되며, 제1 유기막(120)의 하면(120LS)은 무기 보호막(109)으로 커버된다. 따라서, 제1 유기막(120)을 기준으로 관통홀(TH)을 제외한 제1 유기막(120)의 모든 표면이 무기막들(130, 410, 109)로 커버된다. 이를 통해, 제1 유기막(120)에서 방출된 아웃개스(Out-gas)가 이동하는 통로를 차단하며 관통홀(TH)을 통해 플렉서블 기판(100) 측으로 배출될 수 있도록 할 수 있다.
다른 실시예로, 도 8과 같이 제1 유기막(120)의 외측면(120OS)은 도전막(150)으로 커버될 수 있으며, 이 경우 도전막(150) 상에 제1, 2 무기 봉지막(410, 430)이 위치할 수 있다. 도시되어 있지 않으나, 도전막(150)은 화소회로(200)에 전원을 공급하는 전원공급배선과 전기적으로 컨택할 수 있다. 도전막(150)은 화소전극(310) 또는 대향전극(330)과 동일 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
도 9를 참조하면, 무기막(130)이 제1 유기막(120)의 외측면(120OS)을 덮도록 연장될 수 있다. 도 9에서는 제1 개구(120H)의 내측면(120IS)을 포함한 제1 유기막(120)의 상면(120US) 및 제1 유기막(120)의 외측면(120OS)이 무기막(130)으로 커버된다.
제1 유기막(120)은 내측면(120IS), 상면(120US) 및 외측면(120OS)은 무기막(130)으로 커버되고, 제1 유기막(120)의 하면(120LS)은 무기 보호막(109)으로 커버된다. 따라서, 제1 유기막(120)을 기준으로 관통홀(TH)을 제외한 제1 유기막(120)의 모든 표면이 무기막들(130, 109)로 커버된다. 이를 통해, 제1 유기막(120)에서 방출된 아웃개스(Out-gas)가 이동하는 통로를 차단하며 관통홀(TH)을 통해 플렉서블 기판(100) 측으로 배출될 수 있도록 할 수 있다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도들이고, 도 12는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 12는 도 10 및 도 11의 C-C' 선에 따른 단면에 대응할 수 있다. 도 10 내지 도 12는 복수의 화소들을 도시한다.
도 10 내지 도 12을 참조하면, 디스플레이 영역(DA) 상에는 제1 화소전극(310R), 제2 화소전극(310G) 및 제3 화소전극(310B)이 배치된다. 제1 화소전극(310R), 제2 화소전극(310G) 및 제3 화소전극(310B)은 서로 다른 색을 발광하기 위해 구비될 수 있다. 일 실시예로, 제1 화소전극(310R)은 적색 발광용 화소전극일 수 있고, 제2 화소전극(310G)은 녹색 발광용 화소전극일 수 있으며, 제3 화소전극(310B)은 청색 발광용 화소전극일 수 있다. 제1 화소전극(310R), 제2 화소전극(310G) 및 제3 화소전극(310B)은 화소회로층(110) 상부에 위치하는데, 화소회로층(110) 상에는 제1 유기막(120)이 배치된다.
제1 유기막(120)은 섬(island)형으로 패터닝된 복수의 제1 유기패턴부(120P)들을 포함할 수 있다. 복수의 제1 유기패턴부(120P)들 상부는 도 12에 도시된 것과 같이 무기막(130)으로 커버될 수 있다.
화소전극들(310R, 310G, 310B)은 도 10과 같이 X축 방향으로 배열될 수도 있고, 도 11과 같이 X축 및 Y축 방향으로 배열될 수도 있다. 도 10 및 도 11의 화소전극들(310R, 310G, 310B)은 적색 발광용 제1 화소전극(310R) 및 녹색 발광용 제2 화소전극(310G)은 청색 발광용 제3 화소전극(310B)에 비해 작은 면적을 갖도록 형성될 수 있다. 본 발명은 이에 한정되지 않으며, 도 10 및 도 11의 구조 이외에도 펜타일 구조 등 다양한 형태로 구비될 수 있다.
도 10 및 도 11에서 복수의 제1 유기패턴부(120P)들은 각 화소, 즉 각 화소전극들(310R, 310G, 310B) 마다 패터닝된다. 도 10 및 도 11의 경우, 하나의 제1 유기패턴부(120P) 상에 화소전극들(310R, 310G, 310B)이 각각 배치될 수 있다. 다른 실시예로, 도 13 및 도 14와 같이 복수의 제1 유기패턴부(120P)들은 화소전극들(310R, 310G, 310B) 단위로 패터닝될 수도 있다. 도 13 및 도 14의 경우, 하나의 제1 유기패턴부(120P) 상에 복수의 화소전극들(310R, 310G, 310B)이 배치될 수 있다.
다시 도 10 내지 도 12를 참조하면, 각각의 화소전극들(310R, 310G, 310B) 상에는 발광영역을 정의하는 제2 유기막(140)이 배치될 수 있다. 제2 유기막(140)은 화소전극들(310R, 310G, 310B) 마다 패터닝되며, 각 화소전극들(310R, 310G, 310B)의 가장자리를 덮으며 중앙부를 노출시키는 개구들(OP1, OP2, OP3)을 구비할 수 있다. 개구들(OP1, OP2, OP3)을 통해 노출된 화소전극들(310R, 310G, 310B) 상에는 발광층들(322R, 322G, 322B)이 배치될 수 있다.
도 10 내지 도 13의 실시예들에서, 제2 유기막(140)은 복수의 제2 유기패턴부들(140P)을 포함할 수 있다. 즉, 제2 유기막(140)은 화소전극들(310R, 310G, 310B) 마다 패터닝되며, 각 화소전극들(310R, 310G, 310B)에 복수의 제2 유기패턴부들(140P)이 각각 대응할 수 있다. 복수의 제2 유기패턴부들(140P)은 각 화소전극들(310R, 310G, 310B)들 상에 서로 이격되어 배치될 수 있다.
도 13을 참조하면, 플렉서블 기판(100) 상에 화소회로(200)를 포함하는 화소회로층(110)이 배치된다. 화소회로(200)는 각 화소영역들(PAX1, PXA2, PXA3) 마다 대응되도록 배치된다. 화소회로층(110)은 플렉서블 기판(100) 전면(全面)에 배치될 수 있다. 도 13의 화소회로층(110)은 전술한 도 4의 화소회로층(110)과 동일하나, 본 발명이 이에 한정되는 것은 아니다.
화소회로층(110)에는 전술한 실시예들과 동일하게 화소회로층(110)을 관통하는 관통홀(TH)이 구비된다. 관통홀(TH)은 각 화소(300R, 300G, 300B) 별로 적어도 하나 이상 구비될 수 있다.
화소회로층(110) 상에는 제1 유기막(120)이 배치된다. 제1 유기막(120)은 화소영역(PAX1, PXA2, PXA3) 별로 패터닝된 복수의 제1 유기패턴부(120P)들을 포함할 수 있다. 복수의 제1 유기패턴부(120P)들은 이격 영역(SA)을 사이에 두고 서로 소정 간격 이격되어 배치되며, 화소회로층(110)의 상면의 적어도 일부가 이격 영역(SA)을 통해 노출될 수 있다. 도 13에서는 화소회로층(110)의 최상부에 위치한 무기 보호막(109)의 상면의 적어도 일부가 이격 영역(SA)을 통해 노출될 수 있다.
제1 유기막(120) 상에는 무기막(130)이 배치된다. 무기막(130)은 제1 유기막(120) 상에서 일체(一體)로 형성되어, 복수의 제1 유기패턴부(120P)들을 포함한 제1 유기막(120)을 커버할 수 있다. 본 실시예에서, 무기막(130)은 복수의 제1 유기패턴부(120P)들 각각의 상면(120US), 외측면(120OS) 및 내측면(120IS)을 커버할 수 있다.
무기막(130) 상부에는 제2 유기막(140)이 배치된다. 제2 유기막(140)은 복수의 제2 유기패턴부들(140P)을 포함하며, 복수의 제2 유기패턴부들(140P) 각각은 복수의 제1 유기패턴부들(120P) 상에 위치할 수 있다.
복수의 제1 유기패턴부들(120P) 및 복수의 제2 유기패턴부들(140P)의 구조를 통해, 아웃 개스가 발생할 수 있는 유기막들의 면적을 축소시킬 수 있으며, 각 화소(300R, 300G, 300B) 간에 유기층들이 접촉할 수 있는 경로를 차단시켜, 각 화소(300R, 300G, 300B) 개별로 봉지하는 것이 가능할 수 있다.
무기막(130)에 의해 복수의 제1 유기패턴부(120P)들과 복수의 제2 유기패턴부(140P)들은 서로 접촉하지 않으며 물리적으로 분리될 수 있다. 따라서, 복수의 제1 유기패턴부(120P)들 각각은 오직 관통홀(TH)을 통해서만 유기물로 형성된 플렉서블 기판(100)과 연통된다. 전술한 것과 같이, 아웃 개스는 유기층을 따라 이동하는바, 제1 유기막(120)에서 방출된 아웃 개스는 제2 유기막(140) 측으로의 경로가 차단되어 관통홀(TH)을 통해 플렉서블 기판(100) 측으로 배출될 수 있다.
도 13 및 도 14는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도들이고, 도 15는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 15는 도 13 및 도 14의 D-D' 선에 따른 단면에 대응할 수 있다. 도 13 내지 도 15는 복수의 화소들을 도시한다.
도 13 내지 도 15의 실시예는, 도 10 내지 도 12의 실시예와 비교할 때 제1 유기막(120) 및 제2 유기막(140) 구조에서 차이가 있다. 그 외의 구성들은 도 10 내지 도 12의 실시예와 동일한 바 이하에서는 차이점을 위주로 설명한다.
도 13 내지 도 15를 참조하면, 제1 유기막(120)은 복수의 제1 유기패턴부(120P)들을 구비할 수 있다. 도 13 내지 도 15에서는 하나의 제1 유기패턴부(120P)를 도시한다. 본 실시예에서, 제1 유기패턴부(120P)는 화소전극들(310R, 310G, 310B) 단위로 패터닝될 수 있다. 즉, 하나의 제1 유기패턴부(120P) 상에 복수의 화소전극들(310R, 310G, 310B)이 배치될 수 있다.
제2 유기막(140)은 복수의 제2 유기패턴부(140P)들을 구비할 수 있다. 도 13 내지 도 15에서는 하나의 제2 유기패턴부(140P)를 도시한다. 즉, 제2 유기패턴부(140P)는 제1 유기패턴부(120P) 상에서 일체로 구비되며, 화소전극들(310R, 310G, 310B)을 각각 노출시키는 개구들(OP1, OP2, OP3)을 포함할 수 있다.
이와 같은 구조를 통해 화소 단위(300R, 300G, 300B) 별로 봉지하는 것이 가능하다.
도 16은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 16을 참조하면, 전술한 제1 유기막(120)의 제1 유기패턴부(120P) 및 제2 유기막(140)의 제2 유기패턴부(140P) 구조는 스트레쳐블(stretchable)한 구조를 갖는 디스플레이 장치에도 적용될 수 있다.
도 16의 플렉서블 기판(100)은 스트레쳐블한 특성을 위해 플렉서블 기판(100)을 관통하는 관통패턴(100TH)을 구비할 수 있다.
관통패턴(100TH)을 사이에 두고 화소들이 배치될 수 있다. 발광소자(300)는 화소전극(310), 발광층(322), 대향전극(330)을 포함한다. 도 16에서는 대향전극(330)이 화소 별로 각각 배치된 것으로 도시되나, 대향전극(330)은 플렉서블 기판(100) 상부에 일체로 구비된다.
이와 같이 플렉서블 기판(100)에 관통패턴(100TH)이 형성된 디스플레이 장치에 있어서, 관통패턴(100TH)을 사이에 두고 배치된 화소들은 개별적으로 봉지될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.

Claims (24)

  1. 플렉서블 기판;
    상기 플렉서블 기판 상에 배치되고 박막트랜지스터를 포함하며, 상기 플렉서블 기판까지 연장된 관통홀을 갖는, 화소회로층;
    상기 화소회로층 상에 배치되며, 상기 관통홀을 통해 상기 플렉서블 기판과 컨택하는, 제1 유기막;
    상기 제1 유기막 상면을 덮도록 상기 제1 유기막 상에 배치되는, 무기막;
    상기 무기막 상에 배치되는, 화소전극; 및
    상기 화소전극 상부에 배치되며, 제1 무기 봉지막, 제2 무기 봉지막 및 상기 제1 무기 봉지막과 상기 제2 무기 봉지막 사이에 개재된 유기 봉지막을 포함하는, 봉지층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 유기막은 상기 박막트랜지스터 상부에 위치해 상기 화소회로층 상면의 적어도 일부를 노출시키는 제1 개구를 갖고,
    상기 무기막은 상기 제1 개구를 덮는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 무기막은 상기 제1 개구에 의해 노출된 상기 화소회로층 상면과 컨택하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 화소회로층의 상면은 무기막인, 디스플레이 장치.
  5. 제2항에 있어서,
    상기 무기막은 상기 제1 개구 내에 위치한 제2 개구를 갖고,
    상기 화소전극은 상기 제2 개구를 통해 상기 박막트랜지스터와 전기적으로 연결되는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 화소회로층은 상기 박막트랜지스터를 덮으며 무기물을 포함하는 무기 보호막을 더 포함하고,
    상기 제2 개구는 상기 무기 보호막을 관통하도록 연장되는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 무기막은 상기 제1 유기막의 측면을 덮도록 연장되는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 관통홀은 상기 제1 유기막과 동일한 유기물로 매립되는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제1 유기막은 상기 관통홀을 통해 상기 플렉서블 기판과 직접 컨택하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 무기막 상에 배치되며, 상기 화소전극의 가장자리를 덮되 중앙부를 노출시켜 발광영역을 정의하는 제2 유기막을 더 포함하는, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 플렉서블 기판은 상기 플렉서블 기판을 관통하는 관통패턴을 포함하는, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 봉지층은 상기 제1 유기막의 외측면을 덮도록 연장되는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 봉지층의 상기 제1 무기 봉지막은 상기 제1 유기막의 외측면과 면접촉하는, 디스플레이 장치.
  14. 제1항에 있어서,
    상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되는 게이트전극 및 상기 반도체층과 연결된 소스전극과 드레인전극을 포함하고,
    상기 제1 유기막은 상기 소스전극 및 드레인전극 중 적어도 하나를 포함한 상기 화소회로층 상면의 적어도 일부를 노출시키는 제1 개구를 갖는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 무기막은 상기 제1 개구를 통해 노출된 상기 화소회로층의 상면과 면접촉하는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 무기막은 상기 소스전극 및 드레인전극 중 적어도 하나를 노출시키는 제2 개구를 갖는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 화소전극은 상기 제2 개구를 통해 상기 상기 소스전극 및 드레인전극 중 적어도 하나와 전기적으로 컨택하는, 디스플레이 장치.
  18. 제1항에 있어서,
    상기 플렉서블 기판은 유기물을 포함하는, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 제1 유기막은 상기 관통홀을 통해 상기 플렉서블 기판과 연통하는, 디스플레이 장치.
  20. 플렉서블 기판;
    상기 플렉서블 기판 상에 배치되고 복수의 박막트랜지스터들을 포함하며, 상기 플렉서블 기판까지 연장된 적어도 하나 이상의 관통홀을 갖는, 화소회로층;
    상기 화소회로층 상에 배치되며, 상기 관통홀을 통해 상기 플렉서블 기판과 컨택하고, 아일랜드 형태로 패터닝된 복수의 유기패턴부들을 포함하는, 제1 유기막;
    상기 제1 유기막 상면을 덮도록 상기 제1 유기막 상에 배치되는, 무기막;
    상기 무기막 상에 배치되며, 상기 복수의 유기패턴부들 상에 각각 배치되는 제1 화소전극, 제2 화소전극 및 제3 화소전극; 및
    상기 제1 화소전극, 제2 화소전극 및 제3 화소전극 상부에 배치되며, 제1 무기 봉지막, 제2 무기 봉지막 및 상기 제1 무기 봉지막과 상기 제2 무기 봉지막 사이에 개재된 유기 봉지막을 포함하는, 봉지층;
    을 구비하는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 화소회로층은 무기막을 포함하고,
    상기 무기막은 상기 복수의 유기패턴부들이 서로 이격되어 상기 무기막의 상면의 적어도 일부가 노출된 이격영역을 가지며,
    상기 무기막은 상기 이격영역과 컨택하는, 디스플레이 장치.
  22. 제20항에 있어서,
    상기 관통홀은 상기 복수의 유기패턴부들에 각각 대응되도록 상기 복수의 유기패턴부들 각각의 하부에 적어도 하나 이상 구비되며, 상기 복수의 유기패턴부들 각각은 상기 관통홀을 통해 상기 플렉서블 기판과 연통되는, 디스플레이 장치.
  23. 제20항에 있어서,
    상기 제1 화소전극 상에 배치되며 적색 파장의 광을 발광하는 제1 중간층, 상기 제2 화소전극 상에 배치되며 녹색 파장의 광을 발광하는 제2 중간층, 및 상기 제3 화소전극 상에 배치되며 청색 파장의 광을 발광하는 제3 중간층; 및
    상기 제1 중간층, 상기 제2 중간층 및 상기 제3 중간층을 덮는 대향전극;
    을 더 포함하는, 디스플레이 장치.
  24. 제20항에 있어서,
    상기 플렉서블 기판은 유기물을 포함하는, 디스플레이 장치.
PCT/KR2019/009626 2018-10-23 2019-08-01 디스플레이 장치 WO2020085625A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP19875076.2A EP3872884A4 (en) 2018-10-23 2019-08-01 DISPLAY DEVICE
US17/288,317 US12010906B2 (en) 2018-10-23 2019-08-01 Display device including through hole connecting organic layer to substrate
CN201980069968.0A CN112913045B (zh) 2018-10-23 2019-08-01 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0126866 2018-10-23
KR1020180126866A KR102620972B1 (ko) 2018-10-23 2018-10-23 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2020085625A1 true WO2020085625A1 (ko) 2020-04-30

Family

ID=70331462

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/009626 WO2020085625A1 (ko) 2018-10-23 2019-08-01 디스플레이 장치

Country Status (4)

Country Link
EP (1) EP3872884A4 (ko)
KR (1) KR102620972B1 (ko)
CN (1) CN112913045B (ko)
WO (1) WO2020085625A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022191652A1 (ko) * 2021-03-11 2022-09-15 고려대학교 세종산학협력단 스트레쳐블 광 소자 및 그 제조방법
CN113745247A (zh) * 2021-08-20 2021-12-03 武汉华星光电半导体显示技术有限公司 显示面板
CN117529986A (zh) * 2022-04-22 2024-02-06 京东方科技集团股份有限公司 Oled器件及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182582A (ja) * 2009-02-06 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置、電子機器
US20120119235A1 (en) * 2009-11-04 2012-05-17 Panasonic Corporation Display panel apparatus and method of fabricating display panel apparatus
KR20130005877A (ko) * 2011-07-07 2013-01-16 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
KR20180025104A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 유기발광 표시장치
KR20180051315A (ko) * 2016-11-08 2018-05-16 엘지디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528326B1 (ko) * 2002-12-31 2005-11-15 삼성전자주식회사 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법
JP2013043383A (ja) * 2011-08-24 2013-03-04 Fujifilm Corp バリア性積層体、ガスバリアフィルムおよびこれらを用いたデバイス
JP6061820B2 (ja) * 2013-08-29 2017-01-18 富士フイルム株式会社 機能性フィルムおよび機能性フィルムの製造方法
US9947895B2 (en) * 2015-06-17 2018-04-17 Universal Display Corporation Flexible AMOLED display
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
CN107505762B (zh) * 2017-09-20 2021-04-06 京东方科技集团股份有限公司 一种coa基板、显示面板及显示装置
CN108550612B (zh) * 2018-05-29 2020-11-13 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182582A (ja) * 2009-02-06 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置、電子機器
US20120119235A1 (en) * 2009-11-04 2012-05-17 Panasonic Corporation Display panel apparatus and method of fabricating display panel apparatus
KR20130005877A (ko) * 2011-07-07 2013-01-16 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
KR20180025104A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 유기발광 표시장치
KR20180051315A (ko) * 2016-11-08 2018-05-16 엘지디스플레이 주식회사 유기 발광 표시 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3872884A4 *

Also Published As

Publication number Publication date
US20210376269A1 (en) 2021-12-02
KR102620972B1 (ko) 2024-01-05
KR20200046224A (ko) 2020-05-07
CN112913045B (zh) 2024-04-09
CN112913045A (zh) 2021-06-04
EP3872884A1 (en) 2021-09-01
EP3872884A4 (en) 2022-08-03

Similar Documents

Publication Publication Date Title
WO2020004730A1 (ko) 디스플레이 장치
KR102457251B1 (ko) 유기 발광 표시 장치
KR102638296B1 (ko) 유기발광표시장치
KR20200102580A (ko) 표시 장치 및 표시 장치의 제조방법
WO2020085625A1 (ko) 디스플레이 장치
WO2014107007A1 (en) Oled micro-cavity structure and method of making
KR20200099251A (ko) 표시 장치
WO2020166793A1 (ko) 표시 패널
CN111326554A (zh) 显示装置
KR20140079667A (ko) 표시 장치 및 그의 제조 방법
WO2020085592A1 (ko) 디스플레이 장치
WO2020080613A1 (ko) 표시 장치 및 이의 제조 방법
KR20190122923A (ko) 디스플레이 장치 및 그 제조방법
WO2020013427A1 (ko) 디스플레이 장치
WO2020013389A1 (ko) 디스플레이 장치
WO2020122332A1 (ko) 디스플레이 장치
US20210343811A1 (en) Display apparatus and method of manufacturing the same
KR20170135587A (ko) 비표시 영역 상으로 연장하는 유기 발광층을 포함하는 유기 발광 표시 장치
US20060214564A1 (en) Organic electroluminescent display and method for fabricating the same
WO2020080603A1 (ko) 표시 장치 및 그의 제조 방법
WO2020145449A1 (ko) 유기 발광 표시 장치
WO2020138665A1 (ko) 디스플레이 장치
WO2016043485A1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2020040378A1 (ko) 표시 장치의 제조 방법
KR20120006810A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19875076

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019875076

Country of ref document: EP

Effective date: 20210525