WO2019124119A1 - 基板支持部材、基板処理装置及び基板搬送装置 - Google Patents

基板支持部材、基板処理装置及び基板搬送装置 Download PDF

Info

Publication number
WO2019124119A1
WO2019124119A1 PCT/JP2018/045120 JP2018045120W WO2019124119A1 WO 2019124119 A1 WO2019124119 A1 WO 2019124119A1 JP 2018045120 W JP2018045120 W JP 2018045120W WO 2019124119 A1 WO2019124119 A1 WO 2019124119A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
wafer
inductor
support member
conductive
Prior art date
Application number
PCT/JP2018/045120
Other languages
English (en)
French (fr)
Inventor
仁志 羽島
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to US16/771,878 priority Critical patent/US20210173306A1/en
Priority to KR1020207019727A priority patent/KR102652636B1/ko
Priority to JP2019560969A priority patent/JP7050090B2/ja
Priority to CN201880080654.6A priority patent/CN111466017B/zh
Publication of WO2019124119A1 publication Critical patent/WO2019124119A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Definitions

  • the present invention relates to a substrate support member for supporting a substrate when delivering a substrate on a mounting table in a substrate processing apparatus, a substrate processing apparatus using the substrate support member, and a substrate transfer apparatus.
  • a predetermined coating solution is applied on a semiconductor wafer (hereinafter referred to as "wafer") as a substrate to form a coating film such as an antireflective film or a resist film.
  • a coating film such as an antireflective film or a resist film.
  • An application process is performed.
  • the coating solution is supplied from the nozzle to the central portion of the rotating wafer, and the coating solution is diffused on the wafer by centrifugal force to form a coating film on the wafer.
  • Spin coating is widely used.
  • Patent Document 1 discloses a wafer, a transport mechanism or a processing mechanism in contact with the wafer, and a material having a predetermined resistance or a predetermined resistance value. It is described that static elimination is carried out by grounding through.
  • ESD current waveforms generated on the wafer.
  • One is that although the amount of discharge charge is small, a current with a sharp peak flows in a short period (for example, several ns or less), and the time constant is small, so the ESD protection elements (resistors, diodes, transistors, etc.) can respond.
  • Current that may cause a potential malfunction even if a sudden potential change occurs in the internal circuit to be protected, for example, even if the aforementioned oxide film breakage or complete destruction does not occur. It is a waveform.
  • the other one is one in which the amount of discharge charge is large and a large current flows for a long time (for example, about 100 ns) and the ESD protection element can sufficiently respond, but a large current flows to the ESD protection element. It is a current waveform which generates heat and may cause breakage of the above-mentioned junction or melting of the wiring film due to thermal destruction.
  • the present invention has been made in view of the foregoing points, and it is an object of the present invention to make it easy for the charge on the wafer to leak and to prevent the occurrence of electrical characteristic failure while limiting the ESD current.
  • one aspect of the present invention is a substrate support member for supporting a substrate, comprising: a conductive portion having conductivity, and an inductor portion provided outside the conductive portion.
  • the conductive portion is formed with a contact support portion for supporting the substrate in contact with the substrate, and the opposite side of the contact support portion across the inductor portion in the conductive portion is directly or indirectly It is grounded.
  • FIG. 1 is a plan view schematically showing the outline of the configuration of a substrate processing system 1.
  • 2 and 3 are a front view and a rear view schematically showing the outline of the internal configuration of the substrate processing system 1, respectively.
  • the substrate processing system 1 performs predetermined processing on the wafer W as a substrate.
  • the substrate processing system 1 includes a cassette station 10 for loading and unloading a cassette C containing a plurality of wafers W as shown in FIG. 1, and a processing station 11 comprising a plurality of various processing apparatuses for performing predetermined processing on the wafers W. And an interface station 13 for transferring the wafer W between the exposure apparatus 12 adjacent to the processing station 11 are integrally connected.
  • the cassette mounting table 20 is provided in the cassette station 10.
  • a plurality of cassette mounting plates 21 for mounting the cassette C is provided on the cassette mounting table 20.
  • the cassette station 10 is provided with a wafer transfer apparatus 23 movable on the transfer path 22 extending in the X direction.
  • the wafer transfer device 23 is also movable in the vertical direction and around the vertical axis ( ⁇ direction), and the cassette C on each cassette mounting plate 21 and the delivery device of the third block G3 of the processing station 11 described later
  • the wafer W can be transferred between the two.
  • the processing station 11 is provided with a plurality of, for example, four blocks provided with various devices, that is, a first block G1 to a fourth block G4.
  • a first block G1 is provided on the front side (the negative side in the X direction of FIG. 1) of the processing station 11.
  • a second block G2 is provided on the back side (the X direction positive direction side in FIG. 1, the upper side of the drawing) of the processing station 11.
  • the third block G3 described above is provided on the cassette station 10 side (the negative side in the Y direction in FIG. 1) of the processing station 11.
  • a fourth block G4 is provided on the interface station 13 side (the positive side in the Y direction of FIG. 1) of the processing station 11.
  • a plurality of liquid processing devices for example, a development processing device 30 for developing the wafer W, an antireflective film under the resist film of the wafer W (hereinafter referred to as “lower antireflective film Lower antireflection film forming apparatus 31 for forming a film, resist coating apparatus 32 for applying a resist solution to a wafer W to form a resist film, and an antireflection film on the upper layer of the resist film of the wafer W (hereinafter referred to as “upper reflection” An upper anti-reflection film forming device 33 for forming a “preventive film” is disposed in this order from the bottom.
  • a development processing device 30 for developing the wafer W an antireflective film under the resist film of the wafer W
  • resist coating apparatus 32 for applying a resist solution to a wafer W to form a resist film
  • an antireflection film on the upper layer of the resist film of the wafer W hereinafter referred to as “upper reflection
  • the development processing unit 30, the lower antireflection film forming unit 31, the resist coating unit 32, and the upper antireflection film forming unit 33 are arranged side by side in the horizontal direction.
  • the number and arrangement of the development processing unit 30, the lower antireflection film forming unit 31, the resist coating unit 32, and the upper antireflection film forming unit 33 can be arbitrarily selected.
  • a heat treatment apparatus 40 for performing heat treatment such as heating or cooling of the wafer W or a hydrophobic treatment for performing a hydrophobization treatment to improve the fixability between the resist solution and the wafer W
  • the conversion processing unit 41 and the peripheral exposure unit 42 for exposing the outer peripheral portion of the wafer W are provided side by side vertically and horizontally.
  • the number and arrangement of the heat treatment apparatus 40, the hydrophobization apparatus 41, and the peripheral exposure apparatus 42 can be arbitrarily selected.
  • a plurality of delivery devices 50, 51, 52, 53, 54, 55, 56 are provided in order from the bottom.
  • a plurality of delivery devices 60, 61, 62 are provided in order from the bottom.
  • a wafer transfer area D is formed in an area surrounded by the first block G1 to the fourth block G4.
  • a plurality of wafer transfer devices 70 each having a transfer arm 70a movable in, for example, the Y direction, the X direction, the ⁇ direction, and the vertical direction are disposed.
  • the wafer transfer apparatus 70 moves in the wafer transfer area D and transfers the wafer W to the predetermined apparatus in the surrounding first block G1, second block G2, third block G3 and fourth block G4. it can.
  • a shuttle transfer apparatus 80 for transferring the wafer W linearly between the third block G3 and the fourth block G4 is provided.
  • the shuttle transfer device 80 is, for example, linearly movable in the Y direction in FIG.
  • the shuttle transfer device 80 moves in the Y direction while supporting the wafer W, and can transfer the wafer W between the delivery device 52 of the third block G3 and the delivery device 62 of the fourth block G4.
  • a wafer transfer apparatus 81 is provided next to the third block G3 on the positive direction side in the X direction.
  • the wafer transfer apparatus 81 has a transfer arm 81a movable in, for example, the X direction, the ⁇ direction, and the vertical direction.
  • the wafer transfer apparatus 81 can move up and down while supporting the wafer W to transfer the wafer W to each delivery apparatus in the third block G3.
  • the interface station 13 is provided with a wafer transfer apparatus 90 and a delivery apparatus 91.
  • the wafer transfer apparatus 90 has a transfer arm 90a movable in, for example, the Y direction, the ⁇ direction, and the up and down direction.
  • the wafer transfer apparatus 90 can, for example, support the wafer W by the transfer arm 90 a and transfer the wafer W among the delivery devices in the fourth block G4, the delivery device 91, and the exposure device 12.
  • the control unit 100 is, for example, a computer and has a program storage unit (not shown).
  • the program storage unit stores a program for controlling the processing of the wafer W in the substrate processing system 1.
  • the program storage unit also stores a program for realizing the liquid processing described later in the substrate processing system 1 by controlling the operation of drive systems such as the above-described various processing apparatuses and transport apparatuses.
  • the program is stored in a computer readable storage medium such as a computer readable hard disk (HD), a flexible disk (FD), a compact disk (CD), a magnet optical desk (MO), and a memory card. And may be installed in the control unit 100 from the storage medium.
  • a cassette C containing a plurality of wafers W is carried into the cassette station 10 of the substrate processing system 1 and placed on the cassette placing plate 21. Thereafter, the wafers W in the cassette C are sequentially taken out by the wafer transfer device 23 and transferred to the delivery device 53 of the third block G3 of the processing station 11.
  • the wafer W is transferred by the wafer transfer apparatus 70 to the heat treatment apparatus 40 of the second block G2 and subjected to temperature adjustment processing. Thereafter, the wafer W is transferred by the wafer transfer apparatus 70 to, for example, the lower antireflective film forming apparatus 31 of the first block G1, and the lower antireflective film is formed on the wafer W. Thereafter, the wafer W is transferred to the heat treatment apparatus 40 of the second block G2 and heat treatment is performed. Thereafter, the wafer W is returned to the delivery device 53 of the third block G3.
  • the wafer W is transferred by the wafer transfer apparatus 81 to the delivery apparatus 54 of the same third block G3. Thereafter, the wafer W is transferred by the wafer transfer apparatus 70 to the hydrophobization processing apparatus 41 of the second block G2, and the hydrophobization processing is performed.
  • the wafer W is transferred by the wafer transfer apparatus 70 to the resist coating apparatus 32, and a resist film is formed on the wafer W. Thereafter, the wafer W is transferred by the wafer transfer apparatus 70 to the heat treatment apparatus 40 and subjected to prebaking. Thereafter, the wafer W is transferred by the wafer transfer apparatus 70 to the delivery apparatus 55 of the third block G3.
  • the wafer W is transferred by the wafer transfer apparatus 70 to the upper antireflective film forming apparatus 33, and the upper antireflective film is formed on the wafer W. Thereafter, the wafer W is transferred by the wafer transfer apparatus 70 to the heat treatment apparatus 40 and heated, and then the temperature is adjusted. Thereafter, the wafer W is transferred to the peripheral exposure device 42 and subjected to peripheral exposure processing.
  • the wafer W is transferred by the wafer transfer apparatus 70 to the delivery apparatus 56 of the third block G3.
  • the wafer W is transferred by the wafer transfer apparatus 81 to the delivery apparatus 52 and transferred by the shuttle transfer apparatus 80 to the delivery apparatus 62 of the fourth block G4. Thereafter, the wafer W is transferred by the wafer transfer apparatus 90 of the interface station 13 to the exposure apparatus 12 and exposed in a predetermined pattern.
  • the wafer W is transferred by the wafer transfer apparatus 90 to the delivery apparatus 60 of the fourth block G4. Thereafter, the wafer is transferred by the wafer transfer apparatus 70 to the heat treatment apparatus 40 and subjected to post-exposure bake processing.
  • the wafer W is transferred by the wafer transfer apparatus 70 to the development processing apparatus 30 and developed.
  • the wafer W is transferred by the wafer transfer apparatus 70 to the heat treatment apparatus 40 and subjected to post-baking process.
  • the wafer W is transferred by the wafer transfer apparatus 70 to the delivery apparatus 50 of the third block G3, and then transferred by the wafer transfer apparatus 23 of the cassette station 10 to the cassette C of the predetermined cassette mounting plate 21.
  • a series of photolithography steps are completed.
  • FIG. 4 is a longitudinal sectional view schematically showing the outline of the configuration of the resist coating unit 32
  • FIG. 5 is a horizontal sectional view schematically showing the outline of the configuration of the resist coating unit 32. As shown in FIG. 4
  • the resist coating unit 32 is provided with a spin chuck 200 as a substrate holding unit for holding the wafer W as shown in FIG.
  • the spin chuck 200 has a horizontal upper surface, and a suction port (not shown) for suctioning the wafer W, for example, is provided on the upper surface.
  • the wafer W can be adsorbed and held on the spin chuck 200 by suction from the suction port.
  • the spin chuck 200 is made of, for example, 10 5 ⁇ , which is made of, for example, a conductive resin having a resistance value region that is electrostatically dissipative, which is made of, for example, polyetheretherketone (PEEK) and carbon fiber (CF). It has a resistance value of ⁇ 10 9 ⁇ and has a resistance value range that is electrostatic dissipative.
  • the spin chuck 200 is connected to a drive unit 202 provided below the spin chuck 200 via a shaft 201, and the drive unit 202 is connected to an earth wire 203.
  • the spin chuck 200 can be rotated at a predetermined speed by the drive unit 202, and the spin chuck 200 can be moved up and down.
  • the substrate support portion 210 is constituted of, for example, three elevating pins 211a, 211b, and 211c as a substrate support member according to the present embodiment, a ring member 212, an elevating portion 213, and a ground connection portion 214.
  • the lift pins 211a, 211b, and 211c as substrate support members are connected to the lift portion 213 via the ring member 212, and can be lifted and lowered.
  • the elevating pins 211a, 211b, and 211c can protrude upward from the spin chuck 200, and can transfer the wafer W with the transfer arm 70a of the wafer transfer apparatus 70 described above.
  • FIG. 6 is an explanatory view schematically showing an outline of the configuration of the elevation pin 211a.
  • the raising and lowering pins 211 a have a main body 220 made of a conductive resin made of, for example, polybenzimidazole (PBI) and carbon fiber (CF).
  • the top portion of the main body 220 is a contact support portion 220 a that directly contacts and supports the wafer W.
  • a conductive material portion 221 made of, for example, a bar of SUS is provided below the main body 220.
  • the main body 220 and the conductive material portion 221 constitute a conductive portion.
  • the conductive material portion 221 is electrically conducted to the ground connection portion 214 described above, and is thereby grounded.
  • a magnetic core 222 serving as an inductor portion is provided on the lower periphery of the main body 220 and on the upper outer periphery of the conductive material portion 221.
  • a soft magnetic toroidal core is used, and as the soft magnetic material, for example, a Ni—Zn ferrite core is used.
  • the lift pins 211a having such a configuration function as low resistance pins for leaking residual charges and induced charges on the wafer W after application of a treatment liquid described later, and via the ring member 212, the earth connection portion 214 and electricity are Because of the communication, the charge on the wafer W can be leaked to the ground side.
  • the low resistance refers to a resistance value of, for example, 10 5 ⁇ or less, which is the upper limit of electrostatic conductivity.
  • the remaining two of the three raising and lowering pins ie, the raising and lowering pins 211b and 211c, are made of an insulating material having insulation as a whole, for example, an insulating resin such as polyetheretherketone (PEEK).
  • having insulation means, for example, having a resistance value of 10 11 ⁇ or more.
  • the contact support portion 223 at the top of the lift pins 211b and 211c which contacts and supports the wafer W is made of, for example, insulating rubber such as perfluoro rubber, and directly contacts the wafer W to support the wafer W
  • the holding power at the time of A nut 226 for height adjustment is provided at the upper end portion of the lower conductive member portion 225 in the raising and lowering pins 211 b and 211 c.
  • the length from the contact support part 223 in the raising / lowering pin 211b, 211c to the nut 226 is set so that the insulation distance which creeping discharge does not occur may be maintained.
  • one of the three lifting pins ie, the lifting pin 211a
  • the number of low resistance pins is not limited to this
  • At least one or more of the plurality of lifting pins provided in the lifting unit 210 may be a low resistance pin having the magnetic core 222.
  • a processing liquid nozzle 230 for supplying a processing liquid, for example, a resist liquid, to the surface of the wafer W is provided.
  • a discharge port 230a for supplying the processing liquid is formed.
  • the treatment liquid nozzle 230 is connected to the drive unit 232 via an arm 231.
  • the arm 231 extends outward in the negative Y direction (left direction in FIG. 5) of a cup body 240 described later along a guide rail 233 extending in the Y direction (left and right direction in FIG. 5) by the drive portion 232.
  • the wafer W can be moved to the upper side of the wafer W from the provided standby portion 234, and a resist solution, which is a processing solution, can be supplied to the central position of the wafer W.
  • the arm 231 can be moved up and down by the drive unit 232, and the height of the processing liquid nozzle 230 can be adjusted.
  • a cup body 240 is provided on the side of the spin chuck 200 so as to surround the wafer W held by the spin chuck 200.
  • a lift mechanism (not shown) is connected to the cup body 240, and by raising the cup body 240, it is possible to receive a processing liquid such as a resist liquid or a solvent that is scattered from the wafer W.
  • a liquid receiving portion 250 for collecting and discharging the processing liquid collected by the cup body 240 is provided below the cup body 240 and the spin chuck 200.
  • a discharge pipe 251 for discharging the gas and liquid in the liquid receiving portion 250 is connected to the bottom surface of the liquid receiving portion 250, and a gas-liquid separator (not shown) provided on the downstream side of the discharge pipe 251 is connected. Liquid separation is performed. The drainage after gas-liquid separation is collected in a drainage tank (not shown).
  • a circular cup mounting base 260 is provided below the spin chuck 200, and outside the cup mounting base 260, an annular guide member 261 having a mountain-shaped vertical cross section is provided.
  • the guide member 261 guides the processing liquid that has fallen from the wafer W to the liquid receiving portion 250 provided outside the cup mounting base 260.
  • the cup mounting base 260 is provided with a through hole (not shown) which penetrates the shaft 201 and the elevation pins 211a, 211b and 211c.
  • the treatment liquid nozzle 230 of the standby unit 234 is moved to the upper side of the central portion of the wafer W by the arm 231, and the spin chuck 200 is rotated.
  • the supplied resist solution is diffused over the entire surface of the wafer W by centrifugal force and uniformly applied to the surface by spin coating.
  • spin chuck 200 has a resistance value range that is, for example, 10 5 ⁇ to 10 9 ⁇ , which is an electrostatic diffusive property.
  • the portion can be leaked from the ground wire 203 connected via the spin chuck 200, the shaft 201, and the drive portion 202 without causing a rapid discharge.
  • the spin chuck 200 still has a high resistance to the degree of electrostatic diffusion, part of the charge remains on the wafer W without leaking through the spin chuck 200.
  • the DC resistance between the wafer contact point and the ground point is increased as in the conventional method, that is, as the insulation property is increased, the current flowing through devices on the wafer W can be restricted. Charge on the wafer W is less likely to leak. Therefore, as in the embodiment, the DC resistance value is reduced as much as possible to the extent that charges are likely to leak slowly, and at the same time the impedance is increased such that a steep (ps to several ns order) current does not easily flow in the inductor portion. Also, it is possible to appropriately cope with a case where an ESD current having a sharp peak flows in a short period of time, and it is possible to prevent the occurrence of electrical characteristic failure due to it.
  • FIG. 7 shows an equivalent circuit diagram of the elevation pin 211a according to the present embodiment.
  • the magnetic core 222 can limit the current having a large current change rate. Therefore, for example, while the steep ESD current whose rise time is ps to several ns or less is limited, it can be leaked from the ground connection portion 214 to the ground side before being transported to the next process. Of course, the charge on the wafer W can be leaked to the ground side while limiting this also for a long-term ESD current. Therefore, it is possible to prevent the destruction of the junction of the device and the melting of the wiring film.
  • FIG. 8 is a graph showing a comparison of ESD discharge voltages generated in the elevation pin 211a having the magnetic core 222 as the inductor portion and the elevation pin not having the inductor portion.
  • the solid line in the graph has the magnetic core 222
  • the broken line shows the discharge voltage at the elevation pin not having the inductor portion.
  • the peak of the first discharge voltage having a sharp voltage change is cut by about 40% as compared with the elevation pin having no inductor portion.
  • the second peak after the first peak is also relaxed in the configuration having the inductor portion as in the present embodiment as compared with the case where the inductor portion is not included. Therefore, the voltage change on the wafer W can be minimized by providing the raising and lowering pins 211a having the inductor portion.
  • the present invention is not limited to the resist coating device 32, but other liquid processing devices, such as the development processing device 30, lower anti-reflection film
  • the present invention is also applicable to the forming device 31 and the upper anti-reflection film forming device 33. Further, the present invention is applicable not only to the liquid processing apparatus but also to an apparatus for performing heat processing and cooling processing including the heat processing apparatus 40, and the hydrophobization processing apparatus 41, and applicable to a substrate processing apparatus for processing a substrate on a mounting table. It is.
  • the raising / lowering pin 211a adopts the magnetic core 222 as the inductor part, but instead of this, as shown in FIG. 9, for example, silicon carbide (SiC) in the upper part of the main body 220.
  • SiC silicon carbide
  • the spiral inductor 293 can also limit steep ESD current.
  • both the spiral inductor 293 and the magnetic core 222 described above may be employed.
  • inductors having different characteristics By combining inductors having different characteristics in this way, an effect of attenuating a plurality of components of the ESD current can be obtained.
  • the wafer W is unloaded from the resist coating unit 32 by the transfer arm 70 a of the wafer transfer unit 70 when resist coating by the liquid processing unit, for example, the resist coating unit 32 is completed.
  • the transfer arm 70a itself is charged, a slight electric charge remaining on the wafer W may be inductively charged again to cause ESD. .
  • the transfer arm 70a is connected to ground at 10 9 ⁇ or less, which is the upper limit of the electrostatic diffusion property, via the device group 300 such as a transfer arm drive mechanism. It is preferable to do.
  • the entire surface of the transfer arm 70a may be coated with a conductive resin.
  • support pads made of synthetic resin or the like are provided at a plurality of places, for example, three places so as to support the wafer W so as not to be easily displaced during transfer. Therefore, if the wafer W to be transported has residual electric charge, as in the case of the elevating pins described above, an ESD current is generated at the time of contact with the wafer W, and destruction of junctions or melting of wiring film due to ESD current Can occur.
  • the minute contact electrification with the wafer W can be surely leaked also from the support pads 301a to 301c which are the contact portions with the wafer W during the transfer of the wafer W.
  • the material of the support pads 301a to 301c it is preferable to use a material having electrostatic conductivity of 10 5 ⁇ or less. With such a configuration, the residual charge or the induced charge on the wafer W can be leaked through the surface portions of the support pads 301a to 301c and the transfer arm 70a.
  • the transport arm 70a itself may have a configuration of an inductor portion, and an inductor effect similar to that of the elevation pins 211a may be exhibited.
  • one arm portion 71a of the arm portions 71a and 71b of the arm main body 71 called a so-called fork in the transport arm 70a has a configuration as an inductor portion.
  • FIG. 12 is an enlarged view of the broken line area X in FIG. 11, and FIGS. 12 (a) to 12 (d) are side views of the arm portion 71a in the broken line area X of FIG. The front, the side, and the back are shown respectively. Further, portions indicated by a large number of dots in FIG. 12 indicate conductive regions 310 coated with a conductive resin, and white portions indicate insulating regions 311. The right side of the support pad 301a in the figure is the tip direction of the transfer arm 70a, and the left side of the support pad 301 in the figure is the device group 300 and the ground connection side.
  • a spiral inductor is formed by forming a spiral pattern on the surface of the insulating member on the surface of the insulating member on the outer periphery of the arm 71a from the support pad 301a to the device group 300 side. It comprises 312.
  • a chip 313 as an inductor member may be bridged between the conductive region 310 and the insulating region 311 which are adjacent to each other.
  • the chip 313 can have the same function as that of the magnetic core 222 in the elevation pin 211a. Thereby, an effect of attenuating a plurality of components of the ESD current can be obtained.
  • the spiral inductor 312 is provided only in the arm portion 71a having the support pad 301a, but the spiral inductor 312 may of course be provided also in the arm portion 71b having the support pad 301b.
  • the wafer W When the wafer W is unloaded by the transfer arm 70a of the wafer transfer apparatus 70 and then the next wafer W is loaded by the transfer arm 70a, the wafer W is placed on the elevating pins 211a, 211b and 211c described above from the transfer arm 70a. At the same time, minute ESD may occur due to induced charge. However, even when the ESD occurs in this way, since the inductor portion of the magnetic material core 222 is provided on the elevation pin 211a, the generated weak ESD can be prevented also in this case.
  • the present invention is useful for a support member that contacts and supports a substrate, and is useful for an elevation pin that raises and lowers the substrate and a transport arm that supports the substrate when transporting the substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

基板を支持する基板支持部材は、導電性を有する導電部と、当該導電部の外側に設けられたインダクタ部とを有し、当該導電部には、当該基板と接触して当該基板を支持する接触支持部が形成され、当該導電部における、当該インダクタ部を挟んだ当該接触支持部の反対側は、直接的または間接的に接地される。

Description

基板支持部材、基板処理装置及び基板搬送装置
（関連出願の相互参照）
　本願は、２０１７年１２月２１日に日本国に出願された特願２０１７－２４４７２４号に基づき、優先権を主張し、その内容をここに援用する。
　本発明は、基板処理装置において載置台上に基板の受渡し等を行う際に、基板を支持する基板支持部材、及び当該基板支持部材を用いた基板処理装置、基板搬送装置に関する。
　例えば半導体デバイスの製造プロセスにおけるフォトリソグラフィー工程では、例えば基板としての半導体ウェハ（以下、「ウェハ」という。）上に所定の塗布液を塗布して反射防止膜やレジスト膜などの塗布膜を形成する塗布処理が行われる。この塗布液の塗布処理方法としては、回転中のウェハの中心部にノズルから塗布液を供給し、遠心力によってウェハ上で当該塗布液を拡散することよってウェハ上に塗布膜を形成する、いわゆるスピンコーティング法が広く用いられている。
　このスピンコーティング法においては、塗布液を供給する際にウェハを回転させているので、塗布液とウェハとの間で回転摩擦が生じ、この回転摩擦の影響で静電気が発生する場合がある。このようにウェハ処理において静電気が発生すると、ウェハ上に瞬間的に過大電流が流れることとなり、近年の半導体集積回路の微細化に伴うＥＳＤ（静電気放電：Ｅｌｅｃｔｒｏ
Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）耐性の低下とあいまって、ウェハ上に形成された酸化膜の破壊、接合部の破壊、配線膜の溶断等といった問題が発生するおそれがある。
　このような、静電気に起因する問題の発生を防ぐため、例えば特許文献１には、ウェハや、該ウェハに接触する搬送機構や処理機構を、所定値の抵抗又は所定の抵抗値を有した材料を介して接地することで除電することが記載されている。
日本国特開平５－２４３３６４号公報
　ところで、ウェハ上に発生するＥＳＤの電流波形は、少なくとも２種類が存在する。
　ひとつは、放電電荷量は少ないものの、急峻なピークを持つ電流が短期間（例えば数ｎｓ以下）に流れるもので、時定数が少ないためにＥＳＤ保護素子（抵抗やダイオード、トランジスタ等）が応答できず、保護対象である内部回路に急峻な電位変化が発生し、例えば前述の酸化膜の破壊や、あるいは完全な破壊が発生しなくとも、潜在的な機能不良の原因となる可能性がある電流波形である。
　他のひとつは、放電電荷量が多く、大電流が長時間（例えば１００ｎｓ程度）流れるもので、ＥＳＤ保護素子が十分に応答できる時定数であるものの、ＥＳＤ保護素子へ大電流が流れることでジュール発熱が生じ、熱的破壊によって前述の接合部の破壊や配線膜の溶断を発生させる可能性がある電流波形である。
　特許文献１に記載のように、ウェハや該ウェハに接触する搬送機構や処理機構を所定値の抵抗、又は所定の抵抗値を有した材料を介して接地すると、抵抗値が大きいほどＥＳＤ電流を制限することはできるが、ウェハ上の電荷が十分に漏洩しないままウェハが次工程へ搬送され、不具合が発生してしまうおそれがあった。
　本発明は、かかる点に鑑みてなされたものであり、ＥＳＤ電流を制限しつつ、ウェハ上の電荷が漏洩しやすくし、電気特性不良の発生を防止することを目的とする。
　前記目的を達成するため、本発明の一態様は、基板を支持する基板支持部材であって、導電性を有する導電部と、前記導電部の外側に設けられたインダクタ部と、を有し、前記導電部には、前記基板と接触して前記基板を支持する接触支持部が形成され、前記導電部における、前記インダクタ部を挟んだ前記接触支持部の反対側は、直接的または間接的に接地されている。
　本発明の一態様によれば、急峻なピークを持つＥＳＤ電流が短期間に流れる場合に対しても、適切に対応して、それに起因する電気特性不良の発生を防止することができる。
実施の形態にかかる液処理装置を有する基板処理システムの概略を模式的に示す平面図である。 図１の基板処理システムの正面図である。 図１の基板処理システムの背面図である。 実施の形態にかかる液処理装置の構成の概略を模式的に示す縦断面図である。 図４の液処理装置の水平断面図である。 実施の形態にかかる昇降ピンの構成の概略を示した正面図である。 実施の形態にかかる昇降ピンの等価回路図である。 実施形態にかかる昇降ピンによるＥＳＤ抑制効果を示したグラフである。 スパイラルインダクタを有する他の実施の形態にかかる昇降ピンの構成の概略を示した正面図である。 磁性体コア及びスパイラルインダクタを有する他の実施の形態にかかる昇降ピンの構成の概略を示した正面図である。 実施の形態にかかる搬送アームの構成の概略を示した斜視図である。 図１１の搬送アームの要部の構成を拡大して示した説明図である。
　以下、本発明の実施形態について、図面を参照しながら説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。なお、本実施形態では、基板支持部材が例えばウェハＷに対して液処理を行う液処理装置に適用された場合について説明する。
　＜基板処理システムの構成＞
　先ず、本実施形態にかかる液処理装置を備えた基板処理システムの構成について説明する。図１は、基板処理システム１の構成の概略を模式的に示す平面図である。図２及び図３は、各々基板処理システム１の内部構成の概略を模式的に示す正面図と背面図である。基板処理システム１では、基板としてのウェハＷに所定の処理を行う。
　基板処理システム１は、図１に示すように複数枚のウェハＷを収容したカセットＣが搬入出されるカセットステーション１０と、ウェハＷに所定の処理を施す複数の各種処理装置を備えた処理ステーション１１と、処理ステーション１１に隣接する露光装置１２との間でウェハＷの受け渡しを行うインターフェイスステーション１３とを一体に接続した構成を有している。
　カセットステーション１０には、カセット載置台２０が設けられている。カセット載置台２０には、基板処理システム１の外部に対してカセットＣを搬入出する際に、カセットＣを載置するカセット載置板２１が複数設けられている。
　カセットステーション１０には、図１に示すようにＸ方向に延びる搬送路２２上を移動自在なウェハ搬送装置２３が設けられている。ウェハ搬送装置２３は、上下方向及び鉛直軸回り（θ方向）にも移動自在であり、各カセット載置板２１上のカセットＣと、後述する処理ステーション１１の第３のブロックＧ３の受け渡し装置との間でウェハＷを搬送できる。
　処理ステーション１１には、各種装置を備えた複数、例えば４つのブロック、すなわち第１のブロックＧ１～第４のブロックＧ４が設けられている。例えば処理ステーション１１の正面側（図１のＸ方向負方向側）には、第１のブロックＧ１が設けられている。処理ステーション１１の背面側（図１のＸ方向正方向側、図面の上側）には、第２のブロックＧ２が設けられている。また、処理ステーション１１のカセットステーション１０側（図１のＹ方向負方向側）には、既述の第３のブロックＧ３が設けられている。処理ステーション１１のインターフェイスステーション１３側（図１のＹ方向正方向側）には、第４のブロックＧ４が設けられている。
　例えば第１のブロックＧ１には、図２に示すように複数の液処理装置、例えばウェハＷを現像処理する現像処理装置３０、ウェハＷのレジスト膜の下層に反射防止膜（以下「下部反射防止膜」という）を形成する下部反射防止膜形成装置３１、ウェハＷにレジスト液を塗布してレジスト膜を形成するレジスト塗布装置３２、ウェハＷのレジスト膜の上層に反射防止膜（以下「上部反射防止膜」という）を形成する上部反射防止膜形成装置３３が下からこの順に配置されている。
　例えば現像処理装置３０、下部反射防止膜形成装置３１、レジスト塗布装置３２、上部反射防止膜形成装置３３は、それぞれ水平方向に３つ並べて配置されている。なお、これら現像処理装置３０、下部反射防止膜形成装置３１、レジスト塗布装置３２、上部反射防止膜形成装置３３の数や配置は、任意に選択できる。
　例えば第２のブロックＧ２には、図３に示すようにウェハＷの加熱や冷却などの熱処理を行う熱処理装置４０や、レジスト液とウェハＷとの定着性を高めるために疎水化処理を行う疎水化処理装置４１、ウェハＷの外周部を露光する周辺露光装置４２が上下方向と水平方向に並べて設けられている。これら熱処理装置４０、疎水化処理装置４１、周辺露光装置４２の数や配置についても、任意に選択できる。
　例えば第３のブロックＧ３には、複数の受け渡し装置５０、５１、５２、５３、５４、５５、５６が下から順に設けられている。また、第４のブロックＧ４には、複数の受け渡し装置６０、６１、６２が下から順に設けられている。
　図１に示すように第１のブロックＧ１～第４のブロックＧ４に囲まれた領域には、ウェハ搬送領域Ｄが形成されている。ウェハ搬送領域Ｄには、例えばＹ方向、Ｘ方向、θ方向及び上下方向に移動自在な搬送アーム７０ａを有する、ウェハ搬送装置７０が複数配置されている。ウェハ搬送装置７０は、ウェハ搬送領域Ｄ内を移動し、周囲の第１のブロックＧ１、第２のブロックＧ２、第３のブロックＧ３及び第４のブロックＧ４内の所定の装置にウェハＷを搬送できる。
　また、ウェハ搬送領域Ｄには、図３に示すように、第３のブロックＧ３と第４のブロックＧ４との間で直線的にウェハＷを搬送するシャトル搬送装置８０が設けられている。
　シャトル搬送装置８０は、例えば図３のＹ方向に直線的に移動自在になっている。シャトル搬送装置８０は、ウェハＷを支持した状態でＹ方向に移動し、第３のブロックＧ３の受け渡し装置５２と第４のブロックＧ４の受け渡し装置６２との間でウェハＷを搬送できる。
　図１に示すように第３のブロックＧ３のＸ方向正方向側の隣には、ウェハ搬送装置８１が設けられている。ウェハ搬送装置８１は、例えばＸ方向、θ方向及び上下方向に移動自在な搬送アーム８１ａを有している。ウェハ搬送装置８１は、ウェハＷを支持した状態で上下に移動して、第３のブロックＧ３内の各受け渡し装置にウェハＷを搬送できる。
　インターフェイスステーション１３には、ウェハ搬送装置９０と受け渡し装置９１が設けられている。ウェハ搬送装置９０は、例えばＹ方向、θ方向及び上下方向に移動自在な搬送アーム９０ａを有している。ウェハ搬送装置９０は、例えば搬送アーム９０ａにウェハＷを支持して、第４のブロックＧ４内の各受け渡し装置、受け渡し装置９１及び露光装置１２との間でウェハＷを搬送できる。
　以上の基板処理システム１には、図１に示すように制御部１００が設けられている。制御部１００は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、基板処理システム１におけるウェハＷの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム１における後述の液処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体から制御部１００にインストールされたものであってもよい。
＜基板処理システムの動作＞
　次に、以上のように構成された基板処理システム１を用いて行われるウェハ処理について説明する。
　先ず、複数のウェハＷを収納したカセットＣが、基板処理システム１のカセットステーション１０に搬入され、カセット載置板２１に載置される。その後、ウェハ搬送装置２３によりカセットＣ内の各ウェハＷが順次取り出され、処理ステーション１１の第３のブロックＧ３の受け渡し装置５３に搬送される。
　次に、ウェハＷは、ウェハ搬送装置７０によって第２のブロックＧ２の熱処理装置４０に搬送され温度調節処理される。その後、ウェハＷは、ウェハ搬送装置７０によって例えば第１のブロックＧ１の下部反射防止膜形成装置３１に搬送され、ウェハＷ上に下部反射防止膜が形成される。その後、ウェハＷは、第２のブロックＧ２の熱処理装置４０に搬送され、加熱処理が行われる。その後、ウェハＷは、第３のブロックＧ３の受け渡し装置５３に戻される。
　次に、ウェハＷは、ウェハ搬送装置８１によって同じ第３のブロックＧ３の受け渡し装置５４に搬送される。その後、ウェハＷは、ウェハ搬送装置７０によって第２のブロックＧ２の疎水化処理装置４１に搬送され、疎水化処理が行われる。
　その後、ウェハＷは、ウェハ搬送装置７０によってレジスト塗布装置３２に搬送され、ウェハＷ上にレジスト膜が形成される。その後、ウェハＷは、ウェハ搬送装置７０によって熱処理装置４０に搬送されて、プリベーク処理される。その後、ウェハＷは、ウェハ搬送装置７０によって第３のブロックＧ３の受け渡し装置５５に搬送される。
　次に、ウェハＷは、ウェハ搬送装置７０によって上部反射防止膜形成装置３３に搬送され、ウェハＷ上に上部反射防止膜が形成される。その後、ウェハＷは、ウェハ搬送装置７０によって熱処理装置４０に搬送されて加熱され、その後温度調節される。その後ウェハＷは、周辺露光装置４２に搬送され、周辺露光処理される。
　その後、ウェハＷは、ウェハ搬送装置７０によって第３のブロックＧ３の受け渡し装置５６に搬送される。
　次にウェハＷは、ウェハ搬送装置８１によって受け渡し装置５２に搬送され、シャトル搬送装置８０によって第４のブロックＧ４の受け渡し装置６２に搬送される。その後、ウェハＷは、インターフェイスステーション１３のウェハ搬送装置９０によって露光装置１２に搬送され、所定のパターンで露光処理される。
　次にウェハＷは、ウェハ搬送装置９０によって第４のブロックＧ４の受け渡し装置６０に搬送される。その後、ウェハ搬送装置７０によって熱処理装置４０に搬送され、露光後ベーク処理される。
　次にウェハＷは、ウェハ搬送装置７０によって現像処理装置３０に搬送され、現像処理される。現像処理終了後、ウェハＷは、ウェハ搬送装置７０によって熱処理装置４０に搬送され、ポストベーク処理される。
　その後ウェハＷは、ウェハ搬送装置７０によって第３のブロックＧ３の受け渡し装置５０に搬送され、その後カセットステーション１０のウェハ搬送装置２３によって所定のカセット載置板２１のカセットＣに搬送される。こうして、一連のフォトリソグラフィー工程が終了する。
＜液処理装置の構成＞
　次に本発明の実施形態にかかる液処理装置、例えばレジスト塗布装置３２の構成について説明する。図４は、レジスト塗布装置３２の構成の概略を模式的に示す縦断面図、図５はレジスト塗布装置３２の構成の概略を模式的に示す水平断面図である。
　レジスト塗布装置３２には、図４に示すようにウェハＷを保持する基板保持部としてのスピンチャック２００が設けられている。スピンチャック２００は、水平な上面を有し、当該上面には、例えばウェハＷを吸引する吸引口（図示せず）が設けられている。この吸引口からの吸引により、ウェハＷをスピンチャック２００上に吸着保持できる。なお本実施の形態においては、スピンチャック２００は、例えばポリエーテルエーテルケトン（ＰＥＥＫ）及びカーボンファイバー（ＣＦ）からなる、静電気拡散性である抵抗値域を有する導電性樹脂により構成され、例えば１０５Ω～１０９Ωの抵抗値を有し、静電気拡散性である抵抗値域を有している。
　スピンチャック２００は、シャフト２０１を介して、スピンチャック２００の下方に設けられた駆動部２０２に接続され、駆動部２０２はアース線２０３に接続されている。この駆動部２０２により、スピンチャック２００は所定の速度に回転でき、さらにスピンチャック２００は昇降自在になっている。
　スピンチャック２００に保持されたウェハＷの裏面側には、ウェハＷを下方から支持し昇降させるための基板支持部２１０が設けられている。基板支持部２１０は、本実施の形態に係る基板支持部材としての、例えば３本の昇降ピン２１１ａ、２１１ｂ、２１１ｃと、リング部材２１２、昇降部２１３及びアース接続部２１４から構成されている。基板支持部材としての昇降ピン２１１a、２１１ｂ、２１１ｃはリング部材２１２を介して昇降部２１３に接続されており、昇降自在になっている。これによって昇降ピン２１１a、２１１ｂ、２１１ｃは、スピンチャック２００から上方に突出自在となり、既述したウェハ搬送装置７０の搬送アーム７０ａとの間でウェハＷの授受が可能になっている。
　図６は昇降ピン２１１ａの構成の概略を模式的に示す説明図である。図６に示すように、昇降ピン２１１ａは、例えばポリベンゾイミダゾール（ＰＢＩ）及びカーボンファイバー（ＣＦ）から成る導電性樹脂により本体２２０が構成されている。本体２２０の頂上部はウェハＷと直接接触してこれを支持する接触支持部２２０ａとなる。本体２２０の下方には、例えばＳＵＳの棒材からなる導電材部２２１が設けられている。本体２２０と導電材部２２１は導電部を構成する。導電材部２２１は前記したアース接続部２１４と電気的に導通しており、これによって接地される。
　そして本体２２０における下方であって、導電材部２２１の上方外周には、インダクタ部となる磁性体コア２２２が設けられている。本実施の形態では、例えば軟磁性のトロイダルコアが使用され、軟磁性材料としては、例えばＮｉ－Ｚｎ系のフェライトコアが用いられている。
　かかる構成を有する昇降ピン２１１ａは、後述する処理液塗布後のウェハＷ上の残留電荷や誘導電荷を漏洩させるための低抵抗ピンとして機能し、そしてリング部材２１２を介してアース接続部２１４と電気的に連通されているから、ウェハＷ上の電荷を接地側に漏洩させることができる。なお、ここでいう低抵抗とは、静電気導電性の上限である、例えば１０５Ω以下の抵抗値のことを言う。
　３本の昇降ピンのうちの残りの２本、すなわち昇降ピン２１１ｂ、２１１ｃは、全体として絶縁性を有する絶縁材、例えばポリエーテルエーテルケトン（ＰＥＥＫ）などの絶縁性樹脂で構成されている。ここで絶縁性を有するとは、例えば１０１１Ω以上の抵抗値を有することを言う。
　また昇降ピン２１１ｂ、２１１ｃにおいて、ウェハＷと接触してこれを支持する頂上部の接触支持部２２３には、例えばパーフロゴムなどの絶縁性ゴムにより構成され、ウェハＷと直接接触してウェハＷを支持する際の保持力が高められている。昇降ピン２１１ｂ、２１１ｃにおける下方の導電材部２２５の上端部には、高さ調節用のナット２２６が設けられている。そして昇降ピン２１１ｂ、２１１ｃにおける接触支持部２２３からナット２２６までの長さは、沿面放電が起こらない絶縁距離を保つように設定されている。
　なお本実施の形態においては、例えば３本の昇降ピンのうちの１本、すなわち昇降ピン２１１ａを、磁性体コア２２２を有する低抵抗ピンとしたが、低抵抗ピンの本数はこれに限られず、基板昇降部２１０に設けられた複数の昇降ピンのうち、少なくとも１本以上が磁性体コア２２２を有する低抵抗ピンであればよい。
　スピンチャック２００の上方には、図５に示すように、ウェハＷの表面に処理液、例えばレジスト液を供給する処理液ノズル２３０が設けられている。処理液ノズル２３０の下端面には、処理液を供給する吐出口２３０ａが形成されている。
　処理液ノズル２３０は、アーム２３１を介して駆動部２３２に接続されている。アーム２３１は、駆動部２３２により、Ｙ方向（図５の左右方向）に延伸するガイドレール２３３に沿って、後述するカップ体２４０のＹ方向負方向（図５の左方向）側の外方に設けられた待機部２３４から、ウェハＷの上方まで移動でき、ウェハＷの中心部位置に処理液であるレジスト液を供給することができる。また、アーム２３１は、駆動部２３２によって昇降自在であり、処理液ノズル２３０の高さを調節することができる。
　図４示すように、スピンチャック２００の側方には、スピンチャック２００に保持されたウェハＷを取り囲むようにしてカップ体２４０が設けられている。カップ体２４０には昇降機構（図示せず）が接続されており、カップ体２４０を上昇させることでウェハＷから飛散するレジスト液、溶剤等の処理液を受け止めることができる。
　また、カップ体２４０及びスピンチャック２００の下方には、カップ体２４０で回収された処理液を回収し、排出するための液受け部２５０が設けられている。液受け部２５０の底面には液受け部２５０内の気体及び液体を排出する排出管２５１が接続され、排出管２５１の下流側に設けられた気液分離器（図示せず）を介して気液分離が行われる。気液分離後の排液は、排液タンク（図示せず）に回収される。
　スピンチャック２００の下方には、円形のカップ取付けベース２６０が設けられており、カップ取付けベース２６０の外側には、縦断面形状が山型の環状のガイド部材２６１が設けられている。ガイド部材２６１は、ウェハＷから零れ落ちた処理液を、カップ取付けベース２６０の外側に設けられた前記液受け部２５０へとガイドする。
　なお、カップ取付けベース２６０には、前記シャフト２０１、及び、前記昇降ピン２１１a、２１１ｂ、２１１ｃを貫通する貫通孔（図示せず）が設けられている。
＜液処理装置での動作＞
　ウェハ搬送装置７０の搬送アーム７０ａによってウェハＷがレジスト塗布装置３２に搬入されると、搬入されたウェハＷは、搬送アーム７０ａから予め昇降して待機していた昇降ピン２１１a、２１１ｂ、２１１ｃに受け渡される。続いて、昇降ピン２１１a、２１１ｂ、２１１ｃが下降し、ウェハＷはスピンチャック２００に保持される。
　その後、アーム２３１によって待機部２３４の処理液ノズル２３０を、ウェハＷの中心部の上方まで移動させ、スピンチャック２００を回転させながら、吐出口２３０ａからウェハＷの表面に処理液であるレジスト液を供給する。供給されたレジスト液は遠心力によりウェハＷの表面全体に拡散されて、スピンコート法によって当該表面に均一に塗布される。
　このようなスピンコート法によるレジスト液塗布の際、レジスト液の絶縁性が高いと、ウェハＷとレジスト液との回転摩擦により大きな電荷が発生する場合がある。また、例えば処理液の絶縁性が低い場合であっても、周辺の部材（例えばカップ体２４０、カップ取付けベース２６０、ガイド部材２６１）が帯電していると、周辺の部材に帯電している電荷とは逆極性の電荷が、ウェハＷ上に帯電してしまうことがある。
　従来技術では、ウェハＷ上の残留電荷や誘導電荷を漏洩させることができないまま、ウェハＷが次工程へ搬送される過程で、ウェハ上に電位差が生じ、ウェハＷ上の酸化膜、デバイス等に電気特性不良が発生するおそれがあった。
　しかしながら、本実施の形態では前記したように、まずスピンチャック２００は、例えば１０５Ω～１０９Ωの静電気拡散性である抵抗値域を有しているため、ウェハＷ上に帯電した電荷の一部を、スピンチャック２００、シャフト２０１、駆動部２０２を介して接続されたアース線２０３から急激な放電を起こすことなく漏洩させることができる。ただし、スピンチャック２００は依然としてと静電気拡散性を有する程度の高抵抗であるため、電荷の一部はスピンチャック２００を介して漏洩することなく、ウェハＷ上に残ってしまう。
　この状態でレジスト液塗布後のウェハＷを、３本の昇降ピン２１１a、２１１ｂ、２１１ｃで上昇させると、昇降ピン２１１a、２１１ｂ、２１１ｃを介してウェハＷはアース接続されているから、これら昇降ピン２１１a、２１１ｂ、２１１ｃを経て残留電荷が流れようとする。
　このとき、昇降ピン２１１ａは、インダクタ部としての磁性体コア２２２を有しているので、電流変化率の大きい電流を制限する。より詳述すれば、Ｅ＝－Ｌ＊ｄｉ／ｄｔであるため（Ｅは逆起電圧、ｄｉ／ｄｔは電流変化率、Ｌはインダクタンス）、すなわちインダクタＬに発生する逆起電圧Ｅは電流変化率ｄｉ／ｄｔに比例する為、急峻な電流が流れようとするのをインダクタ部によって阻止することができる。
　このように、インダクタ部を設けることにより、ウェハＷ接触点と接地点の間のインピーダンスは大きくなり、ウェハＷ上のデバイスを流れる電流も制限される。これに対し従来手法のようにウェハ接触点と接地点の間の直流抵抗値を大きくするほど、つまり極端にいえば絶縁性を高めるほど、ウェハＷ上のデバイスを流れる電流を制限できるが、他方でウェハＷ上の電荷は漏洩しづらくなる。したがって実施の形態のように、電荷がゆっくり漏洩しやすい程度まで、直流抵抗値をなるべく小さくすると同時に、インダクタ部で急峻（ｐｓ～数ｎｓオーダー）な電流が流れにくいようにインピーダンスを大きくすることで、急峻なピークを持つＥＳＤ電流が短期間に流れる場合に対しても適切に対応でき、それに起因する電気特性不良の発生を防止することができる。
　図７に、本実施の形態にかかる昇降ピン２１１ａの等価回路図を示す。かかる昇降ピン２１１ａの等価回路からも分かるように、磁性体コア２２２は、電流変化率の大きい電流を制限できる。したがって、例えば立ち上がり時間がｐｓ～数ｎｓ以下である急峻なＥＳＤ電流を制限しつつ、次工程へ搬送される前に、アース接続部２１４から接地側へ漏洩させることができる。もちろん、長時間のＥＳＤ電流に対してもこれを制限しつつ、ウェハＷ上の電荷を接地側へ漏洩させることができる。したがって、デバイスの接合部の破壊や配線膜の溶断を防止することが可能である。
　図８は、インダクタ部として磁性体コア２２２を有する昇降ピン２１１ａと、インダクタ部を有さない昇降ピンとで、それぞれ発生するＥＳＤの放電電圧の比較を示したグラフである。同グラフ中の実線が磁性体コア２２２を有する場合、同じく破線が、インダクタ部を持たない昇降ピンにおける放電電圧を示している。
　このグラフから分かるように、インダクタ部を有する昇降ピン２１１ａは、インダクタ部を有さない昇降ピンと比べて、急峻な電圧変化を有する第１の放電電圧のピークが、４割程度カットされている。また、第１ピークの後のセカンドピークも、本実施の形態のように、インダクタ部を有する構成では、インダクタ部を有さない場合と比較し緩和されていることがわかる。したがって、インダクタ部を有する昇降ピン２１１ａを備えることにより、ウェハＷ上の電圧変化を最小限にできる。
　前記実施の形態では、液処理装置のうちのレジスト塗布装置３２を例にとって説明したが、本発明は、レジスト塗布装置３２に限らず他の液処理装置、例えば現像処理装置３０、下部反射防止膜形成装置３１、上部反射防止膜形成装置３３にも適用可能である。また液処理装置に限らず、熱処理装置４０をはじめとする加熱処理や冷却処理を行う装置、疎水化処理装置４１にも適用可能であり、基板を載置台上で処理する基板処理装置に適用可能である。
　前記実施の形態にかかる昇降ピン２１１ａは、インダクタ部として、磁性体コア２２２を採用していたが、これに代えて図９に示すように、本体２２０の上方部に、例えば炭化ケイ素（ＳｉＣ）や樹脂から成る導電性樹脂により構成される導電部材２９１と、例えばアルミナ（Ａｌ２Ｏ３）から成る絶縁部材２９２によって、絶縁部材の表面上に導電部材でスパイラルパターンを形成した、スパイラルインダクタ２９３を採用してもよい。かかるスパイラルインダクタ２９３によっても、急峻なＥＳＤ電流を制限できる。
　さらにまた図１０に示すように、スパイラルインダクタ２９３と前記した磁性体コア２２２の双方を採用してもよい。このように特性の異なるインダクタを組み合わせて構成することにより、ＥＳＤ電流の複数の成分を減衰させる効果を得ることができる。
　ところで、ウェハＷは液処理装置、例えばレジスト塗布装置３２でのレジスト塗布が終了すると、ウェハ搬送装置７０の搬送アーム７０ａによって、レジスト塗布装置３２から搬出される。かかる場合、例えば搬送アーム７０ａ自身が帯電してしまっていると、これによりウェハＷ上に残った僅かな電荷が、再び誘導帯電してしまい、ＥＳＤを発生させる原因となってしまう可能性がある。
　かかるＥＳＤを抑制するため、図１１に示すように、搬送アーム７０ａを、例えば搬送アーム駆動機構などの機器群３００介して、静電気拡散性の上限である１０９Ω以下でアース接続するように構成することが好ましい。
　かかる場合、搬送アーム７０ａの全面に導電性樹脂をコーティングしてもよい。かかる構成を有することにより、搬送アーム７０ａ表面のコーティング上を静電気が導電し、搬送アーム７０ａ自身の帯電を防止することができる。
　しかしながら、搬送アーム７０ａの上面には、ウェハＷを支持して、搬送中に容易に位置ずれさせないように、合成樹脂等からなる支持パッドが複数個所、例えば３か所に設けられている。そのため、搬送対象となるウェハＷに残留電荷があると、前記した昇降ピンの場合と同様、ウェハＷとの接触の際にＥＳＤ電流が発生し、ＥＳＤ電流による接合部の破壊や配線膜の溶断が発生する可能性がある。
　これを防止するため、図１１に示したように、ウェハＷ搬送時のウェハＷとの接触部となる支持パッド３０１ａ～３０１ｃについても、ウェハＷとの微小な接触帯電を確実に漏洩させることが好ましい。かかる場合、支持パッド３０１ａ～３０１ｃの材料には、静電気導電性を有する１０５Ω以下の導電性を有する材料を用いることが好ましい。このように構成することで、ウェハＷ上の残留電荷や誘導電荷を支持パッド３０１ａ～３０１ｃ、搬送アーム７０ａの表面部を介して、漏洩させることができる。
　しかしながら、そのような手段を採用しても、依然としてウェハＷ上の電荷を漏洩させることが難しい場合がある。そのため、例えば図１２に示したように、搬送アーム７０ａ自体にインダクタ部の構成を持たせ、前記昇降ピン２１１ａと同様なインダクタ効果を奏するようにしてもよい。
　この例では、搬送アーム７０ａにおける、いわゆるフォークと呼ばれるアーム本体７１のアーム部７１ａ、７１ｂのうち、１のアーム部７１ａにインダクタ部としての構成を持たせている。
　その詳細について説明すると、図１２は、図１１における破線領域Ｘの拡大図であり、図１２（ａ）～図１２（ｄ）はそれぞれ順に、図１１の破線領域Ｘにおけるアーム部７１ａの側面、表面、側面、裏面をそれぞれ表している。また、図１２中の多数のドットで示された部分は導電性樹脂によってコーティングされた導電領域３１０を示し、白地部分は絶縁領域３１１を示している。なお、図中の支持パッド３０１ａより右方向側が搬送アーム７０ａの先端方向であり、図中の支持パッド３０１の左方向側が、機器群３００、及びアース接続部側である。
　図１２に示したように、この例では、アーム部７１ａにおいて、支持パッド３０１ａから機器群３００側の部分における外周に、絶縁部材の表面上に導電部材でスパイラルパターンを形成することにより、スパイラルインダクタ３１２を構成している。
　これによって、支持パッド３０１ａを介して流れようとする、立ち上がり時間が数ｎｓ以下の急峻な電位変化に伴うＥＳＤ電流に対しても、これを直ちに減衰させて、アース接続部から接地側へと漏洩させることができる。もちろん、長時間大電流に対しても、これを接地側へ漏洩させることができる。したがって、ＥＳＤ電流による接合部の破壊や配線膜の溶断を防止することが可能である。
　かかる場合、図１２に示したように、例えば隣り合わせの導電領域３１０と絶縁領域３１１との間に、さらにインダクタ部材としてのチップ３１３を架設するようにしてもよい。これによって、前記した昇降ピン２１１ａにおける磁性体コア２２２と同様な機能をチップ３１３に持たせることができる。これによってＥＳＤ電流の複数の成分を減衰させる効果を得ることができる。
　また前記した例では、支持パッド３０１ａを有するアーム部７１ａのみに、スパイラルインダクタ３１２を設けたが、もちろん支持パッド３０１ｂを有するアーム部７１ｂにも、スパイラルインダクタ３１２を設けてもよい。
　なおウェハ搬送装置７０の搬送アーム７０ａによってウェハＷを搬出した後、搬送アーム７０ａによって次のウェハＷを搬入する場合、搬送アーム７０ａから前記した昇降ピン２１１ａ、２１１ｂ、２１１ｃ上へウェハＷを載置する際に、誘導電荷による微小なＥＳＤが発生する可能性がある。しかし、このようにＥＳＤが発生した場合においても、昇降ピン２１１ａに磁性体コア２２２によるインダクタ部が設けられているため、かかる場合も、発生した微弱なＥＳＤを阻止することができる。
　以上、本発明の実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
　本発明は、基板と接触してこれを支持する支持部材に有用であり、基板を昇降させる昇降ピンや基板を搬送する際に基板を支持する搬送アームに有用である。
　　１　　　基板処理システム
　　７０　　ウェハ搬送装置
　　７０ａ　搬送アーム
　　２１０　基板支持部
　　２１１ａ、２１１ｂ、２１１ｃ　昇降ピン
　　２１２　リング体
　　２１４　アース接続部
　　２２０　接触支持部
　　２２１　導電材部
　　２２２　磁性体コア
　　２４０　カップ体
　　Ｗ　　　ウェハ
 

Claims (8)

  1. 基板を支持する基板支持部材であって、
    導電性を有する導電部と、
    前記導電部の外側に設けられたインダクタ部と、を有し、
    前記導電部には、前記基板と接触して前記基板を支持する接触支持部が形成され、
    前記導電部における、前記インダクタ部を挟んだ前記接触支持部の反対側は、直接的または間接的に接地される基板支持部材。
  2. 請求項１に記載の基板支持部材において、
    前記インダクタ部は、前記導電部の外周に設けられた磁性体コアである。
  3. 請求項１に記載の基板支持部材において、
    前記インダクタ部は、絶縁部材の表面上に導電部材でスパイラルパターンを形成した、スパイラルインダクタである。
  4. 請求項１に記載の基板支持部材において、
    前記インダクタ部は、前記導電部の外周に設けられた磁性体コアと、絶縁部材の表面上に導電部材でスパイラルパターンを形成した、スパイラルパターンを有するスパイラルインダクタと、を有する。
  5. 請求項１に記載の基板支持部材において、
    前記基板支持部材は、基板の載置台上で基板を昇降させる昇降ピンであり、
    前記導電部は前記昇降ピンの本体であり、
    前記接触支持部は当該昇降ピンの頂上部である。
  6. 請求項１に記載の基板支持部材において、
    前記基板支持部材は、基板の搬送に用いられる搬送アームであり、
    前記導電部は前記搬送アームの本体であり、
    前記接触支持部は前記搬送アームの上面に設けられたパッドである。
  7. 基板を載置台上で処理する基板処理装置であって、
    前記基板の載置台上で前記基板を昇降させる複数の昇降ピンを有し、
    前記昇降ピンのうちの少なくとも１本は、導電性を有する本体と、前記本体の外側に設けられたインダクタ部と、を有し、
    前記本体には、前記基板と接触して前記基板を支持する頂上部が形成され、
    前記本体における、前記インダクタ部を挟んだ前記頂上部の反対側は、直接的または間接的に接地される。
  8. 基板を搬送する際に用いられる搬送アームを有する基板搬送装置であって、
    前記搬送アームは導電性を有する本体と、前記本体の外側に設けられたインダクタ部と、前記搬送アームの上面に設けられた複数の支持パッドを備え、
    これら支持パッドのうち、少なくとも１つの支持パッドは、前記基板と接触して前記基板を支持するパッドであり、かつ前記本体における、前記インダクタ部を挟んだ前記パッドの反対側は、直接的または間接的に接地される。
PCT/JP2018/045120 2017-12-21 2018-12-07 基板支持部材、基板処理装置及び基板搬送装置 WO2019124119A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/771,878 US20210173306A1 (en) 2017-12-21 2018-12-07 Substrate support member, substrate treatment apparatus, and substrate transfer apparatus
KR1020207019727A KR102652636B1 (ko) 2017-12-21 2018-12-07 기판 지지 부재, 기판 처리 장치 및 기판 반송 장치
JP2019560969A JP7050090B2 (ja) 2017-12-21 2018-12-07 基板搬送装置
CN201880080654.6A CN111466017B (zh) 2017-12-21 2018-12-07 基板支承构件、基板处理装置以及基板输送装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-244724 2017-12-21
JP2017244724 2017-12-21

Publications (1)

Publication Number Publication Date
WO2019124119A1 true WO2019124119A1 (ja) 2019-06-27

Family

ID=66993424

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/045120 WO2019124119A1 (ja) 2017-12-21 2018-12-07 基板支持部材、基板処理装置及び基板搬送装置

Country Status (6)

Country Link
US (1) US20210173306A1 (ja)
JP (1) JP7050090B2 (ja)
KR (1) KR102652636B1 (ja)
CN (1) CN111466017B (ja)
TW (1) TWI800573B (ja)
WO (1) WO2019124119A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116880A1 (ja) * 2022-11-29 2024-06-06 東京エレクトロン株式会社 スピンチャック及び塗布処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115186U (ja) * 1988-01-29 1989-08-02
JPH01142181U (ja) * 1988-03-23 1989-09-28
JPH06326180A (ja) * 1993-05-17 1994-11-25 Tokyo Electron Ltd 静電吸着体の離脱装置
JP2000269038A (ja) * 1999-03-18 2000-09-29 Hokuriku Electric Ind Co Ltd チップインダクタとその製造方法
JP2001160463A (ja) * 1999-12-06 2001-06-12 Tdk Corp コネクタ
JP2016157822A (ja) * 2015-02-25 2016-09-01 キヤノン株式会社 搬送ハンドおよびリソグラフィ装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165311A (en) * 1991-06-27 2000-12-26 Applied Materials, Inc. Inductively coupled RF plasma reactor having an overhead solenoidal antenna
JPH05243364A (ja) 1992-03-02 1993-09-21 Hitachi Ltd 半導体ウェハの除電方法およびそれを用いた半導体集積回路製造装置
US5665167A (en) * 1993-02-16 1997-09-09 Tokyo Electron Kabushiki Kaisha Plasma treatment apparatus having a workpiece-side electrode grounding circuit
US5900062A (en) * 1995-12-28 1999-05-04 Applied Materials, Inc. Lift pin for dechucking substrates
US6756232B1 (en) * 2000-03-20 2004-06-29 Perkinelmer Las, Inc. Method and apparatus for producing compact microarrays
JP2002108065A (ja) * 2000-10-02 2002-04-10 Sharp Corp 画像形成装置
KR100906833B1 (ko) 2003-03-10 2009-07-08 엘지전자 주식회사 정전기 방전장치가 내장된 냉장고용 단말기의 터치펜
JP5264050B2 (ja) * 2005-09-02 2013-08-14 東京エレクトロン株式会社 昇降機構および搬送装置
JP5219377B2 (ja) * 2006-03-16 2013-06-26 東京エレクトロン株式会社 基板載置台および基板処理装置
US9275887B2 (en) * 2006-07-20 2016-03-01 Applied Materials, Inc. Substrate processing with rapid temperature gradient control
JP4783762B2 (ja) * 2007-08-31 2011-09-28 東京エレクトロン株式会社 基板載置台および基板処理装置
WO2009095930A1 (en) * 2008-02-12 2009-08-06 Deo Prafulla An electromagnetic current limiter device
US8317450B2 (en) * 2008-10-30 2012-11-27 Lam Research Corporation Tactile wafer lifter and methods for operating the same
DE102009038756A1 (de) * 2009-05-28 2010-12-09 Semilev Gmbh Vorrichtung zur partikelfreien Handhabung von Substraten
TW201109671A (en) * 2009-09-09 2011-03-16 Hon Hai Prec Ind Co Ltd Probe
JP2013026267A (ja) * 2011-07-15 2013-02-04 Hitachi High-Tech Instruments Co Ltd ２軸駆動機構及びダイボンダ並びにダイボンダの運転方法
JP6011417B2 (ja) * 2012-06-15 2016-10-19 東京エレクトロン株式会社 成膜装置、基板処理装置及び成膜方法
JP6081292B2 (ja) * 2012-10-19 2017-02-15 東京エレクトロン株式会社 プラズマ処理装置
JP5595549B2 (ja) * 2013-03-28 2014-09-24 パナソニック株式会社 プラズマ処理装置用トレイ、プラズマ処理装置、及びプラズマ処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115186U (ja) * 1988-01-29 1989-08-02
JPH01142181U (ja) * 1988-03-23 1989-09-28
JPH06326180A (ja) * 1993-05-17 1994-11-25 Tokyo Electron Ltd 静電吸着体の離脱装置
JP2000269038A (ja) * 1999-03-18 2000-09-29 Hokuriku Electric Ind Co Ltd チップインダクタとその製造方法
JP2001160463A (ja) * 1999-12-06 2001-06-12 Tdk Corp コネクタ
JP2016157822A (ja) * 2015-02-25 2016-09-01 キヤノン株式会社 搬送ハンドおよびリソグラフィ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116880A1 (ja) * 2022-11-29 2024-06-06 東京エレクトロン株式会社 スピンチャック及び塗布処理装置

Also Published As

Publication number Publication date
US20210173306A1 (en) 2021-06-10
KR102652636B1 (ko) 2024-04-01
JP7050090B2 (ja) 2022-04-07
JPWO2019124119A1 (ja) 2020-12-24
TWI800573B (zh) 2023-05-01
CN111466017A (zh) 2020-07-28
KR20200095544A (ko) 2020-08-10
CN111466017B (zh) 2023-10-20
TW201929143A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
KR100481307B1 (ko) 반도체 제조 설비의 카세트 테이블
US6129546A (en) Heat process apparatus and heat process method
US8614489B2 (en) Vertical NPNP structure in a triple well CMOS process
JP7415782B2 (ja) 基板搬送機構及び基板搬送方法
US8054597B2 (en) Electrostatic discharge structures and methods of manufacture
JP2010182906A (ja) 基板処理装置
TW202027214A (zh) 具有電荷消散塗層之靜電卡盤
WO2019124119A1 (ja) 基板支持部材、基板処理装置及び基板搬送装置
TW201044495A (en) Removal of charge between a substrate and an electrostatic clamp
US20220269179A1 (en) Apparatus for post exposure bake of photoresist
US20210020466A1 (en) Method for Reducing Residual Micro-Particles on Wafer Surfaces
KR100448925B1 (ko) 정전기 방전 보호를 위한 반도체 장치 및 그 제조 방법
Ker et al. SCR device fabricated with dummy-gate structure to improve turn-on speed for effective ESD protection in CMOS technology
JP2021049519A (ja) 基板処理装置、基板処理方法、及びノズルユニット
JP3880943B2 (ja) 静電気放電保護素子及び半導体装置
US20160300764A1 (en) Semiconductor device and method for manufacturing the same
KR20060086145A (ko) 자기부상척 및 그 이용 방법
CN116314277B (zh) Scr型esd防护器件、电子装置及制备方法
JP2000077507A (ja) 基板の支持装置
JP7203159B2 (ja) 基板支持部材およびそれを備える基板処理装置および方法
JP2007281241A (ja) 半導体装置の製造方法
KR102558421B1 (ko) 반송 핸드 및 기판 처리 장치
JP2006049391A (ja) 基板搬送装置および基板搬送方法、並びにそれらの利用
KR20240080765A (ko) 기판 처리 장치 및 기판 처리 방법
KR20220147869A (ko) 이송 유닛을 갖는 반도체 제조 장치 및 반도체 소자 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18892646

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019560969

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20207019727

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18892646

Country of ref document: EP

Kind code of ref document: A1