KR102652636B1 - 기판 지지 부재, 기판 처리 장치 및 기판 반송 장치 - Google Patents

기판 지지 부재, 기판 처리 장치 및 기판 반송 장치 Download PDF

Info

Publication number
KR102652636B1
KR102652636B1 KR1020207019727A KR20207019727A KR102652636B1 KR 102652636 B1 KR102652636 B1 KR 102652636B1 KR 1020207019727 A KR1020207019727 A KR 1020207019727A KR 20207019727 A KR20207019727 A KR 20207019727A KR 102652636 B1 KR102652636 B1 KR 102652636B1
Authority
KR
South Korea
Prior art keywords
substrate
wafer
conductive
inductor
support member
Prior art date
Application number
KR1020207019727A
Other languages
English (en)
Other versions
KR20200095544A (ko
Inventor
히토시 하시마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200095544A publication Critical patent/KR20200095544A/ko
Application granted granted Critical
Publication of KR102652636B1 publication Critical patent/KR102652636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Abstract

기판을 지지하는 기판 지지 부재는, 도전성을 갖는 도전부와, 당해 도전부의 외측에 마련된 인덕터부를 갖고, 당해 도전부에는, 당해 기판과 접촉하여 당해 기판을 지지하는 접촉 지지부가 형성되고, 당해 도전부에 있어서의, 당해 인덕터부를 사이에 둔 당해 접촉 지지부의 반대측은, 직접적 또는 간접적으로 접지된다.

Description

기판 지지 부재, 기판 처리 장치 및 기판 반송 장치
(관련 출원의 상호 참조)
본원은, 2017년 12월 21일에 일본에 출원된 일본 특허 출원 제2017-244724호에 기초하여, 우선권을 주장하고, 그 내용을 여기에 원용한다.
본 발명은, 기판 처리 장치에 있어서 적재대 상에 기판의 수수 등을 행할 때에, 기판을 지지하는 기판 지지 부재 및 당해 기판 지지 부재를 사용한 기판 처리 장치, 기판 반송 장치에 관한 것이다.
예를 들어 반도체 디바이스의 제조 프로세스에 있어서의 포토리소그래피 공정에서는, 예를 들어 기판으로서의 반도체 웨이퍼(이하, 「웨이퍼」라고 함) 상에 소정의 도포액을 도포하여 반사 방지막이나 레지스트막 등의 도포막을 형성하는 도포 처리가 행하여진다. 이 도포액의 도포 처리 방법으로서는, 회전 중인 웨이퍼의 중심부에 노즐로부터 도포액을 공급하고, 원심력에 의해 웨이퍼 상에서 당해 도포액을 확산함으로써 웨이퍼 상에 도포막을 형성하는, 소위 스핀 코팅법이 널리 사용되고 있다.
이 스핀 코팅법에 있어서는, 도포액을 공급할 때에 웨이퍼를 회전시키고 있으므로, 도포액과 웨이퍼 사이에서 회전 마찰이 발생하고, 이 회전 마찰의 영향으로 정전기가 발생하는 경우가 있다. 이렇게 웨이퍼 처리에 있어서 정전기가 발생하면, 웨이퍼 상에 순간적으로 과대 전류가 흐르게 되고, 근년의 반도체 집적 회로의 미세화에 수반하는 ESD(정전기 방전: Electro Static Discharge) 내성의 저하와 상호 작용하여, 웨이퍼 상에 형성된 산화막의 파괴, 접합부의 파괴, 배선막의 용단 등과 같은 문제가 발생할 우려가 있다.
이러한, 정전기에 기인하는 문제의 발생을 방지하기 위해서, 예를 들어 특허문헌 1에는, 웨이퍼나, 해당 웨이퍼에 접촉하는 반송 기구나 처리 기구를, 소정값의 저항 또는 소정의 저항값을 가진 재료를 통해 접지함으로써 제전하는 것이 기재되어 있다.
일본 특허 공개 평5-243364호 공보
그런데, 웨이퍼 상에 발생하는 ESD의 전류 파형은, 적어도 2종류가 존재한다.
하나는, 방전 전하량은 적기는 하지만, 급준한 피크를 갖는 전류가 단기간(예를 들어 몇ns 이하)에 흐르는 것으로, 시상수가 적기 때문에 ESD 보호 소자(저항이나 다이오드, 트랜지스터 등)를 응답할 수 없고, 보호 대상인 내부 회로에 급준한 전위 변화가 발생하고, 예를 들어 전술한 산화막의 파괴나, 또는 완전한 파괴가 발생하지 않아도, 잠재적인 기능 불량의 원인으로 될 가능성이 있는 전류 파형이다.
다른 하나는, 방전 전하량이 많아, 대전류가 장시간(예를 들어 100ns 정도) 흐르는 것으로, ESD 보호 소자가 충분히 응답할 수 있는 시상수이지만, ESD 보호 소자에 대전류가 흐름으로써 줄 발열이 발생하고, 열적 파괴에 의해 전술한 접합부의 파괴나 배선막의 용단을 발생시킬 가능성이 있는 전류 파형이다.
특허문헌 1에 기재와 같이, 웨이퍼나 해당 웨이퍼에 접촉하는 반송 기구나 처리 기구를 소정값의 저항, 또는 소정의 저항값을 가진 재료를 통해 접지하면, 저항값이 클수록 ESD 전류를 제한할 수는 있지만, 웨이퍼 상의 전하가 충분히 누설되지 않은 채 웨이퍼가 다음 공정으로 반송되어, 문제가 발생해 버릴 우려가 있었다.
본 발명은, 이러한 점을 감안하여 이루어진 것이고, ESD 전류를 제한하면서, 웨이퍼 상의 전하가 누설되기 쉽게 하고, 전기 특성 불량의 발생을 방지하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 양태는, 기판을 지지하는 기판 지지 부재이며, 도전성을 갖는 도전부와, 상기 도전부의 외측에 마련된 인덕터부를 갖고, 상기 도전부에는, 상기 기판과 접촉하여 상기 기판을 지지하는 접촉 지지부가 형성되고, 상기 도전부에 있어서의, 상기 인덕터부를 사이에 둔 상기 접촉 지지부의 반대측은, 직접적 또는 간접적으로 접지되어 있다.
본 발명의 일 양태에 의하면, 급준한 피크를 갖는 ESD 전류가 단기간에 흐르는 경우에 대해서도, 적절하게 대응하여, 거기에 기인하는 전기 특성 불량의 발생을 방지할 수 있다.
도 1은, 실시 형태에 관한 액 처리 장치를 갖는 기판 처리 시스템의 개략을 모식적으로 도시하는 평면도이다.
도 2는, 도 1의 기판 처리 시스템의 정면도이다.
도 3은, 도 1의 기판 처리 시스템의 배면도이다.
도 4는, 실시 형태에 관한 액 처리 장치의 구성 개략을 모식적으로 도시하는 종단면도이다.
도 5는, 도 4의 액 처리 장치의 수평 단면도이다.
도 6은, 실시 형태에 관한 승강 핀의 구성 개략을 도시한 정면도이다.
도 7은, 실시 형태에 관한 승강 핀의 등가 회로도이다.
도 8은, 실시 형태에 관한 승강 핀에 의한 ESD 억제 효과를 나타낸 그래프이다.
도 9는, 스파이럴 인덕터를 갖는 다른 실시 형태에 관한 승강 핀의 구성 개략을 도시한 정면도이다.
도 10은, 자성체 코어 및 스파이럴 인덕터를 갖는 다른 실시 형태에 관한 승강 핀의 구성 개략을 도시한 정면도이다.
도 11은, 실시 형태에 관한 반송 암의 구성 개략을 도시한 사시도이다.
도 12는, 도 11의 반송 암의 주요부 구성을 확대하여 나타낸 설명도이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하면서 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 요소에 있어서는, 동일한 번호를 붙임으로써 중복 설명을 생략한다. 또한, 본 실시 형태에서는, 기판 지지 부재가 예를 들어 웨이퍼(W)에 대하여 액 처리를 행하는 액 처리 장치에 적용된 경우에 대하여 설명한다.
<기판 처리 시스템의 구성>
우선, 본 실시 형태에 관한 액 처리 장치를 구비한 기판 처리 시스템의 구성에 대하여 설명한다. 도 1은, 기판 처리 시스템(1)의 구성 개략을 모식적으로 도시하는 평면도이다. 도 2 및 도 3은, 각각 기판 처리 시스템(1)의 내부 구성의 개략을 모식적으로 도시하는 정면도와 배면도이다. 기판 처리 시스템(1)에서는, 기판으로서의 웨이퍼(W)에 소정의 처리를 행한다.
기판 처리 시스템(1)은, 도 1에 도시한 바와 같이 복수매의 웨이퍼(W)를 수용한 카세트(C)가 반출입되는 카세트 스테이션(10)과, 웨이퍼(W)에 소정의 처리를 실시하는 복수의 각종 처리 장치를 구비한 처리 스테이션(11)과, 처리 스테이션(11)에 인접하는 노광 장치(12) 사이에서 웨이퍼(W)의 수수를 행하는 인터페이스 스테이션(13)을 일체로 접속한 구성을 갖고 있다.
카세트 스테이션(10)에는, 카세트 적재대(20)가 마련되어 있다. 카세트 적재대(20)에는, 기판 처리 시스템(1)의 외부에 대하여 카세트(C)를 반출입할 때에 카세트(C)를 적재하는 카세트 적재판(21)이 복수 마련되어 있다.
카세트 스테이션(10)에는, 도 1에 도시한 바와 같이 X 방향으로 연장되는 반송로(22) 상을 이동 가능한 웨이퍼 반송 장치(23)가 마련되어 있다. 웨이퍼 반송 장치(23)는, 상하 방향 및 연직축 주위(θ방향)에도 이동 가능하고, 각 카세트 적재판(21) 상의 카세트(C)와, 후술하는 처리 스테이션(11)의 제3 블록(G3)의 수수 장치 사이에서 웨이퍼(W)를 반송할 수 있다.
처리 스테이션(11)에는, 각종 장치를 구비한 복수, 예를 들어 4개의 블록, 즉 제1 블록(G1) 내지 제4 블록(G4)이 마련되어 있다. 예를 들어 처리 스테이션(11)의 정면측(도 1의 X 방향 부방향측)에는, 제1 블록(G1)이 마련되어 있다. 처리 스테이션(11)의 배면측(도 1의 X 방향 정방향측, 도면의 상측)에는, 제2 블록(G2)이 마련되어 있다. 또한, 처리 스테이션(11)의 카세트 스테이션(10)측(도 1의 Y 방향 부방향측)에는, 이미 설명한 제3 블록(G3)이 마련되어 있다. 처리 스테이션(11)의 인터페이스 스테이션(13)측(도 1의 Y 방향 정방향측)에는, 제4 블록(G4)이 마련되어 있다.
예를 들어 제1 블록(G1)에는, 도 2에 도시한 바와 같이 복수의 액 처리 장치, 예를 들어 웨이퍼(W)를 현상 처리하는 현상 처리 장치(30), 웨이퍼(W)의 레지스트막 하층에 반사 방지막(이하 「하부 반사 방지막」이라고 함)을 형성하는 하부 반사 방지막 형성 장치(31), 웨이퍼(W)에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 장치(32), 웨이퍼(W)의 레지스트막 상층에 반사 방지막(이하 「상부 반사 방지막」이라고 함)을 형성하는 상부 반사 방지막 형성 장치(33)가 아래부터 이 순서대로 배치되어 있다.
예를 들어 현상 처리 장치(30), 하부 반사 방지막 형성 장치(31), 레지스트 도포 장치(32), 상부 반사 방지막 형성 장치(33)는, 각각 수평 방향으로 3개 나열하여 배치되어 있다. 또한, 이들 현상 처리 장치(30), 하부 반사 방지막 형성 장치(31), 레지스트 도포 장치(32), 상부 반사 방지막 형성 장치(33)의 수나 배치는, 임의로 선택할 수 있다.
예를 들어 제2 블록(G2)에는, 도 3에 도시한 바와 같이 웨이퍼(W)의 가열이나 냉각 등의 열처리를 행하는 열처리 장치(40)나, 레지스트액과 웨이퍼(W)의 정착성을 높이기 위하여 소수화 처리를 행하는 소수화 처리 장치(41), 웨이퍼(W)의 외주부를 노광하는 주변 노광 장치(42)가 상하 방향과 수평 방향으로 나열하여 마련되어 있다. 이들 열처리 장치(40), 소수화 처리 장치(41), 주변 노광 장치(42)의 수나 배치에 대해서도, 임의로 선택할 수 있다.
예를 들어 제3 블록(G3)에는, 복수의 수수 장치(50, 51, 52, 53, 54, 55, 56)가 아래부터 순서대로 마련되어 있다. 또한, 제4 블록(G4)에는, 복수의 수수 장치(60, 61, 62)가 아래부터 순서대로 마련되어 있다.
도 1에 도시한 바와 같이 제1 블록(G1) 내지 제4 블록(G4)에 둘러싸인 영역에는, 웨이퍼 반송 영역(D)이 형성되어 있다. 웨이퍼 반송 영역(D)에는, 예를 들어 Y 방향, X 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암(70a)을 갖는 웨이퍼 반송 장치(70)가 복수 배치되어 있다. 웨이퍼 반송 장치(70)는, 웨이퍼 반송 영역(D) 내를 이동하고, 주위의 제1 블록(G1), 제2 블록(G2), 제3 블록(G3) 및 제4 블록(G4) 내의 소정의 장치에 웨이퍼(W)를 반송할 수 있다.
또한, 웨이퍼 반송 영역(D)에는, 도 3에 도시한 바와 같이, 제3 블록(G3)과 제4 블록(G4) 사이에서 직선적으로 웨이퍼(W)를 반송하는 셔틀 반송 장치(80)가 마련되어 있다.
셔틀 반송 장치(80)는, 예를 들어 도 3의 Y 방향에 직선적으로 이동 가능하게 되어 있다. 셔틀 반송 장치(80)는, 웨이퍼(W)를 지지한 상태에서 Y 방향으로 이동하고, 제3 블록(G3)의 수수 장치(52)와 제4 블록(G4)의 수수 장치(62) 사이에서 웨이퍼(W)를 반송할 수 있다.
도 1에 도시한 바와 같이 제3 블록(G3)의 X 방향 정방향측의 근처에는, 웨이퍼 반송 장치(81)가 마련되어 있다. 웨이퍼 반송 장치(81)는, 예를 들어 X 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암(81a)을 갖고 있다. 웨이퍼 반송 장치(81)는, 웨이퍼(W)를 지지한 상태에서 상하로 이동하여, 제3 블록(G3) 내의 각 수수 장치에 웨이퍼(W)를 반송할 수 있다.
인터페이스 스테이션(13)에는, 웨이퍼 반송 장치(90)와 수수 장치(91)가 마련되어 있다. 웨이퍼 반송 장치(90)는, 예를 들어 Y 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암(90a)을 갖고 있다. 웨이퍼 반송 장치(90)는, 예를 들어 반송 암(90a)에 웨이퍼(W)를 지지하여, 제4 블록(G4) 내의 각 수수 장치, 수수 장치(91) 및 노광 장치(12) 사이에서 웨이퍼(W)를 반송할 수 있다.
이상의 기판 처리 시스템(1)에는, 도 1에 도시한 바와 같이 제어부(100)가 마련되어 있다. 제어부(100)는, 예를 들어 컴퓨터이고, 프로그램 저장부(도시하지 않음)를 갖고 있다. 프로그램 저장부에는, 기판 처리 시스템(1)에 있어서의 웨이퍼(W)의 처리를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는, 상술한 각종 처리 장치나 반송 장치 등의 구동계 동작을 제어하여, 기판 처리 시스템(1)에 있어서의 후술하는 액 처리를 실현시키기 위한 프로그램도 저장되어 있다. 또한, 상기 프로그램은, 예를 들어 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등의 컴퓨터에 판독 가능한 기억 매체에 기록되어 있었던 것이며, 그 기억 매체로부터 제어부(100)에 인스톨된 것이어도 된다.
<기판 처리 시스템의 동작>
이어서, 이상과 같이 구성된 기판 처리 시스템(1)을 사용하여 행하여지는 웨이퍼 처리에 대하여 설명한다.
우선, 복수의 웨이퍼(W)를 수납한 카세트(C)가, 기판 처리 시스템(1)의 카세트 스테이션(10)에 반입되어, 카세트 적재판(21)에 적재된다. 그 후, 웨이퍼 반송 장치(23)에 의해 카세트(C) 내의 각 웨이퍼(W)가 순차 취출되어, 처리 스테이션(11)의 제3 블록(G3)의 수수 장치(53)에 반송된다.
이어서, 웨이퍼(W)는 웨이퍼 반송 장치(70)에 의해 제2 블록(G2)의 열처리 장치(40)에 반송되어 온도 조절 처리된다. 그 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 예를 들어 제1 블록(G1)의 하부 반사 방지막 형성 장치(31)에 반송되어, 웨이퍼(W) 상에 하부 반사 방지막이 형성된다. 그 후, 웨이퍼(W)는, 제2 블록(G2)의 열처리 장치(40)에 반송되어, 가열 처리가 행하여진다. 그 후, 웨이퍼(W)는, 제3 블록(G3)의 수수 장치(53)로 되돌려진다.
이어서, 웨이퍼(W)는, 웨이퍼 반송 장치(81)에 의해 동일한 제3 블록(G3)의 수수 장치(54)에 반송된다. 그 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 제2 블록(G2)의 소수화 처리 장치(41)에 반송되어, 소수화 처리가 행하여진다.
그 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 레지스트 도포 장치(32)에 반송되어, 웨이퍼(W) 상에 레지스트막이 형성된다. 그 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 열처리 장치(40)에 반송되어, 프리베이크 처리된다. 그 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 제3 블록(G3)의 수수 장치(55)에 반송된다.
이어서, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 상부 반사 방지막 형성 장치(33)에 반송되어, 웨이퍼(W) 상에 상부 반사 방지막이 형성된다. 그 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 열처리 장치(40)에 반송되어 가열되고, 그 후 온도 조절된다. 그 후 웨이퍼(W)는, 주변 노광 장치(42)에 반송되어, 주변 노광 처리된다.
그 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 제3 블록(G3)의 수수 장치(56)에 반송된다.
다음으로 웨이퍼(W)는, 웨이퍼 반송 장치(81)에 의해 수수 장치(52)에 반송되고, 셔틀 반송 장치(80)에 의해 제4 블록(G4)의 수수 장치(62)에 반송된다. 그 후, 웨이퍼(W)는, 인터페이스 스테이션(13)의 웨이퍼 반송 장치(90)에 의해 노광 장치(12)에 반송되어, 소정의 패턴으로 노광 처리된다.
다음으로 웨이퍼(W)는, 웨이퍼 반송 장치(90)에 의해 제4 블록(G4)의 수수 장치(60)에 반송된다. 그 후, 웨이퍼 반송 장치(70)에 의해 열처리 장치(40)에 반송되어, 노광 후 베이크 처리된다.
다음으로 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 현상 처리 장치(30)에 반송되어, 현상 처리된다. 현상 처리 종료 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 열처리 장치(40)에 반송되어, 포스트베이크 처리된다.
그 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 제3 블록(G3)의 수수 장치(50)에 반송되고, 그 후 카세트 스테이션(10)의 웨이퍼 반송 장치(23)에 의해 소정의 카세트 적재판(21)의 카세트(C)에 반송된다. 이렇게 해서, 일련의 포토리소그래피 공정이 종료한다.
<액 처리 장치의 구성>
다음으로 본 발명의 실시 형태에 관한 액 처리 장치, 예를 들어 레지스트 도포 장치(32)의 구성에 대하여 설명한다. 도 4는, 레지스트 도포 장치(32)의 구성의 개략을 모식적으로 도시하는 종단면도, 도 5는 레지스트 도포 장치(32)의 구성의 개략을 모식적으로 도시하는 수평 단면도이다.
레지스트 도포 장치(32)에는, 도 4에 도시한 바와 같이 웨이퍼(W)를 보유 지지하는 기판 보유 지지부로서의 스핀 척(200)이 마련되어 있다. 스핀 척(200)은, 수평한 상면을 갖고, 당해 상면에는, 예를 들어 웨이퍼(W)를 흡인하는 흡인구(도시하지 않음)가 마련되어 있다. 이 흡인구로부터의 흡인에 의해, 웨이퍼(W)를 스핀 척(200) 상에 흡착 보유 지지할 수 있다. 또한 본 실시 형태에 있어서는, 스핀 척(200)은, 예를 들어 폴리에테르에테르케톤(PEEK) 및 카본 파이버(CF)로 이루어지는, 정전기 확산성인 저항값 영역을 갖는 도전성 수지에 의해 구성되고, 예를 들어 105Ω 내지 109Ω의 저항값을 갖고, 정전기 확산성인 저항값 영역을 갖고 있다.
스핀 척(200)은, 샤프트(201)를 통해, 스핀 척(200)의 하방에 마련된 구동부(202)에 접속되고, 구동부(202)는 어스선(203)에 접속되어 있다. 이 구동부(202)에 의해, 스핀 척(200)은 소정의 속도로 회전할 수 있고, 또한 스핀 척(200)은 승강 가능하게 되어 있다.
스핀 척(200)에 보유 지지된 웨이퍼(W)의 이면측에는, 웨이퍼(W)를 하방으로부터 지지하여 승강시키기 위한 기판 지지부(210)가 마련되어 있다. 기판 지지부(210)는, 본 실시 형태에 관한 기판 지지 부재로서의, 예를 들어 3개의 승강 핀(211a, 211b, 211c)과, 링 부재(212), 승강부(213) 및 접지 접속부(214)로 구성되어 있다. 기판 지지 부재로서의 승강 핀(211a, 211b, 211c)은 링 부재(212)를 통해 승강부(213)에 접속되어 있고, 승강 가능하게 되어 있다. 이에 의해 승강 핀(211a, 211b, 211c)은, 스핀 척(200)으로부터 상방으로 돌출 가능하게 되고, 앞서 서술한 웨이퍼 반송 장치(70)의 반송 암(70a) 사이에서 웨이퍼(W)의 수수가 가능하게 되어 있다.
도 6은 승강 핀(211a)의 구성의 개략을 모식적으로 도시하는 설명도이다. 도 6에 도시한 바와 같이, 승강 핀(211a)은, 예를 들어 폴리벤조이미다졸(PBI) 및 카본 파이버(CF)로 이루어지는 도전성 수지에 의해 본체(220)가 구성되어 있다. 본체(220)의 정상부는 웨이퍼(W)와 직접 접촉하여 이것을 지지하는 접촉 지지부(220a)로 된다. 본체(220)의 하방에는, 예를 들어 SUS의 봉재로 이루어지는 도전재부(221)가 마련되어 있다. 본체(220)와 도전재부(221)는 도전부를 구성한다. 도전재부(221)는 상기한 접지 접속부(214)와 전기적으로 도통하고 있고, 이에 의해 접지된다.
그리고 본체(220)에 있어서의 하방이며, 도전재부(221)의 상방 외주에는, 인덕터부로 되는 자성체 코어(222)가 마련되어 있다. 본 실시 형태에서는, 예를 들어 연자성의 토로이달 코어가 사용되고, 연자성 재료로서는, 예를 들어 Ni-Zn계의 페라이트 코어가 사용되고 있다.
이러한 구성을 갖는 승강 핀(211a)은, 후술하는 처리액 도포 후의 웨이퍼(W) 상의 잔류 전하나 유도 전하를 누설시키기 위한 저저항 핀으로서 기능하고, 그리고 링 부재(212)를 통해 접지 접속부(214)와 전기적으로 연통되어 있기 때문에, 웨이퍼(W) 상의 전하를 접지측에 누설시킬 수 있다. 또한, 여기에서 말하는 저저항이란, 정전기 도전성의 상한인, 예를 들어 105Ω 이하의 저항값을 말한다.
3개의 승강 핀 중 나머지 2개, 즉 승강 핀(211b, 211c)은, 전체로서 절연성을 갖는 절연재, 예를 들어 폴리에테르에테르케톤(PEEK) 등의 절연성 수지로 구성되어 있다. 여기서 절연성을 갖는다라는 것은, 예를 들어 1011Ω 이상의 저항값을 갖는 것을 의미한다.
또한 승강 핀(211b, 211c)에 있어서, 웨이퍼(W)와 접촉하여 이것을 지지하는 정상부의 접촉 지지부(223)에는, 예를 들어 퍼플루 고무 등의 절연성 고무에 의해 구성되고, 웨이퍼(W)와 직접 접촉하여 웨이퍼(W)를 지지할 때의 보유 지지력이 높아지고 있다. 승강 핀(211b, 211c)에 있어서의 하방의 도전재부(225)의 상단부에는, 높이 조절용의 너트(226)가 마련되어 있다. 그리고 승강 핀(211b, 211c)에 있어서의 접촉 지지부(223)로부터 너트(226)까지의 길이는, 연면 방전이 일어나지 않는 절연 거리를 유지하도록 설정되어 있다.
또한 본 실시 형태에 있어서는, 예를 들어 3개의 승강 핀 중 1개, 즉 승강 핀(211a)을, 자성체 코어(222)를 갖는 저저항 핀으로 했지만, 저저항 핀의 개수는 이것에 한정되지 않고, 기판 승강부(210)에 마련된 복수의 승강 핀 중, 적어도 1개 이상이 자성체 코어(222)를 갖는 저저항 핀이면 된다.
스핀 척(200)의 상방에는, 도 5에 도시한 바와 같이, 웨이퍼(W)의 표면에 처리액, 예를 들어 레지스트액을 공급하는 처리액 노즐(230)이 마련되어 있다. 처리액 노즐(230)의 하단면에는, 처리액을 공급하는 토출구(230a)가 형성되어 있다.
처리액 노즐(230)은, 암(231)을 통해 구동부(232)에 접속되어 있다. 암(231)은, 구동부(232)에 의해, Y 방향(도 5의 좌우 방향)으로 연신하는 가이드 레일(233)을 따라, 후술하는 컵체(240)의 Y 방향 부방향(도 5의 좌측 방향)측의 외측에 마련된 대기부(234)로부터, 웨이퍼(W)의 상방까지 이동할 수 있고, 웨이퍼(W)의 중심부 위치에 처리액인 레지스트액을 공급할 수 있다. 또한, 암(231)은, 구동부(232)에 의해 승강 가능하고, 처리액 노즐(230)의 높이를 조절할 수 있다.
도 4에 도시한 바와 같이, 스핀 척(200)의 측방에는, 스핀 척(200)에 보유 지지된 웨이퍼(W)를 둘러싸도록 하여 컵체(240)가 마련되어 있다. 컵체(240)에는 승강 기구(도시하지 않음)가 접속되어 있고, 컵체(240)를 상승시킴으로써 웨이퍼(W)로부터 비산하는 레지스트액, 용제 등의 처리액을 받아낼 수 있다.
또한, 컵체(240) 및 스핀 척(200)의 하방에는, 컵체(240)에서 회수된 처리액을 회수하고, 배출하기 위한 액 수용부(250)가 마련되어 있다. 액 수용부(250)의 저면에는 액 수용부(250) 내의 기체 및 액체를 배출하는 배출관(251)이 접속되고, 배출관(251)의 하류측에 마련된 기액 분리기(도시하지 않음)를 통해 기액 분리가 행하여진다. 기액 분리 후의 배액은, 배액 탱크(도시하지 않음)에 회수된다.
스핀 척(200)의 하방에는, 원형의 컵 설치 베이스(260)가 마련되어 있고, 컵 설치 베이스(260)의 외측에는, 종단면 형상이 산형의 환상 가이드 부재(261)가 마련되어 있다. 가이드 부재(261)는, 웨이퍼(W)로부터 흘러 내려 떨어진 처리액을, 컵 설치 베이스(260)의 외측에 마련된 상기 액 수용부(250)로 가이드한다.
또한, 컵 설치 베이스(260)에는, 상기 샤프트(201) 및 상기 승강 핀(211a, 211b, 211c)을 관통하는 관통 구멍(도시하지 않음)이 마련되어 있다.
<액 처리 장치에서의 동작>
웨이퍼 반송 장치(70)의 반송 암(70a)에 의해 웨이퍼(W)가 레지스트 도포 장치(32)에 반입되면, 반입된 웨이퍼(W)는, 반송 암(70a)으로부터 미리 승강하여 대기하고 있었던 승강 핀(211a, 211b, 211c)에 전달된다. 계속해서, 승강 핀(211a, 211b, 211c)이 하강하고, 웨이퍼(W)는 스핀 척(200)에 보유 지지된다.
그 후, 암(231)에 의해 대기부(234)의 처리액 노즐(230)을, 웨이퍼(W)의 중심부의 상방까지 이동시키고, 스핀 척(200)을 회전시키면서, 토출구(230a)로부터 웨이퍼(W)의 표면에 처리액인 레지스트액을 공급한다. 공급된 레지스트액은 원심력에 의해 웨이퍼(W)의 표면 전체에 확산되어서, 스핀 코팅법에 의해 당해 표면에 균일하게 도포된다.
이러한 스핀 코팅법에 의한 레지스트액 도포 시, 레지스트액의 절연성이 높으면, 웨이퍼(W)와 레지스트액의 회전 마찰에 의해 큰 전하가 발생하는 경우가 있다. 또한, 예를 들어 처리액의 절연성이 낮은 경우에도, 주변의 부재(예를 들어 컵체(240), 컵 설치 베이스(260), 가이드 부재(261))가 대전하고 있으면, 주변의 부재에 대전하고 있는 전하와는 역극성의 전하가, 웨이퍼(W) 상에 대전해 버리는 경우가 있다.
종래 기술에서는, 웨이퍼(W) 상의 잔류 전하나 유도 전하를 누설시킬 수 없는 채, 웨이퍼(W)가 다음 공정으로 반송되는 과정에서, 웨이퍼 상에 전위차가 발생하고, 웨이퍼(W) 상의 산화막, 디바이스 등에 전기 특성 불량이 발생할 우려가 있었다.
그러나, 본 실시 형태에서는 상기한 바와 같이, 먼저 스핀 척(200)은, 예를 들어 105Ω 내지 109Ω의 정전기 확산성인 저항값 영역을 갖고 있기 때문에, 웨이퍼(W) 상에 대전한 전하의 일부를, 스핀 척(200), 샤프트(201), 구동부(202)를 통해 접속된 어스선(203)으로부터 급격한 방전을 일으키지 않고 누설시킬 수 있다. 단, 스핀 척(200)은 여전히 정전기 확산성을 갖는 정도의 고저항이기 때문에, 전하의 일부는 스핀 척(200)을 통해 누설하지 않고, 웨이퍼(W) 상에 남아 버린다.
이 상태에서 레지스트액 도포 후의 웨이퍼(W)를, 3개의 승강 핀(211a, 211b, 211c)으로 상승시키면, 승강 핀(211a, 211b, 211c)을 통해 웨이퍼(W)는 어스 접속되어 있기 때문에, 이들 승강 핀(211a, 211b, 211c)을 거쳐서 잔류 전하가 흐르려고 한다.
이때, 승강 핀(211a)은, 인덕터부로서의 자성체 코어(222)를 갖고 있으므로, 전류 변화율이 큰 전류를 제한한다. 보다 상세하게 설명하면, E=-L*di/dt이기 때문에(E는 역기전압, di/dt는 전류 변화율, L은 인덕턴스), 즉 인덕터(L)에 발생하는 역기전압(E)은 전류 변화율 di/dt에 비례하기 때문에, 급준한 전류가 흐르려고 하는 것을 인덕터부에 의해 저지할 수 있다.
이와 같이, 인덕터부를 마련함으로써, 웨이퍼(W) 접촉점과 접지점 사이의 임피던스는 커지고, 웨이퍼(W) 상의 디바이스를 흐르는 전류도 제한된다. 이에 비해 종래 방법과 같이 웨이퍼 접촉점과 접지점 사이의 직류 저항값을 크게 할수록, 즉 극단적으로 말하면 절연성을 높일수록, 웨이퍼(W) 상의 디바이스를 흐르는 전류를 제한할 수 있지만, 다른 쪽에서 웨이퍼(W) 상의 전하는 누설되기 어려워진다. 따라서 실시 형태와 같이, 전하가 천천히 누설되기 쉬운 정도까지, 직류 저항값을 가능한 한 작게 함과 동시에, 인덕터부에서 급준(ps ~ 수ns 오더)한 전류가 흐르기 어렵도록 임피던스를 크게 함으로써, 급준한 피크를 갖는 ESD 전류가 단기간에 흐르는 경우에 대해서도 적절하게 대응할 수 있고, 거기에 기인하는 전기 특성 불량의 발생을 방지할 수 있다.
도 7에, 본 실시 형태에 관한 승강 핀(211a)의 등가 회로도를 도시한다. 이러한 승강 핀(211a)의 등가 회로로부터도 알 수 있는 바와 같이, 자성체 코어(222)는, 전류 변화율이 큰 전류를 제한할 수 있다. 따라서, 예를 들어 상승 시간이 ps ~ 수ns 이하인 급준한 ESD 전류를 제한하면서, 다음 공정으로 반송되기 전에, 접지 접속부(214)로부터 접지측으로 누설시킬 수 있다. 물론, 장시간의 ESD 전류에 대해서도 이것을 제한하면서, 웨이퍼(W) 상의 전하를 접지측으로 누설시킬 수 있다. 따라서, 디바이스의 접합부 파괴나 배선막의 용단을 방지하는 것이 가능하다.
도 8은, 인덕터부로서 자성체 코어(222)를 갖는 승강 핀(211a)과, 인덕터부를 갖지 않는 승강 핀으로, 각각 발생하는 ESD의 방전 전압의 비교를 나타낸 그래프이다. 동 그래프 중의 실선이 자성체 코어(222)를 갖는 경우, 동일하게 파선이, 인덕터부를 갖지 않는 승강 핀에 있어서의 방전 전압을 나타내고 있다.
이 그래프로부터 알 수 있는 바와 같이, 인덕터부를 갖는 승강 핀(211a)은, 인덕터부를 갖지 않는 승강 핀과 비교하여, 급준한 전압 변화를 갖는 제1 방전 전압의 피크가, 4할 정도 커트되어 있다. 또한, 제1 피크 후의 세컨드 피크도, 본 실시 형태와 같이, 인덕터부를 갖는 구성에서는, 인덕터부를 갖지 않는 경우와 비교하여 완화되고 있는 것을 알 수 있다. 따라서, 인덕터부를 갖는 승강 핀(211a)을 구비함으로써, 웨이퍼(W) 상의 전압 변화를 최소한으로 할 수 있다.
상기 실시 형태에서는, 액 처리 장치 중의 레지스트 도포 장치(32)를 예로 들어서 설명했지만, 본 발명은 레지스트 도포 장치(32)에 한하지 않고 다른 액 처리 장치, 예를 들어 현상 처리 장치(30), 하부 반사 방지막 형성 장치(31), 상부 반사 방지막 형성 장치(33)에도 적용 가능하다. 또한 액 처리 장치에 한하지 않고, 열처리 장치(40)를 비롯한 가열 처리나 냉각 처리를 행하는 장치, 소수화 처리 장치(41)에도 적용 가능하고, 기판을 적재대 상에서 처리하는 기판 처리 장치에 적용 가능하다.
상기 실시 형태에 관한 승강 핀(211a)은, 인덕터부로서, 자성체 코어(222)를 채용하고 있었지만, 이것 대신에 도 9에 도시한 바와 같이, 본체(220)의 상방부에, 예를 들어 탄화규소(SiC)나 수지로 이루어지는 도전성 수지에 의해 구성되는 도전 부재(291)와, 예를 들어 알루미나(Al2O3)로 이루어지는 절연 부재(292)에 의해, 절연 부재의 표면 상에 도전 부재로 스파이럴 패턴을 형성한, 스파이럴 인덕터(293)를 채용해도 된다. 이러한 스파이럴 인덕터(293)에 의해서도, 급준한 ESD 전류를 제한할 수 있다.
게다가 도 10에 도시한 바와 같이, 스파이럴 인덕터(293)와 상기한 자성체 코어(222)의 양쪽을 채용해도 된다. 이렇게 특성이 다른 인덕터를 조합하여 구성함으로써, ESD 전류의 복수의 성분을 감쇠시키는 효과를 얻을 수 있다.
그런데, 웨이퍼(W)는 액 처리 장치, 예를 들어 레지스트 도포 장치(32)에서의 레지스트 도포가 종료하면, 웨이퍼 반송 장치(70)의 반송 암(70a)에 의해, 레지스트 도포 장치(32)로부터 반출된다. 이러한 경우, 예를 들어 반송 암(70a) 자신이 대전해 버리고 있으면, 이에 의해 웨이퍼(W) 상에 남은 근소한 전하가, 다시 유도 대전해 버려, ESD를 발생시키는 원인으로 되어 버릴 가능성이 있다.
이러한 ESD를 억제하기 위해서, 도 11에 도시한 바와 같이, 반송 암(70a)을, 예를 들어 반송 암 구동 기구 등의 기기군(300)을 통해, 정전기 확산성의 상한인 109Ω 이하로 접지 접속하도록 구성하는 것이 바람직하다.
이러한 경우, 반송 암(70a)의 전체면에 도전성 수지를 코팅해도 된다. 이러한 구성을 가짐으로써, 반송 암(70a) 표면의 코팅상을 정전기가 도전하고, 반송 암(70a) 자신의 대전을 방지할 수 있다.
그러나, 반송 암(70a)의 상면에는, 웨이퍼(W)를 지지하여, 반송 중에 용이하게 위치 어긋남 시키지 않도록, 합성 수지 등으로 이루어지는 지지 패드가 복수 개소, 예를 들어 3개소에 마련되어 있다. 그 때문에, 반송 대상으로 되는 웨이퍼(W)에 잔류 전하가 있으면, 상기한 승강 핀의 경우와 마찬가지로, 웨이퍼(W)와의 접촉 시에 ESD 전류가 발생하고, ESD 전류에 의한 접합부의 파괴나 배선막의 용단이 발생할 가능성이 있다.
이것을 방지하기 위해서, 도 11에 도시한 바와 같이, 웨이퍼(W) 반송 시의 웨이퍼(W)와의 접촉부로 되는 지지 패드(301a 내지 301c)에 대해서도, 웨이퍼(W)와의 미소한 접촉 대전을 확실하게 누설시키는 것이 바람직하다. 이러한 경우, 지지 패드(301a 내지 301c)의 재료에는, 정전기 도전성을 갖는 105Ω 이하의 도전성을 갖는 재료를 사용하는 것이 바람직하다. 이렇게 구성함으로써, 웨이퍼(W) 상의 잔류 전하나 유도 전하를 지지 패드(301a 내지 301c), 반송 암(70a)의 표면부를 통해, 누설시킬 수 있다.
그러나, 그러한 수단을 채용해도, 여전히 웨이퍼(W) 상의 전하를 누설시키는 것이 어려운 경우가 있다. 그 때문에, 예를 들어 도 12에 도시한 바와 같이, 반송 암(70a) 자체에 인덕터부의 구성을 갖게 하여, 상기 승강 핀(211a)과 동일한 인덕터 효과를 나타내게 해도 된다.
이 예에서는, 반송 암(70a)에 있어서의, 소위 포크라고 불리는 암 본체(71)의 암부(71a, 71b) 중, 하나의 암부(71a)에 인덕터부로서의 구성을 갖게 하고 있다.
그 상세에 대하여 설명하면, 도 12는, 도 11에 있어서의 파선 영역 X의 확대도이고, 도 12의 (a) 내지 도 12의 (d)는 각각 순서대로, 도 11의 파선 영역 X에 있어서의 암부(71a)의 측면, 표면, 측면, 이면을 각각 나타내고 있다. 또한, 도 12 중의 다수의 도트로 나타낸 부분은 도전성 수지에 의해 코팅된 도전 영역(310)을 나타내고, 백지 부분은 절연 영역(311)을 나타내고 있다. 또한, 도면 중의 지지 패드(301a)보다 우측 방향측이 반송 암(70a)의 선단 방향이고, 도면 중의 지지 패드(301)의 좌측 방향측이, 기기군(300) 및 접지 접속부측이다.
도 12에 도시한 바와 같이, 이 예에서는, 암부(71a)에 있어서, 지지 패드(301a)로부터 기기군(300)측의 부분에 있어서의 외주에, 절연 부재의 표면 상에 도전 부재로 스파이럴 패턴을 형성함으로써, 스파이럴 인덕터(312)를 구성하고 있다.
이에 의해, 지지 패드(301a)를 통해 흐르려고 하는, 상승 시간이 몇ns 이하의 급준한 전위 변화에 수반하는 ESD 전류에 대해서도, 이것을 즉시 감쇠시켜서, 접지 접속부로부터 접지측으로 누설시킬 수 있다. 물론, 장시간 대전류에 대해서도, 이것을 접지측에 누설시킬 수 있다. 따라서, ESD 전류에 의한 접합부의 파괴나 배선막의 용단을 방지하는 것이 가능하다.
이러한 경우, 도 12에 도시한 바와 같이, 예를 들어 이웃하는 도전 영역(310)과 절연 영역(311) 사이에, 추가로 인덕터 부재로서의 칩(313)을 가설하도록 해도 된다. 이에 의해, 상기한 승강 핀(211a)에 있어서의 자성체 코어(222)와 동일한 기능을 칩(313)에 갖게 할 수 있다. 이에 의해 ESD 전류의 복수의 성분을 감쇠시키는 효과를 얻을 수 있다.
또한 상기한 예에서는, 지지 패드(301a)를 갖는 암부(71a)만에, 스파이럴 인덕터(312)를 마련했지만, 물론 지지 패드(301b)를 갖는 암부(71b)에도, 스파이럴 인덕터(312)를 마련해도 된다.
또한 웨이퍼 반송 장치(70)의 반송 암(70a)에 의해 웨이퍼(W)를 반출한 후, 반송 암(70a)에 의해 다음 웨이퍼(W)를 반입하는 경우, 반송 암(70a)으로부터 상기한 승강 핀(211a, 211b, 211c) 상으로 웨이퍼(W)를 적재할 때에, 유도 전하에 의한 미소한 ESD가 발생할 가능성이 있다. 그러나, 이와 같이 ESD가 발생한 경우에 있어서도, 승강 핀(211a)에 자성체 코어(222)에 의한 인덕터부가 마련되어 있기 때문에, 이러한 경우도, 발생한 미약한 ESD를 저지할 수 있다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면 청구범위에 기재된 기술적 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명백하고, 그것들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것이라고 이해된다.
본 발명은, 기판과 접촉하여 이것을 지지하는 지지 부재에 유용하고, 기판을 승강시키는 승강 핀이나 기판을 반송할 때에 기판을 지지하는 반송 암에 유용하다.
1: 기판 처리 시스템
70: 웨이퍼 반송 장치
70a: 반송 암
210: 기판 지지부
211a, 211b, 211c: 승강 핀
212: 링체
214: 접지 접속부
220: 접촉 지지부
221: 도전재부
222: 자성체 코어
240: 컵체
W: 웨이퍼

Claims (8)

  1. 기판을 지지하는 기판 지지 부재이며,
    전체가 도전성을 갖는 도전부와,
    상기 도전부의 정상부보다 하방 부분의 외주에 마련된 인덕터부를 갖고,
    상기 도전부의 정상부는, 상기 기판과 접촉하여 상기 기판을 지지하는 접촉 지지부이며,
    상기 도전부에 있어서의, 상기 인덕터부를 사이에 둔 상기 접촉 지지부의 반대측은, 직접적 또는 간접적으로 접지되는 기판 지지 부재.
  2. 제1항에 있어서,
    상기 인덕터부는, 상기 도전부의 외주에 마련된 자성체 코어인 기판 지지 부재.
  3. 제1항에 있어서,
    상기 인덕터부는, 절연 부재의 표면 상에 도전 부재로 스파이럴 패턴을 형성한, 스파이럴 인덕터인 기판 지지 부재.
  4. 제1항에 있어서,
    상기 인덕터부는, 상기 도전부의 외주에 마련된 자성체 코어와, 절연 부재의 표면 상에 도전 부재로 스파이럴 패턴을 형성한, 스파이럴 패턴을 갖는 스파이럴 인덕터를 갖는 기판 지지 부재.
  5. 제1항에 있어서,
    상기 기판 지지 부재는, 기판의 적재대 상에서 기판을 승강시키는 승강 핀이고,
    상기 도전부는 상기 승강 핀의 본체이고,
    상기 접촉 지지부는 당해 승강 핀의 정상부인 기판 지지 부재.
  6. 제1항에 있어서,
    상기 기판 지지 부재는, 기판의 반송에 사용되는 반송 암이고,
    상기 도전부는 상기 반송 암의 본체이고,
    상기 접촉 지지부는 상기 반송 암의 상면에 마련된 패드인 기판 지지 부재.
  7. 기판을 적재대 상에서 처리하는 기판 처리 장치이며,
    상기 기판의 적재대 상에서 상기 기판을 승강시키는 복수의 승강 핀을 갖고,
    상기 승강 핀 중 적어도 1개는, 전체가 도전성을 갖는 본체와, 상기 본체의 정상부보다 하방 부분의 외주에 마련된 인덕터부를 갖고,
    상기 본체의 정상부는, 상기 기판과 접촉하여 상기 기판을 지지하는 접촉 지지부이며,
    상기 본체에 있어서의, 상기 인덕터부를 사이에 둔 상기 정상부의 반대측은, 직접적 또는 간접적으로 접지되는 기판 처리 장치.
  8. 기판을 반송할 때에 사용되는 반송 암을 갖는 기판 반송 장치이며,
    상기 반송 암은 도전성을 갖는 본체와, 상기 본체의 외측에 마련된 인덕터부와, 상기 반송 암의 상면에 마련된 복수의 지지 패드를 구비하고,
    이들 지지 패드 중, 적어도 1개의 지지 패드는, 상기 기판과 접촉하여 상기 기판을 지지하는 패드이고, 또한 상기 본체에 있어서의, 상기 인덕터부를 사이에 둔 상기 패드의 반대측은, 직접적 또는 간접적으로 접지되는 기판 반송 장치.
KR1020207019727A 2017-12-21 2018-12-07 기판 지지 부재, 기판 처리 장치 및 기판 반송 장치 KR102652636B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-244724 2017-12-21
JP2017244724 2017-12-21
PCT/JP2018/045120 WO2019124119A1 (ja) 2017-12-21 2018-12-07 基板支持部材、基板処理装置及び基板搬送装置

Publications (2)

Publication Number Publication Date
KR20200095544A KR20200095544A (ko) 2020-08-10
KR102652636B1 true KR102652636B1 (ko) 2024-04-01

Family

ID=66993424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019727A KR102652636B1 (ko) 2017-12-21 2018-12-07 기판 지지 부재, 기판 처리 장치 및 기판 반송 장치

Country Status (6)

Country Link
US (1) US20210173306A1 (ko)
JP (1) JP7050090B2 (ko)
KR (1) KR102652636B1 (ko)
CN (1) CN111466017B (ko)
TW (1) TWI800573B (ko)
WO (1) WO2019124119A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906833B1 (ko) 2003-03-10 2009-07-08 엘지전자 주식회사 정전기 방전장치가 내장된 냉장고용 단말기의 터치펜

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115186U (ko) * 1988-01-29 1989-08-02
JPH01142181U (ko) * 1988-03-23 1989-09-28
US6165311A (en) * 1991-06-27 2000-12-26 Applied Materials, Inc. Inductively coupled RF plasma reactor having an overhead solenoidal antenna
JPH05243364A (ja) 1992-03-02 1993-09-21 Hitachi Ltd 半導体ウェハの除電方法およびそれを用いた半導体集積回路製造装置
US5665167A (en) * 1993-02-16 1997-09-09 Tokyo Electron Kabushiki Kaisha Plasma treatment apparatus having a workpiece-side electrode grounding circuit
JP3264391B2 (ja) * 1993-05-17 2002-03-11 東京エレクトロン株式会社 静電吸着体の離脱装置
US5900062A (en) * 1995-12-28 1999-05-04 Applied Materials, Inc. Lift pin for dechucking substrates
JP2000269038A (ja) * 1999-03-18 2000-09-29 Hokuriku Electric Ind Co Ltd チップインダクタとその製造方法
JP2001160463A (ja) * 1999-12-06 2001-06-12 Tdk Corp コネクタ
US6756232B1 (en) * 2000-03-20 2004-06-29 Perkinelmer Las, Inc. Method and apparatus for producing compact microarrays
JP2002108065A (ja) * 2000-10-02 2002-04-10 Sharp Corp 画像形成装置
JP5264050B2 (ja) * 2005-09-02 2013-08-14 東京エレクトロン株式会社 昇降機構および搬送装置
JP5219377B2 (ja) * 2006-03-16 2013-06-26 東京エレクトロン株式会社 基板載置台および基板処理装置
US9275887B2 (en) * 2006-07-20 2016-03-01 Applied Materials, Inc. Substrate processing with rapid temperature gradient control
JP4783762B2 (ja) * 2007-08-31 2011-09-28 東京エレクトロン株式会社 基板載置台および基板処理装置
WO2009095930A1 (en) * 2008-02-12 2009-08-06 Deo Prafulla An electromagnetic current limiter device
US8317450B2 (en) * 2008-10-30 2012-11-27 Lam Research Corporation Tactile wafer lifter and methods for operating the same
DE102009038756A1 (de) * 2009-05-28 2010-12-09 Semilev Gmbh Vorrichtung zur partikelfreien Handhabung von Substraten
TW201109671A (en) * 2009-09-09 2011-03-16 Hon Hai Prec Ind Co Ltd Probe
JP2013026267A (ja) * 2011-07-15 2013-02-04 Hitachi High-Tech Instruments Co Ltd ２軸駆動機構及びダイボンダ並びにダイボンダの運転方法
JP6011417B2 (ja) * 2012-06-15 2016-10-19 東京エレクトロン株式会社 成膜装置、基板処理装置及び成膜方法
JP6081292B2 (ja) * 2012-10-19 2017-02-15 東京エレクトロン株式会社 プラズマ処理装置
JP5595549B2 (ja) * 2013-03-28 2014-09-24 パナソニック株式会社 プラズマ処理装置用トレイ、プラズマ処理装置、及びプラズマ処理方法
JP6486140B2 (ja) * 2015-02-25 2019-03-20 キヤノン株式会社 搬送ハンド、リソグラフィ装置及び被搬送物を搬送する方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906833B1 (ko) 2003-03-10 2009-07-08 엘지전자 주식회사 정전기 방전장치가 내장된 냉장고용 단말기의 터치펜

Also Published As

Publication number Publication date
JP7050090B2 (ja) 2022-04-07
WO2019124119A1 (ja) 2019-06-27
CN111466017B (zh) 2023-10-20
TW201929143A (zh) 2019-07-16
US20210173306A1 (en) 2021-06-10
CN111466017A (zh) 2020-07-28
KR20200095544A (ko) 2020-08-10
JPWO2019124119A1 (ja) 2020-12-24
TWI800573B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
KR100481307B1 (ko) 반도체 제조 설비의 카세트 테이블
KR20080107473A (ko) 정전 척 장치
TW200823966A (en) Substrate processing apparatus
TW202027214A (zh) 具有電荷消散塗層之靜電卡盤
US20210347584A1 (en) Substrate transfer apparatus and substrate transfer method
US8054597B2 (en) Electrostatic discharge structures and methods of manufacture
TW201044495A (en) Removal of charge between a substrate and an electrostatic clamp
KR20190033427A (ko) 기판 처리 방법 및 기판 처리 장치
KR102652636B1 (ko) 기판 지지 부재, 기판 처리 장치 및 기판 반송 장치
KR102481588B1 (ko) 슬롯형 정전 척
TWI728531B (zh) 探針卡裝置
JPH08274135A (ja) 電子回路の製造方法、半導体材料ウエハー及び集積回路
US7612980B2 (en) Method and structure for electrostatic discharge protection of photomasks
JP7324043B2 (ja) 基板処理装置
JPH04305958A (ja) 半導体製造装置
US7875954B2 (en) Semiconductor chip
US20200103462A1 (en) Die crack detection
US20220269179A1 (en) Apparatus for post exposure bake of photoresist
JP2021049519A (ja) 基板処理装置、基板処理方法、及びノズルユニット
JP7203159B2 (ja) 基板支持部材およびそれを備える基板処理装置および方法
KR200471092Y1 (ko) 기판 이송 로봇
JP2007281241A (ja) 半導体装置の製造方法
CN111739847B (zh) 芯片封装结构、其制作方法和电子设备
KR101036604B1 (ko) 기판 처리 장치
CN107799453B (zh) 一种静电卡盘和半导体处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant