WO2019111986A1 - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
WO2019111986A1
WO2019111986A1 PCT/JP2018/044849 JP2018044849W WO2019111986A1 WO 2019111986 A1 WO2019111986 A1 WO 2019111986A1 JP 2018044849 W JP2018044849 W JP 2018044849W WO 2019111986 A1 WO2019111986 A1 WO 2019111986A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
gan
layers
compound semiconductor
Prior art date
Application number
PCT/JP2018/044849
Other languages
English (en)
French (fr)
Inventor
澄人 大内
悠宜 鈴木
満久 生川
川村　啓介
Original Assignee
エア・ウォーター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エア・ウォーター株式会社 filed Critical エア・ウォーター株式会社
Priority to US16/770,310 priority Critical patent/US20200402922A1/en
Priority to EP18886040.7A priority patent/EP3723114A4/en
Priority to CN201880077878.1A priority patent/CN111433889A/zh
Priority to KR1020207019486A priority patent/KR20200094786A/ko
Publication of WO2019111986A1 publication Critical patent/WO2019111986A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Definitions

  • the present invention relates to a compound semiconductor substrate, and more particularly, to a compound semiconductor substrate capable of easily controlling warpage.
  • GaN gallium nitride
  • Si silicon
  • Patent Document 1 discloses a technology for suppressing the occurrence of warpage and cracks of the substrate.
  • Patent Document 1 listed below includes a SiC layer, an AlN (aluminum nitride) buffer layer formed on the SiC layer, a nitride semiconductor layer containing Al (aluminum) formed on the AlN buffer layer, and a nitride semiconductor A first GaN layer formed on the first layer, a first AlN intermediate layer formed on the first GaN layer in contact with the first GaN layer, and a first AlN intermediate layer in contact with the first AlN layer; Disclosed is a compound semiconductor substrate comprising a second GaN layer formed on a first AlN intermediate layer.
  • the thin film grows to be aligned with the crystal plane of the surface of the substrate.
  • tensile stress or compressive stress is generated in the thin film due to the difference in lattice constant between the surface of the substrate and the thin film. That is, when the lattice constant of the thin film is smaller than the lattice constant of the surface of the substrate, tensile stress is generated in the thin film, and when the lattice constant of the thin film is larger than the lattice constant of the surface of the substrate, Compressive stress occurs.
  • warpage occurs such that the substrate has a concave shape
  • warpage in the state where compressive stress occurs in the thin film, warpage such that the substrate has the convex shape occurs Do.
  • direction of warpage is concave or convex, cracks tend to occur in the thin film as the amount of warpage of the substrate increases.
  • whether the direction of warpage of the substrate after forming the thin film is concave or convex depends on the type of thin film (the size of the lattice constant). Based on this, if it is known in advance that the direction of warpage of the substrate after thin film formation is concave, a convex substrate is used, and if the direction of warpage of the substrate after thin film formation is convex If known, using a concave substrate should be able to reduce the amount of warping of the substrate after thin film formation.
  • the problem that it is difficult to control the warpage of the substrate is not limited to the case where the thin film to be formed is made of GaN, but is a problem that may occur when forming any kind of thin film. .
  • the present invention is for solving the above-mentioned subject, and the object is to provide a compound semiconductor substrate which can control warpage easily.
  • a compound semiconductor substrate according to one aspect of the present invention is formed on an underlayer, a buffer layer of AlN formed on the underlayer, a lower composite layer formed on the buffer layer, and a lower composite layer.
  • an upper composite layer wherein the lower composite layer is vertically stacked, and includes a plurality of lower nitride semiconductor layers containing Al and a lower GaN layer formed between each of the plurality of lower nitride semiconductor layers.
  • the upper composite layer includes a plurality of upper GaN layers stacked in the vertical direction, and an upper nitride semiconductor layer containing Al formed between each of the plurality of upper GaN layers.
  • the underlayer is made of SiC.
  • the lower GaN layer has a thickness of 3 nm or more and 100 nm or less.
  • the upper nitride semiconductor layer has a thickness of 3 nm or more and 50 nm or less.
  • the plurality of lower nitride semiconductor layers is three layers, and the lower GaN layer is two layers.
  • the plurality of lower nitride semiconductor layers contain Al and Ga (gallium), and when the average composition ratio of each of the plurality of lower nitride semiconductor layers is compared, the plurality of lower nitride semiconductor layers As the lower nitride semiconductor layer is formed at the above position, the average composition ratio of Al decreases.
  • the plurality of upper GaN layers are three layers, and the upper nitride semiconductor layer is two layers.
  • the lower nitride semiconductor layer formed on the lower GaN layer in contact with the lower GaN layer among the plurality of lower nitride semiconductor layers includes a tensile strain
  • the plurality of upper GaN layers The upper GaN layer formed on the upper nitride semiconductor layer in contact with the upper nitride semiconductor layer includes compressive strain.
  • the upper nitride semiconductor layer is made of AlN.
  • the compound semiconductor substrate further includes an electron transit layer of GaN formed on the upper composite layer and a barrier layer formed on the electron transit layer.
  • each of the plurality of upper GaN layers has an average carbon atom concentration of 1 ⁇ 10 18 pieces / cm 3 or more and 1 ⁇ 10 21 pieces / cm 3 or less.
  • each of the plurality of upper GaN layers has a thickness of 550 nm or more and 3000 nm or less.
  • a compound semiconductor substrate capable of easily controlling warpage can be provided.
  • FIG. 3 is a cross-sectional view showing a configuration of a compound semiconductor substrate CS1 in the first embodiment of the present invention. It is a figure which shows distribution of Al composition ratio inside the composite layer 4 in the 1st Embodiment of this invention. It is sectional drawing which shows the structure of compound semiconductor substrate CS2 in the 2nd Embodiment of this invention. It is a figure which shows the measurement result of each curvature amount of sample A1, A2, and A3 in one Example of this invention. It is a graph which shows the relationship of the thickness of the GaN layer 42b, and curvature amount which were obtained from the measurement result of curvature amount of each of sample A1, A2, and A3 in one Example of this invention.
  • FIG. 1 is a cross-sectional view showing a configuration of a compound semiconductor substrate CS1 in the first embodiment of the present invention.
  • the compound semiconductor substrate CS ⁇ b> 1 in the present embodiment includes a HEMT (High Electron Mobility Transistor).
  • the compound semiconductor substrate CS1 includes a Si substrate 1, an SiC layer 2 (an example of an underlayer), an AlN buffer layer 3 (an example of a buffer layer), a composite layer 4 (an example of a lower composite layer), and a composite layer 5 (an example of a lower composite layer).
  • An example of the upper composite layer), a GaN layer 7 (an example of an electron transit layer), and an Al nitride semiconductor layer 10 (an example of a barrier layer) are provided.
  • the Si substrate 1 is made of, for example, p + -type Si.
  • the (111) plane is exposed on the surface of the Si substrate 1.
  • the Si substrate 1 may have n-type conductivity or may be semi-insulating.
  • the (100) plane or the (110) plane may be exposed on the surface of the Si substrate 1.
  • the Si substrate 1 has, for example, a diameter of 6 inches and a thickness of 1000 ⁇ m.
  • the SiC layer 2 is in contact with the Si substrate 1 and is formed on the Si substrate 1.
  • the SiC layer 2 is made of 3C-SiC, 4H-SiC, 6H-SiC or the like.
  • the SiC layer 2 is generally made of 3C-SiC.
  • the SiC layer 2 is formed by MBE (Molecular Beam Epitaxy), CVD (Chemical Vapor Deposition), or LPE (Liquid Phase Epitaxy) on an underlayer made of SiC obtained by carbonizing the surface of the Si substrate 1. It may be formed by homoepitaxial growth of SiC using or the like. The SiC layer 2 may be formed only by carbonizing the surface of the Si substrate 1. Furthermore, the SiC layer 2 may be formed by heteroepitaxial growth on the surface of the Si substrate 1 (or sandwiching the buffer layer). SiC layer 2 is doped with N (nitrogen), for example, and has n-type conductivity. SiC layer 2 has a thickness of, for example, 0.1 ⁇ m to 3.5 ⁇ m. The SiC layer 2 may have p-type conductivity or may be semi-insulating.
  • MBE Molecular Beam Epitaxy
  • CVD Chemical Vapor Deposition
  • LPE Liquid Phase Epitaxy
  • a layer made of an arbitrary material can be used as the underlayer of the AlN buffer layer 3.
  • the AlN buffer layer 3 may be formed directly on the Si substrate 1 without forming the SiC layer 2 on the Si substrate 1.
  • the underlayer of the AlN buffer layer 3 is the Si substrate 1.
  • melt back etching Ga in the GaN layer 7 diffuses and reacts with Si in the Si substrate 1, and the Si substrate 1 becomes The phenomenon of destruction
  • the AlN buffer layer 3 is in contact with the SiC layer 2 and is formed on the SiC layer 2.
  • the AlN buffer layer 3 functions as a buffer layer which reduces the difference in lattice constant between the SiC layer 2 and the Al nitride semiconductor layer constituting the composite layer 4.
  • the AlN buffer layer 3 is formed, for example, using the MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • the growth temperature of the AlN buffer layer 3 is, for example, 1000 ° C. or more and less than the Si melting point.
  • an Al source gas for example, TMA (Tri Methyl Aluminum), TEA (Tri Ethyl Aluminum), or the like is used.
  • NH 3 (ammonia) is used as the N source gas.
  • the AlN buffer layer 3 has a thickness of, for example, 100 nm or more and 1000 nm or less.
  • the composite layer 4 is in contact with the AlN buffer layer 3 and is formed on the AlN buffer layer 3.
  • the composite layer 4 includes a plurality of Al nitride semiconductor layers stacked in the vertical direction (the same direction as the stacking direction of the Si substrate 1, the SiC layer 2 and the AlN buffer layer 3, the vertical direction in FIG. 1) And a GaN layer formed between each of the nitride semiconductor layers.
  • the composite layer 4 has a configuration in which the Al nitride semiconductor layer and the GaN layer are alternately stacked one or more times, and the uppermost and lowermost layers of the composite layer 4 are both Al nitrided. It is an object semiconductor layer.
  • the number of Al nitride semiconductor layers constituting the composite layer 4 may be two or more, and the number of GaN layers constituting the composite layer 4 may be one or more.
  • the composite layer 4 of the present embodiment includes three Al nitride semiconductor layers 41a, 41b and 41c (an example of a plurality of lower nitride semiconductor layers) as Al nitride semiconductor layers, and as a GaN layer It includes two GaN layers 42a and 42b (an example of a lower GaN layer).
  • the Al nitride semiconductor layer 41 a is formed at a position closest to the Si substrate 1 among the three Al nitride semiconductor layers 41 a, 41 b and 41 c and is in contact with the AlN buffer layer 3.
  • the Al nitride semiconductor layer 41b is formed at a position closest to the Si substrate 1 among the three Al nitride semiconductor layers 41a, 41b and 41c.
  • the Al nitride semiconductor layer 41c is formed at a position farthest from the Si substrate 1 among the three Al nitride semiconductor layers 41a, 41b and 41c.
  • the GaN layer 42a is formed between the Al nitride semiconductor layer 41a and the Al nitride semiconductor layer 41b.
  • the GaN layer 42 b is formed between the Al nitride semiconductor layer 41 b and the Al nitride semiconductor layer 41 c.
  • Each of the Al nitride semiconductor layers constituting the composite layer 4 is made of a nitride semiconductor containing Al, preferably made of AlN.
  • Each of the Al nitride semiconductor layers constituting the composite layer 4 is made of, for example, a material represented by Al x Ga 1 -xN (0 ⁇ x ⁇ 1). In this case, by setting the composition ratio x of Al to 0.5 or more, the composition ratio of Ga becomes 0.5 or less, and the effect of warpage control by the composite layer 4 can be increased.
  • Each of the Al nitride semiconductor layers constituting the composite layer 4 may be made of a material represented by Al x In y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1).
  • the Al nitride semiconductor layer constituting the composite layer 4 functions as a buffer layer which reduces the difference in lattice constant between the AlN buffer layer 3 and the GaN layer in the composite layer 5.
  • the total film thickness of the Al nitride semiconductor layer constituting the composite layer 4 is, for example, 100 nm or more and 3 ⁇ m or less, preferably 900 nm or more and 2 ⁇ m or less.
  • the Al nitride semiconductor layer constituting composite layer 4 is formed, for example, using the MOCVD method.
  • TMG Tri Methyl Gallium
  • TEG Tri Ethyl Gallium
  • TMA or TEA is used as the Al source gas.
  • NH 3 or the like is used as the N source gas.
  • the GaN layer constituting the composite layer 4 plays a role of generating a concave warpage in the compound semiconductor substrate CS1 as described later.
  • the GaN layer constituting composite layer 4 is formed, for example, using the MOCVD method.
  • TMG or TEG is used as the Ga source gas.
  • NH 3 or the like is used as the N source gas.
  • the GaN layer constituting the composite layer 4 has a thickness of, for example, 3 nm or more and 100 nm or less, and preferably has a thickness of 10 nm or more and 60 nm or less.
  • each of the GaN layers constituting the composite layer 4 may have the same thickness or may have different thicknesses from one another. .
  • the composite layer 5 is in contact with the composite layer 4 (Al nitride semiconductor layer 41c), and is formed on the composite layer 4 (Al nitride semiconductor layer 41c).
  • Composite layer 5 includes a plurality of GaN layers stacked in the vertical direction (the same direction as the stacking direction of Si substrate 1, SiC layer 2, AlN buffer layer 3, and composite layer 4, the longitudinal direction in FIG. 1) And an Al nitride semiconductor layer formed between each of the GaN layers.
  • the composite layer 5 has a structure in which the GaN layer and the Al nitride semiconductor layer are alternately stacked one or more times, and the uppermost layer and the lowermost layer of the composite layer 5 are both GaN layers. It is.
  • the number of GaN layers constituting the composite layer 5 may be two or more, and the number of Al nitride semiconductor layers constituting the composite layer 5 may be one or more.
  • the composite layer 5 of the present embodiment includes three GaN layers 51a, 51b and 51c (an example of a plurality of upper GaN layers) as the GaN layer, and two Al nitrides as the Al nitride semiconductor layer.
  • Semiconductor layers 52a and 52b (an example of the upper nitride semiconductor layer) are included.
  • the GaN layer 51a is formed at a position closest to the Si substrate 1 among the three GaN layers 51a, 51b and 51c, and is in contact with the composite layer 4 (Al nitride semiconductor layer 41c).
  • the GaN layer 51 b is formed at a position closest to the Si substrate 1 among the three GaN layers 51 a, 51 b and 51 c.
  • the GaN layer 51c is formed at a position farthest from the Si substrate 1 among the three GaN layers 51a, 51b and 51c.
  • the Al nitride semiconductor layer 52a is formed between the GaN layer 51a and the GaN layer 51b.
  • the Al nitride semiconductor layer 52b is formed between the GaN layer 51b and the GaN layer 51c.
  • Each of the GaN layers constituting the composite layer 5 is preferably doped with C (carbon).
  • C plays a role in enhancing the insulation of the GaN layer.
  • GaN layer C is doped, preferably it has a 1 ⁇ 10 18 / cm 3 or more 1 ⁇ 10 21 atoms / cm 3 or less of the average carbon atom concentration, 3 ⁇ 10 18 atoms / cm 3 It is more preferable to have an average carbon concentration of 2 ⁇ 10 19 pieces / cm 3 or less.
  • the GaN layers may have the same average carbon atom concentration or may have different average carbon atom concentrations.
  • the growth conditions of GaN are employed such that C contained in TMG is taken into the GaN layer.
  • Specific methods of doping C in the GaN layer include a method of reducing the growth temperature of GaN, a method of reducing the growth pressure of GaN, or a method of increasing the molar flow ratio of TMG to NH 3 .
  • each of the GaN layers constituting composite layer 5 has a thickness of, for example, 550 nm or more and 3000 nm or less, and preferably has a thickness of 800 nm or more and 2000 nm or less.
  • Each of the GaN layers constituting the composite layer 5 may have the same thickness or may have different thicknesses.
  • the GaN layer constituting the composite layer 5 is formed in the same manner as the GaN layer constituting the composite layer 4.
  • the Al nitride semiconductor layer constituting the composite layer 5 plays a role of causing a convex-shaped warpage in the compound semiconductor substrate CS1 as described later.
  • the Al nitride semiconductor layer constituting the composite layer 5 is made of a nitride semiconductor containing Al, and is preferably made of AlN.
  • the Al nitride semiconductor layer constituting the composite layer 5 is made of, for example, a material represented by Al x Ga 1 -xN (0 ⁇ x ⁇ 1). In this case, by setting the composition ratio x of Al to 0.5 or more, the composition ratio of Ga becomes 0.5 or less, and the effect of warpage control by the composite layer 4 can be increased.
  • the Al nitride semiconductor layer constituting the composite layer 5 may be made of a material represented by Al x In y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1).
  • the Al nitride semiconductor layer constituting the composite layer 5 has a thickness of, for example, 3 nm or more and 50 nm or less, and preferably has a thickness of 20 nm or less.
  • each of the Al nitride semiconductor layers constituting the composite layer 5 may have the same thickness or different thicknesses. You may have.
  • the Al composition ratio of each of the Al nitride semiconductor layers constituting the composite layer 5 is arbitrary.
  • the Al nitride semiconductor layer constituting the composite layer 5 is formed by the same method as the Al nitride semiconductor layer constituting the composite layer 4.
  • the GaN layer 7 is in contact with the composite layer 5 and is formed on the composite layer 5.
  • the GaN layer 7 is undoped and semi-insulating.
  • the GaN layer 7 becomes an electron transit layer of the HEMT.
  • the GaN layer 7 has a thickness of, for example, 100 nm or more and 1,500 nm or less.
  • the GaN layer 7 is formed in the same manner as the GaN layer constituting the composite layer 4.
  • the Al nitride semiconductor layer 10 is in contact with the GaN layer 7 and is formed on the GaN layer 7.
  • the Al nitride semiconductor layer 10 is made of a nitride semiconductor containing Al, and is made of, for example, a material represented by Al x Ga 1 -xN (0 ⁇ x ⁇ 1). Further, the Al nitride semiconductor layer 10 may be made of a material represented by Al x In y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1).
  • the Al nitride semiconductor layer 10 serves as a barrier layer of the HEMT.
  • the Al nitride semiconductor layer 10 has a thickness of, for example, 10 nm or more and 50 nm or less.
  • the Al nitride semiconductor layer 10 is formed by the same method as the GaN layer constituting the composite layer 4.
  • FIG. 2 is a view showing the distribution of the Al composition ratio in the inside of the composite layer 4 in the first embodiment of the present invention.
  • a SiC layer which is a base layer It is preferable that the average composition ratio of Al be smaller as the Al nitride semiconductor layer is formed at a position apart from 2.
  • the closest Al nitride semiconductor layer 41a in the SiC layer 2 Al 0.75 Ga 0.25 N is made from (a composition ratio of Al AlGaN is 0.75).
  • the Al nitride semiconductor layer 41 b closest to the SiC layer 2 is made of Al 0.5 Ga 0.5 N (AlGaN in which the composition ratio of Al is 0.5).
  • the Al nitride semiconductor layer 41 c farthest from the SiC layer 2 is made of Al 0.25 Ga 0.75 N (AlGaN having a composition ratio of Al of 0.25).
  • AlGaN Al 0.25 Ga 0.75 N
  • the above-mentioned Al composition ratio is an example, and each of the Al nitride semiconductor layers constituting the composite layer 4 may have another composition ratio.
  • the average composition ratio of Al may be changed in the inside of one Al nitride semiconductor layer, and the composition ratio of Al becomes smaller as it goes away from the Si substrate 1 in the inside of one Al nitride semiconductor layer. It is also good.
  • convex and concave mean convex and concave when the Si substrate 1 is on the lower side and the Al nitride semiconductor layer 10 is on the upper side.
  • the interface BR1 between the GaN layer 42b and the Al nitride semiconductor layer 41b is a sliding surface.
  • the crystal of the GaN layer 42b and the crystal of the Al nitride semiconductor layer 41b are mismatched at the interface BR1. Therefore, the influence of the crystal structure of the Al nitride semiconductor layer 41b on the crystal structure of the GaN layer 42b is small, and the influence of the lattice constant of the Al nitride semiconductor layer 41b on the lattice constant of the GaN layer 42b is small.
  • the Al nitride semiconductor layer 41c is grown so as to be aligned with the crystal plane of the surface of the GaN layer 42b which is the underlayer. Therefore, the crystal structure of the Al nitride semiconductor layer 41c is influenced by the crystal structure of the GaN layer 42b, and the lattice constant of the Al nitride semiconductor layer 41c is influenced by the lattice constant of the GaN layer 42b.
  • the lattice constant of the material (AlGaN, AlN, etc.) constituting the Al nitride semiconductor layer 41c is smaller than the lattice constant of GaN constituting the GaN layer 42b, tensile stress is applied to the Al nitride semiconductor layer 41c, and Al nitrided. A tensile strain occurs inside the object semiconductor layer 41c. As a reaction of the tensile stress, the composite layer 4 causes a concave warp in the compound semiconductor substrate CS1.
  • the interface BR1 between the GaN layer 42b and the Al nitride semiconductor layer 41b can be made a sliding surface by controlling the conditions (temperature, pressure and the like) of the epitaxial growth of the GaN layer 42b. Also, by controlling the conditions (temperature, pressure, etc.) of the epitaxial growth of the Al nitride semiconductor layer 41c, the Al nitride semiconductor layer 41c is grown such that no slip occurs on the crystal plane of the surface of the GaN layer 42b (coherent growth ) Can be.
  • the Al nitride semiconductor layer 41 a that is the underlayer of the GaN layer 42 a, and the Al nitride semiconductor layer 41 b that is the upper layer of the GaN layer 42 a can be said. That is, the influence of the crystal structure of Al nitride semiconductor layer 41a on the crystal structure of GaN layer 42a is small, and the influence of the lattice constant of Al nitride semiconductor layer 41a on the lattice constant of GaN layer 42a is small.
  • the Al nitride semiconductor layer 41 b is grown to be aligned with the crystal plane of the surface of the GaN layer 42 a which is the base layer. A tensile stress is applied to the Al nitride semiconductor layer 41b due to the influence of the GaN layer 42a, and a tensile strain is generated inside the Al nitride semiconductor layer 41b.
  • the function of the composite layer 4 for generating the concave warpage becomes greater as the GaN layer constituting the composite layer 4 becomes thicker.
  • the GaN layer constituting the composite layer 4 is too thick, a crack is likely to be generated inside the GaN layer.
  • the thickness of the GaN layer per one layer in the composite layer 4 It is preferable to set the thickness to 3 nm or more and 100 nm or less, preferably 10 nm or more and 60 nm or less, and set the number of GaN layers in the composite layer 4 to about 1 or 2 layers.
  • the interface BR2 between the Al nitride semiconductor layer 52b and the GaN layer 51b is a sliding surface.
  • the crystal of the Al nitride semiconductor layer 52b and the crystal of the GaN layer 51b are mismatched at the interface BR2. Therefore, the influence of the crystal structure of the GaN layer 51b on the crystal structure of the Al nitride semiconductor layer 52b is small, and the influence of the lattice constant of the GaN layer 51b on the lattice constant of the Al nitride semiconductor layer 52b is small.
  • the GaN layer 51c is grown so as to be aligned with the crystal plane of the surface of the Al nitride semiconductor layer 52b which is the underlayer. Therefore, the crystal structure of the GaN layer 51c is influenced by the crystal structure of the Al nitride semiconductor layer 52b, and the lattice constant of the GaN layer 51c is influenced by the lattice constant of the Al nitride semiconductor layer 52b.
  • the lattice constant of GaN constituting the GaN layer 51c is larger than the lattice constant of the material (AlGaN, AlN, etc.) constituting the Al nitride semiconductor layer 52b, compressive stress is applied to the GaN layer 51c, and the inside of the GaN layer 51c Causes compression distortion. As a reaction of the compressive stress, the composite layer 5 causes a convex warpage in the compound semiconductor substrate CS1.
  • the interface BR2 between the Al nitride semiconductor layer 52b and the GaN layer 51b can be made a sliding surface by controlling the conditions (temperature, pressure and the like) of the epitaxial growth of the Al nitride semiconductor layer 52b. Further, by controlling the conditions (temperature, pressure and the like) of the epitaxial growth of the GaN layer 51c, the GaN layer 51c can be grown to be aligned with the crystal plane of the surface of the Al nitride semiconductor layer 52b.
  • the GaN layer 51a which is the underlayer of the Al nitride semiconductor layer 52a, and the GaN layer 51b which is the upper layer of the Al nitride semiconductor layer 52a are the same thing. That is, the influence of the crystal structure of GaN layer 51a on the crystal structure of Al nitride semiconductor layer 52a is small, and the influence of the lattice constant of GaN layer 51a on the lattice constant of Al nitride semiconductor layer 52a is small.
  • the GaN layer 51 b is grown so as to be aligned with the crystal plane of the surface of the Al nitride semiconductor layer 52 a which is the underlayer.
  • a compressive stress is applied to the GaN layer 51b due to the influence of the Al nitride semiconductor layer 52a, and a compressive strain occurs in the GaN layer 51b.
  • the action of the composite layer 5 that generates the convex-shaped warpage becomes greater as the Al nitride semiconductor layer that constitutes the composite layer 5 becomes thicker.
  • the Al nitride semiconductor layer constituting the composite layer 5 is too thick, a crack is easily generated inside the Al nitride semiconductor layer.
  • Al per one layer in the composite layer 5 is used.
  • the thickness of the nitride semiconductor layer is 3 nm to 50 nm, preferably 20 nm or less, and the number of Al nitride semiconductor layers in the composite layer 5 is about 1 to 2.
  • each of the composite layer 4 having the function of generating a concave warpage in the compound semiconductor substrate CS1 and the composite layer 5 having the function of generating the convex warpage in the compound semiconductor substrate CS1 is described.
  • the warpage of the compound semiconductor substrate CS1 can be easily controlled.
  • the semiconductor layers on the interfaces BR1 and BR2 which are sliding surfaces can be grown without being affected by the lattice constant difference and strain of the underlayer, the generation of cracks can also be suppressed.
  • FIG. 3 is a cross-sectional view showing a configuration of a compound semiconductor substrate CS2 in the second embodiment of the present invention.
  • composite layer 4 in compound semiconductor substrate CS2 of the present embodiment includes two Al nitride semiconductor layers 41a and 41b as Al nitride semiconductor layers, and one layer as a GaN layer. And the GaN layer 42a.
  • the Al nitride semiconductor layer 41 a is formed at a position closer to the Si substrate 1 among the two Al nitride semiconductor layers 41 a and 41 b and is in contact with the AlN buffer layer 3.
  • the Al nitride semiconductor layer 41 b is formed at a position farther from the Si substrate 1 among the two Al nitride semiconductor layers 41 a and 41 b.
  • the GaN layer 42a is formed between the Al nitride semiconductor layer 41a and the Al nitride semiconductor layer 41b.
  • the thickness of the GaN layer constituting composite layer 4 in the present embodiment is the same as in the case of the first embodiment, warpage of the concave shape by composite layer 4 in the present embodiment is generated.
  • the effect is smaller than the effect of generating the warpage of the concave shape by the composite layer 4 of the first embodiment. Therefore, in the compound semiconductor substrate CS2, the amount of warpage of the convex shape can be made larger than that of the compound semiconductor substrate CS1.
  • the compound semiconductor substrate CS2 also has a warpage equivalent to that of compound semiconductor substrate CS1. It can also be a quantity.
  • compound semiconductor substrate CS2 other than the above is the same as the configuration of compound semiconductor substrate CS1 in the first embodiment, and therefore the description will not be repeated.
  • the same effect as that of the first embodiment can be obtained.
  • the number of layers of the composite layer 4 is small, the compound semiconductor substrate CS2 can be easily manufactured.
  • the present inventors conducted the following experiment in order to confirm the effect of the control of warpage by the compound semiconductor substrate of the present invention.
  • Example A1 Three types of compound semiconductor substrates CS1 were prepared in which the thickness of the GaN layer 42b was 15 nm (sample A1), 45 nm (sample A2), or 60 nm (sample A3).
  • the thickness of each of the Al nitride semiconductor layers 52a and 52b is 15 nm
  • the thickness of the GaN layer 42a is 15 nm.
  • the Al nitride semiconductor layers 52a and 52b are made of AlN. The amount of warpage of the obtained compound semiconductor substrate CS1 was measured.
  • FIG. 4 is a view showing the measurement results of the warpage amount of each of the samples A1, A2, and A3 in one example of the present invention.
  • FIG. 5 is a graph showing the relationship between the thickness of the GaN layer 42b and the amount of warpage obtained from the measurement results of the amount of warpage of each of the samples A1, A2, and A3 in one example of the present invention.
  • the direction of the warpage to be convex is negative, and the direction of the warpage to be concave is positive.
  • Sample A1 in which the thickness of GaN layer 42b is 15 nm has a convex shape and a warpage of 90 ⁇ m.
  • the sample A2 in which the thickness of the GaN layer 42b is 45 nm has a convex shape and a warpage of 15 ⁇ m.
  • the sample A3 in which the thickness of the GaN layer 42b is 60 nm has a concave shape and a warp amount of 39 ⁇ m.
  • the amount of warpage of the compound semiconductor substrate CS ⁇ b> 1 increases at a substantially constant rate in the direction of the concave shape.
  • the thickness of the Al nitride semiconductor layer 52b / the thickness of the Al nitride semiconductor layer 52b is set to 15 nm / 15 nm (sample B1), 15 nm / 10 nm (sample B2), or 10 nm / 10 nm (sample B3).
  • Three types of compound semiconductor substrates CS1 were produced. In each of the samples B1, B2 and B3, the thickness of each of the GaN layers 42a and 42b was 15 nm.
  • the Al nitride semiconductor layers 52a and 52b are made of AlN. The amount of warpage of the obtained compound semiconductor substrate CS1 was measured.
  • FIG. 6 is a diagram showing the measurement results of the amount of warpage of each of the samples B1, B2, and B3 in an example of the present invention.
  • FIG. 7 is a graph showing the relationship between the thickness and the amount of warpage of the Al nitride semiconductor layers 52a and 52b obtained from the measurement results of the amount of warpage of each of the samples B1, B2 and B3 in one example of the present invention. is there.
  • the thickness of the Al nitride semiconductor layer 52b / the thickness of the Al nitride semiconductor layer 52b is 15 nm / 15 nm, and the amount of warpage of the convex shape is 90 ⁇ m.
  • the thickness of the Al nitride semiconductor layer 52 b / the thickness of the Al nitride semiconductor layer 52 b was 15 nm / 10 nm, and the amount of warpage of the convex shape was 23 ⁇ m.
  • the thickness of the Al nitride semiconductor layer 52b / the thickness of the Al nitride semiconductor layer 52b was 10 nm / 10 nm, and the amount of warpage of the concave shape was 46 ⁇ m.
  • the amount of warpage of the compound semiconductor substrate CS1 increases at a substantially constant rate in the direction of the concave shape.

Abstract

反りを容易に制御することのできる化合物半導体基板を提供する。　化合物半導体基板は、ＳｉＣ（炭化ケイ素）層と、ＳｉＣ層上に形成されたＡｌＮ（窒化アルミニウム）バッファー層と、ＡｌＮバッファー層上に形成された下部複合層と、下部複合層上に形成された上部複合層とを備える。下部複合層は、上下方向に積層された複数の下部Ａｌ（アルミニウム）窒化物半導体層と、複数の下部Ａｌ窒化物半導体層の各々の間に形成された下部ＧａＮ（窒化ガリウム）層とを含む。上部複合層は、上下方向に積層された複数の上部ＧａＮ層と、複数の上部ＧａＮ層の各々の間に形成された上部Ａｌ窒化物半導体層とを含む。

Description

化合物半導体基板
　本発明は、化合物半導体基板に関し、より特定的には、反りを容易に制御することのできる化合物半導体基板に関する。
　ＧａＮ（窒化ガリウム）は、Ｓｉ（ケイ素）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いワイドバンドギャップ半導体材料として知られている。ＧａＮは、他のワイドバンドギャップ半導体材料と比べても高い耐絶縁破壊性を有するので、次世代の低損失なパワーデバイスへの適用が期待されている。
　ＧａＮを用いた半導体デバイスのスタート基板（下地基板）にＳｉ基板を用いた場合、ＧａＮとＳｉとの間の格子定数および熱膨張係数の大きな差に起因して、基板に反りが発生したり、ＧａＮ層内にクラックが発生したりする現象が起こりやすくなる。このため、スタート基板として、Ｓｉ基板上にＳｉＣ（炭化ケイ素）層などを形成した化合物半導体基板を採用することで、ＧａＮとＳｉとの間の格子定数および熱膨張係数の差をＳｉＣ層などによって緩和する技術が提案されている。
　このような技術として、下記特許文献１などには、基板の反りやクラックの発生を抑止する技術が開示されている。下記特許文献１には、ＳｉＣ層と、ＳｉＣ層上に形成されたＡｌＮ（窒化アルミニウム）バッファー層と、ＡｌＮバッファー層上に形成されたＡｌ（アルミニウム）を含む窒化物半導体層と、窒化物半導体層上に形成された第１のＧａＮ層と、第１のＧａＮ層に接触して第１のＧａＮ層上に形成された第１のＡｌＮ中間層と、第１のＡｌＮ中間層に接触して第１のＡｌＮ中間層上に形成された第２のＧａＮ層とを備えた化合物半導体基板が開示されている。
国際公開第２０１７／０６９０８７号
　適切な条件で基板の表面に薄膜をエピタキシャル成長すると、薄膜は基板の表面の結晶面に揃うように成長する。基板の表面と薄膜とが異なる物質である場合、基板の表面と薄膜との格子定数の違いに起因して薄膜内には引張り応力や圧縮応力が発生する。すなわち、基板の表面の格子定数よりも薄膜の格子定数が小さい場合には薄膜内には引張り応力が発生し、基板の表面の格子定数よりも薄膜の格子定数が大きい場合には薄膜内には圧縮応力が発生する。薄膜内に引張り応力が発生している状態では基板には凹形状となるような反りが発生し、薄膜内に圧縮応力が発生している状態では基板には凸形状となるような反りが発生する。反りの方向が凹形状および凸形状のどちらであっても、基板の反り量が大きくなると薄膜中にクラックが発生しやすくなる。
　上述のように、薄膜形成後の基板の反りの方向が凹形状となるか凸形状となるかは、薄膜の種類（格子定数の大きさ）によって異なる。このことを踏まえれば、薄膜形成後の基板の反りの方向が凹形状となると予め分かっている場合には凸形状の基板を用い、薄膜形成後の基板の反りの方向が凸形状であると予め分かっている場合には凹形状の基板を用いれば、薄膜形成後の基板の反り量を緩和することができはずである。
　しかしながら、特許文献１などの従来技術において基板の反りを制御することは困難であり、上述の方法で薄膜形成後の反り量を緩和することができなかった。
　当然のことながら、基板の反りを制御することが困難であるという問題は、形成する薄膜がＧａＮよりなる場合に限定されるものではなく、あらゆる種類の薄膜を形成する際に起こり得る問題である。
　本発明は、上記課題を解決するためのものであり、その目的は、反りを容易に制御することのできる化合物半導体基板を提供することである。
　本発明の一の局面に従う化合物半導体基板は、下地層と、下地層上に形成されたＡｌＮよりなるバッファー層と、バッファー層上に形成された下部複合層と、下部複合層上に形成された上部複合層とを備え、下部複合層は、上下方向に積層され、Ａｌを含む複数の下部窒化物半導体層と、複数の下部窒化物半導体層の各々の間に形成された下部ＧａＮ層とを含み、上部複合層は、上下方向に積層された複数の上部ＧａＮ層と、複数の上部ＧａＮ層の各々の間に形成されたＡｌを含む上部窒化物半導体層とを含む。
　上記化合物半導体基板において好ましくは、下地層はＳｉＣよりなる。
　上記化合物半導体基板において好ましくは、下部ＧａＮ層は、３ｎｍ以上１００ｎｍ以下の厚さを有する。
　上記化合物半導体基板において好ましくは、上部窒化物半導体層は、３ｎｍ以上５０ｎｍ以下の厚さを有する。
　上記化合物半導体基板において好ましくは、複数の下部窒化物半導体層は３層であり、下部ＧａＮ層は２層である。
　上記化合物半導体基板において好ましくは、複数の下部窒化物半導体層は、ＡｌおよびＧａ（ガリウム）を含み、複数の下部窒化物半導体層の各々のＡｌの平均組成比を比較した場合、下地層から離れた位置に形成された下部窒化物半導体層である程、Ａｌの平均組成比が小さくなる。
　上記化合物半導体基板において好ましくは、複数の上部ＧａＮ層は３層であり、上部窒化物半導体層は２層である。
　上記化合物半導体基板において好ましくは、複数の下部窒化物半導体層のうち下部ＧａＮ層と接触して下部ＧａＮ層上に形成された下部窒化物半導体層は、引張り歪みを含み、複数の上部ＧａＮ層のうち上部窒化物半導体層と接触して上部窒化物半導体層上に形成された上部ＧａＮ層は、圧縮歪みを含む。
　上記化合物半導体基板において好ましくは、上部窒化物半導体層はＡｌＮよりなる。
　上記化合物半導体基板において好ましくは、上部複合層上に形成されたＧａＮよりなる電子走行層と、電子走行層上に形成された障壁層とをさらに備える。
　上記化合物半導体基板において好ましくは、複数の上部ＧａＮ層の各々は、１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有する。
　上記化合物半導体基板において好ましくは、複数の上部ＧａＮ層の各々は、５５０ｎｍ以上３０００ｎｍ以下の厚さを有する。
　本発明によれば、反りを容易に制御することのできる化合物半導体基板を提供することができる。
本発明の第１の実施の形態における化合物半導体基板ＣＳ１の構成を示す断面図である。 本発明の第１の実施の形態における複合層４内部のＡｌ組成比の分布を示す図である。 本発明の第２の実施の形態における化合物半導体基板ＣＳ２の構成を示す断面図である。 本発明の一実施例における試料Ａ１、Ａ２、およびＡ３の各々の反り量の計測結果を示す図である。 本発明の一実施例における試料Ａ１、Ａ２、およびＡ３の各々の反り量の計測結果から得られたＧａＮ層４２ｂの厚さと反り量との関係を示すグラフである。 本発明の一実施例における試料Ｂ１、Ｂ２、およびＢ３の各々の反り量の計測結果を示す図である。 本発明の一実施例における試料Ｂ１、Ｂ２、およびＢ３の各々の反り量の計測結果から得られたＡｌ窒化物半導体層５２ａおよび５２ｂの厚さと反り量との関係を示すグラフである。
　以下、本発明の実施の形態について、図面に基づいて説明する。
　［第１の実施の形態］
　図１は、本発明の第１の実施の形態における化合物半導体基板ＣＳ１の構成を示す断面図である。
　図１を参照して、本実施の形態における化合物半導体基板ＣＳ１は、ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）を含んでいる。化合物半導体基板ＣＳ１は、Ｓｉ基板１と、ＳｉＣ層２（下地層の一例）と、ＡｌＮバッファー層３（バッファー層の一例）と、複合層４（下部複合層の一例）と、複合層５（上部複合層の一例）と、ＧａＮ層７（電子走行層の一例）と、Ａｌ窒化物半導体層１０（障壁層の一例）とを備えている。
　Ｓｉ基板１は、たとえばｐ+型のＳｉよりなっている。Ｓｉ基板１の表面には（１１１）面が露出している。なお、Ｓｉ基板１は、ｎ型の導電型を有していてもよいし、半絶縁性であってもよい。Ｓｉ基板１の表面には（１００）面や（１１０）面が露出していてもよい。Ｓｉ基板１は、たとえば６インチの直径を有しており、１０００μｍの厚さを有している。
　ＳｉＣ層２は、Ｓｉ基板１に接触しており、Ｓｉ基板１上に形成されている。ＳｉＣ層２は、３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ、または６Ｈ－ＳｉＣなどよりなっている。特に、ＳｉＣ層２がＳｉ基板１上にエピタキシャル成長されたものである場合、一般的に、ＳｉＣ層２は３Ｃ－ＳｉＣよりなっている。
　ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することで得られたＳｉＣよりなる下地層上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＬＰＥ（Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法などを用いて、ＳｉＣをホモエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することのみによって形成されてもよい。さらに、ＳｉＣ層２は、Ｓｉ基板１の表面に（またはバッファー層を挟んで）ヘテロエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、たとえばＮ（窒素）などがドープされており、ｎ型の導電型を有している。ＳｉＣ層２は、たとえば０．１μｍ以上３．５μｍ以下の厚さを有している。なお、ＳｉＣ層２はｐ型の導電型を有していてもよいし、半絶縁性であってもよい。
　なお、ＡｌＮバッファー層３の下地層としては任意の材料よりなる層を使用することができる。一例として、Ｓｉ基板１上にＳｉＣ層２を形成せずに、ＡｌＮバッファー層３をＳｉ基板１上に直接形成してもよい。この場合、ＡｌＮバッファー層３の下地層はＳｉ基板１となる。しかし、Ｓｉ基板１とＡｌＮバッファー層３との間にＳｉＣ層２を形成することで、メルトバックエッチング（ＧａＮ層７中のＧａが拡散しＳｉ基板１中のＳｉと反応し、Ｓｉ基板１が破壊される現象）をＳｉＣ層２によって確実に抑止することができる。
　ＡｌＮバッファー層３は、ＳｉＣ層２に接触しており、ＳｉＣ層２上に形成されている。ＡｌＮバッファー層３は、ＳｉＣ層２と、複合層４を構成するＡｌ窒化物半導体層との格子定数の差を緩和するバッファー層としての機能を果たす。ＡｌＮバッファー層３は、たとえばＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成される。ＡｌＮバッファー層３の成長温度は、たとえば１０００℃以上Ｓｉ融点未満とされる。このとき、Ａｌ源ガスとしては、たとえばＴＭＡ（Ｔｒｉ　Ｍｅｔｈｙｌ　Ａｌｕｍｉｎｉｕｍ）や、ＴＥＡ（Ｔｒｉ　Ｅｔｈｙｌ　Ａｌｕｍｉｎｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3（アンモニア）が用いられる。ＡｌＮバッファー層３は、たとえば１００ｎｍ以上１０００ｎｍ以下の厚さを有している。
　複合層４は、ＡｌＮバッファー層３に接触しており、ＡｌＮバッファー層３上に形成されている。複合層４は、上下方向（Ｓｉ基板１、ＳｉＣ層２、およびＡｌＮバッファー層３の積層方向と同じ方向、図１中縦方向）に積層された複数のＡｌ窒化物半導体層と、複数のＡｌ窒化物半導体層の各々の間に形成されたＧａＮ層とを含んでいる。言い換えれば、複合層４は、Ａｌ窒化物半導体層とＧａＮ層とが１以上の回数だけ交互に積層された構成を有しており、複合層４の最上層および最下層は、いずれもＡｌ窒化物半導体層である。
　複合層４を構成するＡｌ窒化物半導体層の層数は２層以上であればよく、複合層４を構成するＧａＮ層の層数も１層以上であればよい。本実施の形態の複合層４は、Ａｌ窒化物半導体層として、３層のＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃ（複数の下部窒化物半導体層の一例）を含んでおり、ＧａＮ層として２層のＧａＮ層４２ａおよび４２ｂ（下部ＧａＮ層の一例）を含んでいる。Ａｌ窒化物半導体層４１ａは、３層のＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃのうちＳｉ基板１に最も近い位置に形成されており、ＡｌＮバッファー層３と接触している。Ａｌ窒化物半導体層４１ｂは、３層のＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃのうち２番目にＳｉ基板１に近い位置に形成されている。Ａｌ窒化物半導体層４１ｃは、３層のＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃのうちＳｉ基板１から最も遠い位置に形成されている。ＧａＮ層４２ａは、Ａｌ窒化物半導体層４１ａとＡｌ窒化物半導体層４１ｂとの間に形成されている。ＧａＮ層４２ｂは、Ａｌ窒化物半導体層４１ｂとＡｌ窒化物半導体層４１ｃとの間に形成されている。
　複合層４を構成するＡｌ窒化物半導体層の各々は、Ａｌを含む窒化物半導体よりなっており、好ましくはＡｌＮよりなっている。複合層４を構成するＡｌ窒化物半導体層の各々は、たとえばＡｌxＧａ1-xＮ（０＜ｘ≦１）で表される材料よりなっている。この場合、Ａｌの組成比ｘを０．５以上にすることで、Ｇａの組成比が０．５以下となり、複合層４による反り制御の効果を大きくすることができる。また複合層４を構成するＡｌ窒化物半導体層の各々は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１、０≦ｙ＜１）で表される材料よりなっていてもよい。複合層４を構成するＡｌ窒化物半導体層は、ＡｌＮバッファー層３と複合層５中のＧａＮ層との格子定数の差を緩和するバッファー層としての機能を果たす。複合層４を構成するＡｌ窒化物半導体層の総膜厚は、たとえば１００ｎｍ以上３μｍ以下、好ましくは９００ｎｍ以上２μｍ以下の厚さを有している。
　複合層４を構成するＡｌ窒化物半導体層は、たとえばＭＯＣＶＤ法を用いて形成される。このとき、Ｇａ源ガスとしては、たとえばＴＭＧ（Ｔｒｉ　Ｍｅｔｈｙｌ　Ｇａｌｌｉｕｍ）や、ＴＥＧ（Ｔｒｉ　Ｅｔｈｙｌ　Ｇａｌｌｉｕｍ）などが用いられる。Ａｌ源ガスとしては、たとえばＴＭＡやＴＥＡなどが用いられる。Ｎ源ガスとしては、たとえばＮＨ3などが用いられる。
　複合層４を構成するＧａＮ層は、後述するように化合物半導体基板ＣＳ１に凹形状の反りを発生させる役割を果たす。
　複合層４を構成するＧａＮ層は、たとえばＭＯＣＶＤ法を用いて形成される。このとき、Ｇａ源ガスとしては、たとえばＴＭＧやＴＥＧなどが用いられる。Ｎ源ガスとしては、たとえばＮＨ3などが用いられる。
　複合層４を構成するＧａＮ層は、たとえば３ｎｍ以上１００ｎｍ以下の厚さを有しており、好ましくは１０ｎｍ以上６０ｎｍ以下の厚さを有している。複合層４を構成するＧａＮ層が複数である場合、複合層４を構成するＧａＮ層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。
　複合層５は、複合層４（Ａｌ窒化物半導体層４１ｃ）に接触しており、複合層４（Ａｌ窒化物半導体層４１ｃ）上に形成されている。複合層５は、上下方向（Ｓｉ基板１、ＳｉＣ層２、ＡｌＮバッファー層３、および複合層４の積層方向と同じ方向、図１中縦方向）に積層された複数のＧａＮ層と、複数のＧａＮ層の各々の間に形成されたＡｌ窒化物半導体層とを含んでいる。言い換えれば、複合層５は、ＧａＮ層とＡｌ窒化物半導体層とが１以上の回数だけ交互に積層された構成を有しており、複合層５の最上層および最下層は、いずれもＧａＮ層である。
　複合層５を構成するＧａＮ層の層数は２層以上であればよく、複合層５を構成するＡｌ窒化物半導体層の層数も１層以上であればよい。本実施の形態の複合層５は、ＧａＮ層として３層のＧａＮ層５１ａ、５１ｂ、および５１ｃ（複数の上部ＧａＮ層の一例）を含んでおり、Ａｌ窒化物半導体層として２層のＡｌ窒化物半導体層５２ａおよび５２ｂ（上部窒化物半導体層の一例）を含んでいる。ＧａＮ層５１ａは、３層のＧａＮ層５１ａ、５１ｂ、および５１ｃのうちＳｉ基板１に最も近い位置に形成されており、複合層４（Ａｌ窒化物半導体層４１ｃ）と接触している。ＧａＮ層５１ｂは、３層のＧａＮ層５１ａ、５１ｂ、および５１ｃのうち２番目にＳｉ基板１に近い位置に形成されている。ＧａＮ層５１ｃは、３層のＧａＮ層５１ａ、５１ｂ、および５１ｃのうちＳｉ基板１から最も遠い位置に形成されている。Ａｌ窒化物半導体層５２ａは、ＧａＮ層５１ａとＧａＮ層５１ｂとの間に形成されている。Ａｌ窒化物半導体層５２ｂは、ＧａＮ層５１ｂとＧａＮ層５１ｃとの間に形成されている。
　複合層５を構成するＧａＮ層の各々にはＣ（炭素）がドープされていることが好ましい。ＣはＧａＮ層の絶縁性を高める役割を果たす。ＣがドープされているＧａＮ層は、１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有していることが好ましく、３×１０18個／ｃｍ3以上２×１０19個／ｃｍ3以下の平均炭素濃度を有していることがより好ましい。ＣがドープされているＧａＮ層が複数存在する場合、それらのＧａＮ層は、同一の平均炭素原子濃度を有していてもよいし、互いに異なる平均炭素原子濃度を有していてもよい。
　複合層５を構成するＧａＮ層にＣをドープする場合、ＴＭＧに含まれるＣがＧａＮ層に取り込まれるようなＧａＮの成長条件が採用される。ＧａＮ層中にＣをドープする具体的な方法としては、ＧａＮの成長温度を下げる方法、ＧａＮの成長圧力を下げる方法、または、ＮＨ3に対してＴＭＧのモル流量比を高くする方法などがある。
　また、複合層５を構成するＧａＮ層の各々は、たとえば５５０ｎｍ以上３０００ｎｍ以下の厚さを有しており、好ましくは８００ｎｍ以上２０００ｎｍ以下の厚さを有している。複合層５を構成するＧａＮ層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。複合層５を構成するＧａＮ層は、複合層４を構成するＧａＮ層と同様の方法で形成される。
　複合層５を構成するＡｌ窒化物半導体層は、後述するように化合物半導体基板ＣＳ１に凸形状の反りを発生させる役割を果たす。
　複合層５を構成するＡｌ窒化物半導体層は、Ａｌを含む窒化物半導体よりなっており、好ましくはＡｌＮよりなっている。複合層５を構成するＡｌ窒化物半導体層は、たとえばＡｌxＧａ1-xＮ（０＜ｘ≦１）で表される材料よりなっている。この場合、Ａｌの組成比ｘを０．５以上にすることで、Ｇａの組成比が０．５以下となり、複合層４による反り制御の効果を大きくすることができる。また複合層５を構成するＡｌ窒化物半導体層は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１、０≦ｙ＜１）で表される材料よりなっていてもよい。
　複合層５を構成するＡｌ窒化物半導体層は、たとえば３ｎｍ以上５０ｎｍ以下の厚さを有しており、好ましくは２０ｎｍ以下の厚さを有している。複合層５を構成するＡｌ窒化物半導体層が複数である場合、複合層５を構成するＡｌ窒化物半導体層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。また、複合層５を構成するＡｌ窒化物半導体層の各々のＡｌ組成比は任意である。複合層５を構成するＡｌ窒化物半導体層は、複合層４を構成するＡｌ窒化物半導体層と同様の方法で形成される。
　ＧａＮ層７は、複合層５に接触しており、複合層５上に形成されている。ＧａＮ層７は、アンドープであり、半絶縁性である。ＧａＮ層７は、ＨＥＭＴの電子走行層となる。ＧａＮ層７は、たとえば１００ｎｍ以上１５００ｎｍ以下の厚さを有している。ＧａＮ層７は、複合層４を構成するＧａＮ層と同様の方法で形成される。
　Ａｌ窒化物半導体層１０は、ＧａＮ層７に接触しており、ＧａＮ層７上に形成されている。Ａｌ窒化物半導体層１０は、Ａｌを含む窒化物半導体よりなっており、たとえばＡｌxＧａ1-xＮ（０＜ｘ≦１）で表される材料よりなっている。またＡｌ窒化物半導体層１０は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１、０≦ｙ＜１）で表される材料よりなっていてもよい。Ａｌ窒化物半導体層１０は、ＨＥＭＴの障壁層となる。Ａｌ窒化物半導体層１０は、たとえば１０ｎｍ以上５０ｎｍ以下の厚さを有している。Ａｌ窒化物半導体層１０は、複合層４を構成するＧａＮ層と同様の方法で形成される。
　図２は、本発明の第１の実施の形態における複合層４内部のＡｌ組成比の分布を示す図である。
　図２を参照して、複合層４を構成するＡｌ窒化物半導体層であるＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃの各々のＡｌの平均組成比を比較した場合、下地層であるＳｉＣ層２から離れた位置に形成されたＡｌ窒化物半導体層である程、Ａｌの平均組成比が小さくなることが好ましい。具体的には、ＳｉＣ層２に最も近いＡｌ窒化物半導体層４１ａは、Ａｌ0.75Ｇａ0.25Ｎ（Ａｌの組成比が０．７５であるＡｌＧａＮ）よりなっている。ＳｉＣ層２に２番目に近いＡｌ窒化物半導体層４１ｂは、Ａｌ0.5Ｇａ0.5Ｎ（Ａｌの組成比が０．５であるＡｌＧａＮ）よりなっている。ＳｉＣ層２から最も遠いＡｌ窒化物半導体層４１ｃは、Ａｌ0.25Ｇａ0.75Ｎ（Ａｌの組成比が０．２５であるＡｌＧａＮ）よりなっている。なお、上記のＡｌ組成比は一例であり、複合層４を構成するＡｌ窒化物半導体層の各々は他の組成比を有していてもよい。また、１つのＡｌ窒化物半導体層の内部においてＡｌの平均組成比が変化していてもよく、１つのＡｌ窒化物半導体層の内部においてＳｉ基板１から離れるに従ってＡｌの組成比が小さくなっていてもよい。
　続いて、本実施の形態の効果を説明する。
　なお、以降の説明における「凸形状」および「凹形状」とは、Ｓｉ基板１を下側、Ａｌ窒化物半導体層１０を上側にした場合の凸形状および凹形状を意味している。
　図１を参照して、複合層４におけるＧａＮ層４２ｂと、ＧａＮ層４２ｂの下地層であるＡｌ窒化物半導体層４１ｂと、ＧａＮ層４２ｂの上層であるＡｌ窒化物半導体層４１ｃとの関係に着目する。
　ＧａＮ層４２ｂとＡｌ窒化物半導体層４１ｂとの界面ＢＲ１は滑り面となっている。言い換えれば、界面ＢＲ１においてＧａＮ層４２ｂの結晶とＡｌ窒化物半導体層４１ｂの結晶とは不整合となっている。このため、ＧａＮ層４２ｂの結晶構造に及ぼすＡｌ窒化物半導体層４１ｂの結晶構造の影響は小さく、ＧａＮ層４２ｂの格子定数に及ぼすＡｌ窒化物半導体層４１ｂの格子定数の影響は小さい。
　一方、Ａｌ窒化物半導体層４１ｃは、下地層であるＧａＮ層４２ｂの表面の結晶面に揃うように成長する。このため、Ａｌ窒化物半導体層４１ｃの結晶構造はＧａＮ層４２ｂの結晶構造の影響を受け、Ａｌ窒化物半導体層４１ｃの格子定数はＧａＮ層４２ｂの格子定数の影響を受ける。Ａｌ窒化物半導体層４１ｃを構成する材料（ＡｌＧａＮやＡｌＮなど）の格子定数はＧａＮ層４２ｂを構成するＧａＮの格子定数よりも小さいため、Ａｌ窒化物半導体層４１ｃには引張り応力が加わり、Ａｌ窒化物半導体層４１ｃの内部には引張り歪みが発生する。引張り応力の反作用として、複合層４は化合物半導体基板ＣＳ１に凹形状の反りを発生させる。
　なお、ＧａＮ層４２ｂのエピタキシャル成長の条件（温度や圧力など）を制御することで、ＧａＮ層４２ｂとＡｌ窒化物半導体層４１ｂとの界面ＢＲ１を滑り面とすることができる。また、Ａｌ窒化物半導体層４１ｃのエピタキシャル成長の条件（温度や圧力など）を制御することで、Ａｌ窒化物半導体層４１ｃをＧａＮ層４２ｂの表面の結晶面にすべりが生じないように成長（コヒーレント成長）させることができる。
　複合層４におけるＧａＮ層４２ａと、ＧａＮ層４２ａの下地層であるＡｌ窒化物半導体層４１ａと、ＧａＮ層４２ａの上層であるＡｌ窒化物半導体層４１ｂとの関係に着目した場合にも同様のことが言える。すなわち、ＧａＮ層４２ａの結晶構造に及ぼすＡｌ窒化物半導体層４１ａの結晶構造の影響は小さく、ＧａＮ層４２ａの格子定数に及ぼすＡｌ窒化物半導体層４１ａの格子定数の影響は小さい。一方、Ａｌ窒化物半導体層４１ｂは、下地層であるＧａＮ層４２ａの表面の結晶面に揃うように成長する。Ａｌ窒化物半導体層４１ｂにはＧａＮ層４２ａの影響により引張り応力が加わり、Ａｌ窒化物半導体層４１ｂの内部には引張り歪みが発生する。
　凹形状の反りを発生させる複合層４の作用は、複合層４を構成するＧａＮ層が厚くなるほど大きくなる。一方で、複合層４を構成するＧａＮ層が厚すぎるとＧａＮ層の内部にクラックが発生しやすくなる。複合層４を構成するＧａＮ層の内部へのクラックの発生を抑止しつつ複合層４による凹形状の反りを効果的に発生させるためには、複合層４中の１層当たりのＧａＮ層の厚さを３ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上６０ｎｍ以下とし、複合層４中のＧａＮ層の数を１～２層程度にすることが好ましい。
　次に、複合層５におけるＡｌ窒化物半導体層５２ｂと、Ａｌ窒化物半導体層５２ｂの下地層であるＧａＮ層５１ｂと、Ａｌ窒化物半導体層５２ｂの上層であるＧａＮ層５１ｃとの関係に着目する。
　Ａｌ窒化物半導体層５２ｂとＧａＮ層５１ｂとの界面ＢＲ２は滑り面となっている。言い換えれば、界面ＢＲ２においてＡｌ窒化物半導体層５２ｂの結晶とＧａＮ層５１ｂの結晶とは不整合となっている。このため、Ａｌ窒化物半導体層５２ｂの結晶構造に及ぼすＧａＮ層５１ｂの結晶構造の影響は小さく、Ａｌ窒化物半導体層５２ｂの格子定数に及ぼすＧａＮ層５１ｂの格子定数の影響は小さい。
　一方、ＧａＮ層５１ｃは、下地層であるＡｌ窒化物半導体層５２ｂの表面の結晶面に揃うように成長する。このため、ＧａＮ層５１ｃの結晶構造はＡｌ窒化物半導体層５２ｂの結晶構造の影響を受け、ＧａＮ層５１ｃの格子定数はＡｌ窒化物半導体層５２ｂの格子定数の影響を受ける。ＧａＮ層５１ｃを構成するＧａＮの格子定数はＡｌ窒化物半導体層５２ｂを構成する材料（ＡｌＧａＮやＡｌＮなど）の格子定数よりも大きいため、ＧａＮ層５１ｃには圧縮応力が加わり、ＧａＮ層５１ｃの内部には圧縮歪みが発生する。圧縮応力の反作用として、複合層５は化合物半導体基板ＣＳ１に凸形状の反りを発生させる。
　なお、Ａｌ窒化物半導体層５２ｂのエピタキシャル成長の条件（温度や圧力など）を制御することで、Ａｌ窒化物半導体層５２ｂとＧａＮ層５１ｂとの界面ＢＲ２を滑り面とすることができる。また、ＧａＮ層５１ｃのエピタキシャル成長の条件（温度や圧力など）を制御することで、ＧａＮ層５１ｃをＡｌ窒化物半導体層５２ｂの表面の結晶面に揃うように成長させることができる。
　複合層５におけるＡｌ窒化物半導体層５２ａと、Ａｌ窒化物半導体層５２ａの下地層であるＧａＮ層５１ａと、Ａｌ窒化物半導体層５２ａの上層であるＧａＮ層５１ｂとの関係に着目した場合にも同様のことが言える。すなわち、Ａｌ窒化物半導体層５２ａの結晶構造に及ぼすＧａＮ層５１ａの結晶構造の影響は小さく、Ａｌ窒化物半導体層５２ａの格子定数に及ぼすＧａＮ層５１ａの格子定数の影響は小さい。一方、ＧａＮ層５１ｂは、下地層であるＡｌ窒化物半導体層５２ａの表面の結晶面に揃うように成長する。ＧａＮ層５１ｂにはＡｌ窒化物半導体層５２ａの影響により圧縮応力が加わり、ＧａＮ層５１ｂの内部には圧縮歪みが発生する。
　凸形状の反りを発生させる複合層５の作用は、複合層５を構成するＡｌ窒化物半導体層が厚くなるほど大きくなる。一方で、複合層５を構成するＡｌ窒化物半導体層が厚すぎるとＡｌ窒化物半導体層の内部にクラックが発生しやすくなる。複合層５を構成するＡｌ窒化物半導体層の内部へのクラックの発生を抑止しつつ複合層５による凸形状の反りを効果的に発生させるためには、複合層５中の１層当たりのＡｌ窒化物半導体層の厚さを３ｎｍ以上５０ｎｍ以下、好ましくは２０ｎｍ以下とし、複合層５中のＡｌ窒化物半導体層の数を１～２層程度にすることが好ましい。
　本実施の形態によれば、化合物半導体基板ＣＳ１に凹形状の反りを発生させる機能を有する複合層４と、化合物半導体基板ＣＳ１に凸形状の反りを発生させる機能を有する複合層５との各々を調節することにより、化合物半導体基板ＣＳ１の反りを容易に制御することができる。
　加えて、滑り面である界面ＢＲ１およびＢＲ２上の半導体層は、下地層の格子定数差や歪みの影響を受けずに成長することができるので、クラックの発生も抑止することができる。
　［第２の実施の形態］
　図３は、本発明の第２の実施の形態における化合物半導体基板ＣＳ２の構成を示す断面図である。
　図３を参照して、本実施の形態の化合物半導体基板ＣＳ２における複合層４は、Ａｌ窒化物半導体層として、２層のＡｌ窒化物半導体層４１ａおよび４１ｂを含んでおり、ＧａＮ層として１層のＧａＮ層４２ａを含んでいる。Ａｌ窒化物半導体層４１ａは、２層のＡｌ窒化物半導体層４１ａおよび４１ｂのうちＳｉ基板１により近い位置に形成されており、ＡｌＮバッファー層３と接触している。Ａｌ窒化物半導体層４１ｂは、２層のＡｌ窒化物半導体層４１ａおよび４１ｂのうちＳｉ基板１からより遠い位置に形成されている。ＧａＮ層４２ａは、Ａｌ窒化物半導体層４１ａとＡｌ窒化物半導体層４１ｂとの間に形成されている。
　本実施の形態における複合層４を構成するＧａＮ層の厚さが第１の実施の形態の場合と同一であると仮定した場合、本実施の形態における複合層４による凹形状の反りを発生させる効果は、第１の実施の形態の複合層４による凹形状の反りを発生させる効果よりも小さくなる。このため、化合物半導体基板ＣＳ２では、化合物半導体基板ＣＳ１よりも凸形状の反り量を大きくすることができる。一方で、本実施の形態における複合層４を構成するＧａＮ層の厚さを１の実施の形態の場合よりも厚くした場合には、化合物半導体基板ＣＳ２においても、化合物半導体基板ＣＳ１と同等の反り量とすることもできる。
　なお、上述以外の化合物半導体基板ＣＳ２の構成は、第１の実施の形態における化合物半導体基板ＣＳ１の構成と同様であるため、その説明は繰り返さない。
　本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。加えて、複合層４の層の数が少ないため、容易に化合物半導体基板ＣＳ２を作製することができる。
　［実施例］
　本願発明者らは、本発明の化合物半導体基板による反りの制御の効果を確認すべく、以下の実験を行った。
　ＧａＮ層４２ｂの厚さを１５ｎｍ（試料Ａ１）、４５ｎｍ（試料Ａ２）、または６０ｎｍ（試料Ａ３）とした３種類の化合物半導体基板ＣＳ１を作製した。試料Ａ１、Ａ２、およびＡ３ではいずれも、Ａｌ窒化物半導体層５２ａおよび５２ｂの各々の厚さを１５ｎｍとし、ＧａＮ層４２ａの厚さを１５ｎｍとした。Ａｌ窒化物半導体層５２ａおよび５２ｂをＡｌＮとした。得られた化合物半導体基板ＣＳ１の反り量を計測した。
　図４は、本発明の一実施例における試料Ａ１、Ａ２、およびＡ３の各々の反り量の計測結果を示す図である。図５は、本発明の一実施例における試料Ａ１、Ａ２、およびＡ３の各々の反り量の計測結果から得られたＧａＮ層４２ｂの厚さと反り量との関係を示すグラフである。なお、図５および図７では、凸形状となる反りの方向をマイナスとし、凹形状となる反りの方向をプラスとしている。
　図４および図５を参照して、ＧａＮ層４２ｂの厚さが１５ｎｍである試料Ａ１は、凸形状で９０μｍの反り量となった。ＧａＮ層４２ｂの厚さが４５ｎｍである試料Ａ２は、凸形状で１５μｍの反り量となった。ＧａＮ層４２ｂの厚さが６０ｎｍである試料Ａ３は、凹形状で３９μｍの反り量となった。また、ＧａＮ層４２ｂの厚さが増加するに従って、化合物半導体基板ＣＳ１の反り量は凹形状となる方向に略一定の割合で増加した。
　次に、Ａｌ窒化物半導体層５２ｂの厚さ／Ａｌ窒化物半導体層５２ｂの厚さを、１５ｎｍ／１５ｎｍ（試料Ｂ１）、１５ｎｍ／１０ｎｍ（試料Ｂ２）、または１０ｎｍ／１０ｎｍ（試料Ｂ３）とした３種類の化合物半導体基板ＣＳ１を作製した。試料Ｂ１、Ｂ２、およびＢ３ではいずれも、ＧａＮ層４２ａおよび４２ｂの各々の厚さを１５ｎｍとした。Ａｌ窒化物半導体層５２ａおよび５２ｂをＡｌＮとした。得られた化合物半導体基板ＣＳ１の反り量を計測した。
　図６は、本発明の一実施例における試料Ｂ１、Ｂ２、およびＢ３の各々の反り量の計測結果を示す図である。図７は、本発明の一実施例における試料Ｂ１、Ｂ２、およびＢ３の各々の反り量の計測結果から得られたＡｌ窒化物半導体層５２ａおよび５２ｂの厚さと反り量との関係を示すグラフである。
　図６および図７を参照して、Ａｌ窒化物半導体層５２ｂの厚さ／Ａｌ窒化物半導体層５２ｂの厚さが１５ｎｍ／１５ｎｍである試料Ｂ１は、凸形状で９０μｍの反り量となった。Ａｌ窒化物半導体層５２ｂの厚さ／Ａｌ窒化物半導体層５２ｂの厚さが１５ｎｍ／１０ｎｍである試料Ｂ２は、凸形状で２３μｍの反り量となった。Ａｌ窒化物半導体層５２ｂの厚さ／Ａｌ窒化物半導体層５２ｂの厚さが１０ｎｍ／１０ｎｍである試料Ｂ３は、凹形状で４６μｍの反り量となった。また、Ａｌ窒化物半導体層５２ｂの厚さとＡｌ窒化物半導体層５２ｂの厚さとの合計値が減少するに従って、化合物半導体基板ＣＳ１の反り量は凹形状となる方向に略一定の割合で増加した。
　以上の実験結果から、複合層４を構成するＧａＮ層の厚さまたは複合層５を構成するＡｌ窒化物半導体層の厚さを調節することにより、化合物半導体基板ＣＳ１の反りを容易に制御できることが分かった。
　［その他］
　上述の実施の形態および実施例は、適宜組み合わせることが可能である。
　上述の実施の形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　Ｓｉ（ケイ素）基板
　２　ＳｉＣ（炭化ケイ素）層（下地層の一例）
　３　ＡｌＮ（窒化アルミニウム）バッファー層（バッファー層の一例）
　４　複合層（下部複合層の一例）
　５　複合層（上部複合層の一例）
　７，４２ａ，４２ｂ，５１ａ，５１ｂ，５１ｃ　ＧａＮ（窒化ガリウム）層（下部ＧａＮ層の一例、上部ＧａＮ層の一例、電子走行層の一例）
　１０，４１ａ，４１ｂ，４１ｃ，５２ａ，５２ｂ　Ａｌ（アルミニウム）窒化物半導体層（下部窒化物半導体層の一例、上部窒化物半導体層の一例、障壁層の一例）
　ＢＲ１，ＢＲ２　界面
　ＣＳ１，ＣＳ２　化合物半導体基板

Claims (12)

  1. 　下地層と、
    　前記下地層上に形成されたＡｌＮよりなるバッファー層と、
    　前記バッファー層上に形成された下部複合層と、
    　前記下部複合層上に形成された上部複合層とを備え、
    　前記下部複合層は、
    　　上下方向に積層され、Ａｌを含む複数の下部窒化物半導体層と、
    　　前記複数の下部窒化物半導体層の各々の間に形成された下部ＧａＮ層とを含み、
    　前記上部複合層は、
    　　上下方向に積層された複数の上部ＧａＮ層と、
    　　前記複数の上部ＧａＮ層の各々の間に形成されたＡｌを含む上部窒化物半導体層とを含む、化合物半導体基板。
  2. 　前記下地層はＳｉＣよりなる、請求項１に記載の化合物半導体基板。
  3. 　前記下部ＧａＮ層は、３ｎｍ以上１００ｎｍ以下の厚さを有する、請求項１に記載の化合物半導体基板。
  4. 　前記上部窒化物半導体層は、３ｎｍ以上５０ｎｍ以下の厚さを有する、請求項１に記載の化合物半導体基板。
  5. 　前記複数の下部窒化物半導体層は３層であり、
    　前記下部ＧａＮ層は２層である、請求項１に記載の化合物半導体基板。
  6. 　前記複数の下部窒化物半導体層は、ＡｌおよびＧａを含み、
    　前記複数の下部窒化物半導体層の各々のＡｌの平均組成比を比較した場合、前記下地層から離れた位置に形成された下部窒化物半導体層である程、Ａｌの平均組成比が小さくなる、請求項１に記載の化合物半導体基板。
  7. 　前記複数の上部ＧａＮ層は３層であり、
    　前記上部窒化物半導体層は２層である、請求項１に記載の化合物半導体基板。
  8. 　前記複数の下部窒化物半導体層のうち前記下部ＧａＮ層と接触して前記下部ＧａＮ層上に形成された下部窒化物半導体層は、引張り歪みを含み、
    　前記複数の上部ＧａＮ層のうち前記上部窒化物半導体層と接触して前記上部窒化物半導体層上に形成された上部ＧａＮ層は、圧縮歪みを含む、請求項１に記載の化合物半導体基板。
  9. 　前記上部窒化物半導体層はＡｌＮよりなる、請求項１に記載の化合物半導体基板。
  10. 　前記上部複合層上に形成されたＧａＮよりなる電子走行層と、
    　前記電子走行層上に形成された障壁層とをさらに備えた、請求項１に記載の化合物半導体基板。
  11. 　前記複数の上部ＧａＮ層の各々は、１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有する、請求項１に記載の化合物半導体基板。
  12. 　前記複数の上部ＧａＮ層の各々は、５５０ｎｍ以上３０００ｎｍ以下の厚さを有する、請求項１に記載の化合物半導体基板。
PCT/JP2018/044849 2017-12-08 2018-12-06 化合物半導体基板 WO2019111986A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/770,310 US20200402922A1 (en) 2017-12-08 2018-12-06 Compound semiconductor substrate
EP18886040.7A EP3723114A4 (en) 2017-12-08 2018-12-06 COMPOSITE SEMICONDUCTOR SUBSTRATE
CN201880077878.1A CN111433889A (zh) 2017-12-08 2018-12-06 化合物半导体基板
KR1020207019486A KR20200094786A (ko) 2017-12-08 2018-12-06 화합물 반도체 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017235743A JP6812333B2 (ja) 2017-12-08 2017-12-08 化合物半導体基板
JP2017-235743 2017-12-08

Publications (1)

Publication Number Publication Date
WO2019111986A1 true WO2019111986A1 (ja) 2019-06-13

Family

ID=66750597

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/044849 WO2019111986A1 (ja) 2017-12-08 2018-12-06 化合物半導体基板

Country Status (7)

Country Link
US (1) US20200402922A1 (ja)
EP (1) EP3723114A4 (ja)
JP (1) JP6812333B2 (ja)
KR (1) KR20200094786A (ja)
CN (1) CN111433889A (ja)
TW (1) TWI814756B (ja)
WO (1) WO2019111986A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
US20230392282A1 (en) * 2020-04-14 2023-12-07 Kwansei Gakuin Educational Foundation Method for producing aluminum nitride substrate, aluminum nitride substrate, and method for suppressing introduction of dislocation into aluminum nitride growth layer
JP2022018560A (ja) * 2020-07-15 2022-01-27 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
TWI745110B (zh) 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法
KR20240035266A (ko) 2022-09-08 2024-03-15 에스엘 주식회사 자동차용 센서 세척 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
WO2011136051A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2011238685A (ja) * 2010-05-07 2011-11-24 Rohm Co Ltd 窒化物半導体素子
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
WO2015015800A1 (ja) * 2013-07-30 2015-02-05 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2016167472A (ja) * 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
JP2017069087A (ja) 2015-09-30 2017-04-06 株式会社豊田自動織機 蓄電装置及び電流遮断装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836999A (en) * 1970-09-21 1974-09-17 Semiconductor Res Found Semiconductor with grown layer relieved in lattice strain
JP3254823B2 (ja) * 1993-06-28 2002-02-12 住友化学工業株式会社 半導体エピタキシャル基板およびその製造方法
JP3850218B2 (ja) * 1998-09-10 2006-11-29 ローム株式会社 半導体発光素子およびその製法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
WO2014097508A1 (ja) * 2012-12-19 2014-06-26 パナソニック株式会社 窒化物半導体レーザ素子
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
US20160276472A1 (en) * 2015-03-17 2016-09-22 Hermes-Epitek Corp. Semiconductor Device and Manufacturing Method Thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
WO2011136051A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2011238685A (ja) * 2010-05-07 2011-11-24 Rohm Co Ltd 窒化物半導体素子
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
JP2016167472A (ja) * 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
WO2015015800A1 (ja) * 2013-07-30 2015-02-05 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2017069087A (ja) 2015-09-30 2017-04-06 株式会社豊田自動織機 蓄電装置及び電流遮断装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3723114A4

Also Published As

Publication number Publication date
JP2019102767A (ja) 2019-06-24
CN111433889A (zh) 2020-07-17
JP6812333B2 (ja) 2021-01-13
EP3723114A4 (en) 2021-01-20
TW201926694A (zh) 2019-07-01
EP3723114A1 (en) 2020-10-14
US20200402922A1 (en) 2020-12-24
TWI814756B (zh) 2023-09-11
KR20200094786A (ko) 2020-08-07

Similar Documents

Publication Publication Date Title
WO2019111986A1 (ja) 化合物半導体基板
JP6638033B2 (ja) 半導体基板および半導体基板の製造方法
US9355843B2 (en) Semiconductor device and method of manufacturing the same
JP6473017B2 (ja) 化合物半導体基板
EP3366807B1 (en) Compound semiconductor substrate provided with sic layer
JP6781095B2 (ja) 化合物半導体基板
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
WO2020137501A1 (ja) 化合物半導体基板
TWI838439B (zh) 化合物半導體基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18886040

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20207019486

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018886040

Country of ref document: EP

Effective date: 20200708