WO2019109454A1 - 一种 goa 电路 - Google Patents

一种 goa 电路 Download PDF

Info

Publication number
WO2019109454A1
WO2019109454A1 PCT/CN2018/071500 CN2018071500W WO2019109454A1 WO 2019109454 A1 WO2019109454 A1 WO 2019109454A1 CN 2018071500 W CN2018071500 W CN 2018071500W WO 2019109454 A1 WO2019109454 A1 WO 2019109454A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
node
control signal
drain
Prior art date
Application number
PCT/CN2018/071500
Other languages
English (en)
French (fr)
Inventor
洪光辉
Original Assignee
武汉华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 武汉华星光电技术有限公司 filed Critical 武汉华星光电技术有限公司
Priority to US15/747,500 priority Critical patent/US10339887B1/en
Publication of WO2019109454A1 publication Critical patent/WO2019109454A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种GOA电路，通过设置一抑制漏电模块(105)，当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制第一节点Q(n)漏电，以维持第一节点Q(n)的高电位，进而降低了级传失效的风险，使该GOA电路更加稳定。

Description

一种 GOA 电路 技术领域
本发明涉及液晶显示领域，具体涉及一种 GOA 电路。
背景技术
GOA( Gate Driver on Array ) 技术即阵列基板行驱动技术，是利用薄膜晶体管液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。
目前随着集成触控面板技术发展成熟，显示面板都会选择内嵌入触控显示面板。在内嵌入触控显示面板中，由于显示刷新的时间被分隔开，以空出时间（ TP 中停时间）做触控扫描，因此面板的 GOA 电路的工作状态不再连续，而是每扫描一定的级数，保持一段时间，继续扫描。这样，在 GOA 电路处于保持状态时，很容易出现电路漏电的问题，使 GOA 电路级传失效，出现显示异常。
 技术问题
本发明实施例的目的在于提供一种 GOA 电路，能够抑制该 GOA 电路在 TP 中停时出现的漏电情况，进而降低了级传失效的风险，使该 GOA 电路更加稳定。
技术解决方案
本发明提供一种 GOA 电路，应用于嵌入式触控显示面板中，其包括：多级级联的 GOA 单元，第 n 级 GOA 单元包括：正反向扫描控制模块、节点控制模块、输出模块、输出控制模块以及抑制漏电模块；
所述正反向扫描控制模块，用于根据正向扫描直流控制信号以及反向扫描直流控制信号，在第一节点输出第一节点控制信号以及在第二节点输出第二节点控制信号；
所述节点控制模块，耦接于所述第一节点和所述第二节点，用于将所述第一节点控制信号下拉至恒压低电位以及将所述第二节点控制信号升高至恒压高电位；
所述输出模块，耦接于所述第一节点并电性连接于第一时钟信号，用于根据所述第一节点控制信号和所述第一时钟信号，输出扫描信号；
所述输出控制模块，电性连接于所述第一控制信号，用于根据所述第一控制信号将所述扫描信号下拉至恒压低电位；其中，
所述抑制漏电模块，耦接于所述第一节点，用于当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制所述第一节点漏电，以维持所述第一节点的高电位；
所述输出模块包括：第十薄膜晶体管；所述第十薄膜晶体管的源极接入所述第一时钟信号，栅极与所述第一节点连接，漏极与所述输出模块的输出端连接。
在本发明的 GOA 电路中，所述抑制漏电模块包括：第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管和第二薄膜晶体管的栅极均电性连接于第二控制信号；所述第一薄膜晶体管和第二薄膜晶体管的源极均电性连接于所述第一节点；
所述第一薄膜晶体管的漏极与所述反向扫描直流控制信号连接，所所述第二薄膜晶体管的漏极与恒压低电位输出源连接；
在本发明的 GOA 电路中，当所述嵌入式触控显示面板正常显示时，所述第二控制信号为高电位；当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，所述第二控制信号为低电位。
在本发明的 GOA 电路中，所述抑制漏电模块包括：第一薄膜晶体管；
所述第一薄膜晶体管的源极和漏极均电性连接于所述第一控制信号，所述第一薄膜晶体管的漏极电性连接于所述第一节点。
在本发明的 GOA 电路中，当所述嵌入式触控显示面板正常显示时，所述第一控制信号为低电位；当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，所述第一控制信号为高电位。
在本发明的 GOA 电路中，所述正反向扫描控制模块包括：第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容以及第二电容；
所述第三薄膜晶体管的源极接入所述正向扫描直流控制信号，栅极接入第 n-2 级 GOA 单元的扫描信号，漏极与所述第一节点、所述第四薄膜晶体管的漏极以及所述第五薄膜晶体管的栅极连接；
所述第四薄膜晶体管的源极接入所述反向扫描直流控制信号，栅极接入第 n+2 级 GOA 单元的扫描信号；
所述第五薄膜晶体管的源极接入恒压低电位，漏极与所述第二节点连接；
所述第一电容的一端与所述第一节点连接，另一端接入恒压低电位；
所述第二电容的一端与所述第二节点连接，另一端接入恒压低电位。
在本发明的 GOA 电路中，所述节点控制模块包括：第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管；
所述第六薄膜晶体管的源极接入第二时钟信号，栅极接入所述正向扫描直流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
所述第七薄膜晶体管的源极接入第三时钟信号，栅极接入所述反向扫描直流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
所述第八薄膜晶体管的源极接入恒压高电位，漏极与所述第二节点连接；
所述第九薄膜晶体管的源极接入恒压低电位，栅极与所述第二节点连接，漏极与所述第一节点连接。
在本发明的 GOA 电路中，所述输出控制模块包括第十一薄膜晶体管以及第十二薄膜晶体管；
所述第十一薄膜晶体管的源极接入恒压低电位，栅极与所述第二节点连接，漏极与所述输出模块的输出端连接；
所述第十二薄膜晶体管的源极接入恒压低电位，栅极接入所述第一控制信号，漏极与所述输出模块的输出端连接。
在本发明的 GOA 电路中，所述第 n 级 GOA 单元还包括：复位模块；所述复位模块包括：第十三薄膜晶体管，所述第十三薄膜晶体管的源极以及栅极接入复位信号，漏极电性连接于所述第二节点。
本发明还提供一种 GOA 电路，应用于嵌入式触控显示面板中，其包括：多级级联的 GOA 单元，第 n 级 GOA 单元包括：正反向扫描控制模块、节点控制模块、输出模块、输出控制模块以及抑制漏电模块；
所述正反向扫描控制模块，用于根据正向扫描直流控制信号以及反向扫描直流控制信号，在第一节点输出第一节点控制信号以及在第二节点输出第二节点控制信号；
所述节点控制模块，耦接于所述第一节点和所述第二节点，用于将所述第一节点控制信号下拉至恒压低电位以及将所述第二节点控制信号升高至恒压高电位；
所述输出模块，耦接于所述第一节点并电性连接于第一时钟信号，用于根据所述第一节点控制信号和所述第一时钟信号，输出扫描信号；
所述输出控制模块，电性连接于所述第一控制信号，用于根据所述第一控制信号将所述扫描信号下拉至恒压低电位；其中，
所述抑制漏电模块，耦接于所述第一节点，用于当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制所述第一节点漏电，以维持所述第一节点的高电位。
在本发明的 GOA 电路中 ，所述抑制漏电模块包括：第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管和第二薄膜晶体管的栅极均电性连接于第二控制信号；所述第一薄膜晶体管和第二薄膜晶体管的源极均电性连接于所述第一节点；
所述第一薄膜晶体管的漏极与所述反向扫描直流控制信号连接，所述第二薄膜晶体管的漏极与恒压低电位连接。
在本发明的 GOA 电路中 ，当所述嵌入式触控显示面板正常显示时，所述第二控制信号为高电位；当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，所述第二控制信号为低电位。
在本发明的 GOA 电路中，所述抑制漏电模块包括：第一薄膜晶体管；
所述第一薄膜晶体管的源极和漏极均电性连接于所述第一控制信号，所述第一薄膜晶体管的漏极电性连接于所述第一节点。
在本发明的 GOA 电路中，当所述嵌入式触控显示面板正常显示时，所述第一控制信号为低电位；当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，所述第一控制信号为高电位。
在本发明的 GOA 电路中，所述正反向扫描控制模块包括：第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容以及第二电容；
所述第三薄膜晶体管的源极接入所述正向扫描直流控制信号，栅极接入第 n-2 级 GOA 单元的扫描信号，漏极与所述第一节点、所述第四薄膜晶体管的漏极以及所述第五薄膜晶体管的栅极连接；
所述第四薄膜晶体管的源极接入所述反向扫描直流控制信号，栅极接入第 n+2 级 GOA 单元的扫描信号；
所述第五薄膜晶体管的源极接入恒压低电位，漏极与所述第二节点连接；
所述第一电容的一端与所述第一节点连接，另一端接入恒压低电位；
所述第二电容的一端与所述第二节点连接，另一端接入恒压低电位。
在本发明的 GOA 电路中，所述节点控制模块包括：第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管；
所述第六薄膜晶体管的源极接入第二时钟信号，栅极接入所述正向扫描直流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
所述第七薄膜晶体管的源极接入第三时钟信号，栅极接入所述反向扫描直流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
所述第八薄膜晶体管的源极接入恒压高电位，漏极与所述第二节点连接；
所述第九薄膜晶体管的源极接入恒压低电位，栅极与所述第二节点连接，漏极与所述第一节点连接。
在本发明的 GOA 电路中，所述输出控制模块包括第十一薄膜晶体管以及第十二薄膜晶体管；
所述第十一薄膜晶体管的源极接入恒压低电位，栅极与所述第二节点连接，漏极与所述输出模块的输出端连接；
所述第十二薄膜晶体管的源极接入恒压低电位，栅极接入所述第一控制信号，漏极与所述输出模块的输出端连接。
在本发明的 GOA 电路中，所述第 n 级 GOA 单元还包括：复位模块；所述复位模块包括：第十三薄膜晶体管，所述第十三薄膜晶体管的源极以及栅极接入复位信号，漏极电性连接于所述第二节点。
 有益效果
本发明所述提供的 GOA 电路，通过设置一抑制漏电模块，当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制第一节点漏电，以维持第一节点的高电位，进而降低了级传失效的风险，使该 GOA 电路更加稳定。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图 1 为本发明第一优选实施例提供的 GOA 电路的电路图。
图 2 为本发明第一优选实施例提供的 GOA 电路的漏电示意图。
图 3 为本发明第一优选实施例提供的 GOA 电路的时序图。
图 4 为本发明第一优选实施例提供的 GOA 电路的另一电路图。
图 5 为本发明第二优选实施例提供的 GOA 电路的电路图。
图 6 为本发明第二优选实施例提供的 GOA 电路的漏电示意图。
图 7 为本发明第二优选实施例提供的 GOA 电路的时序图。
图 8 为本发明第二实施例提供的 GOA 电路的另一电路图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如 [ 上 ] 、 [ 下 ] 、 [ 前 ] 、 [ 后 ] 、 [ 左 ] 、 [ 右 ] 、 [ 内 ] 、 [ 外 ] 、 [ 侧面 ] 等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
请参阅图 1 ，图 1 为本发明第一优选实施例提供的 GOA 电路的电路图。如图 1 所示，本发明第一优选实施例提供一种 GOA 电路，包括，多级级联的 GOA 单元，第 n 级 GOA 单元包括：正反向扫描控制模块 101 、节点控制模块 102 、输出模块 103 、输出控制模块 104 以及抑制漏电模块 105 。需要说明的是，这里所说的第 n 级 GOA 单元为除第一级 GOA 单元、第二级 GOA 单元、倒数第二级 GOA 单元、及最后一级 GOA 单元外的 GOA 单元。
其中，该正反向扫描控制模块 101 ，用于根据正向扫描直流控制信号 U2D 以及反向扫描直流控制信号 D2U ，在第一节点 Q(n) 输出第一节点控制信号以及在第二节点 P(n) 输出第二节点控制信号。
具体的，该正反向扫描控制模块 101 包括：第三薄膜晶体管 T3 、第四薄膜晶体管 T4 、第五薄膜晶体管 T5 、第一电容 C1 以及第二电容 C2 。第三薄膜晶体管 T3 的源极接入正向扫描直流控制信号 U2D ，栅极接入第 n-2 级 GOA 单元的扫描信号 G(n-2) ，漏极与第一节点 Q(n) 、第四薄膜晶体管 T4 的漏极以及第五薄膜晶体管 T5 的栅极连接；第四薄膜晶体管 T4 的源极接入反向扫描直流控制信号 D2U ，栅极接入第 n+2 级 GOA 单元的扫描信号 G(n+2) ；第五薄膜晶体管 T5 的源极接入恒压低电位 VGL ，漏极与第二节点 P(n) 连接；第一电容 C1 的一端与第一节点 Q(n) 连接，另一端接入恒压低电位 VGL ；第二电容 C2 的一端与第二节点 P(n) 连接，另一端接入恒压低电位 VGL 。
其中，该节点控制模块 102 ，耦接于第一节点 Q(n) 和第二节点 P(n) ，用于将第一节点控制信号下拉至恒压低电位 VGL 以及将第二节点控制信号升高至恒压高电位 VGH 。
具体的，该节点控制模块 102 包括：第六薄膜晶体管 T6 、第七薄膜晶体管 T7 、第八薄膜晶体管 T8 以及第九薄膜晶体管 T9 。第六薄膜晶体管 T6 的源极接入第二时钟信号 CK2 ，栅极接入正向扫描直流控制信号 U2D ，漏极与第八薄膜晶体管 T8 的栅极连接；第七薄膜晶体管 T7 的源极接入第三时钟信号 CK3 ，栅极接入反向扫描直流控制信号 D2U ，漏极与第八薄膜晶体管 T8 的栅极连接；第八薄膜晶体管 T8 的源极接入恒压高电位 VGH ，漏极与第二节点 P(n) 连接；第九薄膜晶体管 T9 的源极接入恒压低电位 VGL ，栅极与第二节点连接，漏极与第一节点 Q(n) 连接。
其中，该输出模块 103 ，耦接于第一节点 Q(n) 并电性连接于第一时钟信号 CK1 ，用于根据第一节点控制信号和第一时钟信号 CK1 ，输出扫描信号 G(n) 。
具体的，该输出模块 103 包括：第十薄膜晶体管 T10 ；第十薄膜晶体管 T10 的源极接入第一时钟信号 CK1 ，栅极与第一节点 Q(n) 连接，漏极与输出模块 103 的输出端连接。
其中，该输出控制模块 104 ，电性连接于第一控制信号 GAS1 ，用于根据第一控制信号 GAS1 将扫描信号 G(n) 下拉至恒压低电位 VGL 。
具体的，该输出控制模块 104 包括：第十一薄膜晶体管 T11 以及第十二薄膜晶体管 T12 ；第十一薄膜晶体管 T11 的源极接入恒压低电位 VGL ，栅极与第二节点 P(n) 连接，漏极与输出模块 103 的输出端连接；第十二薄膜晶体管 T12 的源极接入恒压低电位 VGL ，栅极接入第一控制信号 GAS1 ，漏极与输出模块 103 的输出端连接。
其中，该抑制漏电模块 105 ，耦接于第一节点 Q(n) ，用于当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制第一节点 Q(n) 漏电，以维持第一节点 Q(n) 的高电位。
需要说明的是，请参阅图 2 ，图 2 为本发明第一优选实施例提供的 GOA 电路的漏电示意图；其中，将恒压高电位设定为 9V ，恒压低电位设定为 -7V 。例如，第一节点 Q(n) 的高电位易沿着第一薄膜晶体管 T1 和第四薄膜晶体管 T4 向反向扫描直流控制信号 D2U 的低电位漏电；第一节点 Q(n) 的高电位易沿着第二薄膜晶体管 T2 和第九薄膜晶体管 T9 向恒压低电位 VGL 漏电。
本优选实施例，当嵌入式触控显示面板正常显示时，第二控制信号 GAS2 为高电位，从而使得第一薄膜晶体管 T1 和第二薄膜晶体管 T2 打开， GOA 电路正常工作；当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，第二控制信号 GAS2 为低电位，从而使得第一薄膜晶体管 T1 和第二薄膜晶体管 T2 关闭，进而阻断第一节点 Q(n) 的漏电路径。
具体的，该抑制漏电模块 105 包括：第一薄膜晶体管 T1 和第二薄膜晶体管 T2 ；第一薄膜晶体管 T1 和第二薄膜晶体管 T2 的栅极均电性连接于第二控制信号 GAS2 ；第一薄膜晶体管 T1 和第二薄膜晶体管 T2 的源极均电性连接于第一节点 Q(n) ；第一薄膜晶体管 T1 的漏极与反向扫描直流控制信号 D2U 连接，第二薄膜晶体管 T2 的漏极与恒压低电位 VGL 连接。
进一步的，第 n 级 GOA 单元还包括：复位模块 106 ；复位模块 106 包括：第十三薄膜晶体管 T13 ，第十三薄膜晶体管 T13 的源极以及栅极接入复位信号 RESET ，漏极电性连接于第二节点 P(n) 。需要说明的是，该复位模块 106 可用于在该 GOA 电路工作时，对 GOA 电路进行复位，从而使得该 GOA 电路更加稳定。
下面将结合图 1 、图 3 ，以本发明第一优选实施例提供的 GOA 电路进行正向扫描为例，说明本发明实施例提供的 GOA 电路的具体工作过程。其中，图 3 为本发明第一优选实施例提供的 GOA 电路的时序图。
如图 1 、图 3 所示，需要说明的是，当嵌入式触控显示面板正常显示时，第一控制信号 GAS1 为低电位，第二控制信号 GAS2 为高电位；当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，第一控制信号 GAS1 为高电位，第二控制信号 GAS2 为低电位。 GOA 电路正向扫描时，正向扫描直流控制信号 U2D 为高电位，反向扫描直流控制信号 D2U 为低电位； GOA 电路反向扫描时，正向扫描直流控制信号 U2D 为低电位，反向扫描直流控制信号 D2U 为高电位。
结合图 1 、图 3 所示，该 GOA 电路工作时，首先，第 n-2 级 GOA 单元的扫描信号 G(n-2) 为高电位，第三薄膜晶体管 T3 打开，高电位的正向扫描直流控制信号 U2D 经第三薄膜晶体管 T3 在第一节点 Q(n) 输出第一节点控制信号，并将第一节点控制信号的高电位存储在第一电容 C1 中；与此同时，第五薄膜晶体管 T5 打开，恒压低电位 VGL 经第五薄膜晶体管 T5 在第二节点 P(n) 输出第二节点控制信号，并将第二节点控制信号的低电位存储在第二电容 C2 中；
随后，该嵌入式触控显示面板进入信号中停并进行触控扫描阶段，第一节点控制信号维持在高电位，第二节点控制信号维持在低电位，第一时钟信号 CK1 输出低电位，此时，第十薄膜晶体管 T10 打开，第一时钟信号 CK1 的低电位经第十薄膜晶体管 T10 输出至输出模块 103 的输出端，扫描信号 G(n) 为低电位。
特别地，本发明实施例通过设置一抑制漏电模块 105 ，在该嵌入式触控显示面板进入信号中停并进行触控扫描阶段，抑制第一节点 Q(n) 漏电，以维持第一节点 Q(n) 的高电位，使得在该嵌入式触控显示面板进入信号中停并进行触控扫描阶段后，第一节点 Q(n) 能维持在恒压高电位 VGH ，降低了 GOA 电路级传失效的风险，提高了 GOA 电路的稳定性。
具体的，结合图 1 、图 3 所示，当该嵌入式触控显示面板进入信号中停并进行触控扫描阶段，第二控制信号 GAS2 输出低电位，第一薄膜晶体管 T1 和第二薄膜晶体管 T2 断开，进而阻断第一节点 Q(n) 的漏电路径，降低了 GOA 电路级传失效的风险，提高了 GOA 电路的稳定性。
接着，在该嵌入式触控显示面板完成一次触控扫描后，第一时钟信号 CK1 为高电位，将第一节点 Q(n) 上的第一节点控制信号自举到更高电位；与此同时，第二节点 P(n) 上的第二节点控制信号维持恒压低电位，第 n 级 GOA 单元的扫描信号 G(n) 为高电位。
最后，第二时钟信号 CK2 为高电位，将第一节点 Q(n) 上的第一节点控制信号拉低至恒压低电位 VGL ，第二节点 P(n) 上的第二节点控制信号拉高至恒压高电位 VGH ，第 n 级 GOA 单元的扫描信号 G(n) 为低电位。
请参阅图 4 ，图 4 为本发明第一优选实施例提供的 GOA 电路的另一电路图。如图 4 所示，该 GOA 电路与图 1 所示的 GOA 电路的区别在于，该 GOA 电路还包括：第十四薄膜晶体管 T14 、第十五薄膜晶体管 T15 以及第十六薄膜晶体管 T16 。
其中，第十四薄膜晶体管 T14 的源极与第三薄膜晶体管 T3 的漏极连接，第十四薄膜晶体管 T14 的栅极接入恒压高电位 VGH ，第十四薄膜晶体管 T14 的漏极与第一节点连接 Q(n) 。
第十五薄膜晶体管 T15 的源极接入恒压低电位 VGL ，第十五薄膜晶体管 T15 的栅极接入第三控制信号 GAS3 ，第十五薄膜晶体管 T15 的漏极与第二节点 P(n) 连接。
第十六薄膜晶体管 T16 的源极和栅极均接入第三控制信号 GAS3 ，第十六薄膜晶体管 T16 的漏极与第十薄膜晶体管 T10 的漏极连接。
值得注意的是，本发明的 GOA 电路工作时，第十四薄膜晶体管 T14 的栅极接入恒压高电位，从而使得第十四薄膜晶体管 T14 始终处于打开状态。
本发明的 GOA 电路工作时，第十五薄膜晶体管 T15 和第十六薄膜晶体管 T16 的栅极均接入第三控制信号 GAS3 ，且第三控制信号 GAS3 为恒压低电位，从而使得第十五薄膜晶体管和第十六薄膜晶体管处于关闭状态。
另外，本发明的 GOA 电路还可以根据具体需要调整第十四薄膜晶体管 T14 、第十五薄膜晶体管 T15 以及第十六薄膜晶体管 T16 的栅极接入的信号的高低电位，控制第十四薄膜晶体管 T14 、第十五薄膜晶体管 T15 以及第十六薄膜晶体管 T16 的状态，从而使得该 GOA 电路使用更加灵活。
请参阅图 5 ，图 5 为本发明第二优选实施例提供的 GOA 电路的电路图。如图 5 所示，本发明第二优选实施例提供一种 GOA 电路，包括，多级级联的 GOA 单元，第 n 级 GOA 单元包括：正反向扫描控制模块 201 、节点控制模块 202 、输出模块 203 、输出控制模块 204 以及抑制漏电模块 205 。需要说明的是，这里所说的第 n 级 GOA 单元为除第一级 GOA 单元、第二级 GOA 单元、倒数第二级 GOA 单元、及最后一级 GOA 单元外的 GOA 单元。
其中，该正反向扫描控制模块 201 ，用于根据正向扫描直流控制信号 U2D 以及反向扫描直流控制信号 D2U ，在第一节点 Q(n) 输出第一节点控制信号以及在第二节点 P(n) 输出第二节点控制信号。
具体的，该正反向扫描控制模块 201 包括：第三薄膜晶体管 T3 、第四薄膜晶体管 T4 、第五薄膜晶体管 T5 、第一电容 C1 以及第二电容 C2 。第三薄膜晶体管 T3 的源极接入正向扫描直流控制信号 U2D ，栅极接入第 n-2 级 GOA 单元的扫描信号 G(n-2) ，漏极与第一节点 Q(n) 、第四薄膜晶体管 T4 的漏极以及第五薄膜晶体管 T5 的栅极连接；第四薄膜晶体管 T4 的源极接入反向扫描直流控制信号 D2U ，栅极接入第 n+2 级 GOA 单元的扫描信号 G(n+2) ；第五薄膜晶体管 T5 的源极接入恒压低电位 VGL ，漏极与第二节点 P(n) 连接；第一电容 C1 的一端与第一节点 Q(n) 连接，另一端接入恒压低电位 VGL ；第二电容 C2 的一端与第二节点 P(n) 连接，另一端接入恒压低电位 VGL 。
其中，该节点控制模块 202 ，耦接于第一节点 Q(n) 和第二节点 P(n) ，用于将第一节点控制信号下拉至恒压低电位 VGL 以及将第二节点控制信号升高至恒压高电位 VGH 。
具体的，该节点控制模块 202 包括：第六薄膜晶体管 T6 、第七薄膜晶体管 T7 、第八薄膜晶体管 T8 以及第九薄膜晶体管 T9 。第六薄膜晶体管 T6 的源极接入第二时钟信号 CK2 ，栅极接入正向扫描直流控制信号 U2D ，漏极与第八薄膜晶体管 T8 的栅极连接；第七薄膜晶体管 T7 的源极接入第三时钟信号 CK3 ，栅极接入反向扫描直流控制信号 D2U ，漏极与第八薄膜晶体管 T8 的栅极连接；第八薄膜晶体管 T8 的源极接入恒压高电位 VGH ，漏极与第二节点 P(n) 连接；第九薄膜晶体管 T9 的源极接入恒压低电位 VGL ，栅极与第二节点连接，漏极与第一节点 Q(n) 连接。
其中，该输出模块 203 ，耦接于第一节点 Q(n) 并电性连接于第一时钟信号 CK1 ，用于根据第一节点控制信号和第一时钟信号 CK1 ，输出扫描信号 G(n) 。
具体的，该输出模块 103 包括：第十薄膜晶体管 T10 ；第十薄膜晶体管 T10 的源极接入第一时钟信号 CK1 ，栅极与第一节点 Q(n) 连接，漏极与输出模块 103 的输出端连接。
其中，该输出控制模块 204 ，电性连接于第一控制信号 GAS1 ，用于根据第一控制信号 GAS1 将扫描信号 G(n) 下拉至恒压低电位 VGL 。
具体的，该输出控制模块 204 包括：第十一薄膜晶体管 T11 以及第十二薄膜晶体管 T12 ；第十一薄膜晶体管 T11 的源极接入恒压低电位 VGL ，栅极与第二节点 P(n) 连接，漏极与输出模块 103 的输出端连接；第十二薄膜晶体管 T12 的源极接入恒压低电位 VGL ，栅极接入第一控制信号 GAS1 ，漏极与输出模块 103 的输出端连接。
其中，该抑制漏电模块 205 ，耦接于第一节点 Q(n) ，用于当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制第一节点 Q(n) 漏电，以维持第一节点 Q(n) 的高电位。
需要说明的是，请参阅图 6 ，图 6 为本发明第二优选实施例提供的 GOA 电路的漏电示意图；其中，将恒压高电位设定为 9V ，恒压低电位设定为 -7V 。例如，第一节点 Q(n) 的高电位易沿着第四薄膜晶体管 T4 向反向扫描直流控制信号 D2U 的低电位漏电；第一节点 Q(n) 的高电位易沿着第九薄膜晶体管 T9 向恒压低电位 VGL 漏电。
本优选实施例，当嵌入式触控显示面板正常显示时，第一控制信号 GAS1 为低电位，从而使得第一薄膜晶体管 T1 关闭， GOA 电路正常工作；当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，第一控制信号 GAS1 为高电位，从而使得第一薄膜晶体管 T1 打开，第一控制信号 GAS1 的高电位经第一薄膜晶体管 T1 向第一节点 Q(n) 进行电位补充，从而抑制第一节点 Q(n) 漏电。
具体的，该抑制漏电模块 105 包括：第一薄膜晶体管 T1 ；第一薄膜晶体管 T1 的源极和漏极均电性连接于第一控制信号 GAS1 ，第一薄膜晶体管 T1 的漏极电性连接于第一节点 Q(n) 。
进一步的，第 n 级 GOA 单元还包括：复位模块 106 ；复位模块 106 包括：第十三薄膜晶体管 T13 ，第十三薄膜晶体管 T13 的源极以及栅极接入复位信号 RESET ，漏极电性连接于第二节点 P(n) 。需要说明的是，该复位模块 106 可用于在该 GOA 电路工作时，对 GOA 电路进行复位，从而使得该 GOA 电路更加稳定。
下面将结合图 5 、图 7 ，以本发明第二优选实施例提供的 GOA 电路进行正向扫描为例，说明本发明实施例提供的 GOA 电路的具体工作过程。其中，图 7 为本发明第二优选实施例提供的 GOA 电路的时序图。
如图 5 、图 7 所示，需要说明的是，当嵌入式触控显示面板正常显示时，第一控制信号 GAS1 为低电位；当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，第一控制信号 GAS1 为高电位。 GOA 电路正向扫描时，正向扫描直流控制信号 U2D 为高电位，反向扫描直流控制信号 D2U 为低电位； GOA 电路反向扫描时，正向扫描直流控制信号 U2D 为低电位，反向扫描直流控制信号 D2U 为高电位。
结合图 5 、图 7 所示，该 GOA 电路工作时，首先，第 n-2 级 GOA 单元的扫描信号 G(n-2) 为高电位，第三薄膜晶体管 T3 打开，高电位的正向扫描直流控制信号 U2D 经第三薄膜晶体管 T3 在第一节点 Q(n) 输出第一节点控制信号，并将第一节点控制信号的高电位存储在第一电容 C1 中；与此同时，第五薄膜晶体管 T5 打开，恒压低电位 VGL 经第五薄膜晶体管 T5 在第二节点 P(n) 输出第二节点控制信号，并将第二节点控制信号的低电位存储在第二电容 C2 中；
随后，该嵌入式触控显示面板进入信号中停并进行触控扫描阶段，第一节点控制信号维持在高电位，第二节点控制信号维持在低电位，第一时钟信号 CK1 输出低电位，此时，第十薄膜晶体管 T10 打开，第一时钟信号 CK1 的低电位经第十薄膜晶体管 T10 输出至输出模块 103 的输出端，扫描信号 G(n) 为低电位。
特别地，本发明实施例通过设置一抑制漏电模块 105 ，在该嵌入式触控显示面板进入信号中停并进行触控扫描阶段，抑制第一节点 Q(n) 漏电，以维持第一节点 Q(n) 的高电位，使得在该嵌入式触控显示面板进入信号中停并进行触控扫描阶段后，第一节点 Q(n) 能维持在恒压高电位 VGH ，降低了 GOA 电路级传失效的风险，提高了 GOA 电路的稳定性。
具体的，如图 7 所示，当该嵌入式触控显示面板进入信号中停并进行触控扫描阶段，第一控制信号 GAS1 输出高电位，第一薄膜晶体管 T1 打开，第一控制信号 GAS1 的高电位经第一薄膜晶体管 T1 向第一节点 Q(n) 进行电位补充，从而抑制第一节点 Q(n) 漏电，降低了 GOA 电路级传失效的风险，提高了 GOA 电路的稳定性。
接着，在该嵌入式触控显示面板完成一次触控扫描后，第一时钟信号 CK1 为高电位，将第一节点 Q(n) 上的第一节点控制信号自举到更高电位；与此同时，第二节点 P(n) 上的第二节点控制信号维持恒压低电位，第 n 级 GOA 单元的扫描信号 G(n) 为高电位。
最后，第二时钟信号 CK2 为高电位，将第一节点 Q(n) 上的第一节点控制信号拉低至恒压低电位 VGL ，第二节点 P(n) 上的第二节点控制信号拉高至恒压高电位 VGH ，第 n 级 GOA 单元的扫描信号 G(n) 为低电位。
请参阅图 8 ，图 8 为本发明第二实施例提供的 GOA 电路的另一电路图。如图 4 所示，该 GOA 电路与图 1 所示的 GOA 电路的区别在于，该 GOA 电路还包括：第十四薄膜晶体管 T14 、第十五薄膜晶体管 T15 以及第十六薄膜晶体管 T16 。
其中，第十四薄膜晶体管 T14 的源极与第三薄膜晶体管 T3 的漏极连接，第十四薄膜晶体管 T14 的栅极接入恒压高电位 VGH ，第十四薄膜晶体管 T14 的漏极与第一节点连接 Q(n) 。
第十五薄膜晶体管 T15 的源极接入恒压低电位 VGL ，第十五薄膜晶体管 T15 的栅极接入第二控制信号 GAS2 ，第十五薄膜晶体管 T15 的漏极与第二节点 P(n) 连接。
第十六薄膜晶体管 T16 的源极和栅极均接入第二控制信号 GAS2 ，第十六薄膜晶体管 T16 的漏极与第十薄膜晶体管 T10 的漏极连接。
值得注意的是，本发明的 GOA 电路工作时，第十四薄膜晶体管 T14 的栅极接入恒压高电位，从而使得第十四薄膜晶体管 T14 始终处于打开状态。
本发明的 GOA 电路工作时，第十五薄膜晶体管 T15 和第十六薄膜晶体管 T16 的栅极均接入第二控制信号 GAS2 ，且第二控制信号 GAS2 为恒压低电位，从而使得第十五薄膜晶体管 T15 和第十六薄膜晶体管 T16 处于关闭状态。
另外，本发明的 GOA 电路还可以根据具体需要调整第十四薄膜晶体管 T14 、第十五薄膜晶体管 T15 以及第十六薄膜晶体管 T16 的栅极接入的信号的高低电位，控制第十四薄膜晶体管 T14 、第十五薄膜晶体管 T15 以及第十六薄膜晶体管 T16 的状态，从而使得该 GOA 电路使用更加灵活。
本发明实施例提供的 GOA 电路，通过设置一抑制漏电模块，当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制第一节点漏电，以维持第一节点的高电位，进而降低了级传失效的风险，使该 GOA 电路更加稳定。
以上对本发明实施例提供的液晶显示组件进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明。同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (18)

  1. 一种 GOA 电路，应用于嵌入式触控显示面板中，其包括：多级级联的 GOA 单元，第 n 级 GOA 单元包括：正反向扫描控制模块、节点控制模块、输出模块、输出控制模块以及抑制漏电模块；
    所述正反向扫描控制模块，用于根据正向扫描直流控制信号以及反向扫描直流控制信号，在第一节点输出第一节点控制信号以及在第二节点输出第二节点控制信号；
    所述节点控制模块，耦接于所述第一节点和所述第二节点，用于将所述第一节点控制信号下拉至恒压低电位以及将所述第二节点控制信号升高至恒压高电位；
    所述输出模块，耦接于所述第一节点并电性连接于第一时钟信号，用于根据所述第一节点控制信号和所述第一时钟信号，输出扫描信号；
    所述输出控制模块，电性连接于所述第一控制信号，用于根据所述第一控制信号将所述扫描信号下拉至恒压低电位；其中，
    所述抑制漏电模块，耦接于所述第一节点，用于当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制所述第一节点漏电，以维持所述第一节点的高电位；
    所述输出模块包括：第十薄膜晶体管；所述第十薄膜晶体管的源极接入所述第一时钟信号，栅极与所述第一节点连接，漏极与所述输出模块的输出端连接。
  2. 根据权利要求 1 所述的 GOA 电路，其中，所述抑制漏电模块包括：第一薄膜晶体管和第二薄膜晶体管；
    所述第一薄膜晶体管和第二薄膜晶体管的栅极均电性连接于第二控制信号；所述第一薄膜晶体管和第二薄膜晶体管的源极均电性连接于所述第一节点；
    所述第一薄膜晶体管的漏极与所述反向扫描直流控制信号连接，所述第二薄膜晶体管的漏极与恒压低电位连接。
  3. 根据权利要求 2 所述的 GOA 电路，其中，当所述嵌入式触控显示面板正常显示时，所述第二控制信号为高电位；当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，所述第二控制信号为低电位。
  4. 根据权利要求 1 所述的 GOA 电路，其中，所述抑制漏电模块包括：第一薄膜晶体管；
    所述第一薄膜晶体管的源极和漏极均电性连接于所述第一控制信号，所述第一薄膜晶体管的漏极电性连接于所述第一节点。
  5. 根据权利要求 4 所述的 GOA 电路，其中，当所述嵌入式触控显示面板正常显示时，所述第一控制信号为低电位；当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，所述第一控制信号为高电位。
  6. 根据权利要求 1 所述的 GOA 电路，其中，所述正反向扫描控制模块包括：第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容以及第二电容；
    所述第三薄膜晶体管的源极接入所述正向扫描直流控制信号，栅极接入第 n-2 级 GOA 单元的扫描信号，漏极与所述第一节点、所述第四薄膜晶体管的漏极以及所述第五薄膜晶体管的栅极连接；
    所述第四薄膜晶体管的源极接入所述反向扫描直流控制信号，栅极接入第 n+2 级 GOA 单元的扫描信号；
    所述第五薄膜晶体管的源极接入恒压低电位，漏极与所述第二节点连接；
    所述第一电容的一端与所述第一节点连接，另一端接入恒压低电位；
    所述第二电容的一端与所述第二节点连接，另一端接入恒压低电位。
  7. 根据权利要求 1 所述的 GOA 电路，其中，所述节点控制模块包括：第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管；
    所述第六薄膜晶体管的源极接入第二时钟信号，栅极接入所述正向扫描直流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
    所述第七薄膜晶体管的源极接入第三时钟信号，栅极接入所述反向扫描直流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
    所述第八薄膜晶体管的源极接入恒压高电位，漏极与所述第二节点连接；
    所述第九薄膜晶体管的源极接入恒压低电位，栅极与所述第二节点连接，漏极与所述第一节点连接。
  8. 根据权利要求 1 所述的 GOA 电路，其中，所述输出控制模块包括第十一薄膜晶体管以及第十二薄膜晶体管；
    所述第十一薄膜晶体管的源极接入恒压低电位，栅极与所述第二节点连接，漏极与所述输出模块的输出端连接；
    所述第十二薄膜晶体管的源极接入恒压低电位，栅极接入所述第一控制信号，漏极与所述输出模块的输出端连接。
  9. 根据权利要求 1 所述的 GOA 电路，其中，所述第 n 级 GOA 单元还包括：复位模块；所述复位模块包括：第十三薄膜晶体管，所述第十三薄膜晶体管的源极以及栅极接入复位信号，漏极电性连接于所述第二节点。
  10. 一种 GOA 电路，应用于嵌入式触控显示面板中，其包括：多级级联的 GOA 单元，第 n 级 GOA 单元包括：正反向扫描控制模块、节点控制模块、输出模块、输出控制模块以及抑制漏电模块；
    所述正反向扫描控制模块，用于根据正向扫描直流控制信号以及反向扫描直流控制信号，在第一节点输出第一节点控制信号以及在第二节点输出第二节点控制信号；
    所述节点控制模块，耦接于所述第一节点和所述第二节点，用于将所述第一节点控制信号下拉至恒压低电位以及将所述第二节点控制信号升高至恒压高电位；
    所述输出模块，耦接于所述第一节点并电性连接于第一时钟信号，用于根据所述第一节点控制信号和所述第一时钟信号，输出扫描信号；
    所述输出控制模块，电性连接于所述第一控制信号，用于根据所述第一控制信号将所述扫描信号下拉至恒压低电位；其中，
    所述抑制漏电模块，耦接于所述第一节点，用于当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，抑制所述第一节点漏电，以维持所述第一节点的高电位。
  11. 根据权利要求 10 所述的 GOA 电路，其中，所述抑制漏电模块包括：第一薄膜晶体管和第二薄膜晶体管；
    所述第一薄膜晶体管和第二薄膜晶体管的栅极均电性连接于第二控制信号；所述第一薄膜晶体管和第二薄膜晶体管的源极均电性连接于所述第一节点；
    所述第一薄膜晶体管的漏极与所述反向扫描直流控制信号连接，所述第二薄膜晶体管的漏极与恒压低电位连接。
  12. 根据权利要求 11 所述的 GOA 电路，其中，当所述嵌入式触控显示面板正常显示时，所述第二控制信号为高电位；当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，所述第二控制信号为低电位。
  13. 根据权利要求 10 所述的 GOA 电路，其中，所述抑制漏电模块包括：第一薄膜晶体管；
    所述第一薄膜晶体管的源极和漏极均电性连接于所述第一控制信号，所述第一薄膜晶体管的漏极电性连接于所述第一节点。
  14. 根据权利要求 13 所述的 GOA 电路，其中，当所述嵌入式触控显示面板正常显示时，所述第一控制信号为低电位；当所述嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，所述第一控制信号为高电位。
  15. 根据权利要求 10 所述的 GOA 电路，其中，所述正反向扫描控制模块包括：第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容以及第二电容；
    所述第三薄膜晶体管的源极接入所述正向扫描直流控制信号，栅极接入第 n-2 级 GOA 单元的扫描信号，漏极与所述第一节点、所述第四薄膜晶体管的漏极以及所述第五薄膜晶体管的栅极连接；
    所述第四薄膜晶体管的源极接入所述反向扫描直流控制信号，栅极接入第 n+2 级 GOA 单元的扫描信号；
    所述第五薄膜晶体管的源极接入恒压低电位，漏极与所述第二节点连接；
    所述第一电容的一端与所述第一节点连接，另一端接入恒压低电位；
    所述第二电容的一端与所述第二节点连接，另一端接入恒压低电位。
  16. 根据权利要求 10 所述的 GOA 电路，其中，所述节点控制模块包括：第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管；
    所述第六薄膜晶体管的源极接入第二时钟信号，栅极接入所述正向扫描直流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
    所述第七薄膜晶体管的源极接入第三时钟信号，栅极接入所述反向扫描直流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
    所述第八薄膜晶体管的源极接入恒压高电位，漏极与所述第二节点连接；
    所述第九薄膜晶体管的源极接入恒压低电位，栅极与所述第二节点连接，漏极与所述第一节点连接。
  17. 根据权利要求 10 所述的 GOA 电路，其中，所述输出控制模块包括第十一薄膜晶体管以及第十二薄膜晶体管；
    所述第十一薄膜晶体管的源极接入恒压低电位，栅极与所述第二节点连接，漏极与所述输出模块的输出端连接；
    所述第十二薄膜晶体管的源极接入恒压低电位，栅极接入所述第一控制信号，漏极与所述输出模块的输出端连接。
  18. 根据权利要求 10 的 GOA 电路，其中，所述第 n 级 GOA 单元还包括：复位模块；所述复位模块包括：第十三薄膜晶体管，所述第十三薄膜晶体管的源极以及栅极接入复位信号，漏极电性连接于所述第二节点。
PCT/CN2018/071500 2017-12-08 2018-01-05 一种 goa 电路 WO2019109454A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/747,500 US10339887B1 (en) 2017-12-08 2018-01-05 Gate driver on array circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201711292669.2 2017-12-08
CN201711292669.2A CN108091308B (zh) 2017-12-08 2017-12-08 一种goa电路

Publications (1)

Publication Number Publication Date
WO2019109454A1 true WO2019109454A1 (zh) 2019-06-13

Family

ID=62174759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/071500 WO2019109454A1 (zh) 2017-12-08 2018-01-05 一种 goa 电路

Country Status (2)

Country Link
CN (1) CN108091308B (zh)
WO (1) WO2019109454A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036303A (zh) * 2018-07-24 2018-12-18 武汉华星光电技术有限公司 Goa电路及显示装置
US10839764B2 (en) 2018-07-24 2020-11-17 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit and display device
CN108877718B (zh) * 2018-07-24 2021-02-02 武汉华星光电技术有限公司 Goa电路及显示装置
CN109243372B (zh) * 2018-10-30 2020-06-05 合肥鑫晟光电科技有限公司 Goa驱动电路、显示屏及显示设备
CN109360533B (zh) * 2018-11-28 2020-09-01 武汉华星光电技术有限公司 液晶面板及其栅极驱动电路
CN109300428A (zh) * 2018-11-28 2019-02-01 武汉华星光电技术有限公司 Goa电路及显示面板
CN109448624B (zh) * 2018-12-03 2020-10-13 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110322851B (zh) * 2019-05-21 2021-07-20 合肥维信诺科技有限公司 一种扫描驱动电路和显示面板
CN111710305B (zh) 2020-06-09 2021-09-24 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN112509531A (zh) * 2020-12-04 2021-03-16 武汉华星光电技术有限公司 一种集成栅极驱动电路及显示装置
CN113077741B (zh) * 2021-03-16 2022-05-17 武汉华星光电技术有限公司 Goa电路及显示面板
CN113643669B (zh) * 2021-08-03 2022-09-27 武汉华星光电技术有限公司 Goa电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104318908A (zh) * 2014-10-22 2015-01-28 友达光电股份有限公司 一种可增强电路驱动能力的栅极驱动电路
CN105469766A (zh) * 2016-01-04 2016-04-06 武汉华星光电技术有限公司 Goa电路
US20170184888A1 (en) * 2014-05-07 2017-06-29 Sharp Kabushiki Kaisha Liquid crystal display device
CN107342049A (zh) * 2017-08-30 2017-11-10 上海天马有机发光显示技术有限公司 显示面板和显示面板的驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170184888A1 (en) * 2014-05-07 2017-06-29 Sharp Kabushiki Kaisha Liquid crystal display device
CN104318908A (zh) * 2014-10-22 2015-01-28 友达光电股份有限公司 一种可增强电路驱动能力的栅极驱动电路
CN105469766A (zh) * 2016-01-04 2016-04-06 武汉华星光电技术有限公司 Goa电路
CN107342049A (zh) * 2017-08-30 2017-11-10 上海天马有机发光显示技术有限公司 显示面板和显示面板的驱动方法

Also Published As

Publication number Publication date
CN108091308A (zh) 2018-05-29
CN108091308B (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
WO2019109454A1 (zh) 一种 goa 电路
WO2018120303A1 (zh) 一种igzo薄膜晶体管的goa电路及显示装置
WO2017197687A1 (zh) 一种cmos goa电路结构及液晶显示面板
WO2016074269A1 (zh) 一种扫描驱动电路
WO2018053957A1 (zh) 扫描驱动电路及显示装置
WO2018192026A1 (zh) 扫描驱动电路
WO2017049659A1 (zh) 一种goa电路、显示装置和goa电路的驱动方法
WO2017075843A1 (zh) 一种扫描驱动装置
WO2019037232A1 (zh) 一种 oled 像素电路及减缓 oled 器件老化的方法
WO2016074283A1 (zh) 用于液晶显示的goa电路及液晶显示装置
WO2017000359A1 (zh) 一种扫描驱动电路
WO2019010765A1 (zh) 一种 amoled 像素驱动电路及像素驱动方法
WO2019100525A1 (zh) 一种 goa 电路及嵌入式触控显示面板
WO2016065657A1 (zh) 阵列基板行驱动电路及液晶显示装置
WO2016074303A1 (zh) 一种扫描驱动电路
WO2017045215A1 (zh) 一种液晶显示装置及其栅极驱动电路
WO2016192176A1 (zh) 一种扫描驱动电路
WO2017045220A1 (zh) 一种goa电路及液晶显示器
WO2018018723A1 (zh) 扫描驱动电路及具有该电路的平面显示装置
WO2016090670A1 (zh) 一种扫描驱动电路
WO2017197686A1 (zh) Goa 驱动电路
WO2017049687A1 (zh) 一种goa电路、显示装置和goa电路的驱动方法
WO2017020327A1 (zh) 一种扫描驱动电路
WO2017049742A1 (zh) 一种goa电路及其驱动方法、液晶显示器
WO2018120316A1 (zh) 一种goa电路以及液晶显示器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18886667

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18886667

Country of ref document: EP

Kind code of ref document: A1