WO2019024340A1 - 一种应力传感器结构及其制作方法 - Google Patents

一种应力传感器结构及其制作方法 Download PDF

Info

Publication number
WO2019024340A1
WO2019024340A1 PCT/CN2017/112857 CN2017112857W WO2019024340A1 WO 2019024340 A1 WO2019024340 A1 WO 2019024340A1 CN 2017112857 W CN2017112857 W CN 2017112857W WO 2019024340 A1 WO2019024340 A1 WO 2019024340A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
piezoresistive layer
piezoresistive
substrate
insulating layer
Prior art date
Application number
PCT/CN2017/112857
Other languages
English (en)
French (fr)
Inventor
尹雯
杨恒
豆传国
张文奇
林挺宇
曹立强
Original Assignee
华进半导体封装先导技术研发中心有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华进半导体封装先导技术研发中心有限公司 filed Critical 华进半导体封装先导技术研发中心有限公司
Priority to US16/304,730 priority Critical patent/US11067459B1/en
Publication of WO2019024340A1 publication Critical patent/WO2019024340A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/18—Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes

Definitions

  • This patent proposes a new structure of sidewall double-layer polysilicon sensor and a new processing method thereof.
  • a polysilicon stress sensor insulated from a silicon substrate can be fabricated on the sidewall of the TSV.
  • the embodiment of the invention provides a stress sensor structure and a manufacturing method thereof, so as to solve the defect that the existing stress sensor has low measurement accuracy.
  • a second aspect of the present invention provides a method of fabricating a stress sensor structure, including: lining a first surface of the bottom forming a blind hole; a first piezoresistive layer formed on a sidewall of the blind hole; a second insulating layer formed on a surface of the first piezoresistive layer, a bottom of the second insulating layer being higher than a bottom of the first piezoresistive layer; a second piezoresistive layer formed on a sidewall of the blind via, the second piezoresistive layer being connected to a bottom of the first piezoresistive layer;
  • the first surface is provided with a first electrode connected to the first piezoresistive layer, and a second electrode connected to the second piezoresistive layer is disposed on the first surface of the substrate.
  • the method further comprises: filling the blind hole with a conductive metal.
  • the first piezoresistive layer and the second piezoresistive layer are separated by the second insulating layer and are only connected at the bottom, so that when a voltage is applied to the first electrode and the second electrode, the current is Flowing through the first electrode, the first piezoresistive layer, the second piezoresistive layer and the second electrode in sequence, since the first piezoresistive layer and the second piezoresistive layer have a piezoresistive effect, therefore, through the first electrode and the first
  • the resistance measured by the application of the voltage to the two electrodes can be used to characterize the stress of the TSV structure, especially the axial stress, which in turn can be used to measure the stress of the TSV structure.
  • Figure 10 is a view showing the position of the first electrode and the second electrode on the first surface of the substrate
  • the first piezoresistive layer 30 and the second piezoresistive layer 50 are polysilicon.
  • the piezoresistive layer formed by polysilicon is relatively uniform, so that the measurement accuracy of the polysilicon stress sensor is greater than that of the stress sensor prepared by other materials.
  • the polysilicon can withstand higher temperatures, so that the conductive metal can be filled in the blind via to form the conductive pillar without being affected by the temperature of the conductive metal, thereby avoiding the stress sensor measurement error caused thereby.
  • 40 is a second insulating layer.
  • the portion of the second insulating layer 40 at the bottom of the blind via is higher than the portion of the first piezoresistive layer 30 at the bottom of the blind via, thereby exposing the first piezoresistive layer 30.
  • Another embodiment of the present invention provides a method for fabricating a stress sensor structure for fabricating the stress sensor structure of the first embodiment.
  • the method comprises the following steps:
  • the photoresist is a negative thin photoresist
  • the negative photoresist is fixed after exposure, and the photoresist in the opaque region is removed during development, and the photoresist in the blind via is poor in light transmittance of the thin adhesive.
  • the photoresist is deposited so thick that the photoresist in the light-transmissive area at the edge of the blind hole will remain only on the surface, and the rest will also be removed during development.
  • the use of a negative thin photoresist method avoids the problem of scattering causing inaccurate bottom dimensions.
  • the opening area of the blind hole of this step is smaller than the opening area of the blind hole in step S205, and thus the second predetermined area is smaller than the first predetermined area.
  • the photoresist is a negative thin photoresist
  • the negative photoresist is fixed after exposure, and the photoresist in the opaque region is removed during development, and the photoresist in the blind via is poor in light transmittance of the thin adhesive.
  • the photoresist is deposited so thick that the photoresist in the light-transmissive area at the edge of the blind hole will remain only on the surface, and the rest will also be removed during development.
  • the use of a negative thin photoresist method can avoid the problem that ultraviolet light hardly penetrates the photoresist accumulated in the blind via when the positive photoresist is exposed.
  • the third insulating layer may not cover the bottom of the blind via.
  • a third insulating layer may be formed on both the sidewall and the bottom of the blind via.
  • Step S210 filling the blind holes with a conductive metal.
  • Step S211 thinning the second surface of the substrate to expose the first piezoresistive layer or the filled conductive metal.
  • the second surface is disposed opposite the first surface.
  • the blind via becomes a through hole penetrating the first surface and the second surface, and the bottom of the first insulating layer 20 is removed to expose the first piezoresistive layer 30 or
  • the filled conductive metal forms a TSV via structure.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)

Abstract

一种应力传感器结构及其制作方法，其中应力传感器结构包括：衬底（10）；盲孔，设置在衬底的第一表面；第一压阻层（30）和第二压阻层（50），设置于盲孔侧表面，第一压阻层和第二压阻层在各层的底部连接；第一压阻层和第二压阻层由具有压阻效应的材质形成；第二绝缘层（40），设置于第一压阻层和第二压阻层之间；第一电极（70），设置于衬底的第一表面，与第一压阻层连接；第二电极（80），设置于衬底的第一表面，与第二压阻层连接。通过在第一电极和第二电极外加电压的方式所测得的电阻可以用于表征TSV结构的应力，尤其是轴向应力，进而应力传感器可以用于测量TSV结构的应力。

Description

一种应力传感器结构及其制作方法 技术领域
本发明涉及半导体技术领域，具体涉及一种应力传感器结构及其制作方法。
背景技术
硅通孔互连(英文全称：Through Silicon Via，简称：TSV)技术是实现芯片各层垂直互连的先进封装技术。通过垂直互连，可缩短信息流通的距离，提高芯片工作频率，降低芯片功耗、提高芯片封装集成度。TSV结构已经在成像传感器、高速逻辑存储芯片、多核处理器等方面得到广泛应用。
典型的TSV结构是通过导电金属柱(如铜柱)穿通衬底(如硅片)连接芯片各层。一方面，由于导电金属和衬底的热膨胀系数差异较大；另一方面，受TSV结构的制作工艺的影响，TSV结构会有较大的热应力。较大热应力会显著影响集成电路芯片的性能，例如单晶硅部分晶向的载流子迁移率是应力的函数；较大热应力也会对TSV结构的可靠性产生严重的影响。因此，测量TSV结构的应力，并研究TSV结构的制作工艺对热应力的影响是提高集成电流芯片性能及可靠性的重要方法。
中国专利文献(CN 104724662 A)公开了一种多晶硅应力传感器及其制作方法。该方法先在硅衬底表面形成具有第一深度的硅孔结构；然后在硅衬底表面及硅孔结构表面形成的第一阻挡层，再去除硅孔结构底部的第一阻挡层并将硅孔结构刻蚀至第二深度；在第一阻挡层表面、硅孔结构的下部侧壁及底部形成多晶硅层。该方法制作得到的应力传感器利用硅衬底作为力敏电阻的一个电极，通过硅衬底与多晶硅层之间电阻的变化测量TSV结构的应力。然而，该应力传感器的测量精度受硅衬底的影响较大，衬底必须使用与多晶硅掺杂类型相同的重掺杂硅片才能够获得较为精确的 测量结果。由此可见，该方法制作得到的应力传感器难以实现普通采用普通硅衬底所制作的TSV结构的应力测量。
中国专利文献(CN 106935526 A)公开了一种用于硅通孔互连的多晶硅应力传感器结构及其制备方法。该方法先在硅片衬底内形成环形深槽；并在深槽内两次填充多晶硅形成多晶硅应力传感器，避免了使用硅衬底作为应力传感器电极，提高了应力传感器测量精度，也解除了对硅片掺杂类型和浓度的限制，可实现普通硅片所制作的TSV结构轴向应力的测量。然而，该方法利用多晶硅填充环形深槽的技术要求高，一般难以实现无孔洞的填充，使得该方法制作形成的应力传感器中多晶硅分布不均匀，从而显著影响应力传感器的测量准确性；此外，由于具有这些孔洞的多晶硅层与TSV结构的导电金属柱相邻，因而很难通过非破坏性的测量方法检测到这些孔洞。
本专利提出了一种侧壁双层多晶硅传感器新结构及其加工新方法，可在TSV侧壁制作无孔洞的、与硅衬底绝缘的多晶硅应力传感器。
发明内容
有鉴于此，本发明实施例提供了一种应力传感器结构及其制作方法，以解决现有应力传感器测量精度不高的缺陷。
本发明第一方面提供了一种应力传感器结构，包括：衬底；盲孔，设置在所述衬底的第一表面；第一压阻层和第二压阻层，设置于所述盲孔侧表面，所述第一压阻层和所述第二压阻层在各层的底部连接；所述第一压阻层和所述第二压阻层由具有压阻效应的材质形成；第二绝缘层，设置于所述第一压阻层和所述第二压阻层之间；第一电极，设置于所述衬底的第一表面，与所述第一压阻层连接；第二电极，设置于所述衬底的第一表面，与所述第二压阻层连接。
可选地，所述第一压阻层与所述衬底之间还包括第一绝缘层。
可选地，在所述第二压阻层朝向所述盲孔的一侧还设置有第三绝缘层。
可选地，所述盲孔中填充有导电金属。
本发明第二方面提供了一种应力传感器结构的制作方法，包括：在衬 底的第一表面形成盲孔；在所述盲孔的侧壁上形成第一压阻层；在所述第一压阻层表面形成第二绝缘层，所述第二绝缘层的底部高于所述第一压阻层的底部；在所述盲孔的侧壁上形成第二压阻层，所述第二压阻层与所述第一压阻层的底部连接；所述衬底的第一表面设置与所述第一压阻层连接的第一电极，并在所述衬底的第一表面设置与所述第二压阻层连接的第二电极。
可选地，所述在所述盲孔的侧壁上形成第一压阻层；在所述第一压阻层表面形成第二绝缘层，所述第二绝缘层的底部高于所述第一压阻层的底部步骤，包括：在所述盲孔的侧壁及底部形成第一压阻层；在所述盲孔的侧壁及底部形成第二绝缘层；去除所述盲孔底部第一预定面积的所述第一压阻层和所述第二绝缘层，所述第一预定面积小于或等于所述盲孔的开口面积。
可选地，所述在所述盲孔的侧壁上形成第二压阻层，所述第二压阻层与所述第一压阻层的底部连接的步骤，包括：在所述盲孔的侧壁及底部形成第二压阻层；去除所述盲孔底部第二预定面积的所述第二压阻层，所述第二预定面积小于或等于所述盲孔的开口面积，并且所述第二预定面积小于所述第一预定面积。
可选地，所述在衬底的第一表面形成盲孔的步骤之后，所述在所述盲孔的侧壁上形成第一压阻层的步骤之前，还包括：在所述盲孔的侧壁及底部形成第一绝缘层。
可选地，所述在所述盲孔的侧壁上形成第二压阻层的步骤之后，还包括：在所述第二压阻层表面形成第三绝缘层。
可选地，所述在所述第二压阻层表面形成第三绝缘层的步骤之后，还包括：在所述盲孔中填充导电金属。
本发明实施例所提供的应力传感器结构，第一压阻层和第二压阻层通过第二绝缘层隔离开，仅在底部连接，从而在第一电极和第二电极外加电压时，电流会依次流经第一电极、第一压阻层、第二压阻层和第二电极，由于第一压阻层和第二压阻层具有压阻效应，因此，通过在第一电极和第 二电极外加电压的方式所测得的电阻可以用于表征TSV结构的应力，尤其是轴向应力，进而该应力传感器可以用于测量TSV结构的应力。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了在衬底表面形成盲孔的示意图；
图2示出了在盲孔的侧壁上形成第一压阻层的示意图；
图3示出了在第一压阻层表面形成第二绝缘层的示意图；
图4示出了采用光刻胶去除盲孔底部的第一压阻层和第二绝缘层的示意图；
图5示出了采用光刻胶去除盲孔底部第一压阻层和第二绝缘层之后所形成的结构示意图；
图6示出了在盲孔的侧壁及底部形成第二压阻层的示意图；
图7示出了采用光刻胶去除盲孔底部第二压阻层之后所形成的结构示意图；
图8示出了在第二压阻层表面形成第三绝缘层并且设置第一电极和第二电极后的示意图；
图9示出了衬底第一表面上第一绝缘层、第二绝缘层和第三绝缘层的示意图；
图10示出了衬底第一表面上的第一电极和第二电极的位置示意图；
图11示出了在盲孔中填充导电金属的示意图；
图12示出了对衬底的第二表面进行减薄后的示意图。
具体实施方式
为了使本发明的目的、优点、制备方法更加清楚，下面将结合附图对本发明的实施示例进行详细描述，所述实施例的示例在附图中示出，其中附图中部分结构直接给出了优选的结构材料，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。需要说明的是，参考附图描述的实施例是示例性的，实施例中表明的结构材料也是示例性的，仅用于解 释本发明，而不能解释为对本发明的限制，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种应力传感器结构。如图8所示，该应力传感器包括衬底10和设置在衬底的第一表面的盲孔。
在盲孔侧表面设置有第一压阻层30和第二压阻层50，第一压阻层30和第二压阻层50在各层的底部连接。第一压阻层30和第二压阻层50之间设置有第二绝缘层40。第一压阻层30和第二压阻层50由具有压阻效应的材质形成。
可选地，第一压阻层30和第二压阻层50为多晶硅。多晶硅所形成的压阻层较为均匀，使得多晶硅应力传感器的测量精度大于其他材质所制备的应力传感器。此外，多晶硅能够耐受较高的温度，从而可以在盲孔内填充导电金属以形成导电柱时不受导电金属温度的影响，进而避免由此所导致的应力传感器测量误差。
在衬底的第一表面设置有第一电极70，与第一压阻层30连接。在衬底的第一表面还设置有第二电极80，与第二压阻层50连接。
可选地，第一压阻层30与衬底10之间还包括第一绝缘层20，以防止衬底10(例如衬底10为硅衬底)对应力传感器测量精度有影响。
可选地，在第二压阻层50朝向盲孔的一侧还设置有第三绝缘层60，以使第二压阻层50与盲孔内将填充的导电金属隔离。
作为本实施例的一种可选实施方式，盲孔中填充有导电金属，例如铜。
进一步地，还可以对衬底10的第二表面(与第一表面相对)进行减薄至露出所填充的导电金属，从而形成TSV通孔结构。
采用上述应力传感器测量某个结构(例如在盲孔内填充导电金属)或某个步骤(例如退火)所带来的应力时，在该结构形成之前或者该步骤执行之前，先通过在第一电极和第二电极间加以电压的方式测量得到第一电 阻；然后形成该结构或者执行该步骤，再通过同样的方式(即在第一电极和第二电极之间加以电压)测量得到第二电阻。根据第一电阻与第二电阻之间的差值确定该结构或该步骤所带来的应力。
可选地，测量第一电极和第二电极之间电阻的方法可以采用惠斯顿电桥法。
上述应力传感器结构，第一压阻层和第二压阻层通过第二绝缘层隔离开，仅在底部连接，从而在第一电极和第二电极外加电压时，电流会依次流经第一电极、第一压阻层、第二压阻层和第二电极，由于第一压阻层和第二压阻层具有压阻效应，因此，通过在第一电极和第二电极外加电压的方式所测得的电阻可以用于表征TSV结构的应力，尤其是轴向应力。由此可见，上述应力传感器可以用于测量TSV结构的应力。
实施例二
本发明实施例提供了一种应力传感器结构的制作方法，用于制作实施例一所述的应力传感器结构。该方法包括如下步骤：
步骤S101：在衬底的第一表面形成盲孔。
步骤S102：在盲孔的侧壁上形成第一压阻层。
如图2所示，10为衬底，30为第一压阻层。当衬底10与第一压阻层30绝缘效果较好时，第一压阻层30可以直接形成于衬底表面；当衬底10为硅衬底时，为了应力传感器不受衬底的影响，可以在第一压阻层30与衬底10表面设置绝缘层。
步骤S103：在第一压阻层表面形成第二绝缘层，第二绝缘层的底部高于第一压阻层的底部。
如图3所示，40为第二绝缘层。第二绝缘层40位于盲孔底部的部分高于第一压阻层30位于盲孔底部的部分，从而露出第一压阻层30。
步骤S104：在盲孔的侧壁上形成第二压阻层，第二压阻层与第一压阻层的底部连接。
如图7所示，50为第二压阻层。第二压阻层50位于盲孔底部的部分与第一压阻层30位于盲孔底部的部分连接。需要补充说明的是，第一压阻层 30与第二压阻层50可以在盲孔的底部连接，也可以在盲孔侧壁的中部及侧壁的其他位置连接，本申请对此不作限定。所测得的应力为盲孔上表面至连接位置处(第一压阻层和第二压阻层的连接位置)的平均应力。
步骤S105：衬底的第一表面设置与第一压阻层连接的第一电极，并在衬底的第一表面设置与第二压阻层连接的第二电极。
如图8所示，70是与第一压阻层30连接的第一电极，80是与第二压阻层50连接的第二电极。
上述应力传感器的制作方法，由于第一压阻层和第二压阻层是在盲孔内壁表面制作的，而并非填充环形深槽形成的，因此制作方法简单，所形成的压阻层较为均匀，并且第一压阻层与第二压阻层间没有孔洞；解除了对硅片掺杂类型和浓度的限制，可实现普通硅片所制作的TSV结构轴向应力的测量。
实施例三
本发明实施例提供了另一种应力传感器结构的制作方法，用于制作实施例一所述的应力传感器结构。该方法包括如下步骤：
步骤S201：在衬底的第一表面形成盲孔。
可以采用干法刻蚀工艺或者湿法刻蚀工艺刻蚀衬底，从而形成盲孔。
步骤S202：在盲孔的侧壁及底部形成第一绝缘层。
如图1所示，10为衬底，20为第一绝缘层，盲孔设置于衬底10的第一表面，第一绝缘层20覆盖盲孔的侧壁及底部。为了便于执行该工艺步骤，第一绝缘层20还可以覆盖到衬底第一表面上盲孔周围区域。第一绝缘层20可以为氧化硅或者氮化硅，也可以为氧化硅与氮化硅的叠层结构。可以采用热氧化法或者LPCVD(英文全称：Low Pressure Chemical Vapor Deposition，中文：低压力化学气相沉积法)形成第一绝缘层20。
步骤S203：在盲孔的侧壁及底部形成第一压阻层。第一压阻层由具有压阻效应的材质形成。
如图2所示，30为第一压阻层。该第一压阻层30覆盖盲孔底部的全部。为了便于执行该工艺步骤，第一压阻层30还可以覆盖到盲孔第一表面或第 一绝缘层上盲孔周围区域。可以采用LPCVD形成第一压阻层30。
步骤S204：在盲孔的侧壁及底部形成第二绝缘层。
如图3所示，40为第二绝缘层。该第二绝缘层40覆盖盲孔底部的全部为了便于执行该工艺步骤，第二绝缘层40还可以覆盖到衬底第一表面上盲孔周围区域。第二绝缘层40可以为氧化硅或者氮化硅，也可以为氧化硅与氮化硅的叠层结构。可以采用热氧化法或者LPCVD形成第二绝缘层40。
步骤S205：去除盲孔底部第一预定面积的第一压阻层和第二绝缘层，第一预定面积小于或等于盲孔的开口面积。
如图5所示，去除盲孔底部的第一压阻层30和第二绝缘层40后得到如图5所示的盲孔结构。当第一预定面积小于盲孔的开口面积时，第一压阻层30和第二绝缘层40均会向盲孔中心突出，并且会露出第一压阻层30，如图5所示；当第一预定面积等于盲孔的开口面积时，第二绝缘层40仅存留侧壁，并不向盲孔中心突出，而第一压阻层30则向盲孔的中心突出并露出第一压阻层30。
由于盲孔的深宽比可达10:1，常规光刻等工艺难以实现步骤S205，可以采用如图4所示的方法去除盲孔底部的第一压阻层30和第二绝缘层40。
如图4所示，在衬底第一表面及盲孔内涂布光刻胶01，02为光刻版，03为光刻版上的透光或不透光区域，其面积与第一预定面积相等，或者略小于第一预定面积(尺寸差大于光刻对准差)。曝光时03区域所对应的光刻胶被清除掉，在此基础上，以剩余的光刻胶作为掩膜层对盲孔底部进行刻蚀，例如可以采用深反应离子刻蚀法、离子轰击法。光刻胶01可以为干膜光刻胶或者负性光刻胶。
当光刻胶为负性薄光刻胶时，曝光后负性光刻胶固话，不透光区域的光刻胶会在显影时去除，由于薄胶透光性差而盲孔内光刻胶堆积得很厚，盲孔边缘的透光区域的光刻胶仅表面薄层会保留，其余同样会在显影时被去除。采用负性薄光刻胶的方法可以避免散射引起底部尺寸不准确的问题。
步骤S206：在盲孔的侧壁及底部形成第二压阻层。第二压阻层由具有压阻效应的材质形成。
如图6所示，50为第二压阻层。该第二压阻层50可以覆盖盲孔底部的全部，也可以仅覆盖盲孔底部的边缘，本申请对此不做限定。为了便于执行该工艺步骤，第二压阻层50还可以覆盖到衬底第一表面上盲孔周围区域。可以采用LPCVD形成第二压阻层50。
由于步骤205之后，盲孔底部的第一压阻层30已露出，因此步骤S206所形成的第二压阻层50必然会与第一压阻层30连接。
步骤S207：去除盲孔底部第二预定面积的第二压阻层，第二预定面积小于或等于盲孔的开口面积，并且第二预定面积小于第一预定面积。
需要强调的是，该步骤的盲孔的开口面积小于步骤S205中盲孔的开口面积，因此第二预定面积小于第一预定面积。
当第二预定面积小于盲孔的开口面积时，第二压阻层50向盲孔中心突出，如图7所示；当第二预定面积等于盲孔的开口面积时，第二压阻层50并不向盲孔中心突出。
可以采用如图4所示的方法去除盲孔底部的第二压阻层50，即先在衬底第一表面及盲孔内涂布光刻胶01，02为光刻版，03为光刻版上的透光或不透光区域，其面积与第二预定面积相等，或者略小于第二预定面积(尺寸差大于光刻对准差)。曝光时03区域所对应的光刻胶被清除掉，在此基础上，以剩余的光刻胶作为掩膜层对盲孔底部进行刻蚀，例如可以采用深反应离子刻蚀法、离子轰击法。光刻胶01可以为干膜光刻胶或者负性薄光刻胶。
当光刻胶为负性薄光刻胶时，曝光后负性光刻胶固话，不透光区域的光刻胶会在显影时去除，由于薄胶透光性差而盲孔内光刻胶堆积得很厚，盲孔边缘的透光区域的光刻胶仅表面薄层会保留，其余同样会在显影时被去除。采用负性薄光刻胶的方法可以避免正性光刻胶曝光时紫外光难以穿透盲孔中堆积的光刻胶的问题。
去除盲孔底部的第二压阻层可以减少不必要的压阻层面积，从而减小寄生电容。需要补充说明的是，本发明实施例所提供的制作方法也可以不用去除盲孔底部的第二压阻层。
步骤S208：在第二压阻层表面形成第三绝缘层。
如图8所示，60为第三绝缘层。由于步骤S208之前，仅在盲孔的侧壁存留有第二压阻层50，因此步骤S208所形成的第三绝缘层也仅是在盲孔的侧壁。具体可以先在盲孔的侧壁及底部形成第三绝缘层，然后在去除盲孔底部的绝缘层。第三绝缘层60可以为氧化硅或者低应力氮化硅，也可以为氧化硅与氮化硅的叠层结构。可以采用热氧化法或者LPCVD形成第三绝缘层60。
由于在步骤S208之前盲孔的底部为第一绝缘层，因此第三绝缘层可以不覆盖盲孔的底部。或者，作为步骤S208的一种变形，为了便于执行该工艺步骤，可以在盲孔的侧壁及底部均形成第三绝缘层。
步骤S209：衬底的第一表面设置与第一压阻层连接的第一电极，并在衬底的第一表面设置与第二压阻层连接的第二电极。
如图8所示，70是与第一压阻层30连接的第一电极，80是与第二压阻层50连接的第二电极。
形成第一电极和第二电极的方法可以是先通过光刻或者腐蚀的方法在衬底表面形成接触窗口，然后在接触窗口的位置采用铝溅射方法和湿法腐蚀方法形成第一电极和第二电极。
图9示出了衬底第一表面上第一绝缘层20、第二绝缘层40和第三绝缘层60的示意图，其中，虚线圆圈为盲孔开口。需要指出的是，各绝缘层可以有多种形状；各层大小及覆盖关系也可以为其他不同情形，只需第一绝缘层20隔离衬底10和第一压阻层30、第二绝缘层40隔离第一压阻层30和第二压阻层50、第三绝缘层60能够隔离盲孔中所填充的导电金属与第二压阻层50即可。图9仅仅示出了各绝缘层的一种形状设计、一种覆盖关系，即第三绝缘层覆盖60覆盖在第二绝缘层40之上，第二绝缘层40覆盖在第一绝缘层20之上。图10示出了衬底第一表面上的第一电极和第二电极的位置示意图。
步骤S210：在盲孔中填充导电金属。
如图11所示，90为导电金属。该导电金属可以为铜。
步骤S211：对衬底的第二表面进行减薄至露出第一压阻层或所填充的导电金属。该第二表面与第一表面相对设置。
如图12所示，对第二表面减薄后，盲孔变为贯通第一表面和第二表面的通孔，此时第一绝缘层20的底部被去除，露出第一压阻层30或所填充的导电金属，形成TSV通孔结构。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

  1. 一种应力传感器结构，其特征在于，包括：
    衬底；
    盲孔，设置在所述衬底的第一表面；
    第一压阻层和第二压阻层，设置于所述盲孔侧表面，所述第一压阻层和所述第二压阻层在各层的底部连接；所述第一压阻层和所述第二压阻层由具有压阻效应的材质形成；
    第二绝缘层，设置于所述第一压阻层和所述第二压阻层之间；
    第一电极，设置于所述衬底的第一表面，与所述第一压阻层连接；
    第二电极，设置于所述衬底的第一表面，与所述第二压阻层连接。
  2. 根据权利要求1所述的应力传感器结构，其特征在于，所述第一压阻层与所述衬底之间还包括第一绝缘层。
  3. 根据权利要求1所述的应力传感器结构，其特征在于，在所述第二压阻层朝向所述盲孔的一侧还设置有第三绝缘层。
  4. 根据权利要求3所述的应力传感器结构，其特征在于，所述盲孔中填充有导电金属。
  5. 一种应力传感器结构的制作方法，其特征在于，包括：
    在衬底的第一表面形成盲孔；
    在所述盲孔的侧壁上形成第一压阻层；
    在所述第一压阻层表面形成第二绝缘层，所述第二绝缘层的底部高于所述第一压阻层的底部；
    在所述盲孔的侧壁上形成第二压阻层，所述第二压阻层与所述第一压阻层的底部连接；
    所述衬底的第一表面设置与所述第一压阻层连接的第一电极，并在所述衬底的第一表面设置与所述第二压阻层连接的第二电极。
  6. 根据权利要求5所述的应力传感器结构的制作方法，其特征在于，所述在所述盲孔的侧壁上形成第一压阻层；在所述第一压阻层表面形成第二绝缘层，所述第二绝缘层的底部高于所述第一压阻层的底部步骤，包括：
    在所述盲孔的侧壁及底部形成第一压阻层；
    在所述盲孔的侧壁及底部形成第二绝缘层；
    去除所述盲孔底部第一预定面积的所述第一压阻层和所述第二绝缘层，所述第一预定面积小于或等于所述盲孔的开口面积。
  7. 根据权利要求5所述的应力传感器结构的制作方法，其特征在于，所述在所述盲孔的侧壁上形成第二压阻层，所述第二压阻层与所述第一压阻层的底部连接的步骤，包括：
    在所述盲孔的侧壁及底部形成第二压阻层；
    去除所述盲孔底部第二预定面积的所述第二压阻层，所述第二预定面积小于或等于所述盲孔的开口面积，并且所述第二预定面积小于所述第一预定面积。
  8. 根据权利要求5所述的应力传感器结构的制作方法，其特征在于，所述在衬底的第一表面形成盲孔的步骤之后，所述在所述盲孔的侧壁上形成第一压阻层的步骤之前，还包括：
    在所述盲孔的侧壁及底部形成第一绝缘层。
  9. 根据权利要求5所述的应力传感器结构的制作方法，其特征在于，所述在所述盲孔的侧壁上形成第二压阻层的步骤之后，还包括：
    在所述第二压阻层表面形成第三绝缘层。
  10. 根据权利要求9所述的应力传感器结构的制作方法，其特征在于，所述在所述第二压阻层表面形成第三绝缘层的步骤之后，还包括：
    在所述盲孔中填充导电金属。
PCT/CN2017/112857 2017-08-03 2017-11-24 一种应力传感器结构及其制作方法 WO2019024340A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/304,730 US11067459B1 (en) 2017-08-03 2017-11-24 Stress sensor structure and a manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710659009.7 2017-08-03
CN201710659009.7A CN107564890B (zh) 2017-08-03 2017-08-03 一种应力传感器结构及其制作方法

Publications (1)

Publication Number Publication Date
WO2019024340A1 true WO2019024340A1 (zh) 2019-02-07

Family

ID=60975013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/112857 WO2019024340A1 (zh) 2017-08-03 2017-11-24 一种应力传感器结构及其制作方法

Country Status (3)

Country Link
US (1) US11067459B1 (zh)
CN (1) CN107564890B (zh)
WO (1) WO2019024340A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800003693A1 (it) * 2018-03-16 2019-09-16 St Microelectronics Srl Sensore di sforzi, sistema di monitoraggio di integrita' strutturale per costruzioni e processo di fabbricazione di un sensore di sforzi
CN115420952B (zh) * 2022-11-04 2023-03-24 之江实验室 高温压阻特性测量平台和方法
CN117153780B (zh) * 2023-10-26 2024-01-30 甬矽电子(宁波)股份有限公司 硅穿孔结构的制备方法和硅穿孔结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104724662A (zh) * 2013-12-19 2015-06-24 中国科学院上海微系统与信息技术研究所 一种多晶硅应力传感器及其制作方法
CN104819789A (zh) * 2015-02-10 2015-08-05 华进半导体封装先导技术研发中心有限公司 一种应力传感器及制作方法
CN106935526A (zh) * 2015-12-31 2017-07-07 中国科学院上海微系统与信息技术研究所 用于硅通孔互连的多晶硅应力传感器结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371527A (en) * 1991-04-25 1994-12-06 Hewlett-Packard Company Orificeless printhead for an ink jet printer
JP5369887B2 (ja) * 2008-10-24 2013-12-18 セイコーエプソン株式会社 電子部品用パッケージ、圧電デバイスおよびその製造方法
TWI500132B (zh) * 2010-11-23 2015-09-11 Xintec Inc 半導體裝置之製法、基材穿孔製程及其結構
KR20130016647A (ko) * 2011-08-08 2013-02-18 삼성전기주식회사 초음파 센서
JP6049321B2 (ja) * 2012-06-22 2016-12-21 キヤノン株式会社 液体吐出ヘッドの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104724662A (zh) * 2013-12-19 2015-06-24 中国科学院上海微系统与信息技术研究所 一种多晶硅应力传感器及其制作方法
CN104819789A (zh) * 2015-02-10 2015-08-05 华进半导体封装先导技术研发中心有限公司 一种应力传感器及制作方法
CN106935526A (zh) * 2015-12-31 2017-07-07 中国科学院上海微系统与信息技术研究所 用于硅通孔互连的多晶硅应力传感器结构及其制备方法

Also Published As

Publication number Publication date
US11067459B1 (en) 2021-07-20
CN107564890A (zh) 2018-01-09
US20210223122A1 (en) 2021-07-22
CN107564890B (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
CN103378082B (zh) 石墨烯压力传感器
TWI669765B (zh) 使用背面補償結構的晶圓平整度控制
WO2019024340A1 (zh) 一种应力传感器结构及其制作方法
TWI713219B (zh) 半導體元件及其製作方法
JP5933480B2 (ja) 半導体圧力センサおよびその製造方法
WO2023087808A1 (zh) 半导体器件及其制造方法
US9766195B2 (en) Integrated circuit with sensor and method of manufacturing such an integrated circuit
JP2010203784A (ja) 半導体圧力センサおよびその製造方法
TWI557914B (zh) Semiconductor element and manufacturing method thereof
JP2593524B2 (ja) 半導体装置の製造方法
JP4466213B2 (ja) 固体撮像装置の製造方法
JP4168497B2 (ja) 半導体力学量センサの製造方法
JP2011176047A (ja) 半導体装置及びその製造方法
JP3175715B2 (ja) 半導体装置及びその製造方法
JPH06213747A (ja) 容量型半導体センサ
JPH07142572A (ja) 半導体装置の製造方法
JP2002156356A (ja) 半導体化学センサ及びその製造方法
JP2016051754A (ja) 半導体装置の製造方法
KR100672174B1 (ko) 반도체 소자의 정렬키 형성 방법
JP2013187512A (ja) 半導体装置
CN215338609U (zh) 一种红外热电堆传感装置
TWI764376B (zh) 檢測結構及其製造方法，利用檢測結構的半導體結構檢測方法
JP2576245B2 (ja) 半導体圧力センサの製造方法
JP2009092669A (ja) 半導体圧力センサの製造方法
TWI575651B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17920466

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17920466

Country of ref document: EP

Kind code of ref document: A1