WO2019019428A1 - 柔性oled阵列基板及其制作方法 - Google Patents

柔性oled阵列基板及其制作方法 Download PDF

Info

Publication number
WO2019019428A1
WO2019019428A1 PCT/CN2017/106625 CN2017106625W WO2019019428A1 WO 2019019428 A1 WO2019019428 A1 WO 2019019428A1 CN 2017106625 W CN2017106625 W CN 2017106625W WO 2019019428 A1 WO2019019428 A1 WO 2019019428A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gate insulating
interlayer dielectric
insulating layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/106625
Other languages
English (en)
French (fr)
Inventor
白思航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of WO2019019428A1 publication Critical patent/WO2019019428A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Definitions

  • the present invention relates to the field of flexible display panels, and in particular to a flexible OLED array substrate and a method of fabricating the same.
  • Flexible OLED The display panel has become a hot topic in the next generation of display technology due to its advantages of thinness, flexibility, flexibility, and foldability.
  • Flexible OLED for flexible OLED display panels for better flexibility The array substrate replaces the ultra-thin metal sheet with a flexible material substrate to obtain a better flexibility.
  • the existing flexible OLED array substrate has many inorganic film layers, and the difference in stress between the inorganic film layers may cause the inorganic film layer to fall off and be flexible.
  • the warpage of the OLED array substrate which in turn affects the service life and stability of the flexible OLED display panel.
  • Simultaneous flexible OLED The organic film layer in the array substrate is also susceptible to crack formation after being bent a plurality of times, thereby destroying the structure of the device in the flexible OLED display panel. Therefore existing flexible OLED The display panel has poor stability and a short service life.
  • An object of the present invention is to provide a flexible OLED capable of improving the stability and service life of a corresponding flexible OLED display panel.
  • the array substrate and the manufacturing method thereof are used to solve the technical problem that the existing flexible OLED display panel has poor use stability and short service life.
  • Embodiments of the present invention provide a flexible OLED array substrate, including:
  • a barrier layer disposed on the flexible substrate for blocking external moisture and oxygen
  • a buffer layer disposed on the barrier layer
  • An active layer disposed on the buffer layer including a channel located in a middle portion of the active layer, a source doped layer on a side of the active layer, and a drain located on the other side of the active layer Polar doped layer
  • a first gate insulating layer disposed on the buffer layer and the active layer
  • a second gate insulating layer disposed on the first gate insulating layer and the first gate, wherein the second gate insulating layer is provided with a first through to the first gate insulating layer a gate insulating layer etching hole and a second gate insulating layer etching hole penetrating to the buffer layer;
  • first interlayer dielectric layer disposed on the second gate insulating layer and the second gate;
  • the first interlayer dielectric layer is provided with a through-first gate insulating layer Etching a first interlayer dielectric layer etching hole and a second interlayer dielectric layer etching hole penetrating to the buffer layer;
  • a second interlayer dielectric layer disposed on the first interlayer dielectric layer, wherein the second interlayer dielectric layer is provided with a source electrode penetrating to the source doping layer and passing through a drain electrode of the drain doped layer;
  • a passivation layer disposed on the second interlayer dielectric layer, the passivation layer being provided with a metal anode penetrating to the source electrode;
  • a pixel defining layer disposed on the passivation layer
  • a projection of the first interlayer dielectric layer etched hole on a plane of the flexible substrate covers a projection of the etched hole of the first gate insulating layer on a plane of the flexible substrate;
  • a projection of the second interlayer dielectric layer etched hole on a plane of the flexible substrate covers a projection of the etched hole of the second gate insulating layer on a plane of the flexible substrate;
  • a projection of the first gate on a plane of the flexible substrate and a projection of the second gate on a plane of the flexible substrate substantially coincide.
  • each of the pixel regions on the second gate insulating layer is provided with at least two first gate insulating layer etching holes and at least two second gate insulating layer etching holes.
  • At least two of the first gate insulating layer etch holes are symmetrically disposed on both sides of the channel; at least two of the second gate insulating layer etch holes are symmetrically disposed on the channel On both sides.
  • each pixel region on the first interlayer dielectric layer is provided with at least two of the first interlayer dielectric layer etch holes and at least two of the second interlayer dielectric layers. Etched holes.
  • At least two of the first interlayer dielectric layer etch holes are symmetrically disposed on both sides of the channel; at least two of the second interlayer dielectric layer etch holes are symmetrically disposed on the Both sides of the channel.
  • Embodiments of the present invention provide a flexible OLED array substrate, including:
  • a barrier layer disposed on the flexible substrate for blocking external moisture and oxygen
  • a buffer layer disposed on the barrier layer
  • An active layer disposed on the buffer layer including a channel located in a middle portion of the active layer, a source doped layer on a side of the active layer, and a drain located on the other side of the active layer Polar doped layer
  • a first gate insulating layer disposed on the buffer layer and the active layer
  • a second gate insulating layer disposed on the first gate insulating layer and the first gate, wherein the second gate insulating layer is provided with a first through to the first gate insulating layer a gate insulating layer etching hole and a second gate insulating layer etching hole penetrating to the buffer layer;
  • first interlayer dielectric layer disposed on the second gate insulating layer and the second gate;
  • the first interlayer dielectric layer is provided with a through-first gate insulating layer Etching a first interlayer dielectric layer etching hole and a second interlayer dielectric layer etching hole penetrating to the buffer layer;
  • a second interlayer dielectric layer disposed on the first interlayer dielectric layer, wherein the second interlayer dielectric layer is provided with a source electrode penetrating to the source doping layer and passing through a drain electrode of the drain doped layer;
  • a passivation layer disposed on the second interlayer dielectric layer, the passivation layer being provided with a metal anode penetrating to the source electrode;
  • a pixel defining layer is disposed on the passivation layer.
  • each of the pixel regions on the second gate insulating layer is provided with at least two first gate insulating layer etching holes and at least two second gate insulating layer etching holes.
  • At least two of the first gate insulating layer etch holes are symmetrically disposed on both sides of the channel; at least two of the second gate insulating layer etch holes are symmetrically disposed on the channel On both sides.
  • each pixel region on the first interlayer dielectric layer is provided with at least two of the first interlayer dielectric layer etch holes and at least two of the second interlayer dielectric layers. Etched holes.
  • At least two of the first interlayer dielectric layer etch holes are symmetrically disposed on both sides of the channel; at least two of the second interlayer dielectric layer etch holes are symmetrically disposed on the Both sides of the channel.
  • a projection of the first interlayer dielectric layer etched hole on a plane of the flexible substrate covers a projection of the first gate insulating layer etched hole on a plane of the flexible substrate;
  • the projection of the interlayer dielectric etched hole on the plane of the flexible substrate covers the projection of the etched hole of the second gate insulating layer on the plane of the flexible substrate.
  • a projection of the first gate on a plane of the flexible substrate and a projection of the second gate on a plane of the flexible substrate substantially coincide.
  • the embodiment of the invention further provides a method for fabricating a flexible OLED array substrate, which includes:
  • An active layer is formed on the buffer layer, and a channel in a middle portion of the active layer, a source doped layer on one side of the active layer, and a drain doping on the other side of the active layer are formed Floor;
  • a pixel definition layer is formed on the passivation layer.
  • each of the pixel regions on the second gate insulating layer is provided with at least two first gate insulating layer etching holes and at least two second gate insulating layer etching holes.
  • At least two of the first gate insulating layer etch holes are symmetrically disposed on both sides of the channel; at least two of the second gate insulating layer etch holes are symmetrically disposed at the Said on both sides of the channel.
  • each of the pixel regions on the first interlayer dielectric layer is provided with at least two of the first interlayer dielectric layer etching holes and at least two of the second interlayer layers.
  • the electric layer etches the holes.
  • At least two of the first interlayer dielectric layer etch holes are symmetrically disposed on both sides of the channel; at least two of the second interlayer dielectric layer etch holes are symmetrically disposed On both sides of the channel.
  • a projection of the first interlayer dielectric layer etched hole on a plane of the flexible substrate covers a projection of the etched hole of the first gate insulating layer on a plane of the flexible substrate;
  • the projection of the second interlayer dielectric layer etched hole on the plane of the flexible substrate covers the projection of the etched hole of the second gate insulating layer on the plane of the flexible substrate.
  • Flexible OLED of the present invention The array substrate and the manufacturing method thereof, the first gate insulating layer etching hole and the second gate insulating layer etching hole on the second gate insulating layer; and the first interlayer dielectric layer on the first interlayer dielectric layer Etching holes and the arrangement of the etching holes of the second interlayer dielectric layer; improving the corresponding flexibility
  • the stability and service life of the OLED display panel are solved; the technical problems of the existing flexible OLED display panel with poor stability and short service life are solved.
  • FIG. 1 is a schematic structural view of a preferred embodiment of a flexible OLED array substrate of the present invention
  • FIG. 2 is a flow chart of a preferred embodiment of a method for fabricating a flexible OLED array substrate of the present invention
  • 3A to 3F are flexible OLEDs of the present invention
  • FIG. 1 is a flexible OLED of the present invention.
  • a schematic structural view of a preferred embodiment of the array substrate; the flexible OLED array substrate 100 of the preferred embodiment includes a flexible substrate 110, a barrier layer 120, a buffer layer 130, and an active layer 140.
  • the barrier layer 120 is disposed on the flexible substrate 110 for blocking external moisture and oxygen; the buffer layer 130 is disposed on the barrier layer 120; an active layer 140 is disposed on the buffer layer 130, including a channel 141 in the middle of the active layer 140, a source doping layer 142 on the side of the active layer 140, and an active layer a drain doping layer 143 on the other side; a first gate insulating layer 150 disposed on the buffer layer 130 and the active layer 140; and a first gate 160 disposed on the first gate insulating layer 150
  • the second gate insulating layer 170 is disposed on the first gate insulating layer 150 and the first gate 160, and the second gate insulating layer 170 is disposed on the first gate insulating layer 150.
  • the second gate electrode 180 is disposed on the second gate insulating layer 170;
  • Electric layer 190 is disposed on the second gate insulating layer 170 and the second gate 180;
  • the first interlayer dielectric layer 190 is provided with a first interlayer dielectric layer penetrating through the first gate insulating layer etching hole 171 Eclipse hole And a second interlayer dielectric layer etch hole 192 penetrating to the buffer layer 130;
  • the second interlayer dielectric layer 1A0 is disposed on the first interlayer dielectric layer 190, and the second interlayer dielectric layer 1A0
  • a source electrode 1A2 penetrating through the source doping layer 142 and a drain electrode 1A1 penetrating the drain doping layer 143 are disposed thereon; and
  • a passivation layer 1B0 is disposed on the second interlayer dielectric
  • the material of the flexible substrate 110 is PI (polyimide) or PET (polyethylene terephthalate).
  • the material of the barrier layer 120 and the buffer layer 130 is SiN x , SiO 2 or a combination of the above materials.
  • the material of the first gate 160 and the second gate 180 is metallic molybdenum (Mo).
  • the material of the first gate insulating layer 150 and the second gate insulating layer 170 is SiN x , SiO 2 or a combination of the above materials.
  • the thickness of the buffer layer 130 is about 4000 angstroms
  • the thickness of the first gate insulating layer 150 is about 1000 angstroms
  • the thickness of the second gate insulating layer 170 is about 1200 angstroms
  • the thickness of the first interlayer dielectric layer 190 is about It is 3000 angstroms.
  • each pixel region on the second gate insulating layer 170 is provided with at least two first gate insulating layer etching holes 171 And at least two second gate insulating layer etching holes 172.
  • the pixel area here refers to an independent pixel unit that can be driven separately.
  • At least two first gate insulating layer etch holes 171 are symmetrically disposed on the channel 141
  • at least two second gate insulating layer etching holes 172 are symmetrically disposed on both sides of the channel 141.
  • each pixel region of the first interlayer dielectric layer 190 is provided with at least two first interlayer dielectric layer etching holes 191. And at least two second interlayer dielectric layers etch holes 192. At least two first interlayer dielectric layer etch holes 191 are disposed on both sides of the channel 141, and at least two second interlayer dielectric layer etch holes 192 are symmetrically disposed in the channel On both sides of the 141.
  • the projection of the first interlayer dielectric layer etch hole 191 on the plane of the flexible substrate 110 covers the first gate insulating layer etched hole 171 Projection on the plane of the flexible substrate 110.
  • the second interlayer dielectric layer etching hole 192 is projected on the plane of the flexible substrate 110 to cover the second gate insulating layer etching hole 172 on the flexible substrate 110 Projection of the plane in which it is located.
  • the first gate insulating layer etching hole 171 and the second gate insulating layer etching hole 172 may be in the first gate insulating layer 150, the second gate insulating layer 170, and the buffer layer 130.
  • the metal material of the second gate 180 is introduced thereon.
  • the first interlayer dielectric layer etching hole 191 and the second interlayer dielectric layer etching hole 192 may be in the first interlayer dielectric layer 190 and the first gate insulating layer 150.
  • the second gate insulating layer 170 and the organic material of the second interlayer dielectric layer 1A0 are introduced on the buffer layer 130.
  • the stress between the inorganic film layers prevents the inorganic film layers such as the first gate insulating layer 150, the second gate insulating layer 170, and the buffer layer 130 from falling off or warping. Simultaneous flexible OLED When the display panel is bent, the radius of curvature can be reduced to obtain a better flexible display effect.
  • the first interlayer dielectric layer etching hole 191 and the first gate insulating layer etching hole 171 of the preferred embodiment Corresponding to the position of the second interlayer dielectric layer etching hole 192 and the second gate insulating layer etching hole 172, so that the first interlayer dielectric layer etching hole can be completed by using the same mask.
  • the array substrate passes through the first gate insulating layer etching hole and the second gate insulating layer etching hole on the second gate insulating layer; and the first interlayer dielectric layer etching hole on the first interlayer dielectric layer and The arrangement of the second interlayer dielectric layer etching hole; the corresponding flexibility is improved The stability and service life of OLED display panels.
  • FIG. 2 is a flexible OLED of the present invention.
  • Step S201 providing a flexible substrate
  • the material of the flexible substrate is PI (Polyimide, Polyimide) or PET ( Polyethylene terephthalate, polyterephthalic plastic).
  • Step S202 forming a barrier layer on the flexible substrate
  • the material of the barrier layer is SiN x , SiO 2 or a combination of the above.
  • Step S203 forming a buffer layer on the barrier layer
  • the material of the barrier layer is SiN x , SiO 2 or a combination of the above materials, and the buffer layer has a thickness of about 4000 angstroms.
  • Step S204 Forming an active layer on the buffer layer, and forming a channel in the middle of the active layer, a source doped layer on the active layer side, and a drain doped layer on the other side of the active layer;
  • Step S205 forming a first gate insulating layer on the buffer layer and the active layer
  • the material of the first gate insulating layer is SiN x , SiO 2 or a combination of the above materials; the thickness of the first gate insulating layer is about 1000 ⁇ .
  • Step S206 providing a first gate on the first gate insulating layer
  • the material of the first gate is metal molybdenum (Mo).
  • Step S207 forming a second gate insulating layer on the first gate insulating layer and the first gate;
  • the material of the second gate insulating layer is SiN x , SiO 2 or a combination of the above materials; the thickness of the second gate insulating layer is about 1200 ⁇ . As shown in Figure 3A.
  • Step S208 Etching the first gate insulating layer etching hole penetrating to the first gate insulating layer and the second insulating layer etching hole penetrating to the buffer layer on the second gate insulating layer;
  • Each of the pixel regions on the second gate insulating layer is provided with at least two first gate insulating layer etching holes and at least two second gate insulating layer etching holes.
  • the pixel area here refers to an independent pixel unit that can be driven separately.
  • At least two first gate insulating layer etch holes are symmetrically disposed on both sides of the channel, and at least two second gate insulating layer etch holes are symmetrically disposed on both sides of the channel. As shown 3B is shown.
  • Step S209 forming a second gate on the second gate insulating layer
  • the material of the second gate is metal molybdenum (Mo).
  • Mo metal molybdenum
  • Step S210 forming a first interlayer dielectric layer on the second gate insulating layer and the second gate;
  • the first interlayer dielectric layer has a thickness of about 3000 angstroms. As shown in Figure 3D.
  • Step S211 Etching a first interlayer dielectric layer etch hole penetrating through the first gate insulating layer etch hole and a second interlayer dielectric layer etch hole penetrating to the buffer layer on the first interlayer dielectric layer ;
  • Each pixel region of the first interlayer dielectric layer is provided with at least two first interlayer dielectric layer etch holes and at least two second interlayer dielectric layer etch holes. At least two first interlayer dielectric layer etch holes are symmetrically disposed on both sides of the channel, and at least two second interlayer dielectric layer etch holes are symmetrically disposed on both sides of the channel.
  • the projection of the first interlayer dielectric etch hole on the plane of the flexible substrate covers the projection of the etched hole of the first gate insulating layer on the plane of the flexible substrate.
  • the projection of the second interlayer dielectric layer etched hole on the plane of the flexible substrate covers the projection of the etched hole of the second gate insulating layer on the plane of the flexible substrate, as shown in the figure 3E is shown.
  • Step S212 fabricating a second interlayer dielectric layer on the first interlayer dielectric layer; as shown in FIG. 3F.
  • Step S213 Etching a source electrode that penetrates the source doping layer and a drain electrode that penetrates the drain doping layer on the second interlayer dielectric layer;
  • Step S214 forming a passivation layer on the second interlayer dielectric layer
  • Step S215 etching a metal anode penetrating to the source electrode on the passivation layer
  • Step S216 forming a pixel definition layer on the passivation layer, as shown in FIG.
  • a flexible OLED display panel structure such as a light-emitting structure, a cathode, and a protective layer to form a complete flexible OLED display panel.
  • Flexible OLED of the present invention The array substrate and the manufacturing method thereof, the first gate insulating layer etching hole and the second gate insulating layer etching hole on the second gate insulating layer; and the first interlayer dielectric layer on the first interlayer dielectric layer Etching holes and the arrangement of the etching holes of the second interlayer dielectric layer; improving the corresponding flexibility
  • the stability and service life of the OLED display panel are solved; the technical problems of the existing flexible OLED display panel with poor stability and short service life are solved.

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种柔性OLED阵列基板及其制造方法，该柔性OLED阵列基板包括柔性基板（110）、阻挡层（120）、缓冲层（130）、有源层（140）、第一栅极绝缘层（150）、第一栅极（160）、第二栅极绝缘层（170）、第二栅极（180）、第一层间介电层（190）、第二层间介电层（1A0）、钝化层（1B0）以及像素定义层（1C0）。

Description

柔性OLED阵列基板及其制作方法 技术领域
本发明涉及柔性显示面板领域，特别是涉及一种柔性 OLED 阵列基板及其制作方法 。
背景技术
柔性 OLED 显示面板凭借其轻薄、柔性高、可弯曲以及可折叠等优点成为下一代显示技术争相研究的热点。为了获得更理想的柔性效果，柔性 OLED 显示面板的柔性 OLED 阵列基板会采用柔性材料基板取代超薄金属片，从而得到更好的柔性效果。
但是现有的柔性 OLED 阵列基板具有很多无机膜层，无机膜层之间的应力差异可能会导致无机膜层的脱落和柔性 OLED 阵列基板的翘曲，进而影响柔性 OLED 显示面板的使用寿命和稳定性。同时柔性 OLED 阵列基板中的有机膜层经过多次弯曲之后也容易形成裂纹，进而破坏柔性 OLED 显示面板内器件的结构。因此现有的柔性 OLED 显示面板的使用稳定性较差、使用寿命也较短。
故，有必要提供一种柔性 OLED 阵列基板及其制作方法，以解决现有技术所存在的问题 。
 技术问题
本发明的目的在于提供一种可提高对应柔性 OLED 显示面板的使用稳定性以及使用寿命的柔性 OLED 阵列基板及其制作方法；以解决现有的柔性 OLED 显示面板的使用稳定性较差且使用寿命也较短的技术问题。
技术解决方案
本发明实施例提供一种柔性 OLED 阵列基板，其包括：
柔性基板；
阻挡层，设置在所述柔性基板上，用于阻挡外部水气以及氧气；
缓冲层，设置在所述阻挡层上；
有源层，设置在所述缓冲层上，包括位于所述有源层中部的沟道、位于所述有源层一侧的源极掺杂层和位于所述有源层另一侧的漏极掺杂层；
第一栅极绝缘层，设置在所述缓冲层和所述有源层上；
第一栅极，设置在所述第一栅极绝缘层上；
第二栅极绝缘层，设置在所述第一栅极绝缘层和所述第一栅极上，所述第二栅极绝缘层上设置有贯通到所述第一栅极绝缘层的第一栅极绝缘层刻蚀孔和贯通到所述缓冲层的第二栅极绝缘层刻蚀孔；
第二栅极，设置在所述第二栅极绝缘层上；
第一层间介电层，设置在所述第二栅极绝缘层和所述第二栅极上；所述第一层间介电层上设置有贯通至所述第一栅极绝缘层刻蚀孔的第一层间介电层刻蚀孔以及贯通至所述缓冲层的第二层间介电层刻蚀孔；
第二层间介电层，设置在所述第一层间介电层上，所述第二层间介电层上设置有贯通至所述源极掺杂层的源极电极以及贯通至所述漏极掺杂层的漏极电极；
钝化层，设置在所述第二层间介电层上，所述钝化层上设置有贯通至所述源极电极的金属阳极；以及
像素定义层，设置在所述钝化层上；
所述第一层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第一栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影；
所述第二层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第二栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影；
所述第一栅极在所述柔性基板所在平面上的投影与所述第二栅极在所述柔性基板所在平面上的投影基本重合。
在本发明所述的柔性 OLED 阵列基板中，所述第二栅极绝缘层上的每个像素区域设置有至少两个第一栅极绝缘层刻蚀孔以及至少两个第二栅极绝缘层刻蚀孔。
在本发明所述的柔性 OLED 阵列基板中，至少两个所述第一栅极绝缘层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二栅极绝缘层刻蚀孔对称设置在所述沟道的两侧。
在本发明所述的柔性 OLED 阵列基板中，所述第一层间介电层上的每个像素区域设置有至少两个所述第一层间介电层刻蚀孔和至少两个所述第二层间介电层刻蚀孔。
在本发明所述的柔性 OLED 阵列基板中，至少两个所述第一层间介电层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二层间介电层刻蚀孔对称设置在所述沟道的两侧。
本发明实施例提供一种柔性 OLED 阵列基板，其包括：
柔性基板；
阻挡层，设置在所述柔性基板上，用于阻挡外部水气以及氧气；
缓冲层，设置在所述阻挡层上；
有源层，设置在所述缓冲层上，包括位于所述有源层中部的沟道、位于所述有源层一侧的源极掺杂层和位于所述有源层另一侧的漏极掺杂层；
第一栅极绝缘层，设置在所述缓冲层和所述有源层上；
第一栅极，设置在所述第一栅极绝缘层上；
第二栅极绝缘层，设置在所述第一栅极绝缘层和所述第一栅极上，所述第二栅极绝缘层上设置有贯通到所述第一栅极绝缘层的第一栅极绝缘层刻蚀孔和贯通到所述缓冲层的第二栅极绝缘层刻蚀孔；
第二栅极，设置在所述第二栅极绝缘层上；
第一层间介电层，设置在所述第二栅极绝缘层和所述第二栅极上；所述第一层间介电层上设置有贯通至所述第一栅极绝缘层刻蚀孔的第一层间介电层刻蚀孔以及贯通至所述缓冲层的第二层间介电层刻蚀孔；
第二层间介电层，设置在所述第一层间介电层上，所述第二层间介电层上设置有贯通至所述源极掺杂层的源极电极以及贯通至所述漏极掺杂层的漏极电极；
钝化层，设置在所述第二层间介电层上，所述钝化层上设置有贯通至所述源极电极的金属阳极；以及
像素定义层，设置在所述钝化层上。
在本发明所述的柔性 OLED 阵列基板中，所述第二栅极绝缘层上的每个像素区域设置有至少两个第一栅极绝缘层刻蚀孔以及至少两个第二栅极绝缘层刻蚀孔。
在本发明所述的柔性 OLED 阵列基板中，至少两个所述第一栅极绝缘层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二栅极绝缘层刻蚀孔对称设置在所述沟道的两侧。
在本发明所述的柔性 OLED 阵列基板中，所述第一层间介电层上的每个像素区域设置有至少两个所述第一层间介电层刻蚀孔和至少两个所述第二层间介电层刻蚀孔。
在本发明所述的柔性 OLED 阵列基板中，至少两个所述第一层间介电层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二层间介电层刻蚀孔对称设置在所述沟道的两侧。
在本发明所述的柔性 OLED 阵列基板中，所述第一层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第一栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影；所述第二层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第二栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影。
在本发明所述的柔性 OLED 阵列基板中，所述第一栅极在所述柔性基板所在平面上的投影与所述第二栅极在所述柔性基板所在平面上的投影基本重合。
本发明实施例还提供一种柔性 OLED 阵列基板的制作方法，其包括：
提供一柔性基板；
在所述柔性基板上制作阻挡层；
在所述阻挡层上制作缓冲层；
在所述缓冲层上制作有源层，并形成所述有源层中部的沟道、所述有源层一侧的源极掺杂层以及所述有源层另一侧的漏极掺杂层；
在所述缓冲层和所述有源层上制作第一栅极绝缘层；
在所述第一栅极绝缘层上设置第一栅极；
在所述第一栅极绝缘层和所述第一栅极上制作第二栅极绝缘层；
在所述第二栅极绝缘层上刻蚀贯通到所述第一栅极绝缘层的第一栅极绝缘层刻蚀孔以及贯通到所述缓冲层的第二栅极绝缘层刻蚀孔；
在所述第二栅极绝缘层上制作第二栅极；
在所述第二栅极绝缘层和所述第二栅极上制作第一层间介电层；
在所述第一层间介电层上刻蚀贯通至第一栅极绝缘层刻蚀孔的第一层间介电层刻蚀孔和贯通至缓冲层的第二层间介电层刻蚀孔；
在所述第一层间介电层上制作第二层间介电层；
在所述第二层间介电层上刻蚀贯通至所述源极掺杂层的源极电极以及贯通至所述漏极掺杂层的漏极电极；
在所述第二层间介电层上制作钝化层；
在所述钝化层上刻蚀贯通至所述源极电极的金属阳极；以及
在所述钝化层上制作像素定义层。
在本发明所述的柔性 OLED 阵列基板的制作方法中，所述第二栅极绝缘层上的每个像素区域设置有至少两个第一栅极绝缘层刻蚀孔以及至少两个第二栅极绝缘层刻蚀孔。
在本发明所述的柔性 OLED 阵列基板的制作方法中，至少两个所述第一栅极绝缘层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二栅极绝缘层刻蚀孔对称设置在所述沟道的两侧。
在本发明所述的柔性 OLED 阵列基板的制作方法中，所述第一层间介电层上的每个像素区域设置有至少两个所述第一层间介电层刻蚀孔和至少两个所述第二层间介电层刻蚀孔。
在本发明所述的柔性 OLED 阵列基板的制作方法中，至少两个所述第一层间介电层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二层间介电层刻蚀孔对称设置在所述沟道的两侧。
在本发明所述的柔性 OLED 阵列基板的制作方法中，所述第一层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第一栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影；所述第二层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第二栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影。
在本发明所述的柔性 OLED 阵列基板的制作方法中，所述第一栅极在所述柔性基板所在平面上的投影与所述第二栅极在所述柔性基板所在平面上的投影基本重合。
 有益效果
本发明的柔性 OLED 阵列基板及其制作方法通过第二栅极绝缘层上第一栅极绝缘层刻蚀孔和第二栅极绝缘层刻蚀孔；以及第一层间介电层上第一层间介电层刻蚀孔以及第二层间介电层刻蚀孔的设置；提高了对应柔性 OLED 显示 面板的使用稳定性以及使用寿命；解决了 现有的柔性 OLED 显示面板的使用稳定性较差且使用寿命也较短的技术问题 。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图 1 为本发明的柔性 OLED 阵列基板的优选实施例的结构示意图；
图 2 为本发明的柔性 OLED 阵列基板的制作方法的优选实施例的流程图；
图 3A 至图 3F 为本发明的柔性 OLED 阵列基板的制作方法的优选实施例的制程结构示意图。
 本发明的最佳实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图 1 ，图 1 为本发明的柔性 OLED 阵列基板的优选实施例的结构示意图；本优选实施例的柔性 OLED 阵列基板 100 包括柔性基板 110 、阻挡层 120 、缓冲层 130 、有源层 140 、第一栅极绝缘层 150 、第一栅极 160 、第二栅极绝缘层 170 、第二栅极 180 、第一层间介电层 190 、第二层间介电层 1A0 、钝化层 1B0 以及像素定义层 1C0 。
阻挡层 120 设置在柔性基板 110 上，用于阻挡外部水气以及氧气；缓冲层 130 设置在阻挡层 120 上；有源层 140 设置在缓冲层 130 上，包括位于有源层 140 中部的沟道 141 、位于有源层 140 一侧的源极掺杂层 142 和位于有源层 140 另一侧的漏极掺杂层 143 ；第一栅极绝缘层 150 设置在缓冲层 130 和有源层 140 上；第一栅极 160 设置在第一栅极绝缘层 150 上；第二栅极绝缘层 170 设置在第一栅极绝缘层 150 和第一栅极 160 上，第二栅极绝缘层 170 上设置有贯通到第一栅极绝缘层 150 的第一栅极绝缘层刻蚀孔 171 和贯通到缓冲层 130 的第二栅极绝缘层刻蚀孔 172 ；第二栅极 180 设置在第二栅极绝缘层 170 上；第一层间介电层 190 设置在第二栅极绝缘层 170 和第二栅极 180 上；第一层间介电层 190 上设置有贯通至第一栅极绝缘层刻蚀孔 171 的第一层间介电层刻蚀孔 191 以及贯通至缓冲层 130 的第二层间介电层刻蚀孔 192 ；第二层间介电层 1A0 设置在第一层间介电层 190 上，第二层间介电层 1A0 上设置有贯通至源极掺杂层 142 的源极电极 1A2 以及贯通至漏极掺杂层 143 的漏极电极 1A1 ；钝化层 1B0 设置在第二层间介电层 1A0 上，钝化层 1B0 上设置有贯通至源极电极 1A2 的金属阳极 1C1 ；像素定义层 1C0 设置在钝化层 1B0 上。
其中柔性基板 110 的材料为 PI （聚酰亚， Polyimide ）或 PET （ Polyethylene terephthalate ，聚对苯二甲酸类塑料）。阻挡层 120 和缓冲层 130 的材料为 SiNx 、 SiO2 或上述材料的组合。第一栅极 160 和第二栅极 180 的材料为金属钼（ Mo ）。第一栅极绝缘层 150 和第二栅极绝缘层 170 的材料为 SiNx 、 SiO2 或上述材料的组合。其中缓冲层 130 的厚度约为 4000 埃，第一栅极绝缘层 150 的厚度约为 1000 埃，第二栅极绝缘层 170 的厚度约为 1200 埃，第一层间介电层 190 的厚度约为 3000 埃。
第一栅极 160 在柔性基板 110 所在平面上的投影和第二栅极 180 在柔型塑料基板 110 所在平面上的投影基本重合。
具体的，第二栅极绝缘层 170 上的每个像素区域设置有至少两个第一栅极绝缘层刻蚀孔 171 以及至少两个第二栅极绝缘层刻蚀孔 172 。这里的像素区域是指可以单独驱动的独立像素单元。至少两个第一栅极绝缘层刻蚀孔 171 对称设置在沟道 141 的两侧，至少两个第二栅极绝缘层刻蚀孔 172 对称设置在沟道 141 的两侧。
具体的，第一层间介电层 190 的每个像素区域设置有至少两个第一层间介电层刻蚀孔 191 和至少两个第二层间介电层刻蚀孔 192 。至少两个第一层间介电层刻蚀孔 191 置在沟道 141 的两侧，至少两个第二层间介电层刻蚀孔 192 对称设置在沟道 141 的两侧。
优选的，第一层间介电层刻蚀孔 191 在柔性基板 110 所在平面的投影覆盖第一栅极绝缘层刻蚀孔 171 在柔性基板 110 所在平面的投影。第二层间介电层刻蚀孔 192 在柔性基板 110 所在平面的投影覆盖第二栅极绝缘层刻蚀孔 172 在柔性基板 110 所在平面的投影。
本优选实施例的柔性 OLED 阵列基板 110 对应的柔性 OLED 显示面板使用时，第一栅极绝缘层刻蚀孔 171 和第二栅极绝缘层刻蚀孔 172 可在第一栅极绝缘层 150 、第二栅极绝缘层 170 以及缓冲层 130 上引入第二栅极 180 的金属材料。第一层间介电层刻蚀孔 191 和第二层间介电层刻蚀孔 192 可在第一层间介电层 190 、第一栅极绝缘层 150 、第二栅极绝缘层 170 以及缓冲层 130 上引入第二层间介电层 1A0 的有机材料。
这样可以有效的消除第一栅极绝缘层 150 、第二栅极绝缘层 170 以及缓冲层 130 等无机膜层之间的应力，防止第一栅极绝缘层 150 、第二栅极绝缘层 170 以及缓冲层 130 等无机膜层发生脱落或翘曲的现象。同时对应的柔性 OLED 显示面板发生弯曲时，可减小曲率半径，得到更好的柔性显示效果。
同时本优选实施例的第一层间介电层刻蚀孔 191 和第一栅极绝缘层刻蚀孔 171 的位置相对应，第二层间介电层刻蚀孔 192 和第二栅极绝缘层刻蚀孔 172 的位置相对应，这样使用同一光罩即可完成第一层间介电层刻蚀孔 191 、第二层间介电层刻蚀孔 192 、第一栅极绝缘层刻蚀孔 171 以及第二栅极绝缘层刻蚀孔 172 的刻蚀操作；第一层间介电层刻蚀孔 191 和第二层间介电层刻蚀孔 192 的形成，与第一栅极绝缘层刻蚀孔 171 以及第二栅极绝缘层刻蚀孔 172 的刻蚀操作的形成过程仅仅是刻蚀时间的区别。因此该柔性 OLED 阵列基板可以非常低的额外成本，较好的消除了无机膜层的应力，提高了对应柔性 OLED 显示面板的使用稳定性以及使用寿命。
因此本优选实施例的柔性 OLED 阵列基板通过第二栅极绝缘层上第一栅极绝缘层刻蚀孔和第二栅极绝缘层刻蚀孔；以及第一层间介电层上第一层间介电层刻蚀孔以及第二层间介电层刻蚀孔的设置；提高了对应柔性 OLED 显示面板的使用稳定性以及使用寿命。
请参照图 2 ，图 2 为本发明的柔性 OLED 阵列基板的制作方法的优选实施例的流程图。本优选实施例的柔性 OLED 阵列基板的制作方法包括：
步骤 S201 ，提供一柔性基板；
其中柔性基板的材料为 PI （聚酰亚， Polyimide ）或 PET （ Polyethylene terephthalate ，聚对苯二甲酸类塑料）。
步骤 S202 ，在柔性基板上制作阻挡层；
阻挡层的材料为 SiNx 、 SiO2 或上述材料的组合。
步骤 S203 ，在阻挡层上制作缓冲层；
阻挡层的材料为 SiNx 、 SiO2 或上述材料的组合，缓冲层的厚度约为 4000 埃。
步骤 S204 ，在缓冲层上制作有源层，并形成有源层中部的沟道、有源层一侧的源极掺杂层以及有源层另一侧的漏极掺杂层；
步骤 S205 ，在缓冲层和有源层上制作第一栅极绝缘层；
第一栅极绝缘层的材料为 SiNx 、 SiO2 或上述材料的组合；第一栅极绝缘层的厚度约为 1000 埃。
步骤 S206 ，在第一栅极绝缘层上设置第一栅极；
第一栅极的材料为金属钼（ Mo ）。
步骤 S207 ，在第一栅极绝缘层和第一栅极上制作第二栅极绝缘层；
第二栅极绝缘层的材料为 SiNx 、 SiO2 或上述材料的组合；第二栅极绝缘层的厚度约为 1200 埃。如图 3A 所示。
步骤 S208 ，在第二栅极绝缘层上刻蚀贯通到第一栅极绝缘层的第一栅极绝缘层刻蚀孔以及贯通到缓冲层的第二绝缘层刻蚀孔；
第二栅极绝缘层上的每个像素区域设置有至少两个第一栅极绝缘层刻蚀孔以及至少两个第二栅极绝缘层刻蚀孔。这里的像素区域是指可以单独驱动的独立像素单元。至少两个第一栅极绝缘层刻蚀孔对称设置在沟道的两侧，至少两个第二栅极绝缘层刻蚀孔对称设置在沟道的两侧。如图 3B 所示。
步骤 S209 ，在第二栅极绝缘层上制作第二栅极；
第二栅极的材料为金属钼（ Mo ），第一栅极在柔性基板所在平面上的投影和第二栅极在柔型塑料基板所在平面上的投影基本重合。如图 3C 所示。
步骤 S210 ，在第二栅极绝缘层和第二栅极上制作第一层间介电层；
第一层间介电层的厚度约为 3000 埃。如图 3D 所示。
步骤 S211 ，在第一层间介电层上刻蚀贯通至第一栅极绝缘层刻蚀孔的第一层间介电层刻蚀孔和贯通至缓冲层的第二层间介电层刻蚀孔；
第一层间介电层的每个像素区域设置有至少两个第一层间介电层刻蚀孔和至少两个第二层间介电层刻蚀孔。至少两个第一层间介电层刻蚀孔对称设置在沟道的两侧，至少两个第二层间介电层刻蚀孔对称设置在沟道的两侧。
第一层间介电层刻蚀孔在柔性基板所在平面的投影覆盖第一栅极绝缘层刻蚀孔在柔性基板所在平面的投影。第二层间介电层刻蚀孔在柔性基板所在平面的投影覆盖第二栅极绝缘层刻蚀孔在柔性基板所在平面的投影，如图 3E 所示。
步骤 S212 ，在第一层间介电层上制作第二层间介电层；如图 3F 所示。
步骤 S213 ，在第二层间介电层上刻蚀贯通源极掺杂层的源极电极以及贯通至漏极掺杂层的漏极电极；
步骤 S214 ，在第二层间介电层上制作钝化层；
步骤 S215 ，在钝化层上刻蚀贯通至源极电极的金属阳极；
步骤 S216 ，在钝化层上制作像素定义层，如图 1 所示。
这样即完成了本优选实施例的柔性 OLED 阵列基板的制作流程，随后可继续在像素定义层上设置 OLED 发光结构、阴极以及保护层等柔性 OLED 显示面板结构以形成完整的柔性 OLED 显示面板。
该柔性 OLED 显示面板的具体使用原理与上述的柔性 OLED 阵列基板的优选实施例中的描述相同或相似，具体请参照上述柔性 OLED 阵列基板的优选实施例中的相关描述。
本发明的柔性 OLED 阵列基板及其制作方法通过第二栅极绝缘层上第一栅极绝缘层刻蚀孔和第二栅极绝缘层刻蚀孔；以及第一层间介电层上第一层间介电层刻蚀孔以及第二层间介电层刻蚀孔的设置；提高了对应柔性 OLED 显示面板的使用稳定性以及使用寿命；解决了现有的柔性 OLED 显示面板的使用稳定性较差且使用寿命也较短的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (19)

  1. 一种柔性 OLED 阵列基板，其包括：
    柔性基板；
    阻挡层，设置在所述柔性基板上，用于阻挡外部水气以及氧气；
    缓冲层，设置在所述阻挡层上；
    有源层，设置在所述缓冲层上，包括位于所述有源层中部的沟道、位于所述有源层一侧的源极掺杂层和位于所述有源层另一侧的漏极掺杂层；
    第一栅极绝缘层，设置在所述缓冲层和所述有源层上；
    第一栅极，设置在所述第一栅极绝缘层上；
    第二栅极绝缘层，设置在所述第一栅极绝缘层和所述第一栅极上，所述第二栅极绝缘层上设置有贯通到所述第一栅极绝缘层的第一栅极绝缘层刻蚀孔和贯通到所述缓冲层的第二栅极绝缘层刻蚀孔；
    第二栅极，设置在所述第二栅极绝缘层上；
    第一层间介电层，设置在所述第二栅极绝缘层和所述第二栅极上；所述第一层间介电层上设置有贯通至所述第一栅极绝缘层刻蚀孔的第一层间介电层刻蚀孔以及贯通至所述缓冲层的第二层间介电层刻蚀孔；
    第二层间介电层，设置在所述第一层间介电层上，所述第二层间介电层上设置有贯通至所述源极掺杂层的源极电极以及贯通至所述漏极掺杂层的漏极电极；
    钝化层，设置在所述第二层间介电层上，所述钝化层上设置有贯通至所述源极电极的金属阳极；以及
    像素定义层，设置在所述钝化层上；
    所述第一层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第一栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影；
    所述第二层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第二栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影；
    所述第一栅极在所述柔性基板所在平面上的投影与所述第二栅极在所述柔性基板所在平面上的投影基本重合。
  2. 根据权利要求 1 所述的柔性 OLED 阵列基板，其中所述第二栅极绝缘层上的每个像素区域设置有至少两个第一栅极绝缘层刻蚀孔以及至少两个第二栅极绝缘层刻蚀孔。
  3. 根据权利要求 1 所述的柔性 OLED 阵列基板，其中
    至少两个所述第一栅极绝缘层刻蚀孔对称设置在所述沟道的两侧；
    至少两个所述第二栅极绝缘层刻蚀孔对称设置在所述沟道的两侧。
  4. 根据权利要求 1 所述的柔性 OLED 阵列基板，其中所述第一层间介电层上的每个像素区域设置有至少两个所述第一层间介电层刻蚀孔和至少两个所述第二层间介电层刻蚀孔。
  5. 根据权利要求 4 所述的柔性 OLED 阵列基板，其中至少两个所述第一层间介电层刻蚀孔对称设置在所述沟道的两侧；
    至少两个所述第二层间介电层刻蚀孔对称设置在所述沟道的两侧。
  6. 一种柔性 OLED 阵列基板，其包括：
    柔性基板；
    阻挡层，设置在所述柔性基板上，用于阻挡外部水气以及氧气；
    缓冲层，设置在所述阻挡层上；
    有源层，设置在所述缓冲层上，包括位于所述有源层中部的沟道、位于所述有源层一侧的源极掺杂层和位于所述有源层另一侧的漏极掺杂层；
    第一栅极绝缘层，设置在所述缓冲层和所述有源层上；
    第一栅极，设置在所述第一栅极绝缘层上；
    第二栅极绝缘层，设置在所述第一栅极绝缘层和所述第一栅极上，所述第二栅极绝缘层上设置有贯通到所述第一栅极绝缘层的第一栅极绝缘层刻蚀孔和贯通到所述缓冲层的第二栅极绝缘层刻蚀孔；
    第二栅极，设置在所述第二栅极绝缘层上；
    第一层间介电层，设置在所述第二栅极绝缘层和所述第二栅极上；所述第一层间介电层上设置有贯通至所述第一栅极绝缘层刻蚀孔的第一层间介电层刻蚀孔以及贯通至所述缓冲层的第二层间介电层刻蚀孔；
    第二层间介电层，设置在所述第一层间介电层上，所述第二层间介电层上设置有贯通至所述源极掺杂层的源极电极以及贯通至所述漏极掺杂层的漏极电极；
    钝化层，设置在所述第二层间介电层上，所述钝化层上设置有贯通至所述源极电极的金属阳极；以及
    像素定义层，设置在所述钝化层上。
  7. 根据权利要求 6 所述的柔性 OLED 阵列基板，其中所述第二栅极绝缘层上的每个像素区域设置有至少两个第一栅极绝缘层刻蚀孔以及至少两个第二栅极绝缘层刻蚀孔。
  8. 根据权利要求 7 所述的柔性 OLED 阵列基板，其中至少两个所述第一栅极绝缘层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二栅极绝缘层刻蚀孔对称设置在所述沟道的两侧。
  9. 根据权利要求 6 所述的柔性 OLED 阵列基板，其中所述第一层间介电层上的每个像素区域设置有至少两个所述第一层间介电层刻蚀孔和至少两个所述第二层间介电层刻蚀孔。
  10. 根据权利要求 9 所述的柔性 OLED 阵列基板，其中
    至少两个所述第一层间介电层刻蚀孔对称设置在所述沟道的两侧；
    至少两个所述第二层间介电层刻蚀孔对称设置在所述沟道的两侧。
  11. 根据权利要求 6 所述的柔性 OLED 阵列基板，其中
    所述第一层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第一栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影；
    所述第二层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第二栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影。
  12. 根据权利要求 6 所述的柔性 OLED 阵列基板，其中
    所述第一栅极在所述柔性基板所在平面上的投影与所述第二栅极在所述柔性基板所在平面上的投影基本重合。
  13. 一种柔性 OLED 阵列基板的制作方法，其包括：
    提供一柔性基板；
    在所述柔性基板上制作阻挡层；
    在所述阻挡层上制作缓冲层；
    在所述缓冲层上制作有源层，并形成所述有源层中部的沟道、所述有源层一侧的源极掺杂层以及所述有源层另一侧的漏极掺杂层；
    在所述缓冲层和所述有源层上制作第一栅极绝缘层；
    在所述第一栅极绝缘层上设置第一栅极；
    在所述第一栅极绝缘层和所述第一栅极上制作第二栅极绝缘层；
    在所述第二栅极绝缘层上刻蚀贯通到所述第一栅极绝缘层的第一栅极绝缘层刻蚀孔以及贯通到所述缓冲层的第二栅极绝缘层刻蚀孔；
    在所述第二栅极绝缘层上制作第二栅极；
    在所述第二栅极绝缘层和所述第二栅极上制作第一层间介电层；
    在所述第一层间介电层上刻蚀贯通至第一栅极绝缘层刻蚀孔的第一层间介电层刻蚀孔和贯通至缓冲层的第二层间介电层刻蚀孔；
    在所述第一层间介电层上制作第二层间介电层；
    在所述第二层间介电层上刻蚀贯通至所述源极掺杂层的源极电极以及贯通至所述漏极掺杂层的漏极电极；
    在所述第二层间介电层上制作钝化层；
    在所述钝化层上刻蚀贯通至所述源极电极的金属阳极；以及
    在所述钝化层上制作像素定义层。
  14. 根据权利要求 13 所述的柔性 OLED 阵列基板的制作方法，其中所述第二栅极绝缘层上的每个像素区域设置有至少两个第一栅极绝缘层刻蚀孔以及至少两个第二栅极绝缘层刻蚀孔。
  15. 根据权利要求 14 所述的柔性 OLED 阵列基板的制作方法，其中至少两个所述第一栅极绝缘层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二栅极绝缘层刻蚀孔对称设置在所述沟道的两侧。
  16. 根据权利要求 13 所述的柔性 OLED 阵列基板的制作方法，其中所述第一层间介电层上的每个像素区域设置有至少两个所述第一层间介电层刻蚀孔和至少两个所述第二层间介电层刻蚀孔。
  17. 根据权利要求 16 所述的柔性 OLED 阵列基板的制作方法，其中至少两个所述第一层间介电层刻蚀孔对称设置在所述沟道的两侧；至少两个所述第二层间介电层刻蚀孔对称设置在所述沟道的两侧 。
  18. 根据权利要求 13 所述的柔性 OLED 阵列基板的制作方法，其中所述第一层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第一栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影；
    所述第二层间介电层刻蚀孔在所述柔性基板所在平面的投影覆盖所述第二栅极绝缘层刻蚀孔在所述柔性基板所在平面的投影。
  19. 根据权利要求 13 所述的柔性 OLED 阵列基板的制作方法，其中所述第一栅极在所述柔性基板所在平面上的投影与所述第二栅极在所述柔性基板所在平面上的投影基本重合。
PCT/CN2017/106625 2017-07-25 2017-10-18 柔性oled阵列基板及其制作方法 Ceased WO2019019428A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710609768.2A CN107564941B (zh) 2017-07-25 2017-07-25 柔性oled阵列基板及其制作方法
CN201710609768.2 2017-07-25

Publications (1)

Publication Number Publication Date
WO2019019428A1 true WO2019019428A1 (zh) 2019-01-31

Family

ID=60974295

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/106625 Ceased WO2019019428A1 (zh) 2017-07-25 2017-10-18 柔性oled阵列基板及其制作方法

Country Status (2)

Country Link
CN (1) CN107564941B (zh)
WO (1) WO2019019428A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108008583B (zh) * 2017-12-04 2020-10-16 武汉华星光电半导体显示技术有限公司 柔性显示器件及其制备方法
CN109166880A (zh) * 2018-07-25 2019-01-08 武汉华星光电半导体显示技术有限公司 柔性oled显示面板及其制备方法
CN109065583B (zh) * 2018-08-06 2020-10-16 武汉华星光电半导体显示技术有限公司 柔性显示面板的制造方法及柔性显示面板
CN109065616B (zh) 2018-08-06 2022-01-04 武汉华星光电半导体显示技术有限公司 柔性显示面板及制造方法
CN109148481B (zh) * 2018-08-21 2020-09-01 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板及其制作方法
KR102620972B1 (ko) * 2018-10-23 2024-01-05 삼성디스플레이 주식회사 디스플레이 장치
US11495620B2 (en) * 2019-11-26 2022-11-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, fabrication method thereof, and display device
CN111755624A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN113488486B (zh) * 2021-06-29 2024-06-28 昆山工研院新型平板显示技术中心有限公司 阵列基板的制造方法及阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159008A1 (en) * 2012-12-11 2014-06-12 Lg Display Co., Ltd. Double gate type thin film transistor and organic light emitting diode display including the same
CN104659057A (zh) * 2013-11-22 2015-05-27 乐金显示有限公司 用于显示装置的阵列基板
CN105870160A (zh) * 2016-06-20 2016-08-17 上海天马微电子有限公司 Oled阵列基板及其制作方法、显示面板
US20170084634A1 (en) * 2015-01-07 2017-03-23 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760750B (zh) * 2012-07-27 2014-12-17 南京中电熊猫液晶显示科技有限公司 一种oled显示单元及其制造方法
KR102072215B1 (ko) * 2013-05-09 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159008A1 (en) * 2012-12-11 2014-06-12 Lg Display Co., Ltd. Double gate type thin film transistor and organic light emitting diode display including the same
CN104659057A (zh) * 2013-11-22 2015-05-27 乐金显示有限公司 用于显示装置的阵列基板
US20170084634A1 (en) * 2015-01-07 2017-03-23 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
CN105870160A (zh) * 2016-06-20 2016-08-17 上海天马微电子有限公司 Oled阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
CN107564941B (zh) 2019-05-03
CN107564941A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
WO2019019428A1 (zh) 柔性oled阵列基板及其制作方法
WO2019056517A1 (zh) 薄膜晶体管结构及其制作方法
WO2020082426A1 (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
WO2018107554A1 (zh) Oled显示面板以及oled显示装置
WO2019127884A1 (zh) 弹性显示面板的制作方法、弹性显示面板及弹性显示器
WO2019100455A1 (zh) 一种柔性触控显示屏及其制作方法
WO2012097564A1 (zh) 一种自对准薄膜晶体管的制作方法
WO2014169621A1 (zh) 薄膜晶体管及其制作方法
WO2019100522A1 (zh) 一种柔性阵列基板及其制作方法
WO2016119280A1 (zh) 氧化物薄膜晶体管及其制作方法
WO2019114063A1 (zh) Oled 触控显示面板及其制备方法
WO2020080613A1 (ko) 표시 장치 및 이의 제조 방법
WO2019041543A1 (zh) 薄膜晶体管结构及amoled驱动电路
WO2020056906A1 (zh) 阵列基板及其制作方法，以及显示面板
WO2014085971A1 (zh) 一种金属氧化物tft器件及制造方法
WO2017118158A1 (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
WO2013185407A1 (zh) 显示面板及其制造方法
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
WO2017024573A1 (zh) 一种阵列基板及其制作方法
WO2017008318A1 (zh) 一种阵列基板及其制作方法
WO2018218712A1 (zh) 低温多晶硅tft基板及其制作方法
WO2014121469A1 (zh) 一种薄膜晶体管及其像素单元的制造方法
WO2019024195A1 (zh) 一种低温多晶硅阵列基板的制程方法以及低温多晶硅薄膜晶体管的制程方法
WO2018205318A1 (zh) 一种tft阵列基板及其制作方法
WO2018196114A1 (zh) 一种柔性有机发光二极管显示器及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17918730

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17918730

Country of ref document: EP

Kind code of ref document: A1