WO2018225993A1 - 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리 - Google Patents

역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리 Download PDF

Info

Publication number
WO2018225993A1
WO2018225993A1 PCT/KR2018/006317 KR2018006317W WO2018225993A1 WO 2018225993 A1 WO2018225993 A1 WO 2018225993A1 KR 2018006317 W KR2018006317 W KR 2018006317W WO 2018225993 A1 WO2018225993 A1 WO 2018225993A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase change
selector
state
crystalline
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2018/006317
Other languages
English (en)
French (fr)
Inventor
송윤흡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry University Cooperation Foundation IUCF HYU
Original Assignee
Industry University Cooperation Foundation IUCF HYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry University Cooperation Foundation IUCF HYU filed Critical Industry University Cooperation Foundation IUCF HYU
Priority to US16/620,577 priority Critical patent/US11195996B2/en
Publication of WO2018225993A1 publication Critical patent/WO2018225993A1/ko
Anticipated expiration legal-status Critical
Priority to US17/496,363 priority patent/US11812661B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Definitions

  • the following embodiments are constructed using a selector used in a memory element, a phase change random access memory element (PCRAM element) including the selector, and a phase change memory element including the selector.
  • the present invention relates to a phase change memory of a highly integrated three-dimensional architecture, and more particularly, to a selector that improves the problems and disadvantages of conventional OTS (Ovonic Threshold Switching) used as a selection device in a memory device.
  • OTS Opt Control Threshold Switching
  • the 3D V-NAND memory is currently implementing the highest density, but the string height is increased toward the higher stages, and due to the process difficulty to form the higher stages of 100 or more stages, the implementation of ultra high density will be limited. It is expected.
  • next-generation memory devices such as STT-MRAM, FeRAM, ReRAM, and PCRAM, which have better power, data retention, and write / read characteristics than conventional memory devices, have been studied.
  • PCRAM (hereinafter, referred to as a phase change memory element) is supplied with heat caused by a current flow or an applied voltage difference between the upper electrode and the lower electrode to the phase change layer, whereby the crystal states of the phase change layer are crystalline and amorphous.
  • the crystal states of the phase change layer are crystalline and amorphous.
  • a binary value corresponding to each resistance state can be exhibited (for example, the crystal state of the phase change layer is crystalline and has low resistance).
  • the set state of the binary value [0] and when the crystal state of the phase change layer is amorphous and has high resistance, the reset state of the binary value [1]).
  • phase change memory devices are manufactured at low cost and are actively researched as next generation semiconductor memory devices because they can be operated at high speed, and phase change memories implemented with various three-dimensional architectures to improve two-dimensional scaling limitations. Is proposed.
  • phase change memory (or phase change memory element) requires an intermediate electrode disposed between the phase change layer, it is not suitable for realizing high integration.
  • intermediate electrode When removing the intermediate electrode, there is a problem that a malfunction occurs due to the thermal effect between the phase change layers.
  • One embodiment improves the problems and drawbacks of conventional OTS, and provides a selector that exhibits reverse phase change characteristics with high resistance when the crystal state is crystalline and low resistance when amorphous, so as to lower operating voltage and power consumption. It is proposed as a selection device.
  • one embodiment by using a selector showing the inverse phase change characteristics in the phase change memory, to implement a highly integrated three-dimensional architecture compared to the conventional three-dimensional V-NAND memory, the conventional three-dimensional X point in implementing the phase change memory
  • the goal is to reduce manufacturing costs compared to array PCRAM.
  • the phase change memory device the upper electrode and the lower electrode; A phase change layer whose crystal state is changed by heat supplied by the upper electrode and the lower electrode; And a selector for selectively switching heat supplied by the upper electrode and the lower electrode to the phase change layer, wherein the selector has high resistance when the crystal state of the selector is crystalline, When the crystalline state of the selector is amorphous, the phase change material is formed of a compound containing a transition metal in order to have low resistance.
  • the composition ratio in which the transition metal is contained in the phase change material maximizes the resistance ratio between when the crystal state of the selector is crystalline and amorphous, or the operating voltage of the selector is less than the reference operating voltage value Or the power consumption of the selector is less than a reference power consumption value.
  • phase change layer and the selector may have different phase change characteristics.
  • the phase change memory device in response to the crystal state of the selector is changed to a crystalline state is set to a high resistance state, the crystal state of the phase change layer is changed to a crystalline state and set to a low resistance state
  • the crystal state of the selector in response to performing a Set operation during a write operation, is changed to amorphous and set to a low resistance state, and the crystal state of the phase change layer is changed to amorphous and set to a high resistance state.
  • the reset operation may be performed during the write operation.
  • the selector may maintain an off state in response to the phase change memory device being set to a high resistance state in both the set operation and the reset operation.
  • the phase change memory device is configured to change the crystalline state of the local region from crystalline to amorphous only in the on state, and then change only the crystalline state of the local region from amorphous to crystalline. In response to being set to the off state, a read operation may be performed.
  • the phase change memory device is disposed between the phase change layer and the selector to reduce the off current of the selector or to perform intermixing between the phase change layer and the selector. It may further include a tunnel barrier to block.
  • the transition metal may include at least one of Cr, Ti, Ni, Zn, Cu, or Mo, and the phase change material may include Ge and / or Te.
  • the contact resistivity may be adjusted based on a material forming any one of the upper electrode and the lower electrode.
  • the selector used in the memory device has a high resistance when the crystal state of the selector is crystalline, and a transition metal to the phase change material to have a low resistance when the crystal state of the selector is amorphous It is formed of a compound containing (transition metal).
  • the composition ratio in which the transition metal is contained in the phase change material maximizes the resistance ratio between when the crystal state of the selector is crystalline and amorphous, or the operating voltage of the selector is less than the reference operating voltage value Or the power consumption of the selector is less than a reference power consumption value.
  • the selector changes only the crystalline state of the local region between crystalline and amorphous, and may be switched between an on state and an off state.
  • the selector may further include a tunnel barrier disposed between the selector and the at least one electrode included in the memory device to reduce an off current of the selector. have.
  • the phase change layer used in the phase change memory device including the upper electrode and the lower electrode, the crystal state is changed by the heat supplied by the upper electrode and the lower electrode, the crystal state is crystalline It is formed of a compound containing a transition metal in a phase change material so as to have high resistance when and to have low resistance when the crystalline state is amorphous.
  • the phase change memory device may further include a tunnel barrier disposed between any one of the upper electrode and the lower electrode and the phase change layer.
  • the phase change memory device may further include OTS (Ovonic Threshold Switching) for selectively switching the heat supplied by the upper electrode and the lower electrode to the phase change layer.
  • OTS Oponic Threshold Switching
  • the phase change memory device the upper electrode and the lower electrode; And a transition metal to a phase change material to change a crystal state by heat supplied by the upper electrode and the lower electrode, to have high resistance when the crystal state is crystalline, and low resistance when the crystal state is amorphous.
  • a Schottky barrier can be formed by a work function (work function).
  • a phase change memory having a highly integrated three-dimensional architecture, at least one horizontal electrode extending in a first direction and a vertical electrode extending in a second direction orthogonal to the first direction; At least one phase change layer extending in the first direction to abut each of the at least one horizontal electrode, the crystal state being changed by heat supplied by the at least one horizontal electrode and the vertical electrode; And the at least one horizontal electrode contacting the at least one phase change layer and the vertical electrode and extending in the second direction to change only a crystal state of a target phase change layer among the at least one phase change layer.
  • a selector for selectively switching heat supplied by the vertical electrode to the at least one phase change layer wherein the selector has high resistance when the crystal state of the selector is crystalline, and the selector It is formed of a compound containing a transition metal in a phase change material to have low resistance when the crystal state of amorphous is amorphous.
  • the composition ratio in which the transition metal is contained in the phase change material maximizes the resistance ratio between when the crystal state of the selector is crystalline and amorphous, or the operating voltage of the selector is less than the reference operating voltage value Or the power consumption of the selector is less than a reference power consumption value.
  • the phase change memory may be set to a high resistance state by changing the crystal state of a region corresponding to the target phase change layer of the selector, and the crystal state of the target phase change layer to crystalline.
  • a set operation is performed during a write operation on the target phase change layer, and a crystal state of a region of the selector corresponding to the target phase change layer is changed to amorphous.
  • a reset operation may be performed during the writing operation on the target phase change layer. .
  • an area corresponding to the target phase change layer of the selector may maintain an off state in response to the phase change memory being set to a high resistance state in both the set operation and the reset operation. Can be.
  • the phase change memory may be configured such that a region corresponding to the target phase change layer of the selector is set to an on state by changing only a crystalline state of a local region from crystalline to amorphous, In response to changing only the crystalline state from amorphous to crystalline and set to the off state, a read operation can be performed.
  • the phase change memory having the highly integrated three-dimensional architecture is formed to extend in the second direction while being disposed between the at least one phase change layer and the selector, the off current of the selector It may further include a tunnel barrier (Tunnel barrier) to reduce the.
  • tunnel barrier tunnel barrier
  • the selector when the crystal state of the target phase change layer is changed, can block the leakage current to the phase change layer adjacent to the target phase change layer of the at least one phase change layer.
  • the phase change memory having the highly integrated three-dimensional architecture extending in the first direction so as to be interposed between the at least one phase change layer, to separate the at least one phase change layer from each other It may further include at least one insulating layer.
  • a phase change memory having a highly integrated three-dimensional architecture, at least one horizontal electrode extending in a first direction and a vertical electrode extending in a second direction orthogonal to the first direction; And at least one phase change layer extending in the first direction to abut each of the at least one horizontal electrode, the crystal state being changed by heat supplied by the at least one horizontal electrode and the vertical electrode.
  • the at least one phase change layer is formed of a compound containing a transition metal in a phase change material to have high resistance when the crystal state is crystalline and low resistance when the crystal state is amorphous.
  • the phase change memory may further include a tunnel barrier extending in the second direction while being disposed between the at least one phase change layer and the vertical electrode.
  • a method of manufacturing a phase change memory having a highly integrated three-dimensional architecture includes alternately stacking at least one insulating layer and at least one horizontal electrode extending in a first direction; Forming a vertical hole in the at least one insulating layer and the at least one horizontal electrode in a second direction perpendicular to the first direction; Etching a portion of the at least one horizontal electrode exposed on the inner surface of the vertical hole; Filling at least one phase change layer in a space where a portion of the at least one horizontal electrode is etched; Forming a selector on the inner surface of the vertical hole to abut the at least one phase change layer; And filling a vertical electrode inside the vertical hole in which the selector is formed, wherein the selector has high resistance when the crystalline state of the selector is crystalline and low resistance when the crystalline state of the selector is amorphous. It is formed of a compound containing a transition metal in a phase change material.
  • the method may include adjusting a composition ratio of the transition metal in the phase change material such that an operating voltage of less than or equal to a reference operating voltage value, or a power consumption of the selector is less than a reference power consumption value.
  • forming the selector on the inner surface of the vertical hole to abut the at least one phase change layer the selector off the inner surface of the vertical hole to abut the at least one phase change layer, (Off) forming a tunnel barrier to reduce current; And forming the selector on the inner surface of the vertical hole in which the tunnel barrier is formed to contact the tunnel barrier.
  • filling the at least one phase change layer in a space where a portion of the at least one horizontal electrode is etched may include atomic layer deposition (ALD) in a space where a portion of the at least one horizontal electrode is etched.
  • ALD atomic layer deposition
  • a method of manufacturing a phase change memory having a highly integrated three-dimensional architecture includes: alternately stacking at least one insulating layer and at least one sacrificial layer extending in a first direction; Forming a vertical hole in the at least one insulating layer and the at least one sacrificial layer in a second direction perpendicular to the first direction; Etching a portion of the at least one sacrificial layer exposed on the inner surface of the vertical hole; Filling at least one phase change layer in a space where a portion of the at least one sacrificial layer is etched; Forming a selector on the inner surface of the vertical hole to abut the at least one phase change layer; Filling a vertical electrode into the vertical hole in which the selector is formed; Removing the at least one sacrificial layer; And filling at least one horizontal electrode in a space from which the at least one sacrificial film has been removed, wherein the selector has high resistance when the crystalline state of the selector
  • the method may include adjusting a composition ratio of the transition metal in the phase change material such that an operating voltage of less than or equal to a reference operating voltage value, or a power consumption of the selector is less than a reference power consumption value.
  • forming the selector on the inner surface of the vertical hole to abut the at least one phase change layer the selector off the inner surface of the vertical hole to abut the at least one phase change layer, (Off) forming a tunnel barrier to reduce current; And forming the selector on the inner surface of the vertical hole in which the tunnel barrier is formed to contact the tunnel barrier.
  • filling the at least one phase change layer in a space where a portion of the at least one sacrificial layer is etched may include Atomic layer deposition (ALD) techniques in a space where a portion of the at least one sacrificial layer is etched. It may be a step of filling the at least one phase change layer using.
  • ALD Atomic layer deposition
  • One embodiment improves the problems and disadvantages of conventional OTS by suggesting a selector having a high resistance when the crystalline state is crystalline and exhibiting a reverse phase change characteristic when the amorphous state is low, thereby selecting operating voltage and The power consumption can be lowered.
  • one embodiment by using a selector showing the inverse phase change characteristics in the phase change memory, to implement a highly integrated three-dimensional architecture compared to the conventional three-dimensional V-NAND memory, the conventional three-dimensional X point in implementing the phase change memory Manufacturing costs can be reduced compared to array PCRAM.
  • 1A is a diagram for describing a selector according to at least one example embodiment.
  • 1B is a diagram for describing a selector according to another exemplary embodiment.
  • FIG. 2A is a diagram for describing a phase change memory device according to example embodiments.
  • FIG. 2B is a diagram for describing a phase change memory device according to another exemplary embodiment.
  • FIG. 3 is a diagram illustrating a method of operating a phase change memory device according to an exemplary embodiment.
  • phase change memory 4A through 4B illustrate a phase change memory having a highly integrated three-dimensional architecture according to at least one example embodiment.
  • 4C is a diagram for describing a phase change memory having a highly integrated three-dimensional architecture, according to another exemplary embodiment.
  • FIG. 5 is a flowchart illustrating a method of manufacturing a phase change memory, according to an exemplary embodiment.
  • FIGS. 6A through 6F illustrate cross-sectional views of a phase change memory in order to explain a method of manufacturing a phase change memory, according to an exemplary embodiment.
  • FIG. 7 is a flowchart illustrating a method of manufacturing a phase change memory, according to another exemplary embodiment.
  • phase change memories 8A to 8H are cross-sectional views of phase change memories sequentially illustrating a method of manufacturing a phase change memory, according to another exemplary embodiment.
  • FIG. 9A illustrates a phase change memory device including a phase change layer formed of a compound containing a transition metal in a phase change material.
  • FIG. 9B illustrates a phase change memory based on a phase change layer formed of a compound containing a transition metal in a phase change material.
  • 1A is a diagram for describing a selector according to at least one example embodiment.
  • the selector 110 is a selection device used in the memory device 100, for example, the upper electrode 120 and the lower electrode 130 included in the phase change memory device. Selectively switches the heat supplied (heat caused by the current flow between the upper electrode 120 and the lower electrode 130 or the applied voltage difference) to the phase change layer (not shown in the figure). can do.
  • the selector 110 may perform a function of a memory selector or OTS (Ovonic Threshold Switching) that performs a switching operation on a memory layer (phase change layer).
  • OTS Optonic Threshold Switching
  • selector 110 described below is not limited or limited to those used in the phase change memory device, and can also be used in nonvolatile memory devices such as STT-MRAM, FeRAM, or ReRAM.
  • the selector 110 includes a transition metal in the phase change material to exhibit reverse phase change characteristics (high resistance when the crystal state is crystalline and low resistance when the crystal state is amorphous). Formed into a compound.
  • a phase change layer composed only of conventional phase change materials such as Ge, Sb and / or Te has low resistance when the crystalline state is crystalline and high when the crystalline state is amorphous. It exhibits a phase change characteristic with resistance.
  • the selector 110 is formed of a compound containing a transition metal such as Cr, Ti, Ni, Zn, Cu, and / or Mo in a conventional phase change material such as Ge and / or Te.
  • a transition metal such as Cr, Ti, Ni, Zn, Cu, and / or Mo
  • a conventional phase change material such as Ge and / or Te.
  • having high resistance means that the crystal state of the selector 110 is relatively high based on the resistance that the crystal state has when amorphous.
  • To have low resistance when amorphous means to have a relatively low resistance based on the resistance to have when the crystal state is crystalline. That is, having high resistivity or low resistivity according to the crystal state of the selector 110 means that the value of the resistivity compared with each other is high or low.
  • the selector 110 is formed of a compound containing a transition metal in a phase change material, so that the selection device used in the memory device 100 should turn on / off the temperature value (gain size) of the selection device.
  • the crystal state may be changed on the basis of 290 ° C. suitable for the on / off temperature value (the crystal state of the selector 110 is crystallized at 290 ° C. or more).
  • the selector 110 may be formed of a compound containing a transition metal in a phase change material, thereby rapidly increasing contact resistance due to crystallization and rapidly decreasing carrier density, and increasing the amount of memory device 100 in the initial increase in amorphous fraction. Low energy switching can be achieved by drastically reducing the overall resistance and boosting the current as the interface resistance decreases.
  • the composition ratio in which the transition metal is contained in the phase change material may maximize the resistance ratio between when the selector 110 is in a crystalline state and when it is amorphous, or the operating voltage of the selector 110 may be a reference operating voltage value. It may be adaptively adjusted so that the power consumption of the selector 110 is less than or less than the reference power consumption value.
  • the compositional ratio of transition metals such as Cr (or Ti, Ni, Zn, Cu, Mo, etc.) in phase change materials such as Ge and Te has a weight percentage of less than 10% based on Ge and Te.
  • the selector 110 formed of a compound such as CrGeTe or Cr 2 Ge 2 Te 6 has an operating voltage of less than 1 V, a consumption energy (when switched on) is less than 1 pJ, and the memory device 100 )
  • the overall power consumption ratio is less than 20%, the on / off ratio exceeds 10 4 , the on current (current flowing when the switch is on) exceeds 1MA / cm 2 ,
  • the off current (current flowing when switched off) may be less than 1 pA / element, the operating speed may be less than 50 ns, and the endurance may exceed 100 M.
  • the selector 110 changes only the crystalline state of the local region 111, not the entire region, between crystalline and amorphous, and is switched between an on state and an off state, as described above.
  • the power consumption and energy consumption can be significantly lowered.
  • the selector 110 adjusts the composition ratio of the transition metal to the phase change material, thereby minimizing the size of the local region 111 whose crystal state is changed between crystalline and amorphous to less than 20% of the total region.
  • the power consumption during the switching operation that is switched between the on state and the off state can be significantly reduced.
  • the selector 110 may adjust the contact resistivity based on a material forming one of the upper electrode 120 and the lower electrode 130.
  • the bulk resistance can also be determined as the contact resistivity is adjusted.
  • the selector 110 may further include a tunnel barrier. Detailed description thereof will be described with reference to FIG. 1B.
  • 1B is a diagram for describing a selector according to another exemplary embodiment.
  • the selector 140 may be configured in the same manner as the selector illustrated in FIG. 1A, but may further include a tunnel barrier 150.
  • the tunnel barrier 150 is disposed between the selector 140 and at least one electrode (upper electrode 120 or lower electrode 130) included in the memory element 100, and thus a phase change layer (not shown in the drawing). ) And the selector 140 to physically and chemically prevent interdiffusion, and the tunneling current may flow between the phase change layer and the selector 140 through the tunneling effect of electrons.
  • a blocking layer having a predetermined thickness or less eg, a blocking layer having a thickness of 5 nm or less
  • a blocking layer having a thickness of 5 nm or less may be used.
  • the tunnel barrier 150 reduces the off current (the current flowing when the switch is in the off state) of the selector 140 and suppresses the increase in the voltage (turn-on voltage) when the selector 140 is set to the on state. Schottky diode characteristics can be secured.
  • the tunnel barrier 150 is formed of SiO 2, TiO 2, or the like, and is not limited or limited to being formed of a material as described above, and reduces the off current of the selector 140 and suppresses the turn-on voltage increase. And, it may be formed of a material, thickness to optimize the on / off ratio.
  • FIG. 2A is a diagram for describing a phase change memory device according to example embodiments.
  • a phase change memory device 200 includes an upper electrode 210 and a lower electrode 220, a phase change layer 230, and a selector 240.
  • Each of the upper electrode 210 and the lower electrode 220 may be formed of a metal material suitable for the characteristics of the selector 240 described later, such as W, TaN, TiN, and the like.
  • the phase change layer 230 is formed by heat supplied by the upper electrode 210 and the lower electrode 220 (heat caused by a current flow or an applied voltage difference between the upper electrode 210 and the lower electrode 220). It is formed of a phase change material so that the crystal state is changed by
  • the phase change layer 230 is formed of a phase change material (Ge 2 Sb 2 Te 5 ) such as Ge, Sb, and / or Te, and has low resistance when the crystal state is crystalline, and the crystal state is When amorphous, it exhibits phase change characteristics with high resistance.
  • a phase change material Ge 2 Sb 2 Te 5
  • having low resistance when the crystal state of the phase change layer 230 is crystalline means that the phase change layer 230 has relatively low resistance based on the resistance that is obtained when the crystal state is amorphous.
  • High resistance when the crystal state is amorphous means that the resin has a relatively high resistance based on the resistance obtained when the crystal state is crystalline. That is, having low resistance or high resistance according to the crystal state of the phase change layer 230 means that the values of the resistances compared with each other are low or high.
  • the selector 240 is a selection element used in the phase change memory device 200 and selectively switches the heat supplied by the upper electrode 210 and the lower electrode 220 to the phase change layer 230. Perform.
  • the selector 240 may perform a function of a memory selector or OTS (Ovonic Threshold Switching) that performs a switching operation on the memory layer (phase change layer 230).
  • OTS Optonic Threshold Switching
  • the selector 240 has a phase similar to that of the selector shown in FIG. 1A to exhibit reverse phase change characteristics (high resistance when the crystal state is crystalline and low resistance when the crystal state is amorphous). It is formed of a compound containing a transition metal in the change material.
  • the selector 240 is formed of a compound containing a transition metal in a phase change material, thereby increasing a gain value at which a selection element used in the phase change memory device 200 should be turned on / off.
  • the crystal state may be changed based on 290 ° C. suitable for the on / off temperature value of (the crystal state of the selector 240 is crystallized at 290 ° C. or more).
  • the selector 240 may be formed of a compound containing a transition metal in a phase change material, thereby rapidly increasing contact resistance due to crystallization and rapidly decreasing carrier density, and increasing the phase change memory device 200 at an initial increase in amorphous fraction. Low energy switching can be realized by sharply reducing the overall resistance of the C1) and increasing the current as the interface resistance decreases.
  • the composition ratio in which the transition metal is contained in the phase change material may maximize the resistance ratio between when the crystal state of the selector 240 is crystalline and amorphous, or the operating voltage of the selector 240 is a reference operating voltage value. It may be adaptively adjusted so that the power consumption of the selector 240 is less than the reference power consumption value.
  • the compositional ratio of transition metals such as Cr (or Ti, Ni, Zn, Cu, Mo, etc.) in phase change materials such as Ge and Te has a weight percentage of less than 10% based on Ge and Te.
  • the selector 240 formed of a compound such as CrGeTe or Cr 2 Ge 2 Te 6 has an operating voltage of less than 1 V, a power consumption (when switched on) of less than 1 pJ, and a phase change memory device.
  • the overall power consumption is less than 20%, the on / off ratio exceeds 10 4 , and the on current (current flowing when switched on) exceeds 1 MA / cm 2 .
  • the off current (current flowing when switched off) may be less than 1 pA / element, the operating speed may be less than 50 ns, and the endurance may exceed 100 M.
  • the selector 240 changes only the crystalline state of the local region 241, not the entire region, between crystalline and amorphous, and is switched between an on state and an off state, as described above.
  • the power consumption and energy consumption can be significantly lowered.
  • the selector 240 adjusts the composition ratio of the transition metal to the phase change material, thereby minimizing the size of the local region 241 whose crystalline state is changed between crystalline and amorphous to less than 20% of the total region.
  • the power consumption during the switching operation that is switched between the on state and the off state can be significantly reduced.
  • the selector 240 may adjust the contact resistivity based on a material forming one of the upper electrode 210 and the lower electrode 220.
  • the bulk resistance can also be determined as the contact resistivity is adjusted.
  • phase change memory device 200 may further include a tunnel barrier. Detailed description thereof will be described with reference to FIG. 2B.
  • the phase change memory device 200 includes a phase change layer 230 and a selector 240 having different phase change characteristics (the phase change layer 230 having the phase change characteristic and the reverse phase change characteristic).
  • Selector 240 is always set to a high resistance state in both the Set operation and the Reset operation during the write operation. There is no need to perform an action.
  • the phase change memory device 200 performs a read operation in response to the selector 240 changing between the on state and the off state by changing only the crystal state of the local region 241, thereby reducing power consumption and energy consumption. Can be significantly lowered. Detailed description thereof will be described with reference to FIG. 3.
  • phase change memory device 200 based on the phase change memory device 200, a phase change memory having a highly integrated three-dimensional architecture may be implemented. Detailed description thereof will be described with reference to 4a to 4b.
  • FIG. 2B is a diagram for describing a phase change memory device according to another exemplary embodiment.
  • the phase change memory device 250 may be configured in the same manner as the phase change memory device shown in FIG. 2A, but may further include a tunnel barrier 260.
  • the tunnel barrier 260 is disposed between the phase change layer 230 and the selector 240 included in the phase change memory device 250, and physically and chemically shields between the phase change layer 230 and the selector 240. Prevents interdiffusion, blocks intermixing between the phase change layer 230 and the selector 240, and tunneling current is induced between the phase change layer 230 and the selector 240 through the tunneling effect of electrons.
  • a blocking layer having a predetermined thickness or less eg, a blocking layer having a thickness of 5 nm or less
  • a blocking layer having a thickness of 5 nm or less may be used.
  • the tunnel barrier 260 reduces the off current (the current flowing when the switch is in the off state) of the selector 240 and suppresses the increase in the voltage (turn-on voltage) when the selector 240 is set to the on state. Schottky diode characteristics can be secured.
  • the tunnel barrier 260 is formed of SiO 2, TiO 2, or the like, and is not limited or limited to being formed of the material described above, and reduces the off current of the selector 240 and suppresses the increase of the turn-on voltage. And, it may be formed of a material, thickness to optimize the on / off ratio.
  • FIG. 3 is a diagram illustrating a method of operating a phase change memory device according to an exemplary embodiment.
  • a phase change memory device includes a phase change layer 310 having a phase change characteristic and a selector 320 having an inverse phase change characteristic to perform a set operation during a write operation. Since the selector 320 is set to a high resistance state in both the reset operation and the reset operation, the selector 320 does not need to perform a separate switching off operation by always maintaining an off state.
  • the memory device may have a memory state of a binary value [1] by performing three operations during a write operation.
  • the phase change memory device writes in response to the crystalline state of the selector 320 being changed to amorphous and set to a low resistance state, and the crystalline state of the phase change layer 310 is changed to amorphous and set to a high resistance state.
  • a reset operation may be performed during operation to have a memory state of a binary value [0].
  • the phase change memory element is placed in the cell-wide high resistance state in both the set operation and the reset operation. Since the selector 320 does not need to perform a separate switching off operation, the selector 320 may prevent power consumption and energy consumption according to the separate switching off operation.
  • phase change memory device may perform a read operation in response to the selector 320 being switched between an on state and an off state by changing only the crystal state of the local region 321.
  • phase change memory device after the selector 320 changes the crystalline state of the local region 321 from crystalline to amorphous state (330) and is set to an on state (330), the crystalline state of the local region 321 is changed. In response to the only change from amorphous to crystalline to the off state 340, a read operation may be performed.
  • the phase change memory device includes a selector 320 which is switched on or switched off while generating a phase change only in the local region 321, thereby remarkably reducing power consumption and energy consumption according to a switching operation. Can be lowered.
  • FIG. 4A through 4B illustrate a phase change memory having a highly integrated three-dimensional architecture according to at least one example embodiment.
  • FIG. 4A is a diagram illustrating an entire cross-section of a phase change memory having a highly integrated three-dimensional architecture
  • FIG. 4B is an enlarged view of a portion 410 illustrated in FIG. 4A for convenience of explanation of the phase change memory according to an embodiment. Drawing.
  • the phase change memory 400 having a highly integrated three-dimensional architecture may include at least one horizontal electrode 420 and a first direction 411 extending in a first direction 411.
  • the vertical electrode 430 extending in the second direction 412 perpendicular to the second direction 412, the at least one phase change layer 440 extending in the first direction 411 to abut the at least one horizontal electrode 420, and
  • the selector 450 is formed to be in contact with the at least one phase change layer 440 and the vertical electrode 430 and extend in the second direction 412.
  • the at least one horizontal electrode 420 may correspond to the upper electrode described above with reference to FIG. 2A
  • the vertical electrode 430 may correspond to the lower electrode described above with reference to FIG. 2A
  • the at least one phase change layer 440 and the selector 450 to be described later may correspond to the phase change layer and the selector described above with reference to FIG. 2A.
  • Each of the at least one horizontal electrode 420 and the vertical electrode 430 may be formed of a metal material suitable for the characteristics of the selector 450, which will be described later, such as W, TaN, and TiN.
  • at least one horizontal electrode 420 may be grounded to ground.
  • the at least one phase change layer 440 is a column of current supplied by the at least one horizontal electrode 420 and the vertical electrode 430 (at least one horizontal electrode 420 and the vertical electrode 430 or Formed by a phase change material such that the crystal state is changed by heat caused by the voltage difference applied).
  • At least one phase change layer 440 is formed of a phase change material (Ge 2 Sb 2 Te 5 ) such as Ge, Sb, and / or Te, and has low resistance when the crystal state is crystalline, When the crystal state is amorphous, it exhibits a phase change characteristic having high resistance.
  • a phase change material Ge 2 Sb 2 Te 5
  • having low resistance when the crystalline state of the at least one phase change layer 440 is crystalline means that the resistivity is relatively low based on the resistance that the crystalline state has when the amorphous state is at least one.
  • High resistance when the crystalline state of the phase change layer 440 is amorphous means that the resistivity is relatively high based on the resistance that the crystalline state has when the crystalline state is crystalline. That is, having low resistance or high resistance according to the crystal state of the at least one phase change layer 440 means that the resistance values compared with each other are low or high.
  • the selector 450 is shared by the at least one phase change layer 440 and at least one horizontal electrode 420 to change only the crystal state of the target phase change layer 441 of the at least one phase change layer 440. And selectively switch the heat supplied by the vertical electrode 430 to the at least one phase change layer 440. That is, the selector 450 is a column supplied by the at least one horizontal electrode 420 and the vertical electrode 430 to change only the crystal state of the target phase change layer 441 of the at least one phase change layer 440. May serve as a switching guide to the target phase change layer 441 of the at least one phase change layer 440.
  • the selector 450 has the same characteristics as the selector shown in FIG. 3A so as to exhibit reverse phase change characteristics (high resistance when the crystal state is crystalline and low resistance when the crystal state is amorphous). It is formed of a compound containing a transition metal in a phase change material.
  • the selector 450 is formed of a compound containing a transition metal in a phase change material, thereby increasing a gain value at which a selection element used in the phase change memory 400 should be turned on / off.
  • the crystal state may be changed based on 290 ° C. suitable for the on / off temperature value (the crystal state of the selector 450 is crystallized at 290 ° C. or more).
  • the selector 450 may be formed of a compound containing a transition metal in a phase change material, thereby rapidly increasing contact resistance due to crystallization and rapidly decreasing carrier density, and in the initial increase in amorphous fraction, phase change memory 400. Low energy switching can be realized by sharply reducing the total resistance of and increasing the current as the interface resistance decreases.
  • the composition ratio in which the transition metal is contained in the phase change material may maximize the resistance ratio between when the selector 450 is in a crystalline state and when it is amorphous, or the operating voltage of the selector 450 is set to a reference operating voltage value. It may be adaptively adjusted so that the power consumption of the selector 450 is less than the reference power consumption value.
  • the compositional ratio of transition metals such as Cr (or Ti, Ni, Zn, Cu, Mo, etc.) in phase change materials such as Ge and Te has a weight percentage of less than 10% based on Ge and Te.
  • the selector 450 formed of a compound such as CrGeTe or Cr 2 Ge 2 Te 6 has an operating voltage of less than 1 V, an energy consumption (when switched on) of less than 1 pJ, and a phase change memory ( 400) the total power consumption is less than 20%, the on / off ratio exceeds 10 4 , the on current (current flowing when the switch is on) exceeds 1MA / cm 2
  • the off current (current flowing when switched off) may be less than 1pA / element, the operating speed may be less than 50ns, and the endurance may exceed 100M.
  • the selector 450 changes only the crystalline state of the local region among the regions corresponding to the target phase change layer 441 and not the entire region corresponding to the target phase change layer 441, and turns on By switching between the On state and the Off state, power consumption and energy consumption can be significantly lowered as described above.
  • the selector 450 adjusts the composition ratio at which the transition metal is contained in the phase change material, thereby adjusting the size of the local region in which the crystalline state is changed between crystalline and amorphous (all of the entire regions of the selector 450).
  • the selector 450 By minimizing to less than 20% compared to the entire area corresponding to the phase change layer 441, power consumption during the switching operation that is switched between the on state and the off state can be significantly reduced.
  • phase change memory 400 may further include a tunnel barrier. Detailed description thereof will be described with reference to FIG. 4C.
  • the phase change memory 400 includes at least one phase change layer 440 having a phase change characteristic and a selector 450 having an inverse phase change characteristic. Since all of the (Reset) operations are set to a high resistance state, the region of the selector 450 corresponding to the target phase change layer 441 does not need to perform a separate switching off operation by maintaining the off state at all times.
  • the crystal state of the region of the selector 450 corresponding to the target phase change layer 441 is changed to crystalline and set to a high resistance state.
  • three operations during the write operation may be performed to have a memory state of binary value [1].
  • the crystal state of the target phase change layer 441 in the selector 450 is changed to amorphous and is set to a low resistance state, and the crystal state of the target phase change layer 441 is changed to amorphous.
  • a reset operation during a write operation may be performed to have a memory state of binary value [0].
  • the phase change memory 400 Is set to a high resistance state throughout the cell in both the set operation and the reset operation, the selector 450 does not need to perform a separate switching off operation, thereby preventing power consumption and energy consumption according to the separate switching off operation. Can be.
  • phase change memory 400 performs a read operation in response to the selector 450 being switched between an on state and an off state by changing only a determination state of a local region among regions corresponding to the target phase change layer 441. Can be done.
  • phase change memory 400 after the selector 450 changes the crystalline state of the local region among the regions corresponding to the target phase change layer 441 to an on state by changing from crystalline to amorphous, In response to changing only the crystalline state of the local region from amorphous to crystalline and set to the off state, a read operation can be performed.
  • the phase change memory 400 may selector 450 which is switched on or switched off while generating a phase change only in a local region of the selector 450 corresponding to the target phase change layer 441. ), It is possible to significantly lower the power consumption and energy consumption according to the switching operation.
  • the selector 450 selects a leakage current from the at least one phase change layer 440 to the phase change layer adjacent to the target phase change layer 441. You can block.
  • the phase change memory 400 as described above extends in the first direction 411 so as to be interposed between the at least one phase change layer 440, and at least one phase change layer 440 separates from each other.
  • the insulating layer 460 may further include.
  • the at least one insulating layer 460 may be formed of an insulating material such as SiO 2 .
  • 4C is a diagram for describing a phase change memory having a highly integrated three-dimensional architecture, according to another exemplary embodiment.
  • the phase change memory 470 may be configured in the same manner as the phase change memory illustrated in FIG. 4B, but may further include a tunnel barrier 480.
  • the tunnel barrier 480 extends in the second direction 412 while being disposed between the at least one phase change layer 440 included in the phase change memory 470 and the selector 450, thereby extending the selector 450. It is possible to reduce the off current (current flowing when the switch is in the off state) and suppress the increase in the voltage (turn-on voltage) when the selector 450 is set to the on state.
  • the tunnel barrier 480 is formed of SiO 2, TiO 2, or the like, and is not limited or limited to being formed of a material as described above, and reduces an off current of the selector 450 and suppresses increase in turn-on voltage. And, it may be formed of a material, thickness to optimize the on / off ratio.
  • FIGS. 6A to 6F are cross-sectional views sequentially illustrating cross-sectional views of a phase change memory in order to explain a method of manufacturing a phase change memory, according to an exemplary embodiment. to be.
  • a method of manufacturing a phase change memory is directed to a method of manufacturing a phase change memory having a highly integrated three-dimensional architecture described above with reference to FIG. 4B, which is performed by a manufacturing system. do.
  • the manufacturing system alternately stacks at least one insulating layer 610 and at least one horizontal electrode 620 extending in the first direction 611 (510).
  • the manufacturing system may include at least one insulating layer 610 formed of an insulating material such as SiO 2 and at least one metal material suitable for the characteristics of the selector 650 described later, such as W, TaN, TiN, and the like.
  • the horizontal electrodes 620 may be alternately stacked.
  • each of the at least one insulating layer 610 and at least one horizontal electrode 620 may be adaptively adjusted according to the characteristics of the phase change memory to be manufactured.
  • the manufacturing system may include a vertical hole (Hole) in the stacked at least one insulating layer 610 and at least one horizontal electrode 620 in a second direction 612 orthogonal to the first direction 611.
  • 630 is formed (520).
  • a manufacturing system may form a line perpendicular to the stacked at least one insulating layer 610 and at least one horizontal electrode 620 by etching, fill the vertical line with an insulating line, and then insulate. At least some of the lines may be etched to form vertical holes 630.
  • the manufacturing system may minimize the area where the at least one phase change layer 640 and the selector 650 vertically contact each other by forming the vertical hole 630 in the form of a square pillar.
  • the manufacturing system then etches 530 a portion 621 of at least one horizontal electrode 620 that is exposed to the inner surface of the vertical hole 630, as shown in FIG. 6C.
  • the manufacturing system may etch the side surface 621 exposed to the inner surface of the vertical hole 630 of the at least one horizontal electrode 620 through the vertical hole 630 to form the empty space 622.
  • a manufacturing system may remove at least one portion 621 of at least one horizontal electrode 620 through an isotropic chemical etch process.
  • the manufacturing system may adjust an etch rate at which a portion 621 of the at least one horizontal electrode 620 is etched so that the phase change memory to be manufactured may perform a multi-valued bit / cell operation.
  • This process is performed based on the property that the crystallization state of the at least one phase change layer 640 is changed based on the adjustment of the pulse state according to the etching rate at which the at least one horizontal electrode 620 is 621 partially etched. Will be.
  • the phase change memory may perform more bit / cell operations.
  • the manufacturing system then fills (540) at least one phase change layer 640 into the space 622 where a portion 621 of the at least one horizontal electrode 620 is etched, as shown in FIG. 6D. Accordingly, the at least one phase change layer 640 may extend in the first direction 611.
  • the fabrication system includes at least one horizontal electrode (so that at least one phase change layer 640 has low resistance when the crystal state is crystalline and has high phase resistance when the crystal state is amorphous.
  • a portion 621 of 620 may fill the etched space 622 with a phase change material (Ge 2 Sb 2 Te 5 ) such as Ge, Sb and / or Te.
  • the fabrication system may fill the at least one phase change layer 640 using Atomic layer deposition (ALD) techniques in the space 622 where a portion 621 of the at least one horizontal electrode 620 is etched.
  • ALD Atomic layer deposition
  • a manufacturing system may include a GT cycle combining GeCl 2 (dioxide) and Te (TES) 2 to form GeTe and an ST cycle combining SbCl 3 and Te (TES) 2 to form Sb 2 Te 3 .
  • At least one phase change layer 640 may be deposited in a space 622 in which a portion 621 of the at least one horizontal electrode 620 is etched by using an alternate ALD technique. At this time, by controlling the number of times the GT cycle and the ST cycle is performed, the composition ratio of the phase change material forming the at least one phase change layer 640 can be adjusted.
  • the manufacturing system then forms 550 a selector 650 in the interior surface of the vertical hole 630 to abut the at least one phase change layer 640, as shown in FIG. 6E. Therefore, the selector 650 may extend in the second direction 612.
  • the manufacturing system may include a transition metal (or transition metal) in the phase change material such that the selector 650 exhibits reverse phase change characteristics (high resistance when the crystal state is crystalline and low resistance when the crystal state is amorphous).
  • the selector 650 may be formed of a compound containing a transition metal.
  • the selector 650 formed as described above is formed of a compound containing a transition metal in a phase change material, so that the selection element used in the phase change memory should be turned on / off.
  • the crystal state may be changed on the basis of 290 ° C. suitable for the on / off temperature value (the crystal state of the selector 650 crystallizes at 290 ° C. or higher).
  • the selector 650 may be formed of a compound containing a transition metal in a phase change material, thereby rapidly increasing contact resistance due to crystallization and rapidly decreasing carrier density, and increasing the overall resistance of the phase change memory at an initial increase in amorphous fraction.
  • the low energy switching can be realized by rapidly increasing the current by decreasing the interface resistance.
  • the manufacturing system at step 550, maximizes the resistance ratio between when the crystalline state of the selector 650 is crystalline and amorphous, such that the operating voltage of the selector 650 is less than the reference operating voltage value,
  • the composition ratio of the transition metal in the phase change material may be adaptively adjusted so that the power consumption of the selector 650 is less than the reference power consumption value.
  • the compositional ratio of transition metals such as Cr (or Ti, Ni, Zn, Cu, Mo, etc.) in phase change materials such as Ge and Te has a weight percentage of less than 10% based on Ge and Te.
  • the selector 650 formed of a compound such as CrGeTe or Cr 2 Ge 2 Te 6 has an operating voltage of less than 1 V, energy consumption (when switched on) is less than 1 pJ, and the entire phase change memory Power consumption is less than 20%, the on / off ratio exceeds 10 4 , the on current (current flowing when switched on) exceeds 1MA / cm 2 , and the off current (Current flowing when switched off) may be less than 1 pA / element, operation speed may be less than 50 ns, and endurance may exceed 100 M.
  • the selector 650 formed through operation 550 may include a crystal state of a local region among regions corresponding to the target phase change layer, not an entire region corresponding to the target phase change layer among the at least one phase change layer 640.
  • the selector 650 adjusts the composition ratio in which the transition metal is contained in the phase change material, thereby targeting the size of the local region in which the crystalline state is changed between crystalline and amorphous (all of the entire region of the selector 650). By minimizing to less than 20% of the total area corresponding to the phase change layer, power consumption in the switching operation process between the on state and the off state can be significantly lowered.
  • the manufacturing system similar to the process of forming the at least one phase change layer 640, in step 550, the inner surface of the vertical hole 630 to be in contact with the at least one phase change layer 640 using the ALD technique.
  • the selector 650 may be formed in the groove.
  • the manufacturing system is a method of depositing Ge-Te / Te in the form of a superlattice, heat treatment in an atmosphere of a Cr source, or depositing Ge-Te / Cr / Te in the form of a superlattice, and then performing heat treatment.
  • the selector 650 may be formed on the inner surface of the vertical hole 630 to be in contact with the at least one phase change layer 640.
  • the manufacturing system when performing the step 550, when the selector 650 in the manufactured phase change memory is changed in the crystal state of the target phase change layer of the at least one phase change layer 640, another adjacent phase change
  • the selector 650 can be formed to block leakage current to the layer and to suppress thermal effects between the target phase change layer and another adjacent phase change layer.
  • the manufacturing system may further perform a process of forming a tunnel barrier that reduces the off current of the selector 650 in the manufactured phase change memory.
  • the manufacturing system forms a tunnel barrier in the inner surface of the vertical hole 630 to be in contact with the at least one phase change layer 640 and then contacts the tunnel barrier in the inner surface of the vertical hole 630 in which the tunnel barrier is formed.
  • Selector 650 may be formed.
  • the manufacturing system fills the vertical electrode 660 in the vertical hole 630 in which the selector 650 is formed, as shown in FIG. 6F (560). Therefore, the vertical electrode 660 may extend in the second direction 612.
  • the manufacturing system may fill the vertical electrode 660 with a metal material suitable for the characteristics of the selector 650, such as W, TaN, TiN, or the like.
  • the phase change memory 550 having a structure including at least one insulating layer 610, at least one horizontal electrode 620, at least one phase change layer 640, a selector 650, and a vertical electrode 660.
  • the method for manufacturing a phase change memory of the structure further including a tunnel barrier has been described, but is not limited thereto, the manufacturing system according to an embodiment
  • various manufacturing methods may be performed, including steps for manufacturing a phase change memory having various structures including at least one phase change layer 640 and a selector 650.
  • phase change memory is manufactured to have a stack structure in which at least one phase change layer 640 is stacked, but the present invention is not limited thereto.
  • the phase change memory may include at least one phase change layer 640. It may also be made of a bistack structure in which only one is laminated.
  • FIG. 7 is a flowchart illustrating a method of manufacturing a phase change memory, according to another exemplary embodiment.
  • FIGS. 8A through 8H sequentially illustrate cross-sections of the phase change memory in order to explain a method of manufacturing a phase change memory, according to another exemplary embodiment. The figure shown.
  • a method of manufacturing a phase change memory according to another embodiment is related to a method of manufacturing a phase change memory having a highly integrated three-dimensional architecture described above with reference to FIG. 4B. Is performed.
  • the manufacturing method of the phase change memory according to another embodiment is similar to the manufacturing method of the phase change memory described above with reference to FIGS. 5 to 6F, but the rear end of the at least one horizontal electrode using at least one sacrificial layer By performing in the process, there is a difference in lowering the difficulty of the process of forming the horizontal electrode.
  • the manufacturing system alternately stacks at least one insulating layer 810 and at least one sacrificial layer 820 extending in the first direction 811 (710).
  • the manufacturing system may alternately stack at least one insulating layer 810 formed of an insulating material such as SiO 2 and at least one sacrificial film 820 formed of a material such as Si 3 N 4. have.
  • each of the at least one insulating layer 810 and the at least one sacrificial layer 820 may be adaptively adjusted according to the characteristics of the phase change memory to be manufactured.
  • the manufacturing system may include a vertical hole in the at least one insulating layer 810 and the at least one sacrificial layer 820 in the second direction 812 orthogonal to the first direction 811.
  • 830 is formed (720).
  • a manufacturing system may form a line perpendicular to the stacked at least one insulating layer 810 and at least one sacrificial layer 820 through etching, fill the vertical line with the insulating line, and then insulate the insulating line. At least some of the lines may be etched to form vertical holes 830.
  • the manufacturing system may minimize the area where the at least one phase change layer 840 and the selector 850 vertically contact each other by forming the vertical hole 830 in a rectangular pillar shape.
  • the manufacturing system then etches 730 a portion 821 of at least one sacrificial film 820 exposed to the inner surface of the vertical hole 830, as shown in FIG. 8C.
  • the manufacturing system may form the empty space 822 by etching the side surface 821 of the at least one sacrificial layer 820 exposed to the inner surface of the vertical hole 830 through the vertical hole 830.
  • the manufacturing system can remove at least one portion 821 of at least one sacrificial film 820 through an isotropic chemical etching process.
  • the manufacturing system may adjust the etch rate at which the portion 821 of the at least one sacrificial layer 820 is etched so that the phase change memory to be manufactured may perform the multi-valued bit / cell operation.
  • This process is performed based on a property in which the crystallization state of the at least one phase change layer 840 is changed based on an adjustment of a pulse state according to an etching rate at which a portion 821 of the at least one sacrificial layer 820 is etched. Will be. Accordingly, as the portion 821 of the at least one sacrificial layer 820 is etched more, the phase change memory may perform more bit / cell operations.
  • the manufacturing system then fills (740) at least one phase change layer 840 in the space 822 where a portion 821 of at least one sacrificial film 820 has been etched, as shown in FIG. 8D. Accordingly, the at least one phase change layer 840 may extend in the first direction 811.
  • the manufacturing system may include at least one sacrificial layer so that the at least one phase change layer 840 has a low resistance when the crystal state is crystalline and has a phase change characteristic having high resistance when the crystal state is amorphous.
  • a portion 821 of 820 may fill the etched space 822 with a phase change material (Ge 2 Sb 2 Te 5 ) such as Ge, Sb, and / or Te.
  • the manufacturing system may fill the at least one phase change layer 840 using Atomic layer deposition (ALD) techniques in the space 822 where a portion 821 of the at least one sacrificial film 820 has been etched.
  • ALD Atomic layer deposition
  • a manufacturing system may include a GT cycle combining GeCl 2 (dioxide) and Te (TES) 2 to form GeTe and an ST cycle combining SbCl 3 and Te (TES) 2 to form Sb 2 Te 3 .
  • At least one phase change layer 840 may be deposited in the space 822 where a portion 821 of the at least one sacrificial layer 820 is etched by using an alternate ALD technique. At this time, by controlling the number of times the GT cycle and the ST cycle is performed, the composition ratio of the phase change material forming the at least one phase change layer 840 can be adjusted.
  • the manufacturing system then forms 750 a selector 850 in the interior surface of the vertical hole 830 to abut the at least one phase change layer 840, as shown in FIG. 8E. Therefore, the selector 850 may extend in the second direction 812.
  • the manufacturing system may use the transition metal (or transition metal) in the phase change material so that the selector 850 exhibits reverse phase change characteristics (high resistance when the crystal state is crystalline and low resistance when the crystal state is amorphous).
  • the selector 850 may be formed of a compound containing a transition metal.
  • the selector 850 formed as described above is formed of a compound containing a transition metal in a phase change material, so that the selection element used in the phase change memory should be turned on / off.
  • the crystal state may be changed based on the 290 ° C. suitable for the on / off temperature value (the crystal state of the selector 850 is crystallized at 290 ° C. or higher).
  • the selector 850 may be formed of a compound containing a transition metal in a phase change material, thereby rapidly increasing contact resistance due to crystallization, decreasing carrier density, and total resistance of the phase change memory at an initial increase in amorphous fraction.
  • the low energy switching can be realized by rapidly increasing the current by decreasing the interface resistance.
  • the manufacturing system at step 750, maximizes the resistance ratio between when the crystalline state of the selector 850 is crystalline and amorphous, such that the operating voltage of the selector 850 is less than the reference operating voltage value,
  • the composition ratio in which the transition metal is contained in the phase change material may be adaptively adjusted so that the power consumption of the selector 850 is less than the reference power consumption value.
  • the compositional ratio of transition metals such as Cr (or Ti, Ni, Zn, Cu, Mo, etc.) in phase change materials such as Ge and Te has a weight percentage of less than 10% based on Ge and Te.
  • the selector 850 formed of a compound such as CrGeTe or Cr 2 Ge 2 Te 6 has an operating voltage of less than 1 V, an energy consumption (when switched on) of less than 1 pJ, and the entire phase change memory.
  • Power consumption is less than 20%, the on / off ratio exceeds 10 4 , the on current (current flowing when switched on) exceeds 1MA / cm 2 , and the off current (Current flowing when switched off) may be less than 1 pA / element, operation speed may be less than 50 ns, and endurance may exceed 100 M.
  • the selector 850 formed through operation 750 may include a crystal state of a local region among regions corresponding to the target phase change layer, rather than an entire region corresponding to the target phase change layer among the at least one phase change layer 840.
  • the selector 850 adjusts the composition ratio at which the transition metal is contained in the phase change material, thereby targeting the size of the local region in which the crystalline state is changed between crystalline and amorphous (all of the entire region of the selector 850). By minimizing to less than 20% of the total area corresponding to the phase change layer, power consumption in the switching operation process between the on state and the off state can be significantly lowered.
  • the manufacturing system as in the process of forming the at least one phase change layer 840, in step 750, the inner surface of the vertical hole 830 to be in contact with the at least one phase change layer 840 using ALD techniques.
  • a selector 850 may be formed in the trench.
  • the manufacturing system is a method of depositing Ge-Te / Te in the form of a superlattice, heat treatment in an atmosphere of a Cr source, or depositing Ge-Te / Cr / Te in the form of a superlattice, and then performing heat treatment.
  • the selector 850 may be formed on the inner surface of the vertical hole 830 to be in contact with the at least one phase change layer 840.
  • the manufacturing system in operation 750, when the selector 850 changes the crystal state of the target phase change layer among the at least one phase change layer 840 in the manufactured phase change memory, another adjacent phase change is performed.
  • the selector 850 can be formed to block leakage current to the layer and to suppress thermal effects between the target phase change layer and another adjacent phase change layer.
  • the manufacturing system may further perform a process of forming a tunnel barrier that reduces the off current of the selector 850 in the manufactured phase change memory.
  • the manufacturing system forms a tunnel barrier in the inner surface of the vertical hole 830 to abut the at least one phase change layer 840, and then contacts the tunnel barrier in the inner surface of the vertical hole 830 in which the tunnel barrier is formed.
  • Selector 850 may be formed.
  • the manufacturing system fills the vertical electrode 860 in the vertical hole 830 in which the selector 850 is formed (760). Accordingly, the vertical electrode 860 may extend in the second direction 812.
  • the manufacturing system may fill the vertical electrode 860 with a metal material suitable for the characteristics of the selector 850, such as W, TaN, TiN, or the like.
  • the manufacturing system then removes at least one sacrificial film 820, as shown in FIG. 8G (770).
  • a general technique of removing the sacrificial layer formed of a material such as Si 3 N 4 may be used.
  • the manufacturing system fills (780) the at least one horizontal electrode 870 in the space 823 from which the at least one sacrificial film 820 has been removed.
  • the manufacturing system may include a space 823 in which the at least one horizontal electrode 870 is removed from the at least one sacrificial layer 820 with a metal material suitable for the characteristics of the selector 850, such as W, TaN, TiN, or the like. ) Can be filled.
  • the phase change memory 750 having a structure including at least one insulating layer 810, at least one horizontal electrode 870, at least one phase change layer 840, a selector 850, and a vertical electrode 860.
  • a method of manufacturing a phase change memory of a structure further including a tunnel barrier but not limited thereto, the manufacturing system according to another embodiment May perform various manufacturing methods including steps for manufacturing a phase change memory having various structures including essentially at least one phase change layer 840 and a selector 850.
  • phase change memory is manufactured to have a stack structure in which a plurality of phase change layers 840 are stacked, but the present invention is not limited thereto, and the phase change memory may include at least one phase change layer 840. It may also be made of a bistack structure in which only one is laminated.
  • FIG. 9A illustrates a phase change memory device including a phase change layer formed of a compound containing a transition metal in a phase change material.
  • a phase change memory device 900 may include an upper electrode (not shown) and a lower electrode (not shown), a phase change layer 910, and a tunnel barrier ( 920.
  • the phase change layer 910 may be used as a memory layer because the crystal state is changed by heat supplied by the upper electrode and the lower electrode.
  • the phase change layer 910 has the same reverse phase change characteristics (high resistance when the crystal state is crystalline and low resistance when the crystal state is amorphous) similarly to the selectors shown in FIGS. 1A to 8H. It is formed of a compound containing a transition metal in a phase change material to be visible.
  • having a high resistance when the crystal state of the phase change layer 910 is crystalline means that it has a relatively high resistance based on the resistance that is obtained when the crystal state is amorphous, and at least one phase change layer
  • the low resistance when the crystal state of 910 is amorphous means that the resistance is relatively low based on the resistance that the crystal state has when the crystal state is crystalline. That is, having high resistance or low resistance according to the crystal state of the at least one phase change layer 910 means that the resistance values compared with each other are high or low.
  • the phase change layer 910 may be formed of a compound containing a transition metal in a phase change material, thereby rapidly increasing contact resistance due to crystallization and rapidly decreasing carrier density, and in the initial increase in amorphous fraction, a phase change memory device.
  • the overall resistance of the 900 may be drastically reduced to increase the current as the interface resistance decreases, thereby implementing low energy operation.
  • the composition ratio in which the transition metal is contained in the phase change material may be maximized in the resistance ratio between when the crystal state of the phase change layer 910 is crystalline and amorphous, or the operating voltage of the phase change layer 910 may be Voltage of the read operation or the voltage of the write operation) may be adaptively adjusted so that the power consumption of the phase change layer 910 is less than the reference power consumption value.
  • the compositional ratio of transition metals such as Cr (or Ti, Ni, Zn, Cu, Mo, etc.) in phase change materials such as Ge and Te has a weight percentage of less than 10% based on Ge and Te.
  • the phase change layer 910 formed of a compound such as CrGeTe or Cr 2 Ge 2 Te 6 may have an operating voltage of less than 1V.
  • the composition ratio of the phase change layer 910 may be adjusted to have a read voltage and a write voltage at a value less than the breakdown voltage of the tunnel barrier 920.
  • the composition ratio of the phase change layer 910 may be adjusted such that the read voltage of the phase change layer 920 is 1V and the write voltage is 2 to 3V. Can be.
  • the contact resistivity of the phase change layer 910 may be adjusted based on a material forming either the upper electrode or the lower electrode.
  • the bulk resistance can also be determined as the contact resistivity is adjusted.
  • the tunnel barrier 920 may be disposed between any one of the upper electrode and the lower electrode and the phase change layer 910, and may be formed of SiO 2 or TiO 2 , but is not limited or limited to the above-described materials. Physically and chemically shielding between any one of the upper electrode or the lower electrode and the phase change layer 910 prevents interdiffusion, and the tunneling current is applied to either the upper electrode or the lower electrode through the tunneling effect of electrons. It may be formed of various materials, thicknesses to flow between the phase change layer 910. As the tunnel barrier 920, a blocking layer having a predetermined thickness or less (eg, a blocking layer having a thickness of 5 nm or less) may be used.
  • the phase change memory device 900 has a memory state of binary value [1] by performing three operations during a write operation in response to the crystal state of the phase change layer 910 being changed to crystalline and set to a high resistance state. Can be. In addition, in response to the crystal state of the phase change layer 910 being changed to amorphous and set to a low resistance state, the phase change memory device 900 performs a reset operation during a write operation to reset the memory state of the binary value [0]. You can have
  • the phase change memory device 900 may perform a read operation as a voltage lower than the voltage applied in the above-described write operation is applied.
  • the above-described write operation of the set or reset may be performed by applying a voltage of 2 to 3V
  • the read operation may be performed by applying a voltage of 1V.
  • the phase change memory device 900 may not require a separate switching device. That is, as the tunnel barrier 920 performs the function of the switching device, the phase change memory device 900 may not require a separate switch device.
  • the present invention is not limited thereto, and the phase change memory device 900 may further include an OTS for selectively switching heat supplied by the upper electrode and the lower electrode to the phase change layer 910.
  • the phase change memory device 900 may have a structure in which the OTS, the tunnel barrier 920, and the phase change layer 910 are sequentially stacked between the upper electrode and the lower electrode.
  • the phase change memory device 900 has been described as including the tunnel barrier 920, but is not limited thereto and may be configured to include only the body change layer 910 without the tunnel barrier 920. It may be.
  • a Schottky barrier may be formed between the upper electrode or the lower electrode and the phase change layer 910 by a work function.
  • a unidirectional Schottky barrier (or bidirectional Schottky) may be formed between the upper electrode (or lower electrode) and the phase change layer 910 so that the off current of the phase change layer 910 may be blocked.
  • any one of the upper electrode or the lower electrode may be formed of a material (eg, tungsten, cobalt or nickel), thickness suitable for securing Schottky diode characteristics.
  • phase change memory device 900 based on the phase change memory device 900, a phase change memory having a highly integrated three-dimensional architecture may be implemented. Detailed description thereof will be described with reference to 9b.
  • FIG. 9B illustrates a phase change memory based on a phase change layer formed of a compound containing a transition metal in a phase change material.
  • a phase change memory 930 having a highly integrated three-dimensional architecture is orthogonal to at least one horizontal electrode 940 and a first direction 931 extending in a first direction 931.
  • the vertical electrode 950 extending in the second direction 932, the at least one phase change layer 960 and the at least one extending in the first direction 931 so as to contact the at least one horizontal electrode 940, respectively.
  • a tunnel barrier 970 formed in contact with the phase change layer 960 and the vertical electrode 950 and extending in the second direction 932.
  • the at least one horizontal electrode 940 may correspond to the upper electrode described above with reference to FIG. 9A
  • the vertical electrode 950 may correspond to the lower electrode described above with reference to FIG. 9A
  • the at least one phase change layer 960 and the tunnel barrier 970 described below may correspond to the phase change layer and the tunnel barrier described above with reference to FIG. 9A, respectively.
  • Each of the at least one horizontal electrode 940 and the vertical electrode 950 may be formed of a metal material suitable for the characteristics of the phase change layer 960 described later, such as W, TaN, TiN, and the like.
  • at least one horizontal electrode 940 may be grounded to ground.
  • the at least one phase change layer 960 is a column of current supplied by the at least one horizontal electrode 940 and the vertical electrode 950 (at least one horizontal electrode 940 and the vertical electrode 950 or Formed by a phase change material such that the crystal state is changed by heat caused by the voltage difference applied).
  • At least one phase change layer 960 may have a reverse phase change characteristic (high resistance when the crystalline state is crystalline and low resistance when the crystalline state is amorphous). It may be formed of a compound containing a transition metal.
  • having a high resistance when the crystal state of the phase change layer 910 is crystalline means that it has a relatively high resistance based on the resistance that is obtained when the crystal state is amorphous, and at least one phase change layer
  • the low resistance when the crystal state of 910 is amorphous means that the resistance is relatively low based on the resistance that the crystal state has when the crystal state is crystalline. That is, having high resistance or low resistance according to the crystal state of the at least one phase change layer 910 means that the resistance values compared with each other are high or low.
  • the at least one phase change layer 960 may be formed of a compound containing a transition metal in the phase change material, thereby rapidly increasing contact resistance due to crystallization and rapidly decreasing carrier density, and at the initial increase in amorphous fraction.
  • the overall resistance of the change memory 930 may be drastically reduced to increase the current as the interface resistance decreases, thereby implementing low energy operation.
  • the composition ratio in which the transition metal is contained in the phase change material may be maximized in the resistance ratio between when the crystal state of the at least one phase change layer 960 is crystalline and amorphous, or at least one phase change layer ( Adaptively such that the operating voltage (voltage of the read operation or the voltage of the write operation) of the 960 is less than the reference operating voltage value, or the power consumption of the at least one phase change layer 960 is less than the reference power consumption value. Can be adjusted.
  • the compositional ratio of transition metals such as Cr (or Ti, Ni, Zn, Cu, Mo, etc.) in phase change materials such as Ge and Te has a weight percentage of less than 10% based on Ge and Te.
  • the at least one phase change layer 960 formed of a compound such as CrGeTe or Cr 2 Ge 2 Te 6 may have an operating voltage of less than 1V.
  • the composition ratio of the at least one phase change layer 960 may be adjusted to have a read voltage and a write voltage at a value less than the breakdown voltage of the tunnel barrier 970. For example, when the breakdown voltage of the tunnel barrier 970 is 5V, the at least one phase change layer 960 such that the read voltage of the at least one phase change layer 960 is 1V and the write voltage is 2 to 3V. The composition ratio of) can be adjusted.
  • the contact resistivity of the at least one phase change layer 960 may be adjusted based on a material forming either the upper electrode or the lower electrode.
  • the bulk resistance can also be determined as the contact resistivity is adjusted.
  • the tunnel barrier 970 extends in the second direction 932 while being disposed between the at least one phase change layer 960 included in the phase change memory 930 and the vertical electrode 950 to form SiO 2 or TiO. It may be formed of two or the like, but is not limited or limited to being formed of the above-described materials, and interdiffusion by physicochemically shielding between any one of the vertical electrode 950 and at least one phase change layer 960. (inter diffusion) and may be formed of various materials and thicknesses such that the tunneling current flows between the vertical electrode 950 and the at least one phase change layer 960 through the tunneling effect of electrons. As the tunnel barrier 970, a blocking layer having a predetermined thickness or less (eg, a blocking layer having a thickness of 5 nm or less) may be used.
  • the phase change memory 930 changes the crystal state of the target phase change layer of the at least one phase change layer 960 to crystalline, sets it to a high resistance state, and performs three operations during a write operation to perform a binary value [1]. It can have a memory state of.
  • the phase change memory 930 performs a reset operation during a write operation in response to changing the non-crystalline state of the target phase change layer of the at least one phase change layer 960 to a non-crystalline state and performing a reset operation during a write operation. It can have a memory state of value [0].
  • phase change memory 930 may perform a read operation as a voltage lower than the voltage applied in the above-described write operation is applied.
  • the above-described write operation of the set or reset may be performed by applying a voltage of 2 to 3V
  • the read operation may be performed by applying a voltage of 1V.
  • the phase change memory 930 may not require a separate switching element.
  • the present disclosure is not limited thereto, and the phase change memory 930 may selectively switch the heat supplied by the at least one horizontal electrode 940 and the vertical electrode 950 to the at least one phase change layer 960. It may further include. In this case, the OTS may be interposed between the vertical electrode 950 and the tunnel barrier 970.
  • phase change memory 930 is formed to extend in the first direction 931 so as to be interposed between the at least one phase change layer 960 and at least one to separate the at least one phase change layer 960 from each other.
  • the insulating layer 980 may further include.
  • the at least one insulating layer 980 may be formed of an insulating material such as SiO 2 .
  • the method of manufacturing the phase change memory 930 may be performed similarly to the method described above with reference to FIGS. 5 to 6F or 7 to 8H.
  • the manufacturing system alternately stacks at least one insulating layer 980 and at least one horizontal electrode 940 extending in the first direction 931, and forms a vertical hole in the second direction 932. Etching a portion of the at least one horizontal electrode 940 exposed to the inner surface of the vertical hole, and filling the at least one phase change layer 960 in a space where the portion of the at least one horizontal electrode 940 is etched.
  • the phase change memory 930 may be manufactured by filling the vertical electrode 950 in the vertical hole in which the tunnel barrier 970 is formed.
  • the manufacturing system alternately stacks at least one insulating layer 980 and at least one sacrificial layer extending in the first direction 931, and forms a vertical hole in the second direction 932, Etching a portion of the at least one sacrificial layer exposed on the inner surface of the vertical hole, filling the at least one phase change layer 960 in the space where the portion of the at least one sacrificial film is etched, 970 is formed, the vertical electrode 950 is filled in the vertical hole in which the tunnel barrier 970 is formed, and then the at least one horizontal electrode 940 is filled in the removed space by removing the at least one sacrificial film.
  • the phase change memory 930 may be manufactured.
  • the phase change memory 930 has been described as including the tunnel barrier 970, but is not limited thereto and may have a structure not including the tunnel barrier 970.
  • at least one phase change layer 960 in the phase change memory 930 is in direct contact with the vertical electrode 950.
  • the vertical electrode 950 optimizes the function of the tunnel barrier 970 (eg, reducing the off current of the phase change memory 930 and suppressing the voltage increase in the on state to secure Schottky diode characteristics).
  • Material eg, tungsten, cobalt or nickel, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

일 실시예에 따르면, 상 변화 메모리 소자는, 상부 전극 및 하부 전극; 상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열에 의해 결정 상태가 변화되는 상 변화층; 및 상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열을 상기 상 변화층에 선택적으로 스위칭하는 셀렉터(Selector)를 포함하고, 상기 셀렉터는, 상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.

Description

역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
아래의 실시예들은 메모리 소자에서 이용되는 셀렉터(Selector), 상기 셀렉터를 포함하는 상 변화 메모리 소자(Phase change random access memory element; PCRAM element) 및 상기 셀렉터를 포함하는 상 변화 메모리 소자를 이용하여 구성되는 고집적 3차원 아키텍처의 상 변화 메모리에 관한 것으로, 보다 상세하게는, 메모리 소자에서 선택 소자로 사용되는 종래 OTS(Ovonic Threshold Switching)의 문제점 및 단점을 개선시킨 셀렉터(Selector)에 대한 기술이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속, 대용량 및 고집적 등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 이에, 3차원 V-NAND 메모리가 현재 최고 집적도를 구현하고 있으나, 고단으로 갈수록 String Height가 증가되며, 100단 이상의 고단을 형성하기 위한 공정적 어려움으로 인해 초 고집적도의 구현에 한계를 갖게 될 것으로 예상되고 있다.
이를 대체하기 위하여, 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기록/판독 특성이 우수한 STT-MRAM, FeRAM, ReRAM 및 PCRAM 등의 차세대 메모리 소자들이 연구되고 있다.
이 중 PCRAM(이하, 상 변화 메모리 소자)은 상부 전극 및 하부 전극 사이의 전류 흐름 또는 인가되는 전압 차에 의해 야기되는 열이 상 변화층으로 공급됨에 따라, 상 변화층의 결정 상태가 결정질 및 비결정질 사이에서 변화되어, 결정질일 때 저 저항성을 갖고 비결정질일 때 고 저항성을 갖게 됨으로써, 각각의 저항 상태에 대응하는 이진 값을 나타낼 수 있다(예컨대, 상 변화층의 결정 상태가 결정질로 저 저항성을 갖는 경우, 이진 값 [0]의 셋 상태를 나타내고, 상 변화층의 결정 상태가 비결정질로 고 저항성을 갖는 경우, 이진 값 [1]의 리셋 상태를 나타냄).
이러한, 상 변화 메모리 소자는 저렴한 비용으로 제조되며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있으며, 2차원상 스케일링(Scaling) 한계를 개선하기 위하여 다양한 3차원 아키텍처로 구현된 상 변화 메모리로 제안되고 있다.
그러나, 상 변화 메모리(또는 상 변화 메모리 소자)에서 선택 소자로 사용되는 종래의 OTS가 상 변화층과 맞닿는 사이에 배치되는 중간 전극을 요구하기 때문에, 고집적도를 구현하는데 있어 적합하지 못한 단점과, 중간 전극을 제거할 경우, 상 변화층들 사이의 열 영향에 의해 오동작이 발생되는 문제점을 갖는다.
따라서, 고집적 3차원 아키텍처에서 이용될 새로운 선택 소자의 개발이 시급한 상황이다.
일 실시예들은, 종래 OTS의 문제점 및 단점을 개선시키며, 동작 전압 및 전력 소비를 낮추도록, 결정 상태가 결정질일 때 고 저항성을 갖고, 비결정질일 때 저 저항성을 갖는 역 상 변화 특성을 보이는 셀렉터를 선택 소자로 제안한다.
또한, 일 실시예들은, 역 상 변화 특성을 보이는 셀렉터를 상 변화 메모리에 사용함으로써, 종래 3차원 V-NAND 메모리 대비 고집적 3차원 아키텍처를 구현하고, 상 변화 메모리를 구현함에 있어 종래 3차원 X point 어레이 PCRAM 대비 제조 원가를 절감함에 그 목적이 있다.
일 실시예에 따르면, 상 변화 메모리 소자는, 상부 전극 및 하부 전극; 상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열에 의해 결정 상태가 변화되는 상 변화층; 및 상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열을 상기 상 변화층에 선택적으로 스위칭하는 셀렉터(Selector)를 포함하고, 상기 셀렉터는, 상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
일측에 따르면, 상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비는, 상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 조절될 수 있다.
또 다른 일측에 따르면, 상기 상 변화층과 상기 셀렉터는 서로 다른 상 변화 특성을 가질 수 있다.
또 다른 일측에 따르면, 상기 상 변화 메모리 소자는, 상기 셀렉터의 결정 상태가 결정질로 변화되어 고 저항 상태로 설정되고, 상기 상 변화층의 결정 상태가 결정질로 변화되어 저 저항 상태로 설정됨에 응답하여, 기록 동작 중 셋(Set) 동작을 수행하고, 상기 셀렉터의 결정 상태가 비결정질로 변화되어 저 저항 상태로 설정되고, 상기 상 변화층의 결정 상태가 비결정질로 변화되어 고 저항 상태로 설정됨에 응답하여, 상기 기록 동작 중 리셋(Reset) 동작을 수행할 수 있다.
또 다른 일측에 따르면, 상기 셀렉터는, 상기 셋 동작 및 상기 리셋 동작 모두에서 상기 상 변화 메모리 소자가 고 저항 상태로 설정됨에 응답하여, 오프(Off) 상태를 유지할 수 있다.
또 다른 일측에 따르면, 상기 상 변화 메모리 소자는, 상기 셀렉터가 국소 영역의 결정 상태만을 결정질로부터 비결정질로 변화시켜 온(On) 상태로 설정된 후, 상기 국소 영역의 결정 상태만을 비결정질로부터 결정질로 변화시켜 오프 상태로 설정됨에 응답하여, 판독 동작을 수행할 수 있다.
또 다른 일측에 따르면, 상기 상 변화 메모리 소자는, 상기 상 변화층과 상기 셀렉터 사이에 배치되어, 상기 셀렉터의 오프(Off) 전류를 감소시키거나, 상기 상 변화층 및 상기 셀렉터 사이의 인터믹싱을 차단하는 터널 배리어(Tunnel barrier)를 더 포함할 수 있다.
또 다른 일측에 따르면, 상기 트랜지션 메탈은, Cr, Ti, Ni, Zn, Cu 또는 Mo 중 적어도 하나를 포함하고, 상기 상 변화 물질은, Ge 및/또는 Te을 포함할 수 있다.
또 다른 일측에 따르면, 상기 셀렉터는 상기 상부 전극 또는 상기 하부 전극 중 어느 하나를 형성하는 물질에 기초하여 컨텍 비저항이 조절될 수 있다.
일 실시예에 따르면, 메모리 소자에서 이용되는 셀렉터(Selector)는, 상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
일측에 따르면, 상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비는, 상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 조절될 수 있다.
또 다른 일측에 따르면, 상기 셀렉터는, 국소 영역의 결정 상태만을 결정질 및 비결정질 사이에서 변화시키며, 온(On) 상태 및 오프(Off) 상태 사이에서 전환될 수 있다.
또 다른 일측에 따르면, 상기 셀렉터는, 상기 메모리 소자에 포함되는 적어도 하나의 전극과 상기 셀렉터 사이에 배치되어, 상기 셀렉터의 오프(Off) 전류를 감소시키는 터널 배리어(Tunnel barrier)를 더 포함할 수 있다.
일 실시예에 따르면, 상부 전극 및 하부 전극을 포함하는 상 변화 메모리 소자에서 이용되는 상 변화층은, 상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열에 의해 결정 상태가 변화되며, 상기 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
일측에 따르면, 상기 상 변화 메모리 소자는 상기 상부 전극 또는 상기 하부 전극 중 어느 하나와 상기 상 변화층 사이에 배치되는 터널 배리어(Tunnel barrier)를 더 포함할 수 있다.
또 다른 일측에 따르면, 상기 상 변화 메모리 소자는 상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열을 상기 상 변화층에 선택적으로 스위칭하는 OTS(Ovonic Threshold Switching)를 더 포함할 수 있다.
일 실시예에 따르면, 상 변화 메모리 소자는, 상부 전극 및 하부 전극; 및 상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열에 의해 결정 상태가 변화되며, 상기 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는 상 변화층을 포함한다.
일측에 따르면, 상기 상부 전극 또는 상기 하부 전극 중 적어도 어느 하나와 상기 상 변화층 사이에는, 일함수(work function)에 의해 쇼트키 배리어가 형성될 수 있다.
일 실시예에 따르면, 고집적 3차원 아키텍처를 갖는 상 변화 메모리는, 제1 방향으로 연장 형성된 적어도 하나의 수평 전극 및 상기 제1 방향과 직교하는 제2 방향으로 연장 형성된 수직 전극; 상기 적어도 하나의 수평 전극과 각각 맞닿도록 상기 제1 방향으로 연장 형성되어, 상기 적어도 하나의 수평 전극 및 상기 수직 전극에 의해 공급되는 열에 의해 결정 상태가 변화되는 적어도 하나의 상 변화층; 및 상기 적어도 하나의 상 변화층 및 상기 수직 전극과 각각 맞닿으며 상기 제2 방향으로 연장 형성되어, 상기 적어도 하나의 상 변화층 중 타겟 상 변화층의 결정 상태만을 변화시키도록 상기 적어도 하나의 수평 전극 및 상기 수직 전극에 의해 공급되는 열을 상기 적어도 하나의 상 변화층에 선택적으로 스위칭하는 셀렉터(Selector)를 포함하고, 상기 셀렉터는, 상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
일측에 따르면, 상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비는, 상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 조절될 수 있다.
또 다른 일측에 따르면, 상기 상 변화 메모리는, 상기 셀렉터 중 상기 타겟 상 변화층에 대응하는 영역의 결정 상태가 결정질로 변화되어 고 저항 상태로 설정되고, 상기 타겟 상 변화층의 결정 상태가 결정질로 변화되어 저 저항 상태로 설정됨에 응답하여, 상기 타겟 상 변화층에 대한 기록 동작 중 셋(Set) 동작을 수행하고, 상기 셀렉터 중 상기 타겟 상 변화층에 대응하는 영역의 결정 상태가 비결정질로 변화되어 저 저항 상태로 설정되고, 상기 타겟 상 변화층의 결정 상태가 비결정질로 변화되어 고 저항 상태로 설정됨에 응답하여, 상기 타겟 상 변화층에 대한 상기 기록 동작 중 리셋(Reset) 동작을 수행할 수 있다.
또 다른 일측에 따르면, 상기 셀렉터 중 상기 타겟 상 변화층에 대응하는 영역은, 상기 셋 동작 및 상기 리셋 동작 모두에서 상기 상 변화 메모리가 고 저항 상태로 설정됨에 응답하여, 오프(Off) 상태를 유지할 수 있다.
또 다른 일측에 따르면, 상기 상 변화 메모리는, 상기 셀렉터 중 상기 타겟 상 변화층에 대응하는 영역이 국소 영역의 결정 상태만을 결정질로부터 비결정질로 변화시켜 온(On) 상태로 설정된 후, 상기 국소 영역의 결정 상태만을 비결정질로부터 결정질로 변화시켜 오프 상태로 설정됨에 응답하여, 판독 동작을 수행할 수 있다.
또 다른 일측에 따르면, 상기 고집적 3차원 아키텍처를 갖는 상 변화 메모리는, 상기 적어도 하나의 상 변화층과 상기 셀렉터 사이에 배치된 채 상기 제2 방향으로 연장 형성되어, 상기 셀렉터의 오프(Off) 전류를 감소시키는 터널 배리어(Tunnel barrier)를 더 포함할 수 있다.
또 다른 일측에 따르면, 상기 셀렉터는, 상기 타겟 상 변화층의 결정 상태가 변화될 때, 상기 적어도 하나의 상 변화층 중 상기 타겟 상 변화층과 인접한 상 변화층으로의 누설 전류를 차단할 수 있다.
또 다른 일측에 따르면, 상기 고집적 3차원 아키텍처를 갖는 상 변화 메모리는, 상기 적어도 하나의 상 변화층 사이에 개재되도록 상기 제1 방향으로 연장 형성되어, 상기 적어도 하나의 상 변화층을 상호 간에 분리하는 적어도 하나의 절연층을 더 포함할 수 있다.
일 실시예에 따르면, 고집적 3차원 아키텍처를 갖는 상 변화 메모리는, 제1 방향으로 연장 형성된 적어도 하나의 수평 전극 및 상기 제1 방향과 직교하는 제2 방향으로 연장 형성된 수직 전극; 및 상기 적어도 하나의 수평 전극과 각각 맞닿도록 상기 제1 방향으로 연장 형성되어, 상기 적어도 하나의 수평 전극 및 상기 수직 전극에 의해 공급되는 열에 의해 결정 상태가 변화되는 적어도 하나의 상 변화층을 포함하고, 상기 적어도 하나의 상 변화층은, 상기 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
일측에 따르면, 상기 상 변화 메모리는, 상기 적어도 하나의 상 변화층과 상기 수직 전극 사이에 배치된 채 상기 제2 방향으로 연장 형성되는 터널 배리어(Tunnel barrier)를 더 포함할 수 있다.
일 실시예에 따르면, 고집적 3차원 아키텍처를 갖는 상 변화 메모리의 제조 방법은, 제1 방향으로 연장 형성된 적어도 하나의 절연층 및 적어도 하나의 수평 전극을 번갈아 가며 적층하는 단계; 상기 적층된 적어도 하나의 절연층 및 적어도 하나의 수평 전극에 상기 제1 방향과 직교하는 제2 방향으로 수직 홀(Hole)을 형성하는 단계; 상기 수직 홀 내부 표면에 노출되는 상기 적어도 하나의 수평 전극의 일부를 에칭하는 단계; 상기 적어도 하나의 수평 전극의 일부가 에칭된 공간에 적어도 하나의 상 변화층을 충진하는 단계; 상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터(Selector)를 형성하는 단계; 및 상기 셀렉터가 형성된 상기 수직 홀 내부에 수직 전극을 충진하는 단계를 포함하고, 상기 셀렉터는, 상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
일측에 따르면, 상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터를 형성하는 단계는, 상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비를 조절하는 단계를 포함할 수 있다.
또 다른 일측에 따르면, 상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터를 형성하는 단계는, 상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에, 상기 셀렉터의 오프(Off) 전류를 감소시키는 터널 배리어(Tunnel barrier)를 형성하는 단계; 및 상기 터널 배리어가 형성된 상기 수직 홀 내부 표면에, 상기 터널 배리어와 맞닿도록 상기 셀렉터를 형성하는 단계를 포함할 수 있다.
또 다른 일측에 따르면, 상기 적어도 하나의 수평 전극의 일부가 에칭된 공간에 적어도 하나의 상 변화층을 충진하는 단계는, 상기 적어도 하나의 수평 전극의 일부가 에칭된 공간에 ALD(Atomic layer deposition) 기법을 이용하여 상기 적어도 하나의 상 변화층을 충진하는 단계일 수 있다.
일 실시예에 따르면, 고집적 3차원 아키텍처를 갖는 상 변화 메모리의 제조 방법은, 제1 방향으로 연장 형성된 적어도 하나의 절연층 및 적어도 하나의 희생막을 번갈아 가며 적층하는 단계; 상기 적층된 적어도 하나의 절연층 및 적어도 하나의 희생막에 상기 제1 방향과 직교하는 제2 방향으로 수직 홀(Hole)을 형성하는 단계; 상기 수직 홀 내부 표면에 노출되는 상기 적어도 하나의 희생막의 일부를 에칭하는 단계; 상기 적어도 하나의 희생막의 일부가 에칭된 공간에 적어도 하나의 상 변화층을 충진하는 단계; 상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터(Selector)를 형성하는 단계; 상기 셀렉터가 형성된 상기 수직 홀 내부에 수직 전극을 충진하는 단계; 상기 적어도 하나의 희생막을 제거하는 단계; 및 상기 적어도 하나의 희생막이 제거된 공간에 적어도 하나의 수평 전극을 충진하는 단계를 포함하고, 상기 셀렉터는, 상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
일측에 따르면, 상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터를 형성하는 단계는, 상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비를 조절하는 단계를 포함할 수 있다.
또 다른 일측에 따르면, 상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터를 형성하는 단계는, 상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에, 상기 셀렉터의 오프(Off) 전류를 감소시키는 터널 배리어(Tunnel barrier)를 형성하는 단계; 및 상기 터널 배리어가 형성된 상기 수직 홀 내부 표면에, 상기 터널 배리어와 맞닿도록 상기 셀렉터를 형성하는 단계를 포함할 수 있다.
또 다른 일측에 따르면, 상기 적어도 하나의 희생막의 일부가 에칭된 공간에 적어도 하나의 상 변화층을 충진하는 단계는, 상기 적어도 하나의 희생막의 일부가 에칭된 공간에 ALD(Atomic layer deposition) 기법을 이용하여 상기 적어도 하나의 상 변화층을 충진하는 단계일 수 있다.
일 실시예들은, 결정 상태가 결정질일 때 고 저항성을 갖고, 비결정질일 때 저 저항성을 갖는 역 상 변화 특성을 보이는 셀렉터를 선택 소자로 제안함으로써, 종래 OTS의 문제점 및 단점을 개선시키며, 동작 전압 및 전력 소비를 낮출 수 있다.
또한, 일 실시예들은, 역 상 변화 특성을 보이는 셀렉터를 상 변화 메모리에 사용함으로써, 종래 3차원 V-NAND 메모리 대비 고집적 3차원 아키텍처를 구현하고, 상 변화 메모리를 구현함에 있어 종래 3차원 X point 어레이 PCRAM 대비 제조 원가를 절감할 수 있다.
도 1a는 일 실시예에 따른 셀렉터를 설명하기 위한 도면이다.
도 1b는 다른 일 실시예에 따른 셀렉터를 설명하기 위한 도면이다.
도 2a는 일 실시예에 따른 상 변화 메모리 소자를 설명하기 위한 도면이다.
도 2b는 다른 일 실시예에 따른 상 변화 메모리 소자를 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 상 변화 메모리 소자의 동작 방법을 설명하기 위한 도면이다.
도 4a 내지 4b는 일 실시예에 따른 고집적 3차원 아키텍처를 갖는 상 변화 메모리를 설명하기 위한 도면이다.
도 4c는 다른 일 실시예에 따른 고집적 3차원 아키텍처를 갖는 상 변화 메모리를 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 상 변화 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 6a 내지 6f는 일 실시예에 따른 상 변화 메모리의 제조 방법을 설명하기 위하여 상 변화 메모리의 단면을 순차적으로 나타낸 도면이다.
도 7은 다른 일 실시예에 따른 상 변화 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 8a 내지 8h는 다른 일 실시예에 따른 상 변화 메모리의 제조 방법을 설명하기 위하여 상 변화 메모리의 단면을 순차적으로 나타낸 도면이다.
도 9a는 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성되는 상 변화층을 포함하는 상 변화 메모리 소자를 설명하기 위한 도면이다.
도 9b는 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성되는 상 변화층을 기반으로 하는 상 변화 메모리를 설명하기 위한 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1a는 일 실시예에 따른 셀렉터를 설명하기 위한 도면이다.
도 1a를 참조하면, 일 실시예에 따른 셀렉터(110)는, 메모리 소자(100)에서 이용되는 선택 소자로서, 예컨대, 상 변화 메모리 소자에 포함되는 상부 전극(120) 및 하부 전극(130)에 의해 공급되는 열(상부 전극(120) 및 하부 전극(130) 사이의 전류 흐름 또는 인가되는 전압 차에 의해 야기되는 열)을 상 변화층(도면에는 도시되지 않음)에 선택적으로 스위칭하는 역할을 수행할 수 있다. 예를 들어, 셀렉터(110)는 메모리층(상 변화 층)에 대한 스위칭 동작을 하는 메모리 셀렉터 또는 OTS(Ovonic Threshold Switching)의 기능을 수행할 수 있다.
그러나, 이하 설명되는 셀렉터(110)는 상 변화 메모리 소자에서 이용되는 것으로 제한되거나 한정되지 않고, STT-MRAM, FeRAM 또는 ReRAM 등의 비휘발성 메모리 소자에서도 이용 가능하다.
이러한 셀렉터(110)는, 역 상 변화 특성(결정 상태가 결정질일 때 고 저항성을 갖고, 결정 상태가 비결정질일 때 저 저항성을 갖는 특성)을 보이도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
예를 들어, Ge, Sb 및/또는 Te와 같은 종래의 상 변화 물질(Ge2Sb2Te5)만으로 이루어지는 상 변화층은 결정 상태가 결정질일 때 저 저항성을 갖고, 결정 상태가 비결정질일 때 고 저항성을 갖는 상 변화 특성을 보이게 된다. 따라서, 일 실시예에 따른 셀렉터(110)는, Ge 및/또는 Te와 같은 종래의 상 변화 물질에 Cr, Ti, Ni, Zn, Cu 및/또는 Mo와 같은 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 결정 상태가 결정질일 때 1*105ohm과 같은 고 저항성을 갖고, 결정 상태가 비결정질일 때 8.6*102ohm과 같은 저 저항성을 갖는 역 상 변화 특성을 보이게 된다.
여기서, 셀렉터(110)의 결정 상태가 결정질일 때 고 저항성을 갖는다는 것은, 결정 상태가 비결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 높은 저항성을 갖는 것을 의미하고, 셀렉터(110)의 결정 상태가 비결정질일 때 저 저항성을 갖는다는 것은, 결정 상태가 결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 낮은 저항성을 갖는 것을 의미한다. 즉, 셀렉터(110)의 결정 상태에 따라 고 저항성을 갖거나, 저 저항성을 갖는다는 것은, 서로 상대적으로 비교된 저항성의 값이 높거나, 낮음을 의미한다.
이와 같이 셀렉터(110)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 메모리 소자(100)에서 이용되는 선택 소자가 온/오프되어야 하는 온도 값(gain size를 증가시키는 선택 소자의 온/오프 온도 값)에 적합한 290℃를 기준으로 결정 상태가 변화될 수 있다(셀렉터(110)의 결정 상태가 290℃ 이상에서 결정화됨).
또한, 셀렉터(110)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 결정화에 따른 Contact Resistivity를 급증시키고, Carrier Density를 급감시킬 수 있으며, 비결정질 Fraction 초기 증가에서 메모리 소자(100)의 전체 저항을 급감시켜 계면 저항의 감소에 따라 전류를 급증시켜 저 에너지 스위칭을 구현할 수 있다.
이 때, 상 변화 물질에 트랜지션 메탈이 함유되는 조성비는, 셀렉터(110)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 셀렉터(110)의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 셀렉터(110)의 소모 전력이 기준 소모 전력 값 미만이 되도록, 적응적으로 조절될 수 있다.
예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비가 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절됨으로써, CrGeTe 또는 Cr2Ge2Te6와 같은 화합물로 형성되는 셀렉터(110)는, 동작 전압이 1V 미만이 되고, 소모 에너지(스위치 온 상태일 때)가 1pJ 미만이 되며, 메모리 소자(100) 전체에서 소모 전력 비중이 20% 미만이 되고, 온(On)/오프(Off) 비율이 104을 초과하며, 온 전류(스위치 온 상태일 때 흐르는 전류)가 1MA/cm2를 초과하고, 오프 전류(스위치 오프 상태일 때 흐르는 전류)가 1pA/소자 미만이 되며, 동작 속도가 50ns 미만이 되고, Endurance가 100M을 초과할 수 있다.
또한, 셀렉터(110)는, 전체 영역이 아닌, 국소 영역(111)의 결정 상태만을 결정질 및 비결정질 사이에서 변화시키며, 온(On) 상태 및 오프(Off) 상태 사이에서 전환됨으로써, 상술한 바와 같이 소모 전력 및 소모 에너지를 현저히 낮출 수 있다.
예를 들어, 셀렉터(110)는 상 변화 물질에 트랜지션 메탈이 함유되는 조성비가 조절되어, 결정 상태가 결정질 및 비결정질 사이에서 변화되는 국소 영역(111)의 크기를 전체 영역 대비 20% 미만으로 최소화함으로써, 온 상태 및 오프 상태 사이에서 전환되는 스위칭 동작 과정에서의 전력 소모를 현저히 낮출 수 있다.
또한, 셀렉터(110)는 상부 전극(120) 또는 하부 전극(130) 중 어느 하나를 형성하는 물질에 기초하여 컨텍 비저항이 조절될 수 있다. 따라서, 컨텍 비저항이 조절됨에 따라 벌크 저항 역시 결정될 수 있다.
또한, 셀렉터(110)는, 터널 배리어를 더 포함할 수 있다. 이에 대한 상세한 설명은 도 1b를 참조하여 기재하기로 한다.
도 1b는 다른 일 실시예에 따른 셀렉터를 설명하기 위한 도면이다.
도 1b를 참조하면, 다른 일 실시예에 따른 셀렉터(140)는 도 1a에 도시된 셀렉터와 동일하게 구성되나, 터널 배리어(150)를 더 포함한다는 점에서 차이가 있다.
터널 배리어(150)는 메모리 소자(100)에 포함되는 적어도 하나의 전극(상부 전극(120) 또는 하부 전극(130))과 셀렉터(140) 사이에 배치되어, 상 변화층(도면에는 도시되지 않음)과 셀렉터(140) 사이를 물리 화학적으로 차폐하여 상호확산(inter diffusion)을 방지하며, 전자의 터널링 효과를 통해 터널링 전류가 상 변화층과 셀렉터(140) 사이에서 흐르도록 할 수 있다. 이러한 터널 배리어(150)로는 일정 두께 이하의 블로킹 레이어(예컨대, 5nm 이하의 두께를 갖는 블로킹 레이어)가 사용될 수 있다.
또한, 터널 배리어(150)는 셀렉터(140)의 오프 전류(스위치 오프 상태일 때 흐르는 전류)를 감소시키고, 셀렉터(140)가 온 상태로 설정될 때 전압(턴-온 전압) 증가를 억제하여 쇼트키 다이오드 특성을 확보할 수 있다. 이러한 터널 배리어(150)는 SiO2 또는 TiO2 등으로 형성되며, 상술한 바의 물질로 형성되는 것으로 제한되거나 한정되지 않고, 셀렉터(140)의 오프 전류를 감소시키고, 턴-온 전압 증가를 억제하며, 온/오프 비율을 최적화 하는 물질, 두께로 형성될 수 있다.
도 2a는 일 실시예에 따른 상 변화 메모리 소자를 설명하기 위한 도면이다.
도 2a를 참조하면, 일 실시예에 따른 상 변화 메모리 소자(200)는, 상부 전극(210) 및 하부 전극(220), 상 변화층(230) 및 셀렉터(240)를 포함한다.
상부 전극(210) 및 하부 전극(220) 각각은, W, TaN, TiN 등과 같이, 후술되는 셀렉터(240)의 특성에 적합한 메탈 물질로 형성될 수 있다.
상 변화층(230)은, 상부 전극(210) 및 하부 전극(220)에 의해 공급되는 열(상부 전극(210) 및 하부 전극(220) 사이의 전류 흐름 또는 인가되는 전압 차에 의해 야기되는 열)에 의해 결정 상태가 변화되도록 상 변화 물질로 형성된다.
예를 들어, 상 변화층(230)은, Ge, Sb 및/또는 Te와 같은 상 변화 물질(Ge2Sb2Te5)로 형성되어, 결정 상태가 결정질일 때 저 저항성을 갖고, 결정 상태가 비결정질일 때 고 저항성을 갖는 상 변화 특성을 보이게 된다. 여기서, 상 변화층(230)의 결정 상태가 결정질일 때 저 저항성을 갖는다는 것은, 결정 상태가 비결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 낮은 저항성을 갖는 것을 의미하고, 상 변화층(230)의 결정 상태가 비결정질일 때 고 저항성을 갖는다는 것은, 결정 상태가 결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 높은 저항성을 갖는 것을 의미한다. 즉, 상 변화층(230)의 결정 상태에 따라 저 저항성을 갖거나, 고 저항성을 갖는다는 것은, 서로 상대적으로 비교된 저항성의 값이 낮거나, 높음을 의미한다.
셀렉터(240)는, 상 변화 메모리 소자(200)에서 이용되는 선택 소자로서, 상부 전극(210) 및 하부 전극(220)에 의해 공급되는 열을 상 변화층(230)에 선택적으로 스위칭하는 역할을 수행한다. 예를 들어, 셀렉터(240)는 메모리층(상 변화 층(230))에 대한 스위칭 동작을 하는 메모리 셀렉터 또는 OTS(Ovonic Threshold Switching)의 기능을 수행할 수 있다.
특히, 이러한 셀렉터(240)는 도 1a에 도시된 셀렉터와 동일하게, 역 상 변화 특성(결정 상태가 결정질일 때 고 저항성을 갖고, 결정 상태가 비결정질일 때 저 저항성을 갖는 특성)을 보이도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
이와 같이 셀렉터(240)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 상 변화 메모리 소자(200)에서 이용되는 선택 소자가 온/오프되어야 하는 온도 값(gain size를 증가시키는 선택 소자의 온/오프 온도 값)에 적합한 290℃를 기준으로 결정 상태가 변화될 수 있다(셀렉터(240)의 결정 상태가 290℃ 이상에서 결정화됨).
또한, 셀렉터(240)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 결정화에 따른 Contact Resistivity를 급증시키고, Carrier Density를 급감시킬 수 있으며, 비결정질 Fraction 초기 증가에서 상 변화 메모리 소자(200)의 전체 저항을 급감시켜 계면 저항의 감소에 따라 전류를 급증시켜 저 에너지 스위칭을 구현할 수 있다.
이 때, 상 변화 물질에 트랜지션 메탈이 함유되는 조성비는, 셀렉터(240)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 셀렉터(240)의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 셀렉터(240)의 소모 전력이 기준 소모 전력 값 미만이 되도록, 적응적으로 조절될 수 있다.
예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비가 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절됨으로써, CrGeTe 또는 Cr2Ge2Te6와 같은 화합물로 형성되는 셀렉터(240)는, 동작 전압이 1V 미만이 되고, 소모 에너지(스위치 온 상태일 때)가 1pJ 미만이 되며, 상 변화 메모리 소자(200) 전체에서 소모 전력 비중이 20% 미만이 되고, 온(On)/오프(Off) 비율이 104을 초과하며, 온 전류(스위치 온 상태일 때 흐르는 전류)가 1MA/cm2를 초과하고, 오프 전류(스위치 오프 상태일 때 흐르는 전류)가 1pA/소자 미만이 되며, 동작 속도가 50ns 미만이 되고, Endurance가 100M을 초과할 수 있다.
또한, 셀렉터(240)는, 전체 영역이 아닌, 국소 영역(241)의 결정 상태만을 결정질 및 비결정질 사이에서 변화시키며, 온(On) 상태 및 오프(Off) 상태 사이에서 전환됨으로써, 상술한 바와 같이 소모 전력 및 소모 에너지를 현저히 낮출 수 있다.
예를 들어, 셀렉터(240)는 상 변화 물질에 트랜지션 메탈이 함유되는 조성비가 조절되어, 결정 상태가 결정질 및 비결정질 사이에서 변화되는 국소 영역(241)의 크기를 전체 영역 대비 20% 미만으로 최소화함으로써, 온 상태 및 오프 상태 사이에서 전환되는 스위칭 동작 과정에서의 전력 소모를 현저히 낮출 수 있다.
또한, 셀렉터(240)는 상부 전극(210) 또는 하부 전극(220) 중 어느 하나를 형성하는 물질에 기초하여 컨텍 비저항이 조절될 수 있다. 따라서, 컨텍 비저항이 조절됨에 따라 벌크 저항 역시 결정될 수 있다.
또한, 상 변화 메모리 소자(200)는, 터널 배리어를 더 포함할 수 있다. 이에 대한 상세한 설명은 도 2b를 참조하여 기재하기로 한다.
상술한 바와 같이 상 변화 메모리 소자(200)는 서로 다른 상 변화 특성을 갖는 상 변화층(230) 및 셀렉터(240)를 포함하여(상 변화 특성을 갖는 상 변화층(230) 및 역 상 변화 특성을 갖는 셀렉터(240)를 포함하여), 기록 동작 중 셋(Set) 동작 및 리셋(Reset) 동작 모두에서 고 저항 상태로 설정되기 때문에, 셀렉터(240)는 항시 오프 상태를 유지하여 별도의 스위칭 오프 동작을 수행할 필요가 없다. 또한, 상 변화 메모리 소자(200)는, 셀렉터(240)가 국소 영역(241)의 결정 상태만을 변화시켜 온 상태 및 오프 상태 사이에서 전환됨에 응답하여, 판독 동작을 수행함으로써, 소모 전력 및 소모 에너지를 현저히 낮출 수 있다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다.
또한, 이와 같은 상 변화 메모리 소자(200)를 토대로, 고집적 3차원 아키텍처를 갖는 상 변화 메모리가 구현될 수 있다. 이에 대한 상세한 설명은 4a 내지 4b를 참조하여 기재하기로 한다.
도 2b는 다른 일 실시예에 따른 상 변화 메모리 소자를 설명하기 위한 도면이다.
도 2b를 참조하면, 다른 일 실시예에 따른 상 변화 메모리 소자(250)는 도 2a에 도시된 상 변화 메모리 소자와 동일하게 구성되나, 터널 배리어(260)를 더 포함한다는 점에서 차이가 있다.
터널 배리어(260)는 상 변화 메모리 소자(250)에 포함되는 상 변화층(230)과 셀렉터(240) 사이에 배치되어, 상 변화층(230)과 셀렉터(240) 사이를 물리 화학적으로 차폐하여 상호확산(inter diffusion)을 방지하고, 상 변화층(230)과 셀렉터(240) 사이의 인터믹싱을 차단하며, 전자의 터널링 효과를 통해 터널링 전류가 상 변화층(230)과 셀렉터(240) 사이에서 흐르도록 할 수 있다. 이러한 터널 배리어(260)로는 일정 두께 이하의 블로킹 레이어(예컨대, 5nm 이하의 두께를 갖는 블로킹 레이어)가 사용될 수 있다.
또한, 터널 배리어(260)는 셀렉터(240)의 오프 전류(스위치 오프 상태일 때 흐르는 전류)를 감소시키고, 셀렉터(240)가 온 상태로 설정될 때 전압(턴-온 전압) 증가를 억제하여 쇼트키 다이오드 특성을 확보할 수 있다. 이러한 터널 배리어(260)는 SiO2 또는 TiO2 등으로 형성되며, 상술한 바의 물질로 형성되는 것으로 제한되거나 한정되지 않고, 셀렉터(240)의 오프 전류를 감소시키고, 턴-온 전압 증가를 억제하며, 온/오프 비율을 최적화 하는 물질, 두께로 형성될 수 있다.
도 3은 일 실시예에 따른 상 변화 메모리 소자의 동작 방법을 설명하기 위한 도면이다.
도 3을 참조하면, 일 실시예에 따른 상 변화 메모리 소자는 상 변화 특성을 갖는 상 변화층(310) 및 역 상 변화 특성을 갖는 셀렉터(320)를 포함하여, 기록 동작 중 셋(Set) 동작 및 리셋(Reset) 동작 모두에서 고 저항 상태로 설정되기 때문에, 셀렉터(320)는 항시 오프 상태를 유지하여 별도의 스위칭 오프 동작을 수행할 필요가 없다.
구체적으로, 상 변화 메모리 소자는, 셀렉터(320)의 결정 상태가 결정질로 변화되어 고 저항 상태로 설정되고, 상 변화층(310)의 결정 상태가 결정질로 변화되어 저 저항 상태로 설정됨에 응답하여, 기록 동작 중 셋 동작을 수행하여 이진 값 [1]의 메모리 상태를 갖게 될 수 있다. 또한, 상 변화 메모리 소자는 셀렉터(320)의 결정 상태가 비결정질로 변화되어 저 저항 상태로 설정되고, 상 변화층(310)의 결정 상태가 비결정질로 변화되어 고 저항 상태로 설정됨에 응답하여, 기록 동작 중 리셋 동작을 수행하여 이진 값 [0]의 메모리 상태를 갖게 될 수 있다.
이러한 셋 동작 및 리셋 동작 모두에서 상 변화층(310) 또는 셀렉터(320) 중 어느 하나가 항시 고 저항 상태로 설정되기 때문에, 상 변화 메모리 소자는 셋 동작 및 리셋 동작 모두에서 셀 전체적으로 고 저항 상태로 설정되기 때문에, 셀렉터(320)는 별도의 스위칭 오프 동작을 수행할 필요 없어, 별도의 스위칭 오프 동작에 따른 전력 소모와 에너지 소모를 방지할 수 있다.
또한, 상 변화 메모리 소자는, 셀렉터(320)가 국소 영역(321)의 결정 상태만을 변화시켜 온 상태 및 오프 상태 사이에서 전환됨에 응답하여, 판독 동작을 수행할 수 있다.
보다 자세하게는, 상 변화 메모리 소자는, 셀렉터(320)가 국소 영역(321)의 결정 상태만을 결정질로부터 비결정질로 변화시켜 온(On) 상태로 설정된 후(330), 국소 영역(321)의 결정 상태만을 비결정질로부터 결정질로 변화시켜 오프 상태(340)로 설정됨에 응답하여, 판독 동작을 수행할 수 있다.
즉, 일 실시예에 따른 상 변화 메모리 소자는, 국소 영역(321)에서만 상 변화를 발생시키며 스위칭 온되거나, 스위칭 오프되는 셀렉터(320)를 포함함으로써, 스위칭 동작에 따른 소모 전력 및 소모 에너지를 현저히 낮출 수 있다.
도 4a 내지 4b는 일 실시예에 따른 고집적 3차원 아키텍처를 갖는 상 변화 메모리를 설명하기 위한 도면이다. 구체적으로, 도 4a는 고집적 3차원 아키텍처를 갖는 상 변화 메모리의 전체 단면을 나타낸 도면이고, 도 4b는 일 실시예에 따른 상 변화 메모리의 설명 편의를 위하여 도 4a에 도시된 410 부위를 확대 도시한 도면이다.
도 4a 내지 4b를 참조하면, 일 실시예에 따른 고집적 3차원 아키텍처를 갖는 상 변화 메모리(400)는, 제1 방향(411)으로 연장 형성된 적어도 하나의 수평 전극(420) 및 제1 방향(411)과 직교하는 제2 방향(412)으로 연장 형성된 수직 전극(430), 적어도 하나의 수평 전극(420)과 각각 맞닿도록 제1 방향(411)으로 연장 형성된 적어도 하나의 상 변화층(440) 및 적어도 하나의 상 변화층(440) 및 수직 전극(430)과 각각 맞닿으며 제2 방향(412)으로 연장 형성된 셀렉터(450)를 포함한다.
이하, 적어도 하나의 수평 전극(420)은 도 2a를 참조하여 상술된 상부 전극에 해당될 수 있으며, 수직 전극(430)은 도 2a를 참조하여 상술된 하부 전극에 해당될 수 있다. 따라서, 후술되는 적어도 하나의 상 변화층(440) 및 셀렉터(450)는 도 2a를 참조하여 상술된 상 변화층과 셀렉터에 각각 해당될 수 있다.
적어도 하나의 수평 전극(420) 및 수직 전극(430) 각각은, W, TaN, TiN 등과 같이, 후술되는 셀렉터(450)의 특성에 적합한 메탈 물질로 형성될 수 있다. 여기서, 적어도 하나의 수평 전극(420)은 그라운드에 접지될 수 있다.
적어도 하나의 상 변화층(440)은, 적어도 하나의 수평 전극(420) 및 수직 전극(430)에 의해 공급되는 열(적어도 하나의 수평 전극(420) 및 수직 전극(430) 사이의 전류 흐름 또는 인가되는 전압 차에 의해 야기되는 열)에 의해 결정 상태가 변화되도록 상 변화 물질로 형성된다.
예를 들어, 적어도 하나의 상 변화층(440)은, Ge, Sb 및/또는 Te와 같은 상 변화 물질(Ge2Sb2Te5)로 형성되어, 결정 상태가 결정질일 때 저 저항성을 갖고, 결정 상태가 비결정질일 때 고 저항성을 갖는 상 변화 특성을 보이게 된다. 여기서, 적어도 하나의 상 변화층(440)의 결정 상태가 결정질일 때 저 저항성을 갖는다는 것은, 결정 상태가 비결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 낮은 저항성을 갖는 것을 의미하고, 적어도 하나의 상 변화층(440)의 결정 상태가 비결정질일 때 고 저항성을 갖는다는 것은, 결정 상태가 결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 높은 저항성을 갖는 것을 의미한다. 즉, 적어도 하나의 상 변화층(440)의 결정 상태에 따라 저 저항성을 갖거나, 고 저항성을 갖는다는 것은, 서로 상대적으로 비교된 저항성의 값이 낮거나, 높음을 의미한다.
셀렉터(450)는 적어도 하나의 상 변화층(440)에 의해 공유되며, 적어도 하나의 상 변화층(440) 중 타겟 상 변화층(441)의 결정 상태만을 변화시키도록 적어도 하나의 수평 전극(420) 및 수직 전극(430)에 의해 공급되는 열을 적어도 하나의 상 변화층(440)에 선택적으로 스위칭하는 역할을 수행한다. 즉, 셀렉터(450)는 적어도 하나의 상 변화층(440) 중 타겟 상 변화층(441)의 결정 상태만을 변화시키도록 적어도 하나의 수평 전극(420) 및 수직 전극(430)에 의해 공급되는 열을 적어도 하나의 상 변화층(440) 중 타겟 상 변화층(441)으로 인도하는 스위칭 역할을 한다.
특히, 이러한 셀렉터(450)는, 도 3a에 도시된 셀렉터와 동일하게, 역 상 변화 특성(결정 상태가 결정질일 때 고 저항성을 갖고, 결정 상태가 비결정질일 때 저 저항성을 갖는 특성)을 보이도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다.
이와 같이 셀렉터(450)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 상 변화 메모리(400)에서 이용되는 선택 소자가 온/오프되어야 하는 온도 값(gain size를 증가시키는 선택 소자의 온/오프 온도 값)에 적합한 290℃를 기준으로 결정 상태가 변화될 수 있다(셀렉터(450)의 결정 상태가 290℃ 이상에서 결정화됨).
또한, 셀렉터(450)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 결정화에 따른 Contact Resistivity를 급증시키고, Carrier Density를 급감시킬 수 있으며, 비결정질 Fraction 초기 증가에서 상 변화 메모리(400)의 전체 저항을 급감시켜 계면 저항의 감소에 따라 전류를 급증시켜 저 에너지 스위칭을 구현할 수 있다.
이 때, 상 변화 물질에 트랜지션 메탈이 함유되는 조성비는, 셀렉터(450)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 셀렉터(450)의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 셀렉터(450)의 소모 전력이 기준 소모 전력 값 미만이 되도록, 적응적으로 조절될 수 있다.
예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비가 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절됨으로써, CrGeTe 또는 Cr2Ge2Te6와 같은 화합물로 형성되는 셀렉터(450)는, 동작 전압이 1V 미만이 되고, 소모 에너지(스위치 온 상태일 때)가 1pJ 미만이 되며, 상 변화 메모리(400) 전체에서 소모 전력 비중이 20% 미만이 되고, 온(On)/오프(Off) 비율이 104을 초과하며, 온 전류(스위치 온 상태일 때 흐르는 전류)가 1MA/cm2를 초과하고, 오프 전류(스위치 오프 상태일 때 흐르는 전류)가 1pA/소자 미만이 되며, 동작 속도가 50ns 미만이 되고, Endurance가 100M을 초과할 수 있다.
또한, 셀렉터(450)는, 타겟 상 변화층(441)에 대응하는 전체 영역이 아닌, 타겟 상 변화층(441)에 대응하는 영역 중 국소 영역의 결정 상태만을 결정질 및 비결정질 사이에서 변화시키며, 온(On) 상태 및 오프(Off) 상태 사이에서 전환됨으로써, 상술한 바와 같이 소모 전력 및 소모 에너지를 현저히 낮출 수 있다.
예를 들어, 셀렉터(450)는 상 변화 물질에 트랜지션 메탈이 함유되는 조성비가 조절되어, 결정 상태가 결정질 및 비결정질 사이에서 변화되는 국소 영역의 크기를 전체 영역(셀렉터(450)의 전체 영역 중 타겟 상 변화층(441)에 대응하는 전체 영역) 대비 20% 미만으로 최소화함으로써, 온 상태 및 오프 상태 사이에서 전환되는 스위칭 동작 과정에서의 전력 소모를 현저히 낮출 수 있다.
또한, 상 변화 메모리(400)는, 터널 배리어를 더 포함할 수 있다. 이에 대한 상세한 설명은 도 4c를 참조하여 기재하기로 한다.
상술한 바와 같이 상 변화 메모리(400)는 상 변화 특성을 갖는 적어도 하나의 상 변화층(440) 및 역 상 변화 특성을 갖는 셀렉터(450)를 포함하여, 기록 동작 중 셋(Set) 동작 및 리셋(Reset) 동작 모두에서 고 저항 상태로 설정되기 때문에, 셀렉터(450) 중 타겟 상 변화층(441)에 대응하는 영역은, 항시 오프 상태를 유지하여 별도의 스위칭 오프 동작을 수행할 필요가 없다.
구체적으로, 상 변화 메모리(400)는, 셀렉터(450) 중 타겟 상 변화층(441)에 대응하는 영역의 결정 상태가 결정질로 변화되어 고 저항 상태로 설정되고, 타겟 상 변화층(441)의 결정 상태가 결정질로 변화되어 저 저항 상태로 설정됨에 응답하여, 기록 동작 중 셋 동작을 수행하여 이진 값 [1]의 메모리 상태를 갖게 될 수 있다. 또한, 상 변화 메모리(400)는 셀렉터(450) 중 타겟 상 변화층(441)의 결정 상태가 비결정질로 변화되어 저 저항 상태로 설정되고, 타겟 상 변화층(441)의 결정 상태가 비결정질로 변화되어 고 저항 상태로 설정됨에 응답하여, 기록 동작 중 리셋 동작을 수행하여 이진 값 [0]의 메모리 상태를 갖게 될 수 있다.
이러한 셋 동작 및 리셋 동작 모두에서 타겟 상 변화층(441) 또는 셀렉터(450)의 타겟 상 변화층(441)에 대응하는 영역 중 어느 하나가 항시 고 저항 상태로 설정되기 때문에, 상 변화 메모리(400)는 셋 동작 및 리셋 동작 모두에서 셀 전체적으로 고 저항 상태로 설정되기 때문에, 셀렉터(450)는 별도의 스위칭 오프 동작을 수행할 필요 없어, 별도의 스위칭 오프 동작에 따른 전력 소모와 에너지 소모를 방지할 수 있다.
또한, 상 변화 메모리(400)는, 셀렉터(450)가 타겟 상 변화층(441)에 대응하는 영역 중 국소 영역의 결정 상태만을 변화시켜 온 상태 및 오프 상태 사이에서 전환됨에 응답하여, 판독 동작을 수행할 수 있다.
보다 자세하게는, 상 변화 메모리(400)는, 셀렉터(450)가 타겟 상 변화층(441)에 대응하는 영역 중 국소 영역의 결정 상태만을 결정질로부터 비결정질로 변화시켜 온(On) 상태로 설정된 후, 국소 영역의 결정 상태만을 비결정질로부터 결정질로 변화시켜 오프 상태로 설정됨에 응답하여, 판독 동작을 수행할 수 있다.
즉, 일 실시예에 따른 상 변화 메모리(400)는, 셀렉터(450) 중 타겟 상 변화층(441)에 대응하는 영역의 국소 영역에서만 상 변화를 발생시키며 스위칭 온되거나, 스위칭 오프되는 셀렉터(450)를 포함함으로써, 스위칭 동작에 따른 소모 전력 및 소모 에너지를 현저히 낮출 수 있다.
이 때, 셀렉터(450)는 타겟 상 변화층(441)의 결정 상태가 변화될 때, 적어도 하나의 상 변화층(440) 중 타겟 상 변화층(441)과 인접한 상 변화층으로의 누설 전류를 차단할 수 있다.
이와 같은 상 변화 메모리(400)는, 적어도 하나의 상 변화층(440) 사이에 개재되도록 제1 방향(411)으로 연장 형성되어, 적어도 하나의 상 변화층(440)을 상호 간에 분리하는 적어도 하나의 절연층(460)을 더 포함할 수 있다. 이러한 적어도 하나의 절연층(460)은 SiO2와 같은 절연 물질로 형성될 수 있다.
도 4c는 다른 일 실시예에 따른 고집적 3차원 아키텍처를 갖는 상 변화 메모리를 설명하기 위한 도면이다.
도 4c를 참조하면, 다른 일 실시예에 따른 상 변화 메모리(470)는 도 4b에 도시된 상 변화 메모리와 동일하게 구성되나, 터널 배리어(480)를 더 포함한다는 점에서 차이가 있다.
터널 배리어(480)는 상 변화 메모리(470)에 포함되는 적어도 하나의 상 변화층(440)과 셀렉터(450) 사이에 배치된 채 제2 방향(412)으로 연장 형성되어, 셀렉터(450)의 오프 전류(스위치 오프 상태일 때 흐르는 전류)를 감소시키고, 셀렉터(450)가 온 상태로 설정될 때 전압(턴-온 전압) 증가를 억제할 수 있다. 이러한 터널 배리어(480)는 SiO2 또는 TiO2 등으로 형성되며, 상술한 바의 물질로 형성되는 것으로 제한되거나 한정되지 않고, 셀렉터(450)의 오프 전류를 감소시키고, 턴-온 전압 증가를 억제하며, 온/오프 비율을 최적화 하는 물질, 두께로 형성될 수 있다.
도 5는 일 실시예에 따른 상 변화 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 6a 내지 6f는 일 실시예에 따른 상 변화 메모리의 제조 방법을 설명하기 위하여 상 변화 메모리의 단면을 순차적으로 나타낸 도면이다.
도 5 내지 6f를 참조하면, 일 실시예에 따른 상 변화 메모리의 제조 방법은, 도 4b를 참조하여 상술된 고집적 3차원 아키텍처를 갖는 상 변화 메모리를 제조하는 방법에 대한 것으로, 제조 시스템에 의해 수행된다.
우선, 제조 시스템은 도 6a와 같이, 제1 방향(611)으로 연장 형성된 적어도 하나의 절연층(610) 및 적어도 하나의 수평 전극(620)을 번갈아 가며 적층한다(510). 예를 들어, 제조 시스템은, SiO2와 같은 절연 물질로 형성되는 적어도 하나의 절연층(610) 및 W, TaN, TiN 등과 같이, 후술되는 셀렉터(650)의 특성에 적합한 메탈 물질로 적어도 하나의 수평 전극(620)을 번갈아 가며 적층할 수 있다.
이 때, 적어도 하나의 절연층(610) 및 적어도 하나의 수평 전극(620) 각각의 두께는 제조하고자 하는 상 변화 메모리의 특성에 따라 적응적으로 조절될 수 있다.
이어서, 제조 시스템은 도 6b와 같이, 적층된 적어도 하나의 절연층(610) 및 적어도 하나의 수평 전극(620)에 제1 방향(611)과 직교하는 제2 방향(612)으로 수직 홀(Hole)(630)을 형성한다(520). 예를 들어, 제조 시스템은, 적층된 적어도 하나의 절연층(610) 및 적어도 하나의 수평 전극(620)에 수직의 라인을 에칭을 통해 형성하고, 수직의 라인에 절연 라인을 채워 넣은 뒤, 절연 라인 중 적어도 일부를 에칭하여 수직 홀(630)을 형성할 수 있다.
여기서, 제조 시스템은, 수직 홀(630)을 사각 기둥 형태로 형성함으로써, 적어도 하나의 상 변화층(640)과 셀렉터(650)가 수직으로 접촉되는 면적을 최소화할 수 있다.
그 다음, 제조 시스템은 도 6c와 같이, 수직 홀(630) 내부 표면에 노출되는 적어도 하나의 수평 전극(620)의 일부(621)를 에칭한다(530). 구체적으로, 제조 시스템은 수직 홀(630)을 통하여 적어도 하나 이상의 수평 전극(620) 중 수직 홀(630) 내부 표면에 노출되는 측면(621)을 에칭하여, 빈 공간(622)을 형성할 수 있다. 예를 들어, 제조 시스템은 등방성(Isotropic) 화학 에칭 공정을 통해, 적어도 하나 이상의 수평 전극(620)의 일부(621)를 제거할 수 있다.
이 때, 제조 시스템은 제조되는 상 변화 메모리가 다치화 비트/셀 동작을 수행할 수 있도록, 적어도 하나 이상의 수평 전극(620)의 일부(621)가 에칭되는 식각율을 조절할 수 있다. 이러한 공정은 적어도 하나 이상의 수평 전극(620)의 일부(621)가 에칭된 식각율에 따른 펄스 상태의 조절에 기초하여 적어도 하나의 상 변화층(640)의 결정화 상태가 변화되는 특성을 기반으로 수행되는 것이다. 이에, 적어도 하나 이상의 수평 전극(620)의 일부(621)가 더 많이 에칭될수록 상 변화 메모리는 더 많은 비트/셀 동작을 수행할 수 있게 된다.
그 다음, 제조 시스템은 도 6d와 같이, 적어도 하나의 수평 전극(620)의 일부(621)가 에칭된 공간(622)에 적어도 하나의 상 변화층(640)을 충진한다(540). 이에, 적어도 하나의 상 변화층(640)은, 제1 방향(611)으로 연장 형성될 수 있다.
보다 자세하게는, 제조 시스템은, 적어도 하나의 상 변화층(640)이 결정 상태가 결정질일 때 저 저항성을 갖고, 결정 상태가 비결정질일 때 고 저항성을 갖는 상 변화 특성을 갖도록 적어도 하나의 수평 전극(620)의 일부(621)가 에칭된 공간(622)에 Ge, Sb 및/또는 Te와 같은 상 변화 물질(Ge2Sb2Te5)을 충진할 수 있다.
특히, 제조 시스템은, 적어도 하나의 수평 전극(620)의 일부(621)가 에칭된 공간(622)에 ALD(Atomic layer deposition) 기법을 이용하여 적어도 하나의 상 변화층(640)을 충진할 수 있다. 예를 들어, 제조 시스템은, GeCl2(dioxide)와 Te(TES)2를 결합하여 GeTe를 형성하는 G-T 사이클과 SbCl3와 Te(TES)2를 결합하여 Sb2Te3를 형성하는 S-T 사이클을 번갈아 가며 수행하는 ALD 기법을 이용하여 적어도 하나의 수평 전극(620)의 일부(621)가 에칭된 공간(622)에 적어도 하나의 상 변화층(640)을 증착할 수 있다. 이 때, G-T 사이클과 S-T 사이클이 수행되는 횟수가 제어됨으로써, 적어도 하나의 상 변화층(640)을 형성하는 상 변화 물질의 조성비가 조절될 수 있다.
그 다음, 제조 시스템은, 도 6e와 같이, 적어도 하나의 상 변화층(640)과 맞닿도록 수직 홀(630) 내부 표면에 셀렉터(650)를 형성한다(550). 따라서, 셀렉터(650)는, 제2 방향(612)으로 연장 형성될 수 있다.
이 때, 제조 시스템은, 셀렉터(650)가 역 상 변화 특성(결정 상태가 결정질일 때 고 저항성을 갖고, 결정 상태가 비결정질일 때 저 저항성을 갖는 특성)을 보이도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 셀렉터(650)를 형성할 수 있다.
이와 같이 형성되는 셀렉터(650)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 상 변화 메모리에서 이용되는 선택 소자가 온/오프되어야 하는 온도 값(gain size를 증가시키는 선택 소자의 온/오프 온도 값)에 적합한 290℃를 기준으로 결정 상태가 변화될 수 있다(셀렉터(650)의 결정 상태가 290℃ 이상에서 결정화됨).
또한, 셀렉터(650)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 결정화에 따른 Contact Resistivity를 급증시키고, Carrier Density를 급감시킬 수 있으며, 비결정질 Fraction 초기 증가에서 상 변화 메모리의 전체 저항을 급감시켜 계면 저항의 감소에 따라 전류를 급증시켜 저 에너지 스위칭을 구현할 수 있다.
여기서, 제조 시스템은, 550 단계에서, 셀렉터(650)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 셀렉터(650)의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 셀렉터(650)의 소모 전력이 기준 소모 전력 값 미만이 되도록, 상 변화 물질에 트랜지션 메탈이 함유되는 조성비를 적응적으로 조절할 수 있다.
예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비가 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절됨으로써, CrGeTe 또는 Cr2Ge2Te6와 같은 화합물로 형성되는 셀렉터(650)는, 동작 전압이 1V 미만이 되고, 소모 에너지(스위치 온 상태일 때)가 1pJ 미만이 되며, 상 변화 메모리 전체에서 소모 전력 비중이 20% 미만이 되고, 온(On)/오프(Off) 비율이 104을 초과하며, 온 전류(스위치 온 상태일 때 흐르는 전류)가 1MA/cm2를 초과하고, 오프 전류(스위치 오프 상태일 때 흐르는 전류)가 1pA/소자 미만이 되며, 동작 속도가 50ns 미만이 되고, Endurance가 100M을 초과할 수 있다.
또한, 550 단계를 통하여 형성되는 셀렉터(650)는, 적어도 하나의 상 변화층(640) 중 타겟 상 변화층에 대응하는 전체 영역이 아닌, 타겟 상 변화층에 대응하는 영역 중 국소 영역의 결정 상태만을 결정질 및 비결정질 사이에서 변화시키며, 온(On) 상태 및 오프(Off) 상태 사이에서 전환됨으로써, 소모 전력 및 소모 에너지를 현저히 낮출 수 있다.
예를 들어, 셀렉터(650)는 상 변화 물질에 트랜지션 메탈이 함유되는 조성비가 조절되어, 결정 상태가 결정질 및 비결정질 사이에서 변화되는 국소 영역의 크기를 전체 영역(셀렉터(650)의 전체 영역 중 타겟 상 변화층에 대응하는 전체 영역) 대비 20% 미만으로 최소화함으로써, 온 상태 및 오프 상태 사이에서 전환되는 스위칭 동작 과정에서의 전력 소모를 현저히 낮출 수 있다.
또한, 제조 시스템은, 적어도 하나의 상 변화층(640)을 형성하는 과정과 마찬가지로, 550 단계에서, ALD 기법을 이용하여 적어도 하나의 상 변화층(640)과 맞닿도록 수직 홀(630) 내부 표면에 셀렉터(650)를 형성할 수도 있다. 또한, 제조 시스템은, Ge-Te/Te를 Superlattice 형태로 증착한 후, Cr 소스의 분위기에서 열처리를 시행하거나, Ge-Te/Cr/Te를 Superlattice 형태로 증착한 후, 열처리를 시행하는 방식 등을 활용함으로써, 적어도 하나의 상 변화층(640)과 맞닿도록 수직 홀(630) 내부 표면에 셀렉터(650)를 형성할 수도 있다.
또한, 제조 시스템은, 550 단계를 수행함에 있어, 제조된 상 변화 메모리에서 셀렉터(650)가 적어도 하나의 상 변화층(640) 중 타겟 상 변화층의 결정 상태가 변화될 때, 인접한 다른 상 변화층으로의 누설 전류를 차단하고, 타겟 상 변화층과 인접한 다른 상 변화층 사이의 열 영향을 억제하도록 셀렉터(650)를 형성할 수 있다.
도면에는 도시되지 않았지만, 550 단계에서, 제조 시스템은 제조된 상 변화 메모리에서 셀렉터(650)의 오프 전류를 감소시키는 터널 배리어를 형성하는 과정을 더 수행할 수도 있다. 이러한 경우, 제조 시스템은, 적어도 하나의 상 변화층(640)과 맞닿도록 수직 홀(630) 내부 표면에 터널 배리어를 형성한 뒤, 터널 배리어가 형성된 수직 홀(630) 내부 표면에 터널 배리어와 맞닿도록 셀렉터(650)를 형성할 수 있다.
그 후, 제조 시스템은, 도 6f와 같이, 셀렉터(650)가 형성된 수직 홀(630) 내부에 수직 전극(660)을 충진한다(560). 따라서, 수직 전극(660)은, 제2 방향(612)으로 연장 형성될 수 있다.
예를 들어, 제조 시스템은, W, TaN, TiN 등과 같이, 셀렉터(650)의 특성에 적합한 메탈 물질로 수직 전극(660)을 충진할 수 있다.
이상, 적어도 하나의 절연층(610), 적어도 하나의 수평 전극(620), 적어도 하나의 상 변화층(640), 셀렉터(650) 및 수직 전극(660)을 포함하는 구조의 상 변화 메모리(550 단계에서 터널 배리어를 형성하는 과정을 더 수행할 경우, 터널 배리어를 더 포함하는 구조의 상 변화 메모리)를 제조하는 방법에 대해 설명하였으나, 이에 제한되거나 한정되지 않고, 일 실시예에 따른 제조 시스템은, 적어도 하나의 상 변화층(640)과 셀렉터(650)를 필수적으로 포함하는 다양한 구조의 상 변화 메모리를 제조하기 위한 단계들을 포함하는 다양한 제조 방법을 수행할 수 있다.
또한, 상 변화 메모리가 적어도 하나의 상 변화층(640)이 복수 개 적층되는 스택 구조를 갖도록 제조되는 것이 설명되었으나, 이에 제한되거나 한정되지 않고, 상 변화 메모리는 적어도 하나의 상 변화층(640) 한 개만이 적층되는 비스택 구조로 제조될 수도 있다.
도 7은 다른 일 실시예에 따른 상 변화 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 8a 내지 8h는 다른 일 실시예에 따른 상 변화 메모리의 제조 방법을 설명하기 위하여 상 변화 메모리의 단면을 순차적으로 나타낸 도면이다.
도 7 내지 8h를 참조하면, 다른 일 실시예에 따른 상 변화 메모리의 제조 방법은, 도 4b를 참조하여 상술된 고집적 3차원 아키텍처를 갖는 상 변화 메모리를 제조하는 방법에 관한 것으로, 제조 시스템에 의해 수행된다.
특히, 다른 일 실시예에 따른 상 변화 메모리의 제조 방법은, 도 5 내지 도 6f를 참조하여 상술된 상 변화 메모리의 제조 방법과 유사하나, 적어도 하나의 희생막을 활용하여 적어도 하나의 수평 전극을 후단 공정에서 수행함으로써, 수평 전극을 형성하는 공정상의 난이도를 낮춘다는 점에서 차이가 있다.
우선, 제조 시스템은 도 8a와 같이, 제1 방향(811)으로 연장 형성된 적어도 하나의 절연층(810) 및 적어도 하나의 희생막(820)을 번갈아 가며 적층한다(710). 예를 들어, 제조 시스템은, SiO2와 같은 절연 물질로 형성되는 적어도 하나의 절연층(810) 및 Si3N4와 같은 물질로 형성되는 적어도 하나의 희생막(820)을 번갈아 가며 적층할 수 있다.
이 때, 적어도 하나의 절연층(810) 및 적어도 하나의 희생막(820) 각각의 두께는 제조하고자 하는 상 변화 메모리의 특성에 따라 적응적으로 조절될 수 있다.
이어서, 제조 시스템은 도 8b와 같이, 적층된 적어도 하나의 절연층(810) 및 적어도 하나의 희생막(820)에 제1 방향(811)과 직교하는 제2 방향(812)으로 수직 홀(Hole)(830)을 형성한다(720). 예를 들어, 제조 시스템은, 적층된 적어도 하나의 절연층(810) 및 적어도 하나의 희생막(820)에 수직의 라인을 에칭을 통해 형성하고, 수직의 라인에 절연 라인을 채워 넣은 뒤, 절연 라인 중 적어도 일부를 에칭하여 수직 홀(830)을 형성할 수 있다.
여기서, 제조 시스템은, 수직 홀(830)을 사각 기둥 형태로 형성함으로써, 적어도 하나의 상 변화층(840)과 셀렉터(850)가 수직으로 접촉되는 면적을 최소화할 수 있다.
그 다음, 제조 시스템은 도 8c와 같이, 수직 홀(830) 내부 표면에 노출되는 적어도 하나의 희생막(820)의 일부(821)를 에칭한다(730). 구체적으로, 제조 시스템은 수직 홀(830)을 통하여 적어도 하나 이상의 희생막(820) 중 수직 홀(830) 내부 표면에 노출되는 측면(821)을 에칭하여, 빈 공간(822)을 형성할 수 있다. 예를 들어, 제조 시스템은 등방성(Isotropic) 화학 에칭 공정을 통해, 적어도 하나 이상의 희생막(820)의 일부(821)를 제거할 수 있다.
이 때, 제조 시스템은 제조되는 상 변화 메모리가 다치화 비트/셀 동작을 수행할 수 있도록, 적어도 하나 이상의 희생막(820)의 일부(821)가 에칭되는 식각율을 조절할 수 있다. 이러한 공정은 적어도 하나 이상의 희생막(820)의 일부(821)가 에칭된 식각율에 따른 펄스 상태의 조절에 기초하여 적어도 하나의 상 변화층(840)의 결정화 상태가 변화되는 특성을 기반으로 수행되는 것이다. 이에, 적어도 하나 이상의 희생막(820)의 일부(821)가 더 많이 에칭될수록 상 변화 메모리는 더 많은 비트/셀 동작을 수행할 수 있게 된다.
그 다음, 제조 시스템은 도 8d와 같이, 적어도 하나의 희생막(820)의 일부(821)가 에칭된 공간(822)에 적어도 하나의 상 변화층(840)을 충진한다(740). 이에, 적어도 하나의 상 변화층(840)은, 제1 방향(811)으로 연장 형성될 수 있다.
보다 자세하게는, 제조 시스템은, 적어도 하나의 상 변화층(840)이 결정 상태가 결정질일 때 저 저항성을 갖고, 결정 상태가 비결정질일 때 고 저항성을 갖는 상 변화 특성을 갖도록 적어도 하나의 희생막(820)의 일부(821)가 에칭된 공간(822)에 Ge, Sb 및/또는 Te와 같은 상 변화 물질(Ge2Sb2Te5)을 충진할 수 있다.
특히, 제조 시스템은, 적어도 하나의 희생막(820)의 일부(821)가 에칭된 공간(822)에 ALD(Atomic layer deposition) 기법을 이용하여 적어도 하나의 상 변화층(840)을 충진할 수 있다. 예를 들어, 제조 시스템은, GeCl2(dioxide)와 Te(TES)2를 결합하여 GeTe를 형성하는 G-T 사이클과 SbCl3와 Te(TES)2를 결합하여 Sb2Te3를 형성하는 S-T 사이클을 번갈아 가며 수행하는 ALD 기법을 이용하여 적어도 하나의 희생막(820)의 일부(821)가 에칭된 공간(822)에 적어도 하나의 상 변화층(840)을 증착할 수 있다. 이 때, G-T 사이클과 S-T 사이클이 수행되는 횟수가 제어됨으로써, 적어도 하나의 상 변화층(840)을 형성하는 상 변화 물질의 조성비가 조절될 수 있다.
그 다음, 제조 시스템은, 도 8e와 같이, 적어도 하나의 상 변화층(840)과 맞닿도록 수직 홀(830) 내부 표면에 셀렉터(850)를 형성한다(750). 따라서, 셀렉터(850)는, 제2 방향(812)으로 연장 형성될 수 있다.
이 때, 제조 시스템은, 셀렉터(850)가 역 상 변화 특성(결정 상태가 결정질일 때 고 저항성을 갖고, 결정 상태가 비결정질일 때 저 저항성을 갖는 특성)을 보이도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 셀렉터(850)를 형성할 수 있다.
이와 같이 형성되는 셀렉터(850)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 상 변화 메모리에서 이용되는 선택 소자가 온/오프되어야 하는 온도 값(gain size를 증가시키는 선택 소자의 온/오프 온도 값)에 적합한 290℃를 기준으로 결정 상태가 변화될 수 있다(셀렉터(850)의 결정 상태가 290℃ 이상에서 결정화됨).
또한, 셀렉터(850)는, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 결정화에 따른 Contact Resistivity를 급증시키고, Carrier Density를 급감시킬 수 있으며, 비결정질 Fraction 초기 증가에서 상 변화 메모리의 전체 저항을 급감시켜 계면 저항의 감소에 따라 전류를 급증시켜 저 에너지 스위칭을 구현할 수 있다.
여기서, 제조 시스템은, 750 단계에서, 셀렉터(850)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 셀렉터(850)의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 셀렉터(850)의 소모 전력이 기준 소모 전력 값 미만이 되도록, 상 변화 물질에 트랜지션 메탈이 함유되는 조성비를 적응적으로 조절할 수 있다.
예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비가 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절됨으로써, CrGeTe 또는 Cr2Ge2Te6와 같은 화합물로 형성되는 셀렉터(850)는, 동작 전압이 1V 미만이 되고, 소모 에너지(스위치 온 상태일 때)가 1pJ 미만이 되며, 상 변화 메모리 전체에서 소모 전력 비중이 20% 미만이 되고, 온(On)/오프(Off) 비율이 104을 초과하며, 온 전류(스위치 온 상태일 때 흐르는 전류)가 1MA/cm2를 초과하고, 오프 전류(스위치 오프 상태일 때 흐르는 전류)가 1pA/소자 미만이 되며, 동작 속도가 50ns 미만이 되고, Endurance가 100M을 초과할 수 있다.
또한, 750 단계를 통하여 형성되는 셀렉터(850)는, 적어도 하나의 상 변화층(840) 중 타겟 상 변화층에 대응하는 전체 영역이 아닌, 타겟 상 변화층에 대응하는 영역 중 국소 영역의 결정 상태만을 결정질 및 비결정질 사이에서 변화시키며, 온(On) 상태 및 오프(Off) 상태 사이에서 전환됨으로써, 소모 전력 및 소모 에너지를 현저히 낮출 수 있다.
예를 들어, 셀렉터(850)는 상 변화 물질에 트랜지션 메탈이 함유되는 조성비가 조절되어, 결정 상태가 결정질 및 비결정질 사이에서 변화되는 국소 영역의 크기를 전체 영역(셀렉터(850)의 전체 영역 중 타겟 상 변화층에 대응하는 전체 영역) 대비 20% 미만으로 최소화함으로써, 온 상태 및 오프 상태 사이에서 전환되는 스위칭 동작 과정에서의 전력 소모를 현저히 낮출 수 있다.
또한, 제조 시스템은, 적어도 하나의 상 변화층(840)을 형성하는 과정과 마찬가지로, 750 단계에서, ALD 기법을 이용하여 적어도 하나의 상 변화층(840)과 맞닿도록 수직 홀(830) 내부 표면에 셀렉터(850)를 형성할 수도 있다. 또한, 제조 시스템은, Ge-Te/Te를 Superlattice 형태로 증착한 후, Cr 소스의 분위기에서 열처리를 시행하거나, Ge-Te/Cr/Te를 Superlattice 형태로 증착한 후, 열처리를 시행하는 방식 등을 활용함으로써, 적어도 하나의 상 변화층(840)과 맞닿도록 수직 홀(830) 내부 표면에 셀렉터(850)를 형성할 수도 있다.
또한, 제조 시스템은, 750 단계를 수행함에 있어, 제조된 상 변화 메모리에서 셀렉터(850)가 적어도 하나의 상 변화층(840) 중 타겟 상 변화층의 결정 상태가 변화될 때, 인접한 다른 상 변화층으로의 누설 전류를 차단하고, 타겟 상 변화층과 인접한 다른 상 변화층 사이의 열 영향을 억제하도록 셀렉터(850)를 형성할 수 있다.
도면에는 도시되지 않았지만, 850 단계에서, 제조 시스템은 제조된 상 변화 메모리에서 셀렉터(850)의 오프 전류를 감소시키는 터널 배리어를 형성하는 과정을 더 수행할 수도 있다. 이러한 경우, 제조 시스템은, 적어도 하나의 상 변화층(840)과 맞닿도록 수직 홀(830) 내부 표면에 터널 배리어를 형성한 뒤, 터널 배리어가 형성된 수직 홀(830) 내부 표면에 터널 배리어와 맞닿도록 셀렉터(850)를 형성할 수 있다.
그 다음, 제조 시스템은, 도 8f와 같이, 셀렉터(850)가 형성된 수직 홀(830) 내부에 수직 전극(860)을 충진한다(760). 따라서, 수직 전극(860)은, 제2 방향(812)으로 연장 형성될 수 있다.
예를 들어, 제조 시스템은, W, TaN, TiN 등과 같이, 셀렉터(850)의 특성에 적합한 메탈 물질로 수직 전극(860)을 충진할 수 있다.
그 다음, 제조 시스템은, 도 8g와 같이, 적어도 하나의 희생막(820)을 제거한다(770). 적어도 하나의 희생막(820)을 제거하는 과정에서는, Si3N4와 같은 물질로 형성되는 희생막을 제거하는 일반적인 기법이 이용될 수 있다.
그 후, 제조 시스템은, 도 8h와 같이, 적어도 하나의 희생막(820)이 제거된 공간(823)에 적어도 하나의 수평 전극(870)을 충진한다(780). 예를 들어, 제조 시스템은, W, TaN, TiN 등과 같이, 셀렉터(850)의 특성에 적합한 메탈 물질로 적어도 하나의 수평 전극(870)을 적어도 하나의 희생막(820)이 제거된 공간(823)에 충진할 수 있다.
이상, 적어도 하나의 절연층(810), 적어도 하나의 수평 전극(870), 적어도 하나의 상 변화층(840), 셀렉터(850) 및 수직 전극(860)을 포함하는 구조의 상 변화 메모리(750 단계에서 터널 배리어를 형성하는 과정을 더 수행할 경우, 터널 배리어를 더 포함하는 구조의 상 변화 메모리)를 제조하는 방법에 대해 설명하였으나, 이에 제한되거나 한정되지 않고, 다른 일 실시예에 따른 제조 시스템은, 적어도 하나의 상 변화층(840)과 셀렉터(850)를 필수적으로 포함하는 다양한 구조의 상 변화 메모리를 제조하기 위한 단계들을 포함하는 다양한 제조 방법을 수행할 수 있다.
또한, 상 변화 메모리가 적어도 하나의 상 변화층(840)이 복수 개 적층되는 스택 구조를 갖도록 제조되는 것이 설명되었으나, 이에 제한되거나 한정되지 않고, 상 변화 메모리는 적어도 하나의 상 변화층(840) 한 개만이 적층되는 비스택 구조로 제조될 수도 있다.
도 9a는 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성되는 상 변화층을 포함하는 상 변화 메모리 소자를 설명하기 위한 도면이다.
도 9a를 참조하면, 일 실시예에 따른 상 변화 메모리 소자(900)는, 상부 전극(도면에는 도시되지 않음) 및 하부 전극(도면에는 도시되지 않음)과 상 변화층(910) 그리고 터널 배리어(920)를 포함할 수 있다.
이 때, 상 변화층(910)은 상부 전극 및 상기 하부 전극에 의해 공급되는 열에 의해 결정 상태가 변화되어 메모리층으로 사용될 수 있다.
특히, 상 변화층(910)은 도 1a 내지 8h에 도시된 셀렉터와 동일하게, 역 상 변화 특성(결정 상태가 결정질일 때 고 저항성을 갖고, 결정 상태가 비결정질일 때 저 저항성을 갖는 특성)을 보이도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성된다. 여기서, 상 변화층(910)의 결정 상태가 결정질일 때 고 저항성을 갖는다는 것은, 결정 상태가 비결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 높은 저항성을 갖는 것을 의미하고, 적어도 하나의 상 변화층(910)의 결정 상태가 비결정질일 때 저 저항성을 갖는다는 것은, 결정 상태가 결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 낮은 저항성을 갖는 것을 의미한다. 즉, 적어도 하나의 상 변화층(910)의 결정 상태에 따라 고 저항성을 갖거나, 저 저항성을 갖는다는 것은, 서로 상대적으로 비교된 저항성의 값이 높거나, 낮음을 의미한다.
이와 같은 상 변화층(910)은, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 결정화에 따른 Contact Resistivity를 급증시키고, Carrier Density를 급감시킬 수 있으며, 비결정질 Fraction 초기 증가에서 상 변화 메모리 소자(900)의 전체 저항을 급감시켜 계면 저항의 감소에 따라 전류를 급증시켜 저 에너지 동작을 구현할 수 있다.
이 때, 상 변화 물질에 트랜지션 메탈이 함유되는 조성비는, 상 변화층(910)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상 변화층(910)의 동작 전압(판독 동작의 전압 또는 기록 동작의 전압)이 기준 동작 전압 값 미만이 되도록 하거나, 상 변화층(910)의 소모 전력이 기준 소모 전력 값 미만이 되도록, 적응적으로 조절될 수 있다.
예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비가 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절됨으로써, CrGeTe 또는 Cr2Ge2Te6와 같은 화합물로 형성되는 상 변화층(910)은, 동작 전압이 1V 미만이 될 수 있다.
또한, 상 변화층(910)은 터널 배리어(920)의 브레이크다운 전압 미만의 값으로 판독 전압 및 기록 전압을 갖도록 그 조성비가 조절될 수 있다. 예를 들어, 터널 배리어(920)의 브레이크다운 전압이 5V인 경우, 상 변화층(920)의 판독 전압은 1V이고, 기록 전압은 2 내지 3V가 되도록 상 변화층(910)의 조성비가 조절될 수 있다.
또한, 상 변화층(910)은 상부 전극 또는 하부 전극 중 어느 하나를 형성하는 물질에 기초하여 컨텍 비저항이 조절될 수 있다. 따라서, 컨텍 비저항이 조절됨에 따라 벌크 저항 역시 결정될 수 있다.
터널 배리어(920)는 상부 전극 또는 하부 전극 중 어느 하나와 상 변화층(910) 사이에 배치되어, SiO2 또는 TiO2 등으로 형성될 수 있으나, 상술한 바의 물질로 제한되거나 한정되지 않고, 상부 전극 또는 하부 전극 중 어느 하나와 상 변화층(910) 사이를 물리 화학적으로 차폐하여 상호확산(inter diffusion)을 방지하며, 전자의 터널링 효과를 통해 터널링 전류가 상부 전극 또는 하부 전극 중 어느 하나와 상 변화층(910) 사이에서 흐르도록 하는 다양한 물질, 두께로 형성될 수 있다. 터널 배리어(920)로는 일정 두께 이하의 블로킹 레이어(예컨대, 5nm 이하의 두께를 갖는 블로킹 레이어)가 사용될 수도 있다.
이러한 상 변화 메모리 소자(900)는 상 변화층(910)의 결정 상태가 결정질로 변화되어 고 저항 상태로 설정됨에 응답하여, 기록 동작 중 셋 동작을 수행하여 이진 값 [1]의 메모리 상태를 갖게 될 수 있다. 또한, 상 변화 메모리 소자(900)는 상 변화층(910)의 결정 상태가 비결정질로 변화되어 저 저항 상태로 설정됨에 응답하여, 기록 동작 중 리셋 동작을 수행하여 이진 값 [0]의 메모리 상태를 갖게 될 수 있다.
또한, 상 변화 메모리 소자(900)는 상술한 기록 동작 시 인가되는 전압 보다 낮은 전압이 인가됨에 따라, 판독 동작을 수행할 수 있다. 예컨대, 전술된 셋 또는 리셋의 기록 동작은 2 내지 3V의 전압이 인가됨에 따라 수행될 수 있고, 판독 동작은 1V의 전압이 인가됨에 따라 수행될 수 있다.
이처럼, 기록 동작과 판독 동작 시 인가되는 전압이 터널 배리어(920)의 브레이크다운 전압 미만의 범위 내에서 서로 상이하게 설정되며, 터널 배리어(920)가 상 변화층(910)의 오프 전류를 감소시키고 온 상태의 전압 증가를 억제하여 쇼트키 다이오드 특성을 확보함으로써, 상 변화 메모리 소자(900)는 별도의 스위칭 소자를 필요로 하지 않을 수 있다. 즉, 터널 배리어(920)가 스위칭 소자의 기능을 수행함에 따라, 상 변화 메모리 소자(900)는 별도의 스위치 소자를 필요로 하지 않을 수 있다. 그러나 이에 제한되거나 한정되지 않고, 상 변화 메모리 소자(900)는 상부 전극 및 하부 전극에 의해 공급되는 열을 상 변화층(910)에 선택적으로 스위칭하는 OTS를 더 포함할 수 있다. 이러한 경우, 상 변화 메모리 소자(900)는 상부 전극 및 하부 전극 사이에 OTS, 터널 배리어(920) 및 상 변화층(910)이 순서대로 적층된 구조를 갖게 될 수 있다.
이상, 상 변화 메모리 소자(900)가 터널 배리어(920)를 포함하는 경우로 설명되었으나, 이에 제한되거나 한정되지 않고 터널 배리어(920)를 포함하지 않은 체 상 변화층(910)만을 포함하도록 구성될 수도 있다. 이러한 경우, 상부 전극 또는 하부 전극 중 적어도 어느 하나와 상 변화층(910) 사이에서는 일함수(work function)에 의해 쇼트키 배리어가 형성될 수 있다. 예를 들어, 상부 전극(또는 하부 전극)과 상 변화층(910) 사이에 단방향 쇼트키 배리어(또는 양방향 쇼트키)가 형성되어, 상 변화층(910)의 오프 전류가 차단될 수 있다. 이 때, 상부 전극 또는 하부 전극 중 어느 하나는 쇼트키 다이오드 특성을 확보하기 적합한 물질(예컨대, 텅스텐, 코발트 또는 니켈 등), 두께로 생성될 수 있다.
또한, 이와 같은 상 변화 메모리 소자(900)를 토대로, 고집적 3차원 아키텍처를 갖는 상 변화 메모리가 구현될 수 있다. 이에 대한 상세한 설명은 9b를 참조하여 기재하기로 한다.
도 9b는 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성되는 상 변화층을 기반으로 하는 상 변화 메모리를 설명하기 위한 도면이다.
도 9b를 참조하면, 일 실시예에 따른 고집적 3차원 아키텍처를 갖는 상 변화 메모리(930)는 제1 방향(931)으로 연장 형성된 적어도 하나의 수평 전극(940) 및 제1 방향(931)과 직교하는 제2 방향(932)으로 연장 형성된 수직 전극(950), 적어도 하나의 수평 전극(940)과 각각 맞닿도록 제1 방향(931)으로 연장 형성된 적어도 하나의 상 변화층(960) 및 적어도 하나의 상 변화층(960) 및 수직 전극(950)과 각각 맞닿으며 제2 방향(932)으로 연장 형성된 터널 배리어(970)를 포함한다.
이하, 적어도 하나의 수평 전극(940)은 도 9a를 참조하여 상술된 상부 전극에 해당될 수 있으며, 수직 전극(950)은 도 9a를 참조하여 상술된 하부 전극에 해당될 수 있다. 따라서, 후술되는 적어도 하나의 상 변화층(960) 및 터널 배리어(970)는 도 9a를 참조하여 상술된 상 변화층과 터널 배리어에 각각 해당될 수 있다.
적어도 하나의 수평 전극(940) 및 수직 전극(950) 각각은, W, TaN, TiN 등과 같이, 후술되는 상 변화층(960)의 특성에 적합한 메탈 물질로 형성될 수 있다. 여기서, 적어도 하나의 수평 전극(940)은 그라운드에 접지될 수 있다.
적어도 하나의 상 변화층(960)은, 적어도 하나의 수평 전극(940) 및 수직 전극(950)에 의해 공급되는 열(적어도 하나의 수평 전극(940) 및 수직 전극(950) 사이의 전류 흐름 또는 인가되는 전압 차에 의해 야기되는 열)에 의해 결정 상태가 변화되도록 상 변화 물질로 형성된다.
예를 들어, 적어도 하나의 상 변화층(960)은, 역 상 변화 특성(결정 상태가 결정질일 때 고 저항성을 갖고, 결정 상태가 비결정질일 때 저 저항성을 갖는 특성)을 보이도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성될 수 있다. 여기서, 상 변화층(910)의 결정 상태가 결정질일 때 고 저항성을 갖는다는 것은, 결정 상태가 비결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 높은 저항성을 갖는 것을 의미하고, 적어도 하나의 상 변화층(910)의 결정 상태가 비결정질일 때 저 저항성을 갖는다는 것은, 결정 상태가 결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 낮은 저항성을 갖는 것을 의미한다. 즉, 적어도 하나의 상 변화층(910)의 결정 상태에 따라 고 저항성을 갖거나, 저 저항성을 갖는다는 것은, 서로 상대적으로 비교된 저항성의 값이 높거나, 낮음을 의미한다.
또한, 적어도 하나의 상 변화층(960)은, 상 변화 물질에 트랜지션 메탈이 함유된 화합물로 형성됨으로써, 결정화에 따른 Contact Resistivity를 급증시키고, Carrier Density를 급감시킬 수 있으며, 비결정질 Fraction 초기 증가에서 상 변화 메모리(930)의 전체 저항을 급감시켜 계면 저항의 감소에 따라 전류를 급증시켜 저 에너지 동작을 구현할 수 있다.
이 때, 상 변화 물질에 트랜지션 메탈이 함유되는 조성비는, 적어도 하나의 상 변화층(960)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 적어도 하나의 상 변화층(960)의 동작 전압(판독 동작의 전압 또는 기록 동작의 전압)이 기준 동작 전압 값 미만이 되도록 하거나, 적어도 하나의 상 변화층(960)의 소모 전력이 기준 소모 전력 값 미만이 되도록, 적응적으로 조절될 수 있다.
예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비가 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절됨으로써, CrGeTe 또는 Cr2Ge2Te6와 같은 화합물로 형성되는 적어도 하나의 상 변화층(960)은, 동작 전압이 1V 미만이 될 수 있다.
또한, 적어도 하나의 상 변화층(960)은 터널 배리어(970)의 브레이크다운 전압 미만의 값으로 판독 전압 및 기록 전압을 갖도록 그 조성비가 조절될 수 있다. 예를 들어, 터널 배리어(970)의 브레이크다운 전압이 5V인 경우, 적어도 하나의 상 변화층(960)의 판독 전압은 1V이고, 기록 전압은 2 내지 3V가 되도록 적어도 하나의 상 변화층(960)의 조성비가 조절될 수 있다.
또한, 적어도 하나의 상 변화층(960)은 상부 전극 또는 하부 전극 중 어느 하나를 형성하는 물질에 기초하여 컨텍 비저항이 조절될 수 있다. 따라서, 컨텍 비저항이 조절됨에 따라 벌크 저항 역시 결정될 수 있다.
터널 배리어(970)는 상 변화 메모리(930)에 포함되는 적어도 하나의 상 변화층(960)과 수직 전극(950) 사이에 배치된 채 제2 방향(932)으로 연장 형성되어, SiO2 또는 TiO2 등으로 형성될 수 있으나, 상술한 바의 물질로 형성되는 것으로 제한되거나 한정되지 않고, 수직 전극(950) 중 어느 하나와 적어도 하나의 상 변화층(960) 사이를 물리 화학적으로 차폐하여 상호확산(inter diffusion)을 방지하며, 전자의 터널링 효과를 통해 터널링 전류가 수직 전극(950)과 적어도 하나의 상 변화층(960) 사이에서 흐르도록 하는 다양한 물질, 두께로 형성될 수 있다. 터널 배리어(970)로는 일정 두께 이하의 블로킹 레이어(예컨대, 5nm 이하의 두께를 갖는 블로킹 레이어)가 사용될 수도 있다.
이러한 상 변화 메모리(930)는 적어도 하나의 상 변화층(960) 중 타겟 상 변화층의 결정 상태를 결정질로 변화시켜 고 저항 상태로 설정하고, 기록 동작 중 셋 동작을 수행하여 이진 값 [1]의 메모리 상태를 갖게 할 수 있다. 또한, 상 변화 메모리(930)는 적어도 하나의 상 변화층(960) 중 타겟 상 변화층의 결정 상태를 비 결정질로 변화시켜 저 저항 상태로 설정함에 응답하여, 기록 동작 중 리셋 동작을 수행하여 이진 값 [0]의 메모리 상태를 갖게 할 수 있다.
또한, 상 변화 메모리(930)는 상술한 기록 동작 시 인가되는 전압 보다 낮은 전압이 인가됨에 따라, 판독 동작을 수행할 수 있다. 예컨대, 전술된 셋 또는 리셋의 기록 동작은 2 내지 3V의 전압이 인가됨에 따라 수행될 수 있고, 판독 동작은 1V의 전압이 인가됨에 따라 수행될 수 있다.
이처럼, 기록 동작과 판독 동작 시 인가되는 전압이 터널 배리어(970)의 브레이크다운 전압 미만의 범위 내에서 서로 상이하게 설정됨으로써, 상 변화 메모리(930)는 별도의 스위칭 소자를 필요로 하지 않을 수 있다. 그러나 이에 제한되거나 한정되지 않고, 상 변화 메모리(930)는 적어도 하나의 수평 전극(940) 및 수직 전극(950)에 의해 공급되는 열을 적어도 하나의 상 변화층(960)에 선택적으로 스위칭하는 OTS를 더 포함할 수 있다. 이러한 경우, OTS는 수직 전극(950)과 터널 배리어(970) 사이에 개재될 수 있다.
또한, 상 변화 메모리(930)는, 적어도 하나의 상 변화층(960) 사이에 개재되도록 제1 방향(931)으로 연장 형성되어, 적어도 하나의 상 변화층(960)을 상호 간에 분리하는 적어도 하나의 절연층(980)을 더 포함할 수 있다. 이러한 적어도 하나의 절연층(980)은 SiO2와 같은 절연 물질로 형성될 수 있다.
이와 같은 상 변화 메모리(930)의 제조 방법은 도 5 내지 6f 또는 도 7 내지 8h를 상술한 방법과 유사하게 수행될 수 있다. 예를 들어, 제조 시스템은 제1 방향(931)으로 연장 형성된 적어도 하나의 절연층(980) 및 적어도 하나의 수평 전극(940)을 번갈아 가며 적층하고, 제2 방향(932)으로 수직 홀을 형성하며, 수직 홀 내부 표면에 노출되는 적어도 하나의 수평 전극(940)의 일부를 에칭하고, 적어도 하나의 수평 전극(940)의 일부가 에칭된 공간에 적어도 하나의 상 변화층(960)을 충진하며, 수직 홀 내부 표면에 터널 배리어(970)를 형성한 뒤, 터널 배리어(970)가 형성된 수직 홀 내부에 수직 전극(950)을 충진함으로써, 상 변화 메모리(930)를 제조할 수 있다. 다른 예를 들면, 제조 시스템은 제1 방향(931)으로 연장 형성된 적어도 하나의 절연층(980) 및 적어도 하나의 희생층을 번갈아 가며 적층하고, 제2 방향(932)으로 수직 홀을 형성하며, 수직 홀 내부 표면에 노출되는 적어도 하나의 희생층의 일부를 에칭하고, 적어도 하나의 희생막의 일부가 에칭된 공간에 적어도 하나의 상 변화층(960)을 충진하며, 수직 홀 내부 표면에 터널 배리어(970)를 형성하고, 터널 배리어(970)가 형성된 수직 홀 내부에 수직 전극(950)을 충진한 뒤, 적어도 하나의 희생막을 제거하여 제거된 공간에 적어도 하나의 수평 전극(940)을 충진함으로써, 상 변화 메모리(930)를 제조할 수 있다.
이상, 상 변화 메모리(930)가 터널 배리어(970)를 포함하는 경우로 설명되었으나, 이에 제한되거나 한정되지 않고 터널 배리어(970)를 포함하지 않는 구조를 가질 수도 있다. 이러한 경우, 상 변화 메모리(930)에서 적어도 하나의 상 변화층(960)은 수직 전극(950)과 직접적으로 맞닿게 된다. 이에, 수직 전극(950)은 터널 배리어(970)의 기능(예컨대, 상 변화 메모리(930)의 오프 전류를 감소시키고 온 상태의 전압 증가를 억제하여 쇼트키 다이오드 특성을 확보하는 기능)을 최적화하는 물질(예컨대, 텅스텐, 코발트 또는 니켈 등), 두께로 형성될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (36)

  1. 상부 전극 및 하부 전극;
    상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열에 의해 결정 상태가 변화되는 상 변화층; 및
    상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열을 상기 상 변화층에 선택적으로 스위칭하는 셀렉터(Selector)
    를 포함하고,
    상기 셀렉터는,
    상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는, 상 변화 메모리 소자.
  2. 제1항에 있어서,
    상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비는,
    상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 조절되는, 상 변화 메모리 소자.
  3. 제1항에 있어서,
    상기 상 변화층과 상기 셀렉터는
    서로 다른 상 변화 특성을 갖는, 상 변화 메모리 소자.
  4. 제1항에 있어서,
    상기 상 변화 메모리 소자는,
    상기 셀렉터의 결정 상태가 결정질로 변화되어 고 저항 상태로 설정되고, 상기 상 변화층의 결정 상태가 결정질로 변화되어 저 저항 상태로 설정됨에 응답하여, 기록 동작 중 셋(Set) 동작을 수행하고,
    상기 셀렉터의 결정 상태가 비결정질로 변화되어 저 저항 상태로 설정되고, 상기 상 변화층의 결정 상태가 비결정질로 변화되어 고 저항 상태로 설정됨에 응답하여, 상기 기록 동작 중 리셋(Reset) 동작을 수행하는, 상 변화 메모리 소자.
  5. 제4항에 있어서,
    상기 셀렉터는,
    상기 셋 동작 및 상기 리셋 동작 모두에서 상기 상 변화 메모리 소자가 고 저항 상태로 설정됨에 응답하여, 오프(Off) 상태를 유지하는, 상 변화 메모리 소자.
  6. 제1항에 있어서,
    상기 상 변화 메모리 소자는,
    상기 셀렉터가 국소 영역의 결정 상태만을 결정질로부터 비결정질로 변화시켜 온(On) 상태로 설정된 후, 상기 국소 영역의 결정 상태만을 비결정질로부터 결정질로 변화시켜 오프 상태로 설정됨에 응답하여, 판독 동작을 수행하는, 상 변화 메모리 소자.
  7. 제1항에 있어서,
    상기 상 변화층과 상기 셀렉터 사이에 배치되어, 상기 셀렉터의 오프(Off) 전류를 감소시키거나, 상기 상 변화층 및 상기 셀렉터 사이의 인터믹싱을 차단하는 터널 배리어(Tunnel barrier)
    를 더 포함하는 상 변화 메모리 소자.
  8. 제1항에 있어서,
    상기 트랜지션 메탈은,
    Cr, Ti, Ni, Zn, Cu 또는 Mo 중 적어도 하나를 포함하고,
    상기 상 변화 물질은,
    Ge 및/또는 Te을 포함하는, 상 변화 메모리 소자.
  9. 제1항에 있어서,
    상기 셀렉터는,
    상기 상부 전극 또는 상기 하부 전극 중 어느 하나를 형성하는 물질에 기초하여 컨텍 비저항이 조절되는, 상 변화 메모리 소자.
  10. 메모리 소자에서 이용되는 셀렉터(Selector)에 있어서,
    상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는, 셀렉터.
  11. 제10항에 있어서,
    상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비는,
    상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 조절되는, 셀렉터.
  12. 제10항에 있어서,
    상기 셀렉터는,
    국소 영역의 결정 상태만을 결정질 및 비결정질 사이에서 변화시키며, 온(On) 상태 및 오프(Off) 상태 사이에서 전환되는, 셀렉터.
  13. 제10항에 있어서,
    상기 메모리 소자에 포함되는 적어도 하나의 전극과 상기 셀렉터 사이에 배치되어, 상기 셀렉터의 오프(Off) 전류를 감소시키는 터널 배리어(Tunnel barrier)
    를 더 포함하는 셀렉터.
  14. 상부 전극 및 하부 전극을 포함하는 상 변화 메모리 소자에서 이용되는 상 변화층에 있어서,
    상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열에 의해 결정 상태가 변화되며, 상기 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는, 상 변화층.
  15. 제14항에 있어서,
    상기 상 변화 메모리 소자는
    상기 상부 전극 또는 상기 하부 전극 중 어느 하나와 상기 상 변화층 사이에 배치되는 터널 배리어(Tunnel barrier)
    를 더 포함하는 상 변화층.
  16. 제14항에 있어서,
    상기 상 변화 메모리 소자는
    상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열을 상기 상 변화층에 선택적으로 스위칭하는 OTS(Ovonic Threshold Switching)
    를 더 포함하는 상 변화층.
  17. 상부 전극 및 하부 전극; 및
    상기 상부 전극 및 상기 하부 전극에 의해 공급되는 열에 의해 결정 상태가 변화되며, 상기 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는 상 변화층
    을 포함하는 상 변화 메모리 소자.
  18. 제17항에 있어서,
    상기 상부 전극 또는 상기 하부 전극 중 적어도 어느 하나와 상기 상 변화층 사이에는,
    일함수(work function)에 의해 쇼트키 배리어가 형성되는, 상 변화 메모리 소자.
  19. 고집적 3차원 아키텍처를 갖는 상 변화 메모리에 있어서,
    제1 방향으로 연장 형성된 적어도 하나의 수평 전극 및 상기 제1 방향과 직교하는 제2 방향으로 연장 형성된 수직 전극;
    상기 적어도 하나의 수평 전극과 각각 맞닿도록 상기 제1 방향으로 연장 형성되어, 상기 적어도 하나의 수평 전극 및 상기 수직 전극에 의해 공급되는 열에 의해 결정 상태가 변화되는 적어도 하나의 상 변화층; 및
    상기 적어도 하나의 상 변화층 및 상기 수직 전극과 각각 맞닿으며 상기 제2 방향으로 연장 형성되어, 상기 적어도 하나의 상 변화층 중 타겟 상 변화층의 결정 상태만을 변화시키도록 상기 적어도 하나의 수평 전극 및 상기 수직 전극에 의해 공급되는 열을 상기 적어도 하나의 상 변화층에 선택적으로 스위칭하는 셀렉터(Selector)
    를 포함하고,
    상기 셀렉터는,
    상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는, 상 변화 메모리.
  20. 제19항에 있어서,
    상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비는,
    상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 조절되는, 상 변화 메모리.
  21. 제19항에 있어서,
    상기 상 변화 메모리는,
    상기 셀렉터 중 상기 타겟 상 변화층에 대응하는 영역의 결정 상태가 결정질로 변화되어 고 저항 상태로 설정되고, 상기 타겟 상 변화층의 결정 상태가 결정질로 변화되어 저 저항 상태로 설정됨에 응답하여, 상기 타겟 상 변화층에 대한 기록 동작 중 셋(Set) 동작을 수행하고,
    상기 셀렉터 중 상기 타겟 상 변화층에 대응하는 영역의 결정 상태가 비결정질로 변화되어 저 저항 상태로 설정되고, 상기 타겟 상 변화층의 결정 상태가 비결정질로 변화되어 고 저항 상태로 설정됨에 응답하여, 상기 타겟 상 변화층에 대한 상기 기록 동작 중 리셋(Reset) 동작을 수행하는, 상 변화 메모리.
  22. 제21항에 있어서,
    상기 셀렉터 중 상기 타겟 상 변화층에 대응하는 영역은,
    상기 셋 동작 및 상기 리셋 동작 모두에서 상기 상 변화 메모리가 고 저항 상태로 설정됨에 응답하여, 오프(Off) 상태를 유지하는, 상 변화 메모리.
  23. 제19항에 있어서,
    상기 상 변화 메모리는,
    상기 셀렉터 중 상기 타겟 상 변화층에 대응하는 영역이 국소 영역의 결정 상태만을 결정질로부터 비결정질로 변화시켜 온(On) 상태로 설정된 후, 상기 국소 영역의 결정 상태만을 비결정질로부터 결정질로 변화시켜 오프 상태로 설정됨에 응답하여, 판독 동작을 수행하는, 상 변화 메모리.
  24. 제19항에 있어서,
    상기 적어도 하나의 상 변화층과 상기 셀렉터 사이에 배치된 채 상기 제2 방향으로 연장 형성되어, 상기 셀렉터의 오프(Off) 전류를 감소시키는 터널 배리어(Tunnel barrier)
    를 더 포함하는 상 변화 메모리.
  25. 제119항에 있어서,
    상기 셀렉터는,
    상기 타겟 상 변화층의 결정 상태가 변화될 때, 상기 적어도 하나의 상 변화층 중 상기 타겟 상 변화층과 인접한 상 변화층으로의 누설 전류를 차단하는, 상 변화 메모리.
  26. 제19항에 있어서,
    상기 적어도 하나의 상 변화층 사이에 개재되도록 상기 제1 방향으로 연장 형성되어, 상기 적어도 하나의 상 변화층을 상호 간에 분리하는 적어도 하나의 절연층
    을 더 포함하는 상 변화 메모리.
  27. 고집적 3차원 아키텍처를 갖는 상 변화 메모리에 있어서,
    제1 방향으로 연장 형성된 적어도 하나의 수평 전극 및 상기 제1 방향과 직교하는 제2 방향으로 연장 형성된 수직 전극; 및
    상기 적어도 하나의 수평 전극과 각각 맞닿도록 상기 제1 방향으로 연장 형성되어, 상기 적어도 하나의 수평 전극 및 상기 수직 전극에 의해 공급되는 열에 의해 결정 상태가 변화되는 적어도 하나의 상 변화층
    을 포함하고,
    상기 적어도 하나의 상 변화층은,
    상기 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는, 상 변화 메모리.
  28. 제27항에 있어서,
    상기 적어도 하나의 상 변화층과 상기 수직 전극 사이에 배치된 채 상기 제2 방향으로 연장 형성되는 터널 배리어(Tunnel barrier)
    를 더 포함하는 상 변화 메모리.
  29. 고집적 3차원 아키텍처를 갖는 상 변화 메모리의 제조 방법에 있어서,
    제1 방향으로 연장 형성된 적어도 하나의 절연층 및 적어도 하나의 수평 전극을 번갈아 가며 적층하는 단계;
    상기 적층된 적어도 하나의 절연층 및 적어도 하나의 수평 전극에 상기 제1 방향과 직교하는 제2 방향으로 수직 홀(Hole)을 형성하는 단계;
    상기 수직 홀 내부 표면에 노출되는 상기 적어도 하나의 수평 전극의 일부를 에칭하는 단계;
    상기 적어도 하나의 수평 전극의 일부가 에칭된 공간에 적어도 하나의 상 변화층을 충진하는 단계;
    상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터(Selector)를 형성하는 단계; 및
    상기 셀렉터가 형성된 상기 수직 홀 내부에 수직 전극을 충진하는 단계
    를 포함하고,
    상기 셀렉터는,
    상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는, 상 변화 메모리의 제조 방법.
  30. 제29항에 있어서,
    상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터를 형성하는 단계는,
    상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비를 조절하는 단계
    를 포함하는 상 변화 메모리의 제조 방법.
  31. 제29항에 있어서,
    상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터를 형성하는 단계는,
    상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에, 상기 셀렉터의 오프(Off) 전류를 감소시키는 터널 배리어(Tunnel barrier)를 형성하는 단계; 및
    상기 터널 배리어가 형성된 상기 수직 홀 내부 표면에, 상기 터널 배리어와 맞닿도록 상기 셀렉터를 형성하는 단계
    를 포함하는 상 변화 메모리의 제조 방법.
  32. 제29항에 있어서,
    상기 적어도 하나의 수평 전극의 일부가 에칭된 공간에 적어도 하나의 상 변화층을 충진하는 단계는,
    상기 적어도 하나의 수평 전극의 일부가 에칭된 공간에 ALD(Atomic layer deposition) 기법을 이용하여 상기 적어도 하나의 상 변화층을 충진하는 단계인, 상 변화 메모리의 제조 방법.
  33. 고집적 3차원 아키텍처를 갖는 상 변화 메모리의 제조 방법에 있어서,
    제1 방향으로 연장 형성된 적어도 하나의 절연층 및 적어도 하나의 희생막을 번갈아 가며 적층하는 단계;
    상기 적층된 적어도 하나의 절연층 및 적어도 하나의 희생막에 상기 제1 방향과 직교하는 제2 방향으로 수직 홀(Hole)을 형성하는 단계;
    상기 수직 홀 내부 표면에 노출되는 상기 적어도 하나의 희생막의 일부를 에칭하는 단계;
    상기 적어도 하나의 희생막의 일부가 에칭된 공간에 적어도 하나의 상 변화층을 충진하는 단계;
    상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터(Selector)를 형성하는 단계;
    상기 셀렉터가 형성된 상기 수직 홀 내부에 수직 전극을 충진하는 단계;
    상기 적어도 하나의 희생막을 제거하는 단계; 및
    상기 적어도 하나의 희생막이 제거된 공간에 적어도 하나의 수평 전극을 충진하는 단계
    를 포함하고,
    상기 셀렉터는,
    상기 셀렉터의 결정 상태가 결정질일 때 고 저항성을 갖고, 상기 셀렉터의 결정 상태가 비결정질일 때 저 저항성을 갖도록 상 변화 물질에 트랜지션 메탈(Transition metal)이 함유된 화합물로 형성되는, 상 변화 메모리의 제조 방법.
  34. 제33항에 있어서,
    상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터를 형성하는 단계는,
    상기 셀렉터의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하거나, 상기 셀렉터의 동작 전압이 기준 동작 전압 값 미만이 되도록 하거나, 상기 셀렉터의 소모 전력이 기준 소모 전력 값 미만이 되도록, 상기 상 변화 물질에 상기 트랜지션 메탈이 함유되는 조성비를 조절하는 단계
    를 포함하는 상 변화 메모리의 제조 방법.
  35. 제33항에 있어서,
    상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에 셀렉터를 형성하는 단계는,
    상기 적어도 하나의 상 변화층과 맞닿도록 상기 수직 홀 내부 표면에, 상기 셀렉터의 오프(Off) 전류를 감소시키는 터널 배리어(Tunnel barrier)를 형성하는 단계; 및
    상기 터널 배리어가 형성된 상기 수직 홀 내부 표면에, 상기 터널 배리어와 맞닿도록 상기 셀렉터를 형성하는 단계
    를 포함하는 상 변화 메모리의 제조 방법.
  36. 제33항에 있어서,
    상기 적어도 하나의 희생막의 일부가 에칭된 공간에 적어도 하나의 상 변화층을 충진하는 단계는,
    상기 적어도 하나의 희생막의 일부가 에칭된 공간에 ALD(Atomic layer deposition) 기법을 이용하여 상기 적어도 하나의 상 변화층을 충진하는 단계인, 상 변화 메모리의 제조 방법.
PCT/KR2018/006317 2017-06-07 2018-06-01 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리 Ceased WO2018225993A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/620,577 US11195996B2 (en) 2017-06-07 2018-06-01 Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same
US17/496,363 US11812661B2 (en) 2017-06-07 2021-10-07 Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20170070892 2017-06-07
KR10-2017-0070892 2017-06-07
KR20170082386 2017-06-29
KR10-2017-0082386 2017-06-29
KR10-2017-0160268 2017-11-28
KR1020170160268A KR102036882B1 (ko) 2017-06-07 2017-11-28 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/620,577 A-371-Of-International US11195996B2 (en) 2017-06-07 2018-06-01 Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same
US17/496,363 Division US11812661B2 (en) 2017-06-07 2021-10-07 Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same

Publications (1)

Publication Number Publication Date
WO2018225993A1 true WO2018225993A1 (ko) 2018-12-13

Family

ID=65007382

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/006317 Ceased WO2018225993A1 (ko) 2017-06-07 2018-06-01 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리

Country Status (3)

Country Link
US (2) US11195996B2 (ko)
KR (1) KR102036882B1 (ko)
WO (1) WO2018225993A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019226000A1 (ko) * 2018-05-24 2019-11-28 한양대학교 산학협력단 선택소자 일체형 상변화 메모리 및 그 제조 방법
KR102230199B1 (ko) * 2019-06-26 2021-03-19 삼성전자주식회사 공핍층을 적응적으로 사용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
US12232430B2 (en) 2019-01-25 2025-02-18 Samsung Electronics Co., Ltd. Switching device having bi-directional drive characteristics and method of operating same
KR102211710B1 (ko) * 2019-03-08 2021-02-02 삼성전자주식회사 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
US11769046B2 (en) * 2019-03-14 2023-09-26 International Business Machines Corporation Symmetric phase-change memory devices
WO2020213968A1 (ko) * 2019-04-17 2020-10-22 삼성전자 주식회사 메모리 소자
KR102706138B1 (ko) 2019-04-30 2024-09-11 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리를 갖는 3차원 메모리 디바이스
US11943938B2 (en) * 2020-03-18 2024-03-26 Micron Technology, Inc. Method for manufacturing a memory device and memory device manufactured through the same method
KR20220021550A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 정보 저장 물질 패턴 및 셀렉터 물질 패턴을 포함하는 반도체 장치
KR102912917B1 (ko) 2020-10-07 2026-01-15 에스케이하이닉스 주식회사 전자 장치의 제조방법
US11271040B1 (en) * 2020-10-21 2022-03-08 Western Digital Technologies, Inc. Memory device containing selector with current focusing layer and methods of making the same
CN218004905U (zh) * 2020-10-29 2022-12-09 意法半导体(克洛尔2)公司 电子器件和半导体结构
US11800819B2 (en) * 2020-12-01 2023-10-24 International Business Machines Corporation Integrated diode memory device
US11910731B2 (en) * 2021-02-10 2024-02-20 International Business Machines Corporation Embedded heater in a phase change memory material
JP2023045005A (ja) 2021-09-21 2023-04-03 キオクシア株式会社 記憶装置
KR20240141705A (ko) * 2022-01-28 2024-09-27 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 저항 변화 재료, 스위치 소자용 재료, 스위치층, 스위치 소자 및 기억 장치
KR102745452B1 (ko) * 2022-09-15 2024-12-19 연세대학교 산학협력단 오보닉 문턱 스위칭 소자 및 이를 포함하는 메모리 소자
US20240341205A1 (en) * 2023-04-07 2024-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Phase Change Material In An Electronic Switch Having A Flat Profile

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090009652A (ko) * 2007-07-20 2009-01-23 삼성전자주식회사 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법
KR20090107320A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 상변화 메모리 장치
KR101167551B1 (ko) * 2011-03-07 2012-07-23 서울대학교산학협력단 수평형 선택소자를 갖는 3차원 메모리 셀 스텍
KR20120097634A (ko) * 2011-02-25 2012-09-05 한양대학교 산학협력단 3차원 입체 구조를 가지는 비휘발성 메모리

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5722180B2 (ja) * 2011-09-26 2015-05-20 株式会社日立製作所 不揮発性記憶装置
JP5957375B2 (ja) * 2012-11-30 2016-07-27 株式会社日立製作所 相変化メモリ
KR20170013457A (ko) * 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 전자 장치 제조 방법
US9735202B1 (en) * 2016-02-16 2017-08-15 Sandisk Technologies Llc Implementation of VMCO area switching cell to VBL architecture
US10580976B2 (en) * 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same
WO2019226000A1 (ko) * 2018-05-24 2019-11-28 한양대학교 산학협력단 선택소자 일체형 상변화 메모리 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090009652A (ko) * 2007-07-20 2009-01-23 삼성전자주식회사 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법
KR20090107320A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 상변화 메모리 장치
KR20120097634A (ko) * 2011-02-25 2012-09-05 한양대학교 산학협력단 3차원 입체 구조를 가지는 비휘발성 메모리
KR101167551B1 (ko) * 2011-03-07 2012-07-23 서울대학교산학협력단 수평형 선택소자를 갖는 3차원 메모리 셀 스텍

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAU, DERCHANG ET AL.: "A Stackable Cross Point Phase Change Memory", 2009 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM, 29 March 2010 (2010-03-29), pages 27.1.1 - 27.1.4, XP031644445 *

Also Published As

Publication number Publication date
KR102036882B1 (ko) 2019-10-25
KR20180133771A (ko) 2018-12-17
US11812661B2 (en) 2023-11-07
US11195996B2 (en) 2021-12-07
US20200168792A1 (en) 2020-05-28
US20220029094A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
WO2018225993A1 (ko) 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
WO2020091307A1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
WO2019074177A1 (ko) 중간 배선층을 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
US7473597B2 (en) Method of forming via structures and method of fabricating phase change memory devices incorporating such via structures
US8896045B2 (en) Integrated circuit including sidewall spacer
WO2021261744A1 (ko) 백 게이트를 포함하는 3차원 플래시 메모리
KR102840448B1 (ko) 비휘발성 메모리 소자 및 이를 포함한 비휘발성 메모리 장치
WO2012169850A2 (ko) 3차원 비휘발성 메모리 장치 및 이의 제조 방법
US20080029752A1 (en) Phase change memory and manufacturing method thereof
WO2009125777A1 (ja) 抵抗変化素子及びその製造方法
WO2022059956A1 (ko) 백 게이트 구조를 기반으로 강유전체층을 이용하는 3차원 플래시 메모리
WO2022103110A1 (ko) 다중층 선택 소자 및 그 제조 방법
US20220407000A1 (en) Memory with laminated cell
WO2021095974A1 (ko) 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
WO2025042151A1 (ko) 스트레처블 표시 장치 및 이의 제조 방법
WO2012005543A2 (ko) 반도체 메모리 장치
WO2018012868A1 (ko) 스위칭 원자 트랜지스터 및 이의 동작방법
WO2021101242A1 (ko) 다층 채널 박막 트랜지스터 및 이의 제조방법
US11037985B2 (en) Semiconductor device and method for fabricating the same
JP6651282B2 (ja) 半導体装置
WO2019177347A1 (ko) 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법
WO2020050491A1 (ko) 중간 배선층을 포함하는 3차원 플래시 메모리 및 그 제조 방법
KR20130117695A (ko) 멀티-레벨 상변화 메모리 소자
WO2020153618A1 (ko) 양방향 구동 특성을 갖는 스위칭 소자 및 그 동작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18813450

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18813450

Country of ref document: EP

Kind code of ref document: A1