WO2018220674A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2018220674A1
WO2018220674A1 PCT/JP2017/019908 JP2017019908W WO2018220674A1 WO 2018220674 A1 WO2018220674 A1 WO 2018220674A1 JP 2017019908 W JP2017019908 W JP 2017019908W WO 2018220674 A1 WO2018220674 A1 WO 2018220674A1
Authority
WO
WIPO (PCT)
Prior art keywords
waveguide
layer
substrate
semiconductor device
conductive layer
Prior art date
Application number
PCT/JP2017/019908
Other languages
English (en)
French (fr)
Inventor
和重 川▲崎▼
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2017/019908 priority Critical patent/WO2018220674A1/ja
Priority to CN201780091123.2A priority patent/CN110731035B/zh
Priority to DE112017007590.4T priority patent/DE112017007590B4/de
Priority to US16/485,425 priority patent/US10784648B2/en
Priority to JP2019521539A priority patent/JP6753526B2/ja
Priority to KR1020197034561A priority patent/KR102177895B1/ko
Publication of WO2018220674A1 publication Critical patent/WO2018220674A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4012—Beam combining, e.g. by the use of fibres, gratings, polarisers, prisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0208—Semi-insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1017—Waveguide having a void for insertion of materials to change optical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • Patent Document 1 discloses an optical semiconductor element.
  • this optical semiconductor element a plurality of island-shaped semiconductor intermediate layers having a thermal conductivity lower than that of the semiconductor substrate are provided between the semiconductor substrate and the optical waveguide layer. Gaps are formed between the plurality of island-shaped semiconductor intermediate layers. In this structure, temperature control of the optical waveguide layer is suitably performed.
  • a conductive layer is generally provided between a waveguide layer that guides laser light and a substrate. At this time, current may spread from the coupling portion between the semiconductor laser and the waveguide to the conductive layer when the semiconductor laser is driven. For this reason, the characteristics of the semiconductor laser may become unstable and power consumption may increase.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a semiconductor device and a method for manufacturing the semiconductor device that can reduce power consumption.
  • a semiconductor device includes a substrate, a semiconductor laser provided on an upper surface of the substrate and emitting laser light, a first conductive layer provided on the upper surface of the substrate, and a first conductive layer.
  • the buried layer is divided in the waveguide direction of the waveguide on both sides of the end connected to the semiconductor laser, so that an exposed portion where the substrate is exposed from the buried layer is provided.
  • the part is provided with a divided region in which the first conductive layer is divided in the waveguide direction.
  • a method of manufacturing a semiconductor device includes a step of forming a semiconductor laser that emits laser light on an upper surface of a substrate, a first conductive layer provided on the upper surface of the substrate, and the first conductive layer. And a step of forming a waveguide layer provided on the substrate and guiding the laser light, and a step of forming a buried layer surrounding the semiconductor laser and the waveguide on the upper surface of the substrate.
  • a part of the buried layer is removed on both sides of an end of the waveguide connected to the semiconductor laser so that the buried layer is divided in a waveguide direction of the waveguide, and the substrate is Forming an exposed portion exposed from the layer; covering the semiconductor laser, the waveguide, the buried layer, and the exposed portion with an insulating film; and providing a plurality of openings in the insulating film.
  • wet etching is performed using an etchant having a higher etching rate than the waveguide layer, and the first conductive layer is formed at the end.
  • an etching step in which a parting region in which the first conductive layer is parted in the waveguide direction is provided at the end part.
  • the first conductive layer provided between the substrate and the waveguide layer is divided in the waveguide direction at the end of the waveguide on the semiconductor laser side. For this reason, it is possible to suppress leakage of current from the semiconductor laser to the waveguide side through the first conductive layer. Therefore, power consumption can be reduced.
  • the first conductive layer provided between the substrate and the waveguide layer is divided in the waveguide direction at the end of the waveguide on the semiconductor laser side. For this reason, it is possible to suppress leakage of current from the semiconductor laser to the waveguide side through the first conductive layer. Therefore, power consumption can be reduced.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment.
  • FIG. 2 is a cross-sectional view of a semiconductor device obtained by cutting FIG. 1 along a line II.
  • FIG. 4 is a cross-sectional view of a semiconductor device obtained by cutting FIG. 1 along the line III-IV. It is sectional drawing of the edge part of the waveguide which shows the state from which some embedding layers were removed. It is sectional drawing which shows the state in which the insulating film was formed.
  • FIG. 6 is a plan view for explaining an opening forming step according to the first embodiment.
  • FIG. 5 is a cross-sectional view illustrating the opening forming step of the first embodiment. 5 is a cross-sectional view illustrating an etching process of the first embodiment.
  • FIG. 10 is a cross-sectional view illustrating the method for manufacturing the semiconductor device of the second embodiment.
  • FIG. 10 is a cross-sectional view illustrating an etching process according to the second embodiment.
  • FIG. 10 is a cross-sectional view of the semiconductor device of the third embodiment.
  • FIG. 10 is a cross-sectional view of the semiconductor device of the fourth embodiment.
  • a semiconductor device and a method for manufacturing the semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
  • the same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
  • FIG. 1 is a plan view of a semiconductor device 100 according to the first embodiment.
  • the semiconductor device 100 includes a substrate 20.
  • the substrate 20 is an insulating substrate.
  • the substrate 20 is made of i-InP.
  • the semiconductor device 100 includes a semiconductor laser 12 that is provided on the upper surface of the substrate 20 and emits laser light.
  • the semiconductor device 100 also includes a waveguide 16 that guides laser light emitted from the semiconductor laser 12.
  • the semiconductor device 100 is an optical semiconductor element.
  • the semiconductor device 100 includes four semiconductor lasers 12.
  • the waveguide 16 has four input ends and one output end. A plurality of input ends of the waveguide 16 are respectively connected to the plurality of semiconductor lasers 12.
  • the waveguide 16 combines a plurality of laser beams emitted from the plurality of semiconductor lasers 12 into one and emits them from the output end.
  • the plurality of semiconductor lasers 12 emit laser beams having different wavelengths.
  • the semiconductor device 100 is a four-wavelength integrated element capable of high-speed optical communication.
  • the number of semiconductor lasers 12 included in the semiconductor device 100 may be one or more.
  • the semiconductor device 100 includes an embedded layer 14 provided on the upper surface of the substrate 20 and surrounding the semiconductor laser 12 and the waveguide 16.
  • the side surface of the semiconductor laser 12 and the side surface of the waveguide 16 are embedded in the embedded layer 14.
  • the buried layer 14 is a current block layer.
  • Exposed portions 18 where the substrate 20 is exposed from the buried layer 14 are provided on both sides of the end portion 17 connected to the semiconductor laser 12 of the waveguide 16.
  • the exposed portion 18 is formed by dividing the buried layer 14 in the waveguide direction of the waveguide 16.
  • the waveguide direction is a direction in which laser light is emitted from the semiconductor laser 12.
  • the buried layer 14 is dug down to the substrate 20.
  • the exposed portion 18 exposes the side surface of the end portion 17 of the waveguide 16 from the buried layer 14.
  • the plurality of laser beams pass through the region where the buried layer 14 has been removed and are combined into one.
  • the substrate 20 is provided with a groove 22 directly below the end portion 17.
  • the groove 22 is wider in the direction perpendicular to the waveguide direction than the width of the waveguide 16.
  • the groove 22 passes under the end portion 17 and extends from one to the other of the exposed portions 18 on both sides of the waveguide 16.
  • FIG. 2 is a cross-sectional view of the semiconductor device 100 obtained by cutting FIG. 1 along the line I-II.
  • a first conductive layer 24 is provided on the upper surface of the substrate 20.
  • the first conductive layer 24 is an epitaxial growth layer.
  • the first conductive layer 24 is made of n-InP.
  • a light emitting layer 26 is provided on the first conductive layer 24.
  • the light emitting layer 26 emits laser light.
  • the light emitting layer 26 is made of AlGaInAs.
  • a waveguide layer 32 is provided on the first conductive layer 24 adjacent to the light emitting layer 26.
  • the waveguide layer 32 guides the laser light emitted from the light emitting layer 26.
  • the waveguide layer 32 is made of InGaAsP.
  • a second conductive layer 28 is provided on the light emitting layer 26 and the waveguide layer 32.
  • the second conductive layer 28 is an epitaxial growth layer.
  • the second conductive layer 28 is made of p-InP.
  • an electrode forming epilayer 30 is provided on the light emitting layer 26.
  • the electrode forming epitaxial layer 30 is an epitaxially grown layer.
  • the electrode forming epi layer 30 is made of P-InGaAs.
  • the first conductive layer 24, the light emitting layer 26, the second conductive layer 28, and the electrode forming epilayer 30 constitute the semiconductor laser 12.
  • the first conductive layer 24, the waveguide layer 32, and the second conductive layer 28 constitute the waveguide 16.
  • a dividing region 23 is provided in the end portion 17 connected to the semiconductor laser 12 of the waveguide 16.
  • the first conductive layer 24 is divided in the waveguide direction.
  • the first conductive layer 24 is removed.
  • the groove 22 is provided immediately below the dividing region 23.
  • a cavity 25 is formed between the waveguide layer 32 and the substrate 20.
  • FIG. 3 is a cross-sectional view of the semiconductor device 100 obtained by cutting FIG. 1 along the line III-IV.
  • the first conductive layer 24 is removed.
  • a groove 22 is formed on the upper surface of the substrate 20 immediately below the dividing region 23. For this reason, a structure in which the waveguide 16 floats above the substrate 20 in a sectional view is formed in the dividing region 23.
  • the removed portions of the first conductive layer 24 and the substrate 20 are indicated by broken lines.
  • the semiconductor laser 12 is formed on the upper surface of the substrate 20.
  • the waveguide 16 is formed on the upper surface of the substrate 20.
  • the buried layer 14 surrounding the semiconductor laser 12 and the waveguide 16 is formed on the upper surface of the substrate 20.
  • FIG. 4 is a cross-sectional view of the end portion 17 of the waveguide 16 showing a state in which a part of the buried layer 14 is removed.
  • a part of the buried layer 14 is removed so that the buried layer 14 is divided in the waveguide direction of the waveguide 16.
  • the substrate 20 is exposed from the buried layer 14.
  • a portion where the substrate 20 is exposed from the buried layer 14 is an exposed portion 18.
  • a part of the buried layer 14 is removed so that the side surface of the waveguide 16 is exposed.
  • the buried layer 14 is removed, so that the conductive layer other than the semiconductor laser 12 and the waveguide 16 is removed.
  • FIG. 5 is a cross-sectional view showing a state in which the insulating film 34 is formed.
  • the insulating film 34 is formed by a sputtering method or a P-CVD (Plasma Chemical Vapor Deposition) method with good coverage.
  • P-CVD Pullasma Chemical Vapor Deposition
  • FIG. 6 is a plan view for explaining the opening forming step of the first embodiment.
  • FIG. 7 is a cross-sectional view illustrating the opening forming step of the first embodiment.
  • a photoresist is formed on the insulating film 34.
  • the photoresist is patterned. At this time, for example, openings are provided in the photoresist on both sides of the end portion 17.
  • the insulating film is etched using the photoresist as a mask. Thereby, a plurality of openings 36 are provided in the insulating film 34.
  • the plurality of openings 36 are respectively provided on both sides of the end portion 17 of the waveguide 16.
  • the exposed portion 18 is exposed from the opening 36.
  • FIG. 8 is a cross-sectional view illustrating the etching process of the first embodiment.
  • wet etching is performed using the insulating film 34 as a mask.
  • an etching solution having a higher etching rate than the waveguide layer 32 is used for the first conductive layer 24.
  • the etching solution has a higher etching rate with respect to the substrate 20 than the waveguide layer 32.
  • an HBr-based or HCl-based etchant can be used.
  • the substrate 20 is immersed in an etching solution. Thereby, isotropic etching is performed.
  • the etching solution erodes the substrate 20 from the opening 36 and reaches the first conductive layer 24.
  • the etching solution erodes the first conductive layer 24 and reaches the waveguide layer 32. Etching stops at the waveguide layer 32.
  • the cavity 25 is formed between the waveguide 16 and the substrate 20 at the end portion 17.
  • a portion removed by etching is indicated by a broken line.
  • the etching of the InP layer out of the InP layer and the InGaAsP layer can be selectively promoted by using an HBr-based or HCl-based etching solution.
  • a part of the first conductive layer 24 is removed at the end portion 17, and a dividing region 23 is provided in the end portion 17. Further, the substrate 20 is provided with a groove 22 immediately below the dividing region 23. The groove 22 passes directly under the dividing region 23 and extends from one to the other of the exposed portions 18 on both sides of the waveguide 16. In the dividing region 23, the waveguide 16 becomes a hollow waveguide.
  • the buried layer 14 is removed on both sides of the end portion 17 of the waveguide 16, and the buried layer 14 is divided in the waveguide direction.
  • the first conductive layer 24 is divided in the waveguide direction at the end 17 of the waveguide 16. Therefore, it is possible to suppress current leakage from the coupling portion between the semiconductor laser 12 and the waveguide 16 to the waveguide 16 side of the first conductive layer 24. As described above, in this embodiment, the characteristics of the semiconductor device 100 can be stabilized. In addition, power consumption of the semiconductor device 100 can be reduced.
  • the semiconductor device 100 is a four-wavelength integrated element.
  • the present embodiment is not limited to this, and can be applied to any structure in which a semiconductor laser and a waveguide are connected. This modification can be appropriately applied to the semiconductor device and the method for manufacturing the semiconductor device according to the following embodiments. Note that the semiconductor device and the method for manufacturing the semiconductor device according to the following embodiment have much in common with the first embodiment, and therefore, differences from the first embodiment will be mainly described.
  • FIG. FIG. 9 is a cross-sectional view for explaining the method for manufacturing the semiconductor device 200 of the second embodiment.
  • the structure of the substrate 220 is different from that of the first embodiment.
  • An etching stop layer 238 is provided on the upper surface side of the substrate 220.
  • the first conductive layer 24 is provided on the etching stop layer 238.
  • the etching stop layer 238 is an insulating epitaxial growth layer.
  • the etching stop layer 238 is made of i-InGaAsP. Further, the etching stop layer 238 is exposed from the buried layer 14 at the exposed portion 218.
  • an opening forming step is performed.
  • a plurality of openings 236 are provided in the insulating film 34 on both sides of the end portion 17 of the waveguide 16.
  • the plurality of openings 236 are provided so as to expose the etching stop layer 238 and the first conductive layer 24.
  • the first conductive layer 24 is exposed by removing the portion of the insulating film 34 covering the side surface of the first conductive layer 24.
  • FIG. 10 is a cross-sectional view illustrating the etching process of the second embodiment.
  • an etchant having an etching rate larger than that of the etching stop layer 238 relative to the first conductive layer 24 is used.
  • the etching solution has a higher etching rate with respect to the first conductive layer 24 than the waveguide layer 32.
  • an HBr-based etchant can be used.
  • the etching stop layer 238 is provided on the substrate 220, so that the etching solution does not erode the substrate 220 and erodes the first conductive layer 24 from the opening 236. As in the first embodiment, when the etching solution reaches the waveguide layer 32, the etching stops.
  • the divided region 23 in which the first conductive layer 24 is divided in the waveguide direction is formed at the end portion 17 of the waveguide 16.
  • a cavity 225 is formed between the substrate 220 and the waveguide 16 immediately below the dividing region 23.
  • the portion removed by etching is indicated by a broken line.
  • the first conductive layer 24 can be removed in the etching process. Since the substrate 220 is not eroded, the uniformity of the coating film can be improved as compared with the first embodiment when a coating film is provided on the semiconductor device 200 in a later step. In addition, the strength of the semiconductor device 200 against external force can be improved as compared with the first embodiment.
  • FIG. 11 is a cross-sectional view of the semiconductor device 300 according to the third embodiment.
  • the waveguide 16 is surrounded by the protective insulating film 340 in a cross-sectional view.
  • the protective insulating film 340 is formed on the end portion 17 of the waveguide 16 by a CVD (Chemical Vapor Deposition) film forming method.
  • the waveguide 16 is surrounded by the protective insulating film 340 in the divided region 23 by using a CVD film forming method with good coverage.
  • a structure in which the side surface and the back surface of the waveguide 16 are also covered with the protective insulating film 340 is obtained.
  • the back surface of the waveguide 16 is a surface facing the substrate 20 of the waveguide 16.
  • the end portion 17 of the waveguide 16 that is a hollow waveguide can be covered with the protective insulating film 340 by using a film formation method with good coverage.
  • medical agent in a later process can be improved.
  • the strength of the semiconductor device 300 with respect to the external force can be improved.
  • the waveguide characteristics of the laser light can be stabilized.
  • FIG. 12 is a cross-sectional view of the semiconductor device 400 according to the fourth embodiment.
  • the semiconductor device 400 includes a polyimide 442 that fills the gap between the waveguide layer 32 and the substrate 20 in the dividing region 23.
  • the polyimide 442 is provided so as to cover the semiconductor laser 12, the waveguide 16, the buried layer 14, and the exposed portion 18.
  • the method for manufacturing the semiconductor device 400 according to the present embodiment includes a step of applying polyimide 442 to the semiconductor laser 12, the waveguide 16, the buried layer 14, and the exposed portion 18. Since the polyimide 442 is a coating film, the gap between the waveguide layer 32 and the substrate 20 is filled with the polyimide 442 in the dividing region 23.
  • the gap between the waveguide layer 32 and the substrate 20 is filled with the coating film, chemical resistance in a later process can be improved.
  • the strength of the semiconductor device 400 against an external force can be improved as compared with the first embodiment.
  • the characteristics of laser light guiding can be stabilized.
  • BCB Benzocyclobutene
  • the technical features described in each embodiment may be used in appropriate combination.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本願の発明に係る半導体装置は、基板と、基板の上面に設けられ、レーザー光を発する半導体レーザーと、基板の上面に設けられた第１導電性層と、第１導電性層の上に設けられレーザー光を導波させる導波路層と、を有する導波路と、基板の上面に設けられ、半導体レーザーと導波路とを取り囲む埋め込み層と、を備え、導波路の半導体レーザーと接続される端部の両側には、埋め込み層が導波路の導波方向に分断されることで、基板が埋め込み層から露出した露出部が設けられ、端部には、第１導電性層が導波方向に分断されている分断領域が設けられる。

Description

半導体装置および半導体装置の製造方法
　この発明は、半導体装置および半導体装置の製造方法に関する。
　特許文献１には、光半導体素子が開示されている。この光半導体素子では、半導体基板と光導波路層との間に、半導体基板の熱伝導率よりも低い熱伝導率を有する複数の島状半導体中間層が設けられる。複数の島状半導体中間層の間には、空隙が形成されている。この構造では、光導波路層の温度制御が好適に行われる。
日本特開２０１５－１７０７５０号公報
　例えば特許文献１に示されるように、半導体レーザーと結合している導波路において、一般にレーザー光を導波させる導波路層と基板との間には導電性を有する層が設けられる。このとき、半導体レーザーの駆動時に半導体レーザーと導波路との結合部からこの導電性を有する層に電流が広がる場合がある。このため、半導体レーザーの特性が不安定となり、消費電力が大きくなる可能性がある。
　本発明は上述の問題を解決するためになされたものであり、その目的は、消費電力を低減できる半導体装置および半導体装置の製造方法を得ることである。
　本願の発明に係る半導体装置は、基板と、該基板の上面に設けられ、レーザー光を発する半導体レーザーと、該基板の上面に設けられた第１導電性層と、該第１導電性層の上に設けられ該レーザー光を導波させる導波路層と、を有する導波路と、該基板の上面に設けられ、該半導体レーザーと該導波路とを取り囲む埋め込み層と、を備え、該導波路の該半導体レーザーと接続される端部の両側には、該埋め込み層が該導波路の導波方向に分断されることで、該基板が該埋め込み層から露出した露出部が設けられ、該端部には、該第１導電性層が該導波方向に分断されている分断領域が設けられる。
　本願の発明に係る半導体装置の製造方法は、基板の上面に、レーザー光を発する半導体レーザーを形成する工程と、該基板の上面に設けられた第１導電性層と、該第１導電性層の上に設けられ該レーザー光を導波させる導波路層と、を有する導波路を形成する工程と、該基板の上面に、該半導体レーザーと該導波路とを取り囲む埋め込み層を形成する工程と、該埋め込み層が該導波路の導波方向に分断されるように、該導波路の該半導体レーザーと接続される端部の両側で該埋め込み層の一部を除去し、該基板が該埋め込み層から露出した露出部を形成する工程と、該半導体レーザーと、該導波路と、該埋め込み層と、該露出部と、を絶縁膜で覆う工程と、該絶縁膜に複数の開口を該導波路の両側にそれぞれ設け、該露出部を露出させる開口形成工程と、該絶縁膜をマスクとして、該導波路層よりも該第１導電性層に対してエッチングレートが大きいエッチング液を用いてウェットエッチングを行い、該端部で該第１導電性層の一部を除去し、該第１導電性層が該導波方向に分断された分断領域を該端部に設けるエッチング工程と、を備える。
　本願の発明に係る半導体装置では、導波路の半導体レーザー側の端部で、基板と導波路層との間に設けられる第１導電性層が導波方向に分断されている。このため、第１導電性層を通って半導体レーザーから導波路側に電流が漏れることを抑制できる。従って、消費電力を低減できる。
　本願の発明に係る半導体装置の製造方法では、導波路の半導体レーザー側の端部で、基板と導波路層との間に設けられる第１導電性層が導波方向に分断される。このため、第１導電性層を通って半導体レーザーから導波路側に電流が漏れることを抑制できる。従って、消費電力を低減できる。
実施の形態１に係る半導体装置の平面図である。 図１をI－II直線に沿って切断することで得られる半導体装置の断面図である。 図１をIII－IV直線に沿って切断することで得られる半導体装置の断面図である。 埋め込み層の一部が除去された状態を示す導波路の端部の断面図である。 絶縁膜を形成した状態を示す断面図である。 実施の形態１の開口形成工程を説明する平面図である。 実施の形態１の開口形成工程を説明する断面図である。 実施の形態１のエッチング工程を説明する断面図である。 実施の形態２の半導体装置の製造方法を説明する断面図である。 実施の形態２のエッチング工程を説明する断面図である。 実施の形態３の半導体装置の断面図である。 実施の形態４の半導体装置の断面図である。
　本発明の実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置１００の平面図である。半導体装置１００は基板２０を備える。基板２０は、絶縁性基板である。基板２０は、ｉ－ＩｎＰから形成される。半導体装置１００は、基板２０の上面に設けられ、レーザー光を発する半導体レーザー１２を備える。また、半導体装置１００は、半導体レーザー１２が発するレーザー光を導波させる導波路１６を備える。半導体装置１００は光半導体素子である。
　本実施の形態では半導体装置１００は半導体レーザー１２を４つ備える。導波路１６は４つの入力端と１つの出力端を備える。導波路１６の複数の入力端は、複数の半導体レーザー１２にそれぞれ接続される。導波路１６は、複数の半導体レーザー１２が発する複数のレーザー光を１つにまとめ、出力端から出射する。複数の半導体レーザー１２は、互いに波長の異なるレーザー光をそれぞれ発する。半導体装置１００は、高速光通信が可能な４波長集積素子である。半導体装置１００が備える半導体レーザー１２の数は１つ以上であれば良い。
　半導体装置１００は、基板２０の上面に設けられ、半導体レーザー１２と導波路１６とを取り囲む埋め込み層１４を備える。半導体レーザー１２の側面と導波路１６の側面は、埋め込み層１４に埋め込まれている。埋め込み層１４は電流ブロック層である。
　導波路１６の半導体レーザー１２と接続される端部１７の両側には、基板２０が埋め込み層１４から露出した露出部１８が設けられる。露出部１８は、埋め込み層１４が導波路１６の導波方向に分断されることで形成される。ここで、導波方向は、レーザー光が半導体レーザー１２から出射される方向である。露出部１８において、埋め込み層１４は基板２０まで掘り下げられている。露出部１８によって、導波路１６の端部１７の側面が埋め込み層１４から露出する。複数のレーザー光は、埋め込み層１４が除去された領域を通り、１つにまとめられる。
　基板２０には、溝２２が端部１７の直下に設けられる。溝２２は、導波方向と垂直な方向の幅が導波路１６の幅よりも広い。溝２２は、端部１７の下を通り、導波路１６の両側の露出部１８のうち一方から他方まで伸びる。
　図２は、図１をI－II直線に沿って切断することで得られる半導体装置１００の断面図である。基板２０の上面には第１導電性層２４が設けられる。第１導電性層２４は、エピタキシャル成長層である。第１導電性層２４は、ｎ－ＩｎＰから形成される。第１導電性層２４の上には、発光層２６が設けられる。発光層２６は、レーザー光を発する。発光層２６は、ＡｌＧａＩｎＡｓから形成される。第１導電性層２４の上には、発光層２６と隣接して導波路層３２が設けられる。導波路層３２は、発光層２６が発するレーザー光を導波させる。導波路層３２は、ＩｎＧａＡｓＰから形成される。
　発光層２６と導波路層３２の上には、第２導電性層２８が設けられる。第２導電性層２８は、エピタキシャル成長層である。第２導電性層２８はｐ－ＩｎＰから形成される。第２導電性層２８の上には、発光層２６の上部に電極形成用エピ層３０が設けられる。電極形成用エピ層３０はエピタキシャル成長層である。電極形成用エピ層３０はＰ－ＩｎＧａＡｓから形成される。第１導電性層２４、発光層２６、第２導電性層２８および電極形成用エピ層３０は半導体レーザー１２を構成する。また、第１導電性層２４、導波路層３２および第２導電性層２８は導波路１６を構成する。
　導波路１６の半導体レーザー１２と接続される端部１７には、分断領域２３が設けられる。分断領域２３では、第１導電性層２４が導波方向に分断されている。分断領域２３において、第１導電性層２４は除去されている。また、溝２２は分断領域２３の直下に設けられる。分断領域２３において、導波路層３２と基板２０との間には空洞２５が形成されている。
　図３は、図１をIII－IV直線に沿って切断することで得られる半導体装置１００の断面図である。分断領域２３において、第１導電性層２４は除去されている。また、分断領域２３の直下において、基板２０の上面には溝２２が形成される。このため、分断領域２３では、断面視において導波路１６が基板２０の上方に浮いた構造が形成される。なお、図３では、第１導電性層２４および基板２０の除去された部分が破線で示されている。
　次に、半導体装置１００の製造方法を説明する。まず、基板２０の上面に、半導体レーザー１２を形成する。また、基板２０の上面に導波路１６を形成する。次に、基板２０の上面に、半導体レーザー１２と導波路１６とを取り囲む埋め込み層１４を形成する。
　次に、導波路１６の半導体レーザー１２と接続される端部１７の両側で埋め込み層１４の一部を除去する。図４は、埋め込み層１４の一部が除去された状態を示す導波路１６の端部１７の断面図である。このとき、埋め込み層１４が導波路１６の導波方向に分断されるように、埋め込み層１４の一部を除去する。また、埋め込み層１４の一部を除去することで、基板２０を埋め込み層１４から露出させる。基板２０が埋め込み層１４から露出した部分は、露出部１８である。また、導波路１６の側面を露出させるように、埋め込み層１４の一部を除去する。導波路１６と半導体レーザー１２との結合領域では、埋め込み層１４が除去されることで、半導体レーザー１２と導波路１６以外の導電性を有する層が除去される。
　次に、半導体レーザー１２と、導波路１６と、埋め込み層１４と、露出部１８とを絶縁膜３４で覆う。図５は、絶縁膜３４を形成した状態を示す断面図である。絶縁膜３４は、被覆性の良いスパッタ法またはＰ－ＣＶＤ（Ｐｌａｓｍａ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により成膜される。これにより、埋め込み層１４から露出した導波路１６の側面も絶縁膜３４に覆われる。
　次に、開口形成工程を実施する。図６は、実施の形態１の開口形成工程を説明する平面図である。図７は、実施の形態１の開口形成工程を説明する断面図である。まず、絶縁膜３４の上にフォトレジストを形成する。次にフォトレジストをパターニングする。このとき、例えば端部１７の両側でフォトレジストに開口を設ける。次に、フォトレジストをマスクとして、絶縁膜エッチングを実施する。これにより、絶縁膜３４に複数の開口３６を設ける。複数の開口３６は、導波路１６の端部１７の両側にそれぞれ設けられる。開口３６からは露出部１８が露出する。
　次に、エッチング工程を実施する。図８は、実施の形態１のエッチング工程を説明する断面図である。エッチング工程では、絶縁膜３４をマスクとして、ウェットエッチングを行う。このとき、導波路層３２よりも第１導電性層２４に対してエッチングレートが大きいエッチング液を用いる。また、エッチング液は、導波路層３２よりも基板２０に対してエッチングレートが大きい。このとき、ＨＢｒ系またはＨＣｌ系のエッチング液が使用できる。
　エッチング工程では、基板２０をエッチング液に浸ける。これにより、等方性のエッチングが実施される。エッチング液は、開口３６から基板２０を侵食し、第１導電性層２４に到達する。この後、エッチング液は第１導電性層２４を侵食し、導波路層３２に到達する。導波路層３２でエッチングはストップする。以上から、端部１７において、導波路１６と基板２０の間には空洞２５が形成される。なお、図８では、エッチングにより除去された部分が破線で示されている。本実施の形態に係る半導体装置１００の製造方法では、ＨＢｒ系またはＨＣｌ系のエッチング液を使用することで、ＩｎＰ層とＩｎＧａＡｓＰ層のうちＩｎＰ層のエッチングを選択的に促進できる。
　エッチング工程では、端部１７で第１導電性層２４の一部を除去し、分断領域２３を端部１７に設ける。また、基板２０には溝２２が分断領域２３の直下に設けられる。溝２２は、分断領域２３の直下を通り、導波路１６の両側の露出部１８のうち一方から他方まで伸びる。分断領域２３において、導波路１６は中空導波路となる。
　本実施の形態に係る半導体装置１００では、導波路１６の端部１７の両側で埋め込み層１４が除去され、埋め込み層１４が導波方向に分断されている。半導体レーザー１２と導波路１６の結合部の周囲で、導電性を有する層が除去されることで、埋め込み層１４によるレーザー光の導波への電気的な影響を抑制できる。このため、埋め込み層１４への電流の広がりを抑制できる。
　また、発光層２６および導波路層３２の直下に設けられた第１導電性層２４には電流が流れ易い。本実施の形態では、導波路１６の端部１７で、第１導電性層２４が導波方向に分断されている。従って、半導体レーザー１２と導波路１６の結合部から第１導電性層２４の導波路１６側に電流が漏れることを抑制できる。以上から、本実施の形態では、半導体装置１００の特性を安定させることができる。また、半導体装置１００の消費電力を低減できる。
　本実施の形態では、半導体装置１００は４波長集積素子であるものとした。これに限らず、本実施の形態は半導体レーザーと導波路を接続したあらゆる構造に適用できる。この変形は以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図９は、実施の形態２の半導体装置２００の製造方法を説明する断面図である。実施の形態では、基板２２０の構造が実施の形態１と異なる。基板２２０の上面側には、エッチングストップ層２３８が設けられる。第１導電性層２４は、エッチングストップ層２３８の上に設けられる。エッチングストップ層２３８は絶縁性のエピタキシャル成長層である。エッチングストップ層２３８は、ｉ－ＩｎＧａＡｓＰから形成される。また、露出部２１８ではエッチングストップ層２３８が埋め込み層１４から露出している。
　次に、本実施の形態に係る半導体装置２００の製造方法を説明する。絶縁膜３４を形成する工程までは実施の形態１と同様である。次に、開口形成工程を実施する。開口形成工程では、導波路１６の端部１７の両側で絶縁膜３４に複数の開口２３６をそれぞれ設ける。複数の開口２３６は、エッチングストップ層２３８と、第１導電性層２４とを露出させるように設けられる。ここで、絶縁膜３４の第１導電性層２４の側面を覆う部分を除去することで、第１導電性層２４が露出する。
　次に、エッチング工程を実施する。図１０は、実施の形態２のエッチング工程を説明する断面図である。エッチング工程では、エッチングストップ層２３８よりも第１導電性層２４に対してエッチングレートが大きいエッチング液を用いる。また、エッチング液は、導波路層３２よりも第１導電性層２４に対してエッチングレートが大きい。エッチング工程では、例えばＨＢｒ系のエッチング液を用いることができる。本実施の形態では、基板２２０にエッチングストップ層２３８が設けられることで、エッチング液は基板２２０を侵食せず、開口２３６から第１導電性層２４を侵食する。実施の形態１と同様に、エッチング液が導波路層３２に到達すると、エッチングはストップする。
　以上から、導波路１６の端部１７に第１導電性層２４が導波方向に分断されている分断領域２３が形成される。分断領域２３の直下には、基板２２０と導波路１６との間に空洞２２５が形成される。なお、図１０ではエッチングにより除去された部分が破線で示されている。
　本実施の形態では、エッチング工程において第１導電性層２４のみを除去できる。基板２２０が侵食されないことで、後の工程で半導体装置２００に塗布膜を設ける場合などに、実施の形態１と比較して塗布膜の均一性を向上できる。また、実施の形態１と比較して半導体装置２００を外力に対する強度を向上できる。
実施の形態３．
　図１１は、実施の形態３の半導体装置３００の断面図である。半導体装置３００の分断領域２３では、導波路１６は断面視において保護絶縁膜３４０に取り囲まれる。本実施の形態に係る半導体装置３００の製造方法では、分断領域２３を形成した後に、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）成膜法で導波路１６の端部１７に保護絶縁膜３４０を形成する。本実施の形態では、被覆性の良いＣＶＤ成膜法を用いることで、分断領域２３で導波路１６が保護絶縁膜３４０で取り囲まれる。このとき、導波路１６の側面および裏面も保護絶縁膜３４０で覆われた構造が得られる。導波路１６の裏面は導波路１６の基板２０と対向する面である。
　本実施の形態では、被覆性の良い成膜方法を使うことで中空導波路である導波路１６の端部１７を保護絶縁膜３４０で覆うことができる。これにより、後の工程での薬品への耐性を向上できる。また、実施の形態１と比較して、半導体装置３００の外力に対する強度を向上できる。また、保護絶縁膜３４０の厚みまたは屈折率を制御することで、レーザー光の導波の特性を安定させることができる。
実施の形態４．
　図１２は、実施の形態４の半導体装置４００の断面図である。半導体装置４００は、分断領域２３で導波路層３２と基板２０との間を埋めるポリイミド４４２を備える。ポリイミド４４２は、半導体レーザー１２、導波路１６、埋め込み層１４および露出部１８を覆うように設けられる。本実施の形態に係る半導体装置４００の製造方法は、半導体レーザー１２、導波路１６、埋め込み層１４および露出部１８にポリイミド４４２を塗布する工程を備える。ポリイミド４４２は塗布膜であるため、分断領域２３において導波路層３２と基板２０との間はポリイミド４４２で埋められる。
　本実施の形態では、導波路層３２と基板２０との間が塗布膜で埋められるため、後の工程での薬品耐性を向上できる。また、実施の形態１と比較して、半導体装置４００の外力に対する強度を向上できる。また、屈折率の低いポリイミド４４２で導波路１６を覆うことで、レーザー光の導波の特性を安定させることができる。本実施の形態の変形例として、ポリイミド４４２の代わりにＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）を用いても良い。なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
　１００、２００、３００、４００　半導体装置、　１２　半導体レーザー、　１４　埋め込み層、　１６　導波路、　１７　端部、　１８、２１８　露出部、　２０、２２０　基板、　２２　溝、　２３　分断領域、　２４　第１導電性層、　３２　導波路層、　３４　絶縁膜、　３６、２３６　開口、　２３８　エッチングストップ層、　３４０　保護絶縁膜、　４４２　ポリイミド

Claims (10)

  1. 　基板と、
    　前記基板の上面に設けられ、レーザー光を発する半導体レーザーと、
    　前記基板の上面に設けられた第１導電性層と、前記第１導電性層の上に設けられ前記レーザー光を導波させる導波路層と、を有する導波路と、
    　前記基板の上面に設けられ、前記半導体レーザーと前記導波路とを取り囲む埋め込み層と、
    　を備え、
    　前記導波路の前記半導体レーザーと接続される端部の両側には、前記埋め込み層が前記導波路の導波方向に分断されることで、前記基板が前記埋め込み層から露出した露出部が設けられ、
    　前記端部には、前記第１導電性層が前記導波方向に分断されている分断領域が設けられることを特徴とする半導体装置。
  2. 　前記基板には、前記導波方向と垂直な方向の幅が前記導波路の幅よりも広い溝が、前記分断領域の直下に設けられることを特徴とする請求項１に記載の半導体装置。
  3. 　前記基板の上面側には、エッチングストップ層が設けられ、
    　前記露出部では、前記エッチングストップ層が前記埋め込み層から露出していることを特徴とする請求項１に記載の半導体装置。
  4. 　前記分断領域で、前記導波路は断面視において保護絶縁膜に取り囲まれることを特徴とする請求項１～３の何れか１項に記載の半導体装置。
  5. 　前記分断領域で、前記導波路層と前記基板との間を埋めるポリイミドを備えることを特徴とする請求項１～３の何れか１項に記載の半導体装置。
  6. 　基板の上面に、レーザー光を発する半導体レーザーを形成する工程と、
    　前記基板の上面に設けられた第１導電性層と、前記第１導電性層の上に設けられ前記レーザー光を導波させる導波路層と、を有する導波路を形成する工程と、
    　前記基板の上面に、前記半導体レーザーと前記導波路とを取り囲む埋め込み層を形成する工程と、
    　前記埋め込み層が前記導波路の導波方向に分断されるように、前記導波路の前記半導体レーザーと接続される端部の両側で前記埋め込み層の一部を除去し、前記基板が前記埋め込み層から露出した露出部を形成する工程と、
    　前記半導体レーザーと、前記導波路と、前記埋め込み層と、前記露出部と、を絶縁膜で覆う工程と、
    　前記絶縁膜に複数の開口を前記導波路の両側にそれぞれ設け、前記露出部を露出させる開口形成工程と、
    　前記絶縁膜をマスクとして、前記導波路層よりも前記第１導電性層に対してエッチングレートが大きいエッチング液を用いてウェットエッチングを行い、前記端部で前記第１導電性層の一部を除去し、前記第１導電性層が前記導波方向に分断された分断領域を前記端部に設けるエッチング工程と、
    　を備えることを特徴とする半導体装置の製造方法。
  7. 　前記エッチング液は、前記導波路層よりも前記基板に対してエッチングレートが大きく、
    　前記エッチング工程では、前記導波方向と垂直な方向の幅が前記導波路の幅よりも広い溝が、前記基板の前記分断領域の直下に設けられることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 　前記基板の上面側には、エッチングストップ層が設けられ、
    　前記開口形成工程では、前記エッチングストップ層と、前記第１導電性層と、を露出させるように前記複数の開口が設けられ、
    　前記エッチング液は、前記エッチングストップ層よりも前記第１導電性層に対してエッチングレートが大きいことを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 　前記分断領域で、前記導波路が断面視において保護絶縁膜で取り囲まれるように、ＣＶＤ成膜法で前記保護絶縁膜を形成する工程を備えることを特徴とする請求項６～８の何れか１項に記載の半導体装置の製造方法。
  10. 　前記分断領域で、前記導波路層と前記基板との間をポリイミドで埋める工程を備えることを特徴とする請求項６～８の何れか１項に記載の半導体装置の製造方法。
PCT/JP2017/019908 2017-05-29 2017-05-29 半導体装置および半導体装置の製造方法 WO2018220674A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2017/019908 WO2018220674A1 (ja) 2017-05-29 2017-05-29 半導体装置および半導体装置の製造方法
CN201780091123.2A CN110731035B (zh) 2017-05-29 2017-05-29 半导体装置及半导体装置的制造方法
DE112017007590.4T DE112017007590B4 (de) 2017-05-29 2017-05-29 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US16/485,425 US10784648B2 (en) 2017-05-29 2017-05-29 Semiconductor laser with waveguide flanked by conductive layers
JP2019521539A JP6753526B2 (ja) 2017-05-29 2017-05-29 半導体装置および半導体装置の製造方法
KR1020197034561A KR102177895B1 (ko) 2017-05-29 2017-05-29 반도체 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/019908 WO2018220674A1 (ja) 2017-05-29 2017-05-29 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2018220674A1 true WO2018220674A1 (ja) 2018-12-06

Family

ID=64455255

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/019908 WO2018220674A1 (ja) 2017-05-29 2017-05-29 半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10784648B2 (ja)
JP (1) JP6753526B2 (ja)
KR (1) KR102177895B1 (ja)
CN (1) CN110731035B (ja)
DE (1) DE112017007590B4 (ja)
WO (1) WO2018220674A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017007590B4 (de) * 2017-05-29 2023-05-04 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US11054574B2 (en) * 2019-05-16 2021-07-06 Corning Research & Development Corporation Methods of singulating optical waveguide sheets to form optical waveguide substrates

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213288A (ja) * 1986-03-14 1987-09-19 Oki Electric Ind Co Ltd 半導体レ−ザ装置
JPH08186330A (ja) * 1994-12-28 1996-07-16 Nec Corp 光増幅装置及びそれを用いた半導体レーザ装置，並びにそれらの駆動方法
US20030214991A1 (en) * 2002-05-15 2003-11-20 Joerg Wiedmann Photonic integrated circuit
JP2004235600A (ja) * 2002-10-22 2004-08-19 Fujitsu Ltd 光半導体装置、その製造方法及びその駆動方法
JP2005266657A (ja) * 2004-03-22 2005-09-29 Sony Corp 光導波路、光導波路装置及び光情報処理装置
JP2007243072A (ja) * 2006-03-10 2007-09-20 Toyota Central Res & Dev Lab Inc 半導体光増幅器複合半導体レーザー装置
JP2008147209A (ja) * 2006-12-06 2008-06-26 Hitachi Ltd 光半導体装置および光導波路装置
JP2009004488A (ja) * 2007-06-20 2009-01-08 Opnext Japan Inc 光集積素子、及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067618B2 (ja) * 1983-12-26 1994-01-26 株式会社東芝 半導体レ−ザ装置
US6052399A (en) * 1997-08-29 2000-04-18 Xerox Corporation Independently addressable laser array with native oxide for optical confinement and electrical isolation
JP2000312054A (ja) 1998-04-28 2000-11-07 Sharp Corp 半導体素子の製造方法、及び半導体素子
JP2001053384A (ja) * 1999-08-05 2001-02-23 Fuji Photo Film Co Ltd 半導体レーザ装置およびその製造方法
JP2002368334A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JP4634047B2 (ja) * 2004-01-23 2011-02-16 パイオニア株式会社 集積型半導体発光素子及びその製造方法
KR100637929B1 (ko) * 2004-11-03 2006-10-24 한국전자통신연구원 하이브리드형 광소자
JP2007048813A (ja) * 2005-08-08 2007-02-22 Mitsubishi Electric Corp 半導体レーザ装置およびその製造方法
JP4272239B2 (ja) * 2007-03-29 2009-06-03 三菱電機株式会社 半導体光素子の製造方法
JP2015170750A (ja) 2014-03-07 2015-09-28 住友電気工業株式会社 光半導体素子及び光半導体素子の製造方法
KR102530560B1 (ko) * 2016-08-26 2023-05-09 삼성전자주식회사 레이저빔 스티어링 소자 및 이를 포함하는 시스템
DE112017007590B4 (de) * 2017-05-29 2023-05-04 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213288A (ja) * 1986-03-14 1987-09-19 Oki Electric Ind Co Ltd 半導体レ−ザ装置
JPH08186330A (ja) * 1994-12-28 1996-07-16 Nec Corp 光増幅装置及びそれを用いた半導体レーザ装置，並びにそれらの駆動方法
US20030214991A1 (en) * 2002-05-15 2003-11-20 Joerg Wiedmann Photonic integrated circuit
JP2004235600A (ja) * 2002-10-22 2004-08-19 Fujitsu Ltd 光半導体装置、その製造方法及びその駆動方法
JP2005266657A (ja) * 2004-03-22 2005-09-29 Sony Corp 光導波路、光導波路装置及び光情報処理装置
JP2007243072A (ja) * 2006-03-10 2007-09-20 Toyota Central Res & Dev Lab Inc 半導体光増幅器複合半導体レーザー装置
JP2008147209A (ja) * 2006-12-06 2008-06-26 Hitachi Ltd 光半導体装置および光導波路装置
JP2009004488A (ja) * 2007-06-20 2009-01-08 Opnext Japan Inc 光集積素子、及びその製造方法

Also Published As

Publication number Publication date
CN110731035B (zh) 2021-07-09
JPWO2018220674A1 (ja) 2019-11-21
KR102177895B1 (ko) 2020-11-12
CN110731035A (zh) 2020-01-24
JP6753526B2 (ja) 2020-09-09
DE112017007590T5 (de) 2020-02-20
US20200091675A1 (en) 2020-03-19
US10784648B2 (en) 2020-09-22
DE112017007590B4 (de) 2023-05-04
KR20190141728A (ko) 2019-12-24

Similar Documents

Publication Publication Date Title
US20200335940A1 (en) High-order bragg grating single-mode laser array
JP2008113041A (ja) 導波管
JP6206247B2 (ja) 半導体装置の製造方法
WO2018220674A1 (ja) 半導体装置および半導体装置の製造方法
JPH04100291A (ja) 半導体装置の製造方法および、光半導体装置の製造方法
US11886055B2 (en) Low voltage modulator
JP2007109896A (ja) 集積型光半導体装置とその製造方法
US10063031B2 (en) Method for manufacturing optical device
JP4147858B2 (ja) 光デバイスおよびその製造方法
JP5257281B2 (ja) 半導体装置及びその製造方法
CN111937259B (zh) 半导体光元件、半导体光集成元件、及半导体光元件的制造方法
KR19980058397A (ko) Rwg 레이저 다이오드 및 그 제조 방법
US6643315B2 (en) Distributed feedback semiconductor laser device and multi-wavelength laser array
US20230102522A1 (en) Semiconductor optical integrated element
US5949808A (en) Semiconductor laser and method for producing the same
WO2019155679A1 (ja) 光半導体素子およびその製造方法
WO2024084708A1 (ja) 半導体光導波路及びその製造方法
JP7248152B2 (ja) 半導体装置および半導体装置の製造方法
US20050152418A1 (en) Semiconductor laser device and method of fabricating the same
US20200326476A1 (en) Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device
CN111971861B (zh) 一种光学集成芯片
JP2006134943A (ja) 半導体レーザ素子及びその製造方法
WO2018198193A1 (ja) 半導体装置および半導体装置の製造方法
JP2022101420A (ja) 半導体光素子およびその製造方法
JP2016092124A (ja) 光変調器集積半導体レーザ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17911714

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019521539

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197034561

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17911714

Country of ref document: EP

Kind code of ref document: A1