WO2018201517A1 - 移位暂存电路及其应用的显示面板 - Google Patents

移位暂存电路及其应用的显示面板 Download PDF

Info

Publication number
WO2018201517A1
WO2018201517A1 PCT/CN2017/084671 CN2017084671W WO2018201517A1 WO 2018201517 A1 WO2018201517 A1 WO 2018201517A1 CN 2017084671 W CN2017084671 W CN 2017084671W WO 2018201517 A1 WO2018201517 A1 WO 2018201517A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
electrically coupled
shift register
signal
node
Prior art date
Application number
PCT/CN2017/084671
Other languages
English (en)
French (fr)
Inventor
陈猷仁
Original Assignee
惠科股份有限公司
重庆惠科金渝光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠科股份有限公司, 重庆惠科金渝光电科技有限公司 filed Critical 惠科股份有限公司
Priority to US15/556,093 priority Critical patent/US20180322841A1/en
Publication of WO2018201517A1 publication Critical patent/WO2018201517A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Definitions

  • the present application relates to a circuit structure in a display, and more particularly to a display panel for a shift register circuit and its application.
  • planar liquid crystal display driving circuit is mainly composed of an external IC connected to the panel, but this method cannot reduce the cost of the product and can not make the panel thinner.
  • a liquid crystal display device usually has a gate driving circuit, a source driving circuit, and a pixel array.
  • the pixel array has a plurality of pixel circuits. Each pixel circuit is turned on and off according to the squaring signal provided by the gate driving circuit, and displays a data picture according to the data signal provided by the source driving circuit.
  • the gate driving circuit usually has a multi-stage shift register, and outputs the scanning signal to the pixel array by means of the first-stage shift register being transferred to the next-stage shift register.
  • the pixel circuit is sequentially turned on to enable the pixel circuit to receive the data signal.
  • the gate driving circuit is directly fabricated on the array substrate instead of the driving chip fabricated by the external connection IC.
  • This is called Gate On Array (GOA) technology.
  • GOA Gate On Array
  • Applications can be used directly around the panel, reducing production processes, reducing product costs and making the panel thinner.
  • the pull-down speed of the shift register to the gate signal often affects the effectiveness of the gate signal to drive the pixel array.
  • the pull-down speed of the shift register to the gate signal is slowed down.
  • the display screen of the overall panel can be optimized, thereby improving the quality of the display screen. Therefore, how to improve the lack of the above-described gate array driving circuit substrate technology, and thus propose a shift temporary storage circuit with low manufacturing cost and easy processing.
  • the purpose of the present application is to provide a shift temporary storage circuit capable of adding an active switch and respectively connecting a first DC signal and a second DC signal in a DC precharge mode.
  • the lifting point can be pre-charged in turn, reducing the pressure time of a single one, thereby prolonging the life of the component and improving the reliability and service life of the product.
  • a shift register circuit includes a multi-stage shift register, each shift register includes: a first switch, a control end of the first switch is electrically coupled to a first node, A first end of the first switch is electrically coupled to a frequency signal, a second end of the first switch is electrically coupled to an output pulse signal, and a second switch is controlled by the second switch.
  • the first end is electrically coupled to the first node, the first end of the second switch is electrically coupled to the frequency signal, and the second end of the second switch is electrically coupled to a control signal;
  • Three switches A control terminal of the third switch is electrically coupled to a control signal, a first end of the third switch is electrically coupled to a first DC signal, and a second end of the third switch is electrically The first node is coupled to the first node; and a fourth switch is electrically coupled to the control signal, and a first end of the fourth switch is electrically coupled to a second DC a second end of the fourth switch is electrically coupled to the first node.
  • a liquid crystal display panel comprising: a first substrate; a second substrate disposed opposite to the first substrate; a liquid crystal layer disposed between the first substrate and the second substrate; And further comprising the shift temporary storage circuit disposed on the first substrate or the second substrate. And further comprising a first polarizer disposed on an outer surface of the first substrate; and a second polarizer disposed on an outer surface of the second substrate, wherein the first polarizer and the second The polarization directions of the polarizers are parallel to each other.
  • a fifth switch is further included, a control end of the fifth switch is electrically coupled to a second node, and a first end of the fifth switch is electrically coupled to the A pulse signal is output, and a second end of the fifth switch is electrically coupled to a low preset potential.
  • a sixth switch is further included, a control end of the sixth switch is electrically coupled to a second node, and a first end of the sixth switch is electrically coupled to the The first node, a second end of the sixth switch is electrically coupled to a low preset potential.
  • a sub-pull-down circuit is further coupled to the first node of the shift temporary storage circuit, the output pulse signal, and a low default potential.
  • a sub-pull-down circuit controller is further coupled to the low default potential of the shift temporary storage circuit and the sub-pull-down circuit.
  • the first end of the third switch is electrically coupled to a first DC signal for providing power to precharge the shift register circuit.
  • the first end of the fourth switch is electrically coupled to a second DC signal for providing power to precharge the shift register circuit.
  • the first DC signal is used to increase the potential of the control terminal of the third switch.
  • the second DC signal is used to increase the potential of the control terminal of the fourth switch.
  • the first direct current signal and the second direct current signal are used to alternately provide a power supply to precharge the shift temporary storage circuit.
  • an active switch is added and the first DC signal and the second DC signal are respectively connected.
  • the sample can be pre-charged in turn to reduce the pressure time of a single one, which can lengthen the life of the component and improve the reliability and service life of the product.
  • Figure 1a is a schematic diagram of an exemplary liquid crystal display.
  • FIG. 1b is a schematic diagram of a liquid crystal display according to an embodiment of the present application.
  • Figure 1c is a schematic diagram of an exemplary Thompson circuit.
  • FIG. 1d is a schematic diagram of a boost point waveform in an exemplary gate drive circuit substrate.
  • 2a is a schematic diagram of an exemplary shift register circuit.
  • 2b is a schematic diagram of another exemplary shift register circuit.
  • FIG. 3 is a schematic diagram of a shift temporary storage circuit according to an embodiment of the present application.
  • FIG. 4 is a schematic view of a liquid crystal display panel according to another embodiment of the present application.
  • the word “comprising” is to be understood to include the component, but does not exclude any other component.
  • “on” means located above or below the target component, and does not mean that it must be on the top based on the direction of gravity.
  • the liquid crystal panel of the present application may include a thin film transistor (TFT) substrate, a color filter (CF) substrate, and a liquid crystal layer formed between the two substrates.
  • TFT thin film transistor
  • CF color filter
  • the liquid crystal panel of the present application may be a curved display panel.
  • the active array (TFT) and the color filter layer (CF) of the present application may be formed on the same substrate.
  • FIG. 1a is a schematic diagram of an exemplary liquid crystal display.
  • a liquid crystal display 10 includes a color filter substrate 100, an active array substrate 110, and a driving chip 103 for driving the circuit.
  • FIG. 1b is a schematic diagram of a liquid crystal display according to an embodiment of the present application.
  • a liquid crystal display 11 having a gate array driving includes a color filter substrate 100, an active array substrate 110, and a gate array driver 105.
  • a gate driving circuit is formed on the array substrate 110.
  • FIG. 1c is a schematic diagram of an exemplary Thompson circuit.
  • a Thompson circuit 12 includes an input pulse signal circuit 120 and a frequency signal circuit 130.
  • the input pulse signal circuit 120 is configured to provide a precharge source to the Thompson circuit 12 at the frequency.
  • the signal circuit 130 provides a frequency signal coupling such that the boost point reaches a high voltage level.
  • FIG. 1d is a schematic diagram of a boost point waveform in an exemplary gate drive circuit substrate. Please refer to FIG. 1d, a waveform 160 of a lifting point in a gate driving circuit substrate, wherein the waveform 160 has a high voltage level 165.
  • a shift register circuit 200 includes a multi-stage shift register. Each shift register includes a first switch T10. A control terminal 101a of the first switch T10 is electrically coupled to the first switch T10. a first node P1(n), a first end 101b of the first switch T10 is electrically coupled to a frequency signal CK, and a second end 101c of the first switch T10 is electrically coupled to an output pulse signal Gn.
  • a fifth switch T50 a control terminal 501a of the fifth switch T50 is electrically coupled to a second node P2(n), and a first end 501b of the fifth switch T50 is electrically coupled to the output a second signal 501c of the fifth switch T50 is electrically coupled to a low preset potential Vss; a sixth switch T60, a control terminal 601a of the sixth switch T60 is electrically coupled to the first a second node P2(n), a first end 601b of the sixth switch T60 is electrically coupled to the first node P1(n), and a second end 601c of the sixth switch T60 is electrically coupled to the second node 601c.
  • an input pulse signal circuit 225 includes a seventh switch T70, a control terminal 701a of the seventh switch T70 is electrically coupled to an input pulse signal ST, A first end 701b of the seventh switch T70 is electrically coupled to the input pulse signal ST, and a second end 701c of the seventh switch T70 is electrically coupled to the first node P1(1).
  • a sub-pull circuit 220 is further coupled to the first node P1(n) of the shift register circuit 200, the output pulse signal Gn, and a low default potential Vss. .
  • a sub-drain circuit controller 210 is further coupled to the low default potential Vss of the shift register circuit 200 and the sub-down circuit 220.
  • a shift register circuit 201 includes a multi-stage shift register. Each shift register includes a first switch T10. A control terminal 101a of the first switch T10 is electrically coupled to the first switch T10. a first node P1(n), a first end 101b of the first switch T10 is electrically coupled to a frequency signal CK, and a second end 101c of the first switch T10 is electrically coupled to an output pulse signal Gn.
  • a second switch T20 a control of the second switch T20
  • the first end 201b of the second switch T20 is electrically coupled to the frequency signal CK
  • the second end 201c of the second switch T20 is electrically coupled to the first node P1(n).
  • an input pulse signal circuit 230 includes a seventh switch T70.
  • a control terminal 701a of the seventh switch T70 is electrically coupled to an input pulse signal. ST, a first end 701b of the seventh switch T70 is electrically coupled to the input pulse signal ST, and a second end 701c of the seventh switch T70 is electrically coupled to the first node P1(1) .
  • a sub-pull circuit 220 is further coupled to the first node P1(n), the output pulse signal Gn, and a low default potential Vss of the shift register circuit 201. .
  • a sub-drain circuit controller 210 is further coupled to the low default potential Vss of the shift register circuit 201 and the sub-down circuit 220.
  • FIG. 3 is a schematic diagram of a shift temporary storage circuit according to an embodiment of the present application.
  • a shift temporary storage circuit 300 includes a multi-stage shift register, and each shift register includes: a first switch T10, and one of the first switches T10.
  • the control terminal 101a is electrically coupled to a first node P1(n)
  • a first end 101b of the first switch T10 is electrically coupled to a frequency signal CK
  • a second end 101c of the first switch T10 is electrically
  • a first switch T20, a control terminal 201a of the second switch T20 is electrically coupled to the first node P1(n), and a first switch T20 is first coupled to the first switch T20.
  • the second end 201c of the second switch T20 is electrically coupled to a control signal F(n); a third switch T30, and one of the third switches T30 is electrically coupled to the frequency signal CK.
  • the control terminal 301a is electrically coupled to a control signal F(n-1), a first end 301b of the third switch T30 is electrically coupled to a first DC signal VDD_LC1, and a third switch T30
  • the second end 301c is electrically coupled to the first node P1(n); and a fourth switch T40, a control end 401a of the fourth switch T40 is electrically coupled to the control signal F(n-1), Said A first end 401b of the fourth switch T40 is electrically coupled to a second DC signal VDD_LC2, and a second end 401c of the fourth switch T40 is electrically coupled to the first node P1(n).
  • a fifth switch T50 is further included.
  • a control terminal 501a of the fifth switch T50 is electrically coupled to a second node P2(n), and a first end 501b of the fifth switch T50.
  • the second end 501c of the fifth switch T50 is electrically coupled to a low preset potential Vss.
  • a sixth switch T60 is further included.
  • a control terminal 601a of the sixth switch T60 is electrically coupled to a second node P2(n), and a first end 601b of the sixth switch T60.
  • the first node P1(n) is electrically coupled to a second end 601c of the sixth switch T60 electrically coupled to a low preset potential Vss.
  • a sub-pull circuit 220 is further coupled to the first node P1(n), the output pulse signal Gn, and the low default potential of the shift register circuit 300. Vss.
  • a sub-drain circuit controller 210 is further coupled to the low default potential Vss of the shift register circuit 300 and the sub-down circuit 220.
  • the first end 301b of the third switch T30 is electrically coupled to a first DC signal VDD_LC1 for providing power to precharge the shift register circuit 300.
  • the first terminal 401b of the fourth switch T40 is electrically coupled to a second DC signal VDD_LC2 for providing power to precharge the shift register circuit 300.
  • the first DC signal VDD_LC1 is used to boost the potential of the control terminal 301a of the third switch T30.
  • the second DC signal VDD_LC2 is used to boost the potential of the control terminal 401a of the fourth switch T40.
  • the first DC signal VDD_LC1 and the second DC signal VDD_LC2 are used to alternately provide a power supply to pre-charge the shift register circuit 300.
  • a liquid crystal display panel 30 includes: a first substrate 301 (eg, an active array substrate); a second substrate 302 (eg, a color filter substrate), and The first substrate 301 is oppositely disposed; the liquid crystal layer 303 is disposed between the first substrate 301 and the second substrate 302; and further includes the shift temporary storage circuit 300 disposed on the first substrate 301 is between the second substrate 302 (for example, on the surface of the first substrate 301).
  • a first substrate 301 eg, an active array substrate
  • a second substrate 302 eg, a color filter substrate
  • the first substrate 301 is oppositely disposed
  • the liquid crystal layer 303 is disposed between the first substrate 301 and the second substrate 302
  • the shift temporary storage circuit 300 disposed on the first substrate 301 is between the second substrate 302 (for example, on the surface of the first substrate 301).
  • first polarizer 306 disposed on an outer surface of the first substrate 301; and a second polarizer 307 disposed on an outer surface of the second substrate 302, wherein the first polarizer 306
  • the polarization directions with the second polarizer 307 are parallel to each other.

Abstract

一种移位暂存电路及其应用的显示面板，移位暂存电路（300）包括多级移位寄存器，每一移位寄存器包括：一第一开关（T10），第一开关（T10）的一控制端（101a）电性耦接一第一节点（P1(n)），第一开关（T10）的一第一端（101b）电性耦接一频率讯号（CK），第一开关（T10）的一第二端（101c）电性耦接一输出脉冲讯号（Gn）；一第二开关（T20），第二开关（T20）的一控制端（201a）电性耦接第一节点（P1(n)），第二开关（T20）的一第一端（201b）电性耦接频率讯号（CK），第二开关（T20）的一第二端（201c）电性耦接一控制讯号（F(n)）；一第三开关(T30)，第三开关（T30）的一控制端（301a）电性耦接一控制讯号（F(n-1)），第三开关（T30）的一第一端（301b）电性耦接一第一直流讯号（VDD_LC1），第三开关（T30）的一第二端（301c）电性耦接第一节点（P1(n)）；以及一第四开关（T40），第四开关（T40）的一控制端（401a）电性耦接控制讯号（F(n-1)），第四开关（T40）的一第一端（401b）电性耦接一第二直流讯号（VDD_LC2），第四开关（T40）的一第二端（401c）电性耦接第一节点（P1(n)）。

Description

移位暂存电路及其应用的显示面板 技术领域
本申请涉及一种显示器中的电路结构，特别是涉及一种移位暂存电路及其应用的显示面板。
背景技术
近年来，随着科技的进步，平面液晶显示器逐渐普及化，其具有轻薄等优点。目前平面液晶显示器驱动电路主要是由面板外连接IC来组成，但是此方法无法将产品的成本降低、也无法使面板更薄型化。
且液晶显示设备中通常具有栅极驱动电路、源极驱动电路和像素阵列。像素阵列中具有多个像素电路，每一个像素电路依据栅极驱动电路提供的扫秒讯号开启和关闭，并依据源极驱动电路提供的数据讯号，显示数据画面。以栅极驱动电路来说，栅极驱动电路通常具有多级移位寄存器，并藉由一级移位寄存器传递至下一级移位寄存器的方式，来输出扫描讯号到像素阵列中，以依序地开启像素电路，使像素电路接收数据讯号。
因此在驱动电路的制程中，便直接将栅极驱动电路制作在阵列基板上，来取代由外连接IC制作的驱动芯片，此种被称为栅极阵列驱动(Gate On Array，GOA)技术的应用可直接做在面板周围，减少制作程序、降低产品成本且使面板更薄型化。在栅极阵列驱动技术中，移位寄存器对栅极信号的下拉速度常影响到栅极信号驱动像素阵列的成效。然而，由于现今面板在时序上的设定，以及移位寄存器中的开关组件在开关电压时可能产生的漏电流，因此造成移位寄存器对栅极信号的下拉速度变慢。若栅极信号的下拉速度可以有效提升的话，将能优化整体面板的显示画面，进而提升显示画面的质量。因此，如何改善上述栅极阵列驱动电路基板技术的缺失，因而提出一种制作成本低且加工容易的移位暂存电路。
发明内容
为了解决上述技术问题，本申请的目的在于，提供一种移位暂存电路，能在直流预充模式中，再增加一颗主动开关且分别接上第一直流讯号及第二直流讯号，这样可以轮流对提升点进行预充，减少单一颗时的压力时间，得以拉长组件寿命，并提高产品的信赖性和使用寿命。
本申请的目的及解决其技术问题是采用以下技术方案来实现的。依据本申请提出的一种移位暂存电路，包括多级移位寄存器，每一移位寄存器包括：一第一开关，所述第一开关的一控制端电性耦接一第一节点，所述第一开关的一第一端电性耦接一频率讯号，所述第一开关的一第二端电性耦接一输出脉冲讯号；一第二开关，所述第二开关的一控制端电性耦接所述第一节点，所述第二开关的一第一端电性耦接所述频率讯号，所述第二开关的一第二端电性耦接一控制讯号；一第三开关， 所述第三开关的一控制端电性耦接一控制讯号，所述第三开关的一第一端电性耦接一第一直流讯号，所述第三开关的一第二端电性耦接所述第一节点；以及一第四开关，所述第四开关的一控制端电性耦接所述控制讯号，所述第四开关的一第一端电性耦接一第二直流讯号，所述第四开关的一第二端电性耦接所述第一节点。
本申请的另一目的一种液晶显示面板，包括：第一基板；第二基板，与所述第一基板相对设置；液晶层，设置于所述第一基板与所述第二基板之间；且还包括所述移位暂存电路，设置于所述第一基板或所述第二基板上。且更包括第一偏光片设置于所述第一基板的一外表面上；以及第二偏光片设置于所述第二基板的一外表面上，其中所述第一偏光片与所述第二偏光片的偏振方向为互相平行。
本申请解决其技术问题还可采用以下技术措施进一步实现。
在本申请的一实施例中，更包括一第五开关，所述第五开关的一控制端电性耦接一第二节点，所述第五开关的一第一端电性耦接所述输出脉冲讯号，所述第五开关的一第二端电性耦接一低预设电位。
在本申请的一实施例中，更包括一第六开关，所述第六开关的一控制端电性耦接一第二节点，所述第六开关的一第一端电性耦接所述第一节点，所述第六开关的一第二端电性耦接一低预设电位。
在本申请的一实施例中，更包括一子下拉电路，电性耦接于所述移位暂存电路的所述第一节点、所述输出脉冲讯号及一低默认电位。
在本申请的一实施例中，更包括一子下拉电路控制器，电性耦接于所述移位暂存电路的所述低默认电位及所述子下拉电路。
在本申请的一实施例中，所述第三开关的第一端电性耦接一第一直流讯号用以提供电源给予预充所述移位暂存电路。
在本申请的一实施例中，所述第四开关的第一端电性耦接一第二直流讯号用以提供电源给予预充所述移位暂存电路。
在本申请的一实施例中，所述第一直流讯号用以提升所述第三开关的控制端电位。
在本申请的一实施例中，所述第二直流讯号用以提升所述第四开关的控制端电位。
在本申请的一实施例中，所述第一直流讯号及所述第二直流讯号用以交互轮流方式，提供电源给予预充所述移位暂存电路。
有益效果
本申请在直流预充模式中，再增加一颗主动开关且分别接上第一直流讯号及第二直流讯号，这 样可以轮流对提升点进行预充，减少单一颗时的压力时间，得以拉长组件寿命，并提高产品的信赖性和使用寿命。
附图说明
图1a是范例性的液晶显示器示意图。
图1b是本申请一实施例的液晶显示器示意图。
图1c是范例性的汤普森电路示意图。
图1d是范例性的栅极驱动电路基板中的提升点波形示意图。
图2a是范例性的移位暂存电路示意图。
图2b是另一范例性的移位暂存电路示意图。
图3是本申请一实施例的移位暂存电路示意图。
图4是本申请另一实施例的液晶显示面板示意图。
本发明的实施方式
以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度。将理解的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本申请为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本申请提出的一种移位暂存电路及其应用的显示面板，其具体实施方式、结构、特征及其功效，详细说明如后。
本申请的液晶面板可包括主动阵列(thin film transistor，TFT)基板、彩色滤光层(color filter，CF)基板与形成于两基板之间的液晶层。
在一实施例中，本申请的液晶面板可为曲面型显示面板。
在一实施例中，本申请的主动阵列(TFT)及彩色滤光层(CF)可形成于同一基板上。
图1a为范例性的液晶显示器示意图。请参照图1a，一种液晶显示器10，包括一彩色滤光片基板100、一主动阵列基板110及一驱动芯片103，用以驱动电路。
图1b为本申请一实施例的液晶显示器示意图。请参照图1b，在本申请一实施例中，一种具有栅极阵列驱动的液晶显示器11，包括一彩色滤光片基板100、一主动阵列基板110及一栅极阵列驱动105，用以将栅极驱动电路制作在阵列基板110上。
图1c为范例性的汤普森电路示意图。请参照图1c，一种汤普森电路12，包括一输入脉冲讯号电路120及一频率讯号电路130，所述输入脉冲讯号电路120用以提供预充电源给所述汤普森电路12，而在所述频率讯号电路130提供一频率讯号耦合时，使得提升点达到高电压准位。
图1d为范例性的栅极驱动电路基板中的提升点波形示意图。请参照图1d，一种栅极驱动电路基板中的提升点的波形160，其中所述波形160具有一高电压准位165。
图2a为范例性的移位暂存电路示意图。请参照图2a，一种移位暂存电路200，包括多级移位寄存器，每一移位寄存器包括：一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一节点P1(n)，所述第一开关T10的一第一端101b电性耦接一频率讯号CK，所述第一开关T10的一第二端101c电性耦接一输出脉冲讯号Gn；一第五开关T50，所述第五开关T50的一控制端501a电性耦接一第二节点P2(n)，所述第五开关T50的一第一端501b电性耦接所述输出脉冲讯号Gn，所述第五开关T50的一第二端501c电性耦接一低预设电位Vss；一第六开关T60，所述第六开关T60的一控制端601a电性耦接一第二节点P2(n)，所述第六开关T60的一第一端601b电性耦接所述第一节点P1(n)，所述第六开关T60的一第二端601c电性耦接一低预设电位Vss；以及一输入脉冲讯号电路225包括一第七开关T70，所述第七开关T70的一控制端701a电性耦接一输入脉冲讯号ST，所述第七开关T70的一第一端701b电性耦接所述输入脉冲讯号ST，所述第七开关T70的一第二端701c电性耦接所述第一节点P1(1)。
在一实施例中，更包括一子下拉电路220，电性耦接于所述移位暂存电路200的所述第一节点P1(n)、所述输出脉冲讯号Gn及一低默认电位Vss。
在一实施例中，更包括一子下拉电路控制器210，电性耦接于所述移位暂存电路200的所述低默认电位Vss及所述子下拉电路220。
图2b为另一范例性的移位暂存电路示意图。请参照图2b，一种移位暂存电路201，包括多级移位寄存器，每一移位寄存器包括：一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一节点P1(n)，所述第一开关T10的一第一端101b电性耦接一频率讯号CK，所述第一开关T10的一第二端101c电性耦接一输出脉冲讯号Gn；一第二开关T20，所述第二开关T20的一控制 端201a电性耦接所述第一节点P1(n)，所述第二开关T20的一第一端201b电性耦接所述频率讯号CK，所述第二开关T20的一第二端201c电性耦接一控制讯号F(n)；一第五开关T50，所述第五开关T50的一控制端501a电性耦接一第二节点P2(n)，所述第五开关T50的一第一端501b电性耦接所述输出脉冲讯号Gn，所述第五开关T50的一第二端501c电性耦接一低预设电位Vss；一第六开关T60，所述第六开关T60的一控制端601a电性耦接一第二节点P2(n)，所述第六开关T60的一第一端601b电性耦接所述第一节点P1(n)，所述第六开关T60的一第二端601c电性耦接一低预设电位Vss；以及一输入脉冲讯号电路230包括一第七开关T70，所述第七开关T70的一控制端701a电性耦接一输入脉冲讯号ST，所述第七开关T70的一第一端701b电性耦接所述输入脉冲讯号ST，所述第七开关T70的一第二端701c电性耦接所述第一节点P1(1)。
在一实施例中，更包括一子下拉电路220，电性耦接于所述移位暂存电路201的所述第一节点P1(n)、所述输出脉冲讯号Gn及一低默认电位Vss。
在一实施例中，更包括一子下拉电路控制器210，电性耦接于所述移位暂存电路201的所述低默认电位Vss及所述子下拉电路220。
图3为本申请一实施例的移位暂存电路示意图。请参照图3，在本申请一实施例中，一种移位暂存电路300，包括多级移位寄存器，每一移位寄存器包括：一第一开关T10，所述第一开关T10的一控制端101a电性耦接一第一节点P1(n)，所述第一开关T10的一第一端101b电性耦接一频率讯号CK，所述第一开关T10的一第二端101c电性耦接一输出脉冲讯号Gn；一第二开关T20，所述第二开关T20的一控制端201a电性耦接所述第一节点P1(n)，所述第二开关T20的一第一端201b电性耦接所述频率讯号CK，所述第二开关T20的一第二端201c电性耦接一控制讯号F(n)；一第三开关T30，所述第三开关T30的一控制端301a电性耦接一控制讯号F(n-1)，所述第三开关T30的一第一端301b电性耦接一第一直流讯号VDD_LC1，所述第三开关T30的一第二端301c电性耦接所述第一节点P1(n)；以及一第四开关T40，所述第四开关T40的一控制端401a电性耦接所述控制讯号F(n-1)，所述第四开关T40的一第一端401b电性耦接一第二直流讯号VDD_LC2，所述第四开关T40的一第二端401c电性耦接所述第一节点P1(n)。
在一实施例中，更包括一第五开关T50，所述第五开关T50的一控制端501a电性耦接一第二节点P2(n)，所述第五开关T50的一第一端501b电性耦接所述输出脉冲讯号Gn，所述第五开关T50的一第二端501c电性耦接一低预设电位Vss。
在一实施例中，更包括一第六开关T60，所述第六开关T60的一控制端601a电性耦接一第二节点P2(n)，所述第六开关T60的一第一端601b电性耦接所述第一节点P1(n)，所述第六开关T60的一第二端601c电性耦接一低预设电位Vss。
在一实施例中，更包括一子下拉电路220，电性耦接于所述移位暂存电路300的所述第一节点P1(n)、所述输出脉冲讯号Gn及所述低默认电位Vss。
在一实施例中，更包括一子下拉电路控制器210，电性耦接于所述移位暂存电路300的所述低默认电位Vss及所述子下拉电路220。
在一实施例中，所述第三开关T30的第一端301b电性耦接一第一直流讯号VDD_LC1用以提供电源给予预充所述移位暂存电路300。
在一实施例中，所述第四开关T40的第一端401b电性耦接一第二直流讯号VDD_LC2用以提供电源给予预充所述移位暂存电路300。
在一实施例中，所述第一直流讯号VDD_LC1用以提升所述第三开关T30的控制端301a电位。
在一实施例中，所述第二直流讯号VDD_LC2用以提升所述第四开关T40的控制端401a电位。
在一实施例中，所述第一直流讯号VDD_LC1及所述第二直流讯号VDD_LC2用以交互轮流方式，提供电源给予预充所述移位暂存电路300。
图4为本申请另一实施例的液晶显示面板示意图。请参照图4及图3，在本申请的一实施例中，一种液晶显示面板30包括：第一基板301(例如主动阵列基板)；第二基板302(例如彩色滤光片基板)，与所述第一基板301相对设置；液晶层303，设置于所述第一基板301与所述第二基板302之间；且还包括所述移位暂存电路300，设置于所述第一基板301与所述第二基板302之间(例如位于所述第一基板301的表面)。且更包括第一偏光片306设置于所述第一基板301的一外表面上；以及第二偏光片307设置于所述第二基板302的一外表面上，其中所述第一偏光片306与所述第二偏光片307的偏振方向为互相平行。
本申请在直流预充模式中，再增加一颗主动开关且分别接上第一直流讯号及第二直流讯号，这样可以轮流对提升点进行预充，减少单一颗时的压力时间，得以拉长组件寿命，并提高产品的信赖性和使用寿命。
“在一些实施例中”及“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例；但它亦可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (16)

  1. 一种移位暂存电路，包括多级移位寄存器，每一移位寄存器包括：
    一第一开关，所述第一开关的一控制端电性耦接一第一节点，所述第一开关的一第一端电性耦接一频率讯号，所述第一开关的一第二端电性耦接一输出脉冲讯号；
    一第二开关，所述第二开关的一控制端电性耦接所述第一节点，所述第二开关的一第一端电性耦接所述频率讯号，所述第二开关的一第二端电性耦接一控制讯号；
    一第三开关，所述第三开关的一控制端电性耦接一控制讯号，所述第三开关的一第一端电性耦接一第一直流讯号，所述第三开关的一第二端电性耦接所述第一节点；以及
    一第四开关，所述第四开关的一控制端电性耦接所述控制讯号，所述第四开关的一第一端电性耦接一第二直流讯号，所述第四开关的一第二端电性耦接所述第一节点。
  2. 如权利要求1所述的移位暂存电路，更包括一第五开关，所述第五开关的一控制端电性耦接一第二节点，所述第五开关的一第一端电性耦接所述输出脉冲讯号，所述第五开关的一第二端电性耦接一低预设电位。
  3. 如权利要求1所述的移位暂存电路，更包括一第六开关，所述第六开关的一控制端电性耦接一第二节点，所述第六开关的一第一端电性耦接所述第一节点，所述第六开关的一第二端电性耦接一低预设电位。
  4. 如权利要求1所述的移位暂存电路，更包括一子下拉电路，电性耦接于所述移位暂存电路的所述第一节点、所述输出脉冲讯号及一低默认电位。
  5. 如权利要求4所述的移位暂存电路，更包括一子下拉电路控制器，电性耦接于所述移位暂存电路的所述低默认电位及所述子下拉电路。
  6. 如权利要求1所述的移位暂存电路，其中所述第三开关的第一端电性耦接一第一直流讯号用以提供电源给予预充所述移位暂存电路。
  7. 如权利要求6所述的移位暂存电路，其中所述第一直流讯号用以提升所述第三开关的控制端电位。
  8. 如权利要求1所述的移位暂存电路，其中所述第四开关的第一端电性耦接一第二直流讯号用以提供电源给予预充所述移位暂存电路。
  9. 如权利要求8所述的移位暂存电路，其中所述第二直流讯号用以提升所述第四开关的控制端电位。
  10. 如权利要求1所述的移位暂存电路，其中所述第一直流讯号及所述第二直流讯号用以交互轮流方式，提供电源给予预充所述移位暂存电路。
  11. 一种液晶显示面板，包括：
    第一基板；
    第二基板，与所述第一基板相对设置；
    液晶层，设置于所述第一基板与所述第二基板之间；
    第一偏光片设置于所述第一基板的一外表面上；以及第二偏光片设置于所述第二基板的一外表面上，其中所述第一偏光片与所述第二偏光片的偏振方向为互相平行；以及
    移位暂存电路，设置于所述第一基板或所述第二基板上。
  12. 如权利要求11所述的液晶显示面板，其中，所述移位暂存电路包括多级移位寄存器，每一移位寄存器包括：
    一第一开关，所述第一开关的一控制端电性耦接一第一节点，所述第一开关的一第一端电性耦接一频率讯号，所述第一开关的一第二端电性耦接一输出脉冲讯号；
    一第二开关，所述第二开关的一控制端电性耦接所述第一节点，所述第二开关的一第一端电性耦接所述频率讯号，所述第二开关的一第二端电性耦接一控制讯号；
    一第三开关，所述第三开关的一控制端电性耦接一控制讯号，所述第三开关的一第一端电性耦接一第一直流讯号，所述第三开关的一第二端电性耦接所述第一节点；以及
    一第四开关，所述第四开关的一控制端电性耦接所述控制讯号，所述第四开关的一第一端电性耦接一第二直流讯号，所述第四开关的一第二端电性耦接所述第一节点。
  13. 如权利要求12所述的液晶显示面板，更包括一第五开关，所述第五开关的一控制端电性耦接一第二节点，所述第五开关的一第一端电性耦接所述输出脉冲讯号，所述第五开关的一第二端电性耦接一低预设电位。
  14. 如权利要求12所述的液晶显示面板，更包括一第六开关，所述第六开关的一控制端电性耦接一第二节点，所述第六开关的一第一端电性耦接所述第一节点，所述第六开关的一第二端电性耦接一低预设电位。
  15. 如权利要求12所述的液晶显示面板，更包括一子下拉电路，电性耦接于所述移位暂存电路的所述第一节点、所述输出脉冲讯号及一低默认电位。
  16. 如权利要求15所述的液晶显示面板，更包括一子下拉电路控制器，电性耦接于所述移位暂存电路的所述低默认电位及所述子下拉电路。
PCT/CN2017/084671 2017-05-05 2017-05-17 移位暂存电路及其应用的显示面板 WO2018201517A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/556,093 US20180322841A1 (en) 2017-05-05 2017-05-17 Shift register circuit and display panel using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710313131.9A CN107068093A (zh) 2017-05-05 2017-05-05 移位暂存电路及其应用的显示面板
CN201710313131.9 2017-05-05

Publications (1)

Publication Number Publication Date
WO2018201517A1 true WO2018201517A1 (zh) 2018-11-08

Family

ID=59596041

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/084671 WO2018201517A1 (zh) 2017-05-05 2017-05-17 移位暂存电路及其应用的显示面板

Country Status (2)

Country Link
CN (1) CN107068093A (zh)
WO (1) WO2018201517A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512106A (zh) * 2022-01-28 2022-05-17 绵阳惠科光电科技有限公司 栅极驱动电路和显示面板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492361B (zh) 2017-09-26 2022-01-11 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN108231021A (zh) * 2017-12-26 2018-06-29 惠科股份有限公司 移位暂存电路及显示面板
CN108231020A (zh) * 2017-12-26 2018-06-29 惠科股份有限公司 移位暂存电路及显示面板
CN108806634A (zh) 2018-07-17 2018-11-13 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法
CN108922485B (zh) * 2018-07-17 2020-06-12 惠科股份有限公司 栅极驱动电路结构、显示面板、以及栅极驱动电路结构的驱动方法
CN109410858B (zh) * 2018-11-14 2021-02-09 惠科股份有限公司 控制电路及其应用的显示面板
CN111477156A (zh) * 2020-05-13 2020-07-31 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111883057B (zh) * 2020-07-31 2021-12-07 维信诺科技股份有限公司 显示面板、显示面板的驱动方法及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060269038A1 (en) * 2005-05-26 2006-11-30 Lg.Philips Lcd Co., Ltd. Shift register
US20100111245A1 (en) * 2008-10-31 2010-05-06 Mitsubishi Electric Corporation Shift register circuit
CN101887197A (zh) * 2009-05-15 2010-11-17 乐金显示有限公司 液晶显示器
CN103226979A (zh) * 2013-02-18 2013-07-31 合肥京东方光电科技有限公司 一种双向移位寄存器单元、双向移位寄存器及显示装置
CN103426414A (zh) * 2013-07-16 2013-12-04 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN105607270A (zh) * 2016-01-05 2016-05-25 京东方科技集团股份有限公司 一种显示装置及其三维显示方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944322B (zh) * 2010-09-21 2012-09-26 友达光电股份有限公司 移位寄存电路
TWI415099B (zh) * 2010-11-10 2013-11-11 Au Optronics Corp 液晶顯示器驅動電路及相關驅動方法
CN102543027B (zh) * 2012-02-10 2015-08-26 福建华映显示科技有限公司 电路结构及其显示装置
CN104505036B (zh) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 一种栅极驱动电路
CN204966019U (zh) * 2015-10-08 2016-01-13 京东方科技集团股份有限公司 移位寄存器单元和栅线驱动装置
CN205069087U (zh) * 2015-11-04 2016-03-02 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN106205520B (zh) * 2016-07-08 2018-10-30 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN106486080A (zh) * 2016-12-30 2017-03-08 深圳市华星光电技术有限公司 一种实现goa 超窄边框的栅极驱动电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060269038A1 (en) * 2005-05-26 2006-11-30 Lg.Philips Lcd Co., Ltd. Shift register
US20100111245A1 (en) * 2008-10-31 2010-05-06 Mitsubishi Electric Corporation Shift register circuit
CN101887197A (zh) * 2009-05-15 2010-11-17 乐金显示有限公司 液晶显示器
CN103226979A (zh) * 2013-02-18 2013-07-31 合肥京东方光电科技有限公司 一种双向移位寄存器单元、双向移位寄存器及显示装置
CN103426414A (zh) * 2013-07-16 2013-12-04 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN105607270A (zh) * 2016-01-05 2016-05-25 京东方科技集团股份有限公司 一种显示装置及其三维显示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512106A (zh) * 2022-01-28 2022-05-17 绵阳惠科光电科技有限公司 栅极驱动电路和显示面板

Also Published As

Publication number Publication date
CN107068093A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
WO2018201517A1 (zh) 移位暂存电路及其应用的显示面板
US9558843B2 (en) Shift register unit, gate driving circuit, and display device comprising the same
WO2019061965A1 (zh) 移位暂存电路及其应用的显示面板
US10109251B2 (en) Gate driver on array (GOA) circuit of IGZO thin film transistor and display device thereof
WO2018201520A1 (zh) 移位暂存电路及其波形产生方法与其应用的显示面板
WO2016070543A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
US10235958B2 (en) Gate driving circuits and liquid crystal devices
WO2018218729A1 (zh) 移位暂存电路及其应用的显示面板
US10121442B2 (en) Driving methods and driving devices of gate driver on array (GOA) circuit
US10204586B2 (en) Gate driver on array (GOA) circuits and liquid crystal displays (LCDs)
US10896654B2 (en) GOA circuit and liquid crystal display device
JP7210783B2 (ja) アレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネル
WO2020248993A1 (zh) 显示面板的驱动电路、显示面板及显示装置
WO2020073376A1 (zh) 显示装置及其消除关机残影方法
WO2021056857A1 (zh) 驱动电路及其驱动方法与应用的显示面板
WO2022227453A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
WO2018201519A1 (zh) 移位暂存电路及其应用的显示面板
WO2020140321A1 (zh) Goa扫描电路和液晶显示装置
US20190285930A1 (en) Gate driver on array (goa) unit, goa circuit, and liquid crystal display (lcd) panel
WO2019127768A1 (zh) 移位暂存电路及显示面板
WO2021103164A1 (zh) 一种 goa 电路及液晶显示面板
WO2019127769A1 (zh) 移位暂存电路及显示面板
US11074884B1 (en) Control circuit and display panel applied by control circuit
WO2019127961A1 (zh) 关断信号产生电路和显示装置
WO2018205322A1 (zh) 移位元暂存电路及其波形产生方法与其应用的显示面板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15556093

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17908641

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 19.05.2020)

122 Ep: pct application non-entry in european phase

Ref document number: 17908641

Country of ref document: EP

Kind code of ref document: A1