CN101944322B

CN101944322B - 移位寄存电路

Info

Publication number: CN101944322B
Application number: CN2010102977855A
Authority: CN
Inventors: 陈冠宇; 林威呈
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2010-09-21
Filing date: 2010-09-21
Publication date: 2012-09-26
Anticipated expiration: 2030-09-21
Also published as: CN101944322A

Abstract

一种移位寄存电路，包括多级移位寄存器且每级移位寄存器分别包括上拉电路、控制信号产生电路以及稳压电路。上拉电路用以对第一节点进行充电。控制信号产生电路电性耦接于第一节点，并根据第一节点的电位而于控制信号产生电路的输出端输出对应的控制信号。稳压电路电性耦接控制信号产生电路的输出端，以稳定控制信号产生电路所产生的对应的控制信号，其中，对应的控制信号用于控制部分移位寄存器中的部分电路。

Description

移位寄存电路

技术领域

本发明是有关于显示技术领域，且特别是有关于一种移位寄存电路。

背景技术

先前的应用于平面显示器，例如液晶显示器的移位寄存电路一般包括多个级联耦接的移位寄存器，用以依序地产生多个驱动脉冲信号，例如用以驱动液晶显示器的栅极线的栅极驱动脉冲信号。且，每级移位寄存器亦用以产生一对应的启动脉冲信号，其传输至下一级移位寄存器以使下一级移位寄存器开始工作。

此外，每级移位寄存器所产生的对应的驱动脉冲信号，或者每级移位寄存器的上拉电路与驱动电路间的节点上的电压信号，亦可用作控制信号以控制其它级移位寄存器中的某些电路，例如放电电路等。惟，上述信号一般负载较大，即其一般用于驱动大量的电子元件，例如，栅极驱动脉冲信号用于驱动对应的栅极线上大量的薄膜晶体管，因此上述信号的RC延迟现象较为严重，其波形严重变形，则以上述信号作为控制信号，其可靠性较差，影响移位寄存电路及平面显示器的正常工作。

发明内容

本发明的目的就是在于提供一种移位寄存电路，其具有较高的可靠性。

本发明提出一种移位寄存电路，包括多级移位寄存器，每级移位寄存器分别包括上拉电路、控制信号产生电路以及稳压电路。上拉电路用以对第一节点进行充电。控制信号产生电路电性耦接于第一节点，并根据第一节点的电位而于控制信号产生电路的输出端输出对应的控制信号。稳压电路电性耦接控制信号产生电路的输出端，以稳定控制信号产生电路所产生的对应的控制信号，其中，对应的控制信号用于控制部分移位寄存器中的部分电路。

在本发明的较佳实施例中，每级移位寄存器分别进一步包括第一驱动电路以及第二驱动电路。其中，第一驱动电路电性耦接于第一节点，根据第一节点的电位而于第一驱动电路的输出端输出对应的启动脉冲信号。第二驱动电路电性耦接于第一节点，并根据第一节点的电位而于第二驱动电路的输出端输出对应的驱动脉冲信号。

在本发明的较佳实施例中，上述的稳压电路包括稳压控制单元、第一稳压单元以及第二稳压单元。稳压控制单元输出对应于本级移位寄存器的对应的稳压控制信号。第一稳压单元电性耦接稳压控制单元以接收对应的稳压控制信号，并根据对应的稳压控制信号而决定是否对控制信号产生电路的输出端进行放电。第二稳压单元接收前一级移位寄存器所对应的前一级稳压控制信号，并根据前一级稳压控制信号而决定是否对控制信号产生电路的输出端进行放电。

本发明所揭示的移位寄存电路中的每级移位寄存器专门设置控制信号产生电路以产生对应的控制信号，其仅仅作为移位寄存器中某些电路的控制信号，而不需要驱动大负载，因此不会产生波形的严重失真，从而保证整个移位寄存电路及平面显示器的正常工作。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示为本发明一实施例所揭示的移位寄存电路的局部结构示意图。

图2绘示为本发明第一实施例所揭示的移位寄存器的示意图。

图3绘示为图2所示的各种信号的时序图。

图4绘示为本发明第二实施例所揭示的移位寄存器的示意图。

图5绘示为本发明第三实施例所揭示的移位寄存器的示意图。

图6绘示为本发明第四实施例所揭示的移位寄存器的示意图。

图7绘示为本发明第五实施例所揭示的移位寄存器的示意图。

[主要元件标号说明]

100：移位寄存电路

SR(n-1)、SR(n)、SR(n+1)：移位寄存器

ST：启动信号

FWD(n-2)、FWD(n-1)、FWD(n)、FWD(n+1)、FWD(1)、FWD(2)、FWD(3)、FWD(4)：启动脉冲信号

G(n-1)、G(n)、G(n+1)、G(1)、G(2)、G(3)、G(4)：栅极驱动脉冲信号

FWD_CON(n+2)、FWD_CON(n+3)、FWD_CON(n+1)、FWD_CON(n)、FWD_CON(n-2)FWD_CON(1)、FWD_CON(2)、FWD_CON(3)、FWD_CON(4)：控制信号

Q(n)、Q(n-1)、Q(n+1)：第一节点

A(n)：第二节点

P(n)、P(n-1)：稳压控制单元的输出端

110：上拉电路

120：控制信号产生电路

130、530：第一驱动电路

140：第二驱动电路

150：稳压电路

160、360：稳压控制单元

170、570：第一稳压单元

180、580：第二稳压单元

191、591：第一放电电路

292、492：第二放电电路

VSS：低参考电压

CLK(m)、CLK(1)、CLK(2)、CLK(3)、CLK(4)：时钟信号

Cj：参考信号

T1、T2、T3、T4、T61、T62、T63、T64、T65、T66、T67、T68、T71、T72、T73、T81、T82、T83、T91、T92、T93：晶体管

具体实施方式

请参阅图1，其绘示为本发明一实施例所揭示的移位寄存电路的局部结构示意图。如图1所示，本发明所揭示的移位寄存电路100适用于液晶显示器的栅极驱动电路，以依次驱动液晶显示器的栅极线，但本发明并不限于此，例如其也可应用于液晶显示器的源级驱动电路。移位寄存电路100包括多个级联耦接的移位寄存器例如SR(n-1)、SR(n)及SR(n+1)等，其中每级移位寄存器用以依序地产生对应的栅极驱动脉冲信号如G(n-1)、G(n)或G(n+1)，并产生对应的启动脉冲信号如FWD(n-1)、FWD(n)及FWD(n+1)。且每级移位寄存器所产生的对应的启动脉冲信号传输至下一级移位寄存器以使下一级移位寄存器开始工作。

请参阅图2，其绘示为本发明第一实施例所揭示的移位寄存器的示意图。如图2所示，本实施例以图1所示的移位寄存器SR(n)为例来介绍本发明。具体地，移位寄存器SR(n)包括上拉电路110、控制信号产生电路120、第一驱动电路130、第二驱动电路140、稳压电路150以及第一放电电路191。其中，控制信号产生电路120、第一驱动电路130以及第二驱动电路140相互并联，且上拉电路110分别电性耦接控制信号产生电路120、第一驱动电路130以及第二驱动电路140，而其电性耦接处作为第一节点Q(n)。

上拉电路110用于对第一节点Q(n)进行充电，控制信号产生电路120根据第一节点Q(n)的电位而于其输出端输出对应的控制信号FWD_con(n)，第一驱动电路130亦根据第一节点Q(n)的电位而于其输出端输出对应的启动脉冲信号FWD(n)，而第二驱动电路140亦根据第一节点Q(n)的电位而于其输出端输出对应的驱动脉冲信号G(n)。此外，稳压电路150电性耦接控制信号产生电路120的输出端以稳定控制信号产生电路120所产生的对应的控制信号FWD_con(n)。当然，稳压电路150亦可电性耦接第一节点Q(n)或/及第二驱动电路140的输出端以稳定第一节点Q(n)上的电位或/及第二驱动电路140所产生的对应的驱动脉冲信号G(n)。第一放电电路191电性耦接第一节点Q(n)以对第一节点Q(n)进行放电。

后续实施例将以晶体管为例进行解释，但本领域技术人员当可根据所揭示的内容将晶体管以其它开关替换之。所需注意的是，各类开关中的控制端在此实施例中相当于晶体管中的栅极，而各类开关两端的通路端在此实施例中则相当于晶体管中的源极与漏极。

具体地，上拉电路110包括晶体管(即上拉晶体管)T1，其栅极接收前一级移位寄存器SR(n-1)所输出的前一个启动脉冲信号FWD(n)，其源极亦接收前一个启动脉冲信号FWD(n)，而其漏极作为上拉电路110的输出端以电性耦接第一节点Q(n)。

控制信号产生电路120包括晶体管T2，其栅极电性耦接第一节点Q(n)，其源极接收对应的时钟信号CLK(m)，而其漏极作为控制信号产生电路120的输出端以输出对应的控制信号FWD_con(n)。

第一驱动电路130包括晶体管(即第一驱动晶体管)T3，其栅极(即第一驱动控制端)电性耦接第一节点Q(n)，其源极(即第一驱动通路端)亦接收上述对应的时钟信号CLK(m)，而其漏极(即第二驱动通路端)作为第一驱动电路130的输出端以输出对应的启动脉冲信号FWD(n)。

第二驱动电路140包括晶体管(即第二驱动晶体管)T4，其栅极(即第二驱动控制端)电性耦接第一节点Q(n)，其源极(即第三驱动通路端)亦接收上述对应的时钟信号CLK(m)，而其漏极(即第四驱动通路端)作为第二驱动电路140的输出端以输出对应的驱动脉冲信号G(n)。

稳压电路150包括稳压控制单元160、第一稳压单元170以及第二稳压单元180。稳压控制单元160接收多个控制信号，并于其输出端P(n)输出对应于本级移位寄存器SR(n)的对应的稳压控制信号。第一稳压单元170电性耦接稳压控制单元160的输出端P(n)以接收上述对应的稳压控制信号，并根据对应的稳压控制信号而决定是否对控制信号产生电路120的输出端、第一节点Q(n)或/及第二驱动电路140的输出端进行放电。而第二稳压单元180电性耦接前一级移位寄存器SR(n-1)中稳压控制电路的输出端P(n-1)所对应的前一个稳压控制信号，并根据前一个稳压控制信号而决定是否对控制信号产生电路120的输出端、第一节点Q(n)或/及第二驱动电路140的输出端进行放电。

具体地，稳压控制单元160包括晶体管T61、晶体管T62、晶体管T63、晶体管T64、晶体管T65以及晶体管T66。晶体管T61的栅极接收第一参考信号及第二参考信号之一(Cj)，其源极亦接收第一参考信号及第二参考信号的上述其中之一(Cj)，而其漏极与晶体管T62的漏极电性耦接且其电性耦接处作为第二节点A(n)。晶体管T62的栅极接收第一控制信号，如前一级移位寄存器SR(n-1)所对应的前一级第一节点Q(n-1)上的电位，而其源极电性耦接低参考电压VSS。晶体管T63的栅极电性耦接第二节点A(n)，其源极亦接收上述第一参考信号及第二参考信号的上述其中之一(Cj)，而其漏极与晶体管T64的漏极电性耦接且其电性耦接处作为该稳压控制单元160的输出端P(n)以输出对应于本级移位寄存器SR(n)的稳压控制信号。晶体管T64的栅极亦接收上述第一控制信号，而其源极电性耦接低参考电压VSS。晶体管T65的栅极接收第二控制信号，如后一级移位寄存器SR(n+1)所对应的后一级第一节点Q(n+1)上的电位，其源极电性耦接低参考电压VSS，而其漏极亦电性耦接第二节点A(n)。晶体管T66的栅极亦接收上述第二控制信号，其源极亦电性耦接低参考电压VSS，而其漏极亦电性耦接稳压控制单元160的输出端P(n)。

第一稳压单元170包括晶体管T71、晶体管T72以及晶体管T73。晶体管T71的栅极电性耦接稳压控制单元160的输出端P(n)，其源极电性耦接低参考电压VSS，而其漏极电性耦接控制信号产生电路120的输出端。晶体管T72的栅极亦电性耦接稳压控制单元160的输出端P(n)，其源极电性耦接低参考电压VSS，而其漏极电性耦接第一节点Q(n)。晶体管T73的栅极亦电性耦接稳压控制单元160的输出端P(n)，其源极电性耦接低参考电压VSS，而其漏极电性耦接第二驱动电路140的输出端。也就是说，第一稳压单元170中的晶体管T71、晶体管T72以及晶体管T73分别是根据稳压控制单元160的输出端P(n)所输出的对应的稳压控制信号而决定是否对控制信号产生电路120的输出端、第一节点Q(n)或第二驱动电路140的输出端进行放电。

第二稳压单元180包括晶体管T81、晶体管T82以及晶体管T83。晶体管T81的栅极电性耦接前一级移位寄存器SR(n-1)中的前一级稳压控制单元的输出端P(n-1)，其源极电性耦接低参考电压VSS，而其漏极电性耦接控制信号产生电路120的输出端。晶体管T82的栅极亦电性耦接前一级稳压控制单元的输出端P(n-1)，其源极电性耦接低参考电压VSS，而其漏极电性耦接第一节点Q(n)。晶体管T73的栅极亦电性耦接前一级稳压控制单元的输出端P(n-1)，其源极电性耦接低参考电压VSS，而其漏极电性耦接第二驱动电路140的输出端。也就是说，第二稳压单元180中的晶体管T81、晶体管T82以及晶体管T83分别是根据稳压控制单元160的输出端P(n)所输出的对应的稳压控制信号而决定是否对控制信号产生电路120的输出端、第一节点Q(n)或第二驱动电路140的输出端进行放电。

需要指出的是，前一级移位寄存器SR(n-1)中的稳压控制单元是采用第一参考信号及第二参考信号中的另一个，而第一参考信号与第二参考信号为低时钟信号，且正好相互互补。

此外，第一放电电路191电性耦接于第一节点Q(n)与低参考电压VSS之间以对第一节点Q(n)进行放电。其中，第一放电电路191包括晶体管T91(即第一放电晶体管)以及晶体管T92(即第二放电晶体管)。晶体管T91的栅极(即第一放电控制端)接收第一放电控制信号，如后两级移位寄存器SR(n+2)所输出的后两级控制信号FWD_CON(n+2)，其源极(即第二放电通路端)电性耦接低参考电压VSS，而其漏极(即第一放电通路端)电性耦接第一节点Q(n)。晶体管T92的栅极(即第二放电控制端)接收第二放电控制信号，如后三级移位寄存器SR(n+3)所输出的后三级控制信号FWD_CON(n+3)，其源极(即第四放电通路端)电性耦接低参考电压VSS，而其漏极(即第三放电通路端)电性耦接第一节点Q(n)。

请参阅图3，其绘示为上述各种信号的时序图。请一并参阅图1-3，以下将具体地介绍本发明的移位寄存器的工作原理。以下将以四时钟信号CLK(1)～CLK(4)为例来介绍本发明，本领域技术人员可以理解的是，时钟信号的数量由液晶显示器的像素个数所决定，本发明并不限定于此。当液晶显示器接收到启动信号ST后，时钟信号CLK(1)～CLK(4)依次开启。

此外本发明以第二级移位寄存器SR(2)为例来介绍本发明。当其前一级移位寄存器SR(1)输出的前一级启动脉冲信号FWD(1)处于高电位时，上拉电路110中的晶体管T1导通，前一级启动脉冲信号FWD(1)对第一节点Q(2)进行充电，拉升第一节点Q(1)的电位。此时，晶体管T2、晶体管T3以及晶体管T4导通，但由于第二级移位寄存器SR(2)所对应的时钟信号CLK(2)处于低电位，因此控制信号产生电路120所产生的对应的控制信号FWD_CON(2)、第一驱动电路130所产生的对应的启动脉冲信号FWD(2)以及第二驱动电路140所产生的对应的栅极驱动脉冲信号G(2)均仍处于低电位。

此后，当前一级移位寄存器SR(1)输出的启动脉冲信号FWD(1)结束，即其处于低电位时，上拉电路110中的晶体管T1截止。此时第一节点Q(2)处于浮接状态(floating)，晶体管T2、晶体管T3以及晶体管T4继续导通。此时第二级移位寄存器SR(2)所对应的时钟信号CLK(2)处于高电位，因此控制信号产生电路120所产生的对应的控制信号FWD_CON(2)、第一驱动电路130所产生的对应的启动脉冲信号FWD(2)以及第二驱动电路140所产生的对应的栅极驱动脉冲信号G(2)处于高电位，直至时钟信号CLK(2)的高电位结束。

此外，由于此时控制信号产生电路120所产生的对应的控制信号FWD_CON(2)、第一驱动电路130所产生的对应的启动脉冲信号FWD(2)以及第二驱动电路140所产生的对应的栅极驱动脉冲信号G(2)处于高电位，因此通过电容耦合效应的作用，第一节点Q(2)的电位进一步拉升，直至时钟信号CLK(2)的高电位结束后，其回落至进一步拉升前的电平。

进一步地，由于本发明实施例以控制信号产生电路140所产生的对应的控制信号FWD_CON(n)来控制第一放电电路191，即第二级移位寄存器SR(2)中的第一放电电路191受控制信号FWD_CON(4)及FWD_CON(5)的控制，因此在第四级移位寄存器SR(4)开始工作时，第二级移位寄存器SR(2)中的第一放电电路191开始对第一节点Q(2)进行放电。

此外，由于稳压控制单元160接收控制信号Q(1)及Q(3)的控制，且其接收第二参考信号C(2)，因此当第二参考信号C(2)处于高电位时，且控制信号Q(1)或者Q(3)处于高电位时，稳压控制单元160的输出端P(2)所输出的稳压控制信号处于低电位，此时电性耦接稳压控制单元160的输出端P(2)的第一稳压单元170停止工作，从而不影响控制信号产生电路120所产生的对应的控制信号FWD_CON(2)、第一驱动电路130所产生的对应的启动脉冲信号FWD(2)以及第二驱动电路140所产生的对应的栅极驱动脉冲信号G(2)。

需要指出的是，虽然在图3中移位寄存器SR(n)中控制信号产生电路120所产生的对应的控制信号FWD_CON(n)与第二驱动电路140所产生的对应的栅极驱动脉冲信号G(n)的波形一致，但是本领域技术人员可以理解的是，图3所示的波形图是第二驱动电路140所产生的对应的栅极驱动脉冲信号G(n)在理想状态下的波形。实际中，由于第二驱动电路140所产生的对应的栅极驱动脉冲信号G(n)的负载较大，即其需要驱动液晶显示器对应的栅极线上的大量的薄膜晶体管，因此第二驱动电路140所产生的对应的栅极驱动脉冲信号G(n)的RC延迟现象严重，波形严重变形。

而由于本发明专设控制信号产生电路120，其不需要驱动大负载，因此其所产生的对应的控制信号FWD_CON(n)的波形不会严重变形，其在实际中可接近于图3所示的理想状态下的波形，以其作为其它电路的控制信号可保证移位寄存电路及平面显示器的正常工作。

请参阅图4，其绘示为本发明第二实施例所揭示的移位寄存器的示意图。本实施例所揭示的移位寄存器SR(n)与图2所示的移位寄存器相似，其不同仅在于本实施例所揭示的移位寄存器SR(n)进一步包括第二放电电路292，其电性耦接于第二驱动电路240的输出端与低参考电压VSS之间，且其接收第三放电控制信号，如后一级移位寄存器SR(n+1)所输出的后一级控制信号FWD_CON(n+1)。

具体地，第二放电电路292包括晶体管T93(即第三放电晶体管)，其栅极(即第三放电控制端)接收第三放电控制信号FWD_CON(n+1)，其源极(即第六放电通路端)电性耦接低参考电压VSS，而其漏极(即第五放电通路端)电性耦接第二驱动电路240的输出端。也就是说，本实施例所揭示的移位寄存器SR(n)利用第二放电电路292来对第二驱动电路240的输出端进行放电以调整对应的栅极驱动脉冲信号G(n)的波形，且第二放电电路292利用后一级移位寄存器SR(n+1)所输出的后一级控制信号FWD_CON(n+1)作为控制信号，因此其可靠性较高。

请参阅图5，其绘示为本发明第三实施例所揭示的移位寄存器的示意图。本实施例所揭示的移位寄存器SR(n)与图2所示的移位寄存器相似，其不同仅在于本实施例所揭示的移位寄存器SR(n)中的稳压控制单元360进一步包括晶体管T67以及晶体管T68。晶体管T67的栅极接收第三控制信号，其源极电性耦接低参考电压VSS，而其漏极电性耦接第二节点A(n)。晶体管T68的栅极亦接收第三控制信号，其源极电性耦接低参考电压VSS，而其漏极电性耦接稳压控制单元360的输出端P(n)。此外，在本实施例中，第一控制信号为前二级移位寄存器SR(n-2)的控制信号产生电路所输出的前两级控制信号FWD_CON(n-2)，第二控制信号为后二级移位寄存器SR(n+2)的控制信号产生电路所输出的后两级控制信号FWD_CON(n+2)，而第三控制信号为本级移位寄存器SR(n)所对应的第一节点Q(n)上的电位。也就是说，本实施例亦以控制信号产生电路320所产生的对应的控制信号FWD_CON(n)来作为其它级移位寄存器中的稳压控制单元的控制信号，以保证整个电路的可靠性。

请参阅图6，其绘示为本发明第四实施例所揭示的移位寄存器的示意图。本实施例所揭示的移位寄存器SR(n)与图5所示的移位寄存器相似，其不同仅在于本实施例所揭示的移位寄存器SR(n)亦如图2所示的移位寄存器，进一步包括第二放电电路492。

请参阅图7，其绘示为本发明第五实施例所揭示的移位寄存器的示意图。本实施例所揭示的移位寄存器SR(n)与图2所示的移位寄存器相似，其不同在于本实施例所揭示的移位寄存器SR(n)以第一驱动电路530所输出的对应的启动脉冲信号FWD(n)作为控制信号，并利用第一稳压单元570中的晶体管T71及第二稳压单元580中的晶体管T81以稳定作为控制信号的第一驱动电路530所输出的对应的启动脉冲信号FWD(n)。即，本实施例所揭示的移位寄存器SR(n)并不包括图2所示的控制信号产生电路120。本实施例是以第一驱动电路530所输出的对应的启动脉冲信号FWD(n)即作为下一级移位寄存器SR(n+1)的启动信号，又作为其它级移位寄存器中某些电路的控制信号，例如以其后两级移位寄存器以及后三级移位寄存器所输出的FWD(n+2)以及FWD(n+3)作为本级移位寄存器中的第一放电电路591的控制信号。虽然，本实施例并不包括专门的控制信号产生电路，但是由于第一驱动电路530所输出的对应的启动脉冲信号FWD(n)仅仅作为下一级移位寄存器SR(n+1)的启动脉冲信号，其负载并不大。因此本实施例以第一驱动电路530所输出的对应的启动脉冲信号FWD(n)作为控制信号，亦不会产生波形的严重失真，从而保证整个移位寄存电路及平面显示器的正常工作。

综上所述，本发明所揭示的移位寄存电路中的每级移位寄存器专门设置控制信号产生电路以产生对应的控制信号，或者以稳压后的启动脉冲信号来作为控制信号，其仅仅作为其它级移位寄存器中某些电路的控制信号，而不需要驱动大负载，因此不会产生波形的严重失真，从而保证整个移位寄存电路及平面显示器的正常工作。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims

1.一种移位寄存电路，包括：

多级移位寄存器，每一级该多级移位寄存器分别包括：

上拉电路，用以对第一节点进行充电；

控制信号产生电路，电性耦接于该第一节点，并根据该第一节点的电位而于该控制信号产生电路的输出端输出对应的控制信号；以及

稳压电路，电性耦接该控制信号产生电路的输出端，以稳定该控制信号产生电路所产生的该对应的控制信号，其中，该对应的控制信号用于控制部分该多级移位寄存器中的部分电路。

2.根据权利要求1所述的移位寄存电路，其中每一级该多级移位寄存器分别进一步包括：

第一驱动电路，电性耦接于该第一节点，根据该第一节点的电位而于该第一驱动电路的输出端输出对应的启动脉冲信号；以及

第二驱动电路，电性耦接于该第一节点，根据该第一节点的电位而于该第二驱动电路的输出端输出对应的驱动脉冲信号。

3.根据权利要求2所述的移位寄存电路，其中该稳压电路包括：

稳压控制单元，输出对应于本级移位寄存器的对应的稳压控制信号；

第一稳压单元，电性耦接该稳压控制单元以接收该对应的稳压控制信号，根据该对应的稳压控制信号而决定是否对该控制信号产生电路的输出端进行放电；以及

第二稳压单元，接收前一级移位寄存器所对应的前一级稳压控制信号，根据该前一级稳压控制信号而决定是否对该控制信号产生电路的输出端进行放电。

4.根据权利要求3所述的移位寄存电路，其中该稳压控制单元包括：

第一晶体管，包括：

第一控制端，电性耦接第一参考信号及第二参考信号之一；

第一源极，电性耦接该第一控制端；以及

第二漏极；

第二晶体管，包括：

第二控制端，接收第一控制信号；

第三漏极，电性耦接该第二漏极于第二节点；以及

第四源极，电性耦接低参考电压；

第三晶体管，包括：

第三控制端，电性耦接该第二节点；

第五源极，电性耦接该第一控制端；以及

第六漏极；

第四晶体管，包括：

第四控制端，接收该第一控制信号；

第七漏极，电性耦接该第六漏极并作为该稳压控制单元的输出端；以及

第八源极，电性耦接该低参考电压；

第五晶体管，包括：

第五控制端，接收第二控制信号；

第九漏极，电性耦接该第二节点；以及

第十源极，电性耦接该低参考电压；以及

第六晶体管，其包括：

第六控制端，接收该第二控制信号；

第十一漏极，电性耦接该稳压控制单元的输出端；以及

第十二源极，电性耦接该低参考电压。

5.根据权利要求4所述的移位寄存电路，其中该第一稳压单元包括：

第七晶体管，包括：

第七控制端，电性耦接该稳压控制单元的输出端；

第十三漏极，电性耦接该控制信号产生电路的输出端；以及

第十四源极，电性耦接该低参考电压。

6.根据权利要求5所述的移位寄存电路，其中该第二稳压单元包括：

第八晶体管，包括：

第八控制端，接收该前一级移位寄存器所对应的该前一级稳压控制信号；

第十五漏极，电性耦接该控制信号产生电路的输出端；以及

第十六源极，电性耦接该低参考电压。

7.根据权利要求6所述的移位寄存电路，其中该第一稳压单元进一步包括：

第九晶体管，包括：

第九控制端，电性耦接该稳压控制单元的输出端；

第十七漏极，电性耦接该第一节点；以及

第十八源极，电性耦接该低参考电压；以及

第十晶体管，包括：

第十控制端，电性耦接该稳压控制单元的输出端；

第十九漏极，电性耦接该第二驱动电路的输出端；以及

第二十源极，电性耦接该低参考电压。

8.根据权利要求7所述的移位寄存电路，其中该第二稳压单元进一步包括：

第十一晶体管，包括：

第十一控制端，接收该前一级稳压控制信号；

第二十一漏极，电性耦接该第一节点；以及

第二十二源极，电性耦接该低参考电压；以及

第十二晶体管，包括：

第十二控制端，接收该前一级稳压控制信号；

第二十三漏极，电性耦接该第二驱动电路的输出端；以及

第二十四源极，电性耦接该低参考电压。

9.根据权利要求4所述的移位寄存电路，其中该第一控制信号为前一级移位寄存器所对应的前一级第一节点上的电位，而该第二控制信号为后一级移位寄存器所对应的后一级第一节点上的电位。

10.根据权利要求4所述的移位寄存电路，其中该稳压控制单元进一步包括：

第七晶体管，包括：

第七控制端，接收第三控制信号；

第十三漏极，电性耦接该第二节点；以及

第十四源极，电性耦接该低参考电压；以及

第八晶体管，包括：

第八控制端，接收该第三控制信号；

第十五漏极，电性耦接该稳压控制单元的输出端；以及

第十六源极，电性耦接该低参考电压。

11.根据权利要求10所述的移位寄存电路，其中该第一控制信号为前二级移位寄存器的控制信号产生电路所输出的前两级控制信号，该第二控制信号为后二级移位寄存器的控制信号产生电路所输出的后两级控制信号，而该第三控制信号为本级移位寄存器所对应的该第一节点上的电位。

12.根据权利要求3所述的移位寄存电路，其中每一级该多级移位寄存器分别进一步包括：

第一放电电路，电性耦接于该第一节点与该低参考电压之间以对该第一节点进行放电，且该第一放电电路包括：

第一放电晶体管，包括：

第一放电控制端，接收第一放电控制信号；

第一放电漏极，电性耦接该第一节点；以及

第二放电源极，电性耦接该低参考电压；以及

第二放电晶体管，包括：

第二放电控制端，接收第二放电控制信号；

第三放电漏极，电性耦接该第一节点；以及

第四放电源极，电性耦接该低参考电压；

其中，该第一放电控制信号为后二级移位寄存器所输出的后二级控制信号，而该第二放电控制信号为后三级移位寄存器所输出的后三级控制信号。

13.根据权利要求12所述的移位寄存电路，其中每一级该多级移位寄存器分别进一步包括：

第二放电电路，包括：

第三放电晶体管，包括：

第三放电控制端，接收第三放电控制信号；

第五放电漏极，电性耦接该第二驱动电路的输出端；以及

第六放电源极，电性耦接该低参考电压；

其中，该第三放电控制信号为后一级移位寄存器所输出的后一级控制信号。

14.根据权利要求2所述的移位寄存电路，其中该第一驱动电路包括第一驱动晶体管，该第一驱动晶体管包括：

第一驱动控制端，电性耦接该第一节点；

第一驱动源极，接收对应的时钟信号；以及

第二驱动漏极，作为该第一驱动电路的输出端。

15.根据权利要求14所述的移位寄存电路，其中该第二驱动电路包括第二驱动晶体管，该第二驱动晶体管包括：

第二驱动控制端，电性耦接该第一节点；

第三驱动源极，接收该对应的时钟信号；以及

第四驱动漏极，作为该第二驱动电路的输出端。

16.根据权利要求15所述的移位寄存电路，其中该控制信号产生电路包括一晶体管，该晶体管包括：

控制端，电性耦接该第一节点；

第一源极，接收该对应的时钟信号；以及

第二漏极，作为该控制信号产生电路的输出端。

17.根据权利要求1所述的移位寄存电路，其中该上拉电路包括上拉晶体管，该上拉晶体管包括：

控制端，接收前一级移位寄存器所输出的前一级启动脉冲信号；

第一源极，电性耦接至该控制端；以及

第二漏极，电性耦接该第一节点。

18.根据权利要求2所述的移位寄存电路，其中该第一驱动电路作为该控制信号产生电路，以该第一驱动电路所输出的该对应的启动脉冲信号作为该对应的控制信号。