CN102543027B - 电路结构及其显示装置 - Google Patents

Abstract

一种电路结构及其显示装置，该显示装置包括：液晶面板、板载闸极(gate in panel,GIP)电路、源极驱动器以及频率产生器。当该GIP电路的最后一级位移缓存器，其设置/重置(SET/STV)信号有异常电压时，容易因跳层烧毁，而在最后一级的闸级输出形成亮线。本发明的电路结构在该处加入晶体管组件，增强SET/STV信号处的抗异常电压能力，来解决上述的问题。

Description

电路结构及其显示装置

技术领域

本发明是关于一种电路结构，特别是关于一种具有并联晶体管的电路结构，适用于液晶显示面板。

背景技术

参阅第1a图，其为已知技术的板载闸极(gate in panel, GIP)电路的最后一级位移缓存器连接示意图，第1a图包括复数个位移缓存器(shift register)电性串联耦接。参阅第1b图，其为第1a图的等效电路图。如第1a图与第1b图所示，在已知技术中与位移缓存器信号的最后一级输出有关的信号，亦即是GE767 SET/GE769 STV信号的动作是配合CLK、CLKB以及RESET来进行传递。当电路有异常电压发生时，容易在GE767 SET/GE769 STV信号处的电路板板层间，因有许多贯孔集中于该处，容易产生电弧现象而烧毁。如此将使得位移缓存器的最后一条闸极线的输出GE768波形异常，如第2图所示，于显示装置50的最后一条闸极线52有微亮的情形发生。

参阅第1b图，其显示第1a图之位移缓存器的等效电路图。在第1b图中，虚线区域的GE767 SET和GE769 STV信号的线路系为以上述的贯孔跳层方式分布于电路板当中，当该处有异常电压出现时，容易造成跳层烧毁，使显示装置损坏。因此，若能改善电路板中该处的结构，使其避免烧毁，将有助于显示装置的制程良率的提升，并且可延长显示装置的寿命。

发明内容

本发明的目的在于提供一种电路结构，运用于显示装置的电路，可改善其异常输出，使其能达到消除异常电压所造成的电路烧毁情形，且可消除显示装置的亮线以改善图像质量。

为了达到上述目的，根据本发明的一特点是提供一种电路结构，其特征在于，至少包括：

一第一位移缓存器以及耦接该第一位移缓存器的一第二位移缓存器，该第一位移缓存器包括：

一第一晶体管，用于启动该第一位移缓存器，使该位移缓存器开始动作；

一第二晶体管，用于控制该第一位移缓存器的输出；

一第三晶体管，用于关闭该第一位移缓存器的输出；

一第四晶体管，用于清除该第一位移缓存器的输出，以确认该输出是否已正常关闭；

一第五晶体管，用于通知该第二位移缓存器开始动作；及

一第六晶体管，以与该第一晶体管并联，用于当该第一晶体管断路时，持续启动该第一位移缓存器，使该位移缓存器继续执行运作；以及

该第二位移缓存器包括：

一第七晶体管，用于启动该第二位移缓存器，使该第二位移缓存器开始动作；

一第八晶体管，用于控制该第二位移缓存器的输出；

一第九晶体管，用于关闭该第二位移缓存器的输出；

一第十晶体管，用于清除该第二位移缓存器的输出，确认输出是否已正常关闭；及

一第十一晶体管，以与该第十晶体管并联，该第十一晶体管接收一自设启动信号，用于清除该第二位移缓存器的输出，以确认该第二位移缓存器的输出是否已正常关闭。

本发明的另一特点是提供一种显示装置，其特征在于，包括：

一液晶面板，具有一画素数组，用以显示图像；

一GIP电路，具有复数闸极线，以与复数画素数组耦接，该GIP电路藉由产生复数扫瞄信号，以驱动该画素数组；

一源极驱动器，用以产生复数数据信号，当该画素数组接收该扫描信号时，该些数据信号输入至该画素数组；

一频率产生器，电性耦接至该GIP电路以及该源极驱动器，用以产生复数频率信号，以控制GIP电路以及该源极驱动器的时序；

该GIP电路还包括一第一位移缓存器以及耦接该第一位移缓存器的一第二位移缓存器，该第一位移缓存器包括：

一第一晶体管，用于启动该第一位移缓存器，使该位移缓存器开始动作；

一第二晶体管，用于控制该第一位移缓存器的输出；

一第三晶体管，用于关闭该第一位移缓存器的输出；

一第四晶体管，用于清除该第一位移缓存器的输出，以确认该输出是否已正常关闭；

一第五晶体管，用于通知该第二位移缓存器开始动作；及

一第六晶体管，以与该第一晶体管并联，用于当该第一晶体管断路时，持续启动该第一位移缓存器，使该位移缓存器继续执行运作；以及

该第二位移缓存器包括：

一第七晶体管，用于启动该第二位移缓存器，使该第二位移缓存器开始动作；

一第八晶体管，用于控制该第二位移缓存器的输出；

一第九晶体管，用于关闭该第二位移缓存器的输出；

一第十晶体管，用于清除该第二位移缓存器的输出，确认输出是否已正常关闭；及

一第十一晶体管，以与该第十晶体管并联，该第十一晶体管接收一自设启动信号，用于清除该第二位移缓存器的输出，以确认该第二位移缓存器的输出是否已正常关闭。

其中，该第六晶体管的该源极直接从一源极驱动器接出。

在本发明的第一实施例中，该GIP电路还包括第一位移缓存器以及耦接该第一位移缓存器之第二位移缓存器，该第一位移缓存器包括：第一晶体管用于启动该第一位移缓存器，使该位移缓存器开始动作；第二晶体管用于控制该第一位移缓存器的输出；第三晶体管用于关闭该第一位移缓存器的输出；第四晶体管用于清除该第一位移缓存器的输出，以确认该输出是否已正常关闭；第五晶体管用于通知该第二位移缓存器开始动作；及第六晶体管，以与该第一晶体管并联，用于当该第一晶体管断路时，持续启动该第一位移缓存器，使该位移缓存器继续执行运作。

该第二位移缓存器包括：第七晶体管用于启动第二位移缓存器，使该第二位移缓存器开始动作；第八晶体管用于控制该第二位移缓存器的输出；第九晶体管用于关闭该第二位移缓存器的输出；第十晶体管用于清除位移缓存器的输出，以确认输出是否已正常关闭；及第十一晶体管与该第十晶体管并联，该第十一晶体管接收一自设启动信号，用于清除该第二位移缓存器的输出，以确认该第二位移缓存器的输出是否已正常关闭。其中，第六晶体管的源极直接从源极驱动器接出。

依据本发明第二实施例的显示装置，第十晶体管与第十一晶体管并联第十二晶体管与第十三晶体管，用于清除位移缓存器的输出，确认输出是否已正常关闭。

第二位移缓存器之后耦接一第三位移缓存器。

第一晶体管并联一第六晶体管、第十晶体管并联第十一晶体管、第十二晶体管以及第十三晶体管，该第一晶体管的闸极、源极以及汲极分别与该第六晶体管的闸极、源极以及汲极连接，且该第一晶体管的闸极与源极连接，该第六晶体管的闸极与源极连接，该第十晶体管的源极与该第十一晶体管、第十二晶体管、第十三晶体管的源极连接并且耦接至该第二位移缓存器的输出端，该第十晶体管的汲极与该第十一晶体管、第十二晶体管的汲极、第十三晶体管连接并且耦接至地线，该第十一晶体管的闸极用以接收该自设启动信号，该第十二晶体管的闸极接至该第一位移缓存器的输出，该第十三晶体管的闸极接至该第三位移缓存器的输出。

依据本发明第二实施例的显示装置，第十二晶体管的闸极以及第十三晶体管的闸极直接从源极驱动器接出。

依据本发明第二实施例的显示装置，所使用的晶体管为双极性晶体管、场效晶体管或金氧半场效晶体管。

依据本发明第二实施例的显示装置，于第一位移缓存器的第一晶体管以及第二位移缓存器的第十晶体管处分别并联第六晶体管以及第十一晶体管。在第二实施例中，增加第十二晶体管、第十三晶体管，以改善该处的抗噪声效果，避免该处容易烧毁，使其能达到消除亮线，改善显示装置的质量。

本发明的优点：本发明能达到消除异常电压所造成的电路烧毁情形，且可消除显示装置的亮线以改善质量。

附图说明

图1a是显示已知技术中最后一级位移缓存器的输出电路示意图。

图1b是显示第1a图中最后一级位移缓存器之等效电路示意图。

图2是显示已知技术中显示装置于最后一级产生亮线的状态示意图。

图3a是显示本发明实施例中具有GIP的显示装置的示意图。

图3b是显示本发明的第一实施例的电路结构示意图。

图3c是显示本发明第3b图的波形示意图。

图4a是显示本发明的第二实施例的电路结构示意图。

图4b是显示本发明第4a图的波形示意图。

其中：T1、T2、T3、T4、T5

T6、T7、T8、T9、T10

T11、T12、T13                 晶体管

C  1、C2                       电容

CLKB/CLK(1)、CLKB/CLK(2)       噪声消除电路

1、2、3、4、5                  噪声消除电路接脚

8、50                          显示装置

10                            GIP显示面板

15                            闸极线

18                            源极线

28                            GIP电路

40                             源极驱动器

30                            频率产生器

45                            画素数组

52                            显示装置亮线

SR1、SR2                       位移缓存器。

具体实施方式

以下结合附图对本发明的技术方案进行详细说明。在此先行定义，不同图式中相同的组件符号系表示相同或相似的组件，以下所提及之附加图式的标识符号中，箭头向内代表外部流入的信号，箭头向外代表内部信号流出的目标，也就是所流到的目的地，在此使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

参阅图3a所示，其显示具有板载闸极(gate in panel, GIP)架构的液晶显示装置8，液晶显示装置8包括GIP显示面板10、GIP电路28、源极驱动器40以及频率产生器30。液晶显示装置8具有一画素数组45，而各画素是由与其耦接的闸极线15以及源极线18控制以显示画素的图像。画素数组45是包括769×2条闸极线GO1、GE1-GO769、GE769以及1536×m个画素所组成。闸极线15是由GIP电路28提供扫描信号，且源极线18系由源极驱动器40提供数据信号。频率产生器30电性耦接至GIP电路28以及源极驱动器40，用以产生相位相反的频率信号，以控制GIP电路28以及源极驱动器40的动作，以产生复数个驱动信号来驱动图像信号的数据。

由于本发明是采用GIP架构，GIP电路28直接制作于GIP显示面板上面，不用另外增加组件，如此可降低成本且简化制程。GIP电路28包括769×2个位移缓存器电性串联耦接，每一个位移缓存器是对应至画素数组45的其中一列。位移缓存器分成左、右两级，同一编号对应该编号的闸极输出线(如左768级位移缓存器的输出线GE768可于GIP显示面板10的最后一列画素产生图像)。该等位移缓存器从右1级、左1级串联耦接至右769级、左769级，而相位相反的频率CLK、CLKB以循环对应方式，输入于上述的位移缓存器中。每一个位移缓存器对应一闸极线输出GO1、GE1-GO768、GE768，而GO769、GE769两级的输出并没有作为画素的驱动而是直接输入GO768、GE768两级作为RESET动作，亦即是作为关闭GO768、GE768两级的输出之用。

参阅图3b所示，图3b是显示本发明的第一实施例的电路结构示意图。图中所示的电路结构为最后一级位移缓存器输出，亦即是与GE768动作相关的电路，包括：第一位移缓存器(左768级位移缓存器)的第一晶体管T1，用于启动第一位移缓存器的动作；第二晶体管T2，用于控制第一位移缓存器的输出GE768；第三晶体管T3，用于关闭第一位移缓存器的输出；第四晶体管T4，用于清除第一位移缓存器GE768的输出，使其电压准位降至相对低电压Vgl (约为-6V)；噪声消除电路(1)，用以消除第一位移缓存器的输出噪声；第五晶体管T5通知下一级位移缓存器，亦即是左769级位移缓存器开始动作；第七晶体管T7，用于启动第二位移缓存器(左769级位移缓存器)的动作；T8，用于控制第二位移缓存器的输出GE769；第九晶体管T9，用于关闭第八晶体管T8；第十晶体管T10，用于清除第二位移缓存器(左769级位移缓存器)的输出GE769，使其电压准位降至相对低电压Vgl；噪声消除电路(2)，用以消除第二位移缓存器的输出噪声。

在此需先行了解的是CLK与CLKB为相位相反的频率信号，L (Low)为相对低电位(例如是-6V)，H(High)为相对高电位(例如是24V)，L以及H即是数字电路中所已知的低电压准位以及高电压准位。接着，配合图3b以及图3c，将详述本发明的第一实施例的电路的动作流程。首先，以左767级位移缓存器的输出信号GE767促使第1晶体管T1导通，作为第一位移缓存器的SET信号，亦即是以GE767 SET信号通知第一位移缓存器必须开始动作；此时，CLKB为低准位(L)，第一位移缓存器的输出GE768尚未输出高准位(H)信号来点亮第一位移缓存器电性连接的一列画素。接着，CLKB为H时，Q point1电压因电容C1的关系，由原来的24V提升至56V，因此将使第二晶体管T2的汲极由-6V提升至24V。如此，将使第二晶体管T2导通而点亮第一位移缓存器电性连接的一列画素，且于同时经由第五晶体管T5的导通来通知第二位移缓存器图3a中(左769级位移缓存器之最后一级闸极线的输出)须开始动作，促使GE768 SET为H 而使第七晶体管T7导通。

如前所述，当下一频率CLK为H时，Q point2电压因电容C2的关系，由原来的24V提升至56V，因此将使第八晶体管T8的汲极由-6V提升至24V。此时，第二位移缓存器的输出GE769接至第一位移缓存器的第3晶体管T3与第四晶体管T4的闸极，促使第三晶体管T3与第四晶体管T4动作，关闭第一位移缓存器的输出GE768。在此同时，第二位移缓存器中的第九晶体管T9与第十晶体管T10的闸极将有一STV信号确认第二位移缓存器的输出GE769是否正常关闭。图3b所示的噪声消除电路(1)与噪声消除电路(2)，具有1、2、3、4、5接脚，其目的为Qpoint/位移缓存器输出端噪声的消除，此处与电路动作流程较无直接关系，其动作流程步骤在此省略。如上所述，于电路中若有任何一晶体管损坏将使第一位移缓存器的输出GE768异常，而使得最后一级位移缓存器，亦即是与第一位移缓存器电性连接的一列画素产生偏亮的情形，因此，若能加强电路的抗噪声能力，将能改善显示器的图像质量。

再参阅图3b，在实际中，第一晶体管T1以及第十晶体管T10布件的接脚多是利用贯孔在多层电路板间穿梭连接。贯孔的特性如同跳线一般，抗噪声的能力较弱，当噪声产生时，容易产生电弧而烧毁晶体管组件。本发明的第一实施例，即是于该处并联一相同的晶体管组件，使得当该处晶体管组件烧毁时仍然有另一晶体管组件替代，使其电路仍然能够正常动作，不会因晶体管组件的烧毁而输出异常。

如图3b所示，于第一晶体管T1处并联另一第六晶体管T6，且于第十晶体管T10处并联另一第十一晶体管T11，如此将可替代第一晶体管T1与第十晶体管T10的工作，当第一晶体管T1或第十晶体管T10烧毁时第六晶体管T6或第十一晶体管T11仍然可以正常运作。其中，第十一晶体管T11的闸极接至一自设的清除信号Vreset，其作用与STV信号具有相同的作用，为确认第二位移缓存器的输出GE769是否正常关闭。

在此应注意的是，由于第一晶体管T1以及第十晶体管T10布件的接脚多是利用贯孔在多层电路板间穿梭连接，容易烧毁，因此，另外加入的第六晶体管T6以及第十一晶体管T11的接脚信号将从源极驱动器直接连接，而不经贯孔在多层电路板间穿梭连接，如此将避免该处容易烧毁。参阅图3c所示，图3c的V reset为H时，第二位移缓存器的输出GE769为L，亦即是正常关闭。

参阅图4a所示，图4a是显示本发明的第二实施例的电路结构示意图。由于其他详细说明与前述实施例相同，为避免重复，在此省略。第二实施例沿用第一实施例的电路，不同之处在于电路图必需多串一级第三位移缓存器(其功能与前述之第二位移缓存器相同，为避免重复，在此省略图示)且于第十晶体管T10以及第十一晶体管T11处并联另外两个晶体管，即是第十二晶体管T12以及第十三晶体管T13，而第十二晶体管T12的闸极接脚连接至第一位移缓存器的输出GE768，第十三晶体管T13的闸极接脚连接至第三位移缓存器的输出GE770。利用第十二晶体管T12以及第十三晶体管T13的加入，重复清除第二位移缓存器的输出，以加强确认GE769的输出是否正常关闭。若当第十晶体管T10或第十一晶体管T11烧毁时，亦可取代烧毁的组件使电路正常运作。另外加入的第十二晶体管T12以及第十三晶体管T13的闸极接脚信号亦是从源极驱动器直接连接，而不使用贯孔在多层电路板间穿梭连接，如此将可避免该处容易烧毁。其中该第十晶体管、该第十一晶体管、该第十二晶体管与该第十三晶体管并联，用于清除第二位移缓存器的输出，确认输出是否已正常关闭。

参阅图4b所示，图4b于第一位移缓存器的输出GE768为H时，先对第二位移缓存器的输出GE769确认一次该输出是否正常关闭，于第三位移缓存器的输出GE770为H时，再对第二位移缓存器的输出GE769确认一次该输出是否正常关闭，如此双重确认，可取代第十晶体管T10以及第十一晶体管T11原有的功能。

如上所述，所使用的晶体管为双极性晶体管、场效晶体管或金氧半场效晶体管，且利用上述两实施例的改善方式，可改善其异常输出，使其能达到消除异常电压所造成的电路烧毁情形，且可消除显示装置的亮线以改善质量。

综上所述，虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (2)

1.一种电路结构，其特征在于，至少包括：

一第一位移缓存器以及耦接该第一位移缓存器的一第二位移缓存器，该第一位移缓存器包括：

一第一晶体管，用于启动该第一位移缓存器，使该位移缓存器开始动作；

一第二晶体管，用于控制该第一位移缓存器的输出；

一第三晶体管，用于关闭该第一位移缓存器的输出；

一第四晶体管，用于清除该第一位移缓存器的输出，以确认该输出是否已正常关闭；

一第五晶体管，用于通知该第二位移缓存器开始动作；及

一第六晶体管，以与该第一晶体管并联，用于当该第一晶体管断路时，持续启动该第一位移缓存器，使该位移缓存器继续执行运作；以及

该第二位移缓存器包括：

一第七晶体管，用于启动该第二位移缓存器，使该第二位移缓存器开始动作；

一第八晶体管，用于控制该第二位移缓存器的输出；

一第九晶体管，用于关闭该第二位移缓存器的输出；

一第十晶体管，用于清除该第二位移缓存器的输出，确认输出是否已正常关闭；及

一第十一晶体管，以与该第十晶体管并联，该第十一晶体管接收一自设启动信号，用于清除该第二位移缓存器的输出，以确认该第二位移缓存器的输出是否已正常关闭；

其中该第十晶体管并联该第十一晶体管，该第一晶体管的一闸极、一源极以及一汲极分别与该第六晶体管的一闸极、一源极以及一汲极连接，且该第一晶体管的该闸极与该源极连接，该第六晶体管的该闸极与该源极连接，该第十晶体管的一源极与该第十一晶体管的一源极连接并且耦接至该第二位移缓存器的输出端，该第十晶体管的一汲极与该第十一晶体管的一汲极连接并且耦接至地线，该第十一晶体管的一闸极用以接收该自设启动信号；

还包括一噪声消除电路，用以消除该第一位移缓存器以及该第二位移缓存器的输出的噪声；

其中所使用的该第一晶体管至该第十一晶体管为双极性晶体管、场效晶体管或金氧半场效晶体管。

2.一种显示装置，其特征在于，包括：

一液晶面板，具有一画素数组，用以显示图像；

一GIP电路，具有复数闸极线，以与复数画素数组耦接，该GIP电路藉由产生复数扫描信号，以驱动该画素数组；

一源极驱动器，用以产生复数数据信号，当该画素数组接收该扫描信号时，该些数据信号输入至该画素数组；

一频率产生器，电性耦接至该GIP电路以及该源极驱动器，用以产生复数频率信号，以控制GIP电路以及该源极驱动器的时序；

该GIP电路还包括一第一位移缓存器以及耦接该第一位移缓存器的一第二位移缓存器，该第一位移缓存器包括：

一第一晶体管，用于启动该第一位移缓存器，使该位移缓存器开始动作；

一第二晶体管，用于控制该第一位移缓存器的输出；

一第三晶体管，用于关闭该第一位移缓存器的输出；

一第四晶体管，用于清除该第一位移缓存器的输出，以确认该输出是否已正常关闭；

一第五晶体管，用于通知该第二位移缓存器开始动作；及

一第六晶体管，以与该第一晶体管并联，用于当该第一晶体管断路时，持续启动该第一位移缓存器，使该位移缓存器继续执行运作；以及

该第二位移缓存器包括：

一第七晶体管，用于启动该第二位移缓存器，使该第二位移缓存器开始动作；

一第八晶体管，用于控制该第二位移缓存器的输出；

一第九晶体管，用于关闭该第二位移缓存器的输出；

一第十晶体管，用于清除该第二位移缓存器的输出，确认输出是否已正常关闭；及

一第十一晶体管，以与该第十晶体管并联，该第十一晶体管接收一自设启动信号，用于清除该第二位移缓存器的输出，以确认该第二位移缓存器的输出是否已正常关闭；

 其中，该第六晶体管的该源极直接从一源极驱动器接出；

其中该第十晶体管、该第十一晶体管、第十二晶体管与第十三晶体管并联，用于清除第二位移缓存器的输出，确认输出是否已正常关闭；

其中于该第二位移缓存器之后耦接一第三位移缓存器；

其中于该第一晶体管并联一第六晶体管、该第十晶体管并联该第十一晶体管、一第十二晶体管以及一第十三晶体管，该第一晶体管的一闸极、一源极以及一汲极分别与该第六晶体管的一闸极、一源极以及一汲极连接，且该第一晶体管的该闸极与该源极连接，该第六晶体管的该闸极与该源极连接，该第十晶体管的一源极与该第十一晶体管、该第十二晶体管、该第十三晶体管的一源极连接并且耦接至该第二位移缓存器的输出端，该第十晶体管的一汲极与该第十一晶体管、该第十二晶体管的一汲极、该第十三晶体管连接并且耦接至地线，该第十一晶体管的一闸极用以接收该自设启动信号，该第十二晶体管的一闸极接至该第一位移缓存器的输出，该第十三晶体管的一闸极接至该第三位移缓存器的输出；

其中所使用的该第一晶体管至该第十三晶体管为双极性晶体管、场效晶体管或金氧半场效晶体管。