WO2018179859A1 - 半導体ウェハ容器 - Google Patents

半導体ウェハ容器 Download PDF

Info

Publication number
WO2018179859A1
WO2018179859A1 PCT/JP2018/004019 JP2018004019W WO2018179859A1 WO 2018179859 A1 WO2018179859 A1 WO 2018179859A1 JP 2018004019 W JP2018004019 W JP 2018004019W WO 2018179859 A1 WO2018179859 A1 WO 2018179859A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
outer shell
wafer
container
contact
Prior art date
Application number
PCT/JP2018/004019
Other languages
English (en)
French (fr)
Inventor
正敬 西島
廣瀬　賢一
クリスティー ジェームス
Original Assignee
アキレス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アキレス株式会社 filed Critical アキレス株式会社
Priority to SG11201909027S priority Critical patent/SG11201909027SA/en
Priority to CN201880022482.7A priority patent/CN110582843B/zh
Priority to US16/498,450 priority patent/US11121013B2/en
Publication of WO2018179859A1 publication Critical patent/WO2018179859A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67353—Closed carriers specially adapted for a single substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B65D85/30—Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67369—Closed carriers characterised by shock absorbing elements, e.g. retainers or cushions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier

Definitions

  • the present invention relates to a semiconductor wafer container formed by superposing two substantially flat and identically shaped outer shells in the vertical direction and capable of accommodating the upper and lower surfaces of the wafer in a substantially non-contact manner.
  • a coin stack type (horizontal) transport container for stacking multiple wafers and a vertical transport container for forming a plurality of support grooves for vertically supporting the peripheral edge of the wafer Is commonly used.
  • a coin stack type (horizontal) transport container for stacking multiple wafers and a vertical transport container for forming a plurality of support grooves for vertically supporting the peripheral edge of the wafer Is commonly used.
  • individual containers that contain only one wafer in order to meet the specifications and required performance of various end products and to produce in small lots) Single sipper is often used.
  • Patent Document 1 As an individual container for a wafer used for such a purpose, one designed so as not to distinguish the bottom and the lid has been proposed (see, for example, Patent Document 1).
  • a pair of outer shells are used separately for a bottom portion and a lid portion, and a semiconductor wafer is held between a pair of sheets with the openings of the pair of outer shells facing each other. It is a container.
  • a shock absorbing space is formed by providing an inner rising portion that forms a housing space for a wafer inside and an outer rising portion of a container around it on the plate surface of the outer shell. Is said to be protected from impact on the container.
  • the container described in Patent Document 1 is only focused on protecting the wafer from external impact, care of the wafer surface to be stored is insufficient.
  • the container described in the document is The configuration in which the wafer is protected by being sandwiched between interlayer papers cannot be applied to cover the surface of the image sensor surface or the surface of the wafer having a 3DS-IC structure. Since the surface of these wafers has a very delicate structure due to the formation of micro bumps and the exposure of TSV terminals, contact with members is avoided during storage and transportation to prevent contamination and scratches. There must be. The members that come into direct contact with the wafer (interlayer paper and the container itself) rub the wafer, causing damage due to scratches and cracks, dust generation, and contamination of the wafer by chemical components.
  • the vertical container has a problem of storage space and transportation cost because the container volume becomes large, and there is a problem that the thinned wafer is damaged due to its holding power.
  • the present invention is formed by overlapping two substantially flat and identically shaped outer shells in the vertical direction which can accommodate the upper and lower surfaces of the wafer in a substantially non-contact manner, which can solve the above problems.
  • An object is to provide a semiconductor wafer container.
  • the inventors of the present invention have a semiconductor wafer container for storing one semiconductor wafer by stacking two substantially flat outer shells having the same shape in the vertical direction.
  • An inclined surface is formed on the upper surface of the outer shell constituting the container to be in line contact with the outer peripheral edge of the semiconductor wafer from the lower side, and the lower surface of the outer shell is in surface contact with the outer peripheral edge of the semiconductor wafer from the upper side.
  • a wafer contact surface is formed, and a shallow gap that can accommodate the upper half or lower half of the wafer is formed in the center of each of the upper and lower surfaces of the outer shell, and the two outer shells are overlapped in the vertical direction.
  • the semiconductor wafer container moves the two outer shells up and down.
  • the semiconductor wafers were stacked in the direction
  • the semiconductor wafer can be accommodated in a substantially non-contact manner on the upper and lower surfaces, so that contamination and scratching during storage and transportation can be prevented even in a semiconductor wafer having circuits formed on both sides, The inventors have found that dust can be prevented from entering and adhering to the present invention and completed the present invention.
  • a semiconductor wafer container for storing one semiconductor wafer by stacking two substantially flat and identically shaped outer shells in the vertical direction
  • the outer shell has a wafer holding means and an outer wall forming means in addition to its main body
  • the wafer holding means is for receiving and holding the upper and lower surfaces of the wafer in a substantially non-contact manner, and is formed on the upper surface of the outer shell that is in line contact with the outer periphery of the semiconductor wafer from the lower side.
  • the outer wall forming means is formed on the outer peripheral edge of the lower surface of the outer shell so as to form a closed outer wall on the outer side of the stored semiconductor wafer when the two outer shells are stacked in the vertical direction and the semiconductor wafer is stored.
  • the outer shell further includes positioning means, and the positioning means has a boss and a boss hole that can be engaged with each other in a line-symmetrical position with respect to a line passing through the center of the outer shell on the surface of the outer shell.
  • container [3]
  • the semiconductor wafer container has an outer shape that is symmetrical with respect to the wafer accommodated in the container when the two outer shells are stacked in the vertical direction and the upper outer shell is turned upside down.
  • the upper and lower surfaces of the wafer can be accommodated in a substantially non-contact manner, and thereby, even in a semiconductor wafer in which circuits are formed on both surfaces, contamination and scratching during storage and transportation can be prevented, and
  • a semiconductor wafer container formed by superimposing two substantially flat outer shells having the same shape in the vertical direction, which can prevent entry and adhesion of dust and dirt.
  • the semiconductor wafer container of the present invention stores the surface of a semiconductor wafer having a very delicate structure such as the formation of micro bumps or the exposure of TSV terminals, such as a cover glass on the surface of an image sensor or the surface of a wafer having a 3DS-IC structure. And can be advantageously used because it can be protected during transportation.
  • the semiconductor wafer container of the present invention has a boss and a boss hole as positioning means, and the boss and the boss hole are respectively provided on the upper and lower surfaces of the outer shell and the upper outer shell. Are arranged so that the bosses of one outer shell can engage with the boss holes of the other outer shell.
  • the boss of one outer shell is engaged with the boss hole of the other outer shell only by moving the upper outer shell upside down and overlapping without moving the wafer directly from the container.
  • the circuit forming surfaces formed on both the front and back surfaces of the wafer can be observed.
  • the above-described semiconductor wafer container makes it possible to carry out inspection and observation of the front and back surfaces of the wafer by handling the container itself in an automated facility while always ensuring a non-contact state.
  • FIG. 1 is an external view of an outer shell constituting a semiconductor wafer container of the present invention, wherein 1-A shows a top view, 1-B shows a bottom view, and 1-C shows a partially enlarged view of the bottom view.
  • the assembly drawing of the semiconductor wafer container of this invention at the time of accommodating a semiconductor wafer by superimposing two outer shells on an up-down direction is shown.
  • FIGS. 3A and 3B are partial end views of the semiconductor wafer container of the present invention, in which 3-A shows an end face shape when cut along AA ′ shown in FIG. 2, and 3-B shows B--shown in FIG.
  • FIG. 5 is a partial end view of the semiconductor wafer container of the present invention when the upper outer shell is turned upside down and stacked to store a semiconductor wafer, and 5-A is cut along DD ′ shown in FIG. 5B shows the end face shape when cut by EE ′ shown in FIG. 4, and 5-C shows the end face shape when cut by FF ′ shown in FIG. The end face shape is shown.
  • FIG. 6 is a partial end view of the semiconductor wafer container according to the present invention, in which 6-A shows an end face shape when one outer shell is cut along GG ′, and 6-B is a 2 6C shows an end face shape when one outer shell is cut by GG ′, and 6-C shows an end face when two outer shells which are overlapped by inverting the upper outer shell are cut by GG ′. Show shape.
  • FIG. 7A is a view for explaining an engagement state when the boss and the boss hole in the semiconductor wafer container of the present invention are engaged, and 7-A is a boss and boss hole when two outer shells are superposed in the vertical direction. 7-B shows the engagement state between the boss and the boss hole when the upper outer shell is turned upside down and overlapped.
  • the present invention is a semiconductor wafer container for storing one semiconductor wafer by stacking two substantially flat and identically shaped outer shells in the vertical direction,
  • the outer shell has a wafer holding means and an outer wall forming means in addition to its main body,
  • the wafer holding means is for receiving and holding the upper and lower surfaces of the wafer in a substantially non-contact manner, and is formed on the upper surface of the outer shell that is in line contact with the outer periphery of the semiconductor wafer from the lower side.
  • the outer wall forming means is formed on the outer peripheral edge of the lower surface of the outer shell so as to form a closed outer wall on the outer side of the stored semiconductor wafer when the two outer shells are stacked in the vertical direction and the semiconductor wafer is stored.
  • the present invention relates to a semiconductor wafer container having a hanging part to be formed.
  • the outer shell constituting the semiconductor wafer container of the present invention can be manufactured by integrally molding a thermoplastic resin by injection molding, vacuum forming, pressure forming or the like.
  • the thermoplastic resin include polypropylene resin, polystyrene resin, ABS resin, polycarbonate resin, polyacetal resin, polyphenylene ether resin, polyether nitrile resin, polyphenylene sulfide resin, polyphthalamide resin, Examples include polyarylate resins, polysulfone resins, polyether sulfone resins, polyetherimide resins, liquid crystal polymer resins, and polyether ether ketone resins, and polypropylene resins and polycarbonate resins are preferable.
  • the outer shell constituting the semiconductor wafer container of the present invention is formed of a conductive (antistatic) thermoplastic resin that is provided with a countermeasure against static electricity.
  • the conductive thermoplastic resin include a thermoplastic resin to which a conductive filler is added, a thermoplastic resin subjected to a polymer alloy treatment, and the like.
  • the conductive filler include carbon black, graphite carbon, graphite, carbon fiber, metal powder, metal fiber, metal oxide powder, metal-coated inorganic fine powder, organic fine powder and fiber. Covering the surface with a conductive polymer such as polypyrrole or polyaniline is advantageous in terms of antistatic properties and transparency.
  • the size of the semiconductor wafer that can be accommodated by the semiconductor wafer container of the present invention is not particularly limited, and examples thereof include nominal sizes of 5 inches, 6 inches, 8 inches, and 12 inches, and the semiconductor wafer container of the present invention. Is formed in a size corresponding to the size of the semiconductor wafer.
  • FIG. 1 shows an external view of an outer shell constituting a semiconductor wafer container of the present invention.
  • the upper surface of the outer shell 2 is substantially square, and the inclined surface 3 that comes into contact with the outer peripheral edge of the semiconductor wafer from the lower side by line contact is equidistant from the surface. 4, and a raised portion 13 is formed at the center of the outer shell 2, and a rib-like protrusion 12 extends from the raised portion 13 to the periphery of the outer shell 2.
  • bosses 5 and boss holes 6 are formed at the four corners of the upper surface of the outer shell 2.
  • the lower surface of the outer shell 2 is also substantially square, and the outer wall of the semiconductor wafer container is formed on this surface when the two outer shells 2 are overlapped in the vertical direction.
  • a hanging portion 16 to be formed, a radial rib-like protrusion 14 and a concentric rib-like protrusion 15 are formed, and bosses 7 and boss holes 8 are formed at four corners of the lower surface of the outer shell 2.
  • a wafer contact surface 4 is formed on the lower surface of the outer shell 2 to come into contact with the outer periphery of the semiconductor wafer from the upper side by surface contact.
  • FIG. 2 shows an assembly drawing of the semiconductor wafer container of the present invention when the two outer shells 2 are stacked in the vertical direction to accommodate the semiconductor wafer 9.
  • the semiconductor wafer container of the present invention accommodates the semiconductor wafer 9 by overlapping the two outer shells 2 in the vertical direction with the semiconductor wafer 9 in between.
  • the end face shape when cut along AA ′ shown in FIG. 2 is shown as 3-A in FIG.
  • the semiconductor wafer 9 is in contact with the outer peripheral edge of the semiconductor wafer 9 by line contact from the lower side, and is in contact with the outer peripheral edge of the semiconductor wafer 9 by surface contact from the upper side.
  • a shallow gap 10 that can accommodate the upper half of the semiconductor wafer 9 and a shallow gap 11 that can accommodate the lower half of the semiconductor wafer 9 are formed.
  • the upper and lower surfaces of the semiconductor wafer 9 are accommodated in a substantially non-contact manner and are fixedly held.
  • the outer peripheral edge of the semiconductor wafer 9 is in contact with the wafer contact surface 4 by surface contact from above, and the outside of the semiconductor wafer on the wafer contact surface 4
  • the contact width a with the peripheral edge is preferably in the range of 0.5 mm to 1.5 mm.
  • the distance b between the upper outer shell 2 and the semiconductor wafer 9 in the shallow gap 10 that can accommodate the upper half of the semiconductor wafer 9 is preferably in the range of 1.0 mm to 2.0 mm. .
  • the distance c between the lower outer shell 2 and the semiconductor wafer 9 in the shallow gap 11 that can accommodate the lower half of the wafer is preferably in the range of 4.0 mm to 5.0 mm,
  • the distance at the portion where the portion 13 is formed is preferably in the range of 2.0 mm to 3.0 mm.
  • a hanging portion 16 is formed on the outer peripheral edge of the lower surface of the outer shell 2 to form an outer wall closed outside the semiconductor wafer accommodated when the two outer shells are overlapped in the vertical direction.
  • the end face shape when cut along BB 'shown in FIG. 2 is shown as 3-B in FIG.
  • an inclined surface 3 is formed at the cutting position indicated by BB ′ so as to come into line contact with the outer peripheral edge of the semiconductor wafer 9 from below.
  • the wafer contact surface 4 that is in surface contact with the outer peripheral edge of the semiconductor wafer 9 from the upper side is not formed.
  • the end face shape when cut along CC ′ shown in FIG. 2 is shown as 3-C in FIG.
  • a wafer contact surface 4 that is in surface contact with the outer peripheral edge of the semiconductor wafer 9 from above is formed at the cutting position indicated by CC ′.
  • the inclined surface 3 that is in line contact with the outer peripheral edge of the semiconductor wafer 9 from the lower side is not formed.
  • the inclined surface 3 and the wafer contact surface 4 are not formed over the entire outer peripheral edge of the semiconductor wafer 9. Exists.
  • Such a defective portion can be an insertion port of an arm of an automatic transfer device or a gripping port of handling by an operator when the semiconductor wafer 9 is taken in and out of the container.
  • the semiconductor wafer container of the present invention has a boss and a boss hole as positioning means, and the boss and the boss hole are respectively overlapped on the upper and lower surfaces of the outer shell and the upper outer shell is turned upside down. Then, the boss of one outer shell can be provided in an arrangement capable of engaging with the boss hole of the other outer shell.
  • FIG. 4 shows an assembly drawing of the semiconductor wafer container of the present invention when the upper outer shell of the two outer shells is turned upside down and stacked in the vertical direction to store the semiconductor wafer.
  • the semiconductor wafer 9 is sandwiched and accommodated between an upper outer shell 2 that is turned upside down and a lower outer shell 2 that is not turned upside down.
  • the end face shape when cut along DD ′ shown in FIG. 4 is shown as 5-A in FIG.
  • the semiconductor wafer 9 is sandwiched between an inclined surface 3 formed on the lower outer shell 2 and an inclined surface 3 formed on the upper outer shell 2, thereby Both sides of the semiconductor wafer 9 are fixed by line contact with the inclined surface 3.
  • a shallow bottom gap 11 is formed above and below the semiconductor wafer 9.
  • the circuit formation surface formed in the front and back both surfaces of the semiconductor wafer 9 can be observed.
  • the holding and fixing of the semiconductor wafer 9 according to the above is performed by carrying out part of the outer edge portions of both surfaces of the semiconductor wafer 9 only by line contact with the inclined surface 3, and therefore, it is assumed that the semiconductor wafer 9 is transported. If you do, it's not always enough.
  • the hanging part 16 formed on the outer peripheral edge of the lower surface of the outer shell 2 does not form an outer wall.
  • the end face shape when cut by EE ′ shown in FIG. 4 is shown as 5-B in FIG.
  • the end face shape at the cutting position indicated by EE ′ is the same as the end face shape at the cutting position indicated by EE ′.
  • the end face shape when cut by FF ′ shown in FIG. 4 is shown as 5-C in FIG.
  • the cutting position indicated by FF ′ is in contact with both the upper and lower outer shells 2 by line contact with the outer peripheral edge of the semiconductor wafer 9.
  • the inclined surface 3 is not formed.
  • the superposition shown in FIG. 4 makes it possible to carry out inspection and observation of the front and back surfaces of the wafer by handling the container itself in an automated facility while always ensuring a non-contact state. Note that the superposition is not configured to sufficiently avoid damage due to scratches or cracks, assuming that the semiconductor wafer 9 is transported.
  • a boss and a boss hole which can be engaged with each other are in a line-symmetrical position with respect to a line passing through the center of the outer shell on the surface of the outer shell, and the two outer shells are vertically moved.
  • 6 is a partial end face view of the outer shell constituting the semiconductor wafer container of the present invention, and shows the end face shape when cut at the position of GG ′ where the boss 5 and the boss hole 6 exist.
  • 6A shows an end face shape when one outer shell 2 is cut by GG ′
  • 6-B shows two outer shells 2 superposed in the vertical direction as G- An end face shape when cut by G ′ is shown
  • 6 -C shows an end face shape when two outer shells 2 which are obtained by overlapping the upper outer shells upside down are cut by GG ′.
  • a boss hole 8 is formed on the back side of the part where the boss 5 is formed, and a boss 7 is formed on the back side of the part where the boss hole 6 is formed.
  • the engagement state when the two outer shells 2 are overlapped in the vertical direction shown in 6-B will be described with reference to 7-A in FIG. That is, as shown in 7-A, when the two outer shells 2 are vertically stacked in the same direction, the boss hole 8 of the upper outer shell 2 is engaged with the boss 5 of the lower outer shell 2, Positioning is performed by this. Also, the engagement state shown in 6-C when only the upper outer shell 2 of the two outer shells 2 is turned upside down and overlapped in the vertical direction is explained by 7-B in FIG.
  • the semiconductor wafer container of the present invention preferably includes a fastener that joins the two outer shells so that the two outer shells are not separated during transportation, and can be easily removed after transportation.
  • the fastener is not particularly limited as long as the above object is achieved.
  • the wafer container according to the present invention has the above-described configuration, so that the upper and lower surfaces of the wafer can be accommodated in a substantially non-contact manner, so that even a semiconductor wafer having circuits formed on both sides can be stored and transported.
  • a semiconductor wafer container formed by stacking two substantially flat outer shells of the same shape in the vertical direction that can prevent contamination and scratches at the time, and prevent intrusion and adhesion of dust and dirt Is done.
  • the semiconductor wafer container of the present invention stores the surface of a semiconductor wafer having a very delicate structure such as the formation of micro bumps or the exposure of TSV terminals, such as a cover glass on the surface of an image sensor or the surface of a wafer having a 3DS-IC structure. And can be advantageously used because it can be protected during transportation.
  • the semiconductor wafer container of the present invention has a circuit forming surface formed on both the front and back surfaces of the wafer by accommodating the semiconductor wafer by inverting and stacking only the upper outer shell of the two outer shells. It has the feature that it can be observed.
  • the semiconductor wafer container of the present invention is one in which two identically shaped outer shells are stacked one above the other in the same direction, the containers can be stacked, and by using this, A plurality of semiconductor wafers can be stored and transported simultaneously.
  • Example 1 A transparent outer shell having the appearance shown in FIG. 1 was formed by injection molding using pellets of antistatic plastics obtained by adding 15 parts by weight of an antistatic agent to 100 parts by weight of a polycarbonate resin.
  • the outer shell has a substantially square plate shape with a side of 32 cm and can accommodate a semiconductor wafer having a diameter of 300 mm, and has a thickness of 2 mm over the entire surface (so that no distortion occurs on the plate surface).
  • rib-shaped ridges 12 width 2 mm height (thickness) 2 mm
  • ridges 13 disk-shaped ridges having a height (thickness) 2 mm and a diameter of 21 cm
  • radial rib-shaped ridges 14 width 2 mm) Height (thickness) 2 mm
  • concentric rib-shaped protrusions 15 width 2 mm height (thickness) 2 mm and the like are formed.
  • the contact width a with the outer peripheral edge of the semiconductor wafer on the wafer contact surface 4 is 1.0 mm on average
  • the distance b between the upper outer shell and the semiconductor wafer in the shallow bottom gap 10 that can accommodate the upper half of the semiconductor wafer is 1.5 mm
  • the distance c between the lower outer shell and the semiconductor wafer was 4.0 mm
  • the distance at the portion where the raised portion 13 was formed was 2.0 mm.
  • the obtained container is transparent and can see through the wafer storage situation, has sufficient strength to withstand as a wafer storage container in the vertical and horizontal directions, has a dustproof effect, and does not twist even after long-term use. Hardly occurred.
  • the container can be stably stacked even when two or more stages are stacked, and the internal wafer was not damaged when a slight impact was applied to the corner of the container during handling. .
  • the semiconductor wafer is maintained in a non-contact state. Inspection and observation of the front and back sides of the wafer could be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

【課題】半導体ウェハ容器を提供する。 【解決手段】２つの略平面で且つ同一形状の外殻を上下方向で重ね合せて１枚の半導体ウェハを収納する半導体ウェハ容器であって、　前記外殻は、その本体の他、ウェハ保持手段及び外壁形成手段を有し、　前記ウェハ保持手段は、ウェハの上下面を実質的に非接触で収容し、固定保持するためのものであり、半導体ウェハの外周縁と下側から線接触にて接触する外殻の上面に形成される傾斜面と、半導体ウェハの外周縁と上側から面接触にて接触する外殻の下面に形成されるウェハ接触面と、外殻の上下両面の夫々中央部に形成されるウェハの上半分又は下半分を収容し得る底浅の空隙部とを有してなり、　前記外壁形成手段は、２つの外殻を上下方向で重ね合せて半導体ウェハを収納したときに、収容された半導体ウェハの外側に閉じられた外壁を形成するように外殻の下面の外周縁に形成される垂下り部を有してなる、半導体ウェハ容器。

Description

半導体ウェハ容器
　本発明は、ウェハの上下面を実質的に非接触で収容することができる、２つの略平面で且つ同一形状の外殻を上下方向で重ね合せることにより形成される半導体ウェハ容器に関する。
　半導体ウェハをテスト・パッケージング等の工程へ輸送する際、複数枚のウェハを積み重ねるコインスタック式（横置き）搬送容器とウェハの周縁部を縦に支持する支持溝を複数形成する縦置き搬送容器が一般的に使用されている。
　ただ、半導体ウェハの開発及びその立上げ時の製造においては、様々な最終製品の仕様や要求性能に対応するためや少量ロットでの生産になるため、そのウェハを一枚かぎり収納する個別容器（シングルシッパー）が使用される場合が多い。
　このような目的に使用されるウェハの個別容器として、底部と蓋部を区別する必要が無いように設計されたものが提案されている（例えば、特許文献１参照。）。
　特許文献１に記載の個別容器は、一対の外殻を底部と蓋部とに使い分け、該一対の外殻の開口を互いに向き合わせた状態で、半導体ウエハを対のシート間に挟んで収納する容器である。
　特許文献１の明細書には、外殻の板面に、内部にウェハの収納空間を形成する内側立上り部とその周囲に容器の外側立上り部を設けて衝撃吸収用の空間を形成させ、ウェハを容器に加わる衝撃から保護すると述べられている。
再表２００４／０８７５３５公報
　特許文献１に記載の容器は、外部衝撃からのウェハ保護に着眼点を置いているだけであるため収納するウェハ表面のケアが不十分であり、具体的には、該文献に記載の容器が採用する、層間紙で挟み込んでウェハを保護するという構成では、イメージセンサー表面のカバーガラスや３ＤＳ－ＩＣ構造を持つウェハの表面保護には対応することができない。それらのウェハ表面はマイクロバンプの形成やＴＳＶ端子の露出等で非常に繊細な構造を有していることからも、保管や搬送時においては汚染やキズ付着防止のため部材との接触を回避しなければならない。
　ウェハと直接接触する部材（層間紙や容器自体）がウェハを擦り、キズやワレ等による破損、発塵、そして化学成分によるウェハへの汚染が問題視されていることからも、非接触状態でウェハを保持しなければならず、量産工程で使用されている複数枚の収納が可能な縦置き容器を使用せざるを得ない状況もある。しかし、その縦置き容器においては、容器体積が大きくなってしまう関係から、保管スペースや輸送コストの問題、そして薄化ウェハではその保持力から破損する課題もある。
　本発明は、上記の問題を解決し得る、ウェハの上下面を実質的に非接触で収容することができる、２つの略平面で且つ同一形状の外殻を上下方向で重ね合せることにより形成される半導体ウェハ容器の提供を課題とする。
　本発明者等は、上記の課題を解決するために鋭意検討した結果、２つの略平面で且つ同一形状の外殻を上下方向で重ね合せて１枚の半導体ウェハを収納する半導体ウェハ容器において、該容器を構成する外殻の上面に、半導体ウェハの外周縁と下側から線接触にて接触する傾斜面を形成し、外殻の下面に、半導体ウェハの外周縁と上側から面接触にて接触するウェハ接触面を形成し、外殻の上下両面の夫々中央部にウェハの上半分又は下半分を収容し得る底浅の空隙部を形成し、２つの外殻を上下方向で重ね合せて半導体ウェハを収納したときに、収容された半導体ウェハの外側に閉じられた外壁を形成する垂下り部を外殻の下面の外周縁に形成すると、該半導体ウェハ容器は、２つの外殻を上下方向で重ね合せて半導体ウエハを収納した際、上下面を実質的に非接触で半導体ウェハ収容することができ、これにより、両面に回路が形成された半導体ウェハにおいても、保管や搬送時の汚染やキズ付着を防止でき、また、ゴミや埃の侵入・付着を防止できることを見出し、本発明を完成させた。
　従って、本発明は、
［１］２つの略平面で且つ同一形状の外殻を上下方向で重ね合せて１枚の半導体ウェハを収納する半導体ウェハ容器であって、
　前記外殻は、その本体の他、ウェハ保持手段及び外壁形成手段を有し、
　前記ウェハ保持手段は、ウェハの上下面を実質的に非接触で収容し、固定保持するためのものであり、半導体ウェハの外周縁と下側から線接触にて接触する外殻の上面に形成される傾斜面と、半導体ウェハの外周縁と上側から面接触にて接触する外殻の下面に形成されるウェハ接触面と、外殻の上下両面の夫々中央部に形成されるウェハの上半分又は下半分を収容し得る底浅の空隙部とを有してなり、
　前記外壁形成手段は、２つの外殻を上下方向で重ね合せて半導体ウェハを収納したときに、収容された半導体ウェハの外側に閉じられた外壁を形成するように外殻の下面の外周縁に形成される垂下り部を有してなる、半導体ウェハ容器、
［２］前記外殻は、更に位置決め手段を有し、該位置決め手段は、互いに係合可能なボスとボス穴を、外殻の表面上において外殻の中心を通る線について線対称位置に、そして２つの外殻を上下方向で重ね合せたときに、一方の外殻のボスが他方の外殻のボス穴に係合することができる配置で設けている、前記［１］記載の半導体ウェハ容器、
［３］前記半導体ウェハ容器は、２つ外殻を上下方向で重ねそしてその上方の外殻を上下反転し重ね合せたとき、容器内に収容されるウェハについて面対称となる外形を有し、かつ、前記ボスと前記ボス穴を、外殻の上下面側にそれぞれ、そして該上方の外殻を上下反転し重ね合せたとき、一方の外殻のボスが他方の外殻のボス穴に係合することができる配置で設けてなる、前記［２］記載の半導体ウェハ容器、
［４］前記傾斜面は、外殻の上面に等間隔で４箇所形成される前記［１］乃至前記［３］の何れか１つに記載の半導体ウェハ容器、
［５］前記ウェハ接触面における半導体ウェハ外周縁との接触幅は、０．５ｍｍ乃至１．５ｍｍの範囲である前記［１］乃至前記［４］の何れか１つに記載の半導体ウェハ容器
に関する。
　本発明により、ウェハの上下面を実質的に非接触で収容することができ、これにより、両面に回路が形成された半導体ウェハにおいても、保管や搬送時の汚染やキズ付着を防止でき、また、ゴミや埃の侵入・付着を防止できる、２つの略平面で且つ同一形状の外殻を上下方向で重ね合せることにより形成される半導体ウェハ容器が提供される。
　本発明の半導体ウェハ容器は、マイクロバンプの形成やＴＳＶ端子の露出等で非常に繊細な構造を有する半導体ウェハ表面、例えば、イメージセンサー表面のカバーガラスや３ＤＳ－ＩＣ構造を持つウェハの表面を保管や搬送時において保護することができるため有利に使用し得る。
　また、本発明の半導体ウェハ容器は、好ましい態様において、位置決め手段としてのボスとボス穴を有し、更に、該ボスとボス穴を、外殻の上下面側にそれぞれ、そして該上方の外殻を上下反転し重ね合せたとき、一方の外殻のボスが他方の外殻のボス穴に係合することができる配置で設けられる。
　上記の半導体ウェハ容器は、直接ウェハを容器から移動させることなく、上方の外殻を上下反転し重ね合せるだけで、一方の外殻のボスが他方の外殻のボス穴に係合してウェハを固定でき、これにより、ウェハの表裏両面に形成された回路形成面を観察できるという特長を有する。
　結果として、上記の半導体ウェハ容器は、ウェハの表裏両面の検査観察を、非接触状態を常に確保しつつ、自動化設備における容器自体のハンドリングにより実施することを可能とする。
本発明の半導体ウェハ容器を構成する外殻の外観図であって、１－Ａは上面図を示し、１－Ｂは下面図を示し、１－Ｃは下面図の部分拡大図を示す。 ２つの外殻を上下方向で重ね合せて半導体ウェハを収納する際の本発明の半導体ウェハ容器の組立図を示す。 本発明の半導体ウェハ容器の部分端面図であって、３－Ａは、図２に示されるＡ－Ａ´で切断した際の端面形状を示し、３－Ｂは、図２に示されるＢ－Ｂ´で切断した際の端面形状を示し、３－Ｃは、図２に示されるＣ－Ｃ´で切断した際の端面形状を示す。 本発明の半導体ウェハ容器において、上方の外殻を上下反転して重ね合せて半導体ウェハを収納する際の組立図を示す。 上方の外殻を上下反転して重ね合せて半導体ウェハを収納する際の本発明の半導体ウェハ容器の部分端面図であって、５－Ａは、図４に示されるＤ－Ｄ´で切断した際の端面形状を示し、５－Ｂは、図４に示されるＥ－Ｅ´で切断した際の端面形状を示し、５－Ｃは、図４に示されるＦ－Ｆ´で切断した際の端面形状を示す。 本発明の半導体ウェハ容器の部分端面図であって、６－Ａは、１つの外殻をＧ－Ｇ´で切断した際の端面形状を示し、６－Ｂは、上下方向で重ね合せた２つの外殻をＧ－Ｇ´で切断した際の端面形状を示し、６－Ｃは、上方の外殻を上下反転して重ね合せた２つの外殻をＧ－Ｇ´で切断した際の端面形状を示す。 本発明の半導体ウェハ容器におけるボスとボス穴が係合する際の係合状態を説明する図であって、７－Ａは、２つの外殻を上下方向で重ね合せた際のボスとボス穴の係合状態を示し、７－Ｂは、上方の外殻を上下反転して重ね合せた際のボスとボス穴の係合状態を示す。
　本発明は、２つの略平面で且つ同一形状の外殻を上下方向で重ね合せて１枚の半導体ウェハを収納する半導体ウェハ容器であって、
　前記外殻は、その本体の他、ウェハ保持手段及び外壁形成手段を有し、
　前記ウェハ保持手段は、ウェハの上下面を実質的に非接触で収容し、固定保持するためのものであり、半導体ウェハの外周縁と下側から線接触にて接触する外殻の上面に形成される傾斜面と、半導体ウェハの外周縁と上側から面接触にて接触する外殻の下面に形成されるウェハ接触面と、外殻の上下両面の夫々中央部に形成されるウェハの上半分又は下半分を収容し得る底浅の空隙部とを有してなり、
　前記外壁形成手段は、２つの外殻を上下方向で重ね合せて半導体ウェハを収納したときに、収容された半導体ウェハの外側に閉じられた外壁を形成するように外殻の下面の外周縁に形成される垂下り部を有してなる、半導体ウェハ容器に関する。
　本発明の半導体ウェハ容器を構成する外殻は、熱可塑性樹脂を射出成形・真空成形・圧空成形などで一体成形することにより製造することができる。
　上記の熱可塑性樹脂としては、ポリプロピレン系樹脂、ポリスチレン系樹脂、ABS 系樹脂、ポリカーボネート系樹脂、ポリアセタール系樹脂、ポリフェニレンエーテル系樹脂、ポリエーテルニトリル系樹脂、ポリフェニレンサルファイド系樹脂、ポリフタルアミド系樹脂、ポリアリレート系樹脂、ポリサルフォン系樹脂、ポリエーテルサルフォン系樹脂、ポリエーテルイミド系樹脂、液晶ポリマー系樹脂及びポリエーテルエーテルケトン系樹脂等が挙げられ、ポリプロピレン系樹脂及びポリカーボネート系樹脂等が好ましい。
　また、本発明の半導体ウェハ容器を構成する外殻は、静電気対策を施した導電性（帯電防止性）の熱可塑性樹脂により形成することが好ましい。導電性の熱可塑性樹脂としては、導電性フィラーを添加した熱可塑性樹脂やポリマーアロイ処理した熱可塑性樹脂等が挙げられる。導電性フィラーとしては、カーボンブラック、グラファイトカーボン、グラファイト、炭素繊維、金属粉末、金属繊維、金属酸化物の粉末、金属コートした無機質微粉末、有機質微粉末や繊維等が挙げられる。ポリピロールやポリアニリン等の導電性ポリマーで表面を被覆させることが帯電防止や透明性の点で有利である。
　本発明の半導体ウェハ容器が収容し得る半導体ウェハのサイズとしては、特に限定されるものではなく、公称５インチ、６インチ、８インチ、１２インチ等のサイズが挙げられ、本発明の半導体ウェハ容器は、半導体ウェハのサイズに応じた大きさに形成される。
　本発明の半導体ウェハ容器を、図面を用いて説明する。
　図１は、本発明の半導体ウェハ容器を構成する外殻の外観図を示す。
　図１中の１－Ａで示されるように、外殻２の上面は略正方形であり、該面には、半導体ウェハの外周縁と下側から線接触にて接触する傾斜面３が等間隔で４箇所形成されており、外殻２の中央部には、隆起部１３が形成され、隆起部１３から外殻２の周囲へリブ状突条１２が延びている。また、外殻２の上面の４隅には、ボス５とボス穴６が形成されている。
　図１中の１－Ｂで示されるように、外殻２の下面も略正方形であり、該面には、２つの外殻２を上下方向で重ね合せたときに、半導体ウェハ容器の外壁を形成する垂下り部１６、放射状のリブ状突条１４及び同心状のリブ状突条１５が形成され、外殻２の下面の４隅には、ボス７とボス穴８が形成されている。
　また、１－Ｂの部分拡大図１－Ｃで示されるように、外殻２の下面には、半導体ウェハの外周縁と上側から面接触にて接触するウェハ接触面４が形成されている。
　図２は、２つの外殻２を上下方向で重ね合せて半導体ウェハ９を収納する際の本発明の半導体ウェハ容器の組立図を示す。
　図２で示されるように、本発明の半導体ウェハ容器は、半導体ウェハ９を挟んで、２つの外殻２を上下方向で重ね合せることで半導体ウェハ９を収納する。
　図２に示されるＡ－Ａ´で切断した際の端面形状を図３中の３－Ａに示した。３－Ａに示されるように、半導体ウェハ９は、半導体ウェハ９の外周縁と下側から線接触にて接触する傾斜面３と、半導体ウェハ９の外周縁と上側から面接触にて接触するウェハ接触面４に挟まれ、これにより、半導体ウェハ９の上半分を収容し得る底浅の空隙部１０及び半導体ウェハ９の下半分を収容し得る底浅の空隙部１１が形成され、結果として、半導体ウェハ９は、上下面を実質的に非接触で収容され、固定保持される。
　また、３－Ａの部分拡大図３－Ｄで示されるように、半導体ウェハ９の外周縁は、上側から面接触にてウェハ接触面４と接触しており、ウェハ接触面４における半導体ウェハ外周縁との接触幅ａは、０．５ｍｍ乃至１．５ｍｍの範囲であるのが好ましい。また、半導体ウェハ９の上半分を収容し得る底浅の空隙部１０における上側の外殻２と半導体ウェハ９との間の距離ｂは、１．０ｍｍ乃至２．０ｍｍの範囲であるのが好ましい。ウェハの下半分を収容し得る底浅の空隙部１１における下側の外殻２と半導体ウェハ９との間の距離ｃは、４．０ｍｍ乃至５．０ｍｍの範囲であるのが好ましいが、隆起部１３が形成されている部位における距離は、２．０ｍｍ乃至３．０ｍｍの範囲であるのが好ましい。
　また、外殻２の下面の外周縁には、垂下り部１６が形成され２つの外殻を上下方向で重ね合せた際に、収容された半導体ウェハの外側に閉じられた外壁を形成する。
　図２に示されるＢ－Ｂ´で切断した際の端面形状を図３中の３－Ｂに示した。３－Ｂに示される端面形状から明らかなように、Ｂ－Ｂ´で示される切断位置には、半導体ウェハ９の外周縁と下側から線接触にて接触する傾斜面３は形成されているものの、半導体ウェハ９の外周縁と上側から面接触にて接触するウェハ接触面４は形成されていない。
　図２に示されるＣ－Ｃ´で切断した際の端面形状を図３中の３－Ｃに示した。３－Ｃに示される端面形状から明らかなように、Ｃ－Ｃ´で示される切断位置には、半導体ウェハ９の外周縁と上側から面接触にて接触するウェハ接触面４は形成されているものの、半導体ウェハ９の外周縁と下側から線接触にて接触する傾斜面３は形成されていない。
　図３中の３－Ｂ及び３－Ｃで示されるように、傾斜面３及びウェハ接触面４は、何れも半導体ウェハ９の外周縁の全体に亘って形成されているわけではなく、欠損部分が存在する。このような欠損部分は、半導体ウェハ９を容器から出し入れする際の自動移載装置のアームの挿入口または作業オペレータのハンドリングの把持口となり得る。
　本発明の半導体ウェハ容器は、位置決め手段としてのボスとボス穴を有し、更に、該ボスとボス穴を、外殻の上下面側にそれぞれ、そして該上方の外殻を上下反転し重ね合せたとき、一方の外殻のボスが他方の外殻のボス穴に係合することができる配置で設けられ得る。
　図４は、２つの外殻のうち上方の外殻を上下反転して上下方向で重ね合せて半導体ウェハを収納する際の本発明の半導体ウェハ容器の組立図を示す。
　ここで、半導体ウェハ９は、上下反転した上方の外殻２と、上下反転していない下方の外殻２の間に挟まれて収納される。
　図４に示されるＤ－Ｄ´で切断した際の端面形状を図５中の５－Ａに示した。５－Ａに示されるように、半導体ウェハ９は、下方の外殻２に形成された傾斜面３と、上方の外殻２に形成された傾斜面３との間に挟まれ、これにより、半導体ウェハ９は、傾斜面３との線接触により、その両面が固定されることとなる。この場合、半導体ウェハ９の上方及び下方には、底浅の空隙部１１が形成されることとなる。そして、これにより、半導体ウェハ９の表裏両面に形成された回路形成面を観察することができる。尚、上記による半導体ウェハ９の保持・固定は、半導体ウェハ９の両面の外縁部の１部を、傾斜面３との線接触のみにより行うものであるため、半導体ウェハ９を搬送することを想定するならば、必ずしも十分なものではない。
　尚、上記の重ね合せの場合、外殻２の下面の外周縁に形成された垂下り部１６は、外壁を形成するものとはならない。
　図４に示されるＥ－Ｅ´で切断した際の端面形状を図５中の５－Ｂに示した。５－Ｂに示される端面形状から明らかなように、Ｅ－Ｅ´で示される切断位置における端面形状は、Ｅ－Ｅ´で示される切断位置における端面形状と同様に、半導体ウェハ９は、下方の外殻２に形成された傾斜面３と、上方の外殻２に形成された傾斜面３との間に挟まれて固定されている。
　図４に示されるＦ－Ｆ´で切断した際の端面形状を図５中の５－Ｃに示した。５－Ｃに示される端面形状から明らかなように、Ｆ－Ｆ´で示される切断位置には、上方及び下方の両方の外殻２に、半導体ウェハ９の外周縁と線接触にて接触する傾斜面３は形成されていない。
　図４で示される重ね合せは、ウェハの表裏両面の検査観察を、非接触状態を常に確保しつつ、自動化設備における容器自体のハンドリングにより実施することを可能とする。尚、該重ね合せは、半導体ウェハ９を搬送することを想定するならば、キズやワレ等による破損を十分に回避し得る構成とはなっていない。
　本発明の半導体ウェハ容器は、位置決め手段として、互いに係合可能なボスとボス穴が、外殻の表面上において外殻の中心を通る線について線対称位置に、そして２つの外殻を上下方向で重ね合せたときに、一方の外殻のボスが他方の外殻のボス穴に係合することができる配置で設けられ得る。
　図６は、本発明の半導体ウェハ容器を構成する外殻の部分端面図であって、ボス５及びボス穴６が存在するＧ－Ｇ´の位置で切断した際の端面形状を示す。
　そして、図６中の６－Ａは、１つの外殻２をＧ－Ｇ´で切断した際の端面形状を示し、６－Ｂは、上下方向で重ね合せた２つの外殻２をＧ－Ｇ´で切断した際の端面形状を示し、６－Ｃは、上方の外殻を上下反転して重ね合せた２つの外殻２をＧ－Ｇ´で切断した際の端面形状を示す。
　６－Ａに示されるように、ボス５が形成された箇所の裏側には、ボス穴８が形成され、ボス穴６が形成された箇所の裏側には、ボス７が形成されている。
　６－Ｂに示される、２つの外殻２を上下方向で重ね合せた際の係合状態は、図７中の７－Ａで説明される。即ち、７－Ａに示されるように、２つの外殻２を同じ向きで上下に重ね合せる場合、上方の外殻２のボス穴８が下方の外殻２のボス５と係合し、これにより位置決めがなされる。
　また、６－Ｃに示される、２つの外殻２のうち上方の外殻２のみを上下反転させて上下方向で重ね合せた際の係合状態は、図７中の７－Ｂで説明される。即ち、７－Ｂに示されるように、２つの外殻２のうち上方の外殻２のみを上下反転させて上下方向で重ね合せる場合、上方の外殻２のボス穴６が下方の外殻２のボス５と係合し且つ上方の外殻２のボス５が下方の外殻２のボス穴６と係合し、これにより位置決めがなされる。
　本発明の半導体ウェハ容器は、搬送中に２つの外殻が分離しないように該２つの外殻を結合し、そして、搬送後には容易に外すことができる留め具を備えることが好ましい。
　上記留め具としては、上記の目的が達成されるものであれば特に限定されない。
　本発明のウェハ容器は、上述の構成を備えることで、ウェハの上下面を実質的に非接触で収容することができ、これにより、両面に回路が形成された半導体ウェハにおいても、保管や搬送時の汚染やキズ付着を防止でき、また、ゴミや埃の侵入・付着を防止できる、２つの略平面で且つ同一形状の外殻を上下方向で重ね合せることにより形成される半導体ウェハ容器が提供される。
　本発明の半導体ウェハ容器は、マイクロバンプの形成やＴＳＶ端子の露出等で非常に繊細な構造を有する半導体ウェハ表面、例えば、イメージセンサー表面のカバーガラスや３ＤＳ－ＩＣ構造を持つウェハの表面を保管や搬送時において保護することができるため有利に使用し得る。
　また、本発明の半導体ウェハ容器は、２つの外殻のうち、上方の外殻のみを上下反転して重ね合せて半導体ウェハを収容することで、ウェハの表裏両面に形成された回路形成面を観察できるという特長を有する。
　また、本発明の半導体ウェハ容器は、２つの同一の形状の外殻を同一方向で上下に重ね合せるものであるため、該容器を段組みすることが可能であり、そしてこれを用いることで、複数の半導体ウェハを同時に保管・搬送することができる。
　次に、本発明を実施例により更に詳細に説明するが、本発明は実施例に限定されるものではない。
実施例１
　ポリカーボネート樹脂１００重量部に帯電防止剤１５重量部を添加した帯電防止性プラスチックスのペレットを用い、射出成形にて図１で示される外観を有する透明な外殻を形成した。外殻は、直径３００ｍｍの半導体ウェハが収容できる１辺３２ｃｍの略正方形の板状の形状を有し、ほぼ全体に渡って２ｍｍの厚さを有していた（板面にゆがみが発生しないように、リブ状突条１２（幅２ｍｍ高さ（厚さ）２ｍｍ）、隆起部１３（高さ（厚さ）２ｍｍで直径２１ｃｍの円盤状の隆起）、放射状のリブ状突条１４（幅２ｍｍ高さ（厚さ）２ｍｍ）及び同心状のリブ状突条１５（幅２ｍｍ高さ（厚さ）２ｍｍ）等が形成されている。）。
　上記で形成した２つの外殻を同一方向で上下に重ね合せて直径３００ｍｍの半導体ウェハを収容すると、ウェハ接触面４における半導体ウェハ外周縁との接触幅ａは、平均で１．０ｍｍであり、半導体ウェハの上半分を収容し得る底浅の空隙部１０における上側の外殻と半導体ウェハとの間の距離ｂは、１．５ｍｍであり、ウェハの下半分を収容し得る底浅の空隙部１１における下側の外殻と半導体ウェハとの間の距離ｃは、４．０ｍｍであり、隆起部１３が形成されている部位における距離は、２．０ｍｍであった。
　また、得られた容器は透明でウェハの収納状況を透視でき、垂直方向、水平方向にウェハの収納容器として十分に耐えうる強度を有し、防塵効果があり、長期間の使用後もねじれはほとんど生じなかった。また、容器は、２段以上を段積みしても安定して積み重ねることができ、取り扱い中に容器の隅に多少の衝撃が加えられた程度では、内部のウェハに損傷を受けることはなかった。
　次に、上記で形成した２つの外殻のうち上方の外殻のみを上下反転して上下に重ね合せて直径３００ｍｍの半導体ウェハを収容してみると、半導体ウェハを非接触状態に保ちながら半導体ウェハの表裏両面の検査観察を行うことができた。
２：外殻
３：傾斜面
４：ウェハ接触面
５：ボス
６：ボス穴
７：ボス
８：ボス穴
９：半導体ウェハ
１０：底浅の空隙部（半導体ウェハの上半分を収容し得る）
１１：底浅の空隙部（半導体ウェハの下半分を収容し得る）
１２：リブ状突条
１３：隆起部
１４：放射状のリブ状突条
１５：同心状のリブ状突条
１６：垂下り部

Claims (5)

  1. ２つの略平面で且つ同一形状の外殻を上下方向で重ね合せて１枚の半導体ウェハを収納する半導体ウェハ容器であって、
    　前記外殻は、その本体の他、ウェハ保持手段及び外壁形成手段を有し、
    　前記ウェハ保持手段は、ウェハの上下面を実質的に非接触で収容し、固定保持するためのものであり、半導体ウェハの外周縁と下側から線接触にて接触する外殻の上面に形成される傾斜面と、半導体ウェハの外周縁と上側から面接触にて接触する外殻の下面に形成されるウェハ接触面と、外殻の上下両面の夫々中央部に形成されるウェハの上半分又は下半分を収容し得る底浅の空隙部とを有してなり、
    　前記外壁形成手段は、２つの外殻を上下方向で重ね合せて半導体ウェハを収納したときに、収容された半導体ウェハの外側に閉じられた外壁を形成するように外殻の下面の外周縁に形成される垂下り部を有してなる、半導体ウェハ容器。
  2. 前記外殻は、更に位置決め手段を有し、該位置決め手段は、互いに係合可能なボスとボス穴を、外殻の表面上において外殻の中心を通る線について線対称位置に、そして２つの外殻を上下方向で重ね合せたときに、一方の外殻のボスが他方の外殻のボス穴に係合することができる配置で設けている、請求項１記載の半導体ウェハ容器。
  3. 前記半導体ウェハ容器は、２つ外殻を上下方向で重ねそしてその上方の外殻を上下反転し重ね合せたとき、容器内に収容されるウェハについて面対称となる外形を有し、かつ、前記ボスと前記ボス穴を、外殻の上下面側にそれぞれ、そして該上方の外殻を上下反転し重ね合せたとき、一方の外殻のボスが他方の外殻のボス穴に係合することができる配置で設けてなる、請求項２記載の半導体ウェハ容器。
  4. 前記傾斜面は、外殻の上面に等間隔で４箇所形成される請求項１乃至請求項３の何れか１項に記載の半導体ウェハ容器。
  5. 前記ウェハ接触面における半導体ウェハ外周縁との接触幅は、０．５ｍｍ乃至１．５ｍｍの範囲である請求項１乃至請求項４の何れか１項に記載の半導体ウェハ容器。
PCT/JP2018/004019 2017-03-31 2018-02-06 半導体ウェハ容器 WO2018179859A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
SG11201909027S SG11201909027SA (en) 2017-03-31 2018-02-06 Semiconductor wafer container
CN201880022482.7A CN110582843B (zh) 2017-03-31 2018-02-06 半导体晶圆容器
US16/498,450 US11121013B2 (en) 2017-03-31 2018-02-06 Semiconductor wafer container

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-071320 2017-03-31
JP2017071320A JP6990873B2 (ja) 2017-03-31 2017-03-31 半導体ウェハ容器

Publications (1)

Publication Number Publication Date
WO2018179859A1 true WO2018179859A1 (ja) 2018-10-04

Family

ID=63675145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/004019 WO2018179859A1 (ja) 2017-03-31 2018-02-06 半導体ウェハ容器

Country Status (6)

Country Link
US (1) US11121013B2 (ja)
JP (1) JP6990873B2 (ja)
CN (1) CN110582843B (ja)
SG (1) SG11201909027SA (ja)
TW (1) TWI673837B (ja)
WO (1) WO2018179859A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7330081B2 (ja) * 2019-12-03 2023-08-21 三菱電機株式会社 キャリアスペーサおよび半導体装置の製造方法
CN114136422A (zh) 2020-09-03 2022-03-04 长鑫存储技术有限公司 称重装置
CN114378085B (zh) * 2022-03-23 2022-06-28 北京晨晶电子有限公司 半导体晶片的清洗工装与清洗方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002002695A (ja) * 2000-06-15 2002-01-09 Kyocera Corp 基板収納トレイ及びこれを用いた基板梱包体
JP2003168731A (ja) * 2001-12-03 2003-06-13 M B K Micro Tec:Kk 基板トレー、基板トレー敷設用シート及び基板収納方法
JP2009105116A (ja) * 2007-10-22 2009-05-14 Shin Etsu Polymer Co Ltd ウェーハ収納容器およびウェーハのハンドリング方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511038A (en) * 1984-01-30 1985-04-16 Ekc Technology, Inc. Container for masks and pellicles
US6837374B2 (en) * 2001-07-15 2005-01-04 Entegris, Inc. 300MM single stackable film frame carrier
JPWO2004087535A1 (ja) 2003-03-31 2006-06-29 アキレス株式会社 半導体ウエハの容器
JP4644035B2 (ja) * 2005-05-25 2011-03-02 ミライアル株式会社 枚葉収納容器
JP4789566B2 (ja) * 2005-09-30 2011-10-12 ミライアル株式会社 薄板保持容器及び薄板保持容器用処理装置
JP4716928B2 (ja) * 2006-06-07 2011-07-06 信越ポリマー株式会社 ウェーハ収納容器
KR100974509B1 (ko) * 2006-07-25 2010-08-10 미라이얼 가부시키가이샤 쿠션 시트를 구비하는 웨이퍼 수납용기
JP4883627B2 (ja) * 2007-01-24 2012-02-22 ミライアル株式会社 クッションシート付ウエハ収納容器
KR101511813B1 (ko) * 2007-11-09 2015-04-13 신에츠 폴리머 가부시키가이샤 리테이너 및 기판 수납 용기
US8863956B2 (en) * 2011-01-19 2014-10-21 Ray G. Brooks Packaging system for protection of IC wafers during fabrication, transport and storage
US9653331B2 (en) * 2011-02-16 2017-05-16 Texchem Advanced Products Incorporated Sdn. Bhd. Single and dual stage wafer cushion
US9666468B2 (en) * 2013-02-11 2017-05-30 Achilles Corporation Tray for a wafer with tape frame
US10643876B2 (en) * 2016-06-28 2020-05-05 Murata Machinery, Ltd. Substrate carrier and substrate carrier stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002002695A (ja) * 2000-06-15 2002-01-09 Kyocera Corp 基板収納トレイ及びこれを用いた基板梱包体
JP2003168731A (ja) * 2001-12-03 2003-06-13 M B K Micro Tec:Kk 基板トレー、基板トレー敷設用シート及び基板収納方法
JP2009105116A (ja) * 2007-10-22 2009-05-14 Shin Etsu Polymer Co Ltd ウェーハ収納容器およびウェーハのハンドリング方法

Also Published As

Publication number Publication date
US11121013B2 (en) 2021-09-14
JP2018174222A (ja) 2018-11-08
JP6990873B2 (ja) 2022-02-03
TW201838105A (zh) 2018-10-16
SG11201909027SA (en) 2019-10-30
TWI673837B (zh) 2019-10-01
CN110582843B (zh) 2023-03-21
US20210118712A1 (en) 2021-04-22
CN110582843A (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
WO2018179859A1 (ja) 半導体ウェハ容器
US10535542B2 (en) Wafer box, method for arranging wafers in a wafer box, wafer protection plate and method for protecting a wafer
TWI423911B (zh) 具有部份重疊壁結構的晶圓容器
WO2014123216A1 (ja) テープフレーム付きウエハ用トレイ
JP6401293B2 (ja) リングスペーサー
US20140076774A1 (en) Automated Wafer Container with Equipment Interface
CN107735856B (zh) 基板收纳容器
JP7414982B2 (ja) 基板収納容器
JP2007142192A (ja) 薄板体収納容器
JP4811008B2 (ja) パレットとこれを用いた光学部品の製造方法および光学部品の包装体と収容体
JP2017050500A (ja) セパレータ
JP2014028624A (ja) ホイール用トレイ
US11538703B2 (en) Substrate housing container
WO2014136247A1 (ja) 基板収納容器
KR101670840B1 (ko) 웨이퍼 보관 용기
TWI830592B (zh) 半導體晶圓搬運容器
JPWO2004087535A1 (ja) 半導体ウエハの容器
JP6068096B2 (ja) ウェーハカセットの梱包体
TWI697979B (zh) 基板收容容器
TW201233602A (en) Substrate shipper
JP4473178B2 (ja) ウエハ収納容器
KR20130052987A (ko) 웨이퍼 이송용 박스 및 웨이퍼의 수납방법
JP2011031964A (ja) 基板支持枠及び基板収納容器
KR101469347B1 (ko) 리드프레임용 케이스
JP2006182362A (ja) 搬送トレー

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18774937

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18774937

Country of ref document: EP

Kind code of ref document: A1