WO2018088851A1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
WO2018088851A1
WO2018088851A1 PCT/KR2017/012751 KR2017012751W WO2018088851A1 WO 2018088851 A1 WO2018088851 A1 WO 2018088851A1 KR 2017012751 W KR2017012751 W KR 2017012751W WO 2018088851 A1 WO2018088851 A1 WO 2018088851A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
recess
electrode
disposed
Prior art date
Application number
PCT/KR2017/012751
Other languages
English (en)
French (fr)
Inventor
성준석
최병균
현구
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to EP17869479.0A priority Critical patent/EP3540793B1/en
Priority to CN201780069747.4A priority patent/CN109983588B/zh
Priority to JP2019524358A priority patent/JP7118447B2/ja
Priority to US16/348,601 priority patent/US10784409B2/en
Publication of WO2018088851A1 publication Critical patent/WO2018088851A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the embodiment relates to a semiconductor device.
  • a semiconductor device including a compound such as GaN, AlGaN, etc. has many advantages, such as having a wide and easy-to-adjust band gap energy, and can be used in various ways as a light emitting device, a light receiving device, and various diodes.
  • light emitting devices such as light emitting diodes and laser diodes using semiconductors of Group 3-5 or Group 2-6 compound semiconductors have been developed through the development of thin film growth technology and device materials.
  • Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors.Low power consumption, semi-permanent lifespan, and fast response speed compared to conventional light sources such as fluorescent and incandescent lamps can be realized. It has the advantages of safety, environmental friendliness.
  • a light-receiving device such as a photodetector or a solar cell
  • a group 3-5 or 2-6 compound semiconductor material of a semiconductor the development of device materials absorbs light in various wavelength ranges to generate a photocurrent.
  • light in various wavelengths can be used from gamma rays to radio wavelengths.
  • it has the advantages of fast response speed, safety, environmental friendliness and easy control of the device material, so that it can be easily used for power control or microwave circuits or communication modules.
  • the semiconductor device may replace a light emitting diode backlight, a fluorescent lamp, or an incandescent bulb, which replaces a cold cathode tube (CCFL) constituting a backlight module of an optical communication means, a backlight of a liquid crystal display (LCD) display device.
  • CCFL cold cathode tube
  • LCD liquid crystal display
  • the light emitting device that emits light in the ultraviolet wavelength region can be used for curing, medical treatment, and sterilization by curing or sterilizing.
  • light generated in the active layer may travel in a side direction or a lower direction in addition to the upper direction of the active layer.
  • the higher the composition of Al the higher the amount of light emitted to the side. Therefore, there is a problem in that the light propagation path of the light emitted from the semiconductor device is lengthened or absorbed in the semiconductor structure.
  • the embodiment provides a semiconductor device having improved light extraction efficiency.
  • the embodiment provides a semiconductor device in which light output is improved and an operating voltage is reduced.
  • the embodiment provides a flexible semiconductor device.
  • a semiconductor device may include a first conductive semiconductor layer, a second conductive semiconductor layer, an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, and the first conductive semiconductor layer.
  • a plurality of semiconductor structures including a second conductive semiconductor layer and a first recess penetrating through the active layer to a portion of the first conductive semiconductor layer; A second recess disposed between the plurality of semiconductor structures; A first electrode disposed in the first recess and electrically connected to the first conductive semiconductor layer; A reflective layer disposed under the second conductive semiconductor layer; And a protrusion disposed on the second recess, the protrusion protruding higher than an upper surface of the semiconductor structure, wherein the protrusion is in contact with the first electrode and the first conductive semiconductor layer in the first recess.
  • the distance to the top surface of the semiconductor structure includes 300 nm to 500 nm.
  • the shortest distance between adjacent second conductive semiconductor layers may be 9 ⁇ m or more and 74 ⁇ m or less.
  • the reflective layer may have a thickness of about 0.5 ⁇ m to about 1 ⁇ m.
  • It may include a second electrode pad electrically connected to the reflective layer.
  • the display device may further include a second electrode disposed between the second conductive semiconductor layer and the reflective layer.
  • the reflective layer may be electrically connected to the second electrode.
  • the display device may further include an insulating layer covering the reflective layer and the first recess.
  • the display device may further include a bonding layer disposed under the insulating layer, the first recess, and the first electrode.
  • the substrate may further include a substrate disposed under the bonding layer and electrically connected to the bonding layer.
  • One surface of the second recess, the reflective layer, the insulating layer, and the bonding layer may be the same surface as the upper surface of the semiconductor structure.
  • the semiconductor structure may generate light in an ultraviolet wavelength band.
  • the first conductive semiconductor layer includes a 1-2 conductive semiconductor layer disposed adjacent to the active layer and a 1-1 conductive semiconductor layer disposed on the 1-2 conductive semiconductor layer.
  • the 1-1 conductivity type semiconductor layer may have a higher Al content than the 1-2 conductivity type semiconductor layer, and the first electrode may be disposed below the 1-2 conductivity type semiconductor layer.
  • the second recess may include a stepped portion.
  • the distance between the upper surface of the second electrode and the stepped portion may be equal to the distance between the upper surface of the second electrode and the surface where the first electrode is in contact with the first conductive semiconductor layer.
  • An area ratio between the first region partitioning the second recess and the second region partitioning the first recess may be 1: 0.1 to 1: 0.4.
  • a semiconductor device includes a first conductive semiconductor layer, a second conductive semiconductor layer, an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, and the second conductive semiconductor layer.
  • a plurality of semiconductor structures including a conductive semiconductor layer and a first recess penetrating through the active layer and extending to a portion of the first conductive semiconductor layer, the semiconductor structure having an upper surface and a lower surface; A second recess disposed between the plurality of semiconductor structures;
  • a light extracting structure extending from a bottom surface of the semiconductor structure to an upper surface of the semiconductor structure and exposed from the top surface of the semiconductor structure, wherein the semiconductor structure is formed from a surface in which the first conductive semiconductor layer is in contact with the first electrode;
  • the distance to the upper surface may be 300 nm to 500 nm.
  • An electronic device is the semiconductor device; And a case accommodating the semiconductor element.
  • light extraction efficiency may be improved.
  • the light output can be improved.
  • the operating voltage can be improved.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment
  • FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment in the direction AA ′ of FIG. 1;
  • FIG. 3 is a partially enlarged view of FIG. 1;
  • 4A is a cross-sectional view for describing a thickness and a distance in FIG. 2;
  • 4B to 4E are cross-sectional views of a modification of the semiconductor device shown in FIG. 4A.
  • FIG. 5 is a plan view of a semiconductor device according to a second embodiment
  • FIG. 6 is a cross-sectional view of a semiconductor device according to a second embodiment in the direction BB ′ of FIG. 5;
  • FIG. 7 is an enlarged view of D in FIG. 6,
  • FIG. 8 is an enlarged cross-sectional view of a semiconductor device according to a second exemplary embodiment in the CC ′ direction of FIG. 5.
  • 10A to 10F illustrate a method of manufacturing a semiconductor device according to the first embodiment of the present invention.
  • FIGS. 11A to 11B are diagrams illustrating a method of manufacturing a semiconductor device according to the second embodiment of the present invention.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment
  • FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment in the AA ′ direction of FIG. 1
  • FIG. 3 is a partially enlarged view of FIG. 1.
  • a semiconductor device may include a plurality of semiconductor structures.
  • the number of semiconductor structures may be variously applied, and thus the size of the semiconductor device may be modified.
  • the semiconductor device according to the first embodiment may include a plurality of semiconductor structures 120, a first insulating layer 130, a first recess 125, a second recess 126, and a reflective layer 140.
  • the second insulating layer 150, the bonding layer 160, and the substrate 170 may be included.
  • the semiconductor structure 120 includes an active layer disposed between the first conductive semiconductor layer 122, the second conductive semiconductor layer 124, the first conductive semiconductor layer 122, and the second conductive semiconductor layer 124.
  • the first recess 125 may be disposed to penetrate the 123, the second conductive semiconductor layer 124, and the active layer 123 to a part of the first conductive semiconductor layer 122.
  • the semiconductor structure 120 according to the embodiment may generate light in the ultraviolet wavelength band.
  • the semiconductor structure 120 may output light in the near ultraviolet wavelength range (UV-A), may output light in the far ultraviolet wavelength range (UV-B), or may emit light in the deep ultraviolet wavelength range (UV-A). C) can be released.
  • the ultraviolet wavelength band may be determined by the composition ratio of Al of the semiconductor structure 120.
  • the light (UV-A) in the near ultraviolet wavelength band may have a wavelength in the range of 320 nm to 420 nm
  • the light in the far ultraviolet wavelength band (UV-B) may have a wavelength in the range of 280 nm to 320 nm
  • deep ultraviolet light Light in the wavelength band (UV-C) may have a wavelength in the range of 100nm to 280nm.
  • the first conductivity type semiconductor layer 122 may be disposed on the semiconductor structure 120.
  • the first conductive semiconductor layer 122 is disposed on the 1-2 conductive semiconductor layer 122b and the 1-2 conductive semiconductor layer 122b disposed adjacent to the active layer 123. It may include a type semiconductor layer 122a.
  • the Al composition of the first-first conductive semiconductor layer 122a may be different from the Al composition of the first-second conductive semiconductor layer 122b.
  • the 1-1 conductivity type semiconductor layer 122a may be a layer having a high Al composition
  • the 1-2 conductivity type semiconductor layer 122b may be a layer having a low Al composition.
  • the lower surface of the first-first conductive semiconductor layer 122a may be electrically connected to the upper surface of the first electrode 182.
  • the first conductivity type semiconductor layer 122 may be implemented with compound semiconductors such as -V group and -VI group, and the first dopant may be doped into the first conductivity type semiconductor layer 122.
  • the first conductivity type semiconductor layer 122 is a semiconductor material having a composition formula of Inx1Aly1Ga1-x1-y1N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ x1 + y1 ⁇ 1), for example, GaN, AlGaN, InGaN, InAlGaN and the like can be selected.
  • the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te.
  • the first conductive semiconductor layer 122 doped with the first dopant may be an n-type semiconductor layer.
  • the composition of Al in the first-first conductivity type semiconductor layer 122a may be 55% to 70%, and the composition of Al in the 1-2 type conductive semiconductor layer 122b may be 40% to 55%.
  • the 1-2 conductivity-type semiconductor layer 122b may be disposed adjacent to the active layer 123.
  • TM mode GaN-based blue light emitting device
  • the active layer 123 may be disposed between the first conductive semiconductor layer 122 and the second conductive semiconductor layer 124.
  • the active layer 123 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 122 meet holes (or electrons) injected through the second conductive semiconductor layer 124.
  • the active layer 123 may transition to a low energy level as electrons and holes recombine, and may generate light having a corresponding wavelength.
  • the active layer 123 may have any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure, and the active layer 123.
  • the structure of is not limited to this.
  • the active layer 123 may include Al.
  • the second conductivity type semiconductor layer 124 may be disposed under the active layer 123.
  • the second conductive semiconductor layer 124 may be electrically connected to the second electrode 186.
  • the second conductivity-type semiconductor layer 124 may be implemented with compound semiconductors such as -V group and -VI group.
  • a second dopant may be doped into the second conductive semiconductor layer 124.
  • the second conductive semiconductor layer 124 is a semiconductor material having a composition formula of Inx5Aly2Ga1-x5-y2N (0 ⁇ x5 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ x5 + y2 ⁇ 1) or AlInN, AlGaAs, GaP, GaAs It may be formed of a material selected from GaAsP, AlGaInP.
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second conductive semiconductor layer 124 doped with the second dopant may be a p-type semiconductor layer.
  • the first recess 125 may pass through the second conductive semiconductor layer 124 and the active layer 123 to be disposed to a part of the first conductive semiconductor layer 122.
  • the first recess 125 may be at least one in the semiconductor structure 120.
  • the first electrode 182 may be disposed in the first recess 125 and may be electrically connected to the first conductive semiconductor layer 122.
  • the second recess 126 may be disposed between the plurality of semiconductor structures 120.
  • the second electrode 186 may be disposed between the second recess 126 and the first recess 125.
  • the second electrode 186 may be disposed under the second conductive semiconductor layer 124 and may be electrically connected to the second conductive semiconductor layer 124.
  • the semiconductor device may include a plurality of first regions S1 defined by the second recesses 126.
  • the first electrode 182 and the second electrode 186 may be disposed in the first region S1, respectively.
  • the first region S1 may have a polygonal shape such as a hexagon, an octagon, a rectangle, or a shape including a curvature.
  • the present invention is not limited thereto.
  • the semiconductor device may include a second region S2, which is a region where the first conductivity type semiconductor layer is exposed in the first recess 125.
  • the second region S2 may have a polygonal shape such as a hexagon, an octagon, a rectangle, or a shape including a curvature.
  • the first electrode 182 may be disposed in the second region S2.
  • the area ratio of the first region S1 and the second region S2 may be 1: 0.1 or more and 1: 0.4 or less.
  • the area ratio of the first region to the second region is less than 1: 0.1, the area of the first electrode 182 disposed inside the first recess 125 is narrowed, which may cause a problem in that the operating voltage increases.
  • the area ratio of the first region and the second region exceeds 1: 0.4, the area of the active layer 123 and the second conductive semiconductor layer is narrowed, which may cause a problem that the luminous flux emitted from the semiconductor structure is lowered. .
  • the second recess 126 may include a stepped portion 126a.
  • the distance between the top surface of the second electrode 186 and the stepped portion 126a is the same as the distance between the top surface of the second electrode 186 and the surface where the first electrode 182 contacts the first conductive semiconductor layer 122. can do.
  • the present invention is not limited thereto.
  • the second recess 126 may not include the stepped portion 126a.
  • the second recess 126 may be disposed through the first conductivity type semiconductor layer 122.
  • the second recess 126 may include a protrusion 190 disposed above the top surface of the semiconductor structure 120 from the bottom surface of the semiconductor structure 120.
  • the reflective layer 140 may be disposed in the second recess 126, and the upper surface of the reflective layer 140 may be higher than the upper surface of the semiconductor structure 120.
  • the upper surface of the reflective layer 140 may be disposed lower than the upper surface of the semiconductor structure 120 is not limited thereto.
  • the distance from the top surface of the protrusion 190 to the top surface of the reflective layer 140 may be the thickness of the protrusion 190.
  • the thickness of the protrusion 190 may be thinner from the center of the upper surface of the second recess 126 toward the outer side of the second recess along the first direction.
  • the upper surface of the protrusion 190 may have a curvature.
  • the first direction may be an X1 or X2 direction.
  • the second direction may be Y1 or Y2.
  • the second direction is a stacking direction of the semiconductor structure, and the first direction is a direction perpendicular to the second direction.
  • the protrusion 190 may adjust the directing angle of the light emitted between the semiconductor structures 120 to uniform the luminous flux emitted from the entire semiconductor device.
  • the protrusion 190 may serve as a lens and adjust a direction angle of light emitted between the semiconductor structures 120 by adjusting the thickness and shape of the protrusion 190. Therefore, the uniformity of the luminous flux emitted by the semiconductor device may be controlled by adjusting the thickness and shape of the protrusion 190.
  • the protrusion 190 may include a reflective layer 140 and / or a first insulating layer 130.
  • the thickness of the first insulating layer 130 disposed inside the protrusion 190 may be smaller than the thickness of the first insulating layer 130 disposed on the bottom surface of the second conductive semiconductor layer 124.
  • the thickness of the protrusion 190 may be a distance between the top surface of the first conductivity-type semiconductor layer 122 and the top surface of the protrusion 190 in the Y2 direction.
  • the protrusion 190 may protect the upper surface of the reflective layer 140 from external moisture or contaminants by preventing the upper surface of the reflective layer 140 disposed inside the second recess 126 from being exposed to the outside.
  • the thickness of the protrusion 190 may be 0.05 ⁇ m to 0.7 ⁇ m to improve the uniformity of the luminous flux emitted by the semiconductor device.
  • the thickness of the protrusion 190 is less than 0.05 ⁇ m, the upper surface of the reflective layer 140 disposed inside the second recess 126 protects the upper surface of the reflective layer 140 from external moisture or contaminants. Can be degraded.
  • the thickness of the protrusion 190 is greater than 0.7 ⁇ m, the flexible property of the semiconductor device may be degraded.
  • the first insulating layer 130 may extend from the bottom of the semiconductor structure 120 into the first recess 125 and the second recess 126.
  • the first insulating layer 130 may electrically separate the first conductive semiconductor layer 122 and the second conductive semiconductor layer 124.
  • the thickness of the first insulating layer 130 may be 0.1 ⁇ m to 0.7 ⁇ m, but is not limited thereto. If the thickness of the first insulating layer 130 is 0.1 ⁇ m or less, electrical reliability may be weakened. On the contrary, when the thickness of the first insulating layer 130 is 0.7 ⁇ m or more, the difference in the coefficient of thermal expansion (CTE) of the reflective layer 140 and the first insulating layer 130 or the heat between the reflective layer 140 and the first insulating layer 130 is shown. The stress may cause peeling or cracking of the reflective layer 140, and may cause a problem that electrical reliability of the semiconductor device is deteriorated or light extraction efficiency is deteriorated.
  • CTE coefficient of thermal expansion
  • the first insulating layer 130 may be formed of at least one of silicon oxide (SiOx), silicon nitride (Sixicon Nitride, SixNy), and aluminum oxide (Aluminum Oxide, AlxOy), but is not limited thereto.
  • the first insulating layer 130 may include a material having a lower refractive index than the semiconductor structure 120.
  • the protrusion 190 is formed of the same material as the first insulating layer 130, the light extraction efficiency of the semiconductor device is improved because the refractive index of the protrusion 190 is lower than that of the semiconductor structure 120. Can be.
  • the reflective layer 140 may be disposed under the first insulating layer 130 and the second conductive semiconductor layer 124.
  • the reflective layer 140 may be electrically connected to the second conductivity type semiconductor layer 124.
  • the reflective layer 140 may cover the second electrode 186 and be electrically connected to the second electrode 186.
  • the reflective layer 140 may extend from a lower surface of the second conductive semiconductor layer 124 to a portion of the first recess 125. In addition, the reflective layer 140 may extend from the lower surface of the second conductivity type semiconductor layer 124 to the inside of the second recess 126.
  • the reflective layer 140 may be disposed on the bottom surface of the second conductive semiconductor layer 124 to reflect light emitted from the active layer 123 to the upper portion of the semiconductor structure 120.
  • the reflective layer 140 may extend into the first recess 125 and the second recess 126 to reflect light emitted from the active layer 123 to the upper portion of the semiconductor structure 120. Therefore, the reflective layer 140 may improve the luminous flux emitted by the semiconductor device and control the directivity angle of the semiconductor device.
  • the reflective layer 140 When the reflective layer 140 extends to a portion of the first recess 125, the reflective layer 140 may include the first electrode 182 and the bonding layer 160 disposed inside the first recess 125. It may be arranged so as not to be in direct contact with it. Thus, light emitted to the side and top surfaces of the first recess 125 may be reflected to the upper portion of the semiconductor structure 120.
  • the first electrode 182 and the second electrode 186 may be short-circuited.
  • the first electrode 182 and the bonding layer 160 may be short-circuited.
  • the semiconductor device may malfunction because no current is injected into the semiconductor structure 120.
  • the reflective layer 140 may be disposed to a part of the upper surface of the first recess 125.
  • the shortest separation distance between the reflective layer 140 and the first electrode 182 may be 1 ⁇ m to 15 ⁇ m. If the distance between the reflective layer 140 and the first electrode 182 is less than 1 ⁇ m, a process margin for securing the distance between the reflective layer 140 and the first electrode 182 may be insufficient, resulting in a decrease in yield of a semiconductor device. Can be.
  • the first electrode 182 and the reflective layer 140 may be electrically connected, which may cause a semiconductor device to malfunction.
  • a short circuit between the first electrode 182 and the reflective layer 140 may occur due to the atom migration of the reflective layer 140. If the distance between the reflective layer 140 and the first electrode 182 is greater than 15 ⁇ m, the area of the upper surface of the first recess 125 is increased, so that the area of the active layer 123 of the semiconductor structure 120 is reduced, thereby decreasing the area of the semiconductor structure. The luminous flux emitted from the 120 and the semiconductor device may be lowered.
  • the reflective layer 140 may be electrically connected to the second electrode pad 146. In this configuration, power supplied from the second electrode pad 146 may be provided to the second conductivity-type semiconductor layer 124 through the reflective layer 140 and the second electrode 186.
  • the reflective layer 140 may have a thickness of 0.03 ⁇ m to 1 ⁇ m. Preferably the thickness of the reflective layer 140 may be 0.8 ⁇ m to 1 ⁇ m.
  • the reflective layer 140 may be selected from a material having a high reflectance in the ultraviolet wavelength range.
  • the reflective layer 140 may include a conductive material.
  • the reflective layer 140 may include aluminum (Al).
  • the second insulating layer 150 may be disposed under the reflective layer 140 and the first recess 125.
  • the second insulating layer 150 may electrically insulate the bonding layer 160 from the reflective layer 140.
  • the second insulating layer 150 may electrically insulate the substrate 170 from the reflective layer 140.
  • the thickness of the second insulating layer 150 may be 0.5 ⁇ m to 1 ⁇ m, but is not limited thereto.
  • the thickness of the second insulating layer 150 is smaller than 0.5 ⁇ m, electrical reliability may deteriorate during operation of the semiconductor device. If the thickness of the second insulating layer 150 is 1 ⁇ m or more, the reliability of the semiconductor device may be lowered due to the pressure or thermal stress applied to the device during the process, and the light extraction efficiency may be lowered.
  • the bonding layer 160 may be disposed under the second insulating layer 150 or under the first electrode 182.
  • the bonding layer 160 may be electrically connected to the first electrode 182.
  • the second insulating layer 150 may be disposed between the bonding layer 160 and the reflective layer 140.
  • the second insulating layer 150 may be disposed to allow the reflective layer 140 and the bonding layer 160 to be electrically separated from each other.
  • the bonding layer 160 may bond the semiconductor structure 120 and the substrate 170 disposed under the semiconductor structure 120.
  • the bonding layer 160 may comprise a conductive material.
  • the bonding layer 160 may include a material selected from the group consisting of gold, tin, indium, aluminum, silicon, silver, nickel, and copper, or an alloy thereof.
  • the substrate 170 may be disposed under the bonding layer 160.
  • the substrate 170 may be made of a conductive material such as metal.
  • the substrate 170 may be electrically connected to the bonding layer 160.
  • the substrate 170 may include a metal or a semiconductor material.
  • the substrate 170 may be a metal having excellent electrical conductivity and / or thermal conductivity. In this case, heat generated during the operation of the semiconductor device may be quickly released to the outside.
  • the substrate 170 may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof. However, the present invention is not limited thereto.
  • the first electrode 182 may be disposed in the first recess 125.
  • the first electrode 182 may be disposed to contact the bottom surface of the 1-2 conductive semiconductor layer 122b.
  • the semiconductor element can ensure relatively smooth current injection characteristics. Since the first-first conductive semiconductor layer 122a has a high Al composition, the current diffusion and current injection characteristics may be relatively lower than those of the 1-2 conductive semiconductor layer 122b. May be disposed on the bottom surface of the 1-2 conductivity-type semiconductor layer 122b.
  • the first electrode 182 may be electrically connected to the first conductivity type semiconductor layer 122.
  • the thickness of the first electrode 182 may be 0.2 ⁇ m to 0.3 ⁇ m. However, the present invention is not limited thereto.
  • the thickness of the first electrode 182 may be thinner than the thickness of the first insulating layer 130.
  • the first insulating layer 130 and the first electrode 182 may be spaced apart from each other.
  • the shortest distance between the first insulating layer 130 and the first electrode 182 may be 0.3 ⁇ m to 0.5 ⁇ m.
  • the second insulation layer 140 may be difficult to be disposed because the distance for disposing the second insulation layer 140 disposed at the shortest separation distance is too small. Accordingly, cracks or peeling may occur in the second insulating layer 140. The reliability of the semiconductor device may be lowered.
  • the thickness of the first electrode 182 may be 40% to 80% of the thickness of the first insulating layer 130.
  • the thickness of the first electrode 182 may be 40% to 80% of the thickness of the first insulating layer 130. When the thickness of the first electrode 182 is less than 40% of the thickness of the first insulating layer 130, problems such as peeling and cracking due to a decrease in step coverage characteristics that occur when the lower electrode is disposed may occur.
  • the second insulating layer 140 When the thickness of the first electrode 182 is greater than 80% of the thickness of the first insulating layer 130, the second insulating layer 140 is spaced apart between the first insulating layer 130 and the first electrode 182. Can be placed within distance. In this case, the gap-fil characteristics of the second insulating layer 140 may be degraded, and cracks or peeling may occur in the second insulating layer 140.
  • the second electrode 186 may be disposed between the second conductivity type semiconductor layer 124 and the reflective layer 140.
  • the second electrode 186 may be electrically connected to the reflective layer 140.
  • the second electrode 186 may be electrically connected to the second electrode pad 146 through the reflective layer 140.
  • the distance between the second electrode pad 146 and the semiconductor structure 120 may be 5 ⁇ m to 30 ⁇ m. If the thickness is smaller than 5 ⁇ m, it is difficult to secure a process margin. If the thickness is larger than 30 ⁇ m, the area in which the second electrode pad 146 is disposed is widened in the entire device, thereby reducing the area of the active layer 123 and reducing the amount of light.
  • the height of the convex portion of the second electrode pad 146 may be higher than that of the active layer 124. Accordingly, the second electrode pad 146 may reflect light emitted in the horizontal direction of the device from the active layer 124 to the top to improve light extraction efficiency and to control the direction angle.
  • the first electrode 182 and the second electrode 186 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), and indium gallium zinc oxide (IGZO). ), Indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZO (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga) ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, At least one of Ru, Mg, Zn, Pt, Au, and Hf may be formed, but is not limited thereto.
  • the second electrode pad 146 may be made of a conductive material.
  • the second electrode pad 146 may have a single layer or a multilayer structure, and may include titanium (Ti), nickel (Ni), silver (Ag), and gold (Au).
  • the second electrode pad 146 may have a structure of Ti / Ni / Ti / Ni / Ti / Au.
  • the second electrode pad 146 may have a recessed portion and a convex portion at an upper surface thereof because the center portion is recessed. Wires (not shown) may be bonded to the recesses of the upper surface. Therefore, the adhesive area is widened, and the second electrode pad 146 and the wire may be more firmly bonded.
  • the second electrode pad 146 may function to reflect light, the closer the second electrode pad 146 is to the semiconductor structure 120, the light extraction efficiency may be improved.
  • Unevenness may be formed on the upper surface of the semiconductor structure 120. Such unevenness may improve extraction efficiency of light emitted from the semiconductor structure 120.
  • the unevenness may have a different average height according to the ultraviolet wavelength, and in the case of UV-C, the light extraction efficiency may be improved when the UV-C has a height of about 300 nm to 800 nm and an average of about 500 nm to 600 nm.
  • FIG. 4A is a cross-sectional view for describing the thickness and distance in FIG. 2, and FIGS. 4B to 4E are cross-sectional views of a modification of the semiconductor device illustrated in FIG. 4A.
  • the distance from the surface where the first electrode 182 and the first-second conductivity type semiconductor layer 122b contact each other in the first recess 125 is a distance from the top surface of the semiconductor structure 120.
  • One distance h1 may be 300 nm to 500 nm.
  • the first distance h1 may be the shortest distance from the top surface of the first recess 125 to the top surface of the semiconductor structure 120.
  • the surface where the first electrode 182 and the first conductive semiconductor layer 122 contact each other may be the same surface as the interface between the first-first conductive semiconductor layer 122a and the first-second conductive semiconductor layer 122b.
  • the present invention is not limited thereto.
  • the thickness of the first conductivity-type semiconductor layer 122 may be reduced, resulting in a decrease in current spreading. For this reason, the luminous flux of a semiconductor element may fall.
  • the first distance h1 is greater than 500 nm, a plurality of lights may be trapped in the first conductivity type semiconductor layer 122. As a result, the light intensity of the semiconductor device may be lowered.
  • the second distance h2 which is a distance between an upper surface of the first recess 125 and a lower portion of the second conductive semiconductor layer 124, may be 0.7 ⁇ m to 1 ⁇ m.
  • the thickness of the first conductivity-type semiconductor layer 122 may be so thin that current spreading characteristics may deteriorate, thereby decreasing uniformity of current injected into the semiconductor structure 120. As the current or heat is concentrated around the first recess 125, electrical and optical characteristics and reliability of the semiconductor device may be degraded.
  • the second distance h2 is larger than 1 ⁇ m, the path of light emitted from the active layer 123 in the semiconductor structure 120 becomes longer and the amount of light absorbed in the semiconductor structure 120 increases, thereby increasing the luminous flux of the semiconductor device. This can be degraded.
  • the angle ⁇ 1 between the bottom surface of the semiconductor structure 120 and the second recess 126 extending from the bottom surface of the semiconductor structure 120 may be 90 ° to 120 °.
  • the first angle ⁇ 1 between the second recess 126 and the lower surface of the semiconductor structure 120 exceeds 120 °, the upper surface of the second recess 126 is too narrow so that the reflective layer 140 may be formed. Gap-fill characteristics may be degraded during placement.
  • voids or cracks may occur between the upper surface of the reflective layer 140 and the lower surface of the protrusion 190, thereby lowering the reliability and light extraction efficiency of the semiconductor device.
  • the second recess 126 may include a stepped portion 126a.
  • the height h3 from the stepped portion 126a to the bottom surface of the semiconductor structure 120 may be the same as the height h2 from the top surface of the first recess 125 to the bottom surface of the semiconductor structure 120.
  • the first recess 125 and the second recess 126 may be disposed by dry etching or wet etching when the semiconductor process is applied.
  • the second recess 126 penetrating the semiconductor structure 120 is disposed through the semiconductor process, since the thickness of the semiconductor structure 120 is thick, the second recess 126 may be disposed through various steps. Can be. Therefore, when the height h3 from the stepped portion 126a to the bottom surface of the semiconductor structure 120 is equal to the height h2 of the semiconductor structure 120 at the top surface of the first recess 125, a plurality of etching processes are performed. Through the arrangement of the first recess 125 and the second recess 126, the number of processes may be reduced. In addition, the yield and the cost of the semiconductor device can be reduced.
  • the width L5 of the stepped portion 126a may be 0.5 ⁇ m to 3 ⁇ m.
  • the stepped portion 126a may be symmetrically formed with respect to the center in the first direction of the second recess 126 disposed between the adjacent semiconductor structures 120.
  • the present invention is not limited thereto, and the stepped portion 126a may be formed at only one side of the second recess 126 with respect to the center in the first direction.
  • the same stepped portion 126a is disposed on the X1 direction side and the X2 direction side based on the center of the second recess 120 in the first direction, but for example, the X1 direction side and the X2 direction
  • the width of the stepped portion 126a disposed on the side may be different.
  • light emitted from the active layer 123 may be scattered in the stepped portion 126a in the semiconductor structure 120. Accordingly, the probability of total internal reflection occurring inside the semiconductor structure 120 may be lowered, and light extraction efficiency of the semiconductor device may be improved.
  • the first angle ⁇ 1 may be 90 ° to 120 °.
  • the first angle ⁇ 1 may be an angle between the bottom surface of the semiconductor structure 120 and the second recess 126 extending from the bottom surface of the semiconductor structure 120.
  • the present invention is not limited thereto.
  • the second angle ⁇ 2 may be 90 ° to 120 °.
  • the second angle ⁇ 2 is a second step 126a included in the second recess 126 and a step extending from the stepped part 126a to the upper surface of the semiconductor structure 120 and extending to the second recess 126. It may be an angle formed by the side surface of the first conductive semiconductor layer 122.
  • the first angle ⁇ 1 and the second angle ⁇ 2 may be the same and may be different from each other.
  • the orientation angle of the semiconductor structure 120 may be controlled by adjusting the first angle ⁇ 1 and the second angle ⁇ 2 to be the same or different from each other.
  • the composition of Al in the first-first conductive semiconductor layer 122a is high, the current dispersion effect may be weakened. Therefore, the current is distributed only in the vicinity of each of the first electrode 182, the current density can be sharply lowered at a point far from the center of the first electrode 182. Therefore, the effective light emitting area can be narrowed.
  • the low current density region which is far from the center of the first electrode 182, may have a low current density and thus hardly contribute to light emission. Therefore, the embodiment can improve the light extraction efficiency by forming the reflective layer 140 in a region having a low current density.
  • the reflective layer 140 it is inefficient to form the reflective layer 140 in the entire area of the low current density region. Therefore, it may be advantageous to increase the light output by arranging the first electrode 182 as densely as possible, leaving only the region where the reflective layer 140 is to be formed.
  • the shortest length L1 of the lower surface of the second conductive semiconductor layer 124 disposed between the first recess 125 and the second recess 126 may be 10 ⁇ m to 35 ⁇ m.
  • the shortest distance L3 from the stepped portion 126a formed in the 2-1th recess 126 to the stepped portion 126a of the adjacent 2-2 recess 126 may be 45 ⁇ m to 100 ⁇ m.
  • the shortest distance L2 from the center of the upper surface of the exposed 2-1 recess 126 to the center of the upper surface of the adjacent 2-2 recess 126 may be 50 ⁇ m to 110 ⁇ m.
  • the shortest distance L4 between the second conductive semiconductor layer 124 disposed in the first region may be 9 ⁇ m or more and 74 ⁇ m or less.
  • the second recess 126 may be disposed through the first conductivity type semiconductor layer 122.
  • the distance between the upper surface of the first conductive semiconductor layer 122 and the lower surface of the semiconductor structure 120 may be the upper surface of the first insulating layer 130 disposed inside the second recess 126 and the semiconductor structure 120. May be less than the distance to the bottom surface.
  • the upper surface of the protrusion 190 may be disposed higher than the upper surface of the semiconductor structure 120.
  • the upper surface of the semiconductor structure 120 may be positioned between the upper surface of the protrusion 190 and the upper surface of the reflective layer 140.
  • the upper surface of the protrusion 190 may have a curvature as described above. According to this structure, the uniformity of the luminous flux emitted by the semiconductor element can be improved.
  • the upper surface of the semiconductor structure 120 may form the same surface as the upper surface of the first insulating layer 130 disposed in the second recess 126.
  • the top surface of the semiconductor structure 120 may have the top surface and the second recess 126 of the first insulating layer 130 disposed inside the second recess 126. It may be disposed between the upper surface of the reflective layer 140 disposed therein.
  • an upper surface of the semiconductor structure 120 may include an upper surface of the reflective layer 140 disposed inside the second recess 126 and a second insulating layer 150 disposed inside the second recess 126. It may be located between the top of the. Depending on the degree of etching, the upper surface of the semiconductor structure 120 may be disposed at various locations.
  • FIG. 5 is a plan view of a semiconductor device according to the second embodiment
  • FIG. 6 is a cross-sectional view of the semiconductor device according to the second embodiment in the direction BB ′ of FIG. 5
  • FIG. 7 is an enlarged view of D in FIG. 6
  • FIG. 8 is an enlarged cross-sectional view of the semiconductor device according to the second exemplary embodiment in the CC ′ direction of FIG. 5,
  • FIG. 9 is an enlarged view of E in FIG. 5.
  • the semiconductor device may include a semiconductor structure 120, a first insulating layer 130, a second recess 126, and a reflective layer 140.
  • the second insulating layer 150, the bonding layer 160, and the substrate 170 may be included.
  • the semiconductor device according to the second embodiment may include a plurality of semiconductor structures 120.
  • the number of the semiconductor structures 120 may be variously applied, and accordingly, the size of the semiconductor device may also be modified.
  • the present invention is not limited thereto.
  • the semiconductor structure 120 is disposed between the first conductive semiconductor layer 122, the second conductive semiconductor layer 124, the first conductive semiconductor layer 122, and the second conductive semiconductor layer 124.
  • the first recess 125 may be disposed to penetrate the active layer 123, the second conductive semiconductor layer 124, and the active layer 123 to a portion of the first conductive semiconductor layer 122.
  • the first conductivity type semiconductor layer 122 may be disposed above the semiconductor structure 120.
  • the first conductive semiconductor layer 122 is disposed on the 1-2 conductive semiconductor layer 122b and the 1-2 conductive semiconductor layer 122b disposed adjacent to the active layer 123. It may include a type semiconductor layer 122a.
  • the composition of Al may be different from that of the first-first conductivity-type semiconductor layer 122a and the first-second conductivity-type semiconductor layer 122b.
  • the 1-1 conductivity type semiconductor layer 122a may be a layer having a high Al composition
  • the 1-2 conductivity type semiconductor layer 122b may be a layer having a low Al composition.
  • the lower surface of the first-first conductive semiconductor layer 122a may be electrically connected to the upper surface of the first electrode 182.
  • the active layer 123 may be disposed between the first conductive semiconductor layer 122 and the second conductive semiconductor layer 124.
  • the active layer 123 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 122 meet holes (or electrons) injected through the second conductive semiconductor layer 124.
  • the active layer 123 may transition to a low energy level as electrons and holes recombine, and may generate light having a corresponding wavelength.
  • the second conductivity type semiconductor layer 124 may be disposed under the active layer 123.
  • the second conductive semiconductor layer 124 may be electrically connected to the second electrode 186.
  • the first recess 125 may pass through the second conductive semiconductor layer 124 and the active layer 123 to be disposed to a part of the first conductive semiconductor layer 122.
  • the first recess 125 may be at least one in the semiconductor structure.
  • the first electrode 182 may be disposed in the first recess 125 and may be electrically connected to the first conductive semiconductor layer 122.
  • the second recess 126 may be disposed between the plurality of semiconductor structures 120.
  • the second electrode 186 may be disposed between the second recess 126 and the first recess 125.
  • the second recess 126 may include a stepped portion 126a.
  • the distance between the top surface of the second electrode 186 and the stepped portion 126a is the same as the distance between the top surface of the second electrode 186 and the surface where the first electrode 182 contacts the first conductive semiconductor layer 122. can do.
  • the present invention is not limited thereto.
  • the second recess 126 may not include the stepped portion 126a.
  • the second recess 126 may be disposed through the first conductivity type semiconductor layer 122.
  • the second recess 126 may be exposed through the first conductive semiconductor layer 122.
  • the second recess 126 and the reflective layer 140 may be partially exposed to the same surface as the top surface of the semiconductor structure 120.
  • the present invention is not limited thereto, and the upper surface of the semiconductor structure 120 may be located above or below the exposed surface of the second recess 126 and the reflective layer 140.
  • a portion of the second insulating layer 150 and the bonding layer 160 may be exposed.
  • the upper surface exposed by the second recess 126, the reflective layer 140, the second insulating layer 150, and the bonding layer 160 may be the same surface.
  • the exposed surface may include an interface between the plurality of semiconductor structures 120.
  • the center of the interface may easily break the second recess 126 and the second insulating layer 150 due to stress when the semiconductor device is bent or folded. At this time, foreign matter, moisture, or the like may enter, and the semiconductor device may malfunction.
  • the reflective layer 140 when the reflective layer 140 is broken, the electrical connection between the second electrodes 186 is blocked, and thus the plurality of arrayed semiconductor devices may be turned on. Therefore, the second recess 126, which is weak to external stress, may not cover the reflective layer 140 on the exposed surface. By such a configuration, it is possible to prevent the problem that the second insulating layer 150 is damaged due to the stress applied to the upper portion of the reflective layer 140.
  • the first insulating layer 130 may extend from the bottom of the semiconductor structure 120 to the inside of the first recess 125 and the inside of the second recess 12.
  • the first conductive semiconductor layer 122 and the second conductive semiconductor layer 124 may be electrically separated from each other.
  • the thickness of the first insulating layer 130 may be 0.1 ⁇ m to 0.7 ⁇ m, but is not limited thereto.
  • the reflective layer 140 may be disposed under the first insulating layer 130 and the second conductive semiconductor layer 124.
  • the reflective layer 140 may be electrically connected to the second conductivity type semiconductor layer 124.
  • the reflective layer 140 may cover the second electrode 186 and be electrically connected to the second electrode 186.
  • the reflective layer 140 may be disposed to extend from a lower surface of the second conductive semiconductor layer 124 to a portion of the first recess 125, and may be formed from a lower surface of the second conductive semiconductor layer 124.
  • the two recesses 126 may be extended to be disposed inside.
  • the reflective layer 140 When the reflective layer 140 extends to a portion of the first recess 125, the reflective layer 140 may include the first electrode 182 and the bonding layer 160 disposed inside the first recess 125. It may be arranged so as not to be in direct contact with it. Accordingly, light emitted in a direction of a portion of the side surface and the upper surface of the first recess 125 may be reflected to the upper portion of the semiconductor structure 120.
  • the first electrode 182 and the second electrode 186 may be short-circuited. As a result, the semiconductor device may malfunction because no current is injected into the semiconductor structure 120.
  • the distance between the reflective layer 140 and the first electrode 182 disposed to a part of the upper surface of the first recess 125 may have a separation distance within 1 ⁇ m to 15 ⁇ m. If the distance between the reflective layer 140 and the first electrode 182 is less than 1 ⁇ m, a process margin for securing the distance between the reflective layer 140 and the first electrode 182 may be insufficient, resulting in a decrease in yield of a semiconductor device. Can be. In addition, when the semiconductor device operates for a long time, a short circuit between the first electrode 182 and the reflective layer 140 may occur due to the transfer phenomenon of atoms of the reflective layer 140.
  • the distance between the reflective layer 140 and the first electrode 182 is greater than 15 ⁇ m, the area of the upper surface of the first recess 125 is increased, so that the area of the active layer 123 of the semiconductor structure 120 is reduced, thereby decreasing the area of the semiconductor structure.
  • the luminous flux emitted from the 120 and the semiconductor device may be lowered.
  • the second insulating layer 150 may be disposed under the reflective layer 140 and the first recess 125.
  • the second insulating layer 150 may electrically insulate the bonding layer 160 and the substrate 170 from the reflective layer 140.
  • the thickness of the second insulating layer 150 may be 0.8 ⁇ m to 1 ⁇ m, but is not limited thereto.
  • the bonding layer 160 may be disposed under the second insulating layer 150.
  • the bonding layer 160 may be disposed on a lower surface of the second insulating layer 150 and a lower portion of the first electrode 182, and may be electrically connected to the first electrode 182.
  • the second insulating layer 150 may be disposed between the bonding layer 160 and the reflective layer 140.
  • the second insulating layer 150 may be disposed to allow the reflective layer 140 and the bonding layer 160 to be electrically separated from each other.
  • the bonding layer 160 may bond the semiconductor structure 120 and the substrate 170 disposed under the semiconductor structure 120.
  • the substrate 170 may be disposed under the bonding layer 160.
  • the substrate 170 may be made of a conductive material such as metal.
  • the substrate 170 may be electrically connected to the bonding layer 160.
  • the substrate 170 may include a metal or a semiconductor material.
  • the substrate 170 may be a metal having excellent electrical conductivity and / or thermal conductivity. In this case, heat generated during the operation of the semiconductor device may be quickly released to the outside.
  • the substrate 170 may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof. However, the present invention is not limited thereto.
  • the first electrode 182 may be disposed in the first recess 125. In addition, the first electrode 182 may be disposed on the 1-2 conductive semiconductor layer 122b. By such a configuration, the semiconductor element can ensure relatively smooth current injection characteristics.
  • the current diffusion and current injection characteristics may be relatively lower than those of the 1-2 conductive semiconductor layer 122b. May be disposed on the bottom surface of the 1-2 conductivity-type semiconductor layer 122b.
  • the second electrode 186 may be disposed between the second conductivity type semiconductor layer 124 and the reflective layer 140.
  • the second electrode 186 may be electrically connected to the reflective layer 140.
  • a portion of the second recess 126, the reflective layer 140, the second insulating layer 150, and the bonding layer 160 may be formed on the same surface as the top surface of the first conductivity-type semiconductor layer 122. May be exposed.
  • the substrate 170 may include a center C of the exposed surface.
  • the center C is a center point that bisects the upper surface of the exposed substrate 170 in the first direction.
  • adjacent semiconductor devices may be classified based on the center C.
  • FIG. the semiconductor device may be bent or folded based on the center C.
  • FIG. The second recess 126 and the second insulating layer 150 may be separated based on the center.
  • the second recess 126 and the second insulating layer 150 may not exist in the center C. According to this structure, the semiconductor element can be less stressed against folding or bending. For this reason, the semiconductor device according to the embodiment can be easily used in the flexible device.
  • the width d1 to which the bonding layer 160 is exposed may be 5 ⁇ m to 11 ⁇ m.
  • the semiconductor device may have a width of 5 ⁇ m or more based on the center C in order to have a flexible effect with the adjacent semiconductor device. ⁇
  • a portion of the upper surface of the semiconductor device may be second exposed.
  • the reflective layer 140 of the semiconductor device may be separated in some regions.
  • FIGS. 10A through 10F are diagrams illustrating a method of manufacturing a semiconductor device according to the first and second embodiments of the present invention.
  • the method may include disposing a bonding layer on the second insulating layer and disposing the substrate 170 on the bonding layer.
  • the growth substrate 1 may be separated, and the first conductive semiconductor layer may be etched to a predetermined thickness range.
  • the first conductive semiconductor layer 122, the active layer 123, and the second conductive semiconductor layer 124 are sequentially disposed on the growth substrate 1 to fabricate the semiconductor structure 120.
  • the first conductivity-type semiconductor layer 122 is formed on the first-first conductivity-type semiconductor layer 122a and the first-first conductivity-type semiconductor layer 122a in contact with the growth substrate 1. It may be formed to include the semiconductor layer 122b.
  • the composition of Al in the first-first conductivity type semiconductor layer 122a may be higher than that of the first-second conductivity type semiconductor layer 122b.
  • a buffer layer may be further provided between the first conductivity type semiconductor layer and the substrate 170.
  • the buffer layer may mitigate lattice mismatch between the first conductive semiconductor layer 122, the active layer 123, and the second conductive semiconductor layer 124 and the substrate 170.
  • the buffer layer may have a form in which a group and a group element are combined or include any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.
  • the dopant may be doped in the buffer layer, but is not limited thereto.
  • the first conductive semiconductor layer 122, the active layer 123, and the second conductive semiconductor layer 124 may be formed of metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), and plasma.
  • MOCVD metal organic chemical vapor deposition
  • CVD chemical vapor deposition
  • plasma Plasma-Enhanced Chemical Vapor Deposition
  • MBE Molecular Beam Epitaxy
  • HVPE Hydride Vapor Phase Epitaxy
  • Sputtering It is possible to, but not limited to.
  • portions of the second conductive semiconductor layer 124, the active layer 123, and the first conductive semiconductor layer 122 may be removed by primary etching. Etching may be performed up to a part of the first conductivity type semiconductor layer 122.
  • the second conductive semiconductor layer 124, the active layer 123, and the first conductive semiconductor layer 122 may be exposed by etching.
  • a portion of the first conductive semiconductor layer 122 may be removed to the upper surface of the first-first conductive semiconductor layer 122a by secondary etching. Secondary etching may be performed up to a part of the first-first conductivity type semiconductor layer 122a. For this reason, the growth substrate 1 is not exposed. Secondary etching may be exposed to a part of the lower region of the first-first conductivity-type semiconductor layer 122a.
  • the first conductive semiconductor layer 122, the active layer 123, and the second conductive semiconductor layer 124 may be exposed through the first and second etchings.
  • the semiconductor structure 120 may be two mesa etched structures.
  • the first insulating layer 130 may be positioned on the first conductive semiconductor layer 122, the active layer 123, and the second conductive semiconductor layer 124.
  • the first electrode 182 may be deposited on a surface in contact with the 1-2 conductive semiconductor layer 122b.
  • the second electrode 186 may be deposited on the second conductive semiconductor layer 124.
  • first electrode 182 and the second electrode 186 may be formed of an opaque metal such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or the like. In this case, since the light emitting area is reduced by the area of the first electrode 182, it may be preferable to form the size of the first electrode 182 small.
  • the method for forming the first electrode 182 and the second electrode 186 all of the electrode forming methods commonly used such as sputtering, coating, and deposition may be applied.
  • the reflective layer and the ohmic layer may be further formed when the first electrode 182 and the second electrode 186 are formed.
  • the first recess 125 is formed between the first electrode 182 and the second electrode 186, and the second recess 126 is a first-first conductivity type semiconductor layer exposed by secondary etching.
  • an upper surface of the second conductivity-type semiconductor layer 124 may be formed.
  • the first electrode 182 and the second electrode 186 may be the first electrode 182 and the second electrode 186 may be an ohmic electrode.
  • the first electrode 182 and the second electrode 186 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), and indium gallium zinc oxide (IGZO).
  • IGTO Indium gallium tin oxide
  • AZO aluminum zinc oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • IZO IZO Nitride
  • AGZO Al-Ga ZnO
  • IGZO In-Ga ZnO
  • ZnO IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, At least one of Ru, Mg, Zn, Pt, Au, and Hf may be formed, but is not limited thereto.
  • the reflective layer 140 may be formed on the second recess 126 and the second electrode 186. However, the reflective layer 140 may be electrically separated from the first electrode 182. The reflective layer 140 may be disposed below the second electrode 186 and may be electrically connected to the second electrode 186.
  • the second insulating layer 150 may be disposed under the reflective layer 140 and the first recess 125. By this configuration, the reflective layer 140 and the first electrode 182 may be electrically insulated.
  • the bonding layer 160 may be disposed under the second insulating layer 150.
  • the bonding layer 160 may be disposed under the second insulating layer 150 and under the first electrode 182, and may be electrically connected to the first electrode 182.
  • the substrate 170 may be formed on the upper surface of the bonding layer 160. And the growth substrate 1 can be removed.
  • the method of removing the substrate 170 is not particularly limited.
  • the growth substrate 1 may be removed by a laser lift-off (LLO) process, but is not limited thereto.
  • LLO laser lift-off
  • the bonding layer 160 may bond the semiconductor structure 120 and the substrate 170 disposed under the semiconductor structure 120.
  • the top surface of the first insulating layer 130 and the top surface of the semiconductor structure 120 may have various arrangement relationships according to etching.
  • the first insulating layer 130 may form the same surface as the top surface of the semiconductor structure 120.
  • the first insulating layer 130 may include a protrusion 190 disposed higher than the upper surface of the semiconductor structure 120 from the lower surface of the semiconductor structure 120. That is, the upper surface of the semiconductor structure 120 may be located between the upper surface of the protrusion 190 and the upper surface of the reflective layer 140.
  • the upper surface of the semiconductor structure 120 and the upper surface of the reflective layer 140 may form the same surface to form a flat surface.
  • an upper surface of the semiconductor structure 120 may be positioned below the upper surface of the reflective layer 140 through etching.
  • FIGS. 11A to 11B are diagrams illustrating a method of manufacturing a semiconductor device according to the second embodiment of the present invention.
  • the method of manufacturing a semiconductor device according to the second exemplary embodiment of the present inventive concept is the same as that described above with reference to FIG. 10E.
  • etching may be performed to the top surface of the bonding layer 160.
  • the first-first conductive semiconductor layer 122a may be etched in the same manner as the upper surface of the bonding layer 160. Accordingly, a portion of the bonding layer 160, the second insulating layer 150, the reflective layer 140, and the second recess 126 may be exposed.
  • the semiconductor device is composed of a package and can be used for curing resins, resists, SODs or SOGs. Alternatively, the semiconductor device may be used for medical treatment or sterilization of an air cleaner or water purifier.
  • the semiconductor device may be used as a light source of an illumination system, or may be used as a light source of an image display device or a light source of an illumination device. That is, the semiconductor device may be applied to various electronic devices disposed in a case to provide light. For example, when the semiconductor device and the RGB phosphor are mixed and used, white light having excellent color rendering (CRI) may be realized.
  • CRI color rendering
  • the above-described semiconductor device may be configured as a light emitting device package and used as a light source of an illumination system.
  • the semiconductor device may be used as a light source or a light source of an image display device.
  • a backlight unit of an image display device When used as a backlight unit of an image display device, it can be used as an edge type backlight unit or a direct type backlight unit, when used as a light source of a lighting device can be used as a luminaire or bulb type, and also used as a light source of a mobile terminal. It may be.
  • the light emitting element includes a laser diode in addition to the light emitting diode described above.
  • the laser diode may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure.
  • an electro-luminescence phenomenon is used in which light is emitted when a current flows, but the direction of emitted light is used.
  • a laser diode may emit light having a specific wavelength (monochromatic beam) in the same direction with the same phase by using a phenomenon called stimulated emission and a constructive interference phenomenon. Due to this, it can be used for optical communication, medical equipment and semiconductor processing equipment.
  • a photodetector may be a photodetector, which is a type of transducer that detects light and converts its intensity into an electrical signal.
  • Such photodetectors include photovoltaic cells (silicon, selenium), photoconductive elements (cadmium sulfide, cadmium selenide), photodiodes (e.g. PDs having peak wavelengths in visible blind or true blind spectral regions), phototransistors , Photomultipliers, phototubes (vacuum, gas encapsulation), infrared (IR) detectors, and the like, but embodiments are not limited thereto.
  • a semiconductor device such as a photodetector may generally be manufactured using a direct bandgap semiconductor having excellent light conversion efficiency.
  • the photodetector has various structures, and the most common structures include a pin photodetector using a pn junction, a Schottky photodetector using a Schottky junction, a metal semiconductor metal (MSM) photodetector, and the like. have.
  • MSM metal semiconductor metal
  • a photodiode may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer having the above-described structure, and have a pn junction or pin structure.
  • the photodiode operates by applying a reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and current flows. In this case, the magnitude of the current may be approximately proportional to the intensity of light incident on the photodiode.
  • Photovoltaic cells or solar cells are a type of photodiodes that can convert light into electrical current.
  • the solar cell may include the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer having the above-described structure, similarly to the light emitting device.
  • a general diode using a p-n junction it may be used as a rectifier of an electronic circuit, it may be applied to an ultra-high frequency circuit and an oscillation circuit.
  • the semiconductor device described above is not necessarily implemented as a semiconductor and may further include a metal material in some cases.
  • a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented by a p-type or n-type dopant. It may also be implemented using a doped semiconductor material or an intrinsic semiconductor material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층, 및 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 배치되는 제1 리세스를 포함하는 복수개의 반도체 구조물, 상기 복수개의 반도체 구조물 사이에 배치되는 제2 리세스, 상기 제1 리세스에 배치되어 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극, 상기 제2 도전형 반도체층의 하부에 배치되는 반사층 및 상기 제2 리세스 상에 배치되고, 상기 반도체 구조물의 상면보다 높게 돌출된 돌출부를 포함하고, 상기 제1 리세스 내에서 상기 제1 전극과 상기 제1 도전형 반도체층이 접촉하는 표면에서 상기 반도체 구조물의 상면까지의 거리가 300㎚ 내지 500㎚인 반도체 소자를 개시한다.

Description

반도체 소자
실시 예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
종래 반도체 소자는 활성층에서 생성된 광이 활성층의 상부 방향 이외에 측면이나 하부 방향으로도 진행될 수 있다. 특히, Al의 조성이 높아질수록 측면으로 방출되는 광량이 높아질 수 있다. 따라서, 반도체 소자에서 방출된 광의 광 진행 경로가 길어지거나 반도체 구조물 내부에서 흡수되는 문제가 있다.
실시 예는 광 추출 효율이 향상된 반도체 소자를 제공한다.
실시 예는 광 출력이 향상되고, 동작 전압이 감소하는 반도체 소자를 제공한다.
실시 예는 플렉서블한 반도체 소자를 제공한다.
본 발명의 일 실시 예에 따른 반도체 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층, 및 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 배치되는 제1 리세스를 포함하는 복수개의 반도체 구조물; 상기 복수개의 반도체 구조물 사이에 배치되는 제2 리세스; 상기 제1 리세스에 배치되어 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 제2 도전형 반도체층의 하부에 배치되는 반사층; 및 상기 제2 리세스 상에 배치되고, 상기 반도체 구조물의 상면보다 높게 돌출된 돌출부;를 포함하고, 상기 제1 리세스 내에서 상기 제1 전극과 상기 제1 도전형 반도체층이 접촉하는 표면에서 상기 반도체 구조물의 상면까지의 거리가 300㎚ 내지 500㎚를 포함한다.
인접한 상기 제2 도전형 반도체층 사이의 최단 거리는 9㎛이상 74㎛이하일 수 있다.
상기 반사층의 두께는 0.5㎛ 내지 1㎛일 수 있다.
상기 반사층과 전기적으로 연결되는 제2 전극패드를 포함할 수 있다.
상기 제2 도전형 반도체층과 상기 반사층 사이에 배치되는 제2 전극을 더 포함할 수 있다.
상기 반사층은 상기 제2 전극과 전기적으로 연결될 수 있다.
상기 반사층과 제1 리세스를 덮는 절연층을 더 포함할 수 있다.
상기 절연층, 상기 제1 리세스 및 상기 제1 전극의 하부에 배치되는 접합층을 더 포함할 수 있다.
상기 접합층의 하부에 배치되고 상기 접합층과 전기적으로 연결되는 기판을 더 포함할 수 있다.
상기 제2 리세스, 상기 반사층, 상기 절연층 및 상기 접합층의 일면는 상기 반도체 구조물의 상면과 동일한 면일 수 있다.
상기 반도체 구조물은 자외선 파장대의 광을 생성할 수 있다.
상기 제1 도전형 반도체층은 상기 활성층과 인접 배치된 제1-2 도전형 반도체층과 상기 제1-2 도전형 반도체층 상에 배치되는 제1-1 도전형 반도체층을 포함하고, 상기 제1-1 도전형 반도체층은 상기 제1-2 도전형 반도체층보다 Al 함량이 높고, 상기 제1 전극은 상기 제1-2 도전형 반도체층 하부에 배치될 수 있다.
상기 제2 리세스는 단차부를 포함할 수 있다. 상기 제2 전극의 상면과 상기 단차부 사이의 거리는 상기 제2 전극의 상면과 상기 제1 전극이 상기 제1 도전형 반도체층과 접하는 면 사이의 거리와 동일할 수 있다.
상기 제2 리세스 구획하는 제1 영역과 상기 제1 리세스가 구획하는 제2 영역의 면적비는 1:0.1 내지 1:0.4일 수 있다.
본 발명의 일실시 예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층, 및 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 배치되는 제1 리세스를 포함하고, 상면과 하면을 가지는 복수개의 반도체 구조물; 상기 복수개의 반도체 구조물 사이에 배치되는 제2 리세스; 상기 반도체 구조물의 하면에서 상기 반도체 구조물의 상면으로 연장되고 상기 반도체 구조물의 상면에서 노출되는 광추출구조를 포함하고, 상기 제1 도전형 반도체층과 상기 제1 전극이 접촉하는 표면으로부터 상기 반도체 구조물의 상면까지의 거리는 300㎚ 내지 500㎚일 수 있다.
본 발명의 일실시 예에 따른 전자 디바이스는 상기 반도체 소자; 및 상기 반도체 소자를 수용하는 케이스를 포함한다.
실시 예에 따르면, 광 추출 효율이 향상될 수 있다.
또한, 광 출력이 향상될 수 있다.
또한, 동작 전압이 개선될 수 있다.
또한, 플렉서블할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 제1 실시 예에 따른 반도체 소자의 평면도이고,
도 2는 도 1의 AA' 방향으로 제1 실시 예에 따른 반도체 소자의 단면도이고,
도 3은 도 1의 일부 확대도이고,
도 4a는 도 2에서 두께 및 거리를 설명하기 위한 단면도이고,
도 4b 내지 도 4e는 도 4a에 도시한 반도체 소자의 변형예의 단면도이고,
도 5는 제2실시 예에 따른 반도체 소자의 평면도이고,
도 6은 도 5의 BB' 방향으로 제2실시 예에 따른 반도체 소자의 단면도이고,
도 7은 도 6에서 D의 확대도이고,
도 8은 도 5의 CC' 방향으로 제2실시 예에 따른 반도체소자의 단면 확대도이고
도 9는 도 5에서 E의 확대도이고,
도 10a 내지 도 10f는 본 발명의 제1 실시 예에 따른 반도체 소자의 제조방법을 도시한 도면이다.
도 11a 내지 도 11b는 본 발명의 제2 실시 예에 따른 반도체 소자의 제조방법을 도시한 도면이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 제1 실시 예에 따른 반도체 소자의 평면도이고, 도 2는 도 1의 AA' 방향으로 제1 실시 예에 따른 반도체 소자의 단면도이고, 도 3은 도 1의 일부 확대도이다.
도 1 내지 도 3을 참조하면, 본 발명의 제1 실시 예에 따른 반도체 소자는 복수 개의 반도체 구조물을 포함할 수 있다. 반도체 구조물의 수는 다양하게 적용될 수 있으며, 이에 따라 반도체 소자의 크기도 변형될 수 있다.
도 2를 살펴보면, 제1 실시 예에 따른 반도체 소자는 복수 개의 반도체 구조물(120), 제1 절연층(130), 제1 리세스(125), 제2 리세스(126), 반사층(140), 제2 절연층(150), 접합층(160), 기판(170)을 포함할 수 있다.
반도체 구조물(120)은 제1 도전형 반도체층(122), 제2 도전형 반도체층(124), 제1 도전형 반도체층(122)과 제2 도전형 반도체층(124) 사이에 배치되는 활성층(123) 및 제2 도전형 반도체층(124) 및 활성층(123)을 관통하여 제1 도전형 반도체층(122)의 일부 영역까지 배치되는 제1 리세스(125)를 포함할 수 있다.
실시 예에 따른 반도체 구조물(120)은 자외선 파장대의 광을 생성할 수 있다.
예시적으로, 반도체 구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 방출할 수 있다. 자외선 파장대는 반도체 구조물(120)의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
제1 도전형 반도체층(122)은 반도체 구조물(120)의 상부에 배치될 수 있다. 제1 도전형 반도체층(122)은 활성층(123)과 인접 배치된 제1-2 도전형 반도체층(122b)과 제1-2 도전형 반도체층(122b) 상에 배치되는 제1-1 도전형 반도체층(122a)을 포함할 수 있다.
제1-1 도전형 반도체층(122a)의 Al 조성은 제1-2 도전형 반도체층(122b)의 Al 조성이 서로 다를 수 있다. 일예로, 제 1-1 도전형 반도체층(122a)은 Al 조성이 높은 층일 수 있으며, 제1-2 도전형 반도체층(122b)은 Al 조성이 낮은 층일 수 있다. 제1-1 도전형 반도체층(122a)의 하면은 제1 전극(182)의 상면과 접촉하여 전기적으로 연결될 수 있다.
제1 도전형 반도체층(122)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(122)에 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(122)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(122)은 n형 반도체층일 수 있다.
제1-1 도전형 반도체층(122a)은 Al의 조성이 55% 내지 70%일 수 있고, 제1-2 도전형 반도체층(122b)은 Al의 조성이 40% 내지 55%일 수 있다. 제1-2 도전형 반도체층(122b)은 활성층(123)과 인접 배치될 수 있다.
이 때, Al 조성이 높아지면 반도체 구조물(120) 내에서 전류 확산 특성이 저하될 수 있다. 또한, 활성층(123)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 발생할 수 있다.
활성층(123)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(124) 사이에 배치될 수 있다. 활성층(123)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(124)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(123)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(123)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(123)의 구조는 이에 한정하지 않는다. 활성층(123)은 Al을 포함할 수 있다.
제2 도전형 반도체층(124)은 활성층(123)의 하부에 배치될 수 있다. 제2 도전형 반도체층(124)은 제2 전극(186)과 전기적으로 연결될 수 있다.
제2 도전형 반도체층(124)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있다. 그리고 제2 도전형 반도체층(124)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(124)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(124)은 p형 반도체층일 수 있다.
제1 리세스(125)는 제2 도전형 반도체층(124) 및 활성층(123)을 관통하여 제1 도전형 반도체층(122)의 일부 영역까지 배치될 수 있다. 제1 리세스(125)는 반도체 구조물(120) 내에서 적어도 하나 이상일 수 있다. 제1 전극(182)은 제1 리세스(125)의 내부에 배치되며, 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다.
제2 리세스(126)는 복수 개의 반도체 구조물(120) 사이에 배치될 수 있다. 제2 전극(186)은 제2 리세스(126)와 제1 리세스(125) 사이에 배치될 수 있다. 또한, 제2 전극(186)은 제2 도전형 반도체층(124)의 하부에 배치되고, 제2 도전형 반도체층(124)과 전기적으로 연결될 수 있다.
도 3을 참조하면, 반도체 소자는 제2 리세스(126)에 의해 구획되는 복수 개의 제1영역(S1)을 포함할 수 있다. 제1 전극(182) 및 제2 전극(186)은 제1영역(S1)에 각각 배치될 수 있다. 제1영역(S1)은 육각형, 팔각형, 사각형 등과 같은 다각 형상이거나 곡률을 포함하는 형상일 수 있다. 다만, 이에 한정되지 않는다.
반도체 소자는 제1 리세스(125) 내부에서 제1 도전형 반도체층이 드러나는 영역인 제2 영역(S2)을 포함할 수 있다. 제2영역(S2)은 육각형, 팔각형, 사각형 등과 같은 다각 형상이거나 곡률을 포함하는 형상일 수 있다. 다만, 이에 한정되지 않는다. 제2 영역(S2) 내에 제1 전극(182)이 배치될 수 있다. 제1 영역(S1)과 제2 영역(S2)의 면적 비는 1:0.1이상 내지 1:0.4이하일 수 있다.
제1 영역과 제2 영역의 면적비가 1:0.1 미만인 경우, 제1 리세스(125) 내부에 배치되는 제1 전극(182)의 면적이 좁아져 동작 전압이 상승하는 문제점이 발생할 수 있다.
그리고 제1 영역과 제2 영역의 면적비가 1:0.4를 초과하는 경우, 활성층(123) 및 제2 도전형 반도체층의 면적이 좁아지기 때문에 반도체 구조물에서 발광하는 광속이 저하되는 문제점이 발생할 수 있다.
제2 리세스(126)는 단차부(126a)를 포함할 수 있다. 제2 전극(186)의 상면과 단차부(126a) 사이의 거리는 제2 전극(186)의 상면과 제1 전극(182)이 제1 도전형 반도체층(122)에 접하는 면 사이의 거리와 동일할 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, 제2 리세스(126)는 단차부(126a)를 포함하지 않을 수 있다. 제2 리세스(126)는 제1 도전형 반도체층(122)을 관통하여 배치될 수 있다.
제2 리세스(126)는 반도체 구조물(120)의 하면으로부터 반도체 구조물(120)의 상면보다 높게 배치되는 돌출부(190)를 포함할 수 있다. 제2 리세스(126) 내부에는 반사층(140)이 배치될 수 있으며, 반사층(140)의 상면은 반도체 구조물(120)의 상면보다 높게 배치될 수 있다. 이와 달리, 반사층(140)의 상면은 반도체 구조물(120)의 상면보다 낮게 배치될 수 있으므로 이에 한정되지 않는다.
돌출부(190)의 상면으로부터 반사층(140)의 상면까지의 거리는 돌출부(190)의 두께일 수 있다. 돌출부(190)의 두께는 제2 리세스(126)의 상면의 중심에서 제1 방향을 따라 제2 리세스의 외곽으로 갈수록 얇아질 수 있다. 돌출부(190)의 상면은 곡률을 가질 수 있다. 여기서, 제1 방향은 X1 또는 X2 방향일 수 있다. 그리고 제2 방향은 Y1 또는 Y2 방향일 수 있다. 제2 방향은 반도체 구조물의 적층 방향이고, 제1 방향은 제2 방향에 수직한 방향이다.
돌출부(190)는 반도체 구조물(120) 사이로 방출되는 광의 지향각을 조절하여, 전체 반도체 소자에서 발광하는 광속을 균일하게 할 수 있다. 돌출부(190)가 곡률을 가질 경우, 렌즈 역할을 할 수 있으며 돌출부(190)의 두께와 형상을 조절하여 반도체 구조물(120) 사이로 방출되는 광의 지향각을 조절할 수 있다. 따라서, 상기 돌출부(190)의 두께와 형상을 조절하여 반도체 소자가 방출하는 광속의 균일도를 제어할 수 있다.
돌출부(190)는 반사층(140) 및/또는 제1 절연층(130)을 포함할 수 있다.
돌출부(190)의 내부에 배치된 제1 절연층(130)의 두께는 제2 도전형 반도체층(124)의 하면에 배치된 제1 절연층(130)의 두께보다 작을 수 있다. 여기서, 돌출부(190)의 두께는 Y2 방향으로 제1 도전형 반도체층(122)의 상면과 돌출부(190) 상면의 거리일 수 있다. 돌출부(190)는 제2 리세스(126) 내부에 배치된 반사층(140)의 상면이 외부로 노출되는 것을 방지하여 외부의 습기나 오염 물질로부터 반사층(140)의 상면을 보호할 수 있다.
또한, 돌출부(190)의 두께는 반도체 소자가 방출하는 광속의 균일도를 향상시킬 수 있도록 하기 위해 0.05㎛ 내지 0.7㎛일 수 있다. 돌출부(190)의 두께가 0.05㎛ 미만일 경우, 상기 제2 리세스(126) 내부에 배치된 반사층(140)의 상면이 외부의 습기나 오염 물질로부터 상기 반사층(140)의 상면을 보호하는 특성이 저하될 수 있다. 돌출부(190)의 두께가 0.7㎛ 초과일 경우 반도체 소자의 플렉서블한 특성이 저하될 수 있다.
제1 절연층(130)은 반도체 구조물(120)의 하부로부터 제1 리세스(125) 내부 및 제2 리세스(126) 내부로 연장되어 배치될 수 있다. 제1 절연층(130)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(124)을 전기적으로 분리할 수 있다.
제1 절연층(130)의 두께는 0.1㎛ 내지 0.7㎛일 수 있으나, 이에 한정되는 것은 아니다. 제1 절연층(130)의 두께가 0.1㎛ 이하이면 전기적 신뢰성이 약화될 수 있다. 반대로 제1 절연층(130)의 두께가 0.7㎛ 이상이면 반사층(140)과 제1 절연층(130)의 열팽창계수(CTE) 차이 또는 반사층(140)과 제1 절연층(130) 사이의 열응력에 의해 반사층(140)이 박리나 크랙을 유발할 수 있고, 반도체 소자의 전기적 신뢰성이 악화되거나 광 추출 효율이 저하되는 문제점을 야기할 수 있다.
제1 절연층(130)은 실리콘 옥사이드(Silcon oxide, SiOx), 실리콘나이트라이드(Silicon Nitride, SixNy), 알루미늄옥사이드(Aluminum Oxide, AlxOy) 중 적어도 하나로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
그리고 제1 절연층(130)은 반도체 구조물(120)보다 낮은 굴절률을 갖는 물질을 포함할 수 있다. 이러한 구성에 의하여, 돌출부(190)가 제1 절연층(130)과 같은 물질로 배치되는 경우, 반도체 구조물(120)의 굴절률보다 돌출부(190)의 굴절률이 낮기 때문에 반도체 소자의 광추출 효율이 향상될 수 있다.
반사층(140)은 제1 절연층(130)과 제2 도전형 반도체층(124)의 하부에 배치될 수 있다. 반사층(140)은 제2 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 또한, 반사층(140)은 제2 전극(186)을 덮고, 제2 전극(186)과 전기적으로 연결될 수 있다.
반사층(140)은 제2 도전형 반도체층(124)의 하면으로부터 제1 리세스(125)의 일부 영역까지 연장되어 배치될 수 있다. 또한, 반사층(140)은 제2 도전형 반도체층(124)의 하면으로부터 제2 리세스(126) 내부까지 연장되어 배치될 수 있다.
반사층(140)은 제2 도전형 반도체층(124)의 하면에 배치되어 활성층(123)에서 방출되는 광을 반도체 구조물(120)의 상부로 반사할 수 있다.
또한, 반사층(140)은 제1 리세스(125) 및 제2 리세스(126) 내부로 연장되어 활성층(123)에서 방출되는 광을 반도체 구조물(120)의 상부로 반사할 수 있다. 따라서 반사층(140)은 반도체 소자가 방출하는 광속을 향상시킬 수 있고, 반도체 소자의 지향각을 제어할 수 있다.
반사층(140)이 제1 리세스(125)의 일부 영역까지 연장되어 배치되는 경우, 반사층(140)은 제1 리세스(125) 내부에 배치되는 제1 전극(182) 및 접합층(160)과 직접 접촉하지 않도록 배치될 수 있다. 따라서, 제1 리세스(125)의 측면 및 상면으로 방출되는 광을 반도체 구조물(120)의 상부로 반사할 수 있다.
반사층(140)은 제1 전극(182) 및 접합층(160)과 직접 접촉하는 경우, 제1 전극(182)과 제2 전극(186)이 단락될 수 있다. 또한, 제1 전극(182)과 접합층(160)이 단락될 수도 있다. 이로 인해, 반도체 구조물(120)에 전류가 주입되지 않기 때문에 반도체 소자는 오작동할 수 있다.
따라서, 반사층(140)은 제1 리세스(125)의 상면의 일부 영역까지 배치될 수 있다. 그리고 반사층(140)과 제1 전극(182) 사이의 최단 이격 거리는 1㎛ 내지 15㎛이내일 수 있다. 반사층(140)과 제1 전극(182) 사이의 거리가 1㎛미만일 경우, 반사층(140)과 제1 전극(182) 사이의 거리를 확보하기 위한 공정 마진이 부족하여 반도체 소자의 수율이 저하될 수 있다. 반사층(140)과 제1 전극(182)이 이격 거리를 갖지 못할 경우 제1 전극(182)과 반사층(140)이 전기적으로 연결되어 반도체 소자가 오작동할 수 있다.
또한, 반도체 소자가 장시간 동작할 때, 반사층(140)의 원자 이송 현상(migration)에 의한 제1 전극(182)과 반사층(140)의 단락 문제가 발생할 수 있다. 반사층(140)과 제1 전극(182) 사이의 거리가 15㎛초과일 경우 제1 리세스(125)의 상면의 면적이 커지기 때문에 반도체 구조물(120)의 활성층(123)의 면적이 줄어들어 반도체 구조물(120) 및 반도체 소자가 방출하는 광속이 저하될 수 있다.
또한, 반사층(140)은 제2 전극패드(146)와 전기적으로 연결될 수 있다. 이러한 구성에 의하여, 제2 전극패드(146)로부터 공급받은 전원은 반사층(140) 및 제2 전극(186)을 통해 제2 도전형 반도체층(124)으로 제공될 수 있다. 반사층(140)의 두께는 0.03㎛ 내지 1㎛일 수 있다. 바람직하게반사층(140)의 두께는 0.8㎛ 내지 1㎛ 일 수 있다.
반사층(140)은 자외선 파장대에서 반사율이 높은 물질이 선택될 수 있다. 반사층(140)은 도전성 물질을 포함할 수 있다. 예시적으로, 반사층(140)은 알루미늄(Al)을 포함할 수 있다.
제2 절연층(150)은 반사층(140)과 제1 리세스(125)의 하부에 배치될 수 있다. 제2 절연층(150)은 접합층(160)을 반사층(140)과 전기적으로 절연할 수 있다. 또한, 제2 절연층(150)은 기판(170)을 반사층(140)과 전기적으로 절연시킬 수 있다. 제2 절연층(150)의 두께는 0.5㎛ 내지 1㎛일 수 있으나, 이에 한정되는 것은 아니다.
제2 절연층(150)의 두께는 0.5㎛ 보다 작으면 반도체 소자의 동작 시 전기적 신뢰성이 악화될 수 있다. 제2 절연층(150)의 두께가 1㎛ 이상이면 공정시 소자에 가해지는 압력이나 열적 스트레스에 의하여 반도체 소자의 신뢰성이 저하되고, 광 추출 효율이 저하되는 문제점을 야기할 수 있다.
접합층(160)은 제2 절연층(150)의 하부나 제1 전극(182)의 하부에 배치될 수 있다. 접합층(160)은 제1 전극(182)과 전기적으로 연결될 수 있다. 접합층(160)과 반사층(140) 사이에는 제2 절연층(150)이 배치될 수 있다. 제2 절연층(150)은 반사층(140)과 접합층(160)이 전기적으로 분리될 수 있도록 배치될 수 있다. 접합층(160)은 반도체 구조물(120)의 하부에 배치되는 기판(170)과 반도체 구조물(120)을 접합할 수 있다.
접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
기판(170)은 접합층(160) 하부에 배치될 수 있다. 기판(170)은 금속 등의 도전성 물질로 구성될 수 있다. 기판(170)은 접합층(160)과 전기적으로 연결될 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.
제1 전극(182)은 제1 리세스(125)의 내부에 배치될 수 있다. 그리고 제1 전극(182)은 제1-2 도전형 반도체층(122b) 하면에 접하도록 배치될 수 있다. 이러한 구성에 의하여, 반도체 소자는 비교적 원활한 전류 주입 특성을 확보할 수 있다. 제1-1 도전형 반도체층(122a)은 Al의 조성이 높아 제1-2 도전형 반도체층(122b)에 비해 전류 확산 특성 및 전류 주입 특성이 상대적으로 낮을 수 있기 때문에 제1 전극(182)은 제1-2 도전형 반도체층(122b)의 하면에 배치될 수 있다.
제1 전극(182)은 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제1 전극(182)의 두께는 0.2㎛ 내지 0.3㎛일 수 있다. 다만, 이에 한정되는 것은 아니다.
제1 전극(182)의 두께는 제1 절연층(130)의 두께보다 얇을 수 있다. 제1 절연층(130)과 제1 전극(182)은 이격 배치될 수 있다. 제1 절연층(130)과 제1 전극(182)의 이격 최단 거리는 0.3㎛ 내지 0.5㎛일 수 있다. 이격 최단 거리가 0.3㎛미만일 경우, 이격 최단 거리에 배치되는 제2 절연층(140)이 배치되기 위한 거리가 너무 좁기 때문에 제2 절연층(140)이 배치되기 어려울 수 있다. 이에 따라, 제2 절연층(140)에 크랙이나 박리가 발생할 수 있다. 반도체 소자의 신뢰성이 저하될 수 있다.
이격 최단 거리가 0.5㎛를 초과하는 경우 제1 리세스(125)의 면적이 너무 넓어지기 때문에 반도체 구조물(120)의 활성층(123)의 면적이 감소하여 반도체 구조물(120)에서 방출하는 광속이 저하될 수 있다. 제1 전극(182)의 두께는 제1 절연층(130)의 두께의 40% 내지 80%일 수 있다.
제1 전극(182)의 두께는 제1 절연층(130)의 두께의 40% 내지 80%일 수 있다. 제1 전극(182)의 두께가 제1 절연층(130)의 두께의 40% 미만인 경우 하부 전극을 배치할 때 발생하는 스텝 커버리지 특성 저하에 의한 박리 및 크랙 등의 문제점이 발생할 수 있다.
제1 전극(182)의 두께가 제1 절연층(130)의 두께의 80% 초과인 경우, 제2 절연층(140)이 제1 절연층(130)과 제1 전극(182) 사이의 이격 거리 내에 배치될 수 있다. 이 때, 제2 절연층(140)의 갭필(Gap-fil) 특성이 저하되어, 제2 절연층(140)에 크랙이나 박리가 발생할 수 있다.
제2 전극(186)은 제2 도전형 반도체층(124)과 반사층(140) 사이에 배치될 수 있다. 제2 전극(186)은 반사층(140)과 전기적으로 연결될 수 있다. 그리고 제2 전극(186)은 반사층(140)을 통해 제2 전극패드(146)와 전기적으로 연결될 수 있다.
제2전극패드(146)와 반도체 구조물(120) 사이의 거리는 5㎛ 내지 30㎛일 수 있다. 5㎛보다 작으면 공정 마진을 확보하기 어렵고, 30㎛보다 크면 전체 소자에서 제2전극패드(146)가 배치되는 면적이 넓어져, 활성층(123)의 면적이 줄어들고 광량이 줄어들 수 있다.
제2전극패드(146)의 볼록부의 높이는 활성층(124)보다 높을 수 있다. 따라서 제2전극패드(146)는 활성층(124)에서 소자의 수평방향으로 방출되는 광을 상부로 반사하여 광 추출효율을 향상시키고, 지향각을 제어할 수 있다.
제1 전극(182)과 제2 전극(186)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
제2 전극패드(146)는 도전성 물질로 이루어질 수 있다. 제2 전극패드(146)는 단층 또는 다층구조를 가질 수 있으며, 티타늄(Ti), 니켈(Ni), 은(Ag) 및 금(Au)를 포함할 수 있다. 예시적으로 제2 전극패드(146)는 Ti/Ni/Ti/Ni/Ti/Au의 구조를 가질 수 있다.
제2 전극패드(146)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 상면의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접착 면적이 넓어져 제2 전극패드(146)와 와이어가 더 견고히 본딩될 수 있다.
제2 전극패드(146)는 광을 반사하는 작용을 할 수 있으므로, 제2 전극패드(146)는 반도체 구조물(120)과 가까울수록 광 추출효율이 향상될 수 있다.
반도체 구조물(120)의 상부면에는 요철이 형성될 수 있다. 이러한 요철은 반도체 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500 nm 내지 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 4a는 도 2에서 두께 및 거리를 설명하기 위한 단면도이고, 도 4b 내지 도 4e는 도 4a에 도시한 반도체 소자의 변형예의 단면도이다.
도 4a를 참조하면, 제1 리세스(125) 내에서 제1 전극(182)과 제1-2 도전형 반도체층(122b)이 접촉하는 면으로부터 반도체 구조물(120)의 상면까지의 거리인 제1 거리(h1)는 300㎚ 내지 500㎚일 수 있다.
제1 거리(h1)는 제1 리세스(125) 제1 리세스(125)의 상면에서 반도체 구조물(120)의 상면까지의 최단 거리일 수 있다.
제1 전극(182)과 제1 도전형 반도체층(122)이 접촉하는 면은 제1-1 도전형 반도체층(122a)과 제 1-2 도전형 반도체층(122b)의 경계면과 동일한 면일 수도 있으나 반드시 이에 한정하지 않는다.
제1 거리(h1)가 300㎚보다 작으면, 제1 도전형 반도체층(122)의 두께가 얇아져 전류 스프레딩이 저하될 수 있다. 이로 인하여, 반도체 소자의 광속이 저하될 수 있다.
제1 거리(h1)가 500㎚보다 크면 제1 도전형 반도체층(122)에 다수의 광이 갇힐 수 있다. 이로 인해, 반도체 소자의 광 세기가 낮아질 수 있다.
제2 도전형 반도체층(124)의 하부에서 제1 리세스(125) 상면 사이의 거리인 제2 거리(h2)는 0.7㎛ 내지 1㎛일 수 있다.
제2 거리(h2)가 0.7㎛보다 작으면 제1 도전형 반도체층(122)의 두께가 너무 얇아 전류 확산 특성이 저하되어 반도체 구조물(120)에 주입되는 전류의 균일도가 저하될 수 있고, 제1 리세스(125) 주변으로 전류 또는 열이 집중되어 반도체 소자의 전기적, 광학적 특성 및 신뢰성이 저하될 수 있다.
이와 달리, 제2 거리(h2)가 1㎛보다 크면 반도체 구조물(120) 내에서 활성층(123)으로부터 방출되는 광의 경로가 길어지고 반도체 구조물(120) 내부에서 흡수되는 광량이 많아져 반도체 소자의 광속이 저하될 수 있다.
그리고 반도체 구조물(120)의 하부면과 반도체 구조물(120)의 하부면에서 연장되는 제2 리세스(126) 사이의 각도(θ1)는 90° 내지 120°일 수 있다. 제2 리세스(126)와 반도체 구조물(120)의 하면 사이의 제1 각도(θ1)가 120°를 초과하는 경우, 제2 리세스(126)의 상면의 폭이 너무 좁아 반사층(140)을 배치할 때 갭필(Gap-fill)특성이 저하될 수 있다. 그리고 반사층(140)의 상면과 돌출부(190)의 하면 사이에서 보이드 또는 크랙이 발생할 수 있고, 이로 인해 반도체 소자의 신뢰성 및 광 추출효율이 저하될 수 있다.
제2 리세스(126)는 단차부(126a)를 포함할 수 있다. 단차부(126a)에서 반도체 구조물(120)의 하면까지의 높이(h3)는 제1 리세스(125)의 상면에서 반도체 구조물(120)의 하면까지의 높이(h2)와 동일할 수 있다.
제1 리세스(125) 및 제2 리세스(126)는 반도체 공정이 적용될 경우, 건식 식각 또는 습식 식각을 통해 배치할 수 있다. 반도체 구조물(120)을 관통하는 제2 리세스(126)를 반도체 공정을 통해 배치하는 경우, 반도체 구조물(120)의 두께가 두껍기 때문에 여러 단계의 공정을 거쳐 제2 리세스(126)가 배치될 수 있다. 따라서, 단차부(126a)에서 반도체 구조물(120)의 하면까지의 높이(h3)와 제1 리세스(125)의 상면에서 반도체 구조물(120)의 높이(h2)가 같을 경우, 복수의 식각 공정을 통해 제1 리세스(125) 및 제2 리세스(126)를 배치하여 공정 수를 줄일 수 있다. 그리고 수율 및 반도체 소자의 원가를 절감할 수 있다.
또한, 단차부(126a)의 폭(L5)은 0.5㎛ 내지 3㎛일 수 있다. 단차부(126a)는 인접한 반도체 구조물(120) 사이에 배치된 제2 리세스(126)의 제1 방향으로의 중심을 기준으로 대칭 형성될 수 있다.
다만, 이에 한정되지 않으며, 단차부(126a)는 제2 리세스(126)의 제1 방향으로의 중심을 기준으로 어느 한 쪽에만 형성될 수 있다. 도 4a에서 제2 리세스(120)의 제1 방향으로의 중심을 기준으로 X1 방향측과 X2 방향측에 동일한 단차부(126a)가 배치되는 것을 도시하였으나, 예시적으로 X1 방향측과 X2 방향측에 배치되는 단차부(126a)의 폭이 상이할 수 있다.
또한, 활성층(123)에서 방출되는 광은 반도체 구조물(120) 내의 단차부(126a)에서 산란이 일어날 수 있다. 이에, 반도체 구조물(120) 내부에서 발생하는 내부 전반사 확률을 낮아지고, 반도체 소자의 광추출 효율이 향상될 수 있다.
그리고 제1 각도(θ1)는 90° 내지 120°일 수 있다. 여기서, 제1 각도(θ1)는 반도체 구조물(120)의 하부면과 반도체 구조물(120)의 하부면에서 연장된 제2 리세스(126) 사이의 각도일 수 있다. 다만, 이에 한정되는 것은 아니다.
제2 각도(θ2)는 90° 내지 120°일 수 있다. 여기서, 제2 각도(θ2)는 제2 리세스(126)가 포함하는 단차부(126a)와 단차부(126a)에서 반도체 구조물(120) 상면과 접하고 제2 리세스(126)로 연장된 제1 도전형 반도체층(122)의 측면이 이루는 각도일 수 있다.
제2 각도(θ2)가 120°를 초과하는 경우, 제2 리세스(126)의 상면의 폭이 너무 좁아 반사층(140)을 배치할 때 갭필(Gap-fill)특성이 저하되어 반사층(140)의 상면과 돌출부(190)의 하면 사이에서 보이드 또는 크랙이 발생할 수 있고, 이로 인해 반도체 소자의 신뢰성 및 광 추출효율이 저하될 수 있다.
제1 각도(θ1)와 제2 각도(θ2)는 동일할 수 있고, 서로 상이할 수 있다. 반도체 구조물(120)의 지향각은 제1 각도(θ1)와 제2 각도(θ2)를 동일하거나 서로 상이하게 조절하여 제어될 수 있다.
제1-1 도전형 반도체층(122a)에서 Al의 조성이 높아지면 전류 분산 효과가 약해질 수 있다. 따라서, 각각의 제1 전극(182)의 인근지점에만 전류가 분산되며 제1 전극(182)의 중심부에서 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역이 좁아질 수 있다.
제1 전극(182)의 중심부에서 거리가 먼 저전류밀도영역은 전류밀도가 낮아서 발광에 거의 기여하지 못할 수 있다. 따라서, 실시 예는 전류밀도가 낮은 영역에 반사층(140)을 형성하여 광 추출 효율을 향상시킬 수 있다.
그러나, 저전류밀도영역의 전체면적에 반사층(140)을 형성하는 것은 비효율적이다. 따라서, 반사층(140)을 형성할 영역만을 남기고 나머지 영역에는 제1 전극(182)을 가능한 조밀하게 배치하는 것이 광 출력을 높이는데 유리할 수 있다.
또한, 제1 리세스(125)와 제2 리세스(126) 사이에 배치되는 제2 도전형 반도체층(124)의 하부면의 최단 길이(L1)은 10㎛ 내지 35㎛일 수 있다.
제2-1 리세스(126)에 형성된 단차부(126a)에서 인접한 제2-2 리세스(126)의 단차부(126a)까지의 최단 거리(L3)는 45㎛ 내지 100㎛일 수 있다.
노출된 제2-1 리세스(126)의 상면의 중심부에서 인접한 제2-2 리세스(126)의 상면 중심부까지의 최단 거리(L2)는 50㎛ 내지 110㎛일 수 있다.
그리고 제1 영역에서 배치된 상기 제2 도전형 반도체층(124) 사이의 최단 거리(L4)는 9㎛이상 74㎛이하일 수 있다.
제2 리세스(126)는 제1 도전형 반도체층(122)을 관통하여 배치될 수 있다. 또한, 제1 도전형 반도체층(122)의 상면과 반도체 구조물(120)의 하면까지의 거리는 제2 리세스(126) 내부에 배치된 제1 절연층(130)의 상면과 반도체 구조물(120)의 하면으로까지의 거리보다 작을 수 있다. 이러한 경우, 돌출부(190)의 상면은 반도체 구조물(120)의 상면보다 높게 배치될 수 있다. 그리고 반도체 구조물(120)의 상면은 돌출부(190)의 상면과 반사층(140)의 상면 사이에 위치할 수 있다.
이와 달리 도 4b를 참조하면, 돌출부(190)의 상면은 전술한 바와 같이 곡률을 가질 수 있다. 이러한 구성에 의하면, 반도체 소자가 방출하는 광속의 균일도가 향상될 수 있다.
도 4c를 참조하면, 반도체 구조물(120)의 상면은 제2 리세스(126) 내부에 배치된 제1 절연층(130)의 상면과 동일한 면을 이룰 수 있다. 이와 달리, 도 4d를 참조하면, 식각의 정도에 따라 반도체 구조물(120)의 상면은 제2 리세스(126) 내부에 배치된 제1 절연층(130)의 상면과 제2 리세스(126) 내부에 배치된 반사층(140)의 상면 사이에 배치될 수 있다.
도 4e를 참조하면, 반도체 구조물(120)의 상면은 제2 리세스(126) 내부에 배치된 반사층(140)의 상면과 제2 리세스(126) 내부에 배치된 제2 절연층(150)의 상면 사이에 위치할 수 있다. 식각의 정도에 따라 반도체 구조물(120)의 상면은 다양한 위치에 배치될 수 있다.
도 5는 제2실시 예에 따른 반도체 소자의 평면도이고, 도 6은 도 5의 BB' 방향으로 제2실시 예에 따른 반도체 소자의 단면도이고, 도 7은 도 6에서 D의 확대도이고, 도 8은 도 5의 CC' 방향으로 제2실시 예에 따른 반도체소자의 단면 확대도이고, 도 9는 도 5에서 E의 확대도이다.
도 5 내지 도 9을 참조하면, 본 발명의 제2 실시 예에 따른 반도체 소자는 반도체 소자는 반도체 구조물(120), 제1 절연층(130), 제2 리세스(126), 반사층(140), 제2 절연층(150), 접합층(160), 기판(170)을 포함할 수 있다.
먼저, 제2 실시 예에 따른 반도체 소자는 복수 개로 반도체 구조물(120)을 포함할 수 있다. 반도체 구조물(120)의 수는 다양하게 적용될 수 있으며, 이에 따라 반도체 소자의 크기도 변형될 수 있다. 다만, 이에 한정되는 것은 아니다.
그리고 반도체 구조물(120)은 제1 도전형 반도체층(122), 제2 도전형 반도체층(124), 제1 도전형 반도체층(122)과 제2 도전형 반도체층(124) 사이에 배치되는 활성층(123) 및 제2 도전형 반도체층(124) 및 활성층(123)을 관통하여 제1 도전형 반도체층(122)의 일부 영역까지 배치되는 제1 리세스(125)를 포함할 수 있다.
제1 도전형 반도체층(122)은 반도체 구조물(120) 내에서 상부에 배치될 수 있다. 제1 도전형 반도체층(122)은 활성층(123)과 인접 배치된 제1-2 도전형 반도체층(122b)과 제1-2 도전형 반도체층(122b) 상에 배치되는 제1-1 도전형 반도체층(122a)을 포함할 수 있다.
제1-1 도전형 반도체층(122a)과 제1-2 도전형 반도체층(122b)은 Al의 조성이 서로 다를 수 있다. 일예로, 제 1-1 도전형 반도체층(122a)은 Al 조성이 높은 층일 수 있으며, 제1-2 도전형 반도체층(122b)은 Al 조성이 낮은 층일 수 있다. 제1-1 도전형 반도체층(122a)의 하면은 제1 전극(182)의 상면과 접촉하여 전기적으로 연결될 수 있다.
활성층(123)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(124) 사이에 배치될 수 있다. 활성층(123)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(124)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(123)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
제2 도전형 반도체층(124)은 활성층(123)의 하부에 배치될 수 있다. 제2 도전형 반도체층(124)은 제2 전극(186)과 전기적으로 연결될 수 있다.
제1 리세스(125)는 제2 도전형 반도체층(124) 및 활성층(123)을 관통하여 제1 도전형 반도체층(122)의 일부 영역까지 배치될 수 있다. 제1 리세스(125)는 반도체 구조물 내에서 적어도 하나 이상일 수 있다. 제1 전극(182)은 제1 리세스(125)의 내부에 배치되며, 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다.
제2 리세스(126)는 복수 개의 반도체 구조물(120) 사이에 배치될 수 있다. 제2 리세스(126)와 제1 리세스(125) 사이에는 제2 전극(186)이 배치될 수 있다.
제2 리세스(126)는 단차부(126a)를 포함할 수 있다. 제2 전극(186)의 상면과 단차부(126a) 사이의 거리는 제2 전극(186)의 상면과 제1 전극(182)이 제1 도전형 반도체층(122)에 접하는 면 사이의 거리와 동일할 수 있다.
다만, 이에 한정되는 것은 아니다. 또한, 제2 리세스(126)는 단차부(126a)를 포함하지 않을 수 있다. 제2 리세스(126)는 제1 도전형 반도체층(122)을 관통하여 배치될 수 있다.
제2 리세스(126)는 제1 도전형 반도체층(122)을 관통하여 노출될 수 있다. 제2 리세스(126)와 반사층(140)은 반도체 구조물(120)의 상면과 동일한 면에 일부 노출될 수 있다. 다만, 이에 한정되는 것은 아니며, 반도체 구조물(120)의 상면은 제2 리세스(126)와 반사층(140)의 노출 면 위 또는 아래에 위치할 수 있다. 또한, 제2 절연층(150)과 접합층(160)의 일부도 노출될 수 있다. 제2 리세스(126), 반사층(140), 제2 절연층(150), 접합층(160)에 의해 노출되는 상면은 동일한 면일 수 있다.
노출되는 면은 복수의 반도체 구조물(120) 사이의 경계면을 포함할 수 있다. 경계면의 중심은 반도체 소자를 굽히거나 접히는 경우 스트레스에 의해 제2 리세스(126) 및 제2 절연층(150)이 쉽게 파손될 수 있다. 이 때, 이물질이나 습기 등이 침입하여 반도체 소자는 오작동할 수 있다.
또한, 반사층(140)이 깨지는 경우 제2 전극(186) 간의 전기적 연결이 차단되어, 어레이된 복수의 반도체 소자가 점등될 수 있다. 따라서 외부 스트레스에 약한 제2 리세스(126)는 노출되는 면 상에서 반사층(140)을 덮지 않도록 할 수 있다. 이러한 구성에 의하여, 반사층(140)의 상부에 가해지는 스트레스로 인해 제2 절연층(150)이 손상되는 문제를 방지할 수 있다.
제1 절연층(130)은 반도체 구조물(120)의 하부로부터 제1 리세스(125) 내부 및 제2 리세스(12) 내부로 연장되어 배치될 수 있다.. 제1 절연층(130)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(124)을 전기적으로 분리할 수 있다. 제1 절연층(130)의 두께는 0.1㎛ 내지 0.7㎛일 수 있으나, 이에 한정되는 것은 아니다. 반사층(140)은 제1 절연층(130)과 제2 도전형 반도체층(124)의 하부에 배치될 수 있다.
반사층(140)은 제2 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 또한, 반사층(140)은 제2 전극(186)을 덮고, 제2 전극(186)과 전기적으로 연결될 수 있다. 또한, 반사층(140)은 제2 도전형 반도체층(124)의 하면으로부터 제1 리세스(125)의 일부 영역까지 연장되어 배치될 수 있고, 제2 도전형 반도체층(124)의 하면으로부터 제2 리세스(126) 내부까지 연장되어 배치될 수 있다.
반사층(140)이 제1 리세스(125)의 일부 영역까지 연장되어 배치되는 경우, 반사층(140)은 제1 리세스(125) 내부에 배치되는 제1 전극(182) 및 접합층(160)과 직접 접촉하지 않도록 배치될 수 있다. 따라서 제1 리세스(125)의 측면 및 상면의 일부 영역 방향으로 방출되는 광을 반도체 구조물(120)의 상부로 반사할 수 있다.
반사층(140)은 제1 전극(182) 및 접합층(160)과 직접 접촉하는 경우, 제1 전극(182)과 제2 전극(186)이 단락될 수 있다. 이로 인해, 반도체 구조물(120)에 전류가 주입되지 않기 때문에 반도체 소자가 오작동할 수 있다.
따라서 제1 리세스(125)의 상면의 일부 영역까지 배치된 반사층(140)과 제1 전극(182) 사이의 거리는 1㎛ 내지 15㎛이내인 이격 거리를 가질 수 있다. 반사층(140)과 제1 전극(182) 사이의 거리가 1㎛미만일 경우, 반사층(140)과 제1 전극(182) 사이의 거리를 확보하기 위한 공정 마진이 부족하여 반도체 소자의 수율이 저하될 수 있다. 또한, 반도체 소자가 장시간 동작할 때, 반사층(140) 원자의 이송 현상에 의한 제1 전극(182)과 반사층(140)의 단락 문제가 발생할 수 있다.
반사층(140)과 제1 전극(182) 사이의 거리가 15㎛초과일 경우 제1 리세스(125)의 상면의 면적이 커지기 때문에 반도체 구조물(120)의 활성층(123)의 면적이 줄어들어 반도체 구조물(120) 및 반도체 소자가 방출하는 광속이 저하될 수 있다.
제2 절연층(150)은 반사층(140)과 제1 리세스(125) 하부에 배치될 수 있다. 제2 절연층(150)은 접합층(160), 기판(170)을 반사층(140)과 전기적으로 절연시킬 수 있다. 제2 절연층(150)의 두께는 0.8㎛ 내지 1㎛일 수 있으나, 이에 한정되는 것은 아니다.
접합층(160)은 제2 절연층(150)의 하부에 배치될 수 있다. 그리고 접합층(160)은 제2 절연층(150)의 하면 및 제1 전극(182)의 하부에 배치될 수 있으며, 제1 전극(182)과 전기적으로 연결될 수 있다. 접합층(160)과 반사층(140) 사이에는 제2 절연층(150)이 배치될 수 있다.
제2 절연층(150)은 반사층(140)과 접합층(160)이 전기적으로 분리될 수 있도록 배치될 수 있다. 접합층(160)은 반도체 구조물(120)의 하부에 배치되는 기판(170)과 반도체 구조물(120)을 접합할 수 있다.
기판(170)은 접합층(160) 하부에 배치될 수 있다. 기판(170)은 금속 등의 도전성 물질로 구성될 수 있다. 기판(170)은 접합층(160)과 전기적으로 연결될 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.
제1 전극(182)은 제1 리세스(125)의 내부에 배치될 수 있다. 그리고 제1 전극(182)은 제1-2 도전형 반도체층(122b) 상에 배치될 수 있다. 이러한 구성에 의하여, 반도체 소자는 비교적 원활한 전류 주입 특성을 확보할 수 있다.
제1-1 도전형 반도체층(122a)은 Al의 조성이 높아 제1-2 도전형 반도체층(122b)에 비해 전류 확산 특성 및 전류 주입 특성이 상대적으로 낮을 수 있기 때문에 제1 전극(182)은 제1-2 도전형 반도체층(122b)의 하면에 배치될 수 있다.
제2 전극(186)은 제2 도전형 반도체층(124)과 반사층(140) 사이에 배치될 수 있다. 제2 전극(186)은 반사층(140)과 전기적으로 연결될 수 있다.
도 7을 참조하면, 제1 도전형 반도체층(122)의 상면과 동일한 면에 제2 리세스(126), 반사층(140), 제2 절연층(150), 접합층(160)의 일부가 노출될 수 있다. 기판(170)은 노출된 면의 중심(C)을 포함할 수 있다. 여기서, 중심(C)은 노출된 기판(170)의 상면을 제1 방향으로 양분하는 중심점이다.
그리고 중심(C)을 기준으로 인접한 반도체 소자는 구분될 수 있다. 또한, 중심(C)을 기준으로 반도체 소자는 굽히거나 접힐 수 있다. 제2 리세스(126)와 제2 절연층(150)은 중심을 기준으로 분리될 수 있다. 중심(C)에 제2 리세스(126) 및 제2 절연층(150)이 존재하지 않을 수 있다. 이러한 구성에 의하면, 반도체 소자가 접힘 또는 굽힘에 대해 스트레스를 적게 받을 수 있다. 이로 인해, 실시 예에 따른 반도체 소자는 플렉서블 장치에 용이하게 이용할 수 있다.
접합층(160)이 노출되는 폭(d1)은 5㎛ 내지 11㎛일 수 있다. 중심(C)을 기준으로 반도체 소자는 인접한 반도체 소자와 플렉서블 효과를 가지기 위해 5㎛ 이상의 폭을 가지는 것이 바람직할 수 있다. ㅇㅇㅇ
도 8을 참조하면, 반도체 소자의 상면은 일부가 제2 노출될 수 있다. 이러한 구성에 의하여, 반도체 소자의 반사층(140)은 일부 영역에서 분리된 형상일 수 있다.
도 10a 내지 도 10f는 본 발명의 제1 실시 예 및 제2 실시 예에 따른 반도체 소자의 제조방법을 도시한 도면이다.
도 10a 내지 도 10f를 참고하면, 성장 기판(1) 상에 반도체 구조물을 배치하는 단계, 반도체 구조물의 일부 영역을 제거하여 제1 리세스 및 제2 리세스를 배치하는 단계, 제1 리세스 내부에 제1 전극, 제2 도전형 반도체층 상면에 제2 전극, 제1 절연층을 형성하는 단계, 제1 절연층 상에 반사층을 배치하는 단계, 반사층 상에 제2 절연층을 배치하는 단계, 제2 절연층 상에 접합층을 배치하는 단계, 접합층 상에 기판(170)을 배치하는 단계를 포함할 수 있다. 다음으로, 성장 기판(1)을 분리하고, 제1 도전형 반도체층을 소정의 두께 범위로 식각하는 단계를 포함할 수 있다.
도 10a를 참조하면, 제1 도전형 반도체층(122), 활성층(123) 및 제2 도전형 반도체층(124)은 성장 기판(1) 상에 순차로 배치하여, 반도체 구조물(120)을 제작할 수 있다.
제1 도전형 반도체층(122)은 성장 기판(1)과 접하는 제1-1 도전형 반도체층(122a)과 제1-1 도전형 반도체층(122a) 상에 배치되는 제1-2 도전형 반도체층(122b)을 포함하도록 형성할 수 있다. 제1-1 도전형 반도체층(122a)은 제1-2 도전형 반도체층(122b) 보다 Al의 조성이 높을 수 있다.
제 1 도전형 반도체층과 기판(170) 사이에 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층(미도시)은 제 1 도전형 반도체층(122), 활성층(123) 및 제 2 도전형 반도체층(124)과 기판(170) 사이의 격자 부정합을 완화할 수 있다. 버퍼층은 족과 족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.
제1 도전형 반도체층(122), 활성층(123) 및 제2 도전형 반도체층(124)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성할 수 있으며, 이에 한정하지 않는다.
도 10b를 참조하면, 1차 식각으로 제2 도전형 반도체층(124), 활성층(123) 및 제1 도전형 반도체층(122)의 일부를 제거할 수 있다. 식각은 제1 도전형 반도체층(122)의 일부까지 이루어질 수 있다. 식각으로 제2 도전형 반도체층(124), 활성층(123) 및 제1 도전형 반도체층(122)은 노출될 수 있다.
도 10c를 참조하면, 2차 식각으로 제1-1 도전형 반도체층(122a)의 상면까지 제1 도전형 반도체층(122)의 일부를 제거할 수 있다. 2차 식각은 제1-1 도전형 반도체층(122a)의 일부까지 이루어질 수 있다. 이로 인해, 성장 기판(1)은 노출되지 않는다. 2차 식각은 제1-1 도전형 반도체층(122a)의 하부 영역의 일부까지 노출할 수 있다. 1차 식각 및 2차 식각을 통해, 제1 도전형 반도체층(122), 활성층(123) 및 제2 도전형 반도체층(124)이 노출될 수 있다. 반도체 구조물(120)은 2번의 메사 식각된 구조일 수 있다.
도 10d를 참조하면, 제1 절연층(130)은 제1 도전형 반도체층(122), 활성층(123) 및 제2 도전형 반도체층(124) 상에 위치할 수 있다. 제1 전극(182)은 제1-2 도전형 반도체층(122b)와 접하는 면 상에 증착할 수 있다. 그리고 제2 전극(186)은 제2 도전형 반도체층(124) 상부에 증착할 수 있다.
또한, 제1 전극(182) 및 제2 전극(186)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성될 수 있다. 이 경우 제1 전극(182)의 면적만큼 발광면적이 작아지므로 제1 전극(182)의 크기는 작게 형성하는 것이 바람직할 수 있다.
제1 전극(182) 및 제2 전극(186)을 형성하는 방법은 스퍼터링, 코팅, 증착 등과 같이 통상적으로 사용되는 전극 형성 방법이 모두 적용될 수 있다. 제1 전극(182) 및 제2 전극(186) 형성시 반사층과 오믹층을 더 형성할 수 있다.
제1 리세스(125)는 제1 전극(182)과 제2 전극(186) 사이에 형성되고, 제2 리세스(126)는 2차 식각에 의해 노출된 제1-1 도전형 반도체층(122a)에서 제2 도전형 반도체층(124)의 노출된 상면 사이에 형성될 수 있다.
제1 전극(182) 및 제2 전극(186)은 제1 전극(182)과 제2 전극(186)은 오믹전극일 수 있다. 제1 전극(182)과 제2 전극(186)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
반사층(140)은 제2 리세스(126), 제2 전극(186) 상에 형성될 수 이다. 다만, 반사층(140)은 제1 전극(182)과 전기적으로 분리될 수 있다. 반사층(140)은 제2 전극(186)을 하부에 배치되고, 제2 전극(186)과 전기적으로 연결될 수 있다.
제2 절연층(150)은 반사층(140), 제1 리세스(125) 하부에 배치될 수 있다. 이러한 구성에 의하여, 반사층(140)과 제1 전극(182)은 전기적으로 절연될 수 있다.
도 10e를 참조하면, 접합층(160)은 제2 절연층(150)의 하부에 배치될 수 있다. 그리고 접합층(160)은 제2 절연층(150)의 하부 및 제1 전극(182)의 하부에 배치될 수 있으며, 제1 전극(182)과 전기적으로 연결될 수 있다.
그리고 접합층(160) 상면에 기판(170)을 형성할 수 있다. 그리고 성장 기판(1)은 제거할 수 있다. 기판(170)을 제거하는 방법은 특별히 제한되지 않는다. 일예로, LLO(Laser Lift-Off) 공정으로 성장 기판(1)을 제거할 수 있으나, 이에 한정되는 것은 아니다.
접합층(160)은 반도체 구조물(120)의 하부에 배치되는 기판(170)과 반도체 구조물(120)을 접합할 수 있다
도 10f를 참조하면, 식각에 따라 제1 절연층(130)의 상면과 반도체 구조물(120)의 상면은 다양한 배치관계를 이룰 수 있다. 먼저, 제1 절연층(130)은 반도체 구조물(120)의 상면과 동일한 면을 이룰 수 있다.
또한, 식각을 통해 제1 절연층(130)은 반도체 구조물(120)의 하면으로부터 반도체 구조물(120)의 상면보다 높게 배치되는 돌출부(190)를 포함할 수 있다. 즉, 반도체 구조물(120)의 상면은 돌출부(190)의 상면과 반사층(140)의 상면 사이에 위치할 수 있다.
또한, 식각을 통해 반도체 구조물(120)의 상면과 반사층(140)의 상면은 동일한 면을 이루어 평탄한 면을 형성할 수 있다. 뿐만 아니라, 식각을 통해 반도체 구조물(120)의 상면은 반사층(140)의 상면 하부에 위치할 수도 있다.
도 11a 내지 도 11b는 본 발명의 제2 실시 예에 따른 반도체 소자의 제조방법을 도시한 도면이다.
도 11a를 참조하면, 도 10e와 동일하므로, 본 발명의 제2 실시 예에 따른 반도체 소자의 제조방법은 도 10e까지 앞서 설명한 부분과 동일하다.
도 11b를 참조하면, 접합층(160)의 상면까지 에칭할 수 있다. 제1-1 도전형 반도체층(122a)은 접합층(160)의 상면과 동일하게 에칭할 수 있다. 이에 따라, 접합층(160), 제2 절연층(150), 반사층(140), 제2 리세스(126)의 일부는 노출될 수 있다.
반도체 소자는 패키지로 구성되어, 수지(resin), 레지스트(resist), SOD 또는 SOG의 경화용으로 사용될 수 있다. 또는, 반도체 소자는 치료용 의료용으로 사용되거나 공기 청정기나 정수기 등의 살균에 사용될 수도 있다.
또한, 반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층, 및 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 배치되는 제1 리세스를 포함하는 복수개의 반도체 구조물;
    상기 복수개의 반도체 구조물 사이에 배치되는 제2 리세스;
    상기 제1 리세스에 배치되어 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
    상기 제2 도전형 반도체층의 하부에 배치되는 반사층; 및
    상기 제2 리세스 상에 배치되는 돌출부;를 포함하고,
    상기 돌출부는 상면이 상기 반도체 구조물의 상면보다 상부에 배치되고,
    상기 제1 리세스 내에서 상기 제1 전극과 상기 제1 도전형 반도체층이 접촉하는 표면에서 상기 반도체 구조물의 상면까지의 거리가 300㎚ 내지 500㎚인 반도체 소자.
  2. 제1항에 있어서,
    인접한 상기 제2 도전형 반도체층 사이의 최단 거리는 9㎛이상 74㎛이하인 반도체 소자.
  3. 제1항에 있어서,
    상기 반사층의 두께는 0.5㎛ 내지 1㎛인 반도체 소자.
  4. 제1항에 있어서,
    상기 제2 리세스는 단차부를 포함하고,
    상기 제2 전극의 상면과 상기 단차부 사이의 거리는 상기 제2 전극의 상면과 상기 제1 전극이 상기 제1 도전형 반도체층과 접하는 면 사이의 거리와 동일한 반도체 소자.
  5. 제1항에 있어서,
    상기 제2 도전형 반도체층과 상기 반사층 사이에 배치되는 제2 전극을 더 포함하고,
    상기 반사층은 상기 제2 전극과 전기적으로 연결되는 반도체 소자.
  6. 제1항에 있어서,
    상기 반사층과 제1 리세스를 덮는 절연층;
    상기 절연층, 상기 제1 리세스 및 상기 제1 전극의 하부에 배치되는 접합층; 및
    상기 접합층의 하부에 배치되고 상기 접합층과 전기적으로 연결되는 기판을 더 포함하는 반도체 소자.
  7. 제6항에 있어서,
    상기 제2 리세스, 상기 반사층, 상기 절연층 및 상기 접합층의 일면는 상기 반도체 구조물의 상면과 동일한 면인 반도체 소자.
  8. 제6항에 있어서,
    상기 제2 리세스, 상기 반사층, 상기 절연층 및 상기 접합층의 일면는 상기 반도체 구조물의 상면과 동일한 면인 반도체 소자.
  9. 제1항에 있어서,
    상기 제1 도전형 반도체층은 상기 활성층과 인접 배치된 제1-2 도전형 반도체층과 상기 제1-2 도전형 반도체층 상에 배치되는 제1-1 도전형 반도체층을 포함하고,
    상기 제1-1 도전형 반도체층은 상기 제1-2 도전형 반도체층보다 Al 함량이 높고,
    상기 제1 전극은 상기 제1-2 도전형 반도체층 하부에 배치되는 반도체 소자.
  10. 제1항에 있어서,
    상기 제1 도전형 반도체층은 상기 활성층과 인접 배치된 제1-2 도전형 반도체층과 상기 제1-2 도전형 반도체층 상에 배치되는 제1-1 도전형 반도체층을 포함하고,
    상기 제1-1 도전형 반도체층은 상기 제1-2 도전형 반도체층보다 Al 함량이 높고,
    상기 제1 전극은 상기 제1-2 도전형 반도체층 하부에 배치되는 반도체 소자.
PCT/KR2017/012751 2016-11-10 2017-11-10 반도체 소자 WO2018088851A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP17869479.0A EP3540793B1 (en) 2016-11-10 2017-11-10 Semiconductor element
CN201780069747.4A CN109983588B (zh) 2016-11-10 2017-11-10 半导体元件
JP2019524358A JP7118447B2 (ja) 2016-11-10 2017-11-10 半導体素子
US16/348,601 US10784409B2 (en) 2016-11-10 2017-11-10 Semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160149373A KR20180052256A (ko) 2016-11-10 2016-11-10 반도체 소자
KR10-2016-0149373 2016-11-10

Publications (1)

Publication Number Publication Date
WO2018088851A1 true WO2018088851A1 (ko) 2018-05-17

Family

ID=62110765

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/012751 WO2018088851A1 (ko) 2016-11-10 2017-11-10 반도체 소자

Country Status (6)

Country Link
US (1) US10784409B2 (ko)
EP (1) EP3540793B1 (ko)
JP (1) JP7118447B2 (ko)
KR (1) KR20180052256A (ko)
CN (1) CN109983588B (ko)
WO (1) WO2018088851A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276595A (zh) * 2018-12-04 2020-06-12 展晶科技(深圳)有限公司 发光二极管及其制作方法
CN111276596A (zh) * 2018-12-05 2020-06-12 光宝光电(常州)有限公司 发光单元

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575569B1 (ko) * 2018-08-13 2023-09-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN110224049A (zh) * 2019-05-31 2019-09-10 深圳市华星光电半导体显示技术有限公司 micro LED芯片及其制备方法
DE102022119108A1 (de) * 2022-07-29 2024-02-01 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120036927A (ko) * 2012-03-29 2012-04-18 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
KR20140099379A (ko) * 2013-02-01 2014-08-12 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
JP2015103590A (ja) * 2013-11-22 2015-06-04 スタンレー電気株式会社 半導体発光装置
KR20150144048A (ko) * 2014-06-16 2015-12-24 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
KR20160093789A (ko) * 2015-01-29 2016-08-09 서울바이오시스 주식회사 반도체 발광소자

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2437318B1 (en) * 2007-08-03 2018-07-25 Panasonic Intellectual Property Management Co., Ltd. Wavelength-converted light-emitting device with uniform light-emission
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101111750B1 (ko) * 2010-04-22 2012-02-16 삼성엘이디 주식회사 반도체 발광 소자
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101799451B1 (ko) * 2011-06-02 2017-11-20 엘지이노텍 주식회사 발광 소자
EP2562814B1 (en) * 2011-08-22 2020-08-19 LG Innotek Co., Ltd. Light emitting device and light emitting device package
KR20130128841A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조방법, 그리고 발광모듈 및 조명장치
CN102683534B (zh) * 2012-05-21 2015-02-25 厦门市三安光电科技有限公司 垂直式交流发光二极管器件及其制作方法
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
JP2014139998A (ja) 2013-01-21 2014-07-31 Toshiba Corp 半導体発光装置
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
CN104465691A (zh) * 2013-09-16 2015-03-25 上海蓝光科技有限公司 一种高压发光二极管结构及其制造方法
CN103730479A (zh) * 2013-11-29 2014-04-16 南京大学扬州光电研究院 一种多发光子区GaN基LED集成芯片
US9768345B2 (en) * 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US10193020B2 (en) 2014-12-19 2019-01-29 Seoul Viosys Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
EP3258507A2 (en) * 2015-02-13 2017-12-20 Seoul Viosys Co., Ltd Light-emitting element and light-emitting diode
JP6545981B2 (ja) 2015-03-12 2019-07-17 アルパッド株式会社 半導体発光装置
KR102480220B1 (ko) * 2016-04-08 2022-12-26 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120036927A (ko) * 2012-03-29 2012-04-18 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
KR20140099379A (ko) * 2013-02-01 2014-08-12 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
JP2015103590A (ja) * 2013-11-22 2015-06-04 スタンレー電気株式会社 半導体発光装置
KR20150144048A (ko) * 2014-06-16 2015-12-24 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
KR20160093789A (ko) * 2015-01-29 2016-08-09 서울바이오시스 주식회사 반도체 발광소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3540793A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276595A (zh) * 2018-12-04 2020-06-12 展晶科技(深圳)有限公司 发光二极管及其制作方法
CN111276596A (zh) * 2018-12-05 2020-06-12 光宝光电(常州)有限公司 发光单元
US11309466B2 (en) 2018-12-05 2022-04-19 Lite-On Opto Technology (Changzhou) Co., Ltd. Light emitting unit
CN111276596B (zh) * 2018-12-05 2024-02-06 光宝光电(常州)有限公司 发光单元

Also Published As

Publication number Publication date
EP3540793A4 (en) 2020-06-03
JP2019536274A (ja) 2019-12-12
CN109983588B (zh) 2023-07-18
CN109983588A (zh) 2019-07-05
US10784409B2 (en) 2020-09-22
EP3540793B1 (en) 2024-07-17
JP7118447B2 (ja) 2022-08-16
KR20180052256A (ko) 2018-05-18
US20200066938A1 (en) 2020-02-27
EP3540793A1 (en) 2019-09-18

Similar Documents

Publication Publication Date Title
WO2017222341A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2018088851A1 (ko) 반도체 소자
WO2017191966A1 (ko) 반도체 소자 패키지
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2018117699A1 (ko) 반도체 소자
WO2016032167A1 (ko) 발광 소자 패키지
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017213455A1 (ko) 반도체 소자
WO2013183888A1 (ko) 발광소자
WO2018106030A1 (ko) 발광소자
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2017078441A1 (ko) 반도체 소자
WO2019045505A1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2018097649A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2020040449A1 (ko) 반도체 소자
WO2019088704A1 (ko) 발광소자 패키지 및 이를 구비한 조명 장치
WO2018128419A1 (ko) 반도체 소자 및 이를 포함하는 발광소자 패키지
WO2017217764A1 (ko) 반도체 소자
WO2019103556A1 (ko) 반도체 소자
WO2018084631A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2019054750A1 (ko) 발광소자 패키지 및 광원 장치
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17869479

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019524358

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017869479

Country of ref document: EP

Effective date: 20190611