WO2018047501A1 - 貼り合わせ用基板の表面欠陥の評価方法 - Google Patents

貼り合わせ用基板の表面欠陥の評価方法 Download PDF

Info

Publication number
WO2018047501A1
WO2018047501A1 PCT/JP2017/027102 JP2017027102W WO2018047501A1 WO 2018047501 A1 WO2018047501 A1 WO 2018047501A1 JP 2017027102 W JP2017027102 W JP 2017027102W WO 2018047501 A1 WO2018047501 A1 WO 2018047501A1
Authority
WO
WIPO (PCT)
Prior art keywords
polycrystalline silicon
silicon layer
substrate
defects
bonding
Prior art date
Application number
PCT/JP2017/027102
Other languages
English (en)
French (fr)
Inventor
佐藤　一弥
浩昌 橋本
毅 西澤
啓貴 堀江
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN201780051581.3A priority Critical patent/CN109643670B/zh
Priority to KR1020197006354A priority patent/KR102327328B1/ko
Priority to US16/327,482 priority patent/US10707140B2/en
Priority to SG11201901686QA priority patent/SG11201901686QA/en
Priority to EP17848446.5A priority patent/EP3511976B1/en
Publication of WO2018047501A1 publication Critical patent/WO2018047501A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本発明は、鏡面加工されたシリコン単結晶基板を準備する工程と、鏡面加工されたシリコン単結晶基板の表面欠陥を検査する工程と、シリコン単結晶基板の欠陥検査を行った表面に多結晶シリコン層を堆積する工程と、多結晶シリコン層を堆積したシリコン単結晶基板に鏡面面取りを行う工程と、多結晶シリコン層の表面を研磨する工程と、研磨された多結晶シリコン層の表面欠陥を検査する工程と、シリコン単結晶基板の表面欠陥の検査工程と多結晶シリコン層の表面欠陥の検査工程で検出された欠陥の座標を比較し、同一位置にある欠陥の有無で、多結晶シリコン層を有するシリコン単結晶基板の貼り合わせ用基板としての良否判定を行う工程とを有する貼り合わせ用基板の表面欠陥の評価方法である。これにより、貼り合わせ用基板の製造歩留の低下を合理的に回避し、貼り合せ後のボイド欠陥発生率を低減することができる貼り合わせ用基板の表面欠陥の評価方法が提供される。

Description

貼り合わせ用基板の表面欠陥の評価方法
　本発明は、貼り合わせ用基板の表面欠陥の評価方法に関する。
　先端の高周波デバイス向け貼り合わせＳＯＩウェーハプロセスでは、貼り合わせ用基板として、表層に多結晶シリコン層を形成したシリコン基板をベースウェーハとして用いることがある。このベースウェーハと別途ボンドウェーハを用意して両者を貼り合わせた後、ボンドウェーハを薄膜化することで貼り合わせＳＯＩウェーハが作製される。
　特許文献１及び特許文献２には、いずれも多結晶シリコン層をキャリアトラップ層（トラップリッチ（Ｔｒａｐ－Ｒｉｃｈ）層とも呼ばれる。）とする、高周波デバイス向け貼り合わせＳＯＩウェーハの製造方法が記載されている。特許文献１及び特許文献２に記載された貼り合わせＳＯＩウェーハの製造方法の工程フローを図６に示した。図６に示すように、これらの貼り合わせＳＯＩウェーハの製造方法では、ベースウェーハに多結晶シリコン層を堆積（Ｓ２３）した後、その多結晶シリコン層の表面を研磨（Ｓ２４）し、ボンドウェーハと貼り合わせる（Ｓ３１）ことが記載されている。また、このようにして製造された貼り合わせＳＯＩウェーハの断面の一例を図７に示す。図７に示した貼り合わせＳＯＩウェーハ１では、ベースウェーハ１１上に、多結晶シリコン層１２、埋め込み酸化膜層（ＢＯＸ層）１６、及びＳＯＩ層１５がこの順に形成されている。
特開２０１５－２１１０７４号公報 特開２０１５－２１１０６１号公報
　貼り合わせＳＯＩウェーハの主な不良項目として、ボイド欠陥と呼ばれる局所的な未接着領域が挙げられ、その改善が求められている。貼り合わせ用基板の製造工程において、ピット欠陥が貼り合わせＳＯＩウェーハのボイド欠陥の原因の一つであることが知られている。その為、ピット欠陥発生率を低減することと、ピットを高感度で検出して貼り合わせ工程への流出を防止することが要求されている。
　現在の表面欠陥の検出方法としては、光散乱法又は微分干渉法を検出原理とした欠陥検査装置によって検出する方法がある。貼り合わせウェーハの製造プロセスにおいて、これらの欠陥検査装置で検出された表面欠陥に対して、サイズと個数の規格を設けることで、貼り合せ工程への流出を防止している。個数の規格の上限を下げていくことで、貼り合わせ工程でのボイド発生率を低減できるが、同時に貼り合わせ用基板の製造歩留を悪化させてしまうという問題が生じる。この時、もしボイドの原因となる欠陥のみを効率的に検出できれば、貼り合わせ用基板の製造歩留の無用なロスを回避でき、かつ、貼り合わせ後のボイド発生率も低減可能となる。このような背景から、貼り合わせ用基板の製造工程において、ボイドの原因となる欠陥だけを高感度で検出する表面欠陥の評価方法が求められていた。
　本発明は、上記問題点に鑑みてなされたものであって、貼り合わせＳＯＩウェーハにおけるボイド欠陥の原因となる貼り合せ用基板の表面欠陥を高感度で検出することで、貼り合わせ用基板の製造歩留の低下を合理的に回避し、貼り合せ後のボイド欠陥発生率を低減することができる貼り合わせ用基板の表面欠陥の評価方法を提供することを目的とする。
　上記目的を達成するために、本発明は、貼り合わせ用基板の表面欠陥の評価方法であって、
　鏡面加工されたシリコン単結晶基板を準備する工程と、
　前記鏡面加工されたシリコン単結晶基板の表面欠陥を検査する工程と、
　前記シリコン単結晶基板の欠陥検査を行った表面に多結晶シリコン層を堆積する工程と、
　前記多結晶シリコン層を堆積したシリコン単結晶基板に鏡面面取りを行う工程と、
　前記多結晶シリコン層の表面を研磨する工程と、
　前記研磨された多結晶シリコン層の表面欠陥を検査する工程と、
　前記シリコン単結晶基板の表面欠陥を検査する工程と前記多結晶シリコン層の表面欠陥を検査する工程で検出された欠陥の座標を比較し、同一位置にある欠陥の有無で、前記多結晶シリコン層を有するシリコン単結晶基板の貼り合わせ用基板としての良否判定を行う工程と、
　を有することを特徴とする貼り合わせ用基板の表面欠陥の評価方法を提供する。
　このように、鏡面加工されたシリコン単結晶基板の表面と、多結晶シリコン層の堆積後に研磨を行った後の多結晶シリコン層の表面の両者で表面欠陥の検査を行い、同一位置に表面欠陥を有する貼り合わせ用基板のみを不良品とすることで、貼り合わせ用基板の製造歩留の低下の合理的な回避及び貼り合わせＳＯＩウェーハのボイド欠陥発生率低減を両立させることができる。
　このとき、前記貼り合わせ用基板は、貼り合わせＳＯＩウェーハのベースウェーハであることが好ましい。
　このように、貼り合わせ用基板を貼り合わせＳＯＩウェーハのベースウェーハとすることで、本発明の貼り合わせ用基板の表面欠陥の評価方法を、先端の高周波デバイス向け貼り合わせＳＯＩウェーハの製造プロセスに好適に適用することができる。
　本発明によれば、多結晶シリコン層堆積前の鏡面加工されたシリコン単結晶基板の表面と、多結晶シリコン層の堆積後に研磨を行った後の多結晶シリコン層の表面の両者で表面欠陥の検査を行い、同一位置に表面欠陥を有する貼り合わせ用基板のみを不良品とすることで、貼り合わせ用基板の製造歩留ロスの回避及び貼り合わせＳＯＩウェーハのボイド欠陥発生率低減を両立させることができる。
本発明の貼り合わせ用基板の表面欠陥の評価方法の工程フロー図である。 多結晶シリコン層堆積前後の表面ＬＰＤ（Ｌｉｇｈｔ　Ｐｏｉｎｔ　Ｄｅｆｅｃｔ）の重ね合わせマップ（ａ）及び同一位置に検出された欠陥の表面ＳＥＭ／断面ＴＥＭ像（ｂ）である。 鏡面加工されたシリコン単結晶基板（ＰＷ）表面のピット深さと多結晶シリコン層表面（研磨後）のピット深さの関係を示すグラフである。 多結晶シリコン堆積前後の表面ＬＰＤ及び貼り合せＳＯＩウェーハのボイドの重ね合わせマップである。 従来の貼り合わせ用基板の表面欠陥の評価方法の工程フロー図である。 従来の貼り合わせＳＯＩウェーハの製造方法の工程フロー図である。 貼り合わせＳＯＩウェーハの断面図である。
　上記のように、貼り合わせ用基板の表面欠陥の評価方法において、貼り合わせ用基板の製造歩留のロスを回避し、かつ、貼り合わせＳＯＩウェーハのボイド欠陥発生率を低減することができる貼り合わせ用基板の表面欠陥の評価方法が求められている。
　本発明者らは、上記目的を達成するために鋭意検討を行った結果、多結晶シリコン層を堆積前のＰＷ（Ｐｏｌｉｓｈｅｄ　Ｗａｆｅｒ）表面と、多結晶シリコン層の堆積後に研磨を行った後の多結晶シリコン層表面の両者で表面欠陥の検査を行い、同一位置に表面欠陥を有するウェーハのみを不良品とすることで、上記課題を解決できることを見出し、本発明を完成させた。
　以下、本発明について、図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
　まず、ＰＷ表面の欠陥と研磨された多結晶シリコン層表面の欠陥の関係について調査した。通常、上述した貼り合わせ用基板においては、多結晶シリコン層は２～３μｍの厚さで堆積された後、表面粗さを低減する為に０．４～１μｍ研磨される。多結晶シリコン層堆積前のＰＷ表面と、多結晶シリコン層堆積後かつ研磨後の多結晶シリコン層表面に対して、ＫＬＡ－ＴＥＮＣＯＲ社製のＳｕｒｆＳｃａｎ　ＳＰ２等の表面欠陥検査機を用いて、検出閾値２５０ｎｍとして測定を行った。両者の欠陥座標を比較照合したところ、同一位置に欠陥が存在することが分かった。
　この同一位置に存在する欠陥について詳細に解析を行った。図２は、多結晶シリコン層堆積前後の表面ＬＰＤの重ね合わせマップ（図２（ａ））及び同一位置に検出された欠陥の表面ＳＥＭ／断面ＴＥＭ像（図２（ｂ））である。図２（ａ）に示したように、多結晶シリコン層堆積前の表面欠陥の位置と多結晶シリコン層堆積後の表面欠陥の位置は、一致しているものが多い。これらの位置が一致した表面欠陥を表面ＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）と断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）で解析した結果の一例が図２（ｂ）である。断面ＴＥＭによる解析から、ＰＷ表面の欠陥はピットであり、多結晶シリコン層表面の欠陥もピットであることが分かった。
　さらに評価及び解析を行ったところ、ＰＷ表面のピット深さと研磨後の多結晶シリコン層表面のピット深さは図３に示す関係にあることが分かった。
　図３に示した結果から、ＰＷ表面に深さ３μｍ以上のピットがあると、多結晶シリコン層でそのピットを埋めることができず、研磨を行ったとしても多結晶シリコン層表面にもピットが残留してしまうことを見出した。これとは逆に、ＰＷ表面のピット深さが３μｍ未満であれば多結晶シリコン層で埋められるか、又は、完全に埋められなくても研磨で平坦化されるかのどちらかであることを示している。
　さらに、この貼り合わせ用基板を用いて貼り合わせＳＯＩウェーハを作製し、明視野の光学顕微鏡でウェーハ表面全面をスキャンして画像を取り込み、画像のコントラストの比較によってボイド欠陥を抽出した。その後、前述の重ね合わせマップにボイド欠陥の座標をさらに重ね合わせた。その結果を図４に示した。図４の重ね合わせマップに示すように、多結晶シリコン層堆積前後で同一位置に検出された欠陥は、貼り合わせ後に１００％ボイドとなることを見出した。
　この発見は視点を変えれば、貼り合わせＳＯＩウェーハのボイドの原因となる欠陥のみを高感度に検出できる評価方法の発見であるといえる。この評価方法を貼り合せ用基板の製造プロセスに組み込むことにより、ボイドの原因となる欠陥を有するウェーハのみを選択的に不良品とすることができ、結果的に貼り合わせ用基板の製造歩留ロス（過剰な製造歩留の低下）を合理的に回避することができる。
　従来の貼り合わせＳＯＩウェーハの製造プロセスでは、多結晶シリコン層の表面欠陥個数でのみ、貼り合わせ用基板の良否判定の規格を設定していた。しかし、これでは、図４に示すように、ボイドの原因とはならない欠陥だけを有するウェーハをも不良としてしまうことがあるため、貼り合わせ用基板の製造歩留を必要以上に低下させてしまっていた。
　次に、図１に示した、本発明の貼り合わせ用基板の表面欠陥の評価方法の工程フロー図を参照して、本発明についてさらに詳細に説明する。
　まず、鏡面加工されたシリコン単結晶基板（ＰＷ：Ｐｏｌｉｓｈｅｄ　Ｗａｆｅｒ）を準備する（Ａ工程）。準備するシリコン単結晶基板の製造には、一般的なシリコン単結晶基板の製造方法を用いることができ、具体的には、単結晶引き上げ、円筒研削、ノッチ加工、スライス、面取り、ラッピング、エッチング、両面研磨、鏡面面取り、仕上げ研磨等を経たシリコン単結晶基板を用いることができる。
　次に、鏡面加工されたシリコン単結晶基板の表面欠陥を検査する（Ｂ工程）。表面欠陥の検査は、仕上げ研磨後、最終洗浄を通したシリコン単結晶基板表面に対して行うことが好ましい。表面欠陥検査ツールとして、ＫＬＡ－Ｔｅｎｃｏｒ社製のＳｕｒｆｓｃａｎ　ＳＰＸ（Ｘ＝１～３）を用いることができ、暗視野での散乱光をＬＰＤとして検出する。問題となるピットを検出するための検出閾値は２５０ｎｍ以上とすることが好ましい。このとき、検出された全欠陥の座標データを取得、記録する。座標データは、欠陥検出機がＫＬＡ－Ｔｅｎｃｏｒ社製のＳｕｒｆｓｃａｎ　ＳＰＸであればＫＬＡＲＦファイルとして取得することができる。この工程で規格を設定することも可能であるが、その後の多結晶シリコン層の堆積によりピットが完全に埋められる、又は、完全に埋められなくとも、後工程の研磨で平坦化されるほどの浅いピットとして残るかで、救済される欠陥もある。そのため、鏡面加工されたシリコン単結晶基板の製造歩留の観点からは、本工程での規格は全く設定しないか、又は、極めて緩い設定とすることが好ましい。
　次に、シリコン単結晶基板の欠陥検査を行った表面に多結晶シリコン層を堆積する（Ｃ工程）。多結晶シリコン層の堆積は、例えば、特許文献２に記載の技術に従って行うことができる。多結晶シリコン層の膜厚は、後の研磨取代を考慮して、例えば１～５μｍ、好ましくは２～３μｍとする。また、多結晶シリコン層形成後は、ＳＣ１（ＮＨ４ＯＨとＨ２Ｏ２の混合水溶液）とＳＣ２（ＨＣｌとＨ２Ｏ２の混合水溶液）による洗浄や、オゾン水洗浄等の親水面化処理のための洗浄を行うことが好ましい。親水面化されることで、次の鏡面面取り工程で、スラリーバーンの付着を防止することができる。
　その後、多結晶シリコン層を堆積したシリコン単結晶基板に鏡面面取りを行う（Ｄ工程）。この鏡面面取りは、鏡面加工されたシリコン単結晶基板の製造工程で用いられるのと同様の鏡面面取り加工を、ウェーハエッジ部に成長した多結晶シリコン膜を除去するために行うものである。その後の研磨工程では、研磨ヘッドに取り付けられたテンプレートと呼ばれるワーク保持材を用いる。テンプレートはガラスエポキシ樹脂製リングとバッキングパッドの複合基材であり、研磨中はこのガラスエポキシ樹脂製リングの内周壁とシリコン単結晶基板エッジ部が常時接触することとなる。つまり、ここで鏡面面取りを行うのは、エッジ部からの発塵やリング内周壁との摺動抵抗の低減のためである。
　次に、多結晶シリコン層の表面を研磨する（Ｅ工程）。この工程では、鏡面加工されたシリコン単結晶基板の製造工程で行われるのと同様の表面研磨を多結晶シリコン層表面に対して行う。研磨取代は０．４μｍ以上とすることが面粗さ改善のために好ましい。また、研磨取代を１μｍ以下とすることで生産性を高めることができる。
　次に、研磨された多結晶シリコン層の表面欠陥を検査する（Ｆ工程）。この工程では、シリコン単結晶基板の表面欠陥を検査する工程（Ｂ工程）と同様の検査ツール、閾値条件での測定を、研磨後に最終洗浄を通した多結晶シリコン層表面に対して行う。検出された全欠陥の座標データをＢ工程と同様に取得、記録する。
　さらに、シリコン単結晶基板の表面欠陥を検査する工程（Ｂ工程）と多結晶シリコン層の表面欠陥を検査する工程（Ｆ工程）で検出された欠陥の座標を比較し、同一位置にある欠陥の有無で、多結晶シリコン層を有するシリコン単結晶基板の貼り合わせ用基板としての良否判定を行う（Ｇ工程）。ここで、欠陥測定における座標精度を考慮して、両欠陥の距離が５００μｍ以内であれば同一の欠陥とみなすことができる。同一位置と判断された欠陥を有する貼り合わせ用基板のみを不良とし、それ以外は良品と判断することができる。そして、良品と判断された貼り合わせ用基板は貼り合わせ工程に投入することができる。尚、シリコン単結晶基板は堆積された多結晶シリコン層の研磨まで終わった段階で、貼り合わせ用基板と呼ぶことができる。
　比較のために、従来の貼り合わせ用基板の表面欠陥の評価方法の工程フロー図を図５に示した。図５において、Ｈ、Ｊ、Ｋ及びＬ工程については、本発明の貼り合わせ用基板の表面欠陥の評価方法のＡ、Ｃ、Ｄ及びＥ工程と共通であるため、重複を避けるため説明は省略する。
　従来の貼り合わせ用基板の表面欠陥の評価方法では、鏡面加工されたシリコン単結晶基板の表面欠陥を検査する工程（Ｉ工程）を有するが、検出された欠陥の座標は記録する必要がない。さらに従来の貼り合わせ用基板の表面欠陥の評価方法は、研磨された多結晶シリコン層の表面欠陥を検査する工程（Ｍ工程）を有する。従来は、この工程で検出された欠陥個数に対してのみ、貼り合わせ用基板の良否判定の規格を設けていた。そのため、貼り合わせ用基板の製造歩留を高めるために欠陥個数の規格を緩く設定すると、貼り合わせＳＯＩウェーハのボイド欠陥発生率が高くなり、反対に、貼り合わせＳＯＩウェーハのボイド欠陥発生率を下げるために前述の欠陥個数の規格を厳しく設定すると、貼り合わせ用基板の製造歩留を過剰に低下させてしまっていた。
　本発明の貼り合わせ用基板の表面欠陥の評価方法では、多結晶シリコン層の堆積前の鏡面加工されたシリコン単結晶基板の表面と、多結晶シリコン層の堆積後に研磨を行った後の多結晶シリコン層の表面の両者で表面欠陥の検査を行い、同一位置に表面欠陥を有する貼り合わせ用基板のみを不良品とすることで、貼り合わせ用基板の製造歩留の低下の合理的な回避及び貼り合わせＳＯＩウェーハのボイド欠陥発生率低減を両立させることができる。
　また、本発明の貼り合わせ用基板の表面欠陥の評価方法で用いる貼り合わせ用基板は、貼り合わせＳＯＩウェーハのベースウェーハであることが好ましい。貼り合わせ用基板を貼り合わせＳＯＩウェーハのベースウェーハとすることで、本発明の貼り合わせ用基板の表面欠陥の評価方法を、先端の高周波デバイス向け貼り合わせＳＯＩウェーハの製造プロセスに好適に適用することができる。その結果、高品質の貼り合わせＳＯＩウェーハを安価に製造することができる。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
　まず、鏡面加工されたシリコン単結晶基板（直径３００ｍｍ、結晶方位＜１００＞）を１００枚準備した。これらの鏡面加工されたシリコン単結晶基板の表面欠陥検査にはＫＬＡ－Ｔｅｎｃｏｒ社のＳｕｒｆＳｃａｎ　ＳＰ２を用い、欠陥サイズの検出閾値を２５０ｎｍとした。欠陥検査後、検出された欠陥の座標を記録した。続いて、欠陥検査を行ったシリコン単結晶基板の表面上に膜厚３μｍの多結晶シリコン層を堆積し、ＳＣ１及びＳＣ２洗浄を行った。その後、多結晶シリコンを堆積したシリコン単結晶基板に鏡面面取りを実施した。次に、研磨取代を１μｍとして、多結晶シリコン層を研磨し、ＳＣ１及びＳＣ２洗浄を行った。その後、研磨された多結晶シリコン層の表面をＳｕｒｆＳｃａｎ　ＳＰ２を用いて前述したのと同じ条件で検査し、検出された欠陥の座標を記録した。
　さらに、鏡面加工されたシリコン単結晶基板の表面の欠陥座標と、研磨された多結晶シリコン層の表面の欠陥座標を比較照合し、両欠陥の間の距離が５００μｍ以内であれば同一位置の欠陥と見なし、同一位置の欠陥を有する評価対象の貼り合わせ用基板を不良品とした。このときの貼り合わせ用基板の製造歩留は９７％であった。さらに、良品の貼り合せ用基板をベースウェーハとして貼り合わせＳＯＩプロセスに投入して、貼り合わせＳＯＩウェーハを製造した。貼り合わせＳＯＩウェーハのボイドの測定は、明視野の光学顕微鏡でウェーハ表面全体をスキャンして画像を取り込み、画像のコントラストの比較によって欠陥を抽出することで行った。この際の検出閾値は１０μｍとした。このときのボイド（欠陥）発生率（製造した貼り合わせＳＯＩウェーハ中のボイド欠陥が発生したウェーハの割合）は２．０％であった。実施例についての以上の結果を表１に示した。
Figure JPOXMLDOC01-appb-T000001
（比較例１）
　まず、鏡面加工されたシリコン単結晶基板を１００枚準備した。これらの鏡面加工されたシリコン単結晶基板の表面欠陥検査にはＫＬＡ－Ｔｅｎｃｏｒ社のＳｕｒｆＳｃａｎ　ＳＰ２を用い、欠陥サイズの検出閾値を２５０ｎｍとした。ここでは規格を設けずに全ての基板を良品扱いとした。続いて、欠陥検査を行ったシリコン単結晶基板の表面上に膜厚３μｍの多結晶シリコン層を堆積し、ＳＣ１及びＳＣ２洗浄を行った。その後、多結晶シリコンを堆積したシリコン単結晶基板に鏡面面取りを実施した。次に、研磨取代を１μｍとし、多結晶シリコン層を研磨し、次いでＳＣ１及びＳＣ２洗浄を行った。その後、研磨された多結晶シリコン層の表面をＳｕｒｆＳｃａｎ　ＳＰ２を用いて前述したのと同じ条件で検査し、欠陥の個数を求めた。比較例１では、欠陥の個数規格を３個とした。このときの貼り合せ用基板の製造歩留は、９６％であった。
　そして、良品の貼り合せ用基板をベースウェーハとして貼り合わせＳＯＩプロセスに投入して、貼り合わせＳＯＩウェーハを製造した。貼り合わせＳＯＩウェーハのボイドの測定は、明視野の光学顕微鏡でウェーハ表面全面をスキャンして画像を取り込み、画像のコントラストの比較によって欠陥を抽出することで行った。この際の検出閾値は１０μｍとした。このときのボイド発生率は７．２％であった。比較例１のこれらの結果を表１に示した。
（比較例２）
　比較例２では、研磨された多結晶シリコン層の表面の欠陥の個数規格を２個としたこと以外は、比較例１と同様にして、貼り合せ用基板の良否判定を行った。そのときの貼り合せ用基板の製造歩留は、９５％であった。さらに、比較例１と同様にしてボイド発生率を求めたところ、６．３％であった。比較例２のこれらの結果を表１に示した。
（比較例３）
　比較例３では、研磨された多結晶シリコン層の表面の欠陥の個数規格を１個としたこと以外は、比較例１と同様にして、貼り合せ用基板の良否判定をおこなった。そのときの貼り合せ用基板の製造歩留は、９３％であった。さらに、比較例１と同様にしてボイド発生率を求めたところ、３．２％であった。比較例３のこれらの結果を表１に示した。
　以上のように、実施例では貼り合わせ用基板の製造歩留は高く、また、ボイド発生率は低かった。一方、比較例１－３では貼り合わせ用基板の欠陥個数規格を下げることで製造歩留が低下するかわりに、ボイド発生率は改善していた。しかしながら、比較例では貼り合わせ用基板の高い製造歩留と貼り合わせＳＯＩウェーハの低いボイド発生率を両立させることはできなかった。従って、本発明の有効性が示された。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (2)

  1. 　貼り合わせ用基板の表面欠陥の評価方法であって、
    　鏡面加工されたシリコン単結晶基板を準備する工程と、
    　前記鏡面加工されたシリコン単結晶基板の表面欠陥を検査する工程と、
    　前記シリコン単結晶基板の欠陥検査を行った表面に多結晶シリコン層を堆積する工程と、
    　前記多結晶シリコン層を堆積したシリコン単結晶基板に鏡面面取りを行う工程と、
    　前記多結晶シリコン層の表面を研磨する工程と、
    　前記研磨された多結晶シリコン層の表面欠陥を検査する工程と、
    　前記シリコン単結晶基板の表面欠陥を検査する工程と前記多結晶シリコン層の表面欠陥を検査する工程で検出された欠陥の座標を比較し、同一位置にある欠陥の有無で、前記多結晶シリコン層を有するシリコン単結晶基板の貼り合わせ用基板としての良否判定を行う工程と、
    　を有することを特徴とする貼り合わせ用基板の表面欠陥の評価方法。
  2. 　前記貼り合わせ用基板は、貼り合わせＳＯＩウェーハのベースウェーハであることを特徴とする請求項１に記載の貼り合わせ用基板の表面欠陥の評価方法。
     
PCT/JP2017/027102 2016-09-07 2017-07-26 貼り合わせ用基板の表面欠陥の評価方法 WO2018047501A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201780051581.3A CN109643670B (zh) 2016-09-07 2017-07-26 贴合用基板的表面缺陷的评价方法
KR1020197006354A KR102327328B1 (ko) 2016-09-07 2017-07-26 접합용 기판의 표면결함의 평가방법
US16/327,482 US10707140B2 (en) 2016-09-07 2017-07-26 Method for evaluating surface defects of substrate to be bonded
SG11201901686QA SG11201901686QA (en) 2016-09-07 2017-07-26 Method for evaluating surface defects of substrate to be bonded
EP17848446.5A EP3511976B1 (en) 2016-09-07 2017-07-26 Bonding substrate surface defect evaluation method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016175044A JP6614076B2 (ja) 2016-09-07 2016-09-07 貼り合わせ用基板の表面欠陥の評価方法
JP2016-175044 2016-09-07

Publications (1)

Publication Number Publication Date
WO2018047501A1 true WO2018047501A1 (ja) 2018-03-15

Family

ID=61561765

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/027102 WO2018047501A1 (ja) 2016-09-07 2017-07-26 貼り合わせ用基板の表面欠陥の評価方法

Country Status (8)

Country Link
US (1) US10707140B2 (ja)
EP (1) EP3511976B1 (ja)
JP (1) JP6614076B2 (ja)
KR (1) KR102327328B1 (ja)
CN (1) CN109643670B (ja)
SG (1) SG11201901686QA (ja)
TW (1) TWI722225B (ja)
WO (1) WO2018047501A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114034535A (zh) * 2021-11-09 2022-02-11 四川华能康定水电有限责任公司 现场用涂层质量评估辅助方法和系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220115226A1 (en) * 2020-10-08 2022-04-14 Okmetic Oy Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
CN112951735B (zh) * 2021-01-28 2022-11-08 微龛(广州)半导体有限公司 晶圆键合质量检测方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007192651A (ja) * 2006-01-19 2007-08-02 Tokyo Seimitsu Co Ltd 半導体製造装置、半導体外観検査装置、及び外観検査方法
JP2010021242A (ja) * 2008-07-09 2010-01-28 Sumco Corp 貼り合わせ用ウェーハの欠陥検出方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252230A (ja) * 1993-02-24 1994-09-09 Hitachi Ltd 欠陥検査方法および装置
JP3633062B2 (ja) * 1994-12-22 2005-03-30 株式会社デンソー 研磨方法および研磨装置
JP3664134B2 (ja) * 1999-10-14 2005-06-22 三菱住友シリコン株式会社 半導体ウェーハ表面の検査方法
JP4104396B2 (ja) * 2002-07-31 2008-06-18 株式会社ニデック 外観検査装置
JP4507157B2 (ja) * 2003-06-17 2010-07-21 信越半導体株式会社 ウエーハ製造工程の管理方法
JP2005166846A (ja) * 2003-12-01 2005-06-23 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板のｈｆ欠陥の測定方法
KR20080073584A (ko) * 2007-02-06 2008-08-11 주식회사 하이닉스반도체 실리콘 웨이퍼의 표면 검사 방법
JP5372365B2 (ja) * 2007-12-25 2013-12-18 株式会社日立ハイテクノロジーズ 検査装置及び検査方法
WO2010150547A1 (ja) * 2009-06-26 2010-12-29 株式会社Sumco シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
TWI498954B (zh) * 2009-08-21 2015-09-01 Sumco Corp 磊晶矽晶圓的製造方法
US9224660B2 (en) * 2013-08-30 2015-12-29 Kla-Tencor Corp. Tuning wafer inspection recipes using precise defect locations
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN104201131B (zh) * 2014-09-02 2017-03-08 上海华力微电子有限公司 评估多晶硅栅极氧化层缺失缺陷的方法
CN104217973B (zh) * 2014-09-02 2017-03-08 上海华力微电子有限公司 检测多晶硅栅极氧化层缺失的方法
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
JP6179530B2 (ja) * 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007192651A (ja) * 2006-01-19 2007-08-02 Tokyo Seimitsu Co Ltd 半導体製造装置、半導体外観検査装置、及び外観検査方法
JP2010021242A (ja) * 2008-07-09 2010-01-28 Sumco Corp 貼り合わせ用ウェーハの欠陥検出方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3511976A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114034535A (zh) * 2021-11-09 2022-02-11 四川华能康定水电有限责任公司 现场用涂层质量评估辅助方法和系统
CN114034535B (zh) * 2021-11-09 2024-04-30 四川华能康定水电有限责任公司 现场用涂层质量评估辅助方法和系统

Also Published As

Publication number Publication date
EP3511976A4 (en) 2020-04-22
KR20190043546A (ko) 2019-04-26
JP6614076B2 (ja) 2019-12-04
US10707140B2 (en) 2020-07-07
SG11201901686QA (en) 2019-03-28
KR102327328B1 (ko) 2021-11-17
EP3511976B1 (en) 2023-01-04
TW201820498A (zh) 2018-06-01
JP2018041844A (ja) 2018-03-15
TWI722225B (zh) 2021-03-21
EP3511976A1 (en) 2019-07-17
US20190181059A1 (en) 2019-06-13
CN109643670B (zh) 2022-10-11
CN109643670A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
JP4996888B2 (ja) 半導体ウェーハを作製する方法
WO2018047501A1 (ja) 貼り合わせ用基板の表面欠陥の評価方法
JP6066729B2 (ja) Ｓｏｉ構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造
US8817251B2 (en) Defect inspection method
KR102444720B1 (ko) 웨이퍼의 경면 모따기 방법, 웨이퍼의 제조 방법 및, 웨이퍼
JP2013520838A5 (ja)
CN109690746B (zh) 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
TWI400743B (zh) Silicon wafer and its manufacturing method
WO2018193762A1 (ja) 半導体ウェーハの評価方法及び半導体ウェーハ製造工程の管理方法
WO2006080271A1 (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
JP2010021242A (ja) 貼り合わせ用ウェーハの欠陥検出方法
CN108885982B (zh) 硅晶圆的单面抛光方法
JP2002026096A (ja) シリコンウエハーの品質評価方法及び再生方法
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
US20170040285A1 (en) Wafer planarization method
JP6536502B2 (ja) パーティクルカウンタ校正用ウェーハの作製方法
JP2012099563A (ja) ウェーハの評価方法及びサセプタの評価方法
JP6809422B2 (ja) 半導体ウェーハの評価方法
JP6493136B2 (ja) ウェーハ検査方法およびウェーハ検査装置
JPH11330042A (ja) シリコンウエーハ鏡面面取り部の検査方法
JPH0590116A (ja) 半導体素子形成用基板の製造方法
CN117740855A (zh) 一种硅单晶微缺陷的检测系统及方法
JPH08167640A (ja) 異物管理用半導体基板
JP2001118894A (ja) 半導体ウェーハの検査方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17848446

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197006354

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017848446

Country of ref document: EP

Effective date: 20190408