WO2017179448A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2017179448A1
WO2017179448A1 PCT/JP2017/013652 JP2017013652W WO2017179448A1 WO 2017179448 A1 WO2017179448 A1 WO 2017179448A1 JP 2017013652 W JP2017013652 W JP 2017013652W WO 2017179448 A1 WO2017179448 A1 WO 2017179448A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
resist
semiconductor device
sealing resin
electronic circuit
Prior art date
Application number
PCT/JP2017/013652
Other languages
English (en)
French (fr)
Inventor
英也 山口
健斗 七田
Original Assignee
株式会社東海理化電機製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016162662A external-priority patent/JP2017195356A/ja
Application filed by 株式会社東海理化電機製作所 filed Critical 株式会社東海理化電機製作所
Publication of WO2017179448A1 publication Critical patent/WO2017179448A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape

Definitions

  • the present invention relates to a semiconductor device.
  • a semiconductor sensor element having a measurement region including a resistance temperature detector and a heating resistor formed on a cavity provided in a semiconductor substrate, and heating the heating resistor so as to be higher than the temperature of the resistance temperature detector by a predetermined temperature
  • a thermal air flow sensor that includes a control circuit that performs control to flow current and obtains an air flow signal representing an air flow rate, and a terminal material that outputs the air flow signal to the outside (for example, Patent Documents). 1).
  • the control circuit of the thermal air flow sensor includes an insulating substrate and electric parts such as a semiconductor chip and a chip capacitor arranged on the insulating substrate.
  • the terminal material described above has an end integrated with the insulating substrate.
  • the control circuit is electrically connected to the terminal material through a wire.
  • a part of the semiconductor sensor element, a control circuit, a wire, and a part of the terminal material are integrally covered with a molding material.
  • An object of the present invention is to provide a semiconductor device that suppresses the occurrence of defects based on stress based on the difference in linear expansion coefficient between a molding material and an insulating substrate.
  • a semiconductor device includes a substrate covered with a sealing resin, an electronic circuit and a resist formed on the substrate, and the substrate includes a formation portion on which the resist is formed; The non-formation part which contacts the said sealing resin without forming the said resist, and the recessed part with which the said resist or the said sealing resin is filled inside and the stress received from the said sealing resin concentrates.
  • a semiconductor device that suppresses the occurrence of defects based on stress based on the difference in linear expansion coefficient between a molding material and an insulating substrate.
  • FIG. 1 is a top view showing the semiconductor device according to the first embodiment.
  • 2A is a cross-sectional view of the cross section taken along line II (a) -II (a) of FIG.
  • FIG. 2B is a top view illustrating the substrate of the semiconductor device.
  • FIG. 3A is a cross-sectional view illustrating a step of the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3B is a cross-sectional view showing a step of the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3C is a cross-sectional view showing a step of the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3D is a cross-sectional view showing a step of the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3A is a cross-sectional view of the cross section taken along line II (a) -II (a) of FIG.
  • FIG. 2B is a top view illustrating the substrate of the semiconductor device
  • FIG. 3E is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 4A is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the second embodiment.
  • FIG. 4B is a cross-sectional view illustrating a step of the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4C is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the second embodiment.
  • FIG. 4D is a cross-sectional view illustrating a step of the method of manufacturing a semiconductor device according to the second embodiment.
  • FIG. 4E is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the second embodiment.
  • FIG. 4A is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the second embodiment.
  • FIG. 4B is a cross-sectional view illustrating a step of the method of manufacturing
  • FIG. 5A is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 5B is a cross-sectional view illustrating a step of the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 5C is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 5D is a cross-sectional view illustrating a step of the method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 5E is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the third embodiment.
  • the semiconductor device includes a substrate covered with a sealing resin, an electronic circuit and a resist formed on the substrate, and the substrate includes a formation portion in which a resist is formed and a resist is not formed.
  • the non-formation part which contacts with sealing resin has a recessed part with which the resist or sealing resin is filled inside, and the stress received from sealing resin concentrates.
  • the adhesion between the sealing resin and the substrate is increased in the non-formed portion to suppress the peeling of the resist in the formed portion, and the stress or concentration in the recessed portion is concentrated to previously fill the resist or sealing resin. Suppresses the influence on the substrate by destroying. Therefore, compared to the case where this configuration is not adopted, the semiconductor device suppresses resist peeling from the substrate and suppresses cracking of the substrate that affects the electronic circuit. Therefore, the linear expansion coefficient between the molding material and the insulating substrate is reduced. It is possible to suppress the occurrence of defects based on stress based on the difference.
  • FIG. 1 is a top view showing the semiconductor device according to the first embodiment.
  • 2A is a cross-sectional view of the cross section taken along line II (a) -II (a) of FIG. 1 as viewed from the direction of the arrow, and
  • FIG. 2B is a top view showing the substrate of the semiconductor device.
  • the ratio between figures may be different from the actual ratio.
  • the semiconductor device 1 is covered with a sealing resin 70 as shown in FIGS. 1, 2A, and 2B, and is in contact with the sealing resin 70 without the formation of the formation portion 30 where the resist 3 is formed and the resist 3.
  • the non-formation portion 31 and the substrate 2 in which the resist 3 is filled and the recess 5 in which stress received from the sealing resin 70 concentrates are formed, and the electronic circuit 4 is formed.
  • the sealing body 7 shown in FIG. 1 is obtained by curing the sealing resin 70. Therefore, hereinafter, the sealing resin 70 is described as the sealing body 7 unless otherwise specified.
  • the stress is generated due to a difference in linear expansion coefficient between the sealing body 7 and the substrate 2.
  • the change of the sealing resin 70 becomes larger than the change of the substrate 2 in the process of curing the sealing resin 70.
  • the sealing resin 70 changes, that is, the volume of the sealing resin 70 contracts, and the stress accompanying the contraction acts on the substrate 2.
  • the semiconductor device 1 suppresses the occurrence of defects by relaxing the stress on the substrate 2.
  • the substrate 2 has a plate shape.
  • the substrate 2 is, for example, a printed wiring board.
  • the substrate 2 has a resist 3 partially formed on the front surface 20 and the back surface 21.
  • substrate 2 is joined to the lead frame 6, as shown to FIG. 2A, for example. This joining is performed by an adhesive as an example, but may be joining by welding or soldering.
  • the resist 3 is a covering material for protecting a specific area.
  • This resist 3 may be formed by, for example, a printing method or a photolithography method.
  • the concave portion 5 described above is formed in the forming portion 30. Further, the lead frame 6 is joined to the forming portion 30.
  • the sealing body 7 and the resist 3 are weaker in adhesion than the sealing body 7 and the substrate 2. Therefore, the sealing body 7 comes into contact with the substrate 2 in a state where the adhesion is higher than that of the resist 3. Therefore, since the sealing body 7 has higher adhesive force in the non-forming portion 31 than the forming portion 30, the sealing body 7 suppresses the peeling of the resist 3 from the substrate 2 as compared with the case where the sealing body contacts only the resist.
  • the non-forming part 31 may be formed partially in a circular or rectangular shape, or may be formed in an elongated groove shape. As shown in FIGS. 2A and 2B, the non-formation part 31 of the present embodiment is formed elongated at both ends of the substrate 2 so as to sandwich the electronic circuit 4.
  • the non-formation part 31 is formed on both surfaces of the front surface 20 and the back surface 21, but is not limited thereto, and may be formed only on the front surface 20 or the back surface 21.
  • the non-formed portion 31 is formed on the surface on which the electronic circuit 4 is formed in order to suppress peeling of the resist 3 in the electronic circuit 4.
  • the non-forming portion 31 is desirably formed so as to sandwich the electronic circuit 4 in order to suppress peeling of the resist 3 in the electronic circuit 4.
  • the electronic circuit 4 is formed on the surface 20 of the substrate 2.
  • the electronic circuit 4 is electrically connected to the lead frame 6 on the back surface 21 side of the substrate 2. This electrical connection is performed, for example, via a metallic wire by a bonding wire method.
  • a plurality of recesses 5 are formed on the front surface 20 and the back surface 21 of the substrate 2.
  • the recess 5 is formed in a region outside the region where the electronic circuit 4 is formed so as not to affect the electronic circuit 4.
  • the region where the electronic circuit 4 is formed is an electronic circuit region 40 as an example.
  • the recess 5 is formed using a laser or the like.
  • the recessed part 5 may be formed only in the surface (for example, surface 20) in which the electronic circuit 4 was formed.
  • the recessed part 5 is not limited to the surface 20 and the back surface 21, but may be formed only in the surface 20 or the back surface 21 as a modification.
  • the recess 5 may have a circular or rectangular opening and may be partially formed, or may be formed in an elongated groove shape.
  • the recessed part 5 of this embodiment is formed so that it may become a long and slender groove shape as shown by a dotted line in FIG. 2B.
  • the recessed part 5 may be formed to the edge part of the board
  • the recess 5 is filled with a resist 3.
  • the stress based on the difference in linear expansion coefficient between the substrate 2 and the sealing body 7 is concentrated on a weak portion of the substrate 2.
  • This weak portion is the concave portion 5, and the stress is weakened by destroying the resist 3 previously filled in the concave portion 5, and the influence on the substrate 2 is suppressed as compared with the case where the concave portion is not formed.
  • the recess 5 is preferably not formed at a location where the lead frame 6 is joined in order to suppress the peeling of the lead frame 6 from the substrate 2.
  • the concave portion 5 is not the same surface as the electronic circuit 4 and may be formed on the opposite surface of the surface on which the electronic circuit 4 is formed, that is, on the back surface 21 if there is no influence.
  • the electronic circuit 4 includes a semiconductor element 41 and an electronic component 42 as shown in FIG. 2B.
  • the semiconductor element 41 and the electronic component 42 are electrically connected via a wiring 43.
  • the semiconductor element 41 is a chip including a sensor that converts a detected physical quantity into an electrical quantity, an amplifier that amplifies the output of the sensor, and the like.
  • this sensor includes a magnetic sensor that converts a change in a magnetic field accompanying an approach of a detection target into an electrical quantity.
  • the semiconductor element 41 is electrically connected to, for example, the wiring 43 through a wire.
  • the electronic component 42 is, for example, a resistor or a capacitor.
  • the electronic circuit region 40 is a region surrounding the electronic circuit 4 disposed on the surface 20 as indicated by a one-dot chain line in FIG. 2B.
  • the electronic circuit region 40 is set with a position at a predetermined distance from the semiconductor element 41 and the electronic component 42 as a boundary.
  • the predetermined distance is determined as a distance at which the semiconductor element 41 or the like is not destroyed even when the concave portion 5 is formed, or a conduction failure does not occur due to the peeling of the resist 3.
  • the region outside the region where the electronic circuit 4 is formed is a formation region 50 which is a region outside the electronic circuit region 40. Accordingly, the formation region 50 is, for example, as shown by a two-dot chain line in FIG. This is a region surrounded by the outer periphery (a chain line).
  • the lead frame 6 is formed in an elongated plate shape by, for example, punching or etching.
  • the lead frame 6 is formed using, for example, a conductive metal material such as aluminum or copper, or an alloy material such as brass.
  • the lead frame 6 may be subjected to a plating process using a metal material such as tin, nickel, gold, or silver, for example.
  • One end of the lead frame 6 is bonded to the substrate 2 as shown in FIG. 2A.
  • the other end of the lead frame 6 is exposed from one surface of the sealing body 7 as shown in FIGS. 1 and 2A.
  • the exposed end portion becomes a male terminal inserted into the female terminal of the connector to which the semiconductor device 1 is connected.
  • tip of the said edge part has a tapered shape.
  • the sealing body 7 integrally covers the substrate 2, the electronic circuit 4, and one end of the lead frame 6 by molding.
  • the sealing body 7 is obtained by curing a thermosetting molding material in which a PPS (Poly Phenylene Sulfide) resin or an epoxy resin is a main component and a silica filler is added.
  • a PPS Poly Phenylene Sulfide
  • an epoxy resin is used as the thermosetting molding material.
  • the sealing body 7 mainly protects the semiconductor element 41 and the like from environments such as light, heat, and humidity.
  • 3A to 3E are cross-sectional views illustrating one step of the method of manufacturing the semiconductor device according to the first embodiment.
  • 3A to 3E correspond to cross-sectional views taken along the line II (a) -II (a) of FIG.
  • the semiconductor device 1 prepared a substrate 2, formed a recess 5 in the prepared substrate 2, formed a resist 3 on the substrate 2 so as to form a formation part 30 and a non-formation part 31, and formed an electronic circuit 4.
  • the substrate 2 is bonded to the lead frame 6, and the substrate 2 to which the lead frame 6 is bonded by molding is sealed with a sealing resin 70 to form the sealing body 7.
  • a substrate 2 is prepared.
  • recesses 5 are formed on the front surface 20 and the back surface 21 of the substrate 2.
  • the recess 5 is formed to have a depth D that is 50% or less of the thickness T of the substrate 2. Moreover, it forms so that the recessed part 5 formed in the surface 20 and the recessed part 5 formed in the back surface 21 may not oppose. Further, as described above, the recess 5 is not formed at a place where the lead frame 6 is joined.
  • the substrate 2 is provided with the wiring 43 of the electronic circuit 4 before or after the recess 5 is formed.
  • a resist 3 is formed on the front surface 20 and the back surface 21 of the substrate 2.
  • a forming portion 30 and a non-forming portion 31 are formed by a printing method.
  • the semiconductor element 41 and the like are attached to the substrate 2 to form the electronic circuit 4, and then the substrate 2 and the lead frame 6 are joined.
  • the substrate 2 and a part of the lead frame 6 are covered with a sealing resin 70 by molding to form a sealing body 7, thereby obtaining the semiconductor device 1 shown in FIG. 3E.
  • the semiconductor device 1 can suppress the occurrence of defects based on stress. Specifically, the semiconductor device 1 increases the adhesion between the sealing body 7 and the substrate 2 in the non-formation portion 31 to suppress the peeling of the resist 3 in the formation portion 30 and concentrates stress in the recess 5. It is possible to suppress the substrate 3 from being affected by destroying the previously filled resist 3. Therefore, compared with the case where this configuration is not adopted, the semiconductor device 1 suppresses the peeling of the resist 3 from the substrate 2 and suppresses the crack of the substrate 2 and the disconnection of the wire so as to affect the electronic circuit 4. Occurrence of defects based on stress can be suppressed.
  • the non-formation part 31 is formed so that the electronic circuit 4 may be pinched
  • the second embodiment is different from the above-described embodiment in that the recess is filled with a sealing resin instead of a resist.
  • 4A to 4E are cross-sectional views illustrating one step of the method of manufacturing a semiconductor device according to the second embodiment.
  • parts having the same functions and configurations as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and description thereof is omitted.
  • the semiconductor device 1 is covered with a sealing resin 70, and a formation portion 30 in which the resist 3 is formed and a non-contact with the sealing resin 70 without the resist 3 being formed. It has the formation part 31 and the board
  • the resist 3 has an opening 35 through which the recess 5 is exposed.
  • the sealing resin 70 fills the opening 35 and fills the recess 5.
  • recesses 5 are formed in the front surface 20 and the back surface 21 of the substrate 2.
  • the recess 5 is formed to have a depth D that is 50% or less of the thickness T of the substrate 2. Moreover, it forms so that the recessed part 5 formed in the surface 20 and the recessed part 5 formed in the back surface 21 may not oppose. Further, as described above, the recess 5 is not formed at a place where the lead frame 6 is joined.
  • the substrate 2 is provided with the wiring 43 of the electronic circuit 4 before or after the recess 5 is formed.
  • a resist 3 is formed on the front surface 20 and the back surface 21 of the substrate 2.
  • the forming portion 30 and the non-forming portion 31 are formed by a printing method, and the opening 35 is formed so that the concave portions 5 on the front surface 20 and the back surface 21 are exposed.
  • the semiconductor element 41 and the like are attached to the substrate 2 to form the electronic circuit 4, and then the substrate 2 and the lead frame 6 are joined.
  • the substrate 2 and a part of the lead frame 6 are covered with a sealing resin 70 by molding and the opening 35 and the recess 5 are filled with the sealing resin 70 to form the sealing body 7.
  • the semiconductor shown in FIG. 4E Device 1 is obtained.
  • the semiconductor device 1 according to the present embodiment can suppress the occurrence of defects based on stress. Specifically, the semiconductor device 1 increases the adhesion between the sealing body 7 and the substrate 2 in the non-formation portion 31 to suppress the peeling of the resist 3 in the formation portion 30 and concentrates stress in the recess 5. The filled sealing resin 70 is destroyed to prevent the substrate 2 from being affected. Therefore, the semiconductor device 1 suppresses the peeling of the resist 3 from the substrate 2 and the cracking of the substrate 2 and the disconnection of the wire so as to affect the electronic circuit 4 as compared with the case where this configuration is not adopted. Occurrence of defects based on stress can be suppressed.
  • the third embodiment is different from the above-described embodiment in that it has a recess filled with a resist and a recess filled with a sealing resin.
  • 5A to 5E are cross-sectional views illustrating one step of the method of manufacturing a semiconductor device according to the third embodiment.
  • the semiconductor device 1 of this embodiment is covered with a sealing resin 70.
  • the formation portion 30 in which the resist 3 is formed and the sealing resin 70 without the resist 3 are formed.
  • the recess 3 on the front surface 20 of the substrate 2 on which the electronic circuit 4 is formed is filled with the resist 3, and the recess 5 on the back surface 21 of the substrate 2 is filled with the sealing resin 70.
  • the recess 5 on the front surface 20 may be filled with the sealing resin 70
  • the recess 5 on the back surface 21 may be filled with the resist 3.
  • the resist 3 and the sealing resin 70 may be filled in the recesses 5 on the front surface 20 and the back surface 21 of the substrate 2. Note that only one of the resist 3 or the sealing resin 70 is filled in the same recess 5.
  • recesses 5 are formed on the front surface 20 and the back surface 21 of the substrate 2.
  • the recess 5 is formed to have a depth D that is 50% or less of the thickness T of the substrate 2. Moreover, it forms so that the recessed part 5 formed in the surface 20 and the recessed part 5 formed in the back surface 21 may not oppose. Further, as described above, the recess 5 is not formed at a place where the lead frame 6 is joined.
  • the substrate 2 is provided with the wiring 43 of the electronic circuit 4 before or after the recess 5 is formed.
  • a resist 3 is formed on the front surface 20 and the back surface 21 of the substrate 2.
  • the forming portion 30 and the non-forming portion 31 are formed by a printing method, and the opening 35 is formed so that the concave portion 5 on the back surface 21 side is exposed.
  • the recess 3 on the surface 20 side where the electronic circuit 4 is formed is filled with the resist 3.
  • the semiconductor element 41 and the like are attached to the substrate 2 to form the electronic circuit 4, and then the substrate 2 and the lead frame 6 are joined.
  • the substrate 2 and a part of the lead frame 6 are covered with a sealing resin 70 by molding, and the sealing resin 70 is filled in the opening 35 and the recess 5 on the back surface 21 side of the substrate 2 to form the sealing body 7.
  • the semiconductor device 1 shown in FIG. 5E is obtained.
  • the semiconductor device 1 according to the present embodiment can suppress the occurrence of defects based on stress. Specifically, the semiconductor device 1 increases the adhesion between the sealing body 7 and the substrate 2 in the non-formation portion 31 to suppress the peeling of the resist 3 in the formation portion 30 and concentrates stress in the recess 5. The resist 3 and the sealing resin 70 that are filled are destroyed to prevent the substrate 2 from being affected. Therefore, the semiconductor device 1 suppresses the peeling of the resist 3 from the substrate 2 and the cracking of the substrate 2 and the disconnection of the wire so as to affect the electronic circuit 4 as compared with the case where this configuration is not adopted. Occurrence of defects based on stress can be suppressed.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置１は、封止樹脂７０によって覆われた基板２と、基板上に形成された電子回路４およびレジスト３を有し、基板２は、レジスト３が形成された形成部３０と、レジスト３が形成されずに封止樹脂と接触する非形成部３１と、内部にレジスト３又は封止樹脂７０が充填され、封止樹脂から受ける応力が集中する凹部５とを有している。

Description

半導体装置
本発明は、半導体装置に関する。
測温抵抗体及び半導体基板に設けた空洞上に形成した発熱抵抗体を含む測定部位を有する半導体センサ素子と、測温抵抗体の温度に対して所定の温度だけ高くするよう発熱抵抗体に加熱電流を流す制御を実行し空気流量を表わす空気流量信号を得る制御回路と、空気流量信号を外部に出力するターミナル素材と、を備えた熱式空気流量センサが知られている（例えば、特許文献１参照）。
熱式空気流量センサの制御回路は、絶縁基板と絶縁基板上に配置された半導体チップ、チップコンデンサなどの電気部品を備えて構成されている。上述のターミナル素材は、端部が絶縁基板に一体化されている。また制御回路は、ワイヤを介してターミナル素材と電気的に接続されている。そして熱式空気流量センサは、半導体センサ素子の一部、制御回路、ワイヤ及びターミナル素材の一部がモールド材で一体被覆されている。
特開平１１－６７５２号公報
特許文献１に開示された熱式空気流量センサにおいては、モールド材を構成する樹脂が硬化する際に、モールド材と絶縁基板の線膨張係数の差に基づいた応力が絶縁基板に作用する可能性がある。そして、この応力によって絶縁基板上のレジストの剥離が生じたり、絶縁基板にクラックが生じたりしてワイヤの断線などの不具合が発生する可能性がある。
本発明の目的は、モールド材と絶縁基板の線膨張係数の差に基づいた応力に基づく不具合の発生を抑制する半導体装置を提供することにある。
本発明の一実施形態による半導体装置は、封止樹脂によって覆われた基板と、前記基板上に形成された電子回路およびレジストを有し、前記基板は、前記レジストが形成された形成部と、前記レジストが形成されずに前記封止樹脂と接触する非形成部と、内部に前記レジスト又は前記封止樹脂が充填され、前記封止樹脂から受ける応力が集中する凹部とを有する。
本発明の一実施形態によれば、モールド材と絶縁基板の線膨張係数の差に基づいた応力に基づく不具合の発生を抑制する半導体装置を提供することができる。
図１は、第１の実施形態に係る半導体装置を示す上面図である。 図２Ａは、図１のII（ａ）-II（ａ）線で切断した断面を矢印方向から見た断面図である。 図２Ｂは、半導体装置の基板を示す上面図である。 図３Ａは、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図３Ｂは、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図３Ｃは、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図３Ｄは、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図３Ｅは、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図４Ａは、第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図４Ｂは、第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図４Ｃは、第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図４Ｄは、第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図４Ｅは、第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図５Ａは、第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図５Ｂは、第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図５Ｃは、第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図５Ｄは、第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図５Ｅは、第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
（実施形態の要約）
実施形態に係る半導体装置は、封止樹脂によって覆われた基板と、基板上に形成された電子回路およびレジストを有し、基板は、レジストが形成された形成部と、レジストが形成されずに封止樹脂と接触する非形成部と、内部にレジスト又は封止樹脂が充填され、封止樹脂から受ける応力が集中する凹部とを有している。
この半導体装置は、非形成部において封止樹脂と基板との密着力を高めて形成部のレジストの剥離を抑制し、また凹部において応力を集中させて先に充填されたレジストや封止樹脂を破壊させて基板に影響が及ぶのを抑制する。従って半導体装置は、この構成を採用しない場合と比べて、基板からのレジストの剥離を抑制すると共に電子回路に影響を与える程の基板のクラックを抑制するので、モールド材と絶縁基板の線膨張係数の差に基づいた応力に基づく不具合の発生を抑制することができる。
［第１の実施形態］
（半導体装置１の概要）
図１は、第１の実施形態に係る半導体装置を示す上面図である。図２Ａは、図１のII（ａ）-II（ａ）線で切断した断面を矢印方向から見た断面図であり、図２Ｂは、半導体装置の基板を示す上面図である。なお、以下に記載する実施形態に係る各図において、図形間の比率は、実際の比率とは異なる場合がある。
半導体装置１は、図１、２Ａ及び２Ｂに示すように、封止樹脂７０によって覆われており、レジスト３が形成された形成部３０、レジスト３が形成されずに封止樹脂７０と接触する非形成部３１、及び内部にレジスト３が充填され、封止樹脂７０から受ける応力が集中する凹部５を有し、電子回路４が形成された基板２を有している。
図１に示す封止体７は、封止樹脂７０が硬化したものである。従って以下では、特に断らない限り、封止樹脂７０を封止体７として記載する。
また応力は、封止体７と基板２の線膨張係数の差によって生じる。例えば、熱せられた封止樹脂７０によって基板２を覆った後、この封止樹脂７０が硬化する過程において、基板２の変化に比べて、封止樹脂７０の変化が大きくなる。この硬化の過程において封止樹脂７０が変化、つまり封止樹脂７０の体積が収縮し、この収縮に伴う応力が基板２に作用する。
この応力の作用によって、例えば、レジストの剥離や基板のクラックが発生し、配線の剥離、ワイヤの断線などに起因する性能の低下や導通不良などの不具合が発生する。半導体装置１は、基板２に対する応力を緩和することで、不具合の発生を抑制するものである。
（基板２の構成）
基板２は、板形状を有している。この基板２は、例えば、プリント配線基板である。また基板２は、図２Ａに示すように、表面２０と裏面２１にレジスト３が部分的に形成されている。そして基板２は、例えば、図２Ａに示すように、リードフレーム６に接合されている。この接合は、一例として、接着剤によって行われるが溶接や半田による接合であっても良い。
レジスト３は、特定の領域を保護するための被覆材である。このレジスト３は、例えば、印刷法によって形成されても良いし、フォトリソグラフィ法によって形成されても良い。
基板２の表面２０と裏面２１には、レジスト３が形成された形成部３０と形成されない非形成部３１がある。上述の凹部５は、形成部３０に形成される。またリードフレーム６は、形成部３０に接合される。
この非形成部３１には、基板２の表面２０及び裏面２１が露出している。封止体７とレジスト３は、封止体７と基板２よりも密着力が弱い。従って封止体７は、レジスト３よりも密着力が高い状態で基板２と接触する。よって封止体７は、非形成部３１において形成部３０よりも密着力が高いので、封止体がレジストのみと接触する場合と比べて、基板２からのレジスト３の剥離を抑制する。
非形成部３１は、開口部の形状が円形状や矩形状であって部分的に形成されても良いし、細長い溝形状に形成されても良い。本実施形態の非形成部３１は、図２Ａ及び２Ｂに示すように、電子回路４を挟むように基板２の両端部に、細長く形成されている。
なお変形例として非形成部３１は、表面２０及び裏面２１の両面に形成されているがこれに限定されず、表面２０、又は裏面２１にのみ形成されても良い。どちらか一方の面に形成される場合、非形成部３１は、電子回路４におけるレジスト３の剥離などを抑制するため、電子回路４が形成された面に形成される。
また非形成部３１は、電子回路４におけるレジスト３の剥離などを抑制するため、電子回路４を挟むように形成されることが望ましい。
電子回路４は、例えば、基板２の表面２０に形成されている。また電子回路４は、基板２の裏面２１側のリードフレーム６と電気的に接続されている。この電気的な接続は、例えば、ボンディングワイヤ法による金属性のワイヤを介して行われている。
基板２には、表面２０と裏面２１とに複数の凹部５が形成されている。この凹部５は、例えば、図２Ｂに示すように、電子回路４に影響が及ばないように、電子回路４が形成された領域の外の領域に形成される。この電子回路４が形成された領域は、一例として、電子回路領域４０である。凹部５は、一例として、レーザなどを用いて形成される。なお凹部５は、電子回路４が形成された面（例えば表面２０）のみに形成されても良い。
また変形例として凹部５は、表面２０及び裏面２１に限定されず、表面２０、又は裏面２１にのみ形成されても良い。
凹部５は、例えば、開口部の形状が円形状や矩形状であって部分的に形成されても良いし、細長い溝形状で形成されても良い。本実施形態の凹部５は、図２Ｂに点線で示すように、細長い溝形状となるように形成されている。なお凹部５は、溝形状である場合、基板２の端部まで形成されても良い。
この凹部５には、レジスト３が充填されている。基板２と封止体７の線膨張係数の差に基づく応力は、基板２の弱い箇所に集中する。この弱い箇所が凹部５であり、応力は、先に凹部５に充填されたレジスト３を破壊することで弱まり、凹部が形成されない場合と比べて、基板２に与える影響が抑制される。
なお凹部５は、リードフレーム６の基板２からの剥離を抑制するため、リードフレーム６が接合する場所には形成されないことが望ましい。
また凹部５は、電子回路４と同じ面でなく、かつ影響がなければ、電子回路４が形成された面の反対の面、つまり裏面２１に形成されても良い。
（電子回路４の構成）
電子回路４は、一例として、図２Ｂに示すように、半導体素子４１と、電子部品４２と、を備えている。この半導体素子４１と電子部品４２は、一例として、配線４３を介して電気的に接続されている。
半導体素子４１は、一例として、検出した物理量を電気的な量に変換するセンサ、センサの出力を増幅するアンプなどを備えたチップである。このセンサは、一例として、検出対象の接近に伴う磁場の変化を電気的な量に変換する磁気センサを備えている。半導体素子４１は、例えば、ワイヤを介して配線４３などと電気的に接続されている。電子部品４２は、一例として、抵抗やコンデンサなどである。
電子回路領域４０は、一例として、図２Ｂに一点鎖線で示すように、表面２０に配置された電子回路４を囲む領域である。この電子回路領域４０は、例えば、半導体素子４１及び電子部品４２などから予め定められた距離離れた位置を境界として設定される。予め定められた距離は、凹部５が形成されたとしても半導体素子４１などが破壊されたり、レジスト３の剥離によって導通不良が発生したりしない距離として定められる。
従って電子回路４が形成された領域の外の領域とは、この電子回路領域４０の外の領域である形成領域５０である。従って形成領域５０は、例えば、図２Ｂに二点鎖線で示すように、基板２の表面２０から電子回路領域４０を除いた領域、つまり基板２の外周（二点鎖線）と電子回路領域４０の外周（一点鎖線）とで囲まれた領域である。
（リードフレーム６の構成）
リードフレーム６は、例えば、打ち抜きやエッチングなどにより、細長い板形状に形成されている。またリードフレーム６は、例えば、アルミニウム、銅などの導電性を有する金属材料、又は真鍮などの合金材料を用いて形成される。なおリードフレーム６は、例えば、錫、ニッケル、金、銀などの金属材料を用いたメッキ処理が表面に施されていても良い。
リードフレーム６の一方の端部は、図２Ａに示すように、基板２に接合されている。リードフレーム６の他方の端部は、図１及び２Ａに示すように、封止体７の一方の面から露出している。この露出する端部は、半導体装置１が接続されるコネクタのメス端子に挿入されるオス端子となる。そして当該端部の先端は、先細り形状を有している。
（封止体７の構成）
封止体７は、上述のように、モールド成形によって基板２、電子回路４及びリードフレーム６の一方の端部、を覆って一体とするものである。この封止体７は、例えば、ＰＰＳ（Poly Phenylene Sulfide）樹脂やエポキシ樹脂を主成分に、シリカ充填材などを加えた熱硬化性成形材料が硬化したものである。本実施形態では、熱硬化性成形材料としてエポキシ樹脂が使用される。封止体７は、例えば、主に半導体素子４１などを光、熱及び湿度などの環境から保護している。
以下に本実施形態の半導体装置１の製造方法について説明する。
（半導体装置１の製造方法）
図３Ａ～３Ｅは、第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。図３Ａ～３Ｅは、図１のII（ａ）-II（ａ）線で切断した断面を矢印方向から見た断面図に相当する。
半導体装置１は、基板２を準備し、準備した基板２に凹部５を形成し、形成部３０及び非形成部３１を形成するようにレジスト３を基板２に形成し、電子回路４を形成した基板２をリードフレーム６に接合し、モールド成形によってリードフレーム６が接合された基板２を封止樹脂７０によって封止して封止体７を形成して製造される。
具体的には、まず図３Ａに示すように、基板２を準備する。
次に図３Ｂに示すように、基板２の表面２０及び裏面２１に凹部５を形成する。この凹部５は、基板２の厚みＴの５０％以下となる深さＤとなるように形成される。また表面２０に形成された凹部５と裏面２１に形成された凹部５とが対向しないように形成される。さらに上述のように、凹部５は、リードフレーム６が接合される場所には形成されない。
なお基板２は、凹部５が形成される前、又は形成された後に電子回路４の配線４３などが形成される。
次に図３Ｃに示すように、レジスト３を基板２の表面２０及び裏面２１に形成する。このレジスト３は、例えば、印刷法によって形成部３０及び非形成部３１が形成されている。
次に図３Ｄに示すように、半導体素子４１などを基板２に取り付けて電子回路４を形成した後、基板２とリードフレーム６とを接合する。
次にモールド成形によって基板２とリードフレーム６の一部とを封止樹脂７０で覆って封止体７を形成し、図３Ｅに示す半導体装置１を得る。
（第１の実施形態の効果）
本実施形態に係る半導体装置１は、応力に基づく不具合の発生を抑制することができる。具体的には、半導体装置１は、非形成部３１において封止体７と基板２との密着力を高めて形成部３０のレジスト３の剥離を抑制し、また凹部５において応力を集中させて先に充填されたレジスト３を破壊させて基板２に影響が及ぶのを抑制する。従って半導体装置１は、この構成を採用しない場合と比べて、基板２からのレジスト３の剥離を抑制すると共に電子回路４に影響を与える程の基板２のクラックやワイヤの断線を抑制するので、応力に基づく不具合の発生を抑制することができる。
半導体装置１は、電子回路領域４０の外に凹部５が形成されるので、応力による凹部５のレジスト３の破壊が電子回路４に及ぶことを抑制する。
半導体装置１は、非形成部３１が電子回路４を挟むように形成されるので、挟まない場合と比べて、より電子回路４におけるレジスト３の剥離を抑制することができる。
［第２の実施形態］
第２の実施形態は、凹部にレジストではなく封止樹脂が充填される点で上記の実施形態と異なっている。
図４Ａ～４Ｅは、第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。なお以下に説明する第２の実施形態において、第１の実施形態と同じ機能及び構成を有する部分は、第１の実施形態と同じ符号を付し、その説明は省略するものとする。
この半導体装置１は、図４Ａ～４Ｅに示すように、封止樹脂７０によって覆われており、レジスト３が形成された形成部３０、レジスト３が形成されずに封止樹脂７０と接触する非形成部３１、及び内部に封止樹脂７０が充填され、封止樹脂７０から受ける応力が集中する凹部５を有し、電子回路４が形成された基板２を有している。
このレジスト３には、凹部５が露出する開口３５が形成されている。封止樹脂７０は、この開口３５に充填されると共に凹部５に充填される。
以下に本実施形態の半導体装置１の製造方法について説明する。
（半導体装置１の製造方法）
まず図４Ａに示すように、基板２を準備する。
次に図４Ｂに示すように、基板２の表面２０及び裏面２１に凹部５を形成する。この凹部５は、基板２の厚みＴの５０％以下となる深さＤとなるように形成される。また表面２０に形成された凹部５と裏面２１に形成された凹部５とが対向しないように形成される。さらに上述のように、凹部５は、リードフレーム６が接合される場所には形成されない。
なお基板２は、凹部５が形成される前、又は形成された後に電子回路４の配線４３などが形成される。
次に図４Ｃに示すように、レジスト３を基板２の表面２０及び裏面２１に形成する。このレジスト３は、例えば、印刷法によって形成部３０及び非形成部３１が形成されると共に、表面２０及び裏面２１の凹部５が露出するように開口３５が形成される。
次に図４Ｄに示すように、半導体素子４１などを基板２に取り付けて電子回路４を形成した後、基板２とリードフレーム６とを接合する。
次にモールド成形によって基板２とリードフレーム６の一部とを封止樹脂７０で覆うと共に開口３５及び凹部５に封止樹脂７０を充填して封止体７を形成し、図４Ｅに示す半導体装置１を得る。
（第２の実施形態の効果）
本実施形態に係る半導体装置１は、応力に基づく不具合の発生を抑制することができる。具体的には、半導体装置１は、非形成部３１において封止体７と基板２との密着力を高めて形成部３０のレジスト３の剥離を抑制し、また凹部５において応力を集中させて充填された封止樹脂７０を破壊させて基板２に影響が及ぶのを抑制する。従って半導体装置１は、この構成を採用しない場合と比べて、基板２からのレジスト３の剥離を抑制すると共に電子回路４に影響を与える程の基板２のクラックやワイヤの断線を抑制するので、応力に基づく不具合の発生を抑制することができる。
［第３の実施形態］
第３の実施形態は、レジストが充填された凹部と封止樹脂が充填され凹部を有する点で上述の実施形態と異なっている。
図５Ａ～５Ｅは、第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
本実施形態の半導体装置１は、図５Ａ～５Ｅに示すように、封止樹脂７０によって覆われており、レジスト３が形成された形成部３０、レジスト３が形成されずに封止樹脂７０と接触する非形成部３１、及び内部に封止樹脂７０とレジスト３が充填され、封止樹脂７０から受ける応力が集中する凹部５を有し、電子回路４が形成された基板２を有している。
この半導体装置１は、電子回路４が形成された基板２の表面２０の凹部５にレジスト３が充填され、基板２の裏面２１の凹部５に封止樹脂７０が充填されている。なお変形例として半導体装置１は、表面２０の凹部５に封止樹脂７０が充填され、裏面２１の凹部５にレジスト３が充填されても良い。また他の変形例として半導体装置１は、基板２の表面２０及び裏面２１の凹部５に、レジスト３と封止樹脂７０が組み合わせて充填されても良い。なお同じ凹部５には、レジスト３又は封止樹脂７０の一方しか充填されない。
以下に本実施形態の半導体装置１の製造方法について説明する。
（半導体装置１の製造方法）
まず図５Ａに示すように、基板２を準備する。
次に図５Ｂに示すように、基板２の表面２０及び裏面２１に凹部５を形成する。この凹部５は、基板２の厚みＴの５０％以下となる深さＤとなるように形成される。また表面２０に形成された凹部５と裏面２１に形成された凹部５とが対向しないように形成される。さらに上述のように、凹部５は、リードフレーム６が接合される場所には形成されない。
なお基板２は、凹部５が形成される前、又は形成された後に電子回路４の配線４３などが形成される。
次に図５Ｃに示すように、レジスト３を基板２の表面２０及び裏面２１に形成する。このレジスト３は、例えば、印刷法によって形成部３０及び非形成部３１が形成されると共に、裏面２１側の凹部５が露出するように開口３５が形成される。この際、電子回路４が形成される表面２０側の凹部５には、レジスト３が充填される。
次に図５Ｄに示すように、半導体素子４１などを基板２に取り付けて電子回路４を形成した後、基板２とリードフレーム６とを接合する。
次にモールド成形によって基板２とリードフレーム６の一部とを封止樹脂７０で覆うと共に基板２の裏面２１側の開口３５及び凹部５に封止樹脂７０を充填して封止体７を形成し、図５Ｅに示す半導体装置１を得る。
（第３の実施形態の効果）
本実施形態に係る半導体装置１は、応力に基づく不具合の発生を抑制することができる。具体的には、半導体装置１は、非形成部３１において封止体７と基板２との密着力を高めて形成部３０のレジスト３の剥離を抑制し、また凹部５において応力を集中させて充填されたレジスト３及び封止樹脂７０を破壊させて基板２に影響が及ぶのを抑制する。従って半導体装置１は、この構成を採用しない場合と比べて、基板２からのレジスト３の剥離を抑制すると共に電子回路４に影響を与える程の基板２のクラックやワイヤの断線を抑制するので、応力に基づく不具合の発生を抑制することができる。
以上、本発明のいくつかの実施形態及び変形例を説明したが、これらの実施形態及び変形例は、一例に過ぎず、請求の範囲に係る発明を限定するものではない。これら新規な実施形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。また、これら実施形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施形態及び変形例は、発明の範囲及び要旨に含まれると共に、請求の範囲に記載された発明とその均等の範囲に含まれる。
１　半導体装置
２　基板
３　レジスト
４　電子回路
５　凹部
２０　表面
２１　裏面
３０　形成部
３１　非形成部
３５　開口
４０　電子回路領域
５０　形成領域
７０　封止樹脂

Claims (6)

  1. 封止樹脂によって覆われた基板と、
    前記基板上に形成された電子回路およびレジストを有し、
    前記基板は、前記レジストが形成された形成部と、前記レジストが形成されずに前記封止樹脂と接触する非形成部と、内部に前記レジスト又は前記封止樹脂が充填され、前記封止樹脂から受ける応力が集中する凹部とを有する半導体装置。
  2. 前記凹部は、前記電子回路が形成された領域の外の領域に形成される、請求項１に記載の半導体装置。
  3. 前記凹部は、前記電子回路が形成された前記基板の表面に形成される、請求項１又は２に記載の半導体装置。
  4. 前記レジストは、前記形成部において、前記凹部が露出するように形成される開口を有する、請求項１～３の何れか１項に記載の半導体装置。
  5. 前記開口は、前記封止樹脂が充填されている、請求項４に記載の半導体装置。
  6. 前記凹部は、前記基板の表面および裏面に形成され、
    前記表面および裏面に形成された前記凹部は、前記基板の厚さ方向において互いに対向しない、請求項１、２、４および５の何れか１項に記載の半導体装置。
     
PCT/JP2017/013652 2016-04-14 2017-03-31 半導体装置 WO2017179448A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016081132 2016-04-14
JP2016-081132 2016-04-14
JP2016-162662 2016-08-23
JP2016162662A JP2017195356A (ja) 2016-04-14 2016-08-23 半導体装置

Publications (1)

Publication Number Publication Date
WO2017179448A1 true WO2017179448A1 (ja) 2017-10-19

Family

ID=60041502

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/013652 WO2017179448A1 (ja) 2016-04-14 2017-03-31 半導体装置

Country Status (1)

Country Link
WO (1) WO2017179448A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144855U (ja) * 1982-03-25 1983-09-29 日東電工株式会社 半導体装置
JP2000040774A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体装置
JP2000124344A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びその製造方法
JP2013187740A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144855U (ja) * 1982-03-25 1983-09-29 日東電工株式会社 半導体装置
JP2000040774A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体装置
JP2000124344A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びその製造方法
JP2013187740A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP3896590B2 (ja) 電流検出装置
US10098238B2 (en) Method of manufacturing resin multilayer substrate
JP6370602B2 (ja) 電流検出用抵抗器
JP4967701B2 (ja) 電力半導体装置
JP6755197B2 (ja) 半導体装置およびその製造方法
WO2017179448A1 (ja) 半導体装置
JP2015159224A (ja) センサ構造
JP2017195356A (ja) 半導体装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP4969430B2 (ja) 圧力検出装置
JP6665024B2 (ja) モジュール及びその製造方法
WO2014208080A1 (ja) 電子装置
US9953206B2 (en) Fingerprint sensor package and fabricating method thereof
JP2015103790A (ja) リードフレーム構造及びその製造方法
JP6237490B2 (ja) 圧力センサおよびその製造方法
CN110214372B (zh) 电子装置以及连接体
WO2017221601A1 (ja) モジュール及びその製造方法
WO2017010216A1 (ja) 電子部品
JP6654094B2 (ja) センサモジュール及びセンサ装置の製造方法
JP5712799B2 (ja) センサおよびその製造方法
JP2017191863A (ja) 半導体装置
JP2017191862A (ja) 半導体装置
JP2021032807A (ja) センサ装置
WO2017199701A1 (ja) モジュール及びセンサ装置

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17782266

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17782266

Country of ref document: EP

Kind code of ref document: A1