JP2017191863A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017191863A
JP2017191863A JP2016080810A JP2016080810A JP2017191863A JP 2017191863 A JP2017191863 A JP 2017191863A JP 2016080810 A JP2016080810 A JP 2016080810A JP 2016080810 A JP2016080810 A JP 2016080810A JP 2017191863 A JP2017191863 A JP 2017191863A
Authority
JP
Japan
Prior art keywords
conductive member
semiconductor device
lead frame
pad
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016080810A
Other languages
English (en)
Inventor
直宏 西脇
Naohiro Nishiwaki
直宏 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2016080810A priority Critical patent/JP2017191863A/ja
Publication of JP2017191863A publication Critical patent/JP2017191863A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】コネクタ端子の引っ張りに対する強度を向上させることができる半導体装置を提供する。
【解決手段】半導体装置1は、電子回路3が形成された基体と、電子回路3の入出力の端子であって基体に形成されたパッド部26と、パッド部26に接合された導電性部材6と、一方の端部が導電性部材6に接合され、長手方向の引っ張りによる導電性部材6からの剥がれを抑制するアンカー部72を一方の端部に有するコネクタ端子としてのリードフレーム7と、基体、導電性部材6、及びリードフレーム7の一方の端部を覆って一体とする封止樹脂から形成された封止体9と、を備えて概略構成されている。
【選択図】図2

Description

本発明は、半導体装置に関する。
従来の技術として、半導体チップを内包したモールド部と、半導体チップと共にモールド部に内包され、その一部がモールド部の1つの面から露出したリード端子と、を備えた半導体装置が知られている(例えば、特許文献1参照。)。
この半導体装置は、モールド部から露出したリード端子がコネクタなどと接続される接続端子となっている。この接続端子は、アンカー部がモールド部内に形成されている。このアンカー部は、接続端子が延びる方向に引っ張られた際、モールド部から抜けないように、引っ張られる方向に交差した方向に幅が広くされている。
特開2015−95486号公報
しかし従来の半導体装置は、アンカー部の幅が広くされているのみなので引っ張りに対する強度が不足する可能性がある。
従って本発明の目的は、コネクタ端子の引っ張りに対する強度を向上させることができる半導体装置を提供することにある。
本発明の一態様は、電子回路が形成された基体と、電子回路の入出力の端子であって基体に形成されたパッド部と、パッド部に接合された導電性部材と、一方の端部が導電性部材に接合され、長手方向の引っ張りによる導電性部材からの剥がれを抑制するアンカー部を一方の端部に有するコネクタ端子と、基体、導電性部材、及びコネクタ端子の一方の端部を覆って一体とする封止樹脂から形成された封止体と、を備えた半導体装置を提供する。
本発明によれば、コネクタ端子の引っ張りに対する強度を向上させることができる。
図1(a)は、実施の形態に係る半導体装置の一例を示す概略図であり、図1(b)は、アンカー部の一例を示す概略図であり、図1(c)は、アンカー部の変形例を示す概略図である。 図2(a)〜図2(c)は、実施の形態に係る半導体装置の製造工程の一例を示す概略図であり、図2(d)は、パッド部とアンカー部の接合部分の一例を示す上面図である。
(実施の形態の要約)
実施の形態に係る半導体装置は、電子回路が形成された基体と、電子回路の入出力の端子であって基体に形成されたパッド部と、パッド部に接合された導電性部材と、一方の端部が導電性部材に接合され、長手方向の引っ張りによる導電性部材からの剥がれを抑制するアンカー部を一方の端部に有するコネクタ端子と、基体、導電性部材、及びコネクタ端子の一方の端部を覆って一体とする封止樹脂から形成された封止体と、を備えて概略構成されている。
この半導体装置は、コネクタ端子がワイヤを介してパッド部と電気的に接続される場合と比べて、コネクタ端子がパッド部に配置された導電性部材に接合され、接合の接触面積が大きくなると共にアンカー部が封止体からの抜け止めとなるので、コネクタ端子の引っ張りに対する強度を向上させることができる。
[実施の形態]
(半導体装置1の概要)
図1(a)は、実施の形態に係る半導体装置の一例を示す概略図であり、図1(b)は、アンカー部の一例を示す概略図であり、図1(c)は、アンカー部の変形例を示す概略図である。図2(a)〜図2(c)は、実施の形態に係る半導体装置の製造工程の一例を示す概略図であり、図2(d)は、パッド部とアンカー部の接合部分の一例を示す上面図である。図2(a)〜図2(c)は、図1(a)のII-II線で切断した断面の一例を示している。なお以下に記載する実施の形態に係る各図において、図形間の比率は、実際の比率とは異なる場合がある。
この半導体装置1は、図1(a)、図1(b)及び図2(c)に示すように、電子回路3が形成された基体と、電子回路3の入出力の端子であって基体に形成されたパッド部26と、パッド部26に接合された導電性部材6と、一方の端部が導電性部材6に接合され、長手方向の引っ張りによる導電性部材6からの剥がれを抑制するアンカー部72を一方の端部に有するコネクタ端子としてのリードフレーム7と、基体、導電性部材6、及びリードフレーム7の一方の端部を覆って一体とする封止樹脂から形成された封止体9と、を備えて概略構成されている。
上述の基体は、一例として、矩形状を有する基板2であるがこれに限定されず、他の形状であっても良い。
(基板2の構成)
基板2は、例えば、プリント配線基板である。この基板2の表面20には、電子回路3が形成されている。この電子回路3は、図1(a)に示すように、複数のパッド部26及び半導体素子30を有している。本実施の形態では、半導体素子30の端子32の数に合わせて3つのパッド部26が並んで形成されている。
パッド部26は、例えば、図1(b)に示すように、矩形状の第1のパッド24及び第2のパッド25を連結した形状を有している。このパッド部26は、例えば、金、銅などの導電性を有する材料を用いて形成されている。
本実施の形態のパッド部26は、一例として、銅メッキによって形成されている。パッド部26の第1のパッド24には、半導体素子30が電気的に接続される。第2のパッド25には、リードフレーム7が電気的に接続される。
半導体素子30は、一例として、検出した物理量を電気的な量に変換するセンサ、センサの出力を増幅するアンプなどを備えたチップである。このセンサは、一例として、検出対象の接近に伴う磁場の変化を電気的な量に変換する磁気センサを備えている。
半導体素子30は、上部に複数の端子32が露出している。この端子32は、ワイヤ4を介して第1のパッド24と電気的に接続されている。このワイヤ4は、細い金属線である。ワイヤ4は、例えば、金、アルミニウム、銅などの導電性を有する材料を用いて形成されている。
半導体素子30は、一例として、パッド部26、ワイヤ4及び端子32を介して駆動電圧が入力され、端子32、ワイヤ4及びパッド部26を介して変換された電気的な量の信号である検出信号を出力する。
(導電性部材6の構成)
導電性部材6は、例えば、図2(b)に示すように、導電性接着部材5を介して、パッド部26の第2のパッド25に接合されている。つまり導電性部材6は、例えば、半田又は導電性接着剤などの導電性接着部材5を介してパッド部26と接合されている。本実施の形態の導電性部材6は、導電性接着部材5としての半田を用いて第2のパッド25に接合されている。
導電性部材6は、例えば、アルミニウム、銅などの導電性を有する材料である。この導電性部材6は、第2のパッド25の形状に応じた矩形状を有している。
(リードフレーム7の構成)
リードフレーム7は、例えば、打ち抜きやエッチングなどにより、基部70が細長い板形状に形成されている。またリードフレーム7は、例えば、アルミニウム、銅などの導電性を有する金属材料、又は真鍮などの合金材料を用いて形成される。なおリードフレーム7は、例えば、錫、ニッケル、金、銀などの金属材料を用いたメッキ処理が表面に施されていても良い。
リードフレーム7の基部70の一方の端部には、図1(b)に示すように、接続部71が形成されている。この接続部71は、図2(c)及び図2(d)に示すように、導電性部材6に接合されている。
またリードフレーム7の基部70の他方の端部である端子部73は、図1(a)に示すように、封止体9の一方の面から露出している。この端子部73は、半導体装置1が接続されるコネクタのメス端子に挿入されるオス端子となる。そして端子部73の先端は、先細り形状を有している。
本実施の形態の導電性部材6とリードフレーム7の接続部71は、溶接によって接合されている。具体的には、導電性部材6と接続部71は、溶接によって形成された溶融部8によって接合されている。なお導電性部材6とリードフレーム7の接合は、導電性接着剤による接合であっても良い。
この溶融部8は、溶接の際に溶融した導電性部材6と接続部71によって形成された溶融池が冷えて形成される。溶融部8は、例えば、図2(c)及び図2(d)に示すように、導電性部材6と接続部71とが重なった部分に形成される。
この接続部71には、アンカー部72が形成されている。このアンカー部72は、例えば、図2(d)に示すように、リードフレーム7の終端部の幅が短手方向に長くされて形成されている。そしてアンカー部72には、図1(b)及び図2(d)に示すように、基部70の両側面部に段差720が形成される。
半導体装置1は、封止体9が形成されると、リードフレーム7の接続部71上に封止体9が形成されると共に、段差720に封止体9が形成される。よってリードフレーム7は、接続部71上の封止体9によって導電性部材6から剥がれ難くなると共に、段差720に形成された封止体9が抜け止めとなって封止体9から抜け難くなる。従ってリードフレーム7は、コネクタの抜き差しが行われてもパッド部26との電気的な接続が保たれる。
なお変形例としてアンカー部72は、図1(c)に示すように、外形が円形となる貫通孔721として接続部71に形成されても良い。この貫通孔721には、封止体9が形成される。従ってリードフレーム7は、コネクタの抜き差しが行われても剥がれや抜けが抑制され、パッド部26との電気的な接続が保たれる。
また他の変形例として貫通孔721は、外形が矩形状であっても良い。貫通孔721が矩形状であった場合、図2(d)に矢印で示す長手方向の引っ張りと共に、貫通孔721を中心としたリードフレーム7の回転が抑制される。
(封止体9の構成)
封止体9は、上述のように、基板2、導電性部材6及びリードフレーム7の接続部71を封止樹脂で覆って一体とするようにモールド成形により形成される。この封止樹脂は、例えば、PPS(Poly Phenylene Sulfide)樹脂やエポキシ樹脂を主成分に、シリカ充填材などを加えた熱硬化性成形材料を用いて行われる。本実施の形態では、封止樹脂としてエポキシ樹脂が使用される。封止体9は、例えば、主に半導体素子30などを光、熱及び湿度などの環境から保護している。
以下に半導体装置1の製造方法について各図を参照しながら説明する。
(半導体装置1の製造方法)
まず図2(a)に示すように、電子回路3が形成された基板2を準備する。この基板2は、ワイヤボンディング法によって半導体素子30の端子32とパッド部26の第1のパッド24との電気的な接続がなされている。
次に図2(b)に示すように、導電性接着部材5を介して、導電性部材6を第2のパッド25に接合する。
次に図2(c)に示すように、溶接によって導電性部材6とリードフレーム7とを接合する。この際、導電性部材6とリードフレーム7には、溶融部8が形成される。
次にリードフレーム7が接合された基板2を金型に配置して封止樹脂を流し込み、モールド成形によって封止体9を形成して図1(a)に示す半導体装置1を得る。
(実施の形態の効果)
本実施の形態に係る半導体装置1は、リードフレーム7の引っ張りに対する強度を向上させることができる。具体的には、半導体装置1は、リードフレームがワイヤを介してパッド部と電気的に接続される場合と比べて、リードフレーム7がパッド部26に配置された導電性部材6に接合されて接合の接触面積が大きくなると共に、アンカー部72の段差720に形成された封止体9が抜け止めとなり、リードフレーム7が封止体9から抜け難くなる。従って半導体装置1は、リードフレーム7の引っ張りに対する強度を向上させることができる。
またリードフレームとパッド部をワイヤによって接続する場合、ワイヤとリードフレームとの密着性を高めるため、金属めっき(例えばニッケルめっき)などを行う必要があり、コスト増加の一因となっていた。しかもこの金属メッキは、封止体9の封止樹脂との密着性が低く、リードフレームとパッド部の導通不良の原因となる可能性がある。しかし半導体装置1は、溶接や接着によって導電性部材6とリードフレーム7とを接合するので、密着性を高めるための金属めっきを行う必要がない。従って半導体装置1は、コネクタの抜き差しが繰り返されても電気的な接続が良好に保てて信頼性が高く、そして金属メッキの工程が必要ないので、工程数が減って低コストで製造される。このようにリードフレーム7は、導電性部材6に接合されたことで、引っ張りの強度が高く、電気的な接続に対する信頼性が高いので、コネクタ端子として好適に使用される。
半導体装置1は、ワイヤ4がコネクタの抜き差しによって力が加わるリードフレーム7に直接接続されていないので、ワイヤがコネクタ端子に直接接続される場合と比べて、コネクタの抜き差しによってワイヤ4が切断されたり、剥がれたりすることがなく、信頼性が高い。
以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体装置、2…基板、3…電子回路、4…ワイヤ、5…導電性接着部材、6…導電性部材、7…リードフレーム、8…溶融部、9…封止体、20…表面、24…第1のパッド、25…第2のパッド、26…パッド部、30…半導体素子、32…端子、70…基部、71…接続部、72…アンカー部、73…端子部、720…段差、721…貫通孔

Claims (3)

  1. 電子回路が形成された基体と、
    前記電子回路の入出力の端子であって前記基体に形成されたパッド部と、
    前記パッド部に接合された導電性部材と、
    一方の端部が前記導電性部材に接合され、長手方向の引っ張りによる前記導電性部材からの剥がれを抑制するアンカー部を前記一方の端部に有するコネクタ端子と、
    前記基体、前記導電性部材、及び前記コネクタ端子の前記一方の端部を覆って一体とする封止樹脂から形成された封止体と、
    を備えた半導体装置。
  2. 前記導電性部材と前記コネクタ端子の前記一方の端部は、溶接によって形成された溶融部によって接合されている、
    請求項1に記載の半導体装置。
  3. 前記導電性部材は、半田又は導電性接着剤により前記パッド部と接合される、
    請求項1又は2に記載の半導体装置。
JP2016080810A 2016-04-14 2016-04-14 半導体装置 Pending JP2017191863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016080810A JP2017191863A (ja) 2016-04-14 2016-04-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016080810A JP2017191863A (ja) 2016-04-14 2016-04-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2017191863A true JP2017191863A (ja) 2017-10-19

Family

ID=60086020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016080810A Pending JP2017191863A (ja) 2016-04-14 2016-04-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2017191863A (ja)

Similar Documents

Publication Publication Date Title
US9578744B2 (en) Leadframe package with pre-applied filler material
JP2009124095A (ja) 半導体パッケージ及びその実装方法
CN111355036B (zh) 线缆组件、线缆保持件以及线缆组件的制造方法
JP5714157B1 (ja) パワー半導体装置
JP5458517B2 (ja) 電子部品
JP2008060551A (ja) 熱コンジット
JP6081170B2 (ja) 撮像装置、内視鏡及び撮像装置の製造方法
JP4590961B2 (ja) 電子装置
JP2015173005A (ja) 回路基板及び回路基板の製造方法
JP2010287726A (ja) 半導体装置
JP2009164240A (ja) 半導体装置
CN108257940B (zh) 半导体装置及其制造方法
JP2017191863A (ja) 半導体装置
JP2015103790A (ja) リードフレーム構造及びその製造方法
JP2016004918A (ja) ホールセンサ
JP2017191862A (ja) 半導体装置
JP3163214U (ja) 半導体装置
JP2017139394A (ja) 電子回路基板とfpcの電気接続構造および方法
JP2012109382A (ja) 回路基板とリード線との接続構造及び方法
JP4828361B2 (ja) 電気接点への半田上がり防止方法及び該防止方法を用いた電気接点
JP3554640B2 (ja) 半導体チップ装着用パッケージ、半導体装置およびその製造方法
WO2017179448A1 (ja) 半導体装置
JP3818591B2 (ja) スルーホール電極付き電子部品およびその製造方法
JP2007080889A (ja) 半導体装置
WO2017199701A1 (ja) モジュール及びセンサ装置