WO2017171265A1 - 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자 - Google Patents

코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자 Download PDF

Info

Publication number
WO2017171265A1
WO2017171265A1 PCT/KR2017/002666 KR2017002666W WO2017171265A1 WO 2017171265 A1 WO2017171265 A1 WO 2017171265A1 KR 2017002666 W KR2017002666 W KR 2017002666W WO 2017171265 A1 WO2017171265 A1 WO 2017171265A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil pattern
substrate
width
pattern
plating
Prior art date
Application number
PCT/KR2017/002666
Other languages
English (en)
French (fr)
Inventor
박인길
조승훈
김경태
정준호
박상준
Original Assignee
주식회사 모다이노칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모다이노칩 filed Critical 주식회사 모다이노칩
Priority to JP2018560424A priority Critical patent/JP6692458B2/ja
Priority to CN201780015288.1A priority patent/CN108701538B/zh
Priority to US16/077,439 priority patent/US11069472B2/en
Publication of WO2017171265A1 publication Critical patent/WO2017171265A1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Definitions

  • the present invention relates to a coil pattern forming method, and more particularly, to a coil pattern capable of anisotropic plating without using a high power rectifier and a high power supply device and a method of forming the coil pattern.
  • the power inductor which is one of the chip elements, is mainly provided in a power supply circuit such as a DC-DC converter in a portable device.
  • a power supply circuit such as a DC-DC converter
  • Such power inductors are increasingly being used in place of the conventional coiled choke coils due to the high frequency and miniaturization of power circuits.
  • power inductors are being developed in the direction of miniaturization, high current, and low resistance according to the size reduction and multifunction of portable devices.
  • a power inductor in general, includes a body made of a ferrite material, a substrate provided inside the body, a coil pattern formed on the substrate, and an external electrode formed outside the body and connected to the coil pattern.
  • the power inductor may have electrical characteristics determined by the material characteristics of the body and the structure of the coil pattern.
  • the coil pattern may be formed on at least one surface of the substrate by a plating process, and the plating process may be divided into isotropic plating and anisotropic plating.
  • the plating layer is grown uniformly in all directions, and anisotropic plating can favor growth in a particular direction. That is, isotropic plating grows uniformly in the upward and lateral directions, and anisotropic plating is optionally grown better in the upward direction.
  • the present invention provides a coil pattern forming method capable of anisotropic plating while reducing the consumption of the plating liquid.
  • the present invention provides a coil pattern forming method capable of forming a plating layer having a high aspect ratio without using a high current rectifier and a high output supply device.
  • the present invention provides a coil pattern formed of anisotropic plating and a chip device having the same while reducing the plating liquid consumption without using a high current rectifier and a high power supply device.
  • At least two plating layers are formed after each forming at least two photoresist patterns on the substrate so as to be spaced apart from the innermost and outermost sides of the seed layer.
  • the coil pattern is formed at an aspect ratio of 2 to 10.
  • the coil pattern forms at least one region with a different width.
  • Coil pattern according to another aspect of the present invention is a seed layer formed on at least one surface of the substrate; And at least two plating layers formed to cover the seed layer and formed by at least two anisotropic plating processes.
  • the coil pattern is formed to become wider or narrower from the innermost side to the outermost side.
  • the width of the innermost part of the coil pattern is A
  • the width of the center part is B
  • the width of the outermost part is C
  • the upper end part is formed in a relationship of B ⁇ C> A
  • the stop part is formed in a relationship of C> B ⁇ A
  • the lower end is formed in a relationship of C> B ⁇ A.
  • the coil pattern is formed to become wider or narrower from the innermost side to the outermost side.
  • the upper end is formed in a relationship of B ⁇ C> A, and the middle part is formed in a relationship of C> B ⁇ A.
  • the lower end is formed in a relationship of C> B ⁇ A.
  • At least two substrates are provided and stacked in the thickness direction of the body, and coil patterns respectively formed on the two or more substrates are connected in series or in parallel.
  • FIGS. 1-6 (a) are top views shown in process order
  • FIGS. 1-6 (b) are sectional views shown in process order
  • Figure 7 is a cross-sectional view of the central portion of the coil pattern formed according to an embodiment of the present invention.
  • the substrate 100 may be provided in a form in which metal foils are attached to upper and lower portions of the base having a predetermined thickness.
  • the base may include, for example, glass reinforced fiber, plastic, metal ferrite, or the like. That is, copper clad lamination (CCL) in which copper foil is bonded to glass reinforcing fibers can be used as the substrate 100, and copper foil is bonded to plastic such as polyimide or copper foil is bonded to metal ferrite.
  • CCL copper clad lamination
  • the substrate 100 may be manufactured.
  • at least one conductive via (not shown) may be formed in a predetermined region of the substrate 100. When the conductive vias are formed, when the seed layer 210 is formed on one surface and the other surface of the substrate 100, they may be electrically connected to each other.
  • the first photoresist layer pattern 110 may be formed by forming a photoresist layer on the substrate 100 and then performing exposure and development processes.
  • the first photosensitive layer pattern 110 having a predetermined shape may be formed by attaching a photosensitive film having a predetermined thickness on the substrate 100 and then performing an exposure and development process using a predetermined mask.
  • the first photoresist layer pattern 110 may be formed in the shape of a coil pattern.
  • the first photoresist layer pattern 110 may be formed to expose a predetermined region of the substrate 100 in a spiral form.
  • the first photoresist layer pattern 110 may be formed such that the substrate 100 is exposed to a width narrower than the width of the coil pattern to be formed later.
  • the seed layer 210 is formed on the substrate 100 exposed by the first photoresist pattern 110. That is, the seed layer 210 is formed in a spiral shape. In this case, the end of the seed layer 210 may be formed wider than the other seed layer 210. Meanwhile, the seed layer 210 may be formed using the same material as the plating layer to be formed later. For example, the seed layer 210 may be formed using copper. In addition, since the first photoresist pattern 110 exposes the substrate 100 to a width narrower than the width of the coil pattern formed thereafter, the seed layer 210 may have a width smaller than the width of the coil pattern to be formed later, for example, 1/2. It may be formed in a narrow width to about 1/5.
  • the seed layer 210 may be formed such that the width and the interval have a ratio of 1: 1.5 to 1: 5. That is, the seed layer 210 may have a larger gap than the width.
  • the ratio of the width and the spacing of the seed layer 210 may be variously changed in the number of turns of the coil pattern, the width and the spacing of the coil pattern, and the like.
  • the seed layer 210 may be formed to have the same width as the innermost side of the substrate 100 toward the outermost side, that is, toward the A 'direction from the cutting line A of FIG. 1, and may be formed wider or narrower.
  • the seed layer 210 may be formed at least one wide or narrow. Of course, the distal end of the seed layer 210 may be formed wider than other areas.
  • the first plating layer 220 is formed on the substrate 100.
  • the first plating layer 220 is grown from the seed layer 210 and is grown by anisotropic plating. Accordingly, the first plating layer 220 is formed to have a width and a thickness wider than that of the seed layer 210, and thus is formed thereon to cover the seed layer 210.
  • the seed layer 210 and the first plating layer 220 may be formed in a ratio of 1: 1.5 to 1: 5 in width.
  • the adjacent first plating layers 220 are formed so as not to contact each other.
  • the first plating layer 220 since the first plating layer 220 is formed by anisotropic plating, the first plating layer 220 may be formed inside the second photoresist pattern 120 and may be formed on the seed layer 210 in a vertical direction, and adjacent first plating layers 220 may be formed on each other. It may be formed so as not to contact.
  • the gap between the seed layer 210 and the width of the first plating layer 220 may be formed in a ratio of 1: 1.2 to 1: 5.
  • the first plating layer 220 may be formed of, for example, copper, and may be formed using a plating solution based on copper sulfate (CuSO 4 ) and sulfuric acid (H 2 SO 4 ).
  • the width of at least one region of the second plating layer 230 may be different from that of the first plating layer 220, and in this case, the exposure mask for patterning the third photoresist pattern 130 may be formed in the second photoresist pattern 120. It may be different from the exposure mask.
  • the metal powder 310 may use a metal material including iron (Fe), for example iron-nickel (Fe-Ni), iron-nickel-silicon (Fe-Ni-Si), iron-aluminum- It may include one or more metals selected from the group consisting of silicon (Fe-Al-Si) and iron-aluminum-chromium (Fe-Al-Cr).
  • Fe iron
  • Fe-Ni iron-nickel
  • Fe-Si-Si iron-nickel-silicon
  • Fe-aluminum- It may include one or more metals selected from the group consisting of silicon (Fe-Al-Si) and iron-aluminum-chromium (Fe-Al-Cr).
  • the magnetic body coated on the surface of the metal powder 310 may be formed of a metal oxide containing iron, it is preferable to have a higher magnetic permeability than the metal powder (310).
  • the metal powder 310 since the metal powder 310 is magnetic, when the metal powder 310 is in contact with each other, insulation may be destroyed and a short may be generated.
  • the metal powder 310 may be coated with at least one insulator on its surface.
  • the metal powder 310 may be coated with an oxide on a surface thereof, or may be coated with an insulating polymer material such as parylene, which is preferably coated with parylene. Parylene may be coated with a thickness of 1 ⁇ m to 10 ⁇ m.
  • the surface of the metal powder 310 is coated with an insulator, it is possible to prevent a short due to contact between the metal powder 310.
  • the metal powder 310 may be coated with an oxide, an insulating polymer material, or the like, or may be coated with a thickness of 1 ⁇ m to 10 ⁇ m even when the magnetic material and the insulator are double coated.
  • parylene may be deposited on the coil pattern 200 by providing the substrate 100 on which the coil pattern 200 is formed in the deposition chamber and then vaporizing parylene and supplying it into the vacuum chamber.
  • parylene is first heated and vaporized in a vaporizer to make a dimer, followed by second heating to thermally decompose into a monomer, and connected to a deposition chamber.
  • the parylene is cooled by using a trap and a mechanical vacuum pump, the parylene is converted into a polymer state in the monomer state and deposited on the coil pattern 200.
  • the gap between the patterns of the coil pattern 200 may be formed to have a uniform thickness by filling the gap between the patterns or to have a uniform thickness along the step of the pattern. That is, when the distance between the patterns of the coil pattern 200 is far apart, parylene may be coated with a uniform thickness along the step of the pattern. When the distance between the patterns is close, the parylene may be buried between the patterns to form the coil pattern 200. It may be formed to a predetermined thickness. As shown in FIG. 16, in the case of parylene, a thin thickness is formed along the step of the coil pattern 200, but polyimide is formed in a thicker thickness than parylene.
  • the insulating layer 500 may be formed to have a thickness of 3 ⁇ m to 100 ⁇ m using parylene. If the parylene is formed to a thickness of less than 3 ⁇ m may reduce the insulating properties, when formed to a thickness of more than 100 ⁇ m thickness of the insulating layer 500 within the same size increases the volume of the body 300 And the permeability can be lowered accordingly.
  • the insulating layer 500 may be formed on the coil patterns 210 and 220 after being made of a sheet having a predetermined thickness.
  • the magnetic permeability of the power inductor can be prevented by forming the substrate 100 inside the body 300 using a magnetic metal, and at least a portion of the substrate 100 is removed and the magnetic permeability is filled by filling the body 300 therein. Can improve.
  • a ferrite layer may be formed during printing.
  • the ferrite layer can be sandwiched and pressed.
  • the ferrite layer may be formed using a paste.
  • a soft magnetic material may be applied to form a ferrite layer in the body 300. As such, by providing at least one ferrite layer on the body 300, the magnetic inductance of the power inductor may be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 기판 상의 적어도 일 면상에 코일 패턴을 형성하는 방법으로서, 기판의 적어도 일면 상에 시드층을 형성하는 단계와, 시드층을 덮도록 적어도 둘 이상의 도금층을 형성하는 단계를 포함하고, 적어도 둘 이상의 도금층은 이방성 도금으로 형성하는 코일 패턴 형성 방법이 제시된다.

Description

코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
본 발명은 코일 패턴 형성 방법에 관한 것으로, 특히 고전력 정류 장치 및 고출력 공급 장치를 이용하지 않으면서 이방성 도금이 가능한 코일 패턴 및 그 형성 방법에 관한 것이다.
칩 소자의 하나인 파워 인덕터는 주로 휴대기기 내의 DC-DC 컨버터 등의 전원 회로에 마련된다. 이러한 파워 인덕터는 전원 회로의 고주파화 및 소형화에 따라 기존의 권선형 초크 코일(Choke Coil)을 대신하여 이용이 증대되고 있다. 또한, 파워 인덕터는 휴대기기의 사이즈 축소와 다기능화에 따라 소형화, 고전류화, 저저항화 등의 방향으로 개발이 진행되고 있다.
일반적으로 파워 인덕터는 페라이트 재료로 이루어진 바디와, 바디 내부에 마련된 기판과, 기판 상에 형성된 코일 패턴과, 바디 외부에 형성되어 코일 패턴과 연결되는 외부 전극 등으로 구성된다. 이러한 파워 인덕터는 바디의 재료 특성과 코일 패턴의 구조 등에 의해 전기적인 특성이 결정될 수 있다.
코일 패턴은 기판의 적어도 일면 상에 도금 공정으로 형성할 수 있는데, 도금 공정은 등방성 도금과 이방성 도금으로 나뉠 수 있다. 등방성 도금은 도금층이 모든 방향으로 균일하게 성장되며, 이방성 도금은 특정 방향의 성장을 유리하게 할 수 있다. 즉, 등방성 도금은 상 방향 및 측 방향으로 균일하게 성장하고, 이방성 도금은 선택적으로 상 방향으로 더 잘 성장된다.
한편, 종횡비(aspect ratio)가 2∼7 정도의 도금층을 이방성 도금으로 형성하기 위하여 30∼60A/㎠의 고전류 밀도가 필요하고, 다량의 도금액을 빠르게 공급해야 한다. 이를 위해 고전류 정류 장치 및 고출력 공급 장치가 필요하다. 즉, 이방성 도금으로 도금층을 형성하기 위하여 금속 이온의 공급이 충분해야 하는데, 이를 위해 고전류 정류 장치가 필요하고, 도금액의 다량 공급과 빠른 유속의 공급을 위해 고출력 공급 장치가 필요하다. 적은 도금액을 약한 유속으로 공급하게 될 경우 기판 상에 공급되는 도금 이온이 적어 번트(burnt) 현상이 발생하므로 정상적인 패턴 형성이 어렵기 때문에 다량의 도금액을 빠르게 공급해야 한다. 따라서, 종횡비가 2 이상인 도금층을 형성하기 위해서는 고출력 공급 장치를 이용하여 코일에 1∼2ℓ/min의 도금액을 공급해야 한다.
이렇게 이방성 도금을 위해 고전류 정류 장치와 고출력 공급 장치가 필요하고, 다량의 도금액이 소비되며, 도금액 중의 유기 화합물이 또한 많이 소비되므로 제조 비용이 증가하는 단점이 있다.
(선행기술문헌)
한국공개특허공보 제2007-0032259호
본 발명은 도금액의 소비를 줄이면서 이방성 도금이 가능한 코일 패턴 형성 방법을 제공한다.
본 발명은 고전류 정류 장치 및 고출력 공급 장치를 이용하지 않고도 종횡비가 큰 도금층을 형성할 수 있는 코일 패턴 형성 방법을 제공한다.
또한, 본 발명은 고전류 정류 장치 및 고출력 공급 장치를 이용하지 않고 도금액 소비를 줄이면서 이방성 도금으로 형성된 코일 패턴 및 이를 구비하는 칩 소자를 제공한다.
본 발명의 일 양태에 따른 코일 패턴 형성 방법은 기판 상의 적어도 일 면상에 코일 패턴을 형성하는 방법으로서, 상기 기판의 적어도 일면 상에 시드층을 형성하는 단계; 상기 시드층을 덮도록 적어도 둘 이상의 도금층을 형성하는 단계를 포함하고, 상기 적어도 둘 이상의 도금층은 이방성 도금으로 형성한다.
상기 시드층은 스파이럴 형상으로 형성한다.
적어도 둘 이상의 도금층은 상기 시드층 최내측 및 최외측과 이격되도록 상기 기판 상에 적어도 둘 이상의 감광막 패턴을 각각 형성한 후 형성한다.
상기 적어도 둘 이상의 감광막 패턴의 높이와 상기 감광막 패턴 사이에 형성되는 상기 적어도 둘 이상의 도금층의 전체 폭의 비율은 1:1이다.
상기 코일 패턴은 2 내지 10의 종횡비로 형성한다.
상기 코일 패턴은 적어도 일 영역을 다른 폭으로 형성한다.
상기 코일 패턴은 최내측으로부터 최외측으로 갈수록 폭이 좁아지거나 넓어지도록 형성한다.
상기 코일 패턴은 적어도 일 영역이 하단부, 중단부 및 상단부의 폭이 다르게 형성한다.
본 발명의 다른 양태에 따른 코일 패턴은 기판의 적어도 일면 상에 형성된 시드층; 및 상기 시드층을 덮도록 형성되며 적어도 2회의 이방성 도금 공정으로 형성된 적어도 둘 이상의 도금층을 포함한다.
상기 코일 패턴은 최내측으로부터 최외측으로 갈수록 폭이 넓어지거나 좁아지게 형성된다.
상기 코일 패턴은 적어도 일 영역이 하단부, 중단부 및 상단부의 폭이 다르게 형성된다.
상기 코일 패턴의 최내부의 폭을 A, 중앙부의 폭을 B, 최외부의 폭을 C라 할 때 상단부는 B≥C>A의 관계로 형성되고, 중단부는 C>B≥A의 관계로 형성되며, 하단부는 C>B≥A의 관계로 형성된다.
본 발명의 또 다른 양태에 따른 칩 소자는 바디; 상기 바디 내부에 마련된 적어도 하나의 기판; 상기 기판의 적어도 일면 상에 형성된 적어도 하나의 코일 패턴; 및 상기 코일 패턴과 상기 바디 사이에 형성된 절연층을 포함하며, 상기 코일 패턴은 상기 기판의 적어도 일면 상에 형성된 시드층과, 상기 시드층을 덮도록 형성되며 적어도 2회의 이방성 도금 공정으로 형성된 적어도 둘 이상의 도금층을 포함한다.
상기 기판은 적어도 일부 영역이 제거되고, 제거된 영역에 상기 바디가 충진된다.
상기 코일 패턴은 최내측으로부터 최외측으로 갈수록 폭이 넓어지거나 좁아지게 형성된다.
상기 코일 패턴은 최내부의 폭을 A, 중앙부의 폭을 B, 최외부의 폭을 C라 할 때 상단부는 B≥C>A의 관계로 형성되고, 중단부는 C>B≥A의 관계로 형성되며, 하단부는 C>B≥A의 관계로 형성된다.
상기 기판은 적어도 둘 이상 마련되어 상기 바디의 두께 방향으로 적층되고, 상기 둘 이상의 기판 상에 각각 형성된 코일 패턴은 직렬 또는 병렬 연결된다.
본 발명의 실시 예들에 따른 코일 패턴은 기판 상에 시드층을 형성한 후 그 상부에 이방성 도금으로 복수의 도금층을 형성하여 소정 형상의 코일 패턴을 형성한다. 따라서, 종횡비가 2∼10 정도로 높은 코일 패턴을 도금액의 공급량을 적게 하여 형성할 수 있다. 즉, 본 발명은 기존의 고전류 정류 장치 및 고출력 도금액 공급 장치를 이용하지 않고 적은 도금액의 공급량으로 이방성 도금을 구현할 수 있다. 또한, 코일 패턴의 높이 대비 코일 패턴을 형성하기 위한 감광막 패턴의 오픈 면적이 크기 때문에 도금 두께 및 형상의 균일성이 우수하고, 칩 소형화에 따른 전기적 특성 구현에 적합하다.
도 1 내지 도 6은 본 발명의 일 실시 예에 따른 코일 패턴 형성 방법을 설명하기 공정 순으로 도시한 평면도 및 단면도.
도 7은 본 발명의 일 실시 예에 따라 형성된 코일 패턴의 중앙부 단면 사진.
도 8 내지 도 11은 본 발명의 다른 실시 예들에 따른 코일 패턴의 개략도.
도 12 내지 도 16은 본 발명의 실시 예들에 따른 코일 패턴이 적용된 칩 소자를 설명하기 위한 개략도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 6은 본 발명의 일 실시 예에 따른 코일 패턴 형성 방법을 설명하기 위해 `순서적으로 도시한 평면도 및 단면도이다. 즉, 도 1 내지 도 6의 (a)는 공정 순으로 도시한 평면도이고, 도 1 내지 도 6의 (b)는 공정순으로 도시한 단면도이다. 또한, 도 7은 본 발명의 일 실시 예에 따라 형성된 코일 패턴의 중앙부 단면 사진이다.
도 1을 참조하면, 기판(100) 상에 제 1 감광막 패턴(110)을 형성하고, 제 1 감광막 패턴(110)에 의해 노출된 기판(100) 상에 시드층(210)을 형성한다. 여기서, 제 1 감광막 패턴(110) 및 시드층(210)은 기판(100)의 적어도 일면 상에 형성될 수 있다. 즉, 제 1 감광막 패턴(110)과 시드층(210)은 기판(100)의 일면 상에 형성될 수도 있고, 기판(100)의 양면에 형성될 수도 있다. 기판(100)의 양면에 형성되는 경우 제 1 감광막 패턴(110)과 시드층(210)은 동일 형상으로 중첩되도록 형성될 수 있다. 물론, 기판(100)의 일면의 시드층(210)이 형성되지 않은 영역과 대응되는 기판(100)의 타면에 시드층(210)이 형성될 수도 있다. 이하의 설명에서는 기판(100)의 일면 상에 코일 패턴이 형성되는 경우를 예를 들어 설명한다.
기판(100)은 소정 두께의 베이스 상부 및 하부에 금속 포일이 부착된 형태로 마련될 수 있다. 여기서, 베이스는 예를 들어 유리 강화 섬유, 플라스틱, 메탈 페라이트 등을 포함할 수 있다. 즉, 유리 강화 섬유에 구리 포일을 접합한 구리 클래드 라미네이션(Copper Clad Lamination; CCL)을 기판(100)으로 이용할 수 있고, 폴리이미드 등의 플라스틱에 구리 포일이 접합되거나 메탈 페라이트에 구리 포일이 접합되어 기판(100)이 제작될 수 있다. 또한, 기판(100)의 소정 영역에는 적어도 하나의 도전성 비아(미도시)가 형성될 수 있다. 도전성 비아가 형성됨으로써 기판(100)의 일면 및 타면에 시드층(210)이 각각 형성되는 경우 이들이 전기적으로 연결될 수 있다. 도전성 비아는 기판(100)에 두께 방향을 따라 관통하는 비아(미도시)를 형성한 후 시드층(210) 형성 시 비아가 매립되도록 하여 형성할 수 있고, 비아에 도전성 페이스트를 충전하여 형성할 수도 있다. 즉, 도전성 비아는 페이스트 충전 또는 도금 방식으로 형성될 수 있다. 이때, 도전성 비아로부터 시드층(210)의 적어도 일부가 성장될 수 있고, 그에 따라 도전성 비아와 시드층(210)의 적어도 일부가 일체로 형성될 수 있다. 또한, 기판(100)은 적어도 일부가 제거될 수 있다. 예를 들어, 기판(100)은 이후 코일 패턴이 형성될 영역과 중첩되는 영역을 제외한 나머지 영역이 제거될 수 있다.
또한, 제 1 감광막 패턴(110)은 기판(100) 상에 감광막을 형성한 후 노광 및 현상 공정을 실시하여 형성할 수 있다. 예를 들어, 기판(100) 상에 소정 두께의 감광성 필름을 부착한 후 소정의 마스크를 이용한 노광 및 현상 공정을 실시하여 소정 형상의 제 1 감광막 패턴(110)을 형성할 수 있다. 여기서, 제 1 감광막 패턴(110)은 코일 패턴의 형상으로 형성될 수 있는데, 예를 들어 스파이럴 형태로 기판(100)의 소정 영역이 노출되도록 형성될 수 있다. 또한, 제 1 감광막 패턴(110)은 이후 형성될 코일 패턴의 폭보다 좁은 폭으로 기판(100)이 노출되도록 형성될 수 있다. 예를 들어, 제 1 감광막 패턴(110)은 형성하고자 하는 코일 패턴의 폭보다 1/2 내지 1/5의 폭으로 기판(100)이 노출되도록 형성할 수 있다. 한편, 제 1 감광막 패턴(110)은 스파이럴 형태로 노출된 기판(100)의 최내측으로부터 최외측으로 갈수록 즉, 도 1의 절취선 A로부터 A' 방향으로 갈수록 폭이 넓어지거나 좁아지게 형성될 수 있다. 또한, 제 1 감광막 패턴(110)은 도 1의 절취선 A로부터 A' 방향으로 갈수록 적어도 어느 하나의 폭이 더 넓거나 더 좁도록 형성될 수도 있다. 한편, 제 1 감광막 패턴(110)의 말단부, 즉 스파이럴 형태의 말단부는 다른 영역보다 폭이 넓게 형성될 수 있다. 예를 들어, 제 1 감광막 패턴(110)의 말단부는 이후 형성된 복수의 도금층의 말단부의 폭과 동일 폭으로 형성될 수 있다.
그리고, 제 1 감광막 패턴(110)에 의해 노출된 기판(100) 상에 시드층(210)을 형성한다. 즉, 시드층(210)은 스파이럴 형태로 형성된다. 이때, 시드층(210)의 최말단부는 다른 시드층(210)보다 폭이 넓게 형성될 수 있다. 한편, 시드층(210)은 이후 형성될 도금층과 동일 물질을 이용하여 형성할 수 있다. 예를 들어, 시드층(210)은 구리를 이용하여 형성할 수 있다. 또한, 제 1 감광막 패턴(110)이 이후 형성된 코일 패턴의 폭보다 좁은 폭으로 기판(100)을 노출시키므로 시드층(210)은 이후 형성될 코일 패턴의 폭보다 좁은 폭, 예를 들어 1/2 내지 1/5 정도 좁은 폭으로 형성될 수 있다. 그리고, 시드층(210)은 폭과 간격이 예를 들어 1:1.5∼1:5의 비율을 갖도록 형성할 수 있다. 즉, 시드층(210)은 폭보다 간격이 크게 형성될 수 있다. 그러나, 시드층(210)의 폭과 간격의 비율은 코일 패턴의 턴수, 코일 패턴의 폭 및 간격 등에 다양하게 변경 가능하다. 한편, 시드층(210)은 기판(100)의 최내측으로부터 최외측으로 갈수록 즉, 도 1의 절취선 A로부터 A' 방향으로 갈수록 동일한 폭으로 형성될 수 있고, 넓어지거나 좁아지게 형성될 수도 있다. 또한, 시드층(210)은 적어도 어느 하나의 폭이 넓거나 좁게 형성될 수도 있다. 물론, 시드층(210)의 말단부는 다른 영역보다 폭이 넓게 형성될 수 있다.
도 2를 참조하면, 제 1 감광막 패턴(110)을 제거하여 기판(100) 상에 시드층(210)을 잔류시킨다.
제 1 감광막 패턴(110)은 시드층(210)과 식각 선택비가 큰 물질을 이용하여 제거한다. 따라서, 시드층(210)은 거의 제거되지 않으면서 제 1 감광막 패턴(110)을 제거할 수 있다. 또한, 제 1 감광막 패턴(110)을 제거한 후 제 1 감광막 패턴(110) 하측의 금속 포일을 제거할 수 있다. 즉, 시드층(210)은 유지하고 시드층(210)에 의해 노출된 금속 포일을 제거하여 기판(100)의 베이스를 노출시킬 수 있다.
도 3을 참조하면, 시드층(210)과 소정 간격 이격되어 기판(100) 상에 제 2 감광막 패턴(120)을 형성한 후 시드층(210) 상에 제 1 도금층(220)을 형성한다. 여기서, 제 1 도금층(220)은 시드층(210)으로부터 성장되며 측 방향보다 상 방향으로 더 성장되는 이방성 도금으로 형성된다.
제 2 감광막 패턴(120)은 코일 패턴이 형성될 영역, 즉 시드층(210)이 형성된 영역을 제외한 나머지 영역에 형성될 수 있다. 이때, 시드층(210) 상에 이방성 도금 공정으로 제 1 도금층(220)이 형성되므로 제 2 감광막 패턴(120)은 시드층(210)의 최내측 및 최외측과 소정 간격 이격되어 형성될 수 있다. 즉, 스파이럴 형태로 형성된 시드층(210)의 최내측 및 최외측과 소정 간격 이격되어 시드층(210)의 중심 영역과 외부 영역의 기판(100) 상에 제 2 감광막 패턴(120)이 형성될 수 있다. 다시 말하면, 절취선 A-A' 방향으로 각각의 시드층(210) 사이에 제 2 감광막 패턴(120)이 형성되지 않고 내측 영역 및 외측 영역에만 제 2 감광막 패턴(120)이 형성될 수 있다. 또한, 제 2 감광막 패턴(120)은 제 1 도금층(220)의 성장 높이로 형성할 수 있다. 즉, 제 2 감광막 패턴(120)은 형성하고자 하는 제 1 도금층(220)의 높이로 형성할 수 있다. 이때, 제 1 도금층(220)이 형성되는 영역의 폭 대비 제 2 감광막 패턴(120)은 20%∼40%의 두께로 형성될 수 있다. 즉, A-A' 방향의 제 1 도금층(220)이 형성되는 영역의 폭 대비 제 2 감광막 패턴(120)은 20%∼40%의 두께로 형성될 수 있다. 따라서, 제 2 감광막 패턴(120)의 높이에 비해 제 2 감광막 패턴(120)에 의해 노출되는 면적은 2.5배∼5배 정도 클 수 있다.
이어서, 기판(100) 상에 제 1 도금층(220)을 형성한다. 제 1 도금층(220)은 시드층(210)으로부터 성장되며, 이방성 도금으로 성장된다. 따라서, 제 1 도금층(220)은 시드층(210)의 폭보다 넓은 폭과 두께로 형성되고, 그에 따라 시드층(210)을 덮도록 그 상부에 형성된다. 예를 들어, 시드층(210)과 제 1 도금층(220)은 폭이 1:1.5∼1:5의 비율로 형성될 수 있다. 또한, 인접한 제 1 도금층(220)이 서로 접촉되지 않도록 형성된다. 즉, 제 1 도금층(220)이 이방성 도금으로 형성되므로 제 2 감광막 패턴(120)의 내측으로 형성되며 시드층(210) 상에 수직 방향으로 형성될 수 있고, 인접한 제 1 도금층(220)이 서로 접촉되지 않도록 형성될 수 있다. 여기서, 시드층(210) 사이의 간격과 제 1 도금층(220)의 폭은 1:1.2∼1:5의 비율로 형성될 수 있다. 한편, 제 1 도금층(220)은 예를 들어 구리로 형성할 수 있고, 이를 위해 황산구리(CuSO4)와 황산(H2SO4)을 기본으로 하는 도금액을 이용하여 형성할 수 있다. 도금액은 예를 들어 황산구리가 100∼170g/ℓ의 함량을 갖고 황산이 80∼150g/ℓ의 함량을 가질 수 있다. 이때, 황산구리의 함량이 황산의 함량보다 많거나 같을 수 있다. 그리고, 도금액은 도금성을 향상시키기 위해 ppm 단위의 염소(Cl)와 복수의 유기 화합물이 함유될 수 있다. 예를 들어, 도금액 1리터를 100wt%라 할 때 캐리어가 0.1∼0.3wt% 정도 함유될 수 있고 광택제가 0.1wt% 이하로 함유될 수 있다. 또한, 도금액은 이방성 특성을 유지하기 위해 폴리옥시 글리콜(polyoxy glycol)(에틸렌(ethylene) 또는 프로필렌(propylene) 계열)과 폴리에틸렌 글리콜(polyethylene Glycol; PEG) 등을 포함할 수 있다. 폴리옥시 글리콜 등이 함유됨으로써 인접한 제 1 도금층(220)이 서로 접촉되지 않으면서 제 1 도금층(220)이 이방성 도금될 수 있다. 즉, 도금액은 황산구리와 황산을 기본으로 하고, 적어도 하나의 유기 화합물이 더 함유됨으로써 제 1 도금층(220)의 균일성, 전착성 및 광택 특성을 향상시킬 수 있고, 이방성 성장 특성을 유지할 수 있다. 그런데, 폴리옥시 글리콜 등의 함량이 너무 적으면 제 1 도금층(220)의 성장 중 인접한 제 1 도금층(220)이 접촉할 수 있고, 함량이 너무 많으면 제 1 도금층(220)의 성장 시간이 길어질 수 있다. 따라서, 인접한 제 1 도금층(220)이 접촉되지 않으면서 가능한 빠른 시간에 성장될 수 있도록 폴리옥시 글리콜 등의 함량을 조절할 수 있다. 한편, 제 1 도금층(120)을 형성하기 위한 도금 공정은 20℃∼30℃의 온도에서 실시할 수 있다. 또한, 제 1 도금층(120)을 낮은 높이로 형성하기 때문에 금속 이온의 공급량을 줄일 수 있고, 그에 따라 7∼15A/㎠의 낮은 전류 밀도와 펌프로부터 도금액이 1ℓ/min 이하로 공급될 수 있다. 따라서, 기존의 고전류 정류 장치 및 고출력 공급 장치를 이용하지 않아도 도금층 형성이 가능하다.
도 4를 참조하면, 제 2 감광막 패턴(120) 상에 제 3 감광막 패턴(130)을 형성한 후 제 1 도금층(220) 상에 제 2 도금층(230)을 형성한다.
제 3 감광막 패턴(130)은 제 2 감광막 패턴(120)과 동일한 형상으로 형성될 수 있다. 또한, 제 3 감광막 패턴(130)은 제 2 감광막 패턴(120)과 동일 높이로 형성될 수 있다. 즉, 제 3 감광막 패턴(130)은 제 2 감광막 패턴(120)과 동일 감광성 필름을 부착한 후 제 2 감광막 패턴(120)의 노광 마스크와 동일 노광 마스크를 이용한 노광 및 현상하여 형성할 수 있다. 물론, 제 3 감광막 패턴(130)은 제 2 감광막 패턴(120)과 다른 높이, 즉 제 2 감광막 패턴(120)보다 높거나 낮은 높이로 형성될 수 있다. 또한, 제 2 도금층(230)은 적어도 일 영역의 폭이 제 1 도금층(220)과 다를 수 있고, 이 경우 제 3 감광막 패턴(130)을 패터닝하기 위한 노광 마스크는 제 2 감광막 패턴(120)의 노광 마스크와 다를 수 있다.
제 2 도금층(230)은 제 1 도금층(220) 상에 형성될 수 있다. 이때, 제 2 도금층(230)은 제 3 감광막 패턴(130)의 높이에 따라 형성될 수 있다. 즉, 제 2 도금층(230)은 제 1 도금층(220)과 동일 높이로 형성될 수도 있고, 다른 높이로 형성될 수도 있다. 또한, 제 2 도금층(230)은 제 1 도금층(220)을 형성하기 위한 도금액과 동일 도금액을 이용하여 형성할 수 있고, 제 1 도금층(220)을 형성하기 위한 조건과 동일 조건으로 형성할 수도 있다. 즉, 도금액은 황산구리와 황산을 기본으로 하고, 복수의 유기 화합물이 더 첨가될 수 있다. 또한, 제 2 도금층(230)을 형성하기 위한 도금 공정은 20℃∼30℃의 온도에서 실시할 수 있고, 7∼15A/㎠의 낮은 전류 밀도와 도금액을 1ℓ/min 이하의 유량으로 공급할 수 있어 기존의 고출력 공급 장치를 이용하지 않아도 된다.
도 5를 참조하면, 제 3 감광막 패턴(130) 상에 제 4 감광막 패턴(140)을 형성한 후 제 2 도금층(230) 상에 제 3 도금층(240)을 형성한다. 이때, 제 4 감광막 패턴(140)은 제 3 감광막 패턴(130)과 동일 형상 및 동일 두께로 형성할 수 있다. 물론, 제 4 감광막 패턴(140)은 제 3 감광막 패턴(130)보다 낮은 두께로 형성할 수도 있다. 그리고, 제 3 도금층(240)은 제 2 도금층(230) 상에 제 2 도금층(230)과 동일 두께 또는 다른 두께로 형성할 수도 있다.
이렇게 복수의 감광막 패턴 형성 공정 및 도금층 형성 공정을 적어도 2회 반복하여 소정 높이를 갖는 예를 들어 스파이럴 형상의 코일 패턴을 형성할 수 있다. 여기서, 복수의 감광막 패턴(120 내지 140)의 높이와 복수의 감광막 패턴(120 내지 140)에 의해 노출되는 영역, 즉 복수의 도금층(220 내지 240)이 형성되는 영역의 폭의 비율은 1:0.5 내지 1:2일 수 있고, 바람직하게는 1:1일 수 있다. 즉, 복수의 도금층(220 내지 240)이 적층되어 형성되는 코일 패턴의 폭과 이를 노출시키는 복수의 감광막 패턴(120 내지 140)의 높이는 1:1의 비율로 형성될 수 있다. 물론, 코일 패턴의 폭이 복수의 감광막 패턴(120 내지 140)의 높이보다 클 수도 있다.
한편, 제 2 내지 제 4 감광막 패턴(120 내지 140)의 높이와 제 2 내지 제 4 감광막 패턴(120 내지 140)에 의해 노출되어 제 1 내지 제 3 도금층(220 내지 240)이 형성되는 영역의 폭의 비율은 도금층의 반복 적층 수에 따라 조절될 수 있다. 즉, 도금층이 4회 공정으로 형성되는 경우 감광막 패턴이 4회 형성되어야 하므로 각각의 감광막 패턴의 높이와 감광막 패턴에 의해 노출되어 도금층이 형성되는 영역의 폭의 비율이 0.25:1 정도 될 수 있다. 즉, 감광막 패턴의 전체 높이와 도금층 형성 영역의 폭이 최종적으로 1:1 정도가 될 수 있다. 물론, 감광막 패턴의 전체 높이보다 도금층 형성 영역의 폭이 1:2 정도로 더 클 수 있고, 이 경우 도금층의 적층 회수에 따라 감광막 패턴의 높이과 도금층 형성 영역의 폭이 조절될 수 있다.
도 6을 참조하면, 기판(100) 상에 잔류하는 감광막 패턴들(140, 130, 120)을 제거하여 시드층(210)과 복수의 도금층(220, 230, 240)이 적층된 코일 패턴(200)을 형성할 수 있다. 이때, 코일 패턴(200)은 폭과 높이의 비율, 즉 종횡비(aspect ratio)를 2∼10 정도로 형성될 수 있다. 여기서, 코일 패턴(200)의 폭은 하부면의 폭 또는 상부면의 폭일 수 있고, 하부면으로부터 상부면 사이의 임의의 폭일 수으며, 평균 폭일 수도 있다. 즉, 코일 패턴(200)은 폭:높이의 비율이 1:1.5 내지 1:10으로 형성될 수 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 코일 패턴의 형성 방법은 기판 상에 시드층(210)을 형성한 후 그 상부에 이방성 도금으로 복수의 도금층(220, 230, 240)을 형성하여 소정 형상의 코일 패턴을 형성한다. 따라서, 코일 패턴의 종횡비가 2∼10 정도로 높은 코일 패턴을 도금액 공급량이 적고 소모량이 많지 않게 형성할 수 있다. 즉, 본 발명은 7∼15A/㎠의 낮은 전류 밀도와 1ℓ/min 이하의 도금액 공급으로도 코일 패턴을 형성할 수 있어 기존의 고출력 도금액 공급 장치를 이용하지 않고 적은 공급량으로 이방성 도금을 구현할 수 있다. 따라서, 코일 패턴의 높이 대비 감광막 패턴에 의한 오픈 면적이 크기 때문에 도금 두께 및 형상의 균일성이 우수하고, 칩 소형화에 따른 전기적 특성 구현에 적합하다.
한편, 본 발명의 실시 예들에 따른 코일 패턴은 기판(100)의 양면에 코일 패턴이 형성될 수 있다. 또한, 기판(100)의 양면에 코일 패턴이 형성되는 경우 기판(100)의 소정 영역에 형성된 도전성 비아를 통해 코일 패턴이 연결될 수 있다. 즉, 도 8(a) 및 도 8(b)에 도시된 바와 같이 기판(100)의 상면 및 하면에 각각 코일 패턴(200a, 200b)이 형성될 수 있다. 물론, 각각의 코일 패턴(200a, 200b)은 시드층(210)과 적어도 둘 이상의 도금층(220, 230, 240)이 적층 형성되며, 도 1 내지 도 6에 도시하여 설명된 바와 같은 공정으로 기판(100) 양면에 형성될 수 있다. 또한, 기판(100)의 소정 영역에 도전성 비아(150)가 형성되고, 도전성 비아(150)를 통해 상부 및 하부의 코일 패턴들(200a, 200b)가 서로 연결될 수 있다. 여기서, 도전성 비아(150)는 기판(100)에 두께 방향을 따라 관통하는 비아(미도시)를 형성한 후 시드층(210) 형성 시 비아를 매립하여 형성할 수 있고, 비아에 도전성 페이스트를 충전하는 등의 방법으로 형성할 수도 있다. 이때, 도전성 비아(150)로부터 상부 및 하부의 시드층(210)의 적어도 일부가 성장될 수 있고, 그에 따라 도전성 비아와 시드층(210)의 적어도 일부가 일체로 형성될 수 있다.
또한, 기판(100)은 적어도 일부가 제거될 수 있다. 예를 들어, 기판(100)은 이후 코일 패턴(200)이 형성된 영역과 중첩되는 영역을 제외한 나머지 영역이 제거될 수 있다. 즉, 도 9에 도시된 바와 같이 스파이럴 형상으로 형성되는 코일 패턴(200) 내측의 기판(100)이 제거되어 관통홀(160)이 형성되고, 코일 패턴 외측의 기판(100)이 제거될 수 있다. 즉, 기판(100)은 코일 패턴(200)의 외측 형상을 따라 예컨데 레이스트랙(racetrack) 형상을 가지고 코일 패턴(200) 단부의 형상을 따라 직선 형상으로 형성될 수 있다. 이때, 기판(100)의 일면 상에 형성된 코일 패턴(200)의 단부와 기판(100)의 타면 상에 형성된 코일 패턴(200)의 단부는 서로 대향되는 영역에 형성되며, 코일 패턴(200)의 단부는 이후 파워 인덕터 등에 적용되어 외부 전극과 연결될 수 있다. 한편, 코일 패턴(200)과 중첩되는 영역을 제외한 기판(100)의 소정 영역이 제거되는 경우 기판(100)은 코일 패턴(200)보다 넓은 폭을 유지할 수 있다. 즉, 기판(100)은 코일 패턴(200)의 수직 하방에서 소정의 폭으로 잔류할 수 있는데, 예를 들어 기판(100)은 코일 패턴(210, 220)보다 0.3㎛ 정도 돌출되도록 형성될 수 있다.
한편, 본 발명의 일 실시 예에 따른 코일 패턴은 스파이럴 형태로 형성되며, 도 10에 도시된 바와 같이 코일 패턴(200)의 폭이 최내주로부터 최외주로 갈수록 증가하는 형상으로 형성될 수 있다. 즉, 최내주로부터 최외주(도 1 또는 도 9의 A-A' 방향) 까지 n개의 코일 패턴이 형성되는데, 예를 들어 4개의 코일 패턴이 형성될 경우 최내주의 제 1 코일 패턴(201)으로부터 제 2 및 제 3 코일 패턴(202, 203), 그리고 최외주의 제 4 코일 패턴(204)으로 갈수록 코일 패턴의 폭이 증가하여 형성될 수 있다. 예를 들어, 제 1 코일 패턴(201)의 폭이 1일 경우, 제 2 코일 패턴(202)은 1 내지 1.5의 비율로 형성되고, 제 3 코일 패턴(203)은 1.2 내지 1.7의 비율로 형성되며, 제 4 코일 패턴(204)은 1.3 내지 2의 비율로 형성될 수 있다. 즉, 제 1 내지 제 4 코일 패턴(202, 202, 203, 204)은 1:1∼1.5:1.2∼1.7:1.3∼2의 비율로 형성될 수 있다. 다시 말하면, 제 2 코일 패턴(202)은 제 1 코일 패턴(201)의 폭과 같거나 크게 형성되고, 제 3 코일 패턴(203)은 제 1 코일 패턴(201)의 폭보다 크고 제 2 코일 패턴(202)의 폭과 같거나 크게 형성되며, 제 4 코일 패턴(204)은 제 1 및 제 2 코일 패턴(201, 202)의 폭보다 크고 제 3 코일 패턴(203)의 폭과 같거나 크게 형성될 수 있다. 이렇게 최내주로부터 최외주로갈수록 코일 패턴의 폭을 증가시키기 위해 시드층(210)의 폭을 최내주로부터 최외주로갈수록 넓게 형성할 수 있다. 또한, 시드층(210) 사이의 간격은 최종 코일 패턴의 폭을 고려하여 최내주로부터 최외주로 갈수록 넓게 형성될 수 있다. 물론, 코일 패턴(200)의 폭을 최내부로부터 최외주로 갈수록 좁게 형성할 수도 있다. 이 경우 시드층(210) 사이의 간격은 최내주로부터 최외주로 갈수록 작게 형성될 수 있다.
또한, 본 발명의 코일 패턴(200)은 도 11에 도시된 바와 같이 적어도 일부가 상단부, 중단부 및 하단부의 폭이 다를 수 있다. 예를 들어, 최내주로부터 최외주까지 4개의 코일 패턴이 형성되고, 최내주 및 최외주는 내측 및 외측으로 소정의 경사를 갖도록 형성될 수 있다. 즉, 제 2 및 제 3 코일 패턴(202, 203)은 일 측면 및 타 측면이 수직하게 형성되고, 제 1 코일 패턴(201)은 제 2 코일 패턴(202)과 인접하는 타 측면이 수직하게 형성되며, 제 4 코일 패턴(204)은 제 3 코일 패턴(203)과 인접하는 일 측면이 수직하게 형성될 수 있다. 또한, 제 1 코일 패턴(201)은 제 2 코일 패턴(202)과 인접하지 않는 일 측면이 적어도 일부가 소정의 경사를 갖도록 형성되고, 제 4 코일 패턴(204)은 제 3 코일 패턴(203)과 인접하지 않는 타 측면의 적어도 일부가 소정의 경사를 갖도록 형성될 수 있다. 이때, 제 1 내지 제 4 코일 패턴(201 내지 204)의 상단부의 폭(a)은 중앙부의 코일 패턴, 즉 제 2 및 제 3 코일 패턴(202, 203)의 폭이 최외부 코일 패턴, 즉 제 4 코일 패턴(204)의 폭보다 크거나 같고, 최외부 코일 패턴, 즉 제 4 코일 패턴(204)의 폭은 최내부 코일 패턴, 즉 제 1 코일 패턴(201)의 폭보다 클 수 있다. 즉, 최내부의 코일 패턴의 폭을 A, 중앙부의 코일 패턴의 폭을 B, 최외부의 코일 패턴의 폭을 C라 할 때 상단부는 B≥C>A의 관계로 형성될 수 있다. 또한, 코일 패턴(200)의 중단부의 폭(b)은 최외부 코일 패턴, 즉 제 4 코일 패턴(204)의 폭이 중앙부의 코일 패턴, 즉 제 2 및 제 3 코일 패턴(202, 203)의 폭보다 크고, 중앙부의 코일 패턴, 즉 제 2 및 제 3 코일 패턴(202, 203)의 폭은 최내부 코일 패턴, 즉 제 1 코일 패턴(201)의 폭보다 크거나 같을 수 있다. 즉, 최내부의 코일 패턴의 폭을 A, 중앙부의 코일 패턴의 폭을 B, 최외부의 코일 패턴의 폭을 C라 할 때 중단부는 C>B≥A의 관계로 형성될 수 있다. 그리고, 코일 패턴(200)의 하단부의 폭(c)은 최외부 코일 패턴, 즉 제 4 코일 패턴(204)의 폭이 중앙부의 코일 패턴, 즉 제 2 및 제 3 코일 패턴(202, 203)의 폭보다 크고, 중앙부의 코일 패턴, 즉 제 2 및 제 3 코일 패턴(202, 203)의 폭이 최내부 코일 패턴, 즉 제 1 코일 패턴(201)의 폭보다 크거나 같을 수 있다. 즉, 최내부의 코일 패턴의 폭을 A, 중앙부의 코일 패턴의 폭을 B, 최외부의 코일 패턴의 폭을 C라 할 때 상단부는 C>B≥A의 관계로 형성될 수 있다. 여기서, 코일 패턴의 하단부는 제 1 도금층(220)을 포함할 수 있고, 중단부는 제 2 도금층(230)을 포함할 수 있으며, 상단부는 제 3 도금층(240)을 포함할 수 있다. 즉, 코일 패턴이 복수의 도금층으로 형성될 때 수직 방향으로 3등분하고 아래로부터 하단부, 중단부 및 하단부로 지칭할 수 있다. 그러나, 하단부, 중단부 및 하단부는 형상이 다른 감광막 패턴으로 형성된 부분을 지칭할 수 있으므로 반드시 3등분하는 경우를 한정하는 것은 아니다. 이렇게 수직 방향으로 적어도 일 영역의 코일 패턴(200)의 폭을 다르게 형성하기 위해 시드층(210)의 폭 및 감광막 패턴들(120, 130, 140)의 간격을 다르게 형성할 수 있다. 예를 들어, 하단부의 폭을 다르게 하기 위해 시드층(210)의 폭을 다르게 형성할 수 있고, 중단부 및 상단부의 폭을 다르게 하기 위해 감광막 패턴들(120, 130, 140) 사이의 간격을 조절할 수 있다. 예를 들어, 제 2 감광막 패턴(120) 상에 형성되는 제 3 감광막 패턴(130)은 제 2 감광막 패턴(120)보다 내측으로 더 돌출되도록 형성하고, 제 3 감광막 패턴(130) 상에 형성되는 제 4 감광막 패턴(140)은 제 3 감광막 패턴(130)보다 내측으로 더 돌출되도록 형성할 수 있다.
상기 본 발명의 실시 예들에 따른 코일 패턴은 적층 칩 소자에 이용될 수 있다. 이러한 본 발명의 실시 예들에 따른 코일 패턴을 이용하는 적층 칩 소자로서 파워 인덕터를 설명하면 다음과 같다.
도 12는 본 발명의 일 실시 예에 따른 파워 인덕터의 결합 사시도이고, 도 13은 도 12의 A-A' 라인을 따라 절단한 상태의 단면도이다. 또한, 도 14는 본 발명의 일 예에 따른 파워 인덕터의 분해 사시도이고, 도 15는 기판 및 코일 패턴의 평면도이며, 도 16은 실제 파워 인덕터의 단면 사진을 도식화한 단면도이다.
도 12 내지 도 16을 참조하면, 본 발명의 일 실시 예에 따른 파워 인덕터는 바디(300a, 300b; 300)와, 바디(300) 내부에 마련된 기판(100)과, 기판(100)의 적어도 일면 상에 형성된 코일 패턴(210, 220; 200)과, 바디(300) 외부에 마련된 외부 전극(410, 420; 400)을 포함할 수 있다. 또한, 코일 패턴(200a, 200b)과 바디(300) 사이에 형성된 절연층(500)을 더 포함할 수 있다.
바디(300)는 육면체 형상일 수 있다. 물론, 바디(300)는 육면체 이외의 다면체 형상을 가질 수 있다. 이러한 바디(300)는 금속 분말(310), 폴리머(320)를 포함하고, 열 전도성 필러(330)를 더 포함할 수 있다.
금속 분말(310)은 평균 입경이 1㎛ 내지 50㎛일 수 있다. 또한, 금속 분말(310)은 동일 크기의 단일 입자 또는 2종 이상의 입자를 이용할 수도 있고, 복수의 크기를 갖는 단일 입자 또는 2종 이상의 입자를 이용할 수도 있다. 예를 들어, 30㎛의 평균 크기를 갖는 제 1 금속 입자와 3㎛의 평균 크기를 갖는 제 2 금속 입자를 혼합하여 이용할 수 있다. 이때, 제 1 및 제 2 금속 입자는 동일 물질의 입자일 수 있고 다른 물질의 입자일 수 있다. 크기가 서로 다른 2종 이상의 금속 분말(310)을 이용할 경우 바디(300)의 충진율을 높일 수 있어 용량을 최대한으로 구현할 수 있다. 예를 들어, 30㎛의 금속 분말을 이용할 경우 30㎛의 금속 분말 사이에는 공극이 발생할 수 있고, 그에 따라 충진율이 낮아질 수 밖에 없다. 그러나, 30㎛의 금속 분말 사이에 이보다 크기가 작은 3㎛의 금속 분말을 혼합하여 이용함으로써 바디(300) 내의 금속 분말의 충진율을 높일 수 있다. 이러한 금속 분말(310)은 철(Fe)를 포함하는 금속 물질을 이용할 수 있는데, 예를 들어 철-니켈(Fe-Ni), 철-니켈-규소(Fe-Ni-Si), 철-알루미늄-규소(Fe-Al-Si) 및 철-알루미늄-크롬(Fe-Al-Cr)으로 구성된 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다. 즉, 금속 분말(310)은 철을 포함하여 자성 조직을 갖거나 자성을 띄는 금속 합금으로 형성되어 소정의 투자율을 가질 수 있다. 또한, 금속 분말(310)은 표면이 자성체로 코팅될 수 있는데, 금속 분말(310)과 투자율이 상이한 물질로 코팅될 수 있다. 예를 들어, 자성체는 금속 산화물 자성체를 포함할 수 있는데, 니켈 산화물 자성체, 아연 산화물 자성체, 구리 산화물 자성체, 망간 산화물 자성체, 코발트 산화물 자성체, 바륨 산화물 자성체 및 니켈-아연-구리 산화물 자성체로 구성된 군으로부터 선택된 하나 이상의 산화물 자성체를 이용할 수 있다. 즉, 금속 분말(310)의 표면에 코팅되는 자성체는 철을 포함하는 금속 산화물로 형성될 수 있으며, 금속 분말(310)보다 높은 투자율을 갖는 것이 바람직하다. 한편, 금속 분말(310)이 자성을 띄기 때문에 금속 분말(310)이 서로 접촉하면 절연이 파괴되고 쇼트가 발생될 수 있다. 따라서, 금속 분말(310)은 표면이 적어도 하나의 절연체로 코팅될 수 있다. 예를 들어, 금속 분말(310)은 표면이 산화물로 코팅될 수 있고, 파릴렌(parylene) 등의 절연성 고분자 물질로 코팅될 수 있는데, 파릴렌으로 코팅되는 것이 바람직하다. 파릴렌은 1㎛∼10㎛의 두께로 코팅될 수 있다. 여기서, 파릴렌이 1㎛ 미만의 두께로 형성되면 금속 분말(310)의 절연 효과가 저하될 수 있고, 10㎛를 초과하는 두께로 형성하면 금속 분말(310)의 사이즈가 증가하여 바디(300) 내의 금속 분말(310)의 분포가 줄어들어 투자율이 낮아질 수 있다. 또한, 파릴렌 이외에도 다양한 절연성 고분자 물질을 이용하여 금속 분말(310)의 표면을 코팅할 수 있다. 한편, 금속 분말(310)을 코팅하는 산화물은 금속 분말(310)을 산화시켜 형성할 수도 있고, TiO2, SiO2, ZrO2, SnO2, NiO, ZnO, CuO, CoO, MnO, MgO, Al2O3, Cr2O3, Fe2O3, B2O3 및 Bi2O3로부터 선택된 하나가 코팅될 수도 있다. 여기서, 금속 분말(310)은 이중 구조의 산화물로 코팅될 수 있고, 산화물 및 고분자 물질의 이중 구조로 코팅될 수 있다. 물론, 금속 분말(310)은 표면이 자성체로 코팅된 후 절연체로 코팅될 수도 있다. 이렇게 금속 분말(310)의 표면이 절연체로 코팅됨으로써 금속 분말(310) 사이의 접촉에 의한 쇼트를 방지할 수 있다. 이때, 산화물, 절연성 고분자 물질 등으로 금속 분말(310)을 코팅하거나 자성체 및 절연체의 이중으로 코팅되는 경우에도 1㎛∼10㎛의 두께로 코팅될 수 있다.
폴리머(320)는 금속 분말(310) 사이를 절연시키기 위해 금속 분말(310)과 혼합될 수 있다. 즉, 금속 분말(310)은 고주파에서의 와전류 손실 및 히스테리 손실이 높아져서 재료의 손실이 심해지는 문제점이 발생할 수 있는데, 이러한 재료의 손실을 감소시키기 위해 금속 분말(310) 사이를 절연하는 폴리머(320)를 포함시킬 수 있다. 이러한 폴리머(320)는 에폭시(epoxy), 폴리이미드(polyimide) 및 액정 결정성 폴리머(Liquid Crystalline Polymer, LCP)로 구성된 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다. 또한, 폴리머(320)는 금속 분말(310) 사이에 절연성을 제공하는 것으로 열경화성 수지로 이루어질 수 있다. 열경화성 수지로는 예를 들어 노볼락 에폭시 수지(Novolac Epoxy Resin), 페녹시형 에폭시 수지(Phenoxy Type Epoxy Resin), 비피에이형 에폭시 수지(BPA Type Epoxy Resin), 비피에프형 에폭시 수지(BPF Type Epoxy Resin), 하이드로네이트 비피에이 에폭시 수지(Hydrogenated BPA Epoxy Resin), 다이머산 개질 에폭시 수지(Dimer Acid Modified Epoxy Resin), 우레탄 개질 에폭시 수지(Urethane Modified Epoxy Resin), 고무 개질 에폭시 수지(Rubber Modified Epoxy Resin) 및 디씨피디형 에폭시 수지(DCPD Type Epoxy Resin)로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다. 여기서, 폴리머(320)는 금속 분말 100wt%에 대하여 2.0wt% 내지 5.0wt%의 함량으로 포함될 수 있다. 그런데, 폴리머(320)의 함량이 증가할 경우 금속 분말(310)의 부피 분율이 저하되어 포화자화 값을 높이는 효과가 제대로 구현되지 않을 수 있고, 바디(300)의 투자율을 저하시킬 수 있다. 반대로, 폴리머(320)의 함량이 감소하는 경우 인덕터의 제조 과정에서 사용되는 강산 또는 강염기 용액 등이 내부로 침투하여 인덕턴스 특성을 감소시킬 수 있다. 따라서, 폴리머(320)는 금속 분말(310)의 포화자화 값 및 인덕턴스를 저하시키지 않도록 하는 범위에서 포함될 수 있다.
한편, 바디(300)는 외부의 열에 의해 바디(300)가 가열되는 문제를 해결하기 위해 열 전도성 필러(330)가 포함될 수 있다. 즉, 외부의 열에 의해 바디(300)의 금속 분말(310)이 가열될 수 있는데, 열 전도성 필러(330)가 포함됨으로써 금속 분말(310)의 열을 외부로 방출시킬 수 있다. 이러한 열 전도성 필러(330)는 MgO, AlN, 카본 계열의 물질로 구성된 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다. 여기서, 카본 계열의 물질은 탄소를 포함하며 다양한 형상을 가질 수 있는데, 예를 들어 흑연, 카본 블랙, 그래핀, 그라파이트 등이 포함될 수 있다. 또한, 열 전도성 필러(330)는 금속 분말(310) 100wt%에 대하여 0.5wt% 내지 3wt%의 함량으로 포함될 수 있다. 열 전도성 필러(330)의 함량이 상기 범위 미만일 경우 열 방출 효과를 얻을 수 없으며, 상기 범위를 초과할 경우 금속 분말(310)의 함량이 낮아져 바디(300)의 투자율을 저하시키게 된다. 그리고, 열 전도성 필러(330)는 예를 들어 0.5㎛ 내지 100㎛의 크기를 가질 수 있다. 즉, 열 전도성 필러(330)는 금속 분말(310)의 크기와 동일하거나, 이보다 크거나 작은 크기를 가질 수 있다. 열 전도성 필러(330)는 크기와 함량에 따라 열 방출 효과가 조절될 수 있다. 예를 들어, 열 전도성 필러(330)의 크기가 크고 함량이 증가할수록 열 방출 효과가 높을 수 있다. 한편, 바디(300)는 금속 분말(310), 폴리머(320) 및 열 전도성 필러(330)를 포함하는 재료로 이루어진 복수 개의 시트를 적층하여 제작될 수 있다. 여기서, 복수의 시트를 적층하여 바디(300)를 제작할 경우 각 시트의 열 전도성 필러(330)의 함량은 다를 수 있다. 예를 들어, 기판(100)을 중심으로 상측 및 하측으로 멀어질수록 시트 내의 열 전도성 필러(330)의 함량은 증가할 수 있다. 또한, 바디(300)는 금속 분말(310), 폴리머(320) 및 열 전도성 필러(330)를 포함하는 재료로 이루어진 페이스트를 일정 두께로 인쇄하여 형성하거나, 이러한 페이스트를 틀에 넣어서 압착하는 방법 등 필요에 따라 다양한 방법이 적용되어 형성될 수 있다. 이때, 바디(300)를 형성하기 위해 적층되는 시트의 개수 또는 일정 두께로 인쇄되는 페이스트의 두께는 파워 인덕터에서 요구되는 인덕턴스 등의 전기적 특성을 고려하여 적정한 수나 두께로 결정될 수 있다. 한편, 기판(100)를 사이에 두고 그 상측 및 하측에 마련된 바디(300a, 300b)는 기판(100)을 통해 서로 연결될 수 있다. 즉, 기판(100)의 적어도 일부가 제거되고 제거된 부분에 바디(300)의 일부가 충진될 수 있다. 이렇게 기판(100)의 적어도 일부가 제거되고 그 부분에 바디(300)가 충진됨으로써 기판(100)의 면적을 줄이고 동일 부피에서 바디(300)의 비율을 증가시킴으로써 파워 인덕터의 투자율을 증가시킬 수 있다.
기판(100)은 바디(300)의 내부에 마련될 수 있다. 예를 들어, 기판(100)은 바디(300) 내부에 바디(300)의 장축 방향, 즉 외부 전극(400) 방향으로 마련될 수 있다. 또한, 기판(100)은 하나 이상으로 마련될 수 있는데, 예를 들어 둘 이상의 기판(100)이 외부 전극(400)이 형성된 방향과 직교하는 방향, 예를 들어 수직 방향으로 소정 간격 이격되어 마련될 수 있다. 물론, 둘 이상의 기판(100)이 외부 전극(400)이 형성된 방향으로 배열될 수도 있다. 이러한 기판(100)은 예를 들어 구리 클래드 라미네이션(Copper Clad Lamination; CCL) 또는 금속 페라이트 등으로 제작될 수 있다. 이때, 기판(100)은 금속 페라이트로 제작됨으로써 투자율을 증가시키고 용량 구현을 용이하게 할 수 있다. 즉, CCL은 투자율을 갖기 않기 때문에 파워 인덕터의 투자율을 저하시킬 수 있다. 그러나, 금속 페라이트를 기판(100)으로 이용하게 되면 금속 페라이트가 투자율을 가지기 때문에 파워 인덕터의 투자율을 저하시키지 않게 된다. 이러한 금속 페라이트 이용한 기판(100)은 철을 함유하는 금속, 예를 들어 철-니켈(Fe-Ni), 철-니켈-규소(Fe-Ni-Si), 철-알루미늄-규소(Fe-Al-Si) 및 철-알루미늄-크롬(Fe-Al-Cr)으로 구성된 군으로부터 선택된 하나 이상의 금속으로 이루어진 소정 두께의 판에 구리 포일을 접합시켜 제작될 수 있다. 즉, 철을 포함하여 적어도 하나의 금속으로 이루어진 합금을 소정 두께의 판 형상으로 제작하고, 금속판의 적어도 일면에 구리 포일을 접합함으로써 기판(100)이 제작될 수 있다. 또한, 기판(100)의 소정 영역에는 적어도 하나의 도전성 비아(미도시)가 형성될 수 있고, 도전성 비아에 의해 기판(100)의 상측 및 하측에 각각 형성되는 코일 패턴(200a, 200b; 200)이 전기적으로 연결될 수 있다. 또한, 기판(100)은 적어도 일부가 제거될 수 있다. 즉, 기판(100)는 도 14 및 도 15에 도시된 바와 같이 코일 패턴(200)과 중첩되는 영역을 제외한 나머지 영역이 제거될 수 있다. 예를 들어, 스파이럴 형상으로 형성되는 코일 패턴(200)의 내측에 기판(100)이 제거되어 관통홀(160)이 형성될 수 있고, 코일 패턴(200) 외측의 기판(100)이 제거될 수 있다. 즉, 기판(100)은 코일 패턴(200)의 외측 형상을 따라 예컨데 레이스트랙(racetrack) 형상을 가지고 외부 전극(400)과 대향되는 영역이 코일 패턴(200) 단부의 형상을 따라 직선 형상으로 형성될 수 있다. 따라서, 기판(100)의 외측은 바디(300)의 가장자리에 대하여 만곡한 형상으로 마련될 수 있다. 이렇게 기판(100)이 제거된 부분에는 도 15에 도시된 바와 같이 바디(300)가 충진될 수 있다. 즉, 기판(100)의 관통홀(160)을 포함한 제거된 영역을 통해 상측 및 하측의 바디(300a, 300b)가 서로 연결된다. 한편, 기판(100)이 금속 페라이트로 제작되는 경우 기판(100)이 바디(300)의 금속 분말(310)과 접촉될 수 있다. 이러한 문제를 해결하기 위해 기판(100)의 측면에는 파릴렌 등의 절연층(500)이 형성될 수 있다. 예를 들어, 관통홀(160)의 측면 및 기판(100)의 외측면에 절연층(500)이 형성될 수 있다. 한편, 기판(100)는 코일 패턴(200)보다 넓은 폭으로 마련될 수 있다. 예를 들어, 기판(100)은 코일 패턴(200)의 수직 하방에서 소정의 폭으로 잔류할 수 있는데, 예를 들어 기판(100)은 코일 패턴(200)보다 0.3㎛ 정도 돌출되도록 형성될 수 있다. 한편, 기판(100)은 코일 패턴(200) 내측 영역 및 외측 영역이 제거되어 바디(300)의 횡단면의 면적보다 작을 수 있다. 예를 들어, 바디(300)의 횡단면의 면적을 100으로 할 때, 기판(100)은 40 내지 80의 면적 비율로 마련될 수 있다. 기판(100)의 면적 비율이 높으면 바디(300)의 투자율이 낮아질 수 있고, 기판(100)의 면적 비율이 낮으면 코일 패턴(210, 220)의 형성 면적이 작아질 수 있다. 따라서, 바디(300)의 투자율, 코일 패턴(210, 220)의 선폭 및 턴수 등을 고려하여 기판(100)의 면적 비율을 조절할 수 있다.
코일 패턴(200a, 200b; 200)은 기판(100)의 적어도 일면, 바람직하게는 양면에 형성될 수 있다. 이러한 코일 패턴(200)은 기판(100)의 소정 영역, 예를 들어 중앙부로부터 외측 방향으로 스파이럴 형태로 형성될 수 있고, 기판(100) 상에 형성된 두 코일 패턴(200a, 200b)이 연결되어 하나의 코일을 이룰 수 있다. 즉, 코일 패턴(200)은 기판(100)의 중심부에 형성된 관통홀(160) 외측으로부터 스파이럴 형태로 형성될 수 있고, 기판(100)에 형성된 전도성 비아를 통해 서로 연결될 수 있다. 여기서, 상측의 코일 패턴(200a)과 하측의 코일 패턴(200b)은 서로 동일 형상으로 형성될 수 있고 동일 높이로 형성될 수 있다. 또한, 코일 패턴(200a, 200b)은 서로 중첩되게 형성될 수도 있고, 코일 패턴(200a)이 형성되지 않은 영역에 중첩되도록 코일 패턴(200b)이 형성될 수도 있다. 한편, 코일 패턴(200a, 200b)의 단부는 직선 형상으로 외측으로 연장 형성될 수 있는데, 바디(300)의 단변 중앙부를 따라 연장 형성될 수 있다. 그리고, 코일 패턴(200)의 외부 전극(400)과 접촉되는 영역은 도 14 및 도 15에 도시된 바와 같이 다른 영역에 비해 폭이 넓게 형성될 수 있다. 코일 패턴(200)의 일부, 즉 인출부가 넓은 폭으로 형성됨으로써 코일 패턴(200)과 외부 전극(400)의 접촉 면적을 증가시킬 수 있고 그에 따라 저항을 낮출 수 있다. 물론, 코일 패턴(200)이 외부 전극(400)이 형성되는 일 영역에서 외부 전극(400)의 폭 방향으로 연장 형성될 수도 있다. 이때, 코일 패턴(200)의 말단부, 즉 외부 전극(400)으로 향하여 인출되는 인출부는 바디(300)의 측면 중앙부를 향해 직선 형상으로 형성될 수 있다. 또한, 코일 패턴(200)는 시드층(210)과, 복수의 도금층(220, 230, 240)이 적층되어 형성되며 복수의 도금층(220, 230, 240)이 시드층(210)으로부터 이방성 도금으로 형성될 수 있다.
외부 전극(410, 420; 400)은 바디(300)의 서로 대향하는 두 면에 형성될 수 있다. 예를 들어, 외부 전극(400)은 바디(300)의 장축 방향으로 서로 대향되는 두 측면에 형성될 수 있다. 이러한 외부 전극(400)은 바디(300)의 코일 패턴(210, 220)과 전기적으로 연결될 수 있다. 또한, 외부(400)은 바디(300)의 두 측면 전체에 형성되고, 두 측면의 중앙부에서 코일 패턴(210, 220)과 접촉될 수 있다. 즉, 코일 패턴(200)의 단부가 바디(300)의 외측 중앙부로 노출되고 외부 전극(400)이 바디(300)의 측면에 형성되어 코일 패턴(210, 220)의 단부와 연결될 수 있다. 이러한 외부 전극(400)은 도전성 페이스트에 바디(300)를 침지하거나, 인쇄, 증착 및 스퍼터링 등의 다양한 방법을 통하여 바디(300)의 양단에 형성될 수 있다. 외부 전극(400)은 전기 전도성을 가지는 금속으로 형성될 수 있는데, 예를 들어 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속으로 형성될 수 있다. 또한, 외부 전극(400)은 표면에 니켈-도금층(미도시) 또는 주석 도금층(미도시)이 더 형성될 수 있다.
절연층(500)은 코일 패턴(200)과 금속 분말(310)을 절연시키기 위해 코일 패턴(200)과 바디(300) 사이에 형성될 수 있다. 즉, 절연층(500)이 코일 패턴(200)의 상면 및 측면을 덮도록 형성될 수 있다. 또한, 절연층(500)은 코일 패턴(200)의 상면 및 측면 뿐만 아니라 기판(100)를 덮도록 형성될 수도 있다. 즉, 소정 영역이 제거된 기판(100)의 코일 패턴(200)보다 노출된 영역, 즉 기판(100)의 표면 및 측면에도 절연층(500)이 형성될 수 있다. 기판(100) 상의 절연층(500)은 코일 패턴(200) 상의 절연층(500)과 동일 두께로 형성될 수 있다. 이러한 절연층(500)은 코일 패턴(200) 상에 파릴렌을 코팅하여 형성할 수 있다. 예를 들어, 코일 패턴(200)이 형성된 기판(100)를 증착 챔버 내에 마련한 후 파릴렌을 기화시켜 진공 챔버 내부로 공급함으로써 코일 패턴(200) 상에 파릴렌을 증착시킬 수 있다. 예를 들어, 파릴렌을 기화기(Vaporizer)에서 1차 가열하여 기화시켜 다이머(dimer) 상태로 만든 후 2차 가열하여 모노머(Monomer) 상태로 열분해시키고, 증착 챔버에 연결되어 구비된 콜드 트랩(Cold Trap)과 기계적 진공 펌프(Mechanical Vaccum Pump)를 이용하여 파릴렌을 냉각시키면 파릴렌은 모노머 상태에서 폴리머 상태로 변환되어 코일 패턴(200) 상에 증착된다. 물론, 절연층(500)은 파릴렌 이외의 절연성 고분자, 예를 들어 에폭시, 폴리이미드 및 액정 결정성 폴리머로부터 선택된 하나 이상의 물질로 형성될 수 있다. 그러나, 파릴렌을 코팅함으로써 코일 패턴(200) 상에 균일한 두께로 절연층(500)을 형성할 수 있고, 얇은 두께로 형성하더라도 다른 물질에 비해 절연 특성을 향상시킬 수 있다. 즉, 절연층(500)으로서 파릴렌을 코팅하는 경우 폴리이미드를 형성하는 경우에 비해 얇은 두께로 형성하면서 절연 파괴 전압을 증가시켜 절연 특성을 향상시킬 수 있다. 또한, 코일 패턴(200)의 패턴 사이의 간격에 따라 패턴 사이를 매립하여 균일한 두께로 형성되거나 패턴의 단차를 따라 균일한 두께로 형성될 수 있다. 즉, 코일 패턴(200)의 패턴 사이의 간격이 멀 경우 패턴의 단차를 따라 균일한 두께로 파릴렌이 코팅될 수 있고, 패턴 사이의 간격이 가까울 경우 패턴 사이를 매립하여 코일 패턴(200) 상에 소정 두께로 형성될 수 있다. 도 16에 도시된 바와 같이 파릴렌의 경우 코일 패턴(200)의 단차를 따라 얇은 두께로 형성되지만, 폴리이미드는 파릴렌에 비해 두꺼운 두께로 형성된다. 한편, 절연층(500)은 파릴렌을 이용하여 3㎛∼100㎛의 두께로 형성할 수 있다. 파릴렌이 3㎛ 미만의 두께로 형성되면 절연 특성이 저하될 수 있고, 100㎛를 초과하는 두께로 형성하는 경우 동일 사이즈 내에서 절연층(500)이 차지하는 두께가 증가하여 바디(300)의 체적이 작아지고 그에 따라 투자율이 저하될 수 있다. 물론, 절연층(500)은 소정 두께의 시트로 제작된 후 코일 패턴(210, 220) 상에 형성될 수 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 파워 인덕터는 금속 분말(310) 및 폴리머(320) 뿐만 아니라 열 전도성 필러(330)를 포함하여 바디(300)를 제작함으로써 금속 분말(310)의 가열에 의한 바디(300)의 열을 외부로 방출할 수 있어 바디(300)의 온도 상승을 방지할 수 있고, 그에 따라 인덕턴스 저하 등의 문제를 방지할 수 있다. 또한, 코일 패턴(200)과 바디(300) 사이에 파릴렌을 이용하여 절연층(500)을 형성함으로써 코일 패턴(200)의 측면 및 상면에 얇고 균일한 두께로 절연층(500)을 형성하면서 절연 특성을 향상시킬 수 있다. 그리고, 바디(300) 내부의 기판(100)을 금속 자성체로 형성함으로써 파워 인덕터의 투자율 감소를 방지할 수 있고, 기판(100)의 적어도 일부가 제거되고 그 부분에 바디(300)를 충진함으로써 투자율을 향상시킬 수 있다.
한편, 본 발명에 따른 파워 인덕터는 바디(300) 내에 적어도 하나의 페라이트층(미도시)이 더 마련될 수 있다. 즉, 바디(300)의 상면 및 하면의 적어도 어느 하나에 페라이트층이 마련될 수도 있고, 바디(300) 내에 기판(100)과 이격되어 적어도 하나 페라이트층이 마련될 수도 있다. 이러한 페라이트층은 시트 형태로 제작되어 복수의 시트가 적층된 바디(300)의 사이에 마련될 수 있다. 즉, 바디(300)를 제작하기 위한 복수의 시트 사이에 적어도 하나의 페라이트층을 마련할 수 있다. 또한, 금속 분말(310), 폴리머(320) 및 열 전도성 필러(330)를 포함하는 재료로 이루어진 페이스트를 일정 두께로 인쇄하여 바디(300)를 형성하는 경우 인쇄 도중에 페라이트층을 형성할 수 있고, 페이스트를 틀에 넣어서 압착하는 경우에도 페라이트층을 그 사이에 넣고 압착할 수 있다. 물론, 페라이트층은 페이스트를 이용하여 형성할 수도 있는데, 바디(300)를 인쇄할 때 연자성 물질을 도포하여 바디(300) 내에 페라이트층을 형성할 수 있다. 이렇게 바디(300)에 적어도 하나의 페라이트층을 마련함으로써 파워 인덕터의 자성률을 향상시킬 수 있다.
또한, 적어도 일 면에 코일 패턴(200)이 각각 형성된 적어도 둘 이상의 기판(100)이 바디(300) 내에 이격되어 마련되고, 서로 다른 기판(100) 상에 형성된 코일 패턴(200)이 바디(300) 외부의 연결 전극(미도시)에 의해 연결될 수 있다. 따라서, 하나의 바디(300) 내에 복수의 코일 패턴을 형성하고, 그에 따라 파워 인덕터의 용량을 증가시킬 수 있다. 즉, 바디(300) 외부의 연결 전극을 이용하여 서로 다른 기판(100) 상에 각각 형성된 코일 패턴(200)을 직렬 연결할 수 있고, 그에 따라 동일 면적 내의 파워 인덕터의 용량을 증가시킬 수 있다.
물론, 적어도 둘 이상의 기판(100)이 수평 방향으로 배열되고, 그 상부에 각각 형성된 코일 패턴들(200)이 서로 다른 외부 전극(400)에 의해 연결됨으로써 복수의 인덕터가 병렬로 마련될 수 있고, 그에 따라 하나의 바디(300) 내에 두개 이상이 파워 인덕터가 구현될 수도 있다. 즉, 하나의 바디(300) 내에 복수의 인턱터가 구현될 수 있다.
또한, 바디(300) 내에 적어도 일면 상에 코일 패턴들(200)이 각각 형성된 복수의 기판(100)이 바디(300)의 두께 방향(즉 수직 방향)으로 적층되거나 또는 이와 직교하는 방향(즉 수평 방향)으로 배열될 수 있다. 그리고, 복수의 기판(100) 상에 각각 형성된 코일 패턴들(200)은 외부 전극(400)과 직렬 또는 병렬 연결될 수 있다. 즉, 복수의 기판(100) 각각에 형성된 코일 패턴들(200)이 서로 다른 외부 전극(400)에 연결되어 병렬로 연결될 수 있고, 복수의 기판(100) 각각에 형성된 코일 패턴들(200)이 동일한 외부 전극(400)에 연결되어 직렬 연결될 수 있다. 직렬 연결되는 경우 각각의 기판(100) 상에 각각 형성된 코일 패턴들(200)이 바디(300) 외부의 연결 전극에 의해 연결될 수 있다. 따라서, 병렬 연결되는 경우 복수의 기판(100) 각각에 두개의 외부 전극(400)이 필요하고, 직렬 연결되는 경우 기판(100)의 수에 관계없이 두개의 외부 전극(400)이 필요하고 하나 이상의 연결 전극이 필요하다. 예를 들어, 세개의 기판(100) 상에 형성된 코일 패턴(200)이 외부 전극(400)에 병렬로 연결되는 경우 여섯개의 외부 전극(400)이 필요하고, 세개의 기판(100) 상에 형성된 코일 패턴(200)이 직렬로 연결되는 경우 두개의 외부 전극(400)과 적어도 하나의 연결 전극이 필요하다. 또한, 병렬 연결되는 경우 바디(300) 내에 복수의 코일이 마련되고, 직렬 연결되는 경우 바디(300) 내에 하나의 코일이 마련된다.
본 발명은 상기에서 서술된 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

Claims (17)

  1. 기판 상의 적어도 일 면상에 코일 패턴을 형성하는 방법으로서,
    상기 기판의 적어도 일면 상에 시드층을 형성하는 단계;
    상기 시드층을 덮도록 적어도 둘 이상의 도금층을 형성하는 단계를 포함하고,
    상기 적어도 둘 이상의 도금층은 이방성 도금으로 형성하는 코일 패턴 형성 방법.
  2. 청구항 1에 있어서, 상기 시드층은 스파이럴 형상으로 형성하는 코일 패턴 형성 방법.
  3. 청구항 2에 있어서, 적어도 둘 이상의 도금층은 상기 시드층 최내측 및 최외측과 이격되도록 상기 기판 상에 적어도 둘 이상의 감광막 패턴을 각각 형성한 후 형성하는 코일 패턴 형성 방법.
  4. 청구항 3에 있어서, 상기 적어도 둘 이상의 감광막 패턴의 높이와 상기 감광막 패턴 사이에 형성되는 상기 적어도 둘 이상의 도금층의 전체 폭의 비율은 1:0.5 내지 1:2인 코일 패턴 형성 방법.
  5. 청구항 3에 있어서, 상기 코일 패턴은 2 내지 10의 종횡비로 형성하는 코일 패턴 형성 방법.
  6. 청구항 5에 있어서, 상기 코일 패턴은 적어도 일 영역을 다른 폭으로 형성하는 코일 패턴 형성 방법.
  7. 청구항 6에 있어서, 상기 코일 패턴은 최내측으로부터 최외측으로 갈수록 폭이 좁아지거나 넓어지도록 형성하는 코일 패턴 형성 방법.
  8. 청구항 7에 있어서, 상기 코일 패턴은 적어도 일 영역이 하단부, 중단부 및 상단부의 폭이 다르게 형성하는 코일 패턴 형성 방법.
  9. 청구항 1 내지 청구항 5 중 적어도 한 항 기재의 코일 패턴 형성 방법에 의해 형성되며,
    기판의 적어도 일면 상에 형성된 시드층; 및
    상기 시드층을 덮도록 형성되며 적어도 2회의 이방성 도금 공정으로 형성된 적어도 둘 이상의 도금층을 포함하는 코일 패턴.
  10. 청구항 9에 있어서, 상기 코일 패턴은 최내측으로부터 최외측으로 갈수록 폭이 넓어지거나 좁아지게 형성된 코일 패턴.
  11. 청구항 10에 있어서, 상기 코일 패턴은 적어도 일 영역이 하단부, 중단부 및 상단부의 폭이 다르게 형성된 코일 패턴.
  12. 청구항 11에 있어서, 상기 코일 패턴의 최내부의 폭을 A, 중앙부의 폭을 B, 최외부의 폭을 C라 할 때 상단부는 B≥C>A의 관계로 형성되고, 중단부는 C>B≥A의 관계로 형성되며, 하단부는 C>B≥A의 관계로 형성되는 코일 패턴.
  13. 바디;
    상기 바디 내부에 마련된 적어도 하나의 기판;
    상기 기판의 적어도 일면 상에 형성된 적어도 하나의 코일 패턴; 및
    상기 코일 패턴과 상기 바디 사이에 형성된 절연층을 포함하며,
    상기 코일 패턴은 상기 기판의 적어도 일면 상에 형성된 시드층과, 상기 시드층을 덮도록 형성되며 적어도 2회의 이방성 도금 공정으로 형성된 적어도 둘 이상의 도금층을 포함하는 칩 소자.
  14. 청구항 13에 있어서, 상기 기판은 적어도 일부 영역이 제거되고, 제거된 영역에 상기 바디가 충진된 칩 소자.
  15. 청구항 13 또는 청구항 14에 있어서, 상기 코일 패턴은 최내측으로부터 최외측으로 갈수록 폭이 넓어지거나 좁아지게 형성된 칩 소자.
  16. 청구항 13 또는 청구항 14에 있어서, 상기 코일 패턴은 최내부의 폭을 A, 중앙부의 폭을 B, 최외부의 폭을 C라 할 때 상단부는 B≥C>A의 관계로 형성되고, 중단부는 C>B≥A의 관계로 형성되며, 하단부는 C>B≥A의 관계로 형성되는 칩 소자.
  17. 청구항 13 또는 청구항 14에 있어서, 상기 기판은 적어도 둘 이상 마련되어 상기 바디의 두께 방향으로 적층되고, 상기 둘 이상의 기판 상에 각각 형성된 코일 패턴은 직렬 또는 병렬 연결된 칩 소자.
PCT/KR2017/002666 2016-03-31 2017-03-13 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자 WO2017171265A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018560424A JP6692458B2 (ja) 2016-03-31 2017-03-13 コイルパターン及びその形成方法、並びにこれを備えるチップ素子
CN201780015288.1A CN108701538B (zh) 2016-03-31 2017-03-13 线圈图案及其形成方法以及包含其的晶片装置
US16/077,439 US11069472B2 (en) 2016-03-31 2017-03-13 Coil pattern, method for forming same, and chip device including same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160039653A KR20170112522A (ko) 2016-03-31 2016-03-31 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
KR10-2016-0039653 2016-03-31

Publications (1)

Publication Number Publication Date
WO2017171265A1 true WO2017171265A1 (ko) 2017-10-05

Family

ID=59964863

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/002666 WO2017171265A1 (ko) 2016-03-31 2017-03-13 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자

Country Status (6)

Country Link
US (1) US11069472B2 (ko)
JP (1) JP6692458B2 (ko)
KR (1) KR20170112522A (ko)
CN (1) CN108701538B (ko)
TW (1) TWI653730B (ko)
WO (1) WO2017171265A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200185142A1 (en) * 2018-12-07 2020-06-11 Samsung Electro-Mechanics Co., Ltd. Coil electronic component

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763019B2 (en) * 2017-01-12 2020-09-01 Tdk Corporation Soft magnetic material, core, and inductor
KR102442382B1 (ko) * 2017-07-25 2022-09-14 삼성전기주식회사 인덕터
JP7323268B2 (ja) * 2018-03-16 2023-08-08 日東電工株式会社 磁性配線回路基板およびその製造方法
JP7455751B2 (ja) * 2018-09-27 2024-03-26 デンカ株式会社 接合基板、金属回路基板及び回路基板
KR102574413B1 (ko) * 2018-12-10 2023-09-04 삼성전기주식회사 코일 전자 부품
KR102184559B1 (ko) * 2019-07-05 2020-12-01 삼성전기주식회사 코일 부품
TWI696241B (zh) * 2019-10-30 2020-06-11 旺詮股份有限公司 高功率電感元件的製造方法及其元件
CN113973431B (zh) * 2020-07-23 2023-08-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
KR102450601B1 (ko) * 2020-11-23 2022-10-07 삼성전기주식회사 코일 부품
WO2023191568A1 (ko) * 2022-03-30 2023-10-05 스템코 주식회사 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539879B1 (ko) * 2014-01-02 2015-07-27 삼성전기주식회사 칩 전자부품
KR20150108518A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR101558092B1 (ko) * 2014-06-02 2015-10-06 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101565673B1 (ko) * 2014-01-02 2015-11-03 삼성전기주식회사 칩 전자부품의 제조방법
KR101598295B1 (ko) * 2014-09-22 2016-02-26 삼성전기주식회사 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566936U (ko) 1979-06-28 1981-01-21
JPS644091A (en) * 1987-06-26 1989-01-09 Sony Corp Plating
JP2541973Y2 (ja) * 1992-02-13 1997-07-23 日立金属株式会社 平面コイル
JPH07135114A (ja) * 1993-11-11 1995-05-23 Yokogawa Electric Corp 積層形プリントコイル及びその製造方法
JP2001052930A (ja) 1999-08-06 2001-02-23 Tdk Corp 積層インダクタとその製造方法
JP3614816B2 (ja) 2001-12-26 2005-01-26 松下電器産業株式会社 磁性素子およびそれを用いた電源
JP4191506B2 (ja) * 2003-02-21 2008-12-03 Ｔｄｋ株式会社 高密度インダクタおよびその製造方法
TWI312181B (en) 2003-05-27 2009-07-11 Megica Corporatio High performance system-on-chip passive device using post passivation process
KR20070032259A (ko) 2003-08-26 2007-03-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 인덕터 및 인덕터 제조 방법
TWI342598B (en) 2004-04-28 2011-05-21 Megica Corp High performance system-on-chip passive device using post passivation process
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP2007128928A (ja) * 2005-10-31 2007-05-24 Tdk Corp コイル素子
JP4910914B2 (ja) 2007-06-27 2012-04-04 富士電機株式会社 巻線及び磁気部品
JP2009117546A (ja) 2007-11-05 2009-05-28 Asahi Kasei Electronics Co Ltd 平面コイル及びその製造方法
CN101162645A (zh) 2007-11-08 2008-04-16 上海交通大学 微机电系统的永磁体微结构集成的制造方法
US8842410B2 (en) 2009-08-31 2014-09-23 Qualcomm Incorporated Switchable inductor network
JP5381956B2 (ja) 2010-10-21 2014-01-08 Ｔｄｋ株式会社 コイル部品
KR20140024151A (ko) 2012-08-20 2014-02-28 삼성전기주식회사 인덕터 제조방법
EP2916334A1 (en) 2012-10-30 2015-09-09 Leap Co. Ltd. Coil element production method
TWI488198B (zh) 2013-08-02 2015-06-11 Cyntec Co Ltd 多層線圈之製造方法
KR101483876B1 (ko) * 2013-08-14 2015-01-16 삼성전기주식회사 인덕터 소자 및 이의 제조방법
KR102047561B1 (ko) * 2014-05-23 2019-11-21 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101686989B1 (ko) 2014-08-07 2016-12-19 주식회사 모다이노칩 파워 인덕터
KR102118490B1 (ko) * 2015-05-11 2020-06-03 삼성전기주식회사 다층 시드 패턴 인덕터 및 그 제조방법
KR101832607B1 (ko) * 2016-05-13 2018-02-26 삼성전기주식회사 코일부품 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539879B1 (ko) * 2014-01-02 2015-07-27 삼성전기주식회사 칩 전자부품
KR101565673B1 (ko) * 2014-01-02 2015-11-03 삼성전기주식회사 칩 전자부품의 제조방법
KR20150108518A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR101558092B1 (ko) * 2014-06-02 2015-10-06 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101598295B1 (ko) * 2014-09-22 2016-02-26 삼성전기주식회사 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200185142A1 (en) * 2018-12-07 2020-06-11 Samsung Electro-Mechanics Co., Ltd. Coil electronic component
US11935683B2 (en) * 2018-12-07 2024-03-19 Samsung Electro-Mechanics Co., Ltd. Coil electronic component

Also Published As

Publication number Publication date
CN108701538A (zh) 2018-10-23
TW201740533A (zh) 2017-11-16
JP6692458B2 (ja) 2020-05-13
JP2019508906A (ja) 2019-03-28
CN108701538B (zh) 2021-02-26
KR20170112522A (ko) 2017-10-12
US11069472B2 (en) 2021-07-20
TWI653730B (zh) 2019-03-11
US20190051446A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
WO2017171265A1 (ko) 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
KR102073727B1 (ko) 파워 인덕터
WO2017160032A1 (ko) 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
CN107077947B (zh) 功率电感器
WO2019117551A1 (ko) 파워 인덕터 및 그 제조 방법
US10308786B2 (en) Power inductor and method for manufacturing the same
WO2018062825A1 (ko) 파워 인덕터
WO2016039518A1 (ko) 파워 인덕터 및 그 제조 방법
WO2016021938A1 (ko) 파워 인덕터
WO2018048135A1 (ko) 파워 인덕터
KR101898112B1 (ko) 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
WO2017065528A1 (ko) 파워 인덕터
WO2016021818A1 (ko) 파워 인덕터
KR20170033828A (ko) 파워 인덕터
WO2016021807A1 (ko) 파워 인덕터
WO2016039516A1 (ko) 파워 인덕터
WO2016039517A1 (ko) 파워 인덕터

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018560424

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17775690

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17775690

Country of ref document: EP

Kind code of ref document: A1