WO2023191568A1 - 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치 - Google Patents

코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
WO2023191568A1
WO2023191568A1 PCT/KR2023/004327 KR2023004327W WO2023191568A1 WO 2023191568 A1 WO2023191568 A1 WO 2023191568A1 KR 2023004327 W KR2023004327 W KR 2023004327W WO 2023191568 A1 WO2023191568 A1 WO 2023191568A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
seed
pattern
seed pattern
protective layer
Prior art date
Application number
PCT/KR2023/004327
Other languages
English (en)
French (fr)
Inventor
김동곤
김영준
김홍만
신수정
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority claimed from KR1020230042317A external-priority patent/KR20230141639A/ko
Publication of WO2023191568A1 publication Critical patent/WO2023191568A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils

Definitions

  • the present invention relates to a thin film-type coil substrate capable of securing high electromagnetic force and with improved quality, an electronic device including the same, and a method of manufacturing the same.
  • Coil devices can be used in various fields that require electromagnetic force, such as inductors, vibration motors, and camera actuators.
  • the dual camera actuator mechanically adjusts the position or angle of the image sensor, lens optical system, etc., and can be provided for optical image stabilization (OIS).
  • OIS optical image stabilization
  • the lead-in wires are plated and thickened at the same time as the conductor pattern, there is a problem of reduced workability during the processing step of removing the lead-in wires, and the conductor pattern or lead-in wires may have an uneven surface due to burrs. , the problem of its appearance being damaged due to continuously applied impact force also occurs.
  • the technical problem to be solved by the present invention is to provide a coil that can solve problems such as damage to the appearance of the coil substrate and defective electrical shorts by controlling the lead-in wiring of the coil substrate to be formed thinly rather than being plated to the thickness of the coil conductor pattern.
  • One aspect of the coil substrate of the present invention for achieving the above technical problem is a base material, a first seed pattern formed on the first side of the base material, and including a seed region and an incoming wiring region.
  • a first coil formed on the seed region of the seed pattern A first seed pattern protective layer formed on the lead-in wiring region of the first seed pattern
  • the first coil has a first conductive pattern and a second conductive pattern formed on at least one surface of the first conductive pattern, and the first seed pattern formed under the seed pattern protective layer extends to the cut line.
  • the first insulating layer is formed to contact at least one of the base substrate, the first coil, the seed pattern, and the seed pattern protection layer.
  • One side of the electronic device of the present invention for achieving the above technical problem is formed including the coil substrate.
  • One aspect of the method for manufacturing a coil substrate of the present invention for achieving the above technical problem includes preparing a base substrate including a first surface and a second surface corresponding to the first surface.
  • the first surface of the base substrate Forming a first seed pattern on the first seed pattern Forming a first coil on the first seed pattern Forming a first seed pattern protective layer on the first seed pattern
  • the present invention can achieve the following effects by forming a via pad connected to the coil pattern on the outside of the coil substrate and forming a protective layer on the seed pattern connecting the via pad and the incoming wiring.
  • the difference in viscosity and area of the protective layer can reduce bleed and disconnection defects that may occur when forming the protective layer.
  • short circuit or open defects can be reduced, thereby improving circuit defects.
  • FIG. 1 is a cross-sectional view schematically showing the structure of a coil substrate according to an embodiment of the present invention.
  • Figure 2 is a first example diagram for explaining a first protective layer constituting a coil substrate according to an embodiment of the present invention.
  • Figure 3 is a second example diagram for explaining the first protective layer constituting the coil substrate according to an embodiment of the present invention.
  • Figure 4 is a third example diagram for explaining the first protective layer constituting the coil substrate according to an embodiment of the present invention.
  • Figure 5 is a fourth exemplary diagram for explaining the first protective layer constituting the coil substrate according to an embodiment of the present invention.
  • Figure 6 is a flowchart for explaining a method of manufacturing a coil substrate according to an embodiment of the present invention.
  • Figure 7 is a cross-sectional view for explaining step S310 in the method of manufacturing a coil substrate according to an embodiment of the present invention.
  • Figure 8 is a cross-sectional view for explaining step S320 in the method of manufacturing a coil substrate according to an embodiment of the present invention.
  • Figure 9 is a cross-sectional view for explaining step S330 in the method of manufacturing a coil substrate according to an embodiment of the present invention.
  • Figure 10 is a cross-sectional view for explaining step S340 in the method of manufacturing a coil substrate according to an embodiment of the present invention.
  • Figure 11 is a cross-sectional view for explaining step S350 in the method of manufacturing a coil substrate according to an embodiment of the present invention.
  • Figure 12 is a cross-sectional view for explaining step S360 in the method of manufacturing a coil substrate according to an embodiment of the present invention.
  • Figure 13 is a cross-sectional view schematically showing the structure of a coil substrate according to another embodiment of the present invention.
  • the present invention relates to a coil substrate in which a protective layer is formed on an incoming wiring, an electronic device including the same, and a method of manufacturing the coil substrate.
  • FIG. 1 is a cross-sectional view schematically showing the structure of a coil substrate according to an embodiment of the present invention.
  • Figure 13 is a cross-sectional view schematically showing the structure of a coil substrate according to another embodiment of the present invention.
  • the coil substrate 100 may include a base substrate 110, a first seed pattern 120, a first coil 130, and a first seed pattern protection layer 160. You can.
  • the base substrate 110 constitutes the core of the coil substrate 100 and is formed of a base film made of an insulating material and having a predetermined thickness (for example, 5 ⁇ m to 100 ⁇ m). It can be.
  • the base substrate 110 may be made of a flexible film, but is not limited to this, and may also be made of a rigid flexible or rigid film.
  • the base substrate 110 may be formed of at least one insulating material selected from various types of polymer materials.
  • various types of polymer materials include polyimide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polycarbonate, epoxy, It may include glass fiber, etc.
  • the base substrate 110 may have any shape that can implement a coil device. It may be formed in a polygonal shape such as a square, circle, plate, trapezoid, or triangle, or may be formed in a shape where each corner is rounded and chamfered. On the other hand, it is also possible to form a shape that follows the profile of the coil described below, and the coil of the present invention can be formed without being limited to any shape as long as it is a shape to be preferably implemented.
  • the base substrate 110 may include a cutline (Cutline) 210.
  • the cutline 210 is a boundary portion that divides the coil substrate 100 into a product area 220 and a non-product area, that is, a dummy region (230).
  • the cut line 210 may be cut using a method such as laser or dicing during the product production process, and thus the dummy area 230 may be separated from the product area 220.
  • the cutline 210 may be an edge region of the coil substrate 100 consisting of only the product region 220, but may also be an inner region located inside the edge region.
  • the dummy area 230 includes an incoming wiring layer 140 to serve as a wire for receiving current when forming the first coil 130, a dummy pattern to distinguish the product area 220 from the non-product area, and When forming the first coil, it may include a dummy pattern to control plating deviation between wires.
  • the first seed pattern (Seed Pattern 120) is formed on the first surface of the base substrate 110 and increases the adhesion between the base substrate 110 and the first coil 130 or provides a bonding effect to the first coil 130. It may be provided to apply an external current.
  • the first seed pattern 120 may be formed as a thin-film conductive layer made of an electrically conductive material, for example, nickel (Ni), chromium (Cr), copper (Cu), gold (Au), and aluminum. It may be formed of any one metal selected from various conductive metals such as (Al), palladium (Pd), or an alloy made of a plurality of metals.
  • the first seed pattern 120 may be formed on the base substrate 110 by physical or chemical methods such as deposition, adhesion, or plating.
  • the first seed pattern 120 may be formed to have a thickness of, for example, 0.1 ⁇ m to 5 ⁇ m, preferably 0.5 ⁇ m to 1.5 ⁇ m. This thickness of the first seed pattern 120 allows sufficient current to be applied to form the first conductive pattern 130a and/or the second conductive pattern 130b, which will be described later, and can prevent defects that occur during processing such as cutting. The problem can be contained.
  • an under layer may be further provided on the first seed pattern 120.
  • the base layer may be formed of the same metal as the first seed pattern 120, but may be formed of a different metal than the first seed pattern 120. Additionally, the base layer may be formed to have the same thickness as the first seed pattern 120 or may be formed to be thicker than the first seed pattern 120 and thinner than the thickness of the first coil 130. can be formed.
  • the first seed pattern 120 includes a seed area and a lead-in wiring area.
  • the seed area is a basic area (i.e., a seed area) when forming the first conductive pattern 130a and/or the second conductive pattern 130b of the first coil, which will be described later.
  • the lead-in wiring area is an area used as a wiring to which current is applied when forming the first conductive pattern 130a and/or the second conductive pattern 130b.
  • the first coil 130 allows current to flow and induce electromagnetic force.
  • the first coil 130 may be formed at a thin film type level on the first seed pattern 120, preferably on the seed region of the first seed pattern 120, and may be wound in a spiral shape. can be formed.
  • the third coil may be formed on the second side of the base substrate 110, so that the coil may be formed on both sides of the base substrate 110, but is not limited to this, and is limited to only one side of the base substrate 110. It is also possible to be formed.
  • the first coil 130 is made of various conductive metals such as nickel (Ni), copper (Cu), gold (Au), silver (Ag), platinum (Pt), aluminum (Al), palladium (Pd), and titanium (Ti). It may be formed of any one metal selected from among or an alloy made of a plurality of metals.
  • the first coil 130 may be formed on the base substrate 110 using various techniques such as etching, plating, printing, and coating.
  • the first coil 130 may be formed to include a first conductive pattern 130a and a second conductive pattern 130b on at least one surface of the first conductive pattern 130a.
  • the first conductive pattern 130a of the first coil 130 is formed on the base substrate 110 using plating, either electrolytic plating or electroless plating may be used.
  • the first conductive pattern 130a when the first conductive pattern 130a is formed on the base substrate 110 using electrolytic plating, it may be formed in a portion where the resist pattern layer is not formed. Additionally, the first conductive pattern 130a may be formed on the first seed pattern 120 to have the same thickness as the resist pattern layer, and the first seed pattern 120 may be formed to have a thinner thickness than the resist pattern layer. It is also possible to form a phase. In this case, it is possible to prevent plating from being concentrated on the upper part, and the upper and lower widths can be made uniform.
  • the resist pattern layer may be removed on the base substrate 110 along with a partial area of the first seed pattern after forming the first conductive pattern 130a of the first coil.
  • the resist pattern layer may be removed on the base substrate 110 before forming the second conductive pattern 130b on the first conductive pattern 130a of the first coil.
  • the first conductive pattern 130a of the first coil 130 may be formed by performing one or more plating operations, and in this case, the first conductive pattern 130a of the first coil 130
  • One or more boundaries may be formed on the cross section depending on the number of plating procedures, changes in plating conditions, etc.
  • the second plating pattern 130b of the first coil 130 may be formed by plating growth from the top or side surface of the first conductive pattern 130a. At this time, when the second plating pattern 130b grows isotropically, the top surface and the side surface of the first conductive pattern 130a expand in thickness or width to the same or similar level, and when the second plating pattern 130b grows anisotropically, either the top surface or the side surface increases. It can be formed in a shape that is concentrated on one side and expands in thickness or width.
  • a first seed pattern protection layer 160 may be further formed on the lead-in wiring of the first seed pattern 120.
  • the first seed pattern protection layer 160 is a resin layer made of an insulating material, and can be formed on the lead-in area of the first seed pattern 120 after forming the first conductive pattern 130a of the first coil. there is. For example, it may be formed of the same solder resist as the material of the first insulating layer, which will be described later, or may be formed of an insulating material with different physical properties, using various methods such as printing, adhesion, coating, and photo lithography. It can be formed.
  • the first seed pattern protection layer 160 may be formed on the lead-in area of the first seed pattern and extended to the cut line. Additionally, the first seed pattern protection layer ( 160) is formed so that at least one side is in contact with the first conductive pattern of the first coil, and at least a portion of the top or side surface of the first seed pattern protective layer is in contact with the second conductive pattern of the first coil. is formed
  • 1 Allows the lead-in area of the seed pattern to remain. Accordingly, the seed regions of the first seed pattern between the first conductive patterns of the first coil can be spaced apart from each other to prevent short circuit defects, and the 1 Current can be applied to the coil.
  • the thickness of the lead-in area of the first seed pattern is 0.1 ⁇ m to 5 ⁇ m, which is lower than the thickness of the first or second conductive pattern of the first coil, and is formed to a thin thickness, so the first conductive pattern is formed along the cut line.
  • the thickness of the first seed protective layer in the lead-in wiring area of the first seed pattern is the same or thicker than that of the lead-in wire area of the first seed pattern, and is formed thinner than the thickness of the first insulating layer, which will be described later. , Preferably, it can be formed at a thickness level of 1 to 45 ⁇ m. If the thickness of the first seed protective layer is thinner than the thickness of the lead-in wiring area of the first seed pattern, the lead-in wire area of the first seed pattern cannot be protected during the removal of a portion of the first seed pattern, and rather the first seed pattern may be damaged. As both the seed protective layer and the lead-in wire area of the first seed pattern are damaged, the thickness of the lead-in wire area of the first seed pattern increases.
  • the first coil is defined by a wiring area and a pad area
  • the wiring area includes a plurality of first wire patterns wound in a spiral shape
  • the pad area includes a first wire pattern that is formed to be wider than the first wire pattern. 1
  • a connection line or a first coil pad may be included.
  • the lead-in wiring area of the first seed pattern may extend from the seed area of the first seed pattern formed under the first coil pad.
  • the first seed pattern protective layer is formed up to the top of the first coil wiring pattern, thereby forming the first layer below the first coil wiring pattern. It may serve to protect some seed areas of the seed pattern from being removed. That is, the first wiring patterns of the first coil may not be spaced apart, resulting in a short circuit.
  • the pad area is spaced farther apart than the gap between the first wire patterns, is formed thicker than the first wire patterns, and is located at the outermost of the pad areas and the wire area constituting the first coil, and the pad area
  • the first seed pattern protection layer 160 may be formed on the first wiring pattern side of the outermost first coil, rather than on the pad of the first coil.
  • the first seed pattern 120 and the first seed pattern protective layer 160 may be formed on one surface of the base substrate 110 based on the cut line 210, as shown in FIG. 1. However, it is not limited to this, and the first seed pattern 120 and the first seed pattern protection layer 160 are formed on both sides (front and back) of the base substrate 110 with respect to the cut line 210, as shown in FIG. 13. ) is also possible.
  • the first seed pattern protective layer 160 may be formed to have the same width as the pad 150 of the first coil, and as shown in FIG. 3, the first seed pattern protective layer 160 may have a larger width than the pad 150 of the first coil. It can also be formed to have . Additionally, as shown in FIG. 4 or 5 , it is possible to form the first seed pattern protection layer 160 to have the same width as the maximum width of the pad 150 of the first coil. As a result, the thin first seed pattern protective layer 160 can secure an area so that maximum current can be applied to the first coil.
  • Figures 2 to 5 show coils according to an embodiment of the present invention. These are illustrations to explain the first protective layer constituting the substrate.
  • the coil substrate 100 may further include a first insulating layer.
  • the first insulating layer is formed to cover the top or side of the first coil 130 to protect the first coil 130, or protects the base substrate, the first coil, the first seed pattern, and the seed pattern. It is formed to contact at least one of the layers.
  • the first insulating layer may be formed using an insulating material, for example, solder resist.
  • the first insulating layer may be formed to cover the first coil 130 using various methods such as printing, adhesion, coating, and photo lithography.
  • a third coil may be formed on the second side of the base substrate 110, thereby forming a coil on both sides of the base substrate 110.
  • the third coil may be symmetrical or have the same shape as the structure of the first coil, but the two coils may be formed in a shape that does not completely overlap by being spaced apart from the center of the normal direction of both coils.
  • the third coil will be described, but if it overlaps with the description of the first coil, it will be omitted.
  • a third seed pattern may be formed on the second side of the base substrate, and a third coil may be formed on the third seed pattern.
  • a third coil may be formed on the seed area of the third seed pattern among the seed area and lead-in area included in the third seed pattern.
  • a third seed pattern protective layer is formed on the lead-in wiring area of the third seed pattern, and its level of thickness and formation effect are the same as those of the first seed pattern protective layer, so description will be omitted.
  • the seed pattern inlet wiring area remains on both sides, so that the current during plating of both coils is at the same level (speed, current density, etc.) Since it can be provided as , the thickness of both coils can be formed without significant difference.
  • the third seed pattern may not be formed on the second side of the base substrate.
  • a second insulating layer may be formed to contact at least one of the second surface of the base substrate, the third coil, the third seed pattern, and the third seed pattern protective layer.
  • the first coil and the third coil formed on both sides of the base substrate 110 may be connected through a via 240 formed through the base substrate.
  • the coil substrate 100 may be formed in multiple layers.
  • a second coil is formed on a first insulating layer formed to cover the first coil, and the first coil and the second coil are electrically connected through a first via included inside the first insulating layer. It can be connected.
  • a second coil is formed on the seed area of the second seed pattern formed on the first insulating layer, and the second seed pattern may not include a lead-in area.
  • the second seed pattern can be formed by receiving current from the first coil formed on the base substrate or the lead-in area of the first seed pattern formed adjacent to the first coil. That is, when forming the second coil, there is no need to form a separate second seed pattern protective layer to remain in the lead-in area of the second seed pattern, thereby improving productivity.
  • the second coil may have the same structure as the first coil and may include a third conductive pattern and a fourth conductive pattern formed on at least one surface of the third conductive pattern.
  • a wiring area and a pad area are defined in the second coil, and the wiring area includes a plurality of second wiring patterns wound in a spiral shape, and the pad area includes a second connection formed with a wider width than the second wiring pattern.
  • a line or second coil pad is included.
  • FIG. 6 is a flowchart for explaining a method of manufacturing a coil substrate according to an embodiment of the present invention
  • FIGS. 7 to 12 are cross-sectional views for explaining each step of the manufacturing method according to FIG. 6.
  • the coil substrate 100 may be manufactured using an electrolytic plating method or an isotropic plating method.
  • the manufacturing method of the coil substrate 100 which will be described below, is intended to prevent isotropic plating defects.
  • a base substrate including a first side and a second side corresponding to the first side is prepared, and then a first seed pattern is formed on the first side of the base substrate.
  • a first coil is formed on the first seed pattern, and a first seed pattern protective layer is formed on the first seed pattern.
  • the first coil may be formed on the seed area of the first seed pattern.
  • a second conductive pattern is further formed to contact at least one surface of the first conductive pattern.
  • one or more plating processes may be performed to ensure a thickness of the first conductive pattern of 40 ⁇ m or more, and in the case of the second conductive pattern, it is formed by growing the top or side surfaces of the first conductive pattern by plating. can do.
  • a resist layer is formed on the first seed pattern, and a resist pattern layer is formed by applying photolithography methods such as exposure and development. Thereafter, plating may be performed on the first seed pattern on which the resist pattern layer is not formed to form a first conductive pattern. After removing the resist pattern layer, a first seed pattern protective layer is formed on the lead-in area of the first seed pattern.
  • the seed area and some other areas of the first seed pattern that are not protected by the first seed pattern protection layer may be removed by etching. Thereafter, the first seed pattern remaining by the first seed pattern protection layer may be removed.
  • the top surface or side surfaces of the first conductive pattern are plated and grown to form a second conductive pattern.
  • the first coil of the present invention can be formed by forming a first insulating layer in contact with at least one of the base substrate, the first coil, the first seed pattern, and the first seed pattern protective layer.
  • the coil substrate according to the present invention can be secured by cutting along the cut line 210, and the coil substrate according to the present invention can be combined with other external components to form the coil substrate according to the present invention.
  • a coil device according to the invention can also be secured.
  • a third seed pattern may be formed on the second side of the base substrate. Thereafter, similar to the step of forming the first coil, a third coil is formed on the seed region of the third seed pattern, and then a second insulating layer is formed to cover the third coil, thereby forming the base.
  • a coil can be formed about the first and second sides of the substrate.
  • the via 240 penetrating the base substrate 110 is performed before forming the seed patterns on both sides, so that the two seed patterns 120 formed on both sides of the base substrate 110 can be electrically connected.
  • the via 240 can be filled with an electrically conductive material, and it is also possible to process the via 240 after forming a seed pattern on both sides of the base substrate.
  • the sixth plating pattern 140b can be formed on the fifth plating pattern 140a of the lead-in wiring layer 140 (see FIG. 11 above).
  • a second protective layer 170 is formed on top of the coil wiring layer 130, lead wiring layer 140, via pad 150, etc. (S360) (see FIG. 12 above).
  • the first protective layer 160, the second protective layer 170, etc. may be separated from the product.
  • the present invention can be applied to coil substrates and electronic devices including the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

코일 기판의 인입 배선이 코일 도체 패턴의 두께 수준으로 도금되지 않고, 얇게 형성되도록 제어함으로써 코일 기판의 외관 훼손 및 전기적 쇼트 불량 등의 문제를 해소할 수 있는 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치를 제공한다. 상기 코일 기판은, 베이스 기재 베이스 기재의 제1 면 상에 형성되고, 시드 영역과 인입 배선 영역을 포함하는 제1 시드 패턴 제1 시드 패턴의 시드 영역 상에 형성되는 제1 코일 제1 시드 패턴의 인입 배선 영역 상에 형성되는 제1 시드 패턴 보호층 시드 패턴 보호층의 적어도 일면과 접하도록 형성되는 제1 절연층을 포함한다.

Description

코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치
본 발명은 고전자기력의 확보가 가능하면서 품질이 향상된 박막형 코일 기판, 이를 포함하는 전자 장치와 이의 제조 방법에 관한 것이다.
코일 장치는 인덕터, 진동 모터, 카메라 액추에이터 등 전자기력을 요구하는 다양한 분야에 활용될 수 있다. 이중 카메라 액추에이터는 이미지 센서, 렌즈 광학계 등의 위치나 각도를 기구적으로 조절하는 것으로서, 광학식 손떨림 보정 방식(OIS; Optical Image Stabilizer)을 위해 제공될 수 있다.
최근 들어 카메라 액추에이터가 적용되는 스마트폰을 비롯하여 노트북, 태블릿 PC, 디지털 카메라 등 휴대용 전자 제품이 소형화되어 감에 따라 카메라 액추에이터에 장착되는 코일 장치의 크기도 점점 작아지고 있는 추세이다.
이러한 코일 장치의 소형화를 위해서, 기판의 상면에 도체 패턴이 나선형으로 형성되는 박막형(Thin Film Type) 코일 장치가 많이 사용되고 있다. 코일 장치의 크기가 작아지더라도 충분한 기능을 발휘할 수 있도록 고 전자기력을 확보하는 노력이 지속되고 있으며, 주로 코일 장치 내에 형성되는 코일 도체 패턴의 두께를 확장시키는 방법을 채용하고 있다.
그러나, 도체 패턴의 두께를 확장시키기 위해 도금 공정을 지속하는 경우, 도금 시간이 경과함에 따라 도체 패턴이 일정한 형상을 유지하지 못하는 현상이 발생한다. 또한, 도금 편차로 인해 도체 패턴의 상부가 과도금되어 미세한 패턴 간격을 유지하지 못하는 경우가 발생하며, 이로 인해 쇼트 등의 회로 불량 문제가 발생하기도 한다.
또한, 도체 패턴과 동시에 인입 배선이 도금되어 두꺼워짐에 따라 인입 배선을 제거하는 가공 단계에서 가공성이 저하되는 문제도 발생하며, 도체 패턴 또는 인입 배선이 버(burr)로 인해 매끄럽지 못한 표면을 가지거나, 지속적으로 가해지는 충격력으로 인해 그 외관이 훼손되는 문제도 발생한다.
본 발명에서 해결하고자 하는 기술적 과제는, 코일 기판의 인입 배선이 코일 도체 패턴의 두께 수준으로 도금되지 않고, 얇게 형성되도록 제어함으로써 코일 기판의 외관 훼손 및 전기적 쇼트 불량 등의 문제를 해소할 수 있는 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 코일 기판의 일 면(Aspect)은, 베이스 기재 상기 베이스 기재의 제1 면 상에 형성되고, 시드 영역과 인입 배선 영역을 포함하는 제1 시드 패턴 상기 제1 시드 패턴의 시드 영역 상에 형성되는 제1 코일 상기 제1 시드 패턴의 인입 배선 영역 상에 형성되는 제1 시드 패턴 보호층 상기 시드 패턴 보호층의 적어도 일면과 접하도록 형성되는 제1 절연층을 포함하되, 상기 제1 코일은 제1 도전 패턴과 상기 제1 도전 패턴의 적어도 일면 상에 제2 도전 패턴이 형성되고, 상기 시드 패턴 보호층의 하부에 형성되는 제1 시드 패턴은 컷라인까지 연장되고, 상기 제1 절연층은 상기 베이스 기재, 상기 제1 코일, 상기 시드 패턴 및 상기 시드 패턴 보호층 중 적어도 어느 하나 이상과 접하도록 형성된다.
상기 기술적 과제를 달성하기 위한 본 발명의 전자 장치의 일 면은, 상기 코일 기판을 포함하여 형성된다.
상기 기술적 과제를 달성하기 위한 본 발명의 코일 기판의 제조 방법의 일 면은, 제1 면과 상기 제1 면과 대응되는 제2 면을 포함하는 베이스 기재를 준비하는 단계 상기 베이스 기재의 제1 면 상에 제1 시드 패턴을 형성하는 단계 상기 제1 시드 패턴 상에 제1 코일을 형성하는 단계 상기 제1 시드 패턴 상에 제1 시드 패턴 보호층을 형성하는 단계 상기 베이스 기재, 제1 코일, 제1 시드 패턴 및 제1 시드 패턴 보호층 중 적어도 하나 이상과 접하도록 제1 절연층을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 코일 기판의 외곽에 코일 패턴과 연결되는 비아 패드를 형성하고, 상기 비아 패드와 인입 배선을 연결하는 씨드 패턴 상에 보호층을 형성함으로써, 다음과 같은 효과를 얻을 수 있다.
첫째, 보호층의 점도 및 영역의 차이를 통해 보호층 형성시 발생될 수 있는 블리드 및 미연결 불량에 대한 저감 효과를 가져올 수 있다.
둘째, 쇼트나 오픈 불량을 감소시킬 수 있으며, 이에 따라 회로 불량을 개선할 수 있다.
셋째, 보호층 형성 얼라인먼트 미스가 발생되어도 상대적으로 쇼트나 오픈 불량이 될 가능성을 감소시킬 수 있다.
본 발명의 효과는 이상에서 언급한 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 코일 기판의 구조를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 코일 기판을 구성하는 제1 보호층을 설명하기 위한 제1 예시도이다.
도 3은 본 발명의 일 실시예에 따른 코일 기판을 구성하는 제1 보호층을 설명하기 위한 제2 예시도이다.
도 4는 본 발명의 일 실시예에 따른 코일 기판을 구성하는 제1 보호층을 설명하기 위한 제3 예시도이다.
도 5는 본 발명의 일 실시예에 따른 코일 기판을 구성하는 제1 보호층을 설명하기 위한 제4 예시도이다.
도 6은 본 발명의 일 실시예에 따른 코일 기판을 제조하는 방법을 설명하기 위한 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 코일 기판의 제조 방법 중 S310 단계를 설명하기 위한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 코일 기판의 제조 방법 중 S320 단계를 설명하기 위한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 코일 기판의 제조 방법 중 S330 단계를 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 코일 기판의 제조 방법 중 S340 단계를 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 코일 기판의 제조 방법 중 S350 단계를 설명하기 위한 단면도이다.
도 12는 본 발명의 일 실시예에 따른 코일 기판의 제조 방법 중 S360 단계를 설명하기 위한 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 코일 기판의 구조를 개략적으로 나타낸 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명은 인입 배선 상에 보호층이 형성되는 코일 기판과 이를 포함하는 전자 장치 및 상기 코일 기판의 제조 방법에 관한 것이다. 이하에서는 도면 등을 참조하여 본 발명을 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 코일 기판의 구조를 개략적으로 나타낸 단면도이다. 그리고, 도 13은 본 발명의 다른 실시예에 따른 코일 기판의 구조를 개략적으로 나타낸 단면도이다.
도 1 및 도 13에 따르면, 코일 기판(100)은 베이스 기재(110), 제1 시드 패턴(120), 제1 코일(130), 및 제1 시드 패턴 보호층(160)을 포함하여 구성될 수 있다.
베이스 기재(110)는 코일 기판(100)에서 코어(Core)를 구성하는 것으로서, 절연성 물질을 소재로 하여 소정의 두께(예를 들어, 5㎛ ~ 100㎛)를 가지는 필름(Base Film)으로 형성될 수 있다. 베이스 기재(110)는 유연성(Flexibility)을 가지는 연성 필름(Flexible Film)으로 마련될 수 있지만, 이에 한정되지 않고, 경연성 (Rigid Flexible)이나 경성 (Rigid Film)의 재질로 마련되는 것도 가능하다.
베이스 기재(110)는 여러 유형의 고분자 물질 중에서 선택되는 적어도 하나의 절연성 물질을 소재로 하여 형성될 수 있다. 상기에서, 여러 유형의 고분자 물질은 폴리이미드(Poly Imide), 폴리에틸렌 테레프탈레이트(PET; Poly Ethylene Terephthalate), 폴리에틸렌 나프탈레이트(PEN; Poly Ethylene Naphthalate), 폴리카보네이트(Poly Carbonate), 에폭시(Epoxy), 유리 섬유(Glass Fiber) 등을 포함할 수 있다.
또한, 상기 베이스 기재(110)는 코일 장치를 구현할 수 있는 형상이면 어떤 것이든 가능하다. 사각형, 원형, 판형, 사다리꼴, 삼각형 등의 다각형으로 형성되거나 또는 각 모서리가 둥글게 모따기된 형상으로 형성될 수도 있다. 한편, 하기에서 설명하는 코일의 프로파일을 따르는 형상으로 형성되는 것도 가능하며, 본 발명의 코일이 바람직하게 구현되기 위한 형상이라면 어느 형상에 국한되지 않고 형성될 수 있다.
베이스 기재(110)는 컷라인(Cutline; 210)을 포함할 수 있다. 여기서, 컷라인(210)은 코일 기판(100)을 제품 영역(220)과 비제품 영역 즉, 더미 영역(Dummy Region; 230)으로 구분하는 경계 부분이다. 컷라인(210)은 제품 생산 공정 중에 레이저, 다이싱 등의 공법으로 컷팅될 수 있으며, 이에 따라 더미 영역(230)은 제품 영역(220)으로부터 분리될 수 있다. 컷라인(210)은 제품 영역(220)만으로 구성된 코일 기판(100)의 에지 영역(Edge Region)일 수 있으나, 에지 영역보다 내측에 위치하는 내측 영역일 수도 있다.
한편, 더미 영역(230)은 제1 코일(130)을 형성할 때에 전류를 인가받기 위한 배선 역할을 하기 위해 인입 배선층(140), 제품 영역(220)과 비제품 영역을 구분하기 위한 더미 패턴, 상기 제1 코일을 형성할 때 배선 간 도금 편차를 제어하기 위한 더미 패턴 등을 포함할 수 있다. 제1 시드 패턴(Seed Pattern 120)은 베이스 기재(110)의 제 1면 상에 형성되며, 베이스 기재(110)와 제1 코일(130) 간 접합성을 높이거나, 상기 제1 코일(130)에 대하여 외부의 전류를 인가하기 위해 제공될 수 있다. 제1 시드 패턴(120)은 전기전도성 물질을 소재로 하여 박막 형태의 도전층으로 형성될 수 있으며, 예를 들어 니켈(Ni), 크롬(Cr), 구리(Cu), 금(Au), 알루미늄(Al), 팔라듐(Pd) 등 여러 도전성 금속 중에서 선택되는 어느 하나의 금속, 또는 복수의 금속으로 이루어진 합금으로 형성될 수 있다. 제1 시드 패턴(120)은 증착, 접착, 도금 등 물리적 방식이나 화학적 방식으로 베이스 기재(110) 상에 형성될 수 있다.
한편, 상기 제1 시드 패턴(120)은 예를 들어, 0.1㎛~5㎛의 두께로, 바람직하게는 0.5㎛~1.5㎛의 두께로 형성될 수 있다. 제1 시드 패턴(120)의 이러한 두께는, 후술할 제1 도전 패턴(130a) 및/또는 제2 도전 패턴(130b)이 형성되도록 충분한 전류를 인가할 수 있으며, 커팅 등의 가공시 발생하는 불량 문제를 억제할 수 있다.
도 1에는 도시되어 있지 않지만, 제1 시드 패턴(120) 상에는 하지층(Under Layer)이 더 제공될 수 있다. 하지층은 제1 시드 패턴(120)과 동일한 금속을 소재로 하여 형성될 수 있지만, 제1 시드 패턴(120)과 다른 금속을 소재로 하여 형성되어도 무방하다. 또한 하지층은 제1 시드 패턴(120)과 동일한 수준의 두께를 가지도록 형성되거나 제1 시드 패턴(120)보다 더 두꺼운 수준으로 형성될 수 있으며, 제1 코일(130)의 두께 보다는 더 얇은 수준으로 형성될 수 있다.
또한, 상기 제1 시드 패턴(120)은 시드 영역과 인입배선 영역을 포함한다. 여기에서, 시드 영역은 후술하는 제1 코일의 제1 도전 패턴(130a) 및/또는 제2 도전 패턴(130b)을 형성할 때 기초가 되는 영역(즉, 시드(seed)가 되는 영역)이고, 인입배선 영역은 제1 도전 패턴(130a) 및/또는 제2 도전 패턴(130b)을 형성할 때 전류를 인가 받는 배선 역할을 하기 위한 영역이다.
한편, 제1 코일(130)은 전류가 흐르며, 전자기력을 유도할 수 있는 것이다. 제1 코일 (130)은 제1 시드 패턴(120) 상에, 바람직하게는 상기 제1 시드 패턴(120)의 시드 영역 상에 박막형(Thin Film Type) 수준으로 형성될 수 있으며, 나선형으로 권선되어 형성될 수 있다. 또한, 베이스 기재(110)의 제2 면에 제3 코일을 형성하여, 베이스 기재(110)의 양면 상에 코일을 형성할 수 있으나, 이에 한정되지 않고, 베이스 기재(110)의 일면 상에 한정되어 형성되는 것도 가능하다.
제1 코일(130)은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 팔라듐(Pd), 티타늄(Ti) 등 여러 도전성 금속 중에서 선택되는 어느 하나의 금속, 또는 복수의 금속으로 이루어진 합금으로 형성될 수 있다. 제1 코일(130)은 에칭, 도금, 인쇄, 코팅 등 다양한 기법을 이용하여 베이스 기재(110) 상에 형성될 수 있다.
또한, 상기 제1 코일(130)은 제1 도전 패턴(130a)과 상기 제1 도전 패턴(130a)의 적어도 일면 상에 제2 도전 패턴(130b)을 포함하여 형성될 수 있다.
상기 제1 코일(130)의 제1 도전 패턴(130a)은 도금을 이용하여 베이스 기재(110) 상에 형성되는 경우, 전해 도금 및 무전해 도금 중 어느 하나의 기법을 이용할 수 있다. 도 1에는 도시되어 있지 않지만, 제1 도전 패턴(130a)은 전해 도금을 이용하여 베이스 기재(110) 상에 형성되는 경우, 레지스트 패턴층이 형성되지 않은 부분에 형성될 수 있다. 또한, 제1 도전 패턴(130a)은 레지스트 패턴층과 동일한 두께를 가지도록 제1 시드 패턴(120) 상에 형성될 수 있으며, 레지스트 패턴층보다 더 얇은 두께를 가지도록 제1 시드 패턴(120) 상에 형성되는 것도 가능하다. 이와 같은 경우, 상부에 도금이 편중되는 것을 방지할 수 있으며, 상부의 폭과 하부의 폭을 균일하게 형성할 수 있다. 한편, 레지스트 패턴층은 제1 코일의 제1 도전 패턴(130a)을 형성한 후, 제1 시드 패턴의 일부 영역과 함께 베이스 기재(110) 상에서 제거될 수 있다. 레지스트 패턴층은 제1 코일의 제1 도전 패턴(130a) 상에 제2 도전 패턴(130b)을 형성하기 전에 베이스 기재(110) 상에 제거될 수 있다.
또한, 도금을 이용하여 제1 시드 패턴(120)의 시드 영역 상에 형성되는 경우, 1회 이상의 도금을 실시하여 형성될 수 있으며, 이때 제1 코일(130)의 제1 도전 패턴(130a)의 단면에는 도금 진행 횟수, 도금 조건 변경 등에 의해 하나 이상의 경계선이 형성될 수 있다.
즉, 1회 이상의 도금을 실시함에 따라, 제1 코일(130)의 제1 도전 패턴(130a)의 두께를 40㎛이상 형성하게 되더라도, 도금 시 인가되는 고 전류에 의한 탄 도금 불량 방지 등 생산성 확보에 용이할 수 있다. 또한, 상기 제1 코일(130)의 제2 도금 패턴(130b)은 제1 도전 패턴(130a)의 상면 또는 측면으로부터 도금 성장하여 형성될 수 있다. 이때, 상기 제2 도금 패턴(130b)가 등방성으로 성장할 경우, 제1 도전 패턴(130a)의 상면과 측면이 동일 또는 유사한 수준으로 두께 또는 폭이 확장되며, 이방성으로 성장할 경우, 상면 또는 측면 중 어느 하나의 일면으로 편중되어 두께 또는 폭이 확장되는 형상으로 형성될 수 있다.
한편, 상기 제1 시드 패턴(120)의 인입 배선 상에는 제1 시드 패턴 보호층(160)이 더 형성될 수 있다. 상기 제1 시드 패턴 보호층(160)은 절연성 물질로 구성되는 수지층으로서, 제1 코일의 제1 도전 패턴(130a)을 형성한 후 제1 시드 패턴(120)의 인입 영역 상에 형성될 수 있다. 예를 들어 후술하는 제1 절연층의 소재와 동일한 솔더 레지스트(Solder Resist)를 소재로 하여 형성되거나 또는 물성이 상이한 절연성 물질로 형성될 수 있으며, 인쇄, 접착, 코팅, 포토 리소그래피 등 다양한 공법을 이용하여 형성될 수 있다.
도 1에 도시된 바와 같이, 상기 제1 시드 패턴 보호층(160)은 제1 시드 패턴의 인입 영역 상에 형성되어 컷라인까지 연장되도록 구비될 수 있다.또한, 상기 제1 시드 패턴 보호층(160)의 적어도 하나 이상의 측면이 상기 제1 코일의 제1 도전 패턴과 접하도록 형성되며, 상기 제1 시드 패턴 보호층의 상면 또는 측면의 적어도 일부가 상기 제1 코일의 제2 도전 패턴과 접하도록 형성된다.
이는, 제1 코일의 제1 도전 패턴을 형성한 후, 제1 시드 패턴의 일부를 제거하기 전에 상기 제1 코일의 제2 도전 패턴을 형성하기 위해 필요한 전류를 인가받을 수 있는 통로 역할로서 상기 제1 시드 패턴의 인입 영역을 잔류할 수 있게 한다. 따라서, 제1 코일의 제1 도전 패턴 간 제1 시드 패턴의 시드 영역은 서로 이격되어 쇼트 불량을 방지할 수 있으면서, 컷라인 외측의 인입 배선층(140)으로부터 제1 시드 패턴의 인입 영역을 통해 제1 코일에 대해 전류를 인가할 수 있다. 또한, 상기 제1 시드 패턴의 인입 영역의 두께는 제1 코일의 제1 도전 패턴 또는 제2 도전 패턴의 두께 보다 낮은 0.1㎛~5㎛의 수준으로서, 얇은 두께로 형성되므로 컷라인을 따라 제1 코일의 절단이 용이하게 하여, 컷라인 측면의 외관 훼손 또는 배선 간 쇼트 불량 등의 문제를 해소할 수 있다.
이때, 상기 제1 시드 패턴의 인입 배선 영역 내에서 상기 제1 시드 보호층의 두께는 상기 제1 시드 패턴의 인입 배선 영역 대비 동일하거나 두껍게 형성되고, 후술하는 제1 절연층의 두께 대비 얇게 형성되며,바람직하게는 1~45㎛의 두께 수준으로 형성될 수 있다. 상기 제1 시드 보호층의 두께가 제1 시드 패턴의 인입 배선 영역의 두께보다 얇을 경우, 제1 시드 패턴의 일부 영역 제거 과정에서 상기 제1 시드 패턴의 인입 배선 영역을 보호하지 못하고 오히려 상기 제1 시드 보호층과 제1 시드 패턴의 인입 배선 영역 모두 훼손됨에 따라 제1 시드 패턴의 인입 배선 영역의 두께가 두꺼워지는 문제가 따른다. 또한, 후술하는 제1 절연층의 두께보다 두꺼운 경우, 제1 절연층의 표면 요철을 야기시킴으로써, 다층 구조로서 형성하기 위해 제 n 코일을 적층이 바람직하게 이루어지지 못하며, 절단 공정에서 발생하는 Burr 및 잔여물 등에 의해 가공 품질이 저하되는 문제가 발생할 수 있다.
한편, 상기 제1 코일은 배선 영역과 패드 영역이 정의되고, 상기 배선 영역에는 나선형으로 권선되는 복수의 제1 배선 패턴이 포함되며, 상기 패드 영역에는 상기 제1 배선 패턴 대비 넓은 폭으로 형성되는 제1 연결라인 또는 제1 코일 패드가 포함될 수 있다.
이때, 상기 제1 시드 패턴의 인입 배선 영역이 제1 코일 패드의 하부에 형성된 제1 시드 패턴의 시드 영역으로부터 연장 형성될 수 있다. 상기 제1 시드 패턴의 인입 배선 영역이 제1 코일 배선 패턴으로부터 연장 형성될 경우, 상기 제1 시드 패턴 보호층이 제1 코일 배선 패턴의 상부까지 형성됨에 따라 제1 코일 배선 패턴의 하부의 제1 시드 패턴의 일부 시드 영역이 제거되지 않도록 보호하는 역할을 할 수 있다. 즉, 제1 코일의 제1 배선 패턴들이 이격되지 못하여 쇼트 불량을 야기할 수 있다.
따라서, 본 발명에서는 제1 배선 패턴들 간의 간격보다 멀리 이격되어 있고, 상기 제1 배선 패턴들 보다 두껍게 형성되며 제1 코일을 구성하는 배선 영역과 패드 영역 중 최 외곽에 위치하는 패드의 영역과 제1 시드 패턴의 인입 배선이 연속적으로 형성되는 구조를 제시함으로써, 제1 시드 패턴의 인입 영역을 보호하면서 제1 코일 내의 제1 배선 패턴들 간 쇼트 불량을 방지할 수 있는 것이다.
한편, 제1 시드 패턴 보호층(160)은 제1 코일의 패드가 아닌, 최외측의 제1코일의 제1 배선 패턴 측에 형성되는 것도 가능하다.
제1 시드 패턴(120) 및 제1 시드 패턴 보호층(160)은 도 1에 도시된 바와 같이 컷라인(210)을 기준으로 베이스 기재(110)의 일면 상에 형성될 수 있다. 그러나 이에 한정되지 않고, 제1 시드 패턴(120) 및 제1 시드 패턴 보호층(160)은 도 13에 도시된 바와 같이 컷라인(210)을 기준으로 베이스 기재(110)의 양면(표면 및 이면) 상에 형성되는 것도 가능하다.
한편, 제1 시드 패턴 보호층(160)은 제1 코일의 패드(150)와 동일한 폭을 가지도록 형성할 수 있으며, 도 3에 도시된 바와 같이 제1 코일의 패드(150)보다 더 큰 폭을 가지도록 형성할 수도 있다. 또한, 도 4 또는 도 5에 도시된 바와 같이 제1 코일의 패드(150)의 최대 폭과 동일한 폭을 가지도록 제1 시드 패턴 보호층(160)을 형성하는 것도 가능하다. 이에 의해, 두께가 얇은 제1 시드 패턴 보호층(160)이 제1 코일에 대해 최대한 전류를 인가할 수 있도록 면적을 확보할 수 있다.도 2 내지 도 5는 본 발명의 일 실시예에 따른 코일 기판을 구성하는 제1 보호층을 설명하기 위한 예시도들이다.
도 1에는 도시되어 있지 않지만, 코일 기판(100)은 제1 절연층을 더 포함할 수 있다. 제1 절연층은 제1 코일 (130)을 보호하기 위해 제1 코일(130)의 상부 또는 측부를 커버하도록 형성되거나, 상기 베이스 기재, 상기 제1 코일, 상기 제1 시드 패턴 및 상기 시드 패턴 보호층 중 적어도 어느 하나 이상과 접하도록 형성되는 것이다. 제1 절연층은 절연성 물질을 소재로 하여 형성될 수 있으며, 예를 들어 솔더 레지스트(Solder Resist)를 소재로 하여 형성될 수 있다. 제1 절연층은 인쇄, 접착, 코팅, 포토 리소그래피 등 다양한 공법을 이용하여 제1 코일(130)을 커버하도록 형성될 수 있다. 또한, 상술한 바와 같이, 베이스 기재(110)의 제2 면에 제3 코일을 형성하여, 베이스 기재(110)의 양면 상에 코일을 형성할 수 있다. 상기 제3 코일은 제1 코일의 구조와 대칭되거나 또는 동일한 형상으로 형성될 수 있으며, 다만 양 코일은 양 코일의 법선 방향의 중심 기준 소정으로 이격되어 완전히 중첩되지 않는 형상으로 형성될 수 있다.
하기에서는 상기 제3 코일에 대해 설명하나, 제1 코일의 설명과 중복되는 경우 생략하여 설명하도록 한다.
상기 베이스 기재의 제2 면에 제3 시드 패턴이 형성되며, 상기 제3 시드 패턴 상에 제3 코일이 형성될 수 있다. 바람직하게는, 상기 제3 시드 패턴에 포함되는 시드 영역과 인입 영역 중 제3 시드 패턴의 시드 영역 상에 제3 코일이 형성될 수 있다.
또한, 상기 제3 시드 패턴의 인입 배 선 영역 상에 형성되는 제3 시드 패턴 보호층이 형성되며, 이의 두께 등의 수준과 형성 시 효과는 제1 시드 패턴 보호층과 동일하므로 설명을 생략하도록 한다. 더하여, 상기 베이스 기재의 양면에 제1 코일과 제3 코일이 각각 형성되는 경우, 양면에 시드 패턴 인입 배선 영역을 각각 잔류하게 함으로써, 양 코일의 도금 시 전류가 동등 수준(속도, 전류밀도 등)으로 제공될 수 있기 때문에 양 코일의 두께 등이 유의차 없이 형성될 수 있는 것이다.
물론, 베이스 기재의 제1면에만 형성된 제1 시드 패턴의 인입 배선 영역이 제 2면으로 충분한 전류를 인가할 수 있는 경우, 베이스 기재의 제2 면에 제3 시드 패턴을 형성하지 않을 수도 있다.
또한, 상기 베이스 기재의 제2 면, 제3 코일, 제3 시드 패턴 및 제3 시드 패턴 보호층 중 적어도 어느 하나 이상과 접하도록 제2 절연층이 형성될 수 있다.
한편, 베이스 기재를 관통하여 형성되는 비아(Via; 240)를 통해 베이스 기재(110)의 양면 상에 형성되는 제1 코일과 제3 코일이 연결시킬 수 있다.
한편, 코일 기판(100)은 다층으로 형성될 수 있다. 예를 들어, 제1 코일을 덮도록 형성되는 제1 절연층 상에 제2 코일이 형성되고, 상기 제1 절연층의 내측에 포함된 제1 비아를 통해 제1코일과 제2 코일을 전기적으로 접속시킬 수 있다.
보다 상세하게는, 상기 제1 절연층 상에 형성된 제2 시드 패턴의 시드 영역 상에 제2 코일이 형성되며, 상기 제2 시드 패턴의 경우 인입 영역을 포함하지 않을 수 있다. 이는 제2 시드 패턴이 베이스 기재 상에 형성된 제1 코일 또는 제1 코일과 인접하여 형성되는 제1 시드 패턴의 인입 영역으로부터 전류를 인가받아, 제2 코일을 형성이 가능하기 때문이다. 즉, 제2 코일을 형성할 때에는 제2 시드 패턴의 인입 영역을 잔류하기 위한 별도의 제2 시드 패턴 보호층을 형성하지 않아도 되므로 생산성을 향상시킬 수 있다.
또한, 제2 코일은 상기 제1 코일과 동일한 구조로서, 제3 도전 패턴과 상기 제3 도전 패턴의 적어도 일면상에 형서되는 제4 도전 패턴을 포함하는 구조일 수 있다.
물론 제2 코일에도 배선 영역과 패드 영역이 정의되며, 상기 배선 영역에는 나선형으로 권선되는 복수의 제2 배선 패턴이 포함되며, 상기 패드 영역에는 상기 제2 배선 패턴 대비 넓은 폭으로 형성되는 제2 연결라인 또는 제2 코일 패드가 포함된다.
다음으로, 코일 기판(100)의 제조 방법에 대하여 설명한다. 도 6은 본 발명의 일 실시예에 따른 코일 기판을 제조하는 방법을 설명하기 위한 흐름도이며, 도 7 내지 도 12는 도 6에 따른 제조 방법 중 각각의 단계를 설명하기 위한 단면도이다.
코일 기판(100)은 전해 도금 방식에 따라 제조될 수 있으며, 등방 도금 방식에 따라 제조될 수 있다. 이하에서 설명할 코일 기판(100)의 제조 방법은 등방 도금 불량 방지를 위한 것이다.
먼저, 제1 면과 상기 제1 면과 대응되는 제2 면을 포함하는 베이스 기재를 준비한 후, 상기 베이스 기재의 제1 면 상에 제1 시드 패턴을 형성하는 단계를 실시한다.
이후 상기 제1 시드 패턴 상에 제1 코일을 형성하고, 상기 제1 시드 패턴 상에 제1 시드 패턴 보호층을 형성한다.
상기 제1 코일을 형성하는 단계에서, 상기 제1 코일은 상기 제1 시드 패턴의 시드 영역 상에 형성될 수 있다. 바람직하게는, 제1 시드 패턴의 시드 영역 상에 제1 코일의 제1 도전 패턴을 형성한 후, 제1 도전 패턴의 적어도 일면과 접하도록 제2 도전 패턴을 더 형성하게 된다.
이때, 상기 제1 도전 패턴의 두께를 40㎛ 이상 확보하기 위해 1회 이상의 도금 공정을 실시할 수 있으며, 제2 도전 패턴의 경우, 상기 제1 도전 패턴의 상면 또는 측면을 도금 방식으로 성장시킴으로써 형성할 수 있다.
보다 상세하게는, 상기 제1 시드 패턴 상에 레지스트 층을 형성하고, 노광, 현상 등의 포토리소그래피 공법을 적용하여 레지스트 패턴층을 형성한다. 이후 상기 레지스트 패턴층이 형성되지 않은 제1 시드 패턴 상에 도금을 실시하여 제1 도전 패턴을 형성할 수 있다. 이후 상기 레지스트 패턴층을 제거한 후, 제1 시드 패턴의 인입 영역에 대해 제1 시드 패턴 보호층을 형성한다.
상기 제1 시드 패턴 보호층에 의해 보호되지 않은 제1 시드 패턴의 시드 영역 및 그 외 일부 영역은 에칭 방식으로 제거될 수 있다.이후, 상기 제1 시드 패턴 보호층에 의해 잔류하는 제1 시드 패턴의 인입 영역으로부터 전류를 인가받아 제1 도전 패턴의 상면 또는 측면이 도금 성장하여 제2 도전 패턴이 형성되는 것이다.
이후 상기 베이스 기재, 제1 코일, 제1 시드 패턴 및 제1 시드 패턴 보호층 중 적어도 하나 이상과 접하도록 제1 절연층을 형성하는 단계를 통해 본 발명의 제1 코일을 형성할 수 있다.
한편, 컷라인 외측에 해당하는 더미 영역에 대해서도 상기 제1 코일과 동일하게 전류가 인가되어 동등 수준으로 도금될 수 있음은 물론이다.
이후, 제2 보호층(170)을 형성한 후에, 컷라인(210)을 따라 절단함으로써, 본 발명에 따른 코일 기판을 확보할 수 있으며, 타 외부 부품과 상기 본 발명의 코일 기판을 결합하여 본 발명에 따른 코일 장치 또한 확보할 수 있다.
또한, 베이스 기재의 제1 면 상에 제1 시드 패턴을 형성한 후, 상기 베이스 기재의 제2 면에 제3 시드 패턴을 형성할 수도 있다. 이후 제1 코일을 형성하는 단계와 마찬가지로 상기 제3 시드 패턴의 시드 영역 상에 제3 코일을 형성한 후, 상기 제3 코일을 덮도록 형성되는 제2 절연층을 형성하는 단계를 실시함으로써, 베이스 기재의 제1 면 및 제2 면에 대해 코일을 형성할 수 있다.
이때, 베이스 기재(110)를 관통하는 비아(240)를 양면의 시드 패턴을 형성하기 이전에 진행하여, 베이스 기재(110)의 양면 상에 형성된 두 시드 패턴(120)이 전기적으로 연결될 수 있도록 한다. 물론, 상기 비아(240)에는 전기전도성 물질이 충진(Filling)될 수 있으며, 베이스 기재의 양면에 시드 패턴을 형성한 후, 비아(240)를 가공하는 것도 가능하다.
한편, 인입 배선층(140)의 제5 도금 패턴(140a) 상에도 제6 도금 패턴(140b)이 형성될 수 있음은 물론이다(이상, 도 11 참조).
이후, 코일 배선층(130), 인입 배선층(140), 비아 패드(150) 등을 커버하도록 그 상부에 제2 보호층(170)을 형성한다(S360)(이상, 도 12 참조).
한편, 도 2에서 설명하고 있지 않지만, 제2 보호층(170)을 형성한 후에, 컷라인(210)을 통해 더미 영역(230)의 베이스 기재(110), 씨드 패턴(120), 인입 배선층(140), 제1 보호층(160), 제2 보호층(170) 등은 제품으로부터 분리될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명은 코일 기판 및 이를 포함하는 전자 장치에 적용될 수 있다.

Claims (28)

  1. 베이스 기재
    상기 베이스 기재의 제1 면 상에 형성되고, 시드 영역과 인입 배선 영역을 포함하는 제1 시드 패턴
    상기 제1 시드 패턴의 시드 영역 상에 형성되는 제1 코일
    상기 제1 시드 패턴의 인입 배선 영역 상에 형성되는 제1 시드 패턴 보호층 및
    상기 시드 패턴 보호층의 적어도 일면과 접하도록 형성되는 제1 절연층을 포함하되,
    상기 제1 코일은 제1 도전 패턴과 상기 제1 도전 패턴의 적어도 일면 상에 제2 도전 패턴이 형성되고,
    상기 시드 패턴 보호층의 하부에 형성되는 제1 시드 패턴은 컷라인까지 연장되고,
    상기 제1 절연층은 상기 베이스 기재, 상기 제1 코일, 상기 시드 패턴 및 상기 시드 패턴 보호층 중 적어도 어느 하나 이상과 접하도록 형성되는 코일 기판.
  2. 제 1 항에 있어서,
    상기 시드 패턴 보호층의 적어도 하나 이상의 측면이 상기 제1 코일의 제1 도전 패턴과 접하도록 형성되고,
    상기 시드 패턴 보호층의 상면 또는 측면의 적어도 일부가 상기 제1 코일의 제2 도전 패턴과 접하도록 형성되는 코일 기판.
  3. 제 1 항에 있어서,
    상기 제1 시드 패턴의 인입 배선 영역 내에서 상기 시드 보호층의 두께는 상기 제1 시드 패턴의 인입 배선 영역 대비 동일하거나 두껍게 형성되고, 상기 제1 절연층의 두께 대비 얇게 형성되는 코일 기판.
  4. 제 1 항에 있어서,
    상기 제1 시드 패턴의 두께는 제1 코일의 제1 도전 패턴의 두께 또는 제2 도전 패턴의 두께보다 얇게 형성되고,
    상기 시드 보호층의 두께는 5~45㎛의 두께로 형성되는 코일 기판.
  5. 제 1 항에 있어서,
    상기 제 1 코일은 배선 영역과 패드 영역이 정의되고,
    상기 배선 영역에는 나선형으로 권선되는 복수의 제1 배선 패턴이 포함되며,
    상기 패드 영역에는 상기 제1 배선 패턴 대비 넓은 폭으로 형성되는 제1 연결라인 또는 제1 코일 패드가 포함되는 코일 기판.
  6. 제 5 항에 있어서,
    상기 제1 코일 패드는,
    상기 제1 시드 패턴의 시드 영역 상에 형성된 제1 도전층과,
    상기 제1 시드 패턴의 인입 배선 영역 상에 형성된 시드 보호층의 적어도 일부와,
    상기 제1 도전층의 상면 또는 측면과 상기 시드 보호층의 적어도 일부의 상면 또는 측면과 접하도록 형성되는 제2 도전층을 포함하는 코일 기판.
  7. 제 6 항에 있어서,
    상기 제1 코일 패턴의 상기 시드 패턴의 시드 영역 상에 형성된 제1 도전층의 폭은 상기 제1 코일 패드의 상기 시드 패턴의 시드 영역 상에 형성된 제1 도전층의 폭보다 작게 형성되는 코일 기판.
  8. 제 1 항에 있어서,
    상기 시드 보호층과 제1 절연층은 주성분, 점도, 색상, 기포의 함유도 및 흐름성 중 적어도 어느 하나 이상이 상이한 코일 기판.
  9. 제 1 항에 있어서,
    상기 제1 절연층 상에 제2 코일이 형성되고,
    상기 제2 코일은 제3 도전 패턴과 상기 제3 도전 패턴의 적어도 일면 상에 형성되는 제4 도전 패턴을 포함하며,
    상기 제2 코일의 제3 도전 패턴은 제2 시드 패턴의 시드 영역 상에 형성되는 코일 기판.
  10. 제 9 항에 있어서,
    상기 제2 시드 패턴은 인입 영역을 포함하지 않는 코일 기판.
  11. 제 9 항에 있어서,
    상기 제1 절연층은 내측에 제1 비아를 포함하고,
    상기 제1 비아에 의해 상기 제1 코일과 제2 코일은 전기적으로 접속되는 코일 기판.
  12. 제 1 항에 있어서,
    상기 베이스 기재의 제2 면에 형성되는 제3 시드 패턴
    상기 제3 시드 패턴 상에 형성되는 제3 코일
    상기 제3 코일을 덮도록 형성되는 제2 절연층을 포함하는 코일 기판.
  13. 제 12 항에 있어서,
    상기 제3 시드 패턴은 시드 영역과 인입 영역을 포함하고,
    제3 코일은 상기 제3 시드 패턴의 시드 영역 상에 형성되는 코일 기판.
  14. 제 12 항에 있어서,
    상기 제3 시드 패턴의 인입 배선 영역 상에 형성되는 시드 패턴 보호층
    상기 제3 시드 패턴 보호층은 적어도 일면이 상기 제2 절연층과 접하고,
    상기 제3 코일은 제1 도전 패턴과 상기 제1 도전 패턴의 적어도 일면 상에 제2 도전 패턴이 형성되고,
    상기 제3 시드 패턴 보호층의 하부에 형성되는 제2 시드 패턴은 컷라인까지 연장되고,
    상기 제2 절연층은 상기 베이스 기재, 상기 제2 코일, 상기 제3 시드 패턴 및 상기 제3 시드 패턴 보호층 중 적어도 어느 하나 이상과 접하도록 형성되는 코일 기판.
  15. 제 14 항에 있어서,
    상기 제3 시드 패턴 보호층의 적어도 하나 이상의 측면이 상기 제2 코일의 제1 도전 패턴과 접하도록 형성되고,
    상기 제3 시드 패턴 보호층의 상면 또는 측면의 적어도 일부가 상기 제 2 코일의 제2 도전 패턴과 접하도록 형성되는 코일 기판.
  16. 제 14 항에 있어서,
    상기 제3 시드 패턴의 인입 배선 영역 내에서 상기 제3 시드 보호층의 두께는 상기 제3 시드 패턴의 인입 배선 영역 대비 동일하거나 두껍게 형성되고, 상기 제2 절연층의 두께 대비 얇게 형성되는 코일 기판.
  17. 제 14 항에 있어서,
    상기 제3 시드 패턴의 두께는 제2 코일의 제1 도전 패턴의 두께 또는 제2 도전 패턴의 두께보다 얇게 형성되고,
    상기 제3 시드 보호층의 두께는 5 ~ 45㎛의 두께로 형성되는 코일 기판.
  18. 제 14 항에 있어서,
    상기 제 2 코일은 배선 영역과 패드 영역이 정의되고,
    상기 배선 영역에는 나선형으로 권선되는 복수의 제2 배선 패턴이 포함되며,
    상기 패드 영역에는 상기 제2 배선 패턴 대비 넓은 폭으로 형성되는 제2 연결라인 또는 제2 코일 패드가 포함되는 코일 기판.
  19. 제 1 항 내지 제 18 항 중 어느 하나의 항의 코일 기판을 포함하여 형성되는 전자 장치.
  20. 제1 면과 상기 제1 면과 대응되는 제2 면을 포함하는 베이스 기재를 준비하는 단계
    상기 베이스 기재의 제1 면 상에 제1 시드 패턴을 형성하는 단계
    상기 제1 시드 패턴 상에 제1 코일을 형성하는 단계
    상기 제1 시드 패턴 상에 제1 시드 패턴 보호층을 형성하는 단계
    상기 베이스 기재, 제1 코일, 제1 시드 패턴 및 제1 시드 패턴 보호층 중 적어도 하나 이상과 접하도록 제1 절연층을 형성하는 단계를 포함하는 코일 기판의 제조 방법.
  21. 제 20 항에 있어서,
    상기 제1 시드 패턴은 시드 영역과 인입 배선 영역을 포함하고,
    상기 제1 코일을 형성하는 단계에서, 상기 제1 코일은 상기 제1 시드 패턴의 시드 영역 상에 형성되는 코일 기판의 제조 방법.
  22. 제 21 항에 있어서,
    상기 제1 코일을 형성하는 단계에서, 상기 제1 코일은 제1 도전 패턴을 상기 제1 시드 패턴의 시드 영역 상에 형성한 후, 상기 제1 도전 패턴의 적어도 일면과 접하도록 제2 도전 패턴을 더 형성하는 코일 기판의 제조 방법.
  23. 제 20 항에 있어서,
    상기 제1 코일은 배선 영역과 패드 영역이 정의되고,
    상기 제1 코일의 형성 단계에서, 상기 배선 영역에는 나선형으로 권선되는 복수의 제1 배선 패턴이 포함되고, 상기 패드 영역에는 상기 제1 배선 패턴 대비 넓은 폭으로 형성되는 제1 연결라인 또는 제1 코일 패드를 형성하는 코일 기판의 제조 방법.
  24. 제 23 항에 있어서,
    상기 제1 코일의 형성 단계에서,
    상기 제1 코일 패드는, 상기 제1 시드 패턴의 시드 영역 상에 형성된 제1 도전층과, 상기 제1 시드 패턴의 인입 배선 영역 상에 형성된 시드 보호층의 적어도 일부와, 상기 제1 도전층의 상면 또는 측면과 상기 시드 보호층의 적어도 일부의 상면 또는 측면과 접하도록 형성되는 제2 도전층을 포함하는 코일 기판.
  25. 제 20 항에 있어서,
    상기 제1 시드 패턴을 형성한 후,
    상기 베이스 기재의 제2 면에 제3 시드 패턴을 형성하는 단계
    상기 제3 시드 패턴 상에 제3 코일을 형성하는 단계
    상기 제3 코일을 덮도록 형성되는 제2 절연층을 형성하는 단계를 더 포함하는 코일 기판의 제조방법.
  26. 제 25 항에 있어서,
    상기 제3 시드 패턴은 시드 영역과 인입 영역을 포함하되,
    상기 제3 시드 패턴의 인입 영역 상에 제3 시드 패턴 보호층을 형성하는 단계 및
    상기 제3 시드 패턴의 시드 영역 상에 상기 제3 코일을 형성하는 단계를 더 포함하는 코일 기판의 제조 방법.
  27. 제 25 항에 있어서,
    상기 제2 절연층은 상기 베이스 기재, 상기 제2 코일, 상기 제3 시드 패턴 및 상기 제3 시드 패턴 보호층 중 적어도 어느 하나 이상과 접하도록 형성되는 코일 기판의 제조 방법.
  28. 제 25 항에 있어서,
    상기 제 2 코일은 배선 영역과 패드 영역이 정의되며,
    상기 배선 영역에는 나선형으로 권선되는 복수의 제2 배선 패턴이 포함되며,
    상기 패드 영역에는 상기 제2 배선 패턴 대비 넓은 폭으로 형성되는 제2 연결라인 또는 제2 코일 패드가 포함되는 코일 기판의 제조 방법.
PCT/KR2023/004327 2022-03-30 2023-03-30 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치 WO2023191568A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220039254 2022-03-30
KR10-2022-0039254 2022-03-30
KR10-2023-0042317 2023-03-30
KR1020230042317A KR20230141639A (ko) 2022-03-30 2023-03-30 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
WO2023191568A1 true WO2023191568A1 (ko) 2023-10-05

Family

ID=88203190

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/004327 WO2023191568A1 (ko) 2022-03-30 2023-03-30 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
TW (1) TW202345179A (ko)
WO (1) WO2023191568A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544173B1 (ko) * 1999-06-03 2006-01-23 삼성전자주식회사 박막적층형 마이크로코일 제조방법
JP2010212468A (ja) * 2009-03-11 2010-09-24 Shinko Electric Ind Co Ltd インダクタ装置及びその製造方法
KR20170112522A (ko) * 2016-03-31 2017-10-12 주식회사 모다이노칩 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
KR20200004538A (ko) * 2018-07-04 2020-01-14 스템코 주식회사 코일 장치 및 그 제조 방법
JP2020065007A (ja) * 2018-10-18 2020-04-23 新光電気工業株式会社 多層基板、電子部品及び多層基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544173B1 (ko) * 1999-06-03 2006-01-23 삼성전자주식회사 박막적층형 마이크로코일 제조방법
JP2010212468A (ja) * 2009-03-11 2010-09-24 Shinko Electric Ind Co Ltd インダクタ装置及びその製造方法
KR20170112522A (ko) * 2016-03-31 2017-10-12 주식회사 모다이노칩 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
KR20200004538A (ko) * 2018-07-04 2020-01-14 스템코 주식회사 코일 장치 및 그 제조 방법
JP2020065007A (ja) * 2018-10-18 2020-04-23 新光電気工業株式会社 多層基板、電子部品及び多層基板の製造方法

Also Published As

Publication number Publication date
TW202345179A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
WO2011099820A2 (en) Pcb with cavity and fabricating method thereof
JP2006128686A (ja) リジッドフレキシブル基板の製造方法
EP4135039A1 (en) Driving substrate and manufacturing method therefor, and display apparatus
WO2023191568A1 (ko) 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치
WO2019194517A1 (ko) 인쇄회로기판 및 인쇄회로기판 스트립
WO2013085229A1 (en) Printed circuit board and method of manufacturing the same
WO2020009386A1 (ko) 코일 장치 및 그 제조 방법
WO2011010889A2 (en) Flexible printed circuit board and method for manufacturing the same
WO2023136621A1 (ko) 인쇄회로기판 및 이의 제조 방법
WO2013141611A1 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
WO2022164276A1 (ko) 회로기판 및 이를 포함하는 패키지 기판
WO2010137899A2 (en) Leadframe and method for manufacturing the same
WO2023054963A1 (ko) 다층 기판과 그 제조 방법 및 다층 기판을 포함하는 전자 장치
WO2022030897A1 (ko) 코일 기판 및 이를 구비하는 전자 장치
KR20230141639A (ko) 코일 기판과 이의 제조 방법 및 이를 포함하는 전자 장치
WO2021256790A1 (ko) 연성인쇄회로기판의 제조 방법
WO2021034088A1 (ko) 코일 장치
WO2020204623A1 (ko) 플렉서블 케이블 점퍼 장치 및 이를 제조하는 방법
JP7153438B2 (ja) 基板集合体シート
WO2022108386A1 (ko) 회로 기판
WO2022186462A1 (ko) 회로 기판 및 그 제조 방법, 및 상기 회로 기판을 구비하는 전자 장치
CN115103522B (zh) 复合铜厚基板及基板的制作方法
TWI842111B (zh) 多層基板和其製造方法包括及多層基板的電子裝置
WO2023282692A1 (ko) 회로기판
WO2020145616A1 (ko) 다층 기판 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23781419

Country of ref document: EP

Kind code of ref document: A1